半導体チップ組立判定装置
【課題】高さの異なるボンディングワイヤでパッケージとチップとが接続されるときに、ワイヤの高さに応じて適切に組立検査を行うことができる組立検査装置を提供する。
【解決手段】チップデータ２１とパッケージデータ２２を格納する記憶部７と、チップデータ２１とパッケージデータ２２とに基づいて半導体チップ４０とパッケージとの接続が適切に行われるか否かを判定する演算処理部４とを具備する半導体設計支援装置を構成する。その演算処理部４は、複数のボンディングワイヤＢ１〜Ｂ３の長さＬ１〜Ｌ３を算出し、長さＬ１〜Ｌ３に基づいて複数のボンディングワイヤの高さを推定し、推定された高さが同程度のボンディングワイヤＢ１，Ｂ３を同じグループに分類する。そのうえで、演算処理部４は、同じグループに分類されているボンディングワイヤの間隔Ｄ１が、予め定められた値の範囲内に収まっているか否かを判定する。
【解決手段】チップデータ２１とパッケージデータ２２を格納する記憶部７と、チップデータ２１とパッケージデータ２２とに基づいて半導体チップ４０とパッケージとの接続が適切に行われるか否かを判定する演算処理部４とを具備する半導体設計支援装置を構成する。その演算処理部４は、複数のボンディングワイヤＢ１〜Ｂ３の長さＬ１〜Ｌ３を算出し、長さＬ１〜Ｌ３に基づいて複数のボンディングワイヤの高さを推定し、推定された高さが同程度のボンディングワイヤＢ１，Ｂ３を同じグループに分類する。そのうえで、演算処理部４は、同じグループに分類されているボンディングワイヤの間隔Ｄ１が、予め定められた値の範囲内に収まっているか否かを判定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップと半導体パッケージとで構成される半導体装置が、設計条件を満たすか否かを判定する組立判定装置に関する。
【背景技術】
【０００２】
ＩＣ（Integrated Circuit：集積回路）を構成する半導体チップとパッケージ基板とを電気的に接続する方法としてワイヤボンディング法が多く用いられるようになってきている。ワイヤボンディングによって製造される半導体装置は様々な工程を経て製造されている。特に半導体チップを搭載したパッケージ基板を設計する場合には、その半導体チップが設計条件を満たしてパッケージ基板に搭載できるかどうかを確認する確認工程が必須である。その確認工程において、設計条件に適合しているかどうかを自動的に判定する技術が知られている（例えば、特許文献１参照。）。
上記特許文献１に記載のＬＳＩ設計支援システムは、ＬＳＩチップ組立判定装置１０１と、キーボード１０２と、ディスプレイ１０３と、外部記憶装置１０７とを備えている。ＬＳＩチップ組立判定装置１０１は、インターフェース部１０６を介してキーボード１０２、外部記憶装置１０７、およびディスプレイ１０３に接続されている。また、ＬＳＩチップ組立判定装置１０１は、インターフェース部１０６を介し記憶部１０５に記憶されているＬＳＩチップ、ＬＳＩパッケージ、ワイヤ、エラー等のデータをディスプレイ１０３に出力している。
【０００３】
チップデータ入力部１３２は、インターフェース部１０６を介し、チップ外形、チップパッド座標を含む、ＬＳＩチップレイアウトデータを記憶部１０５に登録している。ＬＳＩパッケージ入力部１３３は、インターフェース部１０６を介し、ＬＳＩパッケージデータの内部リード形状や、その内部リードに接続されている外部ピン番号、ノンコネクトにしたい外部ピン番号、実際の組立で使用するワイヤボンダの機種および組立条件、組立で使用するワイヤの材質、太さ、およびＬＳＩパッケージの材質を記憶部１０５に登録している。組立チェック部１３６は、記憶部１０５に登録されているワイヤの位置およびＬＳＩチップのレイアウトデータと、ＬＳＩパッケージ入力部１３３によって登録されているＬＳＩパッケージに関するデータとから、チップパッドとＬＳＩパッケージの内部リードを実際にワイヤボンディングで組み立てる際、ワイヤ同士がショートしないかなど項目をチェックしている。
【０００４】
初期ワイヤ発生部１３４は、記憶部１０５に登録されているＬＳＩパッケージの内部リードの方向を算出し、その方向ある一番近い記憶部１０５に登録されているチップパッドと接続するワイヤを記憶部１０５に登録している。ワイヤ調整部１１４は、記憶部１０５に登録されているワイヤを組立チェック部１３６を用いて、ワイヤボンディングでの組立チェックを行い、もし組立エラーが合った場合、ワイヤを接続させるチップパッドをエラーが解消される方向にあるチップパッドに変更することを、順次繰り返し、記憶部１０５に登録されている全部のチップパッドと接続させるＬＳＩパッケージ内部リードに対して組立可能なチップパッドと接続するワイヤに直していき、結果を記憶部１０５に登録している。
【０００５】
データ編集部１１５は、記憶部１０５に登録されているＬＳＩチップ、ＬＳＩパッケージ、実際に組み立てるワイヤボンダ機種から、そのワイヤボンダ機種に合ったデータフォーマットで記憶部１０５に登録されている全ワイヤのデータおよび組立用の図面を自動的に編集してインターフェース部１０６を介しデータを出力している。
【０００６】
このＬＳＩ設計支援システムは、初期ワイヤ発生部１３４で組合せたチップパッドと内部リードの組立条件チェックを前記組立チェック部１３６を用いて行い、組立条件に合っていない場合、チップパッドと内部リードの組合せを自動的に替え、ＬＳＩパッケージデータ入力部１３３で入力したＬＳＩパッケージのチップパッドに接続させるべき全ての内部リードに対して、組立可能なチップパッドとの組合せにしている。
【０００７】
以下に図面を参照してＬＳＩ設計支援システムの動作について説明する。図２は、上記構成を有するＬＳＩ設計支援システムで実施される組立チェック処理の手順を示したフローチャートである。図２に示されているように、従来のＬＳＩ設計支援システムでは、キーボードより入力されたチップ名とパッケージ名についてのデータファイルを読み込む。そして、読み込んだファイルに基づいて得られたチップサイズやチップパッド座標から、チップ外形とチップパッドを生成する。また同様に、読み込んだファイルに基づいて得られたボンディングリード座標から、ボンディングリードを生成する。同時にキーボードより入力された組立チェックルール値（例えば、ワイヤ間隔１００ｕｍ）を記憶する（ステップＳ１０１）。
【０００８】
次に生成されたチップパッドとボンディングリードをチップコーナー部より順番に線分で結び、その線分をボンディングワイヤとして登録する（ステップＳ１０２）。次に、登録されたボンディングワイヤの最短距離であるワイヤ間隔を算出し、その距離が組立チェックルール値より大きいか否かを比較する（ステップＳ１０３）。次に、組立チェックルールより小さい場合はその結果をエラー内容として登録する（ステッチＳ１０４）。最後に、エラーがあった場合はエラー内容をディスプレイ上に表示する（ステップＳ１０５）。特許文献１に記載の技術では、この動作によって、半導体装置が設計条件に適合しているかどうかを自動的に判定している。
【０００９】
また、半導体技術の進歩に伴うＩＣの高密度化によって、より多くの電極パッドを備える半導体チップが製造され、その電極パッドも高密度で配置されることが多くなってきている。それらをボンディングワイヤで接続した場合に、そのボンディングワイヤの短絡を抑制する方法として、それらを千鳥状に配置する技術が知られている。（例えば、特許文献２参照）。特許文献２（特開平１０−５０７５０号公報）の技術において、半導体装置に搭載される半導体チップは、その半導体チップの中央から見て外側に配置されている外側電極パッドと内側に配置されている内側電極パッドとを備えている。また、ＩＣパッケージは、アイランド中央部分から見て外側に配置されている外側リード電極と内側に配置されている内側リード電極とを備えている。
【００１０】
特許文献２に記載の技術において、半導体チップとＩＣパッケージは、ワイヤボンディングによって接続されている。ワイヤボンディングに使用されるワイヤ（以下、ボンディングワイヤと称する）は、半導体チップを水平に配置したときに、鉛直方向に高さを有するアーチ形状に形成される。特許文献２に示されているように、従来の半導体装置において、内側電極パッドと外側リード電極とが接続され、外側電極パッドと内側リード電極とが接続されている。
【００１１】
上述したように、ボンディングワイヤは鉛直方向に高さを有するアーチ形状に形成されている。特許文献２に記載の技術において、内側電極パッドと外側リード電極とが接続されるときのボンディングワイヤの高さを、外側電極パッドと内側リード電極とが接続されるときに比較して、その高さを高くすることで、隣接ボンディングワイヤ間の短絡を抑制している。
【００１２】
【特許文献１】特許第２７０７９８９号公報
【特許文献２】特開平１０−５０７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記特許文献１に開示されている技術は、ボンディングワイヤ間隔を検査していく場合に、隣接するボンディングワイヤ同士の最短間隔を検査している。しかし、上記特許文献２のように隣接するボンディングワイヤとワイヤの高さを変えることで隣接するボンディングワイヤとの短絡を防ぐことができる。このような場合には、単純に隣接する隣接するボンディングワイヤとの短絡よりは、ボンディングワイヤ高さが同じ高さで隣接するワイヤ同士の短絡が生じる可能性があるか否かをチェックする必要がある。
【００１４】
本発明が解決しようとする課題は、ワイヤボンディングによって半導体チップとＩＣパッケージとが接続される半導体装置において、その接続に用いられるボンディングワイヤが、高さの異なる複数のボンディングワイヤで構成されるときに、ワイヤの高さに応じて適切に組立検査を行うことができる組立検査装置を提供することにある。
【課題を解決するための手段】
【００１５】
以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１６】
上記課題を解決するために、半導体チップ（４０）に関する情報であるチップデータ（２１）と前記半導体チップ（４０）を搭載するパッケージに関する情報であるパッケージデータ（２２）とを格納する記憶部（７）と、前記チップデータ（２１）と前記パッケージデータ（２２）とに基づいて前記半導体チップ（４０）と前記パッケージとの接続が適切に行われるか否かを判定する演算処理部（４）とを具備する半導体設計支援装置を構成する。
【００１７】
ここで、前記演算処理部（４）は、前記半導体チップ（４０）に配置される複数の電極パッド（４１〜４３）の配置位置に関する情報を有するパッドデータを生成するパッドデータ生成部（３２）と、前記パッケージに配置される複数のリード電極（５１〜５３）の配置位置に関する情報を有するリード電極データを生成するリード電極データ生成部（３３）と、前記パッドデータと前記リード電極データとに基づいて、前記複数の電極パッド（４１〜４３）と前記複数のリード電極（５１〜５３）とを、一対一に接続する複数のボンディングワイヤ（Ｂ１〜Ｂ３）に関する情報を有するボンディングワイヤデータを生成するボンディングワイヤデータ生成部（３４）と、前記複数のボンディングワイヤ（Ｂ１〜Ｂ３）が実際に形成されるときの高さを推定し、前記複数のボンディングワイヤ（Ｂ１〜Ｂ３）を前記高さに対応するグループに分類するワイヤ識別部（３５）と、前記判定を実行する判定実行部（３６）とを含んでいる。
【００１８】
そして、前記ワイヤ識別部（３５）は、前記ボンディングワイヤデータに基づいて、前記複数のボンディングワイヤ（Ｂ１〜Ｂ３）の長さ（Ｌ１〜Ｌ３）を算出し、前記長さ（Ｌ１〜Ｌ３）に基づいて前記高さを推定し、推定された前記高さが所定の範囲に含まれるボンディングワイヤ（Ｂ１，Ｂ３）を同じグループに分類する。そのうえで、前記判定実行部（３６）は、前記同じグループに分類されている前記ボンディングワイヤの間隔（Ｄ１）が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定する。
【００１９】
ワイヤボンディングによって形成される半導体装置では、パッケージを封入するときに注入される樹脂の影響でボンディングワイヤが変形することが有る。組立検査の段階では、そのワイヤの変形によって、近接するワイヤ同士が短絡しない程度の間隔を持っているか否かを検査している。半導体チップとパッケージとが異なる高さのボンディングワイヤで接続されるとき、異なる高さのワイヤ同士よりも、高さが同じワイヤ同士が短絡する可能性のほうが大きい場合がある。上述のように、検査段階において、同じ高さのボンディングワイヤを同じグループに分類し、同じグループ内での組立検査を実行することで、より精度の高い検査結果を行うこととなる。
【発明の効果】
【００２０】
上述したように、従来のＬＳＩ設計支援システムでは、ワイヤ間隔をチェックしてゆく際にボンディングワイヤのループ高を考慮することなく、隣接するボンディングワイヤ同士の最短間隔を算出していた。そのため、従来のＬＳＩ設計支援システムではループ高の同じボンディングワイヤ同士の間隔のチェックが実行されず、適正な組立チェック結果を得ることが困難な場合があった。
【００２１】
本発明によると、ワイヤボンディングによって半導体チップとＩＣパッケージとが接続される半導体装置のボンディングワイヤが、高さの異なる複数のボンディングワイヤで構成されるときに、ワイヤの高さに応じて適切に組立検査を行うことができる。
【発明を実施するための最良の形態】
【００２２】
以下に、図面を参照して本発明を実施するための形態について説明を行う。図３は、本実施形態の半導体設計支援装置１０の構成を例示するブロック図である。本実施形態の半導体設計支援システム１０は、情報処理装置１と、入力装置２と、出力装置３とを含んで構成されている。また、図３を参照すると、情報処理装置１は、ＣＰＵ（Central Processing Unit：中央演算処理装置）４と、メモリ５と、入出力インターフェース６と、大容量記憶装置７とを備え、それらはバス８を介して接続されている。また、大容量記憶装置７はデータ記憶部１１とプログラム記憶部１２とを含んで構成されている。
【００２３】
情報処理装置１は、パーソナルコンピュータやワークステーションなどに代表される高速演算処理装置である。入力装置２は、情報処理装置１に対して、データを入力する機能を備えたマンマシンインターフェースであり、例えば、キーボードやマウスなどがその代表である。以下の実施形態においては、入力装置２が、キーボードである場合を例示して説明を行う。出力装置３は、情報処理装置１の処理結果を外部に出力する機能を有するマンマシンインターフェースであり、例えば、ＣＲＴや液晶ディスプレイがその代表である。以下の実施形態においては、出力装置３が、ディスプレイ装置である場合を例示し、チップ形状、パッケージ形状、組立判定結果などを視覚的に表示するものとして説明を行う。
【００２４】
ＣＰＵ４は、半導体設計支援システム１０に備えられた各種装置の制御や情報処理装置１に入出力されるデータの処理を行う演算処理装置であり、入力装置２などから受け取ったデータを解釈して演算し、その演算結果を出力装置３などで出力する。メモリ５は、データの書き込みと読み出しができる記憶媒体であり、例えば、ＳＤＲＡＭやＤＤＲ−ＳＤＲＡＭなどがその代表として例示される。入出力インターフェース６は、上述の入力装置２や出力装置３と情報処理装置１との間で実行されるデータ通信を制御する装置である。大容量記憶装置７は、記憶媒体に大量のデータを記録させるために使用する装置であり、例えば、ＨＤＤ（Hard Disk Drive）などがその代表として例示される。図３に示されているように、大容量記憶装置７はデータ記憶部１１とプログラム記憶部１２とを含んで構成されている。
【００２５】
データ記憶部１１は、大容量記憶装置７が保持する各種データの中で本実施形態に関連するデータを格納する記憶領域を示している。また同様に、プログラム記憶部１２は、大容量記憶装置７が保持する各種データの中で本実施形態の動作に関連するコンピュータプログラムを格納する記憶領域を示している。以下に、図面を参照してデータ記憶部１１とプログラム記憶部１２の詳細な構成に関して説明を行う。
【００２６】
図４は、データ記憶部１１の構成を例示するブロック図である。図４を参照すると、データ記憶部１１は、ＬＳＩチップデータ２１とＬＳＩパッケージデータ２２とを保持している。
【００２７】
ＬＳＩチップデータ２１は、チップサイズやチップパッド座標など、半導体チップに関連する情報がＶＨＤＬなどのＨＤＬ（ハードウェア記述言語）で記述された記述ファイルである。ＬＳＩパッケージデータ２２は、ボンディングリードのボンディング位置やボンディングリードの形状に関する情報がＶＨＤＬなどのＨＤＬ（ハードウェア記述言語）で記述された記述ファイルである。ＬＳＩチップデータ２１、およびＬＳＩパッケージデータ２２は、組立検査が実行されるときに、組立検査用のプログラムによって読み出される。
【００２８】
図５は、プログラム記憶部１２の構成を例示するブロック図である。図５を参照すると、プログラム記憶部１２は、検査制御プログラム３０と、設計条件入力機能部３１と、チップ入力機能部３２と、パッケージ入力機能部３３と、ワイヤ生成機能部３４と、ワイヤ識別機能部３５と、組立チェック機能部３６と、画面表示機能部３７とを備えて構成されている。
【００２９】
設計条件入力機能部３１は、入力装置２を介して入力されたチップ名、パッケージ名、組立チェックルール値などをメモリ５に登録する機能を提供している。
【００３０】
チップ入力機能部３２は、設計条件入力機能部３１の機能により登録されたチップ名を参照し、そのチップ名に対応する半導体チップのＬＳＩチップデータ２１を大容量記憶装置７から読み込む機能を提供している。またチップ入力機能部３２は、チップ形状、電極パッド形状、および電極パッド座標のデータをメモリ５に記憶させる機能を提供している。
【００３１】
パッケージ入力機能部３３は、設計条件入力機能部３１の機能により登録されたパッケージ名を参照し、そのパッケージ名ＩＣパッケージのＬＳＩパッケージデータ２２を大容量記憶装置７から読み込む機能を提供している。またパッケージ入力機能部３３は、ボンディングリード形状、ボンディングワイヤが接続される点の座標（以下、ボンディングリード座標と称する）のデータをメモリ５に記憶させる機能を提供している。
【００３２】
ワイヤ生成機能部３４は、電極パッドとボンディングリードとを接続するボンディングワイヤのデータ（以下、ボンディングワイヤ形状データと称する）を生成する機能を提供している。ボンディングワイヤ形状データは、メモリ５に格納されている電極パッド座標データと、メモリ５格納されているボンディングリード座標データとに基づいて生成されている。ここにおいて、ワイヤ生成機能部３４が提供する機能は、チップコーナー部より順番に接続することによりボンディングワイヤ形状データを生成するものであることが好ましく、また、ワイヤ生成機能部３４は生成されたボンディングワイヤ形状データをメモリ５に記憶させる機能を提供している。
【００３３】
ワイヤ識別機能部３５は、メモリ５に記憶されたボンディングワイヤ形状データに基づいて隣り合うワイヤの長さの差を算出し、差分データを生成する機能を提供している。またワイヤ識別機能部３５は、その差分データに基づいて各差分の平均値を算出する機能と、差分データおよび平均値に基づいて各ワイヤが実際のデバイスに配線されるときの高さ（以下、ループ高と称する）を判断し、また、各ワイヤのループ高に対応して、それぞれのボンディングワイヤをグループに分類し、分類されたボンディングワイヤがどのグループに属するかを示すデータ（以下、ワイヤ属性データと称する）を大容量記憶装置７に記憶させる機能を提供している。
【００３４】
以下に述べる実施形態では、ボンディングワイヤを、ループ高が高い高ループグループとループ高が低い低ループグループとの２つのグループに分類する場合を例示して説明を行う。また、高ループグループに分類されるボンディングワイヤのワイヤ属性データを高ループ属性データとし、低ループグループに分類されるボンディングワイヤのワイヤ属性データを、低ループ属性データと称する。
【００３５】
ワイヤ識別機能部３５が提供する機能によって、隣り合うボンディングワイヤのワイヤ長の差分および差分の平均値が算出される。また、最大ワイヤ長のボンディングワイヤを高ループグループに分類する。そのボンディングワイヤの隣に配置されるワイヤ（以下、隣接ワイヤと称する）のワイヤ長と最大ワイヤ長との差分が、平均値に基づいて得られた閾値より小さい場合は、隣接ワイヤを前のワイヤ（最大ワイヤ長のボンディングワイヤ）と同じ属性のグループ（高ループグループ）に分類する。
【００３６】
上記の差分が、上記の閾値より大きい場合は、隣接ワイヤを前のワイヤ（最大ワイヤ長のボンディングワイヤ）と異なる属性のグループ（低ループグループ）に分類する。本実施形態の半導体設計支援システム１０は、この動作を繰り返し、それぞれのボンディングワイヤを高ループグループと低ループグループの２種類に分類してメモリ５に記憶させる。
【００３７】
組立チェック機能部３６は、メモリ５に記憶されたワイヤ属性データに基づいて、同じグループに分類されているボンディングワイヤで隣接するワイヤ同士を抽出し、それらの間隔が設計条件入力機能部３１によって登録された組立チェックルール値に適合しているかを評価する機能を提供している。組立チェック機能部３６は、隣接するワイヤ同士が組立チェックルール値に適合していない場合には、そのエラー内容を含むメッセージを生成し、メモリ５に記憶させる機能を提供している。
【００３８】
画面表示機能部３７は、メモリ５に記憶されているチップ形状データ、パッケージ形状データ、ボンディングワイヤ形状データ、及びエラー内容を含むメッセージなどをディスプレイ上に表示させる機能を提供している。
【００３９】
以下に、本実施形態の半導体設計支援システム１０の動作に関して、図面を参照して説明する。図６は、本実施形態の半導体設計支援システム１０の動作を例示するフローチャートである。図６を参照すると、本実施形態の組立チェック処理の動作は、組立検査用の制御プログラムの起動命令に応答して検査制御プログラム３０が起動すると開始する。ステップＳ０１において、情報処理装置１は、入力された起動命令に応答して検査制御プログラム３０を起動する。検査制御プログラム３０は、半導体チップの名称とＩＣパッケージの名称の入力を要求する。このときユーザは、組立検査の検査対象となる半導体装置を特定させるために、その要求に応答して検査対象の半導体装置を構成する半導体チップの名称とＩＣパッケージの名称とを入力装置２を介して入力する。
【００４０】
またこのとき、設計条件入力機能部３１が提供する動作手順に基づいて、検査基準として用いられる組立チェックルール値の入力を要求する。ユーザは、その要求に対応して組立チェックルール値（例えば、ワイヤ間隔１００ｕｍ）を入力する。また、検査制御プログラム３０は、ボンディングワイヤをグループに分類するための境界値の入力を要求する。ユーザは、その要求に応答して境界値（例えば、２００ｕｍ）を入力する。この組立チェックルール値や境界値は、設計条件に基づいて決定される。したがって、これらのデータを、設計条件を示す設計条件データから自動的に生成する構成であっても良い。検査制御プログラム３０は、入力された各データをメモリ５に格納する。
【００４１】
ステップＳ０２において、組立検査用のプログラムは、ステップＳ０１で入力された半導体チップの名称とチップ入力機能部３２が提供する動作手順に基づいて、ＬＳＩチップデータ２１の読み出しを行う。情報処理装置１は、そのＬＳＩチップデータ２１から得られるチップサイズデータやチップパッド座標データに基づいて、チップ形状、電極パッドの形状および位置を決定し、計算機上における半導体チップを生成する。また、ステップＳ０２において、検査制御プログラム３０は、ステップＳ０１で入力されたＩＣパッケージの名称とパッケージ入力機能部３３が提供する動作手順に基づいて、ＬＳＩパッケージデータ２２の読み出しを行う。情報処理装置１は、読み出されたＬＳＩパッケージデータ２２から得られるボンディングリード座標データに基づいて、計算機上におけるボンディングリードを生成する。
【００４２】
ステップＳ０３において、検査制御プログラム３０は、ワイヤ生成機能部３４が提供する動作手順に基づいて、生成された半導体チップの電極パッドとボンディングリードとを線分で結び、その線分を示すデータ（以下、ボンディングワイヤデータと称する）を、計算機上におけるボンディングワイヤとしてメモリ５に格納する。このとき、線分で結んでいく動作は、半導体チップコーナー部より反時計回り順に線分で結んでいくことが好ましい。
【００４３】
ステップＳ０４において、検査制御プログラム３０は、ワイヤ識別機能部３５が提供する手順に基づいて、隣り合うボンディングワイヤ同士の長さの差を算出し、差分データを生成する。検査制御プログラム３０は、計算機上のボンディングワイヤとしてメモリ５に格納されている線分データから、その線分の長さを示すデータを抽出し、抽出したデータに基づいて隣り合うボンディングワイヤ同士の長さの差を算出する。具体的には、任意のボンディングワイヤを第１ワイヤとして特定し、その長さを第１長さＬ１とする。次に、第１ワイヤの隣に配置されているボンディングワイヤを第２ワイヤとして特定し、その長さを第２長さＬ２とする。
【００４４】
第１長さＬ１と第２長さＬ２の差分を、第１差分Ｒ１とすると、第１差分Ｒ１は下記（１）式
第１差分Ｒ１＝｜第１長さＬ１−第２長さＬ２｜ … （１）
より求められる。
【００４５】
同様に、第２ワイヤの隣に配置され、まだ第２ワイヤとの差分が得られていないボンディングワイヤを第３ワイヤとして特定し、その長さを第３長さＬ３とする。このとき、第２長さＬ２と第３長さＬ３の差分を、第２差分Ｒ２とすると、第２差分Ｒ２は下記（２）式
第２差分Ｒ２＝｜第２長さＬ２−第３長さＬ３｜ … （２）
より求められる。
【００４６】
以降、同様の動作を第１ワイヤから第ｎワイヤまで繰り返す。
【００４７】
第ｎ−１長さＬｎ−１と第ｎ長さＬｎの差分を、第ｎ−１差分Ｒ−１とし、第ｎ長さＬｎと第１長さＬ１の差分を、第ｎ差分Ｒｎとすると、それぞれの差分は、
第ｎ−１差分Ｒｎ−１＝｜第ｎ−１長さＬｎ−１−第ｎ長さＬｎ｜
第ｎ差分Ｒｎ ＝｜第ｎ長さＬｎ−第１長さＬ１｜
より求められる。
【００４８】
隣り合うボンディングワイヤの組の全てに対して差分の算出が完了したら、処理はステップＳ０５に進む。
【００４９】
ステップＳ０５において、検査制御プログラム３０は、算出されたワイヤ長の差分（第１差分Ｒ１〜第ｎ差分Ｒｎ）の合計を求め、その合計に基づいて各差分の平均値を算出する。情報処理装置１、算出された平均値のデータをメモリ５に格納し、処理はステップＳ０６に進む。
【００５０】
ステップＳ０６において、ワイヤ識別機能部３５が示す手順に基づいて、メモリ５に格納されたボンディングワイヤ形状データから、その長さが最長のボンディングワイヤ形状データを抽出する。ここで、ボンディングワイヤ形状データに対応するワイヤが実際に張られるとき（電極パッドとリード電極と接続するとき）、その長さが最長のボンディングワイヤは、ループ高が高くなるように形成される。したがって、検査制御プログラム３０は、抽出したボンディングワイヤ形状データに基づいて、対応するボンディングワイヤを高ループグループに分類する。
【００５１】
ステップＳ０７において、分類が完了したボンディングワイヤ（以下、前ワイヤと称する）の隣に配置され、まだ分類が完了していないボンディングワイヤ（以下、隣接ワイヤと称する。）に対応するボンディングワイヤ形状データを抽出し、前ステップにおいて特定されたボンディングワイヤとの長さの差を算出する。
【００５２】
ステップＳ０８において、ステップＳ０５で算出されメモリ５に格納されたワイヤ長の差の平均値とステップＳ０１で記憶された境界値を読み出し、それらに基づいて各ボンディングワイヤが属するグループを特定するための閾値を決定する。検査制御プログラム３０は、ステップＳ０７で得られた隣り合うワイヤの長さの差がその閾値を超えているか否かを比較する。その比較の結果、閾値を超えていなかった場合、処理はステップＳ０９に進み、閾値を超えていた場合、処理はステップＳ１０に進む。
【００５３】
隣り合うワイヤの組は、ループ高が高いワイヤとループ高が低いワイヤの組、ループ高が高いワイヤ同士の組、およびループ高が低いワイヤ同士の組が存在する。そのため、ステップＳ０８における判断に用いられる閾値は、ループ高が高いワイヤとループ高が低いワイヤの組が複数ある中で、最も小さいワイヤ長差より小さい値であり、かつ、ループ高が高いワイヤ同士の組、およびループ高が低いワイヤ同士の組が複数ある中で、最も大きいワイヤ長差より大きい値であることが好ましい。
【００５４】
したがって、例えば、ステップＳ０１で境界値を２００ｕｍと設定した場合は、ステップＳ０７で算出されたワイヤ長の差（ｕｍ）が、平均値（ｕｍ）−２００ｕｍよりも小さいときには前ワイヤと同じループ高と判別する。また、ステップＳ０７で算出されたワイヤ長の差が、平均値＋２００ｕｍを超えている場合は前ワイヤとループ高が異なると判別する。上述したステップＳ０１において、境界値として設定する値を調整することで、設計対象の半導体装置に適した閾値設定を実行することが可能になる。
【００５５】
ステップＳ０９において、閾値を超えていなかったことで、隣接ワイヤを前ワイヤと同じグループに分類し、対応するワイヤ属性データを更新する。例えば、高ループグループに分類された前ワイヤとその隣接ワイヤと差と、上記の閾値との比較を行なった結果、ステップＳ０９に処理が進んだ場合、隣接ワイヤは高ループグループに分類され、高ループ属性データが更新される。
【００５６】
ステップＳ１０において、閾値を超えていなかったことで、隣接ワイヤを前ワイヤと異なるグループに分類し、対応するワイヤ属性データを更新する。例えば、高ループグループに分類された前ワイヤとその隣接ワイヤと差と、上記の閾値との比較を行なった結果、ステップＳ１０に処理が進んだ場合、隣接ワイヤは低ループグループに分類され、低ループ属性データが更新される。
【００５７】
ステップＳ１１において、隣接ワイヤの分類が完了したことに応答して、全てのワイヤの分類が完了したかどうかの判断が実行される。上述したように、ボンディングワイヤの分類は、最大ワイヤ長のボンディングワイヤから順番に実行される。全てのワイヤの分類が完了していないと判断された場合、処理は戻り、隣接ワイヤを新たな前ワイヤとしてステップＳ０７の処理が実行される。全てのワイヤの分類が完了した場合、処理はステップＳ１２に進む。
【００５８】
ステップＳ１２において、検査制御プログラム３０は、組立チェック機能部３６が提供する手順に示される手順に基づいて、組立検査を実行する。検査制御プログラム３０は、高ループ属性データ（または、低ループ属性データ）に基づいて、同じグループに属するボンディングワイヤを同属ワイヤとして特定する。その同属ワイヤの中で隣り合うワイヤ同士を抽出し、組立検査を実行する。例えば、組立チェックルール値として、ワイヤ間隔が設定されている場合、高ループ属性データ（または、低ループ属性データ）とボンディングワイヤ形状データとに基づいて、同じループ高のワイヤ同士の最短距離を算出し、その距離が組立チェックルール値より大きいか否かを比較する。その比較の結果、その距離が組立チェックルール値より大きい場合、処理はステップＳ１４に進み、その距離が組立チェックルール値より小さい場合には、処理はステップＳ１３に進む。
【００５９】
ステップＳ１３において、組立チェックルールより小さい場合は、その結果をエラーとする。検査制御プログラム３０は、そのエラー内容を含むメッセージを生成してメモリ５に格納し、処理はステップＳ１４に進む。
【００６０】
ステップＳ１４において、検査制御プログラム３０は、画面表示機能部３７が提供する機能に基づいて、組み立て検査を実行した結果を出力装置３に表示する。このとき、ステップＳ１３におけるエラー内容を含むメッセージがメモリ５に格納されていた場合、そのメッセージに含まれるエラー内容を組立検査結果として出力装置３に表示する。また、そのエラー内容に基づいて設計変更が行われ、その設計変更後の半導体装置の組立検査が実行された後、半導体装置の製造が行われる。
【００６１】
同じループ高のボンディングワイヤが隣接する場合には、ワイヤ長がほぼ等しい。本実施形態では、上記の構成および動作によって、隣接するワイヤ長の差が、ある一定値を超える場合はループ高が異なると判断している。また、ワイヤ長が最大のボンディングワイヤは必ず高ループとなる。そのため、そのボンディングワイヤを基点に反時計回りに繰りループ高を繰り返し判断し、その後にループ高を意識した組立チェックを行っている。
【００６２】
これによって、本発明では千鳥配置のボンディングリードを有するＬＳＩパッケージに対し、ボンディングワイヤのループ高で区別した組立チェックを実行することが可能となる。この組立検査に対応して半導体装置を設計することにより、ボンディングワイヤ同士がショートする故障が防止され設計時間を短縮させることができる。
【００６３】
以下に、上述してきた本実施形態の動作について、平面図を参照して視覚的に説明を行う。図７は、本実施形態の組立検査装置による動作によって生成される計算機上の半導体装置の構成を例示する平面図である。ここで、図７の（ａ）は、本実施形態における半導体装置の構成を例示している。また、図７の（ｂ）は、本願発明に関する理解を容易にするために、従来のＬＳＩ設計支援システムによって実行される組立検査の動作を示している。図７の（ａ）を参照すると、半導体チップ４０は、ＬＳＩチップデータ２１に基づいて生成されるチップ形状データから、検査対象の半導体チップの形状を出力装置３に表示させた場合の半導体チップの一部である。同様に、第１電極パッド４１〜第３電極パッド４３および第１ボンディングリード５１〜第３ボンディングリード５３は、計算機上の電極パッド、ボンディングリードを出力装置３に表示させた場合のそれぞれの外形を例示している。図７に示されているように、各電極パッド（４１〜４３）は、ボンディングワイヤが接続される接続点（Ｐ４１〜Ｐ４３）を有している。同様に各ボンディングリードは、ボンディングワイヤが接続される接続点（Ｐ５１〜Ｐ５３）を有している。
【００６４】
ＬＳＩチップデータ２１に基づいて、ボンディングワイヤの接続点（例えば、第１パッド側接続点Ｐ４１）の座標が求められる。また、ＬＳＩパッケージデータ２２に基づいて、ボンディングリードの接続点（例えば、第１リード側接続点Ｐ５１）の座標が求められる。上述のフローチャートに示すステップＳ０３の動作の説明で述べたように、第１パッド側接続点Ｐ４１と第１リード側接続点Ｐ５１とを線分で結んだボンディングワイヤデータを、計算機上におけるボンディングワイヤとしてメモリ５に格納する。同様に、第２パッド側接続点Ｐ４２と第２リード側接続点Ｐ５２、第３パッド側接続点Ｐ４３と第３リード側接続点Ｐ５３という順に、ボンディングワイヤを生成し、メモリ５に格納していく・
ステップＳ０４において、隣り合うボンディングワイヤ同士の長さの差を算出する。図７の（ａ）に示されているように、第１ボンディングワイヤＢ１は長さＬ１であり、第２ボンディングワイヤＢ２は長さＬ２である。したがって、第１ボンディングワイヤＢ１と第２ボンディングワイヤＢ２との長さの差（第１差分Ｒ１）が、上記（１）式から求められる。同様に、第２差分Ｒ２〜第ｎ差分Ｒｎが求められる。
【００６５】
その後、平均値の算出、長さが最長のボンディングワイヤの抽出、およびそのボンディングワイヤを高ループグループに分類する動作が実行される（ステップ０５、ステップ０６）。ここで、ステップＳ０６において抽出された最長のボンディングワイヤが、図７の（ａ）に示されている第２ボンディングワイヤＢ２である場合を例示して以下の説明を行う。
【００６６】
ステップ０７において、第２ボンディングワイヤＢ２の隣接ワイヤとして第３ボンディングワイヤＢ３を抽出し、その第２ボンディングワイヤＢ２と第３ボンディングワイヤＢ３との差を算出する。ステップＳ０８において、算出された差と閾値との比較を行い、第３ボンディングワイヤＢ３の分類を実行する。ここで、全ボンディングワイヤの分類が完了し、その場合において、第３ボンディングワイヤＢ３が低ループグループに分類され、さらに、第１ボンディングワイヤＢ１も低ループグループに分類されたものとする。以降、ステップ０９に続く処理が実行され、ステップＳ１２において、組立検査が行われる。このとき、第１ボンディングワイヤＢ１と第３ボンディングワイヤＢ３とが同じグループに分類され、第２ボンディングワイヤＢ２は、それらとは異なるグループに分類されている。したがって、検査制御プログラム３０は、組立チェック機能部３６が提供する手順に示される手順に基づいて、第１ボンディングワイヤＢ１と第３ボンディングワイヤＢ３と間隔Ｄ１を対象に組立検査を実行する。
【００６７】
図７の（ｂ）に示されているように、従来は異なるループ高で配置されるボンディングワイヤの間隔（ｄ１、ｄ２）が、組立チェックルール値に適合しているか否かに基づいて組立検査を実行していた。本実施形態の組立検査装置では、上述の構成・動作によって同じ高さ程度のループ高で配置されるボンディングワイヤをグループ化し、そのグループごとに組立検査を実行している。これによって、ボンディングワイヤ同士がショートする故障が防止され設計時間を短縮させることが可能となる。
【００６８】
なお、上述の実施形態において、ボンディングワイヤの高さが２種類である場合を例示して説明を行ってきたが、これは、本発明における分類の数を制限するものではない。また、上述してきた実施形態では、組立チェック項目としてボンディングワイヤ間隔を挙げたが、ループ高によりルール値が異なるのであればワイヤ長やワイヤ入射角度でも良い。また、上述してきた実施形態では、半導体設計支援システム１０を構成する情報処理装置１が、プログラム記憶部１２に保持されているコンピュータプログラムに示されている手順に沿って動作することで組立検査を実行している。ここにおいて、そのコンピュータプログラムで示される手順と同様の手順で動作する回路を構成し、本実施形態の中で述べてきた組立検査を実行することも可能である。
【図面の簡単な説明】
【００６９】
【図１】図１は、従来技術におけるＬＳＩ設計支援システムの構成を示すブロック図である。
【図２】図２は、従来技術におけるＬＳＩ設計支援システムの動作を示すフローチャートである。
【図３】図３は、本発明の半導体設計支援システム１０の構成を例示するブロック図である。
【図４】図４は、データ記憶部の構成を例示するブロック図である。
【図５】図５は、プログラム記憶部の構成を例示するブロック図である。
【図６】図６は、本発明の半導体設計支援システム１０の動作を例示するフローチャートである。
【図７】図７は、本発明の半導体設計支援システム１０の動作を示す平面図である。
【符号の説明】
【００７０】
１０…半導体設計支援システム
１…情報処理装置
２…入力装置
３…表示装置
４…ＣＰＵ
５…メモリ
６…入出力インターフェース
７…大容量記憶装置
８…バス
１１…データ記憶部
１２…プログラム記憶部
２１…ＬＳＩチップデータ
２２…ＬＳＩパッケージデータ
３０…検査制御プログラム
３１…設計条件入力機能部
３２…チップ入力機能部
３３…パッケージ入力機能部
３４…ワイヤ発生機能部
３５…ワイヤ識別機能部
３６…組立チェック機能部
３７…画面表示機能部
４０…半導体チップ
４１〜４３…電極パッド
５１〜５３…ボンディングリード
Ｐ４１〜Ｐ４３…ワイヤ接続点
Ｐ５１〜Ｐ５３…ワイヤ接続点
Ｂ１〜Ｂ３…ボンディングワイヤ
１０１…ＬＳＩチップ組立判定装置
１０２…キーボード
１０３…ディスプレイ
１０５…記憶部
１０６…インターフェース部
１０７…外部記憶装置
１３２…チップデータ入力部
１３３…ＬＳＩパッケージ入力部
１３４…初期ワイヤ発生部
１１４…ワイヤ調節部
１１５…データ編集部
１３６…組立チェック部
【技術分野】
【０００１】
本発明は、半導体チップと半導体パッケージとで構成される半導体装置が、設計条件を満たすか否かを判定する組立判定装置に関する。
【背景技術】
【０００２】
ＩＣ（Integrated Circuit：集積回路）を構成する半導体チップとパッケージ基板とを電気的に接続する方法としてワイヤボンディング法が多く用いられるようになってきている。ワイヤボンディングによって製造される半導体装置は様々な工程を経て製造されている。特に半導体チップを搭載したパッケージ基板を設計する場合には、その半導体チップが設計条件を満たしてパッケージ基板に搭載できるかどうかを確認する確認工程が必須である。その確認工程において、設計条件に適合しているかどうかを自動的に判定する技術が知られている（例えば、特許文献１参照。）。
上記特許文献１に記載のＬＳＩ設計支援システムは、ＬＳＩチップ組立判定装置１０１と、キーボード１０２と、ディスプレイ１０３と、外部記憶装置１０７とを備えている。ＬＳＩチップ組立判定装置１０１は、インターフェース部１０６を介してキーボード１０２、外部記憶装置１０７、およびディスプレイ１０３に接続されている。また、ＬＳＩチップ組立判定装置１０１は、インターフェース部１０６を介し記憶部１０５に記憶されているＬＳＩチップ、ＬＳＩパッケージ、ワイヤ、エラー等のデータをディスプレイ１０３に出力している。
【０００３】
チップデータ入力部１３２は、インターフェース部１０６を介し、チップ外形、チップパッド座標を含む、ＬＳＩチップレイアウトデータを記憶部１０５に登録している。ＬＳＩパッケージ入力部１３３は、インターフェース部１０６を介し、ＬＳＩパッケージデータの内部リード形状や、その内部リードに接続されている外部ピン番号、ノンコネクトにしたい外部ピン番号、実際の組立で使用するワイヤボンダの機種および組立条件、組立で使用するワイヤの材質、太さ、およびＬＳＩパッケージの材質を記憶部１０５に登録している。組立チェック部１３６は、記憶部１０５に登録されているワイヤの位置およびＬＳＩチップのレイアウトデータと、ＬＳＩパッケージ入力部１３３によって登録されているＬＳＩパッケージに関するデータとから、チップパッドとＬＳＩパッケージの内部リードを実際にワイヤボンディングで組み立てる際、ワイヤ同士がショートしないかなど項目をチェックしている。
【０００４】
初期ワイヤ発生部１３４は、記憶部１０５に登録されているＬＳＩパッケージの内部リードの方向を算出し、その方向ある一番近い記憶部１０５に登録されているチップパッドと接続するワイヤを記憶部１０５に登録している。ワイヤ調整部１１４は、記憶部１０５に登録されているワイヤを組立チェック部１３６を用いて、ワイヤボンディングでの組立チェックを行い、もし組立エラーが合った場合、ワイヤを接続させるチップパッドをエラーが解消される方向にあるチップパッドに変更することを、順次繰り返し、記憶部１０５に登録されている全部のチップパッドと接続させるＬＳＩパッケージ内部リードに対して組立可能なチップパッドと接続するワイヤに直していき、結果を記憶部１０５に登録している。
【０００５】
データ編集部１１５は、記憶部１０５に登録されているＬＳＩチップ、ＬＳＩパッケージ、実際に組み立てるワイヤボンダ機種から、そのワイヤボンダ機種に合ったデータフォーマットで記憶部１０５に登録されている全ワイヤのデータおよび組立用の図面を自動的に編集してインターフェース部１０６を介しデータを出力している。
【０００６】
このＬＳＩ設計支援システムは、初期ワイヤ発生部１３４で組合せたチップパッドと内部リードの組立条件チェックを前記組立チェック部１３６を用いて行い、組立条件に合っていない場合、チップパッドと内部リードの組合せを自動的に替え、ＬＳＩパッケージデータ入力部１３３で入力したＬＳＩパッケージのチップパッドに接続させるべき全ての内部リードに対して、組立可能なチップパッドとの組合せにしている。
【０００７】
以下に図面を参照してＬＳＩ設計支援システムの動作について説明する。図２は、上記構成を有するＬＳＩ設計支援システムで実施される組立チェック処理の手順を示したフローチャートである。図２に示されているように、従来のＬＳＩ設計支援システムでは、キーボードより入力されたチップ名とパッケージ名についてのデータファイルを読み込む。そして、読み込んだファイルに基づいて得られたチップサイズやチップパッド座標から、チップ外形とチップパッドを生成する。また同様に、読み込んだファイルに基づいて得られたボンディングリード座標から、ボンディングリードを生成する。同時にキーボードより入力された組立チェックルール値（例えば、ワイヤ間隔１００ｕｍ）を記憶する（ステップＳ１０１）。
【０００８】
次に生成されたチップパッドとボンディングリードをチップコーナー部より順番に線分で結び、その線分をボンディングワイヤとして登録する（ステップＳ１０２）。次に、登録されたボンディングワイヤの最短距離であるワイヤ間隔を算出し、その距離が組立チェックルール値より大きいか否かを比較する（ステップＳ１０３）。次に、組立チェックルールより小さい場合はその結果をエラー内容として登録する（ステッチＳ１０４）。最後に、エラーがあった場合はエラー内容をディスプレイ上に表示する（ステップＳ１０５）。特許文献１に記載の技術では、この動作によって、半導体装置が設計条件に適合しているかどうかを自動的に判定している。
【０００９】
また、半導体技術の進歩に伴うＩＣの高密度化によって、より多くの電極パッドを備える半導体チップが製造され、その電極パッドも高密度で配置されることが多くなってきている。それらをボンディングワイヤで接続した場合に、そのボンディングワイヤの短絡を抑制する方法として、それらを千鳥状に配置する技術が知られている。（例えば、特許文献２参照）。特許文献２（特開平１０−５０７５０号公報）の技術において、半導体装置に搭載される半導体チップは、その半導体チップの中央から見て外側に配置されている外側電極パッドと内側に配置されている内側電極パッドとを備えている。また、ＩＣパッケージは、アイランド中央部分から見て外側に配置されている外側リード電極と内側に配置されている内側リード電極とを備えている。
【００１０】
特許文献２に記載の技術において、半導体チップとＩＣパッケージは、ワイヤボンディングによって接続されている。ワイヤボンディングに使用されるワイヤ（以下、ボンディングワイヤと称する）は、半導体チップを水平に配置したときに、鉛直方向に高さを有するアーチ形状に形成される。特許文献２に示されているように、従来の半導体装置において、内側電極パッドと外側リード電極とが接続され、外側電極パッドと内側リード電極とが接続されている。
【００１１】
上述したように、ボンディングワイヤは鉛直方向に高さを有するアーチ形状に形成されている。特許文献２に記載の技術において、内側電極パッドと外側リード電極とが接続されるときのボンディングワイヤの高さを、外側電極パッドと内側リード電極とが接続されるときに比較して、その高さを高くすることで、隣接ボンディングワイヤ間の短絡を抑制している。
【００１２】
【特許文献１】特許第２７０７９８９号公報
【特許文献２】特開平１０−５０７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記特許文献１に開示されている技術は、ボンディングワイヤ間隔を検査していく場合に、隣接するボンディングワイヤ同士の最短間隔を検査している。しかし、上記特許文献２のように隣接するボンディングワイヤとワイヤの高さを変えることで隣接するボンディングワイヤとの短絡を防ぐことができる。このような場合には、単純に隣接する隣接するボンディングワイヤとの短絡よりは、ボンディングワイヤ高さが同じ高さで隣接するワイヤ同士の短絡が生じる可能性があるか否かをチェックする必要がある。
【００１４】
本発明が解決しようとする課題は、ワイヤボンディングによって半導体チップとＩＣパッケージとが接続される半導体装置において、その接続に用いられるボンディングワイヤが、高さの異なる複数のボンディングワイヤで構成されるときに、ワイヤの高さに応じて適切に組立検査を行うことができる組立検査装置を提供することにある。
【課題を解決するための手段】
【００１５】
以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１６】
上記課題を解決するために、半導体チップ（４０）に関する情報であるチップデータ（２１）と前記半導体チップ（４０）を搭載するパッケージに関する情報であるパッケージデータ（２２）とを格納する記憶部（７）と、前記チップデータ（２１）と前記パッケージデータ（２２）とに基づいて前記半導体チップ（４０）と前記パッケージとの接続が適切に行われるか否かを判定する演算処理部（４）とを具備する半導体設計支援装置を構成する。
【００１７】
ここで、前記演算処理部（４）は、前記半導体チップ（４０）に配置される複数の電極パッド（４１〜４３）の配置位置に関する情報を有するパッドデータを生成するパッドデータ生成部（３２）と、前記パッケージに配置される複数のリード電極（５１〜５３）の配置位置に関する情報を有するリード電極データを生成するリード電極データ生成部（３３）と、前記パッドデータと前記リード電極データとに基づいて、前記複数の電極パッド（４１〜４３）と前記複数のリード電極（５１〜５３）とを、一対一に接続する複数のボンディングワイヤ（Ｂ１〜Ｂ３）に関する情報を有するボンディングワイヤデータを生成するボンディングワイヤデータ生成部（３４）と、前記複数のボンディングワイヤ（Ｂ１〜Ｂ３）が実際に形成されるときの高さを推定し、前記複数のボンディングワイヤ（Ｂ１〜Ｂ３）を前記高さに対応するグループに分類するワイヤ識別部（３５）と、前記判定を実行する判定実行部（３６）とを含んでいる。
【００１８】
そして、前記ワイヤ識別部（３５）は、前記ボンディングワイヤデータに基づいて、前記複数のボンディングワイヤ（Ｂ１〜Ｂ３）の長さ（Ｌ１〜Ｌ３）を算出し、前記長さ（Ｌ１〜Ｌ３）に基づいて前記高さを推定し、推定された前記高さが所定の範囲に含まれるボンディングワイヤ（Ｂ１，Ｂ３）を同じグループに分類する。そのうえで、前記判定実行部（３６）は、前記同じグループに分類されている前記ボンディングワイヤの間隔（Ｄ１）が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定する。
【００１９】
ワイヤボンディングによって形成される半導体装置では、パッケージを封入するときに注入される樹脂の影響でボンディングワイヤが変形することが有る。組立検査の段階では、そのワイヤの変形によって、近接するワイヤ同士が短絡しない程度の間隔を持っているか否かを検査している。半導体チップとパッケージとが異なる高さのボンディングワイヤで接続されるとき、異なる高さのワイヤ同士よりも、高さが同じワイヤ同士が短絡する可能性のほうが大きい場合がある。上述のように、検査段階において、同じ高さのボンディングワイヤを同じグループに分類し、同じグループ内での組立検査を実行することで、より精度の高い検査結果を行うこととなる。
【発明の効果】
【００２０】
上述したように、従来のＬＳＩ設計支援システムでは、ワイヤ間隔をチェックしてゆく際にボンディングワイヤのループ高を考慮することなく、隣接するボンディングワイヤ同士の最短間隔を算出していた。そのため、従来のＬＳＩ設計支援システムではループ高の同じボンディングワイヤ同士の間隔のチェックが実行されず、適正な組立チェック結果を得ることが困難な場合があった。
【００２１】
本発明によると、ワイヤボンディングによって半導体チップとＩＣパッケージとが接続される半導体装置のボンディングワイヤが、高さの異なる複数のボンディングワイヤで構成されるときに、ワイヤの高さに応じて適切に組立検査を行うことができる。
【発明を実施するための最良の形態】
【００２２】
以下に、図面を参照して本発明を実施するための形態について説明を行う。図３は、本実施形態の半導体設計支援装置１０の構成を例示するブロック図である。本実施形態の半導体設計支援システム１０は、情報処理装置１と、入力装置２と、出力装置３とを含んで構成されている。また、図３を参照すると、情報処理装置１は、ＣＰＵ（Central Processing Unit：中央演算処理装置）４と、メモリ５と、入出力インターフェース６と、大容量記憶装置７とを備え、それらはバス８を介して接続されている。また、大容量記憶装置７はデータ記憶部１１とプログラム記憶部１２とを含んで構成されている。
【００２３】
情報処理装置１は、パーソナルコンピュータやワークステーションなどに代表される高速演算処理装置である。入力装置２は、情報処理装置１に対して、データを入力する機能を備えたマンマシンインターフェースであり、例えば、キーボードやマウスなどがその代表である。以下の実施形態においては、入力装置２が、キーボードである場合を例示して説明を行う。出力装置３は、情報処理装置１の処理結果を外部に出力する機能を有するマンマシンインターフェースであり、例えば、ＣＲＴや液晶ディスプレイがその代表である。以下の実施形態においては、出力装置３が、ディスプレイ装置である場合を例示し、チップ形状、パッケージ形状、組立判定結果などを視覚的に表示するものとして説明を行う。
【００２４】
ＣＰＵ４は、半導体設計支援システム１０に備えられた各種装置の制御や情報処理装置１に入出力されるデータの処理を行う演算処理装置であり、入力装置２などから受け取ったデータを解釈して演算し、その演算結果を出力装置３などで出力する。メモリ５は、データの書き込みと読み出しができる記憶媒体であり、例えば、ＳＤＲＡＭやＤＤＲ−ＳＤＲＡＭなどがその代表として例示される。入出力インターフェース６は、上述の入力装置２や出力装置３と情報処理装置１との間で実行されるデータ通信を制御する装置である。大容量記憶装置７は、記憶媒体に大量のデータを記録させるために使用する装置であり、例えば、ＨＤＤ（Hard Disk Drive）などがその代表として例示される。図３に示されているように、大容量記憶装置７はデータ記憶部１１とプログラム記憶部１２とを含んで構成されている。
【００２５】
データ記憶部１１は、大容量記憶装置７が保持する各種データの中で本実施形態に関連するデータを格納する記憶領域を示している。また同様に、プログラム記憶部１２は、大容量記憶装置７が保持する各種データの中で本実施形態の動作に関連するコンピュータプログラムを格納する記憶領域を示している。以下に、図面を参照してデータ記憶部１１とプログラム記憶部１２の詳細な構成に関して説明を行う。
【００２６】
図４は、データ記憶部１１の構成を例示するブロック図である。図４を参照すると、データ記憶部１１は、ＬＳＩチップデータ２１とＬＳＩパッケージデータ２２とを保持している。
【００２７】
ＬＳＩチップデータ２１は、チップサイズやチップパッド座標など、半導体チップに関連する情報がＶＨＤＬなどのＨＤＬ（ハードウェア記述言語）で記述された記述ファイルである。ＬＳＩパッケージデータ２２は、ボンディングリードのボンディング位置やボンディングリードの形状に関する情報がＶＨＤＬなどのＨＤＬ（ハードウェア記述言語）で記述された記述ファイルである。ＬＳＩチップデータ２１、およびＬＳＩパッケージデータ２２は、組立検査が実行されるときに、組立検査用のプログラムによって読み出される。
【００２８】
図５は、プログラム記憶部１２の構成を例示するブロック図である。図５を参照すると、プログラム記憶部１２は、検査制御プログラム３０と、設計条件入力機能部３１と、チップ入力機能部３２と、パッケージ入力機能部３３と、ワイヤ生成機能部３４と、ワイヤ識別機能部３５と、組立チェック機能部３６と、画面表示機能部３７とを備えて構成されている。
【００２９】
設計条件入力機能部３１は、入力装置２を介して入力されたチップ名、パッケージ名、組立チェックルール値などをメモリ５に登録する機能を提供している。
【００３０】
チップ入力機能部３２は、設計条件入力機能部３１の機能により登録されたチップ名を参照し、そのチップ名に対応する半導体チップのＬＳＩチップデータ２１を大容量記憶装置７から読み込む機能を提供している。またチップ入力機能部３２は、チップ形状、電極パッド形状、および電極パッド座標のデータをメモリ５に記憶させる機能を提供している。
【００３１】
パッケージ入力機能部３３は、設計条件入力機能部３１の機能により登録されたパッケージ名を参照し、そのパッケージ名ＩＣパッケージのＬＳＩパッケージデータ２２を大容量記憶装置７から読み込む機能を提供している。またパッケージ入力機能部３３は、ボンディングリード形状、ボンディングワイヤが接続される点の座標（以下、ボンディングリード座標と称する）のデータをメモリ５に記憶させる機能を提供している。
【００３２】
ワイヤ生成機能部３４は、電極パッドとボンディングリードとを接続するボンディングワイヤのデータ（以下、ボンディングワイヤ形状データと称する）を生成する機能を提供している。ボンディングワイヤ形状データは、メモリ５に格納されている電極パッド座標データと、メモリ５格納されているボンディングリード座標データとに基づいて生成されている。ここにおいて、ワイヤ生成機能部３４が提供する機能は、チップコーナー部より順番に接続することによりボンディングワイヤ形状データを生成するものであることが好ましく、また、ワイヤ生成機能部３４は生成されたボンディングワイヤ形状データをメモリ５に記憶させる機能を提供している。
【００３３】
ワイヤ識別機能部３５は、メモリ５に記憶されたボンディングワイヤ形状データに基づいて隣り合うワイヤの長さの差を算出し、差分データを生成する機能を提供している。またワイヤ識別機能部３５は、その差分データに基づいて各差分の平均値を算出する機能と、差分データおよび平均値に基づいて各ワイヤが実際のデバイスに配線されるときの高さ（以下、ループ高と称する）を判断し、また、各ワイヤのループ高に対応して、それぞれのボンディングワイヤをグループに分類し、分類されたボンディングワイヤがどのグループに属するかを示すデータ（以下、ワイヤ属性データと称する）を大容量記憶装置７に記憶させる機能を提供している。
【００３４】
以下に述べる実施形態では、ボンディングワイヤを、ループ高が高い高ループグループとループ高が低い低ループグループとの２つのグループに分類する場合を例示して説明を行う。また、高ループグループに分類されるボンディングワイヤのワイヤ属性データを高ループ属性データとし、低ループグループに分類されるボンディングワイヤのワイヤ属性データを、低ループ属性データと称する。
【００３５】
ワイヤ識別機能部３５が提供する機能によって、隣り合うボンディングワイヤのワイヤ長の差分および差分の平均値が算出される。また、最大ワイヤ長のボンディングワイヤを高ループグループに分類する。そのボンディングワイヤの隣に配置されるワイヤ（以下、隣接ワイヤと称する）のワイヤ長と最大ワイヤ長との差分が、平均値に基づいて得られた閾値より小さい場合は、隣接ワイヤを前のワイヤ（最大ワイヤ長のボンディングワイヤ）と同じ属性のグループ（高ループグループ）に分類する。
【００３６】
上記の差分が、上記の閾値より大きい場合は、隣接ワイヤを前のワイヤ（最大ワイヤ長のボンディングワイヤ）と異なる属性のグループ（低ループグループ）に分類する。本実施形態の半導体設計支援システム１０は、この動作を繰り返し、それぞれのボンディングワイヤを高ループグループと低ループグループの２種類に分類してメモリ５に記憶させる。
【００３７】
組立チェック機能部３６は、メモリ５に記憶されたワイヤ属性データに基づいて、同じグループに分類されているボンディングワイヤで隣接するワイヤ同士を抽出し、それらの間隔が設計条件入力機能部３１によって登録された組立チェックルール値に適合しているかを評価する機能を提供している。組立チェック機能部３６は、隣接するワイヤ同士が組立チェックルール値に適合していない場合には、そのエラー内容を含むメッセージを生成し、メモリ５に記憶させる機能を提供している。
【００３８】
画面表示機能部３７は、メモリ５に記憶されているチップ形状データ、パッケージ形状データ、ボンディングワイヤ形状データ、及びエラー内容を含むメッセージなどをディスプレイ上に表示させる機能を提供している。
【００３９】
以下に、本実施形態の半導体設計支援システム１０の動作に関して、図面を参照して説明する。図６は、本実施形態の半導体設計支援システム１０の動作を例示するフローチャートである。図６を参照すると、本実施形態の組立チェック処理の動作は、組立検査用の制御プログラムの起動命令に応答して検査制御プログラム３０が起動すると開始する。ステップＳ０１において、情報処理装置１は、入力された起動命令に応答して検査制御プログラム３０を起動する。検査制御プログラム３０は、半導体チップの名称とＩＣパッケージの名称の入力を要求する。このときユーザは、組立検査の検査対象となる半導体装置を特定させるために、その要求に応答して検査対象の半導体装置を構成する半導体チップの名称とＩＣパッケージの名称とを入力装置２を介して入力する。
【００４０】
またこのとき、設計条件入力機能部３１が提供する動作手順に基づいて、検査基準として用いられる組立チェックルール値の入力を要求する。ユーザは、その要求に対応して組立チェックルール値（例えば、ワイヤ間隔１００ｕｍ）を入力する。また、検査制御プログラム３０は、ボンディングワイヤをグループに分類するための境界値の入力を要求する。ユーザは、その要求に応答して境界値（例えば、２００ｕｍ）を入力する。この組立チェックルール値や境界値は、設計条件に基づいて決定される。したがって、これらのデータを、設計条件を示す設計条件データから自動的に生成する構成であっても良い。検査制御プログラム３０は、入力された各データをメモリ５に格納する。
【００４１】
ステップＳ０２において、組立検査用のプログラムは、ステップＳ０１で入力された半導体チップの名称とチップ入力機能部３２が提供する動作手順に基づいて、ＬＳＩチップデータ２１の読み出しを行う。情報処理装置１は、そのＬＳＩチップデータ２１から得られるチップサイズデータやチップパッド座標データに基づいて、チップ形状、電極パッドの形状および位置を決定し、計算機上における半導体チップを生成する。また、ステップＳ０２において、検査制御プログラム３０は、ステップＳ０１で入力されたＩＣパッケージの名称とパッケージ入力機能部３３が提供する動作手順に基づいて、ＬＳＩパッケージデータ２２の読み出しを行う。情報処理装置１は、読み出されたＬＳＩパッケージデータ２２から得られるボンディングリード座標データに基づいて、計算機上におけるボンディングリードを生成する。
【００４２】
ステップＳ０３において、検査制御プログラム３０は、ワイヤ生成機能部３４が提供する動作手順に基づいて、生成された半導体チップの電極パッドとボンディングリードとを線分で結び、その線分を示すデータ（以下、ボンディングワイヤデータと称する）を、計算機上におけるボンディングワイヤとしてメモリ５に格納する。このとき、線分で結んでいく動作は、半導体チップコーナー部より反時計回り順に線分で結んでいくことが好ましい。
【００４３】
ステップＳ０４において、検査制御プログラム３０は、ワイヤ識別機能部３５が提供する手順に基づいて、隣り合うボンディングワイヤ同士の長さの差を算出し、差分データを生成する。検査制御プログラム３０は、計算機上のボンディングワイヤとしてメモリ５に格納されている線分データから、その線分の長さを示すデータを抽出し、抽出したデータに基づいて隣り合うボンディングワイヤ同士の長さの差を算出する。具体的には、任意のボンディングワイヤを第１ワイヤとして特定し、その長さを第１長さＬ１とする。次に、第１ワイヤの隣に配置されているボンディングワイヤを第２ワイヤとして特定し、その長さを第２長さＬ２とする。
【００４４】
第１長さＬ１と第２長さＬ２の差分を、第１差分Ｒ１とすると、第１差分Ｒ１は下記（１）式
第１差分Ｒ１＝｜第１長さＬ１−第２長さＬ２｜ … （１）
より求められる。
【００４５】
同様に、第２ワイヤの隣に配置され、まだ第２ワイヤとの差分が得られていないボンディングワイヤを第３ワイヤとして特定し、その長さを第３長さＬ３とする。このとき、第２長さＬ２と第３長さＬ３の差分を、第２差分Ｒ２とすると、第２差分Ｒ２は下記（２）式
第２差分Ｒ２＝｜第２長さＬ２−第３長さＬ３｜ … （２）
より求められる。
【００４６】
以降、同様の動作を第１ワイヤから第ｎワイヤまで繰り返す。
【００４７】
第ｎ−１長さＬｎ−１と第ｎ長さＬｎの差分を、第ｎ−１差分Ｒ−１とし、第ｎ長さＬｎと第１長さＬ１の差分を、第ｎ差分Ｒｎとすると、それぞれの差分は、
第ｎ−１差分Ｒｎ−１＝｜第ｎ−１長さＬｎ−１−第ｎ長さＬｎ｜
第ｎ差分Ｒｎ ＝｜第ｎ長さＬｎ−第１長さＬ１｜
より求められる。
【００４８】
隣り合うボンディングワイヤの組の全てに対して差分の算出が完了したら、処理はステップＳ０５に進む。
【００４９】
ステップＳ０５において、検査制御プログラム３０は、算出されたワイヤ長の差分（第１差分Ｒ１〜第ｎ差分Ｒｎ）の合計を求め、その合計に基づいて各差分の平均値を算出する。情報処理装置１、算出された平均値のデータをメモリ５に格納し、処理はステップＳ０６に進む。
【００５０】
ステップＳ０６において、ワイヤ識別機能部３５が示す手順に基づいて、メモリ５に格納されたボンディングワイヤ形状データから、その長さが最長のボンディングワイヤ形状データを抽出する。ここで、ボンディングワイヤ形状データに対応するワイヤが実際に張られるとき（電極パッドとリード電極と接続するとき）、その長さが最長のボンディングワイヤは、ループ高が高くなるように形成される。したがって、検査制御プログラム３０は、抽出したボンディングワイヤ形状データに基づいて、対応するボンディングワイヤを高ループグループに分類する。
【００５１】
ステップＳ０７において、分類が完了したボンディングワイヤ（以下、前ワイヤと称する）の隣に配置され、まだ分類が完了していないボンディングワイヤ（以下、隣接ワイヤと称する。）に対応するボンディングワイヤ形状データを抽出し、前ステップにおいて特定されたボンディングワイヤとの長さの差を算出する。
【００５２】
ステップＳ０８において、ステップＳ０５で算出されメモリ５に格納されたワイヤ長の差の平均値とステップＳ０１で記憶された境界値を読み出し、それらに基づいて各ボンディングワイヤが属するグループを特定するための閾値を決定する。検査制御プログラム３０は、ステップＳ０７で得られた隣り合うワイヤの長さの差がその閾値を超えているか否かを比較する。その比較の結果、閾値を超えていなかった場合、処理はステップＳ０９に進み、閾値を超えていた場合、処理はステップＳ１０に進む。
【００５３】
隣り合うワイヤの組は、ループ高が高いワイヤとループ高が低いワイヤの組、ループ高が高いワイヤ同士の組、およびループ高が低いワイヤ同士の組が存在する。そのため、ステップＳ０８における判断に用いられる閾値は、ループ高が高いワイヤとループ高が低いワイヤの組が複数ある中で、最も小さいワイヤ長差より小さい値であり、かつ、ループ高が高いワイヤ同士の組、およびループ高が低いワイヤ同士の組が複数ある中で、最も大きいワイヤ長差より大きい値であることが好ましい。
【００５４】
したがって、例えば、ステップＳ０１で境界値を２００ｕｍと設定した場合は、ステップＳ０７で算出されたワイヤ長の差（ｕｍ）が、平均値（ｕｍ）−２００ｕｍよりも小さいときには前ワイヤと同じループ高と判別する。また、ステップＳ０７で算出されたワイヤ長の差が、平均値＋２００ｕｍを超えている場合は前ワイヤとループ高が異なると判別する。上述したステップＳ０１において、境界値として設定する値を調整することで、設計対象の半導体装置に適した閾値設定を実行することが可能になる。
【００５５】
ステップＳ０９において、閾値を超えていなかったことで、隣接ワイヤを前ワイヤと同じグループに分類し、対応するワイヤ属性データを更新する。例えば、高ループグループに分類された前ワイヤとその隣接ワイヤと差と、上記の閾値との比較を行なった結果、ステップＳ０９に処理が進んだ場合、隣接ワイヤは高ループグループに分類され、高ループ属性データが更新される。
【００５６】
ステップＳ１０において、閾値を超えていなかったことで、隣接ワイヤを前ワイヤと異なるグループに分類し、対応するワイヤ属性データを更新する。例えば、高ループグループに分類された前ワイヤとその隣接ワイヤと差と、上記の閾値との比較を行なった結果、ステップＳ１０に処理が進んだ場合、隣接ワイヤは低ループグループに分類され、低ループ属性データが更新される。
【００５７】
ステップＳ１１において、隣接ワイヤの分類が完了したことに応答して、全てのワイヤの分類が完了したかどうかの判断が実行される。上述したように、ボンディングワイヤの分類は、最大ワイヤ長のボンディングワイヤから順番に実行される。全てのワイヤの分類が完了していないと判断された場合、処理は戻り、隣接ワイヤを新たな前ワイヤとしてステップＳ０７の処理が実行される。全てのワイヤの分類が完了した場合、処理はステップＳ１２に進む。
【００５８】
ステップＳ１２において、検査制御プログラム３０は、組立チェック機能部３６が提供する手順に示される手順に基づいて、組立検査を実行する。検査制御プログラム３０は、高ループ属性データ（または、低ループ属性データ）に基づいて、同じグループに属するボンディングワイヤを同属ワイヤとして特定する。その同属ワイヤの中で隣り合うワイヤ同士を抽出し、組立検査を実行する。例えば、組立チェックルール値として、ワイヤ間隔が設定されている場合、高ループ属性データ（または、低ループ属性データ）とボンディングワイヤ形状データとに基づいて、同じループ高のワイヤ同士の最短距離を算出し、その距離が組立チェックルール値より大きいか否かを比較する。その比較の結果、その距離が組立チェックルール値より大きい場合、処理はステップＳ１４に進み、その距離が組立チェックルール値より小さい場合には、処理はステップＳ１３に進む。
【００５９】
ステップＳ１３において、組立チェックルールより小さい場合は、その結果をエラーとする。検査制御プログラム３０は、そのエラー内容を含むメッセージを生成してメモリ５に格納し、処理はステップＳ１４に進む。
【００６０】
ステップＳ１４において、検査制御プログラム３０は、画面表示機能部３７が提供する機能に基づいて、組み立て検査を実行した結果を出力装置３に表示する。このとき、ステップＳ１３におけるエラー内容を含むメッセージがメモリ５に格納されていた場合、そのメッセージに含まれるエラー内容を組立検査結果として出力装置３に表示する。また、そのエラー内容に基づいて設計変更が行われ、その設計変更後の半導体装置の組立検査が実行された後、半導体装置の製造が行われる。
【００６１】
同じループ高のボンディングワイヤが隣接する場合には、ワイヤ長がほぼ等しい。本実施形態では、上記の構成および動作によって、隣接するワイヤ長の差が、ある一定値を超える場合はループ高が異なると判断している。また、ワイヤ長が最大のボンディングワイヤは必ず高ループとなる。そのため、そのボンディングワイヤを基点に反時計回りに繰りループ高を繰り返し判断し、その後にループ高を意識した組立チェックを行っている。
【００６２】
これによって、本発明では千鳥配置のボンディングリードを有するＬＳＩパッケージに対し、ボンディングワイヤのループ高で区別した組立チェックを実行することが可能となる。この組立検査に対応して半導体装置を設計することにより、ボンディングワイヤ同士がショートする故障が防止され設計時間を短縮させることができる。
【００６３】
以下に、上述してきた本実施形態の動作について、平面図を参照して視覚的に説明を行う。図７は、本実施形態の組立検査装置による動作によって生成される計算機上の半導体装置の構成を例示する平面図である。ここで、図７の（ａ）は、本実施形態における半導体装置の構成を例示している。また、図７の（ｂ）は、本願発明に関する理解を容易にするために、従来のＬＳＩ設計支援システムによって実行される組立検査の動作を示している。図７の（ａ）を参照すると、半導体チップ４０は、ＬＳＩチップデータ２１に基づいて生成されるチップ形状データから、検査対象の半導体チップの形状を出力装置３に表示させた場合の半導体チップの一部である。同様に、第１電極パッド４１〜第３電極パッド４３および第１ボンディングリード５１〜第３ボンディングリード５３は、計算機上の電極パッド、ボンディングリードを出力装置３に表示させた場合のそれぞれの外形を例示している。図７に示されているように、各電極パッド（４１〜４３）は、ボンディングワイヤが接続される接続点（Ｐ４１〜Ｐ４３）を有している。同様に各ボンディングリードは、ボンディングワイヤが接続される接続点（Ｐ５１〜Ｐ５３）を有している。
【００６４】
ＬＳＩチップデータ２１に基づいて、ボンディングワイヤの接続点（例えば、第１パッド側接続点Ｐ４１）の座標が求められる。また、ＬＳＩパッケージデータ２２に基づいて、ボンディングリードの接続点（例えば、第１リード側接続点Ｐ５１）の座標が求められる。上述のフローチャートに示すステップＳ０３の動作の説明で述べたように、第１パッド側接続点Ｐ４１と第１リード側接続点Ｐ５１とを線分で結んだボンディングワイヤデータを、計算機上におけるボンディングワイヤとしてメモリ５に格納する。同様に、第２パッド側接続点Ｐ４２と第２リード側接続点Ｐ５２、第３パッド側接続点Ｐ４３と第３リード側接続点Ｐ５３という順に、ボンディングワイヤを生成し、メモリ５に格納していく・
ステップＳ０４において、隣り合うボンディングワイヤ同士の長さの差を算出する。図７の（ａ）に示されているように、第１ボンディングワイヤＢ１は長さＬ１であり、第２ボンディングワイヤＢ２は長さＬ２である。したがって、第１ボンディングワイヤＢ１と第２ボンディングワイヤＢ２との長さの差（第１差分Ｒ１）が、上記（１）式から求められる。同様に、第２差分Ｒ２〜第ｎ差分Ｒｎが求められる。
【００６５】
その後、平均値の算出、長さが最長のボンディングワイヤの抽出、およびそのボンディングワイヤを高ループグループに分類する動作が実行される（ステップ０５、ステップ０６）。ここで、ステップＳ０６において抽出された最長のボンディングワイヤが、図７の（ａ）に示されている第２ボンディングワイヤＢ２である場合を例示して以下の説明を行う。
【００６６】
ステップ０７において、第２ボンディングワイヤＢ２の隣接ワイヤとして第３ボンディングワイヤＢ３を抽出し、その第２ボンディングワイヤＢ２と第３ボンディングワイヤＢ３との差を算出する。ステップＳ０８において、算出された差と閾値との比較を行い、第３ボンディングワイヤＢ３の分類を実行する。ここで、全ボンディングワイヤの分類が完了し、その場合において、第３ボンディングワイヤＢ３が低ループグループに分類され、さらに、第１ボンディングワイヤＢ１も低ループグループに分類されたものとする。以降、ステップ０９に続く処理が実行され、ステップＳ１２において、組立検査が行われる。このとき、第１ボンディングワイヤＢ１と第３ボンディングワイヤＢ３とが同じグループに分類され、第２ボンディングワイヤＢ２は、それらとは異なるグループに分類されている。したがって、検査制御プログラム３０は、組立チェック機能部３６が提供する手順に示される手順に基づいて、第１ボンディングワイヤＢ１と第３ボンディングワイヤＢ３と間隔Ｄ１を対象に組立検査を実行する。
【００６７】
図７の（ｂ）に示されているように、従来は異なるループ高で配置されるボンディングワイヤの間隔（ｄ１、ｄ２）が、組立チェックルール値に適合しているか否かに基づいて組立検査を実行していた。本実施形態の組立検査装置では、上述の構成・動作によって同じ高さ程度のループ高で配置されるボンディングワイヤをグループ化し、そのグループごとに組立検査を実行している。これによって、ボンディングワイヤ同士がショートする故障が防止され設計時間を短縮させることが可能となる。
【００６８】
なお、上述の実施形態において、ボンディングワイヤの高さが２種類である場合を例示して説明を行ってきたが、これは、本発明における分類の数を制限するものではない。また、上述してきた実施形態では、組立チェック項目としてボンディングワイヤ間隔を挙げたが、ループ高によりルール値が異なるのであればワイヤ長やワイヤ入射角度でも良い。また、上述してきた実施形態では、半導体設計支援システム１０を構成する情報処理装置１が、プログラム記憶部１２に保持されているコンピュータプログラムに示されている手順に沿って動作することで組立検査を実行している。ここにおいて、そのコンピュータプログラムで示される手順と同様の手順で動作する回路を構成し、本実施形態の中で述べてきた組立検査を実行することも可能である。
【図面の簡単な説明】
【００６９】
【図１】図１は、従来技術におけるＬＳＩ設計支援システムの構成を示すブロック図である。
【図２】図２は、従来技術におけるＬＳＩ設計支援システムの動作を示すフローチャートである。
【図３】図３は、本発明の半導体設計支援システム１０の構成を例示するブロック図である。
【図４】図４は、データ記憶部の構成を例示するブロック図である。
【図５】図５は、プログラム記憶部の構成を例示するブロック図である。
【図６】図６は、本発明の半導体設計支援システム１０の動作を例示するフローチャートである。
【図７】図７は、本発明の半導体設計支援システム１０の動作を示す平面図である。
【符号の説明】
【００７０】
１０…半導体設計支援システム
１…情報処理装置
２…入力装置
３…表示装置
４…ＣＰＵ
５…メモリ
６…入出力インターフェース
７…大容量記憶装置
８…バス
１１…データ記憶部
１２…プログラム記憶部
２１…ＬＳＩチップデータ
２２…ＬＳＩパッケージデータ
３０…検査制御プログラム
３１…設計条件入力機能部
３２…チップ入力機能部
３３…パッケージ入力機能部
３４…ワイヤ発生機能部
３５…ワイヤ識別機能部
３６…組立チェック機能部
３７…画面表示機能部
４０…半導体チップ
４１〜４３…電極パッド
５１〜５３…ボンディングリード
Ｐ４１〜Ｐ４３…ワイヤ接続点
Ｐ５１〜Ｐ５３…ワイヤ接続点
Ｂ１〜Ｂ３…ボンディングワイヤ
１０１…ＬＳＩチップ組立判定装置
１０２…キーボード
１０３…ディスプレイ
１０５…記憶部
１０６…インターフェース部
１０７…外部記憶装置
１３２…チップデータ入力部
１３３…ＬＳＩパッケージ入力部
１３４…初期ワイヤ発生部
１１４…ワイヤ調節部
１１５…データ編集部
１３６…組立チェック部
【特許請求の範囲】
【請求項１】
半導体チップに関する情報であるチップデータと前記半導体チップを搭載するパッケージに関する情報であるパッケージデータとを格納する記憶部と、
前記チップデータと前記パッケージデータとに基づいて前記半導体チップと前記パッケージとの接続が適切に行われるか否かを判定する演算処理部と
を具備し、
前記演算処理部は、
前記半導体チップに配置される複数の電極パッドの配置位置に関する情報を有するパッドデータを生成するパッドデータ生成部と、
前記パッケージに配置される複数のリード電極の配置位置に関する情報を有するリード電極データを生成するリード電極データ生成部と、
前記パッドデータと前記リード電極データとに基づいて、前記複数の電極パッドと前記複数のリード電極とを接続する複数のボンディングワイヤに関する情報を有するボンディングワイヤデータを生成するボンディングワイヤデータ生成部と、
前記複数のボンディングワイヤが実際に形成されるときの高さを推定し、前記複数のボンディングワイヤを前記高さに対応するグループに分類するワイヤ識別部と、
前記判定を実行する判定実行部と
を含み、
前記ワイヤ識別部は、
前記ボンディングワイヤデータに基づいて、前記複数のボンディングワイヤの長さを算出し、前記長さに基づいて前記高さを推定し、
推定された前記高さが所定の範囲に含まれるボンディングワイヤを同じグループに分類し、
前記判定実行部は、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定する
半導体設計支援装置。
【請求項２】
請求項１に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
隣り合うボンディングワイヤの長さの差を算出し、前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤが同じ高さで形成されると推定し、前記隣り合うボンディングワイヤを同じグループに分類する
半導体設計支援装置。
【請求項３】
請求項２に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
前記複数のボンディングワイヤの一つを第１ワイヤとして特定して前記第１ワイヤを一つのグループに分類し、
前記第１ワイヤと前記第１ワイヤに隣り合う第２ワイヤとの前記差が、前記閾値よりも小さいとき、前記第２ワイヤを前記第１ワイヤと同じグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定し、
前記第１ワイヤと前記第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記第２ワイヤを前記第１ワイヤと異なる他のグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定する
半導体設計支援装置。
【請求項４】
請求項３に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
前記ボンディングワイヤデータに基づいて、
前記複数のボンディングワイヤの中から、前記長さの最も長い前記ボンディングワイヤを前記第１ワイヤとして特定する
半導体設計支援装置。
【請求項５】
請求項４に記載の半導体設計支援装置において、
前記複数のボンディングワイヤのそれぞれは高さを有し、
前記グループは、
前記高さが高いボンディングワイヤの集合を示す高ループグループと、
前記高さが低いボンディングワイヤの集合を示す低ループグループと
を含み、
前記ワイヤ識別部は、
前記複数のボンディングワイヤの一つを第１ワイヤとして特定して前記第１ワイヤを前記高ループグループに分類し、
前記第１ワイヤと前記第１ワイヤに隣り合う第２ワイヤとの前記差が、前記閾値よりも小さいとき、前記第２ワイヤを前記高ループグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定し、
前記第１ワイヤと前記第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記第２ワイヤを前記低ループグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定し、
前記第２ワイヤが前記低ループグループに分類されたとき、
前記新たな第１ワイヤと前記新たな第１ワイヤに隣り合う新たな第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記新たな第２ワイヤを前記高ループグループに分類して前記新たな第２ワイヤを新たな第１ワイヤとして特定する
半導体設計支援装置。
【請求項６】
請求項５に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
前記パッド位置データに基づいて得られる前記電極パッドの位置座標と、前記リード電極データに基づいて得られる前記接続点の位置座標との距離を前記長さとし、前記長さの差を差分データとして算出する
半導体設計支援装置。
【請求項７】
請求項６に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
前記差分データに基づいて、前記差の平均値である差分平均値データを生成し、
前記差が前記平均値より小さい前記隣り合うボンディングワイヤを、異なる高さで形成されるワイヤであると推定するための値、または、前記差が前記平均値より大きい前記隣り合うボンディングワイヤを、同じ高さで形成されるとワイヤであると推定するための値を用いて前記差分平均値データを補正して前記閾値を定める
半導体設計支援装置。
【請求項８】
半導体チップに関する情報であるチップデータと前記半導体チップを搭載するパッケージに関する情報であるパッケージデータとを格納する記憶部と、
前記半導体チップと前記パッケージとの接続が適切に行われるか否かを判定する演算処理部と
を具備するコンピュータで実行可能なプログラムであって、
前記プログラムは、
（ａ）前記チップデータに基づいて、前記半導体チップに配置される複数の電極パッドの配置位置の情報を有するパッド位置データを生成するステップと、
（ｂ）前記パッケージデータに基づいて、前記パッケージに配置される複数のリード電極が複数のボンディングワイヤに接続されるときの接続点に関する情報を有するリード電極データを生成するステップと、
（ｃ）前記パッド位置データと前記リード電極データとに基づいて、ボンディングワイヤデータを生成するステップと、
（ｄ）前記複数のボンディングワイヤをグループに分類するステップと、
（ｅ）前記チップデータと前記パッケージデータとに基づいて前記判定を実行するステップと
を含み、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの隣り合うボンディングワイヤの長さの差を算出するステップと、
前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤを同じグループに分類するステップを含み、
前記（ｅ）ステップは、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定するステップ
を具備する方法をコンピュータによって実行可能なプログラム。
【請求項９】
請求項８に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの一つを第１ワイヤとして特定して前記第１ワイヤを一つのグループに分類するステップと、
前記第１ワイヤと前記第１ワイヤに隣り合う第２ワイヤとの前記差が、前記閾値よりも小さいとき、前記第２ワイヤを前記第１ワイヤと同じグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定するステップと、
前記第１ワイヤと前記第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記第２ワイヤを前記第１ワイヤと異なる他のグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定するステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１０】
請求項９に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記ボンディングワイヤデータに基づいて、
前記複数のボンディングワイヤの中から、前記長さの最も長い前記ボンディングワイヤを前記第１ワイヤとして特定するステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１１】
請求項１０に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの一つを第１ワイヤとして特定するステップと、
前記第１ワイヤを高さが高いボンディングワイヤの集合を示す高ループグループに分類するステップと、
前記第１ワイヤと前記第１ワイヤに隣り合う第２ワイヤとの前記差が、前記閾値よりも小さいとき、前記第２ワイヤを前記高ループグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定するステップと、
前記第１ワイヤと前記第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記第２ワイヤを、高さが低いボンディングワイヤの集合を示す低ループグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定するステップと、
前記第２ワイヤが前記低ループグループに分類され、前記新たな第１ワイヤと前記新たな第１ワイヤに隣り合う新たな第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記新たな第２ワイヤを前記高ループグループに分類して前記新たな第２ワイヤを新たな第１ワイヤとして特定するステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１２】
請求項１１に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記パッド位置データに基づいて得られる前記電極パッドの位置座標と、前記リード電極データに基づいて得られる前記接続点の位置座標との距離を前記長さとし、前記長さの差を差分データとして算出するステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１３】
請求項１２に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記差分データに基づいて、前記差の平均値である差分平均値データを生成するステップと、
前記差が前記平均値より小さい前記隣り合うボンディングワイヤを、異なる高さで形成されるワイヤであると推定するための値、または、前記差が前記平均値より大きい前記隣り合うボンディングワイヤを、同じ高さで形成されるとワイヤであると推定するための値を用いて前記差分平均値データを補正して前記閾値を定めるステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１４】
（ａ）半導体チップに関する情報であるチップデータを記憶部から読み出し、前記チップデータに基づいて、前記半導体チップに配置される複数の電極パッドの配置位置の情報を有するパッド位置データを生成するステップと、
（ｂ）前記半導体チップを搭載するパッケージに関する情報であるパッケージデータを前記記憶部から読み出し、前記パッケージデータに基づいて、前記パッケージに配置される複数のリード電極が複数のボンディングワイヤに接続されるときの接続点に関する情報を有するリード電極データを生成するステップと、
（ｃ）前記パッド位置データと前記リード電極データとに基づいて、ボンディングワイヤデータを生成するステップと、
（ｄ）前記複数のボンディングワイヤをグループに分類するステップと、
（ｅ）前記チップデータと前記パッケージデータとに基づいて前記判定を実行するステップとを具備し、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの隣り合うボンディングワイヤの長さの差を算出するステップと、
前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤを同じグループに分類するステップを含み、
前記（ｅ）ステップは、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定するステップ
を具備する
半導体設計支援方法。
【請求項１５】
半導体装置を設計するステップと、
前記半導体装置を製造するステップ
を具備し、
前記設計するステップは、
（ａ）半導体チップに関する情報であるチップデータを記憶部から読み出し、前記チップデータに基づいて、前記半導体チップに配置される複数の電極パッドの配置位置の情報を有するパッド位置データを生成するステップと、
（ｂ）前記半導体チップを搭載するパッケージに関する情報であるパッケージデータを前記記憶部から読み出し、前記パッケージデータに基づいて、前記パッケージに配置される複数のリード電極が複数のボンディングワイヤに接続されるときの接続点に関する情報を有するリード電極データを生成するステップと、
（ｃ）前記パッド位置データと前記リード電極データとに基づいて、ボンディングワイヤデータを生成するステップと、
（ｄ）前記複数のボンディングワイヤをグループに分類するステップと、
（ｅ）前記チップデータと前記パッケージデータとに基づいて前記判定を実行するステップとを具備し、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの隣り合うボンディングワイヤの長さの差を算出するステップと、
前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤを同じグループに分類するステップを含み、
前記（ｅ）ステップは、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定するステップ
をふくみ、
前記製造するステップは、
前記（ｅ）ステップによって得られた判定結果に基づいて前記半導体装置を製造するステップを含む
半導体装置の製造方法。
【請求項１６】
半導体装置を設計するステップと、
前記半導体装置を製造するステップ
を具備し、
前記設計するステップは、
半導体装置を設計するステップと、
前記半導体装置を製造するステップ
を具備し、
前記設計するステップは、
（ａ）半導体チップに関する情報であるチップデータを記憶部から読み出し、前記チップデータに基づいて、前記半導体チップに配置される複数の電極パッドの配置位置の情報を有するパッド位置データを生成するステップと、
（ｂ）前記半導体チップを搭載するパッケージに関する情報であるパッケージデータを前記記憶部から読み出し、前記パッケージデータに基づいて、前記パッケージに配置される複数のリード電極が複数のボンディングワイヤに接続されるときの接続点に関する情報を有するリード電極データを生成するステップと、
（ｃ）前記パッド位置データと前記リード電極データとに基づいて、ボンディングワイヤデータを生成するステップと、
（ｄ）前記複数のボンディングワイヤをグループに分類するステップと、
（ｅ）前記チップデータと前記パッケージデータとに基づいて前記判定を実行するステップとを具備し、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの隣り合うボンディングワイヤの長さの差を算出するステップと、
前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤを同じグループに分類するステップを含み、
前記（ｅ）ステップは、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定するステップ
をふくみ、
前記製造するステップは、
前記（ｅ）ステップによって得られた判定結果に基づいて前記半導体装置を製造するステップを含む半導体装置の製造方法で製造される
半導体装置。
【請求項１】
半導体チップに関する情報であるチップデータと前記半導体チップを搭載するパッケージに関する情報であるパッケージデータとを格納する記憶部と、
前記チップデータと前記パッケージデータとに基づいて前記半導体チップと前記パッケージとの接続が適切に行われるか否かを判定する演算処理部と
を具備し、
前記演算処理部は、
前記半導体チップに配置される複数の電極パッドの配置位置に関する情報を有するパッドデータを生成するパッドデータ生成部と、
前記パッケージに配置される複数のリード電極の配置位置に関する情報を有するリード電極データを生成するリード電極データ生成部と、
前記パッドデータと前記リード電極データとに基づいて、前記複数の電極パッドと前記複数のリード電極とを接続する複数のボンディングワイヤに関する情報を有するボンディングワイヤデータを生成するボンディングワイヤデータ生成部と、
前記複数のボンディングワイヤが実際に形成されるときの高さを推定し、前記複数のボンディングワイヤを前記高さに対応するグループに分類するワイヤ識別部と、
前記判定を実行する判定実行部と
を含み、
前記ワイヤ識別部は、
前記ボンディングワイヤデータに基づいて、前記複数のボンディングワイヤの長さを算出し、前記長さに基づいて前記高さを推定し、
推定された前記高さが所定の範囲に含まれるボンディングワイヤを同じグループに分類し、
前記判定実行部は、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定する
半導体設計支援装置。
【請求項２】
請求項１に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
隣り合うボンディングワイヤの長さの差を算出し、前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤが同じ高さで形成されると推定し、前記隣り合うボンディングワイヤを同じグループに分類する
半導体設計支援装置。
【請求項３】
請求項２に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
前記複数のボンディングワイヤの一つを第１ワイヤとして特定して前記第１ワイヤを一つのグループに分類し、
前記第１ワイヤと前記第１ワイヤに隣り合う第２ワイヤとの前記差が、前記閾値よりも小さいとき、前記第２ワイヤを前記第１ワイヤと同じグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定し、
前記第１ワイヤと前記第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記第２ワイヤを前記第１ワイヤと異なる他のグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定する
半導体設計支援装置。
【請求項４】
請求項３に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
前記ボンディングワイヤデータに基づいて、
前記複数のボンディングワイヤの中から、前記長さの最も長い前記ボンディングワイヤを前記第１ワイヤとして特定する
半導体設計支援装置。
【請求項５】
請求項４に記載の半導体設計支援装置において、
前記複数のボンディングワイヤのそれぞれは高さを有し、
前記グループは、
前記高さが高いボンディングワイヤの集合を示す高ループグループと、
前記高さが低いボンディングワイヤの集合を示す低ループグループと
を含み、
前記ワイヤ識別部は、
前記複数のボンディングワイヤの一つを第１ワイヤとして特定して前記第１ワイヤを前記高ループグループに分類し、
前記第１ワイヤと前記第１ワイヤに隣り合う第２ワイヤとの前記差が、前記閾値よりも小さいとき、前記第２ワイヤを前記高ループグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定し、
前記第１ワイヤと前記第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記第２ワイヤを前記低ループグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定し、
前記第２ワイヤが前記低ループグループに分類されたとき、
前記新たな第１ワイヤと前記新たな第１ワイヤに隣り合う新たな第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記新たな第２ワイヤを前記高ループグループに分類して前記新たな第２ワイヤを新たな第１ワイヤとして特定する
半導体設計支援装置。
【請求項６】
請求項５に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
前記パッド位置データに基づいて得られる前記電極パッドの位置座標と、前記リード電極データに基づいて得られる前記接続点の位置座標との距離を前記長さとし、前記長さの差を差分データとして算出する
半導体設計支援装置。
【請求項７】
請求項６に記載の半導体設計支援装置において、
前記ワイヤ識別部は、
前記差分データに基づいて、前記差の平均値である差分平均値データを生成し、
前記差が前記平均値より小さい前記隣り合うボンディングワイヤを、異なる高さで形成されるワイヤであると推定するための値、または、前記差が前記平均値より大きい前記隣り合うボンディングワイヤを、同じ高さで形成されるとワイヤであると推定するための値を用いて前記差分平均値データを補正して前記閾値を定める
半導体設計支援装置。
【請求項８】
半導体チップに関する情報であるチップデータと前記半導体チップを搭載するパッケージに関する情報であるパッケージデータとを格納する記憶部と、
前記半導体チップと前記パッケージとの接続が適切に行われるか否かを判定する演算処理部と
を具備するコンピュータで実行可能なプログラムであって、
前記プログラムは、
（ａ）前記チップデータに基づいて、前記半導体チップに配置される複数の電極パッドの配置位置の情報を有するパッド位置データを生成するステップと、
（ｂ）前記パッケージデータに基づいて、前記パッケージに配置される複数のリード電極が複数のボンディングワイヤに接続されるときの接続点に関する情報を有するリード電極データを生成するステップと、
（ｃ）前記パッド位置データと前記リード電極データとに基づいて、ボンディングワイヤデータを生成するステップと、
（ｄ）前記複数のボンディングワイヤをグループに分類するステップと、
（ｅ）前記チップデータと前記パッケージデータとに基づいて前記判定を実行するステップと
を含み、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの隣り合うボンディングワイヤの長さの差を算出するステップと、
前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤを同じグループに分類するステップを含み、
前記（ｅ）ステップは、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定するステップ
を具備する方法をコンピュータによって実行可能なプログラム。
【請求項９】
請求項８に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの一つを第１ワイヤとして特定して前記第１ワイヤを一つのグループに分類するステップと、
前記第１ワイヤと前記第１ワイヤに隣り合う第２ワイヤとの前記差が、前記閾値よりも小さいとき、前記第２ワイヤを前記第１ワイヤと同じグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定するステップと、
前記第１ワイヤと前記第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記第２ワイヤを前記第１ワイヤと異なる他のグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定するステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１０】
請求項９に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記ボンディングワイヤデータに基づいて、
前記複数のボンディングワイヤの中から、前記長さの最も長い前記ボンディングワイヤを前記第１ワイヤとして特定するステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１１】
請求項１０に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの一つを第１ワイヤとして特定するステップと、
前記第１ワイヤを高さが高いボンディングワイヤの集合を示す高ループグループに分類するステップと、
前記第１ワイヤと前記第１ワイヤに隣り合う第２ワイヤとの前記差が、前記閾値よりも小さいとき、前記第２ワイヤを前記高ループグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定するステップと、
前記第１ワイヤと前記第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記第２ワイヤを、高さが低いボンディングワイヤの集合を示す低ループグループに分類して前記第２ワイヤを新たな第１ワイヤとして特定するステップと、
前記第２ワイヤが前記低ループグループに分類され、前記新たな第１ワイヤと前記新たな第１ワイヤに隣り合う新たな第２ワイヤとの前記差が、前記閾値よりも大きいとき、前記新たな第２ワイヤを前記高ループグループに分類して前記新たな第２ワイヤを新たな第１ワイヤとして特定するステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１２】
請求項１１に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記パッド位置データに基づいて得られる前記電極パッドの位置座標と、前記リード電極データに基づいて得られる前記接続点の位置座標との距離を前記長さとし、前記長さの差を差分データとして算出するステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１３】
請求項１２に記載のプログラムにおいて、
前記（ｄ）ステップは、
前記差分データに基づいて、前記差の平均値である差分平均値データを生成するステップと、
前記差が前記平均値より小さい前記隣り合うボンディングワイヤを、異なる高さで形成されるワイヤであると推定するための値、または、前記差が前記平均値より大きい前記隣り合うボンディングワイヤを、同じ高さで形成されるとワイヤであると推定するための値を用いて前記差分平均値データを補正して前記閾値を定めるステップ
を含む
方法をコンピュータによって実行可能なプログラム。
【請求項１４】
（ａ）半導体チップに関する情報であるチップデータを記憶部から読み出し、前記チップデータに基づいて、前記半導体チップに配置される複数の電極パッドの配置位置の情報を有するパッド位置データを生成するステップと、
（ｂ）前記半導体チップを搭載するパッケージに関する情報であるパッケージデータを前記記憶部から読み出し、前記パッケージデータに基づいて、前記パッケージに配置される複数のリード電極が複数のボンディングワイヤに接続されるときの接続点に関する情報を有するリード電極データを生成するステップと、
（ｃ）前記パッド位置データと前記リード電極データとに基づいて、ボンディングワイヤデータを生成するステップと、
（ｄ）前記複数のボンディングワイヤをグループに分類するステップと、
（ｅ）前記チップデータと前記パッケージデータとに基づいて前記判定を実行するステップとを具備し、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの隣り合うボンディングワイヤの長さの差を算出するステップと、
前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤを同じグループに分類するステップを含み、
前記（ｅ）ステップは、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定するステップ
を具備する
半導体設計支援方法。
【請求項１５】
半導体装置を設計するステップと、
前記半導体装置を製造するステップ
を具備し、
前記設計するステップは、
（ａ）半導体チップに関する情報であるチップデータを記憶部から読み出し、前記チップデータに基づいて、前記半導体チップに配置される複数の電極パッドの配置位置の情報を有するパッド位置データを生成するステップと、
（ｂ）前記半導体チップを搭載するパッケージに関する情報であるパッケージデータを前記記憶部から読み出し、前記パッケージデータに基づいて、前記パッケージに配置される複数のリード電極が複数のボンディングワイヤに接続されるときの接続点に関する情報を有するリード電極データを生成するステップと、
（ｃ）前記パッド位置データと前記リード電極データとに基づいて、ボンディングワイヤデータを生成するステップと、
（ｄ）前記複数のボンディングワイヤをグループに分類するステップと、
（ｅ）前記チップデータと前記パッケージデータとに基づいて前記判定を実行するステップとを具備し、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの隣り合うボンディングワイヤの長さの差を算出するステップと、
前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤを同じグループに分類するステップを含み、
前記（ｅ）ステップは、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定するステップ
をふくみ、
前記製造するステップは、
前記（ｅ）ステップによって得られた判定結果に基づいて前記半導体装置を製造するステップを含む
半導体装置の製造方法。
【請求項１６】
半導体装置を設計するステップと、
前記半導体装置を製造するステップ
を具備し、
前記設計するステップは、
半導体装置を設計するステップと、
前記半導体装置を製造するステップ
を具備し、
前記設計するステップは、
（ａ）半導体チップに関する情報であるチップデータを記憶部から読み出し、前記チップデータに基づいて、前記半導体チップに配置される複数の電極パッドの配置位置の情報を有するパッド位置データを生成するステップと、
（ｂ）前記半導体チップを搭載するパッケージに関する情報であるパッケージデータを前記記憶部から読み出し、前記パッケージデータに基づいて、前記パッケージに配置される複数のリード電極が複数のボンディングワイヤに接続されるときの接続点に関する情報を有するリード電極データを生成するステップと、
（ｃ）前記パッド位置データと前記リード電極データとに基づいて、ボンディングワイヤデータを生成するステップと、
（ｄ）前記複数のボンディングワイヤをグループに分類するステップと、
（ｅ）前記チップデータと前記パッケージデータとに基づいて前記判定を実行するステップとを具備し、
前記（ｄ）ステップは、
前記複数のボンディングワイヤの隣り合うボンディングワイヤの長さの差を算出するステップと、
前記差が予め定められた閾値よりも小さいとき、前記隣り合うボンディングワイヤを同じグループに分類するステップを含み、
前記（ｅ）ステップは、
前記同じグループに分類されている前記ボンディングワイヤの間隔が、予め定められた値の範囲内に収まっているか否かを判定することで、前記ボンディングワイヤが適切に形成されるか否かを判定するステップ
をふくみ、
前記製造するステップは、
前記（ｅ）ステップによって得られた判定結果に基づいて前記半導体装置を製造するステップを含む半導体装置の製造方法で製造される
半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−１２９１２１（Ｐ２００７−１２９１２１Ａ）
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願番号】特願２００５−３２１８５２（Ｐ２００５−３２１８５２）
【出願日】平成１７年１１月７日（２００５．１１．７）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願日】平成１７年１１月７日（２００５．１１．７）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]