半導体装置およびそのブート方法
【課題】セキュリティレベルの高い半導体装置を提供する。
【解決手段】セキュアＬＳＩ１は、ブートプログラムを記憶するブートＲＯＭ６０を備えている。ブートプログラムは、モードＩＤが示す現在の動作モードに応じて、そのシーケンスが制御される。モードＩＤがプログラムを開発するための開発モードを示すときは、外部メモリ１００に記憶された任意の外部プログラムの実行が可能である。一方、モードＩＤが商品としての商品モードを示すときは、正当性が証明された外部プログラムのみを実行する。
【解決手段】セキュアＬＳＩ１は、ブートプログラムを記憶するブートＲＯＭ６０を備えている。ブートプログラムは、モードＩＤが示す現在の動作モードに応じて、そのシーケンスが制御される。モードＩＤがプログラムを開発するための開発モードを示すときは、外部メモリ１００に記憶された任意の外部プログラムの実行が可能である。一方、モードＩＤが商品としての商品モードを示すときは、正当性が証明された外部プログラムのみを実行する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、鍵実装システムに用いられるＬＳＩのような半導体装置において、セキュリティを向上させる技術に属する。
【背景技術】
【０００２】
本願と同一の出願人による特願２００１−２８６８８１では、鍵実装システムにおいて、鍵の機密性および秘匿性を、従来よりも向上させる技術が示されている。
【０００３】
しかし、かかる先行技術は、文献公知発明に係るものではないため、記載すべき先行技術文献情報はない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、セキュリティレベルの高い半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の第１態様は、半導体装置として、
ブートプログラムを記憶するブートＲＯＭと、
商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちのいずれか一つを、現在の動作モードとして示すモードＩＤを記憶するためのモードＩＤ記憶手段と、
外部メモリに記憶された外部プログラムの正当性を検証するためのプログラム検証部とを備え、
前記ブートプログラムは，前記モードＩＤ記憶手段に記憶されたモードＩＤが示す現在の動作モードに応じて、そのシーケンスが制御されるものであり、かつ、
前記モードＩＤが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムの実行が可能である一方、前記モードＩＤが前記商品モードを示すときは、前記プログラム検証部によって正当性が証明された外部プログラムのみを実行するものである。
【０００６】
本発明の第２態様は、商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちいずれか一つを、現在の動作モードとして示すモードＩＤを記憶するためのモードＩＤ記憶手段を有する半導体装置を、ブートする方法として、
前記半導体装置内のブートＲＯＭからブートプログラムを起動するステップと、
前記ブートプログラムの実行によって、前記モードＩＤ記憶手段に記憶されたモードＩＤが示す現在の動作モードを判定するステップと、
前記ブートプログラムの実行によって、外部メモリに記憶された外部プログラムの正当性を検証するステップとを備え、
前記モードＩＤが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムに処理が遷移する一方、前記モードＩＤが前記商品モードを示すときは、外部プログラムの正当性が証明された場合のみ、当該外部プログラムへと処理が遷移するものである。
【発明の効果】
【０００７】
以上のように本発明によると、半導体装置には、現在の動作モードを示すモードＩＤを記憶するためのモードＩＤ記憶手段が設けられている。そして、モードＩＤがプログラムを開発するための開発モードを示すときは、外部メモリに記憶された外部プログラムの実行が可能である一方、モードＩＤが商品として動作するための商品モードを示すときは、正当性が証明された外部プログラムのみが実行される。このため、コンテンツの不正実行が防止される。したがって、セキュリティレベルが向上する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る半導体装置としてのセキュアＬＳＩの構成を示すブロック図である。
【図２】図１のセキュアＬＳＩを用いた開発および製品化の全体の流れを表す図である。
【図３】ブートプログラムの全体的な処理の流れを示すフローチャートである。
【図４】初期値設定処理ＳＺ１のフローチャートである。
【図５】図１のセキュアＬＳＩにおける暗号化部とその周辺の構成を示す図である。
【図６】図１のセキュアＬＳＩにおけるコモンバスとプライベートバスの設定方法を示す図である。
【図７】図１のセキュアＬＳＩにおける外部ホストＩ／Ｆとその周辺の構成を示す図である。
【図８】商品動作モードにおける外部ホストＩ／Ｆの動作を示す図である。
【図９】セキュアメモリのアクセス制御を示す図である。
【図１０】商品動作モードにおける通常ブート処理のデータフローその１である。
【図１１】商品動作モードにおける通常ブート処理のデータフローその２である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１０】
図１は本実施形態に係る半導体装置としてのセキュアＬＳＩの内部構成を示すブロック図である。図１において、セキュアＬＳＩ１は外部バス１２０を介して、外部メモリ１００（フラッシュメモリ１０１とＲＡＭ１０２）などと接続可能に構成されている。また、モードＩＤを与えることによって、その動作モードを設定することが可能になっている。
【００１１】
本実施形態に関わる主な構成要素について、簡単に説明する。
【００１２】
まず、セキュアＬＳＩ１は、書き換え不可領域１１を含むセキュアメモリ（セキュアＦｌａｓｈ）１０を備えている。この書き換え不可領域１１には、書き換え不可領域書き込みフラグ１２が設けられている。書き換え不可領域書き込みフラグ１２は、モードＩＤが一度セキュアメモリ１０に書き込まれると、そのフラグ値が“可”から“済”になり、それ以降の書き換え不可領域１１への書き込みを不能にする。なお、本実施形態では、セキュアメモリ１０はフラッシュメモリによって構成されているが、もちろんこれに限定されるものではなく、不揮発性のメモリであればどのようなものであってもかまわない。
【００１３】
また、暗号化部２はプログラムの暗号化や復号化を行うものであり、暗号化演算部としての秘密鍵演算処理部２０と、暗号化制御部としての鍵生成・更新シーケンサ３０と、プログラム暗号種を記憶する記憶部３５とを備えている。秘密鍵演算処理部２０は各種の鍵などを格納するレジスタを備えており、プログラムの暗号化処理または復号化処理を含む複数のシーケンスを実行可能である。鍵生成・更新シーケンサ３０は秘密鍵演算処理部２０が実行可能な各シーケンスについて実行の諾否を判断し、実行が許されないと判断したシーケンスについて秘密鍵演算処理部２０の動作を禁止する。鍵生成・更新シーケンサ３０はモードＩＤ格納レジスタ３１を有しており、このモードＩＤ格納レジスタ３１に格納されているモードＩＤの値に基づいて、各シーケンスの実行の諾否を判断する。また、鍵またはプログラムがどのようなアルゴリズムや鍵長で暗号化されているかを示す暗号種別識別子を格納する暗号種別識別子格納レジスタ３２を備えている。暗号化部２の構成および動作の詳細については、後述する。
【００１４】
モードシーケンサ４０も、モードＩＤ格納レジスタ４１を備えており、モードＩＤ格納レジスタ４１に格納されているモードＩＤと、ジャンパ４３の値に応じて、外部インターフェース（Ｉ／Ｆ）５０の動作、すなわち、外部メモリ１００に格納されたプログラムやデータをどのＩ／Ｆを介して読み込むか、が制御される。これにより、外部メモリ１００に格納された平文プログラムが実行できるか否かを制御することができる。さらに、モードシーケンサ４０は、鍵がどの手法によって暗号化されているかを示す暗号種別識別子を格納する暗号種別識別子格納レジスタ４２を備えている。
【００１５】
外部Ｉ／Ｆ５０は、モードシーケンサ４０の制御に従って、プログラム処理部５１が有するスルー部５２およびプログラム復号用暗号エンジン５３、並びに、データ処理部５５が有するスルー部５６およびデータ暗復号用暗号エンジン５８のうちのいずれかを介して、外部メモリ１００との間でプログラムやデータの入出力を行う。
【００１６】
ここで、後述するアドミニストレータモードとアプリプログラム開発を除いては、スルー部５２を介して入力されたプログラムは、セキュアＬＳＩ１内部で実行されることはない。すなわち、スルー部５２は、平文プログラムの暗号化、またはすでに暗号化されたプログラムを別の鍵を用いて再暗号化するときに有効とされるものであり、セキュアＬＳＩ１は、後述するアドミニストレータモードとアプリプログラム開発を除いては、スルー部５２を介して入力されたプログラムへは動作を遷移しないように構成されている。したがって、例えば商品となったセキュアＬＳＩ１はスルー部５２を介して平文プログラムを取り込んだとしても、これを実行することはできない。
【００１７】
ブートＲＯＭ６０は、セキュアＬＳＩ１の起動動作を制御するブートプログラムを格納している。ＨＡＳＨ演算部７０は、セキュアＬＳＩ１に読み込まれたプログラムについてその正当性を検証するために、ＨＡＳＨ値を演算する。
【００１８】
また、外部メモリ１００では、プログラムがフラッシュメモリ１０１に格納され、データ（コンテンツ）がＲＡＭ１０２に格納されている。外部ツール１１０には、セキュアＬＳＩ１の最初の起動時にセキュアメモリ１０に格納する各種の初期値が格納されている。この初期値の種類は、設定される動作モードに応じて、異なったものになる。
【００１９】
図２は図１のセキュアＬＳＩ１を用いた開発および製品化の全体の流れを表す図である。図２に示すように、セキュアＬＳＩ１は、アドミニストレータモード（モードＩＤ：００）、鍵生成モード（モードＩＤ：０１）、開発モード（モードＩＤ：１０）および商品動作モード（モードＩＤ：１１）の４種類の動作モードで、動作する。
【００２０】
まず、アドミニストレータモードに設定されたセキュアＬＳＩ１は、管理者用ＬＳＩとして、動作する。管理者用ＬＳＩでは、鍵生成プログラムが開発され（ＰＡ１）、また、その鍵生成プログラムが任意の鍵生成鍵を用いて暗号化される（ＰＡ２）。
【００２１】
鍵生成モードに設定されたセキュアＬＳＩ１は、鍵生成用ＬＳＩとして、動作する。鍵生成用ＬＳＩでは、管理者用ＬＳＩにおいて生成された、暗号化された鍵生成プログラムが実装され（ＰＢ１）、この鍵生成プログラムを実行することによって、各種の鍵が生成される（ＰＢ２）。
【００２２】
開発モードに設定されたセキュアＬＳＩ１は、開発用ＬＳＩとして、動作する。開発用ＬＳＩでは、実際の製品で実行されるアプリケーション用プログラムが開発される（ＰＣ１）。そして、このアプリケーション用プログラムが、プログラム共有鍵を用いて暗号化される（ＰＣ２）。
【００２３】
商品動作モードに設定されたセキュアＬＳＩ１は、実際の商品ＬＳＩとして、動作する。商品ＬＳＩでは、開発用ＬＳＩにおいて生成された、プログラム共有鍵で暗号化されたアプリケーション用プログラムが実装され、その内部で、プログラム固有鍵で暗号化されたアプリケーション用プログラムに、変換される（ＰＤ１）。プログラム固有鍵で暗号化されたアプリケーションプログラムは通常の商品動作において実行される。なお、この変換処理は、開発用ＬＳＩでも、アプリケーション用プログラムのデバッグ（ＰＣ４）のために、実行可能になっている（ＰＣ３）。
【００２４】
セキュアＬＳＩ１は、ブートＲＯＭ６０に格納されたブートプログラムを実行することによって、以下のような動作を行う。
【００２５】
図３はブートプログラムの全体的な処理の流れを示すフローチャートである。セキュアＬＳＩ１に電源が投入されると、ブートＲＯＭ６０に格納されたブートプログラムがＣＰＵ６５によって実行される。図３に示すように、まず、各ハードウェアを初期化する（ＳＺ０）。そして、外部ツール１１０からさまざまな初期値を読み込み、セキュアメモリ１０に設定する（ＳＺ１）。
【００２６】
図４は初期値設定処理ＳＺ１のフローチャートである。まず、ジャンパ４４で、セキュアメモリ１０がＬＳＩ内に実装されているか否かの判定を行う（ＳＺ１１）。次に、書き換え不可領域書き込みフラグ１２が“済”であるか否かを判定し（ＳＺ１２）、“済”であるときは（ＳＺ１２でＹｅｓ）すでにセキュアメモリ１０に初期値が設定されているので、処理ＳＺ１を終了する。書き換え不可領域書き込みフラグ１２が“可”であるときは（ＳＺ１２でＮｏ）、セキュアメモリ１０に初期値を書き込んでいく。モードＩＤに加えて、暗号化されたプログラム固有鍵、アドレス管理情報、データ固有鍵をセキュアメモリ１０の書き換え不可領域１１に書き込む（ＳＺ１３，ＳＺ１６〜ＳＺ１８）。なお、最初の判定の結果、セキュアメモリ１０がＬＳＩの外部にあると判定されたとき（ＳＺ１４でＮｏ）は、モードＩＤは商品動作モードを表す値に上書きされる（ＳＺ１５）。これにより、セキュアメモリ１０がＬＳＩパッケージ外にあるような製品は、商品動作モードでしか動作できない。
【００２７】
次に、書き込み不可領域書き込みフラグ１２を“済”にセットする（ＳＺ１９）。これによって、以後の書き換え不可領域１１の書き換えはできなくなる。さらに、通常領域１３，１４に暗号種別識別子および実装モードフラグを書き込む（ＳＺ１Ａ）。そして、モードＩＤがアドミニストレータモード以外のモードを示すときは（ＳＺ１ＢでＮｏ）、これらに加えて、暗号化された共有鍵／鍵生成鍵も通常領域１３，１４に書き込む（ＳＺ１Ｃ）。
【００２８】
その後、図３にもどり、前処理ＳＺ２を実行する。ここでは、セキュアメモリ１０の書き込み不可領域１１に設定されたモードＩＤが、鍵生成・更新シーケンサ３０のモードＩＤ格納レジスタ３１と、モードシーケンサ４０のモードＩＤ格納レジスタ４１とに設定される。また、セキュアメモリ１０の第１の通常領域１３に設定された暗号種別識別子が、鍵生成・更新シーケンサ３０の暗号種別識別子格納レジスタ３２と、モードシーケンサ４０の暗号種別識別子格納レジスタ４２とに設定される。さらに、セキュアメモリ１０の書き換え不可領域１１に格納されたアドレス管理情報が、ＭＥＭＣ８０のアドレス区分格納レジスタ８１に設定される。ここまでの動作は、図２における初期値設定フェーズＰＡ０，ＰＢ０，ＰＣ０，ＰＤ０に対応している。
【００２９】
その後は、モードＩＤの値に応じて、それぞれのモードにおける動作を行う（ＳＺ３）。
【００３０】
モードＩＤが「００」のとき、セキュアＬＳＩ１はアドミニストレータモードになり、ジャンパ４３の値に応じて（ＳＡ０）、平文プログラム実行処理ＳＡ１、またはプログラム暗号化処理ＳＡ２を実行する。鍵生成プログラム開発フェーズＰＡ１では、平文プログラム実行処理ＳＡ１が行われ、ここで、鍵生成プログラムが生成される。この鍵生成プログラムは外部メモリ１００に格納される。鍵生成プログラム暗号化フェーズＰＡ２では、鍵生成プログラムを任意の鍵生成鍵で暗号化する。
【００３１】
モードＩＤが「０１」のとき、セキュアＬＳＩ１は鍵生成モードになり、実装モードフラグの値に応じて（ＳＢ０）、キージェネレータ製造処理ＳＢ１、または鍵管理・発行処理ＳＢ２を実行する。キージェネレータ製造フェーズＰＢ１では、キージェネレータ製造処理ＳＢ１が実行され、任意の鍵生成鍵で暗号化された鍵生成プログラムをプログラム固有鍵で再暗号化する。鍵管理・発行フェーズＰＢ２では、プログラム固有鍵で暗号化された鍵生成プログラムを実行させることによって、鍵管理・発行処理ＳＢ２が実行し、鍵を生成する。
【００３２】
モードＩＤが「１０」のとき、セキュアＬＳＩ１は開発モードになり、ジャンパ４３の値に応じて（ＳＣ０）、プログラム暗号化処理ＳＣ１、平文プログラム実行処理ＳＣ２、プログラム実装処理ＳＣ３、または暗号化プログラム実行処理ＳＣ４を実行する。アプリケーションプログラム開発フェーズＰＣ１では、平文プログラム実行処理ＳＣ２が行われ、アプリケーションプログラムが開発される。開発されたアプリケーションプログラムは、外部メモリ１００に格納される。アプリケーションプログラム暗号化フェーズＰＣ２では、プログラム暗号化処理ＳＣ１が実行される。また、アプリケーションプログラム実装フェーズＰＣ３では、プログラム実装処理ＳＣ３が実行され、アプリケーションプログラムデバッグフェーズＰＣ４では、暗号化プログラム実行処理ＳＣ４が実行される。これらの処理は、商品動作モードにおける各処理ＳＤ１，ＳＤ２と同様である
モードＩＤが「１１」のとき、セキュアＬＳＩ１は商品動作モードになり、実装モードフラグの値に応じて（ＳＤ０）、プログラム実装処理ＳＤ１、または通常ブート処理ＳＤ２を実行する。商品実装フェーズＰＤ１では、プログラム実装処理ＳＤ１が実行される。商品動作フェーズＰＤ２では、通常ブート処理ＳＤ２が実行される。
【００３３】
図５は暗号化部２とその周辺の構成を示す図である。図５に示すように、鍵生成・更新シーケンサ３０はモードＩＤ格納レジスタ３１および暗号種別識別子格納レジスタ３２の他に、秘密演算処理部２０を用いて実行される各シーケンスに対応して設けられ、その発行回数を格納するためのレジスタ３３と、レジスタ３１，３３を参照して、各シーケンスを実行してよいか否か（ブートＲＯＭ６０中の各プログラムおよび外部のプログラムを実行してよいか否か）を判断し、秘密鍵演算処理部２０の動作を制御する制御部３４とを備えている。セキュアＬＳＩ１において、各シーケンスが１回発行されると、これに対応したレジスタ３３に１が加算される。
【００３４】
プログラム暗号種３５は、鍵を復号するとき、または鍵を生成するときに用いられるものであり、共有鍵用と固有鍵用とがそれぞれ準備されている。
【００３５】
そして、上述の商品動作モードや開発モードにおいては、セキュアメモリ１０に格納された値を暗号化部２の各レジスタに設定するシーケンス（セキュアＦｌａｓｈローダー）や鍵を生成・復号するシーケンス（鍵シーケンサ）はそれぞれ１回ずつしか発行できないように、制御部３４によって制限がかけられる。例えば、セキュアＬＳＩ１の起動時に一度、ブートプログラムによってセキュアメモリに記憶されたモードＩＤがモードＩＤ格納レジスタ３１に格納されると、二度とモードＩＤを書き換えることができない。また、セキュアＬＳＩ起動時に共有鍵と固有鍵を復号し、秘密鍵演算処理部２０内部のレジスタに格納すると、二度と鍵を生成・復号することはできない。したがって、外部メモリ１００に鍵生成プログラムを実装したとしても、鍵は生成することはできない。一度復号された固有鍵は、外部Ｉ／Ｆ５０内の固有鍵格納レジスタに格納され、暗号化プログラムの実行はこの固有鍵を用いて行われる。また、プログラムの更新は、秘密鍵演算処理部２０内部のレジスタに格納された共有鍵や固有鍵を用いて行われる。
【００３６】
なお、上述の鍵生成モードやアドミニストレータモードにおいては、鍵シーケンサに対する制限が外されるので、鍵を生成することができる。
【００３７】
ここで、シーケンス発行回数格納レジスタ３３の代わりに、プログラム暗号種に対応して設けられ、その使用回数を格納するプログラム暗号種使用回数格納レジスタを設けてもよい。鍵を生成・復号するときにはプログラム暗号種が用いられるので、例えば、モードＩＤによってその使用回数を制限しておけば、プログラム暗号種の使用回数を計数することによっても、鍵の生成・復号を制限することができる。
【００３８】
また、プログラム暗号種は必ずしも共有鍵と固有鍵とをそれぞれ準備する必要はない。
【００３９】
図６はコモンバスとプライベートバスの設定方法を示す図である。ここで、「プライベートバス」とは、外部からのアクセス（外部アクセス）ができないバスのことをいい、外部Ｉ／Ｆ５０から必ずしも物理的に独立しているわけではない。すなわち、プライベートバス９１につながっているとして設定されたレジスタ等は、外部アクセスでの読み出し・書き込みができない。
【００４０】
セキュアＬＳＩ１の内部のレジスタ等には、アドレスがそれぞれ与えられている。コモンバスアドレス格納部８２はそのアドレスのうち、コモンバス９２につながったレジスタ等のアドレス（図６では“０Ｘ０００００”〜“０Ｘ１００００”）を記憶している。外部アクセスがあったときは、外部アクセスアドレス判定部８３が、コモンバスアドレス格納部８２を参照してコモンバス９２へのアクセスか否かを判定し、そうであればこれを受け付ける。一方、外部アクセスがコモンバス９２へのアクセスでないときは、プライベートバス９１へのアクセスであるので、アクセスを拒否する。
【００４１】
なお、ＣＰＵ６５からのアクセス（内部アクセス）のときは、このような判定は行われず、内部アクセスは受け付けられる。
【００４２】
図７は外部Ｉ／Ｆ５０とその周辺の構成を示す図である。図７において、アドレス区分格納レジスタ８１は、外部メモリ１００における各領域と、アドレスとの対応関係を表すアドレス管理情報を格納している。ここでは、外部メモリ１００を、第１の領域（設定範囲内のプログラム）、第２の領域（設定範囲外のプログラム）、第３の領域（設定範囲内のデータ）および第４の領域（設定範囲外のデータ）という４つの領域に分けて、そのアドレスを記憶している。
【００４３】
比較器８５は、アドレス区分格納レジスタ８１に格納されたアドレス管理情報を参照し、入出力しようとする情報のアドレスが上述の第１〜第４の領域のいずれに該当するかを判断し、その判断結果を入出力制御信号生成部８４に送る。
【００４４】
入出力制御信号生成部８４は、モードシーケンサ４０から出力されたモードＩＤとジャンパ判定結果、および比較器８５の出力に基づいて、外部Ｉ／Ｆ５０が有するどのインターフェースを有効にするかを判定し、その判定結果を入出力制御信号として外部入出力モード制御部５４に送る。外部入出力モード制御部５４は受けた入出力制御信号に従って、いずれかのインターフェースを有効にする。なお、モードＩＤが商品動作モードを示すときは、実行スルー部５２ｂは必ず有効にはしない。これにより、外部メモリ１００に格納された平文プログラムは実行されないように制限される。
【００４５】
第１の領域に格納されたプログラムは、アドミニストレータモードや開発モードのデバッグ時は、プログラム処理部５１の実行用スルー部５２ｂを介して取り込まれ、鍵生成モード、商品動作モード、または開発モードでデバッグ時以外のときは、プログラム復号用暗号エンジン５３を介して取り込まれる。これらのプログラムは実行可能である。一方、第２の領域に格納されたプログラムは、プログラム処理部５１の暗号化用スルー部５２ａを介して取り込まれ、暗号化部２に供給され、暗号化または再暗号化される。これらのプログラムは実行不可能である。
【００４６】
また、第３の領域に格納されたデータは、データ処理部５５のデータ暗復号用暗号エンジン５８を介して取り込まれ、第４の領域に格納されたデータは、データ処理部５５のスルー部５６を介して取り込まれる。
【００４７】
暗号化用スルー部５２ａを介して取り込まれたプログラムは、暗号化部２の秘密鍵演算処理部２０において暗号化または再暗号化された後、再び暗号化スルー部５２ａを介して、外部メモリ１００の第１の領域に書き込まれる。これにより、以降は実行可能なプログラムとなる。
【００４８】
なお、アドレス区分格納レジスタ８１およびモードＩＤ格納レジスタ４１は、プライベートバス９１を介して、データが設定される。すなわち、内部からのアクセスによってデータ設定がなされる。また、このデータ設定は、セキュアＬＳＩ１のリセット後、１回のみ実行可能である。
【００４９】
図８は外部Ｉ／Ｆ５０の動作を示す図であり、商品動作モードを想定している。図８に示すとおり、実装前には、共有鍵で暗号化されたアプリケーションプログラムが外部メモリ１００の第２の領域（設定範囲外）に格納されており、このため、このままでは実行することができない。すなわち、第２の領域に格納された，共有鍵で暗号化されたアプリケーションプログラムは、実装時に暗号化用スルー部５２ａを介してセキュアＬＳＩ１内部に取り込まれ、共有鍵で復号化された後、固有鍵で再暗号化され、再び暗号化用スルー部５２ａを介して、外部メモリ１００の第１の領域（設定範囲内）に格納される。そして、この第１の領域に格納された，固有鍵で暗号化されたアプリケーションプログラムは、プログラム復号用暗号エンジン５３を介してセキュアＬＳＩ１内部に取り込まれ、実行される。
【００５０】
なお、開発モードでは、次のような動作を行う。まずデバッグ時には、実行したいプログラムを第１の領域（設定範囲内）に書き込んでおく。これにより、平文プログラムであっても、実行用スルー部５２ｂを介して取り込まれ、実行される。暗号化時には、暗号化したいプログラムを第２の領域（設定範囲外）に書き込んでおく。これにより、セキュアＬＳＩ１を起動すると、暗号化シーケンスが実行され、共有鍵で暗号化されて外部メモリ１００に格納される。デバッグ実装時には、再暗号化したいプログラムを第２の領域（設定範囲外）に書き込んでおく。さらには、暗号化デバッグ時には、デバッグしたい暗号化プログラムを第１の領域（設定範囲内）に書き込んでおく。これにより、復号されて実行される。
【００５１】
図９はセキュアメモリ１０のアクセス制御を示す図である。図９に示すように、アクセス制御部９５は、書き換え不可領域１１のアドレスを格納するレジスタ９６と、書き換え不可領域書き込みフラグ１２のアドレスを記憶するレジスタ９７と、書き込み可／不可判定部９８とを備えている。レジスタ９６，９７は、データが一度書き込まれると、フラグ管理などによって、さらなる書き込みができないように構成されている。
【００５２】
アクセス制御は、次のように行われる。ＣＰＵ６５からセキュアメモリ１０へのアクセスは、必ず、アクセス制御部９５を介して実行される。コマンドが「リード」のときは、アクセス先のアドレスが、書き換え不可領域または通常領域のいずれであっても、セキュアメモリ１０のデータはプライベートバス９１に出力される。一方、コマンドが「ライト」のときは、書き込み可／不可判定部９８が、アクセス先のアドレスとレジスタ９６に格納されたアドレス、および書き換え不可領域書き込みフラグ１２の値を参照して、書き込みを行うか否かを判定する。具体的には、次のような判断を行う。
（フラグ“済” かつ 書き込み不可領域）… 書き込み不可
（フラグ“済” かつ 通常領域） … 書き込み可
（フラグ“未” かつ 書き込み不可領域）… 書き込み可
（フラグ“未” かつ 通常領域） … 書き込み可
【００５３】
なお、セキュアメモリ１０には、「セクタ消去」や「チップ消去」などのコマンドも準備されている。書き換え不可領域書き込みフラグ１２が“済”のとき、「セクタ消去」は通常領域については受け付けるが、書き込み不可領域については受け付けない。また「チップ消去」は受け付けない。
【００５４】
また、コンテンツ（データ）の再生においても、次のような方法を採用することによって、セキュリティを向上させている。
【００５５】
データは当初、外部ＲＡＭ１０２における第４の領域（設定範囲外）に置かれている。第４の領域に置かれているとき、データは、データ共有鍵（プログラム共有鍵と異なる）によって暗号化された状態か、または平文の状態である。このため、他のＬＳＩによって不正利用される可能性があり、セキュリティの面で問題がある。
【００５６】
この問題を解決するために、不正利用を特に防止したい映像や音楽等のコンテンツについては、コンテンツを再生するプログラムを、外部ＲＡＭ１０２の第３の領域（設定範囲内）に記憶されたコンテンツしか再生できないように作成する。第３の領域内に置かれたデータは、セキュアＬＳＩに取り込まれるとき、データ暗復号用暗号エンジン５８において復号化される。この復号化において用いられるデータ固有鍵は、固有ＩＤと乱数によって作成されるので、セキュアＬＳＩ１毎に異なるだけでなく、起動毎にも異なっている。したがって、データは不正利用されにくくなり、セキュリティが向上する。なお、コンテンツを再生するプログラムも固有鍵で暗号化されているので、改竄されにくいと考えられる。
【００５７】
図１０および図１１は商品動作モードにおける通常ブート処理のデータフローである。図１０において、まず、セキュアメモリ１０の書き込み不可領域１１に格納されている、暗号化されたプログラム固有鍵Ｅｎｃ（プログラム固有鍵、ＭＫ０），Ｅｎｃ（ＭＫ０，ＣＫ）を秘密鍵演算処理部２０の暗号鍵格納レジスタに設定する。そして、この暗号化されたプログラム固有鍵を、実装されたプログラム暗号種を用いて復号し、プログラム固有鍵を得る。得たプログラム固有鍵は、外部Ｉ／Ｆ５０のプログラム復号用暗号エンジン５３のプログラム固有鍵格納レジスタに設定する。その後、セキュアメモリ１０の書き込み不可領域１１に格納されているデータ固有ＩＤを秘密鍵演算処理部２０の固有ＩＤ格納レジスタに設定する。また、ＣＰＵ６５によって乱数を生成し、秘密鍵演算処理部２０の乱数格納レジスタに設定する。そして、秘密鍵演算処理部２０によって、データ固有ＩＤと乱数からデータ固有鍵を生成する。生成されたデータ固有鍵は、外部Ｉ／Ｆ５０のデータ暗復号用暗号エンジン５８のデータ固有鍵格納レジスタに設定される。
【００５８】
その後、図１１において、外部メモリ１００に格納されていた，プログラム固有鍵で暗号化されたアプリケーションプログラムＥｎｃ（アプリケーションプログラム，プログラム固有鍵）を、外部Ｉ／Ｆ５０が有するプログラム処理部５１のプログラム復号用暗号エンジン５３を介して復号し、ＨＡＳＨ演算部７０に取り込み、ＨＡＳＨ値を演算する。そして、この演算したＨＡＳＨ値と、セキュアメモリ１０の通常領域１３に格納されていたＨＡＳＨ値とを比較し、アプリケーションプログラムが改ざんされていないかどうかをチェックする。ＨＡＳＨ値が一致していたとき、外部メモリ１００に格納されていたアプリケーションプログラムＥｎｃ（アプリケーションプログラム，プログラム固有鍵）に処理を遷移し、アプリケーションを実行する。なお、ＨＡＳＨ値が一致していないときは、何らかの不正が行われたものと推定して、不正アクセス時制御による処理を実行する。
【００５９】
アプリケーションプログラムは、ＣＰＵ６５によって実行される。すなわち、セキュアＬＳＩ１内部のＣＰＵ６５がマスターとなってアクセス制御を行うので、以降の動作は内部アクセスとなり、したがって、外部アクセスアドレス判定部８３は関与しない。アプリケーションプログラムによって、外部ＲＡＭ１０２の第４の領域（再生不可領域）から、データ共有鍵で暗号化されたコンテンツ（原コンテンツ）がセキュアＬＳＩ１に取り込まれる。取り込まれたコンテンツは、セキュアメモリ１０に書き込まれたデータ共有鍵を用いて、秘密鍵演算処理部２０において復号化される。その後、外部Ｉ／Ｆ５０のデータ処理部５５におけるデータ暗復号用暗号エンジン５８を介してデータ固有鍵で暗号化され、外部ＲＡＭ１０２の第３の領域（再生可能領域）に書き込まれる。以降、このデータ固有鍵で暗号化されたコンテンツは再生可能となり、再生されるとき、外部Ｉ／Ｆ５０のデータ処理部５５におけるデータ暗復号用暗号エンジン５８を介して、データ固有鍵で復号化される。
【符号の説明】
【００６０】
１ セキュアＬＳＩ（半導体装置）
２ 暗号化部
１０ セキュアメモリ
１１ 書き換え不可領域
２０ 秘密鍵演算処理部（暗号化演算部）
３０ 鍵生成・更新シーケンサ（暗号化制御部）
３１ モードＩＤ格納レジスタ
４１ モードＩＤ格納レジスタ
５０ 外部インターフェース
６０ ブートＲＯＭ
１００ 外部メモリ
【技術分野】
【０００１】
本発明は、鍵実装システムに用いられるＬＳＩのような半導体装置において、セキュリティを向上させる技術に属する。
【背景技術】
【０００２】
本願と同一の出願人による特願２００１−２８６８８１では、鍵実装システムにおいて、鍵の機密性および秘匿性を、従来よりも向上させる技術が示されている。
【０００３】
しかし、かかる先行技術は、文献公知発明に係るものではないため、記載すべき先行技術文献情報はない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、セキュリティレベルの高い半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の第１態様は、半導体装置として、
ブートプログラムを記憶するブートＲＯＭと、
商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちのいずれか一つを、現在の動作モードとして示すモードＩＤを記憶するためのモードＩＤ記憶手段と、
外部メモリに記憶された外部プログラムの正当性を検証するためのプログラム検証部とを備え、
前記ブートプログラムは，前記モードＩＤ記憶手段に記憶されたモードＩＤが示す現在の動作モードに応じて、そのシーケンスが制御されるものであり、かつ、
前記モードＩＤが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムの実行が可能である一方、前記モードＩＤが前記商品モードを示すときは、前記プログラム検証部によって正当性が証明された外部プログラムのみを実行するものである。
【０００６】
本発明の第２態様は、商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちいずれか一つを、現在の動作モードとして示すモードＩＤを記憶するためのモードＩＤ記憶手段を有する半導体装置を、ブートする方法として、
前記半導体装置内のブートＲＯＭからブートプログラムを起動するステップと、
前記ブートプログラムの実行によって、前記モードＩＤ記憶手段に記憶されたモードＩＤが示す現在の動作モードを判定するステップと、
前記ブートプログラムの実行によって、外部メモリに記憶された外部プログラムの正当性を検証するステップとを備え、
前記モードＩＤが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムに処理が遷移する一方、前記モードＩＤが前記商品モードを示すときは、外部プログラムの正当性が証明された場合のみ、当該外部プログラムへと処理が遷移するものである。
【発明の効果】
【０００７】
以上のように本発明によると、半導体装置には、現在の動作モードを示すモードＩＤを記憶するためのモードＩＤ記憶手段が設けられている。そして、モードＩＤがプログラムを開発するための開発モードを示すときは、外部メモリに記憶された外部プログラムの実行が可能である一方、モードＩＤが商品として動作するための商品モードを示すときは、正当性が証明された外部プログラムのみが実行される。このため、コンテンツの不正実行が防止される。したがって、セキュリティレベルが向上する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る半導体装置としてのセキュアＬＳＩの構成を示すブロック図である。
【図２】図１のセキュアＬＳＩを用いた開発および製品化の全体の流れを表す図である。
【図３】ブートプログラムの全体的な処理の流れを示すフローチャートである。
【図４】初期値設定処理ＳＺ１のフローチャートである。
【図５】図１のセキュアＬＳＩにおける暗号化部とその周辺の構成を示す図である。
【図６】図１のセキュアＬＳＩにおけるコモンバスとプライベートバスの設定方法を示す図である。
【図７】図１のセキュアＬＳＩにおける外部ホストＩ／Ｆとその周辺の構成を示す図である。
【図８】商品動作モードにおける外部ホストＩ／Ｆの動作を示す図である。
【図９】セキュアメモリのアクセス制御を示す図である。
【図１０】商品動作モードにおける通常ブート処理のデータフローその１である。
【図１１】商品動作モードにおける通常ブート処理のデータフローその２である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１０】
図１は本実施形態に係る半導体装置としてのセキュアＬＳＩの内部構成を示すブロック図である。図１において、セキュアＬＳＩ１は外部バス１２０を介して、外部メモリ１００（フラッシュメモリ１０１とＲＡＭ１０２）などと接続可能に構成されている。また、モードＩＤを与えることによって、その動作モードを設定することが可能になっている。
【００１１】
本実施形態に関わる主な構成要素について、簡単に説明する。
【００１２】
まず、セキュアＬＳＩ１は、書き換え不可領域１１を含むセキュアメモリ（セキュアＦｌａｓｈ）１０を備えている。この書き換え不可領域１１には、書き換え不可領域書き込みフラグ１２が設けられている。書き換え不可領域書き込みフラグ１２は、モードＩＤが一度セキュアメモリ１０に書き込まれると、そのフラグ値が“可”から“済”になり、それ以降の書き換え不可領域１１への書き込みを不能にする。なお、本実施形態では、セキュアメモリ１０はフラッシュメモリによって構成されているが、もちろんこれに限定されるものではなく、不揮発性のメモリであればどのようなものであってもかまわない。
【００１３】
また、暗号化部２はプログラムの暗号化や復号化を行うものであり、暗号化演算部としての秘密鍵演算処理部２０と、暗号化制御部としての鍵生成・更新シーケンサ３０と、プログラム暗号種を記憶する記憶部３５とを備えている。秘密鍵演算処理部２０は各種の鍵などを格納するレジスタを備えており、プログラムの暗号化処理または復号化処理を含む複数のシーケンスを実行可能である。鍵生成・更新シーケンサ３０は秘密鍵演算処理部２０が実行可能な各シーケンスについて実行の諾否を判断し、実行が許されないと判断したシーケンスについて秘密鍵演算処理部２０の動作を禁止する。鍵生成・更新シーケンサ３０はモードＩＤ格納レジスタ３１を有しており、このモードＩＤ格納レジスタ３１に格納されているモードＩＤの値に基づいて、各シーケンスの実行の諾否を判断する。また、鍵またはプログラムがどのようなアルゴリズムや鍵長で暗号化されているかを示す暗号種別識別子を格納する暗号種別識別子格納レジスタ３２を備えている。暗号化部２の構成および動作の詳細については、後述する。
【００１４】
モードシーケンサ４０も、モードＩＤ格納レジスタ４１を備えており、モードＩＤ格納レジスタ４１に格納されているモードＩＤと、ジャンパ４３の値に応じて、外部インターフェース（Ｉ／Ｆ）５０の動作、すなわち、外部メモリ１００に格納されたプログラムやデータをどのＩ／Ｆを介して読み込むか、が制御される。これにより、外部メモリ１００に格納された平文プログラムが実行できるか否かを制御することができる。さらに、モードシーケンサ４０は、鍵がどの手法によって暗号化されているかを示す暗号種別識別子を格納する暗号種別識別子格納レジスタ４２を備えている。
【００１５】
外部Ｉ／Ｆ５０は、モードシーケンサ４０の制御に従って、プログラム処理部５１が有するスルー部５２およびプログラム復号用暗号エンジン５３、並びに、データ処理部５５が有するスルー部５６およびデータ暗復号用暗号エンジン５８のうちのいずれかを介して、外部メモリ１００との間でプログラムやデータの入出力を行う。
【００１６】
ここで、後述するアドミニストレータモードとアプリプログラム開発を除いては、スルー部５２を介して入力されたプログラムは、セキュアＬＳＩ１内部で実行されることはない。すなわち、スルー部５２は、平文プログラムの暗号化、またはすでに暗号化されたプログラムを別の鍵を用いて再暗号化するときに有効とされるものであり、セキュアＬＳＩ１は、後述するアドミニストレータモードとアプリプログラム開発を除いては、スルー部５２を介して入力されたプログラムへは動作を遷移しないように構成されている。したがって、例えば商品となったセキュアＬＳＩ１はスルー部５２を介して平文プログラムを取り込んだとしても、これを実行することはできない。
【００１７】
ブートＲＯＭ６０は、セキュアＬＳＩ１の起動動作を制御するブートプログラムを格納している。ＨＡＳＨ演算部７０は、セキュアＬＳＩ１に読み込まれたプログラムについてその正当性を検証するために、ＨＡＳＨ値を演算する。
【００１８】
また、外部メモリ１００では、プログラムがフラッシュメモリ１０１に格納され、データ（コンテンツ）がＲＡＭ１０２に格納されている。外部ツール１１０には、セキュアＬＳＩ１の最初の起動時にセキュアメモリ１０に格納する各種の初期値が格納されている。この初期値の種類は、設定される動作モードに応じて、異なったものになる。
【００１９】
図２は図１のセキュアＬＳＩ１を用いた開発および製品化の全体の流れを表す図である。図２に示すように、セキュアＬＳＩ１は、アドミニストレータモード（モードＩＤ：００）、鍵生成モード（モードＩＤ：０１）、開発モード（モードＩＤ：１０）および商品動作モード（モードＩＤ：１１）の４種類の動作モードで、動作する。
【００２０】
まず、アドミニストレータモードに設定されたセキュアＬＳＩ１は、管理者用ＬＳＩとして、動作する。管理者用ＬＳＩでは、鍵生成プログラムが開発され（ＰＡ１）、また、その鍵生成プログラムが任意の鍵生成鍵を用いて暗号化される（ＰＡ２）。
【００２１】
鍵生成モードに設定されたセキュアＬＳＩ１は、鍵生成用ＬＳＩとして、動作する。鍵生成用ＬＳＩでは、管理者用ＬＳＩにおいて生成された、暗号化された鍵生成プログラムが実装され（ＰＢ１）、この鍵生成プログラムを実行することによって、各種の鍵が生成される（ＰＢ２）。
【００２２】
開発モードに設定されたセキュアＬＳＩ１は、開発用ＬＳＩとして、動作する。開発用ＬＳＩでは、実際の製品で実行されるアプリケーション用プログラムが開発される（ＰＣ１）。そして、このアプリケーション用プログラムが、プログラム共有鍵を用いて暗号化される（ＰＣ２）。
【００２３】
商品動作モードに設定されたセキュアＬＳＩ１は、実際の商品ＬＳＩとして、動作する。商品ＬＳＩでは、開発用ＬＳＩにおいて生成された、プログラム共有鍵で暗号化されたアプリケーション用プログラムが実装され、その内部で、プログラム固有鍵で暗号化されたアプリケーション用プログラムに、変換される（ＰＤ１）。プログラム固有鍵で暗号化されたアプリケーションプログラムは通常の商品動作において実行される。なお、この変換処理は、開発用ＬＳＩでも、アプリケーション用プログラムのデバッグ（ＰＣ４）のために、実行可能になっている（ＰＣ３）。
【００２４】
セキュアＬＳＩ１は、ブートＲＯＭ６０に格納されたブートプログラムを実行することによって、以下のような動作を行う。
【００２５】
図３はブートプログラムの全体的な処理の流れを示すフローチャートである。セキュアＬＳＩ１に電源が投入されると、ブートＲＯＭ６０に格納されたブートプログラムがＣＰＵ６５によって実行される。図３に示すように、まず、各ハードウェアを初期化する（ＳＺ０）。そして、外部ツール１１０からさまざまな初期値を読み込み、セキュアメモリ１０に設定する（ＳＺ１）。
【００２６】
図４は初期値設定処理ＳＺ１のフローチャートである。まず、ジャンパ４４で、セキュアメモリ１０がＬＳＩ内に実装されているか否かの判定を行う（ＳＺ１１）。次に、書き換え不可領域書き込みフラグ１２が“済”であるか否かを判定し（ＳＺ１２）、“済”であるときは（ＳＺ１２でＹｅｓ）すでにセキュアメモリ１０に初期値が設定されているので、処理ＳＺ１を終了する。書き換え不可領域書き込みフラグ１２が“可”であるときは（ＳＺ１２でＮｏ）、セキュアメモリ１０に初期値を書き込んでいく。モードＩＤに加えて、暗号化されたプログラム固有鍵、アドレス管理情報、データ固有鍵をセキュアメモリ１０の書き換え不可領域１１に書き込む（ＳＺ１３，ＳＺ１６〜ＳＺ１８）。なお、最初の判定の結果、セキュアメモリ１０がＬＳＩの外部にあると判定されたとき（ＳＺ１４でＮｏ）は、モードＩＤは商品動作モードを表す値に上書きされる（ＳＺ１５）。これにより、セキュアメモリ１０がＬＳＩパッケージ外にあるような製品は、商品動作モードでしか動作できない。
【００２７】
次に、書き込み不可領域書き込みフラグ１２を“済”にセットする（ＳＺ１９）。これによって、以後の書き換え不可領域１１の書き換えはできなくなる。さらに、通常領域１３，１４に暗号種別識別子および実装モードフラグを書き込む（ＳＺ１Ａ）。そして、モードＩＤがアドミニストレータモード以外のモードを示すときは（ＳＺ１ＢでＮｏ）、これらに加えて、暗号化された共有鍵／鍵生成鍵も通常領域１３，１４に書き込む（ＳＺ１Ｃ）。
【００２８】
その後、図３にもどり、前処理ＳＺ２を実行する。ここでは、セキュアメモリ１０の書き込み不可領域１１に設定されたモードＩＤが、鍵生成・更新シーケンサ３０のモードＩＤ格納レジスタ３１と、モードシーケンサ４０のモードＩＤ格納レジスタ４１とに設定される。また、セキュアメモリ１０の第１の通常領域１３に設定された暗号種別識別子が、鍵生成・更新シーケンサ３０の暗号種別識別子格納レジスタ３２と、モードシーケンサ４０の暗号種別識別子格納レジスタ４２とに設定される。さらに、セキュアメモリ１０の書き換え不可領域１１に格納されたアドレス管理情報が、ＭＥＭＣ８０のアドレス区分格納レジスタ８１に設定される。ここまでの動作は、図２における初期値設定フェーズＰＡ０，ＰＢ０，ＰＣ０，ＰＤ０に対応している。
【００２９】
その後は、モードＩＤの値に応じて、それぞれのモードにおける動作を行う（ＳＺ３）。
【００３０】
モードＩＤが「００」のとき、セキュアＬＳＩ１はアドミニストレータモードになり、ジャンパ４３の値に応じて（ＳＡ０）、平文プログラム実行処理ＳＡ１、またはプログラム暗号化処理ＳＡ２を実行する。鍵生成プログラム開発フェーズＰＡ１では、平文プログラム実行処理ＳＡ１が行われ、ここで、鍵生成プログラムが生成される。この鍵生成プログラムは外部メモリ１００に格納される。鍵生成プログラム暗号化フェーズＰＡ２では、鍵生成プログラムを任意の鍵生成鍵で暗号化する。
【００３１】
モードＩＤが「０１」のとき、セキュアＬＳＩ１は鍵生成モードになり、実装モードフラグの値に応じて（ＳＢ０）、キージェネレータ製造処理ＳＢ１、または鍵管理・発行処理ＳＢ２を実行する。キージェネレータ製造フェーズＰＢ１では、キージェネレータ製造処理ＳＢ１が実行され、任意の鍵生成鍵で暗号化された鍵生成プログラムをプログラム固有鍵で再暗号化する。鍵管理・発行フェーズＰＢ２では、プログラム固有鍵で暗号化された鍵生成プログラムを実行させることによって、鍵管理・発行処理ＳＢ２が実行し、鍵を生成する。
【００３２】
モードＩＤが「１０」のとき、セキュアＬＳＩ１は開発モードになり、ジャンパ４３の値に応じて（ＳＣ０）、プログラム暗号化処理ＳＣ１、平文プログラム実行処理ＳＣ２、プログラム実装処理ＳＣ３、または暗号化プログラム実行処理ＳＣ４を実行する。アプリケーションプログラム開発フェーズＰＣ１では、平文プログラム実行処理ＳＣ２が行われ、アプリケーションプログラムが開発される。開発されたアプリケーションプログラムは、外部メモリ１００に格納される。アプリケーションプログラム暗号化フェーズＰＣ２では、プログラム暗号化処理ＳＣ１が実行される。また、アプリケーションプログラム実装フェーズＰＣ３では、プログラム実装処理ＳＣ３が実行され、アプリケーションプログラムデバッグフェーズＰＣ４では、暗号化プログラム実行処理ＳＣ４が実行される。これらの処理は、商品動作モードにおける各処理ＳＤ１，ＳＤ２と同様である
モードＩＤが「１１」のとき、セキュアＬＳＩ１は商品動作モードになり、実装モードフラグの値に応じて（ＳＤ０）、プログラム実装処理ＳＤ１、または通常ブート処理ＳＤ２を実行する。商品実装フェーズＰＤ１では、プログラム実装処理ＳＤ１が実行される。商品動作フェーズＰＤ２では、通常ブート処理ＳＤ２が実行される。
【００３３】
図５は暗号化部２とその周辺の構成を示す図である。図５に示すように、鍵生成・更新シーケンサ３０はモードＩＤ格納レジスタ３１および暗号種別識別子格納レジスタ３２の他に、秘密演算処理部２０を用いて実行される各シーケンスに対応して設けられ、その発行回数を格納するためのレジスタ３３と、レジスタ３１，３３を参照して、各シーケンスを実行してよいか否か（ブートＲＯＭ６０中の各プログラムおよび外部のプログラムを実行してよいか否か）を判断し、秘密鍵演算処理部２０の動作を制御する制御部３４とを備えている。セキュアＬＳＩ１において、各シーケンスが１回発行されると、これに対応したレジスタ３３に１が加算される。
【００３４】
プログラム暗号種３５は、鍵を復号するとき、または鍵を生成するときに用いられるものであり、共有鍵用と固有鍵用とがそれぞれ準備されている。
【００３５】
そして、上述の商品動作モードや開発モードにおいては、セキュアメモリ１０に格納された値を暗号化部２の各レジスタに設定するシーケンス（セキュアＦｌａｓｈローダー）や鍵を生成・復号するシーケンス（鍵シーケンサ）はそれぞれ１回ずつしか発行できないように、制御部３４によって制限がかけられる。例えば、セキュアＬＳＩ１の起動時に一度、ブートプログラムによってセキュアメモリに記憶されたモードＩＤがモードＩＤ格納レジスタ３１に格納されると、二度とモードＩＤを書き換えることができない。また、セキュアＬＳＩ起動時に共有鍵と固有鍵を復号し、秘密鍵演算処理部２０内部のレジスタに格納すると、二度と鍵を生成・復号することはできない。したがって、外部メモリ１００に鍵生成プログラムを実装したとしても、鍵は生成することはできない。一度復号された固有鍵は、外部Ｉ／Ｆ５０内の固有鍵格納レジスタに格納され、暗号化プログラムの実行はこの固有鍵を用いて行われる。また、プログラムの更新は、秘密鍵演算処理部２０内部のレジスタに格納された共有鍵や固有鍵を用いて行われる。
【００３６】
なお、上述の鍵生成モードやアドミニストレータモードにおいては、鍵シーケンサに対する制限が外されるので、鍵を生成することができる。
【００３７】
ここで、シーケンス発行回数格納レジスタ３３の代わりに、プログラム暗号種に対応して設けられ、その使用回数を格納するプログラム暗号種使用回数格納レジスタを設けてもよい。鍵を生成・復号するときにはプログラム暗号種が用いられるので、例えば、モードＩＤによってその使用回数を制限しておけば、プログラム暗号種の使用回数を計数することによっても、鍵の生成・復号を制限することができる。
【００３８】
また、プログラム暗号種は必ずしも共有鍵と固有鍵とをそれぞれ準備する必要はない。
【００３９】
図６はコモンバスとプライベートバスの設定方法を示す図である。ここで、「プライベートバス」とは、外部からのアクセス（外部アクセス）ができないバスのことをいい、外部Ｉ／Ｆ５０から必ずしも物理的に独立しているわけではない。すなわち、プライベートバス９１につながっているとして設定されたレジスタ等は、外部アクセスでの読み出し・書き込みができない。
【００４０】
セキュアＬＳＩ１の内部のレジスタ等には、アドレスがそれぞれ与えられている。コモンバスアドレス格納部８２はそのアドレスのうち、コモンバス９２につながったレジスタ等のアドレス（図６では“０Ｘ０００００”〜“０Ｘ１００００”）を記憶している。外部アクセスがあったときは、外部アクセスアドレス判定部８３が、コモンバスアドレス格納部８２を参照してコモンバス９２へのアクセスか否かを判定し、そうであればこれを受け付ける。一方、外部アクセスがコモンバス９２へのアクセスでないときは、プライベートバス９１へのアクセスであるので、アクセスを拒否する。
【００４１】
なお、ＣＰＵ６５からのアクセス（内部アクセス）のときは、このような判定は行われず、内部アクセスは受け付けられる。
【００４２】
図７は外部Ｉ／Ｆ５０とその周辺の構成を示す図である。図７において、アドレス区分格納レジスタ８１は、外部メモリ１００における各領域と、アドレスとの対応関係を表すアドレス管理情報を格納している。ここでは、外部メモリ１００を、第１の領域（設定範囲内のプログラム）、第２の領域（設定範囲外のプログラム）、第３の領域（設定範囲内のデータ）および第４の領域（設定範囲外のデータ）という４つの領域に分けて、そのアドレスを記憶している。
【００４３】
比較器８５は、アドレス区分格納レジスタ８１に格納されたアドレス管理情報を参照し、入出力しようとする情報のアドレスが上述の第１〜第４の領域のいずれに該当するかを判断し、その判断結果を入出力制御信号生成部８４に送る。
【００４４】
入出力制御信号生成部８４は、モードシーケンサ４０から出力されたモードＩＤとジャンパ判定結果、および比較器８５の出力に基づいて、外部Ｉ／Ｆ５０が有するどのインターフェースを有効にするかを判定し、その判定結果を入出力制御信号として外部入出力モード制御部５４に送る。外部入出力モード制御部５４は受けた入出力制御信号に従って、いずれかのインターフェースを有効にする。なお、モードＩＤが商品動作モードを示すときは、実行スルー部５２ｂは必ず有効にはしない。これにより、外部メモリ１００に格納された平文プログラムは実行されないように制限される。
【００４５】
第１の領域に格納されたプログラムは、アドミニストレータモードや開発モードのデバッグ時は、プログラム処理部５１の実行用スルー部５２ｂを介して取り込まれ、鍵生成モード、商品動作モード、または開発モードでデバッグ時以外のときは、プログラム復号用暗号エンジン５３を介して取り込まれる。これらのプログラムは実行可能である。一方、第２の領域に格納されたプログラムは、プログラム処理部５１の暗号化用スルー部５２ａを介して取り込まれ、暗号化部２に供給され、暗号化または再暗号化される。これらのプログラムは実行不可能である。
【００４６】
また、第３の領域に格納されたデータは、データ処理部５５のデータ暗復号用暗号エンジン５８を介して取り込まれ、第４の領域に格納されたデータは、データ処理部５５のスルー部５６を介して取り込まれる。
【００４７】
暗号化用スルー部５２ａを介して取り込まれたプログラムは、暗号化部２の秘密鍵演算処理部２０において暗号化または再暗号化された後、再び暗号化スルー部５２ａを介して、外部メモリ１００の第１の領域に書き込まれる。これにより、以降は実行可能なプログラムとなる。
【００４８】
なお、アドレス区分格納レジスタ８１およびモードＩＤ格納レジスタ４１は、プライベートバス９１を介して、データが設定される。すなわち、内部からのアクセスによってデータ設定がなされる。また、このデータ設定は、セキュアＬＳＩ１のリセット後、１回のみ実行可能である。
【００４９】
図８は外部Ｉ／Ｆ５０の動作を示す図であり、商品動作モードを想定している。図８に示すとおり、実装前には、共有鍵で暗号化されたアプリケーションプログラムが外部メモリ１００の第２の領域（設定範囲外）に格納されており、このため、このままでは実行することができない。すなわち、第２の領域に格納された，共有鍵で暗号化されたアプリケーションプログラムは、実装時に暗号化用スルー部５２ａを介してセキュアＬＳＩ１内部に取り込まれ、共有鍵で復号化された後、固有鍵で再暗号化され、再び暗号化用スルー部５２ａを介して、外部メモリ１００の第１の領域（設定範囲内）に格納される。そして、この第１の領域に格納された，固有鍵で暗号化されたアプリケーションプログラムは、プログラム復号用暗号エンジン５３を介してセキュアＬＳＩ１内部に取り込まれ、実行される。
【００５０】
なお、開発モードでは、次のような動作を行う。まずデバッグ時には、実行したいプログラムを第１の領域（設定範囲内）に書き込んでおく。これにより、平文プログラムであっても、実行用スルー部５２ｂを介して取り込まれ、実行される。暗号化時には、暗号化したいプログラムを第２の領域（設定範囲外）に書き込んでおく。これにより、セキュアＬＳＩ１を起動すると、暗号化シーケンスが実行され、共有鍵で暗号化されて外部メモリ１００に格納される。デバッグ実装時には、再暗号化したいプログラムを第２の領域（設定範囲外）に書き込んでおく。さらには、暗号化デバッグ時には、デバッグしたい暗号化プログラムを第１の領域（設定範囲内）に書き込んでおく。これにより、復号されて実行される。
【００５１】
図９はセキュアメモリ１０のアクセス制御を示す図である。図９に示すように、アクセス制御部９５は、書き換え不可領域１１のアドレスを格納するレジスタ９６と、書き換え不可領域書き込みフラグ１２のアドレスを記憶するレジスタ９７と、書き込み可／不可判定部９８とを備えている。レジスタ９６，９７は、データが一度書き込まれると、フラグ管理などによって、さらなる書き込みができないように構成されている。
【００５２】
アクセス制御は、次のように行われる。ＣＰＵ６５からセキュアメモリ１０へのアクセスは、必ず、アクセス制御部９５を介して実行される。コマンドが「リード」のときは、アクセス先のアドレスが、書き換え不可領域または通常領域のいずれであっても、セキュアメモリ１０のデータはプライベートバス９１に出力される。一方、コマンドが「ライト」のときは、書き込み可／不可判定部９８が、アクセス先のアドレスとレジスタ９６に格納されたアドレス、および書き換え不可領域書き込みフラグ１２の値を参照して、書き込みを行うか否かを判定する。具体的には、次のような判断を行う。
（フラグ“済” かつ 書き込み不可領域）… 書き込み不可
（フラグ“済” かつ 通常領域） … 書き込み可
（フラグ“未” かつ 書き込み不可領域）… 書き込み可
（フラグ“未” かつ 通常領域） … 書き込み可
【００５３】
なお、セキュアメモリ１０には、「セクタ消去」や「チップ消去」などのコマンドも準備されている。書き換え不可領域書き込みフラグ１２が“済”のとき、「セクタ消去」は通常領域については受け付けるが、書き込み不可領域については受け付けない。また「チップ消去」は受け付けない。
【００５４】
また、コンテンツ（データ）の再生においても、次のような方法を採用することによって、セキュリティを向上させている。
【００５５】
データは当初、外部ＲＡＭ１０２における第４の領域（設定範囲外）に置かれている。第４の領域に置かれているとき、データは、データ共有鍵（プログラム共有鍵と異なる）によって暗号化された状態か、または平文の状態である。このため、他のＬＳＩによって不正利用される可能性があり、セキュリティの面で問題がある。
【００５６】
この問題を解決するために、不正利用を特に防止したい映像や音楽等のコンテンツについては、コンテンツを再生するプログラムを、外部ＲＡＭ１０２の第３の領域（設定範囲内）に記憶されたコンテンツしか再生できないように作成する。第３の領域内に置かれたデータは、セキュアＬＳＩに取り込まれるとき、データ暗復号用暗号エンジン５８において復号化される。この復号化において用いられるデータ固有鍵は、固有ＩＤと乱数によって作成されるので、セキュアＬＳＩ１毎に異なるだけでなく、起動毎にも異なっている。したがって、データは不正利用されにくくなり、セキュリティが向上する。なお、コンテンツを再生するプログラムも固有鍵で暗号化されているので、改竄されにくいと考えられる。
【００５７】
図１０および図１１は商品動作モードにおける通常ブート処理のデータフローである。図１０において、まず、セキュアメモリ１０の書き込み不可領域１１に格納されている、暗号化されたプログラム固有鍵Ｅｎｃ（プログラム固有鍵、ＭＫ０），Ｅｎｃ（ＭＫ０，ＣＫ）を秘密鍵演算処理部２０の暗号鍵格納レジスタに設定する。そして、この暗号化されたプログラム固有鍵を、実装されたプログラム暗号種を用いて復号し、プログラム固有鍵を得る。得たプログラム固有鍵は、外部Ｉ／Ｆ５０のプログラム復号用暗号エンジン５３のプログラム固有鍵格納レジスタに設定する。その後、セキュアメモリ１０の書き込み不可領域１１に格納されているデータ固有ＩＤを秘密鍵演算処理部２０の固有ＩＤ格納レジスタに設定する。また、ＣＰＵ６５によって乱数を生成し、秘密鍵演算処理部２０の乱数格納レジスタに設定する。そして、秘密鍵演算処理部２０によって、データ固有ＩＤと乱数からデータ固有鍵を生成する。生成されたデータ固有鍵は、外部Ｉ／Ｆ５０のデータ暗復号用暗号エンジン５８のデータ固有鍵格納レジスタに設定される。
【００５８】
その後、図１１において、外部メモリ１００に格納されていた，プログラム固有鍵で暗号化されたアプリケーションプログラムＥｎｃ（アプリケーションプログラム，プログラム固有鍵）を、外部Ｉ／Ｆ５０が有するプログラム処理部５１のプログラム復号用暗号エンジン５３を介して復号し、ＨＡＳＨ演算部７０に取り込み、ＨＡＳＨ値を演算する。そして、この演算したＨＡＳＨ値と、セキュアメモリ１０の通常領域１３に格納されていたＨＡＳＨ値とを比較し、アプリケーションプログラムが改ざんされていないかどうかをチェックする。ＨＡＳＨ値が一致していたとき、外部メモリ１００に格納されていたアプリケーションプログラムＥｎｃ（アプリケーションプログラム，プログラム固有鍵）に処理を遷移し、アプリケーションを実行する。なお、ＨＡＳＨ値が一致していないときは、何らかの不正が行われたものと推定して、不正アクセス時制御による処理を実行する。
【００５９】
アプリケーションプログラムは、ＣＰＵ６５によって実行される。すなわち、セキュアＬＳＩ１内部のＣＰＵ６５がマスターとなってアクセス制御を行うので、以降の動作は内部アクセスとなり、したがって、外部アクセスアドレス判定部８３は関与しない。アプリケーションプログラムによって、外部ＲＡＭ１０２の第４の領域（再生不可領域）から、データ共有鍵で暗号化されたコンテンツ（原コンテンツ）がセキュアＬＳＩ１に取り込まれる。取り込まれたコンテンツは、セキュアメモリ１０に書き込まれたデータ共有鍵を用いて、秘密鍵演算処理部２０において復号化される。その後、外部Ｉ／Ｆ５０のデータ処理部５５におけるデータ暗復号用暗号エンジン５８を介してデータ固有鍵で暗号化され、外部ＲＡＭ１０２の第３の領域（再生可能領域）に書き込まれる。以降、このデータ固有鍵で暗号化されたコンテンツは再生可能となり、再生されるとき、外部Ｉ／Ｆ５０のデータ処理部５５におけるデータ暗復号用暗号エンジン５８を介して、データ固有鍵で復号化される。
【符号の説明】
【００６０】
１ セキュアＬＳＩ（半導体装置）
２ 暗号化部
１０ セキュアメモリ
１１ 書き換え不可領域
２０ 秘密鍵演算処理部（暗号化演算部）
３０ 鍵生成・更新シーケンサ（暗号化制御部）
３１ モードＩＤ格納レジスタ
４１ モードＩＤ格納レジスタ
５０ 外部インターフェース
６０ ブートＲＯＭ
１００ 外部メモリ
【特許請求の範囲】
【請求項１】
ブートプログラムを記憶するブートＲＯＭと、
商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちのいずれか一つを、現在の動作モードとして示すモードＩＤを記憶するためのモードＩＤ記憶手段と、
外部メモリに記憶された外部プログラムの正当性を検証するためのプログラム検証部とを備え、
前記ブートプログラムは，前記モードＩＤ記憶手段に記憶されたモードＩＤが示す現在の動作モードに応じて、そのシーケンスが制御されるものであり、かつ、
前記モードＩＤが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムの実行が可能である一方、前記モードＩＤが前記商品モードを示すときは、前記プログラム検証部によって正当性が証明された外部プログラムのみを実行する
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記ブートプログラムは、前記プログラム検証部によって正当性が証明された外部プログラムを、当該半導体装置内部に読み込むものである
ことを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記モードＩＤ記憶手段は、前記モードＩＤを書き換え不可能な状態で記憶する
ことを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記モードＩＤ記憶手段の書き換えの可否を制御するフラグをさらに備え、
前記モードＩＤ記憶手段にモードＩＤが書き込まれたとき、前記フラグのフラグ値が所定の値に設定され、前記モードＩＤ記憶手段が書き換え不可能な状態になる
ことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
モードＩＤ格納レジスタをさらに備え、
前記ブートプログラムは、前記モードＩＤ記憶手段に記憶されたモードＩＤを、前記モードＩＤ格納レジスタに設定する
ことを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記ブートプログラムは、各動作モードで共通する第１のシーケンスと、動作モード毎に異なる第２のシーケンスとを有しており、
前記第１のシーケンスにおいて、前記モードＩＤ格納レジスタにモードＩＤが設定される
ことを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記商品モードにおいてプログラムまたはデータを復号化するために必要なパラメータを記憶する鍵処理部をさらに備え、
前記ブートプログラムは、前記鍵処理部への前記パラメータの設定を行う
ことを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記プログラム検証部は、外部プログラムのハッシュ値を演算し、予め記憶されているハッシュ値と当該演算されたハッシュ値との比較を行うことにより、当該外部プログラムの正当性を検証する
ことを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記外部メモリは、フラッシュメモリであり、
前記フラッシュメモリからプログラム及びデータを読み込むためのインターフェース部をさらに備えた
ことを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記商品モードにおいて、前記外部プログラムは、前記半導体装置毎に固有の固有鍵によって暗号化された状態で、前記外部メモリに記憶されている
ことを特徴とする半導体装置。
【請求項１１】
商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちいずれか一つを、現在の動作モードとして示すモードＩＤを記憶するためのモードＩＤ記憶手段を有する半導体装置を、ブートする方法であって、
前記半導体装置内のブートＲＯＭからブートプログラムを起動するステップと、
前記ブートプログラムの実行によって、前記モードＩＤ記憶手段に記憶されたモードＩＤが示す現在の動作モードを判定するステップと、
前記ブートプログラムの実行によって、外部メモリに記憶された外部プログラムの正当性を検証するステップとを備え、
前記モードＩＤが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムに処理が遷移する一方、前記モードＩＤが前記商品モードを示すときは、外部プログラムの正当性が証明された場合のみ、当該外部プログラムへと処理が遷移する
ことを特徴とする半導体装置のブート方法。
【請求項１２】
請求項１１記載の半導体装置のブート方法において、
正当性が証明された外部プログラムを、前記半導体装置内部に読み込むステップをさらに備えた
ことを特徴とする半導体装置のブート方法。
【請求項１３】
請求項１１記載の半導体装置のブート方法において、
前記モードＩＤが、前記モードＩＤ記憶手段に書き換え不可能な状態で記憶される
ことを特徴とする半導体装置のブート方法。
【請求項１４】
請求項１３記載の半導体装置のブート方法において、
前記モードＩＤ記憶手段にモードＩＤが書き込まれたとき、前記モードＩＤ記憶手段の書き換えの可否を制御するフラグのフラグ値を所定の値に設定し、前記モードＩＤ記憶手段を書き換え不可能な状態にする
ことを特徴とする半導体装置のブート方法。
【請求項１５】
請求項１１記載の半導体装置のブート方法において、
前記ブートプログラムの実行によって、前記モードＩＤ記憶手段に記憶されたモードＩＤを、前記半導体装置内部のモードＩＤ格納レジスタに設定するステップをさらに備えた
ことを特徴とする半導体装置のブート方法。
【請求項１６】
請求項１５記載の半導体装置のブート方法において、
前記ブートプログラムは、各動作モードで共通する第１のシーケンスと、動作モード毎に異なる第２のシーケンスとを有しており、
前記第１のシーケンスにおいて、前記モードＩＤ格納レジスタにモードＩＤを設定する
ことを特徴とする半導体装置のブート方法。
【請求項１７】
請求項１１記載の半導体装置のブート方法において、
前記モードＩＤが前記商品モードを示すとき、前記ブートプログラムの実行によって、プログラムまたはデータを復号化するために必要なパラメータを設定するステップをさらに備えた
ことを特徴とする半導体装置のブート方法。
【請求項１８】
請求項１１記載の半導体装置のブート方法において、
外部プログラムの正当性の検証を、前記外部プログラムのハッシュ値を演算し、予め記憶されているハッシュ値と当該演算されたハッシュ値との比較を行うことにより，行う
ことを特徴とする半導体装置のブート方法。
【請求項１９】
請求項１１記載の半導体装置のブート方法において、
前記商品モードにおいて、前記外部プログラムは、前記半導体装置毎に固有の固有鍵によって暗号化された状態で、前記外部メモリに記憶されている
ことを特徴とする半導体装置のブート方法。
【請求項１】
ブートプログラムを記憶するブートＲＯＭと、
商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちのいずれか一つを、現在の動作モードとして示すモードＩＤを記憶するためのモードＩＤ記憶手段と、
外部メモリに記憶された外部プログラムの正当性を検証するためのプログラム検証部とを備え、
前記ブートプログラムは，前記モードＩＤ記憶手段に記憶されたモードＩＤが示す現在の動作モードに応じて、そのシーケンスが制御されるものであり、かつ、
前記モードＩＤが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムの実行が可能である一方、前記モードＩＤが前記商品モードを示すときは、前記プログラム検証部によって正当性が証明された外部プログラムのみを実行する
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記ブートプログラムは、前記プログラム検証部によって正当性が証明された外部プログラムを、当該半導体装置内部に読み込むものである
ことを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記モードＩＤ記憶手段は、前記モードＩＤを書き換え不可能な状態で記憶する
ことを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記モードＩＤ記憶手段の書き換えの可否を制御するフラグをさらに備え、
前記モードＩＤ記憶手段にモードＩＤが書き込まれたとき、前記フラグのフラグ値が所定の値に設定され、前記モードＩＤ記憶手段が書き換え不可能な状態になる
ことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
モードＩＤ格納レジスタをさらに備え、
前記ブートプログラムは、前記モードＩＤ記憶手段に記憶されたモードＩＤを、前記モードＩＤ格納レジスタに設定する
ことを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記ブートプログラムは、各動作モードで共通する第１のシーケンスと、動作モード毎に異なる第２のシーケンスとを有しており、
前記第１のシーケンスにおいて、前記モードＩＤ格納レジスタにモードＩＤが設定される
ことを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記商品モードにおいてプログラムまたはデータを復号化するために必要なパラメータを記憶する鍵処理部をさらに備え、
前記ブートプログラムは、前記鍵処理部への前記パラメータの設定を行う
ことを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記プログラム検証部は、外部プログラムのハッシュ値を演算し、予め記憶されているハッシュ値と当該演算されたハッシュ値との比較を行うことにより、当該外部プログラムの正当性を検証する
ことを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記外部メモリは、フラッシュメモリであり、
前記フラッシュメモリからプログラム及びデータを読み込むためのインターフェース部をさらに備えた
ことを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記商品モードにおいて、前記外部プログラムは、前記半導体装置毎に固有の固有鍵によって暗号化された状態で、前記外部メモリに記憶されている
ことを特徴とする半導体装置。
【請求項１１】
商品として動作するための商品モードとプログラムを開発するための開発モードとを含む複数の動作モードのうちいずれか一つを、現在の動作モードとして示すモードＩＤを記憶するためのモードＩＤ記憶手段を有する半導体装置を、ブートする方法であって、
前記半導体装置内のブートＲＯＭからブートプログラムを起動するステップと、
前記ブートプログラムの実行によって、前記モードＩＤ記憶手段に記憶されたモードＩＤが示す現在の動作モードを判定するステップと、
前記ブートプログラムの実行によって、外部メモリに記憶された外部プログラムの正当性を検証するステップとを備え、
前記モードＩＤが前記開発モードを示すときは、前記外部メモリに記憶された外部プログラムに処理が遷移する一方、前記モードＩＤが前記商品モードを示すときは、外部プログラムの正当性が証明された場合のみ、当該外部プログラムへと処理が遷移する
ことを特徴とする半導体装置のブート方法。
【請求項１２】
請求項１１記載の半導体装置のブート方法において、
正当性が証明された外部プログラムを、前記半導体装置内部に読み込むステップをさらに備えた
ことを特徴とする半導体装置のブート方法。
【請求項１３】
請求項１１記載の半導体装置のブート方法において、
前記モードＩＤが、前記モードＩＤ記憶手段に書き換え不可能な状態で記憶される
ことを特徴とする半導体装置のブート方法。
【請求項１４】
請求項１３記載の半導体装置のブート方法において、
前記モードＩＤ記憶手段にモードＩＤが書き込まれたとき、前記モードＩＤ記憶手段の書き換えの可否を制御するフラグのフラグ値を所定の値に設定し、前記モードＩＤ記憶手段を書き換え不可能な状態にする
ことを特徴とする半導体装置のブート方法。
【請求項１５】
請求項１１記載の半導体装置のブート方法において、
前記ブートプログラムの実行によって、前記モードＩＤ記憶手段に記憶されたモードＩＤを、前記半導体装置内部のモードＩＤ格納レジスタに設定するステップをさらに備えた
ことを特徴とする半導体装置のブート方法。
【請求項１６】
請求項１５記載の半導体装置のブート方法において、
前記ブートプログラムは、各動作モードで共通する第１のシーケンスと、動作モード毎に異なる第２のシーケンスとを有しており、
前記第１のシーケンスにおいて、前記モードＩＤ格納レジスタにモードＩＤを設定する
ことを特徴とする半導体装置のブート方法。
【請求項１７】
請求項１１記載の半導体装置のブート方法において、
前記モードＩＤが前記商品モードを示すとき、前記ブートプログラムの実行によって、プログラムまたはデータを復号化するために必要なパラメータを設定するステップをさらに備えた
ことを特徴とする半導体装置のブート方法。
【請求項１８】
請求項１１記載の半導体装置のブート方法において、
外部プログラムの正当性の検証を、前記外部プログラムのハッシュ値を演算し、予め記憶されているハッシュ値と当該演算されたハッシュ値との比較を行うことにより，行う
ことを特徴とする半導体装置のブート方法。
【請求項１９】
請求項１１記載の半導体装置のブート方法において、
前記商品モードにおいて、前記外部プログラムは、前記半導体装置毎に固有の固有鍵によって暗号化された状態で、前記外部メモリに記憶されている
ことを特徴とする半導体装置のブート方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００９−３０１５７１（Ｐ２００９−３０１５７１Ａ）
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１９１５９５（Ｐ２００９−１９１５９５）
【出願日】平成２１年８月２１日（２００９．８．２１）
【分割の表示】特願２００９−１１２４７０（Ｐ２００９−１１２４７０）の分割
【原出願日】平成１４年９月４日（２００２．９．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願日】平成２１年８月２１日（２００９．８．２１）
【分割の表示】特願２００９−１１２４７０（Ｐ２００９−１１２４７０）の分割
【原出願日】平成１４年９月４日（２００２．９．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]