半導体装置の製造方法
【課題】半導体素子等の複数の電子部品を備え、薄型化、小型化及び製造の低コスト化の要求に対応することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１００は、支持基板１１と、前記支持基板１１の一方の主面に搭載された第１の半導体素子２１と、前記支持基板１１と前記第１の半導体素子２１との間に配置された電子部品３１と、を具備し、前記支持基板１１は、前記第１の半導体素子２１から離間する方向に変形して形成される凹部Ｓを有し、前記電子部品３１は、その厚さの少なくとも一部が前記凹部Ｓに収容されて搭載されてなることを特徴とする。
【解決手段】半導体装置１００は、支持基板１１と、前記支持基板１１の一方の主面に搭載された第１の半導体素子２１と、前記支持基板１１と前記第１の半導体素子２１との間に配置された電子部品３１と、を具備し、前記支持基板１１は、前記第１の半導体素子２１から離間する方向に変形して形成される凹部Ｓを有し、前記電子部品３１は、その厚さの少なくとも一部が前記凹部Ｓに収容されて搭載されてなることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に複数の半導体素子、或いは半導体素子と受動素子等の電子部品とを重畳させて支持基板上に実装してなる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の高機能化ならびに小型化に伴い、当該電子機器に搭載される半導体集積回路装置等の半導体装置に対しても、高機能化、高速動作化と共に、より小形化、薄形化ならびに軽量化が求められている。
【０００３】
この為、例えばガラスエポキシ樹脂等の絶縁性樹脂を基材とし、その一方の主面及び／或いは内部に銅（Ｃｕ）等からなる導電層が選択的に配設された印刷配線基板を用い、前記導電層に、半導体集積回路素子（以下、半導体素子と称する）をその主面に配設された凸状（突起状）の外部接続端子を用い、所謂フリップチップ（フェイスダウン）状態をもって接続し、また前記印刷配線基板の他方の主面に形成された電極に球状電極端子等の外部接続端子を配設してなる半導体装置が提案されている。
【０００４】
また、配線基板上に、半導体素子等の電子部品を複数個積層して配設する形態も提案されている。
【０００５】
更に、機能の異なる複数の半導体素子を、それぞれの外部接続端子を介して直接に相互接続する所謂チップオンチップ（ＣＯＣ：Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）構造も提案されている。
【０００６】
一方、半導体素子が収容されたパッケージ（容器）の厚さを減ずるために、印刷配線基板に選択的に開口部を貫通形成し、当該開口部内に、シリコン（Ｓｉ）或いはセラミックなどからなる基板にフリップチップ実装されたチップを収容し、開口部から突出した前記チップを被覆するカップ状カバーを設けてなる半導体装置が提案されている。（特許文献１参照）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−２５０６５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記特許文献１に記載された態様では、印刷配線基板に対し、チップに対応した開口部を貫通形成している。このため、当該印刷配線基板の製造コストが増加し、また、当該印刷配線基板に於ける内部配線の配置に制約を生じて、設計の自由度の低下を招いてしまう。
【０００９】
配線の自由度を高める為に配線層数を増加させると、製造コストが増加し、更に、印刷配線基板の厚さも増加して、印刷配線基板のサイズが大形化してしまう。このため、半導体装置として大形化を招き、小形化、薄形化の要求に対応することができない。
【００１０】
本発明は、上記の点に鑑みてなされたものであり、配線基板などの支持基板上に、複数個の半導体素子或いは半導体素子と電子部品が互いに重畳する状態をもって配置されるも、薄形化、小形化が可能であり、且つその製造コストの増加を招くことの無い半導体装置構造、ならびにその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の実施の形態の一観点によれば、支持基板と、前記支持基板の一方の主面に搭載された第１の半導体素子と、前記支持基板と前記第１の半導体素子との間に配置された電子部品と、を具備し、前記支持基板は、前記第１の半導体素子から離間する方向に変形して形成される凹部を有し、前記電子部品は、その厚さの少なくとも一部が前記凹部に収容されて搭載されてなることを特徴とする半導体装置が提供される。
【００１２】
本発明の実施の形態の別の観点によれば、支持基板の一方の主面に対して、電子部品を、第１の半導体素子を介して押圧し、前記支持基板を前記第１の半導体素子から離間する方向に変形させ、かかる変形により前記支持基板に形成された凹部に前記電子部品の少なくとも一部を収容せしめる工程を具備することを特徴とする半導体装置の製造方法が提供される。
【００１３】
本発明の実施の形態の別の観点によれば、支持基板と第１の半導体素子との間に第２の半導体素子を配置する工程と、前記支持基板を加熱した状態で、前記第２の半導体素子を、前記第１の半導体素子を介して前記支持基板に押圧して、前記支持基板を局所的に撓ませる工程と、前記支持基板を撓ませた状態で、前記支持基板に前記第１の半導体素子を固着する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、複数の半導体素子或いは半導体素子と受動素子など、複数の機能素子を具備するも、薄形化、小形化がなされた半導体装置、及び当該半導体装置を低い製造コストをもって製造することができる製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２】図１に示す第１の半導体素子の回路形成面を示す図である。
【図３】図２に示す第１の半導体素子の回路形成面の変形例を示す図である。
【図４】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図５】図４に示す第１の半導体素子の回路形成面を示す図である。
【図６】図５に示す第１の半導体素子の回路形成面の変形例を示す図である。
【図７】本発明の第３の実施の形態に係る半導体装置の断面図である。
【図８】本発明の第４の実施の形態に係る半導体装置の断面図である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図１１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図１２】ボンディングツールの高さ位置及びボンディングツールの荷重の時間経過を示すグラフである。
【図１３】図１０（ａ）に於いて点線Ａで囲まれた部分の拡大図である。
【図１４】ボンディングステージに形成された凹部の変形例を示す図である。
【図１５】図１０及び図１１に示す工程の変形例を示す図（その１）である。
【図１６】図１０及び図１１に示す工程の変形例を示す図（その２）である。
【図１７】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図１８】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図１９】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図２０】本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図２１】本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図２２】本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図２３】本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図２４】本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図２５】本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について説明する。
【００１７】
先ず、本発明の実施の形態に係る半導体装置の構造について説明し、次いで、当該半導体装置の製造方法について説明する。
【００１８】
［半導体装置］
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置１００の構成を、図１に示す。
【００１９】
当該半導体装置１００にあっては、支持基板１１の一方の主面（上面）上に、第１の半導体集積回路素子（以下、第１の半導体素子と称する）２１が、所謂フリップチップ（フェイスダウン）方式をもって搭載されている。
【００２０】
当該支持基板１１にあっては、前記第１の半導体素子２１の一方の主面（電子回路形成面）と対向する領域が、選択的に、当該第１の半導体素子２１から離間する方向に遠ざけられており、当該第１の半導体素子２１と支持基板１１との間隙が鉛直方向、即ち当該第１の半導体素子２１の主面に垂直な方向に拡大された領域（以下、当該箇所を「凹部Ｓ」と称する）が設けられている。当該凹部Ｓは、支持基板１１の略中央部に位置して設けられている。
【００２１】
そして、当該凹部Ｓ内には、前記第１の半導体素子２１に対し、フリップチップ方式をもって実装・固着された第２の半導体集積回路素子（以下、第２の半導体素子と称する）３１が受容されている。
【００２２】
前記支持基板１１は、配線基板、インターポーザー或いは回路基板とも称され、ガラスエポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、或いはポリイミド等の有機材絶縁性樹脂等を基材とし、その表面及び／或いは内部に銅（Ｃｕ）等からなる配線層が表層配線構造或いは多層配線構造をもって配設されている。
【００２３】
当該支持基板１１は、加熱により膨張すると共に可撓性を生ずるものであれば、常温に於いても可撓性を有するフレキシブル（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）基板の他、所謂リジッド基板であってもよく、例えば厚さが約０．３ｍｍの４層配線構造を有するガラスエポキシ基板を適用することができる。
【００２４】
前述の如く、当該支持基板１１は、その略中央部に於いて、厚さが他の部分と略同一であり、且つ前記第１の半導体素子２１の被搭載面とは反対方向に突出して、その平面形状が略矩形形状（図示せず）を有する凹部Ｓが配設されている。
【００２５】
当該凹部Ｓは、後述する如く、支持基板１１自体の変形（撓み）により形成され、半導体素子或いは受動素子などの機能素子を受容する。
【００２６】
また、当該支持基板１１に於いて、前記第１の半導体素子２１が搭載される主面上には、前記配線層に接続された導電層（図示せず）が選択的に配設され、当該導電層を選択的に覆って、即ち、第１の半導体素子２１の外部接続端子が接続される部位及びその周囲を除いて、ソルダーレジスト層（絶縁樹脂膜）が選択的に被覆されている（図示せず）。当該ソルダーレジスト層に設けられた開口部に於いて、導電層の一部が電極端子１２として表出して配置されている。
【００２７】
前記凹部Ｓは、かかる電極端子１２の配置される箇所よりも内側、即ち当該電極端子１２により囲繞或いは挟まれる領域に対応して配設され、当該凹部Ｓの上部開口幅Ｗ１は、対向する電極端子１２相互間の距離ＷＳよりも小とされている。
【００２８】
一方、当該凹部Ｓの下部（底部）に於ける開口幅Ｗ２は、当該凹部Ｓに受容される第２の半導体素子３１の外形寸法よりも大きなものとされている。
【００２９】
また、当該凹部Ｓの深さＤＳ１は、前記第１の半導体素子２１の外部接続端子２４の高さ及び電極端子１２の厚さと協働して、少なくとも当該凹部Ｓ内に受容される第２の半導体素子３１の有する厚さ、及び当該第２の半導体素子３１と第１の半導体素子２１との間に於いて、当該第２の半導体素子３１と第１の半導体素子２１とを接続する電極３３の高さを吸収することができる深さである。
【００３０】
従って、第１の半導体素子２１の外部接続端子２４の高さ及び電極端子１２の厚さの合計値は、当該凹部Ｓ内に受容される第２の半導体素子３１の有する厚さ及び当該第２の半導体素子３１と第１の半導体素子２１間に配設される電極３３の高さの合計値よりも小さい。
【００３１】
尚、前記支持基板１１上の電極端子１２の表面には、必要に応じて、電解めっき法或いは無電解めっき法により、下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の二層めっき層、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）の三層めっき層が被覆される。当該めっき層に代えて、錫（Ｓｎ）または錫（Ｓｎ）合金等の半田被覆を適用してもよい。
【００３２】
また、前記支持基板１１の他方の主面（裏面）には、選択的に複数個の導電層が配設され、当該導電層（図示せず）には、半田を主体とする球状電極端子からなる外部接続端子１３が配設されている。
【００３３】
当該外部接続端子１３の高さＨは、前記凹部Ｓに対応して形成された支持基板１１の下側表面ＵＳの位置（高さｈ）を越える値（Ｈ＞ｈ）を有する。
【００３４】
前記第１の半導体素子２１ならびに第２の半導体素子３１は、それぞれシリコン（Ｓｉ）等の半導体、或いはガリウム砒素（ＧａＡｓ）等の化合物半導体からなる半導体基板に対して周知の半導体製造プロセス（所謂ウエハープロセス）が適用されて、その一方の主面に電子回路部が形成されている。尚、ここでは、当該電子回路部を構成するトランジスタ等の能動素子及び／或いは容量素子等の受動素子、ならびにこれらの機能素子相互間或いは当該機能素子と電極端子との間を接続する多層配線層及び／或いは再配線層等の図示を省略している。
【００３５】
当該第１の半導体素子２１の厚さは、例えば１００μｍ乃至３００μｍに設定され、また、第２の半導体素子３１の厚さは、例えば２５μｍ乃至２００μｍに設定される。
【００３６】
前記第１の半導体素子２１の支持基板１１への対向面、即ち電子回路形成面に於ける端子パッドの配置構成を、図２に示す。
【００３７】
略矩形形状を有する第１の半導体素子２１の電子回路形成面に於いて、四辺の縁部それぞれに沿って、第１の外部接続用端子パッド２２が複数個、列状に配設されている。
【００３８】
また、当該電子回路形成面の略中央部には、第２の半導体素子３１に於ける電極端子の配置に対応して、第２の外部接続用端子パッド２３が複数個、矩形状に配設されている。
【００３９】
そして、当該第１の半導体素子２１の第１の外部接続用端子パッド２２には、それぞれ凸状の外部接続端子２４が配設され、当該第１の外部接続用端子パッド２２と支持基板１１の電極端子１２は、当該外部接続端子２４を介して機械的・電気的に接続されている。
【００４０】
尚、かかる第１の外部接続用端子パッド２２ならびに第２の外部接続用端子パッド２３は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、又はこれらの合金等をもって形成される。
【００４１】
また、第１の外部接続用端子パッド２２上に配置される凸状の外部接続端子２４は、例えば、金（Ａｕ）、銅（Ｃｕ）、若しくはこれらの合金、又は錫（Ｓｎ）−銀（Ａｇ）半田、或いは錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等の金属から形成される。
【００４２】
凸状の外部接続端子２４として、金（Ａｕ）、銅（Ｃｕ）、又はこれらの合金から構成される金属バンプを適用する場合、当該外部接続端子２４は、例えばワイヤボンディング技術を用いた所謂ボールボンディング法により形成することができる。
【００４３】
また、電解めっき法により、これらの金属バンプを形成することができる。当該めっき法により金属バンプを形成する場合には、第１の外部接続用端子パッド１８上に例えば、チタン（Ｔｉ）／タングステン（Ｗ）、チタン（Ｔｉ）／パラジウム（Ｐｄ）、或いはチタン（Ｔｉ）／ニッケル（Ｎｉ）／パラジウム（Ｐｄ）等の下地金属層（ＵＢＭ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）を形成してもよい。
【００４４】
外部接続端子２４として半田バンプを採用する場合、例えば電解めっき法、転写法、印刷法等により外部接続端子１４を形成することができる。かかる場合、第１の外部接続用端子パッド１８上に、例えばニッケル（Ｎｉ）、チタン（Ｔｉ）／銅（Ｃｕ）／ニッケル（Ｎｉ）、チタン（Ｔｉ）／クロム（Ｃｒ）／銅（Ｃｕ）／ニッケル（Ｎｉ）等の下地金属層（ＵＢＭ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）を形成してもよい。
【００４５】
一方、第２の外部接続用端子パッド２３に対しては、前記第２の半導体素子３１の外部接続端子３３が接続される。
【００４６】
当該第２の半導体素子３１にあっては、略矩形形状を有する電子回路形成面の四辺の縁部それぞれに沿って、複数の外部接続用端子パッド３２が列状に配設されている。そして、当該外部接続用端子パッド３２上には、凸状の外部接続端子３３が配設されている。即ち、当該凸状の外部接続端子３３を介して、第１の半導体素子２１の第２の外部接続用端子パッド２３と、第２の半導体素子３１の外部接続用端子パッド３２が電気的に接続される。
【００４７】
当該第２の半導体素子３１に於ける外部接続用端子パッド３２は、第１の半導体素子２１に於ける第１の外部接続用端子パッド２２及び第２の外部接続用端子パッド２３と同様、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、又はこれらの合金等をもって形成される。
【００４８】
また、当該外部接続用端子パッド３２上に配置される凸状の外部接続端子３３は、第１の半導体素子２１に於ける凸状の外部接続端子２４と同様に、例えば金（Ａｕ）、銅（Ｃｕ）、若しくはこれらの合金、又は錫（Ｓｎ）−銀（Ａｇ）半田、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等の金属から形成される。
【００４９】
尚、外部接続端子３３として、金（Ａｕ）、銅（Ｃｕ）、又はこれらの合金から構成されるバンプを適用する場合、その形成方法として所謂ボールボンディング法又は電解めっき法を適用することができる。また、外部接続端子３３として半田バンプを適用する場合には、その形成方法として電解めっき法、転写法、或いは印刷法等を適用することができる。
【００５０】
更に、前記第２の半導体素子３１に於ける外部接続端子３３が接続される第１の半導体素子２１の第２の外部接続用端子パッド２３の表面には、電解めっき法或いは無電解めっき法により、下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の２層めっき層、又は錫（Ｓｎ）または錫（Ｓｎ）合金等の半田被覆が施されてもよい。
【００５１】
尚、第１の半導体素子２１に於ける凸状の外部接続端子２４を、フリップチップ実装される側の端子である支持基板１１の第１の電極端子１２上に設けてもよく、また第２の半導体素子３１に於ける凸状の外部接続端子３３を、フリップチップ実装される側の端子、即ち、第１の半導体素子２１の第２の外部接続用端子パッド２３上に設けてもよい。
【００５２】
ところで、前記第１の半導体素子２１の主面（電子回路形成面）に配設される第１の外部接続用端子パッド２２ならびに第２の外部接続用端子パッド２３の配置は、図３（ａ）又は図３（ｂ）に示す形態を適用することもできる。
【００５３】
図３（ａ）に示す形態にあっては、第１の外部接続用端子パッド２２は、当該第１の半導体素子２１Ａの電子回路形成面の四辺のうち、互いに対向する一対の二辺に沿って列状に配設されている。一方、第２の外部接続用端子パッド２３は、図２に示す形態と同様に配置されている。
【００５４】
一方、図３（ｂ）に示す形態にあっては、第１の外部接続用端子パッド２２は、第１の半導体素子２１Ｂの電子回路形成面の四辺のそれぞれに沿って複数の列状に配設されている。かかる構成によれば、第１の外部接続用端子パッド２２が複数の列状に配設されていることにより、当該外部接続用端子パッド２２を介して、第１の半導体素子２１から支持基板１１へ熱を伝導し易い。
【００５５】
尚、かかる構成あっては、電子回路形成面の略中央部に於いて、第２の外部接続用端子パッド２３が、格子（グリッド）状に配設されている。
【００５６】
また、当該半導体装置１００にあっては、支持基板１１の主面と、これに対向する第１の半導体素子２１の主面（電子回路形成面）との間には、硬化した第１の接着剤４１が配設され、また第１の半導体素子１２の主面とこれに対向する第２の半導体素子３１の主面（電子回路形成面）との間には、硬化した第２の接着剤４２が配設されている。
【００５７】
当該第１の接着剤４１及び第２の接着剤４２は、フリップチップ方法に応じて適宜選択されるが、例えばエポキシ系樹脂を主体とする材料からなる熱硬化性接着剤を用いることができる。かかる接着剤４１、４２に於いては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）或いはニッケル（Ｎｉ）等の導電性微粒子が添加されてもよい。
【００５８】
この様に、本発明の第１の実施の形態に係る半導体装置１００にあっては、第１の半導体素子２１がフリップチップ方式をもって実装・固着される支持基板１１の、当該第１の半導体素子２１との対向部が選択的に、当該第１の半導体素子２１から離間する方向に突出して、即ち当該第１の半導体素子２１と支持基板１１との間に、当該第１の半導体素子１２の主面に対して垂直な方向に拡大された凹部Ｓが形成されている。
【００５９】
そして、当該凹部Ｓには、第１の半導体素子２１にフリップチップ方式をもって実装・固着された第２の半導体素子３１が受容されている。即ち、当該半導体装置１００は、支持基板１１上に搭載された第１の半導体素子２１ならびに当該第１の半導体素子２１に搭載された第２の半導体素子３１を含む所謂チップオンチップ型構造を有するものの、当該第２の半導体素子３１が、第１の半導体素子２１と支持基板１１との間に於ける凹部Ｓに収容・配置された形態を有する。
【００６０】
従って、当該半導体装置１００にあっては、実質的に第２の半導体素子３１の全ての厚さに相当する厚さの増加がもたらされない。よって、複数の半導体素子をチップオンチップ型構造として組み合わせることにより高機能を有しつつ、より薄形化、小形化された半導体装置を実現することができる。
【００６１】
また、支持基板１１と第１の半導体素子２１との間、ならびに当該支持基板１１と第２の半導体素子３１との間には硬化した接着剤４１が配設され、一方、第１の半導体素子２１と第２の半導体素子３１との間には、硬化した接着剤４２が配設されている。
【００６２】
この為、第１の半導体素子２１の主面（電子回路形成面）と支持基板１１との接続箇所は、接着剤４１により保護され、また当該第１の半導体素子２１の主面と第２の半導体素子３１の主面（電子回路形成面）との接続箇所は、接着剤４２により保護される。従って、接着剤４１により支持基板１１と第１の半導体素子２１との接続が維持され、一方、接着剤４２により第１の半導体素子２１と第２の半導体素子３１との接続が維持されると共に、支持基板１１の撓んだ形状を固定・保持することができる。これにより、高い信頼性を有する半導体装置を実現することができる。
【００６３】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置２００を、図４に示す。図４に於いては、前記図１に於いて示した部位と対応する部位には同じ符号を付し、その説明を省略する。
【００６４】
当該半導体装置２００にあっては、支持基板１１の一方の主面（上面）上に、第１の半導体素子２１がフリップチップ方式をもって実装・固着されている。
【００６５】
当該第１の半導体素子２１は、第１の実施の形態に於ける第１の半導体素子と同様、シリコン（Ｓｉ）等の半導体、或いはガリウム砒素（ＧａＡｓ）等の化合物半導体からなる半導体基板に対して周知の半導体製造プロセス（所謂ウエハープロセス）が適用されて、その一方の主面に電子回路部が形成されている。
【００６６】
そして、当該支持基板１１の、第１の半導体素子２１の一方の主面（電子回路形成面）と対向する領域が、選択的に当該第１の半導体素子２１から離間する方向に突出しており、当該第１の半導体素子２１と支持基板１１との間隙が鉛直方向、即ち当該第１の半導体素子２１の主面に垂直な方向に拡大されて、凹部Ｓが形成されている。当該凹部Ｓは、支持基板１１の略中央部に位置している。
【００６７】
そして、当該半導体装置２００にあっては、前記凹部Ｓ内に於いて、第２の半導体素子３１が、支持基板１１上の電極に対しフリップチップ方式をもって実装・固着されている。
【００６８】
即ち、支持基板１１の凹部Ｓ内に於いて、支持基板１１の導電層の一部として電極端子１４が配設され、当該電極端子１４に第２の半導体素子３１の外部接続端子が接続されている。
【００６９】
当該第２の半導体素子３１の主面（電子回路形成面）に形成された外部接続用端子パッド３２のそれぞれには、凸状の外部接続端子３３が配設され、外部接続用端子パッド３２と前記支持基板１１の電極端子１４は、当該凸状の外部接続端子３３を介して電気的・機械的に接続されている。かかる構成に於いて、前記第１の半導体素子２１の主面に於ける電子回路形成領域の、第２の半導体素子３１への対向部には、選択的に絶縁層２５が配設されている。当該絶縁層２５の配設形態を、図５に示す。
【００７０】
即ち、当該第１の半導体素子２１の電子回路形成面の四辺の近傍に配設された外部接続用端子パッド２２により囲繞される領域に於いて、電子回路形成部上を被覆して、絶縁層２５が配設されている。
【００７１】
当該絶縁層２５は、例えばポリイミド系樹脂、シリコン系樹脂、或いはエポキシ系樹脂を主体とする材料から選択され、弾性を有する。そして、その厚さは、例えば１μｍ乃至１５μｍに設定される。
【００７２】
当該絶縁層２５を配設することにより、第１の半導体素子２１と第２の半導体素子３１との間を確実に絶縁分離することができ、両半導体素子の接触による誤動作を防止することができる。
【００７３】
また、当該絶縁層２５が弾性を有することにより、半導体装置２００の製造工程に於いて、第１の半導体素子２１を支持基板１１にフリップチップ実装する際に印加される荷重によって第１の半導体素子２１の電子回路形成部が破損することを防止することができる。即ち、絶縁層２５は、第１の半導体素子２１をフリップチップ実装する際、当該支持基板１１に搭載されている第２の半導体素子３１により、第１の半導体素子２１に作用する応力を緩和して、当該第１の半導体素子２１の主面（電子回路形成面）の破壊を防止する応力緩和層として機能する。
【００７４】
尚、第１の半導体素子２１の主面に於ける外部接続用端子パッド２２ならびに絶縁層２５の配置として、図６（ａ）或いは図６（ｂ）に示す形態を適用することもできる。
【００７５】
即ち、図６（ａ）に示す例では、第１の半導体素子２１Ｃの主面の外周を構成する四辺のうち互いに対向する二辺の近傍に、外部接続用端子パッド２２が当該二辺に沿って列状に配設されている。そして対向して形成された外部接続用端子パッド２２の間に、絶縁層２５が配設されている。
【００７６】
一方、図６（ｂ）に示す例では、第１の半導体素子２１Ｄの主面の外周を構成する四辺それぞれの近傍に、外部接続用端子パッド２２−１、２２−２が複数列状に配設されている。そして対向して形成された外部接続用端子パッド２２−２の間に、絶縁層２５が配設されている。
【００７７】
尚、前記図４に示す形態にあっては、第１の半導体素子２１の主面（電子回路形成面）上に絶縁層２５が配設されているが、当該絶縁層２５を第１の半導体素子２１に対向して位置する第２の半導体素子３１の第２の主面（裏面、電子回路非形成面）上に配設してもよい。
【００７８】
そして、第１の半導体素子２１の主面と支持基板１１との間には、硬化した第１の接着剤４１が配設され、また第２の半導体素子３１の主面と支持基板１１との間には、硬化した第２の接着剤４３が配設されている。当該第２の接着剤４３は、フリップチップ方式に応じて適宜選択されるが、第１の接着剤４１と同様に、熱硬化性接着剤から選択される。尚、前記支持基板１１の他方の主面（裏面）に配設された導電層（図示せず）には、球状電極端子からなる外部接続端子１３が配設されている。
【００７９】
当該外部接続端子１３の高さは、前記凹部Ｓに対応して形成された支持基板１１の下側表面ＵＳの位置（高さ）を越える値を有する。
【００８０】
この様に、本発明の第２の実施の形態に係る半導体装置２００にあっては、第１の半導体素子２１がフリップチップ方式をもって実装・固着される支持基板１１の、当該第１の半導体素子２１への対向部が選択的に、当該第１の半導体素子２１と離間する方向に変形し、当該第１の半導体素子２１と支持基板１１との間が、当該第１の半導体素子２１の主面に対して垂直な方向に拡大された凹部Ｓが形成されている。
【００８１】
そして、当該凹部Ｓに於いて、支持基板１１に対し、フリップチップ方式をもって第２の半導体素子３１が実装・固着され、前記第１の半導体素子２１は、当該第２の半導体素子３１に重畳して搭載されている。
【００８２】
即ち、当該半導体装置２００は、支持基板１１上に搭載された第１の半導体素子２１ならびに第２の半導体素子３１を含み、当該第２の半導体素子３１が、第１の半導体素子２１と支持基板１１との間に於ける凹部Ｓに収容・配置された形態を有する。
【００８３】
従って、当該半導体装置２００にあっては、支持基板１１上に二つの半導体素子が重畳して配置されるにも関わらず、実質的に第２の半導体素子３１の全ての厚さに相当する厚さの増加がもたらされない。よって、複数の半導体素子を組み合わせることにより高機能を有しつつ、より薄形化、小形化された半導体装置を実現することができる。
【００８４】
また、第１の半導体素子２１と支持基板１１との間には、接着剤４１が配設され、一方、第２の半導体素子３１と支持基板１１との間には、接着剤４３が配設されている。即ち、第１の半導体素子２１の主面（回路形成面）と支持基板１１との接続箇所は、接着剤４１により封止されて保護されており、また、第２の半導体素子３１の主面（回路形成面）と支持基板１１との接続箇所は、接着剤４３により封止されて保護されている。
【００８５】
これにより、接着剤４１により支持基板１１と第１の半導体素子２１との接続が維持され、一方、接着剤４３により支持基板１１と第２の半導体素子３１との接続が維持されると共に、支持基板１１の撓んだ形状が維持される。
【００８６】
更に、第１の半導体素子２１と第２の半導体素子３１との間に、絶縁層２５を配設することにより、これらの半導体素子間は確実に分離され、両者の接触による誤動作が防止される。もって、より高い信頼性を有する半導体装置を実現することができる。
【００８７】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置３００を、図７に示す。
【００８８】
図７に於いては、前記図１或いは図４に於いて示した部位に対応する部位には同じ符号を付し、その説明を省略する。
【００８９】
当該半導体装置３００にあっては、支持基板１１の一方の主面（上面）上に、半導体素子２１がフリップチップ方式をもって実装・固着されている。
【００９０】
そして、当該支持基板１１の、半導体素子２１の一方の主面（電子回路形成面）と対向する領域が、選択的に当該半導体素子２１から離間する方向に突出しており、当該半導体素子２１と支持基板１１との間隙が鉛直方向、即ち当該半導体素子２１の主面に垂直な方向に拡大された凹部Ｓが形成されている。当該凹部Ｓは、支持基板１１の略中央部に位置している。
【００９１】
そして、当該半導体装置３００にあっては、前記凹部Ｓ内に於いて、複数の受動素子５１が、支持基板１１上の電極端子１５に接続されて実装されている。
【００９２】
即ち、支持基板１１の凹部Ｓ内に於いて、支持基板１１の導電層の一部として電極端子１５が配設され、当該電極端子１５に受動素子５１の電極が導電部材５２を介して接続されている。
【００９３】
当該受動素子５１は、板状又は柱状をなす所謂チップ部品であり、例えば、バイパスコンデンサとして機能する容量素子、ノイズフィルタとして機能するインダクタ、或いは抵抗素子などが該当する。当該受動素子５１は、絶縁性の素体部５１ａ及び当該素体部５１ａの両端部又は一主面上に配設された複数の電極端子５１ｂを具備する。当該受動素子５１は、半導体素子２１の回路構成、規模等に対応して適宜選択され、また、接続される半導体素子２１の電極端子にできるだけ近接するように、電極端子１５の位置、方向が選択される。
【００９４】
当該受動素子５１の電極端子５１ｂと支持基板１１の電極端子１５は、導電部材５２を介して電気的に接続されている。当該導電部材５２として、例えばエポキシ系樹脂又はシリコン系樹脂等に、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、若しくはカーボンブラック等の導電性微粒子を含有した導電性接着剤、又は錫（Ｓｎ）−銀（Ａｇ）半田、若しくは錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等の半田材料が適用される。
【００９５】
尚、前記支持基板１１の他方の主面（裏面）に配設された導電層（図示せず）には、球状電極端子からなる外部接続端子１３が配設されている。
【００９６】
当該外部接続端子１３の高さは、前記凹部Ｓに対応して形成された支持基板１１の下側表面ＵＳの位置（高さ）を越える値を有する。
【００９７】
この様に、本発明の第３の実施の形態に係る半導体装置３００にあっては、半導体素子２１がフリップチップ方式をもって実装・固着される支持基板１１の、当該半導体素子２１との対向部が選択的に、当該半導体素子２１とから離間する方向に突出し、当該半導体素子２１と支持基板１１との間が、当該半導体素子２１の主面に対して垂直な方向に拡大された凹部Ｓが形成されている。
【００９８】
そして、当該凹部Ｓに於いて、支持基板１１に対し受動素子５１が実装され、前記半導体素子２１は、当該受動素子５１に重畳して搭載されている。即ち、当該半導体装置３００は、支持基板１１上に搭載された半導体素子２１ならびに受動素子５１を含み、当該第受動素子５１が、半導体素子２１と支持基板１１との間に於ける凹部Ｓに収容・配置された形態を有する。
【００９９】
従って、当該半導体装置３００にあっては、支持基板１１上に半導体素子と受動素子が重畳して配置されるにも関わらず、実質的に受動素子５１の全厚さ（高さ）に相当する厚さの増加がもたらされない。よって、半導体素子と受動素子を組み合わせることによって動作の安定性を高めつつ、より薄形化、小形化された半導体装置を実現することができる。
【０１００】
また、半導体素子２１と支持基板１１との間には、接着剤４１が配設されている。即ち、半導体素子２１の主面（回路形成面）と支持基板１１との接続箇所ならびに受動素子５１は、当該接着剤４１により被覆され、保護される。これにより、接着剤４１により支持基板１１と半導体素子２１との接続、ならびに支持基板１１と受動素子５１との接続が維持されると共に、支持基板１１の撓んだ形状が維持される。もって、高い信頼性を有する半導体装置を実現することができる。
【０１０１】
（第４の実施の形態）
本発明の第４の実施の形態に係る半導体装置４００を、図８に示す。
【０１０２】
図８に於いても、前記図１、図４等に於いて示した部位に対応する部位には同じ符号を付し、その説明を省略する。
【０１０３】
当該半導体装置４００にあっては、支持基板１１の一方の主面（上面）上に、第１の半導体素子２１がフリップチップ方式をもって実装・固着されている。
【０１０４】
そして、当該支持基板１１の、第１の半導体素子２１の一方の主面（電子回路形成面）と対向する領域が、選択的に当該第１の半導体素子２１から離間する方向に突出しており、当該第１の半導体素子２１と支持基板１１との間隙が鉛直方向、即ち当該第１の半導体素子２１の主面に垂直な方向に拡大された凹部Ｓが形成されている。当該凹部Ｓは、支持基板１１の略中央部に位置している。
【０１０５】
そして、当該半導体装置４００にあっては、前記凹部Ｓ内に於いて、第２の半導体素子３１がその一方の主面（電子回路形成面）を上にして、支持基板１１上にダイボンド材６１を介して実装・固着されており、当該第２の半導体素子３１の電極３２はボンディングワイヤ３４を介して、支持基板１１に於ける電極端子１６に接続されている。更に、当該第２の半導体素子２１は、ボンディングワイヤ３４と共に、封止樹脂６２により封止されている。前記ダイボンド材６１は、例えばポリイミド系樹脂又はエポキシ系樹脂等を主体とする材料から構成され、また電極端子１６は電極端子１２と同様の材料から構成される。
【０１０６】
尚、前記第２の半導体素子３１の主面上に配設された外部接続用端子パッド３２の表面には、例えば下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の二層めっき層を無電解めっき法等により形成しておいてもよい。そして、当該第２の半導体素子３１の外部接続用端子パッド３２と支持基板１１の電極端子１６は、例えば金（Ａｕ）、銅（Ｃｕ）等の金属を主体とするボンディングワイヤ３４により接続される。
【０１０７】
また、前記封止樹脂６２は、例えばエポキシ系樹脂を主体とする材料から構成される。
【０１０８】
尚、前記支持基板１１の他方の主面（裏面）に配設された導電層（図示せず）には、球状電極端子からなる外部接続端子１３が配設されている。
【０１０９】
当該外部接続端子１３の高さは、前記凹部Ｓに対応して形成された支持基板１１の下側表面ＵＳの位置（高さ）を越える値を有する。
【０１１０】
この様に、本発明の第４の実施の形態に係る半導体装置４００にあっては、第１の半導体素子２１がフリップチップ方式をもって実装・固着される支持基板１１の、当該第１の半導体素子２１との対向部が選択的に、当該第１の半導体素子２１と離間する方向に突出し、当該第１の半導体素子２１と支持基板１１との間が、当該第１の半導体素子２１の主面に対して垂直な方向に拡大された凹部Ｓが形成されている。
【０１１１】
そして、当該凹部Ｓに於いて、支持基板１１に対し第２の半導体素子３１が所謂フェイスアップ状態をもって実装・固着され、前記第１の半導体素子２１は、当該第２の半導体素子３１に重畳して搭載されている。即ち、当該半導体装置４００は、支持基板１１上に搭載された第１の半導体素子２１ならびに第２の半導体素子３１を含み、当該第２の半導体素子３１が、第１の半導体素子２１と支持基板１１との間に於ける凹部Ｓに収容・配置された形態を有する。
【０１１２】
従って、当該半導体装置４００にあっては、支持基板１１上に二つの半導体素子が重畳して配置されるにも関わらず、実質的に第２の半導体素子３１の全厚さに相当する厚さの増加がもたらされない。よって、複数の半導体素子を組み合わせることにより高機能を有しつつ、より薄形化、小形化された半導体装置を実現することができる。
【０１１３】
また、第１の半導体素子２１と支持基板１１のとの間、ならびに第１の半導体素子２１と第２の半導体素子３１を被覆している封止樹脂６２の上面との間には、硬化した接着剤４１が配設されている。即ち、第１の半導体素子２１の主面（電子回路形成面）と支持基板１１の主面との接続箇所は、接着剤４１により封止され保護されている。
【０１１４】
一方、第２の半導体素子３１の主面（電子回路形成面）と支持基板１１との接続部位は、封止樹脂６２により封止され保護されている。従って、接着剤４１により、支持基板１１と第１の半導体素子２１との接続が維持され、封止樹脂６２により、支持基板１１と第２の半導体素子３１との接続が維持されると共に、支持基板１１の撓んだ形状を固定することができる。もって、高い信頼性を有する半導体装置を実現することができる。
【０１１５】
この様な特徴的構成を有するところの、本発明による半導体装置の製造方法について、以下に述べる。
【０１１６】
［半導体装置の製造方法］
（半導体装置１００の製造方法）
前記本発明の第１の実施の形態に係る半導体装置１００の製造方法について、図９乃至図１４を参照して説明する。
【０１１７】
当該半導体装置１００の製造にあっては、先ず、第２の半導体素子３１を第１の半導体素子２１の一方の主面（電子回路形成面）にフリップチップ（フェイスダウン）実装する。
【０１１８】
当該フリップチップ実装法としては、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、超音波接合法、或いは異方性導電性樹脂を用いた接続法等を適用することができる。
【０１１９】
即ち、本製造方法に於いては、第２の半導体素子３１を、接着剤４２を介在させながら、第１の半導体素子２１の一方の主面（電子回路形成面）上にフリップチップ実装する。この結果、第２の半導体素子３１の一方の主面（電子回路形成面）は、第１の半導体素子２１の一方の主面（電子回路形成面）に対向する。これを、図９を用いて説明する。
【０１２０】
当該フリップチップ実装法にあっては、先ず、ボンディングステージ７１上に、吸着孔７２を介しての真空吸引により、第１の半導体素子２１を、その一方の主面（電子回路形成面）を上面に、即ち当該一方の主面（電子回路形成面）を表出させて、吸着保持する。（図９（ａ）参照）
尚、当該第１の半導体素子２１の一方の主面（電子回路形成面）に於ける第１の外部接続用端子パッド２２には、凸状の外部接続端子２４が予め形成されている。当該外部接続端子２４としては、ワイヤボンディング技術を用いた所謂ボールボンディング法又は電解めっき法により形成される金属バンプ、或いは電解めっき法、転写法、印刷法等により形成される金バンプを用いることができる。
【０１２１】
また、後の工程に於いて第２の半導体素子３１の外部接続端子が接続される第２の外部接続用端子パッド２３の表面には、電解めっき法或いは無電解めっき法により、下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の二層めっき層、又は錫（Ｓｎ）または錫（Ｓｎ）合金等の半田被覆が施されている。
【０１２２】
更に、当該第２の外部接続用端子パッド２２により囲繞された第１の半導体素子２１の表面領域には、エポキシ系樹脂を主体とする熱硬化性材料からなる接着剤４２が選択的に被着されている。
【０１２３】
一方、第２の半導体素子３１は、予め所定の温度に加熱されたボンディングツール（治具）８１に、その他方の主面（裏面、電子回路非形成面）が吸着孔８２を介して、吸着保持される。
【０１２４】
かかる外部接続端子３３としては、ワイヤボンディング技術を用いた所謂ボールボンディング法又は電解めっき法による金属バンプ、或いは、電解めっき法、転写法、印刷法等により、形成される半田バンプが適用される。尚、当該第２の半導体素子３１の厚さ、及び当該第２の半導体素子３１の外部接続用端子パッド３２に配設された外部接続端子３３の有する高さの合計値は、前記第１の半導体素子２１の第１の外部接続用端子パッド２２に形成された外部接続端子２４の高さより大なる厚さ（高さ）を有する。
【０１２５】
かかる第２の半導体素子３１の外部接続端子３３と、前記第１の半導体素子２１の第２の外部接続用端子パッド２３とを対向させ、位置合わせを行う。
【０１２６】
しかる後、前記ボンディングツール８１を降下せしめ、第２の半導体素子３１の外部接続端子３３を第１の半導体素子２１の第２の外部接続用端子パッド２３に押し付け、接触させる。そして、当該ボンディングツール８１により第２の半導体素子３１の外部接続端子２３に所定の荷重を印加して、当該第２の半導体素子３１の外部接続端子２３を第１の半導体素子２１の第２の外部接続用端子パッド２３に接続する。
【０１２７】
この時、前記接着剤４２は、第２の半導体素子３１の下面（電子回路形成面、第１の半導体素子２１への対向面）全域に流動し、当該第２の半導体素子３１と第１の半導体素子２１との間、並びに当該第２の半導体素子３１の側面外周部に至る。
【０１２８】
更にボンディングツール８１からの加熱により、当該接着剤４２を熱硬化せしめる。（図９（ｂ）参照）
これにより、第２の半導体素子３１の、第１の半導体素子２１へのフリップチップ実装がなされる。
【０１２９】
しかる後、前記ボンディングツール８１の吸引を解除して、当該ボンディングツール８１と第２の半導体素子３１を分離する。この為、ボンディングツール８１を上昇させる。（図９（ｃ）参照）
尚、第1の半導体素子２１の第１の外部接続用端子パッド２２への外部接続端子２４の配設工程は、上記第２の半導体素子３１のフリップチップ実装工程がなされた後に実施することもできる。
【０１３０】
次いで、第２の半導体素子３１がフリップチップ実装されてなる第１の半導体素子２１を、支持基板１１上にフリップチップ実装する。
【０１３１】
当該第１の半導体素子２１を、支持基板１１上にフリップチップ実装する工程を、図１０及び図１１に示す。
【０１３２】
此処では、フリップチップ実装法として、第１の半導体素子２１を、接着剤４１を介在させて支持基板１１に熱圧着する方法を用いる。尚、当該フリップチップ実装法としては、第１の半導体素子２１を吸着保持するボンディングツールにより加熱及び加圧を行う限り、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、或いは異方性導電性樹脂を用いた接続法等を用いることができる。
【０１３３】
先ず、ボンディングステージ９１上に、吸着孔９２を介しての真空吸引により、支持基板１１を吸着保持する。（図１０（ａ）参照）
本発明の実施の形態に於ける特徴的構成として、当該ボンディングステージ９１の上面には、凹部９３が選択的に配設されている。当該凹部９３は、前記第２の半導体素子３１が支持基板１１の一部と共に受容されることが可能な平面形状、寸法、ならびに深さを有する。前記支持基板１１の上面には、当該支持基板１１に形成された導電層の一部が第１の電極端子１２として、複数個配設されている。
【０１３４】
そして、当該支持基板１１の上面に於いて、複数個の第１の電極端子１２により囲繞された領域には、エポキシ系樹脂を主体とする熱硬化性材料からなる接着剤４１が被着されている。
【０１３５】
また、当該ボンディングステージ９１は、５０℃乃至１００℃程に加熱されている。
【０１３６】
一方、前述の如く第２の半導体素子３１がフリップチップ実装された第１の半導体素子２１は、その第二の主面（裏面、電子回路非形成面）が、予め所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して吸着・保持される。
【０１３７】
そして、前記第１の半導体素子２１の外部接続端子２４と支持基板１１の第１の電極端子１２とを対向させ、位置合わせを行う。
【０１３８】
この結果、当該第１の半導体素子２１上にフリップチップ実装された第２の半導体素子３１は、その裏面（電子回路非形成面）が、支持基板１１上に被着された接着剤４１に対向した状態とされる。
【０１３９】
かかる位置合わせの後、ボンディングツール８６を降下せしめる（矢印Ｈ）。
【０１４０】
当該ボンディングツール８６の下端面の位置の時間経過を、図１２（ａ）に示し、また当該ボンディングツール８６に接続された荷重センサ（図示せず）により検出される荷重の時間経過を図１２（ｂ）に示す。
【０１４１】
図１２（ａ）及び図１２（ｂ）に於ける時刻Ｔｓは、図１０（ａ）に示す第１の半導体素子２１の外部接続端子２４と支持基板１１の第１の電極端子１２とが位置合わせされた時点を示す。
【０１４２】
前記ボンディングツール８６を降下せしめることにより、第１の半導体素子２１にフリップチップ実装された第２の半導体素子３１の背面（電子回路非形成面）は、接着剤４１を介して支持基板１１に接触する。（図１０（ｂ）参照）
当該接触が生じた時刻を時刻Ｔ０とする。この時、当該第２の半導体素子３１の厚さと当該第２の半導体素子３１の外部接続用端子パッド３２に配設された外部接続端子３３の高さとの合計値が、第１の半導体素子２１の第１の外部接続用端子パッド２２に形成された外部接続端子２４の高さよりも大きく設定されていることから、当該第１の半導体素子２１に於ける外部接続端子２４は支持基板１１上の電極端子１２に接せず、またボンディングツール８６の下端面（支持基板１１への対向面）は、高さＺ１の位置にある。
【０１４３】
これ以降、ボンディングツール８６の下降に伴う押圧力は、当該第１の半導体素子２１、第２の半導体素子３１及び接着剤４２を介して支持基板１１に印可される。
【０１４４】
かかる押圧力により、支持基板１１は、少なくとも第２の半導体素子３１の裏面及びその周囲に位置する部位が、前記ボンディングステージ９１の上部に配設された凹部９３内へ押圧され、伸長する。
【０１４５】
この時、前記ボンディングツール８６は、前述の如く、所定温度に加熱されている。当該ボンディングツール８６からの熱は、第１の半導体素子２１及び外部接続端子２４を介して第２の半導体素子３１に伝導され、当該第２の半導体素子３１に近接する支持基板１１は、局所的に加熱される。かかる加熱により、支持基板１１に於いて、局所的な熱膨張が発生・進行し、当該支持基板１１は、前記ボンディングステージ９１に於ける凹部９３内へ容易に伸長し、撓み始める。
【０１４６】
即ち、図１２（ｂ）に示す様に、ボンディングツール８６による押圧力の印可に伴い、支持基板１１から当該ボンディングツール８６に作用する反発力は一旦上昇するものの、時間の経過と共に、支持基板１１の変形（伸長、撓み）に伴い、反発力は低下していく。同図では、当該反発力の強さが、これに対応する押圧荷重として表示されている。
【０１４７】
尚、支持基板１１に対する加熱は、前記ボンディングツール８６の押圧による当該支持基板１１の伸長をより容易化するものであるが、かかる加熱温度を、支持基板１１のガラス転移温度以上の温度に設定することにより、当該支持基板１１の変形・撓みをより容易なものとすることができる。
【０１４８】
この様な押圧力の印可ならびに加熱により、支持基板１１は、ボンディングステージ９１に於ける凹部９３内に於いて、当該凹部９３の内面に沿う如くして伸長し、撓み生じて、第１の半導体素子２１と支持基板１１との間には、前記第２の半導体素子３１を受容することができる凹部Ｓが形成され始める。
【０１４９】
また、支持基板１１上に被着されていた接着剤４１は、支持基板１１と第２の半導体素子３１との接触により伝導されたボンディングツール８６からの熱により、粘度が低下して流動性が高まり、支持基板１１と第１の半導体素子２１との間に於いて、当該第１の半導体素子２１が支持基板１１に対向する領域全域に押し広げられる。
【０１５０】
そして、ボンディングツール８６を更に降下せしめることにより、第１の半導体素子２１に於ける外部接続端子２４を、支持基板１１上の電極端子１２に接触させる。（位置制御による第１の押圧）
当該接触が生じた時刻を時刻Ｔ１とする。（図１０（ｃ）参照）
このとき、ボンディングツール８６の下端面は、高さＺ２の位置にある。
【０１５１】
第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触することにより、ボンディングツール８６の有する熱は、当該第１の半導体素子２１、第２の半導体素子３１、外部接続端子３３ならびに外部接続端子２４を介して支持基板１１に伝導される。従って、接着剤４１は更に流動し、外部接続端子１２の周囲にまで達する。
【０１５２】
前述の如き第１の半導体素子２１に於ける外部接続端子２４と支持基板１１上の電極端子１２との接触が生じた時点から、第１の半導体素子２１の支持基板１１に対するフリップチップ実装が完了するまで（時刻Ｔ１〜時刻Ｔ３）の間は、前記荷重センサにより検出される荷重を制御する。（荷重制御による第２の押圧）
そして、当該荷重センサにより検出される荷重が、時刻Ｔ２に於いて設定値Ｆに到達するよう制御する。当該設定値Ｆは、第１の半導体素子２１に形成された個々の外部接続端子２４当たり、１０ｇｆ乃至６０ｇｆに設定される。（図１２（ｂ）参照）
当該荷重の印可により、第１の半導体素子２１に形成された外部接続端子２４は、支持基板１１の第１の電極端子１２に接続される。この時、塑性変形を伴う（潰れる）ため、ボンディングツール８６の下端面の位置は、高さＺ２から僅かに降下して、高さＺ３に位置する。（図１１（ｄ）参照）
時刻Ｔ２に於いて設定値に達した荷重は、所定の時刻Ｔ３まで維持される。
【０１５３】
時刻Ｔ２から時刻Ｔ３の間、ボンディングツール８６から第１の半導体素子２１、第２の半導体素子３１、外部接続端子３３ならびに外部接続端子２４を介した伝熱により、支持基板１１は加熱され、被加熱領域は拡大し、支持基板１１の局所的熱膨張は更に進行する。
【０１５４】
その結果、ボンディングステージ９１の凹部９３に於ける支持基板１１の伸長・撓みは進行し、支持基板１１から第２の半導体素子３１を介して第１の半導体素子２１に作用する反発力は減少する。
【０１５５】
また、支持基板１１と第１の半導体素子２１との間に於いて、第１の半導体素子２１の全面領域に押し広げられ外部接続端子２４の周囲にまで達した接着剤４１の熱硬化が進行する。
【０１５６】
尚、ボンディングツール８６による荷重の印可がより有効になされよう、ボンディングステージ９１に於ける吸着孔９２は、支持基板１１に於ける第１の電極端子１２に対する第１の半導体素子２１に於ける外部接続端子２４の接続位置の直下とは異なる位置に配置される。
【０１５７】
時刻Ｔ３に至り、第１の半導体素子２１の、支持基板１１への実装が完了する。（図１１（ｅ）参照）
このとき、当該支持基板１１と前記第２の半導体素子３１の背面との間隔は拡大しており、第２の半導体素子３１を介する支持基板１１から第１の半導体素子２１への反発力は生じない。前記荷重センサにより検出される荷重は設定値Ｆを維持している。
【０１５８】
また、ボンディングツール８６の下端面は、高さＺ３の位置に維持されている。
【０１５９】
そして、支持基板１１が、ボンディングステージ９１の凹部９３に於いて撓んだ形状を有した状態に於いて、接着剤４１は硬化する。これにより、接着剤４１によるアンダーフィリング、即ち、第１の半導体素子２１の回路形成面及び外部接続端子２４の保護、ならびに第１の半導体素子２１と支持基板１１との固着とがなされる。当該接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介しての第１の半導体素子２１と支持基板１１との接続は維持される。
【０１６０】
支持基板１１に対する第１の半導体素子２１の実装がなされと、ボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇させる（矢印Ｉ）。（時刻Ｔｅ、図１１（ｆ）参照）
ボンディングツール８６による加圧の開放、ならびに前記接着剤４１の硬化収縮に伴い、ボンディングステージ９１の凹部９３に於いて、支持基板１１は上方へ僅かに持ち上がり、当該支持基板１１のボンディングステージ９１からの取り出しが容易とされる。
【０１６１】
そして、当該ボンディングステージ９１からの取り出された支持基板１１に対し、外部接続端子を配設する。
【０１６２】
即ち、当該支持基板１１の他方の主面（裏面）に選択的に設けられた導電層（図示せず）に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図１に示す半導体装置１００を形成する。
【０１６３】
この様に、本実施の形態に於ける製造方法にあっては、ボンディングツール８６による支持基板１１に対する加圧が、凹部９３を具備して当該支持基板１１を支持するボンディングステージ９１上に於いて、当該支持基板１１に対しフリップチップ実装される第１の半導体素子２１ならびに当該第１の半導体素子２１に対してフリップチップ実装された第２の半導体素子３１を介して行われる。これにより、当該支持基板１１は、前記凹部９３上に於いて局所的に加圧される。
【０１６４】
また、当該支持基板１１は、ボンディングツール８６から第１の半導体素子２１ならびに第２の半導体素子３１を介して伝導される熱により局所的に加熱される。
【０１６５】
この結果、当該支持基板１１は、ボンディングステージ９１の凹部９３内に於いて、前記第１の半導体素子２１が実装される主面から遠ざかる方向に伸長し、撓みを生じる。即ち、かかる局所的加圧ならびに加熱によって生ずる支持基板１１の局所的な伸長及び撓みによって、当該支持基板１１には、前記第２の半導体素子３１を受容することが可能な凹部Ｓが形成される。かかる凹部Ｓは、第２の半導体素子３１を、その厚さ方向に受容する。
【０１６６】
従って、支持基板１１上に、第１の半導体素子２１及び第２の半導体素子３１の二つの半導体素子が積層状態をもって配置されても、実質的に第２の半導体素子３１の全厚さに相当する厚さ（高さ）の増加がもたらされない。
【０１６７】
即ち、本実施の形態に於ける製造方法にあっては、第１の半導体素子２１及び第２の半導体素子３１という複数の半導体素子を具備し、且つ薄型化及び小型化が要求される半導体装置を、簡易な工程で製造することができ、製造コスト化の低下を図ることができる。
【０１６８】
更に、ボンディングツール８６をその高さ位置を制御しながら降下させ、第１の半導体素子２１に形成された外部接続端子２４を、支持基板１１の第１の電極端子１２に接触させ、その後ボンディングツール８６の荷重を制御して外部接続端子２４に荷重を付与している。従って、かかる荷重により外部接続端子２４を、支持基板１１の第１の電極端子１２に確実に接続することができ、接続信頼性の高い実装構造を得ることができる。
【０１６９】
尚、時刻Ｔ２に於いて、接着剤４１が硬化している場合には、支持基板１１に対する第１の半導体素子２１のフリップチップ実装が完了するため、かかる時点でボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇させてもよい。
【０１７０】
また、支持基板１１に対する第１の半導体素子２１のフリップチップ実装が完了した後に、ポストキュア処理を施して、第２の半導体素子３１と第１の半導体素子２１との間に配設された接着剤４２を硬化させてもよい。
【０１７１】
本発明の発明者は、以下の示す条件の下、本実施の形態に於ける製造方法を用いて、図１に示す半導体装置１００を製造することができた。
【０１７２】
即ち、支持基板１１として、厚さが０．３ｍｍの４層配線構造のガラスエポキシ基板を用いた。かかる基板のガラス転移温度は、ＪＩＳ−Ｃ−６４８１ プリント配線板用銅張積層板試験方法に定められるＴＭＡ法による測定の結果１７０℃乃至１８５℃であった。
【０１７３】
また、第１の半導体素子２１として、大きさが１３×１３ｍｍで、厚さが２００μｍのシリコン半導体素子を用いた。当該第１の半導体素子２１の外部接続端子２４として、金（Ａｕ）ワイヤを用いたボールボンディング法により形成した金（Ａｕ）バンプを８４０個形成した。
【０１７４】
一方、第２の半導体素子３１として、大きさが６×６ｍｍで、厚さが１００μｍのシリコン半導体素子を用いた。当該第２の半導体素子３１の外部接続端子３３として、金（Ａｕ）ワイヤを用いたボールボンディング法により形成した金（Ａｕ）バンプを３８０個形成した。
【０１７５】
そして、前記第１の半導体素子２１を吸着保持するボンディングツール８６の加熱温度を２７０℃乃至３００℃に設定し、支持基板１１を吸着保持するボンディングステージ９１の加熱温度を５０℃乃至１００℃に設定した。また、ボンディングステージ９１に配設される凹部９３は、８．５ｍｍ×８．５ｍｍの矩形形状とし、その深さ（ＤＳ２）を０．２ｍｍに設定した。
【０１７６】
かかる条件の下、本実施の形態に於ける製造方法を用いて、第２の半導体素子３１がフリップチップ実装された第１の半導体素子２１を、支持基板１１にフリップチップ実装した。
【０１７７】
実装時に於ける支持基板１１の到達温度は２００℃乃至２３０℃であり、実装後に於ける支持基板１１の撓み変形による沈み込み量は１３０μｍであった。
【０１７８】
この様な本実施の形態に於ける製造方法に於いて、ボンディングステージ９１に配設される凹部９３の底部ならびにこれに続く内側面（側壁面）の断面形状を、図１３に示す。
【０１７９】
これは、前記図１０（ａ）に於いて、点線Ａにより囲繞された箇所であるが、ここでは支持基板１１の図示を省略している。
【０１８０】
即ち、当該凹部９３の内側面９３ａは、平坦な凹部底面９３ｂから上面に至り、且つ当該凹部９３の内方に向けて凸状を呈する円弧状断面を有する。
【０１８１】
この様な円弧状断面とすることにより、凹部９３は上方に開かれた内側面を有することから、前記支持基板１１が伸長し、撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制、低減することができ、当該支持基板１１に形成されている配線層に損傷を与えることを生じない。
【０１８２】
当該凹部９３の底面９３ｂは平坦であり、またその深さＤＳ２は、前記第２の半導体素子３１がその厚さ方向に受容され、且つ前記支持基板１１が伸長し撓む際、当該支持基板１１の下側表面（第２の主面）が、当該凹部９３の底面に接することができる深さに設定される。これにより、当該支持基板１１の撓み量が制限され、且つ当該支持基板１１の下側表面は平坦面を呈する。
【０１８３】
尚、前記凹部９３の内側面の形状は、図１３に示される形態に限られるものではない。
【０１８４】
例えば、凹部９３の内側面を、その底部より鈍角をもって延びる傾斜面９３ａａとすることもできる。（図１4（a）参照）
また、かかる内側面の傾斜角を途中で変更し、少なくとも二つの傾斜角を有する内側面９３ａｂ−１，９３ａｂ−２とすることもできる。（図１4（b）参照）
また、かかる内側面を、底部から所定の高さまで垂直面９３ａｃ−１とし、これに続く内側面を所定の傾斜角を有する傾斜面９３ａｃ−２とすることもできる。（図１4（c）参照）
更に、かかる内側面を、底部から所定の高さまで垂直面９３ａｄ−１とし、これに続く内側面９３ａｄ−２を円弧状とすることもできる。（図１4（d）参照）
何れの形態にあっても、凹部９３は上方に開かれた内側面を有することから、支持基板１１が伸長し撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制・低減することができ、当該支持基板１１に形成されている配線層に損傷を与えない。
【０１８５】
また、前記図１０及び図１１を参照して説明した実施の形態にあっては、ボンディングステージ９１に配設した凹部９３内に於いて、支持基板１１に対し局所的に機械的に押圧力を加えると共に加熱することにより伸長・撓みを生じさせたが、更に当該凹部９３内へ真空（減圧）吸引することにより、当該支持基板１１の伸長・撓みを促進させることもできる。
【０１８６】
かかる凹部９３内に於ける吸引を伴う処理方法について、図１５及び図１６を参照して説明する。尚、図１５、図１６に示される構成に於いて、前記図１０、図１１で示した部位に対応する部位には同じ符号を付し、その説明を省略する。
【０１８７】
本処理方法に於いては、ボンディングステージ９１に於ける前記凹部９３の底部に、吸引機構（図示せず）に接続された吸引孔９４が配設され、吸引機構を駆動することにより、吸引孔９４を介して凹部９３内を真空吸引（減圧）する。これにより、ボンディングステージ９１上に配置された支持基板１１の半導体素子搭載部は、当該凹部９３内に選択的に吸引される。
【０１８８】
本処理方法に於いては、かかる構造を有するボンディングステージ９１上に、吸着孔９２を介しての吸引により、支持基板１１を保持する。（図１５（ａ）参照）
また、前記凹部９３は、前述の如く、第２の半導体素子３１が、支持基板１１の一部と共に受容されることが可能な平面形状、寸法ならびに深さを有する。当該支持基板１１が載置・固定されたボンディングステージ９１は、５０℃乃至１００℃に加熱される。また、かかる加熱と共に、当該ボンディングステージ９１に於ける凹部９３内を、吸引孔９４を介して排気する。
【０１８９】
前記支持基板１１の上面には、当該支持基板１１に形成された導電層の一部が第１の電極端子１２として、複数個配設されている。
【０１９０】
そして、かかる支持基板１１の上面に於いて、前記複数個の第１の電極端子１２に囲繞された領域には、エポキシ系樹脂を主体とする材料から形成され熱硬化性を有する接着剤４１が被着されている。
【０１９１】
一方、第２の半導体素子３１がフリップチップ実装された第１の半導体素子２１は、その他方の主面（裏面・電子回路非形成面）が、予め所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して吸着・保持される。
【０１９２】
そして、第１の半導体素子２１の外部接続端子２４と支持基板１１の第１の電極端子１２とを対向させ、位置合わせを行う。
【０１９３】
かかる位置合わせの後、その高さ位置を制御しながら、ボンディングツール８６を、第１の半導体素子２１に於ける外部接続端子２４が支持基板１１の第１の電極端子１２に接触するまで、降下せしめる（矢印Ｊ）。（図１５（ｂ）参照、位置制御による第１の押圧）
ボンディングツール８６を降下することにより、第１の半導体素子２１にフリップチップ実装された第２の半導体素子３１の背面（電子回路非形成面）は、先ず接着剤４１を介して支持基板１１に接触する。当該第２の半導体素子３１の厚さは、第１の半導体素子２１の第１の外部接続用端子パッド２２に形成された外部接続端子２４の高さよりも大きく設定されていることから、当該第１の半導体素子２１に於ける外部接続端子２４は支持基板１１上の電極端子１２に接触しない。そして、更にボンディングツール８６を降下することにより、第１の半導体素子２１の外部接続端子２４を支持基板１１上の電極端子１２に接触せしめる。
【０１９４】
これより以降、ボンディングツール８６の下降に伴って生ずる押圧力は、第１の半導体素子２１、第２の半導体素子３１及び接着剤４１を介して支持基板１１に印可される。
【０１９５】
即ち、かかる押圧力により、支持基板１１は、少なくとも第２の半導体素子３１の搭載部及びその周囲が、前記凹部９３内へ押圧され、伸長する。
【０１９６】
また、この時、第１の半導体素子２１を吸着保持するボンディングツール８６は、前述の如く、所定温度に加熱されている。当該ボンディングツール８６からの熱は、第１の半導体素子２１及び外部接続端子２４を介して第２の半導体素子３１に伝導され、当該第２の半導体素子３１に近接する支持基板１１部分は、局所的に加熱される。かかる加熱により、支持基板１１に於いては、局所的な熱膨張が発生・進行する。従って、当該支持基板１１は、前記押圧力による伸長と共に、局所的な加熱による局所的な熱膨張により、前記凹部７０内へ容易に伸長し、撓み始める。
【０１９７】
本処理方法に於いては、かかる加圧、加熱と共に、ボンディングステージ６５の凹部７０内を排気処理することにより、支持基板１１の伸長、撓みが促進される。
【０１９８】
即ち、凹部７０内を、吸引孔７７を介して吸引駆動により排気することにより、凹部７０内を減圧することができ、支持基板１１に於ける伸長・撓み発生部を吸引することとなり、当該伸長・撓み変形を促進させることができる。また、かかる排気により、凹部７０内の空気が減少することから、当該空気の熱膨張によって支持基板１１の撓み変形が阻害されることも生じない。
【０１９９】
一方、支持基板１１上に被着されていた接着剤４１は、支持基板１１と第２の半導体素子３１との接触により伝導されたボンディングツール８６からの熱により、粘度が低下して流動性が高まり、支持基板１１と第１の半導体素子２１との間に於いて、当該第１の半導体素子２１が支持基板１１に対向する領域の全域に押し広げられる。
【０２００】
そして、第１の半導体素子２１に形成された外部接続端子２４が、支持基板１１の第１の電極端子１２に接触し、接続されて、第１の半導体素子２１の支持基板１１に対するフリップチップ実装がなされる。（図１６（ｃ）参照）
当該外部接続端子２４の電極端子１２への接続がなされる迄は、ボンディングツール８６に接続された荷重センサにより検出される荷重を維持する。（荷重制御による第２の押圧）
支持基板１１に対し第１の半導体素子２１の実装がなされると、当該支持基板１１はボンディングステージ９１の凹部９３内に於いて撓んだ形状を保持し、また接着剤４１は硬化する。当該接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介しての第１の半導体素子２１と支持基板１１との接続は維持される。
【０２０１】
次いで、ボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇せしめる（矢印Ｋ）。（図１６（d）参照）
しかる後、当該支持基板１１の他方の主面（裏面）に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図１に示す半導体装置１００が形成される。この様に、本製造方法に於いては、ボンディングステージ９１に配設された凹部９３の内部を、吸引孔９４を介して排気することにより減圧し、局所的な伸長・撓みが発生・進行する支持基板１１を当該凹部９３内に引張することにより、撓み変形を効率的に進行させることができる。また、かかる排気により、凹部９３内に於ける空気が熱膨張して支持基板１１の撓み変形を阻害することが防止される。よって、支持基板１１に於いて撓み形状を確実に形成することができる。
【０２０２】
（半導体装置２００の製造方法）
前記本発明の第２の実施の形態に係る半導体装置２００の製造方法について、図１７乃至図１９を参照して説明する。尚、図１７乃至図１９に於いては、前記図９乃至図１１で示した部位に対応する部位には同じ符号を付して、その説明を省略する。
【０２０３】
当該半導体装置２００の製造にあっては、先ず、第２の半導体素子３１を支持基板１１にフリップチップ（フェイスダウン）実装する。当該フリップチップ実装にあっては、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、超音波接合法、異方性導電性樹脂を用いた接続法等、種々のフリップチップ実装方法を適用することができる。
【０２０４】
本製造方法にあっては、第２の半導体素子３１を、接着剤４３を介在させながら支持基板１１に熱圧着し、当該支持基板１１にフリップチップ実装する。これを、図１７を用いて説明する。
【０２０５】
当該製造方法に於いては、先ず、支持基板１１を、ボンディングステージ７１上に、吸着孔８１を介しての真空吸引により、その一方の主面（半導体素子搭載面）を表出させて吸着保持する。（図１７（ａ）参照）
当該支持基板１１の主面には、導電層の一部が第１の電極端子１２として複数個表出され、当該第１の電極端子１２により囲繞された領域には、支持基板１１の導電層の一部として第２の電極端子１４が複数個表出している。
【０２０６】
更に、当該第２の電極端子１４により囲繞された領域には、エポキシ系樹脂を主体とする熱硬化性材料からなる第２の接着剤４３が被着されている。
【０２０７】
一方、第２の半導体素子３１は、その他方の主面（裏面、電子回路非形成面）が、所定の温度に加熱されたボンディングツール８１に、吸着孔８２を介して吸着保持されている。
【０２０８】
当該第２の半導体素子３１の外部接続用端子パッド３２には、外部接続端子３３が配設されている。当該外部接続端子３３としては、ワイヤボンディング技術を用いた所謂ボールボンディング法又は電解めっき法により形成される金属バンプ、或いは電解めっき法、転写法、又は印刷法等により形成される半田バンプが適用される。
【０２０９】
そして、第２の半導体素子３１の外部接続端子３３と、支持基板１１の第２の電極端子１４とを対向させ、位置合わせを行う。
【０２１０】
しかる後、ボンディングツール８１を降下せしめ、第２の半導体素子３１の外部接続端子３３を、支持基板１１に於ける第２の電極端子１４に押し付け、接触させる。そして当該ボンディングツール８１により第２の半導体素子３１の外部接続端子３３に所定の荷重を印加し、当該外部接続端子３３を支持基板１１上の第２の電極端子１４に接続する。これと同時に、当該ボンディングツール８１からの加熱により、前記接着剤４３を、第２の半導体素子３１の主面（電子回路形成面、支持基板１１との対向面）全域に流動せしめ、第２の半導体素子３１と支持基板１１との間、更には当該の半導体素子３１の側面外周部に至らしめる。
【０２１１】
そして、当該ボンディングツール８１からの加熱により、接着剤４３を熱硬化せしめる。（図１７（ｂ）参照）
これにより、第２の半導体素子３１の、支持基板１１上へのフリップチップ実装がなされる。
【０２１２】
しかる後、ボンディングツール８１の吸引を解除して、当該ボンディングツール８１を上昇させる。（図１７（ｃ）参照）
次いで、前記支持基板１１に対し、前記第２の半導体素子３１に重畳して、第１の半導体素子２１をフリップチップ実装する。
【０２１３】
当該支持基板１１上へ、第１の半導体素子２１をフリップチップ実装する工程を、図１８乃至図１９に示す。
【０２１４】
此処では、当該フリップチップ実装法として、第１の半導体素子２１を、第１の接着剤４１を介在させつつ支持基板１１上に熱圧着する。当該フリップチップ実装法としては、第１の半導体素子２１を吸着保持するボンディングツールにより加熱及び加圧を行う限り、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、或いは異方性導電性樹脂を用いた接続法等を適用することができる。
【０２１５】
先ず、ボンディングステージ９１上に、吸着孔９２を介して、被処理支持基板１１を吸着保持する。
【０２１６】
本発明の実施の形態に於いても、その特徴的構成として、当該ボンディングステージ９１の上面には凹部９３が選択的に配設されている。
【０２１７】
当該凹部９３は、前記第２の半導体素子３１が、支持基板１１の一部と共に受容されることが可能な平面形状、寸法、ならびに深さを有する。
【０２１８】
そして、支持基板１１は、前記第２の半導体素子３１が凹部９３の略中央部に位置するように、ボンディングステージ６５上に吸着・保持される。当該支持基板１１が搭載されたボンディングステージ６５は、５０℃乃至１００℃に加熱されている。
【０２１９】
尚、前記凹部９３の、底面ならびにこれに続く内側面（側壁面）は、その断面形状が、凹部の底面から上面に至る、且つ当該凹部９３の内方に向けて凸状を有する円弧状とされている。この様な円弧状とすることにより、凹部９３は上方に開かれた内側面を有することから、前記支持基板１１が伸長し撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制・低減することができ、当該支持基板１１に形成されている配線層に損傷を与えることを生じない。
【０２２０】
また、当該凹部９３の底部は平坦であり、その深さは、前記支持基板１１が伸長し撓む際、当該支持基板１１の下側表面が、当該凹部９３の底面に接することができる深さに設定される。これにより、当該支持基板１１の撓み量が制限され、且つ当該支持基板１１の下側表面は平坦面をもって形成される。
【０２２１】
尚、凹部９３の内側面（側壁面）の形状は、上記形態に限られず、前記図１４に示す形態を適用することもできる。
【０２２２】
そして、ボンディングステージ９１上に吸着・保持された支持基板１１の上面に於ける、複数の第１の電極端子１２により囲繞された領域には、第２の半導体素子３１を覆って、例えばエポキシ系樹脂を主体とする熱硬化性材料からなる接着剤４１が被着される。（図１８（ｄ）参照）
かかる接着剤４１の被覆は、前記ボンディングステージ９１上に於いて、第２の半導体素子３１の支持基板１１上へのフリップチップ実装がなされ後に、これに連続して行われても良い。
【０２２３】
一方、第１の半導体素子２１は、その他方の主面（裏面・電子回路非形成面）が、所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して、吸着・保持される。
【０２２４】
また、当該第１の半導体素子２１の第１の外部接続用端子パッド２２には、凸状の外部接続端子２４が配設されている。
【０２２５】
そして、当該第１の半導体素子２１の電子回路形成面であって、第１の外部接続用端子パッド２２に囲繞された領域には、例えばポリイミド系樹脂、シリコン系樹脂、又はエポキシ系樹脂を主体とする材料から適宜選択された、弾性を有する絶縁層２５が配設されている。当該絶縁層２５の厚さは、１μｍ乃至１５μｍに設定される。
【０２２６】
次いで、第１の半導体素子２１の外部接続端子２４と、前記支持基板１１の第１の電極端子１２とを対向させ、位置合わせを行う。
【０２２７】
この時、当該第１の半導体素子２１は、前記第２の半導体素子２１上に位置し、その主面（電子回路形成面）は、第２の半導体素子３１の裏面（電子回路非形成面）と対向する。そして、第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触するまで、ボンディングツール８６を、その高さ位置を制御しながら降下せしめる（矢印Ｌ）。（図１８（ｅ）参照）（位置制御による第１の押圧）
これにより、第１の半導体素子２１の外部接続端子２４には、ボンディングツール７５により所定の荷重が印加され、当該第１の半導体素子２１の外部接続端子２４は、支持基板１１の電極端子１２に接続される。この時、同時に、当該第１の半導体素子２１は、その表面に配設された絶縁層２５を介して第２の半導体素子３１の裏面を押圧する。
【０２２８】
従って、ボンディングツール７５の下降に伴う押圧力は、当該第１の半導体素子２１、第２の半導体素子３１及び接着剤４１を介して支持基板１１に印可される。
【０２２９】
即ち、かかる押圧力により、支持基板１１は、少なくとも第２の半導体素子３１搭載部及びその周囲が、前記ボンディングステージ９１に於ける凹部９３内へ押圧され、伸長する。
【０２３０】
また、この時、第１の半導体素子２１を吸着保持するボンディングツール８６は、所定温度に加熱されている。
【０２３１】
当該ボンディングツール８６に於ける熱は、第１の半導体素子２１及び第２の半導体素子３１を介して、支持基板１１に伝導される。従って、支持基板１１は局所的に加熱され、局所的な熱膨張が発生・進行し、当該支持基板１１は、前記凹部９３内に容易に伸長し、撓む。
【０２３２】
また、更に、支持基板１１上に配設されている前記接着剤４１は、支持基板１１と第２の半導体素子３１との接触により伝導されたボンディングツール８６からの熱により、粘度が低下し、その流動性が向上する。よって、当該接着剤４１は、支持基板１１と第１の半導体素子２１との間に於いて、第１の半導体素子２１の全面領域に押し広げられ、流動し、且つ熱硬化が進行する。
【０２３３】
尚、第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触し、更に当該第１の半導体素子２１の支持基板１１に対するフリップチップ実装が完了する迄、荷重センサ（図示せず）により検出される荷重を制御する。（図１９（ｆ）参照）（荷重制御による第２の押圧）
前述の如く、第１の半導体素子２１の電子回路形成面上に配設された絶縁層２５は弾性を有する。従って、フリップチップ実装がなされる際、第１の半導体素子２１の電子回路形成面に荷重が印可されても、当該電子回路形成面に損傷などが生ずることが防止される。即ち、当該絶縁層２５は、第１の半導体素子２１が、第２の半導体素子３１に重畳して支持基板１１上にフリップチップ実装される際、第２の半導体素子３１の裏面などから第１の半導体素子２１の電子回路形成面に作用する応力を緩和する応力緩和層として機能する。
【０２３４】
前記支持基板１１への第１の半導体素子２１の実装がなされると、当該支持基板１１に於いてはボンディングステージ９１の凹部９３に於いて、撓んだ形状を維持した状態をもって、接着剤４１は硬化する。かかる接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介しての第１の半導体素子３１と支持基板１１との接続は維持される。
【０２３５】
次いで、ボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇させる（矢印Ｍ）。（図１９（ｇ）参照）
しかる後、支持基板１１の他方の主面（裏面）に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図４に示す半導体装置２００が形成される。
【０２３６】
この様に、本実施の形態に於ける製造方法にあっては、ボンディングツール８６による支持基板１１に対する加圧が、凹部９３を具備して当該支持基板１１を支持するボンディングステージ９１上に於いて、当該支持基板１１に対しフリップチップ実装される第１の半導体素子２１、ならびに同様に支持基板１１に対してフリップチップ実装された第２の半導体素子３１を介して行われる。これにより、当該支持基板１１は、前記凹部９３上に於いて局所的に加圧される。また、当該支持基板１１は、ボンディングツール８６から第１の半導体素子２１ならびに第２の半導体素子３１を介して伝導される熱により局所的に加熱される。
【０２３７】
この結果、当該支持基板１１は、ボンディングステージ９１の凹部９３内に於いて、伸長し、撓みを生じる。即ち、かかる局所的加圧ならびに加熱によって生ずる支持基板１１の局所的な伸長及び撓みによって、当該支持基板１１には、第２の半導体素子３１を受容することが可能な凹部Ｓが形成される。かかる凹部Ｓは、第２の半導体素子３１をその厚さ方向に受容することから、当該支持基板１１上に第２の半導体素子３１を含む二つの半導体素子が積層状態をもって配置される状態であっても、実質的に第２の半導体素子３１の全厚さに相当する厚さ（高さ）の増加がもたらされない。
【０２３８】
即ち、本実施の形態に於ける製造方法にあっては、第１の半導体素子２１及び第２の半導体素子３１という複数の半導体素子を具備し、且つ薄型化及び小型化が要求される半導体装置を、簡易な工程で製造することができ、製造コスト化の低下を図ることができる。
【０２３９】
更に、ボンディングツール８６を、その高さ位置を制御しながら降下せしめ第１の半導体素子２１に配設された外部接続端子２４を、支持基板１１上の第１の電極端子１２に接触させ、その後、当該ボンディングツール８６の荷重を制御して外部接続端子２４に荷重を付与する。この様な加圧・荷重の印可により、当該外部接続端子２４は支持基板１１の第１の電極端子１２に確実に接続され、接続信頼性の高い実装構造を得ることができる。
【０２４０】
尚、支持基板１１に対する第２の半導体素子３１のフリップチップ実装の完了後、ポストキュア処理を施して、第２の半導体素子３１と支持基板１１との間に配設された接着剤４３の硬化を行ってもよい。
【０２４１】
また、本製造方法に於いても、ボンディングステージ９１に配設された凹部９３の底部に、吸引機構に接続された吸引孔９４を配設し、当該凹部９３内を排気して減圧しつつ、支持基板１１上に第１の半導体素子２１をフリップチップ実装することができる。
【０２４２】
（半導体装置３００の製造方法）
前記本発明の第３の実施の形態に係る半導体装置３００の製造方法について、図２０乃至図２２を参照して説明する。尚、図２０乃至図２２に於いては、前記図９乃至図１１で示した部位に対応する部位には同じ符号を付して、その説明を省略する。
【０２４３】
当該半導体装置３００の製造にあたっては、予め支持基板１１上の第２の電極端子１５に、受動部品５１を接続する。かかる実装工程を図２０に示す。
【０２４４】
即ち、その一方の主面に、導電層の一部が第１の電極端子１２として複数個配設され、当該第１の電極端子１２により囲繞された領域に、第２の電極端子１５が複数個配設された支持基板１１が形成される。（図２０（ａ）参照）
そして、当該第の電極端子１５には、例えば銀（Ａｇ）ペースト樹脂を、メタルマスクを用いた印刷法により被着することにより導電部材５２を配設する。（図２０（ｂ）参照）
当該銀（Ａｇ）ペースト樹脂の被着は、当該銀（Ａｇ）ペースト樹脂をノズルから吐出させる方法を適用してもよい。尚、当該導電部材５２としては、銀（Ａｇ）ペースト樹脂の他、エポキシ系樹脂又はシリコン系樹脂等に、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、若しくはカーボンブラック等の導電性微粒子を含有させた導電性接着剤、又は錫（Ｓｎ）−銀（Ａｇ）半田若しくは錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等の半田を適用することもできる。
【０２４５】
次いで、所謂チップマウンター等を用い、所望の受動部品５１を、前記導電部材５２を介して、支持基板１１上の第２の電極端子１５に実装・固着する。（図２０（ｃ）参照）
当該受動部品５１は、板状又は柱状を呈する所謂チップ部品であり、バイパスコンデンサとして機能する容量素子、ノイズフィルタとして機能するインダクタ素子、或いは抵抗素子などであって、半導体素子２１の回路構成、機能に対応して選択される。当該受動部品５１は、絶縁性の素体部５１ａ及び当該素体部５１ａの両端或いは一主面上に設けられた複数個の電極端子５１ｂを具備する。
【０２４６】
即ち、当該受動部品５１の電極端子５１ｂと支持基板１１の第２の電極端子１５は、導電部材５２を介して電気的・機械的に接続される。
【０２４７】
しかる後、オーブン等による加熱又は紫外線の照射等により、前記導電部材５２を硬化せしめ、支持基板１１への受動素子部品５１の実装がなされる。（図２０（ｄ）参照）
本製造方法にあっては、この様に受動部品５１が実装された支持基板１１上に、半導体素子２１をフリップチップ実装する。
【０２４８】
当該半導体素子２１を、支持基板１１上にフリップチップ実装する工程を図２１及び図２２に示す。
【０２４９】
此処では、当該フリップチップ実装法として、半導体素子２１を、第１の接着剤４１を介在させつつ支持基板１１上に熱圧着する方法を用いる。当該フリップチップ実装法としては、半導体素子２１を吸着保持するボンディングツールにより加熱及び加圧を行う限り、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、或いは異方性導電性樹脂を用いた接続法等を適用することができる。
【０２５０】
先ず、ボンディングステージ９１上に、吸着孔９２を介して、被処理支持基板１１を吸着保持する。
【０２５１】
本発明の実施の形態に於ける特徴的構成として、当該ボンディングステージ９１の上面には凹部９３が配設されている。当該凹部９３は、前記受動部品５１が、支持基板１１の一部と共に受容されることが可能な平面形状、寸法、ならびに深さを有する。
【０２５２】
前記支持基板１１は、受動部品５１が当該凹部９３の略中央部に位置するように、ボンディングステージ６５上に吸着・保持される。当該支持基板１１が搭載されたボンディングステージ６５は、５０℃乃至１００℃に加熱されている。
【０２５３】
尚、前記凹部９３の、底面ならびにこれに続く内側面（側壁面）は、その断面形状が、凹部の底面から上面に至る、且つ当該凹部９３の内方に向けて凸状を有する円弧状とされている。この様な円弧状とすることにより、凹部９３は上方に開かれた内側面を有することから、前記支持基板１１が伸長し撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制・低減することができ、当該支持基板１１に形成されている配線層に損傷を与えることを生じない。
【０２５４】
また、当該凹部９３の底部は平坦であり、その深さは、前記支持基板１１が伸長し撓む際、当該支持基板１１の下側表面が、当該凹部９３の底面に接することができる深さに設定される。これにより、当該支持基板１１の撓み量が制限され、且つ当該支持基板１１の下側表面は平坦面をもって形成される。
【０２５５】
尚、凹部９３の内側面（側壁面）の形状は、上記形態に限られず、前記図１４に示す形態を適用することもできる。
【０２５６】
そして、ボンディングステージ９１上に吸着・保持された支持基板１１の上面に於いて、複数の第１の電極端子１２により囲繞された領域に於いては、受動部品５１を覆って、例えばエポキシ系樹脂を主体とする熱硬化性材料からなる第１の接着剤４１が被着される。（図２１（ｅ）参照）
かかる第１の接着剤４１の被覆は、前記ボンディングステージ９１上に於いて、受動部品５１の支持基板１１上への実装がなされ後に、これに連続して行われても良い。
【０２５７】
一方、前記半導体素子２１は、その他方の主面（裏面・電子回路非形成面）が、所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して吸着・保持される。
【０２５８】
尚、当該半導体素子２１の外部接続用端子パッド２２には、凸状の外部接続端子２４が配設されている。
【０２５９】
そして、当該半導体素子２１の電子回路形成面であって、外部接続用端子パッド２２に囲繞された領域には、例えばポリイミド系樹脂、シリコン系樹脂、又はエポキシ系樹脂を主体とする材料から適宜選択された、弾性を有する絶縁層２５が配設されている。当該絶縁層２５の厚さは、１μｍ乃至１５μｍに設定される。
【０２６０】
次いで、当該半導体素子２１の外部接続端子２４と、前記支持基板１１の第１の電極端子１５とを対向させ、位置合わせを行う。
【０２６１】
この時、半導体素子２１は、前記受動部品５１上に位置し、その主面（電子回路形成面）は、受動部品５１と対向する。そして、当該半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触するまで、ボンディングツール８６を、その高さ位置を制御しながら降下せしめる（矢印Ｎ）。（図２１（ｆ）参照）（位置制御による第１の押圧）
これにより、半導体素子２１の外部接続端子２４には、ボンディングツール８６により所定の荷重が印加され、当該半導体素子２１の外部接続端子２４は支持基板１１の電極端子１２に接続される。この時、同時に、当該半導体素子２１は、その表面に配設された絶縁層２５を介して前記受動部品５１を押圧する。
【０２６２】
従って、ボンディングツール８６の下降に伴う押圧力は、当該半導体素子２１、受動部品５１及び第１の接着剤４１を介して支持基板１１に印可される。
【０２６３】
即ち、かかる押圧力により、支持基板１１は、少なくとも受動部品５１搭載部及びその周囲が、前記ボンディングステージ９１に於ける凹部９３内へ押圧され、伸長する。
【０２６４】
また、この時、ボンディングツール８６は、所定温度に加熱されている。
【０２６５】
当該ボンディングツール８６に於ける熱は、半導体素子２１及び受動部品５１を介して、支持基板１１に伝導される。従って、支持基板１１は局所的に加熱され、局所的な熱膨張が発生・進行し、当該支持基板１１は前記凹部９３内に容易に伸長し、撓む。
【０２６６】
一方、前記支持基板１１上に配設されている接着剤４１は、当該支持基板１１と半導体素子２１との接触により伝導されたボンディングツール８６からの熱により、粘度が低下し、その流動性が高まる。この為、当該接着剤４１は、支持基板１１と半導体素子２１との間に於いて、当該半導体素子２１の支持基板１１への対向面全域に押し広げられ、且つ熱硬化が進行する。
【０２６７】
尚、半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触し、更に当該半導体素子２１の支持基板１１に対するフリップチップ実装が完了する迄、荷重センサ（図示せず）により検出される荷重を制御する。（図２２（ｇ）参照）（荷重制御による第２の押圧）
前述の如く、半導体素子２１の電子回路形成面上に配設された絶縁層２５は弾性を有する。従って、フリップチップ実装がなされる際、当該半導体素子２１の電子回路形成面に荷重が印可されても、当該電子回路形成面に損傷などが生ずることが防止される。即ち、当該絶縁層２５は、半導体素子２１が、受動部品５１に重畳して支持基板１１上にフリップチップ実装される際、受動部品５１などから半導体素子２１の電子回路形成面に作用する応力を緩和する応力緩和層として機能する。
【０２６８】
前記支持基板１１への半導体素子２１の実装がなされると、当該支持基板１１に於いてはボンディングステージ９１の凹部９３に於いて、撓んだ形状を維持した状態をもって、接着剤４１は硬化する。かかる接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介した半導体素子２１と支持基板１１との接続は維持される。
【０２６９】
次いで、ボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇させる（矢印Ｏ）。（図２２（ｈ）参照）
しかる後、支持基板１１の他方の主面（裏面）に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図７に示す半導体装置３００が形成される。
【０２７０】
この様に、本実施の形態に於ける製造方法にあっては、ボンディングツール８６による支持基板１１に対する加圧が、凹部９３を具備して当該支持基板１１を支持するボンディングステージ９１上に於いて、当該支持基板１１に対しフリップチップ実装される半導体素子２１ならびに当該支持基板１１に実装された受動部品５１を介して行われる。これにより、当該支持基板１１は、前記凹部９３上に於いて局所的に加圧される。また、当該支持基板１１は、ボンディングツール８６から半導体素子２１ならびに受動部品４１を介して伝導される熱により局所的に加熱される。
【０２７１】
この結果、当該支持基板１１は、ボンディングステージ９１の凹部９３内に於いて伸長し、撓みを生じる。即ち、かかる局所的加圧ならびに加熱によって生ずる支持基板１１の局所的な伸長及び撓みによって、当該支持基板１１には、受動部品５１を受容することが可能な凹部Ｓが形成される。かかる凹部Ｓは、受動部品５１をその厚さ方向に受容することから、当該支持基板１１上に受動部品５１ならびに半導体素子２１が積層状態をもって配置される状態であっても、実質的に受動部品５１の全厚さに相当する厚さ（高さ）の増加がもたらされない。
【０２７２】
即ち、本実施の形態に於ける製造方法にあっては、半導体素子２１及び受動部品５１という複数の電子部品を具備し、且つ薄型化及び小型化が要求される半導体装置を、簡易な工程で製造することができ、製造コスト化の低下を図ることができる。
【０２７３】
更に、ボンディングツール８６を、その高さ位置を制御しながら降下して半導体素子２１に形成された外部接続端子２４を、支持基板１１の第１の電極端子１２に接触させ、その後、ボンディングツール８６の荷重を制御して外部接続端子２４に荷重を付与しているため、該荷重により確実に支持基板１１の第１の電極端子１２に接続することができる。よって、接続信頼性の高い実装構造を得ることができる。
【０２７４】
尚、本製造方法に於いても、ボンディングステージ９１に配設された凹部９３の底面に吸引機構に接続された吸引孔９４を配設し、当該凹部９３内を排気して減圧しつつ、支持基板１１上に半導体素子２１をフリップチップ実装することができる。
【０２７５】
（半導体装置４００の製造方法）
前記本発明の第４の実施の形態に係る半導体装置４００の製造方法について、図２３乃至図２５を参照して説明する。尚、図２３乃至図２５に於いても、前記図９乃至図１１で示した部位と対応する部位には同じ符号を付して、その説明を省略する。
【０２７６】
当該半導体装置４００の製造にあたっては、予め、支持基板１１上に第２の半導体素子３１を所謂フェイスアップ状態をもって搭載し、更に当該第２の半導体素子３１を樹脂封止する。かかる実装・封止工程を図２３に示す。
【０２７７】
即ち、その一方の主面に、導電層の一部が第１の電極端子１２として複数個表出され、当該第１の電極端子１２により囲繞された領域に、第４の電極端子１６が複数個表出して配設された支持基板１１が形成される。（図２３（ａ）参照）
次いで、当該支持基板１１上の、前記第４の電極端子１６により囲繞された領域に、ダイボンド材６１を介して、第２の半導体素子３１をその主面（電子回路形成面）を上にして実装・固着する。（図２３（ｂ）参照）
当該第２の半導体素子３１の主面には、電子回路形成部を囲繞する如く、外部接続用端子パッド３２が配設されている。この時、当該第２の半導体素子３１の固着（ダイボンディング）には所謂ダイボンダが用いられ、またダイボンド材６１としては、ポリイミド系樹脂又はエポキシ系樹脂等を主体とする材料が適用される。
【０２７８】
次いで、第２の半導体素子３１の回路形成面に形成された外部接続用端子パッド３２と、支持基板１１に於ける前記第４の電極端子１６との間を、金（Ａｕ）、銅（Ｃｕ）等の金属を主体とするボンディングワイヤ３４により接続する。（図２３（ｃ）参照）
尚、前記第２の半導体素子３１の外部接続用端子パッド３２の表面には、予め、例えば下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の２層めっき層を、無電解めっき法等により配設しておいてもよい。
【０２７９】
しかる後、トランスファ成形法若しくは圧縮成形法等の樹脂モールド成形法、或いはポッティング法などを適用し、封止用樹脂６２を用いて、第２の半導体素子３１、ボンディングワイヤ３４及び第４の電極端子１６を樹脂封止する。（図２３（ｄ）参照）
封止用樹脂６２としては、例えばエポキシ系樹脂を主体とする材料を適用することができる。
【０２８０】
本製造方法にあっては、この様に第２の半導体素子３１が所謂フェイスアップの状態で実装され、更に当該第２の半導体素子３１がボンディングワイヤ６２などと共に樹脂封止されてなる支持基板１１上に、第１の半導体素子２１をフリップチップ実装する。
【０２８１】
当該第１の半導体素子２１を支持基板１１上にフリップチップ実装する工程を、図２４及び図２５に示す。
【０２８２】
此処では、当該フリップチップ実装法として、第１の半導体素子２１を、第１の接着剤４１を介在させつつ支持基板１１上に熱圧着する方法を用いる。当該フリップチップ実装法としては、第１の半導体素子２１を吸着保持するボンディングツールにより加熱及び加圧を行う限り、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、或いは異方性導電性樹脂を用いた接続法等を適用することができる。
【０２８３】
先ず、ボンディングステージ９１上に、吸着孔９２を介して、被処理支持基板１１を吸着保持する。
【０２８４】
本発明の実施の形態に於ける特徴的構成として、当該ボンディングステージ９１の上面には凹部９３が配設されている。当該凹部９３は、前述の如く樹脂封止された第２の半導体素子３１が、支持基板１１の一部と共に受容されることが可能な平面形状、寸法、ならびに深さを有する。
【０２８５】
前記支持基板１１は、樹脂封止された第２の半導体素子３１が当該凹部９３の略中央部に位置するように、ボンディングステージ９１上に吸着・保持される。当該支持基板１１が搭載されたボンディングステージ９１は、５０℃乃至１００℃に加熱されている。
【０２８６】
尚、前記凹部９３の、底面ならびにこれに続く内側面（側壁面）は、その断面形状が、凹部の底面から上面に至る、且つ当該凹部９３の内方に向けて凸状を有する円弧状断面を有する。この様な円弧状断面を呈することにより、凹部９３は上方に開かれた内側面を有することから、前記支持基板１１が伸長し撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制・低減することができ、当該支持基板１１に形成されている配線層に損傷を与えることを生じない。
【０２８７】
また、当該凹部９３の底部は平坦であり、その深さは、前記支持基板１１が伸長し撓む際、当該支持基板１１の下側表面が、当該凹部９３の底面に接することができる深さに設定される。これにより、当該支持基板１１の撓み量が制限され、且つ当該支持基板１１の下側表面は平坦面をもって形成される。
【０２８８】
尚、凹部９３の内側面（側壁面）の形状は、上記形態に限られず、前記図１４に示す形態を適用することもできる。
【０２８９】
そして、ボンディングステージ９１上に吸着・保持された支持基板１１の上面に於いて、複数の第１の電極端子１２により囲繞された領域に於いては、樹脂封止された第２の半導体素子３１を覆って、例えばエポキシ系樹脂を主体とする熱硬化性材料からなる第１の接着剤４１が被覆される。（図２４（ｅ）参照）
かかる第１の接着剤４１の被覆は、前記ボンディングステージ９１上に於いて、第２の半導体素子３１を含む樹脂封止部の形成がなされ後に、これに連続して行われても良い。
【０２９０】
一方、第１の半導体素子２１は、その他方の主面（裏面・電子回路非形成面）が、所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して吸着・保持される。
【０２９１】
尚、当該第１の半導体素子２１の第１の外部接続用端子パッド２２には、凸状の外部接続端子２４が配設されている。
【０２９２】
そして、当該第１の半導体素子２１の電子回路形成面であって、第１の外部接続用端子パッド２２に囲繞された領域には、例えばポリイミド系樹脂、シリコン系樹脂、又はエポキシ系樹脂を主体とする材料から適宜選択された、弾性を有する絶縁層２５が配設されている。当該絶縁層２５の厚さは、１μｍ乃至１５μｍに設定される。
【０２９３】
次いで、第１の半導体素子２１の外部接続端子２４と、前記支持基板１１の第１の電極端子１２とを対向させ、位置合わせを行う。
【０２９４】
この時、当該第１の半導体素子２１は、前記第２の半導体素子３１を覆う封止樹脂６２上に位置し、その主面（電子回路形成面）は、当該封止樹脂６２と対向する。そして、第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触するまで、ボンディングツール８６を、その高さ位置を制御しながら降下せしめる（矢印Ｐ）。（図２４（ｆ）参照）（位置制御による第１の押圧）
これにより、第１の半導体素子２１の外部接続端子２４には、ボンディングツール８６により所定の荷重が印加され、当該第１の半導体素子２１の外部接続端子２４は支持基板１１の電極端子１２に接続される。この時、同時に、当該第１の半導体素子２１は、その表面に配設された絶縁層２５を介して前記第２の半導体素子３１を覆う封止樹脂６２を押圧する。
【０２９５】
従って、ボンディングツール７５の下降に伴う押圧力は、当該第１の半導体素子２１、第２の半導体素子３１を覆う封止樹脂６２、第２の半導体素子３１及び第１の接着剤４１を介して、支持基板１１に印可される。
【０２９６】
即ち、かかる押圧力により、支持基板１１は、少なくとも第２の半導体素子３１の直下、当該半導体素子３１を覆う封止樹脂６２の直下及びその周囲が、前記ボンディングステージ９１に於ける凹部９３内へ押圧され、伸長する。
【０２９７】
また、この時、第１の半導体素子２１を吸着保持するボンディングツール８６は、所定温度に加熱されている。
【０２９８】
当該ボンディングツール８６に於ける熱は、第１の半導体素子２１、第２の半導体素子３１ならびに当該第２の半導体素子３１を覆う封止樹脂６２を介して、支持基板１１に伝導される。従って、支持基板１１は局所的に加熱され、局所的な熱膨張が発生・進行し、当該支持基板１１は、ボンディングステージ９１に於ける凹部９３内に容易に伸長し、撓む。
【０２９９】
また、更に、支持基板１１上に配設されている第１の接着剤４１は、支持基板１１と第２の半導体素子３１を含む樹脂封止部との接触により伝導されたボンディングツール８６からの熱により、粘度が低下し、その流動性が向上する。よって、当該第１の接着剤４１は、支持基板１１と第１の半導体素子２１との間に於いて、第１の半導体素子２１の支持基板１１への対向面全域に押し広げられ流動し、且つ熱硬化が進行する。
【０３００】
尚、第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触し、更に当該第１の半導体素子２１の支持基板１１に対するフリップチップ実装が完了する迄、荷重センサ（図示せず）により検出される荷重を制御する。（図２５（ｇ）参照）（荷重制御による第２の押圧）
前述の如く、第１の半導体素子２１の電子回路形成面上に配設された絶縁層２５は弾性を有する。従って、フリップチップ実装がなされる際、第１の半導体素子２１の電子回路形成面に荷重が印可されても、当該電子回路形成面に損傷などが生ずることが防止される。即ち、当該絶縁層２５は、第１の半導体素子２１が、第２の半導体素子３１を含む樹脂封止部に重畳して支持基板１１上にフリップチップ実装される際、第２の半導体素子３１を含む樹脂封止部などから第１の半導体素子２１の電子回路形成面に作用する応力を緩和する応力緩和層として機能する。
【０３０１】
前記支持基板１１への第１の半導体素子２１の実装がなされると、当該支持基板１１に於いてはボンディングステージ９１の凹部９３に於いて、撓んだ形状を維持した状態をもって、第１の接着剤４１が硬化する。かかる第１の接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介した第１の半導体素子２１と支持基板１１との接続は維持される。
【０３０２】
次いで、ボンディングツール８６の吸引を解除し、ボンディングツール７５を上昇させる（矢印Ｑ）。（図２５（ｈ）参照）
しかる後、支持基板１１の他方の主面（裏面）に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図８に示す半導体装置４００が形成される。
【０３０３】
この様に、本実施の形態に於ける製造方法にあっては、ボンディングツール８６による支持基板１１に対する加圧が、凹部９３を具備して当該支持基板１１を支持するボンディングステージ９１上に於いて、当該支持基板１１に対しフリップチップ実装される第１の半導体素子２１、当該支持基板１１にフェイスアップ状態をもって実装された第２の半導体素子３１ならびに当該第２の半導体素子３１を覆う封止樹脂６２を介して行われる。これにより、当該支持基板１１は、前記凹部９３上に於いて局所的に加圧される。
【０３０４】
また、当該支持基板１１は、ボンディングツール８６から第１の半導体素子２１、第２の半導体素子３１ならびに当該第２の半導体素子３１を覆う封止樹脂６２を介して伝導される熱により局所的に加熱される。この結果、当該支持基板１１は、ボンディングステージ９１の凹部９３内に於いて局所的に伸長し、撓みを生じる。
【０３０５】
即ち、かかる局所的加圧ならびに加熱によって生ずる支持基板１１の局所的な伸長及び撓みによって、当該支持基板１１には、前記第２の半導体素子３１を含む樹脂封止部を受容することが可能な凹部Ｓが形成される。かかる凹部Ｓは、第２の半導体素子３１ならびに当該第２の半導体素子３１を覆う封止樹脂６２をその厚さ方向に受容することから、当該支持基板１１上に第２の半導体素子３１、当該第２の半導体素子３１を覆う封止樹脂６２ならびに第１の半導体素子２１が積層状態をもって配置される状態であっても、実質的に第２の半導体素子３１ならびに第２の半導体素子３１を覆う封止樹脂６２の全厚さに相当する厚さ（高さ）の増加がもたらされない。
【０３０６】
即ち、本実施の形態に於ける製造方法にあっては、第１の半導体素子２１及び第２の半導体素子３１という複数の半導体素子を具備し、且つ薄型化及び小形化が要求される半導体装置を、簡易な工程で製造することができ、製造コスト化の低下を図ることができる。
【０３０７】
更に、ボンディングツール８６を、その高さ位置を制御しながら降下して第１の半導体素子２１に形成された外部接続端子２４を、支持基板１１の第１の電極端子１２に接触させ、その後、ボンディングツール８６の荷重を制御して外部接続端子２４に荷重を付与しているため、該荷重により確実に支持基板１１の第１の電極端子１２に接続することができる。よって、接続信頼性の高い実装構造を得ることができる。
【０３０８】
尚、本製造方法に於いても、ボンディングステージ９１に配設された凹部９３の底面に吸引機構に接続された吸引孔９４を配設し、当該凹部９３内を排気して減圧しつつ、支持基板１１上に第１の半導体素子２１をフリップチップ実装することができる。
【０３０９】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内に於いて、種々の変形及び変更が可能である。
【０３１０】
以上の説明に関し、更に以下の項を開示する。
（付記１）
支持基板と、
前記支持基板の一方の主面に搭載された第１の半導体素子と、
前記支持基板と前記第１の半導体素子との間に配置された電子部品と、
を具備し、
前記支持基板は、前記第１の半導体素子から離間する方向に変形して形成される凹部を有し、
前記電子部品は、その厚さの少なくとも一部が前記凹部に収容されて搭載されてなることを特徴とする半導体装置。
（付記２）
前記支持基板は、前記第１の半導体素子とは反対側に撓んでおり、
前記凹部は、前記支持基板に撓みにより形成されていることを特徴とする付記１記載の半導体装置。
（付記３）
前記支持基板の前記凹部が形成される部分は、前記支持基板の他の部分と同じ厚さを有することを特徴とする付記１又は２記載の半導体装置。
（付記４）
前記凹部は、前記第１の半導体素子の前記支持基板への対向面よりも小さいことを特徴とする付記１乃至３のいずれか記載の半導体装置。
（付記５）
前記電子部品は、前記第１の半導体素子とは別体の第２の半導体素子であることを特徴とする付記１乃至４のいずれか記載の半導体装置。
（付記６）
前記第１の半導体素子は、外部接続端子を介して前記支持基板にフリップチップ実装され、
前記電子部品の厚さは、前記外部接続端子の高さよりも大きいことを特徴とする付記１乃至５いずれか記載の半導体装置。
（付記７）
前記第１の半導体素子と前記電子部品との間隙に、弾性を有する絶縁層が設けられていることを特徴とする付記６記載の半導体装置。
（付記８）
前記電子部品は、前記支持基板上に実装され、前記支持基板にワイヤボンディング接続され、樹脂封止されていることを特徴とする付記１乃至７いずれか記載の半導体装置。
（付記９）
前記支持基板と前記第１の半導体素子との前記間隙に接着剤が設けられ、前記支持基板と前記第１の半導体素子とは固着されていることを特徴とする付記１乃至９いずれか記載の半導体装置。
（付記１０）
前記支持基板は、加熱により膨張するとともに可撓性を有することを特徴とする付記１乃至１０いずれか記載の半導体装置。
（付記１１）
支持基板の一方の主面に対して、電子部品を、第１の半導体素子を介して押圧し、前記支持基板を前記第１の半導体素子から離間する方向に変形させ、かかる変形により前記支持基板に形成された凹部に前記電子部品の少なくとも一部を収容せしめる工程を具備することを特徴とする半導体装置の製造方法。
（付記１２）
前記電子部品を前記支持基板に押圧するときに、前記支持基板を加熱することを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３）
前記支持基板の一方の主面に前記第１の半導体素子を搭載する工程を具備することを特徴とする付記１１又は１２記載の半導体装置の製造方法。
（付記１４）
前記電子部品は、前記第１の半導体素子とは別体の第２の半導体素子であることを特徴とする付記１１乃至１３いずれか記載の半導体装置の製造方法。
（付記１５）
前記支持基板は、上部に凹部が形成されたステージ上に搭載され、
前記支持基板は、局所的に加熱されると該凹部内に撓むことを特徴とする付記１１記載の半導体装置の製造方法。
（付記１６）
前記ステージに形成された前記凹部の外周部分を画定する端部の断面は、上拡がり状の形状を有することを特徴とする付記１５記載の半導体装置の製造方法。
（付記１７）
前記ステージに形成された前記凹部は、前記支持基板が撓んだときに、前記支持基板の当該撓んだ箇所の下面が当該凹部の底面に接触することができる深さを有することを特徴とする付記１５又は１６記載の半導体装置の製造方法。
（付記１８）
前記第１の半導体素子は、前記第１の半導体素子を吸着保持する治具により加熱され、
前記第１の半導体素子の熱は、前記第１の半導体素子に設けられ前記支持基板と前記第１の半導体素子とを接続する外部接続端子と前記電子部品とを介して、前記支持基板に伝導されることを特徴とする付記１１乃至１７いずれか記載の半導体装置の製造方法。
（付記１９）
前記支持基板は、前記支持基板のガラス転移温度以上の温度に局所的に加熱されることを特徴とする付記１１乃至１８いずれか記載の半導体装置の製造方法。
（付記２０）
支持基板と第１の半導体素子との間に第２の半導体素子を配置する工程と、
前記支持基板を加熱した状態で、前記第２の半導体素子を、前記第１の半導体素子を介して前記支持基板に押圧して、前記支持基板を局所的に撓ませる工程と、
前記支持基板を撓ませた状態で、前記支持基板に前記第１の半導体素子を固着する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【符号の説明】
【０３１１】
１００、２００、３００、４００ 半導体装置
１１ 支持基板
２１，３１ 半導体素子
１４、２３ 外部接続端子
２４、２５、３３ 接着剤
３２ 絶縁層
４１ 受動素子部品
５１ ボンディングワイヤ
５２ 封止樹脂
６０、６５ ボンディングステージ
６２、７５ ボンディングツール
Ｓ 凹部
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に複数の半導体素子、或いは半導体素子と受動素子等の電子部品とを重畳させて支持基板上に実装してなる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の高機能化ならびに小型化に伴い、当該電子機器に搭載される半導体集積回路装置等の半導体装置に対しても、高機能化、高速動作化と共に、より小形化、薄形化ならびに軽量化が求められている。
【０００３】
この為、例えばガラスエポキシ樹脂等の絶縁性樹脂を基材とし、その一方の主面及び／或いは内部に銅（Ｃｕ）等からなる導電層が選択的に配設された印刷配線基板を用い、前記導電層に、半導体集積回路素子（以下、半導体素子と称する）をその主面に配設された凸状（突起状）の外部接続端子を用い、所謂フリップチップ（フェイスダウン）状態をもって接続し、また前記印刷配線基板の他方の主面に形成された電極に球状電極端子等の外部接続端子を配設してなる半導体装置が提案されている。
【０００４】
また、配線基板上に、半導体素子等の電子部品を複数個積層して配設する形態も提案されている。
【０００５】
更に、機能の異なる複数の半導体素子を、それぞれの外部接続端子を介して直接に相互接続する所謂チップオンチップ（ＣＯＣ：Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）構造も提案されている。
【０００６】
一方、半導体素子が収容されたパッケージ（容器）の厚さを減ずるために、印刷配線基板に選択的に開口部を貫通形成し、当該開口部内に、シリコン（Ｓｉ）或いはセラミックなどからなる基板にフリップチップ実装されたチップを収容し、開口部から突出した前記チップを被覆するカップ状カバーを設けてなる半導体装置が提案されている。（特許文献１参照）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−２５０６５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記特許文献１に記載された態様では、印刷配線基板に対し、チップに対応した開口部を貫通形成している。このため、当該印刷配線基板の製造コストが増加し、また、当該印刷配線基板に於ける内部配線の配置に制約を生じて、設計の自由度の低下を招いてしまう。
【０００９】
配線の自由度を高める為に配線層数を増加させると、製造コストが増加し、更に、印刷配線基板の厚さも増加して、印刷配線基板のサイズが大形化してしまう。このため、半導体装置として大形化を招き、小形化、薄形化の要求に対応することができない。
【００１０】
本発明は、上記の点に鑑みてなされたものであり、配線基板などの支持基板上に、複数個の半導体素子或いは半導体素子と電子部品が互いに重畳する状態をもって配置されるも、薄形化、小形化が可能であり、且つその製造コストの増加を招くことの無い半導体装置構造、ならびにその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の実施の形態の一観点によれば、支持基板と、前記支持基板の一方の主面に搭載された第１の半導体素子と、前記支持基板と前記第１の半導体素子との間に配置された電子部品と、を具備し、前記支持基板は、前記第１の半導体素子から離間する方向に変形して形成される凹部を有し、前記電子部品は、その厚さの少なくとも一部が前記凹部に収容されて搭載されてなることを特徴とする半導体装置が提供される。
【００１２】
本発明の実施の形態の別の観点によれば、支持基板の一方の主面に対して、電子部品を、第１の半導体素子を介して押圧し、前記支持基板を前記第１の半導体素子から離間する方向に変形させ、かかる変形により前記支持基板に形成された凹部に前記電子部品の少なくとも一部を収容せしめる工程を具備することを特徴とする半導体装置の製造方法が提供される。
【００１３】
本発明の実施の形態の別の観点によれば、支持基板と第１の半導体素子との間に第２の半導体素子を配置する工程と、前記支持基板を加熱した状態で、前記第２の半導体素子を、前記第１の半導体素子を介して前記支持基板に押圧して、前記支持基板を局所的に撓ませる工程と、前記支持基板を撓ませた状態で、前記支持基板に前記第１の半導体素子を固着する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、複数の半導体素子或いは半導体素子と受動素子など、複数の機能素子を具備するも、薄形化、小形化がなされた半導体装置、及び当該半導体装置を低い製造コストをもって製造することができる製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２】図１に示す第１の半導体素子の回路形成面を示す図である。
【図３】図２に示す第１の半導体素子の回路形成面の変形例を示す図である。
【図４】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図５】図４に示す第１の半導体素子の回路形成面を示す図である。
【図６】図５に示す第１の半導体素子の回路形成面の変形例を示す図である。
【図７】本発明の第３の実施の形態に係る半導体装置の断面図である。
【図８】本発明の第４の実施の形態に係る半導体装置の断面図である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図１１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図１２】ボンディングツールの高さ位置及びボンディングツールの荷重の時間経過を示すグラフである。
【図１３】図１０（ａ）に於いて点線Ａで囲まれた部分の拡大図である。
【図１４】ボンディングステージに形成された凹部の変形例を示す図である。
【図１５】図１０及び図１１に示す工程の変形例を示す図（その１）である。
【図１６】図１０及び図１１に示す工程の変形例を示す図（その２）である。
【図１７】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図１８】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図１９】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図２０】本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図２１】本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図２２】本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図２３】本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図２４】本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図２５】本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について説明する。
【００１７】
先ず、本発明の実施の形態に係る半導体装置の構造について説明し、次いで、当該半導体装置の製造方法について説明する。
【００１８】
［半導体装置］
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置１００の構成を、図１に示す。
【００１９】
当該半導体装置１００にあっては、支持基板１１の一方の主面（上面）上に、第１の半導体集積回路素子（以下、第１の半導体素子と称する）２１が、所謂フリップチップ（フェイスダウン）方式をもって搭載されている。
【００２０】
当該支持基板１１にあっては、前記第１の半導体素子２１の一方の主面（電子回路形成面）と対向する領域が、選択的に、当該第１の半導体素子２１から離間する方向に遠ざけられており、当該第１の半導体素子２１と支持基板１１との間隙が鉛直方向、即ち当該第１の半導体素子２１の主面に垂直な方向に拡大された領域（以下、当該箇所を「凹部Ｓ」と称する）が設けられている。当該凹部Ｓは、支持基板１１の略中央部に位置して設けられている。
【００２１】
そして、当該凹部Ｓ内には、前記第１の半導体素子２１に対し、フリップチップ方式をもって実装・固着された第２の半導体集積回路素子（以下、第２の半導体素子と称する）３１が受容されている。
【００２２】
前記支持基板１１は、配線基板、インターポーザー或いは回路基板とも称され、ガラスエポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、或いはポリイミド等の有機材絶縁性樹脂等を基材とし、その表面及び／或いは内部に銅（Ｃｕ）等からなる配線層が表層配線構造或いは多層配線構造をもって配設されている。
【００２３】
当該支持基板１１は、加熱により膨張すると共に可撓性を生ずるものであれば、常温に於いても可撓性を有するフレキシブル（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）基板の他、所謂リジッド基板であってもよく、例えば厚さが約０．３ｍｍの４層配線構造を有するガラスエポキシ基板を適用することができる。
【００２４】
前述の如く、当該支持基板１１は、その略中央部に於いて、厚さが他の部分と略同一であり、且つ前記第１の半導体素子２１の被搭載面とは反対方向に突出して、その平面形状が略矩形形状（図示せず）を有する凹部Ｓが配設されている。
【００２５】
当該凹部Ｓは、後述する如く、支持基板１１自体の変形（撓み）により形成され、半導体素子或いは受動素子などの機能素子を受容する。
【００２６】
また、当該支持基板１１に於いて、前記第１の半導体素子２１が搭載される主面上には、前記配線層に接続された導電層（図示せず）が選択的に配設され、当該導電層を選択的に覆って、即ち、第１の半導体素子２１の外部接続端子が接続される部位及びその周囲を除いて、ソルダーレジスト層（絶縁樹脂膜）が選択的に被覆されている（図示せず）。当該ソルダーレジスト層に設けられた開口部に於いて、導電層の一部が電極端子１２として表出して配置されている。
【００２７】
前記凹部Ｓは、かかる電極端子１２の配置される箇所よりも内側、即ち当該電極端子１２により囲繞或いは挟まれる領域に対応して配設され、当該凹部Ｓの上部開口幅Ｗ１は、対向する電極端子１２相互間の距離ＷＳよりも小とされている。
【００２８】
一方、当該凹部Ｓの下部（底部）に於ける開口幅Ｗ２は、当該凹部Ｓに受容される第２の半導体素子３１の外形寸法よりも大きなものとされている。
【００２９】
また、当該凹部Ｓの深さＤＳ１は、前記第１の半導体素子２１の外部接続端子２４の高さ及び電極端子１２の厚さと協働して、少なくとも当該凹部Ｓ内に受容される第２の半導体素子３１の有する厚さ、及び当該第２の半導体素子３１と第１の半導体素子２１との間に於いて、当該第２の半導体素子３１と第１の半導体素子２１とを接続する電極３３の高さを吸収することができる深さである。
【００３０】
従って、第１の半導体素子２１の外部接続端子２４の高さ及び電極端子１２の厚さの合計値は、当該凹部Ｓ内に受容される第２の半導体素子３１の有する厚さ及び当該第２の半導体素子３１と第１の半導体素子２１間に配設される電極３３の高さの合計値よりも小さい。
【００３１】
尚、前記支持基板１１上の電極端子１２の表面には、必要に応じて、電解めっき法或いは無電解めっき法により、下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の二層めっき層、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）の三層めっき層が被覆される。当該めっき層に代えて、錫（Ｓｎ）または錫（Ｓｎ）合金等の半田被覆を適用してもよい。
【００３２】
また、前記支持基板１１の他方の主面（裏面）には、選択的に複数個の導電層が配設され、当該導電層（図示せず）には、半田を主体とする球状電極端子からなる外部接続端子１３が配設されている。
【００３３】
当該外部接続端子１３の高さＨは、前記凹部Ｓに対応して形成された支持基板１１の下側表面ＵＳの位置（高さｈ）を越える値（Ｈ＞ｈ）を有する。
【００３４】
前記第１の半導体素子２１ならびに第２の半導体素子３１は、それぞれシリコン（Ｓｉ）等の半導体、或いはガリウム砒素（ＧａＡｓ）等の化合物半導体からなる半導体基板に対して周知の半導体製造プロセス（所謂ウエハープロセス）が適用されて、その一方の主面に電子回路部が形成されている。尚、ここでは、当該電子回路部を構成するトランジスタ等の能動素子及び／或いは容量素子等の受動素子、ならびにこれらの機能素子相互間或いは当該機能素子と電極端子との間を接続する多層配線層及び／或いは再配線層等の図示を省略している。
【００３５】
当該第１の半導体素子２１の厚さは、例えば１００μｍ乃至３００μｍに設定され、また、第２の半導体素子３１の厚さは、例えば２５μｍ乃至２００μｍに設定される。
【００３６】
前記第１の半導体素子２１の支持基板１１への対向面、即ち電子回路形成面に於ける端子パッドの配置構成を、図２に示す。
【００３７】
略矩形形状を有する第１の半導体素子２１の電子回路形成面に於いて、四辺の縁部それぞれに沿って、第１の外部接続用端子パッド２２が複数個、列状に配設されている。
【００３８】
また、当該電子回路形成面の略中央部には、第２の半導体素子３１に於ける電極端子の配置に対応して、第２の外部接続用端子パッド２３が複数個、矩形状に配設されている。
【００３９】
そして、当該第１の半導体素子２１の第１の外部接続用端子パッド２２には、それぞれ凸状の外部接続端子２４が配設され、当該第１の外部接続用端子パッド２２と支持基板１１の電極端子１２は、当該外部接続端子２４を介して機械的・電気的に接続されている。
【００４０】
尚、かかる第１の外部接続用端子パッド２２ならびに第２の外部接続用端子パッド２３は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、又はこれらの合金等をもって形成される。
【００４１】
また、第１の外部接続用端子パッド２２上に配置される凸状の外部接続端子２４は、例えば、金（Ａｕ）、銅（Ｃｕ）、若しくはこれらの合金、又は錫（Ｓｎ）−銀（Ａｇ）半田、或いは錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等の金属から形成される。
【００４２】
凸状の外部接続端子２４として、金（Ａｕ）、銅（Ｃｕ）、又はこれらの合金から構成される金属バンプを適用する場合、当該外部接続端子２４は、例えばワイヤボンディング技術を用いた所謂ボールボンディング法により形成することができる。
【００４３】
また、電解めっき法により、これらの金属バンプを形成することができる。当該めっき法により金属バンプを形成する場合には、第１の外部接続用端子パッド１８上に例えば、チタン（Ｔｉ）／タングステン（Ｗ）、チタン（Ｔｉ）／パラジウム（Ｐｄ）、或いはチタン（Ｔｉ）／ニッケル（Ｎｉ）／パラジウム（Ｐｄ）等の下地金属層（ＵＢＭ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）を形成してもよい。
【００４４】
外部接続端子２４として半田バンプを採用する場合、例えば電解めっき法、転写法、印刷法等により外部接続端子１４を形成することができる。かかる場合、第１の外部接続用端子パッド１８上に、例えばニッケル（Ｎｉ）、チタン（Ｔｉ）／銅（Ｃｕ）／ニッケル（Ｎｉ）、チタン（Ｔｉ）／クロム（Ｃｒ）／銅（Ｃｕ）／ニッケル（Ｎｉ）等の下地金属層（ＵＢＭ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）を形成してもよい。
【００４５】
一方、第２の外部接続用端子パッド２３に対しては、前記第２の半導体素子３１の外部接続端子３３が接続される。
【００４６】
当該第２の半導体素子３１にあっては、略矩形形状を有する電子回路形成面の四辺の縁部それぞれに沿って、複数の外部接続用端子パッド３２が列状に配設されている。そして、当該外部接続用端子パッド３２上には、凸状の外部接続端子３３が配設されている。即ち、当該凸状の外部接続端子３３を介して、第１の半導体素子２１の第２の外部接続用端子パッド２３と、第２の半導体素子３１の外部接続用端子パッド３２が電気的に接続される。
【００４７】
当該第２の半導体素子３１に於ける外部接続用端子パッド３２は、第１の半導体素子２１に於ける第１の外部接続用端子パッド２２及び第２の外部接続用端子パッド２３と同様、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、又はこれらの合金等をもって形成される。
【００４８】
また、当該外部接続用端子パッド３２上に配置される凸状の外部接続端子３３は、第１の半導体素子２１に於ける凸状の外部接続端子２４と同様に、例えば金（Ａｕ）、銅（Ｃｕ）、若しくはこれらの合金、又は錫（Ｓｎ）−銀（Ａｇ）半田、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等の金属から形成される。
【００４９】
尚、外部接続端子３３として、金（Ａｕ）、銅（Ｃｕ）、又はこれらの合金から構成されるバンプを適用する場合、その形成方法として所謂ボールボンディング法又は電解めっき法を適用することができる。また、外部接続端子３３として半田バンプを適用する場合には、その形成方法として電解めっき法、転写法、或いは印刷法等を適用することができる。
【００５０】
更に、前記第２の半導体素子３１に於ける外部接続端子３３が接続される第１の半導体素子２１の第２の外部接続用端子パッド２３の表面には、電解めっき法或いは無電解めっき法により、下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の２層めっき層、又は錫（Ｓｎ）または錫（Ｓｎ）合金等の半田被覆が施されてもよい。
【００５１】
尚、第１の半導体素子２１に於ける凸状の外部接続端子２４を、フリップチップ実装される側の端子である支持基板１１の第１の電極端子１２上に設けてもよく、また第２の半導体素子３１に於ける凸状の外部接続端子３３を、フリップチップ実装される側の端子、即ち、第１の半導体素子２１の第２の外部接続用端子パッド２３上に設けてもよい。
【００５２】
ところで、前記第１の半導体素子２１の主面（電子回路形成面）に配設される第１の外部接続用端子パッド２２ならびに第２の外部接続用端子パッド２３の配置は、図３（ａ）又は図３（ｂ）に示す形態を適用することもできる。
【００５３】
図３（ａ）に示す形態にあっては、第１の外部接続用端子パッド２２は、当該第１の半導体素子２１Ａの電子回路形成面の四辺のうち、互いに対向する一対の二辺に沿って列状に配設されている。一方、第２の外部接続用端子パッド２３は、図２に示す形態と同様に配置されている。
【００５４】
一方、図３（ｂ）に示す形態にあっては、第１の外部接続用端子パッド２２は、第１の半導体素子２１Ｂの電子回路形成面の四辺のそれぞれに沿って複数の列状に配設されている。かかる構成によれば、第１の外部接続用端子パッド２２が複数の列状に配設されていることにより、当該外部接続用端子パッド２２を介して、第１の半導体素子２１から支持基板１１へ熱を伝導し易い。
【００５５】
尚、かかる構成あっては、電子回路形成面の略中央部に於いて、第２の外部接続用端子パッド２３が、格子（グリッド）状に配設されている。
【００５６】
また、当該半導体装置１００にあっては、支持基板１１の主面と、これに対向する第１の半導体素子２１の主面（電子回路形成面）との間には、硬化した第１の接着剤４１が配設され、また第１の半導体素子１２の主面とこれに対向する第２の半導体素子３１の主面（電子回路形成面）との間には、硬化した第２の接着剤４２が配設されている。
【００５７】
当該第１の接着剤４１及び第２の接着剤４２は、フリップチップ方法に応じて適宜選択されるが、例えばエポキシ系樹脂を主体とする材料からなる熱硬化性接着剤を用いることができる。かかる接着剤４１、４２に於いては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）或いはニッケル（Ｎｉ）等の導電性微粒子が添加されてもよい。
【００５８】
この様に、本発明の第１の実施の形態に係る半導体装置１００にあっては、第１の半導体素子２１がフリップチップ方式をもって実装・固着される支持基板１１の、当該第１の半導体素子２１との対向部が選択的に、当該第１の半導体素子２１から離間する方向に突出して、即ち当該第１の半導体素子２１と支持基板１１との間に、当該第１の半導体素子１２の主面に対して垂直な方向に拡大された凹部Ｓが形成されている。
【００５９】
そして、当該凹部Ｓには、第１の半導体素子２１にフリップチップ方式をもって実装・固着された第２の半導体素子３１が受容されている。即ち、当該半導体装置１００は、支持基板１１上に搭載された第１の半導体素子２１ならびに当該第１の半導体素子２１に搭載された第２の半導体素子３１を含む所謂チップオンチップ型構造を有するものの、当該第２の半導体素子３１が、第１の半導体素子２１と支持基板１１との間に於ける凹部Ｓに収容・配置された形態を有する。
【００６０】
従って、当該半導体装置１００にあっては、実質的に第２の半導体素子３１の全ての厚さに相当する厚さの増加がもたらされない。よって、複数の半導体素子をチップオンチップ型構造として組み合わせることにより高機能を有しつつ、より薄形化、小形化された半導体装置を実現することができる。
【００６１】
また、支持基板１１と第１の半導体素子２１との間、ならびに当該支持基板１１と第２の半導体素子３１との間には硬化した接着剤４１が配設され、一方、第１の半導体素子２１と第２の半導体素子３１との間には、硬化した接着剤４２が配設されている。
【００６２】
この為、第１の半導体素子２１の主面（電子回路形成面）と支持基板１１との接続箇所は、接着剤４１により保護され、また当該第１の半導体素子２１の主面と第２の半導体素子３１の主面（電子回路形成面）との接続箇所は、接着剤４２により保護される。従って、接着剤４１により支持基板１１と第１の半導体素子２１との接続が維持され、一方、接着剤４２により第１の半導体素子２１と第２の半導体素子３１との接続が維持されると共に、支持基板１１の撓んだ形状を固定・保持することができる。これにより、高い信頼性を有する半導体装置を実現することができる。
【００６３】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置２００を、図４に示す。図４に於いては、前記図１に於いて示した部位と対応する部位には同じ符号を付し、その説明を省略する。
【００６４】
当該半導体装置２００にあっては、支持基板１１の一方の主面（上面）上に、第１の半導体素子２１がフリップチップ方式をもって実装・固着されている。
【００６５】
当該第１の半導体素子２１は、第１の実施の形態に於ける第１の半導体素子と同様、シリコン（Ｓｉ）等の半導体、或いはガリウム砒素（ＧａＡｓ）等の化合物半導体からなる半導体基板に対して周知の半導体製造プロセス（所謂ウエハープロセス）が適用されて、その一方の主面に電子回路部が形成されている。
【００６６】
そして、当該支持基板１１の、第１の半導体素子２１の一方の主面（電子回路形成面）と対向する領域が、選択的に当該第１の半導体素子２１から離間する方向に突出しており、当該第１の半導体素子２１と支持基板１１との間隙が鉛直方向、即ち当該第１の半導体素子２１の主面に垂直な方向に拡大されて、凹部Ｓが形成されている。当該凹部Ｓは、支持基板１１の略中央部に位置している。
【００６７】
そして、当該半導体装置２００にあっては、前記凹部Ｓ内に於いて、第２の半導体素子３１が、支持基板１１上の電極に対しフリップチップ方式をもって実装・固着されている。
【００６８】
即ち、支持基板１１の凹部Ｓ内に於いて、支持基板１１の導電層の一部として電極端子１４が配設され、当該電極端子１４に第２の半導体素子３１の外部接続端子が接続されている。
【００６９】
当該第２の半導体素子３１の主面（電子回路形成面）に形成された外部接続用端子パッド３２のそれぞれには、凸状の外部接続端子３３が配設され、外部接続用端子パッド３２と前記支持基板１１の電極端子１４は、当該凸状の外部接続端子３３を介して電気的・機械的に接続されている。かかる構成に於いて、前記第１の半導体素子２１の主面に於ける電子回路形成領域の、第２の半導体素子３１への対向部には、選択的に絶縁層２５が配設されている。当該絶縁層２５の配設形態を、図５に示す。
【００７０】
即ち、当該第１の半導体素子２１の電子回路形成面の四辺の近傍に配設された外部接続用端子パッド２２により囲繞される領域に於いて、電子回路形成部上を被覆して、絶縁層２５が配設されている。
【００７１】
当該絶縁層２５は、例えばポリイミド系樹脂、シリコン系樹脂、或いはエポキシ系樹脂を主体とする材料から選択され、弾性を有する。そして、その厚さは、例えば１μｍ乃至１５μｍに設定される。
【００７２】
当該絶縁層２５を配設することにより、第１の半導体素子２１と第２の半導体素子３１との間を確実に絶縁分離することができ、両半導体素子の接触による誤動作を防止することができる。
【００７３】
また、当該絶縁層２５が弾性を有することにより、半導体装置２００の製造工程に於いて、第１の半導体素子２１を支持基板１１にフリップチップ実装する際に印加される荷重によって第１の半導体素子２１の電子回路形成部が破損することを防止することができる。即ち、絶縁層２５は、第１の半導体素子２１をフリップチップ実装する際、当該支持基板１１に搭載されている第２の半導体素子３１により、第１の半導体素子２１に作用する応力を緩和して、当該第１の半導体素子２１の主面（電子回路形成面）の破壊を防止する応力緩和層として機能する。
【００７４】
尚、第１の半導体素子２１の主面に於ける外部接続用端子パッド２２ならびに絶縁層２５の配置として、図６（ａ）或いは図６（ｂ）に示す形態を適用することもできる。
【００７５】
即ち、図６（ａ）に示す例では、第１の半導体素子２１Ｃの主面の外周を構成する四辺のうち互いに対向する二辺の近傍に、外部接続用端子パッド２２が当該二辺に沿って列状に配設されている。そして対向して形成された外部接続用端子パッド２２の間に、絶縁層２５が配設されている。
【００７６】
一方、図６（ｂ）に示す例では、第１の半導体素子２１Ｄの主面の外周を構成する四辺それぞれの近傍に、外部接続用端子パッド２２−１、２２−２が複数列状に配設されている。そして対向して形成された外部接続用端子パッド２２−２の間に、絶縁層２５が配設されている。
【００７７】
尚、前記図４に示す形態にあっては、第１の半導体素子２１の主面（電子回路形成面）上に絶縁層２５が配設されているが、当該絶縁層２５を第１の半導体素子２１に対向して位置する第２の半導体素子３１の第２の主面（裏面、電子回路非形成面）上に配設してもよい。
【００７８】
そして、第１の半導体素子２１の主面と支持基板１１との間には、硬化した第１の接着剤４１が配設され、また第２の半導体素子３１の主面と支持基板１１との間には、硬化した第２の接着剤４３が配設されている。当該第２の接着剤４３は、フリップチップ方式に応じて適宜選択されるが、第１の接着剤４１と同様に、熱硬化性接着剤から選択される。尚、前記支持基板１１の他方の主面（裏面）に配設された導電層（図示せず）には、球状電極端子からなる外部接続端子１３が配設されている。
【００７９】
当該外部接続端子１３の高さは、前記凹部Ｓに対応して形成された支持基板１１の下側表面ＵＳの位置（高さ）を越える値を有する。
【００８０】
この様に、本発明の第２の実施の形態に係る半導体装置２００にあっては、第１の半導体素子２１がフリップチップ方式をもって実装・固着される支持基板１１の、当該第１の半導体素子２１への対向部が選択的に、当該第１の半導体素子２１と離間する方向に変形し、当該第１の半導体素子２１と支持基板１１との間が、当該第１の半導体素子２１の主面に対して垂直な方向に拡大された凹部Ｓが形成されている。
【００８１】
そして、当該凹部Ｓに於いて、支持基板１１に対し、フリップチップ方式をもって第２の半導体素子３１が実装・固着され、前記第１の半導体素子２１は、当該第２の半導体素子３１に重畳して搭載されている。
【００８２】
即ち、当該半導体装置２００は、支持基板１１上に搭載された第１の半導体素子２１ならびに第２の半導体素子３１を含み、当該第２の半導体素子３１が、第１の半導体素子２１と支持基板１１との間に於ける凹部Ｓに収容・配置された形態を有する。
【００８３】
従って、当該半導体装置２００にあっては、支持基板１１上に二つの半導体素子が重畳して配置されるにも関わらず、実質的に第２の半導体素子３１の全ての厚さに相当する厚さの増加がもたらされない。よって、複数の半導体素子を組み合わせることにより高機能を有しつつ、より薄形化、小形化された半導体装置を実現することができる。
【００８４】
また、第１の半導体素子２１と支持基板１１との間には、接着剤４１が配設され、一方、第２の半導体素子３１と支持基板１１との間には、接着剤４３が配設されている。即ち、第１の半導体素子２１の主面（回路形成面）と支持基板１１との接続箇所は、接着剤４１により封止されて保護されており、また、第２の半導体素子３１の主面（回路形成面）と支持基板１１との接続箇所は、接着剤４３により封止されて保護されている。
【００８５】
これにより、接着剤４１により支持基板１１と第１の半導体素子２１との接続が維持され、一方、接着剤４３により支持基板１１と第２の半導体素子３１との接続が維持されると共に、支持基板１１の撓んだ形状が維持される。
【００８６】
更に、第１の半導体素子２１と第２の半導体素子３１との間に、絶縁層２５を配設することにより、これらの半導体素子間は確実に分離され、両者の接触による誤動作が防止される。もって、より高い信頼性を有する半導体装置を実現することができる。
【００８７】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置３００を、図７に示す。
【００８８】
図７に於いては、前記図１或いは図４に於いて示した部位に対応する部位には同じ符号を付し、その説明を省略する。
【００８９】
当該半導体装置３００にあっては、支持基板１１の一方の主面（上面）上に、半導体素子２１がフリップチップ方式をもって実装・固着されている。
【００９０】
そして、当該支持基板１１の、半導体素子２１の一方の主面（電子回路形成面）と対向する領域が、選択的に当該半導体素子２１から離間する方向に突出しており、当該半導体素子２１と支持基板１１との間隙が鉛直方向、即ち当該半導体素子２１の主面に垂直な方向に拡大された凹部Ｓが形成されている。当該凹部Ｓは、支持基板１１の略中央部に位置している。
【００９１】
そして、当該半導体装置３００にあっては、前記凹部Ｓ内に於いて、複数の受動素子５１が、支持基板１１上の電極端子１５に接続されて実装されている。
【００９２】
即ち、支持基板１１の凹部Ｓ内に於いて、支持基板１１の導電層の一部として電極端子１５が配設され、当該電極端子１５に受動素子５１の電極が導電部材５２を介して接続されている。
【００９３】
当該受動素子５１は、板状又は柱状をなす所謂チップ部品であり、例えば、バイパスコンデンサとして機能する容量素子、ノイズフィルタとして機能するインダクタ、或いは抵抗素子などが該当する。当該受動素子５１は、絶縁性の素体部５１ａ及び当該素体部５１ａの両端部又は一主面上に配設された複数の電極端子５１ｂを具備する。当該受動素子５１は、半導体素子２１の回路構成、規模等に対応して適宜選択され、また、接続される半導体素子２１の電極端子にできるだけ近接するように、電極端子１５の位置、方向が選択される。
【００９４】
当該受動素子５１の電極端子５１ｂと支持基板１１の電極端子１５は、導電部材５２を介して電気的に接続されている。当該導電部材５２として、例えばエポキシ系樹脂又はシリコン系樹脂等に、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、若しくはカーボンブラック等の導電性微粒子を含有した導電性接着剤、又は錫（Ｓｎ）−銀（Ａｇ）半田、若しくは錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等の半田材料が適用される。
【００９５】
尚、前記支持基板１１の他方の主面（裏面）に配設された導電層（図示せず）には、球状電極端子からなる外部接続端子１３が配設されている。
【００９６】
当該外部接続端子１３の高さは、前記凹部Ｓに対応して形成された支持基板１１の下側表面ＵＳの位置（高さ）を越える値を有する。
【００９７】
この様に、本発明の第３の実施の形態に係る半導体装置３００にあっては、半導体素子２１がフリップチップ方式をもって実装・固着される支持基板１１の、当該半導体素子２１との対向部が選択的に、当該半導体素子２１とから離間する方向に突出し、当該半導体素子２１と支持基板１１との間が、当該半導体素子２１の主面に対して垂直な方向に拡大された凹部Ｓが形成されている。
【００９８】
そして、当該凹部Ｓに於いて、支持基板１１に対し受動素子５１が実装され、前記半導体素子２１は、当該受動素子５１に重畳して搭載されている。即ち、当該半導体装置３００は、支持基板１１上に搭載された半導体素子２１ならびに受動素子５１を含み、当該第受動素子５１が、半導体素子２１と支持基板１１との間に於ける凹部Ｓに収容・配置された形態を有する。
【００９９】
従って、当該半導体装置３００にあっては、支持基板１１上に半導体素子と受動素子が重畳して配置されるにも関わらず、実質的に受動素子５１の全厚さ（高さ）に相当する厚さの増加がもたらされない。よって、半導体素子と受動素子を組み合わせることによって動作の安定性を高めつつ、より薄形化、小形化された半導体装置を実現することができる。
【０１００】
また、半導体素子２１と支持基板１１との間には、接着剤４１が配設されている。即ち、半導体素子２１の主面（回路形成面）と支持基板１１との接続箇所ならびに受動素子５１は、当該接着剤４１により被覆され、保護される。これにより、接着剤４１により支持基板１１と半導体素子２１との接続、ならびに支持基板１１と受動素子５１との接続が維持されると共に、支持基板１１の撓んだ形状が維持される。もって、高い信頼性を有する半導体装置を実現することができる。
【０１０１】
（第４の実施の形態）
本発明の第４の実施の形態に係る半導体装置４００を、図８に示す。
【０１０２】
図８に於いても、前記図１、図４等に於いて示した部位に対応する部位には同じ符号を付し、その説明を省略する。
【０１０３】
当該半導体装置４００にあっては、支持基板１１の一方の主面（上面）上に、第１の半導体素子２１がフリップチップ方式をもって実装・固着されている。
【０１０４】
そして、当該支持基板１１の、第１の半導体素子２１の一方の主面（電子回路形成面）と対向する領域が、選択的に当該第１の半導体素子２１から離間する方向に突出しており、当該第１の半導体素子２１と支持基板１１との間隙が鉛直方向、即ち当該第１の半導体素子２１の主面に垂直な方向に拡大された凹部Ｓが形成されている。当該凹部Ｓは、支持基板１１の略中央部に位置している。
【０１０５】
そして、当該半導体装置４００にあっては、前記凹部Ｓ内に於いて、第２の半導体素子３１がその一方の主面（電子回路形成面）を上にして、支持基板１１上にダイボンド材６１を介して実装・固着されており、当該第２の半導体素子３１の電極３２はボンディングワイヤ３４を介して、支持基板１１に於ける電極端子１６に接続されている。更に、当該第２の半導体素子２１は、ボンディングワイヤ３４と共に、封止樹脂６２により封止されている。前記ダイボンド材６１は、例えばポリイミド系樹脂又はエポキシ系樹脂等を主体とする材料から構成され、また電極端子１６は電極端子１２と同様の材料から構成される。
【０１０６】
尚、前記第２の半導体素子３１の主面上に配設された外部接続用端子パッド３２の表面には、例えば下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の二層めっき層を無電解めっき法等により形成しておいてもよい。そして、当該第２の半導体素子３１の外部接続用端子パッド３２と支持基板１１の電極端子１６は、例えば金（Ａｕ）、銅（Ｃｕ）等の金属を主体とするボンディングワイヤ３４により接続される。
【０１０７】
また、前記封止樹脂６２は、例えばエポキシ系樹脂を主体とする材料から構成される。
【０１０８】
尚、前記支持基板１１の他方の主面（裏面）に配設された導電層（図示せず）には、球状電極端子からなる外部接続端子１３が配設されている。
【０１０９】
当該外部接続端子１３の高さは、前記凹部Ｓに対応して形成された支持基板１１の下側表面ＵＳの位置（高さ）を越える値を有する。
【０１１０】
この様に、本発明の第４の実施の形態に係る半導体装置４００にあっては、第１の半導体素子２１がフリップチップ方式をもって実装・固着される支持基板１１の、当該第１の半導体素子２１との対向部が選択的に、当該第１の半導体素子２１と離間する方向に突出し、当該第１の半導体素子２１と支持基板１１との間が、当該第１の半導体素子２１の主面に対して垂直な方向に拡大された凹部Ｓが形成されている。
【０１１１】
そして、当該凹部Ｓに於いて、支持基板１１に対し第２の半導体素子３１が所謂フェイスアップ状態をもって実装・固着され、前記第１の半導体素子２１は、当該第２の半導体素子３１に重畳して搭載されている。即ち、当該半導体装置４００は、支持基板１１上に搭載された第１の半導体素子２１ならびに第２の半導体素子３１を含み、当該第２の半導体素子３１が、第１の半導体素子２１と支持基板１１との間に於ける凹部Ｓに収容・配置された形態を有する。
【０１１２】
従って、当該半導体装置４００にあっては、支持基板１１上に二つの半導体素子が重畳して配置されるにも関わらず、実質的に第２の半導体素子３１の全厚さに相当する厚さの増加がもたらされない。よって、複数の半導体素子を組み合わせることにより高機能を有しつつ、より薄形化、小形化された半導体装置を実現することができる。
【０１１３】
また、第１の半導体素子２１と支持基板１１のとの間、ならびに第１の半導体素子２１と第２の半導体素子３１を被覆している封止樹脂６２の上面との間には、硬化した接着剤４１が配設されている。即ち、第１の半導体素子２１の主面（電子回路形成面）と支持基板１１の主面との接続箇所は、接着剤４１により封止され保護されている。
【０１１４】
一方、第２の半導体素子３１の主面（電子回路形成面）と支持基板１１との接続部位は、封止樹脂６２により封止され保護されている。従って、接着剤４１により、支持基板１１と第１の半導体素子２１との接続が維持され、封止樹脂６２により、支持基板１１と第２の半導体素子３１との接続が維持されると共に、支持基板１１の撓んだ形状を固定することができる。もって、高い信頼性を有する半導体装置を実現することができる。
【０１１５】
この様な特徴的構成を有するところの、本発明による半導体装置の製造方法について、以下に述べる。
【０１１６】
［半導体装置の製造方法］
（半導体装置１００の製造方法）
前記本発明の第１の実施の形態に係る半導体装置１００の製造方法について、図９乃至図１４を参照して説明する。
【０１１７】
当該半導体装置１００の製造にあっては、先ず、第２の半導体素子３１を第１の半導体素子２１の一方の主面（電子回路形成面）にフリップチップ（フェイスダウン）実装する。
【０１１８】
当該フリップチップ実装法としては、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、超音波接合法、或いは異方性導電性樹脂を用いた接続法等を適用することができる。
【０１１９】
即ち、本製造方法に於いては、第２の半導体素子３１を、接着剤４２を介在させながら、第１の半導体素子２１の一方の主面（電子回路形成面）上にフリップチップ実装する。この結果、第２の半導体素子３１の一方の主面（電子回路形成面）は、第１の半導体素子２１の一方の主面（電子回路形成面）に対向する。これを、図９を用いて説明する。
【０１２０】
当該フリップチップ実装法にあっては、先ず、ボンディングステージ７１上に、吸着孔７２を介しての真空吸引により、第１の半導体素子２１を、その一方の主面（電子回路形成面）を上面に、即ち当該一方の主面（電子回路形成面）を表出させて、吸着保持する。（図９（ａ）参照）
尚、当該第１の半導体素子２１の一方の主面（電子回路形成面）に於ける第１の外部接続用端子パッド２２には、凸状の外部接続端子２４が予め形成されている。当該外部接続端子２４としては、ワイヤボンディング技術を用いた所謂ボールボンディング法又は電解めっき法により形成される金属バンプ、或いは電解めっき法、転写法、印刷法等により形成される金バンプを用いることができる。
【０１２１】
また、後の工程に於いて第２の半導体素子３１の外部接続端子が接続される第２の外部接続用端子パッド２３の表面には、電解めっき法或いは無電解めっき法により、下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の二層めっき層、又は錫（Ｓｎ）または錫（Ｓｎ）合金等の半田被覆が施されている。
【０１２２】
更に、当該第２の外部接続用端子パッド２２により囲繞された第１の半導体素子２１の表面領域には、エポキシ系樹脂を主体とする熱硬化性材料からなる接着剤４２が選択的に被着されている。
【０１２３】
一方、第２の半導体素子３１は、予め所定の温度に加熱されたボンディングツール（治具）８１に、その他方の主面（裏面、電子回路非形成面）が吸着孔８２を介して、吸着保持される。
【０１２４】
かかる外部接続端子３３としては、ワイヤボンディング技術を用いた所謂ボールボンディング法又は電解めっき法による金属バンプ、或いは、電解めっき法、転写法、印刷法等により、形成される半田バンプが適用される。尚、当該第２の半導体素子３１の厚さ、及び当該第２の半導体素子３１の外部接続用端子パッド３２に配設された外部接続端子３３の有する高さの合計値は、前記第１の半導体素子２１の第１の外部接続用端子パッド２２に形成された外部接続端子２４の高さより大なる厚さ（高さ）を有する。
【０１２５】
かかる第２の半導体素子３１の外部接続端子３３と、前記第１の半導体素子２１の第２の外部接続用端子パッド２３とを対向させ、位置合わせを行う。
【０１２６】
しかる後、前記ボンディングツール８１を降下せしめ、第２の半導体素子３１の外部接続端子３３を第１の半導体素子２１の第２の外部接続用端子パッド２３に押し付け、接触させる。そして、当該ボンディングツール８１により第２の半導体素子３１の外部接続端子２３に所定の荷重を印加して、当該第２の半導体素子３１の外部接続端子２３を第１の半導体素子２１の第２の外部接続用端子パッド２３に接続する。
【０１２７】
この時、前記接着剤４２は、第２の半導体素子３１の下面（電子回路形成面、第１の半導体素子２１への対向面）全域に流動し、当該第２の半導体素子３１と第１の半導体素子２１との間、並びに当該第２の半導体素子３１の側面外周部に至る。
【０１２８】
更にボンディングツール８１からの加熱により、当該接着剤４２を熱硬化せしめる。（図９（ｂ）参照）
これにより、第２の半導体素子３１の、第１の半導体素子２１へのフリップチップ実装がなされる。
【０１２９】
しかる後、前記ボンディングツール８１の吸引を解除して、当該ボンディングツール８１と第２の半導体素子３１を分離する。この為、ボンディングツール８１を上昇させる。（図９（ｃ）参照）
尚、第1の半導体素子２１の第１の外部接続用端子パッド２２への外部接続端子２４の配設工程は、上記第２の半導体素子３１のフリップチップ実装工程がなされた後に実施することもできる。
【０１３０】
次いで、第２の半導体素子３１がフリップチップ実装されてなる第１の半導体素子２１を、支持基板１１上にフリップチップ実装する。
【０１３１】
当該第１の半導体素子２１を、支持基板１１上にフリップチップ実装する工程を、図１０及び図１１に示す。
【０１３２】
此処では、フリップチップ実装法として、第１の半導体素子２１を、接着剤４１を介在させて支持基板１１に熱圧着する方法を用いる。尚、当該フリップチップ実装法としては、第１の半導体素子２１を吸着保持するボンディングツールにより加熱及び加圧を行う限り、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、或いは異方性導電性樹脂を用いた接続法等を用いることができる。
【０１３３】
先ず、ボンディングステージ９１上に、吸着孔９２を介しての真空吸引により、支持基板１１を吸着保持する。（図１０（ａ）参照）
本発明の実施の形態に於ける特徴的構成として、当該ボンディングステージ９１の上面には、凹部９３が選択的に配設されている。当該凹部９３は、前記第２の半導体素子３１が支持基板１１の一部と共に受容されることが可能な平面形状、寸法、ならびに深さを有する。前記支持基板１１の上面には、当該支持基板１１に形成された導電層の一部が第１の電極端子１２として、複数個配設されている。
【０１３４】
そして、当該支持基板１１の上面に於いて、複数個の第１の電極端子１２により囲繞された領域には、エポキシ系樹脂を主体とする熱硬化性材料からなる接着剤４１が被着されている。
【０１３５】
また、当該ボンディングステージ９１は、５０℃乃至１００℃程に加熱されている。
【０１３６】
一方、前述の如く第２の半導体素子３１がフリップチップ実装された第１の半導体素子２１は、その第二の主面（裏面、電子回路非形成面）が、予め所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して吸着・保持される。
【０１３７】
そして、前記第１の半導体素子２１の外部接続端子２４と支持基板１１の第１の電極端子１２とを対向させ、位置合わせを行う。
【０１３８】
この結果、当該第１の半導体素子２１上にフリップチップ実装された第２の半導体素子３１は、その裏面（電子回路非形成面）が、支持基板１１上に被着された接着剤４１に対向した状態とされる。
【０１３９】
かかる位置合わせの後、ボンディングツール８６を降下せしめる（矢印Ｈ）。
【０１４０】
当該ボンディングツール８６の下端面の位置の時間経過を、図１２（ａ）に示し、また当該ボンディングツール８６に接続された荷重センサ（図示せず）により検出される荷重の時間経過を図１２（ｂ）に示す。
【０１４１】
図１２（ａ）及び図１２（ｂ）に於ける時刻Ｔｓは、図１０（ａ）に示す第１の半導体素子２１の外部接続端子２４と支持基板１１の第１の電極端子１２とが位置合わせされた時点を示す。
【０１４２】
前記ボンディングツール８６を降下せしめることにより、第１の半導体素子２１にフリップチップ実装された第２の半導体素子３１の背面（電子回路非形成面）は、接着剤４１を介して支持基板１１に接触する。（図１０（ｂ）参照）
当該接触が生じた時刻を時刻Ｔ０とする。この時、当該第２の半導体素子３１の厚さと当該第２の半導体素子３１の外部接続用端子パッド３２に配設された外部接続端子３３の高さとの合計値が、第１の半導体素子２１の第１の外部接続用端子パッド２２に形成された外部接続端子２４の高さよりも大きく設定されていることから、当該第１の半導体素子２１に於ける外部接続端子２４は支持基板１１上の電極端子１２に接せず、またボンディングツール８６の下端面（支持基板１１への対向面）は、高さＺ１の位置にある。
【０１４３】
これ以降、ボンディングツール８６の下降に伴う押圧力は、当該第１の半導体素子２１、第２の半導体素子３１及び接着剤４２を介して支持基板１１に印可される。
【０１４４】
かかる押圧力により、支持基板１１は、少なくとも第２の半導体素子３１の裏面及びその周囲に位置する部位が、前記ボンディングステージ９１の上部に配設された凹部９３内へ押圧され、伸長する。
【０１４５】
この時、前記ボンディングツール８６は、前述の如く、所定温度に加熱されている。当該ボンディングツール８６からの熱は、第１の半導体素子２１及び外部接続端子２４を介して第２の半導体素子３１に伝導され、当該第２の半導体素子３１に近接する支持基板１１は、局所的に加熱される。かかる加熱により、支持基板１１に於いて、局所的な熱膨張が発生・進行し、当該支持基板１１は、前記ボンディングステージ９１に於ける凹部９３内へ容易に伸長し、撓み始める。
【０１４６】
即ち、図１２（ｂ）に示す様に、ボンディングツール８６による押圧力の印可に伴い、支持基板１１から当該ボンディングツール８６に作用する反発力は一旦上昇するものの、時間の経過と共に、支持基板１１の変形（伸長、撓み）に伴い、反発力は低下していく。同図では、当該反発力の強さが、これに対応する押圧荷重として表示されている。
【０１４７】
尚、支持基板１１に対する加熱は、前記ボンディングツール８６の押圧による当該支持基板１１の伸長をより容易化するものであるが、かかる加熱温度を、支持基板１１のガラス転移温度以上の温度に設定することにより、当該支持基板１１の変形・撓みをより容易なものとすることができる。
【０１４８】
この様な押圧力の印可ならびに加熱により、支持基板１１は、ボンディングステージ９１に於ける凹部９３内に於いて、当該凹部９３の内面に沿う如くして伸長し、撓み生じて、第１の半導体素子２１と支持基板１１との間には、前記第２の半導体素子３１を受容することができる凹部Ｓが形成され始める。
【０１４９】
また、支持基板１１上に被着されていた接着剤４１は、支持基板１１と第２の半導体素子３１との接触により伝導されたボンディングツール８６からの熱により、粘度が低下して流動性が高まり、支持基板１１と第１の半導体素子２１との間に於いて、当該第１の半導体素子２１が支持基板１１に対向する領域全域に押し広げられる。
【０１５０】
そして、ボンディングツール８６を更に降下せしめることにより、第１の半導体素子２１に於ける外部接続端子２４を、支持基板１１上の電極端子１２に接触させる。（位置制御による第１の押圧）
当該接触が生じた時刻を時刻Ｔ１とする。（図１０（ｃ）参照）
このとき、ボンディングツール８６の下端面は、高さＺ２の位置にある。
【０１５１】
第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触することにより、ボンディングツール８６の有する熱は、当該第１の半導体素子２１、第２の半導体素子３１、外部接続端子３３ならびに外部接続端子２４を介して支持基板１１に伝導される。従って、接着剤４１は更に流動し、外部接続端子１２の周囲にまで達する。
【０１５２】
前述の如き第１の半導体素子２１に於ける外部接続端子２４と支持基板１１上の電極端子１２との接触が生じた時点から、第１の半導体素子２１の支持基板１１に対するフリップチップ実装が完了するまで（時刻Ｔ１〜時刻Ｔ３）の間は、前記荷重センサにより検出される荷重を制御する。（荷重制御による第２の押圧）
そして、当該荷重センサにより検出される荷重が、時刻Ｔ２に於いて設定値Ｆに到達するよう制御する。当該設定値Ｆは、第１の半導体素子２１に形成された個々の外部接続端子２４当たり、１０ｇｆ乃至６０ｇｆに設定される。（図１２（ｂ）参照）
当該荷重の印可により、第１の半導体素子２１に形成された外部接続端子２４は、支持基板１１の第１の電極端子１２に接続される。この時、塑性変形を伴う（潰れる）ため、ボンディングツール８６の下端面の位置は、高さＺ２から僅かに降下して、高さＺ３に位置する。（図１１（ｄ）参照）
時刻Ｔ２に於いて設定値に達した荷重は、所定の時刻Ｔ３まで維持される。
【０１５３】
時刻Ｔ２から時刻Ｔ３の間、ボンディングツール８６から第１の半導体素子２１、第２の半導体素子３１、外部接続端子３３ならびに外部接続端子２４を介した伝熱により、支持基板１１は加熱され、被加熱領域は拡大し、支持基板１１の局所的熱膨張は更に進行する。
【０１５４】
その結果、ボンディングステージ９１の凹部９３に於ける支持基板１１の伸長・撓みは進行し、支持基板１１から第２の半導体素子３１を介して第１の半導体素子２１に作用する反発力は減少する。
【０１５５】
また、支持基板１１と第１の半導体素子２１との間に於いて、第１の半導体素子２１の全面領域に押し広げられ外部接続端子２４の周囲にまで達した接着剤４１の熱硬化が進行する。
【０１５６】
尚、ボンディングツール８６による荷重の印可がより有効になされよう、ボンディングステージ９１に於ける吸着孔９２は、支持基板１１に於ける第１の電極端子１２に対する第１の半導体素子２１に於ける外部接続端子２４の接続位置の直下とは異なる位置に配置される。
【０１５７】
時刻Ｔ３に至り、第１の半導体素子２１の、支持基板１１への実装が完了する。（図１１（ｅ）参照）
このとき、当該支持基板１１と前記第２の半導体素子３１の背面との間隔は拡大しており、第２の半導体素子３１を介する支持基板１１から第１の半導体素子２１への反発力は生じない。前記荷重センサにより検出される荷重は設定値Ｆを維持している。
【０１５８】
また、ボンディングツール８６の下端面は、高さＺ３の位置に維持されている。
【０１５９】
そして、支持基板１１が、ボンディングステージ９１の凹部９３に於いて撓んだ形状を有した状態に於いて、接着剤４１は硬化する。これにより、接着剤４１によるアンダーフィリング、即ち、第１の半導体素子２１の回路形成面及び外部接続端子２４の保護、ならびに第１の半導体素子２１と支持基板１１との固着とがなされる。当該接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介しての第１の半導体素子２１と支持基板１１との接続は維持される。
【０１６０】
支持基板１１に対する第１の半導体素子２１の実装がなされと、ボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇させる（矢印Ｉ）。（時刻Ｔｅ、図１１（ｆ）参照）
ボンディングツール８６による加圧の開放、ならびに前記接着剤４１の硬化収縮に伴い、ボンディングステージ９１の凹部９３に於いて、支持基板１１は上方へ僅かに持ち上がり、当該支持基板１１のボンディングステージ９１からの取り出しが容易とされる。
【０１６１】
そして、当該ボンディングステージ９１からの取り出された支持基板１１に対し、外部接続端子を配設する。
【０１６２】
即ち、当該支持基板１１の他方の主面（裏面）に選択的に設けられた導電層（図示せず）に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図１に示す半導体装置１００を形成する。
【０１６３】
この様に、本実施の形態に於ける製造方法にあっては、ボンディングツール８６による支持基板１１に対する加圧が、凹部９３を具備して当該支持基板１１を支持するボンディングステージ９１上に於いて、当該支持基板１１に対しフリップチップ実装される第１の半導体素子２１ならびに当該第１の半導体素子２１に対してフリップチップ実装された第２の半導体素子３１を介して行われる。これにより、当該支持基板１１は、前記凹部９３上に於いて局所的に加圧される。
【０１６４】
また、当該支持基板１１は、ボンディングツール８６から第１の半導体素子２１ならびに第２の半導体素子３１を介して伝導される熱により局所的に加熱される。
【０１６５】
この結果、当該支持基板１１は、ボンディングステージ９１の凹部９３内に於いて、前記第１の半導体素子２１が実装される主面から遠ざかる方向に伸長し、撓みを生じる。即ち、かかる局所的加圧ならびに加熱によって生ずる支持基板１１の局所的な伸長及び撓みによって、当該支持基板１１には、前記第２の半導体素子３１を受容することが可能な凹部Ｓが形成される。かかる凹部Ｓは、第２の半導体素子３１を、その厚さ方向に受容する。
【０１６６】
従って、支持基板１１上に、第１の半導体素子２１及び第２の半導体素子３１の二つの半導体素子が積層状態をもって配置されても、実質的に第２の半導体素子３１の全厚さに相当する厚さ（高さ）の増加がもたらされない。
【０１６７】
即ち、本実施の形態に於ける製造方法にあっては、第１の半導体素子２１及び第２の半導体素子３１という複数の半導体素子を具備し、且つ薄型化及び小型化が要求される半導体装置を、簡易な工程で製造することができ、製造コスト化の低下を図ることができる。
【０１６８】
更に、ボンディングツール８６をその高さ位置を制御しながら降下させ、第１の半導体素子２１に形成された外部接続端子２４を、支持基板１１の第１の電極端子１２に接触させ、その後ボンディングツール８６の荷重を制御して外部接続端子２４に荷重を付与している。従って、かかる荷重により外部接続端子２４を、支持基板１１の第１の電極端子１２に確実に接続することができ、接続信頼性の高い実装構造を得ることができる。
【０１６９】
尚、時刻Ｔ２に於いて、接着剤４１が硬化している場合には、支持基板１１に対する第１の半導体素子２１のフリップチップ実装が完了するため、かかる時点でボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇させてもよい。
【０１７０】
また、支持基板１１に対する第１の半導体素子２１のフリップチップ実装が完了した後に、ポストキュア処理を施して、第２の半導体素子３１と第１の半導体素子２１との間に配設された接着剤４２を硬化させてもよい。
【０１７１】
本発明の発明者は、以下の示す条件の下、本実施の形態に於ける製造方法を用いて、図１に示す半導体装置１００を製造することができた。
【０１７２】
即ち、支持基板１１として、厚さが０．３ｍｍの４層配線構造のガラスエポキシ基板を用いた。かかる基板のガラス転移温度は、ＪＩＳ−Ｃ−６４８１ プリント配線板用銅張積層板試験方法に定められるＴＭＡ法による測定の結果１７０℃乃至１８５℃であった。
【０１７３】
また、第１の半導体素子２１として、大きさが１３×１３ｍｍで、厚さが２００μｍのシリコン半導体素子を用いた。当該第１の半導体素子２１の外部接続端子２４として、金（Ａｕ）ワイヤを用いたボールボンディング法により形成した金（Ａｕ）バンプを８４０個形成した。
【０１７４】
一方、第２の半導体素子３１として、大きさが６×６ｍｍで、厚さが１００μｍのシリコン半導体素子を用いた。当該第２の半導体素子３１の外部接続端子３３として、金（Ａｕ）ワイヤを用いたボールボンディング法により形成した金（Ａｕ）バンプを３８０個形成した。
【０１７５】
そして、前記第１の半導体素子２１を吸着保持するボンディングツール８６の加熱温度を２７０℃乃至３００℃に設定し、支持基板１１を吸着保持するボンディングステージ９１の加熱温度を５０℃乃至１００℃に設定した。また、ボンディングステージ９１に配設される凹部９３は、８．５ｍｍ×８．５ｍｍの矩形形状とし、その深さ（ＤＳ２）を０．２ｍｍに設定した。
【０１７６】
かかる条件の下、本実施の形態に於ける製造方法を用いて、第２の半導体素子３１がフリップチップ実装された第１の半導体素子２１を、支持基板１１にフリップチップ実装した。
【０１７７】
実装時に於ける支持基板１１の到達温度は２００℃乃至２３０℃であり、実装後に於ける支持基板１１の撓み変形による沈み込み量は１３０μｍであった。
【０１７８】
この様な本実施の形態に於ける製造方法に於いて、ボンディングステージ９１に配設される凹部９３の底部ならびにこれに続く内側面（側壁面）の断面形状を、図１３に示す。
【０１７９】
これは、前記図１０（ａ）に於いて、点線Ａにより囲繞された箇所であるが、ここでは支持基板１１の図示を省略している。
【０１８０】
即ち、当該凹部９３の内側面９３ａは、平坦な凹部底面９３ｂから上面に至り、且つ当該凹部９３の内方に向けて凸状を呈する円弧状断面を有する。
【０１８１】
この様な円弧状断面とすることにより、凹部９３は上方に開かれた内側面を有することから、前記支持基板１１が伸長し、撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制、低減することができ、当該支持基板１１に形成されている配線層に損傷を与えることを生じない。
【０１８２】
当該凹部９３の底面９３ｂは平坦であり、またその深さＤＳ２は、前記第２の半導体素子３１がその厚さ方向に受容され、且つ前記支持基板１１が伸長し撓む際、当該支持基板１１の下側表面（第２の主面）が、当該凹部９３の底面に接することができる深さに設定される。これにより、当該支持基板１１の撓み量が制限され、且つ当該支持基板１１の下側表面は平坦面を呈する。
【０１８３】
尚、前記凹部９３の内側面の形状は、図１３に示される形態に限られるものではない。
【０１８４】
例えば、凹部９３の内側面を、その底部より鈍角をもって延びる傾斜面９３ａａとすることもできる。（図１4（a）参照）
また、かかる内側面の傾斜角を途中で変更し、少なくとも二つの傾斜角を有する内側面９３ａｂ−１，９３ａｂ−２とすることもできる。（図１4（b）参照）
また、かかる内側面を、底部から所定の高さまで垂直面９３ａｃ−１とし、これに続く内側面を所定の傾斜角を有する傾斜面９３ａｃ−２とすることもできる。（図１4（c）参照）
更に、かかる内側面を、底部から所定の高さまで垂直面９３ａｄ−１とし、これに続く内側面９３ａｄ−２を円弧状とすることもできる。（図１4（d）参照）
何れの形態にあっても、凹部９３は上方に開かれた内側面を有することから、支持基板１１が伸長し撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制・低減することができ、当該支持基板１１に形成されている配線層に損傷を与えない。
【０１８５】
また、前記図１０及び図１１を参照して説明した実施の形態にあっては、ボンディングステージ９１に配設した凹部９３内に於いて、支持基板１１に対し局所的に機械的に押圧力を加えると共に加熱することにより伸長・撓みを生じさせたが、更に当該凹部９３内へ真空（減圧）吸引することにより、当該支持基板１１の伸長・撓みを促進させることもできる。
【０１８６】
かかる凹部９３内に於ける吸引を伴う処理方法について、図１５及び図１６を参照して説明する。尚、図１５、図１６に示される構成に於いて、前記図１０、図１１で示した部位に対応する部位には同じ符号を付し、その説明を省略する。
【０１８７】
本処理方法に於いては、ボンディングステージ９１に於ける前記凹部９３の底部に、吸引機構（図示せず）に接続された吸引孔９４が配設され、吸引機構を駆動することにより、吸引孔９４を介して凹部９３内を真空吸引（減圧）する。これにより、ボンディングステージ９１上に配置された支持基板１１の半導体素子搭載部は、当該凹部９３内に選択的に吸引される。
【０１８８】
本処理方法に於いては、かかる構造を有するボンディングステージ９１上に、吸着孔９２を介しての吸引により、支持基板１１を保持する。（図１５（ａ）参照）
また、前記凹部９３は、前述の如く、第２の半導体素子３１が、支持基板１１の一部と共に受容されることが可能な平面形状、寸法ならびに深さを有する。当該支持基板１１が載置・固定されたボンディングステージ９１は、５０℃乃至１００℃に加熱される。また、かかる加熱と共に、当該ボンディングステージ９１に於ける凹部９３内を、吸引孔９４を介して排気する。
【０１８９】
前記支持基板１１の上面には、当該支持基板１１に形成された導電層の一部が第１の電極端子１２として、複数個配設されている。
【０１９０】
そして、かかる支持基板１１の上面に於いて、前記複数個の第１の電極端子１２に囲繞された領域には、エポキシ系樹脂を主体とする材料から形成され熱硬化性を有する接着剤４１が被着されている。
【０１９１】
一方、第２の半導体素子３１がフリップチップ実装された第１の半導体素子２１は、その他方の主面（裏面・電子回路非形成面）が、予め所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して吸着・保持される。
【０１９２】
そして、第１の半導体素子２１の外部接続端子２４と支持基板１１の第１の電極端子１２とを対向させ、位置合わせを行う。
【０１９３】
かかる位置合わせの後、その高さ位置を制御しながら、ボンディングツール８６を、第１の半導体素子２１に於ける外部接続端子２４が支持基板１１の第１の電極端子１２に接触するまで、降下せしめる（矢印Ｊ）。（図１５（ｂ）参照、位置制御による第１の押圧）
ボンディングツール８６を降下することにより、第１の半導体素子２１にフリップチップ実装された第２の半導体素子３１の背面（電子回路非形成面）は、先ず接着剤４１を介して支持基板１１に接触する。当該第２の半導体素子３１の厚さは、第１の半導体素子２１の第１の外部接続用端子パッド２２に形成された外部接続端子２４の高さよりも大きく設定されていることから、当該第１の半導体素子２１に於ける外部接続端子２４は支持基板１１上の電極端子１２に接触しない。そして、更にボンディングツール８６を降下することにより、第１の半導体素子２１の外部接続端子２４を支持基板１１上の電極端子１２に接触せしめる。
【０１９４】
これより以降、ボンディングツール８６の下降に伴って生ずる押圧力は、第１の半導体素子２１、第２の半導体素子３１及び接着剤４１を介して支持基板１１に印可される。
【０１９５】
即ち、かかる押圧力により、支持基板１１は、少なくとも第２の半導体素子３１の搭載部及びその周囲が、前記凹部９３内へ押圧され、伸長する。
【０１９６】
また、この時、第１の半導体素子２１を吸着保持するボンディングツール８６は、前述の如く、所定温度に加熱されている。当該ボンディングツール８６からの熱は、第１の半導体素子２１及び外部接続端子２４を介して第２の半導体素子３１に伝導され、当該第２の半導体素子３１に近接する支持基板１１部分は、局所的に加熱される。かかる加熱により、支持基板１１に於いては、局所的な熱膨張が発生・進行する。従って、当該支持基板１１は、前記押圧力による伸長と共に、局所的な加熱による局所的な熱膨張により、前記凹部７０内へ容易に伸長し、撓み始める。
【０１９７】
本処理方法に於いては、かかる加圧、加熱と共に、ボンディングステージ６５の凹部７０内を排気処理することにより、支持基板１１の伸長、撓みが促進される。
【０１９８】
即ち、凹部７０内を、吸引孔７７を介して吸引駆動により排気することにより、凹部７０内を減圧することができ、支持基板１１に於ける伸長・撓み発生部を吸引することとなり、当該伸長・撓み変形を促進させることができる。また、かかる排気により、凹部７０内の空気が減少することから、当該空気の熱膨張によって支持基板１１の撓み変形が阻害されることも生じない。
【０１９９】
一方、支持基板１１上に被着されていた接着剤４１は、支持基板１１と第２の半導体素子３１との接触により伝導されたボンディングツール８６からの熱により、粘度が低下して流動性が高まり、支持基板１１と第１の半導体素子２１との間に於いて、当該第１の半導体素子２１が支持基板１１に対向する領域の全域に押し広げられる。
【０２００】
そして、第１の半導体素子２１に形成された外部接続端子２４が、支持基板１１の第１の電極端子１２に接触し、接続されて、第１の半導体素子２１の支持基板１１に対するフリップチップ実装がなされる。（図１６（ｃ）参照）
当該外部接続端子２４の電極端子１２への接続がなされる迄は、ボンディングツール８６に接続された荷重センサにより検出される荷重を維持する。（荷重制御による第２の押圧）
支持基板１１に対し第１の半導体素子２１の実装がなされると、当該支持基板１１はボンディングステージ９１の凹部９３内に於いて撓んだ形状を保持し、また接着剤４１は硬化する。当該接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介しての第１の半導体素子２１と支持基板１１との接続は維持される。
【０２０１】
次いで、ボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇せしめる（矢印Ｋ）。（図１６（d）参照）
しかる後、当該支持基板１１の他方の主面（裏面）に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図１に示す半導体装置１００が形成される。この様に、本製造方法に於いては、ボンディングステージ９１に配設された凹部９３の内部を、吸引孔９４を介して排気することにより減圧し、局所的な伸長・撓みが発生・進行する支持基板１１を当該凹部９３内に引張することにより、撓み変形を効率的に進行させることができる。また、かかる排気により、凹部９３内に於ける空気が熱膨張して支持基板１１の撓み変形を阻害することが防止される。よって、支持基板１１に於いて撓み形状を確実に形成することができる。
【０２０２】
（半導体装置２００の製造方法）
前記本発明の第２の実施の形態に係る半導体装置２００の製造方法について、図１７乃至図１９を参照して説明する。尚、図１７乃至図１９に於いては、前記図９乃至図１１で示した部位に対応する部位には同じ符号を付して、その説明を省略する。
【０２０３】
当該半導体装置２００の製造にあっては、先ず、第２の半導体素子３１を支持基板１１にフリップチップ（フェイスダウン）実装する。当該フリップチップ実装にあっては、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、超音波接合法、異方性導電性樹脂を用いた接続法等、種々のフリップチップ実装方法を適用することができる。
【０２０４】
本製造方法にあっては、第２の半導体素子３１を、接着剤４３を介在させながら支持基板１１に熱圧着し、当該支持基板１１にフリップチップ実装する。これを、図１７を用いて説明する。
【０２０５】
当該製造方法に於いては、先ず、支持基板１１を、ボンディングステージ７１上に、吸着孔８１を介しての真空吸引により、その一方の主面（半導体素子搭載面）を表出させて吸着保持する。（図１７（ａ）参照）
当該支持基板１１の主面には、導電層の一部が第１の電極端子１２として複数個表出され、当該第１の電極端子１２により囲繞された領域には、支持基板１１の導電層の一部として第２の電極端子１４が複数個表出している。
【０２０６】
更に、当該第２の電極端子１４により囲繞された領域には、エポキシ系樹脂を主体とする熱硬化性材料からなる第２の接着剤４３が被着されている。
【０２０７】
一方、第２の半導体素子３１は、その他方の主面（裏面、電子回路非形成面）が、所定の温度に加熱されたボンディングツール８１に、吸着孔８２を介して吸着保持されている。
【０２０８】
当該第２の半導体素子３１の外部接続用端子パッド３２には、外部接続端子３３が配設されている。当該外部接続端子３３としては、ワイヤボンディング技術を用いた所謂ボールボンディング法又は電解めっき法により形成される金属バンプ、或いは電解めっき法、転写法、又は印刷法等により形成される半田バンプが適用される。
【０２０９】
そして、第２の半導体素子３１の外部接続端子３３と、支持基板１１の第２の電極端子１４とを対向させ、位置合わせを行う。
【０２１０】
しかる後、ボンディングツール８１を降下せしめ、第２の半導体素子３１の外部接続端子３３を、支持基板１１に於ける第２の電極端子１４に押し付け、接触させる。そして当該ボンディングツール８１により第２の半導体素子３１の外部接続端子３３に所定の荷重を印加し、当該外部接続端子３３を支持基板１１上の第２の電極端子１４に接続する。これと同時に、当該ボンディングツール８１からの加熱により、前記接着剤４３を、第２の半導体素子３１の主面（電子回路形成面、支持基板１１との対向面）全域に流動せしめ、第２の半導体素子３１と支持基板１１との間、更には当該の半導体素子３１の側面外周部に至らしめる。
【０２１１】
そして、当該ボンディングツール８１からの加熱により、接着剤４３を熱硬化せしめる。（図１７（ｂ）参照）
これにより、第２の半導体素子３１の、支持基板１１上へのフリップチップ実装がなされる。
【０２１２】
しかる後、ボンディングツール８１の吸引を解除して、当該ボンディングツール８１を上昇させる。（図１７（ｃ）参照）
次いで、前記支持基板１１に対し、前記第２の半導体素子３１に重畳して、第１の半導体素子２１をフリップチップ実装する。
【０２１３】
当該支持基板１１上へ、第１の半導体素子２１をフリップチップ実装する工程を、図１８乃至図１９に示す。
【０２１４】
此処では、当該フリップチップ実装法として、第１の半導体素子２１を、第１の接着剤４１を介在させつつ支持基板１１上に熱圧着する。当該フリップチップ実装法としては、第１の半導体素子２１を吸着保持するボンディングツールにより加熱及び加圧を行う限り、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、或いは異方性導電性樹脂を用いた接続法等を適用することができる。
【０２１５】
先ず、ボンディングステージ９１上に、吸着孔９２を介して、被処理支持基板１１を吸着保持する。
【０２１６】
本発明の実施の形態に於いても、その特徴的構成として、当該ボンディングステージ９１の上面には凹部９３が選択的に配設されている。
【０２１７】
当該凹部９３は、前記第２の半導体素子３１が、支持基板１１の一部と共に受容されることが可能な平面形状、寸法、ならびに深さを有する。
【０２１８】
そして、支持基板１１は、前記第２の半導体素子３１が凹部９３の略中央部に位置するように、ボンディングステージ６５上に吸着・保持される。当該支持基板１１が搭載されたボンディングステージ６５は、５０℃乃至１００℃に加熱されている。
【０２１９】
尚、前記凹部９３の、底面ならびにこれに続く内側面（側壁面）は、その断面形状が、凹部の底面から上面に至る、且つ当該凹部９３の内方に向けて凸状を有する円弧状とされている。この様な円弧状とすることにより、凹部９３は上方に開かれた内側面を有することから、前記支持基板１１が伸長し撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制・低減することができ、当該支持基板１１に形成されている配線層に損傷を与えることを生じない。
【０２２０】
また、当該凹部９３の底部は平坦であり、その深さは、前記支持基板１１が伸長し撓む際、当該支持基板１１の下側表面が、当該凹部９３の底面に接することができる深さに設定される。これにより、当該支持基板１１の撓み量が制限され、且つ当該支持基板１１の下側表面は平坦面をもって形成される。
【０２２１】
尚、凹部９３の内側面（側壁面）の形状は、上記形態に限られず、前記図１４に示す形態を適用することもできる。
【０２２２】
そして、ボンディングステージ９１上に吸着・保持された支持基板１１の上面に於ける、複数の第１の電極端子１２により囲繞された領域には、第２の半導体素子３１を覆って、例えばエポキシ系樹脂を主体とする熱硬化性材料からなる接着剤４１が被着される。（図１８（ｄ）参照）
かかる接着剤４１の被覆は、前記ボンディングステージ９１上に於いて、第２の半導体素子３１の支持基板１１上へのフリップチップ実装がなされ後に、これに連続して行われても良い。
【０２２３】
一方、第１の半導体素子２１は、その他方の主面（裏面・電子回路非形成面）が、所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して、吸着・保持される。
【０２２４】
また、当該第１の半導体素子２１の第１の外部接続用端子パッド２２には、凸状の外部接続端子２４が配設されている。
【０２２５】
そして、当該第１の半導体素子２１の電子回路形成面であって、第１の外部接続用端子パッド２２に囲繞された領域には、例えばポリイミド系樹脂、シリコン系樹脂、又はエポキシ系樹脂を主体とする材料から適宜選択された、弾性を有する絶縁層２５が配設されている。当該絶縁層２５の厚さは、１μｍ乃至１５μｍに設定される。
【０２２６】
次いで、第１の半導体素子２１の外部接続端子２４と、前記支持基板１１の第１の電極端子１２とを対向させ、位置合わせを行う。
【０２２７】
この時、当該第１の半導体素子２１は、前記第２の半導体素子２１上に位置し、その主面（電子回路形成面）は、第２の半導体素子３１の裏面（電子回路非形成面）と対向する。そして、第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触するまで、ボンディングツール８６を、その高さ位置を制御しながら降下せしめる（矢印Ｌ）。（図１８（ｅ）参照）（位置制御による第１の押圧）
これにより、第１の半導体素子２１の外部接続端子２４には、ボンディングツール７５により所定の荷重が印加され、当該第１の半導体素子２１の外部接続端子２４は、支持基板１１の電極端子１２に接続される。この時、同時に、当該第１の半導体素子２１は、その表面に配設された絶縁層２５を介して第２の半導体素子３１の裏面を押圧する。
【０２２８】
従って、ボンディングツール７５の下降に伴う押圧力は、当該第１の半導体素子２１、第２の半導体素子３１及び接着剤４１を介して支持基板１１に印可される。
【０２２９】
即ち、かかる押圧力により、支持基板１１は、少なくとも第２の半導体素子３１搭載部及びその周囲が、前記ボンディングステージ９１に於ける凹部９３内へ押圧され、伸長する。
【０２３０】
また、この時、第１の半導体素子２１を吸着保持するボンディングツール８６は、所定温度に加熱されている。
【０２３１】
当該ボンディングツール８６に於ける熱は、第１の半導体素子２１及び第２の半導体素子３１を介して、支持基板１１に伝導される。従って、支持基板１１は局所的に加熱され、局所的な熱膨張が発生・進行し、当該支持基板１１は、前記凹部９３内に容易に伸長し、撓む。
【０２３２】
また、更に、支持基板１１上に配設されている前記接着剤４１は、支持基板１１と第２の半導体素子３１との接触により伝導されたボンディングツール８６からの熱により、粘度が低下し、その流動性が向上する。よって、当該接着剤４１は、支持基板１１と第１の半導体素子２１との間に於いて、第１の半導体素子２１の全面領域に押し広げられ、流動し、且つ熱硬化が進行する。
【０２３３】
尚、第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触し、更に当該第１の半導体素子２１の支持基板１１に対するフリップチップ実装が完了する迄、荷重センサ（図示せず）により検出される荷重を制御する。（図１９（ｆ）参照）（荷重制御による第２の押圧）
前述の如く、第１の半導体素子２１の電子回路形成面上に配設された絶縁層２５は弾性を有する。従って、フリップチップ実装がなされる際、第１の半導体素子２１の電子回路形成面に荷重が印可されても、当該電子回路形成面に損傷などが生ずることが防止される。即ち、当該絶縁層２５は、第１の半導体素子２１が、第２の半導体素子３１に重畳して支持基板１１上にフリップチップ実装される際、第２の半導体素子３１の裏面などから第１の半導体素子２１の電子回路形成面に作用する応力を緩和する応力緩和層として機能する。
【０２３４】
前記支持基板１１への第１の半導体素子２１の実装がなされると、当該支持基板１１に於いてはボンディングステージ９１の凹部９３に於いて、撓んだ形状を維持した状態をもって、接着剤４１は硬化する。かかる接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介しての第１の半導体素子３１と支持基板１１との接続は維持される。
【０２３５】
次いで、ボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇させる（矢印Ｍ）。（図１９（ｇ）参照）
しかる後、支持基板１１の他方の主面（裏面）に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図４に示す半導体装置２００が形成される。
【０２３６】
この様に、本実施の形態に於ける製造方法にあっては、ボンディングツール８６による支持基板１１に対する加圧が、凹部９３を具備して当該支持基板１１を支持するボンディングステージ９１上に於いて、当該支持基板１１に対しフリップチップ実装される第１の半導体素子２１、ならびに同様に支持基板１１に対してフリップチップ実装された第２の半導体素子３１を介して行われる。これにより、当該支持基板１１は、前記凹部９３上に於いて局所的に加圧される。また、当該支持基板１１は、ボンディングツール８６から第１の半導体素子２１ならびに第２の半導体素子３１を介して伝導される熱により局所的に加熱される。
【０２３７】
この結果、当該支持基板１１は、ボンディングステージ９１の凹部９３内に於いて、伸長し、撓みを生じる。即ち、かかる局所的加圧ならびに加熱によって生ずる支持基板１１の局所的な伸長及び撓みによって、当該支持基板１１には、第２の半導体素子３１を受容することが可能な凹部Ｓが形成される。かかる凹部Ｓは、第２の半導体素子３１をその厚さ方向に受容することから、当該支持基板１１上に第２の半導体素子３１を含む二つの半導体素子が積層状態をもって配置される状態であっても、実質的に第２の半導体素子３１の全厚さに相当する厚さ（高さ）の増加がもたらされない。
【０２３８】
即ち、本実施の形態に於ける製造方法にあっては、第１の半導体素子２１及び第２の半導体素子３１という複数の半導体素子を具備し、且つ薄型化及び小型化が要求される半導体装置を、簡易な工程で製造することができ、製造コスト化の低下を図ることができる。
【０２３９】
更に、ボンディングツール８６を、その高さ位置を制御しながら降下せしめ第１の半導体素子２１に配設された外部接続端子２４を、支持基板１１上の第１の電極端子１２に接触させ、その後、当該ボンディングツール８６の荷重を制御して外部接続端子２４に荷重を付与する。この様な加圧・荷重の印可により、当該外部接続端子２４は支持基板１１の第１の電極端子１２に確実に接続され、接続信頼性の高い実装構造を得ることができる。
【０２４０】
尚、支持基板１１に対する第２の半導体素子３１のフリップチップ実装の完了後、ポストキュア処理を施して、第２の半導体素子３１と支持基板１１との間に配設された接着剤４３の硬化を行ってもよい。
【０２４１】
また、本製造方法に於いても、ボンディングステージ９１に配設された凹部９３の底部に、吸引機構に接続された吸引孔９４を配設し、当該凹部９３内を排気して減圧しつつ、支持基板１１上に第１の半導体素子２１をフリップチップ実装することができる。
【０２４２】
（半導体装置３００の製造方法）
前記本発明の第３の実施の形態に係る半導体装置３００の製造方法について、図２０乃至図２２を参照して説明する。尚、図２０乃至図２２に於いては、前記図９乃至図１１で示した部位に対応する部位には同じ符号を付して、その説明を省略する。
【０２４３】
当該半導体装置３００の製造にあたっては、予め支持基板１１上の第２の電極端子１５に、受動部品５１を接続する。かかる実装工程を図２０に示す。
【０２４４】
即ち、その一方の主面に、導電層の一部が第１の電極端子１２として複数個配設され、当該第１の電極端子１２により囲繞された領域に、第２の電極端子１５が複数個配設された支持基板１１が形成される。（図２０（ａ）参照）
そして、当該第の電極端子１５には、例えば銀（Ａｇ）ペースト樹脂を、メタルマスクを用いた印刷法により被着することにより導電部材５２を配設する。（図２０（ｂ）参照）
当該銀（Ａｇ）ペースト樹脂の被着は、当該銀（Ａｇ）ペースト樹脂をノズルから吐出させる方法を適用してもよい。尚、当該導電部材５２としては、銀（Ａｇ）ペースト樹脂の他、エポキシ系樹脂又はシリコン系樹脂等に、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、若しくはカーボンブラック等の導電性微粒子を含有させた導電性接着剤、又は錫（Ｓｎ）−銀（Ａｇ）半田若しくは錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等の半田を適用することもできる。
【０２４５】
次いで、所謂チップマウンター等を用い、所望の受動部品５１を、前記導電部材５２を介して、支持基板１１上の第２の電極端子１５に実装・固着する。（図２０（ｃ）参照）
当該受動部品５１は、板状又は柱状を呈する所謂チップ部品であり、バイパスコンデンサとして機能する容量素子、ノイズフィルタとして機能するインダクタ素子、或いは抵抗素子などであって、半導体素子２１の回路構成、機能に対応して選択される。当該受動部品５１は、絶縁性の素体部５１ａ及び当該素体部５１ａの両端或いは一主面上に設けられた複数個の電極端子５１ｂを具備する。
【０２４６】
即ち、当該受動部品５１の電極端子５１ｂと支持基板１１の第２の電極端子１５は、導電部材５２を介して電気的・機械的に接続される。
【０２４７】
しかる後、オーブン等による加熱又は紫外線の照射等により、前記導電部材５２を硬化せしめ、支持基板１１への受動素子部品５１の実装がなされる。（図２０（ｄ）参照）
本製造方法にあっては、この様に受動部品５１が実装された支持基板１１上に、半導体素子２１をフリップチップ実装する。
【０２４８】
当該半導体素子２１を、支持基板１１上にフリップチップ実装する工程を図２１及び図２２に示す。
【０２４９】
此処では、当該フリップチップ実装法として、半導体素子２１を、第１の接着剤４１を介在させつつ支持基板１１上に熱圧着する方法を用いる。当該フリップチップ実装法としては、半導体素子２１を吸着保持するボンディングツールにより加熱及び加圧を行う限り、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、或いは異方性導電性樹脂を用いた接続法等を適用することができる。
【０２５０】
先ず、ボンディングステージ９１上に、吸着孔９２を介して、被処理支持基板１１を吸着保持する。
【０２５１】
本発明の実施の形態に於ける特徴的構成として、当該ボンディングステージ９１の上面には凹部９３が配設されている。当該凹部９３は、前記受動部品５１が、支持基板１１の一部と共に受容されることが可能な平面形状、寸法、ならびに深さを有する。
【０２５２】
前記支持基板１１は、受動部品５１が当該凹部９３の略中央部に位置するように、ボンディングステージ６５上に吸着・保持される。当該支持基板１１が搭載されたボンディングステージ６５は、５０℃乃至１００℃に加熱されている。
【０２５３】
尚、前記凹部９３の、底面ならびにこれに続く内側面（側壁面）は、その断面形状が、凹部の底面から上面に至る、且つ当該凹部９３の内方に向けて凸状を有する円弧状とされている。この様な円弧状とすることにより、凹部９３は上方に開かれた内側面を有することから、前記支持基板１１が伸長し撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制・低減することができ、当該支持基板１１に形成されている配線層に損傷を与えることを生じない。
【０２５４】
また、当該凹部９３の底部は平坦であり、その深さは、前記支持基板１１が伸長し撓む際、当該支持基板１１の下側表面が、当該凹部９３の底面に接することができる深さに設定される。これにより、当該支持基板１１の撓み量が制限され、且つ当該支持基板１１の下側表面は平坦面をもって形成される。
【０２５５】
尚、凹部９３の内側面（側壁面）の形状は、上記形態に限られず、前記図１４に示す形態を適用することもできる。
【０２５６】
そして、ボンディングステージ９１上に吸着・保持された支持基板１１の上面に於いて、複数の第１の電極端子１２により囲繞された領域に於いては、受動部品５１を覆って、例えばエポキシ系樹脂を主体とする熱硬化性材料からなる第１の接着剤４１が被着される。（図２１（ｅ）参照）
かかる第１の接着剤４１の被覆は、前記ボンディングステージ９１上に於いて、受動部品５１の支持基板１１上への実装がなされ後に、これに連続して行われても良い。
【０２５７】
一方、前記半導体素子２１は、その他方の主面（裏面・電子回路非形成面）が、所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して吸着・保持される。
【０２５８】
尚、当該半導体素子２１の外部接続用端子パッド２２には、凸状の外部接続端子２４が配設されている。
【０２５９】
そして、当該半導体素子２１の電子回路形成面であって、外部接続用端子パッド２２に囲繞された領域には、例えばポリイミド系樹脂、シリコン系樹脂、又はエポキシ系樹脂を主体とする材料から適宜選択された、弾性を有する絶縁層２５が配設されている。当該絶縁層２５の厚さは、１μｍ乃至１５μｍに設定される。
【０２６０】
次いで、当該半導体素子２１の外部接続端子２４と、前記支持基板１１の第１の電極端子１５とを対向させ、位置合わせを行う。
【０２６１】
この時、半導体素子２１は、前記受動部品５１上に位置し、その主面（電子回路形成面）は、受動部品５１と対向する。そして、当該半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触するまで、ボンディングツール８６を、その高さ位置を制御しながら降下せしめる（矢印Ｎ）。（図２１（ｆ）参照）（位置制御による第１の押圧）
これにより、半導体素子２１の外部接続端子２４には、ボンディングツール８６により所定の荷重が印加され、当該半導体素子２１の外部接続端子２４は支持基板１１の電極端子１２に接続される。この時、同時に、当該半導体素子２１は、その表面に配設された絶縁層２５を介して前記受動部品５１を押圧する。
【０２６２】
従って、ボンディングツール８６の下降に伴う押圧力は、当該半導体素子２１、受動部品５１及び第１の接着剤４１を介して支持基板１１に印可される。
【０２６３】
即ち、かかる押圧力により、支持基板１１は、少なくとも受動部品５１搭載部及びその周囲が、前記ボンディングステージ９１に於ける凹部９３内へ押圧され、伸長する。
【０２６４】
また、この時、ボンディングツール８６は、所定温度に加熱されている。
【０２６５】
当該ボンディングツール８６に於ける熱は、半導体素子２１及び受動部品５１を介して、支持基板１１に伝導される。従って、支持基板１１は局所的に加熱され、局所的な熱膨張が発生・進行し、当該支持基板１１は前記凹部９３内に容易に伸長し、撓む。
【０２６６】
一方、前記支持基板１１上に配設されている接着剤４１は、当該支持基板１１と半導体素子２１との接触により伝導されたボンディングツール８６からの熱により、粘度が低下し、その流動性が高まる。この為、当該接着剤４１は、支持基板１１と半導体素子２１との間に於いて、当該半導体素子２１の支持基板１１への対向面全域に押し広げられ、且つ熱硬化が進行する。
【０２６７】
尚、半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触し、更に当該半導体素子２１の支持基板１１に対するフリップチップ実装が完了する迄、荷重センサ（図示せず）により検出される荷重を制御する。（図２２（ｇ）参照）（荷重制御による第２の押圧）
前述の如く、半導体素子２１の電子回路形成面上に配設された絶縁層２５は弾性を有する。従って、フリップチップ実装がなされる際、当該半導体素子２１の電子回路形成面に荷重が印可されても、当該電子回路形成面に損傷などが生ずることが防止される。即ち、当該絶縁層２５は、半導体素子２１が、受動部品５１に重畳して支持基板１１上にフリップチップ実装される際、受動部品５１などから半導体素子２１の電子回路形成面に作用する応力を緩和する応力緩和層として機能する。
【０２６８】
前記支持基板１１への半導体素子２１の実装がなされると、当該支持基板１１に於いてはボンディングステージ９１の凹部９３に於いて、撓んだ形状を維持した状態をもって、接着剤４１は硬化する。かかる接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介した半導体素子２１と支持基板１１との接続は維持される。
【０２６９】
次いで、ボンディングツール８６の吸引を解除し、当該ボンディングツール８６を上昇させる（矢印Ｏ）。（図２２（ｈ）参照）
しかる後、支持基板１１の他方の主面（裏面）に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図７に示す半導体装置３００が形成される。
【０２７０】
この様に、本実施の形態に於ける製造方法にあっては、ボンディングツール８６による支持基板１１に対する加圧が、凹部９３を具備して当該支持基板１１を支持するボンディングステージ９１上に於いて、当該支持基板１１に対しフリップチップ実装される半導体素子２１ならびに当該支持基板１１に実装された受動部品５１を介して行われる。これにより、当該支持基板１１は、前記凹部９３上に於いて局所的に加圧される。また、当該支持基板１１は、ボンディングツール８６から半導体素子２１ならびに受動部品４１を介して伝導される熱により局所的に加熱される。
【０２７１】
この結果、当該支持基板１１は、ボンディングステージ９１の凹部９３内に於いて伸長し、撓みを生じる。即ち、かかる局所的加圧ならびに加熱によって生ずる支持基板１１の局所的な伸長及び撓みによって、当該支持基板１１には、受動部品５１を受容することが可能な凹部Ｓが形成される。かかる凹部Ｓは、受動部品５１をその厚さ方向に受容することから、当該支持基板１１上に受動部品５１ならびに半導体素子２１が積層状態をもって配置される状態であっても、実質的に受動部品５１の全厚さに相当する厚さ（高さ）の増加がもたらされない。
【０２７２】
即ち、本実施の形態に於ける製造方法にあっては、半導体素子２１及び受動部品５１という複数の電子部品を具備し、且つ薄型化及び小型化が要求される半導体装置を、簡易な工程で製造することができ、製造コスト化の低下を図ることができる。
【０２７３】
更に、ボンディングツール８６を、その高さ位置を制御しながら降下して半導体素子２１に形成された外部接続端子２４を、支持基板１１の第１の電極端子１２に接触させ、その後、ボンディングツール８６の荷重を制御して外部接続端子２４に荷重を付与しているため、該荷重により確実に支持基板１１の第１の電極端子１２に接続することができる。よって、接続信頼性の高い実装構造を得ることができる。
【０２７４】
尚、本製造方法に於いても、ボンディングステージ９１に配設された凹部９３の底面に吸引機構に接続された吸引孔９４を配設し、当該凹部９３内を排気して減圧しつつ、支持基板１１上に半導体素子２１をフリップチップ実装することができる。
【０２７５】
（半導体装置４００の製造方法）
前記本発明の第４の実施の形態に係る半導体装置４００の製造方法について、図２３乃至図２５を参照して説明する。尚、図２３乃至図２５に於いても、前記図９乃至図１１で示した部位と対応する部位には同じ符号を付して、その説明を省略する。
【０２７６】
当該半導体装置４００の製造にあたっては、予め、支持基板１１上に第２の半導体素子３１を所謂フェイスアップ状態をもって搭載し、更に当該第２の半導体素子３１を樹脂封止する。かかる実装・封止工程を図２３に示す。
【０２７７】
即ち、その一方の主面に、導電層の一部が第１の電極端子１２として複数個表出され、当該第１の電極端子１２により囲繞された領域に、第４の電極端子１６が複数個表出して配設された支持基板１１が形成される。（図２３（ａ）参照）
次いで、当該支持基板１１上の、前記第４の電極端子１６により囲繞された領域に、ダイボンド材６１を介して、第２の半導体素子３１をその主面（電子回路形成面）を上にして実装・固着する。（図２３（ｂ）参照）
当該第２の半導体素子３１の主面には、電子回路形成部を囲繞する如く、外部接続用端子パッド３２が配設されている。この時、当該第２の半導体素子３１の固着（ダイボンディング）には所謂ダイボンダが用いられ、またダイボンド材６１としては、ポリイミド系樹脂又はエポキシ系樹脂等を主体とする材料が適用される。
【０２７８】
次いで、第２の半導体素子３１の回路形成面に形成された外部接続用端子パッド３２と、支持基板１１に於ける前記第４の電極端子１６との間を、金（Ａｕ）、銅（Ｃｕ）等の金属を主体とするボンディングワイヤ３４により接続する。（図２３（ｃ）参照）
尚、前記第２の半導体素子３１の外部接続用端子パッド３２の表面には、予め、例えば下層から順に、ニッケル（Ｎｉ）／金（Ａｕ）の２層めっき層を、無電解めっき法等により配設しておいてもよい。
【０２７９】
しかる後、トランスファ成形法若しくは圧縮成形法等の樹脂モールド成形法、或いはポッティング法などを適用し、封止用樹脂６２を用いて、第２の半導体素子３１、ボンディングワイヤ３４及び第４の電極端子１６を樹脂封止する。（図２３（ｄ）参照）
封止用樹脂６２としては、例えばエポキシ系樹脂を主体とする材料を適用することができる。
【０２８０】
本製造方法にあっては、この様に第２の半導体素子３１が所謂フェイスアップの状態で実装され、更に当該第２の半導体素子３１がボンディングワイヤ６２などと共に樹脂封止されてなる支持基板１１上に、第１の半導体素子２１をフリップチップ実装する。
【０２８１】
当該第１の半導体素子２１を支持基板１１上にフリップチップ実装する工程を、図２４及び図２５に示す。
【０２８２】
此処では、当該フリップチップ実装法として、第１の半導体素子２１を、第１の接着剤４１を介在させつつ支持基板１１上に熱圧着する方法を用いる。当該フリップチップ実装法としては、第１の半導体素子２１を吸着保持するボンディングツールにより加熱及び加圧を行う限り、接着剤を介在させながら熱圧着する方法、半田付け（ろう付け）による接合法、熱圧着法、或いは異方性導電性樹脂を用いた接続法等を適用することができる。
【０２８３】
先ず、ボンディングステージ９１上に、吸着孔９２を介して、被処理支持基板１１を吸着保持する。
【０２８４】
本発明の実施の形態に於ける特徴的構成として、当該ボンディングステージ９１の上面には凹部９３が配設されている。当該凹部９３は、前述の如く樹脂封止された第２の半導体素子３１が、支持基板１１の一部と共に受容されることが可能な平面形状、寸法、ならびに深さを有する。
【０２８５】
前記支持基板１１は、樹脂封止された第２の半導体素子３１が当該凹部９３の略中央部に位置するように、ボンディングステージ９１上に吸着・保持される。当該支持基板１１が搭載されたボンディングステージ９１は、５０℃乃至１００℃に加熱されている。
【０２８６】
尚、前記凹部９３の、底面ならびにこれに続く内側面（側壁面）は、その断面形状が、凹部の底面から上面に至る、且つ当該凹部９３の内方に向けて凸状を有する円弧状断面を有する。この様な円弧状断面を呈することにより、凹部９３は上方に開かれた内側面を有することから、前記支持基板１１が伸長し撓む際、当該凹部９３の内側面に接しても当該支持基板１１の特定部位に応力が集中することを抑制・低減することができ、当該支持基板１１に形成されている配線層に損傷を与えることを生じない。
【０２８７】
また、当該凹部９３の底部は平坦であり、その深さは、前記支持基板１１が伸長し撓む際、当該支持基板１１の下側表面が、当該凹部９３の底面に接することができる深さに設定される。これにより、当該支持基板１１の撓み量が制限され、且つ当該支持基板１１の下側表面は平坦面をもって形成される。
【０２８８】
尚、凹部９３の内側面（側壁面）の形状は、上記形態に限られず、前記図１４に示す形態を適用することもできる。
【０２８９】
そして、ボンディングステージ９１上に吸着・保持された支持基板１１の上面に於いて、複数の第１の電極端子１２により囲繞された領域に於いては、樹脂封止された第２の半導体素子３１を覆って、例えばエポキシ系樹脂を主体とする熱硬化性材料からなる第１の接着剤４１が被覆される。（図２４（ｅ）参照）
かかる第１の接着剤４１の被覆は、前記ボンディングステージ９１上に於いて、第２の半導体素子３１を含む樹脂封止部の形成がなされ後に、これに連続して行われても良い。
【０２９０】
一方、第１の半導体素子２１は、その他方の主面（裏面・電子回路非形成面）が、所定の温度（２７０℃乃至３００℃）に加熱されたボンディングツール８６に、吸着孔８７を介して吸着・保持される。
【０２９１】
尚、当該第１の半導体素子２１の第１の外部接続用端子パッド２２には、凸状の外部接続端子２４が配設されている。
【０２９２】
そして、当該第１の半導体素子２１の電子回路形成面であって、第１の外部接続用端子パッド２２に囲繞された領域には、例えばポリイミド系樹脂、シリコン系樹脂、又はエポキシ系樹脂を主体とする材料から適宜選択された、弾性を有する絶縁層２５が配設されている。当該絶縁層２５の厚さは、１μｍ乃至１５μｍに設定される。
【０２９３】
次いで、第１の半導体素子２１の外部接続端子２４と、前記支持基板１１の第１の電極端子１２とを対向させ、位置合わせを行う。
【０２９４】
この時、当該第１の半導体素子２１は、前記第２の半導体素子３１を覆う封止樹脂６２上に位置し、その主面（電子回路形成面）は、当該封止樹脂６２と対向する。そして、第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触するまで、ボンディングツール８６を、その高さ位置を制御しながら降下せしめる（矢印Ｐ）。（図２４（ｆ）参照）（位置制御による第１の押圧）
これにより、第１の半導体素子２１の外部接続端子２４には、ボンディングツール８６により所定の荷重が印加され、当該第１の半導体素子２１の外部接続端子２４は支持基板１１の電極端子１２に接続される。この時、同時に、当該第１の半導体素子２１は、その表面に配設された絶縁層２５を介して前記第２の半導体素子３１を覆う封止樹脂６２を押圧する。
【０２９５】
従って、ボンディングツール７５の下降に伴う押圧力は、当該第１の半導体素子２１、第２の半導体素子３１を覆う封止樹脂６２、第２の半導体素子３１及び第１の接着剤４１を介して、支持基板１１に印可される。
【０２９６】
即ち、かかる押圧力により、支持基板１１は、少なくとも第２の半導体素子３１の直下、当該半導体素子３１を覆う封止樹脂６２の直下及びその周囲が、前記ボンディングステージ９１に於ける凹部９３内へ押圧され、伸長する。
【０２９７】
また、この時、第１の半導体素子２１を吸着保持するボンディングツール８６は、所定温度に加熱されている。
【０２９８】
当該ボンディングツール８６に於ける熱は、第１の半導体素子２１、第２の半導体素子３１ならびに当該第２の半導体素子３１を覆う封止樹脂６２を介して、支持基板１１に伝導される。従って、支持基板１１は局所的に加熱され、局所的な熱膨張が発生・進行し、当該支持基板１１は、ボンディングステージ９１に於ける凹部９３内に容易に伸長し、撓む。
【０２９９】
また、更に、支持基板１１上に配設されている第１の接着剤４１は、支持基板１１と第２の半導体素子３１を含む樹脂封止部との接触により伝導されたボンディングツール８６からの熱により、粘度が低下し、その流動性が向上する。よって、当該第１の接着剤４１は、支持基板１１と第１の半導体素子２１との間に於いて、第１の半導体素子２１の支持基板１１への対向面全域に押し広げられ流動し、且つ熱硬化が進行する。
【０３００】
尚、第１の半導体素子２１に於ける外部接続端子２４が、支持基板１１の第１の電極端子１２に接触し、更に当該第１の半導体素子２１の支持基板１１に対するフリップチップ実装が完了する迄、荷重センサ（図示せず）により検出される荷重を制御する。（図２５（ｇ）参照）（荷重制御による第２の押圧）
前述の如く、第１の半導体素子２１の電子回路形成面上に配設された絶縁層２５は弾性を有する。従って、フリップチップ実装がなされる際、第１の半導体素子２１の電子回路形成面に荷重が印可されても、当該電子回路形成面に損傷などが生ずることが防止される。即ち、当該絶縁層２５は、第１の半導体素子２１が、第２の半導体素子３１を含む樹脂封止部に重畳して支持基板１１上にフリップチップ実装される際、第２の半導体素子３１を含む樹脂封止部などから第１の半導体素子２１の電子回路形成面に作用する応力を緩和する応力緩和層として機能する。
【０３０１】
前記支持基板１１への第１の半導体素子２１の実装がなされると、当該支持基板１１に於いてはボンディングステージ９１の凹部９３に於いて、撓んだ形状を維持した状態をもって、第１の接着剤４１が硬化する。かかる第１の接着剤４１の接着力及び硬化収縮力により、外部接続端子２４を介した第１の半導体素子２１と支持基板１１との接続は維持される。
【０３０２】
次いで、ボンディングツール８６の吸引を解除し、ボンディングツール７５を上昇させる（矢印Ｑ）。（図２５（ｈ）参照）
しかる後、支持基板１１の他方の主面（裏面）に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子１３を複数個配設し、前記図８に示す半導体装置４００が形成される。
【０３０３】
この様に、本実施の形態に於ける製造方法にあっては、ボンディングツール８６による支持基板１１に対する加圧が、凹部９３を具備して当該支持基板１１を支持するボンディングステージ９１上に於いて、当該支持基板１１に対しフリップチップ実装される第１の半導体素子２１、当該支持基板１１にフェイスアップ状態をもって実装された第２の半導体素子３１ならびに当該第２の半導体素子３１を覆う封止樹脂６２を介して行われる。これにより、当該支持基板１１は、前記凹部９３上に於いて局所的に加圧される。
【０３０４】
また、当該支持基板１１は、ボンディングツール８６から第１の半導体素子２１、第２の半導体素子３１ならびに当該第２の半導体素子３１を覆う封止樹脂６２を介して伝導される熱により局所的に加熱される。この結果、当該支持基板１１は、ボンディングステージ９１の凹部９３内に於いて局所的に伸長し、撓みを生じる。
【０３０５】
即ち、かかる局所的加圧ならびに加熱によって生ずる支持基板１１の局所的な伸長及び撓みによって、当該支持基板１１には、前記第２の半導体素子３１を含む樹脂封止部を受容することが可能な凹部Ｓが形成される。かかる凹部Ｓは、第２の半導体素子３１ならびに当該第２の半導体素子３１を覆う封止樹脂６２をその厚さ方向に受容することから、当該支持基板１１上に第２の半導体素子３１、当該第２の半導体素子３１を覆う封止樹脂６２ならびに第１の半導体素子２１が積層状態をもって配置される状態であっても、実質的に第２の半導体素子３１ならびに第２の半導体素子３１を覆う封止樹脂６２の全厚さに相当する厚さ（高さ）の増加がもたらされない。
【０３０６】
即ち、本実施の形態に於ける製造方法にあっては、第１の半導体素子２１及び第２の半導体素子３１という複数の半導体素子を具備し、且つ薄型化及び小形化が要求される半導体装置を、簡易な工程で製造することができ、製造コスト化の低下を図ることができる。
【０３０７】
更に、ボンディングツール８６を、その高さ位置を制御しながら降下して第１の半導体素子２１に形成された外部接続端子２４を、支持基板１１の第１の電極端子１２に接触させ、その後、ボンディングツール８６の荷重を制御して外部接続端子２４に荷重を付与しているため、該荷重により確実に支持基板１１の第１の電極端子１２に接続することができる。よって、接続信頼性の高い実装構造を得ることができる。
【０３０８】
尚、本製造方法に於いても、ボンディングステージ９１に配設された凹部９３の底面に吸引機構に接続された吸引孔９４を配設し、当該凹部９３内を排気して減圧しつつ、支持基板１１上に第１の半導体素子２１をフリップチップ実装することができる。
【０３０９】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内に於いて、種々の変形及び変更が可能である。
【０３１０】
以上の説明に関し、更に以下の項を開示する。
（付記１）
支持基板と、
前記支持基板の一方の主面に搭載された第１の半導体素子と、
前記支持基板と前記第１の半導体素子との間に配置された電子部品と、
を具備し、
前記支持基板は、前記第１の半導体素子から離間する方向に変形して形成される凹部を有し、
前記電子部品は、その厚さの少なくとも一部が前記凹部に収容されて搭載されてなることを特徴とする半導体装置。
（付記２）
前記支持基板は、前記第１の半導体素子とは反対側に撓んでおり、
前記凹部は、前記支持基板に撓みにより形成されていることを特徴とする付記１記載の半導体装置。
（付記３）
前記支持基板の前記凹部が形成される部分は、前記支持基板の他の部分と同じ厚さを有することを特徴とする付記１又は２記載の半導体装置。
（付記４）
前記凹部は、前記第１の半導体素子の前記支持基板への対向面よりも小さいことを特徴とする付記１乃至３のいずれか記載の半導体装置。
（付記５）
前記電子部品は、前記第１の半導体素子とは別体の第２の半導体素子であることを特徴とする付記１乃至４のいずれか記載の半導体装置。
（付記６）
前記第１の半導体素子は、外部接続端子を介して前記支持基板にフリップチップ実装され、
前記電子部品の厚さは、前記外部接続端子の高さよりも大きいことを特徴とする付記１乃至５いずれか記載の半導体装置。
（付記７）
前記第１の半導体素子と前記電子部品との間隙に、弾性を有する絶縁層が設けられていることを特徴とする付記６記載の半導体装置。
（付記８）
前記電子部品は、前記支持基板上に実装され、前記支持基板にワイヤボンディング接続され、樹脂封止されていることを特徴とする付記１乃至７いずれか記載の半導体装置。
（付記９）
前記支持基板と前記第１の半導体素子との前記間隙に接着剤が設けられ、前記支持基板と前記第１の半導体素子とは固着されていることを特徴とする付記１乃至９いずれか記載の半導体装置。
（付記１０）
前記支持基板は、加熱により膨張するとともに可撓性を有することを特徴とする付記１乃至１０いずれか記載の半導体装置。
（付記１１）
支持基板の一方の主面に対して、電子部品を、第１の半導体素子を介して押圧し、前記支持基板を前記第１の半導体素子から離間する方向に変形させ、かかる変形により前記支持基板に形成された凹部に前記電子部品の少なくとも一部を収容せしめる工程を具備することを特徴とする半導体装置の製造方法。
（付記１２）
前記電子部品を前記支持基板に押圧するときに、前記支持基板を加熱することを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３）
前記支持基板の一方の主面に前記第１の半導体素子を搭載する工程を具備することを特徴とする付記１１又は１２記載の半導体装置の製造方法。
（付記１４）
前記電子部品は、前記第１の半導体素子とは別体の第２の半導体素子であることを特徴とする付記１１乃至１３いずれか記載の半導体装置の製造方法。
（付記１５）
前記支持基板は、上部に凹部が形成されたステージ上に搭載され、
前記支持基板は、局所的に加熱されると該凹部内に撓むことを特徴とする付記１１記載の半導体装置の製造方法。
（付記１６）
前記ステージに形成された前記凹部の外周部分を画定する端部の断面は、上拡がり状の形状を有することを特徴とする付記１５記載の半導体装置の製造方法。
（付記１７）
前記ステージに形成された前記凹部は、前記支持基板が撓んだときに、前記支持基板の当該撓んだ箇所の下面が当該凹部の底面に接触することができる深さを有することを特徴とする付記１５又は１６記載の半導体装置の製造方法。
（付記１８）
前記第１の半導体素子は、前記第１の半導体素子を吸着保持する治具により加熱され、
前記第１の半導体素子の熱は、前記第１の半導体素子に設けられ前記支持基板と前記第１の半導体素子とを接続する外部接続端子と前記電子部品とを介して、前記支持基板に伝導されることを特徴とする付記１１乃至１７いずれか記載の半導体装置の製造方法。
（付記１９）
前記支持基板は、前記支持基板のガラス転移温度以上の温度に局所的に加熱されることを特徴とする付記１１乃至１８いずれか記載の半導体装置の製造方法。
（付記２０）
支持基板と第１の半導体素子との間に第２の半導体素子を配置する工程と、
前記支持基板を加熱した状態で、前記第２の半導体素子を、前記第１の半導体素子を介して前記支持基板に押圧して、前記支持基板を局所的に撓ませる工程と、
前記支持基板を撓ませた状態で、前記支持基板に前記第１の半導体素子を固着する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【符号の説明】
【０３１１】
１００、２００、３００、４００ 半導体装置
１１ 支持基板
２１，３１ 半導体素子
１４、２３ 外部接続端子
２４、２５、３３ 接着剤
３２ 絶縁層
４１ 受動素子部品
５１ ボンディングワイヤ
５２ 封止樹脂
６０、６５ ボンディングステージ
６２、７５ ボンディングツール
Ｓ 凹部
【特許請求の範囲】
【請求項１】
支持基板の一方の主面に対して、電子部品を、第１の半導体素子を介して押圧し、前記支持基板を前記第１の半導体素子から離間する方向に変形させ、かかる変形により前記支持基板に形成された凹部に前記電子部品の少なくとも一部を収容せしめる工程を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記電子部品を前記支持基板に押圧するときに、前記支持基板を加熱することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記支持基板の一方の主面に前記第１の半導体素子を搭載する工程を具備することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記電子部品は、前記第１の半導体素子とは別体の第２の半導体素子であることを特徴とする請求項１乃至３のいずれか記載の半導体装置の製造方法。
【請求項５】
前記支持基板は、上部に凹部が形成されたステージ上に搭載され、
前記支持基板は、局所的に加熱されると該凹部内に撓むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記ステージに形成された前記凹部の外周部分を画定する端部の断面は、上拡がり状の形状を有することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記ステージに形成された前記凹部は、前記支持基板が撓んだときに、前記支持基板の当該撓んだ箇所の下面が当該凹部の底面に接触することができる深さを有することを特徴とする請求項５又は６記載の半導体装置の製造方法。
【請求項８】
前記第１の半導体素子は、前記第１の半導体素子を吸着保持する治具により加熱され、
前記第１の半導体素子の熱は、前記第１の半導体素子に設けられ前記支持基板と前記第１の半導体素子とを接続する外部接続端子と前記電子部品とを介して、前記支持基板に伝導されることを特徴とする請求項１乃至７のいずれか記載の半導体装置の製造方法。
【請求項９】
前記支持基板は、前記支持基板のガラス転移温度以上の温度に局所的に加熱されることを特徴とする請求項１乃至８のいずれか記載の半導体装置の製造方法。
【請求項１０】
支持基板と第１の半導体素子との間に第２の半導体素子を配置する工程と、
前記支持基板を加熱した状態で、前記第２の半導体素子を、前記第１の半導体素子を介して前記支持基板に押圧して、前記支持基板を局所的に撓ませる工程と、
前記支持基板を撓ませた状態で、前記支持基板に前記第１の半導体素子を固着する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項１】
支持基板の一方の主面に対して、電子部品を、第１の半導体素子を介して押圧し、前記支持基板を前記第１の半導体素子から離間する方向に変形させ、かかる変形により前記支持基板に形成された凹部に前記電子部品の少なくとも一部を収容せしめる工程を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記電子部品を前記支持基板に押圧するときに、前記支持基板を加熱することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記支持基板の一方の主面に前記第１の半導体素子を搭載する工程を具備することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記電子部品は、前記第１の半導体素子とは別体の第２の半導体素子であることを特徴とする請求項１乃至３のいずれか記載の半導体装置の製造方法。
【請求項５】
前記支持基板は、上部に凹部が形成されたステージ上に搭載され、
前記支持基板は、局所的に加熱されると該凹部内に撓むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記ステージに形成された前記凹部の外周部分を画定する端部の断面は、上拡がり状の形状を有することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記ステージに形成された前記凹部は、前記支持基板が撓んだときに、前記支持基板の当該撓んだ箇所の下面が当該凹部の底面に接触することができる深さを有することを特徴とする請求項５又は６記載の半導体装置の製造方法。
【請求項８】
前記第１の半導体素子は、前記第１の半導体素子を吸着保持する治具により加熱され、
前記第１の半導体素子の熱は、前記第１の半導体素子に設けられ前記支持基板と前記第１の半導体素子とを接続する外部接続端子と前記電子部品とを介して、前記支持基板に伝導されることを特徴とする請求項１乃至７のいずれか記載の半導体装置の製造方法。
【請求項９】
前記支持基板は、前記支持基板のガラス転移温度以上の温度に局所的に加熱されることを特徴とする請求項１乃至８のいずれか記載の半導体装置の製造方法。
【請求項１０】
支持基板と第１の半導体素子との間に第２の半導体素子を配置する工程と、
前記支持基板を加熱した状態で、前記第２の半導体素子を、前記第１の半導体素子を介して前記支持基板に押圧して、前記支持基板を局所的に撓ませる工程と、
前記支持基板を撓ませた状態で、前記支持基板に前記第１の半導体素子を固着する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２０１３−１１０４４２（Ｐ２０１３−１１０４４２Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１３−４８０５９（Ｐ２０１３−４８０５９）
【出願日】平成２５年３月１１日（２０１３．３．１１）
【分割の表示】特願２００８−１５３５１９（Ｐ２００８−１５３５１９）の分割
【原出願日】平成２０年６月１１日（２００８．６．１１）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２５年３月１１日（２０１３．３．１１）
【分割の表示】特願２００８−１５３５１９（Ｐ２００８−１５３５１９）の分割
【原出願日】平成２０年６月１１日（２００８．６．１１）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
[ Back to top ]