半導体集積回路
【課題】画像データの拡大や回転などの処理を行いながら、フレームメモリへの書き込みやフレームメモリからの読み出しを効率よく実行できる半導体集積回路を提供する。
【解決手段】通常バスと、通常バスと同じビット幅の拡張バスを備え、フレームメモリ１のワード幅を、通常バスのビット幅か、その整数倍とする。ラインバッファ書き込み制御部３は、画像回転指示信号に従って、複数ライン分の画素データを格納するラインバッファ２の書き込み方向を制御する。画像回転指示信号および画像拡大指示信号に従って、ラインバッファ読み出し制御部４は、ラインバッファ２から読み出した画像データの出力先を通常バス単独か、拡張バス併用かを制御し、フレームメモリ書き込み先制御部５は、フレームメモリ１への書き込み先を制御する。アドレス制御部６は、画像拡大指示信号に従って、フレームメモリ１の書き込みアドレスを制御する。
【解決手段】通常バスと、通常バスと同じビット幅の拡張バスを備え、フレームメモリ１のワード幅を、通常バスのビット幅か、その整数倍とする。ラインバッファ書き込み制御部３は、画像回転指示信号に従って、複数ライン分の画素データを格納するラインバッファ２の書き込み方向を制御する。画像回転指示信号および画像拡大指示信号に従って、ラインバッファ読み出し制御部４は、ラインバッファ２から読み出した画像データの出力先を通常バス単独か、拡張バス併用かを制御し、フレームメモリ書き込み先制御部５は、フレームメモリ１への書き込み先を制御する。アドレス制御部６は、画像拡大指示信号に従って、フレームメモリ１の書き込みアドレスを制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関する。
【背景技術】
【０００２】
静止画や動画を表示装置に出力する際は、１画面分の画像データを一旦フレームメモリに格納し、その後フレームメモリから画像データを読み出して表示する方式が一般的である。その際、フレームメモリへは、書き込みアドレスを順次インクリメントしながら、データの書き込みが行われる。
【０００３】
ところで、近年、携帯電話の画像表示機能は複雑さを増し、元の画像に対する拡大／縮小や回転などの処理が要求されるようになってきている。このような要求に対して、従来、フレームメモリから読み出した画像データに対して、拡大や回転などの処理を行っている。例えば、画像の拡大／縮小を行う場合、フレームメモリにスケーラを接続し、フレームメモリから読み出した画像データの拡大／縮小を行う（例えば、特許文献１参照。）。
【０００４】
動画像表示の場合、一定のフレームレートで画像を表示する必要がある。そのとき、フレームレートを高くするほど、動画像表示が滑らかになる。そこで、最近の携帯電話では、元々のフレームレートが１５フレーム／秒であるワンセグ放送の画像を、例えば、６０フレーム／秒で表示することなどが行われている。その場合、フレームの表示間隔が短くなるので、画像データをフレームメモリから読み出して表示装置へ出力するまでの時間も短くなる。
【０００５】
したがって、上述のスケーラのように、フレームメモリから読み出したデータに対して画像処理を行う方式の場合、フレームレートの高速化への対応が困難、という問題が発生する。
【０００６】
この問題を解決する方法の１つとして、予め拡大や回転などの処理を行った画像データをフレームメモリへ書き込み、表示装置へはフレームメモリから読み出したデータをそのまま出力する、という方式が考えられる。
【０００７】
しかし、その場合、画像を拡大するとフレームメモリへ書き込むデータ量が増加する、画像を回転するとフレームメモリへの書き込むアドレスが毎回不規則に更新されるなどにより、通常のメモリ書き込み方式では、フレームメモリへの書き込み効率が低下するという問題が発生する。また、通常のメモリ読み出し方式では、フレームメモリからの読み出し効率が低下するという問題が発生する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１３３１８８号公報 （第７−８ページ、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、画像データの拡大や回転などの処理を行いながら、フレームメモリへの書き込みやフレームメモリからの読み出しを効率よく実行できる半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、画素データおよび汎用的なデータの転送に使用される通常バスと、前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、入力される画像データの複数ライン分の画素データを格納するラインバッファと、画像回転指示信号に従って、前記ラインバッファへの画像データの書き込み方向を制御するラインバッファ書き込み制御手段と、前記画像回転指示信号および画像拡大指示信号に従って、前記ラインバッファから読み出した画像データの出力先を前記通常バスのみとするか、前記通常バスと前記拡張バスの両方とするかを制御するラインバッファ読み出し制御手段と、前記画像回転指示信号および前記画像拡大指示信号に従って、前記通常バスおよび前記拡張バスから入力される画像データの前記フレームメモリへの書き込み先を制御するフレームメモリ書き込み先制御手段と、前記画像拡大指示信号に従って、前記フレームメモリの書き込みアドレスを制御するアドレス制御手段とを備えることを特徴とする半導体集積回路が提供される。
【００１１】
更に、本発明の他態様によれば、画素データおよび汎用的なデータの転送に使用される通常バスと、前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、入力される画像データの複数ライン分の画素データを格納するラインバッファと、前記フレームメモリに格納されている画像データの読み出しのときに画像データの表示形態を変更する場合、前記フレームメモリに格納されている画像データを読み出して前記拡張バスに出力するフレームメモリ読み出し制御手段と、前記拡張バスから出力される画像データを前記ラインバッファに書き込むラインバッファ書き込み制御手段と、前記ラインバッファに格納されている画像データを読み出して画像表示装置に出力するラインバッファ読み出し制御手段とを備え、画像データの表示形態の変更処理は前記フレームメモリ読み出し制御手段、前記ラインバッファ書き込み制御手段、或いは前記ラインバッファ読み出し制御手段で実行されることを特徴とする半導体集積回路が提供される。
【発明の効果】
【００１２】
本発明によれば、画像データの拡大や回転などの処理を行いながら、フレームメモリへの書き込みやフレームメモリからの読み出しを効率よく実行できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図。
【図２】実施例１の半導体集積回路における、フレームメモリへの通常の書き込み動作の説明図。
【図３】実施例１の半導体集積回路における、フレームメモリへの通常の書き込み動作の説明図。
【図４】実施例１の半導体集積回路における、フレームメモリへの９０°回転画像の書き込み動作の説明図。
【図５】実施例１の半導体集積回路における、フレームメモリへの９０°回転画像の書き込み動作の説明図。
【図６】実施例１の半導体集積回路における、フレームメモリへの４倍拡大画像の書き込み動作の説明図。
【図７】実施例１の半導体集積回路における、フレームメモリへの４倍拡大画像の書き込み動作の説明図。
【図８】実施例１の半導体集積回路における、フレームメモリへの４倍拡大画像の書き込み動作の説明図。
【図９】本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図。
【図１０】実施例２の半導体集積回路における、複製画像生成時のフレームメモリ書き込み動作の説明図。
【図１１】本発明の実施例３に係る半導体集積回路の構成の例を示すブロック図。
【図１２】本発明の実施例４に係る半導体集積回路の構成の例を示すブロック図。
【図１３】実施例４の半導体集積回路における、左右反転画像生成時のフレームメモリ書き込み動作の説明図。
【図１４】実施例４の半導体集積回路における、上下反転画像生成時のフレームメモリ書き込み動作の説明図。
【図１５】実施例４の半導体集積回路における、複合表示処理画像生成時のフレームメモリ書き込み動作の説明図。
【図１６】実施例４の半導体集積回路における、複合表示処理画像生成時のフレームメモリ書き込み動作の説明図。
【図１７】実施例４の半導体集積回路における、複合表示処理画像生成時のフレームメモリ書き込み動作の説明図
【図１８】本発明の実施例５に係る半導体集積回路の構成の例を示すブロック図。
【図１９】実施例５の半導体集積回路における、フレームメモリからの読み出し動作の説明図。
【図２０】実施例５の半導体集積回路における、読み出し動作の説明図。
【図２１】実施例５の半導体集積回路における、ラインバッファへの書き込み動作及びラインバッファからの読み出し動作の説明図。
【図２２】実施例５の半導体集積回路における、画像表示装置への画像データの表示を示す図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【実施例１】
【００１５】
図１は、本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図である。
【００１６】
本実施例の半導体集積回路は、画素データおよび汎用的なデータ転送に使用される通常バスと、画像処理時に使用される拡張バスと、フレームメモリ１と、入力される画像データの複数ライン分（本実施例では４ライン分）の画素データを格納するラインバッファ２と、画像回転指示信号に従って、ラインバッファ２への画像データの書き込み方向を制御するラインバッファ書き込み制御部３と、画像回転指示信号および画像拡大指示信号に従って、ラインバッファ２から読み出した画像データの出力先を通常バスのみとするか、通常バスと拡張バスの両方とするかを制御するラインバッファ読み出し制御部４と、画像回転指示信号および画像拡大指示信号に従って、通常バスおよび拡張バスから入力される画像データのフレームメモリ１への書き込み先を制御するフレームメモリ書き込み先制御部５と、画像拡大指示信号に従って、フレームメモリ１の書き込みアドレスを制御するアドレス制御部６と、を備える。
【００１７】
本実施例では、通常バスのビット幅が画素データのビット数と同じである場合を例にとって説明するが、通常バスのビット幅は、これに限定されるものではない。
【００１８】
また、拡張バスのビット幅は、通常バスのビット幅に合わせるものとする。
【００１９】
フレームメモリ１は、ワード幅を通常バスのビット数またはその整数倍に相当するビット数で等分し、偶数個のメモリブロックに分割する。ここでは、４つのメモリブロックＭ１〜Ｍ４に分割した例を示す。すなわち、メモリブロックＭ１〜Ｍ４のワード幅は、通常バスのビット数またはその整数倍に相当するビット数である。
【００２０】
上述したように、通常バスのビット幅を画素データのビット数またはその整数倍に相当するビット幅とすると、フレームメモリ１を構成するメモリブロックＭ１〜Ｍ４のワード幅も画素データのビット数またはその整数倍となる。すなわち、本実施例では、１つの画素データは１つのワードライン上に格納される。したがって、フレームメモリ１へのデータの書き込みおよび読み出しの際のアドレス制御が容易である。
【００２１】
ラインバッファ２は、１ライン分の画素データを４ライン分格納できるメモリ容量を有する。ここでは、メモリ領域をライン分ごとに分割して、それぞれの領域を、Ｌ１、Ｌ２、Ｌ３、Ｌ４と表す。
【００２２】
ラインバッファ書き込み制御部３は、画像を右方向へ９０°回転させるかどうかを指示する画像回転指示信号に従って、ラインバッファ２への画像データの書き込み方向を制御する。
【００２３】
ここで、画像データの書き込み方向とは、１ライン分の画像データを、各ライン領域（Ｌ１〜Ｌ４）の先頭アドレスから順次アドレスが増加する方向へ書き込むか、同じアドレス上でＬ１からＬ４へ向かう方向へ書き込むか、の違いを示す。ここでは、前者をアドレス方向書き込み、後者をライン方向書き込み、と称する。
【００２４】
ラインバッファ書き込み制御部３は、画像回転指示信号による９０°回転指示があるときは、アドレス方向書き込みを行い、回転指示がない（すなわち、通常表示の）ときは、ライン方向書き込みを行う。
【００２５】
ラインバッファ読み出し制御部４は、画像回転指示信号および画像拡大指示信号に従って、ラインバッファ２から読み出した画像データの出力先を通常バスのみとするか、通常バスと拡張バスの両方とするか、を制御する。
【００２６】
ここで、ラインバッファ２からの画像データの読み出し方向は、書き込みのときとは異なり、画像の回転や拡大の有無に関らず、常に、同じアドレス上でＬ１からＬ４へ向かう方向（ライン方向）へ読み出す。
【００２７】
ラインバッファ読み出し制御部４は、画像の回転や拡大のないとき、すなわち、通常の画像表示のときは、ラインバッファ２から読み出した画像データを通常バスへのみ出力する。
【００２８】
これに対して、画像回転指示信号による９０°回転指示があるときは、ラインバッファ読み出し制御部４は、ラインバッファ２から画像データを２アドレス分ずつ同時に読み出し、これを１アドレス分ずつ、通常バスと拡張バスへ分配する。
【００２９】
一方、画像拡大指示信号による画像拡大指示があるときは、ラインバッファ読み出し制御部４は、ラインバッファ２から画像データを順次読み出し、同じデータを通常バスと拡張バスの両方へ出力する。
【００３０】
フレームメモリ書き込み先制御部５は、画像回転指示信号および画像拡大指示信号に従って、通常バスおよび拡張バスから入力される画像データのフレームメモリ１への書き込み先を制御する。
【００３１】
画像回転指示信号による９０°回転指示があるときは、フレームメモリ書き込み先制御部５は、通常バスへ出力された画像データの書き込み先と、拡張バスへ出力された画像データの書き込み先とを、フレームメモリ１の異なるメモリブロックとする。例えば、通常バスへ出力された画像データをメモリブロックＭ１へ書き込み、拡張バスへ出力された画像データをメモリブロックＭ２へ書き込む。このとき、それぞれのメモリでの書き込みビット順は同一にする。
【００３２】
一方、画像拡大指示信号による画像拡大指示があるときは、フレームメモリ書き込み先制御部５は、通常バスへ出力された画像データの書き込み先と拡張バスへ出力された画像データの書き込み先が隣り合わせになるよう、フレームメモリ１の書き込みビット位置を制御する。
【００３３】
アドレス制御部６は、画像拡大指示信号に従って、フレームメモリ１の書き込みアドレスを制御する。すなわち、アドレス制御部６は、画像拡大指示信号で指定される縦方向の拡大倍率の倍率分連続するアドレスを同時に選択する。例えば、縦方向の拡大倍率が２のときは、連続する２つのアドレスを同時に選択する。これにより、この連続するアドレスには同じ画像データが書き込まれる。
【００３４】
次に、本実施例における、画像表示処理とフレームメモリ書き込み動作の関係について、具体的な例を用いて説明する。
【００３５】
まず、通常表示における動作を、図２〜図３を用いて説明する。ここでは、入力画像として、図２（ａ）に示すような、５ライン×５カラムに配列された２５個の画素１〜２５により構成される画像を例にとる。
【００３６】
通常表示の場合、図２（ｂ）に示すように、ラインバッファ書き込み制御部３は、ラインバッファ２に対して、画素１〜２５の画素データ１〜２５をライン方向へ書き込む。
【００３７】
続いて、ラインバッファ読み出し制御部４が、ラインバッファ２から画素データ１〜２５をライン方向へ読み出し、図２（ｃ）に示すように、通常バスへ出力する。
【００３８】
この通常バスへ出力されたデータは、フレームメモリ書き込み先制御部５による書き込み先の制御により、図３（ａ）に示すように、フレームメモリ１のメモリブロックＭ１へ順次書き込まれる。
【００３９】
したがって、フレームメモリ１から読み出した画像を表示すると、図３（ｂ）に示すような、通常画像が表示される。
【００４０】
次に、入力画像を右方向へ９０°回転させて表示するときの動作について説明する。
【００４１】
右方向９０°回転表示を行うときは、ラインバッファ２に対して、ラインバッファ書き込み制御部３は、図４（ａ）に示す入力画像の画素データ１〜２５を、図４（ｂ）に示すように、アドレス方向へ書き込む。
【００４２】
続いて、ラインバッファ読み出し制御部４が、ラインバッファ２から画像データを２アドレス分ずつ同時に読み出し、これを１アドレス分ずつ、通常バスと拡張バスへ分配する。
【００４３】
図４（ｃ）に、このときの通常バスと拡張バスの様子を示す。すなわち、通常バスへは、画素データ１、６、１１、１６、２１、３、８、・・・が順次出力され、それと同時に、拡張バスへは、画素データ２、７、１２、１７、２２、４、９、・・・が順次出力される。
【００４４】
フレームメモリ書き込み先制御部５は、通常バスへ出力された画像データの書き込み先と、拡張バスへ出力された画像データの書き込み先とを、フレームメモリ１の異なるメモリとする。これにより、例えば、図５（ａ）に示すように、通常バスへ出力された画素データ１、６、１１、１６、２１、３、８、・・・はメモリブロックＭ１へ書き込まれ、拡張バスへ出力された画素データ２、７、１２、１７、２２、４、９、・・・メモリブロックＭ２へ書き込まれる。
【００４５】
この場合、フレームメモリ１から画像データを読み出す際、メモリブロックＭ１とメモリブロックＭ２を交互に読み出すようにする。そうすることにより、フレームメモリ１から読み出した画像は、図５（ｂ）に示すように、右方向９０°回転画像として表示される。
【００４６】
次に、入力画像を４倍（縦２倍×横２倍）に拡大表示するときの動作について説明する。
【００４７】
４倍拡大表示を行うときは、ラインバッファ２に対して、ラインバッファ書き込み制御部３は、図６（ａ）に示す入力画像の画素データ１〜２５を、図６（ｂ）に示すように、ライン方向へ書き込む。
【００４８】
続いて、ラインバッファ読み出し制御部４が、ラインバッファ２から画像データを読み出し、図６（ｃ）に示すように、通常バスと拡張バスへ、同時に出力する。
【００４９】
この通常バスと拡張バスへ出力された画像データに対して、フレームメモリ書き込み先制御部５は、通常バスへ出力された画像データの書き込み先と拡張バスへ出力された画像データの書き込み先が隣り合わせになるよう、フレームメモリ１の書き込みビット位置を制御する。
【００５０】
同時に、アドレス制御部６は、縦方向の拡大倍率２に合わせて、連続する２つのアドレスを同時に選択する。
【００５１】
その結果、図７に示すように、フレームメモリ１には、１つのワードライン上に同じ画素データが２つずつ並び、かつ、２つのワードラインごとに同じ画素配置が行われるよう、画像データが書き込まれる。
【００５２】
画像表示を行う場合は、メモリブロックＭ１とメモリブロックＭ２を交互に読み出すようにしてフレームメモリ１から画像データを読み出す。これにより、フレームメモリ１から読み出した画像は、図８に示すように、４倍拡大画像として表示される。
【００５３】
このような本実施例によれば、バス幅およびフレームメモリのワード幅を画素データのビット数に応じて決定し、回転表示や拡大表示などの表示方式の違いに応じて、ラインバッファの書き込み方式および読み出し方式を変えてバスへ出力する画素データの並びを換えるともに、フレームメモリの書き込みアドレスおよび書き込みビット位置を制御することにより、画像データの回転や拡大などの処理を行いながら、回転表示用あるいは拡大表示用の画像データを、効率よくフレームメモリへ書き込むことができる。
【実施例２】
【００５４】
画像表示に際して、同じ画像データを２つの表示装置に表示することが求められることがある。そこで、本実施例では、それぞれの表示装置用に、同じ画像データを２つ、フレームメモリに書き込むことのできる半導体集積回路の例を示す。
【００５５】
図９は、本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図である。
【００５６】
本実施例の半導体集積回路の構成は、基本的に、実施例１の半導体集積回路と同じである。実施例１と異なる点は、フレームメモリ書き込み先制御部５Ａに、画像複製指示信号が入力される点である。
【００５７】
フレームメモリ書き込み先制御部５Ａは、画像複製指示信号により画像データの複製が指示されると、通常バス、または通常バスと拡張バスへ出力された画像データの書き込み先を、フレームメモリ１内の異なるメモリとする。
【００５８】
次に、このフレームメモリ書き込み先制御部５Ａによるフレームメモリ１への画像書き込みの例について説明する。
【００５９】
ここでは、図２に示した、通常表示の画像データに対する処理の例を示す。通常表示の場合、図２（ｃ）に示したように、通常バスに、画素データが画素順に出力される。
【００６０】
この通常バスに出力された画素データに対して、フレームメモリ書き込み先制御部５Ａは、書き込み先として、例えば、フレームメモリ１内のメモリブロックＭ１とメモリブロックＭ３を指定する。
【００６１】
その結果、図１０（ａ）に示すように、フレームメモリ１内のメモリブロックＭ１とメモリブロックＭ３に、全く同じ画像データが書き込まれる。
【００６２】
画像表示を行う場合は、メモリブロックＭ１とメモリブロックＭ３から読み出したデータを、それぞれ別の表示装置に出力する。これにより、図１０（ｂ）に示すように、ある表示装置には出力画像１が表示され、別の表示装置には、出力画像１と同じ画像の出力画像２が表示される。
【００６３】
このような本実施例によれば、フレームメモリに、２つの同じ画像データを、容易に書き込むことができる。
【実施例３】
【００６４】
画像の回転を伴わず、画像の拡大や複製のみを行う場合は、入力画像をラインバッファ２に格納せずに、直接、通常バスおよび拡張バスへ転送するようにしてもよい。そこで、本実施例では、入力画像を通常バスおよび拡張バスへ直接転送できるようにした例を示す。
【００６５】
図１１は、本発明の実施例３に係る半導体集積回路の構成の例を示すブロック図である。
【００６６】
本実施例の半導体集積回路の構成は、基本的に、実施例２の半導体集積回路と同じである。実施例２と異なる点は、入力画像を通常バスおよび拡張バスへ直接転送できるようにした点である。
【００６７】
本実施例では、画像の回転を伴わずに画像の拡大のみを行う場合は、入力画像を通常バスと拡張バスの両方へ転送する。また、画像の回転を伴わずに画像の複製のみを行う場合は、入力画像を通常バスへ転送する。
【００６８】
この転送された入力画像に対する画像の拡大および複製の処理は、実施例１および実施例２で説明した通りなので、ここではその説明を省略する。
【００６９】
このような本実施例によれば、画像の回転を伴わない画像の拡大や複製の処理にラインバッファを使用しないので、フレームメモリへの書き込み処理を高速に行うことができる。また、ラインバッファを使用しない分、消費電力を少なくすることができる。
【実施例４】
【００７０】
画像表示に際して、画像の左右反転表示、あるいは上下反転表示が求められることがある。そこで、本実施例では、フレームメモリに、左右反転表示用画像データあるいは上下反転表示用画像データを、書き込むことのできる半導体集積回路の例を示す。
【００７１】
図１２は、本発明の実施例４に係る半導体集積回路の構成の例を示すブロック図である。
【００７２】
本実施例の半導体集積回路の構成は、基本的に、実施例３の半導体集積回路と同じである。実施例３と異なる点は、フレームメモリ書き込み先制御部５Ｂに左右反転指示信号が入力され、アドレス制御部６Ａに上下反転指示信号が入力される点である。
【００７３】
フレームメモリ書き込み先制御部５Ｂは、左右反転指示信号により画像データの左右反転表示が指示されると、画像データのフレームメモリ１への書き込み先を通常とは逆の順番に指定する。例えば、通常表示の際はビット番号の小さい方から書き込み先を指定している場合、左右反転表示が指示されたときは、ビット番号の大きい方から書き込み先を指定する。
【００７４】
図１３に、左右反転指示信号により左右反転表示が指示されたときの、フレームメモリ１への画像データ書き込みの例を示す。ここでは、通常バスに、図２（ｃ）に示したような画素データが出力されたときの例を示す。
【００７５】
この場合、図１３に示すように、フレームメモリ１の各ワードライン上での画素データの配列順番は、図３（ａ）に示した通常表示時の配列順番とは逆になっている。
【００７６】
したがって、フレームメモリ１から読み出した画像を表示すると、図１３（ｂ）に示すように、図３（ｂ）に示した通常画像に対して、左右が反転された画像が表示される。
【００７７】
次に、本実施例のアドレス制御部６Ａは、上下反転指示信号により画像データの上下反転表示が指示されると、通常とは逆方向にアドレスを発生させる。
【００７８】
すなわち、アドレス制御部６Ａは、通常は、先頭アドレスから最終アドレスの方向に向かってアドレスを発生させるのに対して、上下反転表示が指示されたときは、最終アドレスから先頭アドレスの方向に向かってアドレスを発生させる。
【００７９】
図１４に、上下反転指示信号により上下反転表示が指示されたときの、フレームメモリ１への画像データ書き込みの例を示す。ここでは、通常バスに、図２（ｃ）に示したような画素データが出力されたときの例を示す。
【００８０】
この例では、フレームメモリ１内のメモリブロックＭ４の最下段が最終アドレスであるので、通常バスに出力されたデータは、メモリブロックＭ４の最下段から上方へ向かって書き込まれる。
【００８１】
したがって、フレームメモリ１から読み出した画像を表示すると、図１４（ｂ）に示すように、図３（ｂ）に示した通常画像に対して、上下が反転された画像が表示される。
【００８２】
このような本実施例によれば、フレームメモリに、左右反転表示用画像データおよび上下反転表示用画像データを、容易に書き込むことができる。
【００８３】
なお、上述の実施例の説明では、各種表示の指示が単独で出された場合を例にとって説明したが、上述の各実施例では、単独の表示処理だけでなく、複数の表示指示が複合されて同時に出力されても、それらの処理を一括で行って、その結果をフレームメモリ１に書き込むことが可能である。
【００８４】
その一例として、実施例４の半導体集積回路において、入力画像に対して、右方向に９０°回転した上で４倍に拡大し、さらに左右反転した画像データをフレームメモリ１へ書き込む、という要求が出された場合の動作を、図１５〜図１７を用いて説明する。
【００８５】
この場合、図１５（ａ）に示す入力画像に対して、ラインバッファ書き込み制御部３は、右方向９０°回転指示に従って、入力画像の画素データ１〜２５を、図１５（ｂ）に示すように、アドレス方向へ書き込む。
【００８６】
続いて、ラインバッファ読み出し制御部４が、画像拡大指示に従って、ラインバッファ２から画像データを読み出し、図１５（ｃ）に示すように、通常バスと拡張バスへ、同時に出力する。
【００８７】
フレームメモリ書き込み先制御部５Ｂは、画像拡大指示および左右反転表示指示に従って、通常バスへ出力された画像データの書き込み先と拡張バスへ出力された画像データの書き込み先が隣り合わせで、かつ、各ワードライン上での画素データの配列順番が通常とは逆の順番になるよう、フレームメモリ１の書き込みビット位置を制御する。
【００８８】
一方、アドレス制御部６Ａは、画像拡大指示に従って、連続する２つのアドレスを同時に選択する。
【００８９】
その結果、図１６に示すように、入力画像を右方向に９０°回転した上で４倍に拡大し、さらに左右反転した画像データが、フレームメモリ１へ書き込まれる。
【００９０】
画像表示を行う場合は、メモリブロックＭ１とメモリブロックＭ２を交互に読み出すようにしてフレームメモリ１から画像データを読み出す。これにより、フレームメモリ１から読み出した画像は、図１７に示すように、入力画像を右方向に９０°回転して４倍に拡大し、さらに左右反転した画像として表示される。
【実施例５】
【００９１】
フレームメモリに格納されている画像データを読み出して、画像表示装置へ画像データを表示する場合、画像データの表示形態の変更を求められることがある。そこで、本実施例では、拡張バスを介してフレームメモリに格納されている画像データを読み出して、画像データの表示形態の変更を行い、画像表示装置に表示形態が変更された画像を表示することのできる半導体集積回路の例を示す。なお、画像データの表示形態の変更とは、画像データの回転、画像データの左右反転、画像データの上下反転、画像データの拡大、画像データの縮小などをいう。画像データの表示形態の変更を伴わない通常の画像データは、通常バスを介して読み出される。
【００９２】
図１８は、本発明の実施例５に係る半導体集積回路の構成の例を示すブロック図である。
【００９３】
本実施例の半導体集積回路の構成は、基本的に、実施例１の半導体集積回路と同じである。実施例１と異なる点は、フレームメモリ読み出し制御部１１、ラインバッファ書き込み制御部３ａ、ラインバッファ読み出し制御部４ａが設けられている点である。
【００９４】
フレームメモリ読み出し制御部１１は、フレームメモリ１に格納されている画像データを読み出して拡張バスに出力する。
【００９５】
ラインバッファ書き込み制御部３ａは、拡張バスを介してフレームメモリ１から読み出された画像データをラインバッファ２に書き込む。
【００９６】
ラインバッファ読み出し制御部４ａは、ラインバッファ２に書き込まれた画像データを画像データの表示形態の変更、例えば９０°回転指示信号及び左右反転指示信号に基づいて、９０°回転及び左右反転の処理を実行して画像表示装置（例えば、ＬＣＤ）に出力する。
【００９７】
次に、具体的な読み出し動作について、図１９乃至２２を参照して説明する。図１９はフレームメモリ読み出し制御部１１によるフレームメモリ１からの画像データの読み出し動作の説明図である。図２０は読み出し動作の説明図である。図２１はラインバッファ書き込み制御部３ａによるラインバッファ２への書き込み動作、及びラインバッファ読み出し制御部４ａによるラインバッファ２からの読み出し動作の説明図である。図２２は画像表示装置への画像データの表示を示す図である。
【００９８】
図１９に示すように、フレームメモリ１には、図中右側にライン０（ゼロ）、ライン２、ライン４、・・・、ラインＭから構成される偶数ラインが設けられる。図中左側には、ライン１、ライン３、ライン５、・・・、ラインＮから構成される奇数ラインが設けられる。偶数ライン及び奇数ラインには、ｎ行のデータ列（例えば、ライン０（ゼロ）には０Ａ０乃至０Ａｎ）が設けられる。偶数ラインは、０（ゼロ）乃至１９１ビットの情報を有する。奇数ラインは、１９２乃至３８３ビットの情報を有する。
【００９９】
フレームメモリ読み出し制御部１１によるフレームメモリ１から画像データを読み出す場合、２ワード分に相当する偶数ライン及び奇数ラインのデータを並列に１サイクルで読み出す。この読み出し方法を用いると、フレームメモリからの読み出し回数を抑制することができる。
【０１００】
具体的には、偶数ラインでは、０Ａ０のデータ⇒０Ａａのデータ⇒０Ａｂのデータ⇒・・・
０Ａｚのデータを読み出し、０Ａ１のデータ⇒０Ａａ＋１のデータ⇒０Ａｂ＋１のデータ⇒０Ａｚ＋１のデータを読み出す。これ以降同様に読み出す。
【０１０１】
並行して、奇数ラインでは、１Ａ０のデータ⇒１Ａａのデータ⇒１Ａｂのデータ⇒・・・
１Ａｚのデータを読み出し、１Ａ１のデータ⇒１Ａａ＋１のデータ⇒１Ａｂ＋１のデータ⇒１Ａｚ＋１のデータを読み出す。これ以降同様に読み出す。
【０１０２】
図２０に示すように、フレームメモリ１から読み出された偶数ラインデータＳｅ及び奇数ラインデータＳｏは、拡張バスアクセスに対応するアドレスとの関係が、時系列にみると、例えばＡ０アドレスに対して偶数ラインデータＳｅのＤ０Ａ０と奇数ラインデータのＳｏのＤ１Ａ０が同時刻となる。これ以降は説明を省略するが同様に、他のデータでも同時刻となる。
【０１０３】
図２１に示すように、ラインバッファ書き込み制御部３ａにより、拡張バスを介してラインバッファ２の列方向（図中横方向）に順次、画像データが書き込まれる。
【０１０４】
具体的には、まず、フレームメモリ１の偶数ラインデータＳｅ（ライン０（ゼロ）の０Ａ０）がラインバッファ２の１列目に書き込まれる。次に、フレームメモリ１の奇数ラインデータＳｏ（ライン１の１Ａ０）がラインバッファ２の２列目に書き込まれる。続いて、フレームメモリ１の偶数ラインデータＳｅ（ライン２の０Ａａ）がラインバッファ２の３列目に書き込まれる。そして、フレームメモリ１の奇数ラインデータＳｏ（ライン３の１Ａａ）がラインバッファ２の４列目に書き込まれる。フレームメモリ１の偶数ラインデータＳｅ（ラインＭの０Ａｚ）がラインバッファ２の（２Ｎ−１）列目に書き込まれる。フレームメモリ１の奇数ラインデータＳｏ（ラインＮの１Ａｚ）がラインバッファ２の（２Ｎ）列目に書き込まれる。
【０１０５】
同様に、フレームメモリ１の偶数ラインデータＳｅの２列目のデータとフレームメモリ１の奇数ラインデータＳｏの２列目のデータとが交互にラインバッファ２に書き込まれる。なお、フレームメモリ１の偶数ラインデータＳｅの３列目以降のデータとフレームメモリ１の奇数ラインデータＳｏの３列目以降のデータのラインバッファ２への書き込みについては図示及び説明を省略する。
【０１０６】
ラインバッファ読み出し制御部４ａによるラインバッファ２からの読み出し動作は、ラインバッファ２の行方向（図中縦方向）に順次、読み出される。
【０１０７】
具体的には、まず、フレームメモリ１の偶数ラインデータＳｅの１列目のデータ及び奇数ラインデータＳｏの１列目のデータがラインバッファ２に書き込まれたビット０（ゼロ）乃至２３のデータは、画像表示装置のライン０（ゼロ）に対応するように、行方向（図中縦方向）に読み出される。
【０１０８】
次に、フレームメモリ１の偶数ラインデータＳｅの１列目のデータ及び奇数ラインデータＳｏの１列目のデータがラインバッファ２に書き込まれたビット２４乃至４７のデータは、画像表示装置のライン１に対応するように、行方向（図中縦方向）に読み出される。
【０１０９】
フレームメモリ１の偶数ラインデータＳｅの１列目のデータ及び奇数ラインデータＳｏの１列目のデータがラインバッファ２に書き込まれたビット１６８乃至１９１のデータは、画像表示装置のライン７に対応するように、行方向（図中縦方向）に読み出される。
【０１１０】
次に、フレームメモリ１の偶数ラインデータＳｅの２列目のデータ及び奇数ラインデータＳｏの２列目のデータがラインバッファ２に書き込まれたビット０（ゼロ）乃至２３のデータは、画像表示装置のライン８に対応するように、行方向（図中縦方向）に読み出される。
【０１１１】
続いて、フレームメモリ１の偶数ラインデータＳｅの２列目のデータ及び奇数ラインデータＳｏの２列目のデータがラインバッファ２に書き込まれたビット２４乃至４７のデータは、画像表示装置のライン９に対応するように、行方向（図中縦方向）に読み出される。
【０１１２】
フレームメモリ１の偶数ラインデータＳｅの２列目のデータ及び奇数ラインデータＳｏの２列目のデータがラインバッファ２に書き込まれたビット１６８乃至１９１のデータは、画像表示装置のライン１５に対応するように、行方向（図中縦方向）に読み出される。
【０１１３】
なお、フレームメモリ１の偶数ラインデータＳｅの３列目以降のデータとフレームメモリ１の奇数ラインデータＳｏの３列目以降のデータがラインバッファ２に書き込まれたデータについては図示及び説明を省略する。
【０１１４】
上述したように、ラインバッファ読み出し制御部４ａによるラインバッファ２からの読み出し動作により、フレームメモリ１の画像データは９０°回転及び左右反転されたデータとなる。
【０１１５】
図２２に示すように、ラインバッファ読み出し制御部４ａによりラインバッファから読み出された画像データは、９０°回転及び左右反転された画像として画像表示装置に表示される。
【０１１６】
ここでは、ラインバッファ読み出し制御部４ａで９０°回転及び左右反転処理を実行しているが、必ずしもこれに限定されるものではない。例えば、ラインバッファ読み出し制御部４ａで画像データの上下反転や画像データの縮小などを実行してもよい。また、フレームメモリ読み出し制御部１１、ラインバッファ書き込み制御部３ａ、及びラインバッファ読み出し制御部４ａで、画像データの回転、画像データの左右反転、画像データの上下反転、画像データの拡大、画像データの縮小などの処理を適宜分担させてもよい。
【０１１７】
このような本実施例によれば、フレームメモリに格納されている画像データを読み出すときに画像データの表示形態の変更を伴う場合、拡張バスを介して画像データを読み出して、画像データの表示形態の変更を行い、画像表示装置へ画像データを表示している。このため、フレームメモリからの読み出しを効率よく実行できる。また、複数の画像表示装置に対して異なる画像データの表示形態の変更を迅速に対応することができる。この場合、フレームメモリ１やコントローラ（制御部）の複雑化、ラインバッファ２のサイズの増大化を抑制することができる。
【０１１８】
このように、上述の実施例１乃至４では、複数の画像表示指示が複合されていても、それらの画像表示処理を一括処理した上で、処理後の画像をフレームメモリへ書き込むことができるので、単独処理の場合と同等の書き込み効率を保持することができる。
【０１１９】
また、上述の実施例５では、フレームメモリから画像データを読み出して、拡張バスを経由して画像データの回転や反転などの処理を行い、処理された画像データを画像表示装置に出力している。このため、画像データの回転や反転などの処理を行いながら、フレームメモリからの読み出しを効率よく実行できるので、通常データの読み出しと同等の読み出し効率を保持することができる。
【０１２０】
以上、幾つかの実施例について述べたが、これらの実施例は単に例として示したもので、本発明の範囲を限定することを意図したものではない。実際、ここにおいて述べた新規な半導体集積回路は、種々の他の実施例に具体化されても良いし、更に、本発明の主旨或いはスピリットから逸脱することなく、ここにおいて述べた半導体集積回路における種々の省略、置き換え及び変更を行ってもよい。付随する請求項及びそれらの均等物は、本発明の範囲及び主旨或いはスプリットに入るようにそのような例或いは変形を含むことを意図している。
【符号の説明】
【０１２１】
１ フレームメモリ
２ ラインバッファ
３、３ａ ラインバッファ書き込み制御部
４、４Ａ、４ａ ラインバッファ読み出し制御部
５、５Ａ、５Ｂ フレームメモリ書き込み先制御部
６、６Ａ アドレス制御部
１１ フレームメモリ読み出し制御部
Ｓｅ 偶数ラインデータ
Ｓｏ 奇数ラインデータ
【技術分野】
【０００１】
本発明は、半導体集積回路に関する。
【背景技術】
【０００２】
静止画や動画を表示装置に出力する際は、１画面分の画像データを一旦フレームメモリに格納し、その後フレームメモリから画像データを読み出して表示する方式が一般的である。その際、フレームメモリへは、書き込みアドレスを順次インクリメントしながら、データの書き込みが行われる。
【０００３】
ところで、近年、携帯電話の画像表示機能は複雑さを増し、元の画像に対する拡大／縮小や回転などの処理が要求されるようになってきている。このような要求に対して、従来、フレームメモリから読み出した画像データに対して、拡大や回転などの処理を行っている。例えば、画像の拡大／縮小を行う場合、フレームメモリにスケーラを接続し、フレームメモリから読み出した画像データの拡大／縮小を行う（例えば、特許文献１参照。）。
【０００４】
動画像表示の場合、一定のフレームレートで画像を表示する必要がある。そのとき、フレームレートを高くするほど、動画像表示が滑らかになる。そこで、最近の携帯電話では、元々のフレームレートが１５フレーム／秒であるワンセグ放送の画像を、例えば、６０フレーム／秒で表示することなどが行われている。その場合、フレームの表示間隔が短くなるので、画像データをフレームメモリから読み出して表示装置へ出力するまでの時間も短くなる。
【０００５】
したがって、上述のスケーラのように、フレームメモリから読み出したデータに対して画像処理を行う方式の場合、フレームレートの高速化への対応が困難、という問題が発生する。
【０００６】
この問題を解決する方法の１つとして、予め拡大や回転などの処理を行った画像データをフレームメモリへ書き込み、表示装置へはフレームメモリから読み出したデータをそのまま出力する、という方式が考えられる。
【０００７】
しかし、その場合、画像を拡大するとフレームメモリへ書き込むデータ量が増加する、画像を回転するとフレームメモリへの書き込むアドレスが毎回不規則に更新されるなどにより、通常のメモリ書き込み方式では、フレームメモリへの書き込み効率が低下するという問題が発生する。また、通常のメモリ読み出し方式では、フレームメモリからの読み出し効率が低下するという問題が発生する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１３３１８８号公報 （第７−８ページ、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、画像データの拡大や回転などの処理を行いながら、フレームメモリへの書き込みやフレームメモリからの読み出しを効率よく実行できる半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、画素データおよび汎用的なデータの転送に使用される通常バスと、前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、入力される画像データの複数ライン分の画素データを格納するラインバッファと、画像回転指示信号に従って、前記ラインバッファへの画像データの書き込み方向を制御するラインバッファ書き込み制御手段と、前記画像回転指示信号および画像拡大指示信号に従って、前記ラインバッファから読み出した画像データの出力先を前記通常バスのみとするか、前記通常バスと前記拡張バスの両方とするかを制御するラインバッファ読み出し制御手段と、前記画像回転指示信号および前記画像拡大指示信号に従って、前記通常バスおよび前記拡張バスから入力される画像データの前記フレームメモリへの書き込み先を制御するフレームメモリ書き込み先制御手段と、前記画像拡大指示信号に従って、前記フレームメモリの書き込みアドレスを制御するアドレス制御手段とを備えることを特徴とする半導体集積回路が提供される。
【００１１】
更に、本発明の他態様によれば、画素データおよび汎用的なデータの転送に使用される通常バスと、前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、入力される画像データの複数ライン分の画素データを格納するラインバッファと、前記フレームメモリに格納されている画像データの読み出しのときに画像データの表示形態を変更する場合、前記フレームメモリに格納されている画像データを読み出して前記拡張バスに出力するフレームメモリ読み出し制御手段と、前記拡張バスから出力される画像データを前記ラインバッファに書き込むラインバッファ書き込み制御手段と、前記ラインバッファに格納されている画像データを読み出して画像表示装置に出力するラインバッファ読み出し制御手段とを備え、画像データの表示形態の変更処理は前記フレームメモリ読み出し制御手段、前記ラインバッファ書き込み制御手段、或いは前記ラインバッファ読み出し制御手段で実行されることを特徴とする半導体集積回路が提供される。
【発明の効果】
【００１２】
本発明によれば、画像データの拡大や回転などの処理を行いながら、フレームメモリへの書き込みやフレームメモリからの読み出しを効率よく実行できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図。
【図２】実施例１の半導体集積回路における、フレームメモリへの通常の書き込み動作の説明図。
【図３】実施例１の半導体集積回路における、フレームメモリへの通常の書き込み動作の説明図。
【図４】実施例１の半導体集積回路における、フレームメモリへの９０°回転画像の書き込み動作の説明図。
【図５】実施例１の半導体集積回路における、フレームメモリへの９０°回転画像の書き込み動作の説明図。
【図６】実施例１の半導体集積回路における、フレームメモリへの４倍拡大画像の書き込み動作の説明図。
【図７】実施例１の半導体集積回路における、フレームメモリへの４倍拡大画像の書き込み動作の説明図。
【図８】実施例１の半導体集積回路における、フレームメモリへの４倍拡大画像の書き込み動作の説明図。
【図９】本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図。
【図１０】実施例２の半導体集積回路における、複製画像生成時のフレームメモリ書き込み動作の説明図。
【図１１】本発明の実施例３に係る半導体集積回路の構成の例を示すブロック図。
【図１２】本発明の実施例４に係る半導体集積回路の構成の例を示すブロック図。
【図１３】実施例４の半導体集積回路における、左右反転画像生成時のフレームメモリ書き込み動作の説明図。
【図１４】実施例４の半導体集積回路における、上下反転画像生成時のフレームメモリ書き込み動作の説明図。
【図１５】実施例４の半導体集積回路における、複合表示処理画像生成時のフレームメモリ書き込み動作の説明図。
【図１６】実施例４の半導体集積回路における、複合表示処理画像生成時のフレームメモリ書き込み動作の説明図。
【図１７】実施例４の半導体集積回路における、複合表示処理画像生成時のフレームメモリ書き込み動作の説明図
【図１８】本発明の実施例５に係る半導体集積回路の構成の例を示すブロック図。
【図１９】実施例５の半導体集積回路における、フレームメモリからの読み出し動作の説明図。
【図２０】実施例５の半導体集積回路における、読み出し動作の説明図。
【図２１】実施例５の半導体集積回路における、ラインバッファへの書き込み動作及びラインバッファからの読み出し動作の説明図。
【図２２】実施例５の半導体集積回路における、画像表示装置への画像データの表示を示す図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【実施例１】
【００１５】
図１は、本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図である。
【００１６】
本実施例の半導体集積回路は、画素データおよび汎用的なデータ転送に使用される通常バスと、画像処理時に使用される拡張バスと、フレームメモリ１と、入力される画像データの複数ライン分（本実施例では４ライン分）の画素データを格納するラインバッファ２と、画像回転指示信号に従って、ラインバッファ２への画像データの書き込み方向を制御するラインバッファ書き込み制御部３と、画像回転指示信号および画像拡大指示信号に従って、ラインバッファ２から読み出した画像データの出力先を通常バスのみとするか、通常バスと拡張バスの両方とするかを制御するラインバッファ読み出し制御部４と、画像回転指示信号および画像拡大指示信号に従って、通常バスおよび拡張バスから入力される画像データのフレームメモリ１への書き込み先を制御するフレームメモリ書き込み先制御部５と、画像拡大指示信号に従って、フレームメモリ１の書き込みアドレスを制御するアドレス制御部６と、を備える。
【００１７】
本実施例では、通常バスのビット幅が画素データのビット数と同じである場合を例にとって説明するが、通常バスのビット幅は、これに限定されるものではない。
【００１８】
また、拡張バスのビット幅は、通常バスのビット幅に合わせるものとする。
【００１９】
フレームメモリ１は、ワード幅を通常バスのビット数またはその整数倍に相当するビット数で等分し、偶数個のメモリブロックに分割する。ここでは、４つのメモリブロックＭ１〜Ｍ４に分割した例を示す。すなわち、メモリブロックＭ１〜Ｍ４のワード幅は、通常バスのビット数またはその整数倍に相当するビット数である。
【００２０】
上述したように、通常バスのビット幅を画素データのビット数またはその整数倍に相当するビット幅とすると、フレームメモリ１を構成するメモリブロックＭ１〜Ｍ４のワード幅も画素データのビット数またはその整数倍となる。すなわち、本実施例では、１つの画素データは１つのワードライン上に格納される。したがって、フレームメモリ１へのデータの書き込みおよび読み出しの際のアドレス制御が容易である。
【００２１】
ラインバッファ２は、１ライン分の画素データを４ライン分格納できるメモリ容量を有する。ここでは、メモリ領域をライン分ごとに分割して、それぞれの領域を、Ｌ１、Ｌ２、Ｌ３、Ｌ４と表す。
【００２２】
ラインバッファ書き込み制御部３は、画像を右方向へ９０°回転させるかどうかを指示する画像回転指示信号に従って、ラインバッファ２への画像データの書き込み方向を制御する。
【００２３】
ここで、画像データの書き込み方向とは、１ライン分の画像データを、各ライン領域（Ｌ１〜Ｌ４）の先頭アドレスから順次アドレスが増加する方向へ書き込むか、同じアドレス上でＬ１からＬ４へ向かう方向へ書き込むか、の違いを示す。ここでは、前者をアドレス方向書き込み、後者をライン方向書き込み、と称する。
【００２４】
ラインバッファ書き込み制御部３は、画像回転指示信号による９０°回転指示があるときは、アドレス方向書き込みを行い、回転指示がない（すなわち、通常表示の）ときは、ライン方向書き込みを行う。
【００２５】
ラインバッファ読み出し制御部４は、画像回転指示信号および画像拡大指示信号に従って、ラインバッファ２から読み出した画像データの出力先を通常バスのみとするか、通常バスと拡張バスの両方とするか、を制御する。
【００２６】
ここで、ラインバッファ２からの画像データの読み出し方向は、書き込みのときとは異なり、画像の回転や拡大の有無に関らず、常に、同じアドレス上でＬ１からＬ４へ向かう方向（ライン方向）へ読み出す。
【００２７】
ラインバッファ読み出し制御部４は、画像の回転や拡大のないとき、すなわち、通常の画像表示のときは、ラインバッファ２から読み出した画像データを通常バスへのみ出力する。
【００２８】
これに対して、画像回転指示信号による９０°回転指示があるときは、ラインバッファ読み出し制御部４は、ラインバッファ２から画像データを２アドレス分ずつ同時に読み出し、これを１アドレス分ずつ、通常バスと拡張バスへ分配する。
【００２９】
一方、画像拡大指示信号による画像拡大指示があるときは、ラインバッファ読み出し制御部４は、ラインバッファ２から画像データを順次読み出し、同じデータを通常バスと拡張バスの両方へ出力する。
【００３０】
フレームメモリ書き込み先制御部５は、画像回転指示信号および画像拡大指示信号に従って、通常バスおよび拡張バスから入力される画像データのフレームメモリ１への書き込み先を制御する。
【００３１】
画像回転指示信号による９０°回転指示があるときは、フレームメモリ書き込み先制御部５は、通常バスへ出力された画像データの書き込み先と、拡張バスへ出力された画像データの書き込み先とを、フレームメモリ１の異なるメモリブロックとする。例えば、通常バスへ出力された画像データをメモリブロックＭ１へ書き込み、拡張バスへ出力された画像データをメモリブロックＭ２へ書き込む。このとき、それぞれのメモリでの書き込みビット順は同一にする。
【００３２】
一方、画像拡大指示信号による画像拡大指示があるときは、フレームメモリ書き込み先制御部５は、通常バスへ出力された画像データの書き込み先と拡張バスへ出力された画像データの書き込み先が隣り合わせになるよう、フレームメモリ１の書き込みビット位置を制御する。
【００３３】
アドレス制御部６は、画像拡大指示信号に従って、フレームメモリ１の書き込みアドレスを制御する。すなわち、アドレス制御部６は、画像拡大指示信号で指定される縦方向の拡大倍率の倍率分連続するアドレスを同時に選択する。例えば、縦方向の拡大倍率が２のときは、連続する２つのアドレスを同時に選択する。これにより、この連続するアドレスには同じ画像データが書き込まれる。
【００３４】
次に、本実施例における、画像表示処理とフレームメモリ書き込み動作の関係について、具体的な例を用いて説明する。
【００３５】
まず、通常表示における動作を、図２〜図３を用いて説明する。ここでは、入力画像として、図２（ａ）に示すような、５ライン×５カラムに配列された２５個の画素１〜２５により構成される画像を例にとる。
【００３６】
通常表示の場合、図２（ｂ）に示すように、ラインバッファ書き込み制御部３は、ラインバッファ２に対して、画素１〜２５の画素データ１〜２５をライン方向へ書き込む。
【００３７】
続いて、ラインバッファ読み出し制御部４が、ラインバッファ２から画素データ１〜２５をライン方向へ読み出し、図２（ｃ）に示すように、通常バスへ出力する。
【００３８】
この通常バスへ出力されたデータは、フレームメモリ書き込み先制御部５による書き込み先の制御により、図３（ａ）に示すように、フレームメモリ１のメモリブロックＭ１へ順次書き込まれる。
【００３９】
したがって、フレームメモリ１から読み出した画像を表示すると、図３（ｂ）に示すような、通常画像が表示される。
【００４０】
次に、入力画像を右方向へ９０°回転させて表示するときの動作について説明する。
【００４１】
右方向９０°回転表示を行うときは、ラインバッファ２に対して、ラインバッファ書き込み制御部３は、図４（ａ）に示す入力画像の画素データ１〜２５を、図４（ｂ）に示すように、アドレス方向へ書き込む。
【００４２】
続いて、ラインバッファ読み出し制御部４が、ラインバッファ２から画像データを２アドレス分ずつ同時に読み出し、これを１アドレス分ずつ、通常バスと拡張バスへ分配する。
【００４３】
図４（ｃ）に、このときの通常バスと拡張バスの様子を示す。すなわち、通常バスへは、画素データ１、６、１１、１６、２１、３、８、・・・が順次出力され、それと同時に、拡張バスへは、画素データ２、７、１２、１７、２２、４、９、・・・が順次出力される。
【００４４】
フレームメモリ書き込み先制御部５は、通常バスへ出力された画像データの書き込み先と、拡張バスへ出力された画像データの書き込み先とを、フレームメモリ１の異なるメモリとする。これにより、例えば、図５（ａ）に示すように、通常バスへ出力された画素データ１、６、１１、１６、２１、３、８、・・・はメモリブロックＭ１へ書き込まれ、拡張バスへ出力された画素データ２、７、１２、１７、２２、４、９、・・・メモリブロックＭ２へ書き込まれる。
【００４５】
この場合、フレームメモリ１から画像データを読み出す際、メモリブロックＭ１とメモリブロックＭ２を交互に読み出すようにする。そうすることにより、フレームメモリ１から読み出した画像は、図５（ｂ）に示すように、右方向９０°回転画像として表示される。
【００４６】
次に、入力画像を４倍（縦２倍×横２倍）に拡大表示するときの動作について説明する。
【００４７】
４倍拡大表示を行うときは、ラインバッファ２に対して、ラインバッファ書き込み制御部３は、図６（ａ）に示す入力画像の画素データ１〜２５を、図６（ｂ）に示すように、ライン方向へ書き込む。
【００４８】
続いて、ラインバッファ読み出し制御部４が、ラインバッファ２から画像データを読み出し、図６（ｃ）に示すように、通常バスと拡張バスへ、同時に出力する。
【００４９】
この通常バスと拡張バスへ出力された画像データに対して、フレームメモリ書き込み先制御部５は、通常バスへ出力された画像データの書き込み先と拡張バスへ出力された画像データの書き込み先が隣り合わせになるよう、フレームメモリ１の書き込みビット位置を制御する。
【００５０】
同時に、アドレス制御部６は、縦方向の拡大倍率２に合わせて、連続する２つのアドレスを同時に選択する。
【００５１】
その結果、図７に示すように、フレームメモリ１には、１つのワードライン上に同じ画素データが２つずつ並び、かつ、２つのワードラインごとに同じ画素配置が行われるよう、画像データが書き込まれる。
【００５２】
画像表示を行う場合は、メモリブロックＭ１とメモリブロックＭ２を交互に読み出すようにしてフレームメモリ１から画像データを読み出す。これにより、フレームメモリ１から読み出した画像は、図８に示すように、４倍拡大画像として表示される。
【００５３】
このような本実施例によれば、バス幅およびフレームメモリのワード幅を画素データのビット数に応じて決定し、回転表示や拡大表示などの表示方式の違いに応じて、ラインバッファの書き込み方式および読み出し方式を変えてバスへ出力する画素データの並びを換えるともに、フレームメモリの書き込みアドレスおよび書き込みビット位置を制御することにより、画像データの回転や拡大などの処理を行いながら、回転表示用あるいは拡大表示用の画像データを、効率よくフレームメモリへ書き込むことができる。
【実施例２】
【００５４】
画像表示に際して、同じ画像データを２つの表示装置に表示することが求められることがある。そこで、本実施例では、それぞれの表示装置用に、同じ画像データを２つ、フレームメモリに書き込むことのできる半導体集積回路の例を示す。
【００５５】
図９は、本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図である。
【００５６】
本実施例の半導体集積回路の構成は、基本的に、実施例１の半導体集積回路と同じである。実施例１と異なる点は、フレームメモリ書き込み先制御部５Ａに、画像複製指示信号が入力される点である。
【００５７】
フレームメモリ書き込み先制御部５Ａは、画像複製指示信号により画像データの複製が指示されると、通常バス、または通常バスと拡張バスへ出力された画像データの書き込み先を、フレームメモリ１内の異なるメモリとする。
【００５８】
次に、このフレームメモリ書き込み先制御部５Ａによるフレームメモリ１への画像書き込みの例について説明する。
【００５９】
ここでは、図２に示した、通常表示の画像データに対する処理の例を示す。通常表示の場合、図２（ｃ）に示したように、通常バスに、画素データが画素順に出力される。
【００６０】
この通常バスに出力された画素データに対して、フレームメモリ書き込み先制御部５Ａは、書き込み先として、例えば、フレームメモリ１内のメモリブロックＭ１とメモリブロックＭ３を指定する。
【００６１】
その結果、図１０（ａ）に示すように、フレームメモリ１内のメモリブロックＭ１とメモリブロックＭ３に、全く同じ画像データが書き込まれる。
【００６２】
画像表示を行う場合は、メモリブロックＭ１とメモリブロックＭ３から読み出したデータを、それぞれ別の表示装置に出力する。これにより、図１０（ｂ）に示すように、ある表示装置には出力画像１が表示され、別の表示装置には、出力画像１と同じ画像の出力画像２が表示される。
【００６３】
このような本実施例によれば、フレームメモリに、２つの同じ画像データを、容易に書き込むことができる。
【実施例３】
【００６４】
画像の回転を伴わず、画像の拡大や複製のみを行う場合は、入力画像をラインバッファ２に格納せずに、直接、通常バスおよび拡張バスへ転送するようにしてもよい。そこで、本実施例では、入力画像を通常バスおよび拡張バスへ直接転送できるようにした例を示す。
【００６５】
図１１は、本発明の実施例３に係る半導体集積回路の構成の例を示すブロック図である。
【００６６】
本実施例の半導体集積回路の構成は、基本的に、実施例２の半導体集積回路と同じである。実施例２と異なる点は、入力画像を通常バスおよび拡張バスへ直接転送できるようにした点である。
【００６７】
本実施例では、画像の回転を伴わずに画像の拡大のみを行う場合は、入力画像を通常バスと拡張バスの両方へ転送する。また、画像の回転を伴わずに画像の複製のみを行う場合は、入力画像を通常バスへ転送する。
【００６８】
この転送された入力画像に対する画像の拡大および複製の処理は、実施例１および実施例２で説明した通りなので、ここではその説明を省略する。
【００６９】
このような本実施例によれば、画像の回転を伴わない画像の拡大や複製の処理にラインバッファを使用しないので、フレームメモリへの書き込み処理を高速に行うことができる。また、ラインバッファを使用しない分、消費電力を少なくすることができる。
【実施例４】
【００７０】
画像表示に際して、画像の左右反転表示、あるいは上下反転表示が求められることがある。そこで、本実施例では、フレームメモリに、左右反転表示用画像データあるいは上下反転表示用画像データを、書き込むことのできる半導体集積回路の例を示す。
【００７１】
図１２は、本発明の実施例４に係る半導体集積回路の構成の例を示すブロック図である。
【００７２】
本実施例の半導体集積回路の構成は、基本的に、実施例３の半導体集積回路と同じである。実施例３と異なる点は、フレームメモリ書き込み先制御部５Ｂに左右反転指示信号が入力され、アドレス制御部６Ａに上下反転指示信号が入力される点である。
【００７３】
フレームメモリ書き込み先制御部５Ｂは、左右反転指示信号により画像データの左右反転表示が指示されると、画像データのフレームメモリ１への書き込み先を通常とは逆の順番に指定する。例えば、通常表示の際はビット番号の小さい方から書き込み先を指定している場合、左右反転表示が指示されたときは、ビット番号の大きい方から書き込み先を指定する。
【００７４】
図１３に、左右反転指示信号により左右反転表示が指示されたときの、フレームメモリ１への画像データ書き込みの例を示す。ここでは、通常バスに、図２（ｃ）に示したような画素データが出力されたときの例を示す。
【００７５】
この場合、図１３に示すように、フレームメモリ１の各ワードライン上での画素データの配列順番は、図３（ａ）に示した通常表示時の配列順番とは逆になっている。
【００７６】
したがって、フレームメモリ１から読み出した画像を表示すると、図１３（ｂ）に示すように、図３（ｂ）に示した通常画像に対して、左右が反転された画像が表示される。
【００７７】
次に、本実施例のアドレス制御部６Ａは、上下反転指示信号により画像データの上下反転表示が指示されると、通常とは逆方向にアドレスを発生させる。
【００７８】
すなわち、アドレス制御部６Ａは、通常は、先頭アドレスから最終アドレスの方向に向かってアドレスを発生させるのに対して、上下反転表示が指示されたときは、最終アドレスから先頭アドレスの方向に向かってアドレスを発生させる。
【００７９】
図１４に、上下反転指示信号により上下反転表示が指示されたときの、フレームメモリ１への画像データ書き込みの例を示す。ここでは、通常バスに、図２（ｃ）に示したような画素データが出力されたときの例を示す。
【００８０】
この例では、フレームメモリ１内のメモリブロックＭ４の最下段が最終アドレスであるので、通常バスに出力されたデータは、メモリブロックＭ４の最下段から上方へ向かって書き込まれる。
【００８１】
したがって、フレームメモリ１から読み出した画像を表示すると、図１４（ｂ）に示すように、図３（ｂ）に示した通常画像に対して、上下が反転された画像が表示される。
【００８２】
このような本実施例によれば、フレームメモリに、左右反転表示用画像データおよび上下反転表示用画像データを、容易に書き込むことができる。
【００８３】
なお、上述の実施例の説明では、各種表示の指示が単独で出された場合を例にとって説明したが、上述の各実施例では、単独の表示処理だけでなく、複数の表示指示が複合されて同時に出力されても、それらの処理を一括で行って、その結果をフレームメモリ１に書き込むことが可能である。
【００８４】
その一例として、実施例４の半導体集積回路において、入力画像に対して、右方向に９０°回転した上で４倍に拡大し、さらに左右反転した画像データをフレームメモリ１へ書き込む、という要求が出された場合の動作を、図１５〜図１７を用いて説明する。
【００８５】
この場合、図１５（ａ）に示す入力画像に対して、ラインバッファ書き込み制御部３は、右方向９０°回転指示に従って、入力画像の画素データ１〜２５を、図１５（ｂ）に示すように、アドレス方向へ書き込む。
【００８６】
続いて、ラインバッファ読み出し制御部４が、画像拡大指示に従って、ラインバッファ２から画像データを読み出し、図１５（ｃ）に示すように、通常バスと拡張バスへ、同時に出力する。
【００８７】
フレームメモリ書き込み先制御部５Ｂは、画像拡大指示および左右反転表示指示に従って、通常バスへ出力された画像データの書き込み先と拡張バスへ出力された画像データの書き込み先が隣り合わせで、かつ、各ワードライン上での画素データの配列順番が通常とは逆の順番になるよう、フレームメモリ１の書き込みビット位置を制御する。
【００８８】
一方、アドレス制御部６Ａは、画像拡大指示に従って、連続する２つのアドレスを同時に選択する。
【００８９】
その結果、図１６に示すように、入力画像を右方向に９０°回転した上で４倍に拡大し、さらに左右反転した画像データが、フレームメモリ１へ書き込まれる。
【００９０】
画像表示を行う場合は、メモリブロックＭ１とメモリブロックＭ２を交互に読み出すようにしてフレームメモリ１から画像データを読み出す。これにより、フレームメモリ１から読み出した画像は、図１７に示すように、入力画像を右方向に９０°回転して４倍に拡大し、さらに左右反転した画像として表示される。
【実施例５】
【００９１】
フレームメモリに格納されている画像データを読み出して、画像表示装置へ画像データを表示する場合、画像データの表示形態の変更を求められることがある。そこで、本実施例では、拡張バスを介してフレームメモリに格納されている画像データを読み出して、画像データの表示形態の変更を行い、画像表示装置に表示形態が変更された画像を表示することのできる半導体集積回路の例を示す。なお、画像データの表示形態の変更とは、画像データの回転、画像データの左右反転、画像データの上下反転、画像データの拡大、画像データの縮小などをいう。画像データの表示形態の変更を伴わない通常の画像データは、通常バスを介して読み出される。
【００９２】
図１８は、本発明の実施例５に係る半導体集積回路の構成の例を示すブロック図である。
【００９３】
本実施例の半導体集積回路の構成は、基本的に、実施例１の半導体集積回路と同じである。実施例１と異なる点は、フレームメモリ読み出し制御部１１、ラインバッファ書き込み制御部３ａ、ラインバッファ読み出し制御部４ａが設けられている点である。
【００９４】
フレームメモリ読み出し制御部１１は、フレームメモリ１に格納されている画像データを読み出して拡張バスに出力する。
【００９５】
ラインバッファ書き込み制御部３ａは、拡張バスを介してフレームメモリ１から読み出された画像データをラインバッファ２に書き込む。
【００９６】
ラインバッファ読み出し制御部４ａは、ラインバッファ２に書き込まれた画像データを画像データの表示形態の変更、例えば９０°回転指示信号及び左右反転指示信号に基づいて、９０°回転及び左右反転の処理を実行して画像表示装置（例えば、ＬＣＤ）に出力する。
【００９７】
次に、具体的な読み出し動作について、図１９乃至２２を参照して説明する。図１９はフレームメモリ読み出し制御部１１によるフレームメモリ１からの画像データの読み出し動作の説明図である。図２０は読み出し動作の説明図である。図２１はラインバッファ書き込み制御部３ａによるラインバッファ２への書き込み動作、及びラインバッファ読み出し制御部４ａによるラインバッファ２からの読み出し動作の説明図である。図２２は画像表示装置への画像データの表示を示す図である。
【００９８】
図１９に示すように、フレームメモリ１には、図中右側にライン０（ゼロ）、ライン２、ライン４、・・・、ラインＭから構成される偶数ラインが設けられる。図中左側には、ライン１、ライン３、ライン５、・・・、ラインＮから構成される奇数ラインが設けられる。偶数ライン及び奇数ラインには、ｎ行のデータ列（例えば、ライン０（ゼロ）には０Ａ０乃至０Ａｎ）が設けられる。偶数ラインは、０（ゼロ）乃至１９１ビットの情報を有する。奇数ラインは、１９２乃至３８３ビットの情報を有する。
【００９９】
フレームメモリ読み出し制御部１１によるフレームメモリ１から画像データを読み出す場合、２ワード分に相当する偶数ライン及び奇数ラインのデータを並列に１サイクルで読み出す。この読み出し方法を用いると、フレームメモリからの読み出し回数を抑制することができる。
【０１００】
具体的には、偶数ラインでは、０Ａ０のデータ⇒０Ａａのデータ⇒０Ａｂのデータ⇒・・・
０Ａｚのデータを読み出し、０Ａ１のデータ⇒０Ａａ＋１のデータ⇒０Ａｂ＋１のデータ⇒０Ａｚ＋１のデータを読み出す。これ以降同様に読み出す。
【０１０１】
並行して、奇数ラインでは、１Ａ０のデータ⇒１Ａａのデータ⇒１Ａｂのデータ⇒・・・
１Ａｚのデータを読み出し、１Ａ１のデータ⇒１Ａａ＋１のデータ⇒１Ａｂ＋１のデータ⇒１Ａｚ＋１のデータを読み出す。これ以降同様に読み出す。
【０１０２】
図２０に示すように、フレームメモリ１から読み出された偶数ラインデータＳｅ及び奇数ラインデータＳｏは、拡張バスアクセスに対応するアドレスとの関係が、時系列にみると、例えばＡ０アドレスに対して偶数ラインデータＳｅのＤ０Ａ０と奇数ラインデータのＳｏのＤ１Ａ０が同時刻となる。これ以降は説明を省略するが同様に、他のデータでも同時刻となる。
【０１０３】
図２１に示すように、ラインバッファ書き込み制御部３ａにより、拡張バスを介してラインバッファ２の列方向（図中横方向）に順次、画像データが書き込まれる。
【０１０４】
具体的には、まず、フレームメモリ１の偶数ラインデータＳｅ（ライン０（ゼロ）の０Ａ０）がラインバッファ２の１列目に書き込まれる。次に、フレームメモリ１の奇数ラインデータＳｏ（ライン１の１Ａ０）がラインバッファ２の２列目に書き込まれる。続いて、フレームメモリ１の偶数ラインデータＳｅ（ライン２の０Ａａ）がラインバッファ２の３列目に書き込まれる。そして、フレームメモリ１の奇数ラインデータＳｏ（ライン３の１Ａａ）がラインバッファ２の４列目に書き込まれる。フレームメモリ１の偶数ラインデータＳｅ（ラインＭの０Ａｚ）がラインバッファ２の（２Ｎ−１）列目に書き込まれる。フレームメモリ１の奇数ラインデータＳｏ（ラインＮの１Ａｚ）がラインバッファ２の（２Ｎ）列目に書き込まれる。
【０１０５】
同様に、フレームメモリ１の偶数ラインデータＳｅの２列目のデータとフレームメモリ１の奇数ラインデータＳｏの２列目のデータとが交互にラインバッファ２に書き込まれる。なお、フレームメモリ１の偶数ラインデータＳｅの３列目以降のデータとフレームメモリ１の奇数ラインデータＳｏの３列目以降のデータのラインバッファ２への書き込みについては図示及び説明を省略する。
【０１０６】
ラインバッファ読み出し制御部４ａによるラインバッファ２からの読み出し動作は、ラインバッファ２の行方向（図中縦方向）に順次、読み出される。
【０１０７】
具体的には、まず、フレームメモリ１の偶数ラインデータＳｅの１列目のデータ及び奇数ラインデータＳｏの１列目のデータがラインバッファ２に書き込まれたビット０（ゼロ）乃至２３のデータは、画像表示装置のライン０（ゼロ）に対応するように、行方向（図中縦方向）に読み出される。
【０１０８】
次に、フレームメモリ１の偶数ラインデータＳｅの１列目のデータ及び奇数ラインデータＳｏの１列目のデータがラインバッファ２に書き込まれたビット２４乃至４７のデータは、画像表示装置のライン１に対応するように、行方向（図中縦方向）に読み出される。
【０１０９】
フレームメモリ１の偶数ラインデータＳｅの１列目のデータ及び奇数ラインデータＳｏの１列目のデータがラインバッファ２に書き込まれたビット１６８乃至１９１のデータは、画像表示装置のライン７に対応するように、行方向（図中縦方向）に読み出される。
【０１１０】
次に、フレームメモリ１の偶数ラインデータＳｅの２列目のデータ及び奇数ラインデータＳｏの２列目のデータがラインバッファ２に書き込まれたビット０（ゼロ）乃至２３のデータは、画像表示装置のライン８に対応するように、行方向（図中縦方向）に読み出される。
【０１１１】
続いて、フレームメモリ１の偶数ラインデータＳｅの２列目のデータ及び奇数ラインデータＳｏの２列目のデータがラインバッファ２に書き込まれたビット２４乃至４７のデータは、画像表示装置のライン９に対応するように、行方向（図中縦方向）に読み出される。
【０１１２】
フレームメモリ１の偶数ラインデータＳｅの２列目のデータ及び奇数ラインデータＳｏの２列目のデータがラインバッファ２に書き込まれたビット１６８乃至１９１のデータは、画像表示装置のライン１５に対応するように、行方向（図中縦方向）に読み出される。
【０１１３】
なお、フレームメモリ１の偶数ラインデータＳｅの３列目以降のデータとフレームメモリ１の奇数ラインデータＳｏの３列目以降のデータがラインバッファ２に書き込まれたデータについては図示及び説明を省略する。
【０１１４】
上述したように、ラインバッファ読み出し制御部４ａによるラインバッファ２からの読み出し動作により、フレームメモリ１の画像データは９０°回転及び左右反転されたデータとなる。
【０１１５】
図２２に示すように、ラインバッファ読み出し制御部４ａによりラインバッファから読み出された画像データは、９０°回転及び左右反転された画像として画像表示装置に表示される。
【０１１６】
ここでは、ラインバッファ読み出し制御部４ａで９０°回転及び左右反転処理を実行しているが、必ずしもこれに限定されるものではない。例えば、ラインバッファ読み出し制御部４ａで画像データの上下反転や画像データの縮小などを実行してもよい。また、フレームメモリ読み出し制御部１１、ラインバッファ書き込み制御部３ａ、及びラインバッファ読み出し制御部４ａで、画像データの回転、画像データの左右反転、画像データの上下反転、画像データの拡大、画像データの縮小などの処理を適宜分担させてもよい。
【０１１７】
このような本実施例によれば、フレームメモリに格納されている画像データを読み出すときに画像データの表示形態の変更を伴う場合、拡張バスを介して画像データを読み出して、画像データの表示形態の変更を行い、画像表示装置へ画像データを表示している。このため、フレームメモリからの読み出しを効率よく実行できる。また、複数の画像表示装置に対して異なる画像データの表示形態の変更を迅速に対応することができる。この場合、フレームメモリ１やコントローラ（制御部）の複雑化、ラインバッファ２のサイズの増大化を抑制することができる。
【０１１８】
このように、上述の実施例１乃至４では、複数の画像表示指示が複合されていても、それらの画像表示処理を一括処理した上で、処理後の画像をフレームメモリへ書き込むことができるので、単独処理の場合と同等の書き込み効率を保持することができる。
【０１１９】
また、上述の実施例５では、フレームメモリから画像データを読み出して、拡張バスを経由して画像データの回転や反転などの処理を行い、処理された画像データを画像表示装置に出力している。このため、画像データの回転や反転などの処理を行いながら、フレームメモリからの読み出しを効率よく実行できるので、通常データの読み出しと同等の読み出し効率を保持することができる。
【０１２０】
以上、幾つかの実施例について述べたが、これらの実施例は単に例として示したもので、本発明の範囲を限定することを意図したものではない。実際、ここにおいて述べた新規な半導体集積回路は、種々の他の実施例に具体化されても良いし、更に、本発明の主旨或いはスピリットから逸脱することなく、ここにおいて述べた半導体集積回路における種々の省略、置き換え及び変更を行ってもよい。付随する請求項及びそれらの均等物は、本発明の範囲及び主旨或いはスプリットに入るようにそのような例或いは変形を含むことを意図している。
【符号の説明】
【０１２１】
１ フレームメモリ
２ ラインバッファ
３、３ａ ラインバッファ書き込み制御部
４、４Ａ、４ａ ラインバッファ読み出し制御部
５、５Ａ、５Ｂ フレームメモリ書き込み先制御部
６、６Ａ アドレス制御部
１１ フレームメモリ読み出し制御部
Ｓｅ 偶数ラインデータ
Ｓｏ 奇数ラインデータ
【特許請求の範囲】
【請求項１】
画素データおよび汎用的なデータの転送に使用される通常バスと、
前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、
前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、
入力される画像データの複数ライン分の画素データを格納するラインバッファと、
画像回転指示信号に従って、前記ラインバッファへの画像データの書き込み方向を制御するラインバッファ書き込み制御手段と、
前記画像回転指示信号および画像拡大指示信号に従って、前記ラインバッファから読み出した画像データの出力先を前記通常バスのみとするか、前記通常バスと前記拡張バスの両方とするかを制御するラインバッファ読み出し制御手段と、
前記画像回転指示信号および前記画像拡大指示信号に従って、前記通常バスおよび前記拡張バスから入力される画像データの前記フレームメモリへの書き込み先を制御するフレームメモリ書き込み先制御手段と、
前記画像拡大指示信号に従って、前記フレームメモリの書き込みアドレスを制御するアドレス制御手段と
を備えることを特徴とする半導体集積回路。
【請求項２】
前記回転指示信号が画像の回転を指示するときは、
前記ラインバッファ読み出し制御手段が、前記ラインバッファから読み出した画像データの出力先を前記通常バスと前記拡張バスの両方とし、
前記フレームメモリ書き込み先制御手段が、前記通常バスへ出力された画像データの書き込み先と前記拡張バスへ出力された画像データの書き込み先を前記フレームメモリ内の異なるメモリとする
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記画像拡大指示信号が画像の拡大を指示するときは、
前記ラインバッファ読み出し制御手段が、前記ラインバッファから読み出した画像データの出力先を前記通常バスと前記拡張バスの両方とする
ことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
前記画像拡大指示信号が画像の拡大を指示するときは、
前記フレームメモリ書き込み先制御手段が、前記通常バスへ出力された画像データの書き込み先と前記拡張バスへ出力された画像データの書き込み先を隣り合わせとし、
前記アドレス制御手段が、拡大倍率分連続するアドレスを同時に選択する
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路。
【請求項５】
画像を複製するときは、
前記フレームメモリ書き込み先制御手段が、前記通常バスまたは前記通常バスと前記拡張バスへ出力された画像データの書き込み先を、前記フレームメモリの領域をワード方向に分割した別々の領域とする
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路。
【請求項６】
画像を左右反転させるときは、
前記フレームメモリ書き込み先制御手段が、前記フレームメモリの書き込み先を通常とは逆の順番に指定する
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体集積回路。
【請求項７】
画像を上下反転させるときは、
前記アドレス制御手段が、通常とは逆方向にアドレスを発生させる
ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体集積回路。
【請求項８】
画素データおよび汎用的なデータの転送に使用される通常バスと、
前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、
前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、
入力される画像データの複数ライン分の画素データを格納するラインバッファと、
前記フレームメモリに格納されている画像データの読み出しのときに画像データの表示形態を変更する場合、前記フレームメモリに格納されている画像データを読み出して前記拡張バスに出力するフレームメモリ読み出し制御手段と、
前記拡張バスから出力される画像データを前記ラインバッファに書き込むラインバッファ書き込み制御手段と、
前記ラインバッファに格納されている画像データを読み出して画像表示装置に出力するラインバッファ読み出し制御手段と、
を備え、画像データの表示形態の変更処理は前記フレームメモリ読み出し制御手段、前記ラインバッファ書き込み制御手段、或いは前記ラインバッファ読み出し制御手段で実行されることを特徴とする半導体集積回路。
【請求項９】
画像データの表示形態の変更処理は、画像データの回転、画像データの左右反転、画像データの上下反転、画像データの拡大、及び画像データの縮小の少なくともいずれか１つであることを特徴とする請求項８に記載の半導体集積回路。
【請求項１０】
前記フレームメモリに格納されている画像データは、ランダムアクセスで、２ワード分のデータを１サイクルで読み出され、
前記拡張バスから出力される画像データは、２サイクル毎に前記ラインバッファに書き込まれることを特徴とする請求項８又は９に記載の半導体集積回路。
【請求項１１】
画像データの表示形態の変更がない場合、前記フレームメモリに格納されている画像データは前記通常バスを介して読み出されることを特徴とする請求項８乃至１０のいずれか１項に記載の半導体集積回路。
【請求項１】
画素データおよび汎用的なデータの転送に使用される通常バスと、
前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、
前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、
入力される画像データの複数ライン分の画素データを格納するラインバッファと、
画像回転指示信号に従って、前記ラインバッファへの画像データの書き込み方向を制御するラインバッファ書き込み制御手段と、
前記画像回転指示信号および画像拡大指示信号に従って、前記ラインバッファから読み出した画像データの出力先を前記通常バスのみとするか、前記通常バスと前記拡張バスの両方とするかを制御するラインバッファ読み出し制御手段と、
前記画像回転指示信号および前記画像拡大指示信号に従って、前記通常バスおよび前記拡張バスから入力される画像データの前記フレームメモリへの書き込み先を制御するフレームメモリ書き込み先制御手段と、
前記画像拡大指示信号に従って、前記フレームメモリの書き込みアドレスを制御するアドレス制御手段と
を備えることを特徴とする半導体集積回路。
【請求項２】
前記回転指示信号が画像の回転を指示するときは、
前記ラインバッファ読み出し制御手段が、前記ラインバッファから読み出した画像データの出力先を前記通常バスと前記拡張バスの両方とし、
前記フレームメモリ書き込み先制御手段が、前記通常バスへ出力された画像データの書き込み先と前記拡張バスへ出力された画像データの書き込み先を前記フレームメモリ内の異なるメモリとする
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記画像拡大指示信号が画像の拡大を指示するときは、
前記ラインバッファ読み出し制御手段が、前記ラインバッファから読み出した画像データの出力先を前記通常バスと前記拡張バスの両方とする
ことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
前記画像拡大指示信号が画像の拡大を指示するときは、
前記フレームメモリ書き込み先制御手段が、前記通常バスへ出力された画像データの書き込み先と前記拡張バスへ出力された画像データの書き込み先を隣り合わせとし、
前記アドレス制御手段が、拡大倍率分連続するアドレスを同時に選択する
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路。
【請求項５】
画像を複製するときは、
前記フレームメモリ書き込み先制御手段が、前記通常バスまたは前記通常バスと前記拡張バスへ出力された画像データの書き込み先を、前記フレームメモリの領域をワード方向に分割した別々の領域とする
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路。
【請求項６】
画像を左右反転させるときは、
前記フレームメモリ書き込み先制御手段が、前記フレームメモリの書き込み先を通常とは逆の順番に指定する
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体集積回路。
【請求項７】
画像を上下反転させるときは、
前記アドレス制御手段が、通常とは逆方向にアドレスを発生させる
ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体集積回路。
【請求項８】
画素データおよび汎用的なデータの転送に使用される通常バスと、
前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、
前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、
入力される画像データの複数ライン分の画素データを格納するラインバッファと、
前記フレームメモリに格納されている画像データの読み出しのときに画像データの表示形態を変更する場合、前記フレームメモリに格納されている画像データを読み出して前記拡張バスに出力するフレームメモリ読み出し制御手段と、
前記拡張バスから出力される画像データを前記ラインバッファに書き込むラインバッファ書き込み制御手段と、
前記ラインバッファに格納されている画像データを読み出して画像表示装置に出力するラインバッファ読み出し制御手段と、
を備え、画像データの表示形態の変更処理は前記フレームメモリ読み出し制御手段、前記ラインバッファ書き込み制御手段、或いは前記ラインバッファ読み出し制御手段で実行されることを特徴とする半導体集積回路。
【請求項９】
画像データの表示形態の変更処理は、画像データの回転、画像データの左右反転、画像データの上下反転、画像データの拡大、及び画像データの縮小の少なくともいずれか１つであることを特徴とする請求項８に記載の半導体集積回路。
【請求項１０】
前記フレームメモリに格納されている画像データは、ランダムアクセスで、２ワード分のデータを１サイクルで読み出され、
前記拡張バスから出力される画像データは、２サイクル毎に前記ラインバッファに書き込まれることを特徴とする請求項８又は９に記載の半導体集積回路。
【請求項１１】
画像データの表示形態の変更がない場合、前記フレームメモリに格納されている画像データは前記通常バスを介して読み出されることを特徴とする請求項８乃至１０のいずれか１項に記載の半導体集積回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１１−５３６７１（Ｐ２０１１−５３６７１Ａ）
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願番号】特願２０１０−１７５２０９（Ｐ２０１０−１７５２０９）
【出願日】平成２２年８月４日（２０１０．８．４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願日】平成２２年８月４日（２０１０．８．４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]