厚膜薄膜混成多層回路基板
【目的】信号端子の増大に対処が可能であり、厚膜基板の厚さが大きくなっても信号の伝搬遅れを低減できる厚膜薄膜混成多層回路基板を提供する。
【構成】複数の配線を有する薄膜部を厚膜部の表面に形成し、前記厚膜部は前記配線の一部を、前記厚膜部の裏面から外部に引き出すためのスルホールを有する厚膜薄膜混成多層回路基板において、前記薄膜部は前記厚膜部の表面の一部にのみ形成されており、前記厚膜部は、内部に配線を有し、該配線の一端は前記薄膜部の配線の一部に接続され、他端は前記薄膜部が形成されていない厚膜部の表面に引き出されている。
【構成】複数の配線を有する薄膜部を厚膜部の表面に形成し、前記厚膜部は前記配線の一部を、前記厚膜部の裏面から外部に引き出すためのスルホールを有する厚膜薄膜混成多層回路基板において、前記薄膜部は前記厚膜部の表面の一部にのみ形成されており、前記厚膜部は、内部に配線を有し、該配線の一端は前記薄膜部の配線の一部に接続され、他端は前記薄膜部が形成されていない厚膜部の表面に引き出されている。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子回路部品を搭載する回路基板に係り、特に半導体素子を高密度に実装するに好適な厚膜と薄膜の混成多層回路基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子を高密度に実装するための回路基板としての１種として、セラミックス等を基材とする厚膜基板上に、ポリイミド等の有機絶縁材料や銅等の導体材料を交互に積層して配線した薄膜層を形成した厚膜と薄膜の混成多層回路基板を使用していた。この厚膜と薄膜の混成多層回路基板の場合、半導体素子は薄膜上に搭載され、外部と信号の授受を行うためのＩ／Ｏ端子は厚膜裏面側より取り出す方法が一般的であった。ところが、半導体素子の集積度が年々高密度化しているために、これを実装した回路基板は小さな面積から多数のＩ／Ｏ端子取り出すことが必要になってきた。しかし、従来のようにＩ／Ｏ端子を厚膜の裏面側から取り出す方法では、Ｉ／Ｏ端子を形成できる寸法ピッチで端子数が制限されてしまい、端子数の増大傾向に対処できないという問題点があった。
【０００３】一方、厚膜と薄膜の混成多層回路基板において、薄膜部や厚膜部の面方向に結線される信号配線に関しては、マイクロストリップライン構造を形成することによりインピーダンスマッチングとシールドをほぼ完全に行うことが出来る。基板面に対して垂直方向の信号線に関しては、電源線との完全なペア配線を行うことにより、インピーダンスマッチングをとることができるが、実際上は、信号線と電源線の数が異なったり、配置が片寄ったりするために完全にペア配線にすることは困難である。そのため、基板に垂直方向の配線に関してはシールドが不完全でインピーダンスがミスマッチングな状態となってしまう。
【０００４】一方、半導体素子は高密度化の傾向にあり、これを搭載するための実装基板は多層化が進行する傾向にある。このために厚膜基板の厚さは５ｍｍを越える場合も出てきている。基板の板厚が５ｍｍ以上になるとその板厚方向にシルードが不完全なスルホールを介して高速信号を伝送することになり、ノイズの影響を受けやすくなる。
【０００５】この様子を図３を用いて説明する。図３は、厚膜薄膜混成多層回路基板上にＬＳＩをはんだ接続した状態の断面図を示したもので、回路基板は厚膜部１と薄膜部２より構成されている。各々の内部配線は、信号ライン５と電源ライン６を区別して細線と太線で示している。薄膜部２の上には、はんだボール３を介してＬＳＩ４が搭載されており、厚膜部の裏面には外部の回路と電気接続を行うためのＩ／Ｏピン９が取付けられている。このような回路基板では、ＬＳＩから出た信号は、厚さの厚い厚膜部のスルホールを介して厚膜部裏面から信号の授受を行うことになる。勿論、信号ラインは電源ラインとペアを組む等の考慮がなされてノイズの低減策が考慮されているが、すべての配線を完全にペアを組ませて配置するのは困難であり、スルホール長が長くなるとノイズの影響を受けやすくなる。電源ラインから発生するノイズを低減させるために、特開平２ー２０３５９５によれば厚膜部のスルホールを経由してきた電源ラインをＬＳＩ近傍の薄膜部で再配分することによりバイパスコンデンサ効果を持たせて電源電圧の安定化を図る基板が提案されている。
【０００６】一方、スルホールを経由する信号は、厚膜部を形成するセラミクスの誘電率が薄膜部を形成するポリイミド等の絶縁物の誘電率より大きいために、その伝搬速度は１／√εだけ遅延する。これを防止する目的で特開昭６３ー６６９９３では厚膜のスルホールの周辺部を誘電率の小さいフッ化樹脂で充填する方法が提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の従来技術では、信号端子数が不足する問題に関しては何の解決策も与えられておらず、端子数の増大傾向に対処できないという問題があった。また、厚膜部スルホールの周辺部を誘電率の小さいフッ化樹脂で充填する方法は、完全に伝搬遅延を無くすことが難しく、厚膜部の厚さが大きくなり誘電率の大きな厚膜部中を伝搬する距離が長くなった場合には、伝搬遅延時間が無視出来なくなるほどに大きくなる。更に、厚膜部のスルホールを経由してくる信号ラインが他のスルホールを伝搬する電気信号から受けるクロストークノイズを防止することに関しては不十分であり、厚膜部の厚さが厚くなるに従ってノイズの影響が無視出来なくなる。
【０００８】本発明の第１の課題は、信号端子の増大に対処が可能であり、厚膜部の厚さが大きくなっても信号の伝搬遅れを低減できる厚膜薄膜混成多層回路基板を提供することを目的とする。
【０００９】また、本発明の第２の課題は、厚膜部の厚さが大きくなっても、信号ラインのノイズマージンが低下することなのない厚膜薄膜混成多層回路基板を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記第１の課題を解決するために、本発明によれば、複数の配線を有する薄膜部を厚膜部の表面に形成し、前記厚膜部は前記配線の一部を、前記厚膜部の裏面から外部に引き出すためのスルホールを有する厚膜薄膜混成多層回路基板において、前記薄膜部は前記厚膜部の表面の一部にのみ形成されており、前記厚膜部は、内部に配線を有し、該配線の一端は前記薄膜部の配線の一部に接続され、他端は前記薄膜部が形成されていない厚膜部の表面に引き出されていることを特徴とする厚膜薄膜混成多層回路基板が提供される。
【００１１】上記第２の課題を解決するために、本発明によれば、上述の多層回路基板において、前記厚膜部内部の配線の少なくとも一部は、前記厚膜部の面方向に配線されており、前記面方向の配線はグランド線と信号配線を有しマイクロストリップライン構造を形成することを特徴とする厚膜薄膜混成多層回路基板が提供される。
【００１２】
【作用】本発明の厚膜部と薄膜部の混成回路基板は、薄膜部の配線を、基板の裏面と、薄膜部の形成されていない厚膜部の表面とから引き出すことができる構造をとっている。厚膜部の裏面には、厚膜部に形成されたスルホールを通して引き出し、厚膜部の表面には、厚膜部中の配線を通して取り出す。厚膜部中の配線の一端は、薄膜部の配線の一部に接続し、他端は薄膜部が形成されていない厚膜部の表面に引き出す。この構造では、厚膜部の裏面のみならず、厚膜部の表面の一部にも端子を設けることができるので、従来の厚膜部の裏面のみから取り出す構造と比較して端子数が大幅に増加する。
【００１３】また、本発明の厚膜と薄膜の混成多層回路基板の、厚膜部の表面に信号を取り出すための配線は、接続する薄膜部の配線との位置と、引き出す場所によって配線経路が決定される。従って、厚膜部中の配線の長さは、薄膜部を厚膜部の表面のどの位置に形成するかによって決まり、薄膜部は設計者の意図で任意に配置できるので、配線の長さも任意の長さにすることができる。従って、配線の長さは厚膜部の厚さが変わっても、厚膜部の厚さに左右されず、任意の長さにすることができる。このことは、厚い厚膜部を用いた場合に、厚膜部の厚さよりも短い距離で厚膜部の表面に信号をとりだすことを可能にしている。したがって、伝搬遅延が問題となるような高速信号（例えば、パルス幅にして１μｓ以下の信号）を厚膜部の表面に取り出すことにより、誘電率の大きな厚膜部中には短い長さ通過させるだけで良く、伝搬遅延を生じることなく、信号を速やかに外部に取りだすことができる。外部に取り出した信号は、誘電率の小さい有機高分子材料のケーブル等で配線することにより、長距離の伝搬でも伝搬遅延時間の改良にも役立つ。また、この構造は、短い長さの配線で外部に取りだすので、伝搬遅延だけではなく信号線間のクロストークノイズを防止する。
【００１４】さらに、厚膜部の表面に取り出す信号は、厚膜部に平行に配線されるのでグランド線と信号線をマイクロストリップライン構造に配置することが可能であり、隣接する信号ラインからのクロストークノイズを大幅に低減できる。また、クロストークノイズは低減方法としては、信号線の間隔を開ける方法や、反射ノイズ部分をタイミング的に除去する方法もとることができる。
【００１５】
【実施例】以下、本発明の実施例を図１と図２により説明する。図１は、本発明による厚膜と薄膜の混成多層回路基板がコネクタ１０２、９２を介して複数個がプリント基板１１２上に搭載された状態の部分断面図を示したものである。図２は本発明による厚膜薄膜混成多層回路基板の斜視図を示したもので、厚膜部１２と薄膜部２２からなる回路基板の四隅にフレキシブルフラットケーブル７２を接続した状態が示している。
【００１６】以下、図１を用いて本発明の厚膜と薄膜の混成多層回路基板の構成各部を説明する。本発明による厚膜薄膜混成多層回路基板は、厚膜部１２上の中央部に薄膜部２２が形成される構成を取っている。図１では、薄膜部２２上にＬＳＩ４２がはんだボール３２によって接続された状態を示している。また、薄膜部２２が形成されていない厚膜部１２の周辺部分１２ａには、封止キャップ１２２を搭載するための封止部１３２と厚膜部１２中の信号ライン５２を外部に取りだすためのケーブル接続パッド８２が設けてある。薄膜部２２には、ＬＳＩ４２に電流を供給するための電源線６２と、ＬＳＩ４２の電気信号を流す信号線５２が配線されている。また、厚膜部１２には、膜面に垂直に貫通する複数のスルホール６１が形成されており、スルホール６１を通して、厚膜部の裏面に薄膜部の電源線６２が引き出されて、Ｉ／Ｏ端子ピン９１が接続されている。また、厚膜部１２の内部には、薄膜部の信号線の一部に一端が接続され、他端が厚膜部１２の表面部１２ａに引き出された信号線５２が形成されている。厚膜部１２の表面部に引き出された信号線５２の端部は、ケーブル接続パッド８２に接続されている。
【００１７】ケーブル接続パッド８２には、フレキシブルフラットケーブル７２が接続されており、このケーブルはケーブルコネクタ１０２を介してプリント基板１１２内の信号線に接続されている。一方、ＬＳＩから取り出された電源ライン６２のＩ／Ｏ端子ピン９１は、モジュールコネクタ１４２内のＩ／Ｏ端子ピン９２を介してプリント基板１１２と接続されている。
【００１８】上記の実施例においては、薄膜部２２とＬＳＩ４２が湿度等の外部環境により劣化するのを防止するための封止部１２２を設けている。この封止部１２２は薄膜部２２の周辺部の厚膜部の表面１２ａ上の封止キャップ１２２を搭載するための封止部１３２上に設置されている。本実施例では、封止キャップ１２２を導電体で形成したので、厚膜部１２中の信号線５２を封止キャップ１２２と接触させないために、信号線５２は厚膜内部を経由して、封止キャップ１２２の外側の厚膜部周辺部の表面から取りだす構造とする。
【００１９】厚膜部１２内部の信号線５２は、ケーブル接続パッド８２から薄膜部の配線までの膜面方向の距離を、膜面に平行に配線されている。また、図２（ｂ）に示すように、信号線５２は、２本のグランド線５２ｂとこれらに挟まれた信号線５２ａから構成される、マイクロストリップライン構造をとっている。この場合の信号線５２のインピーダンスＺ0は、２本のグランド線の間隔ｂ、信号線５２ｂの幅ｗと厚さｔ、信号線５２ａとグランド線５２ｂの間の絶縁体の距離ｈを用いて、図２中の数１のようになる。このように、膜面方向の配線をマイクロストリップライン構造にすることにより、インピーダンスＺ0を一定に保持することができ、かつ、上下の配線層からのクロストークノイズの発生を防止する。
【００２０】外部との接続端子として幅１００μｍのＣｒ／Ｎｉ／Ａｕ等で構成されるケーブル接続パッド８２を例えば２００μｍピッチで形成する。このピッチにフレキシブルフラットケーブルの配線ピッチを合わせて、図２（ｃ）のように、はんだ３１によりグランド線５２ｂと３３、信号線５２ａと３１を接続し、ケーブルの他端はケーブルコネクタ１０２と接続する。このコネクタ１０２を介してプリント基板１１２と電気的な接続が可能な構造となっている。また、フレキシブルフラットケーブルは、例えば図４に示したように、銅等の低抵抗材料からなる信号線１３をポリイミドのような低誘電率の絶縁材料２３を介してグランド層３３で挾み込んだマイクロストリップライン構造にしている。信号線１３の幅と絶縁材料２３の厚さを調整することにより信号ラインは所望のインピーダンスに調整することが可能である。また、絶縁保護層４３はグランド層３３を絶縁保護するためのものであり、必ずしも必要ではない。フレキシブルフラットケーブルを外部回路との接続に用いるのは接続端子数の増加を狙ったものであるが、接続端子をそれほど必要とせずより厳密なインピーダンスマッチングを行いたい場合は同軸ケーブルによる接続でも良い。
【００２１】つぎに、本発明の厚膜薄膜混成回路基板の材質および作製方法について説明する。厚膜部１２は、乾燥のみを施された焼結前のセラミックのグリーンシートに、グランド線５２ｂおよび信号線５２ａの膜面方向のパターンを導体ペーストにより印刷する。つぎに、膜面方向のパターンが印刷されたセラミックのグリーンシートを重ね合わせ、信号線５２の膜面に垂直方向のパターンの部分に穴部を形成し、穴部に導体ペーストを封入する。この導体ペーストにより信号線が形成されたセラミックのグリーンシートを焼結し、厚膜部１２を完成させる。つぎのこの厚膜部の上面に、銅線の配線パターンをスパッタやめっき等の方法で形成し、ポリイミドの絶縁層を積層して薄膜部２２を完成させる。
【００２２】このように、本発明においては外部の回路基板と接続するために、厚膜薄膜混成多層回路基板の表裏面より信号線を取り出す方式を用いたために、外部の回路基板と接続されるＩ／Ｏ端子の数を、裏面だけの場合と比較して、大幅に増やすことができる。例えば、信号を外部に取り出すＩ／Ｏ端子の数も基板の裏面からのみ取り出す従来方式で、裏面にＩ／Ｏ端子を設けた場合は、ピンピッチが２．５ｍｍ程度が限界であることから、１０ｃｍ角基板で１６００個が限界であった。本発明を用いて、厚膜部の周辺部に薄膜部を形成しなかったときには、基板表面の周辺部から０．２ｍｍピッチでＩ／Ｏ端子を取り出すことができるので上記したピン数に加えて１０ｃｍ角基板で２０００個の端子数が増加可能となる。また、薄膜部を島状に複数個設ければ、さらにＩ／Ｏピン数を増加させることができる。
【００２３】本発明による回路基板では、電子計算機で使用されるような１μｓ以下の高速パルス信号は薄膜部の厚さと厚膜部の表面層数層以内の垂直距離（厚さにして１ｍｍ以内の距離）を経由するだけでシールドとインピーダンスマッチングが行われたフレキシブルフラットケーブル内に伝達されるため、従来構造の厚膜部スルホールを経由してプリント基板に伝達される方式に比べてインピーダンスのミスマッチ状態で信号伝達が行われる距離が１／５以下に低減でき、ノイズの影響を大幅に低減することが可能である。更に、上記した効果に加えて電気信号は厚膜部よりも誘電率の小さなフラットケーブル中を伝搬するために信号の伝搬遅延時間の短縮にも効果がある。
【００２４】また、クロストークノイズの低減方法として、本実施例では、信号線５２をマイクロストリップライン構造にしたが、これに限定されるものではなく、信号線５２の間隔を開ける方法もとることができる。
【００２５】本実施例によればフラットケーブルは、プリント基板に接続されているが、厚膜薄膜混成多層回路基板相互を直接接続することも可能であり、この方が信号伝達の距離がより短縮可能となる。
【００２６】また、フラットケーブルと、信号線５２との接続は必ずしも厚膜部表面で行う必要はなく、薄膜層の表面で接続しても良い。
【００２７】また、封止キャップ１２２は必ずしも必要ではなく、封止キャップ１２２を設ける場合も、薄膜層の上部に直接形成することが可能である。薄膜部上に直接封止パッドを設けた場合は、封止部の下層に薄膜の絶縁層が介在することになるが、この絶縁層は湿度を透過しやすいポリイミド等の有機材料で形成されていると、封止キャップによる保護効果が低減する。薄膜部の絶縁層が、防湿効果の高い材質である場合には、厚膜部の表面に設けた場合と同様の効果がある。
【００２８】また、電気信号が流れる経路も、高速信号は基板の表面、低速信号と電源の供給は基板の裏面からといった使いわけが可能である。
【００２９】
【発明の効果】本発明の厚膜部と薄膜部を有する混成回路基板は、信号線を厚膜部の表面と裏面から引き出す構成をとるため、信号端子の増大に対処が可能である。また、厚膜部の上面から引き出す信号線は、厚膜部の厚さに関係なく、速やかに表面に取り出すように配線することができるので厚膜基板の厚さが大きくなっても信号の伝搬遅れを低減できる。
【図面の簡単な説明】
【図１】本発明の一実施例の厚膜薄膜混成多層回路基板がコネクタを介して複数個がプリント基板上に搭載された状態を示す部分断面図。
【図２】（ａ）本発明の一実施例による厚膜薄膜混成多層回路基板の斜視図。（ｂ）図１をＡＡで切断した、厚膜部の信号線の構成を示す断面図。（ｃ）厚膜部の信号線とフラットケーブルの接続を示す断面図。
【図３】従来法による厚膜薄膜混成多層回路基板上にＬＳＩをはんだ接続した状態を示す断面図。
【図４】本発明の実施例に用いられたフラットケーブルの構造図。
【符号の説明】
１、１２・・・厚膜薄膜混成多層回路基板の厚膜部、２、２２・・・厚膜薄膜混成多層回路基板の薄膜部、３、３１、３２・・・はんだボール、４、４２・・・ＬＳＩ、５、５２・・・信号ライン、６、６２・・・電源ライン、７２・・・フレキシブルフラットケーブル、８２・・・ケーブル接続パッド、９、９１、９２・・・Ｉ／Ｏ端子ピン、１３・・・信号線、２３・・・絶縁材料、３３・・・グランド層、４３・・・絶縁保護層１０２・・・ケーブルコネクタ、１１２・・・プリント基板、１２２・・・封止キャップ、１３２・・・封止部、１４２・・・モジュールコネクタ。
【０００１】
【産業上の利用分野】本発明は、電子回路部品を搭載する回路基板に係り、特に半導体素子を高密度に実装するに好適な厚膜と薄膜の混成多層回路基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子を高密度に実装するための回路基板としての１種として、セラミックス等を基材とする厚膜基板上に、ポリイミド等の有機絶縁材料や銅等の導体材料を交互に積層して配線した薄膜層を形成した厚膜と薄膜の混成多層回路基板を使用していた。この厚膜と薄膜の混成多層回路基板の場合、半導体素子は薄膜上に搭載され、外部と信号の授受を行うためのＩ／Ｏ端子は厚膜裏面側より取り出す方法が一般的であった。ところが、半導体素子の集積度が年々高密度化しているために、これを実装した回路基板は小さな面積から多数のＩ／Ｏ端子取り出すことが必要になってきた。しかし、従来のようにＩ／Ｏ端子を厚膜の裏面側から取り出す方法では、Ｉ／Ｏ端子を形成できる寸法ピッチで端子数が制限されてしまい、端子数の増大傾向に対処できないという問題点があった。
【０００３】一方、厚膜と薄膜の混成多層回路基板において、薄膜部や厚膜部の面方向に結線される信号配線に関しては、マイクロストリップライン構造を形成することによりインピーダンスマッチングとシールドをほぼ完全に行うことが出来る。基板面に対して垂直方向の信号線に関しては、電源線との完全なペア配線を行うことにより、インピーダンスマッチングをとることができるが、実際上は、信号線と電源線の数が異なったり、配置が片寄ったりするために完全にペア配線にすることは困難である。そのため、基板に垂直方向の配線に関してはシールドが不完全でインピーダンスがミスマッチングな状態となってしまう。
【０００４】一方、半導体素子は高密度化の傾向にあり、これを搭載するための実装基板は多層化が進行する傾向にある。このために厚膜基板の厚さは５ｍｍを越える場合も出てきている。基板の板厚が５ｍｍ以上になるとその板厚方向にシルードが不完全なスルホールを介して高速信号を伝送することになり、ノイズの影響を受けやすくなる。
【０００５】この様子を図３を用いて説明する。図３は、厚膜薄膜混成多層回路基板上にＬＳＩをはんだ接続した状態の断面図を示したもので、回路基板は厚膜部１と薄膜部２より構成されている。各々の内部配線は、信号ライン５と電源ライン６を区別して細線と太線で示している。薄膜部２の上には、はんだボール３を介してＬＳＩ４が搭載されており、厚膜部の裏面には外部の回路と電気接続を行うためのＩ／Ｏピン９が取付けられている。このような回路基板では、ＬＳＩから出た信号は、厚さの厚い厚膜部のスルホールを介して厚膜部裏面から信号の授受を行うことになる。勿論、信号ラインは電源ラインとペアを組む等の考慮がなされてノイズの低減策が考慮されているが、すべての配線を完全にペアを組ませて配置するのは困難であり、スルホール長が長くなるとノイズの影響を受けやすくなる。電源ラインから発生するノイズを低減させるために、特開平２ー２０３５９５によれば厚膜部のスルホールを経由してきた電源ラインをＬＳＩ近傍の薄膜部で再配分することによりバイパスコンデンサ効果を持たせて電源電圧の安定化を図る基板が提案されている。
【０００６】一方、スルホールを経由する信号は、厚膜部を形成するセラミクスの誘電率が薄膜部を形成するポリイミド等の絶縁物の誘電率より大きいために、その伝搬速度は１／√εだけ遅延する。これを防止する目的で特開昭６３ー６６９９３では厚膜のスルホールの周辺部を誘電率の小さいフッ化樹脂で充填する方法が提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の従来技術では、信号端子数が不足する問題に関しては何の解決策も与えられておらず、端子数の増大傾向に対処できないという問題があった。また、厚膜部スルホールの周辺部を誘電率の小さいフッ化樹脂で充填する方法は、完全に伝搬遅延を無くすことが難しく、厚膜部の厚さが大きくなり誘電率の大きな厚膜部中を伝搬する距離が長くなった場合には、伝搬遅延時間が無視出来なくなるほどに大きくなる。更に、厚膜部のスルホールを経由してくる信号ラインが他のスルホールを伝搬する電気信号から受けるクロストークノイズを防止することに関しては不十分であり、厚膜部の厚さが厚くなるに従ってノイズの影響が無視出来なくなる。
【０００８】本発明の第１の課題は、信号端子の増大に対処が可能であり、厚膜部の厚さが大きくなっても信号の伝搬遅れを低減できる厚膜薄膜混成多層回路基板を提供することを目的とする。
【０００９】また、本発明の第２の課題は、厚膜部の厚さが大きくなっても、信号ラインのノイズマージンが低下することなのない厚膜薄膜混成多層回路基板を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記第１の課題を解決するために、本発明によれば、複数の配線を有する薄膜部を厚膜部の表面に形成し、前記厚膜部は前記配線の一部を、前記厚膜部の裏面から外部に引き出すためのスルホールを有する厚膜薄膜混成多層回路基板において、前記薄膜部は前記厚膜部の表面の一部にのみ形成されており、前記厚膜部は、内部に配線を有し、該配線の一端は前記薄膜部の配線の一部に接続され、他端は前記薄膜部が形成されていない厚膜部の表面に引き出されていることを特徴とする厚膜薄膜混成多層回路基板が提供される。
【００１１】上記第２の課題を解決するために、本発明によれば、上述の多層回路基板において、前記厚膜部内部の配線の少なくとも一部は、前記厚膜部の面方向に配線されており、前記面方向の配線はグランド線と信号配線を有しマイクロストリップライン構造を形成することを特徴とする厚膜薄膜混成多層回路基板が提供される。
【００１２】
【作用】本発明の厚膜部と薄膜部の混成回路基板は、薄膜部の配線を、基板の裏面と、薄膜部の形成されていない厚膜部の表面とから引き出すことができる構造をとっている。厚膜部の裏面には、厚膜部に形成されたスルホールを通して引き出し、厚膜部の表面には、厚膜部中の配線を通して取り出す。厚膜部中の配線の一端は、薄膜部の配線の一部に接続し、他端は薄膜部が形成されていない厚膜部の表面に引き出す。この構造では、厚膜部の裏面のみならず、厚膜部の表面の一部にも端子を設けることができるので、従来の厚膜部の裏面のみから取り出す構造と比較して端子数が大幅に増加する。
【００１３】また、本発明の厚膜と薄膜の混成多層回路基板の、厚膜部の表面に信号を取り出すための配線は、接続する薄膜部の配線との位置と、引き出す場所によって配線経路が決定される。従って、厚膜部中の配線の長さは、薄膜部を厚膜部の表面のどの位置に形成するかによって決まり、薄膜部は設計者の意図で任意に配置できるので、配線の長さも任意の長さにすることができる。従って、配線の長さは厚膜部の厚さが変わっても、厚膜部の厚さに左右されず、任意の長さにすることができる。このことは、厚い厚膜部を用いた場合に、厚膜部の厚さよりも短い距離で厚膜部の表面に信号をとりだすことを可能にしている。したがって、伝搬遅延が問題となるような高速信号（例えば、パルス幅にして１μｓ以下の信号）を厚膜部の表面に取り出すことにより、誘電率の大きな厚膜部中には短い長さ通過させるだけで良く、伝搬遅延を生じることなく、信号を速やかに外部に取りだすことができる。外部に取り出した信号は、誘電率の小さい有機高分子材料のケーブル等で配線することにより、長距離の伝搬でも伝搬遅延時間の改良にも役立つ。また、この構造は、短い長さの配線で外部に取りだすので、伝搬遅延だけではなく信号線間のクロストークノイズを防止する。
【００１４】さらに、厚膜部の表面に取り出す信号は、厚膜部に平行に配線されるのでグランド線と信号線をマイクロストリップライン構造に配置することが可能であり、隣接する信号ラインからのクロストークノイズを大幅に低減できる。また、クロストークノイズは低減方法としては、信号線の間隔を開ける方法や、反射ノイズ部分をタイミング的に除去する方法もとることができる。
【００１５】
【実施例】以下、本発明の実施例を図１と図２により説明する。図１は、本発明による厚膜と薄膜の混成多層回路基板がコネクタ１０２、９２を介して複数個がプリント基板１１２上に搭載された状態の部分断面図を示したものである。図２は本発明による厚膜薄膜混成多層回路基板の斜視図を示したもので、厚膜部１２と薄膜部２２からなる回路基板の四隅にフレキシブルフラットケーブル７２を接続した状態が示している。
【００１６】以下、図１を用いて本発明の厚膜と薄膜の混成多層回路基板の構成各部を説明する。本発明による厚膜薄膜混成多層回路基板は、厚膜部１２上の中央部に薄膜部２２が形成される構成を取っている。図１では、薄膜部２２上にＬＳＩ４２がはんだボール３２によって接続された状態を示している。また、薄膜部２２が形成されていない厚膜部１２の周辺部分１２ａには、封止キャップ１２２を搭載するための封止部１３２と厚膜部１２中の信号ライン５２を外部に取りだすためのケーブル接続パッド８２が設けてある。薄膜部２２には、ＬＳＩ４２に電流を供給するための電源線６２と、ＬＳＩ４２の電気信号を流す信号線５２が配線されている。また、厚膜部１２には、膜面に垂直に貫通する複数のスルホール６１が形成されており、スルホール６１を通して、厚膜部の裏面に薄膜部の電源線６２が引き出されて、Ｉ／Ｏ端子ピン９１が接続されている。また、厚膜部１２の内部には、薄膜部の信号線の一部に一端が接続され、他端が厚膜部１２の表面部１２ａに引き出された信号線５２が形成されている。厚膜部１２の表面部に引き出された信号線５２の端部は、ケーブル接続パッド８２に接続されている。
【００１７】ケーブル接続パッド８２には、フレキシブルフラットケーブル７２が接続されており、このケーブルはケーブルコネクタ１０２を介してプリント基板１１２内の信号線に接続されている。一方、ＬＳＩから取り出された電源ライン６２のＩ／Ｏ端子ピン９１は、モジュールコネクタ１４２内のＩ／Ｏ端子ピン９２を介してプリント基板１１２と接続されている。
【００１８】上記の実施例においては、薄膜部２２とＬＳＩ４２が湿度等の外部環境により劣化するのを防止するための封止部１２２を設けている。この封止部１２２は薄膜部２２の周辺部の厚膜部の表面１２ａ上の封止キャップ１２２を搭載するための封止部１３２上に設置されている。本実施例では、封止キャップ１２２を導電体で形成したので、厚膜部１２中の信号線５２を封止キャップ１２２と接触させないために、信号線５２は厚膜内部を経由して、封止キャップ１２２の外側の厚膜部周辺部の表面から取りだす構造とする。
【００１９】厚膜部１２内部の信号線５２は、ケーブル接続パッド８２から薄膜部の配線までの膜面方向の距離を、膜面に平行に配線されている。また、図２（ｂ）に示すように、信号線５２は、２本のグランド線５２ｂとこれらに挟まれた信号線５２ａから構成される、マイクロストリップライン構造をとっている。この場合の信号線５２のインピーダンスＺ0は、２本のグランド線の間隔ｂ、信号線５２ｂの幅ｗと厚さｔ、信号線５２ａとグランド線５２ｂの間の絶縁体の距離ｈを用いて、図２中の数１のようになる。このように、膜面方向の配線をマイクロストリップライン構造にすることにより、インピーダンスＺ0を一定に保持することができ、かつ、上下の配線層からのクロストークノイズの発生を防止する。
【００２０】外部との接続端子として幅１００μｍのＣｒ／Ｎｉ／Ａｕ等で構成されるケーブル接続パッド８２を例えば２００μｍピッチで形成する。このピッチにフレキシブルフラットケーブルの配線ピッチを合わせて、図２（ｃ）のように、はんだ３１によりグランド線５２ｂと３３、信号線５２ａと３１を接続し、ケーブルの他端はケーブルコネクタ１０２と接続する。このコネクタ１０２を介してプリント基板１１２と電気的な接続が可能な構造となっている。また、フレキシブルフラットケーブルは、例えば図４に示したように、銅等の低抵抗材料からなる信号線１３をポリイミドのような低誘電率の絶縁材料２３を介してグランド層３３で挾み込んだマイクロストリップライン構造にしている。信号線１３の幅と絶縁材料２３の厚さを調整することにより信号ラインは所望のインピーダンスに調整することが可能である。また、絶縁保護層４３はグランド層３３を絶縁保護するためのものであり、必ずしも必要ではない。フレキシブルフラットケーブルを外部回路との接続に用いるのは接続端子数の増加を狙ったものであるが、接続端子をそれほど必要とせずより厳密なインピーダンスマッチングを行いたい場合は同軸ケーブルによる接続でも良い。
【００２１】つぎに、本発明の厚膜薄膜混成回路基板の材質および作製方法について説明する。厚膜部１２は、乾燥のみを施された焼結前のセラミックのグリーンシートに、グランド線５２ｂおよび信号線５２ａの膜面方向のパターンを導体ペーストにより印刷する。つぎに、膜面方向のパターンが印刷されたセラミックのグリーンシートを重ね合わせ、信号線５２の膜面に垂直方向のパターンの部分に穴部を形成し、穴部に導体ペーストを封入する。この導体ペーストにより信号線が形成されたセラミックのグリーンシートを焼結し、厚膜部１２を完成させる。つぎのこの厚膜部の上面に、銅線の配線パターンをスパッタやめっき等の方法で形成し、ポリイミドの絶縁層を積層して薄膜部２２を完成させる。
【００２２】このように、本発明においては外部の回路基板と接続するために、厚膜薄膜混成多層回路基板の表裏面より信号線を取り出す方式を用いたために、外部の回路基板と接続されるＩ／Ｏ端子の数を、裏面だけの場合と比較して、大幅に増やすことができる。例えば、信号を外部に取り出すＩ／Ｏ端子の数も基板の裏面からのみ取り出す従来方式で、裏面にＩ／Ｏ端子を設けた場合は、ピンピッチが２．５ｍｍ程度が限界であることから、１０ｃｍ角基板で１６００個が限界であった。本発明を用いて、厚膜部の周辺部に薄膜部を形成しなかったときには、基板表面の周辺部から０．２ｍｍピッチでＩ／Ｏ端子を取り出すことができるので上記したピン数に加えて１０ｃｍ角基板で２０００個の端子数が増加可能となる。また、薄膜部を島状に複数個設ければ、さらにＩ／Ｏピン数を増加させることができる。
【００２３】本発明による回路基板では、電子計算機で使用されるような１μｓ以下の高速パルス信号は薄膜部の厚さと厚膜部の表面層数層以内の垂直距離（厚さにして１ｍｍ以内の距離）を経由するだけでシールドとインピーダンスマッチングが行われたフレキシブルフラットケーブル内に伝達されるため、従来構造の厚膜部スルホールを経由してプリント基板に伝達される方式に比べてインピーダンスのミスマッチ状態で信号伝達が行われる距離が１／５以下に低減でき、ノイズの影響を大幅に低減することが可能である。更に、上記した効果に加えて電気信号は厚膜部よりも誘電率の小さなフラットケーブル中を伝搬するために信号の伝搬遅延時間の短縮にも効果がある。
【００２４】また、クロストークノイズの低減方法として、本実施例では、信号線５２をマイクロストリップライン構造にしたが、これに限定されるものではなく、信号線５２の間隔を開ける方法もとることができる。
【００２５】本実施例によればフラットケーブルは、プリント基板に接続されているが、厚膜薄膜混成多層回路基板相互を直接接続することも可能であり、この方が信号伝達の距離がより短縮可能となる。
【００２６】また、フラットケーブルと、信号線５２との接続は必ずしも厚膜部表面で行う必要はなく、薄膜層の表面で接続しても良い。
【００２７】また、封止キャップ１２２は必ずしも必要ではなく、封止キャップ１２２を設ける場合も、薄膜層の上部に直接形成することが可能である。薄膜部上に直接封止パッドを設けた場合は、封止部の下層に薄膜の絶縁層が介在することになるが、この絶縁層は湿度を透過しやすいポリイミド等の有機材料で形成されていると、封止キャップによる保護効果が低減する。薄膜部の絶縁層が、防湿効果の高い材質である場合には、厚膜部の表面に設けた場合と同様の効果がある。
【００２８】また、電気信号が流れる経路も、高速信号は基板の表面、低速信号と電源の供給は基板の裏面からといった使いわけが可能である。
【００２９】
【発明の効果】本発明の厚膜部と薄膜部を有する混成回路基板は、信号線を厚膜部の表面と裏面から引き出す構成をとるため、信号端子の増大に対処が可能である。また、厚膜部の上面から引き出す信号線は、厚膜部の厚さに関係なく、速やかに表面に取り出すように配線することができるので厚膜基板の厚さが大きくなっても信号の伝搬遅れを低減できる。
【図面の簡単な説明】
【図１】本発明の一実施例の厚膜薄膜混成多層回路基板がコネクタを介して複数個がプリント基板上に搭載された状態を示す部分断面図。
【図２】（ａ）本発明の一実施例による厚膜薄膜混成多層回路基板の斜視図。（ｂ）図１をＡＡで切断した、厚膜部の信号線の構成を示す断面図。（ｃ）厚膜部の信号線とフラットケーブルの接続を示す断面図。
【図３】従来法による厚膜薄膜混成多層回路基板上にＬＳＩをはんだ接続した状態を示す断面図。
【図４】本発明の実施例に用いられたフラットケーブルの構造図。
【符号の説明】
１、１２・・・厚膜薄膜混成多層回路基板の厚膜部、２、２２・・・厚膜薄膜混成多層回路基板の薄膜部、３、３１、３２・・・はんだボール、４、４２・・・ＬＳＩ、５、５２・・・信号ライン、６、６２・・・電源ライン、７２・・・フレキシブルフラットケーブル、８２・・・ケーブル接続パッド、９、９１、９２・・・Ｉ／Ｏ端子ピン、１３・・・信号線、２３・・・絶縁材料、３３・・・グランド層、４３・・・絶縁保護層１０２・・・ケーブルコネクタ、１１２・・・プリント基板、１２２・・・封止キャップ、１３２・・・封止部、１４２・・・モジュールコネクタ。
【特許請求の範囲】
【請求項１】複数の配線を有する薄膜部を厚膜部の表面に形成し、前記厚膜部は前記配線の一部を、前記厚膜部の裏面から外部に引き出すためのスルホールを有する厚膜薄膜混成多層回路基板において、前記薄膜部は前記厚膜部の表面の一部にのみ形成されており、前記厚膜部は、内部に配線を有し、該配線の一端は前記薄膜部の配線の一部に接続され、他端は前記薄膜部が形成されていない厚膜部の表面に引き出されていることを特徴とする厚膜薄膜混成多層回路基板。
【請求項２】請求項１において、前記厚膜部内部の配線の少なくとも一部は、前記厚膜部の面方向に配線されており、前記面方向の配線はグランド線と信号配線を有しマイクロストリップライン構造を形成することを特徴とする厚膜薄膜混成多層回路基板。
【請求項３】請求項１または２において、前記厚膜部のスルーホール裏面に引き出される配線は電源線を主体とし、前記厚膜部の表面に引き出される配線は高速信号線を主体としたことを特徴とする厚膜薄膜混成多層回路基板。
【請求項４】請求項１、２または３において、前記薄膜部を空間的に覆って外気から遮断する封止キャップ部をさらに備え、前記封止キャップ部は前記厚膜部表面のうち薄膜部の形成されていない部分に設置され、かつ、前記厚膜部表面から引き出される配線の一端は、前記封止キャップ部の外側の前記厚膜部の表面から引き出されることを特徴とする厚膜と薄膜の混成多層回路基板。
【請求項５】厚膜部と、前記厚膜部の上に複数の配線を有する薄膜部とを備えた厚膜と薄膜の混成多層回路基板の製造方法において、前記薄膜部を前記前記厚膜部の表面の一部にのみ形成し、前記薄膜部の配線の一部を、前記厚膜部に設けられたスルーホールを通して前記厚膜部の裏面に引き出し、また、前記厚膜部の中に配線を設け、その一端を前記薄膜部の配線の一部に接続し、他端を前記薄膜部の形成されていない厚膜部の表面に引き出すことを特徴とする厚膜と薄膜の混成多層回路基板の製造方法。
【請求項６】請求項１の基板を外部回路と接続するための実装方法において、前記厚膜部の表面に引き出した配線を、前記配線とインピーダンスの整合が取れたフレキシブルフラットケ−ブルおよび同軸ケ−ブルの少なくとも一方と接続することにより、外部回路と接続することを特徴とした厚膜薄膜混成多層回路基板の実装方法。
【請求項７】請求項６において、前記厚膜部中の配線と、前記フレキシブルフラットケ−ブルおよび同軸ケ−ブルの少なくとも一方との接続方法に、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いた厚膜薄膜混成多層回路基板の実装方法。
【請求項８】請求項６または７において、厚膜部表面から取り出した信号をコネクタを介して更に大形の回路基板に接続することを特徴とした厚膜薄膜混成多層回路基板の実装方法。
【請求項９】請求項６または７において、厚膜部表面から取り出した信号を隣接する他の厚膜薄膜混成多層回路基板に接続することを特徴とする厚膜薄膜混成多層回路基板の実装方法。
【請求項１０】請求項１、２、３または４に記載の厚膜薄膜混成多層回路基板を搭載した電子回路装置。
【請求項１】複数の配線を有する薄膜部を厚膜部の表面に形成し、前記厚膜部は前記配線の一部を、前記厚膜部の裏面から外部に引き出すためのスルホールを有する厚膜薄膜混成多層回路基板において、前記薄膜部は前記厚膜部の表面の一部にのみ形成されており、前記厚膜部は、内部に配線を有し、該配線の一端は前記薄膜部の配線の一部に接続され、他端は前記薄膜部が形成されていない厚膜部の表面に引き出されていることを特徴とする厚膜薄膜混成多層回路基板。
【請求項２】請求項１において、前記厚膜部内部の配線の少なくとも一部は、前記厚膜部の面方向に配線されており、前記面方向の配線はグランド線と信号配線を有しマイクロストリップライン構造を形成することを特徴とする厚膜薄膜混成多層回路基板。
【請求項３】請求項１または２において、前記厚膜部のスルーホール裏面に引き出される配線は電源線を主体とし、前記厚膜部の表面に引き出される配線は高速信号線を主体としたことを特徴とする厚膜薄膜混成多層回路基板。
【請求項４】請求項１、２または３において、前記薄膜部を空間的に覆って外気から遮断する封止キャップ部をさらに備え、前記封止キャップ部は前記厚膜部表面のうち薄膜部の形成されていない部分に設置され、かつ、前記厚膜部表面から引き出される配線の一端は、前記封止キャップ部の外側の前記厚膜部の表面から引き出されることを特徴とする厚膜と薄膜の混成多層回路基板。
【請求項５】厚膜部と、前記厚膜部の上に複数の配線を有する薄膜部とを備えた厚膜と薄膜の混成多層回路基板の製造方法において、前記薄膜部を前記前記厚膜部の表面の一部にのみ形成し、前記薄膜部の配線の一部を、前記厚膜部に設けられたスルーホールを通して前記厚膜部の裏面に引き出し、また、前記厚膜部の中に配線を設け、その一端を前記薄膜部の配線の一部に接続し、他端を前記薄膜部の形成されていない厚膜部の表面に引き出すことを特徴とする厚膜と薄膜の混成多層回路基板の製造方法。
【請求項６】請求項１の基板を外部回路と接続するための実装方法において、前記厚膜部の表面に引き出した配線を、前記配線とインピーダンスの整合が取れたフレキシブルフラットケ−ブルおよび同軸ケ−ブルの少なくとも一方と接続することにより、外部回路と接続することを特徴とした厚膜薄膜混成多層回路基板の実装方法。
【請求項７】請求項６において、前記厚膜部中の配線と、前記フレキシブルフラットケ−ブルおよび同軸ケ−ブルの少なくとも一方との接続方法に、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いた厚膜薄膜混成多層回路基板の実装方法。
【請求項８】請求項６または７において、厚膜部表面から取り出した信号をコネクタを介して更に大形の回路基板に接続することを特徴とした厚膜薄膜混成多層回路基板の実装方法。
【請求項９】請求項６または７において、厚膜部表面から取り出した信号を隣接する他の厚膜薄膜混成多層回路基板に接続することを特徴とする厚膜薄膜混成多層回路基板の実装方法。
【請求項１０】請求項１、２、３または４に記載の厚膜薄膜混成多層回路基板を搭載した電子回路装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開平５−１２９８０９
【公開日】平成５年（１９９３）５月２５日
【国際特許分類】
【出願番号】特願平３−２８８８０９
【出願日】平成３年（１９９１）１１月５日
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【公開日】平成５年（１９９３）５月２５日
【国際特許分類】
【出願日】平成３年（１９９１）１１月５日
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
[ Back to top ]