同期整流方式のＤＣ−ＤＣコンバータ
【課題】入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する。
【解決手段】同期整流方式のＤＣ−ＤＣコンバータは、高電位側電源電位と低電位側電源電位との間に直列と接続され、駆動信号により相補的にオンオフさせる第１のスイッチ及び第２のスイッチと、その一端が前記第１のスイッチと前記第２のスイッチとの接続端と接続されたインダクタと、その一方の電極が前記インダクタの他端と接続され、前記インダクタの他端の電圧を平滑して直流出力電圧として負荷へ供給する平滑容量と、前記直流出力電圧に応じたオフセット電位を生成するように構成されたオフセット回路と、前記接続端の電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、を備える。
【解決手段】同期整流方式のＤＣ−ＤＣコンバータは、高電位側電源電位と低電位側電源電位との間に直列と接続され、駆動信号により相補的にオンオフさせる第１のスイッチ及び第２のスイッチと、その一端が前記第１のスイッチと前記第２のスイッチとの接続端と接続されたインダクタと、その一方の電極が前記インダクタの他端と接続され、前記インダクタの他端の電圧を平滑して直流出力電圧として負荷へ供給する平滑容量と、前記直流出力電圧に応じたオフセット電位を生成するように構成されたオフセット回路と、前記接続端の電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は同期整流方式のＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
同期整流方式のＤＣ−ＤＣコンバータでは、例えば図８に示す特許文献１に開示されたＤＣ−ＤＣコンバータのように、負荷から電流が逆流することを防止するための機能が通常設けられている。
【０００３】
図８に示すＤＣ−ＤＣコンバータは、同期整流方式の降圧コンバータであり、高電位側電源電位Ｖｉと低電位側電源電位Ｖｓｓ（図８ではグランド電位）との間に直列と接続された高電位側の第１のスイッチ１（主スイッチと呼ばれる）及び低電位側の第２のスイッチ（同期整流スイッチと呼ばれる）２と、第１のスイッチ１と第２のスイッチ２との接続端Ｐｘに一端が接続されるインダクタ３と、インダクタ３の他端の電圧を平滑して直流出力電圧Ｖｏとして負荷５へ供給する平滑容量４と、第１のスイッチ１と第２のスイッチ２との接続端電位Ｖｘ（接続端Ｐｘの電位）と第２のスイッチ２の他端の電位（Ｖｓｓ）とを比較する比較器７と、第１のスイッチ１を駆動するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）信号と比較器７の出力との論理積を生成して第２のスイッチ２を駆動するＡＮＤ回路８と、を備えている。なお、図８の構成では、第１のスイッチ１はＰＭＯＳトランジスタであり、第２のスイッチ２はＮＭＯＳトランジスタである。
【０００４】
まず、負荷５への供給電流の電流量が充分にあり、インダクタ３に流れるインダクタ電流ＩＬの電流量が常にゼロ以上（ＤＣ−ＤＣコンバータから負荷５に向う方向を正とする）を継続するような「連続モード動作」の場合を考える。
【０００５】
この連続モード動作の場合、第１のスイッチ１と第２のスイッチ２とが同期をとりながら交互にオンオフすることによって直流入力電圧（≒Ｖｉ−Ｖｓｓ）を断続（間欠）させるので、接続端電位Ｖｘはパルス状の波形になる。このパルス状の接続端電位Ｖｘはインダクタ３と平滑容量４とにより平均化されて略一定の電位となる。インダクタ電流ＩＬは、第１のスイッチ１がオン状態且つ第２のスイッチ２がオフ状態のときに増加し、第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときに減少するような三角波状の波形となる。
【０００６】
一方、負荷５が軽負荷となって負荷５への供給電流が充分な電流量ではなくなった場合、上記連続モード動作の中で第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときにインダクタ電流ＩＬが減少してゼロ電流（電流量がゼロであるインダクタ電流ＩＬ）に至る期間が生じるような「断続モード動作」となる。
この断続モード動作の場合、インダクタ電流ＩＬがゼロ電流となったときに、第１のスイッチ１がオフ状態且つ第２のスイッチ２のオン状態がさらに続くようであれば、インダクタ電流ＩＬは負の方向（図８において左向き）に逆流してしまう。
【０００７】
しかしながら、この場合、接続端電位Ｖｘは負電位から上昇していき、やがては接続端電位Ｖｘと低電位側電源電位Ｖｓｓとを比較している比較器７の出力レベルがＨｉｇｈレベルからＬｏｗレベルに反転し、ひいてはＡＮＤ回路８の出力レベルがＨｉｇｈレベルからＬｏｗレベルに反転するので、ＮＭＯＳトランジスタである第２のスイッチ２はターンオフ（オン状態からオフ状態に切り替わること）する。
【０００８】
つまり、第２のスイッチ２がオン状態の場合、インダクタ電流ＩＬが正の方向（図８において右向き）に流れているときは、第２のスイッチ２のオン抵抗によって接続端電位Ｖｘは低電位側電源電位Ｖｓｓよりも低くなる。一方、インダクタ電流ＩＬが負の方向（図８において左向き）に流れているときは、接続端電位Ｖｘは低電位側電源電位Ｖｓｓよりも高くなる。このように、インダクタ電流ＩＬの向きは接続端電位Ｖｘと低電位側電源電位Ｖｓｓとの大小関係によって検知することができるので、負電位である接続端電位Ｖｘが上昇して低電位側電位Ｖｓｓに到達したときに第２のスイッチ２を強制的にターンオフさせることで、インダクタ電流ＩＬが逆流することを防止している。
【０００９】
なお、特許文献１では、比較器７において接続端電位Ｖｘと比較対象とする低電位側電源電位Ｖｓｓを図８に示すグランド電位に限定しておらず、グランド電位とほぼ等しい所定の基準電位としている。これは、比較器７やＡＮＤ回路８等の遅延時間を考慮し、接続端電位Ｖｘをグランド電位よりも少し低い所定の基準電位（ＤＣ−ＤＣコンバータの入出力条件に依存しない電位）と比較させることで、上記の遅延時間を考慮して第２のスイッチ２をターンオフさせるためである。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０００−９２８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、図８に示すような従来の同期整流方式のＤＣ−ＤＣコンバータでは、図８に示す比較器７やＡＮＤ回路８等の逆流防止回路の各構成要素の遅延時間がたとえ一定であっても、同期整流方式のＤＣ−ＤＣコンバータの入出力条件の変動によって、インダクタ電流ＩＬの電流量がグランド電位とほぼ等しい所定の基準電位に相当する電流量から減少していきゼロに至るまでの時間は変化する。
【００１２】
例えば、降圧コンバータの場合にはインダクタ電流ＩＬの傾きは直流出力電圧Ｖｏに比例し、昇圧コンバータの場合にはインダクタ電流ＩＬの傾きは直流出力電圧Ｖｏと直流入力電圧Ｖｉとの入出力差電圧（Ｖｏ−Ｖｉ）に比例することが知られている。このため、直流出力電圧Ｖｏの設定が変更される場合、直流入力電圧の設定が変更される場合、あるいは直流出力電圧Ｖｏがノイズ等の要因で不安定な場合には、インダクタ電流ＩＬの傾きが変化し、ひいてはインダクタ電流ＩＬの電流量がグランド電位にほぼ等しい所定の基準電位に相当する電流量からゼロに至るまでの時間が変化する。すると、接続端電位Ｖｘがグランド電位とほぼ等しい所定の基準電位に到達して低電位側スイッチをターンオフさせるタイミングと、インダクタ電流ＩＬが実際にゼロ電流となるタイミングとは一致しなくなり、逆流が生じて変換効率を悪化させることになる。
【００１３】
本発明は、このような課題を解決するためになされたものであり、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式のＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明のある形態（ａｓｐｅｃｔ）に係る同期整流方式のＤＣ−ＤＣコンバータは、高電位側電源電位と低電位側電源電位との間に直列と接続され、駆動信号により相補的にオンオフさせる第１のスイッチ及び第２のスイッチと、その一端が前記第１のスイッチと前記第２のスイッチとの接続端と接続されたインダクタと、 その一方の電極が前記インダクタの他端と接続され、前記インダクタの他端の電圧を平滑して直流出力電圧として負荷へ供給する平滑容量と、前記直流出力電圧に応じたオフセット電位を生成するように構成されたオフセット回路と、前記接続端の電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、を備えるものである。
【００１５】
この構成によれば、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式の降圧型のＤＣ−ＤＣコンバータを提供することが可能となる。
【００１６】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記直流出力電圧に比例した前記オフセット電位を生成するように構成されている、としてもよい。
【００１７】
この構成によれば、インダクタ電流がゼロ電流となったタイミングでターンオフさせるために定義したオフセット電位が直流出力電圧に単純に比例しているとみなすことで、オフセット回路を簡易に構成することができる。
【００１８】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット電位を生成するための比例定数Ａは、次式に従う、としてもよい。Ａ＝Ｒｏｎ・Ｔｄ／Ｌ。但し、Ｒｏｎ：前記第２のスイッチのオン抵抗、Ｔｄ：前記比較器の２つの入力レベルが反転してから前記第２のスイッチがターンオフするまでの遅延時間、Ｌ：前記インダクタのインダクタンス。
【００１９】
この構成によれば、遅延時間を考慮に入れたタイミングで第２のスイッチをターンオフさせることができる。
【００２０】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記第１のスイッチと前記第２のスイッチとの接続端と接続された第１の入力端と、前記インダクタの他端と接続された第２の入力端と、前記比較器の反転入力端と接続された出力端と、 前記第１の入力端と前記出力端との間に配設された第１の抵抗と、その一端が前記第２の入力端と接続され且つその他端が前記出力端及び前記第１の抵抗の一端と接続された第２の抵抗と、を備え、前記第１の抵抗と前記第２の抵抗との接続端の共通電位が前記出力端を介して前記比較器の反転入力端に入力されるように構成されている、としてもよい。
【００２１】
この構成によれば、第１の抵抗と第２の抵抗との抵抗分圧比を調整するだけで、上記の比例定数Ａを容易に設定することができる。
【００２２】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記第１の抵抗と前記第２の抵抗との前記比較器側の接続端に電流源が接続されるように構成されている、としてもよい。
【００２３】
この構成によれば、電流源の電流値を増減することで、直流出力電圧の変動に伴うオフセット電位の変化量を調整することができる。また、比較器の２つの入力レベルが反転したときから第２のスイッチがターンオフするまでの遅延時間が入出力条件によらず一定とみなせない場合には、電流源の電流値を増減することで、オフセット電位を調整することもできる。
【００２４】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記比較器は、前記接続端の電位と前記オフセット電位とを加算した電位と前記低電位側電位とを比較するように構成され、前記駆動回路は、前記駆動信号と前記比較器の出力との論理積により前記第２のスイッチを駆動するように構成されている、としてもよい。
【００２５】
この構成によれば、負のオフセット電位を作製せずに済むので、比較器を簡易に構成することができる。
【００２６】
上記の課題を解決するために、本発明の他の形態（ａｓｐｅｃｔ）に係る同期整流方式のＤＣ−ＤＣコンバータにおいて、その一端が高電位側電源電位と接続されたインダクタと、その一端がインダクタの他端と接続され、その他端が低電位側電源電位と接続された第１のスイッチと、その一端が前記インダクタと前記第１のスイッチとの接続端と接続され、前記第１のスイッチとともに相補的にオンオフさせる第２のスイッチと、その一方の電極が前記第２のスイッチの他端と接続され、前記第２のスイッチの他端の電圧を平滑して得られる直流出力電圧を負荷へ供給する平滑容量と、前記高電位側電源電位と前記低電位側電源電位との間の電位差である直流入力電圧と前記直流出力電圧との間の入出力差電圧に応じたオフセット電位を生成するオフセット回路と、前記接続端電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、を備えるものである。
【００２７】
この構成によれば、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式の昇圧型のＤＣ−ＤＣコンバータを提供することが可能となる。
【００２８】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記入出力差電圧に比例した前記オフセット電位を生成するように構成されている、としてもよい。
【００２９】
この構成によれば、インダクタ電流がゼロ電流となったタイミングでターンオフさせるために定義したオフセット電位が入出力差電圧に単純に比例しているとみなすことで、オフセット回路を簡易に構成することができる。
【００３０】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット電位を生成するための比例定数Ｂは、次式に従う、としてもよい。Ｂ＝Ｒｏｎ・Ｔｄ／Ｌ。但し、Ｒｏｎ：前記第２のスイッチのオン抵抗、Ｔｄ：前記比較器の２つの入力レベルが反転してから前記第２のスイッチがターンオフするまでの遅延時間、Ｌ：前記インダクタのインダクタンス。
【００３１】
この構成によれば、遅延時間を考慮に入れたタイミングで第２のスイッチをターンオフさせることができる。
【００３２】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、そのドレインに前記直流出力電圧が印加され、そのソースが定電流源と接続され、且つそのゲートに前記直流入力電圧が印加された第１のＮＭＯＳトランジスタと、そのゲートが前記第１のＮＭＯＳトランジスタのソースと接続されたＰＭＯＳトランジスタと、前記第１のＮＭＯＳトランジスタのドレインと前記ＰＭＯＳトランジスタのソースとの間と接続された第１の抵抗と、そのドレインが前記ＰＭＯＳトランジスタのドレインと接続された第２のＮＭＯＳトランジスタと、前記第２のＮＭＯＳトランジスタとともにカレントミラー回路を構成する第３のＮＭＯＳトランジスタと、前記接続端電位と前記第３のＮＭＯＳトランジスタのドレインとの間と接続された第２の抵抗と、を備え、前記第２の抵抗と前記第３のＮＭＯＳトランジスタとの接続端の電位が、前記接続端電位から前記オフセット電位を減算した電位である、としてもよい。
【００３３】
この構成によれば、上記のオフセット回路を適切に構成することができる。
【００３４】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記第２の抵抗と前記第３のＮＭＯＳトランジスタとの接続端に電流源が接続されるように構成されている、としてもよい。
【００３５】
この構成によれば、電流源の電流値を増減することで、直流出力電圧の変動に伴うオフセット電位の変化量を調整することができる。また、比較器の２つの入力レベルが反転したときから第２のスイッチがターンオフするまでの遅延時間が入出力条件によらず一定とみなせない場合には、電流源の電流値を増減することで、オフセット電位を調整することもできる。
【００３６】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記比較器は、前記接続端電位から前記オフセット電位を減算した電位と前記第２のスイッチの他端の電位とを比較するように構成され、前記駆動回路は、前記駆動信号と前記比較器の出力との論理和により前記第２のスイッチを駆動するように構成されている、としてもよい。
【００３７】
この構成によれば、負のオフセット電位を作製せずに済むので、比較器を簡易に構成することができる。
【発明の効果】
【００３８】
本発明によれば、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式のＤＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００３９】
【図１】図１は本発明の実施の形態１に係る同期整流方式のＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図２】図２は本発明の実施の形態１に係る同期整流方式のＤＣ−ＤＣコンバータの動作例を示す波形図である。
【図３】図３は本発明の実施の形態２に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路の構成例を示す回路図である。
【図４】図４は本発明の実施の形態３に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路の構成例を示す回路図である。
【図５】図５は本発明の実施の形態４に係る同期整流方式のＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図６】図６は本発明の実施の形態５に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路の構成例を示す回路図である。
【図７】図７は本発明の実施の形態６に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路の構成例を示す回路図である。
【図８】図８は従来の同期整流方式のＤＣ−ＤＣコンバータの構成を示す回路図である。
【発明を実施するための形態】
【００４０】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
（実施の形態１）
［構成例］
図１は本発明の実施の形態１に係る同期整流方式のＤＣ−ＤＣコンバータの構成例を示す回路図である。
【００４１】
図１に示す同期整流方式のＤＣ−ＤＣコンバータは、降圧コンバータであり、高電位側電源電位Ｖｉと低電位側電源電位Ｖｓｓとの間に直列と接続された高電位側の第１のスイッチ１及び低電位側の第２のスイッチ（同期整流スイッチとも呼ばれる）２と、第１のスイッチ１と第２のスイッチ２との接続端Ｐｘに一端が接続されるインダクタ３と、インダクタ３の他端の電圧を平滑して直流出力電圧Ｖｏとして負荷５へ供給する平滑容量４と、第１のスイッチ１と第２のスイッチ２との接続端電位Ｖｘ（接続端Ｐｘの電位）と接続されて直流出力電圧Ｖｏに比例したオフセット電位Ｖｙを生成するオフセット回路６と、オフセット回路６の出力電位（＝Ｖｘ＋Ｖｙ）と第２のスイッチ２の他端の電位（＝Ｖｓｓ）とを比較する比較器７と、第１のスイッチ１を駆動するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）信号と比較器７の出力との論理積を生成して第２のスイッチ２を駆動するＡＮＤ回路８とを備えている。
【００４２】
なお、図１の構成では、第１のスイッチ１はＰＭＯＳトランジスタで実現され、第２のスイッチ２はＮＭＯＳトランジスタで実現されている。また、比較器７はオフセット回路６の出力電位と接続された反転入力端と低電位側電源電位Ｖｓｓと接続された非反転入力端とＡＮＤ回路８の一方の入力端と接続された出力端とを備えた差動増幅器で実現されている。また、オフセット回路６は直流出力電圧Ｖｏに応じて電圧が変化する可変電圧源として実現されている。
【００４３】
また、オフセット回路６の出力電位は接続端電位Ｖｘとオフセット電位Ｖｙとを加算した電位（Ｖｘ＋Ｖｙ）であり、比較器７は、このオフセット回路６の出力電位（Ｖｘ＋Ｖｙ）が低電位側電源電位Ｖｓｓを上回るか否かを検出している。このことは、比較器７は、接続端電位Ｖｘが低電位側電源電位Ｖｓｓからオフセット電位Ｖｙを減算した電位（−Ｖｙ）を上回るか否かを検出していることと同義である。
［動作例］
図１に示す同期整流方式のＤＣ−ＤＣコンバータの動作例を説明する。
【００４４】
まず、同期整流方式のＤＣ−ＤＣコンバータから負荷５への供給電流の電流量が充分にあり、インダクタ３に流れるインダクタ電流ＩＬの電流量が常にゼロ以上（ＤＣ−ＤＣコンバータから負荷５に向う方向を正とする）を継続するような「連続モード動作」の場合を考える。
【００４５】
この連続モード動作の場合、第１のスイッチ１と第２のスイッチ２とが同期をとりながら交互に（相補的に）オンオフすることによって直流入力電圧（≒Ｖｉ−Ｖｓｓ）を断続（間欠）させるので、接続端電位Ｖｘはパルス状の波形になる。このパルス状の接続端電位Ｖｘはインダクタ３と平滑容量４とにより平均化されて略一定の電位となる。また、インダクタ電流ＩＬは、第１のスイッチ１がオン状態且つ第２のスイッチ２がオフ状態のときに増加し、第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときに減少するような三角波状の波形となる。
【００４６】
具体的には、図１に示す同期整流方式のＤＣ−ＤＣコンバータでは、ＰＷＭ信号がＬｏｗレベルのときには、第１のスイッチ１がオン状態且つ第２のスイッチ２がオフ状態となり、高電位側電源電位Ｖｉから第１のスイッチ１、インダクタ３、平滑化容量４を介して低電位側電源電位Ｖｓｓに向けて電流が流れてインダクタ３に電気エネルギーが蓄積される。この間、インダクタ電流ＩＬの電流量は増加し続ける。なお、比較器７において反転入力端の電位（Ｖｘ＋Ｖｙ）が非反転入力端の電位（Ｖｓｓ）よりも高いので比較器７の出力はＬｏｗレベルであり、ＡＮＤ回路８の出力はＬｏｗレベルである。
【００４７】
一方、ＰＷＭ信号がＨｉｇｈレベルのときには、第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態となり、インダクタ３に蓄積された電気エネルギーが負荷５に向けて放出される。この間、インダクタ電流ＩＬの電流量は減少し続ける。なお、比較器７において反転入力端の電位（Ｖｘ＋Ｖｙ）が非反転入力端の電位（Ｖｓｓ）よりも低いので比較器７の出力はＨｉｇｈレベルであり、ＡＮＤ回路８の出力はＨｉｇｈレベルである。
【００４８】
つぎに、負荷５が軽負荷となって同期整流方式のＤＣ−ＤＣコンバータから負荷５への供給電流が充分な電流量ではなくなった場合、上記連続モード動作の中で第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときにインダクタ電流ＩＬが減少してゼロ電流（電流量がゼロであるインダクタ電流ＩＬ）に至る期間が生じるような「断続モード動作」の場合を考える。
【００４９】
この断続モード動作の場合、インダクタ電流ＩＬがゼロ電流となった後に、第２のスイッチ２のオン状態がさらに続くようであれば、インダクタ電流ＩＬは負の方向（図１の左方向）に逆流することになる。しかしながら、インダクタ電流ＩＬがゼロ電流になったとき、オフセット回路６の出力電位（Ｖｘ＋Ｖｙ）と低電位側電源電位Ｖｓｓとを比較する比較器７の出力レベルがＨｉｇｈレベルからＬｏｗレベルに反転し、ひいてはＡＮＤ回路８の出力レベルも同様にＨｉｇｈレベルからＬｏｗレベルに反転するので、第２のスイッチ２はターンオフする。この結果、インダクタ電流ＩＬが逆流することを防止している。
【００５０】
ところで、インダクタ電流ＩＬの傾きΔＩＬは、次式のとおり、インダクタ３のインダクタンスＬに対する直流出力電圧Ｖｏの比として表される。
【００５１】
ΔＩＬ＝−（Ｖｏ／Ｌ） ・・・（１）
また、第２のスイッチ２のオン抵抗をＲｏｎと表すと、接続端電位Ｖｘの傾きΔＶｘは、次式のとおり表される。
【００５２】
ΔＶｘ＝−（Ｖｏ／Ｌ）・Ｒｏｎ ・・・（２）
また、オフセット回路６において生成されるオフセット電位Ｖｙは、直流出力電圧Ｖｏに比例した電位として設定するので、次式のとおり表される。
【００５３】
Ｖｙ＝Ａ・Ｖｏ（Ａは比例定数） ・・・（３）
ここで、比較器７における反転入力端の電位と非反転入力端の電位との大小関係が逆転したときから、比較器７の出力レベルが反転し、さらにはＡＮＤ回路８の出力レベルが反転することによって第２のスイッチ２がターンオフされるまでの遅延時間をＴｄと表すと、オフセット電位Ｖｙは、次式のように表される。
【００５４】
Ｖｙ＝（Ｖｏ／Ｌ）・Ｒｏｎ・Ｔｄ ・・・（４）
従って、オフセット電位Ｖｙに関する２つの式を整理して、オフセット回路６の比例定数Ａを次式のように設定すれば、直流出力電圧Ｖｏの変動に合わせたタイミングで、且つ遅延時間Ｔｄを考慮に入れてインダクタ電流ＩＬが実際にゼロ電流となるタイミングで第２のスイッチ２はターンオフすることができる。
【００５５】
Ａ＝Ｒｏｎ・Ｔｄ／Ｌ ・・・（５）
図２に示す同期整流方式のＤＣ−ＤＣコンバータの主要波形の直流出力電圧Ｖｏに応じた比較例を用いて第２のスイッチ２がターンオフされるまでの様子を説明する。
【００５６】
第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときには、接続端電位Ｖｘは負電位であり、且つインダクタ電流ＩＬの減少とともに上昇する。ここで、接続端電位Ｖｘがオフセット回路６で生成されるオフセット電位Ｖｙに至ったときから遅延時間Ｔｄが経過したときに、インダクタ電流ＩＬがゼロ電流となり、且つ比較器７の出力レベルが反転して第２のスイッチ２がターンオフする。
【００５７】
ここで、インダクタ電流ＩＬの傾きは直流出力電位Ｖｏに比例するので、比較器７の出力レベルが反転したときから第２のスイッチ２がターンオフするまでの遅延時間Ｔｄの間に減少するインダクタ電流ＩＬの電流量も同様に直流出力電圧Ｖｏに比例する。従って、遅延時間Ｔｄがほぼ一定であれば、オフセット電位Ｖｙを直流出力電圧Ｖｏに応じて比例させることにより、直流出力電圧Ｖｏの変動に合わせたタイミングで且つインダクタ電流ＩＬがゼロ電流となったタイミングで第２のスイッチ２をターンオフさせることができる。
【００５８】
つまり、直流出力電圧Ｖｏが高いときには、インダクタ電流ＩＬの傾きは大きくなるが、オフセット電位Ｖｙも同様に直流出力電圧Ｖｏに応じて高くなり、接続端電位Ｖｘがオフセット電位Ｖｙに到達したときから遅延時間Ｔｄが経過したときに、インダクタ電流ＩＬがゼロ電流となる。このとき、第２のスイッチ２の回路電圧ＶｇはＬｏｗレベルとなり、第２のスイッチ２はターンオフする。
【００５９】
一方、直流出力電圧Ｖｏが低くなってインダクタ電流ＩＬの傾きが小さくなるときには、オフセット電位Ｖｙも同様に直流出力電圧Ｖｏに応じて低くなるので、接続端電位Ｖｘがオフセット電位Ｖｙに到達したときから遅延時間Ｔｄが経過したときに、インダクタ電流ＩＬがゼロ電流となる。このとき、第２のスイッチ２の回路電圧ＶｇはＬｏｗレベルとなり、第２のスイッチ２はターンオフする。
【００６０】
以上のように、本実施の形態によれば、同期整流方式のＤＣ−ＤＣコンバータの入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を実現することができる。
［変形例］
上記の同期整流方式のＤＣ−ＤＣコンバータは、降圧コンバータの他に、昇降圧コンバータにも適用可能である。
【００６１】
また、比較器７は、接続点電位Ｖｘとオフセット電位Ｖｙとを直接的に比較するように構成してもよい。但し、この場合、オフセット電位Ｖｙは負電位となり作製するのが困難であるため、上記のとおり、接続点電位Ｖｘとオフセット電位Ｖｙとを加算した電位（Ｖｘ＋Ｖｙ）と低電位側電位Ｖｓｓとを比較するように構成すれば、比較器７を簡易に構成することができる。
【００６２】
また、ＡＮＤ回路８に限定されず、比較器７の出力レベルに基づいて第２のスイッチ２をターンオフさせるように駆動する論理回路で実現すればよい。
（実施の形態２）
図３は本発明の実施の形態２に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路６の構成例を示す回路図である。
【００６３】
図３に示すオフセット回路６は、第１のスイッチ１と第２のスイッチ２との接続端Ｐｘと接続された第１の入力端Ｐ１と、ＤＣ−ＤＣコンバータの出力端Ｐｏ（インダクタ３の他端）と接続された第２の入力端Ｐ２と、比較器７の反転入力端と接続された出力端Ｐ３とを備える。また、オフセット回路６は、第１の入力端Ｐ１と出力端Ｐ３との間と配設された第１の抵抗６０と、その一端が入力端Ｐ２と接続され且つその他端が出力端Ｐ３及び第１の抵抗６０の一端と接続された第２の抵抗６１とを備え、第１の抵抗６０と第２の抵抗６１との接続端の共通電位が比較器７の反転入力端に入力されるように構成されている。なお、第１の抵抗６０の両端電圧が、接続端電位Ｖｘを基準としたオフセット電位Ｖｙである。
【００６４】
第１の抵抗６０と第２の抵抗６１の抵抗値をそれぞれＲ０，Ｒ１と表すと、オフセット電位Ｖｙは、次式のように、直流出力電圧Ｖｏから接続点電位Ｖｘを減算した電位（Ｖｏ−Ｖｘ）を第１の抵抗６０及び第２の抵抗６１の抵抗比（Ｒ０／（Ｒ０＋Ｒ１））によって分圧して得られる電位である。
【００６５】
Ｖｙ＝｛Ｒ０／（Ｒ０＋Ｒ１）｝・（Ｖｏ−Ｖｘ） ・・・（６）
比較器７の出力レベルは、次式の条件で反転する。
【００６６】
Ｖｘ＋Ｖｙ＝０ ・・・（７）
式（７）を式（６）に代入すると次式が成立する。
【００６７】
Ｖｙ＝（Ｒ０／Ｒ１）・Ｖｏ＝Ａ・Ｖｏ ・・・（８）
このように、直流出力電圧Ｖｏに比例した電圧を閾値として比較器７の出力レベルが反転することができる。つまり、比例定数Ａ（＝Ｒｏｎ・Ｔｄ／Ｌ）を第１の抵抗６０及び第２の抵抗６１の抵抗比“Ｒ０／Ｒ１”により簡易に設定することができ、この結果、第２のスイッチ２は直流出力電圧Ｖｏの変動の影響を受けずにインダクタ電流ＩＬがゼロ電流となったタイミングでターンオフすることができる。
【００６８】
なお、実施の形態１と同様の変形例が考えられる。
【００６９】
（実施の形態３）
図４は本発明の実施の形態３に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路６ａの構成例を示す回路図である。
【００７０】
図４に示すオフセット回路６ａが図３に示すオフセット回路６と相違する点は、抵抗６０と抵抗６１との接続点に電流源６９が接続され、オフセット電圧Ｖｙの設定値を直流出力電圧Ｖｏに比例させるのではなく、適宜調整可能としている点である。
【００７１】
電流源６９の電流値をＩｃと表すとすると、オフセット電位Ｖｙは、次式のように、直流出力電圧Ｖｏから接続点電位Ｖｘを減算した電位（Ｖｏ−Ｖｘ）を抵抗６０，６１の抵抗比（Ｒ０／（Ｒ０＋Ｒ１））によって分圧して得られる電位に対し、抵抗６０の電圧降下分Ｒ０・Ｉｃを加算した電位となる。
【００７２】
Ｖｙ＝｛Ｒ０／（Ｒ０＋Ｒ１）｝・（Ｖｏ−Ｖｘ）＋Ｒ０・Ｉｃ ・・・（９）
ここで、比較器７の出力レベルの反転条件である「Ｖｘ＋Ｖｙ＝０」を上式に代入すると、次式が成立する。
【００７３】
Ｖｙ＝（Ｒ０／Ｒ１）・Ｖｏ＋（Ｒ０／Ｒ１）・（Ｒ０＋Ｒ１）・Ｉｃ ・・・（１０）
上式より、オフセット回路６ａでは、電流源６９の電流値Ｉｃを増減することで、出力直流電圧Ｖｏの変動に伴うオフセット電圧Ｖｙを調整することができる。また、この機能を利用して、遅延時間Ｔｄが入出力条件によらず一定とみなせない場合には、オフセット電位Ｖｙの変化量を調整してもよい。
【００７４】
なお、本実施の形態では、オフセット電位Ｖｙは直流出力電圧Ｖｏに比例させるのではなく直流出力電圧Ｖｏに応じて変化するように設定しているが、その他に、オフセット電位Ｖｙを直流出力電圧Ｖｏの増加に応じて非線形に増加させるように設定してもよい。
【００７５】
なお、実施の形態１と同様の変形例が考えられる。
【００７６】
（実施の形態４）
［構成例］
図５は本発明の実施の形態４に係る同期整流方式のＤＣ−ＤＣコンバータの構成例を示す回路図である。
【００７７】
図５に示すＤＣ−ＤＣコンバータは、同期整流方式の昇圧コンバータであり、その一端が高電位側電源電位Ｖｉと接続されたインダクタ１３と、その一端がインダクタ１３の他端と接続され、その他端が低電位側電源電位Ｖｓｓと接続された第１のスイッチ１１と、その一端がインダクタ１３と第１のスイッチ１１との接続端Ｐｙと接続された第２のスイッチ１２と、第２のスイッチ１２の他端の電圧を平滑して得られる直流出力電圧Ｖｏを負荷１５へ供給する平滑容量１４と、第１のスイッチ１１と第２のスイッチ１２との接続端電位Ｖｘ（接続端Ｐｙの電位）と接続されて直流出力電圧Ｖｏと直流入力電圧Ｖｉとの入出力差電圧（Ｖｏ−Ｖｉ）に比例したオフセット電位Ｖｙを生成するオフセット回路１６と、オフセット回路１６の出力電位と第２のスイッチ１２の他端の電位である直流出力電圧Ｖｏとを比較する比較器１７と、第１のスイッチ１１を駆動するＰＷＭ信号と比較器１７の出力との論理和を生成して第２のスイッチ１２を駆動するＯＲ回路１８と、を有する。
【００７８】
なお、図５の構成では、第１のスイッチ１１はＮＭＯＳトランジスタで実現され、第２のスイッチ１２はＰＭＯＳトランジスタで実現されている。また、比較器１７はオフセット回路１６の出力電位と接続された反転入力端と直流出力電圧Ｖｏが印加された非反転入力端とＯＲ回路１８の一方の入力端と接続された出力端とを備えた差動増幅器で構成されている。また、オフセット回路１６は直流出力電圧Ｖｏに応じて電圧が変化する可変電圧源として実現されている。
【００７９】
また、オフセット回路１６の出力電位は接続端電位Ｖｘからオフセット電位Ｖｙを減算した電位（Ｖｘ−Ｖｙ）であり、比較器１７は、このオフセット回路６の出力電位（Ｖｘ−Ｖｙ）が直流出力電圧Ｖｏを上回るか否かを検出している。このことは、比較器１７は、接続端電位Ｖｘが直流出力電圧Ｖｏとオフセット電位Ｖｙとを加算した電位（Ｖｏ＋Ｖｙ）を上回るか否かを検出していることと同義である。
［動作例］
まず、同期整流方式のＤＣ−ＤＣコンバータから負荷５への供給電流の電流量が充分にあり、インダクタ１３に流れるインダクタ電流ＩＬの電流量が常にゼロ以上（ＤＣ−ＤＣコンバータから負荷５に向う方向を正とする）を継続するような「連続モード動作」の場合を考える。
【００８０】
この連続モード動作の場合、第１のスイッチ１と第２のスイッチ２とが同期をとりながら交互に（相補的に）オンオフすることによって入力電流であるインダクタ電流ＩＬを断続（間欠）させるので、接続端電位Ｖｘはパルス状の波形になる。このパルス状の接続端電位Ｖｘにより平滑容量４はピーク充電されて直流出力電圧Ｖｏを負荷１５に供給する。なお、インダクタ電流ＩＬは、第１のスイッチ１１がオン状態且つ第２のスイッチ１２はオフ状態のときに増加し、第１のスイッチ１１がオフ状態且つ第２のスイッチ１２はオン状態のときに減少する三角波状の波形となる。
【００８１】
具体的には、図５に示す同期整流方式のＤＣ−ＤＣコンバータでは、ＰＷＭ信号がＨｉｇｈレベルのときには、第１のスイッチ１１がオン状態且つ第２のスイッチ１２がオフ状態となり、高電位側電源電位Ｖｉからインダクタ１３、第１のスイッチ１１を介して低電位側電源電位Ｖｓｓに向けて電流が流れてインダクタ１３に電気エネルギーが蓄積される。この間、インダクタ電流ＩＬの電流量は増加し続ける。なお、比較器１７において反転入力端の電位（Ｖｘ−Ｖｙ）が非反転入力端の電位（Ｖｏ）よりも低いので比較器７の出力はＨｉｇｈレベルであり、ＯＲ回路１８の出力はＨｉｇｈレベルである。
【００８２】
一方、ＰＷＭ信号がＬｏｗレベルのときには、第１のスイッチ１１がオフ状態且つ第２のスイッチ１２がオン状態となり、インダクタ１３に蓄積された電気エネルギーが負荷１５に向けて放出される。この間、インダクタ電流ＩＬの電流量は減少し続ける。なお、比較器１７において反転入力端の電位（Ｖｘ−Ｖｙ）が非反転入力端の電位（Ｖｏ）よりも高いので比較器７の出力はＬｏｗレベルであり、ＯＲ回路１８の出力はＬｏｗレベルである。
【００８３】
つぎに、負荷５が軽負荷となって同期整流方式のＤＣ−ＤＣコンバータから負荷５への供給電流が充分な電流量ではなくなった場合、上記連続モード動作の中で第１のスイッチ１１がオフ状態且つ第２のスイッチ１２がオン状態のときにインダクタ電流ＩＬが減少してゼロ電流（電流量がゼロであるインダクタ電流ＩＬ）に至る期間が生じるような「断続モード動作」の場合を考える。
【００８４】
この断続モード動作の場合、インダクタ電流ＩＬがゼロ電流となった後に、第２のスイッチ１２のオン状態がさらに続くようであれば、インダクタ電流ＩＬは負の方向（図５の左方向）に逆流することになる。しかしながら、インダクタ電流ＩＬがゼロ電流になったとき、オフセット回路６の出力電位（Ｖｘ−Ｖｙ）と直流出力電圧Ｖｏとを比較する比較器１７の出力レベルがＬｏｗレベルからＨｉｇｈレベルに反転し、ひいてはＯＲ回路１８の出力レベルも同様にＬｏｗレベルからＨｉｇｈレベルに反転するので、第２のスイッチ１２はターンオフする。この結果、インダクタ電流ＩＬが逆流することを防止している。
【００８５】
ところで、インダクタ電流ＩＬの傾きΔＩＬは、次式のとおり、インダクタ３のインダクタンスＬに対する入出力差電圧（Ｖｏ−Ｖｉ）の比として表される。
【００８６】
ΔＩＬ＝−（Ｖｏ−Ｖｉ）／Ｌ ・・・（１１）
また、第２のスイッチ１２のオン抵抗をＲｏｎと、接続端電位Ｖｘの傾きΔＶｘは次式のとおり表される。
【００８７】
ΔＶｘ＝−Ｒｏｎ・（Ｖｏ−Ｖｉ）／Ｌ ・・・（１２）
また、オフセット回路１６が設定するオフセット電位Ｖｙは入出力差電圧（Ｖｏ−Ｖｉ）に比例するので次式のとおり表される。
【００８８】
Ｖｙ＝Ｂ・（Ｖｏ−Ｖｉ）（Ｂは比例定数） ・・・（１３）
ここで、比較器１７における反転入力端の電位と非反転入力端の電位との大小関係が逆転したときから、比較器７の出力レベルが反転し、さらにはＯＲ回路１８の出力レベルが反転することによって第２のスイッチ１２がターンオフされるまでの遅延時間をＴｄと表すと、オフセット電位Ｖｙは、次式のように表される。
【００８９】
Ｖｙ＝Ｂ・（Ｖｏ−Ｖｉ）＝Ｒｏｎ・｛（Ｖｏ−Ｖｉ）／Ｌ｝・Ｔｄ ・・・（１４）
従って、オフセット電位Ｖｙに関する２つの式を整理して、オフセット回路１６の比例定数Ｂを次式のように設定すれば、入出力差電圧（Ｖｏ−Ｖｉ）の変動に合わせたタイミングで、且つ遅延時間Ｔｄを考慮に入れてインダクタ電流ＩＬが実際にゼロ電流となるタイミングで第２のスイッチ２はターンオフすることができる。
【００９０】
Ｂ＝Ｒｏｎ・Ｔｄ／Ｌ ・・・（１５）
［変形例］
上記の同期整流方式のＤＣ−ＤＣコンバータは、昇圧コンバータの他に、昇降圧コンバータにも適用可能である。
【００９１】
また、比較器１７は、直流出力電圧Ｖｏと接続端電位Ｖｘとの電位差とオフセット電位Ｖｙとを直接的に比較するように構成してもよい。但し、この場合、オフセット電位Ｖｙは負電位となり作製するのが困難であるため、上記のとおり、接続点電位Ｖｘからオフセット電位Ｖｙを減算した電位（Ｖｘ−Ｖｙ）と直流出力電圧Ｖｏとを比較するように構成すれば、比較器１７を簡易に構成することができる。
【００９２】
また、ＯＲ回路１８に限定されず、比較器１７の出力レベルに基づいて第２のスイッチ１２をターンオフさせるように駆動する論理回路であればよい。
（実施の形態５）
図６は本発明の実施の形態５に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路１６の構成例を示す回路図である。
【００９３】
図６に示すオフセット回路１６は、第１のスイッチ１と第２のスイッチ２との接続端Ｐｘと接続された入力端Ｐ１と、ＤＣ−ＤＣコンバータの出力端Ｐｏと接続された入力端Ｐ２と、比較器７の反転入力端と接続された出力端Ｐ３と、直流入力電位Ｖｉと接続された入力端Ｐ４とを備える。また、オフセット回路１６は、そのドレインが入力端Ｐ２と接続され、そのソースが定電流を流す定電流源６３と接続され、且つそのゲートに直流入力電圧（Ｖｉ−Ｖｓｓ）が印加された第１のＮＭＯＳトランジスタ６２と、そのソースが第１の抵抗６５を介して第１のＮＭＯＳトランジスタ６２のドレインと接続され、そのドレインが第２のＮＭＯＳトランジスタ６６のドレインと接続され、そのゲートが第１のＮＭＯＳトランジスタ６２のソースと接続されたＰＭＯＳトランジスタ６４と、第２のＮＭＯＳトランジスタ６６とともにカレントミラー回路を構成する第３のＮＭＯＳトランジスタ６７と、入力端Ｐ１と第３のＮＭＯＳトランジスタ６７のドレインとの間と接続された第２の抵抗６８と、を有し、第３のＮＭＯＳトランジスタ６７と第２の抵抗６８との接続端が出力端Ｐ３を介して比較器１７の非反転入力端と接続されるように構成されている。
【００９４】
ここで、ＰＭＯＳトランジスタ６４のゲートには直流入力電位Ｖｉからゲート−ソース間電位Ｖｇｓを差し引いた電位（Ｖｉ−Ｖｇｓ）が発生するので、ＰＭＯＳトランジスタ６４のゲート−ソース間電位Ｖｇｓは上記の電位（Ｖｉ−Ｖｇｓ）となり、第１の抵抗６５には入出力差電圧（Ｖｏ−Ｖｉ）が印加されることになる。従って、ＰＭＯＳトランジスタ６４及び第２のＮＭＯＳトランジスタ６６に流れる電流Ｉは、第１の抵抗６５の抵抗値をＲ５と、次式のように表される。
【００９５】
Ｉ＝（Ｖｏ−Ｖｉ）／Ｒ５ ・・・（１６）
ここで、第２のＮＭＯＳトランジスタ６６と第３のＮＭＯＳトランジスタ６７とのカレントミラー回路のミラー比が１対１とすれば、上式の電流Ｉが第２の抵抗６８及び第３のＮＭＯＳトランジスタ６７にも流れる。このとき、オフセット電位とする第２の抵抗６８の電圧降下Ｖｙは、第２の抵抗６８の抵抗値をＲ８と、次式のとおり、入出力差電圧（Ｖｏ−Ｖｉ）に比例する。
【００９６】
Ｖｙ＝（Ｒ８／Ｒ５）・（Ｖｏ−Ｖｉ）＝Ｂ・（Ｖｏ−Ｖｉ） ・・・（１７）
このように、入出力差電圧（Ｖｏ−Ｖ１）に比例した電圧を閾値として比較器１７の出力レベルが反転することができる。つまり、比例定数Ｂ（＝Ｒ８／Ｒ５）が“Ｒｏｎ・Ｔｄ／Ｌ ”となるように設定することにより、第２のスイッチ２は直流出力電圧Ｖｏの変動の影響を受けずにインダクタ電流ＩＬがゼロ電流となったタイミングでターンオフすることができる。ここで、比較器１７の出力レベルは入出力差電圧（Ｖｏ−Ｖｉ）に比例する電圧を閾値として反転する。従って、オフセット回路１６の比例定数Ｂ（＝Ｒｏｎ・Ｔｄ／Ｌ）を第１の抵抗６５及び第２の抵抗６８の抵抗比“Ｒ８／Ｒ５”により簡易に設定することができ、この結果、第２のスイッチ１２は入出力条件の変動の影響を受けずにインダクタ電流ＩＬがゼロ電流となったタイミングでターンオフすることができる。
【００９７】
なお、実施の形態４と同様の変形例が考えられる。
（実施の形態６）
図７は本発明の実施の形態６に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路１６ａの構成例を示す回路図である。
【００９８】
図７に示すオフセット回路１６ａが図６に示すオフセット回路１６と相違する点は、抵抗６８とカレントミラーのトランジスタ６７の接続点に電流源７０が接続されている点であり、オフセット電圧Ｖｙの設定値を入出力電圧差（Ｖｏ−Ｖｉ）に比例させるのではなく、適宜調整可能としている点である。
【００９９】
電流源７０の電流値をＩｃと表し、第１の抵抗６５の抵抗値をＲ５と表し、第２の抵抗６８の抵抗値をＲ８と表すとすると、オフセット電位とする第２の抵抗６８の電圧降下Ｖｙは、次式のとおり表される。
【０１００】
Ｖｙ＝（Ｒ８／Ｒ５）・（Ｖｏ−Ｖｉ)−Ｒ８・Ｉｃ ・・・（１８）
上式より、図７のオフセット回路１６ａでは、電流源７０の電流値Ｉｃを増減することで、直流出力電圧Ｖｏの変動に伴うオフセット電位Ｖｙの変化量を調整することができる。また、この機能を利用して、遅延時間Ｔｄが入出力条件によらず一定とみなせない場合には、オフセット電位Ｖｙを調整してもよい。
【０１０１】
なお、本実施の形態では、オフセット電位Ｖｙを入出力差電圧（Ｖｏ−Ｖｉ）に比例させるのではなく入出力電位差（Ｖｏ−Ｖｉ）に応じて変化するように設定しているが、その他に、オフセット電位Ｖｙを入出力差電圧（Ｖｏ−Ｖｉ）の増加に応じて非線形に増加させるように設定してもよい。
【０１０２】
なお、実施の形態４と同様の変形例が考えられる。
【０１０３】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１０４】
本発明は、同期整流方式のＤＣ−ＤＣコンバータの逆流防止にとって有用である。
【符号の説明】
【０１０５】
１，１１・・・第１のスイッチ
２，１２・・・第２のスイッチ
３，１３・・・インダクタ
４，１４・・・平滑容量
５，１５・・・負荷
６，１６，６ａ，１６ａ・・・オフセット回路
７，１７・・・比較器
８・・・ＡＮＤ回路
１８・・・ＯＲ回路
６０・・・第１の抵抗
６１・・・第２の抵抗
６９・・・電流源
６５・・・第１の抵抗
６８・・・第２の抵抗
６２・・・第１のＮＭＯＳトランジスタ
６４・・・ＰＭＯＳトランジスタ
６６・・・第２のＮＭＯＳトランジスタ
６７・・・第３のＮＭＯＳトランジスタ
７０・・・電流源
Ｐｘ・・・接続端
Ｐｏ・・・出力端
Ｖｘ・・・接続端電位
Ｖｙ・・・オフセット電位
Ｖｉ・・・高電位側電源電位
Ｖｓｓ・・・低電位側電源電位
Ｖｏ・・・直流出力電圧
【技術分野】
【０００１】
本発明は同期整流方式のＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
同期整流方式のＤＣ−ＤＣコンバータでは、例えば図８に示す特許文献１に開示されたＤＣ−ＤＣコンバータのように、負荷から電流が逆流することを防止するための機能が通常設けられている。
【０００３】
図８に示すＤＣ−ＤＣコンバータは、同期整流方式の降圧コンバータであり、高電位側電源電位Ｖｉと低電位側電源電位Ｖｓｓ（図８ではグランド電位）との間に直列と接続された高電位側の第１のスイッチ１（主スイッチと呼ばれる）及び低電位側の第２のスイッチ（同期整流スイッチと呼ばれる）２と、第１のスイッチ１と第２のスイッチ２との接続端Ｐｘに一端が接続されるインダクタ３と、インダクタ３の他端の電圧を平滑して直流出力電圧Ｖｏとして負荷５へ供給する平滑容量４と、第１のスイッチ１と第２のスイッチ２との接続端電位Ｖｘ（接続端Ｐｘの電位）と第２のスイッチ２の他端の電位（Ｖｓｓ）とを比較する比較器７と、第１のスイッチ１を駆動するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）信号と比較器７の出力との論理積を生成して第２のスイッチ２を駆動するＡＮＤ回路８と、を備えている。なお、図８の構成では、第１のスイッチ１はＰＭＯＳトランジスタであり、第２のスイッチ２はＮＭＯＳトランジスタである。
【０００４】
まず、負荷５への供給電流の電流量が充分にあり、インダクタ３に流れるインダクタ電流ＩＬの電流量が常にゼロ以上（ＤＣ−ＤＣコンバータから負荷５に向う方向を正とする）を継続するような「連続モード動作」の場合を考える。
【０００５】
この連続モード動作の場合、第１のスイッチ１と第２のスイッチ２とが同期をとりながら交互にオンオフすることによって直流入力電圧（≒Ｖｉ−Ｖｓｓ）を断続（間欠）させるので、接続端電位Ｖｘはパルス状の波形になる。このパルス状の接続端電位Ｖｘはインダクタ３と平滑容量４とにより平均化されて略一定の電位となる。インダクタ電流ＩＬは、第１のスイッチ１がオン状態且つ第２のスイッチ２がオフ状態のときに増加し、第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときに減少するような三角波状の波形となる。
【０００６】
一方、負荷５が軽負荷となって負荷５への供給電流が充分な電流量ではなくなった場合、上記連続モード動作の中で第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときにインダクタ電流ＩＬが減少してゼロ電流（電流量がゼロであるインダクタ電流ＩＬ）に至る期間が生じるような「断続モード動作」となる。
この断続モード動作の場合、インダクタ電流ＩＬがゼロ電流となったときに、第１のスイッチ１がオフ状態且つ第２のスイッチ２のオン状態がさらに続くようであれば、インダクタ電流ＩＬは負の方向（図８において左向き）に逆流してしまう。
【０００７】
しかしながら、この場合、接続端電位Ｖｘは負電位から上昇していき、やがては接続端電位Ｖｘと低電位側電源電位Ｖｓｓとを比較している比較器７の出力レベルがＨｉｇｈレベルからＬｏｗレベルに反転し、ひいてはＡＮＤ回路８の出力レベルがＨｉｇｈレベルからＬｏｗレベルに反転するので、ＮＭＯＳトランジスタである第２のスイッチ２はターンオフ（オン状態からオフ状態に切り替わること）する。
【０００８】
つまり、第２のスイッチ２がオン状態の場合、インダクタ電流ＩＬが正の方向（図８において右向き）に流れているときは、第２のスイッチ２のオン抵抗によって接続端電位Ｖｘは低電位側電源電位Ｖｓｓよりも低くなる。一方、インダクタ電流ＩＬが負の方向（図８において左向き）に流れているときは、接続端電位Ｖｘは低電位側電源電位Ｖｓｓよりも高くなる。このように、インダクタ電流ＩＬの向きは接続端電位Ｖｘと低電位側電源電位Ｖｓｓとの大小関係によって検知することができるので、負電位である接続端電位Ｖｘが上昇して低電位側電位Ｖｓｓに到達したときに第２のスイッチ２を強制的にターンオフさせることで、インダクタ電流ＩＬが逆流することを防止している。
【０００９】
なお、特許文献１では、比較器７において接続端電位Ｖｘと比較対象とする低電位側電源電位Ｖｓｓを図８に示すグランド電位に限定しておらず、グランド電位とほぼ等しい所定の基準電位としている。これは、比較器７やＡＮＤ回路８等の遅延時間を考慮し、接続端電位Ｖｘをグランド電位よりも少し低い所定の基準電位（ＤＣ−ＤＣコンバータの入出力条件に依存しない電位）と比較させることで、上記の遅延時間を考慮して第２のスイッチ２をターンオフさせるためである。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０００−９２８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、図８に示すような従来の同期整流方式のＤＣ−ＤＣコンバータでは、図８に示す比較器７やＡＮＤ回路８等の逆流防止回路の各構成要素の遅延時間がたとえ一定であっても、同期整流方式のＤＣ−ＤＣコンバータの入出力条件の変動によって、インダクタ電流ＩＬの電流量がグランド電位とほぼ等しい所定の基準電位に相当する電流量から減少していきゼロに至るまでの時間は変化する。
【００１２】
例えば、降圧コンバータの場合にはインダクタ電流ＩＬの傾きは直流出力電圧Ｖｏに比例し、昇圧コンバータの場合にはインダクタ電流ＩＬの傾きは直流出力電圧Ｖｏと直流入力電圧Ｖｉとの入出力差電圧（Ｖｏ−Ｖｉ）に比例することが知られている。このため、直流出力電圧Ｖｏの設定が変更される場合、直流入力電圧の設定が変更される場合、あるいは直流出力電圧Ｖｏがノイズ等の要因で不安定な場合には、インダクタ電流ＩＬの傾きが変化し、ひいてはインダクタ電流ＩＬの電流量がグランド電位にほぼ等しい所定の基準電位に相当する電流量からゼロに至るまでの時間が変化する。すると、接続端電位Ｖｘがグランド電位とほぼ等しい所定の基準電位に到達して低電位側スイッチをターンオフさせるタイミングと、インダクタ電流ＩＬが実際にゼロ電流となるタイミングとは一致しなくなり、逆流が生じて変換効率を悪化させることになる。
【００１３】
本発明は、このような課題を解決するためになされたものであり、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式のＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明のある形態（ａｓｐｅｃｔ）に係る同期整流方式のＤＣ−ＤＣコンバータは、高電位側電源電位と低電位側電源電位との間に直列と接続され、駆動信号により相補的にオンオフさせる第１のスイッチ及び第２のスイッチと、その一端が前記第１のスイッチと前記第２のスイッチとの接続端と接続されたインダクタと、 その一方の電極が前記インダクタの他端と接続され、前記インダクタの他端の電圧を平滑して直流出力電圧として負荷へ供給する平滑容量と、前記直流出力電圧に応じたオフセット電位を生成するように構成されたオフセット回路と、前記接続端の電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、を備えるものである。
【００１５】
この構成によれば、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式の降圧型のＤＣ−ＤＣコンバータを提供することが可能となる。
【００１６】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記直流出力電圧に比例した前記オフセット電位を生成するように構成されている、としてもよい。
【００１７】
この構成によれば、インダクタ電流がゼロ電流となったタイミングでターンオフさせるために定義したオフセット電位が直流出力電圧に単純に比例しているとみなすことで、オフセット回路を簡易に構成することができる。
【００１８】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット電位を生成するための比例定数Ａは、次式に従う、としてもよい。Ａ＝Ｒｏｎ・Ｔｄ／Ｌ。但し、Ｒｏｎ：前記第２のスイッチのオン抵抗、Ｔｄ：前記比較器の２つの入力レベルが反転してから前記第２のスイッチがターンオフするまでの遅延時間、Ｌ：前記インダクタのインダクタンス。
【００１９】
この構成によれば、遅延時間を考慮に入れたタイミングで第２のスイッチをターンオフさせることができる。
【００２０】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記第１のスイッチと前記第２のスイッチとの接続端と接続された第１の入力端と、前記インダクタの他端と接続された第２の入力端と、前記比較器の反転入力端と接続された出力端と、 前記第１の入力端と前記出力端との間に配設された第１の抵抗と、その一端が前記第２の入力端と接続され且つその他端が前記出力端及び前記第１の抵抗の一端と接続された第２の抵抗と、を備え、前記第１の抵抗と前記第２の抵抗との接続端の共通電位が前記出力端を介して前記比較器の反転入力端に入力されるように構成されている、としてもよい。
【００２１】
この構成によれば、第１の抵抗と第２の抵抗との抵抗分圧比を調整するだけで、上記の比例定数Ａを容易に設定することができる。
【００２２】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記第１の抵抗と前記第２の抵抗との前記比較器側の接続端に電流源が接続されるように構成されている、としてもよい。
【００２３】
この構成によれば、電流源の電流値を増減することで、直流出力電圧の変動に伴うオフセット電位の変化量を調整することができる。また、比較器の２つの入力レベルが反転したときから第２のスイッチがターンオフするまでの遅延時間が入出力条件によらず一定とみなせない場合には、電流源の電流値を増減することで、オフセット電位を調整することもできる。
【００２４】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記比較器は、前記接続端の電位と前記オフセット電位とを加算した電位と前記低電位側電位とを比較するように構成され、前記駆動回路は、前記駆動信号と前記比較器の出力との論理積により前記第２のスイッチを駆動するように構成されている、としてもよい。
【００２５】
この構成によれば、負のオフセット電位を作製せずに済むので、比較器を簡易に構成することができる。
【００２６】
上記の課題を解決するために、本発明の他の形態（ａｓｐｅｃｔ）に係る同期整流方式のＤＣ−ＤＣコンバータにおいて、その一端が高電位側電源電位と接続されたインダクタと、その一端がインダクタの他端と接続され、その他端が低電位側電源電位と接続された第１のスイッチと、その一端が前記インダクタと前記第１のスイッチとの接続端と接続され、前記第１のスイッチとともに相補的にオンオフさせる第２のスイッチと、その一方の電極が前記第２のスイッチの他端と接続され、前記第２のスイッチの他端の電圧を平滑して得られる直流出力電圧を負荷へ供給する平滑容量と、前記高電位側電源電位と前記低電位側電源電位との間の電位差である直流入力電圧と前記直流出力電圧との間の入出力差電圧に応じたオフセット電位を生成するオフセット回路と、前記接続端電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、を備えるものである。
【００２７】
この構成によれば、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式の昇圧型のＤＣ−ＤＣコンバータを提供することが可能となる。
【００２８】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記入出力差電圧に比例した前記オフセット電位を生成するように構成されている、としてもよい。
【００２９】
この構成によれば、インダクタ電流がゼロ電流となったタイミングでターンオフさせるために定義したオフセット電位が入出力差電圧に単純に比例しているとみなすことで、オフセット回路を簡易に構成することができる。
【００３０】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット電位を生成するための比例定数Ｂは、次式に従う、としてもよい。Ｂ＝Ｒｏｎ・Ｔｄ／Ｌ。但し、Ｒｏｎ：前記第２のスイッチのオン抵抗、Ｔｄ：前記比較器の２つの入力レベルが反転してから前記第２のスイッチがターンオフするまでの遅延時間、Ｌ：前記インダクタのインダクタンス。
【００３１】
この構成によれば、遅延時間を考慮に入れたタイミングで第２のスイッチをターンオフさせることができる。
【００３２】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、そのドレインに前記直流出力電圧が印加され、そのソースが定電流源と接続され、且つそのゲートに前記直流入力電圧が印加された第１のＮＭＯＳトランジスタと、そのゲートが前記第１のＮＭＯＳトランジスタのソースと接続されたＰＭＯＳトランジスタと、前記第１のＮＭＯＳトランジスタのドレインと前記ＰＭＯＳトランジスタのソースとの間と接続された第１の抵抗と、そのドレインが前記ＰＭＯＳトランジスタのドレインと接続された第２のＮＭＯＳトランジスタと、前記第２のＮＭＯＳトランジスタとともにカレントミラー回路を構成する第３のＮＭＯＳトランジスタと、前記接続端電位と前記第３のＮＭＯＳトランジスタのドレインとの間と接続された第２の抵抗と、を備え、前記第２の抵抗と前記第３のＮＭＯＳトランジスタとの接続端の電位が、前記接続端電位から前記オフセット電位を減算した電位である、としてもよい。
【００３３】
この構成によれば、上記のオフセット回路を適切に構成することができる。
【００３４】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記オフセット回路は、前記第２の抵抗と前記第３のＮＭＯＳトランジスタとの接続端に電流源が接続されるように構成されている、としてもよい。
【００３５】
この構成によれば、電流源の電流値を増減することで、直流出力電圧の変動に伴うオフセット電位の変化量を調整することができる。また、比較器の２つの入力レベルが反転したときから第２のスイッチがターンオフするまでの遅延時間が入出力条件によらず一定とみなせない場合には、電流源の電流値を増減することで、オフセット電位を調整することもできる。
【００３６】
前記同期整流方式のＤＣ−ＤＣコンバータにおいて、前記比較器は、前記接続端電位から前記オフセット電位を減算した電位と前記第２のスイッチの他端の電位とを比較するように構成され、前記駆動回路は、前記駆動信号と前記比較器の出力との論理和により前記第２のスイッチを駆動するように構成されている、としてもよい。
【００３７】
この構成によれば、負のオフセット電位を作製せずに済むので、比較器を簡易に構成することができる。
【発明の効果】
【００３８】
本発明によれば、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式のＤＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００３９】
【図１】図１は本発明の実施の形態１に係る同期整流方式のＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図２】図２は本発明の実施の形態１に係る同期整流方式のＤＣ−ＤＣコンバータの動作例を示す波形図である。
【図３】図３は本発明の実施の形態２に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路の構成例を示す回路図である。
【図４】図４は本発明の実施の形態３に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路の構成例を示す回路図である。
【図５】図５は本発明の実施の形態４に係る同期整流方式のＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図６】図６は本発明の実施の形態５に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路の構成例を示す回路図である。
【図７】図７は本発明の実施の形態６に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路の構成例を示す回路図である。
【図８】図８は従来の同期整流方式のＤＣ−ＤＣコンバータの構成を示す回路図である。
【発明を実施するための形態】
【００４０】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
（実施の形態１）
［構成例］
図１は本発明の実施の形態１に係る同期整流方式のＤＣ−ＤＣコンバータの構成例を示す回路図である。
【００４１】
図１に示す同期整流方式のＤＣ−ＤＣコンバータは、降圧コンバータであり、高電位側電源電位Ｖｉと低電位側電源電位Ｖｓｓとの間に直列と接続された高電位側の第１のスイッチ１及び低電位側の第２のスイッチ（同期整流スイッチとも呼ばれる）２と、第１のスイッチ１と第２のスイッチ２との接続端Ｐｘに一端が接続されるインダクタ３と、インダクタ３の他端の電圧を平滑して直流出力電圧Ｖｏとして負荷５へ供給する平滑容量４と、第１のスイッチ１と第２のスイッチ２との接続端電位Ｖｘ（接続端Ｐｘの電位）と接続されて直流出力電圧Ｖｏに比例したオフセット電位Ｖｙを生成するオフセット回路６と、オフセット回路６の出力電位（＝Ｖｘ＋Ｖｙ）と第２のスイッチ２の他端の電位（＝Ｖｓｓ）とを比較する比較器７と、第１のスイッチ１を駆動するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）信号と比較器７の出力との論理積を生成して第２のスイッチ２を駆動するＡＮＤ回路８とを備えている。
【００４２】
なお、図１の構成では、第１のスイッチ１はＰＭＯＳトランジスタで実現され、第２のスイッチ２はＮＭＯＳトランジスタで実現されている。また、比較器７はオフセット回路６の出力電位と接続された反転入力端と低電位側電源電位Ｖｓｓと接続された非反転入力端とＡＮＤ回路８の一方の入力端と接続された出力端とを備えた差動増幅器で実現されている。また、オフセット回路６は直流出力電圧Ｖｏに応じて電圧が変化する可変電圧源として実現されている。
【００４３】
また、オフセット回路６の出力電位は接続端電位Ｖｘとオフセット電位Ｖｙとを加算した電位（Ｖｘ＋Ｖｙ）であり、比較器７は、このオフセット回路６の出力電位（Ｖｘ＋Ｖｙ）が低電位側電源電位Ｖｓｓを上回るか否かを検出している。このことは、比較器７は、接続端電位Ｖｘが低電位側電源電位Ｖｓｓからオフセット電位Ｖｙを減算した電位（−Ｖｙ）を上回るか否かを検出していることと同義である。
［動作例］
図１に示す同期整流方式のＤＣ−ＤＣコンバータの動作例を説明する。
【００４４】
まず、同期整流方式のＤＣ−ＤＣコンバータから負荷５への供給電流の電流量が充分にあり、インダクタ３に流れるインダクタ電流ＩＬの電流量が常にゼロ以上（ＤＣ−ＤＣコンバータから負荷５に向う方向を正とする）を継続するような「連続モード動作」の場合を考える。
【００４５】
この連続モード動作の場合、第１のスイッチ１と第２のスイッチ２とが同期をとりながら交互に（相補的に）オンオフすることによって直流入力電圧（≒Ｖｉ−Ｖｓｓ）を断続（間欠）させるので、接続端電位Ｖｘはパルス状の波形になる。このパルス状の接続端電位Ｖｘはインダクタ３と平滑容量４とにより平均化されて略一定の電位となる。また、インダクタ電流ＩＬは、第１のスイッチ１がオン状態且つ第２のスイッチ２がオフ状態のときに増加し、第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときに減少するような三角波状の波形となる。
【００４６】
具体的には、図１に示す同期整流方式のＤＣ−ＤＣコンバータでは、ＰＷＭ信号がＬｏｗレベルのときには、第１のスイッチ１がオン状態且つ第２のスイッチ２がオフ状態となり、高電位側電源電位Ｖｉから第１のスイッチ１、インダクタ３、平滑化容量４を介して低電位側電源電位Ｖｓｓに向けて電流が流れてインダクタ３に電気エネルギーが蓄積される。この間、インダクタ電流ＩＬの電流量は増加し続ける。なお、比較器７において反転入力端の電位（Ｖｘ＋Ｖｙ）が非反転入力端の電位（Ｖｓｓ）よりも高いので比較器７の出力はＬｏｗレベルであり、ＡＮＤ回路８の出力はＬｏｗレベルである。
【００４７】
一方、ＰＷＭ信号がＨｉｇｈレベルのときには、第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態となり、インダクタ３に蓄積された電気エネルギーが負荷５に向けて放出される。この間、インダクタ電流ＩＬの電流量は減少し続ける。なお、比較器７において反転入力端の電位（Ｖｘ＋Ｖｙ）が非反転入力端の電位（Ｖｓｓ）よりも低いので比較器７の出力はＨｉｇｈレベルであり、ＡＮＤ回路８の出力はＨｉｇｈレベルである。
【００４８】
つぎに、負荷５が軽負荷となって同期整流方式のＤＣ−ＤＣコンバータから負荷５への供給電流が充分な電流量ではなくなった場合、上記連続モード動作の中で第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときにインダクタ電流ＩＬが減少してゼロ電流（電流量がゼロであるインダクタ電流ＩＬ）に至る期間が生じるような「断続モード動作」の場合を考える。
【００４９】
この断続モード動作の場合、インダクタ電流ＩＬがゼロ電流となった後に、第２のスイッチ２のオン状態がさらに続くようであれば、インダクタ電流ＩＬは負の方向（図１の左方向）に逆流することになる。しかしながら、インダクタ電流ＩＬがゼロ電流になったとき、オフセット回路６の出力電位（Ｖｘ＋Ｖｙ）と低電位側電源電位Ｖｓｓとを比較する比較器７の出力レベルがＨｉｇｈレベルからＬｏｗレベルに反転し、ひいてはＡＮＤ回路８の出力レベルも同様にＨｉｇｈレベルからＬｏｗレベルに反転するので、第２のスイッチ２はターンオフする。この結果、インダクタ電流ＩＬが逆流することを防止している。
【００５０】
ところで、インダクタ電流ＩＬの傾きΔＩＬは、次式のとおり、インダクタ３のインダクタンスＬに対する直流出力電圧Ｖｏの比として表される。
【００５１】
ΔＩＬ＝−（Ｖｏ／Ｌ） ・・・（１）
また、第２のスイッチ２のオン抵抗をＲｏｎと表すと、接続端電位Ｖｘの傾きΔＶｘは、次式のとおり表される。
【００５２】
ΔＶｘ＝−（Ｖｏ／Ｌ）・Ｒｏｎ ・・・（２）
また、オフセット回路６において生成されるオフセット電位Ｖｙは、直流出力電圧Ｖｏに比例した電位として設定するので、次式のとおり表される。
【００５３】
Ｖｙ＝Ａ・Ｖｏ（Ａは比例定数） ・・・（３）
ここで、比較器７における反転入力端の電位と非反転入力端の電位との大小関係が逆転したときから、比較器７の出力レベルが反転し、さらにはＡＮＤ回路８の出力レベルが反転することによって第２のスイッチ２がターンオフされるまでの遅延時間をＴｄと表すと、オフセット電位Ｖｙは、次式のように表される。
【００５４】
Ｖｙ＝（Ｖｏ／Ｌ）・Ｒｏｎ・Ｔｄ ・・・（４）
従って、オフセット電位Ｖｙに関する２つの式を整理して、オフセット回路６の比例定数Ａを次式のように設定すれば、直流出力電圧Ｖｏの変動に合わせたタイミングで、且つ遅延時間Ｔｄを考慮に入れてインダクタ電流ＩＬが実際にゼロ電流となるタイミングで第２のスイッチ２はターンオフすることができる。
【００５５】
Ａ＝Ｒｏｎ・Ｔｄ／Ｌ ・・・（５）
図２に示す同期整流方式のＤＣ−ＤＣコンバータの主要波形の直流出力電圧Ｖｏに応じた比較例を用いて第２のスイッチ２がターンオフされるまでの様子を説明する。
【００５６】
第１のスイッチ１がオフ状態且つ第２のスイッチ２がオン状態のときには、接続端電位Ｖｘは負電位であり、且つインダクタ電流ＩＬの減少とともに上昇する。ここで、接続端電位Ｖｘがオフセット回路６で生成されるオフセット電位Ｖｙに至ったときから遅延時間Ｔｄが経過したときに、インダクタ電流ＩＬがゼロ電流となり、且つ比較器７の出力レベルが反転して第２のスイッチ２がターンオフする。
【００５７】
ここで、インダクタ電流ＩＬの傾きは直流出力電位Ｖｏに比例するので、比較器７の出力レベルが反転したときから第２のスイッチ２がターンオフするまでの遅延時間Ｔｄの間に減少するインダクタ電流ＩＬの電流量も同様に直流出力電圧Ｖｏに比例する。従って、遅延時間Ｔｄがほぼ一定であれば、オフセット電位Ｖｙを直流出力電圧Ｖｏに応じて比例させることにより、直流出力電圧Ｖｏの変動に合わせたタイミングで且つインダクタ電流ＩＬがゼロ電流となったタイミングで第２のスイッチ２をターンオフさせることができる。
【００５８】
つまり、直流出力電圧Ｖｏが高いときには、インダクタ電流ＩＬの傾きは大きくなるが、オフセット電位Ｖｙも同様に直流出力電圧Ｖｏに応じて高くなり、接続端電位Ｖｘがオフセット電位Ｖｙに到達したときから遅延時間Ｔｄが経過したときに、インダクタ電流ＩＬがゼロ電流となる。このとき、第２のスイッチ２の回路電圧ＶｇはＬｏｗレベルとなり、第２のスイッチ２はターンオフする。
【００５９】
一方、直流出力電圧Ｖｏが低くなってインダクタ電流ＩＬの傾きが小さくなるときには、オフセット電位Ｖｙも同様に直流出力電圧Ｖｏに応じて低くなるので、接続端電位Ｖｘがオフセット電位Ｖｙに到達したときから遅延時間Ｔｄが経過したときに、インダクタ電流ＩＬがゼロ電流となる。このとき、第２のスイッチ２の回路電圧ＶｇはＬｏｗレベルとなり、第２のスイッチ２はターンオフする。
【００６０】
以上のように、本実施の形態によれば、同期整流方式のＤＣ−ＤＣコンバータの入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を実現することができる。
［変形例］
上記の同期整流方式のＤＣ−ＤＣコンバータは、降圧コンバータの他に、昇降圧コンバータにも適用可能である。
【００６１】
また、比較器７は、接続点電位Ｖｘとオフセット電位Ｖｙとを直接的に比較するように構成してもよい。但し、この場合、オフセット電位Ｖｙは負電位となり作製するのが困難であるため、上記のとおり、接続点電位Ｖｘとオフセット電位Ｖｙとを加算した電位（Ｖｘ＋Ｖｙ）と低電位側電位Ｖｓｓとを比較するように構成すれば、比較器７を簡易に構成することができる。
【００６２】
また、ＡＮＤ回路８に限定されず、比較器７の出力レベルに基づいて第２のスイッチ２をターンオフさせるように駆動する論理回路で実現すればよい。
（実施の形態２）
図３は本発明の実施の形態２に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路６の構成例を示す回路図である。
【００６３】
図３に示すオフセット回路６は、第１のスイッチ１と第２のスイッチ２との接続端Ｐｘと接続された第１の入力端Ｐ１と、ＤＣ−ＤＣコンバータの出力端Ｐｏ（インダクタ３の他端）と接続された第２の入力端Ｐ２と、比較器７の反転入力端と接続された出力端Ｐ３とを備える。また、オフセット回路６は、第１の入力端Ｐ１と出力端Ｐ３との間と配設された第１の抵抗６０と、その一端が入力端Ｐ２と接続され且つその他端が出力端Ｐ３及び第１の抵抗６０の一端と接続された第２の抵抗６１とを備え、第１の抵抗６０と第２の抵抗６１との接続端の共通電位が比較器７の反転入力端に入力されるように構成されている。なお、第１の抵抗６０の両端電圧が、接続端電位Ｖｘを基準としたオフセット電位Ｖｙである。
【００６４】
第１の抵抗６０と第２の抵抗６１の抵抗値をそれぞれＲ０，Ｒ１と表すと、オフセット電位Ｖｙは、次式のように、直流出力電圧Ｖｏから接続点電位Ｖｘを減算した電位（Ｖｏ−Ｖｘ）を第１の抵抗６０及び第２の抵抗６１の抵抗比（Ｒ０／（Ｒ０＋Ｒ１））によって分圧して得られる電位である。
【００６５】
Ｖｙ＝｛Ｒ０／（Ｒ０＋Ｒ１）｝・（Ｖｏ−Ｖｘ） ・・・（６）
比較器７の出力レベルは、次式の条件で反転する。
【００６６】
Ｖｘ＋Ｖｙ＝０ ・・・（７）
式（７）を式（６）に代入すると次式が成立する。
【００６７】
Ｖｙ＝（Ｒ０／Ｒ１）・Ｖｏ＝Ａ・Ｖｏ ・・・（８）
このように、直流出力電圧Ｖｏに比例した電圧を閾値として比較器７の出力レベルが反転することができる。つまり、比例定数Ａ（＝Ｒｏｎ・Ｔｄ／Ｌ）を第１の抵抗６０及び第２の抵抗６１の抵抗比“Ｒ０／Ｒ１”により簡易に設定することができ、この結果、第２のスイッチ２は直流出力電圧Ｖｏの変動の影響を受けずにインダクタ電流ＩＬがゼロ電流となったタイミングでターンオフすることができる。
【００６８】
なお、実施の形態１と同様の変形例が考えられる。
【００６９】
（実施の形態３）
図４は本発明の実施の形態３に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路６ａの構成例を示す回路図である。
【００７０】
図４に示すオフセット回路６ａが図３に示すオフセット回路６と相違する点は、抵抗６０と抵抗６１との接続点に電流源６９が接続され、オフセット電圧Ｖｙの設定値を直流出力電圧Ｖｏに比例させるのではなく、適宜調整可能としている点である。
【００７１】
電流源６９の電流値をＩｃと表すとすると、オフセット電位Ｖｙは、次式のように、直流出力電圧Ｖｏから接続点電位Ｖｘを減算した電位（Ｖｏ−Ｖｘ）を抵抗６０，６１の抵抗比（Ｒ０／（Ｒ０＋Ｒ１））によって分圧して得られる電位に対し、抵抗６０の電圧降下分Ｒ０・Ｉｃを加算した電位となる。
【００７２】
Ｖｙ＝｛Ｒ０／（Ｒ０＋Ｒ１）｝・（Ｖｏ−Ｖｘ）＋Ｒ０・Ｉｃ ・・・（９）
ここで、比較器７の出力レベルの反転条件である「Ｖｘ＋Ｖｙ＝０」を上式に代入すると、次式が成立する。
【００７３】
Ｖｙ＝（Ｒ０／Ｒ１）・Ｖｏ＋（Ｒ０／Ｒ１）・（Ｒ０＋Ｒ１）・Ｉｃ ・・・（１０）
上式より、オフセット回路６ａでは、電流源６９の電流値Ｉｃを増減することで、出力直流電圧Ｖｏの変動に伴うオフセット電圧Ｖｙを調整することができる。また、この機能を利用して、遅延時間Ｔｄが入出力条件によらず一定とみなせない場合には、オフセット電位Ｖｙの変化量を調整してもよい。
【００７４】
なお、本実施の形態では、オフセット電位Ｖｙは直流出力電圧Ｖｏに比例させるのではなく直流出力電圧Ｖｏに応じて変化するように設定しているが、その他に、オフセット電位Ｖｙを直流出力電圧Ｖｏの増加に応じて非線形に増加させるように設定してもよい。
【００７５】
なお、実施の形態１と同様の変形例が考えられる。
【００７６】
（実施の形態４）
［構成例］
図５は本発明の実施の形態４に係る同期整流方式のＤＣ−ＤＣコンバータの構成例を示す回路図である。
【００７７】
図５に示すＤＣ−ＤＣコンバータは、同期整流方式の昇圧コンバータであり、その一端が高電位側電源電位Ｖｉと接続されたインダクタ１３と、その一端がインダクタ１３の他端と接続され、その他端が低電位側電源電位Ｖｓｓと接続された第１のスイッチ１１と、その一端がインダクタ１３と第１のスイッチ１１との接続端Ｐｙと接続された第２のスイッチ１２と、第２のスイッチ１２の他端の電圧を平滑して得られる直流出力電圧Ｖｏを負荷１５へ供給する平滑容量１４と、第１のスイッチ１１と第２のスイッチ１２との接続端電位Ｖｘ（接続端Ｐｙの電位）と接続されて直流出力電圧Ｖｏと直流入力電圧Ｖｉとの入出力差電圧（Ｖｏ−Ｖｉ）に比例したオフセット電位Ｖｙを生成するオフセット回路１６と、オフセット回路１６の出力電位と第２のスイッチ１２の他端の電位である直流出力電圧Ｖｏとを比較する比較器１７と、第１のスイッチ１１を駆動するＰＷＭ信号と比較器１７の出力との論理和を生成して第２のスイッチ１２を駆動するＯＲ回路１８と、を有する。
【００７８】
なお、図５の構成では、第１のスイッチ１１はＮＭＯＳトランジスタで実現され、第２のスイッチ１２はＰＭＯＳトランジスタで実現されている。また、比較器１７はオフセット回路１６の出力電位と接続された反転入力端と直流出力電圧Ｖｏが印加された非反転入力端とＯＲ回路１８の一方の入力端と接続された出力端とを備えた差動増幅器で構成されている。また、オフセット回路１６は直流出力電圧Ｖｏに応じて電圧が変化する可変電圧源として実現されている。
【００７９】
また、オフセット回路１６の出力電位は接続端電位Ｖｘからオフセット電位Ｖｙを減算した電位（Ｖｘ−Ｖｙ）であり、比較器１７は、このオフセット回路６の出力電位（Ｖｘ−Ｖｙ）が直流出力電圧Ｖｏを上回るか否かを検出している。このことは、比較器１７は、接続端電位Ｖｘが直流出力電圧Ｖｏとオフセット電位Ｖｙとを加算した電位（Ｖｏ＋Ｖｙ）を上回るか否かを検出していることと同義である。
［動作例］
まず、同期整流方式のＤＣ−ＤＣコンバータから負荷５への供給電流の電流量が充分にあり、インダクタ１３に流れるインダクタ電流ＩＬの電流量が常にゼロ以上（ＤＣ−ＤＣコンバータから負荷５に向う方向を正とする）を継続するような「連続モード動作」の場合を考える。
【００８０】
この連続モード動作の場合、第１のスイッチ１と第２のスイッチ２とが同期をとりながら交互に（相補的に）オンオフすることによって入力電流であるインダクタ電流ＩＬを断続（間欠）させるので、接続端電位Ｖｘはパルス状の波形になる。このパルス状の接続端電位Ｖｘにより平滑容量４はピーク充電されて直流出力電圧Ｖｏを負荷１５に供給する。なお、インダクタ電流ＩＬは、第１のスイッチ１１がオン状態且つ第２のスイッチ１２はオフ状態のときに増加し、第１のスイッチ１１がオフ状態且つ第２のスイッチ１２はオン状態のときに減少する三角波状の波形となる。
【００８１】
具体的には、図５に示す同期整流方式のＤＣ−ＤＣコンバータでは、ＰＷＭ信号がＨｉｇｈレベルのときには、第１のスイッチ１１がオン状態且つ第２のスイッチ１２がオフ状態となり、高電位側電源電位Ｖｉからインダクタ１３、第１のスイッチ１１を介して低電位側電源電位Ｖｓｓに向けて電流が流れてインダクタ１３に電気エネルギーが蓄積される。この間、インダクタ電流ＩＬの電流量は増加し続ける。なお、比較器１７において反転入力端の電位（Ｖｘ−Ｖｙ）が非反転入力端の電位（Ｖｏ）よりも低いので比較器７の出力はＨｉｇｈレベルであり、ＯＲ回路１８の出力はＨｉｇｈレベルである。
【００８２】
一方、ＰＷＭ信号がＬｏｗレベルのときには、第１のスイッチ１１がオフ状態且つ第２のスイッチ１２がオン状態となり、インダクタ１３に蓄積された電気エネルギーが負荷１５に向けて放出される。この間、インダクタ電流ＩＬの電流量は減少し続ける。なお、比較器１７において反転入力端の電位（Ｖｘ−Ｖｙ）が非反転入力端の電位（Ｖｏ）よりも高いので比較器７の出力はＬｏｗレベルであり、ＯＲ回路１８の出力はＬｏｗレベルである。
【００８３】
つぎに、負荷５が軽負荷となって同期整流方式のＤＣ−ＤＣコンバータから負荷５への供給電流が充分な電流量ではなくなった場合、上記連続モード動作の中で第１のスイッチ１１がオフ状態且つ第２のスイッチ１２がオン状態のときにインダクタ電流ＩＬが減少してゼロ電流（電流量がゼロであるインダクタ電流ＩＬ）に至る期間が生じるような「断続モード動作」の場合を考える。
【００８４】
この断続モード動作の場合、インダクタ電流ＩＬがゼロ電流となった後に、第２のスイッチ１２のオン状態がさらに続くようであれば、インダクタ電流ＩＬは負の方向（図５の左方向）に逆流することになる。しかしながら、インダクタ電流ＩＬがゼロ電流になったとき、オフセット回路６の出力電位（Ｖｘ−Ｖｙ）と直流出力電圧Ｖｏとを比較する比較器１７の出力レベルがＬｏｗレベルからＨｉｇｈレベルに反転し、ひいてはＯＲ回路１８の出力レベルも同様にＬｏｗレベルからＨｉｇｈレベルに反転するので、第２のスイッチ１２はターンオフする。この結果、インダクタ電流ＩＬが逆流することを防止している。
【００８５】
ところで、インダクタ電流ＩＬの傾きΔＩＬは、次式のとおり、インダクタ３のインダクタンスＬに対する入出力差電圧（Ｖｏ−Ｖｉ）の比として表される。
【００８６】
ΔＩＬ＝−（Ｖｏ−Ｖｉ）／Ｌ ・・・（１１）
また、第２のスイッチ１２のオン抵抗をＲｏｎと、接続端電位Ｖｘの傾きΔＶｘは次式のとおり表される。
【００８７】
ΔＶｘ＝−Ｒｏｎ・（Ｖｏ−Ｖｉ）／Ｌ ・・・（１２）
また、オフセット回路１６が設定するオフセット電位Ｖｙは入出力差電圧（Ｖｏ−Ｖｉ）に比例するので次式のとおり表される。
【００８８】
Ｖｙ＝Ｂ・（Ｖｏ−Ｖｉ）（Ｂは比例定数） ・・・（１３）
ここで、比較器１７における反転入力端の電位と非反転入力端の電位との大小関係が逆転したときから、比較器７の出力レベルが反転し、さらにはＯＲ回路１８の出力レベルが反転することによって第２のスイッチ１２がターンオフされるまでの遅延時間をＴｄと表すと、オフセット電位Ｖｙは、次式のように表される。
【００８９】
Ｖｙ＝Ｂ・（Ｖｏ−Ｖｉ）＝Ｒｏｎ・｛（Ｖｏ−Ｖｉ）／Ｌ｝・Ｔｄ ・・・（１４）
従って、オフセット電位Ｖｙに関する２つの式を整理して、オフセット回路１６の比例定数Ｂを次式のように設定すれば、入出力差電圧（Ｖｏ−Ｖｉ）の変動に合わせたタイミングで、且つ遅延時間Ｔｄを考慮に入れてインダクタ電流ＩＬが実際にゼロ電流となるタイミングで第２のスイッチ２はターンオフすることができる。
【００９０】
Ｂ＝Ｒｏｎ・Ｔｄ／Ｌ ・・・（１５）
［変形例］
上記の同期整流方式のＤＣ−ＤＣコンバータは、昇圧コンバータの他に、昇降圧コンバータにも適用可能である。
【００９１】
また、比較器１７は、直流出力電圧Ｖｏと接続端電位Ｖｘとの電位差とオフセット電位Ｖｙとを直接的に比較するように構成してもよい。但し、この場合、オフセット電位Ｖｙは負電位となり作製するのが困難であるため、上記のとおり、接続点電位Ｖｘからオフセット電位Ｖｙを減算した電位（Ｖｘ−Ｖｙ）と直流出力電圧Ｖｏとを比較するように構成すれば、比較器１７を簡易に構成することができる。
【００９２】
また、ＯＲ回路１８に限定されず、比較器１７の出力レベルに基づいて第２のスイッチ１２をターンオフさせるように駆動する論理回路であればよい。
（実施の形態５）
図６は本発明の実施の形態５に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路１６の構成例を示す回路図である。
【００９３】
図６に示すオフセット回路１６は、第１のスイッチ１と第２のスイッチ２との接続端Ｐｘと接続された入力端Ｐ１と、ＤＣ−ＤＣコンバータの出力端Ｐｏと接続された入力端Ｐ２と、比較器７の反転入力端と接続された出力端Ｐ３と、直流入力電位Ｖｉと接続された入力端Ｐ４とを備える。また、オフセット回路１６は、そのドレインが入力端Ｐ２と接続され、そのソースが定電流を流す定電流源６３と接続され、且つそのゲートに直流入力電圧（Ｖｉ−Ｖｓｓ）が印加された第１のＮＭＯＳトランジスタ６２と、そのソースが第１の抵抗６５を介して第１のＮＭＯＳトランジスタ６２のドレインと接続され、そのドレインが第２のＮＭＯＳトランジスタ６６のドレインと接続され、そのゲートが第１のＮＭＯＳトランジスタ６２のソースと接続されたＰＭＯＳトランジスタ６４と、第２のＮＭＯＳトランジスタ６６とともにカレントミラー回路を構成する第３のＮＭＯＳトランジスタ６７と、入力端Ｐ１と第３のＮＭＯＳトランジスタ６７のドレインとの間と接続された第２の抵抗６８と、を有し、第３のＮＭＯＳトランジスタ６７と第２の抵抗６８との接続端が出力端Ｐ３を介して比較器１７の非反転入力端と接続されるように構成されている。
【００９４】
ここで、ＰＭＯＳトランジスタ６４のゲートには直流入力電位Ｖｉからゲート−ソース間電位Ｖｇｓを差し引いた電位（Ｖｉ−Ｖｇｓ）が発生するので、ＰＭＯＳトランジスタ６４のゲート−ソース間電位Ｖｇｓは上記の電位（Ｖｉ−Ｖｇｓ）となり、第１の抵抗６５には入出力差電圧（Ｖｏ−Ｖｉ）が印加されることになる。従って、ＰＭＯＳトランジスタ６４及び第２のＮＭＯＳトランジスタ６６に流れる電流Ｉは、第１の抵抗６５の抵抗値をＲ５と、次式のように表される。
【００９５】
Ｉ＝（Ｖｏ−Ｖｉ）／Ｒ５ ・・・（１６）
ここで、第２のＮＭＯＳトランジスタ６６と第３のＮＭＯＳトランジスタ６７とのカレントミラー回路のミラー比が１対１とすれば、上式の電流Ｉが第２の抵抗６８及び第３のＮＭＯＳトランジスタ６７にも流れる。このとき、オフセット電位とする第２の抵抗６８の電圧降下Ｖｙは、第２の抵抗６８の抵抗値をＲ８と、次式のとおり、入出力差電圧（Ｖｏ−Ｖｉ）に比例する。
【００９６】
Ｖｙ＝（Ｒ８／Ｒ５）・（Ｖｏ−Ｖｉ）＝Ｂ・（Ｖｏ−Ｖｉ） ・・・（１７）
このように、入出力差電圧（Ｖｏ−Ｖ１）に比例した電圧を閾値として比較器１７の出力レベルが反転することができる。つまり、比例定数Ｂ（＝Ｒ８／Ｒ５）が“Ｒｏｎ・Ｔｄ／Ｌ ”となるように設定することにより、第２のスイッチ２は直流出力電圧Ｖｏの変動の影響を受けずにインダクタ電流ＩＬがゼロ電流となったタイミングでターンオフすることができる。ここで、比較器１７の出力レベルは入出力差電圧（Ｖｏ−Ｖｉ）に比例する電圧を閾値として反転する。従って、オフセット回路１６の比例定数Ｂ（＝Ｒｏｎ・Ｔｄ／Ｌ）を第１の抵抗６５及び第２の抵抗６８の抵抗比“Ｒ８／Ｒ５”により簡易に設定することができ、この結果、第２のスイッチ１２は入出力条件の変動の影響を受けずにインダクタ電流ＩＬがゼロ電流となったタイミングでターンオフすることができる。
【００９７】
なお、実施の形態４と同様の変形例が考えられる。
（実施の形態６）
図７は本発明の実施の形態６に係る同期整流方式のＤＣ−ＤＣコンバータのオフセット回路１６ａの構成例を示す回路図である。
【００９８】
図７に示すオフセット回路１６ａが図６に示すオフセット回路１６と相違する点は、抵抗６８とカレントミラーのトランジスタ６７の接続点に電流源７０が接続されている点であり、オフセット電圧Ｖｙの設定値を入出力電圧差（Ｖｏ−Ｖｉ）に比例させるのではなく、適宜調整可能としている点である。
【００９９】
電流源７０の電流値をＩｃと表し、第１の抵抗６５の抵抗値をＲ５と表し、第２の抵抗６８の抵抗値をＲ８と表すとすると、オフセット電位とする第２の抵抗６８の電圧降下Ｖｙは、次式のとおり表される。
【０１００】
Ｖｙ＝（Ｒ８／Ｒ５）・（Ｖｏ−Ｖｉ)−Ｒ８・Ｉｃ ・・・（１８）
上式より、図７のオフセット回路１６ａでは、電流源７０の電流値Ｉｃを増減することで、直流出力電圧Ｖｏの変動に伴うオフセット電位Ｖｙの変化量を調整することができる。また、この機能を利用して、遅延時間Ｔｄが入出力条件によらず一定とみなせない場合には、オフセット電位Ｖｙを調整してもよい。
【０１０１】
なお、本実施の形態では、オフセット電位Ｖｙを入出力差電圧（Ｖｏ−Ｖｉ）に比例させるのではなく入出力電位差（Ｖｏ−Ｖｉ）に応じて変化するように設定しているが、その他に、オフセット電位Ｖｙを入出力差電圧（Ｖｏ−Ｖｉ）の増加に応じて非線形に増加させるように設定してもよい。
【０１０２】
なお、実施の形態４と同様の変形例が考えられる。
【０１０３】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１０４】
本発明は、同期整流方式のＤＣ−ＤＣコンバータの逆流防止にとって有用である。
【符号の説明】
【０１０５】
１，１１・・・第１のスイッチ
２，１２・・・第２のスイッチ
３，１３・・・インダクタ
４，１４・・・平滑容量
５，１５・・・負荷
６，１６，６ａ，１６ａ・・・オフセット回路
７，１７・・・比較器
８・・・ＡＮＤ回路
１８・・・ＯＲ回路
６０・・・第１の抵抗
６１・・・第２の抵抗
６９・・・電流源
６５・・・第１の抵抗
６８・・・第２の抵抗
６２・・・第１のＮＭＯＳトランジスタ
６４・・・ＰＭＯＳトランジスタ
６６・・・第２のＮＭＯＳトランジスタ
６７・・・第３のＮＭＯＳトランジスタ
７０・・・電流源
Ｐｘ・・・接続端
Ｐｏ・・・出力端
Ｖｘ・・・接続端電位
Ｖｙ・・・オフセット電位
Ｖｉ・・・高電位側電源電位
Ｖｓｓ・・・低電位側電源電位
Ｖｏ・・・直流出力電圧
【特許請求の範囲】
【請求項１】
高電位側電源電位と低電位側電源電位との間に直列と接続され、駆動信号により相補的にオンオフさせる第１のスイッチ及び第２のスイッチと、
その一端が前記第１のスイッチと前記第２のスイッチとの接続端と接続されたインダクタと、
その一方の電極が前記インダクタの他端と接続され、前記インダクタの他端の電圧を平滑して直流出力電圧として負荷へ供給する平滑容量と、
前記直流出力電圧に応じたオフセット電位を生成するように構成されたオフセット回路と、
前記接続端の電位と前記オフセット電位とを比較するように構成された比較器と、
前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、
を備える同期整流方式のＤＣ−ＤＣコンバータ。
【請求項２】
前記オフセット回路は、前記直流出力電圧に比例した前記オフセット電位を生成するように構成されている、請求項１に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項３】
前記オフセット電位を生成するための比例定数Ａは、次式に従う、請求項２に記載の同期整流方式のＤＣ−ＤＣコンバータ。
Ａ＝Ｒｏｎ・Ｔｄ／Ｌ。但し、Ｒｏｎ：前記第２のスイッチのオン抵抗、Ｔｄ：前記比較器の２つの入力レベルが反転してから前記第２のスイッチがターンオフするまでの遅延時間、Ｌ：前記インダクタのインダクタンス。
【請求項４】
前記オフセット回路は、
前記第１のスイッチと前記第２のスイッチとの接続端と接続された第１の入力端と、
前記インダクタの他端と接続された第２の入力端と、
前記比較器の反転入力端と接続された出力端と、
前記第１の入力端と前記出力端との間に配設された第１の抵抗と、
その一端が前記第２の入力端と接続され且つその他端が前記出力端及び前記第１の抵抗の一端と接続された第２の抵抗と、
を備え、前記第１の抵抗と前記第２の抵抗との接続端の共通電位が前記出力端を介して前記比較器の反転入力端に入力されるように構成されている、請求項１又は２に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項５】
前記オフセット回路は、前記第１の抵抗と前記第２の抵抗との前記比較器側の接続端に電流源が接続されるように構成されている、請求項４に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項６】
前記比較器は、前記接続端の電位と前記オフセット電位とを加算した電位と前記低電位側電位とを比較するように構成され、
前記駆動回路は、前記駆動信号と前記比較器の出力との論理積により前記第２のスイッチを駆動するように構成されている、請求項１に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項７】
その一端が高電位側電源電位と接続されたインダクタと、
その一端がインダクタの他端と接続され、その他端が低電位側電源電位と接続された第１のスイッチと、
その一端が前記インダクタと前記第１のスイッチとの接続端と接続され、前記第１のスイッチとともに相補的にオンオフさせる第２のスイッチと、
その一方の電極が前記第２のスイッチの他端と接続され、前記第２のスイッチの他端の電圧を平滑して得られる直流出力電圧を負荷へ供給する平滑容量と、
前記高電位側電源電位と前記低電位側電源電位との間の電位差である直流入力電圧と前記直流出力電圧との間の入出力差電圧に応じたオフセット電位を生成するオフセット回路と、
前記接続端電位と前記オフセット電位とを比較するように構成された比較器と、
前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、
を備える同期整流方式のＤＣ−ＤＣコンバータ。
【請求項８】
前記オフセット回路は、前記入出力差電圧に比例した前記オフセット電位を生成するように構成されている、請求項７に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記オフセット電位を生成するための比例定数Ｂは、次式に従う、請求項８に記載の同期整流方式のＤＣ−ＤＣコンバータ。
Ｂ＝Ｒｏｎ・Ｔｄ／Ｌ。但し、Ｒｏｎ：前記第２のスイッチのオン抵抗、Ｔｄ：前記比較器の２つの入力レベルが反転してから前記第２のスイッチがターンオフするまでの遅延時間、Ｌ：前記インダクタのインダクタンス。
【請求項１０】
前記オフセット回路は、
そのドレインに前記直流出力電圧が印加され、そのソースが定電流源と接続され、且つそのゲートに前記直流入力電圧が印加された第１のＮＭＯＳトランジスタと、
そのゲートが前記第１のＮＭＯＳトランジスタのソースと接続されたＰＭＯＳトランジスタと、
前記第１のＮＭＯＳトランジスタのドレインと前記ＰＭＯＳトランジスタのソースとの間と接続された第１の抵抗と、
そのドレインが前記ＰＭＯＳトランジスタのドレインと接続された第２のＮＭＯＳトランジスタと、
前記第２のＮＭＯＳトランジスタとともにカレントミラー回路を構成する第３のＮＭＯＳトランジスタと、
前記接続端電位と前記第３のＮＭＯＳトランジスタのドレインとの間と接続された第２の抵抗と、
を備え、前記第２の抵抗と前記第３のＮＭＯＳトランジスタとの接続端の電位が、前記接続端電位から前記オフセット電位を減算した電位である、請求項７又は８に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項１１】
前記オフセット回路は、前記第２の抵抗と前記第３のＮＭＯＳトランジスタとの接続端に電流源が接続されるように構成されている、請求項１０に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項１２】
前記比較器は、前記接続端電位から前記オフセット電位を減算した電位と前記第２のスイッチの他端の電位とを比較するように構成され、
前記駆動回路は、前記駆動信号と前記比較器の出力との論理和により前記第２のスイッチを駆動するように構成されている、請求項７に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項１】
高電位側電源電位と低電位側電源電位との間に直列と接続され、駆動信号により相補的にオンオフさせる第１のスイッチ及び第２のスイッチと、
その一端が前記第１のスイッチと前記第２のスイッチとの接続端と接続されたインダクタと、
その一方の電極が前記インダクタの他端と接続され、前記インダクタの他端の電圧を平滑して直流出力電圧として負荷へ供給する平滑容量と、
前記直流出力電圧に応じたオフセット電位を生成するように構成されたオフセット回路と、
前記接続端の電位と前記オフセット電位とを比較するように構成された比較器と、
前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、
を備える同期整流方式のＤＣ−ＤＣコンバータ。
【請求項２】
前記オフセット回路は、前記直流出力電圧に比例した前記オフセット電位を生成するように構成されている、請求項１に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項３】
前記オフセット電位を生成するための比例定数Ａは、次式に従う、請求項２に記載の同期整流方式のＤＣ−ＤＣコンバータ。
Ａ＝Ｒｏｎ・Ｔｄ／Ｌ。但し、Ｒｏｎ：前記第２のスイッチのオン抵抗、Ｔｄ：前記比較器の２つの入力レベルが反転してから前記第２のスイッチがターンオフするまでの遅延時間、Ｌ：前記インダクタのインダクタンス。
【請求項４】
前記オフセット回路は、
前記第１のスイッチと前記第２のスイッチとの接続端と接続された第１の入力端と、
前記インダクタの他端と接続された第２の入力端と、
前記比較器の反転入力端と接続された出力端と、
前記第１の入力端と前記出力端との間に配設された第１の抵抗と、
その一端が前記第２の入力端と接続され且つその他端が前記出力端及び前記第１の抵抗の一端と接続された第２の抵抗と、
を備え、前記第１の抵抗と前記第２の抵抗との接続端の共通電位が前記出力端を介して前記比較器の反転入力端に入力されるように構成されている、請求項１又は２に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項５】
前記オフセット回路は、前記第１の抵抗と前記第２の抵抗との前記比較器側の接続端に電流源が接続されるように構成されている、請求項４に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項６】
前記比較器は、前記接続端の電位と前記オフセット電位とを加算した電位と前記低電位側電位とを比較するように構成され、
前記駆動回路は、前記駆動信号と前記比較器の出力との論理積により前記第２のスイッチを駆動するように構成されている、請求項１に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項７】
その一端が高電位側電源電位と接続されたインダクタと、
その一端がインダクタの他端と接続され、その他端が低電位側電源電位と接続された第１のスイッチと、
その一端が前記インダクタと前記第１のスイッチとの接続端と接続され、前記第１のスイッチとともに相補的にオンオフさせる第２のスイッチと、
その一方の電極が前記第２のスイッチの他端と接続され、前記第２のスイッチの他端の電圧を平滑して得られる直流出力電圧を負荷へ供給する平滑容量と、
前記高電位側電源電位と前記低電位側電源電位との間の電位差である直流入力電圧と前記直流出力電圧との間の入出力差電圧に応じたオフセット電位を生成するオフセット回路と、
前記接続端電位と前記オフセット電位とを比較するように構成された比較器と、
前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第２のスイッチをターンオフさせるように構成された駆動回路と、
を備える同期整流方式のＤＣ−ＤＣコンバータ。
【請求項８】
前記オフセット回路は、前記入出力差電圧に比例した前記オフセット電位を生成するように構成されている、請求項７に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記オフセット電位を生成するための比例定数Ｂは、次式に従う、請求項８に記載の同期整流方式のＤＣ−ＤＣコンバータ。
Ｂ＝Ｒｏｎ・Ｔｄ／Ｌ。但し、Ｒｏｎ：前記第２のスイッチのオン抵抗、Ｔｄ：前記比較器の２つの入力レベルが反転してから前記第２のスイッチがターンオフするまでの遅延時間、Ｌ：前記インダクタのインダクタンス。
【請求項１０】
前記オフセット回路は、
そのドレインに前記直流出力電圧が印加され、そのソースが定電流源と接続され、且つそのゲートに前記直流入力電圧が印加された第１のＮＭＯＳトランジスタと、
そのゲートが前記第１のＮＭＯＳトランジスタのソースと接続されたＰＭＯＳトランジスタと、
前記第１のＮＭＯＳトランジスタのドレインと前記ＰＭＯＳトランジスタのソースとの間と接続された第１の抵抗と、
そのドレインが前記ＰＭＯＳトランジスタのドレインと接続された第２のＮＭＯＳトランジスタと、
前記第２のＮＭＯＳトランジスタとともにカレントミラー回路を構成する第３のＮＭＯＳトランジスタと、
前記接続端電位と前記第３のＮＭＯＳトランジスタのドレインとの間と接続された第２の抵抗と、
を備え、前記第２の抵抗と前記第３のＮＭＯＳトランジスタとの接続端の電位が、前記接続端電位から前記オフセット電位を減算した電位である、請求項７又は８に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項１１】
前記オフセット回路は、前記第２の抵抗と前記第３のＮＭＯＳトランジスタとの接続端に電流源が接続されるように構成されている、請求項１０に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【請求項１２】
前記比較器は、前記接続端電位から前記オフセット電位を減算した電位と前記第２のスイッチの他端の電位とを比較するように構成され、
前記駆動回路は、前記駆動信号と前記比較器の出力との論理和により前記第２のスイッチを駆動するように構成されている、請求項７に記載の同期整流方式のＤＣ−ＤＣコンバータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−５５５６（Ｐ２０１３−５５５６Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３３２７４（Ｐ２０１１−１３３２７４）
【出願日】平成２３年６月１５日（２０１１．６．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１５日（２０１１．６．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]