吸収型半導体光変調器
【課題】
小型で高速、かつ信頼性について改善された吸収型半導体光変調器を提供する。
【解決手段】
半導体基板上に、少なくとも光を吸収する機能を有するコア層と該コア層の上方に形成された上部クラッド層とを含む光導波路を形成し、該光導波路は光入射端面を有しており、前記光入射端面から入射した光が前記光導波路を伝搬する過程で前記コア層に吸収されることにより光電流が生成される吸収型半導体光変調器において、前記光導波路は、ストリップ装荷構造でなり、前記上部クラッド層は、前記生成された光電流に起因するジュール熱による熱破壊を避けるために、前記ジュール熱を前記コア層を経由して前記半導体基板に逃がすように、前記光入射端面側の幅が広く形成されているとともに前記光の伝搬方向に向かって狭くなって形成され、また、前記光入射端面側の前記光導波路がマルチモード光導波路を構成している。
小型で高速、かつ信頼性について改善された吸収型半導体光変調器を提供する。
【解決手段】
半導体基板上に、少なくとも光を吸収する機能を有するコア層と該コア層の上方に形成された上部クラッド層とを含む光導波路を形成し、該光導波路は光入射端面を有しており、前記光入射端面から入射した光が前記光導波路を伝搬する過程で前記コア層に吸収されることにより光電流が生成される吸収型半導体光変調器において、前記光導波路は、ストリップ装荷構造でなり、前記上部クラッド層は、前記生成された光電流に起因するジュール熱による熱破壊を避けるために、前記ジュール熱を前記コア層を経由して前記半導体基板に逃がすように、前記光入射端面側の幅が広く形成されているとともに前記光の伝搬方向に向かって狭くなって形成され、また、前記光入射端面側の前記光導波路がマルチモード光導波路を構成している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は小型で高速、かつ信頼性の高い吸収型半導体光変調器の分野に属する。
【背景技術】
【０００２】
（第１の従来技術）
光を吸収する機能を有する、いわゆる吸収型半導体光変調器の第１の従来技術として、非特許文献１に示すハイメサ型光変調器の概略斜視図を図１０に示す。
【０００３】
１はｎ＋−ＩｎＰ基板、２はｎ−ＩｎＰ下部クラッド層（あるいは簡単に、ｎ−ＩｎＰクラッド層）、３はｉ−ＩｎＧａＡｓＰウェルと、ウェルとはバンドギャップエネルギ−が異なるｉ−ＩｎＧａＡｓＰバリアを複数組み合わせて構成した多重量子井戸（ＩｎＧａＡｓＰ−ＩｎＧａＡｓＰ Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ: ＩｎＧａＡｓＰ−ＩｎＧａＡｓＰ ＭＱＷ）コア層（この多重量子井戸層３はノンド−プ層なので、以下i−ＭＱＷコア層と略す）、４はｐ−ＩｎＰ上部クラッド層（あるいは簡単に、ｐ−ＩｎＰクラッド層）、５はｐ＋−ＩｎＧａＡｓコンタクト層、６は電気信号を印加するためのｐ電極、７はｎ電極、８はポリイミド、９はボンディングワイヤである。
【０００４】
なお、ｐ電極６のうち、ボンディングワイヤが接続されている箇所１０はボンディングパッド部と呼ばれている。このハイメサ型半導体光変調器ではボンディングパッド部の電気的キャパシタンスを減らすために、比誘電率が小さなポリイミド８をその下に使用している。
【０００５】
また、ｐ−ＩｎＰクラッド層４、ｉ−ＭＱＷコア層３およびｎ−ＩｎＰクラッド層２は光を導波する光導波路を構成している。ここでｉ−ＭＱＷコア層３はその屈折率がｐ−ＩｎＰクラッド層４とｎ−ＩｎＰクラッド層２よりも高く、光を導波する中心的な役割を有している。なお、ハイメサ光導波路を構成しているリッジ部の幅と長さは各々２μｍおよび２００μｍ程度である。
【０００６】
この第１の従来技術の動作について説明する。電界が印加されていない時と逆バイアスを印加した時の光の吸収係数について波長を変数として図１１に示す。図中、光変調器を動作させる波長を動作波長として示した。
【０００７】
図１１からわかるように、電界が印加されていない場合には、半導体光変調器を動作する波長においては光の吸収係数は充分小さく、半導体光変調器において光が入射する端面（以下、光入射端面と略す）に入射した光は反対側の光が出射する端面（以下、光出射端面と略す）から出射される。一方、ｐ電極６とｎ電極７の間に逆バイアスを印加すると、光の吸収スペクトラムは長波長側に移動するため、光変調器の動作波長では光の吸収係数が大きくなり、光は吸収される。こうして、ｐ電極６とｎ電極７間の逆バイアス電圧をＯＮあるいはＯＦＦにすることにより、光もＯＦＦあるいはＯＮされ、電気信号を光信号へと変換することができる。
【０００８】
このハイメサ型光変調器において、光を吸収する機能を有するｉ−ＭＱＷコア層３は比誘電率εｒが小さな空気（εｒ＝１）で囲まれており、かつボンディングパッド部１０の下にはやはり比誘電率εｒが小さなポリイミド８（εｒ＝３〜４）を使用しているので、その電気的キャパシタンスＣは小さい。従って、電気的キャパシタンスＣと負荷抵抗Ｒから制限される、いわゆるＣＲ定数リミットによる３ｄＢ光変調帯域（＝１/πＲＣ、あるいは簡単に光変調帯域と言う）は、ｉ−ＭＱＷコア層３の左右を全て半導体で埋め込んだ埋め込み構造のものより高く、ハイメサ型光変調器は高速光変調に適していると言える。
【０００９】
図１２（ａ）、（ｂ）には逆バイアス印加時における光吸収に伴い発生する熱について、各々光変調器の長手方向とメサ中心からの幅方向における分布を示している。
【００１０】
まず長手方向について考察する。長手方向、つまり光の伝搬方向において、光はi−ＭＱＷコア層３、ｐ−ＩｎＰクラッド層４およびｎ−ＩｎＰクラッド層２からなる光導波路を伝播する間にその強度Ｐが
Ｐ＝Ｐ0ｅｘｐ（−αｚ） （１）
のように、指数関数の式に従ってi−ＭＱＷコア層３により吸収される。ここで、Ｐ0は光入射端面における入射光のパワー、αは吸収係数、ｚは光入射端面からの距離である。指数関数は変数に対して急速に減衰する関数であるから、光は光入射端面から短い距離の間に急速に吸収され、電流Iｐ（これを光電流と呼ぶ）に変換される。
【００１１】
一方、横方向（基板表面に水平方向）については、断面構造がハイメサ構造、つまりリッジ部の左右は空気である。空気の熱伝導率は半導体に比べて数桁小さいため、発生した熱はリッジ部の外部へはほとんど伝わらない。
【００１２】
従って、長手方向には光入射端面からの短い距離内に、横方向にはハイメサのリッジ部に熱が溜まることになる。特に、高いパワーの光が入射すると印加電圧Vと光電流ＩＰの積で表されるジュール熱（ＰJ＝Ｖ・ＩＰ）はｎ−ＩｎＰクラッド層２を通して基板１に逃がされるが、基板１に充分には伝えることができず、ハイメサのリッジ部に溜まる。そのため、リッジ部がこの高いジュール熱のために壊れてしまう。実験的にはハイメサ型光変調器への最大光入力パワーは１０ｍＷ程度が限界であった。
【００１３】
（第２の従来技術）
この光電流による熱破壊は図１３にその概略斜視図を示す第２の従来技術の構造を採用することにより回避できる。ここで、１はｎ＋−ＩｎＰ基板、１１はｎ−ＩｎＰ下部クラッド層（あるいは簡単に、ｎ−ＩｎＰクラッド層）、１２はi−ＭＱＷコア層、１３はｐ−ＩｎＰ上部クラッド層（あるいは簡単に、ｐ−ＩｎＰクラッド層）、１４はｐ＋−ＩｎＧａＡｓコンタクト層、１５はｉ−ＩｎＰ埋め込み層、１６は電気信号を印加するためのｐ電極、７はｎ電極である。
【００１４】
図１０に示した従来における第１の従来技術では光がi−ＭＱＷコア層３により吸収され、光電流Ｉｐが生成された結果発生した熱は、リッジの左右が熱伝導率が極めて低い空気であるため逃げることができずにリッジに溜まり、結果的に素子破壊に至った。一方、この第２の従来技術では、i−ＭＱＷコア層１２で光が吸収された結果発生したジュール熱を、ｎ−ＩｎＰクラッド層１１を経由して基板１に逃がすとともに、左右のｉ−ＩｎＰ埋め込み層１５を通じてｎ＋−ＩｎＰ基板１に逃がしている。
【００１５】
図１４（ａ）には、図１３に示した第２の従来技術において光の伝搬とともに光の伝搬軸に沿って発生する熱を、また図１４（ｂ）には半導体光変調器の光入射端面近傍での水平方向における熱の分布を示している。
【００１６】
一般に半導体は熱伝導率が高いので、ｎ−ＩｎＰクラッド層１１やi−ＭＱＷコア層１２の上下左右を囲んでいるｉ−ＩｎＰ埋め込み層１５などの半導体を通して、発生した熱は急速にｎ＋−ＩｎＰ基板１に伝えられ、その結果、第１の従来技術に比較してi−ＭＱＷコア層１２を中心とした熱分布のピーク値が低くなっていることがわかる。このため、この第２の従来技術は耐光入力特性が優れた構造と言える。
【００１７】
しかしながら、この第２の従来技術では広い面積のｐ−ＩｎＰクラッド層１３、ｉ−ＩｎＰ埋め込み層１５、ｎ＋−ＩｎＰ基板１により形成される電気的キャパシタンスＣと負荷抵抗Ｒから制限される、いわゆるＣＲ定数リミットによる３ｄＢ光変調帯域（＝１/πＲＣ、あるいは変調帯域）が、ハイメサ型光変調器よりも著しく低く、高速光変調には適用できないという問題があった。
【００１８】
そして、さらにこの第２の従来技術では比較的簡単な結晶再成長とはいえ、やはり結晶再成長は含む製造工程が長いという問題がある。次に、これについて説明する。
【００１９】
図１５に第２の従来技術の製造工程を抜粋して示す。
【００２０】
工程（ａ）では、ｎ＋−ＩｎＰ基板１の上にｎ−ＩｎＰクラッド層１７、i−ＭＱＷコア層１８を結晶成長する。次に、ＳｉＯ２マスク１９を堆積した後に、フォトレジスト２０をスピンコートする。
【００２１】
工程（ｂ）では、工程（ａ）のフォトレジスト２０を２２のようにパターニングし、このフォトレジスト２２を用いて、工程（ａ）のＳｉＯ２マスク１９を２１のようにエッチングする。
【００２２】
工程（ｃ）では、工程（ｂ）において規定したフォトレジスト２２とＳｉＯ２マスク２１を用いて、工程（ｂ）のi−ＭＱＷコア層１８とｎ−ＩｎＰクラッド層１７を各々１２、１１のようにエッチングする。
【００２３】
工程（ｄ）では、工程（ｃ）のフォトレジスト２２を除去した後、ＳｉＯ２マスク２１を結晶再成長におけるマスクとして用い、ｉ−ＩｎＰ埋め込み層１５を再成長する。
【００２４】
工程（ｅ）では、工程（ｄ）で使用したＳｉＯ２マスク２１を除去した後、ｐ−ＩｎＰクラッド層１３、ｐ＋−ＩｎＧａＡｓコンタクト層１４を成長する。
【００２５】
図１３に示した実際の吸収型半導体光変調器とするには、工程（ｅ）の後、ｎ＋−ＩｎＰ基板１を１００μｍ程度に薄く研磨する。次に、ｐ＋−ＩｎＧａＡｓコンタクト層１４の上にｐ電極１６を、またｎ＋−ＩｎＰ基板１の裏にｎ電極７を形成する。
【００２６】
このように、この第２の従来技術はＣＲ定数リミットによる光変調帯域が狭いことと、次に述べる第３の従来技術よりは簡単な結晶再成長とはいうものの、やはり結再晶成長が必要であるためその製造工程が長いという問題がある。
【００２７】
（第３の従来技術）
図１３に示した広い面積のｐ−ＩｎＰクラッド層１３、ｉ−ＩｎＰ埋め込み層１５、ｎ＋−ＩｎＰ基板１により形成されるｐ−ｉ−ｎ接合の電気的キャパシタンスＣを低減するために、非特許文献２に報告されている図１６に示すような第３の従来技術が広く用いられている。
【００２８】
この第３の従来技術では図１３に示したプロセス工程とほぼ同様の手順でｎ−ＩｎＰクラッド層１１の上に、ｉ−ＭＱＷコア層１２を成長した後、さらにｐ−ＩｎＰクラッド層２３を成長する。これらをハイメサ構造にエッチングした後、それらの横をＦｅドープＩｎＰ埋め込み層２４により埋め込んでいる。
【００２９】
この２４はＩｎＰにＦｅ原子をドーピングすることにより、絶縁抵抗を高めたＦｅドープＩｎＰ埋め込み層（半絶縁性ＩｎＰ埋め込み層、あるいはＦｅ−ＩｎＰ埋め込み層と呼ぶ）である。
【００３０】
Ｆｅ−ＩｎＰ埋め込み層２４も熱伝導率が高いので、この第３の従来技術も耐光入力特性が優れた構造と言える。そして、第３の従来技術ではＦｅ―ＩｎＰ埋め込み層２４を用いているので、ｐ−ｉ−ｎ接合により電気的キャパシタンスが大きい図１３の第２の従来技術と比較して電気的キャパシタンスが小さいという大きな利点がある。
【００３１】
しかしながら、この第３の従来技術はＦｅ−ＩｎＰ埋め込み層２４を結晶再成長する際にｎ−ＩｎＰクラッド層１１、ｉ−ＭＱＷコア層１２、及びｐ−ＩｎＰクラッド層２３により形成されるメサの高さが高いので結晶再成長が難しいばかりでなく、大きな問題がある。つまり、Ｆｅ−ＩｎＰ埋め込み層２４を形成するためには、ドーパントをＦｅとする結晶成長炉を専用に持つ必要がある。一般に結晶成長装置を持つには安全装置も含めると数億円という高額な設備投資が必要である。
【００３２】
さらに、このＦｅ原子とｐ−ＩｎＰクラッド層１２のドーパントであるＺｎは互いに相互拡散し易く、その結果著しく電気的キャパシタンスが大きくなり、電気的な高速動作が困難となってしまう。そのため、その結晶再成長の条件出しに長い時間が必要であるという問題があった。一般にＦｅ−ＩｎＰ埋め込み層２４の結晶再成長条件を見出すことは、図１３に示したｉ−ＩｎＰ埋め込み層１５の結晶再成長条件を見出すことよりはるかに難しい。つまり、図１６に示した第３の従来技術を実現するには多額の設備投資のみならず長い開発期間を要するという問題があった。
【００３３】
（第４の従来技術）
第３の従来技術のような高額な設備投資を必要とするとともに結晶の再成長条件を見出すことが難しいＦｅ−ＩｎＰ埋め込み層を用いず、第２の従来技術のように結晶再成長が比較的簡単なｉ−ＩｎＰ埋め込み層を用い、かつ第２の従来技術で問題であったｐ−ｉ−ｎ接合による電気的キャパシタンスを低減するために特許文献１に開示された構造の概略斜視図を図１７に示す。なお、その上面図を図１８に示す。
【００３４】
ここで、１１はｎ−ＩｎＰクラッド層、１２はｉ−ＭＱＷコア層、２５はｐ−ＩｎＰクラッド層、２６はｐ＋−ＩｎＧａＡｓコンタクト層、２７はｉ−ＩｎＰ埋め込み層、２８は電気信号を印加するためのｐ電極、７はｎ電極である。
【００３５】
図１７と図１８からわかるように、この第４の従来技術は、光の吸収に伴う発熱量が大きな光入射の端面近傍に図１３に示した第２の従来技術と同様の構造を有している。これにより、発生した熱を効果的にｎ＋−ＩｎＰ基板１に逃がすことができる、そのためこの発生した熱により素子が破壊されることはない。一方、光電流が小さな領域ではメサの幅を狭くしてｐ−ｉ−ｎ接合による電気的キャパシタンスを小さくしている。その結果、第４の従来技術を採用することにより、素子破壊を避けるととともに高周波での動作が可能となった。
【００３６】
しかしながら、図１６の説明で述べたように、Ｆｅ−ＩｎＰ埋め込み層２４よりは容易とはいえ、やはり結晶再成長が必要であるので、コストを下げるにはさらに簡単な製造工程の吸収型半導体光変調器を開発する必要がある。
【先行技術文献】
【非特許文献】
【００３７】
【非特許文献１】ＩＥＥＥ、Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ、ｖｏｌ．２８、ｐｐ．２２４−２３０、１９９２
【非特許文献２】１９９３年電子情報通信学会春季大会Ｃ−１５３
【特許文献】
【００３８】
【特許文献１】特許第３９１３１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００３９】
以上のように、第１の従来技術のようなハイメサ型半導体光変調器においては、高いパワーの光が入射すると、印加電圧と光吸収部において生じた電流に起因する大きなジュール熱がハイメサのリッジ部に溜まり、リッジ部が熱破壊される。ところが、これを避けるためにｉ−ＩｎＰにより埋め込むと電気的キャパシタンスが大きくなり、高速動作が困難になる。この電気的キャパシタンスを小さくするためには、Ｆｅ−ＩｎＰにより埋め込むことが有効ではあるが、多額の設備投資と結晶再成長の条件出しに長い開発期間が必要である。さらにｉ−ＩｎＰで埋め込むとともに、光が入射する端面近傍ではその埋め込み層の幅を広くし、光が伝搬する方向に沿ってメサの幅を狭くする第４の従来技術では熱破壊を避けることができ、かつ高速動作が可能となったが、ＳｉＯ２やＳｉＮｘをマスクとした結晶再成長がやはり必要である。そして結晶再成長では歩留まりが１００％とはならず、また製造工程が長いので吸収型半導体光変調器としてのコストが高くなる。従って、コストを下げるためにはさらに簡単な製造工程により製作できる吸収型半導体光変調器の開発が必要であった。
【課題を解決するための手段】
【００４０】
上記の課題を解決するために、本発明の請求項１に記載の吸収型半導体光変調器では、半導体基板上に、少なくとも光を吸収する機能を有するコア層と該コア層の上方に形成された上部クラッド層とを含む光導波路を形成し、該光導波路は光入射端面を有しており、前記光入射端面から入射した光が前記光導波路を伝搬する過程で前記コア層に吸収されることにより光電流が生成される吸収型半導体光変調器において、前記光導波路は、ストリップ装荷構造でなり、前記上部クラッド層は、前記生成された光電流に起因するジュール熱による熱破壊を避けるために、前記ジュール熱を前記コア層を経由して前記半導体基板に逃がすように、前記光入射端面側の幅が広く形成されているとともに前記光の伝搬方向に向かって狭くなって形成され、また、前記光入射端面側の前記光導波路がマルチモード光導波路を構成していることを特徴としている。
【００４１】
上記の課題を解決するために、本発明の請求項２に記載の吸収型半導体光変調器では、請求項１に記載の吸収型半導体光変調器において、前記上部クラッド層の幅を曲線形状、直線形状、及び階段形状の少なくとも一つの形状に従って狭くしていくことを特徴としている。
【発明の効果】
【００４２】
吸収型半導体光変調器はｐ−ｉ−ｎ接合により構成されているため、その電気的キャパシタンスはコアの上部に設けた上部クラッドの幅により決定されるが、本発明では上部クラッド層の幅がコアの幅よりも狭いので電気的キャパシタンスを小さくでき、高速光変調が可能となる。
【００４３】
また、光を吸収し、ジュール熱を発生するコアの幅が極めて広いので、生じたジュール熱を基板に有効に逃がすことができる。
【００４４】
さらに、ＳｉＯ２やＳｉＮｘをマスクとした結晶再成長をする必要がなく、さらに１回の結晶成長後、ｐ＋−ＩｎＧａＡｓコンタクト層とｐ−ＩｎＰ上部クラッド層をウェットエッチングするだけで製作でき、ドライエッチングを使用することもない。従って、製作が極めて簡単であり、極めて高い歩留まりで製作でき、かつ吸収型半導体光変調器としてのコスト削減に著しい効果がある。
【００４５】
また光が入射する側の光導波路がマルチモードを伝搬するように上部クラッドの幅が広く構成されているので、光の結合損失が小さく、その結果吸収型半導体光変調器として挿入損失が小さいという大きな利点がある。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図２】本発明の第１の実施形態に係わる吸収型半導体光変調器の上面図
【図３】図２におけるＢ−Ｂ´側の端面近傍での熱伝導の様子
【図４】本発明の第１の実施形態に係わる吸収型半導体光変調器を製作するために結晶成長したウェーハ断面図
【図５】（ａ）図２におけるＢ−Ｂ´側の端面近傍を伝搬する光のモード、（ｂ）図２におけるＡ−Ａ´側の端面近傍を伝搬する光のモード
【図６】（ａ）図２におけるＡ−Ａ´側の端面近傍の光導波路の基本モード、（ｂ）図２におけるＡ−Ａ´側の端面近傍の光導波路の２次の高次モード
【図７】本発明の第２の実施形態に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図８】本発明の第２の実施形態に係わる吸収型半導体光変調器の概略構成を示す上面図
【図９】本発明の第３の実施形態に係わる吸収型半導体光変調器の概略構成を示す上面図
【図１０】第１の従来技術に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図１１】第１の従来技術の動作原理を説明する図
【図１２】第１の従来技術の問題点を説明する図
【図１３】第２の従来技術に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図１４】第２の従来技術の利点を説明する図
【図１５】第２の従来技術の製造工程を説明する図
【図１６】第３の従来技術に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図１７】第４の従来技術に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図１８】第４の従来技術に係わる吸収型半導体光変調器の上面図
【発明を実施するための形態】
【００４７】
以下、本発明の実施形態について説明するが、図１０から図１８に示した従来技術と同一番号は同一機能部に対応しているため、ここでは同一番号を持つ機能部の説明を省略する。
【００４８】
（第１の実施形態）
本発明の第１の実施形態における吸収型半導体光変調器についてその概略斜視図を図１に示す。この第１の実施形態では光導波路をストリップ装荷構造としている。ここで、３０はｎ−ＩｎＰ下部クラッド層（あるいは簡単に、ｎ−ＩｎＰクラッド層）、３１はｉ−ＭＱＷコア層、３２はｐ−ＩｎＰ上部クラッド層（あるいは簡単に、ｐ−ＩｎＰクラッド層）、３３はｐ＋−ＩｎＧａＡｓコンタクト層、３４は電気信号を印加するためのｐ電極である。３５はボンディングパッド部である。
【００４９】
また、第１の実施形態の上面図を図２に示す。光が入射する端面近傍の幅Ｗｉｎは１６μｍ程度、光が出射する端面近傍の幅Ｗｏｕｔは２μｍ程度、そしてテーパ領域の長さＬｉｎは３０μｍ程度である。このように、この第１の実施形態では光が入射する端面近傍のｐ−ＩｎＰクラッド層３２の幅を広くしている。そして、この幅を広くした光入射端面側の光導波路をマルチモード光導波路としている。
【００５０】
なお、これらの寸法はあくまで一つの例であり、吸収されて大きな熱を発生する光入射側のｐ−ＩｎＰクラッド層３２の幅Ｗｉｎが、大きな光が入射する領域以外のｐ−ＩｎＰ３２の幅Ｗｏｕｔよりも広い限り、これら以外の値であってもよいことは言うまでもない。
【００５１】
図３は図２におけるＢ−Ｂ´側から見た背面図であり、熱伝導に関する本発明の原理を説明している。本発明ではｐ−ＩｎＰクラッド３２の幅が例えば図１７に示した第４の従来技術のｐ−ＩｎＰクラッド２５より狭くても、ｉ−ＭＱＷコア３１の幅が充分広いので、発生したジュール熱４４はｐ−ＩｎＰクラッド３２の幅よりも広く拡散する。その結果、本発明では発生したジュール熱４４を効果的にｎ＋−ＩｎＰ基板１に逃がすことができ、光を光電流に変換する際に大きな熱が発生しても素子の破壊を避けることができる。
【００５２】
そして、さらにこの第１の実施形態は製作工程が極めて短く、製作が大変容易であるという利点がある。次に、これについて説明する。
【００５３】
図４（ａ）〜（ｃ）に第１の実施形態における吸収型半導体光変調器の製造工程を示す。なお、図１５に示した工程は第２の従来技術の大まかな工程のみを示した概略工程であったのに対し、図４（ａ）〜（ｃ）はこの第１の実施形態を製作する上でのほぼ全工程と言うことができる（電極形成工程を含まないのみ）。
【００５４】
工程（ａ）では、ｎ＋−ＩｎＰ基板１の上にｎ−ＩｎＰクラッド層３０、i−ＭＱＷコア層３１、ｐ−ＩｎＰクラッド層３６、ｐ−ＩｎＧａＡｓコンタクト層３７を結晶成長する。次に、フォトレジスト５０をスピンコートする。
【００５５】
工程（ｂ）では、工程（ａ）のフォトレジスト５０を５１のようにパターニングする。
【００５６】
工程（ｃ）では、工程（ｂ）において規定したフォトレジスト５１を用いて、図１のように、例えば指数関数やべき乗型などの曲線のテーパ形状で、ｐ＋−ＩｎＧａＡｓコンタクト層３７とｐ−ＩｎＰ層３６を各々３３、３２のようにウェットエッチングし、その後フォトレジスト５１を除去する。
【００５７】
図１に示した実際の吸収型半導体光変調器とするには、工程（ｃ）の後、ｎ＋−ＩｎＰ基板１を１００μｍ程度に薄く研磨する。次に、ｐ＋−ＩｎＧａＡｓコンタクト層３３の上にｐ電極３４を、またｎ＋−ＩｎＰ基板１の裏にｎ電極７を形成する。
【００５８】
このように、本発明における第１の実施形態の製作においては結晶再成長をしなくてよく、フォトレジスト５０をスピンコートした後に、露光・現像し、容易なウェットエッチングにより製作できる。つまり本実施形態では、煩雑なドライエッチングも必要ない。そのため、本発明は吸収型光変調器として歩留まりの向上やコスト削減に著しい効果を有する。
【００５９】
さらに、図２からわかるように本発明では、光が伝搬するに従ってｐ−ＩｎＰクラッド層３２の幅を狭くしている。従って、第４の従来技術と同様に、電気的キャパシタンスＣを第２の従来技術よりも極めて低減することが可能となる。つまり、第４の従来技術と同じく電気的キャパシタンスＣと負荷抵抗ＲによりＣＲ定数から規定される光変調帯域を、第２の従来技術と比較して大幅に改善できる。
【００６０】
このように、本発明では１回の結晶成長で形成することができるので製作工程が極めて簡単となり、第４の従来技術と比較して吸収型半導体光変調器としてのコストを著しく低減できる。さらにｉ−ＭＱＷコア３１が極めて広く、かつ横方向への熱伝導を利用しているために大きなパワーの光を吸収しても発熱により壊れることがない。また高周波光変調が可能になるという大きな利点がある。
【００６１】
さて、次に本発明の大きな特徴であるモード伝搬とその結果である光の結合損失（あるいは挿入損失）の観点から議論する。実際には図２に示されているように、本発明において光は入射側のＡ−Ａ´側から入射し、出射側のＢ−Ｂ´側から出射する構成であるが、逆に本来は出射側であるＢ−Ｂ´側から光を入射し、本来は入射側のＡ−Ａ´側から光を出射することを想定する。
【００６２】
図５（ａ）の４０は光が入射したＢ−Ｂ´近傍の光導波路を伝搬する光のモード（あるいは、光の界分布）である。この様子から単一モードが伝搬していることがわかる。図５ｂ）の４１はＢ−Ｂ´側から入射した光がＡ−Ａ´側から出射される際のモード（あるいは、光の界分布）であり、Ｂ−Ｂ´側の光のモード４０とよく似た形となっている。以下、その理由について説明する。
【００６３】
図２において、Ａ−Ａ´側のメサの幅は広く、水平方向にマルチモード光導波路としている。そのため、Ａ−Ａ´側の固有モードをφ０、φ１、、、、φｎー１、φｎとすると、Ｂ−Ｂ´側を伝搬する光ψはＡ−Ａ´側の固有モードφ０、φ１、、、、φｎー１、φｎを用いて
ψ＝ｃ０φ０＋ｃ１φ１＋・・・＋ｃｎ−１φｎ−１＋ｃｎφｎ （２）
のように、展開できる。ここで、ｃ０、ｃ１、・・・ｃｎ−１、ｃｎは展開係数である。
【００６４】
つまり、（２）式はＡ−Ａ´側のメサの幅がＢ−Ｂ´側のメサの幅よりも広く、より多くのモードを伝搬できるので、Ｂ−Ｂ´側を伝搬する光ψの形を再現できるように、展開係数ｃ０、ｃ１、・・・ｃｎ−１、ｃｎが自動的に調整されていることを意味している。従って、図２のＬｉｎで示した領域はあたかも自由空間のようにみなすことができる。
【００６５】
以上のことは本実施形態の本来の実施方法であるＡ−Ａ´側から光を入射した場合にも同じである。つまり、Ａ−Ａ´側から光を入射してもその入射光はＡ−Ａ´側のマルチモードを用いて（２）式のように展開され、入射光のモードの形をほぼ保ったまま、図２のＬｉｎで示した領域を自由空間のように伝搬する。
【００６６】
これらを電磁界解析的に厳密に表現すると、入射光は自由空間を伝搬しているのではなく、マルチモードを構成する各モードが入射光のエネルギーを分担して運び、それらのマルチモードを合成した結果、あたかも自由空間を伝搬しているように見えると言うことができる。
【００６７】
参考のために、図６（ａ）、（ｂ）には図２のＡ−Ａ´側の光導波路に固有のモードの例として、基本モードと２次の高次モードを示す。勿論２次以上の高次モードが存在していても良いことは言うまでもない。
【００６８】
あるいは、ｎ＋−ＩｎＰ基板１へのジュール熱の伝導効率を高めるためにｐ−ＩｎＰクラッド３２の幅を広くする際に、その際に界分布が奇関数である１次の高次モードまで励振される程度に広くしても熱破壊に対して強くなるという本発明の効果を発揮することができる。
【００６９】
なお、ストリップ装荷型の光導波路の単一モード性やマルチモード性は単にｐ−ＩｎＰクラッド３２の幅により決定されるわけではない。つまり、コアの厚み、及びコアと上下のクラッドとの屈折率の差も大きく影響する。従って、ストリップ装荷型光導波路のクラッドの幅を広くしても単一モードとできるが、本発明では光導波路をあえてマルチモードとすることにより、入射光の結合損失、ひいては吸収型半導体光変調器としての挿入損失を低減している。
【００７０】
また、図２のＬｉｎの長さは１０μｍ〜３０μｍ、あるいはせいぜい５０μｍ程度と短いので、Ａ−Ａ´に入射した光はほとんどモード形状を保ったまま（厳密には少し広がりつつ）伝搬するので、吸収型半導体光変調器としての光の挿入損失が大幅に増加することはない。
【００７１】
一方、本発明と異なり、（ｉ−ＭＱＷコア層３１の厚みを薄くするなどして）Ａ−Ａ´側を、単一モード条件を保ちつつｐ−ＩｎＰクラッド３２の幅を広げると、その単一モードは極めて扁平な形状となる。その結果、Ａ−Ａ´での光の結合効率、及び図２において光の入射側の端面からＬｉｎの距離の点でＢ−Ｂ´側に向かう領域への光の結合効率が著しく劣化し、結果的に挿入損失が大きくなってしまう。つまり、本発明ではＡ−Ａ´側をマルチモードとすることにより、そうした問題を解決している。さらに図２のＬｉｎの領域をテーパ形状としているので、挿入損失の増加を効果的に抑えている。
【００７２】
（第２の実施形態）
本発明における上部クラッドの幅について、指数関数やべき乗関数の場合ほど効果的ではないが、指数関数やべき乗関数以外の曲線やあるいは直線の形状で光の伝搬方向に沿って幅を狭くしても良い。例として、図１に示した本発明における第１の実施形態について光入射端面側のテーパ部の曲線形状を直線形状とした場合を本発明における第２の実施形態の吸収型半導体光変調器としてその概略斜視図を図７に、上面図を図８に示す。図中、図１に示す第１の実施形態の吸収型半導体光変調器と同一部分には同一符号を付して、重複する部分の詳細説明を省略した。
【００７３】
なお、以上の説明においては、メサの幅を狭くする際の形状として、指数関数やべき乗曲線と直線について説明したが、その他に三角関数などあらゆる曲線でもよいし、直線と曲線の組み合わせでも良いことは言うまでもない。さらに、ｐ−ＩｎＰクラッド３２の幅を直線では無く階段状に不連続に狭くしても良い。
【００７４】
（第３の実施形態）
図９は本発明における第３の実施形態における吸収型半導体光変調器の上面図である。図９からわかるように本実施形態では光が入射側するマルチモード領域の形状を矩形としている。テーパ形状の場合と比較して矩形とすると挿入損失がやや増えるものの本発明としての効果を発揮できる。
【００７５】
（各種実施形態）
基板についてはｎ＋−ＩｎＰ材料を想定したが、ｐ＋−ＩｎＰ基板や半絶縁性ＩｎＰ基板など、基板の種類によらないことはもちろんであるし、コア層の材料としてｉ−ＩｎＧａＡｓＰ−ＩｎＧａＡｓＰ ＭＱＷを想定したが、i−ＩｎＧａＡｓ／ＩｎＧａＡｓＰ ＭＱＷ、i−ＩｎＧａＡｓ／ＩｎＰ ＭＱＷ層、i−ＩｎＧａＡｌＡｓ／ＩｎＡｌＡｓ ＭＱＷなど、その他の多重量子井戸でもよいし、i−ＩｎＧａＡｓＰやi−ＩｎＧａＡｌＡｓなどバルク材料でも良い。
【００７６】
また、光吸収を行うコア層とｐ−ＩｎＰ上側クラッド層の間にｉ−ＩｎＰ層を設けても良いことは言うまでもない。そして、そのｉ−ＩｎＰ層はｐ−ＩｎＰ上側クラッド層の幅よりも広い方が望ましい。
【００７７】
さらに、本発明は発熱した熱を分散させるためのものであるから、光を吸収し電流に変換した結果、熱を発生する半導体受光器のようなその他の半導体デバイスにも適用可能である。
【符号の説明】
【００７８】
１：ｎ＋−ＩｎＰ基板
２、１１、１７、３０、３６：ｎ−ＩｎＰ下部クラッド層
３、１２、１８、３１、３７：ｉ−ＭＱＷコア層
４、１３、２３、２５、３２、３６：ｐ−ＩｎＰ上部クラッド層
５、１４、２６、３３、３７：ｐ＋−ＩｎＧａＡｓコンタクト層
６、１６、２８、３４：ｐ電極
７：ｎ電極
８：ポリイミド
９：ボンディングワイヤ
１０、２９、３５：ボンディングパッド
１５、２７：ｉ−ＩｎＰ埋め込み層
１９、２１：マスク
２０、２２：フォトレジスト
２４：Ｆｅ−ＩｎＰ埋め込み層
４０、４１、４２、４３：光のモード（あるいは光の界分布）
４４：ジュール熱流
５０、５１：フォトレジスト
【技術分野】
【０００１】
本発明は小型で高速、かつ信頼性の高い吸収型半導体光変調器の分野に属する。
【背景技術】
【０００２】
（第１の従来技術）
光を吸収する機能を有する、いわゆる吸収型半導体光変調器の第１の従来技術として、非特許文献１に示すハイメサ型光変調器の概略斜視図を図１０に示す。
【０００３】
１はｎ＋−ＩｎＰ基板、２はｎ−ＩｎＰ下部クラッド層（あるいは簡単に、ｎ−ＩｎＰクラッド層）、３はｉ−ＩｎＧａＡｓＰウェルと、ウェルとはバンドギャップエネルギ−が異なるｉ−ＩｎＧａＡｓＰバリアを複数組み合わせて構成した多重量子井戸（ＩｎＧａＡｓＰ−ＩｎＧａＡｓＰ Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ: ＩｎＧａＡｓＰ−ＩｎＧａＡｓＰ ＭＱＷ）コア層（この多重量子井戸層３はノンド−プ層なので、以下i−ＭＱＷコア層と略す）、４はｐ−ＩｎＰ上部クラッド層（あるいは簡単に、ｐ−ＩｎＰクラッド層）、５はｐ＋−ＩｎＧａＡｓコンタクト層、６は電気信号を印加するためのｐ電極、７はｎ電極、８はポリイミド、９はボンディングワイヤである。
【０００４】
なお、ｐ電極６のうち、ボンディングワイヤが接続されている箇所１０はボンディングパッド部と呼ばれている。このハイメサ型半導体光変調器ではボンディングパッド部の電気的キャパシタンスを減らすために、比誘電率が小さなポリイミド８をその下に使用している。
【０００５】
また、ｐ−ＩｎＰクラッド層４、ｉ−ＭＱＷコア層３およびｎ−ＩｎＰクラッド層２は光を導波する光導波路を構成している。ここでｉ−ＭＱＷコア層３はその屈折率がｐ−ＩｎＰクラッド層４とｎ−ＩｎＰクラッド層２よりも高く、光を導波する中心的な役割を有している。なお、ハイメサ光導波路を構成しているリッジ部の幅と長さは各々２μｍおよび２００μｍ程度である。
【０００６】
この第１の従来技術の動作について説明する。電界が印加されていない時と逆バイアスを印加した時の光の吸収係数について波長を変数として図１１に示す。図中、光変調器を動作させる波長を動作波長として示した。
【０００７】
図１１からわかるように、電界が印加されていない場合には、半導体光変調器を動作する波長においては光の吸収係数は充分小さく、半導体光変調器において光が入射する端面（以下、光入射端面と略す）に入射した光は反対側の光が出射する端面（以下、光出射端面と略す）から出射される。一方、ｐ電極６とｎ電極７の間に逆バイアスを印加すると、光の吸収スペクトラムは長波長側に移動するため、光変調器の動作波長では光の吸収係数が大きくなり、光は吸収される。こうして、ｐ電極６とｎ電極７間の逆バイアス電圧をＯＮあるいはＯＦＦにすることにより、光もＯＦＦあるいはＯＮされ、電気信号を光信号へと変換することができる。
【０００８】
このハイメサ型光変調器において、光を吸収する機能を有するｉ−ＭＱＷコア層３は比誘電率εｒが小さな空気（εｒ＝１）で囲まれており、かつボンディングパッド部１０の下にはやはり比誘電率εｒが小さなポリイミド８（εｒ＝３〜４）を使用しているので、その電気的キャパシタンスＣは小さい。従って、電気的キャパシタンスＣと負荷抵抗Ｒから制限される、いわゆるＣＲ定数リミットによる３ｄＢ光変調帯域（＝１/πＲＣ、あるいは簡単に光変調帯域と言う）は、ｉ−ＭＱＷコア層３の左右を全て半導体で埋め込んだ埋め込み構造のものより高く、ハイメサ型光変調器は高速光変調に適していると言える。
【０００９】
図１２（ａ）、（ｂ）には逆バイアス印加時における光吸収に伴い発生する熱について、各々光変調器の長手方向とメサ中心からの幅方向における分布を示している。
【００１０】
まず長手方向について考察する。長手方向、つまり光の伝搬方向において、光はi−ＭＱＷコア層３、ｐ−ＩｎＰクラッド層４およびｎ−ＩｎＰクラッド層２からなる光導波路を伝播する間にその強度Ｐが
Ｐ＝Ｐ0ｅｘｐ（−αｚ） （１）
のように、指数関数の式に従ってi−ＭＱＷコア層３により吸収される。ここで、Ｐ0は光入射端面における入射光のパワー、αは吸収係数、ｚは光入射端面からの距離である。指数関数は変数に対して急速に減衰する関数であるから、光は光入射端面から短い距離の間に急速に吸収され、電流Iｐ（これを光電流と呼ぶ）に変換される。
【００１１】
一方、横方向（基板表面に水平方向）については、断面構造がハイメサ構造、つまりリッジ部の左右は空気である。空気の熱伝導率は半導体に比べて数桁小さいため、発生した熱はリッジ部の外部へはほとんど伝わらない。
【００１２】
従って、長手方向には光入射端面からの短い距離内に、横方向にはハイメサのリッジ部に熱が溜まることになる。特に、高いパワーの光が入射すると印加電圧Vと光電流ＩＰの積で表されるジュール熱（ＰJ＝Ｖ・ＩＰ）はｎ−ＩｎＰクラッド層２を通して基板１に逃がされるが、基板１に充分には伝えることができず、ハイメサのリッジ部に溜まる。そのため、リッジ部がこの高いジュール熱のために壊れてしまう。実験的にはハイメサ型光変調器への最大光入力パワーは１０ｍＷ程度が限界であった。
【００１３】
（第２の従来技術）
この光電流による熱破壊は図１３にその概略斜視図を示す第２の従来技術の構造を採用することにより回避できる。ここで、１はｎ＋−ＩｎＰ基板、１１はｎ−ＩｎＰ下部クラッド層（あるいは簡単に、ｎ−ＩｎＰクラッド層）、１２はi−ＭＱＷコア層、１３はｐ−ＩｎＰ上部クラッド層（あるいは簡単に、ｐ−ＩｎＰクラッド層）、１４はｐ＋−ＩｎＧａＡｓコンタクト層、１５はｉ−ＩｎＰ埋め込み層、１６は電気信号を印加するためのｐ電極、７はｎ電極である。
【００１４】
図１０に示した従来における第１の従来技術では光がi−ＭＱＷコア層３により吸収され、光電流Ｉｐが生成された結果発生した熱は、リッジの左右が熱伝導率が極めて低い空気であるため逃げることができずにリッジに溜まり、結果的に素子破壊に至った。一方、この第２の従来技術では、i−ＭＱＷコア層１２で光が吸収された結果発生したジュール熱を、ｎ−ＩｎＰクラッド層１１を経由して基板１に逃がすとともに、左右のｉ−ＩｎＰ埋め込み層１５を通じてｎ＋−ＩｎＰ基板１に逃がしている。
【００１５】
図１４（ａ）には、図１３に示した第２の従来技術において光の伝搬とともに光の伝搬軸に沿って発生する熱を、また図１４（ｂ）には半導体光変調器の光入射端面近傍での水平方向における熱の分布を示している。
【００１６】
一般に半導体は熱伝導率が高いので、ｎ−ＩｎＰクラッド層１１やi−ＭＱＷコア層１２の上下左右を囲んでいるｉ−ＩｎＰ埋め込み層１５などの半導体を通して、発生した熱は急速にｎ＋−ＩｎＰ基板１に伝えられ、その結果、第１の従来技術に比較してi−ＭＱＷコア層１２を中心とした熱分布のピーク値が低くなっていることがわかる。このため、この第２の従来技術は耐光入力特性が優れた構造と言える。
【００１７】
しかしながら、この第２の従来技術では広い面積のｐ−ＩｎＰクラッド層１３、ｉ−ＩｎＰ埋め込み層１５、ｎ＋−ＩｎＰ基板１により形成される電気的キャパシタンスＣと負荷抵抗Ｒから制限される、いわゆるＣＲ定数リミットによる３ｄＢ光変調帯域（＝１/πＲＣ、あるいは変調帯域）が、ハイメサ型光変調器よりも著しく低く、高速光変調には適用できないという問題があった。
【００１８】
そして、さらにこの第２の従来技術では比較的簡単な結晶再成長とはいえ、やはり結晶再成長は含む製造工程が長いという問題がある。次に、これについて説明する。
【００１９】
図１５に第２の従来技術の製造工程を抜粋して示す。
【００２０】
工程（ａ）では、ｎ＋−ＩｎＰ基板１の上にｎ−ＩｎＰクラッド層１７、i−ＭＱＷコア層１８を結晶成長する。次に、ＳｉＯ２マスク１９を堆積した後に、フォトレジスト２０をスピンコートする。
【００２１】
工程（ｂ）では、工程（ａ）のフォトレジスト２０を２２のようにパターニングし、このフォトレジスト２２を用いて、工程（ａ）のＳｉＯ２マスク１９を２１のようにエッチングする。
【００２２】
工程（ｃ）では、工程（ｂ）において規定したフォトレジスト２２とＳｉＯ２マスク２１を用いて、工程（ｂ）のi−ＭＱＷコア層１８とｎ−ＩｎＰクラッド層１７を各々１２、１１のようにエッチングする。
【００２３】
工程（ｄ）では、工程（ｃ）のフォトレジスト２２を除去した後、ＳｉＯ２マスク２１を結晶再成長におけるマスクとして用い、ｉ−ＩｎＰ埋め込み層１５を再成長する。
【００２４】
工程（ｅ）では、工程（ｄ）で使用したＳｉＯ２マスク２１を除去した後、ｐ−ＩｎＰクラッド層１３、ｐ＋−ＩｎＧａＡｓコンタクト層１４を成長する。
【００２５】
図１３に示した実際の吸収型半導体光変調器とするには、工程（ｅ）の後、ｎ＋−ＩｎＰ基板１を１００μｍ程度に薄く研磨する。次に、ｐ＋−ＩｎＧａＡｓコンタクト層１４の上にｐ電極１６を、またｎ＋−ＩｎＰ基板１の裏にｎ電極７を形成する。
【００２６】
このように、この第２の従来技術はＣＲ定数リミットによる光変調帯域が狭いことと、次に述べる第３の従来技術よりは簡単な結晶再成長とはいうものの、やはり結再晶成長が必要であるためその製造工程が長いという問題がある。
【００２７】
（第３の従来技術）
図１３に示した広い面積のｐ−ＩｎＰクラッド層１３、ｉ−ＩｎＰ埋め込み層１５、ｎ＋−ＩｎＰ基板１により形成されるｐ−ｉ−ｎ接合の電気的キャパシタンスＣを低減するために、非特許文献２に報告されている図１６に示すような第３の従来技術が広く用いられている。
【００２８】
この第３の従来技術では図１３に示したプロセス工程とほぼ同様の手順でｎ−ＩｎＰクラッド層１１の上に、ｉ−ＭＱＷコア層１２を成長した後、さらにｐ−ＩｎＰクラッド層２３を成長する。これらをハイメサ構造にエッチングした後、それらの横をＦｅドープＩｎＰ埋め込み層２４により埋め込んでいる。
【００２９】
この２４はＩｎＰにＦｅ原子をドーピングすることにより、絶縁抵抗を高めたＦｅドープＩｎＰ埋め込み層（半絶縁性ＩｎＰ埋め込み層、あるいはＦｅ−ＩｎＰ埋め込み層と呼ぶ）である。
【００３０】
Ｆｅ−ＩｎＰ埋め込み層２４も熱伝導率が高いので、この第３の従来技術も耐光入力特性が優れた構造と言える。そして、第３の従来技術ではＦｅ―ＩｎＰ埋め込み層２４を用いているので、ｐ−ｉ−ｎ接合により電気的キャパシタンスが大きい図１３の第２の従来技術と比較して電気的キャパシタンスが小さいという大きな利点がある。
【００３１】
しかしながら、この第３の従来技術はＦｅ−ＩｎＰ埋め込み層２４を結晶再成長する際にｎ−ＩｎＰクラッド層１１、ｉ−ＭＱＷコア層１２、及びｐ−ＩｎＰクラッド層２３により形成されるメサの高さが高いので結晶再成長が難しいばかりでなく、大きな問題がある。つまり、Ｆｅ−ＩｎＰ埋め込み層２４を形成するためには、ドーパントをＦｅとする結晶成長炉を専用に持つ必要がある。一般に結晶成長装置を持つには安全装置も含めると数億円という高額な設備投資が必要である。
【００３２】
さらに、このＦｅ原子とｐ−ＩｎＰクラッド層１２のドーパントであるＺｎは互いに相互拡散し易く、その結果著しく電気的キャパシタンスが大きくなり、電気的な高速動作が困難となってしまう。そのため、その結晶再成長の条件出しに長い時間が必要であるという問題があった。一般にＦｅ−ＩｎＰ埋め込み層２４の結晶再成長条件を見出すことは、図１３に示したｉ−ＩｎＰ埋め込み層１５の結晶再成長条件を見出すことよりはるかに難しい。つまり、図１６に示した第３の従来技術を実現するには多額の設備投資のみならず長い開発期間を要するという問題があった。
【００３３】
（第４の従来技術）
第３の従来技術のような高額な設備投資を必要とするとともに結晶の再成長条件を見出すことが難しいＦｅ−ＩｎＰ埋め込み層を用いず、第２の従来技術のように結晶再成長が比較的簡単なｉ−ＩｎＰ埋め込み層を用い、かつ第２の従来技術で問題であったｐ−ｉ−ｎ接合による電気的キャパシタンスを低減するために特許文献１に開示された構造の概略斜視図を図１７に示す。なお、その上面図を図１８に示す。
【００３４】
ここで、１１はｎ−ＩｎＰクラッド層、１２はｉ−ＭＱＷコア層、２５はｐ−ＩｎＰクラッド層、２６はｐ＋−ＩｎＧａＡｓコンタクト層、２７はｉ−ＩｎＰ埋め込み層、２８は電気信号を印加するためのｐ電極、７はｎ電極である。
【００３５】
図１７と図１８からわかるように、この第４の従来技術は、光の吸収に伴う発熱量が大きな光入射の端面近傍に図１３に示した第２の従来技術と同様の構造を有している。これにより、発生した熱を効果的にｎ＋−ＩｎＰ基板１に逃がすことができる、そのためこの発生した熱により素子が破壊されることはない。一方、光電流が小さな領域ではメサの幅を狭くしてｐ−ｉ−ｎ接合による電気的キャパシタンスを小さくしている。その結果、第４の従来技術を採用することにより、素子破壊を避けるととともに高周波での動作が可能となった。
【００３６】
しかしながら、図１６の説明で述べたように、Ｆｅ−ＩｎＰ埋め込み層２４よりは容易とはいえ、やはり結晶再成長が必要であるので、コストを下げるにはさらに簡単な製造工程の吸収型半導体光変調器を開発する必要がある。
【先行技術文献】
【非特許文献】
【００３７】
【非特許文献１】ＩＥＥＥ、Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ、ｖｏｌ．２８、ｐｐ．２２４−２３０、１９９２
【非特許文献２】１９９３年電子情報通信学会春季大会Ｃ−１５３
【特許文献】
【００３８】
【特許文献１】特許第３９１３１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００３９】
以上のように、第１の従来技術のようなハイメサ型半導体光変調器においては、高いパワーの光が入射すると、印加電圧と光吸収部において生じた電流に起因する大きなジュール熱がハイメサのリッジ部に溜まり、リッジ部が熱破壊される。ところが、これを避けるためにｉ−ＩｎＰにより埋め込むと電気的キャパシタンスが大きくなり、高速動作が困難になる。この電気的キャパシタンスを小さくするためには、Ｆｅ−ＩｎＰにより埋め込むことが有効ではあるが、多額の設備投資と結晶再成長の条件出しに長い開発期間が必要である。さらにｉ−ＩｎＰで埋め込むとともに、光が入射する端面近傍ではその埋め込み層の幅を広くし、光が伝搬する方向に沿ってメサの幅を狭くする第４の従来技術では熱破壊を避けることができ、かつ高速動作が可能となったが、ＳｉＯ２やＳｉＮｘをマスクとした結晶再成長がやはり必要である。そして結晶再成長では歩留まりが１００％とはならず、また製造工程が長いので吸収型半導体光変調器としてのコストが高くなる。従って、コストを下げるためにはさらに簡単な製造工程により製作できる吸収型半導体光変調器の開発が必要であった。
【課題を解決するための手段】
【００４０】
上記の課題を解決するために、本発明の請求項１に記載の吸収型半導体光変調器では、半導体基板上に、少なくとも光を吸収する機能を有するコア層と該コア層の上方に形成された上部クラッド層とを含む光導波路を形成し、該光導波路は光入射端面を有しており、前記光入射端面から入射した光が前記光導波路を伝搬する過程で前記コア層に吸収されることにより光電流が生成される吸収型半導体光変調器において、前記光導波路は、ストリップ装荷構造でなり、前記上部クラッド層は、前記生成された光電流に起因するジュール熱による熱破壊を避けるために、前記ジュール熱を前記コア層を経由して前記半導体基板に逃がすように、前記光入射端面側の幅が広く形成されているとともに前記光の伝搬方向に向かって狭くなって形成され、また、前記光入射端面側の前記光導波路がマルチモード光導波路を構成していることを特徴としている。
【００４１】
上記の課題を解決するために、本発明の請求項２に記載の吸収型半導体光変調器では、請求項１に記載の吸収型半導体光変調器において、前記上部クラッド層の幅を曲線形状、直線形状、及び階段形状の少なくとも一つの形状に従って狭くしていくことを特徴としている。
【発明の効果】
【００４２】
吸収型半導体光変調器はｐ−ｉ−ｎ接合により構成されているため、その電気的キャパシタンスはコアの上部に設けた上部クラッドの幅により決定されるが、本発明では上部クラッド層の幅がコアの幅よりも狭いので電気的キャパシタンスを小さくでき、高速光変調が可能となる。
【００４３】
また、光を吸収し、ジュール熱を発生するコアの幅が極めて広いので、生じたジュール熱を基板に有効に逃がすことができる。
【００４４】
さらに、ＳｉＯ２やＳｉＮｘをマスクとした結晶再成長をする必要がなく、さらに１回の結晶成長後、ｐ＋−ＩｎＧａＡｓコンタクト層とｐ−ＩｎＰ上部クラッド層をウェットエッチングするだけで製作でき、ドライエッチングを使用することもない。従って、製作が極めて簡単であり、極めて高い歩留まりで製作でき、かつ吸収型半導体光変調器としてのコスト削減に著しい効果がある。
【００４５】
また光が入射する側の光導波路がマルチモードを伝搬するように上部クラッドの幅が広く構成されているので、光の結合損失が小さく、その結果吸収型半導体光変調器として挿入損失が小さいという大きな利点がある。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図２】本発明の第１の実施形態に係わる吸収型半導体光変調器の上面図
【図３】図２におけるＢ−Ｂ´側の端面近傍での熱伝導の様子
【図４】本発明の第１の実施形態に係わる吸収型半導体光変調器を製作するために結晶成長したウェーハ断面図
【図５】（ａ）図２におけるＢ−Ｂ´側の端面近傍を伝搬する光のモード、（ｂ）図２におけるＡ−Ａ´側の端面近傍を伝搬する光のモード
【図６】（ａ）図２におけるＡ−Ａ´側の端面近傍の光導波路の基本モード、（ｂ）図２におけるＡ−Ａ´側の端面近傍の光導波路の２次の高次モード
【図７】本発明の第２の実施形態に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図８】本発明の第２の実施形態に係わる吸収型半導体光変調器の概略構成を示す上面図
【図９】本発明の第３の実施形態に係わる吸収型半導体光変調器の概略構成を示す上面図
【図１０】第１の従来技術に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図１１】第１の従来技術の動作原理を説明する図
【図１２】第１の従来技術の問題点を説明する図
【図１３】第２の従来技術に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図１４】第２の従来技術の利点を説明する図
【図１５】第２の従来技術の製造工程を説明する図
【図１６】第３の従来技術に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図１７】第４の従来技術に係わる吸収型半導体光変調器の概略構成を示す斜視図
【図１８】第４の従来技術に係わる吸収型半導体光変調器の上面図
【発明を実施するための形態】
【００４７】
以下、本発明の実施形態について説明するが、図１０から図１８に示した従来技術と同一番号は同一機能部に対応しているため、ここでは同一番号を持つ機能部の説明を省略する。
【００４８】
（第１の実施形態）
本発明の第１の実施形態における吸収型半導体光変調器についてその概略斜視図を図１に示す。この第１の実施形態では光導波路をストリップ装荷構造としている。ここで、３０はｎ−ＩｎＰ下部クラッド層（あるいは簡単に、ｎ−ＩｎＰクラッド層）、３１はｉ−ＭＱＷコア層、３２はｐ−ＩｎＰ上部クラッド層（あるいは簡単に、ｐ−ＩｎＰクラッド層）、３３はｐ＋−ＩｎＧａＡｓコンタクト層、３４は電気信号を印加するためのｐ電極である。３５はボンディングパッド部である。
【００４９】
また、第１の実施形態の上面図を図２に示す。光が入射する端面近傍の幅Ｗｉｎは１６μｍ程度、光が出射する端面近傍の幅Ｗｏｕｔは２μｍ程度、そしてテーパ領域の長さＬｉｎは３０μｍ程度である。このように、この第１の実施形態では光が入射する端面近傍のｐ−ＩｎＰクラッド層３２の幅を広くしている。そして、この幅を広くした光入射端面側の光導波路をマルチモード光導波路としている。
【００５０】
なお、これらの寸法はあくまで一つの例であり、吸収されて大きな熱を発生する光入射側のｐ−ＩｎＰクラッド層３２の幅Ｗｉｎが、大きな光が入射する領域以外のｐ−ＩｎＰ３２の幅Ｗｏｕｔよりも広い限り、これら以外の値であってもよいことは言うまでもない。
【００５１】
図３は図２におけるＢ−Ｂ´側から見た背面図であり、熱伝導に関する本発明の原理を説明している。本発明ではｐ−ＩｎＰクラッド３２の幅が例えば図１７に示した第４の従来技術のｐ−ＩｎＰクラッド２５より狭くても、ｉ−ＭＱＷコア３１の幅が充分広いので、発生したジュール熱４４はｐ−ＩｎＰクラッド３２の幅よりも広く拡散する。その結果、本発明では発生したジュール熱４４を効果的にｎ＋−ＩｎＰ基板１に逃がすことができ、光を光電流に変換する際に大きな熱が発生しても素子の破壊を避けることができる。
【００５２】
そして、さらにこの第１の実施形態は製作工程が極めて短く、製作が大変容易であるという利点がある。次に、これについて説明する。
【００５３】
図４（ａ）〜（ｃ）に第１の実施形態における吸収型半導体光変調器の製造工程を示す。なお、図１５に示した工程は第２の従来技術の大まかな工程のみを示した概略工程であったのに対し、図４（ａ）〜（ｃ）はこの第１の実施形態を製作する上でのほぼ全工程と言うことができる（電極形成工程を含まないのみ）。
【００５４】
工程（ａ）では、ｎ＋−ＩｎＰ基板１の上にｎ−ＩｎＰクラッド層３０、i−ＭＱＷコア層３１、ｐ−ＩｎＰクラッド層３６、ｐ−ＩｎＧａＡｓコンタクト層３７を結晶成長する。次に、フォトレジスト５０をスピンコートする。
【００５５】
工程（ｂ）では、工程（ａ）のフォトレジスト５０を５１のようにパターニングする。
【００５６】
工程（ｃ）では、工程（ｂ）において規定したフォトレジスト５１を用いて、図１のように、例えば指数関数やべき乗型などの曲線のテーパ形状で、ｐ＋−ＩｎＧａＡｓコンタクト層３７とｐ−ＩｎＰ層３６を各々３３、３２のようにウェットエッチングし、その後フォトレジスト５１を除去する。
【００５７】
図１に示した実際の吸収型半導体光変調器とするには、工程（ｃ）の後、ｎ＋−ＩｎＰ基板１を１００μｍ程度に薄く研磨する。次に、ｐ＋−ＩｎＧａＡｓコンタクト層３３の上にｐ電極３４を、またｎ＋−ＩｎＰ基板１の裏にｎ電極７を形成する。
【００５８】
このように、本発明における第１の実施形態の製作においては結晶再成長をしなくてよく、フォトレジスト５０をスピンコートした後に、露光・現像し、容易なウェットエッチングにより製作できる。つまり本実施形態では、煩雑なドライエッチングも必要ない。そのため、本発明は吸収型光変調器として歩留まりの向上やコスト削減に著しい効果を有する。
【００５９】
さらに、図２からわかるように本発明では、光が伝搬するに従ってｐ−ＩｎＰクラッド層３２の幅を狭くしている。従って、第４の従来技術と同様に、電気的キャパシタンスＣを第２の従来技術よりも極めて低減することが可能となる。つまり、第４の従来技術と同じく電気的キャパシタンスＣと負荷抵抗ＲによりＣＲ定数から規定される光変調帯域を、第２の従来技術と比較して大幅に改善できる。
【００６０】
このように、本発明では１回の結晶成長で形成することができるので製作工程が極めて簡単となり、第４の従来技術と比較して吸収型半導体光変調器としてのコストを著しく低減できる。さらにｉ−ＭＱＷコア３１が極めて広く、かつ横方向への熱伝導を利用しているために大きなパワーの光を吸収しても発熱により壊れることがない。また高周波光変調が可能になるという大きな利点がある。
【００６１】
さて、次に本発明の大きな特徴であるモード伝搬とその結果である光の結合損失（あるいは挿入損失）の観点から議論する。実際には図２に示されているように、本発明において光は入射側のＡ−Ａ´側から入射し、出射側のＢ−Ｂ´側から出射する構成であるが、逆に本来は出射側であるＢ−Ｂ´側から光を入射し、本来は入射側のＡ−Ａ´側から光を出射することを想定する。
【００６２】
図５（ａ）の４０は光が入射したＢ−Ｂ´近傍の光導波路を伝搬する光のモード（あるいは、光の界分布）である。この様子から単一モードが伝搬していることがわかる。図５ｂ）の４１はＢ−Ｂ´側から入射した光がＡ−Ａ´側から出射される際のモード（あるいは、光の界分布）であり、Ｂ−Ｂ´側の光のモード４０とよく似た形となっている。以下、その理由について説明する。
【００６３】
図２において、Ａ−Ａ´側のメサの幅は広く、水平方向にマルチモード光導波路としている。そのため、Ａ−Ａ´側の固有モードをφ０、φ１、、、、φｎー１、φｎとすると、Ｂ−Ｂ´側を伝搬する光ψはＡ−Ａ´側の固有モードφ０、φ１、、、、φｎー１、φｎを用いて
ψ＝ｃ０φ０＋ｃ１φ１＋・・・＋ｃｎ−１φｎ−１＋ｃｎφｎ （２）
のように、展開できる。ここで、ｃ０、ｃ１、・・・ｃｎ−１、ｃｎは展開係数である。
【００６４】
つまり、（２）式はＡ−Ａ´側のメサの幅がＢ−Ｂ´側のメサの幅よりも広く、より多くのモードを伝搬できるので、Ｂ−Ｂ´側を伝搬する光ψの形を再現できるように、展開係数ｃ０、ｃ１、・・・ｃｎ−１、ｃｎが自動的に調整されていることを意味している。従って、図２のＬｉｎで示した領域はあたかも自由空間のようにみなすことができる。
【００６５】
以上のことは本実施形態の本来の実施方法であるＡ−Ａ´側から光を入射した場合にも同じである。つまり、Ａ−Ａ´側から光を入射してもその入射光はＡ−Ａ´側のマルチモードを用いて（２）式のように展開され、入射光のモードの形をほぼ保ったまま、図２のＬｉｎで示した領域を自由空間のように伝搬する。
【００６６】
これらを電磁界解析的に厳密に表現すると、入射光は自由空間を伝搬しているのではなく、マルチモードを構成する各モードが入射光のエネルギーを分担して運び、それらのマルチモードを合成した結果、あたかも自由空間を伝搬しているように見えると言うことができる。
【００６７】
参考のために、図６（ａ）、（ｂ）には図２のＡ−Ａ´側の光導波路に固有のモードの例として、基本モードと２次の高次モードを示す。勿論２次以上の高次モードが存在していても良いことは言うまでもない。
【００６８】
あるいは、ｎ＋−ＩｎＰ基板１へのジュール熱の伝導効率を高めるためにｐ−ＩｎＰクラッド３２の幅を広くする際に、その際に界分布が奇関数である１次の高次モードまで励振される程度に広くしても熱破壊に対して強くなるという本発明の効果を発揮することができる。
【００６９】
なお、ストリップ装荷型の光導波路の単一モード性やマルチモード性は単にｐ−ＩｎＰクラッド３２の幅により決定されるわけではない。つまり、コアの厚み、及びコアと上下のクラッドとの屈折率の差も大きく影響する。従って、ストリップ装荷型光導波路のクラッドの幅を広くしても単一モードとできるが、本発明では光導波路をあえてマルチモードとすることにより、入射光の結合損失、ひいては吸収型半導体光変調器としての挿入損失を低減している。
【００７０】
また、図２のＬｉｎの長さは１０μｍ〜３０μｍ、あるいはせいぜい５０μｍ程度と短いので、Ａ−Ａ´に入射した光はほとんどモード形状を保ったまま（厳密には少し広がりつつ）伝搬するので、吸収型半導体光変調器としての光の挿入損失が大幅に増加することはない。
【００７１】
一方、本発明と異なり、（ｉ−ＭＱＷコア層３１の厚みを薄くするなどして）Ａ−Ａ´側を、単一モード条件を保ちつつｐ−ＩｎＰクラッド３２の幅を広げると、その単一モードは極めて扁平な形状となる。その結果、Ａ−Ａ´での光の結合効率、及び図２において光の入射側の端面からＬｉｎの距離の点でＢ−Ｂ´側に向かう領域への光の結合効率が著しく劣化し、結果的に挿入損失が大きくなってしまう。つまり、本発明ではＡ−Ａ´側をマルチモードとすることにより、そうした問題を解決している。さらに図２のＬｉｎの領域をテーパ形状としているので、挿入損失の増加を効果的に抑えている。
【００７２】
（第２の実施形態）
本発明における上部クラッドの幅について、指数関数やべき乗関数の場合ほど効果的ではないが、指数関数やべき乗関数以外の曲線やあるいは直線の形状で光の伝搬方向に沿って幅を狭くしても良い。例として、図１に示した本発明における第１の実施形態について光入射端面側のテーパ部の曲線形状を直線形状とした場合を本発明における第２の実施形態の吸収型半導体光変調器としてその概略斜視図を図７に、上面図を図８に示す。図中、図１に示す第１の実施形態の吸収型半導体光変調器と同一部分には同一符号を付して、重複する部分の詳細説明を省略した。
【００７３】
なお、以上の説明においては、メサの幅を狭くする際の形状として、指数関数やべき乗曲線と直線について説明したが、その他に三角関数などあらゆる曲線でもよいし、直線と曲線の組み合わせでも良いことは言うまでもない。さらに、ｐ−ＩｎＰクラッド３２の幅を直線では無く階段状に不連続に狭くしても良い。
【００７４】
（第３の実施形態）
図９は本発明における第３の実施形態における吸収型半導体光変調器の上面図である。図９からわかるように本実施形態では光が入射側するマルチモード領域の形状を矩形としている。テーパ形状の場合と比較して矩形とすると挿入損失がやや増えるものの本発明としての効果を発揮できる。
【００７５】
（各種実施形態）
基板についてはｎ＋−ＩｎＰ材料を想定したが、ｐ＋−ＩｎＰ基板や半絶縁性ＩｎＰ基板など、基板の種類によらないことはもちろんであるし、コア層の材料としてｉ−ＩｎＧａＡｓＰ−ＩｎＧａＡｓＰ ＭＱＷを想定したが、i−ＩｎＧａＡｓ／ＩｎＧａＡｓＰ ＭＱＷ、i−ＩｎＧａＡｓ／ＩｎＰ ＭＱＷ層、i−ＩｎＧａＡｌＡｓ／ＩｎＡｌＡｓ ＭＱＷなど、その他の多重量子井戸でもよいし、i−ＩｎＧａＡｓＰやi−ＩｎＧａＡｌＡｓなどバルク材料でも良い。
【００７６】
また、光吸収を行うコア層とｐ−ＩｎＰ上側クラッド層の間にｉ−ＩｎＰ層を設けても良いことは言うまでもない。そして、そのｉ−ＩｎＰ層はｐ−ＩｎＰ上側クラッド層の幅よりも広い方が望ましい。
【００７７】
さらに、本発明は発熱した熱を分散させるためのものであるから、光を吸収し電流に変換した結果、熱を発生する半導体受光器のようなその他の半導体デバイスにも適用可能である。
【符号の説明】
【００７８】
１：ｎ＋−ＩｎＰ基板
２、１１、１７、３０、３６：ｎ−ＩｎＰ下部クラッド層
３、１２、１８、３１、３７：ｉ−ＭＱＷコア層
４、１３、２３、２５、３２、３６：ｐ−ＩｎＰ上部クラッド層
５、１４、２６、３３、３７：ｐ＋−ＩｎＧａＡｓコンタクト層
６、１６、２８、３４：ｐ電極
７：ｎ電極
８：ポリイミド
９：ボンディングワイヤ
１０、２９、３５：ボンディングパッド
１５、２７：ｉ−ＩｎＰ埋め込み層
１９、２１：マスク
２０、２２：フォトレジスト
２４：Ｆｅ−ＩｎＰ埋め込み層
４０、４１、４２、４３：光のモード（あるいは光の界分布）
４４：ジュール熱流
５０、５１：フォトレジスト
【特許請求の範囲】
【請求項１】
半導体基板上に、少なくとも光を吸収する機能を有するコア層と該コア層の上方に形成された上部クラッド層とを含む光導波路を形成し、該光導波路は光入射端面を有しており、前記光入射端面から入射した光が前記光導波路を伝搬する過程で前記コア層に吸収されることにより光電流が生成される吸収型半導体光変調器において、
前記光導波路は、ストリップ装荷構造でなり、
前記上部クラッド層は、前記生成された光電流に起因するジュール熱による熱破壊を避けるために、前記ジュール熱を前記コア層を経由して前記半導体基板に逃がすように、前記光入射端面側の幅が広く形成されているとともに前記光の伝搬方向に向かって狭くなって形成され、
また、前記光入射端面側の前記光導波路がマルチモード光導波路を構成していることを特徴とする吸収型半導体光変調器。
【請求項２】
前記上部クラッド層の幅を曲線形状、直線形状、及び階段形状の少なくとも一つの形状に従って狭くしていくことを特徴とする請求項１に記載の吸収型半導体光変調器。
【請求項１】
半導体基板上に、少なくとも光を吸収する機能を有するコア層と該コア層の上方に形成された上部クラッド層とを含む光導波路を形成し、該光導波路は光入射端面を有しており、前記光入射端面から入射した光が前記光導波路を伝搬する過程で前記コア層に吸収されることにより光電流が生成される吸収型半導体光変調器において、
前記光導波路は、ストリップ装荷構造でなり、
前記上部クラッド層は、前記生成された光電流に起因するジュール熱による熱破壊を避けるために、前記ジュール熱を前記コア層を経由して前記半導体基板に逃がすように、前記光入射端面側の幅が広く形成されているとともに前記光の伝搬方向に向かって狭くなって形成され、
また、前記光入射端面側の前記光導波路がマルチモード光導波路を構成していることを特徴とする吸収型半導体光変調器。
【請求項２】
前記上部クラッド層の幅を曲線形状、直線形状、及び階段形状の少なくとも一つの形状に従って狭くしていくことを特徴とする請求項１に記載の吸収型半導体光変調器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１０−２１７８４５（Ｐ２０１０−２１７８４５Ａ）
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願番号】特願２００９−６７７１５（Ｐ２００９−６７７１５）
【出願日】平成２１年３月１９日（２００９．３．１９）
【出願人】（００００００５７２）アンリツ株式会社 (838)
【Ｆターム（参考）】
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願日】平成２１年３月１９日（２００９．３．１９）
【出願人】（００００００５７２）アンリツ株式会社 (838)
【Ｆターム（参考）】
[ Back to top ]