回路、装置、及び電子機器
【課題】ディスプレイ等の装置の大型化に適した回路を提供する。
【解決手段】駆動トランジスタT2に加えて、駆動トランジスタT2と並列に接続されたトランジスタT5を設け、データ電流ＩＤＡＴにより駆動トランジスタT2のゲート電圧を設定する。トランジスタＴ２とＴ５はカレントミラーを構成しており、トランジスタＴ２のサイズがＷ／Ｌであり、トランジスタＴ５のサイズが（Ｎ−１）Ｗ／Ｌとなるように設計すると、有機ＥＬ素子ＯＬＥＤにはデータ電流ＩＤＡＴのＮ倍の電流が流れる。これを利用して、有機ＥＬ素子ＯＬＥＤに流れる電流は等しく保ちつつ、ＩＤＡＴの値を低減することができる。
【解決手段】駆動トランジスタT2に加えて、駆動トランジスタT2と並列に接続されたトランジスタT5を設け、データ電流ＩＤＡＴにより駆動トランジスタT2のゲート電圧を設定する。トランジスタＴ２とＴ５はカレントミラーを構成しており、トランジスタＴ２のサイズがＷ／Ｌであり、トランジスタＴ５のサイズが（Ｎ−１）Ｗ／Ｌとなるように設計すると、有機ＥＬ素子ＯＬＥＤにはデータ電流ＩＤＡＴのＮ倍の電流が流れる。これを利用して、有機ＥＬ素子ＯＬＥＤに流れる電流は等しく保ちつつ、ＩＤＡＴの値を低減することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路、装置、及び電子機器に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＯＥＬ）素子は、アノード層とカソード層に挟まれた発光物質層を備えている。この素子は、電気的には、ダイオードのように動作する。この素子は、光学的には、順バイアス時に発光し、順バイアス電流の増加にともなってその発光強度が増加する。少なくとも１つの透明電極層を有しつつ透明基板上に作りこまれた有機エレクトロルミネッセンス素子のマトリクスを用いて、ディスプレイパネルを構築することが可能である。低温ポリシリコン薄膜トランジスタ（薄膜トランジスタ）技術を用いることにより、このパネル上に、駆動回路をも一体的に設けることができる。
【０００３】
アクティブマトリクス型有機エレクトロルミネッセンスディスプレイ用の基本的なアナログ駆動方式（例えば、特許文献１）では、原理的に、１画素につき少なくとも２つのトランジスタが必要である（図１）。Ｔ１は画素を選択し、T２は、データ電圧信号を、有機エレクトロルミネッセンス素子（ＯＥＬＤ）を指定の輝度で発光させるための駆動電流に変換する。前記データ信号は、画素が選択されていないときには、蓄積容量素子（storage capacitor）Ｃstorageに保存される。各図には、Ｐチャンネル型の薄膜トランジスタが示されているが、Ｎチャンネル型薄膜トランジスタを用いた回路にも同じ原理が適用できる。
【０００４】
薄膜トランジスタアナログ回路には問題があり、また、有機エレクトロルミネッセンス素子はダイオードと全く同じように振る舞う訳ではない。しかし、発光物質は、比較的均一な特性を有する。薄膜トランジスタ製造法に由来して、パネル全体には、薄膜トランジスタの特性に関する空間的なばらつきが生ずる。薄膜トランジスタアナログ回路において最も重要な考慮すべき点の一つは、デバイス間におけるしきい値電圧△Ｖｔのばらつきである。完全にダイオード的な振る舞いを示さないことに起因する、このような有機エレクトロルミネッセンスディスプレイのばらつきの結果、ディスプレイパネル全体で画素の輝度が不均一になる。これは著しく画像の品質を損なう。このため、トランジスタ特性のばらつきを補償するための組み込み回路が必要とされている。
【０００５】
図２に示す回路（例えば、特許文献２）は、トランジスタ特性のばらつきを補償するための組み込み回路の１つとして挙げられる。この回路において、Ｔ１は画素を選択するためのものである。Ｔ２はアナログ電流制御として機能し、駆動電流を供給する。Ｔ３は、Ｔ２のドレイン及びゲート間を接続し、Ｔ２を、ダイオード又は飽和の状態に切り替える。Ｔ４はスイッチとして動作する。Ｔ１とＴ４は、どの時点においても、どちらか一方のみがオンとなる。初期状態では、Ｔ１及びＴ３がオフで、Ｔ４がオンである。Ｔ４をオフにしたとき、Ｔ１及びＴ３がオンとなり、所定の（known）値の電流がＴ２を介して有機エレクトロルミネッセンス素子（ＯＥＬＤ）に流れ込むようにできる。Ｔ２のしきい値電圧がそのＴ２がダイオードとして動作している（Ｔ３がオン）状態で測定され、このときプログラミング電流がＴ１及びＴ２を介して有機エレクトロルミネッセンス素子に流れ込むことができる。これがプログラミングステージ（programming stage）である。Ｔ３は、Ｔ２のドレイン及びゲート間を短絡し、Ｔ２をダイオードの状態へと切り替える。Ｔ２で検出されるしきい値電圧は、Ｔ３及びＴ１がオフのとき、Ｔ２のゲート及びソース端子間に接続された容量素子Ｃ１に蓄積される。Ｔ４がオンになると、今度はＶDDにより電流が供給される。出力特性の勾配（slope）が平坦であれば、Ｔ２の検出されるしきい値電圧がどのような値であっても、リプロダクション電流(reproduced current)はプログラム電流と等しくなるであろう。Ｔ４をオンにすることにより、Ｔ２のドレイン−ソース間の電圧は引き上げられ、その結果、出力特性の平坦性によりリプロダクション電流がプログラム電流と等しく保たれる。図２に示された△ＶT2 は、仮想的であって、現実のものではない点に注意してほしい。
【０００６】
図２のタイミングチャートでｔ２からｔ５の範囲で示されるアクティブプログラミングステージにおいては、理論上、一定値の電流が供給される。リプロダクションステージ（reproduction stage）はｔ６において開始する。
【０００７】
【特許文献１】国際公開第ＷＯ９８／３６４０７号パンフレット
【特許文献２】特表２００２−５１４３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図２の回路は効果的であるが、依然として、電力消費の低減というニーズがある。特に、図２の回路において電流源を提供するには、供給電圧ＶDDに加えてバイアス電圧ＶBIASが必要である。供給電圧ＶDDを、必要なバイアス電圧ＶBIASの分まで大きくすることもできる。そうすれば構成要素の数を低減させる効果はあるが、いかなる値のデータ電流（ＩDAT）をプログラムする場合でも、システム全体の電力消費はやはり、増加してしまう。
【０００９】
本発明では、図２の回路を通過する全ての電流が有機エレクトロルミネッセンス素子を通過するという事実に注目する。このことが本発明にとっていかに重要であるかは、以下の説明によって明らかになるであろう。
【課題を解決するための手段】
【００１０】
本発明に係る第１の回路は、第１のトランジスタと、前記第１のトランジスタのゲートに接続された容量素子と、前記第１のトランジスタに並列に接続された第２のトランジスタと、を含み、前記容量素子は、データ電流に応じた電荷を蓄積すること、を特徴とする。
【００１１】
上記の回路において、前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第３のトランジスタをさらに含んでもよい。
【００１２】
上記の回路において、前記第２のトランジスタに直列に接続された第４のトランジスタをさらに含んでもよい。
【００１３】
上記の回路において、さらに電流駆動素子と、前記第１のトランジスタと前記電流駆動素子との導通を制御する第５のトランジスタと、を含んでいてもよい。
【００１４】
上記の回路において、プログラミングステージに中に前記データ電流が流れることが好ましい。
【００１５】
上記の回路において、前記容量素子に蓄積された前記電荷に応じた電流値を有する駆動電流が、リプロダクションステージ中に前記電流駆動素子に供給されることが好ましい。
上記の回路を装置に組み込むことも可能である。
【００１６】
本発明の第１の装置は、データ線と、電流駆動素子を駆動するための駆動回路と、を備え、前記駆動回路は、第１のトランジスタと、前記第１のトランジスタのゲートに接続された容量素子と、前記第１のトランジスタに並列に接続された第２のトランジスタと、前記第１のトランジスタと前記データ線との導通を制御するスイッチングトランジスタと、を含み、前記容量素子は、前記スイッチングトランジスタ及び前記データ線を介して流れるデータ電流に応じた電荷を蓄積することを特徴とする。
【００１７】
上記の装置において、前記駆動回路は、前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第３のトランジスタをさらに含んでいてもよい。
【００１８】
上記の装置において、前記駆動回路は、前記第２のトランジスタに直列に接続された第４のトランジスタをさらに含んでいてもよい。
【００１９】
上記の装置において、前記駆動回路は、電流駆動素子と、前記第１のトランジスタと前記電流駆動素子との導通を制御する第５のトランジスタと、をさらに含んでいてもよい。
【００２０】
上記の装置において、前記データ線は電流シンクに接続され、前記データ電流は前記スイッチングトランジスタ及び前記データ線を介して前記電流シンクに流れることが好ましい。
【００２１】
上記の装置において、前記容量素子の前記データ電流による前記電荷の蓄積は、プログラミングステージに行われ、リプロダクションステージに、前記電荷に応じた電流値を有する駆動電流が前記電流駆動素子に供給されることが好ましい。
【００２２】
上記の装置において、前記電流駆動素子はエレクトロルミネッセンス素子であってもよい。
上記の装置を電子機器に組み込むことができる。
【００２３】
本発明の第１の様態によれば、プログラミングステージ及びリプロダクションステージを有するステージにおいて動作する駆動回路であって、前記回路は、それぞれが前記回路を通過する複数の電流経路と、電流駆動素子と、前記素子に供給される電流の制御用に動作すべく接続されたトランジスタと、プログラミングステージ中に前記トランジスタの動作電圧を蓄積するために接続された容量素子と、前記電流経路を制御するスイッチ手段とを有し、この回路構成（the arrangement）では、前記電流経路の１つが前記素子を含まないこととする駆動回路が提供される。
【００２４】
本発明の第２の様態によれば、ＥＬ（エレクトロルミネッセンス）装置の画素を駆動するための駆動回路であって、前記画素はエレクトロルミネッセンス素子を有し、前記回路は、前記エレクトロルミネッセンス素子に供給される電流の制御用に動作すべく接続されたトランジスタと、プログラミングステージ中に、前記トランジスタの動作電圧を蓄積するために接続された容量素子と、前記プログラミングステージ中の動作時に、前記トランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、リプロダクションステージ中の動作時に、前記トランジスタ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段とを有し、前記第１スイッチ手段は、前記プログラミングステージ中の電流経路が前記エレクトロルミネッセンス素子を通過しないように接続されていることとする駆動回路が提供される。
【００２５】
本発明の第３の様態によれば、エレクトロルミネッセンス装置の画素を駆動するための駆動回路であって、前記画素はエレクトロルミネッセンス素子を有し、前記回路は、前記エレクトロルミネッセンス素子に供給される電流の制御用に動作すべく接続されたトランジスタと、プログラミングステージ中に、前記トランジスタの動作電圧を蓄積するために接続された容量素子と、前記プログラミングステージ中の動作時に、前記トランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、リプロダクションステージ中の動作時に、前記トランジスタ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段と、電流シンク（current sink）とを有し、前記第１のスイッチ手段は、前記プログラミングステージ中の電流経路が前記トランジスタを介して前期電流シンクへと通じるように接続されていることを特徴とする駆動回路が提供される。
【００２６】
本発明の第４の様態によれば、エレクトロルミネッセンス素子への電流供給を制御する方法であって、プログラミングステージ中に、前記エレクトロルミネッセンス素子を通過しない電流経路を提供するステップと、リプロダクションステージ中に、前記エレクトロルミネッセンス素子を通過する電流経路を提供するステップとを有する方法が提供される。
【００２７】
本発明の第５の様態によれば、エレクトロルミネッセンス素子への電流供給を制御する方法であって、プログラミングステージ中に、電流シンクへと接続された電流経路を提供するステップと、リプロダクションステージ中に、前記エレクトロルミネッセンス素子を通過する電流経路を提供するステップとを有する方法が提供される。
【００２８】
本発明の第６の様態によれば、前記本発明の第１から第３の様態のいずれかに係る駆動回路を１つ又は２つ以上備えたエレクトロルミネッセンスディスプレイ装置が提供される。
【００２９】
本発明の第７の様態によれば、本発明の前記第６の様態に係るエレクトロルミネッセンスディスプレイ装置を用いた電子機器が提供される。
【００３０】
本発明の第８の様態によれば、電流駆動素子を有する回路であって、この回路は、前記電流駆動素子を含む第１の電流経路と、前記電流駆動素子を含まない第２の電流経路とを有する回路が提供される。
【００３１】
本発明の第９の様態によれば、電流駆動素子を有する回路であって、この回路は、前記電流駆動素子を通過する電流を流す第１の電流経路と、前記電流駆動素子を通過する電流を流さない第２の電流経路とを有する回路が提供される。
本発明の第１０の様態によれば、電流駆動素子と、前記電流駆動素子への電流供給を制御するトランジスタとを備えた回路を駆動する方法であって、所定の電流に基づいて前記トランジスタのゲート電圧を決定するステップを有する方法が提供される。
【００３２】
本発明によれば、プログラミングステージ中は、電流制御トランジスタによる、電流駆動素子への電流供給はないということに気づくであろう。本発明のエレクトロルミネッセンス装置では、このエレクトロルミネッセンス装置によって表示される画像の質を損なうことなく、画素駆動回路を実現することができる。本発明では、プログラミングステージ及びリプロダクションステージにおいて、等しい電流が流されて従来技術に比べ、トータルな電力消費を低減させる効果をも有する。さらに、従来技術は高バイアスの電圧を必要としたのに対して、本発明の回路は、通常の供給電圧により動作させることができる。実際、本発明ではプログラミング電流の経路とリプロダクション電流の経路とを分けることができる。これにより、多くの効果が得られる。例えば、プログラミングステージにおいて、有機エレクトロルミネッセンス素子を通過する電流が無ければ、プログラミングステージをより高速に動作させることができる。なぜならば、このような構成では、有機エレクトロルミネッセンス素子の寄生容量（parasitic capacitance）により引き起こされる低速化を防止することができるからである。
【発明を実施するための最良の形態】
【００３３】
本発明の実施形態について、さらに実例によって、添付の図面を参照しつつ説明する。これらはあくまでも例示に過ぎない。
【００３４】
本発明の第１の実施形態に係る画素駆動回路を図３に示す。トランジスタＴ２は、有機エレクトロルミネッセンス素子（ＯＥＬＤ）への駆動電流を供給するアナログ電流コントローラとして動作する。また、蓄積容量素子(ストレージキャパシタ)Ｃ１は、トランジスタＴ２のゲート及びソースの間に接続されている。図２の回路においては、プログラミングステージ中に、電流源がトランジスタＴ１を経由してトランジスタＴ２のソースに接続され、そのため、有機エレクトロルミネッセンス素子に電流が供給される。本発明に係る本実施形態では、トランジスタＴ１は、プログラミングステージ中にトランジスタＴ２を電流シンクへと接続する。つまり、本発明では、プログラミングステージ中にＴ２を介して有機エレクトロルミネッセンス素子に流れる電流はゼロである。図３の回路において、トランジスタＴ２のドレインは、トランジスタＴ３のソース−ドレイン経路を介して、トランジスタＴ１のソースに接続されている。トランジスタＴ１のソースはトランジスタＴ２のゲートに接続され、トランジスタＴ１とＴ３のゲートは互いに接続されている。Ｔ１とＴ３のゲートには、プログラミング電圧Ｖｐが印加される。プログラミングステージ中オフにされるトランジスタＴ４は、Ｔ２のドレインとＴ３のソースを有機エレクトロルミネッセンス素子（ＯＥＬＤ）に接続している。プログラミングステージ中、トランジスタＴ１は、トランジスタＴ２を、接地もしくは基準電圧に接続された電流シンクに接続する。
【００３５】
図３の回路は、プログラミングステージ中、Ｔ４がオフで、Ｔ１及びＴ３がオンの状態で動作する。オンの状態のＴ３は、Ｔ２をダイオードとして動作させる効果を有する。また、Ｔ１は、このダイオードをデータ電流シンクへと接続する。その結果、容量素子Ｃ１は蓄電（電荷の蓄積）する（又は、前フレーム中に蓄積された電圧に依存して放電する）。容量素子Ｃ１は、トランジスタＴ２のゲート−ソース間電圧に応じて蓄電し、その結果、リプロダクションステージ中に有機エレクトロルミネッセンス素子への電流供給を制御することになる電圧（ＶGS2、データ電流IDATに対応）を蓄積する。プログラミングステージの終了時に、Ｔ１及びＴ３はオフとなる。このフレームの残りの期間のために、電圧ＶGS2がＣ１に蓄積される。回路図及びこの説明から容易に理解されるように、本発明によれば、電流源を提供するためのバイアス電圧は特に必要ない。つまり、図３における供給電圧（ＶDD）は、Ｔ２及び有機エレクトロルミネッセンス素子により決定され、電流源の電力用の高電圧は特に必要ない。この回路に必要となる電圧は最大でも、明らかに、図２の回路において必要となる大きさよりも小さい。
【００３６】
Ｔ４がオフの状態にあるプログラミングステージ開始時には、デバイスを通じて放電される寄生容量現象を有機エレクトロルミネッセンス素子（ＯＥＬＤ）が示す。Ｃ１の蓄電速度は、プログラミングステージにかかる時間を決定する。本発明の実施形態の回路においては、Ｃ１の容量は比較的小さくすることができ、そのため蓄電は非常に高速に行われる。その結果、Ｔ２から有機エレクトロルミネッセンス素子に電流が全く供給されない期間は、フレーム全体と較べると非常に短い。これらのことと人間の眼の残像効果とから、表示される画像には、認識可能な劣化は生じない。
【００３７】
Ｃ１が蓄電されてＴ３がオフになった後、Ｔ３のオフ抵抗は、このフレームの残り期間中、Ｃ１に印加された電圧に影響を与え得るので、Ｔ３のオフ抵抗が重要になることがある。そのため、Ｔ３のゲート−ソース間容量は、Ｃ１に比較して小さいことが望ましい。
【００３８】
リプロダクション電圧ＶRは、トランジスタＴ４のゲートに印加される。図３の回路における、リプロダクションステージの開始時には、Ｔ４はオンであり、Ｔ１及びＴ３はオフのままである。その結果、Ｔ２は、Ｃ１によりバイアスされたＶGS2により電流源として動作し、電流を有機エレクトロルミネッセンス素子に供給する。リプロダクションステージの終了時には、Ｔ４はオフにされ、Ｔ１及びＴ３はオフのままとどまる。これにより1つのサイクルが終了する。この駆動波形は、図３に示されている。
【００３９】
図４は、本発明に係る第２の実施形態を示している。図４の回路は、トランジスタＴ３の接続形態が図３の回路と異なっている。図４の回路では、Ｔ１はＴ３のドレイン−ソース経路を経由してＣ１に接続されている。図４の回路は、プログラミングステージ中にＴ３が電流経路上に位置していないという点で図３の回路よりも好ましい。それ以外の動作及び効果の点では、第２の実施形態は第１の実施形態と同じである。
【００４０】
図５は、アクティブマトリックスディスプレイにおける多数の画素を示す回路図である。各画素は、図４に示された回路に合わせて実現されている。図示を簡単にするために、モノクロのディスプレイ装置が示されている。この回路はアクティブマトリクス型のものなので、同じ行（row）の画素は、同時に選択される。トランジスタＴ３が、画素の選択を担っている。そのため、Ｔ３のソース端子は画素の列（column）によって共有される電流データ線に接続されている。このため、Ｔ３の漏れ電流は最小に抑える必要がある。Ｔ１にマルチゲートストラクチャ（multi−gate structure）を使用することにより、確実に漏れ電流を最小化することができる。マルチゲートストラクチャに加えて、ＬＤＤ構造を使用することにより、さらに漏れ電流を減少させることができる。
【００４１】
図６は、ある有機エレクトロルミネッセンス素子装置における画素駆動回路の実装状態を表す模式的断面図である。図６において、符号１３２は正孔注入層を示し、符号１３３は有機エレクトロルミネッセンス層を示し、符号１５１は抵抗もしくは分離体を示す。スイッチング薄膜トランジスタ１２１及びｎチャンネル型の電流薄膜トランジスタ（current thin film transistor）１２２には、例えば公知の薄膜トランジスタ液晶ディスプレイ装置などにおいて使用されるような、トップゲートストラクチャ（top-gate structure）や最高温度が摂氏６００度以下の製造方法などの、低温ポリシリコン薄膜トランジスタに通常使用される構造及び方法を採用する。しかし、その他の構造や方法なども使用可能である。
【００４２】
正置（forward oriented）有機エレクトロルミネッセンスディスプレイ素子１３１は、アルミニウム製画素電極１１５、ＩＴＯ製の対向する電極１１６、正孔注入層１３２、及び有機エレクトロルミネッセンス層１３３から構成される。正置有機エレクトロルミネッセンスディスプレイ素子１３１において、有機エレクトロルミネッセンスディスプレイ装置の電流の向きは、ＩＴＯ製の対向する電極１１６からアルミニウム製画素電極１１５への向きに設定することができる。
【００４３】
正孔注入層１３２及び有機エレクトロルミネッセンス層は、抵抗１５１を画素間の分離構造体として利用しつつ、インクジェット式印字方法により形成することができる。ＩＴＯ製の対向する電極１１６は、スパッタリングにより形成することができる。しかし、これらの構成要素すべてを形成するために、これ以外の方法を用いることも可能である。
【００４４】
本発明を用いたディスプレイパネル全体の典型的なレイアウトを図７に模式的に示す。このパネルは、アナログ電流プログラム式画素を有するアクティブマトリクス型有機エレクトロルミネッセンス素子２００、レベルシフタを有する一体化（integrated）薄膜トランジスタ走査ドライバ２１０、フレキシブルＴＡＢテープ２２０、及び一体化ＲＡＭ／コントローラ（integrated RAM/controller）付き外部アナログドライバＬＳＩ２３０から構成される。もちろんこれは、本発明を利用して実現可能なパネル構成の一例に過ぎない。
【００４５】
有機エレクトロルミネッセンスディスプレイ装置の構造は、上記のものに限定されるものではない。その他の構造も適用可能である。
【００４６】
例えば図３の回路を参照すると、本発明ではデータ電流源を（この例では有機エレクトロルミネッセンス素子に）提供していることが解る。この回路は、容易に、増幅された及び／又は複数レベルの（電流）出力を提供するように拡張することができる。そのような回路の原理は、図８を参照しつつ理解することができる。図８の回路は、図３の回路に加えて、追加の駆動トランジスタＴ５及び追加のスイッチングトランジスタＴ６を有する。Ｔ５のソースは、ＶDDに接続されており、そのゲートには、トランジスタＴ２のゲートと同じ駆動電圧信号が印加される。トランジスタＴ５のドレインはトランジスタＴ６のドレインと直列に接続されており、Ｔ６のソースはトランジスタＴ２、Ｔ３、及びＴ４の共通接続箇所に接続されている。トランジスタＴ６のゲートはトランジスタＴ４のゲートに接続されている。トランジスタＴ２の特性がＷ／Ｌであり、トランジスタＴ５の特性が（Ｎ−１）Ｗ／Ｌとなるように選択されると仮定される場合は、以下のような電流の増幅が得られる。
【００４７】
Ｉout＝Iin×N
Iinは電流シンクを流れる電流、すなわち図３及び図４におけるIDATである。Ioutは有機エレクトロルミネッセンス素子を流れる電流である。そのため、図８の回路を使用すると、図３及び図４の回路と比較して、有機エレクトロルミネッセンス素子を通過する電流は等しく保ちつつ、ＩDATの値を低減させることができる。ＩDATの値を低減させることにより、回路の動作速度を増加させる効果を奏する。また、IDATの値を低減させることにより、画素マトリクスを通過する間に発生する伝送損失を低減させるという効果も奏する。この効果は、大型ディスプレイパネルに関しては特に重要である。
【００４８】
もちろん、追加のトランジスタＴ５及びＴ６からなる回路の段をさらに追加することもできる。図９に（Ａ、Ｂなどで）示すように、直列接続され、それぞれ個別のゲート駆動信号を受信するスイッチングトランジスタＴ６によって、有機エレクトロルミネッセンス素子を通過する様々な電流値を選択することができる。その結果、出力光の輝度を様々に指定することができる。
【００４９】
図３乃至図９に示した回路は、薄膜トランジスタ（薄膜トランジスタ）技術を用いて実現することが好ましく、最も好ましくはポリシリコン薄膜トランジスタである。
【００５０】
本発明は、携帯電話、コンピュータ、ＣＤプレーヤー、ＤＶＤプレーヤーなどの小型の、携帯電子機器に対して特に有効である。もちろんこれらに限られるものではない。
上述の有機エレクトロルミネッセンスディスプレイ装置を使用した電子機器について幾つか以下に説明する。
【００５１】
＜１：モバイルコンピュータ＞
上述の実施形態のうちの１つによるディスプレイ装置を適用したモバイルパーソナルコンピュータの例について次に説明する。
【００５２】
図１０は、このパーソナルコンピュータの構成を表す等角投影図である。図中、パーソナルコンピュータ１１００は、キーボード１１０２を含む本体１１０４、及びディスプレイユニット１１０６を備える。このディスプレイユニット１１０６は、本発明により製造されたディスプレイパネルを用いて上述の様に実現されている。
【００５３】
＜２：携帯電話＞
次に、携帯電話のディスプレイ部分に本発明のディスプレイ装置を適用した例について説明する。図１１は、この携帯電話の構成を表す等角投影図である。図中、携帯電話１２００は、複数の操作キー１２０２、スピーカ１２０４、マイク１２０６、及びディスプレイパネル１００を備える。このディスプレイパネル１００は、本発明により製造されたディスプレイパネルを用いて上述の様に実現されている。
【００５４】
＜３：デジタルスチルカメラ＞
次に、有機エレクトロルミネッセンスディスプレイ装置をファインダーとして用いたデジタルスチルカメラについて説明する。図１２はこのデジタルスチルカメラの構成、及び外部装置への接続の概要を表す等角投影図である。
【００５５】
通常のカメラは、被写体の光学画像をフィルムに感光させるが、デジタルスチルカメラ１３００は、例えば、電荷結合素子（ＣＣＤ）を用いて光電変換により、被写体の光学画像から画像信号を生成する。このデジタルスチルカメラ１３００は、ケース１３０２の後面に、ＣＣＤからの画像信号に基づき表示を行う有機エレクトロルミネッセンス素子１００を備える。そのため、このディスプレイパネル１００は、被写体を表示するファインダーとして機能する。光学レンズ及びＣＣＤを有する受光ユニット（photo acceptance unit）１３０４が、ケース１３０２の前面（図の後方）に備わっている。
【００５６】
撮影者が有機エレクトロルミネッセンス素子パネル１００に表示された被写体画像を決定し、シャッターを開放するとＣＣＤからの画像信号が伝送され、回路基板１３０８内のメモリに保存される。このデジタルスチルカメラ１３００では、ケース１３０２の側面にビデオ信号出力端子１３１２及びデータ通信用入出力端子１３１４が設けられている。図に示されているように、必要に応じて、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０を、それぞれ、ビデオ信号端子１３１２及び入出力端子１３１４に接続する。所定の操作により、回路基板１３０８のメモリに保存された画像信号が、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０への出力となる。
【００５７】
図１０に示したパーソナルコンピュータ、図１１の携帯電話、及び図１２のデジタルスチルカメラ以外の電子機器の例としては、有機エレクトロルミネッセンス素子ＴＶセット、ビューファインダー式及びモニタリング式のビデオテープ録画器、カーナビゲーションシステム、ポケットベル、電子ノート、電卓、ワードプロセッサ、ワークステーション、ＴＶ電話、ＰＯＳシステム端末、及びタッチパネル付きデバイス等が挙げられる。無論、上述の有機エレクトロルミネッセンス装置はこれらの電子機器のディスプレイ部分に適用可能である。
【００５８】
本発明の駆動回路は、ディスプレイユニットの画素内に配置するのみならず、ディスプレイユニット外に配置することも可能である。
【００５９】
前述の説明では、本発明の駆動回路は種々のディスプレイ装置を例として説明した。本発明の駆動回路の用途は、ディスプレイ装置にとどまらず、例えば、磁気抵抗ＲＡＭ、容量センサ（capacitance sensor）、電荷センサ（charge sensor）、ＤＮＡセンサ、暗視カメラ、及びその他多くの装置なども含まれる。
【００６０】
図１３は、本発明の駆動回路の磁気ＲＡＭへの応用を示している。図１３では、磁気ヘッドを符号ＭＨで示している。
【００６１】
図１４は、本発明の駆動回路の磁気抵抗素子への応用を示している。図１４では、磁気ヘッドを符号ＭＨで、磁気レジスタを符号ＭＲで示している。
【００６２】
図１５は、本発明の駆動回路の容量センサ、又は電荷センサへの応用を示している。図１５では、センス容量素子（sense capacitor）を符号Ｃsenseで示している。図１５の回路は、指紋センサやＤＮＡなどこの他の用途にも応用可能である。
【００６３】
図１６は、本発明の駆動回路の暗視カメラへの応用を示している。図１６では、光伝導体を符号Ｒで示している。
【００６４】
上述の特定された説明において示された実施形態では、各トランジスタはｐチャンネル型トランジスタとして示された。このことは本発明の限定的要素ではない。例えば、図１７は、図４の回路の変形例の簡単な概要を示したものである。図１７の回路では、駆動トランジスタをｐチャンネル型のままとした以外、ｎチャンネル型のトランジスタを使用している。
【００６５】
図３から図１６までに関して説明された構成には、本発明の範囲から逸脱することなく、種々の変更や改良が可能であることが当業者には明らかであろう。
【図面の簡単な説明】
【００６６】
【図１】２個のトランジスタを使用した、従来の有機エレクトロルミネッセンス素子画素駆動回路を示している。
【図２】しきい値電圧補償機能を有する、公知の電流プログラム式有機エレクトロルミネッセンス素子駆動回路を示している。
【図３】本発明の第１の実施形態による画素駆動回路を示している。
【図４】本発明の第２の実施形態による画素駆動回路を示している。
【図５】マトリックス状ディスプレイにおける複数の画素を示している。各画素は図４の回路を使用している。
【図６】本発明の一実施形態による有機エレクトロルミネッセンス素子及び画素駆動回路の実装状態を示す模式的断面図である。
【図７】本発明による有機エレクトロルミネッセンスディスプレイパネルの概略平面図である。
【図８】本発明による画素駆動回路の別の実施形態を示している。
【図９】本発明による画素駆動回路の別の実施形態を示している。
【図１０】本発明の画素駆動回路を有するディスプレイ装置を使用したモバイルパーソナルコンピュータの模式図である。
【図１１】本発明の画素駆動回路を有するディスプレイ装置を使用した携帯電話の模式図である。
【図１２】本発明の画素駆動回路を有するディスプレイ装置を使用したデジタルカメラの模式図である。
【図１３】本発明の駆動回路の磁気ＲＡＭへの応用を示している。
【図１４】本発明の駆動回路の磁気抵抗素子への応用を示している。
【図１５】本発明の駆動回路の容量センサ又は電荷センサへの応用を示している。
【図１６】本発明の駆動回路の暗視カメラへの応用を示している。
【図１７】図４の回路の変形例の概要を簡単に示している。
【符号の説明】
【００６７】
Ｔ1、Ｔ2、Ｔ3、Ｔ4 トランジスタ
Ｃ1 蓄積容量
ＶP プログラム電圧
ＶDD 供給電圧
ＩDD データ電流
ＶR リプロダクション電圧
１３２ 正孔注入層
１３３ 有機エレクトロルミネッセンス層
１５１ 抵抗
１２１ スイッチング薄膜トランジスタ
１２２ ｎチャンネル型電流薄膜トランジスタ
１３１ 有機エレクトロルミネッセンスディスプレイ
１１５、１１６ 画素電極
２００ アクティブマトリクス型有機エレクトロルミネッセンス素子
２１０ 薄膜トランジスタスキャンニングドライバ
２２０ フレキシブルＴＡＢテープ
２３０ 外部アナログドライバ
１１００ パーソナルコンピュータ
１２００ 携帯電話
１３００ デジタルスチルカメラ
【技術分野】
【０００１】
本発明は、回路、装置、及び電子機器に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＯＥＬ）素子は、アノード層とカソード層に挟まれた発光物質層を備えている。この素子は、電気的には、ダイオードのように動作する。この素子は、光学的には、順バイアス時に発光し、順バイアス電流の増加にともなってその発光強度が増加する。少なくとも１つの透明電極層を有しつつ透明基板上に作りこまれた有機エレクトロルミネッセンス素子のマトリクスを用いて、ディスプレイパネルを構築することが可能である。低温ポリシリコン薄膜トランジスタ（薄膜トランジスタ）技術を用いることにより、このパネル上に、駆動回路をも一体的に設けることができる。
【０００３】
アクティブマトリクス型有機エレクトロルミネッセンスディスプレイ用の基本的なアナログ駆動方式（例えば、特許文献１）では、原理的に、１画素につき少なくとも２つのトランジスタが必要である（図１）。Ｔ１は画素を選択し、T２は、データ電圧信号を、有機エレクトロルミネッセンス素子（ＯＥＬＤ）を指定の輝度で発光させるための駆動電流に変換する。前記データ信号は、画素が選択されていないときには、蓄積容量素子（storage capacitor）Ｃstorageに保存される。各図には、Ｐチャンネル型の薄膜トランジスタが示されているが、Ｎチャンネル型薄膜トランジスタを用いた回路にも同じ原理が適用できる。
【０００４】
薄膜トランジスタアナログ回路には問題があり、また、有機エレクトロルミネッセンス素子はダイオードと全く同じように振る舞う訳ではない。しかし、発光物質は、比較的均一な特性を有する。薄膜トランジスタ製造法に由来して、パネル全体には、薄膜トランジスタの特性に関する空間的なばらつきが生ずる。薄膜トランジスタアナログ回路において最も重要な考慮すべき点の一つは、デバイス間におけるしきい値電圧△Ｖｔのばらつきである。完全にダイオード的な振る舞いを示さないことに起因する、このような有機エレクトロルミネッセンスディスプレイのばらつきの結果、ディスプレイパネル全体で画素の輝度が不均一になる。これは著しく画像の品質を損なう。このため、トランジスタ特性のばらつきを補償するための組み込み回路が必要とされている。
【０００５】
図２に示す回路（例えば、特許文献２）は、トランジスタ特性のばらつきを補償するための組み込み回路の１つとして挙げられる。この回路において、Ｔ１は画素を選択するためのものである。Ｔ２はアナログ電流制御として機能し、駆動電流を供給する。Ｔ３は、Ｔ２のドレイン及びゲート間を接続し、Ｔ２を、ダイオード又は飽和の状態に切り替える。Ｔ４はスイッチとして動作する。Ｔ１とＴ４は、どの時点においても、どちらか一方のみがオンとなる。初期状態では、Ｔ１及びＴ３がオフで、Ｔ４がオンである。Ｔ４をオフにしたとき、Ｔ１及びＴ３がオンとなり、所定の（known）値の電流がＴ２を介して有機エレクトロルミネッセンス素子（ＯＥＬＤ）に流れ込むようにできる。Ｔ２のしきい値電圧がそのＴ２がダイオードとして動作している（Ｔ３がオン）状態で測定され、このときプログラミング電流がＴ１及びＴ２を介して有機エレクトロルミネッセンス素子に流れ込むことができる。これがプログラミングステージ（programming stage）である。Ｔ３は、Ｔ２のドレイン及びゲート間を短絡し、Ｔ２をダイオードの状態へと切り替える。Ｔ２で検出されるしきい値電圧は、Ｔ３及びＴ１がオフのとき、Ｔ２のゲート及びソース端子間に接続された容量素子Ｃ１に蓄積される。Ｔ４がオンになると、今度はＶDDにより電流が供給される。出力特性の勾配（slope）が平坦であれば、Ｔ２の検出されるしきい値電圧がどのような値であっても、リプロダクション電流(reproduced current)はプログラム電流と等しくなるであろう。Ｔ４をオンにすることにより、Ｔ２のドレイン−ソース間の電圧は引き上げられ、その結果、出力特性の平坦性によりリプロダクション電流がプログラム電流と等しく保たれる。図２に示された△ＶT2 は、仮想的であって、現実のものではない点に注意してほしい。
【０００６】
図２のタイミングチャートでｔ２からｔ５の範囲で示されるアクティブプログラミングステージにおいては、理論上、一定値の電流が供給される。リプロダクションステージ（reproduction stage）はｔ６において開始する。
【０００７】
【特許文献１】国際公開第ＷＯ９８／３６４０７号パンフレット
【特許文献２】特表２００２−５１４３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図２の回路は効果的であるが、依然として、電力消費の低減というニーズがある。特に、図２の回路において電流源を提供するには、供給電圧ＶDDに加えてバイアス電圧ＶBIASが必要である。供給電圧ＶDDを、必要なバイアス電圧ＶBIASの分まで大きくすることもできる。そうすれば構成要素の数を低減させる効果はあるが、いかなる値のデータ電流（ＩDAT）をプログラムする場合でも、システム全体の電力消費はやはり、増加してしまう。
【０００９】
本発明では、図２の回路を通過する全ての電流が有機エレクトロルミネッセンス素子を通過するという事実に注目する。このことが本発明にとっていかに重要であるかは、以下の説明によって明らかになるであろう。
【課題を解決するための手段】
【００１０】
本発明に係る第１の回路は、第１のトランジスタと、前記第１のトランジスタのゲートに接続された容量素子と、前記第１のトランジスタに並列に接続された第２のトランジスタと、を含み、前記容量素子は、データ電流に応じた電荷を蓄積すること、を特徴とする。
【００１１】
上記の回路において、前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第３のトランジスタをさらに含んでもよい。
【００１２】
上記の回路において、前記第２のトランジスタに直列に接続された第４のトランジスタをさらに含んでもよい。
【００１３】
上記の回路において、さらに電流駆動素子と、前記第１のトランジスタと前記電流駆動素子との導通を制御する第５のトランジスタと、を含んでいてもよい。
【００１４】
上記の回路において、プログラミングステージに中に前記データ電流が流れることが好ましい。
【００１５】
上記の回路において、前記容量素子に蓄積された前記電荷に応じた電流値を有する駆動電流が、リプロダクションステージ中に前記電流駆動素子に供給されることが好ましい。
上記の回路を装置に組み込むことも可能である。
【００１６】
本発明の第１の装置は、データ線と、電流駆動素子を駆動するための駆動回路と、を備え、前記駆動回路は、第１のトランジスタと、前記第１のトランジスタのゲートに接続された容量素子と、前記第１のトランジスタに並列に接続された第２のトランジスタと、前記第１のトランジスタと前記データ線との導通を制御するスイッチングトランジスタと、を含み、前記容量素子は、前記スイッチングトランジスタ及び前記データ線を介して流れるデータ電流に応じた電荷を蓄積することを特徴とする。
【００１７】
上記の装置において、前記駆動回路は、前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第３のトランジスタをさらに含んでいてもよい。
【００１８】
上記の装置において、前記駆動回路は、前記第２のトランジスタに直列に接続された第４のトランジスタをさらに含んでいてもよい。
【００１９】
上記の装置において、前記駆動回路は、電流駆動素子と、前記第１のトランジスタと前記電流駆動素子との導通を制御する第５のトランジスタと、をさらに含んでいてもよい。
【００２０】
上記の装置において、前記データ線は電流シンクに接続され、前記データ電流は前記スイッチングトランジスタ及び前記データ線を介して前記電流シンクに流れることが好ましい。
【００２１】
上記の装置において、前記容量素子の前記データ電流による前記電荷の蓄積は、プログラミングステージに行われ、リプロダクションステージに、前記電荷に応じた電流値を有する駆動電流が前記電流駆動素子に供給されることが好ましい。
【００２２】
上記の装置において、前記電流駆動素子はエレクトロルミネッセンス素子であってもよい。
上記の装置を電子機器に組み込むことができる。
【００２３】
本発明の第１の様態によれば、プログラミングステージ及びリプロダクションステージを有するステージにおいて動作する駆動回路であって、前記回路は、それぞれが前記回路を通過する複数の電流経路と、電流駆動素子と、前記素子に供給される電流の制御用に動作すべく接続されたトランジスタと、プログラミングステージ中に前記トランジスタの動作電圧を蓄積するために接続された容量素子と、前記電流経路を制御するスイッチ手段とを有し、この回路構成（the arrangement）では、前記電流経路の１つが前記素子を含まないこととする駆動回路が提供される。
【００２４】
本発明の第２の様態によれば、ＥＬ（エレクトロルミネッセンス）装置の画素を駆動するための駆動回路であって、前記画素はエレクトロルミネッセンス素子を有し、前記回路は、前記エレクトロルミネッセンス素子に供給される電流の制御用に動作すべく接続されたトランジスタと、プログラミングステージ中に、前記トランジスタの動作電圧を蓄積するために接続された容量素子と、前記プログラミングステージ中の動作時に、前記トランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、リプロダクションステージ中の動作時に、前記トランジスタ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段とを有し、前記第１スイッチ手段は、前記プログラミングステージ中の電流経路が前記エレクトロルミネッセンス素子を通過しないように接続されていることとする駆動回路が提供される。
【００２５】
本発明の第３の様態によれば、エレクトロルミネッセンス装置の画素を駆動するための駆動回路であって、前記画素はエレクトロルミネッセンス素子を有し、前記回路は、前記エレクトロルミネッセンス素子に供給される電流の制御用に動作すべく接続されたトランジスタと、プログラミングステージ中に、前記トランジスタの動作電圧を蓄積するために接続された容量素子と、前記プログラミングステージ中の動作時に、前記トランジスタを通過する電流経路を生じさせる第１のスイッチ手段と、リプロダクションステージ中の動作時に、前記トランジスタ及び前記エレクトロルミネッセンス素子を通過する電流経路を生じさせる第２のスイッチ手段と、電流シンク（current sink）とを有し、前記第１のスイッチ手段は、前記プログラミングステージ中の電流経路が前記トランジスタを介して前期電流シンクへと通じるように接続されていることを特徴とする駆動回路が提供される。
【００２６】
本発明の第４の様態によれば、エレクトロルミネッセンス素子への電流供給を制御する方法であって、プログラミングステージ中に、前記エレクトロルミネッセンス素子を通過しない電流経路を提供するステップと、リプロダクションステージ中に、前記エレクトロルミネッセンス素子を通過する電流経路を提供するステップとを有する方法が提供される。
【００２７】
本発明の第５の様態によれば、エレクトロルミネッセンス素子への電流供給を制御する方法であって、プログラミングステージ中に、電流シンクへと接続された電流経路を提供するステップと、リプロダクションステージ中に、前記エレクトロルミネッセンス素子を通過する電流経路を提供するステップとを有する方法が提供される。
【００２８】
本発明の第６の様態によれば、前記本発明の第１から第３の様態のいずれかに係る駆動回路を１つ又は２つ以上備えたエレクトロルミネッセンスディスプレイ装置が提供される。
【００２９】
本発明の第７の様態によれば、本発明の前記第６の様態に係るエレクトロルミネッセンスディスプレイ装置を用いた電子機器が提供される。
【００３０】
本発明の第８の様態によれば、電流駆動素子を有する回路であって、この回路は、前記電流駆動素子を含む第１の電流経路と、前記電流駆動素子を含まない第２の電流経路とを有する回路が提供される。
【００３１】
本発明の第９の様態によれば、電流駆動素子を有する回路であって、この回路は、前記電流駆動素子を通過する電流を流す第１の電流経路と、前記電流駆動素子を通過する電流を流さない第２の電流経路とを有する回路が提供される。
本発明の第１０の様態によれば、電流駆動素子と、前記電流駆動素子への電流供給を制御するトランジスタとを備えた回路を駆動する方法であって、所定の電流に基づいて前記トランジスタのゲート電圧を決定するステップを有する方法が提供される。
【００３２】
本発明によれば、プログラミングステージ中は、電流制御トランジスタによる、電流駆動素子への電流供給はないということに気づくであろう。本発明のエレクトロルミネッセンス装置では、このエレクトロルミネッセンス装置によって表示される画像の質を損なうことなく、画素駆動回路を実現することができる。本発明では、プログラミングステージ及びリプロダクションステージにおいて、等しい電流が流されて従来技術に比べ、トータルな電力消費を低減させる効果をも有する。さらに、従来技術は高バイアスの電圧を必要としたのに対して、本発明の回路は、通常の供給電圧により動作させることができる。実際、本発明ではプログラミング電流の経路とリプロダクション電流の経路とを分けることができる。これにより、多くの効果が得られる。例えば、プログラミングステージにおいて、有機エレクトロルミネッセンス素子を通過する電流が無ければ、プログラミングステージをより高速に動作させることができる。なぜならば、このような構成では、有機エレクトロルミネッセンス素子の寄生容量（parasitic capacitance）により引き起こされる低速化を防止することができるからである。
【発明を実施するための最良の形態】
【００３３】
本発明の実施形態について、さらに実例によって、添付の図面を参照しつつ説明する。これらはあくまでも例示に過ぎない。
【００３４】
本発明の第１の実施形態に係る画素駆動回路を図３に示す。トランジスタＴ２は、有機エレクトロルミネッセンス素子（ＯＥＬＤ）への駆動電流を供給するアナログ電流コントローラとして動作する。また、蓄積容量素子(ストレージキャパシタ)Ｃ１は、トランジスタＴ２のゲート及びソースの間に接続されている。図２の回路においては、プログラミングステージ中に、電流源がトランジスタＴ１を経由してトランジスタＴ２のソースに接続され、そのため、有機エレクトロルミネッセンス素子に電流が供給される。本発明に係る本実施形態では、トランジスタＴ１は、プログラミングステージ中にトランジスタＴ２を電流シンクへと接続する。つまり、本発明では、プログラミングステージ中にＴ２を介して有機エレクトロルミネッセンス素子に流れる電流はゼロである。図３の回路において、トランジスタＴ２のドレインは、トランジスタＴ３のソース−ドレイン経路を介して、トランジスタＴ１のソースに接続されている。トランジスタＴ１のソースはトランジスタＴ２のゲートに接続され、トランジスタＴ１とＴ３のゲートは互いに接続されている。Ｔ１とＴ３のゲートには、プログラミング電圧Ｖｐが印加される。プログラミングステージ中オフにされるトランジスタＴ４は、Ｔ２のドレインとＴ３のソースを有機エレクトロルミネッセンス素子（ＯＥＬＤ）に接続している。プログラミングステージ中、トランジスタＴ１は、トランジスタＴ２を、接地もしくは基準電圧に接続された電流シンクに接続する。
【００３５】
図３の回路は、プログラミングステージ中、Ｔ４がオフで、Ｔ１及びＴ３がオンの状態で動作する。オンの状態のＴ３は、Ｔ２をダイオードとして動作させる効果を有する。また、Ｔ１は、このダイオードをデータ電流シンクへと接続する。その結果、容量素子Ｃ１は蓄電（電荷の蓄積）する（又は、前フレーム中に蓄積された電圧に依存して放電する）。容量素子Ｃ１は、トランジスタＴ２のゲート−ソース間電圧に応じて蓄電し、その結果、リプロダクションステージ中に有機エレクトロルミネッセンス素子への電流供給を制御することになる電圧（ＶGS2、データ電流IDATに対応）を蓄積する。プログラミングステージの終了時に、Ｔ１及びＴ３はオフとなる。このフレームの残りの期間のために、電圧ＶGS2がＣ１に蓄積される。回路図及びこの説明から容易に理解されるように、本発明によれば、電流源を提供するためのバイアス電圧は特に必要ない。つまり、図３における供給電圧（ＶDD）は、Ｔ２及び有機エレクトロルミネッセンス素子により決定され、電流源の電力用の高電圧は特に必要ない。この回路に必要となる電圧は最大でも、明らかに、図２の回路において必要となる大きさよりも小さい。
【００３６】
Ｔ４がオフの状態にあるプログラミングステージ開始時には、デバイスを通じて放電される寄生容量現象を有機エレクトロルミネッセンス素子（ＯＥＬＤ）が示す。Ｃ１の蓄電速度は、プログラミングステージにかかる時間を決定する。本発明の実施形態の回路においては、Ｃ１の容量は比較的小さくすることができ、そのため蓄電は非常に高速に行われる。その結果、Ｔ２から有機エレクトロルミネッセンス素子に電流が全く供給されない期間は、フレーム全体と較べると非常に短い。これらのことと人間の眼の残像効果とから、表示される画像には、認識可能な劣化は生じない。
【００３７】
Ｃ１が蓄電されてＴ３がオフになった後、Ｔ３のオフ抵抗は、このフレームの残り期間中、Ｃ１に印加された電圧に影響を与え得るので、Ｔ３のオフ抵抗が重要になることがある。そのため、Ｔ３のゲート−ソース間容量は、Ｃ１に比較して小さいことが望ましい。
【００３８】
リプロダクション電圧ＶRは、トランジスタＴ４のゲートに印加される。図３の回路における、リプロダクションステージの開始時には、Ｔ４はオンであり、Ｔ１及びＴ３はオフのままである。その結果、Ｔ２は、Ｃ１によりバイアスされたＶGS2により電流源として動作し、電流を有機エレクトロルミネッセンス素子に供給する。リプロダクションステージの終了時には、Ｔ４はオフにされ、Ｔ１及びＴ３はオフのままとどまる。これにより1つのサイクルが終了する。この駆動波形は、図３に示されている。
【００３９】
図４は、本発明に係る第２の実施形態を示している。図４の回路は、トランジスタＴ３の接続形態が図３の回路と異なっている。図４の回路では、Ｔ１はＴ３のドレイン−ソース経路を経由してＣ１に接続されている。図４の回路は、プログラミングステージ中にＴ３が電流経路上に位置していないという点で図３の回路よりも好ましい。それ以外の動作及び効果の点では、第２の実施形態は第１の実施形態と同じである。
【００４０】
図５は、アクティブマトリックスディスプレイにおける多数の画素を示す回路図である。各画素は、図４に示された回路に合わせて実現されている。図示を簡単にするために、モノクロのディスプレイ装置が示されている。この回路はアクティブマトリクス型のものなので、同じ行（row）の画素は、同時に選択される。トランジスタＴ３が、画素の選択を担っている。そのため、Ｔ３のソース端子は画素の列（column）によって共有される電流データ線に接続されている。このため、Ｔ３の漏れ電流は最小に抑える必要がある。Ｔ１にマルチゲートストラクチャ（multi−gate structure）を使用することにより、確実に漏れ電流を最小化することができる。マルチゲートストラクチャに加えて、ＬＤＤ構造を使用することにより、さらに漏れ電流を減少させることができる。
【００４１】
図６は、ある有機エレクトロルミネッセンス素子装置における画素駆動回路の実装状態を表す模式的断面図である。図６において、符号１３２は正孔注入層を示し、符号１３３は有機エレクトロルミネッセンス層を示し、符号１５１は抵抗もしくは分離体を示す。スイッチング薄膜トランジスタ１２１及びｎチャンネル型の電流薄膜トランジスタ（current thin film transistor）１２２には、例えば公知の薄膜トランジスタ液晶ディスプレイ装置などにおいて使用されるような、トップゲートストラクチャ（top-gate structure）や最高温度が摂氏６００度以下の製造方法などの、低温ポリシリコン薄膜トランジスタに通常使用される構造及び方法を採用する。しかし、その他の構造や方法なども使用可能である。
【００４２】
正置（forward oriented）有機エレクトロルミネッセンスディスプレイ素子１３１は、アルミニウム製画素電極１１５、ＩＴＯ製の対向する電極１１６、正孔注入層１３２、及び有機エレクトロルミネッセンス層１３３から構成される。正置有機エレクトロルミネッセンスディスプレイ素子１３１において、有機エレクトロルミネッセンスディスプレイ装置の電流の向きは、ＩＴＯ製の対向する電極１１６からアルミニウム製画素電極１１５への向きに設定することができる。
【００４３】
正孔注入層１３２及び有機エレクトロルミネッセンス層は、抵抗１５１を画素間の分離構造体として利用しつつ、インクジェット式印字方法により形成することができる。ＩＴＯ製の対向する電極１１６は、スパッタリングにより形成することができる。しかし、これらの構成要素すべてを形成するために、これ以外の方法を用いることも可能である。
【００４４】
本発明を用いたディスプレイパネル全体の典型的なレイアウトを図７に模式的に示す。このパネルは、アナログ電流プログラム式画素を有するアクティブマトリクス型有機エレクトロルミネッセンス素子２００、レベルシフタを有する一体化（integrated）薄膜トランジスタ走査ドライバ２１０、フレキシブルＴＡＢテープ２２０、及び一体化ＲＡＭ／コントローラ（integrated RAM/controller）付き外部アナログドライバＬＳＩ２３０から構成される。もちろんこれは、本発明を利用して実現可能なパネル構成の一例に過ぎない。
【００４５】
有機エレクトロルミネッセンスディスプレイ装置の構造は、上記のものに限定されるものではない。その他の構造も適用可能である。
【００４６】
例えば図３の回路を参照すると、本発明ではデータ電流源を（この例では有機エレクトロルミネッセンス素子に）提供していることが解る。この回路は、容易に、増幅された及び／又は複数レベルの（電流）出力を提供するように拡張することができる。そのような回路の原理は、図８を参照しつつ理解することができる。図８の回路は、図３の回路に加えて、追加の駆動トランジスタＴ５及び追加のスイッチングトランジスタＴ６を有する。Ｔ５のソースは、ＶDDに接続されており、そのゲートには、トランジスタＴ２のゲートと同じ駆動電圧信号が印加される。トランジスタＴ５のドレインはトランジスタＴ６のドレインと直列に接続されており、Ｔ６のソースはトランジスタＴ２、Ｔ３、及びＴ４の共通接続箇所に接続されている。トランジスタＴ６のゲートはトランジスタＴ４のゲートに接続されている。トランジスタＴ２の特性がＷ／Ｌであり、トランジスタＴ５の特性が（Ｎ−１）Ｗ／Ｌとなるように選択されると仮定される場合は、以下のような電流の増幅が得られる。
【００４７】
Ｉout＝Iin×N
Iinは電流シンクを流れる電流、すなわち図３及び図４におけるIDATである。Ioutは有機エレクトロルミネッセンス素子を流れる電流である。そのため、図８の回路を使用すると、図３及び図４の回路と比較して、有機エレクトロルミネッセンス素子を通過する電流は等しく保ちつつ、ＩDATの値を低減させることができる。ＩDATの値を低減させることにより、回路の動作速度を増加させる効果を奏する。また、IDATの値を低減させることにより、画素マトリクスを通過する間に発生する伝送損失を低減させるという効果も奏する。この効果は、大型ディスプレイパネルに関しては特に重要である。
【００４８】
もちろん、追加のトランジスタＴ５及びＴ６からなる回路の段をさらに追加することもできる。図９に（Ａ、Ｂなどで）示すように、直列接続され、それぞれ個別のゲート駆動信号を受信するスイッチングトランジスタＴ６によって、有機エレクトロルミネッセンス素子を通過する様々な電流値を選択することができる。その結果、出力光の輝度を様々に指定することができる。
【００４９】
図３乃至図９に示した回路は、薄膜トランジスタ（薄膜トランジスタ）技術を用いて実現することが好ましく、最も好ましくはポリシリコン薄膜トランジスタである。
【００５０】
本発明は、携帯電話、コンピュータ、ＣＤプレーヤー、ＤＶＤプレーヤーなどの小型の、携帯電子機器に対して特に有効である。もちろんこれらに限られるものではない。
上述の有機エレクトロルミネッセンスディスプレイ装置を使用した電子機器について幾つか以下に説明する。
【００５１】
＜１：モバイルコンピュータ＞
上述の実施形態のうちの１つによるディスプレイ装置を適用したモバイルパーソナルコンピュータの例について次に説明する。
【００５２】
図１０は、このパーソナルコンピュータの構成を表す等角投影図である。図中、パーソナルコンピュータ１１００は、キーボード１１０２を含む本体１１０４、及びディスプレイユニット１１０６を備える。このディスプレイユニット１１０６は、本発明により製造されたディスプレイパネルを用いて上述の様に実現されている。
【００５３】
＜２：携帯電話＞
次に、携帯電話のディスプレイ部分に本発明のディスプレイ装置を適用した例について説明する。図１１は、この携帯電話の構成を表す等角投影図である。図中、携帯電話１２００は、複数の操作キー１２０２、スピーカ１２０４、マイク１２０６、及びディスプレイパネル１００を備える。このディスプレイパネル１００は、本発明により製造されたディスプレイパネルを用いて上述の様に実現されている。
【００５４】
＜３：デジタルスチルカメラ＞
次に、有機エレクトロルミネッセンスディスプレイ装置をファインダーとして用いたデジタルスチルカメラについて説明する。図１２はこのデジタルスチルカメラの構成、及び外部装置への接続の概要を表す等角投影図である。
【００５５】
通常のカメラは、被写体の光学画像をフィルムに感光させるが、デジタルスチルカメラ１３００は、例えば、電荷結合素子（ＣＣＤ）を用いて光電変換により、被写体の光学画像から画像信号を生成する。このデジタルスチルカメラ１３００は、ケース１３０２の後面に、ＣＣＤからの画像信号に基づき表示を行う有機エレクトロルミネッセンス素子１００を備える。そのため、このディスプレイパネル１００は、被写体を表示するファインダーとして機能する。光学レンズ及びＣＣＤを有する受光ユニット（photo acceptance unit）１３０４が、ケース１３０２の前面（図の後方）に備わっている。
【００５６】
撮影者が有機エレクトロルミネッセンス素子パネル１００に表示された被写体画像を決定し、シャッターを開放するとＣＣＤからの画像信号が伝送され、回路基板１３０８内のメモリに保存される。このデジタルスチルカメラ１３００では、ケース１３０２の側面にビデオ信号出力端子１３１２及びデータ通信用入出力端子１３１４が設けられている。図に示されているように、必要に応じて、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０を、それぞれ、ビデオ信号端子１３１２及び入出力端子１３１４に接続する。所定の操作により、回路基板１３０８のメモリに保存された画像信号が、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０への出力となる。
【００５７】
図１０に示したパーソナルコンピュータ、図１１の携帯電話、及び図１２のデジタルスチルカメラ以外の電子機器の例としては、有機エレクトロルミネッセンス素子ＴＶセット、ビューファインダー式及びモニタリング式のビデオテープ録画器、カーナビゲーションシステム、ポケットベル、電子ノート、電卓、ワードプロセッサ、ワークステーション、ＴＶ電話、ＰＯＳシステム端末、及びタッチパネル付きデバイス等が挙げられる。無論、上述の有機エレクトロルミネッセンス装置はこれらの電子機器のディスプレイ部分に適用可能である。
【００５８】
本発明の駆動回路は、ディスプレイユニットの画素内に配置するのみならず、ディスプレイユニット外に配置することも可能である。
【００５９】
前述の説明では、本発明の駆動回路は種々のディスプレイ装置を例として説明した。本発明の駆動回路の用途は、ディスプレイ装置にとどまらず、例えば、磁気抵抗ＲＡＭ、容量センサ（capacitance sensor）、電荷センサ（charge sensor）、ＤＮＡセンサ、暗視カメラ、及びその他多くの装置なども含まれる。
【００６０】
図１３は、本発明の駆動回路の磁気ＲＡＭへの応用を示している。図１３では、磁気ヘッドを符号ＭＨで示している。
【００６１】
図１４は、本発明の駆動回路の磁気抵抗素子への応用を示している。図１４では、磁気ヘッドを符号ＭＨで、磁気レジスタを符号ＭＲで示している。
【００６２】
図１５は、本発明の駆動回路の容量センサ、又は電荷センサへの応用を示している。図１５では、センス容量素子（sense capacitor）を符号Ｃsenseで示している。図１５の回路は、指紋センサやＤＮＡなどこの他の用途にも応用可能である。
【００６３】
図１６は、本発明の駆動回路の暗視カメラへの応用を示している。図１６では、光伝導体を符号Ｒで示している。
【００６４】
上述の特定された説明において示された実施形態では、各トランジスタはｐチャンネル型トランジスタとして示された。このことは本発明の限定的要素ではない。例えば、図１７は、図４の回路の変形例の簡単な概要を示したものである。図１７の回路では、駆動トランジスタをｐチャンネル型のままとした以外、ｎチャンネル型のトランジスタを使用している。
【００６５】
図３から図１６までに関して説明された構成には、本発明の範囲から逸脱することなく、種々の変更や改良が可能であることが当業者には明らかであろう。
【図面の簡単な説明】
【００６６】
【図１】２個のトランジスタを使用した、従来の有機エレクトロルミネッセンス素子画素駆動回路を示している。
【図２】しきい値電圧補償機能を有する、公知の電流プログラム式有機エレクトロルミネッセンス素子駆動回路を示している。
【図３】本発明の第１の実施形態による画素駆動回路を示している。
【図４】本発明の第２の実施形態による画素駆動回路を示している。
【図５】マトリックス状ディスプレイにおける複数の画素を示している。各画素は図４の回路を使用している。
【図６】本発明の一実施形態による有機エレクトロルミネッセンス素子及び画素駆動回路の実装状態を示す模式的断面図である。
【図７】本発明による有機エレクトロルミネッセンスディスプレイパネルの概略平面図である。
【図８】本発明による画素駆動回路の別の実施形態を示している。
【図９】本発明による画素駆動回路の別の実施形態を示している。
【図１０】本発明の画素駆動回路を有するディスプレイ装置を使用したモバイルパーソナルコンピュータの模式図である。
【図１１】本発明の画素駆動回路を有するディスプレイ装置を使用した携帯電話の模式図である。
【図１２】本発明の画素駆動回路を有するディスプレイ装置を使用したデジタルカメラの模式図である。
【図１３】本発明の駆動回路の磁気ＲＡＭへの応用を示している。
【図１４】本発明の駆動回路の磁気抵抗素子への応用を示している。
【図１５】本発明の駆動回路の容量センサ又は電荷センサへの応用を示している。
【図１６】本発明の駆動回路の暗視カメラへの応用を示している。
【図１７】図４の回路の変形例の概要を簡単に示している。
【符号の説明】
【００６７】
Ｔ1、Ｔ2、Ｔ3、Ｔ4 トランジスタ
Ｃ1 蓄積容量
ＶP プログラム電圧
ＶDD 供給電圧
ＩDD データ電流
ＶR リプロダクション電圧
１３２ 正孔注入層
１３３ 有機エレクトロルミネッセンス層
１５１ 抵抗
１２１ スイッチング薄膜トランジスタ
１２２ ｎチャンネル型電流薄膜トランジスタ
１３１ 有機エレクトロルミネッセンスディスプレイ
１１５、１１６ 画素電極
２００ アクティブマトリクス型有機エレクトロルミネッセンス素子
２１０ 薄膜トランジスタスキャンニングドライバ
２２０ フレキシブルＴＡＢテープ
２３０ 外部アナログドライバ
１１００ パーソナルコンピュータ
１２００ 携帯電話
１３００ デジタルスチルカメラ
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
前記第１のトランジスタのゲートに接続された容量素子と、
前記第１のトランジスタに並列に接続された第２のトランジスタと、を含み、
前記容量素子は、データ電流に応じた電荷を蓄積すること、
を特徴とする回路。
【請求項２】
請求項１に記載の回路において、
前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第３のトランジスタをさらに含むこと、
を特徴とする回路。
【請求項３】
請求項１又は２に記載の回路において、
前記第２のトランジスタに直列に接続された第４のトランジスタをさらに含むこと、
を特徴とする回路。
【請求項４】
請求項１乃至３のいずれかに記載の回路において、
さらに電流駆動素子と、
前記第１のトランジスタと前記電流駆動素子との導通を制御する第５のトランジスタと、を含むこと、
を特徴とする回路。
【請求項５】
請求項１乃至４のいずれかに記載の回路において、
プログラミングステージに中に前記データ電流が流れること、
を特徴とする回路。
【請求項６】
請求項４に記載の回路において、
前記容量素子に蓄積された前記電荷に応じた電流値を有する駆動電流が、リプロダクションステージ中に前記電流駆動素子に供給されること、
を特徴とする回路。
【請求項７】
請求項１乃至６のいずれかに記載の回路を備えた装置。
【請求項８】
データ線と、
電流駆動素子を駆動するための駆動回路と、を備え、
前記駆動回路は、
第１のトランジスタと、
前記第１のトランジスタのゲートに接続された容量素子と、
前記第１のトランジスタに並列に接続された第２のトランジスタと、
前記第１のトランジスタと前記データ線との導通を制御するスイッチングトランジスタと、を含み、
前記容量素子は、前記スイッチングトランジスタ及び前記データ線を介して流れるデータ電流に応じた電荷を蓄積すること、
を特徴とする装置。
【請求項９】
請求項８に記載の装置において、
前記駆動回路は、前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第３のトランジスタをさらに含むこと、
を特徴とする回路。
【請求項１０】
請求項８又は９に記載の装置において、
前記駆動回路は、前記第２のトランジスタに直列に接続された第４のトランジスタをさらに含むこと、
を特徴とする装置。
【請求項１１】
請求項８乃至１０のいずれかに記載の装置において、
前記駆動回路は、電流駆動素子と、
前記第１のトランジスタと前記電流駆動素子との導通を制御する第５のトランジスタと、をさらに含むこと、
を特徴とする装置。
【請求項１２】
請求項８乃至１１のいずれかに記載の装置において、
前記データ線は電流シンクに接続され、
前記データ電流は前記スイッチングトランジスタ及び前記データ線を介して前記電流シンクに流れること、
を特徴とする装置。
【請求項１３】
請求項８乃至１２のいずれかに記載の装置において、
前記容量素子の前記データ電流による前記電荷の蓄積は、プログラミングステージに行われ、
リプロダクションステージに、前記電荷に応じた電流値を有する駆動電流が前記電流駆動素子に供給されること、
を特徴とする装置。
【請求項１４】
請求項８乃至１３のいずれかに記載の装置において、
前記電流駆動素子はエレクトロルミネッセンス素子であること、
を特徴とする装置。
【請求項１５】
請求項７乃至１４のいずれかに記載の装置を備えた電子機器。
【請求項１】
第１のトランジスタと、
前記第１のトランジスタのゲートに接続された容量素子と、
前記第１のトランジスタに並列に接続された第２のトランジスタと、を含み、
前記容量素子は、データ電流に応じた電荷を蓄積すること、
を特徴とする回路。
【請求項２】
請求項１に記載の回路において、
前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第３のトランジスタをさらに含むこと、
を特徴とする回路。
【請求項３】
請求項１又は２に記載の回路において、
前記第２のトランジスタに直列に接続された第４のトランジスタをさらに含むこと、
を特徴とする回路。
【請求項４】
請求項１乃至３のいずれかに記載の回路において、
さらに電流駆動素子と、
前記第１のトランジスタと前記電流駆動素子との導通を制御する第５のトランジスタと、を含むこと、
を特徴とする回路。
【請求項５】
請求項１乃至４のいずれかに記載の回路において、
プログラミングステージに中に前記データ電流が流れること、
を特徴とする回路。
【請求項６】
請求項４に記載の回路において、
前記容量素子に蓄積された前記電荷に応じた電流値を有する駆動電流が、リプロダクションステージ中に前記電流駆動素子に供給されること、
を特徴とする回路。
【請求項７】
請求項１乃至６のいずれかに記載の回路を備えた装置。
【請求項８】
データ線と、
電流駆動素子を駆動するための駆動回路と、を備え、
前記駆動回路は、
第１のトランジスタと、
前記第１のトランジスタのゲートに接続された容量素子と、
前記第１のトランジスタに並列に接続された第２のトランジスタと、
前記第１のトランジスタと前記データ線との導通を制御するスイッチングトランジスタと、を含み、
前記容量素子は、前記スイッチングトランジスタ及び前記データ線を介して流れるデータ電流に応じた電荷を蓄積すること、
を特徴とする装置。
【請求項９】
請求項８に記載の装置において、
前記駆動回路は、前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第３のトランジスタをさらに含むこと、
を特徴とする回路。
【請求項１０】
請求項８又は９に記載の装置において、
前記駆動回路は、前記第２のトランジスタに直列に接続された第４のトランジスタをさらに含むこと、
を特徴とする装置。
【請求項１１】
請求項８乃至１０のいずれかに記載の装置において、
前記駆動回路は、電流駆動素子と、
前記第１のトランジスタと前記電流駆動素子との導通を制御する第５のトランジスタと、をさらに含むこと、
を特徴とする装置。
【請求項１２】
請求項８乃至１１のいずれかに記載の装置において、
前記データ線は電流シンクに接続され、
前記データ電流は前記スイッチングトランジスタ及び前記データ線を介して前記電流シンクに流れること、
を特徴とする装置。
【請求項１３】
請求項８乃至１２のいずれかに記載の装置において、
前記容量素子の前記データ電流による前記電荷の蓄積は、プログラミングステージに行われ、
リプロダクションステージに、前記電荷に応じた電流値を有する駆動電流が前記電流駆動素子に供給されること、
を特徴とする装置。
【請求項１４】
請求項８乃至１３のいずれかに記載の装置において、
前記電流駆動素子はエレクトロルミネッセンス素子であること、
を特徴とする装置。
【請求項１５】
請求項７乃至１４のいずれかに記載の装置を備えた電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００６−７２３７７（Ｐ２００６−７２３７７Ａ）
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願番号】特願２００５−２７０４７５（Ｐ２００５−２７０４７５）
【出願日】平成１７年９月１６日（２００５．９．１６）
【分割の表示】特願２００１−２０８５１８（Ｐ２００１−２０８５１８）の分割
【原出願日】平成１３年７月９日（２００１．７．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願日】平成１７年９月１６日（２００５．９．１６）
【分割の表示】特願２００１−２０８５１８（Ｐ２００１−２０８５１８）の分割
【原出願日】平成１３年７月９日（２００１．７．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]