固体撮像装置
【課題】圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する回路を備えた固体撮像装置を提供する。
【解決手段】複数の画素が２次元に配置された画素アレイ４０１と、１行ずつ画素データを順次出力するための行走査回路４０３と、１行分の画素データを一度にＡＤ変換するカラムＡＤＣ回路４０７と、ＡＤ変換された１行分の画素データを記憶するカラムデジタルメモリ４０８と、画素データを逐次圧縮符号化する圧縮回路４０４と、圧縮符号化された符号群を伝送路６００の同期コードとして誤認識しないように配置し出力する符号配置回路４０５とを、固体撮像装置４００に設ける。
【解決手段】複数の画素が２次元に配置された画素アレイ４０１と、１行ずつ画素データを順次出力するための行走査回路４０３と、１行分の画素データを一度にＡＤ変換するカラムＡＤＣ回路４０７と、ＡＤ変換された１行分の画素データを記憶するカラムデジタルメモリ４０８と、画素データを逐次圧縮符号化する圧縮回路４０４と、圧縮符号化された符号群を伝送路６００の同期コードとして誤認識しないように配置し出力する符号配置回路４０５とを、固体撮像装置４００に設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データの圧縮符号化を行う固体撮像装置に関するものである。
【背景技術】
【０００２】
デジタルカメラが誕生して以来、固体撮像装置の画素数は増加の一途を辿ってきた。その傾向は今後も続く見込みである。また、動画撮像時のフレームレートについても、増加の要望が強くなっている。以上から、カメラシステムのキーパーツである固体撮像装置は、従来よりも大幅に高速なデータ出力が求められており、様々な対応手法が検討されている。
【０００３】
データ転送を高速化する物理的対処方法には、出力端子の増設か、データ転送周波数の高速化がある。しかし、出力端子を増やす方法は、固体撮像装置の回路規模が大きくなる問題がある。データ転送周波数を上げる方法では、当然ながら、回路の動作周波数が高くなるため不要輻射や半導体素子間のタイミングスキューの問題が発生する。また、両方法のいずれでも消費電力が増加し、その結果、撮像特性の熱による劣化という重大な問題が発生する。
【０００４】
物理的対処方法に頼らず、実効的にデータ転送を高速化する方法に、センサ内でのデータ圧縮がある。これまでに固体撮像装置では、特許文献１のように、ラインベース型ウェーブレット変換回路を搭載する方法が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０２５２７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の技術のみでは、データの受信側が誤作動を起こす可能性がある。どのような圧縮符号化方式でも、圧縮回路から後段回路に符号を転送する必要がある。伝送路には、データの始まりと終わりが分かるように、送信側と受信側とで取り決めているプロトコルがある。伝送路は、クロックとデータのシリアル通信であり、同期コードをデータの前後に付加して、データの始まりと終わりが分かるようにしている。
【０００７】
図１５（ａ）は従来のデータ転送における同期コードの例を、図１５（ｂ）は従来の同期コードの使用例をそれぞれ示している。データは、クロックに同期した信号である。同期コードは、図１５（ａ）のとおり、“１”のデータが１２ビットの後に“０”のデータが２４ビットだけ続く３６ビットのデータである。送受信側で“１”のデータが１２ビットの後に“０”のデータが２４ビットだけ続く３６ビットのデータを、同期コードとして扱う。図１５（ｂ）のとおり、送信側は、通信したいデータを挟むように、前後に同期コードを付加する。受信側は、同期コードのデータを無視してデータを受け取る。受信側の動作は、同期コードを検出し最初のデータの位置を取り始める。受け取りながら同期コードかどうか判断する。同期コードと一致しなればデータとして取り込む。同期コードと一致すれば取り込みを終了する。
【０００８】
図１６は、データの一部が同期コードと誤認識される従来例を示している。通信したいデータ（符号）は自由な値を取るため、同期コードと同じ並びになることがある。図１６では、符号１＝０ｘＡＢ、符号２＝０ｘＦＦ、符号３＝０ｘＦ０、符号４＝０ｘ００、符号５＝０ｘ００、符号６＝０ｘ０Ｆ、符号７＝０ｘＣＤである。同期コードは、０ｘＦＦＦ，０ｘ０００，０ｘ０００（１６進数表記）の値を取ったときの例である。
【０００９】
符号２と符号３と符号４とを並べると、０ｘＦＦ，０ｘＦ０，０ｘ００，０ｘ００，０ｘ０Ｆであり、同期コードと同じであることが分かる。受信側の動作は、同期コードを検出したのと同様な動作を行い、符号１（値０ｘＡＢ）の１個の符号を取り込み終了する。送信側はｎ個（ｎは整数値）の符号を送るが、受信側は１個の符号しか取り込まない。受信側の同期コードの誤認識による誤動作である。
【００１０】
本発明は、圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する回路を備えた固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の固体撮像装置は、複数の画素が２次元に配置された画素アレイと、前記画素アレイより１行ずつ画素データを出力させる行走査回路と、前記行走査回路により出力された１行分の画素データを一度にＡＤ変換するカラムＡＤＣ回路と、前記ＡＤ変換された１行分の画素データを記憶するカラムデジタルメモリと、前記カラムデジタルメモリより出力された画素データを圧縮符号化する圧縮回路と、前記圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する符号配置回路とを備える。
【発明の効果】
【００１２】
本発明によれば、伝送路の同期コードとして誤認識しないように効率良く圧縮符号群を転送することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図２】図１中の伸張信号処理装置の詳細構成例を示すブロック図である。
【図３】図１中の圧縮回路に入力される１ライン分のデータ中の圧縮単位の位置関係を示す図である。
【図４】図１中の圧縮回路から３種類の符号が出力されることを示す図である。
【図５】図１中の圧縮回路のある動作における入力と出力との総ビット数の関係を示す図である。
【図６】図１中の圧縮回路の他の動作における入力と出力との総ビット数の関係を示す図である。
【図７】図１中の符号配置回路における１ポート完結方式の符号配置動作を示す図である。
【図８】図１中の符号配置回路における１ポート完結方式と複数ポート完結方式とに共通の基本配置を示す図である。
【図９】図１中の符号配置回路における複数ポート完結方式の符号配置動作を示す図である。
【図１０】図１中の符号配置回路における３ポート出力の例を示す図である。
【図１１】（ａ）、（ｂ）及び（ｃ）は３ポート完結方式の符号配置の作成手順を説明するための図である。
【図１２】図１１（ｃ）の状態から始まる圧縮符号の配置手順を説明するための図である。
【図１３】図１２の手順に従って圧縮符号１〜６が配置されることを示す図である。
【図１４】図１２の手順に従った３ポート完結方式の符号配置結果を示す図である。
【図１５】（ａ）は従来のデータ転送における同期コードの例を、（ｂ）は従来の同期コードの使用例をそれぞれ示す図である。
【図１６】データの一部が同期コードと誤認識される従来例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００１５】
図１は本発明の実施形態に係る固体撮像装置４００の構成を、図２は図１中の伸張信号処理装置５００の詳細構成例をそれぞれ示している。図１に示されたシステムは、被写体で反射され光エネルギーを集光し２次元の像にし、光エネルギーの強弱を光電変換により各画素で電気信号化し、数値化し、２次元のフォーマットの決まった電気信号に変換して出力するシステムであって、光学系装置３００と、固体撮像装置４００と、伸張信号処理装置５００とから成り立っている。
【００１６】
光学系装置３００は、被写体からの光を集光して固体撮像装置４００の画素アレイ４０１上に、レンズ３０１で焦点を合わせる。また、メカニカルシャッタ３０２は光量を制御する。
【００１７】
固体撮像装置４００は、ＭＯＳ型固体撮像装置である。３０８４行×４１００列の画素で構成される画素アレイ４０１と、読み出しやシャッタ走査のタイミングや、画素データが各回路に入力するタイミングを制御するタイミング制御回路４０２と、画素アレイ４０１の行毎に、読み出しやシャッタ走査を行う行走査回路４０３と、行走査回路４０３により読み出し動作が行われた画素から読み出された４１００画素分のアナログデータを１２ビットのデジタルデータへ一度にＡＤ変換するカラムＡＤＣ回路４０７と、変換後のデジタルの画素データを記憶し１画素ずつ出力するカラムデジタルメモリ４０８と、カラムデジタルメモリ４０８から出力されたデータを１次式で変換して圧縮符号化する圧縮回路４０４と、圧縮回路４０４から出力された符号群を伝送路６００の同期コードと一致しないように配置する符号配置回路４０５と、符号配置回路４０５から出力されたデータの前後に、２４ビットの同期コードを付加した後にパラレルシリアル（ＰＳ）変換するＰＳ変換回路４０６と、ＰＳ変換された画素データを所定の電圧レベルに変換し外部ＬＳＩに出力する差動出力回路（図略）とから構成される。
【００１８】
伸張信号処理装置５００は、圧縮されたデータを圧縮前のデータに復元（伸張）する装置であって、固体撮像装置４００から出力された差動出力を所定の電圧レベルにて判定しデジタルのシリアル信号に変換する差動入力回路（図略）と、シリアルパラレル（ＳＰ）変換回路５０１と、同期コードと一致しないようにばらばらに配置された圧縮符号を元に並び替える並び替え回路５０２と、圧縮符号から圧縮前のデータを復元する伸張回路５０３と、画像処理回路５０４とから構成されている。
【００１９】
以上のように構成された実施形態の固体撮像装置４００及び伸張信号処理装置５００について、その動作を以下説明する。
【００２０】
本実施形態の固体撮像装置４００は、画素アレイ４０１の各画素に入射する光量を光電変換して生成した電荷を、行走査回路４０３により制御された電子シャッタ走査から読み出し走査までの時間、各画素で積分した光電荷量が画素信号となる。行走査回路４０３が画素アレイ４０１の任意の第ｘ行（ｘ＝１〜３０８４のいずれか）を読み出し行として選択すると、第ｘ行の画素４１００個の画素信号が、電荷、電流、電圧等のいずれかの形のアナログ電気信号に変換されて出力され、後段のカラムＡＤＣ回路４０７に入力される。カラムＡＤＣ回路４０７で、アナログ信号はデジタルデータに変換される。ここでは、各画素データが１２ビットのデジタルデータに変換されるものとする。４１００列分のデジタル化された画素データは、カラムデジタルメモリ４０８に出力され、記憶される。カラムデジタルメモリ４０８で記憶されている画素データは、１画素ずつ圧縮回路４０４へ出力される。圧縮回路４０４は、３種類の符号を生成出力する。符号配置回路４０５は、その圧縮回路４０４で生成された３種類の符号をビット単位に分割し、出力ポート数に応じて伝送路６００の同期コードと一致しないように１２ビット単位にデータを配置作成し、ＰＳ変換回路４０６に出力する。ＰＳ変換回路４０６から差動出力回路（図略）を通り出力される。
【００２１】
本発明は、圧縮回路４０４の入力までは、一般的なＭＯＳ型固体撮像装置であればどのようなものであってもよく、アナログ信号増幅回路の有無、ＡＤ変換の方式等には依存しない。ここでは圧縮回路４０４の入力までの詳細には触れないが、基本的に１水平走査期間に１行分の画素信号のＡＤ変換を完了し、その直後に変換したデジタルデータをカラムデジタルメモリ４０８に出力、記憶させるという一般的な構成であるものとする。
【００２２】
図３は、図１中の圧縮回路４０４に入力される１ライン分のデータ中の圧縮単位の位置関係を示している。画像の圧縮符号化アルゴリズムは、例えば適応ビットリオーダーという方式である。圧縮回路４０４に入力される信号は、１ライン分のデータ４１００画素を、圧縮単位の例えば７画素毎に分割し、７画素について符号化を行う。圧縮単位とは、圧縮前のデータを数画素単位で圧縮する単位のことである。
【００２３】
図４は、図１中の圧縮回路４０４から３種類の符号が出力されることを示している。すなわち、圧縮回路４０４の出力は、
１．基準画素（圧縮単位の基準）
２．量子化幅情報（Ｑコード）
３．圧縮符号
の３種類である。
【００２４】
図５及び図６は、図１中の圧縮回路４０４における入力と出力との総ビット数の関係を示している。
【００２５】
図５は、原画の解像度が１２ビット、圧縮単位が７画素、Ｑコードのビット数が４、グループ数（圧縮単位内のＱコードの数）が１、圧縮符号のビット幅が８、基準画素出力が１１ビットである入出力のビット数の関係図である。１２ビットの原画のデータが７画素入力されると、総ビット数は８４ビットである。一方、出力は、基準画素の１１ビットと、Ｑコードの４ビットと、１画素分の圧縮符号である８ビットの６倍とからなる。つまり、出力の総ビット数は、６３ビットである。２１（＝８４−６３）ビット分圧縮されたことを意味する。
【００２６】
図６は、原画の解像度が１０ビット、圧縮単位が１６画素、Ｑコードのビット数が４、グループ数が５、圧縮符号のビット幅が６、基準画素出力が１０ビットである入出力の総ビット数の関係図である。同じように１０ビットの原画のデータが１６画素入力されると、総ビット数は１６０ビットである。一方、出力の総ビット数は、１２０ビットである。４０（＝１６０−１２０）ビット分圧縮されたことを意味する。
【００２７】
図５及び図６によれば、１ライン圧縮により転送データ量が圧縮削減できることが分かる。
【００２８】
以上２例を示したが、原画データのビット幅、圧縮単位、Ｑコードのビット数、グループ数、圧縮符号のビット幅をそれぞれ任意に変えることで、任意の圧縮が可能である。圧縮符号の数は、基準画素を除く入力画素数と同じである。
【００２９】
図７は符号配置回路４０５による１ポート完結方式の符号配置動作を、図９は符号配置回路４０５による複数ポート完結方式の符号配置動作をそれぞれ示している。ここでは、圧縮回路４０４が図５で説明した圧縮動作を実行するものとする。つまり、符号配置回路４０５の入力は、１１ビットの基準画素値（Ｂ１１）１個と、４ビットの量子化幅情報（Ｑコード：Ｑ４）１個と、各々８ビットからなる６個の圧縮符号とで構成される。符号配置回路４０５は、圧縮回路４０４から出力された３種類の符号をビット単位で分割して各ポートに振り分ける。振り分け方に大きく２種類ある。すなわち、１ポート完結方式と複数ポート完結方式である。
【００３０】
１ポート完結方式とは、圧縮回路４０４から出力される３種類の符号を、１ポートに全て割り当てる方法である。複数ポート完結方式とは、圧縮回路４０４から出力される３種類の符号を複数ポートに割り振って配置する方法である。どちらの方法にも出力３ポートまでの例を示している（図７及び図９参照）。１ポート完結方式では、どのようなポート出力数になっても配置は同じである。一方、複数ポート完結方式は、ポート間にまたがるので、符号を時間的に前に詰めることができる。
【００３１】
どちらの方式にも共通する制約が存在する。まず、基準画素は１１ビットの中で必ず１つ以上のビットが立っている必要がある。すなわち、基準画素の値は“１”以上である。量子化幅情報（Ｑコード）も同様で、４ビットの中で必ず１つ以上のビットが立っている必要がある。すなわち、量子化幅情報（Ｑコード）の値は“１”以上である。圧縮符号に関しては制約がない。また、パディングビットを付加する必要がある。パディングビットは１ビットで、値が“１”である。これらの制約を付ける理由は、伝送路６００の同期コードと密接に関係するからである。符号配置回路４０５は、その同期コードと認識されないデータを作成する必要がある。
【００３２】
伝送路６００には、データの始まりと終わりが分かるように、送信側と受信側とで取り決めているプロトコルがある。伝送路６００はクロックとデータのシリアル通信であり、図１５（ａ）及び図１５（ｂ）で説明したように、同期コードをデータの前後に付加して、データの始まりと終わりが分かるようにしている。
【００３３】
《１ポート完結方式》
図８は、図１中の符号配置回路４０５における１ポート完結方式と複数ポート完結方式とに共通の基本配置を示しており、基準画素値は１個（Ｂ１１）、量子化幅情報は１個（Ｑ４）、圧縮符号（８ビット）は６個の出力１ポートの配置例である。最初に基準画素値である“Ｂ１１”を配置する。次に、１個目の圧縮符号を配置する。次に、２個目の圧縮符号を入れるが、“０”が２４ビット連続になる可能性があるので、２個目の圧縮符号の５ビットだけ配置して、その後１つ目のパディングビットを付加して残り３ビットを配置する。次に、３個目の圧縮符号を配置する。次に、量子化幅情報（Ｑコード）を配置する。１つ目のパディングビットを付加してからの“０”の連続数は、１１である。ここにＱ４を配置するが、Ｑ４は、“１”と仮定し配置すると“０”の連続数は、１４である。次に、４個目の圧縮符号を配置する。次に、５個目の圧縮符号を配置するが、後ろから数えると“０”が２４ビット連続になる可能性があるので、５個目の圧縮符号の途中にパディングビットを付加する必要がある。次に、６個目の圧縮符号を配置する。以上で全ての１圧縮単位の配置が完了した。以降、１圧縮単位毎に配置される。
【００３４】
配置のポイントは、配置したときに“０”が２４ビット連続しないことが鉄則である。複数個の圧縮符号は、全て“０”と仮定する。基準画素は、最上位ビットのみ“１”か、最下位ビットのみ“１”を想定する。同じく量子化幅情報（Ｑコード）も、最上位ビットのみ“１”か、最下位ビットのみ“１”を想定する。パディングビットは、“０”が２４ビット連続しないように入れる。パディングビットを入れすぎると圧縮率が落ちる。１圧縮単位が連続するので、圧縮単位間の接点で“０”が２４ビット連続しないことの注意が必要である。１ポート完結方式の２ポート出力、３ポート出力は、上記を展開する。
【００３５】
《複数ポート完結方式》
図１０は、図１中の符号配置回路４０５における３ポート出力の例を示している。圧縮回路４０４から出力された３種類の符号を、ポート１、ポート２、ポート３、１に戻ってポート１、ポート２、ポート３に配置する。１圧縮単位分のデータを配置し終わると次の１圧縮単位分を配置する。
【００３６】
図１１（ａ）、（ｂ）及び（ｃ）は、３ポート完結方式の符号配置の作成手順を示している。最初に、図１１（ａ）のように、圧縮単位を求める。基準画素は１１ビット、量子化幅情報（Ｑコード）は４ビット、圧縮符号は８ビット×６個で４８ビット、パディングビットは２ビットであるので合計６５ビットである。実施形態では、３ポート出力なので、基準画素が３等分となる位置に配置する。基準画素と、量子化幅情報（Ｑコード）と、パディングビットの位置関係は、１ポート完結方式と同じである。この関係を保ったまま後２本用意して、１２の整数倍になるようにずらす。６５割る３で１２の整数倍になる値は２４と４８である。１２の値の意味は、ＰＳ変換回路４０６の１パラレルデータのビット幅である。今回の実施形態では１２ビットであるため１２の整数倍である。次に、図１１（ｂ）及び図１１（ｃ）のように、はみ出た部分を前にはめ込む。
【００３７】
図１２は、図１１（ｃ）の状態から始まる圧縮符号の配置手順を示している。ここでは、基準画素、量子化幅情報（Ｑコード）及びパディングビット以外の残った所に圧縮符号を配置する。
【００３８】
図１３は、図１２の手順に従って圧縮符号１〜６が配置されることを示している。圧縮符号１は、ポート１とポート２とにまたがる。基準画素が１１ビット使用しているので残り１ビットがポート１で残り７ビットがポート２に配置される。圧縮符号２は、ポート２とポート３にまたがって配置する。ポート２には、パディングビットが存在しているのでポート２で配置された圧縮符号２は、分割される。以降同じように配置していく。ポート３に量子化幅情報（Ｑコード）の配置領域があるが、配置する上で最初に出現したので最初の圧縮単位の量子化幅情報（Ｑコード）を配置する（図１２参照）。
【００３９】
図１４は、図１２の手順に従った３ポート完結方式の符号配置結果を示している。ここでは、圧縮回路４０４が、
基準画素値＝１８６５（０ｘ７４９）
量子化幅情報（Ｑコード）＝“４”
圧縮符号（Ｅｎｃｄａｔａ［１〜６］）＝０Ｆ，８０，０５，０８，９Ｃ，５３（１６進数表記）
を出力したものとしている。配置結果を２進数表記すれば、ポート１には１１１０＿１００１＿００１０と１０００＿０１００＿０１００とが、ポート２には０００１＿１１１１＿００１０と１１１０＿０１０１＿１００１とが、ポート３には００００＿０００１＿００１０と１０００＿００００＿１０００とがそれぞれ出力される。
【００４０】
基準画素と、量子化幅情報（Ｑコード）と、パディングビットとの位置関係を保つことで、“０”が２４ビット連続しないことが保証できる。すなわち、同期コードを発生させないことを意味する。
【００４１】
次に、ＰＳ変換回路４０６について説明する。前記同期コードの説明でデータの前後に同期コードを付加する機能は、ＰＳ変換回路４０６が持つ機能である。本実施形態では、１２ビットのパラレルデータをシリアル変換する。シリアルデータに変換した画素データは、差動出力回路に転送される。差動出力回路に転送されたデータは、所定の電圧レベルに変換され、差動信号として伝送路６００へ伝送される。
【００４２】
伝送路６００は、伸張信号処理装置５００に接続されている。伸張信号処理装置５００は、ＳＰ変換回路５０１と、並び替え回路５０２と、伸張回路５０３と、画像処理回路５０４とを搭載している。ＳＰ変換回路５０１と並び替え回路５０２と伸張回路５０３とは、圧縮回路４０４と符号配置回路４０５とＰＳ変換回路４０６との動作の逆の動作をすることで伸張動作を行う。
【００４３】
伸張信号処理装置５００では、伝送路６００から受信した差動信号を所定の電圧レベルからデジタル信号に変換しＳＰ変換回路５０１に入力される。ＳＰ変換回路５０１の出力結果は図１４のとおりである。これは圧縮回路４０４が出力した値を配置した結果と同じである。すなわち、ポート１には１１１０＿１００１＿００１０と１０００＿０１００＿０１００とが、ポート２には０００１＿１１１１＿００１０と１１１０＿０１０１＿１００１とが、ポート３には００００＿０００１＿００１０と１０００＿００００＿１０００とがそれぞれ出力される。これらの値を、並び替え回路５０２に入力する。
【００４４】
並び替え回路５０２は、
基準画素値＝１８６５（０ｘ７４９）
量子化幅情報（Ｑコード）＝“４”
圧縮符号（Ｅｎｃｄａｔａ［１〜６］）＝０Ｆ，８０，０５，０８，９Ｃ，５３（１６進数表記）
を出力する。これらの値を伸張回路５０３に入力する。伸張回路５０３は、３種類の符号から伸張動作を行う回路である。誤認識の原因となる同期コードと同じデータ配列は存在しないため、正しくデータを復元することができる。伸張された画像データを画像処理回路５０４にて処理する。
【００４５】
なお、本発明は特定の方式の固体撮像装置に限定されるものではなく、ＣＭＯＳ型イメージセンサ、裏面照射型イメージセンサ、積層型イメージセンサ等の、あらゆるタイプの固体撮像装置に適用可能である。
【００４６】
また、具体例を以て本発明の実施形態を説明したが、本発明が上記実施形態に限定されないことは言うまでもない。
【産業上の利用可能性】
【００４７】
本発明に係る固体撮像装置は、１ライン圧縮により転送データ量が圧縮削減できるため、データ転送時間の短縮や、動作周波数の低減が可能となり、高速な撮像を行うカメラ等として有用である。
【符号の説明】
【００４８】
３００ 光学系装置
３０１ レンズ
３０２ メカニカルシャッッタ
４００ 固体撮像装置
４０１ 画素アレイ
４０２ タイミング制御回路
４０３ 行走査回路
４０４ 圧縮回路
４０５ 符号配置回路
４０６ パラレルシリアル（ＰＳ）変換回路
４０７ カラムＡＤＣ回路
４０８ カラムデジタルメモリ
５００ 伸張信号処理装置
５０１ シリアルパラレル（ＳＰ）変換回路
５０２ 並び替え回路
５０３ 伸張回路
５０４ 画像処理回路
６００ 伝送路
【技術分野】
【０００１】
本発明は、画像データの圧縮符号化を行う固体撮像装置に関するものである。
【背景技術】
【０００２】
デジタルカメラが誕生して以来、固体撮像装置の画素数は増加の一途を辿ってきた。その傾向は今後も続く見込みである。また、動画撮像時のフレームレートについても、増加の要望が強くなっている。以上から、カメラシステムのキーパーツである固体撮像装置は、従来よりも大幅に高速なデータ出力が求められており、様々な対応手法が検討されている。
【０００３】
データ転送を高速化する物理的対処方法には、出力端子の増設か、データ転送周波数の高速化がある。しかし、出力端子を増やす方法は、固体撮像装置の回路規模が大きくなる問題がある。データ転送周波数を上げる方法では、当然ながら、回路の動作周波数が高くなるため不要輻射や半導体素子間のタイミングスキューの問題が発生する。また、両方法のいずれでも消費電力が増加し、その結果、撮像特性の熱による劣化という重大な問題が発生する。
【０００４】
物理的対処方法に頼らず、実効的にデータ転送を高速化する方法に、センサ内でのデータ圧縮がある。これまでに固体撮像装置では、特許文献１のように、ラインベース型ウェーブレット変換回路を搭載する方法が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０２５２７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の技術のみでは、データの受信側が誤作動を起こす可能性がある。どのような圧縮符号化方式でも、圧縮回路から後段回路に符号を転送する必要がある。伝送路には、データの始まりと終わりが分かるように、送信側と受信側とで取り決めているプロトコルがある。伝送路は、クロックとデータのシリアル通信であり、同期コードをデータの前後に付加して、データの始まりと終わりが分かるようにしている。
【０００７】
図１５（ａ）は従来のデータ転送における同期コードの例を、図１５（ｂ）は従来の同期コードの使用例をそれぞれ示している。データは、クロックに同期した信号である。同期コードは、図１５（ａ）のとおり、“１”のデータが１２ビットの後に“０”のデータが２４ビットだけ続く３６ビットのデータである。送受信側で“１”のデータが１２ビットの後に“０”のデータが２４ビットだけ続く３６ビットのデータを、同期コードとして扱う。図１５（ｂ）のとおり、送信側は、通信したいデータを挟むように、前後に同期コードを付加する。受信側は、同期コードのデータを無視してデータを受け取る。受信側の動作は、同期コードを検出し最初のデータの位置を取り始める。受け取りながら同期コードかどうか判断する。同期コードと一致しなればデータとして取り込む。同期コードと一致すれば取り込みを終了する。
【０００８】
図１６は、データの一部が同期コードと誤認識される従来例を示している。通信したいデータ（符号）は自由な値を取るため、同期コードと同じ並びになることがある。図１６では、符号１＝０ｘＡＢ、符号２＝０ｘＦＦ、符号３＝０ｘＦ０、符号４＝０ｘ００、符号５＝０ｘ００、符号６＝０ｘ０Ｆ、符号７＝０ｘＣＤである。同期コードは、０ｘＦＦＦ，０ｘ０００，０ｘ０００（１６進数表記）の値を取ったときの例である。
【０００９】
符号２と符号３と符号４とを並べると、０ｘＦＦ，０ｘＦ０，０ｘ００，０ｘ００，０ｘ０Ｆであり、同期コードと同じであることが分かる。受信側の動作は、同期コードを検出したのと同様な動作を行い、符号１（値０ｘＡＢ）の１個の符号を取り込み終了する。送信側はｎ個（ｎは整数値）の符号を送るが、受信側は１個の符号しか取り込まない。受信側の同期コードの誤認識による誤動作である。
【００１０】
本発明は、圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する回路を備えた固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の固体撮像装置は、複数の画素が２次元に配置された画素アレイと、前記画素アレイより１行ずつ画素データを出力させる行走査回路と、前記行走査回路により出力された１行分の画素データを一度にＡＤ変換するカラムＡＤＣ回路と、前記ＡＤ変換された１行分の画素データを記憶するカラムデジタルメモリと、前記カラムデジタルメモリより出力された画素データを圧縮符号化する圧縮回路と、前記圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する符号配置回路とを備える。
【発明の効果】
【００１２】
本発明によれば、伝送路の同期コードとして誤認識しないように効率良く圧縮符号群を転送することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図２】図１中の伸張信号処理装置の詳細構成例を示すブロック図である。
【図３】図１中の圧縮回路に入力される１ライン分のデータ中の圧縮単位の位置関係を示す図である。
【図４】図１中の圧縮回路から３種類の符号が出力されることを示す図である。
【図５】図１中の圧縮回路のある動作における入力と出力との総ビット数の関係を示す図である。
【図６】図１中の圧縮回路の他の動作における入力と出力との総ビット数の関係を示す図である。
【図７】図１中の符号配置回路における１ポート完結方式の符号配置動作を示す図である。
【図８】図１中の符号配置回路における１ポート完結方式と複数ポート完結方式とに共通の基本配置を示す図である。
【図９】図１中の符号配置回路における複数ポート完結方式の符号配置動作を示す図である。
【図１０】図１中の符号配置回路における３ポート出力の例を示す図である。
【図１１】（ａ）、（ｂ）及び（ｃ）は３ポート完結方式の符号配置の作成手順を説明するための図である。
【図１２】図１１（ｃ）の状態から始まる圧縮符号の配置手順を説明するための図である。
【図１３】図１２の手順に従って圧縮符号１〜６が配置されることを示す図である。
【図１４】図１２の手順に従った３ポート完結方式の符号配置結果を示す図である。
【図１５】（ａ）は従来のデータ転送における同期コードの例を、（ｂ）は従来の同期コードの使用例をそれぞれ示す図である。
【図１６】データの一部が同期コードと誤認識される従来例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００１５】
図１は本発明の実施形態に係る固体撮像装置４００の構成を、図２は図１中の伸張信号処理装置５００の詳細構成例をそれぞれ示している。図１に示されたシステムは、被写体で反射され光エネルギーを集光し２次元の像にし、光エネルギーの強弱を光電変換により各画素で電気信号化し、数値化し、２次元のフォーマットの決まった電気信号に変換して出力するシステムであって、光学系装置３００と、固体撮像装置４００と、伸張信号処理装置５００とから成り立っている。
【００１６】
光学系装置３００は、被写体からの光を集光して固体撮像装置４００の画素アレイ４０１上に、レンズ３０１で焦点を合わせる。また、メカニカルシャッタ３０２は光量を制御する。
【００１７】
固体撮像装置４００は、ＭＯＳ型固体撮像装置である。３０８４行×４１００列の画素で構成される画素アレイ４０１と、読み出しやシャッタ走査のタイミングや、画素データが各回路に入力するタイミングを制御するタイミング制御回路４０２と、画素アレイ４０１の行毎に、読み出しやシャッタ走査を行う行走査回路４０３と、行走査回路４０３により読み出し動作が行われた画素から読み出された４１００画素分のアナログデータを１２ビットのデジタルデータへ一度にＡＤ変換するカラムＡＤＣ回路４０７と、変換後のデジタルの画素データを記憶し１画素ずつ出力するカラムデジタルメモリ４０８と、カラムデジタルメモリ４０８から出力されたデータを１次式で変換して圧縮符号化する圧縮回路４０４と、圧縮回路４０４から出力された符号群を伝送路６００の同期コードと一致しないように配置する符号配置回路４０５と、符号配置回路４０５から出力されたデータの前後に、２４ビットの同期コードを付加した後にパラレルシリアル（ＰＳ）変換するＰＳ変換回路４０６と、ＰＳ変換された画素データを所定の電圧レベルに変換し外部ＬＳＩに出力する差動出力回路（図略）とから構成される。
【００１８】
伸張信号処理装置５００は、圧縮されたデータを圧縮前のデータに復元（伸張）する装置であって、固体撮像装置４００から出力された差動出力を所定の電圧レベルにて判定しデジタルのシリアル信号に変換する差動入力回路（図略）と、シリアルパラレル（ＳＰ）変換回路５０１と、同期コードと一致しないようにばらばらに配置された圧縮符号を元に並び替える並び替え回路５０２と、圧縮符号から圧縮前のデータを復元する伸張回路５０３と、画像処理回路５０４とから構成されている。
【００１９】
以上のように構成された実施形態の固体撮像装置４００及び伸張信号処理装置５００について、その動作を以下説明する。
【００２０】
本実施形態の固体撮像装置４００は、画素アレイ４０１の各画素に入射する光量を光電変換して生成した電荷を、行走査回路４０３により制御された電子シャッタ走査から読み出し走査までの時間、各画素で積分した光電荷量が画素信号となる。行走査回路４０３が画素アレイ４０１の任意の第ｘ行（ｘ＝１〜３０８４のいずれか）を読み出し行として選択すると、第ｘ行の画素４１００個の画素信号が、電荷、電流、電圧等のいずれかの形のアナログ電気信号に変換されて出力され、後段のカラムＡＤＣ回路４０７に入力される。カラムＡＤＣ回路４０７で、アナログ信号はデジタルデータに変換される。ここでは、各画素データが１２ビットのデジタルデータに変換されるものとする。４１００列分のデジタル化された画素データは、カラムデジタルメモリ４０８に出力され、記憶される。カラムデジタルメモリ４０８で記憶されている画素データは、１画素ずつ圧縮回路４０４へ出力される。圧縮回路４０４は、３種類の符号を生成出力する。符号配置回路４０５は、その圧縮回路４０４で生成された３種類の符号をビット単位に分割し、出力ポート数に応じて伝送路６００の同期コードと一致しないように１２ビット単位にデータを配置作成し、ＰＳ変換回路４０６に出力する。ＰＳ変換回路４０６から差動出力回路（図略）を通り出力される。
【００２１】
本発明は、圧縮回路４０４の入力までは、一般的なＭＯＳ型固体撮像装置であればどのようなものであってもよく、アナログ信号増幅回路の有無、ＡＤ変換の方式等には依存しない。ここでは圧縮回路４０４の入力までの詳細には触れないが、基本的に１水平走査期間に１行分の画素信号のＡＤ変換を完了し、その直後に変換したデジタルデータをカラムデジタルメモリ４０８に出力、記憶させるという一般的な構成であるものとする。
【００２２】
図３は、図１中の圧縮回路４０４に入力される１ライン分のデータ中の圧縮単位の位置関係を示している。画像の圧縮符号化アルゴリズムは、例えば適応ビットリオーダーという方式である。圧縮回路４０４に入力される信号は、１ライン分のデータ４１００画素を、圧縮単位の例えば７画素毎に分割し、７画素について符号化を行う。圧縮単位とは、圧縮前のデータを数画素単位で圧縮する単位のことである。
【００２３】
図４は、図１中の圧縮回路４０４から３種類の符号が出力されることを示している。すなわち、圧縮回路４０４の出力は、
１．基準画素（圧縮単位の基準）
２．量子化幅情報（Ｑコード）
３．圧縮符号
の３種類である。
【００２４】
図５及び図６は、図１中の圧縮回路４０４における入力と出力との総ビット数の関係を示している。
【００２５】
図５は、原画の解像度が１２ビット、圧縮単位が７画素、Ｑコードのビット数が４、グループ数（圧縮単位内のＱコードの数）が１、圧縮符号のビット幅が８、基準画素出力が１１ビットである入出力のビット数の関係図である。１２ビットの原画のデータが７画素入力されると、総ビット数は８４ビットである。一方、出力は、基準画素の１１ビットと、Ｑコードの４ビットと、１画素分の圧縮符号である８ビットの６倍とからなる。つまり、出力の総ビット数は、６３ビットである。２１（＝８４−６３）ビット分圧縮されたことを意味する。
【００２６】
図６は、原画の解像度が１０ビット、圧縮単位が１６画素、Ｑコードのビット数が４、グループ数が５、圧縮符号のビット幅が６、基準画素出力が１０ビットである入出力の総ビット数の関係図である。同じように１０ビットの原画のデータが１６画素入力されると、総ビット数は１６０ビットである。一方、出力の総ビット数は、１２０ビットである。４０（＝１６０−１２０）ビット分圧縮されたことを意味する。
【００２７】
図５及び図６によれば、１ライン圧縮により転送データ量が圧縮削減できることが分かる。
【００２８】
以上２例を示したが、原画データのビット幅、圧縮単位、Ｑコードのビット数、グループ数、圧縮符号のビット幅をそれぞれ任意に変えることで、任意の圧縮が可能である。圧縮符号の数は、基準画素を除く入力画素数と同じである。
【００２９】
図７は符号配置回路４０５による１ポート完結方式の符号配置動作を、図９は符号配置回路４０５による複数ポート完結方式の符号配置動作をそれぞれ示している。ここでは、圧縮回路４０４が図５で説明した圧縮動作を実行するものとする。つまり、符号配置回路４０５の入力は、１１ビットの基準画素値（Ｂ１１）１個と、４ビットの量子化幅情報（Ｑコード：Ｑ４）１個と、各々８ビットからなる６個の圧縮符号とで構成される。符号配置回路４０５は、圧縮回路４０４から出力された３種類の符号をビット単位で分割して各ポートに振り分ける。振り分け方に大きく２種類ある。すなわち、１ポート完結方式と複数ポート完結方式である。
【００３０】
１ポート完結方式とは、圧縮回路４０４から出力される３種類の符号を、１ポートに全て割り当てる方法である。複数ポート完結方式とは、圧縮回路４０４から出力される３種類の符号を複数ポートに割り振って配置する方法である。どちらの方法にも出力３ポートまでの例を示している（図７及び図９参照）。１ポート完結方式では、どのようなポート出力数になっても配置は同じである。一方、複数ポート完結方式は、ポート間にまたがるので、符号を時間的に前に詰めることができる。
【００３１】
どちらの方式にも共通する制約が存在する。まず、基準画素は１１ビットの中で必ず１つ以上のビットが立っている必要がある。すなわち、基準画素の値は“１”以上である。量子化幅情報（Ｑコード）も同様で、４ビットの中で必ず１つ以上のビットが立っている必要がある。すなわち、量子化幅情報（Ｑコード）の値は“１”以上である。圧縮符号に関しては制約がない。また、パディングビットを付加する必要がある。パディングビットは１ビットで、値が“１”である。これらの制約を付ける理由は、伝送路６００の同期コードと密接に関係するからである。符号配置回路４０５は、その同期コードと認識されないデータを作成する必要がある。
【００３２】
伝送路６００には、データの始まりと終わりが分かるように、送信側と受信側とで取り決めているプロトコルがある。伝送路６００はクロックとデータのシリアル通信であり、図１５（ａ）及び図１５（ｂ）で説明したように、同期コードをデータの前後に付加して、データの始まりと終わりが分かるようにしている。
【００３３】
《１ポート完結方式》
図８は、図１中の符号配置回路４０５における１ポート完結方式と複数ポート完結方式とに共通の基本配置を示しており、基準画素値は１個（Ｂ１１）、量子化幅情報は１個（Ｑ４）、圧縮符号（８ビット）は６個の出力１ポートの配置例である。最初に基準画素値である“Ｂ１１”を配置する。次に、１個目の圧縮符号を配置する。次に、２個目の圧縮符号を入れるが、“０”が２４ビット連続になる可能性があるので、２個目の圧縮符号の５ビットだけ配置して、その後１つ目のパディングビットを付加して残り３ビットを配置する。次に、３個目の圧縮符号を配置する。次に、量子化幅情報（Ｑコード）を配置する。１つ目のパディングビットを付加してからの“０”の連続数は、１１である。ここにＱ４を配置するが、Ｑ４は、“１”と仮定し配置すると“０”の連続数は、１４である。次に、４個目の圧縮符号を配置する。次に、５個目の圧縮符号を配置するが、後ろから数えると“０”が２４ビット連続になる可能性があるので、５個目の圧縮符号の途中にパディングビットを付加する必要がある。次に、６個目の圧縮符号を配置する。以上で全ての１圧縮単位の配置が完了した。以降、１圧縮単位毎に配置される。
【００３４】
配置のポイントは、配置したときに“０”が２４ビット連続しないことが鉄則である。複数個の圧縮符号は、全て“０”と仮定する。基準画素は、最上位ビットのみ“１”か、最下位ビットのみ“１”を想定する。同じく量子化幅情報（Ｑコード）も、最上位ビットのみ“１”か、最下位ビットのみ“１”を想定する。パディングビットは、“０”が２４ビット連続しないように入れる。パディングビットを入れすぎると圧縮率が落ちる。１圧縮単位が連続するので、圧縮単位間の接点で“０”が２４ビット連続しないことの注意が必要である。１ポート完結方式の２ポート出力、３ポート出力は、上記を展開する。
【００３５】
《複数ポート完結方式》
図１０は、図１中の符号配置回路４０５における３ポート出力の例を示している。圧縮回路４０４から出力された３種類の符号を、ポート１、ポート２、ポート３、１に戻ってポート１、ポート２、ポート３に配置する。１圧縮単位分のデータを配置し終わると次の１圧縮単位分を配置する。
【００３６】
図１１（ａ）、（ｂ）及び（ｃ）は、３ポート完結方式の符号配置の作成手順を示している。最初に、図１１（ａ）のように、圧縮単位を求める。基準画素は１１ビット、量子化幅情報（Ｑコード）は４ビット、圧縮符号は８ビット×６個で４８ビット、パディングビットは２ビットであるので合計６５ビットである。実施形態では、３ポート出力なので、基準画素が３等分となる位置に配置する。基準画素と、量子化幅情報（Ｑコード）と、パディングビットの位置関係は、１ポート完結方式と同じである。この関係を保ったまま後２本用意して、１２の整数倍になるようにずらす。６５割る３で１２の整数倍になる値は２４と４８である。１２の値の意味は、ＰＳ変換回路４０６の１パラレルデータのビット幅である。今回の実施形態では１２ビットであるため１２の整数倍である。次に、図１１（ｂ）及び図１１（ｃ）のように、はみ出た部分を前にはめ込む。
【００３７】
図１２は、図１１（ｃ）の状態から始まる圧縮符号の配置手順を示している。ここでは、基準画素、量子化幅情報（Ｑコード）及びパディングビット以外の残った所に圧縮符号を配置する。
【００３８】
図１３は、図１２の手順に従って圧縮符号１〜６が配置されることを示している。圧縮符号１は、ポート１とポート２とにまたがる。基準画素が１１ビット使用しているので残り１ビットがポート１で残り７ビットがポート２に配置される。圧縮符号２は、ポート２とポート３にまたがって配置する。ポート２には、パディングビットが存在しているのでポート２で配置された圧縮符号２は、分割される。以降同じように配置していく。ポート３に量子化幅情報（Ｑコード）の配置領域があるが、配置する上で最初に出現したので最初の圧縮単位の量子化幅情報（Ｑコード）を配置する（図１２参照）。
【００３９】
図１４は、図１２の手順に従った３ポート完結方式の符号配置結果を示している。ここでは、圧縮回路４０４が、
基準画素値＝１８６５（０ｘ７４９）
量子化幅情報（Ｑコード）＝“４”
圧縮符号（Ｅｎｃｄａｔａ［１〜６］）＝０Ｆ，８０，０５，０８，９Ｃ，５３（１６進数表記）
を出力したものとしている。配置結果を２進数表記すれば、ポート１には１１１０＿１００１＿００１０と１０００＿０１００＿０１００とが、ポート２には０００１＿１１１１＿００１０と１１１０＿０１０１＿１００１とが、ポート３には００００＿０００１＿００１０と１０００＿００００＿１０００とがそれぞれ出力される。
【００４０】
基準画素と、量子化幅情報（Ｑコード）と、パディングビットとの位置関係を保つことで、“０”が２４ビット連続しないことが保証できる。すなわち、同期コードを発生させないことを意味する。
【００４１】
次に、ＰＳ変換回路４０６について説明する。前記同期コードの説明でデータの前後に同期コードを付加する機能は、ＰＳ変換回路４０６が持つ機能である。本実施形態では、１２ビットのパラレルデータをシリアル変換する。シリアルデータに変換した画素データは、差動出力回路に転送される。差動出力回路に転送されたデータは、所定の電圧レベルに変換され、差動信号として伝送路６００へ伝送される。
【００４２】
伝送路６００は、伸張信号処理装置５００に接続されている。伸張信号処理装置５００は、ＳＰ変換回路５０１と、並び替え回路５０２と、伸張回路５０３と、画像処理回路５０４とを搭載している。ＳＰ変換回路５０１と並び替え回路５０２と伸張回路５０３とは、圧縮回路４０４と符号配置回路４０５とＰＳ変換回路４０６との動作の逆の動作をすることで伸張動作を行う。
【００４３】
伸張信号処理装置５００では、伝送路６００から受信した差動信号を所定の電圧レベルからデジタル信号に変換しＳＰ変換回路５０１に入力される。ＳＰ変換回路５０１の出力結果は図１４のとおりである。これは圧縮回路４０４が出力した値を配置した結果と同じである。すなわち、ポート１には１１１０＿１００１＿００１０と１０００＿０１００＿０１００とが、ポート２には０００１＿１１１１＿００１０と１１１０＿０１０１＿１００１とが、ポート３には００００＿０００１＿００１０と１０００＿００００＿１０００とがそれぞれ出力される。これらの値を、並び替え回路５０２に入力する。
【００４４】
並び替え回路５０２は、
基準画素値＝１８６５（０ｘ７４９）
量子化幅情報（Ｑコード）＝“４”
圧縮符号（Ｅｎｃｄａｔａ［１〜６］）＝０Ｆ，８０，０５，０８，９Ｃ，５３（１６進数表記）
を出力する。これらの値を伸張回路５０３に入力する。伸張回路５０３は、３種類の符号から伸張動作を行う回路である。誤認識の原因となる同期コードと同じデータ配列は存在しないため、正しくデータを復元することができる。伸張された画像データを画像処理回路５０４にて処理する。
【００４５】
なお、本発明は特定の方式の固体撮像装置に限定されるものではなく、ＣＭＯＳ型イメージセンサ、裏面照射型イメージセンサ、積層型イメージセンサ等の、あらゆるタイプの固体撮像装置に適用可能である。
【００４６】
また、具体例を以て本発明の実施形態を説明したが、本発明が上記実施形態に限定されないことは言うまでもない。
【産業上の利用可能性】
【００４７】
本発明に係る固体撮像装置は、１ライン圧縮により転送データ量が圧縮削減できるため、データ転送時間の短縮や、動作周波数の低減が可能となり、高速な撮像を行うカメラ等として有用である。
【符号の説明】
【００４８】
３００ 光学系装置
３０１ レンズ
３０２ メカニカルシャッッタ
４００ 固体撮像装置
４０１ 画素アレイ
４０２ タイミング制御回路
４０３ 行走査回路
４０４ 圧縮回路
４０５ 符号配置回路
４０６ パラレルシリアル（ＰＳ）変換回路
４０７ カラムＡＤＣ回路
４０８ カラムデジタルメモリ
５００ 伸張信号処理装置
５０１ シリアルパラレル（ＳＰ）変換回路
５０２ 並び替え回路
５０３ 伸張回路
５０４ 画像処理回路
６００ 伝送路
【特許請求の範囲】
【請求項１】
複数の画素が２次元に配置された画素アレイと、
前記画素アレイより１行ずつ画素データを出力させる行走査回路と、
前記行走査回路により出力された１行分の画素データを一度にＡＤ変換するカラムＡＤＣ回路と、
前記ＡＤ変換された１行分の画素データを記憶するカラムデジタルメモリと、
前記カラムデジタルメモリより出力された画素データを圧縮符号化する圧縮回路と、
前記圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する符号配置回路とを備えたことを特徴とする固体撮像装置。
【請求項２】
請求項１記載の固体撮像装置において、
前記符号配置回路は、前記符号群を１ポートに全て割り当てることを特徴とする固体撮像装置。
【請求項３】
請求項１記載の固体撮像装置において、
前記符号配置回路は、前記符号群を複数ポートに割り振って配置することを特徴とする固体撮像装置。
【請求項４】
複数の画素が２次元に配置された画素アレイを有する固体撮像装置の駆動方法であって、
前記画素アレイより１行ずつ画素データを出力させる行走査ステップと、
前記行走査ステップにより出力された１行分の画素データを一度にＡＤ変換するカラムＡＤＣステップと、
前記ＡＤ変換された１行分の画素データを記憶する記憶ステップと、
前記記憶ステップにより出力された画素データを圧縮符号化する圧縮ステップと、
前記圧縮ステップにより出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する符号配置ステップとを備えたことを特徴とする固体撮像装置の駆動方法。
【請求項５】
請求項４記載の固体撮像装置の駆動方法において、
前記符号配置ステップは、前記符号群を１ポートに全て割り当てるステップを有することを特徴とする固体撮像装置の駆動方法。
【請求項６】
請求項４記載の固体撮像装置の駆動方法において、
前記符号配置ステップは、前記符号群を複数ポートに割り振って配置するステップを有することを特徴とする固体撮像装置の駆動方法。
【請求項１】
複数の画素が２次元に配置された画素アレイと、
前記画素アレイより１行ずつ画素データを出力させる行走査回路と、
前記行走査回路により出力された１行分の画素データを一度にＡＤ変換するカラムＡＤＣ回路と、
前記ＡＤ変換された１行分の画素データを記憶するカラムデジタルメモリと、
前記カラムデジタルメモリより出力された画素データを圧縮符号化する圧縮回路と、
前記圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する符号配置回路とを備えたことを特徴とする固体撮像装置。
【請求項２】
請求項１記載の固体撮像装置において、
前記符号配置回路は、前記符号群を１ポートに全て割り当てることを特徴とする固体撮像装置。
【請求項３】
請求項１記載の固体撮像装置において、
前記符号配置回路は、前記符号群を複数ポートに割り振って配置することを特徴とする固体撮像装置。
【請求項４】
複数の画素が２次元に配置された画素アレイを有する固体撮像装置の駆動方法であって、
前記画素アレイより１行ずつ画素データを出力させる行走査ステップと、
前記行走査ステップにより出力された１行分の画素データを一度にＡＤ変換するカラムＡＤＣステップと、
前記ＡＤ変換された１行分の画素データを記憶する記憶ステップと、
前記記憶ステップにより出力された画素データを圧縮符号化する圧縮ステップと、
前記圧縮ステップにより出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する符号配置ステップとを備えたことを特徴とする固体撮像装置の駆動方法。
【請求項５】
請求項４記載の固体撮像装置の駆動方法において、
前記符号配置ステップは、前記符号群を１ポートに全て割り当てるステップを有することを特徴とする固体撮像装置の駆動方法。
【請求項６】
請求項４記載の固体撮像装置の駆動方法において、
前記符号配置ステップは、前記符号群を複数ポートに割り振って配置するステップを有することを特徴とする固体撮像装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−２２２５５９（Ｐ２０１２−２２２５５９Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８５５２５（Ｐ２０１１−８５５２５）
【出願日】平成２３年４月７日（２０１１．４．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月７日（２０１１．４．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]