変調装置及び画像表示装置
【課題】 画像データをシリアルの差動信号として伝送する際に、垂直差分とデータマッピングの最適化を行うことにより、ビット数、シリアルデータ数によらず、差動伝送路より発生するＥＭＩを低減することを目的とする
【解決手段】 シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、その階調データの符号を表す少なくとも１ビットの符号データとを含み、１対の差動データについて、１画素分の階調データを下位から上位あるいは上位から下位へ配列し、他の１対の差動データについて、１画素分の符号データをその１画素分の期間の前半もしくは後半に配列し、その１画素分の差分絶対値データの最上位ビットのデータをその１画素分の期間の後半もしくは前半に配列される。
【解決手段】 シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、その階調データの符号を表す少なくとも１ビットの符号データとを含み、１対の差動データについて、１画素分の階調データを下位から上位あるいは上位から下位へ配列し、他の１対の差動データについて、１画素分の符号データをその１画素分の期間の前半もしくは後半に配列し、その１画素分の差分絶対値データの最上位ビットのデータをその１画素分の期間の後半もしくは前半に配列される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関し、不要放射ノイズの低減対策を施した変調装置及び画像表示装置に関する。
【背景技術】
【０００２】
液晶ディスプレイ（Liquid crystal display :ＬCD）やＬＥＤディスプレイ、プラズマディスプレイ（Plasma Display Panel：ＰＤＰ）、電界効果型表示装置（Field Emission Display：ＦＥＤ） 、ＥＬ( Electro Luminescent） ディスプレイなどの画像表示装置は、マトリックス状に配置された画素と、これら画素に画像信号を供給するための信号線駆動回路と、この信号線駆動回路に画像データを伝送するための回路基板とを備えている。デジタル化された画像データはこの回路基板上を伝送されて、信号線駆動回路に入力される。
【０００３】
一般に、信号線駆動回路に入力されるデジタル画像データは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの色要素に対応する各画素に供給されるデータであり、これらのデータはパラレルに伝送される。すなわち、各色要素の階調が８ビットであれば、８ビット×３ ＝ ２ ４ ビットのデジタル画像データが伝送される。
【０００４】
近年、画像表示装置の大画面化、高精細化が進められ、それに伴って、上述のような画像
表示装置の回路基板上の伝送路を伝送される画像データの周波数も非常に高くなってきて
いる。このように周波数の高いデジタルデータが伝送される場合、Electro Magnetic Interference(ＥＭＩ)と呼ばれる電磁ノイズが生ずる場合があり、ＥＭＩを低減する必要が高まってきている。
【０００５】
ＥＭＩを低減する方法としては、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）やＴＭＤＳ（Transition Minimized Differential Signaling）や ＲＳＤＳ（Reduced Swing Differential Signaling）といった差分データ伝送方式が提案されている。
【０００６】
しかし、近年、液晶ディスプレイなどの画像表示装置の高精細化が進み、ＬＶＤＳのように小振幅差動信号に変換しても、その伝送路から発生するＥＭＩが問題となりつつある。この問題を解決する方法の一つとして、比較的低規模な回路構成でＥＭＩを低減する伝送方式である「垂直差分伝送方式」がある（特許文献１、２を参照）。
【特許文献１】特許第３６４５５１４号公報
【特許文献２】特許第３８４０１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、画像信号の階調は、26=64階調、28=256階調、210=1024階調などますます階調が増加しつつある。また、差動信号を伝送するデータ伝送方式もＬＶＤＳデータだけでなく、TＭDS、ＲＳＤＳ、Display Port と多岐にわたっている。従来方式は、複数本の差動配線で、１クロックで複数本のシリアルデータ配線にデータビット情報を配列することにより、伝送する。しかし、任意の伝送配列、任意の階調を持つ画像データに垂直差分処理を施し、データビットマッピングする時の最適な配列方法はわかっていなかった。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、画像データをシリアルの差動信号として伝送する際に、ビット数、シリアルデータ数によらず、差動伝送路より発生するＥＭＩを低減することが可能となる変調装置、復調装置及び画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一実施形態にかかる変調装置は、デジタル画像データから、差分デジタルデータに変調する差分変調部と、前記差分デジタルデータをシリアル信号に変換する差動信号変調部とを備え、前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データとを含み、前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号を変調する期間の前半もしくは後半に変調し、その１画素分の前記差分絶対値データの最上位ビットのデータをその１画素分のシリアル信号を変調する期間の後半もしくは前半に変調することを特徴とする。
【００１０】
また、本発明の一実施形態にかかる変調装置は、デジタル画像データから、差分デジタルデータに変調する差分変調部と、前記差分デジタルデータをシリアル信号に変換する差動信号変調部とを備え、前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データと、少なくとも１ビットの制御データを含み、前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号に変調する期間の前半もしくは後半に変調し、その１画素分の制御データをその１画素分のシリアル信号に変調する期間の後半もしくは前半に変調することを特徴とする。
【００１１】
更に、本発明の一実施形態にかかる画像表示装置は、デジタル画像データから、差分デジタルデータに変調する差分変調部と、前記差分デジタルデータをシリアル信号に変換する差動信号変調部と、前記シリアル信号を伝送する１対以上の差動信号伝送路と、前記差動信号伝送路を介して伝送された前記シリアル信号を前記差分デジタルデータに復調する差動信号復調部と、前記差動信号復調部により復調された前記差分デジタルデータからデジタル画像データに復調する差分復調部と、前記差分復調部で復調された前記デジタル画像データを入力して画像を表示する画像表示部とを備え、前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データとを含み、前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号を変調する期間の前半もしくは後半に変調し、その１画素分の前記差分絶対値データの最上位ビットのデータをその１画素分のシリアル信号を変調する期間の後半もしくは前半に変調することを特徴とする。
【００１２】
更に、本発明の一実施形態にかかる画像表示装置は、デジタル画像データから、差分デジタルデータに変調する差分変調部と、前記差分デジタルデータをシリアル信号に変換する差動信号変調部と、前記シリアル信号を伝送する１対以上の差動信号伝送路と、前記差動信号伝送路を介して伝送された前記シリアル信号を前記差分デジタルデータに復調する差動信号復調部と、前記差動信号復調部により復調された前記差分デジタルデータからデジタル画像データに復調する差分復調部と、前記差分復調部で復調された前記デジタル画像データを入力して画像を表示する画像表示部とを備え、前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データと、少なくとも１ビットの制御データを含み、前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号に変調する期間の前半もしくは後半に変調し、その１画素分の制御データをその１画素分のシリアル信号に変調する期間の後半もしくは前半に変調することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画像データをシリアルの差動信号として伝送する際に、ビット数、シリアルデータ数によらず、差動伝送路より発生するＥＭＩを低減することが可能となる。その結果、ＥＭＩを抑制しつつ高い画素密度でコンパクトな画像表示装置を実現できる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる画像表示装置の要部を表すブロック図である。すなわち、同図は、本発明を液晶表示装置に適用した場合の具体例を表す。
グラフィックスコントローラ１０より出力されたデジタル画像データ５０は、垂直差分変調部１２によりデジタルの垂直差分デジタルデータ５２に変調され、変調された垂直差分デジタルデータ５２は、差動信号変調部１４によりシリアルの差動信号５４に変換される。差動信号変調部１４によりシリアル差動信号に変換されたシリアル差動信号５４は、例えば、４対の差動信号伝送路によって、差動信号復調部１６に入力される。この時に、別途設けられた１対の差動信号伝送路によってクロック信号も差動信号復調部１６に伝送される。
【００１５】
差動信号復調部１６では、入力されたシリアル差動信号５４を垂直差分デジタルデータ５６に復調して垂直差分復調部１８に出力する。垂直差分復調部１８は、垂直差分デジタルデータ５６をデジタル画像データ５８に復調する。復調されたデジタル画像データ５８は、液晶表示部の信号線駆動回路２０に入力され、液晶表示部に画像が表示される。
【００１６】
次に、各部の動作を説明する。
図２は、垂直差分変調部１２の構成を例示するブロック図である。すなわち、入力された画像データ５０は、ラインメモリー１２Ａと差分回路１２Ｂとに入力される。ラインメモリー１２Ａでは、入力された画像データ５０を一旦保持し、所定の期間遅延させた後、差分回路１２Ｂに保持した画像データ５０（以下、「前画像データ」と呼ぶ）を出力する。本実施形態では、ラインメモリー１２Ａにより１水平走査期間遅延させて画像データを出力する。差分回路１２Ｂでは、画像データと前画像データとの排他的論理和の演算を行い差分データ５２を出力する。
【００１７】
画像データ５０がｎビットで表されている場合、差分データ５２は、符号ビットが１ビット必要となるため、（ｎ＋１）ビットのデータとなる。なお、図１に表した具体例においては、垂直差分変調部１２をグラフィックコントローラ１０と分けて設けているが、垂直差分変調部１２における処理は簡単なものであり、グラフィックコントローラ１０の内部に組み込むことも容易である。
【００１８】
図３は、垂直差分復調部１８の構成を例示するブロック図である。すなわち、入力された差分データ５６とラインメモリー１８Ａに保持された前画像データは、加算回路１８Ｂに入力される。加算回路１８Ｂでは、差分データと前画像データとの排他的論理和の演算を行い、画像データ５８を出力する。出力された画像データ５８は、ラインメモリー１８Ａに入力されて１水平走査期間保持した後、前画像データとして上記のように加算回路１８Ｂに入力される。なお、図１に表した具体例においては、液晶表示装置の信号線駆動回路２０と垂直差分復調部１８とを分けて設けているが、垂直差分復調部１８における処理も簡単なものであるので、信号線駆動回路２０の内部に組み込むことも容易である。
【００１９】
一方、差動信号変調部１４は、パラレルデジタル信号の画像データ５２をシリアルの小振幅差動信号５４に変調する。一般に、ＬＶＤＳやＴＭＤＳ、ＧＶＩＦ（Gigabit Video Interface）等が使われる。同様に差動信号復調部１６は、伝送されたシリアルの小振幅差動信号５４をパラレルデジタル信号の画像データ５６に復調するものである。
【００２０】
図４は、差動信号変調部１４から差動信号復調部１６へのシリアル信号の伝送を説明するための概念図である。シリアル信号伝送路は、Ｌ対の差動伝送路と１対のクロック伝送路とを有する。つまり、シリアル差動信号５４は、１対のクロック伝送路とＬ対の差動伝送路により伝送される。
【００２１】
シリアル伝送配列群５４は画像階調データを２進数データとして変換したｋ桁の階調ビットデータをＬ対の差動伝送路で１クロック内にＭ列のシリアルデータとして伝送する信号を表している。例えば、１〜Ｍ列のシリアルデータのうち任意のｐ列目、１〜Ｌ本の差動伝送路対のうち任意のｒ本目の画像階調データＧｑを配列している。ここで、Ｒ、Ｇ、Ｂはそれぞれ赤、緑、青を表し、ｑはｋ桁の階調ビットデータのうち任意のｑ桁目を表している。
【００２２】
図４について詳しく説明する。
ｐ列、ｒ本目のデータ配列がGqとなっている。これは、緑のｑビットのデータ値が配列されることを示している。前記緑はR（赤）、B（青）でも構わない。図４で示したいことは、同一差動配線対（ｒ本目、図４で水平方向）において、左が常に、右の配列よりもビット数が低いか同等であることを示している。垂直差分データビット値は、ビット順位を低い方向から高い方向へ、あるいは高い方向から低い方向へ並べることにより、データビット値の０→１、１→０の遷移確率を小さくできる。水平方向の色に関しては、同一の方がビット値どうしの相関が強くなるため、先ほどの遷移確率がより小さくなり望ましいが、必ずしも同一でなくても遷移確率を小さくすることができる。次に、図４で示したいことは、同一列（ｐ番目、図４で垂直方向）において、隣接差動配線対のビット配列のビット数が±１か同等であることが望ましい。垂直差分データビット値は、色によるデータビット値の差異が原画に比べて小さい、すなわち、赤、青、緑も同一データビットで、同じ値をとりやすいので、隣接差動配線対のビット数を合わせることにより、隣接差動配線対の波形を同一にすることができる。そして、最終的に、隣接差動配線対どうしをビット値を反転することにより、隣接差動配線どうしの波形を逆相にすることができる。
【００２３】
まず、差動配線の隣接データビット反転によるＥＭＩ低減効果について述べる。差動伝送は、電源面、グラウンド面の影響が小さいが、波形の立ち上がり、立下りのアンバランス、インピーダンス不連続部によりコモンモード伝送を意図せず含む場合がある。このコモンモード電流が、電源、グラウンド面に流れこんだ時に大きな放射強度を引き起こすことを説明する。
【００２４】
図５は、差動信号の不揃いが発生した場合の、差動信号路における電磁界の様子を表した模式図である。すなわち、図５は、差動信号の電位が変化した時に差動伝送路から放射される電磁界を表し、紙面手前から奥へと電流が流れる伝送路から放射される電磁界を破線で、紙面奥から手前へと電流が流れる伝送路から放射される電磁界を一点鎖線で、それぞれの大きさを矢印の長さにより表している。
【００２５】
理想的な差動信号では、図５（ａ）に表したように２本の差動伝送路を流れる電流の大きさは等しく、そのため、２本の差動伝送路から放射される電磁界は大きさが等しく、逆相となるため、電磁界は閉じた状態となり、外部への放射は非常に小さくなる。
【００２６】
しかし、差動信号の立上がりと立下りの遷移時間が異なっている場合は、図５（ｂ）に表したように、２本の差動伝送路を流れる電流の大きさが異なり、そのためそれぞれの伝送路から発生する電磁界は打ち消し合うことができず、その結果、２本の差動伝送路からは、図５（ｂ）の実線で示すような電磁界が発生することになる。
【００２７】
図６は、２組の差動伝送路において、それぞれの差動伝送路の電位が変化したときの電流の流れを表す模式図である。２組の差動伝送路１、２の中で、伝送路１−１及び伝送路２−２の「Ｈ（１）」、「Ｌ（０）」が復調される信号のＨ、Ｌを示し、伝送路１−２及び伝送路２−２は、それぞれ伝送路１−１及び伝送路２−２の差動信号が伝送される。差動伝送路１と差動伝送路２の信号が共にＬからＨに変わるとき、差動信号の「不揃い」のため、伝送路中を流れる電流は図６のように、１−１と１−２、２−１と２−２で大きさが異なる。すなわち、信号のＬからＨへの遷移時間は短いため、流れる電流量は小さく、ＨからＬへの遷移時間は長いため、流れる電流量は大きくなる。
【００２８】
図７は、このような２本の差動伝送路から発生する電磁界を表す模式図である。それぞれの差動伝送路より発生する電磁界の向きは同じであるため、電磁界を強めあって外部にＥＭＩとして放射されることになる。
【００２９】
一方、差動伝送路１の信号がＬからＨ、差動伝送路２の信号がＬからＨに変わる場合は、図８に表したように、伝送路１−１、伝送路２−２を流れる電流量が伝送路１−２、伝送路２−１を流れる電流量に比べ大きくなる。このような２本の差動伝送路から発生する電磁界は、図９に表したように、それぞれの差動伝送路より発生する電磁界の向きは逆相となるため打ち消しあい外部に放射されるＥＭＩは小さくなる。
【００３０】
本実施形態に基づいて垂直差分絶対値データを伝送する場合、上述したように、隣接する差動伝送路を伝送される垂直差分絶対値データが同時にＬからＨもしくはＨからＬになる確率は画像データをそのまま伝送する場合に比べ小さくなる。そのため、隣接する差動伝送路より発生する電磁界を強めあう状態の発生確率は低下し、よって外部に放射されるＥＭＩを低減することができる。
【００３１】
次に、垂直差分信号の問題点と解決方法について述べる。
垂直差分信号の場合、符号ビットRed(R),Green(G),BＬue(B)が追加されるため、通常の画像信号と同数のデータ本数でデータを送付しようとすると、ｋビットのデータを(k-1)ビットに下げなければならず、色再現性が若干劣化する。そのため、次の２種類の対策がある。
【００３２】
Timing Controller、液晶ドライバの設計変更により、符号データビット用の信号線を３本追加し、垂直差分データ本数は、あるいは階調数はｋビットのまま伝送する。もしくは、送信IC部（ＬＶＤＳ用送信IC、Timing Controller）からの出力信号において、制御信号であるVsync,Hsync,EnabＬeをVsyncのみ、あるいはVsync、Hsyncのみの伝送とし、Hsync 、あるいはHsync,EnabＬeを受信IC（ＬＶＤＳ用受信IC、液晶ドライバ）でデータ信号、クロック信号によって発生させる。この方法では、データ本数が増加せず、かつ、階調劣化も起こさない。
【００３３】
本実施形態のＥＭＩ低減の手順は次の３項目である。
（１）データ波形の低周波化する。
（２）データ波形をほぼ同一の波形にする。
（３）隣接データ波形を反転する。
垂直差分処理により、ビット数、画像の種類によらず、ＥＭＩを低減させるためには、垂直差分画像の特徴を抽出する必要がある。
［画像の種類］
まず、垂直差分処理する前の画像で典型的な２種類の画像について、階調別ヒストグラムを示す。ひとつは文字画像で、もうひとつは自然画像である。本実施形態では、自然画像とは実写画像だけではなく、ＣＧ画像、アニメーション画像などさまざまな絵に関する画像を含む。
【００３４】
図１０に、自然画像の階調によるヒストグラムについて示す。階調は幅広い値をとり、Ｒ、Ｇ、Ｂの階調の頻度もそれぞれ異なる。
図１１は文字画像の階調によるヒストグラムについて示す。階調は白(0)と黒（255:8bit 画像データ)のみで、Ｒ、Ｇ、Ｂが同一画素ではほぼ同じ値をとる。
【００３５】
図１０のような自然画像、図１１のような文字画像に関して、垂直差分処理を行うことによって、どのような画像データになるか説明する。デジタル伝送系で画像信号の階調を２進法で表わしたデータビットとして伝送する系について述べる。また、垂直差分画像は、画像の垂直方向に相関がある、すなわち画像が似ているため、差分はほとんど０に近い値となる。そこで、それぞれのデータビットが０をとる確率について、画像の種類ごとに調べる。
【００３６】
垂直差分画像のデータビットごとの０をとる確率を図１２〜図１６に示す。
図１２は空間周波数が低い自然画像Ａについて示し、図１０の自然画像を垂直差分画像に変換し、垂直差分画像のデータビット毎の０をとる確率を示したものである。図１３は空間周波数が中程度の自然画像Ｂについて示し、図１４は空間周波数が高い自然画像Ｃについて示したものである。図１５は空間周波数が高い文字画像について示し、図１１の文字画像を垂直差分画像に変換し、垂直差分画像のデータビット毎の０をとる確率を示したものである。図１６は空間周波数が高い表計算、文章作成する作業画面について示したものである。
【００３７】
図１２から図１６のヒストグラムより、画像の種類によらない共通項を求める。
（Ａ１）垂直差分画像において、上位ビットは下位ビットより０をとる確率が多いか同等である。
（Ａ２）符号ビットは垂直差分画像の最下位（０）ビットよりも０をとる確率が高いが、最下位から２番目のビットよりも、０をとる確率が低い。
（Ａ３）同一画像において、任意の垂直差分画像のデータビットが０をとる確率は、色別による差は小さい。
（Ａ１）の理由は、一般的な自然画像、文字画像の両者とも、画像データは垂直方向に相関があるため、差分階調数は０、あるいは小さい数をとる確率が高いためである。
【００３８】
（Ａ２）の理由は、符号ビットのデータ値のとりうる値を考えることによって得られる。符号ビットは、差分データが正、あるいは０の場合は０とし、差分データが負の場合は１としている。すなわち、差分が生じた時に常に、符号ビットが１となるのではない。また、最下位ビットも差分が生じた時に常に１となるわけではないが、０をとる確率はデータビットの中では最も大きい。そのため、最下位ビットが０をとる確率は、差分データが０をとる確率よりも少ない。
【００３９】
（Ａ３）の理由は、図１７を用いて説明する。図１７に、原画での同一物体部での垂直方向（ｎ−１）番目の任意の画素、（ｎ）番目の任意の画素、前記２画素の差分画像について、Ｒ、Ｇ、Ｂ別輝度を示す。自然画像、文字画像とも、隣接画素の色の相関は、同じ物体、同一模様である限り高い。特に、自然画像は光の当たる位置や影になる部分で、徐々に輝度が暗くなったり、明るくなったりする。同一物体に関しては、この現象により、すべての色に関して、階調が上がる方向か階調が下がる方向かどちらか一方にそろう場合の頻度が高い。逆に言うと、同一物体、同一模様において、ある色は輝度が増加し、ある色は輝度が低下することは頻度が少ない。そのため、垂直差分画像の輝度は、Ｒ、Ｇ、Ｂの値が同一になる可能性が高い。
【００４０】
図１８に、高精細モニタからの自然画像原画と文字画像原画のＥＭＩ測定結果を示す。文字画像の方が自然画像より放射が高い。文字画像の場合、Ｒ、Ｇ、Ｂすべてのデータビットが一画素ごとに同時に遷移し位相がそろっており、ＬＶＤＳ伝送部のようなシリアルデータ部でノイズが生じた場合、ＥＭＩが強めあうためである。さらに、文字画像の場合、空間周波数が高いため、データのＯＮ、ＯＦＦの回数が増加するため、データ周波数が比較的高い。
【００４１】
次に、垂直差分処理後の文字画像のデータビットの特徴を以下に示す。白黒の文字画像の場合は次の３パターンの画像のみが出現する。
任意の画素Ａ（（ｎ）ｔｈ Ｌｉｎｅ←（ｎ−１）ｔｈ Ｌｉｎｅが白→白、黒→黒）
(Rfugo, R6, R5 R4, R3 R2, R1, R0)=(0,0,0,0,0,0,0,0)
(Gfugo, G6, G5 G4, G3 G2, G1, G0)=(0,0,0,0,0,0,0,0)
(Bfugo, B6, B5 B4, B3 B2, B1, B0)=(0,0,0,0,0,0,0,0)
任意の画素Ｂ（（ｎ）ｔｈ Ｌｉｎｅ←（ｎ−１）ｔｈ Ｌｉｎｅが白→黒）
(Rfugo, R6, R5 R4, R3 R2, R1, R0)= (1,1,1,1,1,1,1,1)
(Gfugo, G6, G5 G4, G3 G2, G1, G0)= (1,1,1,1,1,1,1,1)
(Bfugo, B6, B5 B4, B3 B2, B1, B0)= (1,1,1,1,1,1,1,1)
任意の画素Ｃ（（ｎ）ｔｈ Ｌｉｎｅ←（ｎ−１）ｔｈ Ｌｉｎｅが黒→白）
(Rfugo, R6, R5 R4, R3 R2, R1, R0)= (0,1,1,1,1,1,1,1)
(Gfugo, G6, G5 G4, G3 G2, G1, G0)= (0,1,1,1,1,1,1,1)
(Bfugo, B6, B5 B4, B3 B2, B1, B0)= (0,1,1,1,1,1,1,1)
まず、文字画像の場合、垂直差分画像にするとデータ周波数が下がることを説明する。図１１は文字画像の階調別ヒストグラムであるが、０をとる確率が低く、１５%程度である。図１５に垂直差分処理後の階調ビット順位に対するデータビットごとの０を取る確率を示すが、９２％に増大する。これにより、平均的なデータ周波数は低くなる。ＥＭＩではデジタルデータ信号の高調波成分による不要放射磁界ノイズが問題になる場合が多い。そこで、データ周波数が低周波化すると、コモンモード電流による電磁界放射強度は周波数に比例するため、放射も低減する。
【００４２】
また、文字画像の符号ビットの特徴について記す。上記より、垂直差分データは画素Ａ、Ｂ、Ｃにおいて、すべてのデータビットが同じ値をとる。一方、符号ビットは、任意の画素Ｃでは、垂直差分画像データと符号ビットデータが異なるビット値をとる。また、符号ビットも、最下位ビットも０をとる確率が他のビットに比べて０．５に近い。そのため、符号ビットと最下位ビットを並べると０→１、１→０の遷移確率が多くなる。そこで、シリアル伝送データの周波数を低周波化するためには、符号ビットを垂直差分の画像ビットと異なるシリアルデータ配線に配列するようにするとよい。
【００４３】
さらに、上記より、文字画像の場合は、垂直差分データ画像はビット数によらず、ほぼ同じ値をとる。そのため、ビット並び替え順を変化させても、データ周波数は変化しない。一方、自然画像は、データビットが上位ビットほど０をとる確率が高くなる。そこで、データビット順は自然画像のデータのデータ周波数を低減するように決めても、文字画像のＥＭＩ低減効果が変化することはない。
【００４４】
図１９（１）（自然画像及び文字画像）に、ｋビットの画像信号を、図４に示すような複数本のＭ列のシリアルデータを格納する差動配線対で伝送する場合のデータビットの最適マッピング方法を示す。クロック信号はデータ信号と並行に送信する。上位ビットは桁数が大きい値で、例えば８ビットの階調データの場合、最上位ビットはＭＳＢ（the Ｍost Significant Bit）ともいうが、（Ｒ７）、（Ｇ７）、（Ｂ７）と表す。下位ビットは桁数が小さい部分で、８ビットの階調データの場合、最下位ビットはＬＳＢ（the Ｌeast Significant Bit）ともいうが、（Ｒ０）、（Ｇ０）、（Ｂ０）と表す。
【００４５】
以下に最適マッピングの方法について説明する。
（Ｂ１）１画素内伝送シリアルデータ数：Ｍ列
（Ｂ２）ディスプレイがハードウェア上で表現可能な画像階調ビット数：ｋ桁
（Ｂ３）符号ビット：Ｒ、Ｇ、Ｂ一個ずつ
（Ｂ４）伝送データ過不足数：Ｎ＝Ｋ−Ｍ
のとき、伝送データ過不足数Ｎを以下（Ｃ１）〜（Ｃ２）の３つのパターンに分けて説明する。
（Ｃ１）Ｎ＜０
（Ｃ２）Ｎ＝０
（Ｃ３）Ｎ＞０
まず、最も単純なケースである（Ｃ２）の場合について説明する。
［（Ｃ２）：Ｎ＝０］
Ｒ、Ｇ、Ｂそれぞれに関して、７ビットの垂直差分画像データと符号ビットを４本のシリアルデータでＬＶＤＳデータ転送する場合について説明する。図１９（ｂ−１）、（ｂ−２）に、Ｍ列のシリアルデータを格納するＬ本の差動配線対とＲ、Ｇ、Ｂそれぞれｋ個の垂直差分画像のデータビットを示す。垂直差分画像を曲線で結んでいる理由は、それぞれのデータビットが０をとる確率を示しており、左側に行くほど下位ビット、右側が上位ビットを示す。実際のデータビットがとる値は０か１のデジタル画像であるため、ビット値が下側にいくほど、１をとる確率が高くなっていくことを示す。
【００４６】
そこで、ＥＭＩ低減を行うための手順である（１）で示したように、データ周波数を低周波化することについて説明する。
図２０に、階調が１０進法で１、２、３、４、５の場合のシリアルデータの波形を示す。階調が大きくなればなるほど、シリアルデータ化した時に、データが０から１、あるいは１から０に遷移する回数が多くなる。また、垂直差分画像データでは階調が小さいほど、頻度が高くなるので、下位ビットから上位ビットへ並べることにより、データが０から１、あるいは１から０へ遷移する回数が少なく抑えられる。図２０のマッピングで網掛けしてある部分は、遷移確率が少ないデータで、安定して、１あるいは０をとるデータである。ここで、デルタは反転を表している。
【００４７】
また、隣接する差動配線対の波形を同じにするためには、図２０のように隣接するデータ配線のビット数を等しくするようにするとよい。例えば、垂直差分画像の場合、同一ビットのデータ値は色を変化させても同一の値をとる確率が高いので、隣接データ配列には同じビット値、あるいは少なくとも１ビット差のデータビット値を配列するとよい。
【００４８】
また、１クロック分のシリアルデータ１画素伝送する場合、１クロック内で遷移回数を少なくすることにより、低周波化できる。一方、２クロック分の２画素間にわたって、低周波化することを試みる。すなわち、図２１のように、１画素分はデータの配列順を下位ビットから上位ビットへ並べた場合、次の１画素分はデータの配列順を上位ビットから下位ビットへ並べる。つまり、１クロック毎に上位ビットと下位ビットの順序を逆転すると、データビット値が０をとる確率が高い上位ビットが１クロック程度連続することにより、データ周波数を１／２クロック周波数程度に下げることが可能である。
【００４９】
符号ビットは、先にも述べたように、文字画像の場合、垂直差分ビットデータと異なる差動配線対に配列した方がよい。その場合、符号ビットRfugo, Gfugo, Bfugoは、データビット値の０をとる確率は、最下位ビットと最下位ビットから２番目の間となる。（図１２〜図１６）。そのため、ほぼ一定のデータビット値をとる制御信号、あるいは、最上位ビットと組み合わせるとよい。そして、Ｒ、Ｇ、Ｂの符号ビットを、シリアル信号の前半、あるいは後半に置き、制御信号をシリアル信号の後半、あるいは前半におくことにより、他の垂直差分画像の差動配線対のように、０から１への遷移確率が一回となる確率が多くなり、波形が垂直差分画像のデータ列と類似の波形を持つことができる。
【００５０】
符号ビット、制御信号を考えると差動配線対の両側で、データビットの値を同一か、あるいは１ビット以内でずらすことは困難な場合がある。その場合は、片側の差動配線対のみ、同一ビット、あるいは１ビット以内で合致させるようにする。
【００５１】
図２２に、文字画像における原画と、図２１のマッピングでout2、out3を入れ替えて、かつ、制御信号において、１クロック目と２クロック目は同一位置にした、実験上条件で、それぞれ、隣接差動配線対のデータビットを反転した場合の垂直差分画像について、それぞれを表示した時に液晶モニタからの３ｍ法による垂直成分の放射強度を示す。垂直差分画像とデータマッピングを行うことにより、１００ＭＨzから３００ＭＨzの放射強度が８ｄB程度低減していることがわかる。本実施の形態に示す垂直差分画像とデータマッピングの最適化が有効であることがわかる。
【００５２】
次に、複数の階調ビットに対応するため、８ビットの自然画像Ｂと７ビットの自然画像Bに関して、垂直差分処理後の画像データビット値を比較する。
（Ｄ１）8 bit自然画像原画→7 bit垂直差分画像＋符号ビット
（Ｄ２）8 bit自然画像原画→7 bit自然画像原画（最下位ビット切捨て）→6 bit垂直差分画像＋符号ビット
図２３に結果を示す。横軸は最下位ビットを０、最上位ビットが１となるように規格化している。また、縦軸はデータビットが０をとる確率である。図２３において、８ビットの場合の垂直差分画像データビットに比べて、７ビットの垂直差分画像データビットの０をとる確率はすべて増加していることがわかる。垂直方向の差分をとると、垂直方向画像データの最下位ビットが丸められことに等しいので、その値が０になる頻度が、原画のビット数を少なくする以前より多くなると考えられる。８ビット原画の画像よりも、７ビット原画の画像の方が、すべてのデータビットにおいて、０をとる確率が多くなるといえる。図２３から階調数を下げても、垂直差分画像の特徴である（Ａ１）〜（Ａ３）はすべて満たしているため、N＜０、N＞０においても（Ａ１）〜（Ａ３）の特徴より、データビットマッピングの最適化を行う。
【００５３】
［（Ｃ１）：Ｎ＜０］
シリアルなデータ配列数Ｍ列と、そのＭ列に比べて、垂直差分画像のｋ個の画像データビットが少ない場合について、図１９（ａ−１）、（ａ−２）を用いて最適なデータビットマッピングを説明する。例として、５ビットの垂直差分画像データとＲ、Ｇ、Ｂの符号ビットを３本の７列のシリアルデータで転送する場合について、手順を示す。
【００５４】
符号ビットをシリアルデータの１本に、Ｒ、Ｇ、Ｂの順番に関係なく、シリアルデータの前半、あるいは後半に配列する。
同一シリアルデータ内の後半、あるいは前半に、制御信号Vsync, Hsync, enableを置く。この時、制御信号が、１フレーム期間内、ほとんど１で、信号を送る時だけ０になるので、隣接差動配線対の上位ビットと同じ波形になるように、Vsync, Hsync, enableを反転する（図２４）。
【００５５】
また、階調劣化を起こさせないように、符号ビットをそのままで、制御信号をなくした場合について説明する。その場合、符号ビットと組み合わせるデータは、制御信号だけでなく、０をとる確率が最も高い最上位ビット（Ｒ、Ｇ、Ｂ）と組み合わせる（図２５）。
【００５６】
６ビットの場合、ビット数を少なくすると階調劣化が目立つため、制御信号線を少なくして、画像データの符号ビット分を増加するようにした方が好ましい。
５ビットの垂直差分画像データを色と関係なく、下位ビットから上位ビットになるように２本にわける。複数ビット余った場合は、符号ビットを割り当てたシリアルデータ部の中央に配列する。その際、隣接差動配線対のデータビットの値と同じデータビット値を入力する。
【００５７】
また、１クロック分のシリアルデータ１画素伝送する場合、１クロック内で遷移回数を少なくすることにより、低周波化できる。一方、２画素間にわたって、低周波化することを試みる。すなわち、図２６のように、１画素分はデータの配列順を下位ビットから上位ビットへ並べた場合、次の１画素分はデータの配列順を上位ビットから下位ビットへ並べる。つまり、１クロック毎に上位ビットと下位ビットの順序を逆転すると、データビット値が０をとる確率が高い上位ビットが１クロック程度連続することにより、データ周波数を１／２クロック周波数程度に下げることが可能である。隣接差動配線対のデータビットをすべて反転する。３本の信号の場合は、１本目と３本目のデータビットを反転するか、あるいは２本目のデータビットを反転すると更にＥＭＩが低減される。（図２４〜２６）
【００５８】
［（Ｃ３）：Ｎ＞０］
シリアルなデータ配列数Ｍ列と、そのＭ列に比べて、垂直差分画像のｋ個の画像データビットが多い場合について、図１９（ｃ−１）、図１９（ｃ−２）を用いて最適なデータビットマッピングを説明する。
【００５９】
まず、前提条件として、すべてのデータビット列をシリアルデータに配列するためには、データ信号より、１クロックで伝送する配列数が多くなければならない。そのため、以下の式が成り立つ。
【００６０】
ｋ×３＞M×L
上記の式を満たす最小のLを選択すれば、最小本数でデータビットを画像伝送することができる。
次に、過分であるNが奇数である場合と偶数である場合で、若干異なる。すなわち、偶数である場合は過分を別の列に移動する時に、ｋビット画像データの低いほうと、高い方を同数移動できるが、奇数である場合は、過分を別の列に移動する時に、ｋビット画像データの低い方と、高い方を異なる数しか移動できないためである。
【００６１】
（Ｄ１）ｋ−Ｍが偶数
Out０ R(k-M)/2 ,R(k-M)/2+1 ,R(k-M)/2+2, …,R(k+M)/2-1
【００６２】
Out1 G(k-M)/2 ,G(k-M)/2+1 ,G(k-M)/2+2, …,G(k+M)/2-1
Out2 B(k-M)/2 ,B(k-M)/2+1 ,B(k-M)/2+2, …,B(k+M)/2-1
【００６３】
Out3 R0 ,G0 ,B0, …, Rk-1 ,Gk-1 ,Bk-1
…
Out(L-2) R(k-M)/2-1 ,G(k-M)/2-1 ,B(k-M)/2-1, …, R(k+M)/2 , G(k+M)/2 , B(k+M)/2
【００６４】
Out(L-1) Rfugo , Gfugo , Bfugo, …, Vsync,Hsync,Enable
（Ｄ２）ｋ−Ｍが奇数
Out０ R(k-M-1)/2 ,R(k-M-1)/2+1 ,R(k-M-1)/2+2, …,R(k+M-1)/2-1
【００６５】
Out1 G(k-M-1)/2 ,G(k-M-1)/2+1 ,G(k-M-1)/2+2, …,G(k+M-1)/2-1
Out2 B(k-M-1)/2 ,B(k-M-1)/2+1 ,B(k-M-1)/2+2, …,B(k+M-1)/2-1
【００６６】
Out3 R0 ,G0 ,B0, …, Rk-2 ,Gk-2 ,Bk-2
…
Out(L-2) R(k-M)/2-1 ,G(k-M)/2-1 ,B(k-M)/2-1, …, R(k+M-1)/2 , G(k+M-1)/2 , B(k+M-1)/2
【００６７】
Out(L-1) Rfugo , Gfugo , Bfugo, …, Rk-1 ,Gk-1 ,Bk-1
k-Mが奇数の時は、制御信号は符号データビットと組み合わせずに、上記複数本差動配線対のout3からout(L-1)までのデータビット配列の無配列部、すなわち、中央列に配置するか、あるいは別の差動配線対で伝送するとよい。
【００６８】
例として、９ビットの垂直差分画像データとＲ、Ｇ、Ｂの符号ビットを５本で７列のシリアルデータで転送する場合について、手順を示す。
シリアル化されたデータ列においては７列目までしかデータマッピングできない。どのデータビットを他のデータ列に移動するかを説明する。
符号ビットをシリアルデータの１本に、Ｒ、Ｇ、Ｂの順番に関係なく、シリアルデータの前半、あるいは後半に配列する。符号ビットと同一差動配線対のシリアルデータ内の後半、あるいは前半に、制御信号Vsync,Hsync,enableを置く(図２７、図２８)。差動配線対が複数本になると、隣接する差動配線対にどのデータビットマッピングを置くかの組み合わせが多くなるが、隣接するデータビットが等しいか、±１の差となるように置くようにすると、最適マッピングが決まる。
【００６９】
ただし、制御信号に関しては、マッピング位置が決まっている場合があるので、その条件化で最適マッピングをする。例えば、図２７は望ましいマッピングであるが、図２８のように、制御信号の位置に対して柔軟性を持つようにしてもよい。
【００７０】
図２７と図２８において、階調劣化を起こさせないように、符号ビットはそのままで、制御信号を少なくした場合（enableはHsync,data信号から生成できるので、優先順位が低い）について説明する。符号ビットと組み合わせるデータは、制御信号ではなく、０をとる確率が最も高い最上位ビット（Ｒ、Ｇ、Ｂ）と組み合わせるようにしている（図２９）。
【００７１】
また、図３０、図３１は２クロック分の２画素間にわたって、低周波化している。０から１、あるいは１から０への遷移確率を小さくするためには、上位ビットから下位ビット、下位ビットから上位ビットへ並べるようにする。すなわち、図３０のように、１画素分はデータの配列順を下位ビットから上位ビットへ並べた場合、次の１画素分はデータの配列順を上位ビットから下位ビットへ並べる。つまり、１クロック毎に上位ビットと下位ビットの順序を逆転すると、データビット値が０をとる確率が高い上位ビットが１クロック程度連続することにより、データ周波数を１／２クロック周波数程度に下げることが可能である。
【００７２】
９ビットのうち、どの７ビットを切り取るかを説明する。図２３から、原画のビット数が増大するにつれて、それぞれのビットが０をとる確率が原画のビット数が少ない場合に比べて、低くなる。そのため、最下位ビットだけでなく、最下位から２ビットまでのデータも０をとる確率が低下してくる。そのため、最下位ビットと最下位から２ビットのデータビットをシリアルに並べるよりも、別の差動配線対に配列した方が低周波化できる可能性が大きい。また、最下位ビットを別のシリアルデータに移動した場合、それらと組み合わせるデータビットは安定した最上位ビットがよい。そこで、すべてのデータを同じデータ波形にすることも考えて、９ビットのうち中央の７ビット、すなわち、２ビット目から８ビット目（例えば、Ｒ１〜Ｒ７）を切り取り、out0、out1、out3またはout0、out1、out2にＲ、Ｇ、Ｂを３本分並べるようにする。残りの２本のデータ伝送において、図２８、図３０に示すようにout2、またはout3に符号ビットRfugo, Gfugo, Bfugoと制御信号Vsync, Hsync, enableをシリアルに並べ、out4に最下位ビットのＲ０、Ｂ０、Ｇ０と最上位ビットのＲ８、Ｂ８、Ｇ８をシリアルに並べて伝送する。
【００７３】
また、１０ビットのうち、どの７ビットを切り取るかを説明する。図２３から、原画のビット数が増大するにつれて、それぞれのビットが０をとる確率が原画のビット数が少ない場合に比べて、低くなる。そのため、最下位ビットだけでなく、最下位から２ビット目までのデータも０をとる確率が低下してくる。そのため、最下位ビットと最下位から２ビット目のデータビットをシリアルに並べるよりも、別の差動配線対に配列した方が低周波化できる可能性が大きい。また、最下位ビットを別のシリアルデータに移動した場合、それらと組み合わせるデータビットは安定した最上位ビットがよい。そこで、すべてのデータを同じデータ波形にすることも考えて、１０ビットのうち中央の７ビット、すなわち、２ビットから８ビットを切り取り、out0、out1、out2にＲ、Ｇ、Ｂを３本分並べるようにする。残りの２本のデータ伝送において、図２９、図３１に示すようにout3に符号ビットRfugo, Gfugo, Bfugoと最上位ビットＲ９、Ｂ９、Ｇ９をシリアルに並べ、out4に最下位ビットのＲ０、Ｂ０、Ｇ０と最上位から２ビット目のＲ８、Ｂ８、Ｇ８をシリアルに並べて伝送する。
【００７４】
更に、図５本の隣接差動配線対の波形を略等しくし、その後互いのデータビット値を反転することにより、コモンモードノイズの低減を行うことができる。
（第２の実施形態）
液晶モジュール基板内の実装で差動配線対を用いる伝送方式にＲＳＤＳ伝送方式がある。
ＲＳＤＳ伝送方式は、１クロックの立ち上がり、立下りでデータ周波数を読むために、１クロックで２データを伝送することができる。また、データ用の差動配線対も、データビット×３(Ｒ、Ｇ、Ｂ)の半分の本数で伝送する。Ｎ＝Ｋ−Ｍ＝ｋ−２＞０の場合に相当する。
【００７５】
図３２に、７ビットの垂直差分信号と３本の符号ビットを伝送するためのマッピングについて示す。
符号ビットに関して、今まで制御信号と組み合わせていた。 制御信号は基板内では独立して伝送する場合が多いので、符号ビットは最上位ビットと組み合わせる。上記により、最上位ビットは０をとる確率が高く、符号ビットは０をとる確率が低い組み合わせとなる。
【００７６】
図３２に示すように、隣接差動配線対は、ほぼ同じデータビットどうしを組み合わせる場合が多い。そのため、従来のRどうし、Bどうし、Gどうしが隣接する差動配線対ではなく、Ｒ、Ｇ、Ｂの符号ビットと最上位ビットどうし、Ｒ、Ｇ、Ｂの最下位ビットと最上位から２番目に高いビット同士という差動配線対の並べ方の方が、隣接する差動配線対の波形がほぼ等しくなる。
【００７７】
隣接差動配線対を逆相化する際に、パソコン側から伝送するＬＶＤＳ伝送データで既に反転しているデータビットがあるので、それらの反転を戻さないようにして伝送すると、ＩＣ内の回路付加の増大が抑えられる。例えば図２０のデータビットをそのまま、ＲＳＤＳ伝送にする場合、Ｇ０からＧ７は既に反転されているので、Bfugo、Ｂ６、Ｂ１、Ｂ４をデータ反転するのみで、図３２のようにデータビットマッピングが実現できる。
【００７８】
次に、図３３に、８ビットの垂直差分信号と３本の符号ビットを伝送するためのマッピングについて示す。
符号ビットに関して、今まで制御信号か、あるいは最上位ビットと組み合わせていた。垂直差分信号は８ビットと偶数本であるため、垂直差分データどうしの組み合わせで過不足がなくなる。そのため、符号ビットは、符号ビットどうし組み合わせる。この時、符号ビットは０をとる確率が６０％近くになる場合もあるので、そのまま反転せずに伝送するとデータ周波数が低周波となる。
【００７９】
隣接差動配線対を逆相化する際に、パソコン側から伝送するＬＶＤＳ伝送データで既に反転しているデータビットがあるので、それらの反転を戻さないようにして伝送すると、ＩＣ内の回路付加の増大が抑えられる。例えば図２０のデータビットをそのまま、ＲＳＤＳ伝送にする場合、Ｇ０からＧ７は既に反転されているので、Ｂ０、Ｂ７、Ｂ２、Ｂ５をデータ反転するのみで、図３３のようにデータビットマッピングが実現できる。
【００８０】
隣接する差動配線対としては、同じデータビットの方が０をとる確率が高いので、図３３のように、Ｒ、Ｇ、Ｂを交互に配列するようにする。
図３４に、９ビットの垂直差分信号と３本の符号ビットを伝送するためのマッピングについて示す。
符号ビットに関して、今まで制御信号と組み合わせていた。 制御信号は基板内では独立して伝送する場合が多いので、符号ビットは最上位ビットと組み合わせる。上記により、最上位ビットは０をとる確率が高く、符号ビットは０をとる確率が低い組み合わせとなる。
【００８１】
図３４に示すように、隣接差動配線対は、ほぼ同じデータビット同士を組み合わせる場合が多い。そのため、従来のR同士、B同士、G同士が隣接する差動配線対ではなく、Ｒ、Ｇ、Ｂの符号ビットと最上位ビット同士、Ｒ、Ｇ、Ｂの最下位ビットと最上位から２番目に高いビット同士という差動配線対の並べ方の方が、隣接する差動配線対の波形がほぼ等しくなる。
【００８２】
隣接差動配線対を逆相化する際に、パソコン側から伝送するＬＶＤＳ伝送データで既に反転しているデータビットがあるので、それらの反転を戻さないようにして伝送すると、ＩＣ内の回路付加の増大が抑えられる。例えば図２０のデータビットをそのまま、ＲＳＤＳ伝送にする場合、Ｇ０からＧ７は既に反転されているので、Bfugo、Ｂ８、Ｂ１、Ｂ６、Ｂ３、Ｂ４をデータ反転するのみで、図３４のようにデータビットマッピングが実現できる。
【００８３】
３種類の符合ビット(Rfugo,Gfugo,Bfugo)は、文字画像の場合、白から黒に遷移する時、黒から白に遷移する時に、同時に符号が変わる。また、符合ビットは差分画像データビット値と一致しない場合がある。そのため、符合ビットは垂直差分画像データビットと同一のシリアルデータ配線に並べず、制御信号のように低周波信号と組み合わせることにより、シリアル化されたデータ配線の前半、あるいは後半に１をとる確率が多く、シリアル化されたデータ配線の後半、あるいは前半に０をとる確率が多くする。
【００８４】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、上述した各具体例に限定されるものではない。例えば、適用しうる画像表示装置としては、前述の如く液晶表示装置以外にも各種の方式のものを挙げることができる。
【００８５】
また、その画素の配置関係や画素数、あるいは色要素の種類や数についても、前述した具体例には限定されない。すなわち、本発明は各具体例に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能であり、これらすべては本発明の範囲に包含される。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態にかかる画像表示装置の要部を表すブロック図。
【図２】垂直差分変調部の構成を例示するブロック図。
【図３】垂直差分復調部の構成を例示するブロック図。
【図４】本発明の実施形態にかかるシリアル伝送配列群を説明するための概念図。
【図５】差動信号の不揃いが発生した場合の、差動信号路における電磁界の様子を表した模式図。
【図６】組の差動伝送路において、それぞれの差動伝送路の電位が変化したときの電流の流れを表す模式図。
【図７】２本の差動伝送路から発生する電磁界を表す模式図。
【図８】差動伝送路１の信号がＬからＨ、差動伝送路２の信号がＬからＨに変わる場合に、伝送路１−１、伝送路２−２を流れる電流量が伝送路１−２、伝送路２−１を流れる電流量に比べ大きくなることを表す模式図。
【図９】２本の差動伝送路から発生する電磁界が、それぞれの差動伝送路より発生する電磁界の向きは逆相となるため打ち消しあい外部に放射されるＥＭＩは小さくなることを表す模式図。
【図１０】自然画像Aの階調別ヒストグラム
【図１１】文字画像の階調別ヒストグラム
【図１２】自然画像Aの垂直差分処理後のデータビットごとの０をとる確率
【図１３】自然画像Bの垂直差分処理後のデータビットごとの０をとる確率
【図１４】自然画像Cの垂直差分処理後のデータビットごとの０をとる確率
【図１５】文字画像の垂直差分処理後のデータビットごとの０をとる確率
【図１６】作業画面の垂直差分処理後のデータビットごとの０をとる確率
【図１７】垂直差分画像の色別の輝度を説明する図
【図１８】文字画像原画と自然画像原画を表示した時に液晶モニタからの３Ｍ法による垂直成分の放射強度。
【図１９】本発明の実施形態における手順を説明する図。
【図２０】Ｎ＝０の場合の７列のシリアルデータに７ビットの垂直差分画像データを配列するデータマッピングと階調によるデータ波形の模式図。
【図２１】Ｎ＝０の場合の２クロックにおける７列のシリアルデータに７ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２２】文字画像における原画と垂直差分画像と最適データマッピングを施した画像を表示した時に液晶モニタからの３Ｍ法による垂直成分の放射強度。
【図２３】自然画像Bにおいて、8bit原画と7bit原画の垂直差分処理後のデータビットごとの０をとる確率を示した模式図。
【図２４】Ｎ＜０の場合の７列のシリアルデータに５ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２５】Ｎ＜０の場合の７列のシリアルデータに６ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２６】Ｎ＜０の場合の２クロックにおける７列のシリアルデータに６ビットの垂直差分画像データを配列するデータマッピング例
【図２７】Ｎ＞０の場合の７列のシリアルデータに９ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２８】Ｎ＞０の場合の７列のシリアルデータに９ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２９】Ｎ＞０の場合の７列のシリアルデータに１０ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３０】Ｎ＞０の場合の２クロックにおける７列のシリアルデータに９ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３１】Ｎ＞０の場合の２クロックにおける７列のシリアルデータに１０ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３２】Ｎ＞０の場合の２列のシリアルデータに７ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３３】Ｎ＞０の場合の２列のシリアルデータに８ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３４】Ｎ＞０の場合の２列のシリアルデータに９ビットの垂直差分画像データを配列するデータマッピングの模式図。
【符号の説明】
【００８７】
１ Ｍ列のシリアルデータ
２ Ｌ本の差動運線路対
３ 格納されるデータビット数
１０ グラフィックコントローラ
１２ 垂直差分変調部
１２Ａ ラインメモリー
１２Ｂ 差分回路
１４ 差動信号変調部
１６ 差動信号復調部
１８ 垂直差分復調部
１８Ａ ラインメモリー
１８Ｂ 加算回路
２０ 信号線駆動回路
５０ デジタル画像データ
５２ 垂直差分デジタルデータ
５４ シリアル差動信号
５６ 垂直差分デジタルデータ
５８ デジタル画像データ
【技術分野】
【０００１】
本発明は、画像表示装置に関し、不要放射ノイズの低減対策を施した変調装置及び画像表示装置に関する。
【背景技術】
【０００２】
液晶ディスプレイ（Liquid crystal display :ＬCD）やＬＥＤディスプレイ、プラズマディスプレイ（Plasma Display Panel：ＰＤＰ）、電界効果型表示装置（Field Emission Display：ＦＥＤ） 、ＥＬ( Electro Luminescent） ディスプレイなどの画像表示装置は、マトリックス状に配置された画素と、これら画素に画像信号を供給するための信号線駆動回路と、この信号線駆動回路に画像データを伝送するための回路基板とを備えている。デジタル化された画像データはこの回路基板上を伝送されて、信号線駆動回路に入力される。
【０００３】
一般に、信号線駆動回路に入力されるデジタル画像データは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの色要素に対応する各画素に供給されるデータであり、これらのデータはパラレルに伝送される。すなわち、各色要素の階調が８ビットであれば、８ビット×３ ＝ ２ ４ ビットのデジタル画像データが伝送される。
【０００４】
近年、画像表示装置の大画面化、高精細化が進められ、それに伴って、上述のような画像
表示装置の回路基板上の伝送路を伝送される画像データの周波数も非常に高くなってきて
いる。このように周波数の高いデジタルデータが伝送される場合、Electro Magnetic Interference(ＥＭＩ)と呼ばれる電磁ノイズが生ずる場合があり、ＥＭＩを低減する必要が高まってきている。
【０００５】
ＥＭＩを低減する方法としては、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）やＴＭＤＳ（Transition Minimized Differential Signaling）や ＲＳＤＳ（Reduced Swing Differential Signaling）といった差分データ伝送方式が提案されている。
【０００６】
しかし、近年、液晶ディスプレイなどの画像表示装置の高精細化が進み、ＬＶＤＳのように小振幅差動信号に変換しても、その伝送路から発生するＥＭＩが問題となりつつある。この問題を解決する方法の一つとして、比較的低規模な回路構成でＥＭＩを低減する伝送方式である「垂直差分伝送方式」がある（特許文献１、２を参照）。
【特許文献１】特許第３６４５５１４号公報
【特許文献２】特許第３８４０１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、画像信号の階調は、26=64階調、28=256階調、210=1024階調などますます階調が増加しつつある。また、差動信号を伝送するデータ伝送方式もＬＶＤＳデータだけでなく、TＭDS、ＲＳＤＳ、Display Port と多岐にわたっている。従来方式は、複数本の差動配線で、１クロックで複数本のシリアルデータ配線にデータビット情報を配列することにより、伝送する。しかし、任意の伝送配列、任意の階調を持つ画像データに垂直差分処理を施し、データビットマッピングする時の最適な配列方法はわかっていなかった。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、画像データをシリアルの差動信号として伝送する際に、ビット数、シリアルデータ数によらず、差動伝送路より発生するＥＭＩを低減することが可能となる変調装置、復調装置及び画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一実施形態にかかる変調装置は、デジタル画像データから、差分デジタルデータに変調する差分変調部と、前記差分デジタルデータをシリアル信号に変換する差動信号変調部とを備え、前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データとを含み、前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号を変調する期間の前半もしくは後半に変調し、その１画素分の前記差分絶対値データの最上位ビットのデータをその１画素分のシリアル信号を変調する期間の後半もしくは前半に変調することを特徴とする。
【００１０】
また、本発明の一実施形態にかかる変調装置は、デジタル画像データから、差分デジタルデータに変調する差分変調部と、前記差分デジタルデータをシリアル信号に変換する差動信号変調部とを備え、前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データと、少なくとも１ビットの制御データを含み、前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号に変調する期間の前半もしくは後半に変調し、その１画素分の制御データをその１画素分のシリアル信号に変調する期間の後半もしくは前半に変調することを特徴とする。
【００１１】
更に、本発明の一実施形態にかかる画像表示装置は、デジタル画像データから、差分デジタルデータに変調する差分変調部と、前記差分デジタルデータをシリアル信号に変換する差動信号変調部と、前記シリアル信号を伝送する１対以上の差動信号伝送路と、前記差動信号伝送路を介して伝送された前記シリアル信号を前記差分デジタルデータに復調する差動信号復調部と、前記差動信号復調部により復調された前記差分デジタルデータからデジタル画像データに復調する差分復調部と、前記差分復調部で復調された前記デジタル画像データを入力して画像を表示する画像表示部とを備え、前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データとを含み、前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号を変調する期間の前半もしくは後半に変調し、その１画素分の前記差分絶対値データの最上位ビットのデータをその１画素分のシリアル信号を変調する期間の後半もしくは前半に変調することを特徴とする。
【００１２】
更に、本発明の一実施形態にかかる画像表示装置は、デジタル画像データから、差分デジタルデータに変調する差分変調部と、前記差分デジタルデータをシリアル信号に変換する差動信号変調部と、前記シリアル信号を伝送する１対以上の差動信号伝送路と、前記差動信号伝送路を介して伝送された前記シリアル信号を前記差分デジタルデータに復調する差動信号復調部と、前記差動信号復調部により復調された前記差分デジタルデータからデジタル画像データに復調する差分復調部と、前記差分復調部で復調された前記デジタル画像データを入力して画像を表示する画像表示部とを備え、前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データと、少なくとも１ビットの制御データを含み、前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号に変調する期間の前半もしくは後半に変調し、その１画素分の制御データをその１画素分のシリアル信号に変調する期間の後半もしくは前半に変調することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画像データをシリアルの差動信号として伝送する際に、ビット数、シリアルデータ数によらず、差動伝送路より発生するＥＭＩを低減することが可能となる。その結果、ＥＭＩを抑制しつつ高い画素密度でコンパクトな画像表示装置を実現できる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる画像表示装置の要部を表すブロック図である。すなわち、同図は、本発明を液晶表示装置に適用した場合の具体例を表す。
グラフィックスコントローラ１０より出力されたデジタル画像データ５０は、垂直差分変調部１２によりデジタルの垂直差分デジタルデータ５２に変調され、変調された垂直差分デジタルデータ５２は、差動信号変調部１４によりシリアルの差動信号５４に変換される。差動信号変調部１４によりシリアル差動信号に変換されたシリアル差動信号５４は、例えば、４対の差動信号伝送路によって、差動信号復調部１６に入力される。この時に、別途設けられた１対の差動信号伝送路によってクロック信号も差動信号復調部１６に伝送される。
【００１５】
差動信号復調部１６では、入力されたシリアル差動信号５４を垂直差分デジタルデータ５６に復調して垂直差分復調部１８に出力する。垂直差分復調部１８は、垂直差分デジタルデータ５６をデジタル画像データ５８に復調する。復調されたデジタル画像データ５８は、液晶表示部の信号線駆動回路２０に入力され、液晶表示部に画像が表示される。
【００１６】
次に、各部の動作を説明する。
図２は、垂直差分変調部１２の構成を例示するブロック図である。すなわち、入力された画像データ５０は、ラインメモリー１２Ａと差分回路１２Ｂとに入力される。ラインメモリー１２Ａでは、入力された画像データ５０を一旦保持し、所定の期間遅延させた後、差分回路１２Ｂに保持した画像データ５０（以下、「前画像データ」と呼ぶ）を出力する。本実施形態では、ラインメモリー１２Ａにより１水平走査期間遅延させて画像データを出力する。差分回路１２Ｂでは、画像データと前画像データとの排他的論理和の演算を行い差分データ５２を出力する。
【００１７】
画像データ５０がｎビットで表されている場合、差分データ５２は、符号ビットが１ビット必要となるため、（ｎ＋１）ビットのデータとなる。なお、図１に表した具体例においては、垂直差分変調部１２をグラフィックコントローラ１０と分けて設けているが、垂直差分変調部１２における処理は簡単なものであり、グラフィックコントローラ１０の内部に組み込むことも容易である。
【００１８】
図３は、垂直差分復調部１８の構成を例示するブロック図である。すなわち、入力された差分データ５６とラインメモリー１８Ａに保持された前画像データは、加算回路１８Ｂに入力される。加算回路１８Ｂでは、差分データと前画像データとの排他的論理和の演算を行い、画像データ５８を出力する。出力された画像データ５８は、ラインメモリー１８Ａに入力されて１水平走査期間保持した後、前画像データとして上記のように加算回路１８Ｂに入力される。なお、図１に表した具体例においては、液晶表示装置の信号線駆動回路２０と垂直差分復調部１８とを分けて設けているが、垂直差分復調部１８における処理も簡単なものであるので、信号線駆動回路２０の内部に組み込むことも容易である。
【００１９】
一方、差動信号変調部１４は、パラレルデジタル信号の画像データ５２をシリアルの小振幅差動信号５４に変調する。一般に、ＬＶＤＳやＴＭＤＳ、ＧＶＩＦ（Gigabit Video Interface）等が使われる。同様に差動信号復調部１６は、伝送されたシリアルの小振幅差動信号５４をパラレルデジタル信号の画像データ５６に復調するものである。
【００２０】
図４は、差動信号変調部１４から差動信号復調部１６へのシリアル信号の伝送を説明するための概念図である。シリアル信号伝送路は、Ｌ対の差動伝送路と１対のクロック伝送路とを有する。つまり、シリアル差動信号５４は、１対のクロック伝送路とＬ対の差動伝送路により伝送される。
【００２１】
シリアル伝送配列群５４は画像階調データを２進数データとして変換したｋ桁の階調ビットデータをＬ対の差動伝送路で１クロック内にＭ列のシリアルデータとして伝送する信号を表している。例えば、１〜Ｍ列のシリアルデータのうち任意のｐ列目、１〜Ｌ本の差動伝送路対のうち任意のｒ本目の画像階調データＧｑを配列している。ここで、Ｒ、Ｇ、Ｂはそれぞれ赤、緑、青を表し、ｑはｋ桁の階調ビットデータのうち任意のｑ桁目を表している。
【００２２】
図４について詳しく説明する。
ｐ列、ｒ本目のデータ配列がGqとなっている。これは、緑のｑビットのデータ値が配列されることを示している。前記緑はR（赤）、B（青）でも構わない。図４で示したいことは、同一差動配線対（ｒ本目、図４で水平方向）において、左が常に、右の配列よりもビット数が低いか同等であることを示している。垂直差分データビット値は、ビット順位を低い方向から高い方向へ、あるいは高い方向から低い方向へ並べることにより、データビット値の０→１、１→０の遷移確率を小さくできる。水平方向の色に関しては、同一の方がビット値どうしの相関が強くなるため、先ほどの遷移確率がより小さくなり望ましいが、必ずしも同一でなくても遷移確率を小さくすることができる。次に、図４で示したいことは、同一列（ｐ番目、図４で垂直方向）において、隣接差動配線対のビット配列のビット数が±１か同等であることが望ましい。垂直差分データビット値は、色によるデータビット値の差異が原画に比べて小さい、すなわち、赤、青、緑も同一データビットで、同じ値をとりやすいので、隣接差動配線対のビット数を合わせることにより、隣接差動配線対の波形を同一にすることができる。そして、最終的に、隣接差動配線対どうしをビット値を反転することにより、隣接差動配線どうしの波形を逆相にすることができる。
【００２３】
まず、差動配線の隣接データビット反転によるＥＭＩ低減効果について述べる。差動伝送は、電源面、グラウンド面の影響が小さいが、波形の立ち上がり、立下りのアンバランス、インピーダンス不連続部によりコモンモード伝送を意図せず含む場合がある。このコモンモード電流が、電源、グラウンド面に流れこんだ時に大きな放射強度を引き起こすことを説明する。
【００２４】
図５は、差動信号の不揃いが発生した場合の、差動信号路における電磁界の様子を表した模式図である。すなわち、図５は、差動信号の電位が変化した時に差動伝送路から放射される電磁界を表し、紙面手前から奥へと電流が流れる伝送路から放射される電磁界を破線で、紙面奥から手前へと電流が流れる伝送路から放射される電磁界を一点鎖線で、それぞれの大きさを矢印の長さにより表している。
【００２５】
理想的な差動信号では、図５（ａ）に表したように２本の差動伝送路を流れる電流の大きさは等しく、そのため、２本の差動伝送路から放射される電磁界は大きさが等しく、逆相となるため、電磁界は閉じた状態となり、外部への放射は非常に小さくなる。
【００２６】
しかし、差動信号の立上がりと立下りの遷移時間が異なっている場合は、図５（ｂ）に表したように、２本の差動伝送路を流れる電流の大きさが異なり、そのためそれぞれの伝送路から発生する電磁界は打ち消し合うことができず、その結果、２本の差動伝送路からは、図５（ｂ）の実線で示すような電磁界が発生することになる。
【００２７】
図６は、２組の差動伝送路において、それぞれの差動伝送路の電位が変化したときの電流の流れを表す模式図である。２組の差動伝送路１、２の中で、伝送路１−１及び伝送路２−２の「Ｈ（１）」、「Ｌ（０）」が復調される信号のＨ、Ｌを示し、伝送路１−２及び伝送路２−２は、それぞれ伝送路１−１及び伝送路２−２の差動信号が伝送される。差動伝送路１と差動伝送路２の信号が共にＬからＨに変わるとき、差動信号の「不揃い」のため、伝送路中を流れる電流は図６のように、１−１と１−２、２−１と２−２で大きさが異なる。すなわち、信号のＬからＨへの遷移時間は短いため、流れる電流量は小さく、ＨからＬへの遷移時間は長いため、流れる電流量は大きくなる。
【００２８】
図７は、このような２本の差動伝送路から発生する電磁界を表す模式図である。それぞれの差動伝送路より発生する電磁界の向きは同じであるため、電磁界を強めあって外部にＥＭＩとして放射されることになる。
【００２９】
一方、差動伝送路１の信号がＬからＨ、差動伝送路２の信号がＬからＨに変わる場合は、図８に表したように、伝送路１−１、伝送路２−２を流れる電流量が伝送路１−２、伝送路２−１を流れる電流量に比べ大きくなる。このような２本の差動伝送路から発生する電磁界は、図９に表したように、それぞれの差動伝送路より発生する電磁界の向きは逆相となるため打ち消しあい外部に放射されるＥＭＩは小さくなる。
【００３０】
本実施形態に基づいて垂直差分絶対値データを伝送する場合、上述したように、隣接する差動伝送路を伝送される垂直差分絶対値データが同時にＬからＨもしくはＨからＬになる確率は画像データをそのまま伝送する場合に比べ小さくなる。そのため、隣接する差動伝送路より発生する電磁界を強めあう状態の発生確率は低下し、よって外部に放射されるＥＭＩを低減することができる。
【００３１】
次に、垂直差分信号の問題点と解決方法について述べる。
垂直差分信号の場合、符号ビットRed(R),Green(G),BＬue(B)が追加されるため、通常の画像信号と同数のデータ本数でデータを送付しようとすると、ｋビットのデータを(k-1)ビットに下げなければならず、色再現性が若干劣化する。そのため、次の２種類の対策がある。
【００３２】
Timing Controller、液晶ドライバの設計変更により、符号データビット用の信号線を３本追加し、垂直差分データ本数は、あるいは階調数はｋビットのまま伝送する。もしくは、送信IC部（ＬＶＤＳ用送信IC、Timing Controller）からの出力信号において、制御信号であるVsync,Hsync,EnabＬeをVsyncのみ、あるいはVsync、Hsyncのみの伝送とし、Hsync 、あるいはHsync,EnabＬeを受信IC（ＬＶＤＳ用受信IC、液晶ドライバ）でデータ信号、クロック信号によって発生させる。この方法では、データ本数が増加せず、かつ、階調劣化も起こさない。
【００３３】
本実施形態のＥＭＩ低減の手順は次の３項目である。
（１）データ波形の低周波化する。
（２）データ波形をほぼ同一の波形にする。
（３）隣接データ波形を反転する。
垂直差分処理により、ビット数、画像の種類によらず、ＥＭＩを低減させるためには、垂直差分画像の特徴を抽出する必要がある。
［画像の種類］
まず、垂直差分処理する前の画像で典型的な２種類の画像について、階調別ヒストグラムを示す。ひとつは文字画像で、もうひとつは自然画像である。本実施形態では、自然画像とは実写画像だけではなく、ＣＧ画像、アニメーション画像などさまざまな絵に関する画像を含む。
【００３４】
図１０に、自然画像の階調によるヒストグラムについて示す。階調は幅広い値をとり、Ｒ、Ｇ、Ｂの階調の頻度もそれぞれ異なる。
図１１は文字画像の階調によるヒストグラムについて示す。階調は白(0)と黒（255:8bit 画像データ)のみで、Ｒ、Ｇ、Ｂが同一画素ではほぼ同じ値をとる。
【００３５】
図１０のような自然画像、図１１のような文字画像に関して、垂直差分処理を行うことによって、どのような画像データになるか説明する。デジタル伝送系で画像信号の階調を２進法で表わしたデータビットとして伝送する系について述べる。また、垂直差分画像は、画像の垂直方向に相関がある、すなわち画像が似ているため、差分はほとんど０に近い値となる。そこで、それぞれのデータビットが０をとる確率について、画像の種類ごとに調べる。
【００３６】
垂直差分画像のデータビットごとの０をとる確率を図１２〜図１６に示す。
図１２は空間周波数が低い自然画像Ａについて示し、図１０の自然画像を垂直差分画像に変換し、垂直差分画像のデータビット毎の０をとる確率を示したものである。図１３は空間周波数が中程度の自然画像Ｂについて示し、図１４は空間周波数が高い自然画像Ｃについて示したものである。図１５は空間周波数が高い文字画像について示し、図１１の文字画像を垂直差分画像に変換し、垂直差分画像のデータビット毎の０をとる確率を示したものである。図１６は空間周波数が高い表計算、文章作成する作業画面について示したものである。
【００３７】
図１２から図１６のヒストグラムより、画像の種類によらない共通項を求める。
（Ａ１）垂直差分画像において、上位ビットは下位ビットより０をとる確率が多いか同等である。
（Ａ２）符号ビットは垂直差分画像の最下位（０）ビットよりも０をとる確率が高いが、最下位から２番目のビットよりも、０をとる確率が低い。
（Ａ３）同一画像において、任意の垂直差分画像のデータビットが０をとる確率は、色別による差は小さい。
（Ａ１）の理由は、一般的な自然画像、文字画像の両者とも、画像データは垂直方向に相関があるため、差分階調数は０、あるいは小さい数をとる確率が高いためである。
【００３８】
（Ａ２）の理由は、符号ビットのデータ値のとりうる値を考えることによって得られる。符号ビットは、差分データが正、あるいは０の場合は０とし、差分データが負の場合は１としている。すなわち、差分が生じた時に常に、符号ビットが１となるのではない。また、最下位ビットも差分が生じた時に常に１となるわけではないが、０をとる確率はデータビットの中では最も大きい。そのため、最下位ビットが０をとる確率は、差分データが０をとる確率よりも少ない。
【００３９】
（Ａ３）の理由は、図１７を用いて説明する。図１７に、原画での同一物体部での垂直方向（ｎ−１）番目の任意の画素、（ｎ）番目の任意の画素、前記２画素の差分画像について、Ｒ、Ｇ、Ｂ別輝度を示す。自然画像、文字画像とも、隣接画素の色の相関は、同じ物体、同一模様である限り高い。特に、自然画像は光の当たる位置や影になる部分で、徐々に輝度が暗くなったり、明るくなったりする。同一物体に関しては、この現象により、すべての色に関して、階調が上がる方向か階調が下がる方向かどちらか一方にそろう場合の頻度が高い。逆に言うと、同一物体、同一模様において、ある色は輝度が増加し、ある色は輝度が低下することは頻度が少ない。そのため、垂直差分画像の輝度は、Ｒ、Ｇ、Ｂの値が同一になる可能性が高い。
【００４０】
図１８に、高精細モニタからの自然画像原画と文字画像原画のＥＭＩ測定結果を示す。文字画像の方が自然画像より放射が高い。文字画像の場合、Ｒ、Ｇ、Ｂすべてのデータビットが一画素ごとに同時に遷移し位相がそろっており、ＬＶＤＳ伝送部のようなシリアルデータ部でノイズが生じた場合、ＥＭＩが強めあうためである。さらに、文字画像の場合、空間周波数が高いため、データのＯＮ、ＯＦＦの回数が増加するため、データ周波数が比較的高い。
【００４１】
次に、垂直差分処理後の文字画像のデータビットの特徴を以下に示す。白黒の文字画像の場合は次の３パターンの画像のみが出現する。
任意の画素Ａ（（ｎ）ｔｈ Ｌｉｎｅ←（ｎ−１）ｔｈ Ｌｉｎｅが白→白、黒→黒）
(Rfugo, R6, R5 R4, R3 R2, R1, R0)=(0,0,0,0,0,0,0,0)
(Gfugo, G6, G5 G4, G3 G2, G1, G0)=(0,0,0,0,0,0,0,0)
(Bfugo, B6, B5 B4, B3 B2, B1, B0)=(0,0,0,0,0,0,0,0)
任意の画素Ｂ（（ｎ）ｔｈ Ｌｉｎｅ←（ｎ−１）ｔｈ Ｌｉｎｅが白→黒）
(Rfugo, R6, R5 R4, R3 R2, R1, R0)= (1,1,1,1,1,1,1,1)
(Gfugo, G6, G5 G4, G3 G2, G1, G0)= (1,1,1,1,1,1,1,1)
(Bfugo, B6, B5 B4, B3 B2, B1, B0)= (1,1,1,1,1,1,1,1)
任意の画素Ｃ（（ｎ）ｔｈ Ｌｉｎｅ←（ｎ−１）ｔｈ Ｌｉｎｅが黒→白）
(Rfugo, R6, R5 R4, R3 R2, R1, R0)= (0,1,1,1,1,1,1,1)
(Gfugo, G6, G5 G4, G3 G2, G1, G0)= (0,1,1,1,1,1,1,1)
(Bfugo, B6, B5 B4, B3 B2, B1, B0)= (0,1,1,1,1,1,1,1)
まず、文字画像の場合、垂直差分画像にするとデータ周波数が下がることを説明する。図１１は文字画像の階調別ヒストグラムであるが、０をとる確率が低く、１５%程度である。図１５に垂直差分処理後の階調ビット順位に対するデータビットごとの０を取る確率を示すが、９２％に増大する。これにより、平均的なデータ周波数は低くなる。ＥＭＩではデジタルデータ信号の高調波成分による不要放射磁界ノイズが問題になる場合が多い。そこで、データ周波数が低周波化すると、コモンモード電流による電磁界放射強度は周波数に比例するため、放射も低減する。
【００４２】
また、文字画像の符号ビットの特徴について記す。上記より、垂直差分データは画素Ａ、Ｂ、Ｃにおいて、すべてのデータビットが同じ値をとる。一方、符号ビットは、任意の画素Ｃでは、垂直差分画像データと符号ビットデータが異なるビット値をとる。また、符号ビットも、最下位ビットも０をとる確率が他のビットに比べて０．５に近い。そのため、符号ビットと最下位ビットを並べると０→１、１→０の遷移確率が多くなる。そこで、シリアル伝送データの周波数を低周波化するためには、符号ビットを垂直差分の画像ビットと異なるシリアルデータ配線に配列するようにするとよい。
【００４３】
さらに、上記より、文字画像の場合は、垂直差分データ画像はビット数によらず、ほぼ同じ値をとる。そのため、ビット並び替え順を変化させても、データ周波数は変化しない。一方、自然画像は、データビットが上位ビットほど０をとる確率が高くなる。そこで、データビット順は自然画像のデータのデータ周波数を低減するように決めても、文字画像のＥＭＩ低減効果が変化することはない。
【００４４】
図１９（１）（自然画像及び文字画像）に、ｋビットの画像信号を、図４に示すような複数本のＭ列のシリアルデータを格納する差動配線対で伝送する場合のデータビットの最適マッピング方法を示す。クロック信号はデータ信号と並行に送信する。上位ビットは桁数が大きい値で、例えば８ビットの階調データの場合、最上位ビットはＭＳＢ（the Ｍost Significant Bit）ともいうが、（Ｒ７）、（Ｇ７）、（Ｂ７）と表す。下位ビットは桁数が小さい部分で、８ビットの階調データの場合、最下位ビットはＬＳＢ（the Ｌeast Significant Bit）ともいうが、（Ｒ０）、（Ｇ０）、（Ｂ０）と表す。
【００４５】
以下に最適マッピングの方法について説明する。
（Ｂ１）１画素内伝送シリアルデータ数：Ｍ列
（Ｂ２）ディスプレイがハードウェア上で表現可能な画像階調ビット数：ｋ桁
（Ｂ３）符号ビット：Ｒ、Ｇ、Ｂ一個ずつ
（Ｂ４）伝送データ過不足数：Ｎ＝Ｋ−Ｍ
のとき、伝送データ過不足数Ｎを以下（Ｃ１）〜（Ｃ２）の３つのパターンに分けて説明する。
（Ｃ１）Ｎ＜０
（Ｃ２）Ｎ＝０
（Ｃ３）Ｎ＞０
まず、最も単純なケースである（Ｃ２）の場合について説明する。
［（Ｃ２）：Ｎ＝０］
Ｒ、Ｇ、Ｂそれぞれに関して、７ビットの垂直差分画像データと符号ビットを４本のシリアルデータでＬＶＤＳデータ転送する場合について説明する。図１９（ｂ−１）、（ｂ−２）に、Ｍ列のシリアルデータを格納するＬ本の差動配線対とＲ、Ｇ、Ｂそれぞれｋ個の垂直差分画像のデータビットを示す。垂直差分画像を曲線で結んでいる理由は、それぞれのデータビットが０をとる確率を示しており、左側に行くほど下位ビット、右側が上位ビットを示す。実際のデータビットがとる値は０か１のデジタル画像であるため、ビット値が下側にいくほど、１をとる確率が高くなっていくことを示す。
【００４６】
そこで、ＥＭＩ低減を行うための手順である（１）で示したように、データ周波数を低周波化することについて説明する。
図２０に、階調が１０進法で１、２、３、４、５の場合のシリアルデータの波形を示す。階調が大きくなればなるほど、シリアルデータ化した時に、データが０から１、あるいは１から０に遷移する回数が多くなる。また、垂直差分画像データでは階調が小さいほど、頻度が高くなるので、下位ビットから上位ビットへ並べることにより、データが０から１、あるいは１から０へ遷移する回数が少なく抑えられる。図２０のマッピングで網掛けしてある部分は、遷移確率が少ないデータで、安定して、１あるいは０をとるデータである。ここで、デルタは反転を表している。
【００４７】
また、隣接する差動配線対の波形を同じにするためには、図２０のように隣接するデータ配線のビット数を等しくするようにするとよい。例えば、垂直差分画像の場合、同一ビットのデータ値は色を変化させても同一の値をとる確率が高いので、隣接データ配列には同じビット値、あるいは少なくとも１ビット差のデータビット値を配列するとよい。
【００４８】
また、１クロック分のシリアルデータ１画素伝送する場合、１クロック内で遷移回数を少なくすることにより、低周波化できる。一方、２クロック分の２画素間にわたって、低周波化することを試みる。すなわち、図２１のように、１画素分はデータの配列順を下位ビットから上位ビットへ並べた場合、次の１画素分はデータの配列順を上位ビットから下位ビットへ並べる。つまり、１クロック毎に上位ビットと下位ビットの順序を逆転すると、データビット値が０をとる確率が高い上位ビットが１クロック程度連続することにより、データ周波数を１／２クロック周波数程度に下げることが可能である。
【００４９】
符号ビットは、先にも述べたように、文字画像の場合、垂直差分ビットデータと異なる差動配線対に配列した方がよい。その場合、符号ビットRfugo, Gfugo, Bfugoは、データビット値の０をとる確率は、最下位ビットと最下位ビットから２番目の間となる。（図１２〜図１６）。そのため、ほぼ一定のデータビット値をとる制御信号、あるいは、最上位ビットと組み合わせるとよい。そして、Ｒ、Ｇ、Ｂの符号ビットを、シリアル信号の前半、あるいは後半に置き、制御信号をシリアル信号の後半、あるいは前半におくことにより、他の垂直差分画像の差動配線対のように、０から１への遷移確率が一回となる確率が多くなり、波形が垂直差分画像のデータ列と類似の波形を持つことができる。
【００５０】
符号ビット、制御信号を考えると差動配線対の両側で、データビットの値を同一か、あるいは１ビット以内でずらすことは困難な場合がある。その場合は、片側の差動配線対のみ、同一ビット、あるいは１ビット以内で合致させるようにする。
【００５１】
図２２に、文字画像における原画と、図２１のマッピングでout2、out3を入れ替えて、かつ、制御信号において、１クロック目と２クロック目は同一位置にした、実験上条件で、それぞれ、隣接差動配線対のデータビットを反転した場合の垂直差分画像について、それぞれを表示した時に液晶モニタからの３ｍ法による垂直成分の放射強度を示す。垂直差分画像とデータマッピングを行うことにより、１００ＭＨzから３００ＭＨzの放射強度が８ｄB程度低減していることがわかる。本実施の形態に示す垂直差分画像とデータマッピングの最適化が有効であることがわかる。
【００５２】
次に、複数の階調ビットに対応するため、８ビットの自然画像Ｂと７ビットの自然画像Bに関して、垂直差分処理後の画像データビット値を比較する。
（Ｄ１）8 bit自然画像原画→7 bit垂直差分画像＋符号ビット
（Ｄ２）8 bit自然画像原画→7 bit自然画像原画（最下位ビット切捨て）→6 bit垂直差分画像＋符号ビット
図２３に結果を示す。横軸は最下位ビットを０、最上位ビットが１となるように規格化している。また、縦軸はデータビットが０をとる確率である。図２３において、８ビットの場合の垂直差分画像データビットに比べて、７ビットの垂直差分画像データビットの０をとる確率はすべて増加していることがわかる。垂直方向の差分をとると、垂直方向画像データの最下位ビットが丸められことに等しいので、その値が０になる頻度が、原画のビット数を少なくする以前より多くなると考えられる。８ビット原画の画像よりも、７ビット原画の画像の方が、すべてのデータビットにおいて、０をとる確率が多くなるといえる。図２３から階調数を下げても、垂直差分画像の特徴である（Ａ１）〜（Ａ３）はすべて満たしているため、N＜０、N＞０においても（Ａ１）〜（Ａ３）の特徴より、データビットマッピングの最適化を行う。
【００５３】
［（Ｃ１）：Ｎ＜０］
シリアルなデータ配列数Ｍ列と、そのＭ列に比べて、垂直差分画像のｋ個の画像データビットが少ない場合について、図１９（ａ−１）、（ａ−２）を用いて最適なデータビットマッピングを説明する。例として、５ビットの垂直差分画像データとＲ、Ｇ、Ｂの符号ビットを３本の７列のシリアルデータで転送する場合について、手順を示す。
【００５４】
符号ビットをシリアルデータの１本に、Ｒ、Ｇ、Ｂの順番に関係なく、シリアルデータの前半、あるいは後半に配列する。
同一シリアルデータ内の後半、あるいは前半に、制御信号Vsync, Hsync, enableを置く。この時、制御信号が、１フレーム期間内、ほとんど１で、信号を送る時だけ０になるので、隣接差動配線対の上位ビットと同じ波形になるように、Vsync, Hsync, enableを反転する（図２４）。
【００５５】
また、階調劣化を起こさせないように、符号ビットをそのままで、制御信号をなくした場合について説明する。その場合、符号ビットと組み合わせるデータは、制御信号だけでなく、０をとる確率が最も高い最上位ビット（Ｒ、Ｇ、Ｂ）と組み合わせる（図２５）。
【００５６】
６ビットの場合、ビット数を少なくすると階調劣化が目立つため、制御信号線を少なくして、画像データの符号ビット分を増加するようにした方が好ましい。
５ビットの垂直差分画像データを色と関係なく、下位ビットから上位ビットになるように２本にわける。複数ビット余った場合は、符号ビットを割り当てたシリアルデータ部の中央に配列する。その際、隣接差動配線対のデータビットの値と同じデータビット値を入力する。
【００５７】
また、１クロック分のシリアルデータ１画素伝送する場合、１クロック内で遷移回数を少なくすることにより、低周波化できる。一方、２画素間にわたって、低周波化することを試みる。すなわち、図２６のように、１画素分はデータの配列順を下位ビットから上位ビットへ並べた場合、次の１画素分はデータの配列順を上位ビットから下位ビットへ並べる。つまり、１クロック毎に上位ビットと下位ビットの順序を逆転すると、データビット値が０をとる確率が高い上位ビットが１クロック程度連続することにより、データ周波数を１／２クロック周波数程度に下げることが可能である。隣接差動配線対のデータビットをすべて反転する。３本の信号の場合は、１本目と３本目のデータビットを反転するか、あるいは２本目のデータビットを反転すると更にＥＭＩが低減される。（図２４〜２６）
【００５８】
［（Ｃ３）：Ｎ＞０］
シリアルなデータ配列数Ｍ列と、そのＭ列に比べて、垂直差分画像のｋ個の画像データビットが多い場合について、図１９（ｃ−１）、図１９（ｃ−２）を用いて最適なデータビットマッピングを説明する。
【００５９】
まず、前提条件として、すべてのデータビット列をシリアルデータに配列するためには、データ信号より、１クロックで伝送する配列数が多くなければならない。そのため、以下の式が成り立つ。
【００６０】
ｋ×３＞M×L
上記の式を満たす最小のLを選択すれば、最小本数でデータビットを画像伝送することができる。
次に、過分であるNが奇数である場合と偶数である場合で、若干異なる。すなわち、偶数である場合は過分を別の列に移動する時に、ｋビット画像データの低いほうと、高い方を同数移動できるが、奇数である場合は、過分を別の列に移動する時に、ｋビット画像データの低い方と、高い方を異なる数しか移動できないためである。
【００６１】
（Ｄ１）ｋ−Ｍが偶数
Out０ R(k-M)/2 ,R(k-M)/2+1 ,R(k-M)/2+2, …,R(k+M)/2-1
【００６２】
Out1 G(k-M)/2 ,G(k-M)/2+1 ,G(k-M)/2+2, …,G(k+M)/2-1
Out2 B(k-M)/2 ,B(k-M)/2+1 ,B(k-M)/2+2, …,B(k+M)/2-1
【００６３】
Out3 R0 ,G0 ,B0, …, Rk-1 ,Gk-1 ,Bk-1
…
Out(L-2) R(k-M)/2-1 ,G(k-M)/2-1 ,B(k-M)/2-1, …, R(k+M)/2 , G(k+M)/2 , B(k+M)/2
【００６４】
Out(L-1) Rfugo , Gfugo , Bfugo, …, Vsync,Hsync,Enable
（Ｄ２）ｋ−Ｍが奇数
Out０ R(k-M-1)/2 ,R(k-M-1)/2+1 ,R(k-M-1)/2+2, …,R(k+M-1)/2-1
【００６５】
Out1 G(k-M-1)/2 ,G(k-M-1)/2+1 ,G(k-M-1)/2+2, …,G(k+M-1)/2-1
Out2 B(k-M-1)/2 ,B(k-M-1)/2+1 ,B(k-M-1)/2+2, …,B(k+M-1)/2-1
【００６６】
Out3 R0 ,G0 ,B0, …, Rk-2 ,Gk-2 ,Bk-2
…
Out(L-2) R(k-M)/2-1 ,G(k-M)/2-1 ,B(k-M)/2-1, …, R(k+M-1)/2 , G(k+M-1)/2 , B(k+M-1)/2
【００６７】
Out(L-1) Rfugo , Gfugo , Bfugo, …, Rk-1 ,Gk-1 ,Bk-1
k-Mが奇数の時は、制御信号は符号データビットと組み合わせずに、上記複数本差動配線対のout3からout(L-1)までのデータビット配列の無配列部、すなわち、中央列に配置するか、あるいは別の差動配線対で伝送するとよい。
【００６８】
例として、９ビットの垂直差分画像データとＲ、Ｇ、Ｂの符号ビットを５本で７列のシリアルデータで転送する場合について、手順を示す。
シリアル化されたデータ列においては７列目までしかデータマッピングできない。どのデータビットを他のデータ列に移動するかを説明する。
符号ビットをシリアルデータの１本に、Ｒ、Ｇ、Ｂの順番に関係なく、シリアルデータの前半、あるいは後半に配列する。符号ビットと同一差動配線対のシリアルデータ内の後半、あるいは前半に、制御信号Vsync,Hsync,enableを置く(図２７、図２８)。差動配線対が複数本になると、隣接する差動配線対にどのデータビットマッピングを置くかの組み合わせが多くなるが、隣接するデータビットが等しいか、±１の差となるように置くようにすると、最適マッピングが決まる。
【００６９】
ただし、制御信号に関しては、マッピング位置が決まっている場合があるので、その条件化で最適マッピングをする。例えば、図２７は望ましいマッピングであるが、図２８のように、制御信号の位置に対して柔軟性を持つようにしてもよい。
【００７０】
図２７と図２８において、階調劣化を起こさせないように、符号ビットはそのままで、制御信号を少なくした場合（enableはHsync,data信号から生成できるので、優先順位が低い）について説明する。符号ビットと組み合わせるデータは、制御信号ではなく、０をとる確率が最も高い最上位ビット（Ｒ、Ｇ、Ｂ）と組み合わせるようにしている（図２９）。
【００７１】
また、図３０、図３１は２クロック分の２画素間にわたって、低周波化している。０から１、あるいは１から０への遷移確率を小さくするためには、上位ビットから下位ビット、下位ビットから上位ビットへ並べるようにする。すなわち、図３０のように、１画素分はデータの配列順を下位ビットから上位ビットへ並べた場合、次の１画素分はデータの配列順を上位ビットから下位ビットへ並べる。つまり、１クロック毎に上位ビットと下位ビットの順序を逆転すると、データビット値が０をとる確率が高い上位ビットが１クロック程度連続することにより、データ周波数を１／２クロック周波数程度に下げることが可能である。
【００７２】
９ビットのうち、どの７ビットを切り取るかを説明する。図２３から、原画のビット数が増大するにつれて、それぞれのビットが０をとる確率が原画のビット数が少ない場合に比べて、低くなる。そのため、最下位ビットだけでなく、最下位から２ビットまでのデータも０をとる確率が低下してくる。そのため、最下位ビットと最下位から２ビットのデータビットをシリアルに並べるよりも、別の差動配線対に配列した方が低周波化できる可能性が大きい。また、最下位ビットを別のシリアルデータに移動した場合、それらと組み合わせるデータビットは安定した最上位ビットがよい。そこで、すべてのデータを同じデータ波形にすることも考えて、９ビットのうち中央の７ビット、すなわち、２ビット目から８ビット目（例えば、Ｒ１〜Ｒ７）を切り取り、out0、out1、out3またはout0、out1、out2にＲ、Ｇ、Ｂを３本分並べるようにする。残りの２本のデータ伝送において、図２８、図３０に示すようにout2、またはout3に符号ビットRfugo, Gfugo, Bfugoと制御信号Vsync, Hsync, enableをシリアルに並べ、out4に最下位ビットのＲ０、Ｂ０、Ｇ０と最上位ビットのＲ８、Ｂ８、Ｇ８をシリアルに並べて伝送する。
【００７３】
また、１０ビットのうち、どの７ビットを切り取るかを説明する。図２３から、原画のビット数が増大するにつれて、それぞれのビットが０をとる確率が原画のビット数が少ない場合に比べて、低くなる。そのため、最下位ビットだけでなく、最下位から２ビット目までのデータも０をとる確率が低下してくる。そのため、最下位ビットと最下位から２ビット目のデータビットをシリアルに並べるよりも、別の差動配線対に配列した方が低周波化できる可能性が大きい。また、最下位ビットを別のシリアルデータに移動した場合、それらと組み合わせるデータビットは安定した最上位ビットがよい。そこで、すべてのデータを同じデータ波形にすることも考えて、１０ビットのうち中央の７ビット、すなわち、２ビットから８ビットを切り取り、out0、out1、out2にＲ、Ｇ、Ｂを３本分並べるようにする。残りの２本のデータ伝送において、図２９、図３１に示すようにout3に符号ビットRfugo, Gfugo, Bfugoと最上位ビットＲ９、Ｂ９、Ｇ９をシリアルに並べ、out4に最下位ビットのＲ０、Ｂ０、Ｇ０と最上位から２ビット目のＲ８、Ｂ８、Ｇ８をシリアルに並べて伝送する。
【００７４】
更に、図５本の隣接差動配線対の波形を略等しくし、その後互いのデータビット値を反転することにより、コモンモードノイズの低減を行うことができる。
（第２の実施形態）
液晶モジュール基板内の実装で差動配線対を用いる伝送方式にＲＳＤＳ伝送方式がある。
ＲＳＤＳ伝送方式は、１クロックの立ち上がり、立下りでデータ周波数を読むために、１クロックで２データを伝送することができる。また、データ用の差動配線対も、データビット×３(Ｒ、Ｇ、Ｂ)の半分の本数で伝送する。Ｎ＝Ｋ−Ｍ＝ｋ−２＞０の場合に相当する。
【００７５】
図３２に、７ビットの垂直差分信号と３本の符号ビットを伝送するためのマッピングについて示す。
符号ビットに関して、今まで制御信号と組み合わせていた。 制御信号は基板内では独立して伝送する場合が多いので、符号ビットは最上位ビットと組み合わせる。上記により、最上位ビットは０をとる確率が高く、符号ビットは０をとる確率が低い組み合わせとなる。
【００７６】
図３２に示すように、隣接差動配線対は、ほぼ同じデータビットどうしを組み合わせる場合が多い。そのため、従来のRどうし、Bどうし、Gどうしが隣接する差動配線対ではなく、Ｒ、Ｇ、Ｂの符号ビットと最上位ビットどうし、Ｒ、Ｇ、Ｂの最下位ビットと最上位から２番目に高いビット同士という差動配線対の並べ方の方が、隣接する差動配線対の波形がほぼ等しくなる。
【００７７】
隣接差動配線対を逆相化する際に、パソコン側から伝送するＬＶＤＳ伝送データで既に反転しているデータビットがあるので、それらの反転を戻さないようにして伝送すると、ＩＣ内の回路付加の増大が抑えられる。例えば図２０のデータビットをそのまま、ＲＳＤＳ伝送にする場合、Ｇ０からＧ７は既に反転されているので、Bfugo、Ｂ６、Ｂ１、Ｂ４をデータ反転するのみで、図３２のようにデータビットマッピングが実現できる。
【００７８】
次に、図３３に、８ビットの垂直差分信号と３本の符号ビットを伝送するためのマッピングについて示す。
符号ビットに関して、今まで制御信号か、あるいは最上位ビットと組み合わせていた。垂直差分信号は８ビットと偶数本であるため、垂直差分データどうしの組み合わせで過不足がなくなる。そのため、符号ビットは、符号ビットどうし組み合わせる。この時、符号ビットは０をとる確率が６０％近くになる場合もあるので、そのまま反転せずに伝送するとデータ周波数が低周波となる。
【００７９】
隣接差動配線対を逆相化する際に、パソコン側から伝送するＬＶＤＳ伝送データで既に反転しているデータビットがあるので、それらの反転を戻さないようにして伝送すると、ＩＣ内の回路付加の増大が抑えられる。例えば図２０のデータビットをそのまま、ＲＳＤＳ伝送にする場合、Ｇ０からＧ７は既に反転されているので、Ｂ０、Ｂ７、Ｂ２、Ｂ５をデータ反転するのみで、図３３のようにデータビットマッピングが実現できる。
【００８０】
隣接する差動配線対としては、同じデータビットの方が０をとる確率が高いので、図３３のように、Ｒ、Ｇ、Ｂを交互に配列するようにする。
図３４に、９ビットの垂直差分信号と３本の符号ビットを伝送するためのマッピングについて示す。
符号ビットに関して、今まで制御信号と組み合わせていた。 制御信号は基板内では独立して伝送する場合が多いので、符号ビットは最上位ビットと組み合わせる。上記により、最上位ビットは０をとる確率が高く、符号ビットは０をとる確率が低い組み合わせとなる。
【００８１】
図３４に示すように、隣接差動配線対は、ほぼ同じデータビット同士を組み合わせる場合が多い。そのため、従来のR同士、B同士、G同士が隣接する差動配線対ではなく、Ｒ、Ｇ、Ｂの符号ビットと最上位ビット同士、Ｒ、Ｇ、Ｂの最下位ビットと最上位から２番目に高いビット同士という差動配線対の並べ方の方が、隣接する差動配線対の波形がほぼ等しくなる。
【００８２】
隣接差動配線対を逆相化する際に、パソコン側から伝送するＬＶＤＳ伝送データで既に反転しているデータビットがあるので、それらの反転を戻さないようにして伝送すると、ＩＣ内の回路付加の増大が抑えられる。例えば図２０のデータビットをそのまま、ＲＳＤＳ伝送にする場合、Ｇ０からＧ７は既に反転されているので、Bfugo、Ｂ８、Ｂ１、Ｂ６、Ｂ３、Ｂ４をデータ反転するのみで、図３４のようにデータビットマッピングが実現できる。
【００８３】
３種類の符合ビット(Rfugo,Gfugo,Bfugo)は、文字画像の場合、白から黒に遷移する時、黒から白に遷移する時に、同時に符号が変わる。また、符合ビットは差分画像データビット値と一致しない場合がある。そのため、符合ビットは垂直差分画像データビットと同一のシリアルデータ配線に並べず、制御信号のように低周波信号と組み合わせることにより、シリアル化されたデータ配線の前半、あるいは後半に１をとる確率が多く、シリアル化されたデータ配線の後半、あるいは前半に０をとる確率が多くする。
【００８４】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、上述した各具体例に限定されるものではない。例えば、適用しうる画像表示装置としては、前述の如く液晶表示装置以外にも各種の方式のものを挙げることができる。
【００８５】
また、その画素の配置関係や画素数、あるいは色要素の種類や数についても、前述した具体例には限定されない。すなわち、本発明は各具体例に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能であり、これらすべては本発明の範囲に包含される。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態にかかる画像表示装置の要部を表すブロック図。
【図２】垂直差分変調部の構成を例示するブロック図。
【図３】垂直差分復調部の構成を例示するブロック図。
【図４】本発明の実施形態にかかるシリアル伝送配列群を説明するための概念図。
【図５】差動信号の不揃いが発生した場合の、差動信号路における電磁界の様子を表した模式図。
【図６】組の差動伝送路において、それぞれの差動伝送路の電位が変化したときの電流の流れを表す模式図。
【図７】２本の差動伝送路から発生する電磁界を表す模式図。
【図８】差動伝送路１の信号がＬからＨ、差動伝送路２の信号がＬからＨに変わる場合に、伝送路１−１、伝送路２−２を流れる電流量が伝送路１−２、伝送路２−１を流れる電流量に比べ大きくなることを表す模式図。
【図９】２本の差動伝送路から発生する電磁界が、それぞれの差動伝送路より発生する電磁界の向きは逆相となるため打ち消しあい外部に放射されるＥＭＩは小さくなることを表す模式図。
【図１０】自然画像Aの階調別ヒストグラム
【図１１】文字画像の階調別ヒストグラム
【図１２】自然画像Aの垂直差分処理後のデータビットごとの０をとる確率
【図１３】自然画像Bの垂直差分処理後のデータビットごとの０をとる確率
【図１４】自然画像Cの垂直差分処理後のデータビットごとの０をとる確率
【図１５】文字画像の垂直差分処理後のデータビットごとの０をとる確率
【図１６】作業画面の垂直差分処理後のデータビットごとの０をとる確率
【図１７】垂直差分画像の色別の輝度を説明する図
【図１８】文字画像原画と自然画像原画を表示した時に液晶モニタからの３Ｍ法による垂直成分の放射強度。
【図１９】本発明の実施形態における手順を説明する図。
【図２０】Ｎ＝０の場合の７列のシリアルデータに７ビットの垂直差分画像データを配列するデータマッピングと階調によるデータ波形の模式図。
【図２１】Ｎ＝０の場合の２クロックにおける７列のシリアルデータに７ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２２】文字画像における原画と垂直差分画像と最適データマッピングを施した画像を表示した時に液晶モニタからの３Ｍ法による垂直成分の放射強度。
【図２３】自然画像Bにおいて、8bit原画と7bit原画の垂直差分処理後のデータビットごとの０をとる確率を示した模式図。
【図２４】Ｎ＜０の場合の７列のシリアルデータに５ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２５】Ｎ＜０の場合の７列のシリアルデータに６ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２６】Ｎ＜０の場合の２クロックにおける７列のシリアルデータに６ビットの垂直差分画像データを配列するデータマッピング例
【図２７】Ｎ＞０の場合の７列のシリアルデータに９ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２８】Ｎ＞０の場合の７列のシリアルデータに９ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図２９】Ｎ＞０の場合の７列のシリアルデータに１０ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３０】Ｎ＞０の場合の２クロックにおける７列のシリアルデータに９ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３１】Ｎ＞０の場合の２クロックにおける７列のシリアルデータに１０ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３２】Ｎ＞０の場合の２列のシリアルデータに７ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３３】Ｎ＞０の場合の２列のシリアルデータに８ビットの垂直差分画像データを配列するデータマッピングの模式図。
【図３４】Ｎ＞０の場合の２列のシリアルデータに９ビットの垂直差分画像データを配列するデータマッピングの模式図。
【符号の説明】
【００８７】
１ Ｍ列のシリアルデータ
２ Ｌ本の差動運線路対
３ 格納されるデータビット数
１０ グラフィックコントローラ
１２ 垂直差分変調部
１２Ａ ラインメモリー
１２Ｂ 差分回路
１４ 差動信号変調部
１６ 差動信号復調部
１８ 垂直差分復調部
１８Ａ ラインメモリー
１８Ｂ 加算回路
２０ 信号線駆動回路
５０ デジタル画像データ
５２ 垂直差分デジタルデータ
５４ シリアル差動信号
５６ 垂直差分デジタルデータ
５８ デジタル画像データ
【特許請求の範囲】
【請求項１】
デジタル画像データから、差分デジタルデータに変調する差分変調部と、
前記差分デジタルデータをシリアル信号に変換する差動信号変調部とを備え、
前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データとを含み、
前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号を変調する期間の前半もしくは後半に変調し、その１画素分の前記差分絶対値データの最上位ビットのデータをその１画素分のシリアル信号を変調する期間の後半もしくは前半に変調することを特徴とする変調装置。
【請求項２】
デジタル画像データから、差分デジタルデータに変調する差分変調部と、
前記差分デジタルデータをシリアル信号に変換する差動信号変調部とを備え、
前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データと、少なくとも１ビットの制御データを含み、
前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号に変調する期間の前半もしくは後半に変調し、その１画素分の制御データをその１画素分のシリアル信号に変調する期間の後半もしくは前半に変調することを特徴とする変調装置。
【請求項３】
前記差動信号変調部は、隣接する差動データのうちいずれか一方について、前記シリアル信号の全ビットを反転して変調することを特徴とする請求項１または２のいずれか１つに記載の変調装置。
【請求項４】
前記差動信号変調部で変調される前記シリアル信号は、前記１画素分の前記差分絶対値データを上位ビット側から下位ビット側、または下位ビット側から上位ビット側の順番に配列したものであることを特徴とする請求項１乃至３のいずれか１つに記載の変調装置。
【請求項５】
デジタル画像データから、差分デジタルデータに変調する差分変調部と、
前記差分デジタルデータをシリアル信号に変換する差動信号変調部と、
前記シリアル信号を伝送する１対以上の差動信号伝送路と、
前記差動信号伝送路を介して伝送された前記シリアル信号を前記差分デジタルデータに復調する差動信号復調部と、
前記差動信号復調部により復調された前記差分デジタルデータからデジタル画像データに復調する差分復調部と、
前記差分復調部で復調された前記デジタル画像データを入力して画像を表示する画像表示部とを備え、
前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データとを含み、
前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号を変調する期間の前半もしくは後半に変調し、その１画素分の前記差分絶対値データの最上位ビットのデータをその１画素分のシリアル信号を変調する期間の後半もしくは前半に変調することを特徴とする画像表示装置。
【請求項６】
デジタル画像データから、差分デジタルデータに変調する差分変調部と、
前記差分デジタルデータをシリアル信号に変換する差動信号変調部と、
前記シリアル信号を伝送する１対以上の差動信号伝送路と、
前記差動信号伝送路を介して伝送された前記シリアル信号を前記差分デジタルデータに復調する差動信号復調部と、
前記差動信号復調部により復調された前記差分デジタルデータからデジタル画像データに復調する差分復調部と、
前記差分復調部で復調された前記デジタル画像データを入力して画像を表示する画像表示部とを備え、
前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データと、少なくとも１ビットの制御データを含み、
前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号に変調する期間の前半もしくは後半に変調し、その１画素分の制御データをその１画素分のシリアル信号に変調する期間の後半もしくは前半に変調することを特徴とする画像表示装置。
【請求項７】
前記差動信号変調部は、隣接する差動データのうちいずれか一方について、前記シリアル信号の全ビットを反転して変調することを特徴とする請求項５または６のいずれか１つに記載の画像表示装置。
【請求項８】
前記差動信号変調部で変調される前記シリアル信号は、前記１画素分の前記差分絶対値データを上位ビット側から下位ビット側、または下位ビット側から上位ビット側の順番に配列したものであることを特徴とする請求項５乃至７のいずれか１つに記載の画像表示装置。
【請求項１】
デジタル画像データから、差分デジタルデータに変調する差分変調部と、
前記差分デジタルデータをシリアル信号に変換する差動信号変調部とを備え、
前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データとを含み、
前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号を変調する期間の前半もしくは後半に変調し、その１画素分の前記差分絶対値データの最上位ビットのデータをその１画素分のシリアル信号を変調する期間の後半もしくは前半に変調することを特徴とする変調装置。
【請求項２】
デジタル画像データから、差分デジタルデータに変調する差分変調部と、
前記差分デジタルデータをシリアル信号に変換する差動信号変調部とを備え、
前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データと、少なくとも１ビットの制御データを含み、
前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号に変調する期間の前半もしくは後半に変調し、その１画素分の制御データをその１画素分のシリアル信号に変調する期間の後半もしくは前半に変調することを特徴とする変調装置。
【請求項３】
前記差動信号変調部は、隣接する差動データのうちいずれか一方について、前記シリアル信号の全ビットを反転して変調することを特徴とする請求項１または２のいずれか１つに記載の変調装置。
【請求項４】
前記差動信号変調部で変調される前記シリアル信号は、前記１画素分の前記差分絶対値データを上位ビット側から下位ビット側、または下位ビット側から上位ビット側の順番に配列したものであることを特徴とする請求項１乃至３のいずれか１つに記載の変調装置。
【請求項５】
デジタル画像データから、差分デジタルデータに変調する差分変調部と、
前記差分デジタルデータをシリアル信号に変換する差動信号変調部と、
前記シリアル信号を伝送する１対以上の差動信号伝送路と、
前記差動信号伝送路を介して伝送された前記シリアル信号を前記差分デジタルデータに復調する差動信号復調部と、
前記差動信号復調部により復調された前記差分デジタルデータからデジタル画像データに復調する差分復調部と、
前記差分復調部で復調された前記デジタル画像データを入力して画像を表示する画像表示部とを備え、
前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データとを含み、
前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号を変調する期間の前半もしくは後半に変調し、その１画素分の前記差分絶対値データの最上位ビットのデータをその１画素分のシリアル信号を変調する期間の後半もしくは前半に変調することを特徴とする画像表示装置。
【請求項６】
デジタル画像データから、差分デジタルデータに変調する差分変調部と、
前記差分デジタルデータをシリアル信号に変換する差動信号変調部と、
前記シリアル信号を伝送する１対以上の差動信号伝送路と、
前記差動信号伝送路を介して伝送された前記シリアル信号を前記差分デジタルデータに復調する差動信号復調部と、
前記差動信号復調部により復調された前記差分デジタルデータからデジタル画像データに復調する差分復調部と、
前記差分復調部で復調された前記デジタル画像データを入力して画像を表示する画像表示部とを備え、
前記シリアル信号を伝送する複数対以上の差動データ配列群は、赤、緑、青の階調データを２進数データとして変換した絶対値を表す複数ビットの差分絶対値データと、赤、緑、青の階調データの符号を表す少なくとも１ビットの符号データと、少なくとも１ビットの制御データを含み、
前記差動信号変調部は、１対の前記差動データについて、１画素分の前記階調データを下位から上位あるいは上位から下位へシリアル信号に変調し、他の１対の前記差動データについて、１画素分の前記符号データをその１画素分のシリアル信号に変調する期間の前半もしくは後半に変調し、その１画素分の制御データをその１画素分のシリアル信号に変調する期間の後半もしくは前半に変調することを特徴とする画像表示装置。
【請求項７】
前記差動信号変調部は、隣接する差動データのうちいずれか一方について、前記シリアル信号の全ビットを反転して変調することを特徴とする請求項５または６のいずれか１つに記載の画像表示装置。
【請求項８】
前記差動信号変調部で変調される前記シリアル信号は、前記１画素分の前記差分絶対値データを上位ビット側から下位ビット側、または下位ビット側から上位ビット側の順番に配列したものであることを特徴とする請求項５乃至７のいずれか１つに記載の画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【公開番号】特開２００８−２８７１５４（Ｐ２００８−２８７１５４Ａ）
【公開日】平成２０年１１月２７日（２００８．１１．２７）
【国際特許分類】
【出願番号】特願２００７−１３４１２２（Ｐ２００７−１３４１２２）
【出願日】平成１９年５月２１日（２００７．５．２１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２０年１１月２７日（２００８．１１．２７）
【国際特許分類】
【出願日】平成１９年５月２１日（２００７．５．２１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]