定電圧電源回路および半導体集積回路並びにＩＣカード

【課題】電源フィルタ容量を大きくとれない場合においても、整流回路によって生成した電圧から安定した出力電圧を得ることができる定電圧電源回路が必要となった。
【解決手段】バンドギャップ基準電圧発生回路（２１）からの基準電圧Ｖrefをレベルシフト回路（Ｑ１，Ｑ２，Ｉ０）によってレベルシフトし、その電圧を抵抗分圧回路（Ｒ１，Ｒ２）で分割してインバーテッド・ダーリントン回路からなる出力段（Ｑ３，Ｑ４，Ｃ２）に入力して出力電流を流すようにした。

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路における定電圧電源回路に適用して有効な技術に関し、特に非接触型ＩＣカードに用いられるトランシーバ用半導体集積回路における定電圧電源回路に利用して有効な技術に関する。
【０００２】
【従来の技術】非接触型ＩＣカードとして、コイルの相互誘導現象を利用してデータの送受信および電力の供給を受けるようにしたものが提案されている。かかる非接触型ＩＣカードに用いられるトランシーバ用半導体集積回路においては、電磁結合を使用してコイルを介して入力される交流信号から電源電圧および受信データ信号が生成される。このようなトランシーバ用半導体集積回路においては、コイルが接続される端子間にダイオードブリッジからなる整流回路が設けられ、この整流回路によって発生された電圧から安定な電源電圧を得るために定電圧電源回路が設けられる。
【０００３】本発明者等は、非接触型ＩＣカードに用いられるトランシーバ用半導体集積回路における定電圧電源回路について検討した。
【０００４】従来、定電圧電源回路としては、例えば図７R>７（Ａ），（Ｂ）に示すような回路があった。
【０００５】このうち、図７（Ａ）に示す回路は、オペアンプＡＭＰを利用してその反転入力端子に出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分割した電圧を帰還させるとともに、非反転入力端子に基準電圧Ｖrefを印加して、この基準電圧を上記抵抗Ｒ１，Ｒ２の抵抗比で決まる増幅率で増幅した信号でトランジスタＱ１をバイアスして出力電流を流しコレクタから安定した出力電圧Ｖｏを得るようにしたものである。一方、図７（Ｂ）に示す回路は、ツェナーダイオードＤｚに電流を流し、これによって発生したツェナー電圧をバイポーラトランジスタＱ１のベースに印加してそのコレクタから安定した出力電圧Ｖｏを取り出すようにしたものである。
【０００６】
【発明が解決しようとする課題】図７（Ａ）の回路にあっては、オペアンプの応答性を落として電源フィルタ容量を大きくすることで安定性を確保するようにしていた。ところが、ＩＣカードにおいては内蔵できる電源フィルタ容量の値が０．１μＦ以下と小さく、しかも電力を供給する交流波形にデータが重畳される非接触型ＩＣカードの場合には電源フィルタ容量のみではデータによる電圧変化を取り除くことができない。そこで、この電圧変化をなくすためにオペアンプの応答性を高くすることも考えられるが、そのようにすると出力トランジスタからオペアンプへの帰還ループの安定性が悪くなり、回路が発振してしまったり、電源が立ち上がるときにリンギングが発生して実用上問題があることが明らかになった。
【０００７】また、ＩＣカードに搭載されるマイクロコンピュータチップには電気的に書込み消去可能なＥＥＰＲＯＭが内蔵されるが、このＥＥＰＲＯＭに書込みを行なう際に、１０ｍＡ、２００ｎＳ程度の書込みパルス電流が流れるため、電源フィルタ容量ＣＦが小さくかつオペアンプＡＭＰの応答性が悪いと出力電圧の変動として表れてしまうという欠点がある。
【０００８】一方、図７（Ｂ）の回路にあっては、半導体集積回路のプロセスによってツェナーダイオードを半導体チップ上にバイポーラトランジスタやＭＯＳＦＥＴと一緒に形成することが困難であるとともに、電圧を自由に設定することができないという問題点がある。
【０００９】本発明の目的は、電源フィルタ容量を大きくとれない場合において、整流回路によって生成した電圧から安定した出力電圧を得ることができる定電圧電源回路を提供することにある。
【００１０】本発明の他の目的は、出力電流の急激な変動に対しても安定した出力電圧を得ることができる定電圧電源回路を提供することにある。
【００１１】本発明の他の目的は、半導体集積回路において温度変化や電源電圧の変動にかかわらず一定の電圧を発生することができるバンドギャップ基準電圧発生回路からの基準電圧に基づいて安定した出力電圧を得ることができる定電圧電源回路回路を提供することにある。
【００１２】この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１４】すなわち、本発明の定電圧電源回路は、バンドギャップ基準電圧発生回路からの基準電圧をレベルシフト回路によってレベルシフトし、その電圧を抵抗分圧回路で分割してインバーテッド・ダーリントン回路等からなる出力回路に入力して出力電流を流すようにしたものである。
【００１５】上記した手段によれば、入力電圧が高くなると出力回路に流れる電流が増加し、入力電圧が低くなると出力回路に流れる電流が減少して出力電圧の変動を吸収するので安定した電源電圧が得られる。しかも、上記定電圧電源回路は帰還ループに利得の大きなオペアンプが存在しないため、小さな電源フィルタ容量であっても出力電流の変動によって発振することがなく安定した電源電圧が得られる。
【００１６】また、上記出力回路をインバーテッド・ダーリントン回路で構成しその出力側トランジスタのベース・コレクタ間に容量を接続することによって、出力電流が急激に変化して電源電圧が変動しても上記トランジスタのベースに同相帰還して電源電圧の変動を打ち消すように出力電流を補償させ、安定した出力電圧を得ることができる。
【００１７】
【発明の実施の形態】以下、本発明の実施例について図面を用いて説明する。
【００１８】図１は本発明に係る定電圧電源回路を備えた非接触型ＩＣカードに用いられるトランシーバ用ＩＣ１０の構成およびこれを搭載したＩＣカード全体の概略構成を示すブロック図である。
【００１９】この実施例のトランシーバ用ＩＣを搭載したＩＣカードは、例えばプリント配線層により渦巻き状に形成されたコイルＬと、該コイルＬの両端子に接続されデータの送受信および電源電圧の生成を行なうトランシーバ用ＩＣ１０と、該トランシーバ用ＩＣ１０に接続されデータの処理、記憶および送信データの形成を行なうマイクロコンピュータチップ２０と、上記トランシーバ用ＩＣ１０に接続された外付けのコンデンサＣＦ，Ｃｔ１，Ｃｔ２等により構成されている。図には１つの渦巻きパターンからなるコイルが示されているが、外部のリード・ライト装置のヘッドの構成に応じて同様の渦巻きパターンを２つ有するコイルとされる場合もある。
【００２０】上記マイクロコンピュータチップ２０は記憶装置として電気的に書込み・消去が可能なＥＥＰＲＯＭを内蔵しており、ＩＣカードがリード・ライト装置から排出されて電源の供給を受けない状態においてもデータを保持できるように構成されている。
【００２１】特に制限されないが、トランシーバ用ＩＣ１０内の各ブロックを構成する回路素子は、公知の半導体集積回路の製造技術によって、単結晶シリコンのような１個の半導体基板上において形成される。
【００２２】１はトランシーバ用ＩＣ１０の外部端子Ｔ１，Ｔ２に接続（外付け）された電磁結合手段としてのコイルＬより入力された交流信号を整流して直流電源電圧を生成するダイオードブリッジからなる整流回路で、この整流回路１の出力ノードは外部端子Ｔ３に接続され、この外部端子Ｔ３には１０ｎＦのような比較的大きな容量値を有する電源フィルタ容量ＣＦが接続可能にされている。２は整流回路１によって整流された電圧の変動を吸収して６〜２０Ｖの所定の電位の電源電圧Ｖccを生成する定電圧電源回路としての電圧リミッタ回路、３は生成された電源電圧Ｖccを安定化させるシリーズレギュレータからなる電源安定化回路で、この電源安定化回路３から出力された電源電圧ＶDDは当該チップ内部の各回路に供給されるとともに、外部端子Ｔ４に接続されたマイクロコンピュータチップ２０へも供給される。
【００２３】４は上記電源安定化回路３から出力される電源電圧ＶDDを監視して電源投入時にパワーオンリセット信号を発生するパワーオンリセット発生回路、５は外部のマイクロコンピュータチップ２０に対するリセットパルスＰｒを発生するリセットパルス発生回路である。このリセットパルス発生回路５は、上記パワーオンリセット発生回路４の出力がハイレベルに立ち上がってから後述のＰＬＬ回路からなるクロック発生回路より出力されるクロック信号を所定数計数したときに、リセットパルスＰｒを形成して外部端子Ｔ５よりマイクロコンピュータチップ２０へ出力する。
【００２４】６は上記コイル接続用外部端子Ｔ１，Ｔ２に接続され入力交流信号を波形整形して出力するデータ受信回路、７は波形整形された信号から「０」，「１」のデータを再生するデータ復調回路で、復調されたデータは外部端子Ｔ６よりマイクロコンピュータチップ２０へ出力される。この実施例のトランシーバ用ＩＣは、特に制限されないが、ＰＳＫ（Phase Shift Keying）変調された信号の位相変化を検出してデータを復調するように構成されている。上記データ復調回路７は、例えば後述のクロック発生回路から供給されるクロック信号に同期して、上記データ受信回路６から出力された信号をラッチするフリップフロップ等により構成することができる。
【００２５】８は上記データ受信回路６で波形整形された信号に基づいて入力交流信号に含まれている４．９１ＭＨｚの周波数の基準クロック信号に同期したクロック信号ＣＬＫを発生するクロック発生回路で、発生されたクロックＣＬＫはチップ内のリセットパルス発生回路５や外部端子Ｔ７を介してチップ外部のマイクロコンピュータ２０等へ供給される。９は外部端子Ｔ８を介してマイクロコンピュータチップ２０より入力されるシリアル送信データに基づいて、外部端子Ｔ９，Ｔ１０にドレイン端子が接続されているドライブＭＯＳＦＥＴＱｄ１，Ｑｄ２をオン、オフ駆動して、コンデンサＣｔ１，Ｃｔ２とコイルＬとからなる共振回路を共振状態および非共振状態に切り換えることでデータを送信するバッファ回路等からなるデータ送信回路である。
【００２６】この実施例のＰＬＬ回路からなる上記クロック発生回路８は、外部から入力された交流信号から抽出された基準クロック信号ＣＫinと帰還クロック信号ＣＫｆの位相差を検出する位相比較器８０と、抵抗Ｒ１，Ｒ２と容量Ｃ１とからなり位相差に応じた制御電圧Ｖｃｏを発生するループフィルタ８３と、このループフィルタ８３からの制御電圧Ｖｃｏに応じた周波数で発振する電圧制御発振器８４と、上記ループフィルタ８３の出力電圧Ｖｃｏを監視してＰＬＬの誤ロックを防止する信号および発振器の発振許容信号を形成して上記チャージポンプ８２及び電圧制御発振器８４に供給する誤ロック防止回路８５と、上記電圧制御発振器８４の発振信号を分周する分周器８６とにより構成されている。
【００２７】上記分周器８６より出力されたクロック信号ＣＬＫは帰還クロックＣＫｆとして上記位相比較器８１に帰還されるとともに、システムクロックとして上記データ復調回路７およびリセットパルス発生回路５並びに外部のマイクロコンピュータチップ２０に対して供給される。
【００２８】図２には、上記定電圧電源回路としての電圧リミッタ回路２の実施例が示されている。
【００２９】この実施例の電圧リミッタ回路２は、シリコンのバンドギャップに相当する電圧（１．０〜１．２Ｖ）の電圧を発生するバンドギャップ基準電圧発生回路２１と、帰還ループを有しないシャント型定電圧回路２２とからなる。定電圧回路２２は、前記整流回路１からの電圧Ｖｉが入力される端子にコレクタが、またエミッタに定電流源Ｉ０が接続され、ベースにバンドギャップ基準電圧発生回路２１からの基準電圧Ｖrefが印加されたｎｐｎ型バイポーラ・トランジスタＱ１と、該トランジスタＱ１とエミッタ共通接続されかつベースとコレクタとが結合されたｎｐｎトランジスタＱ２と、該トランジスタＱ２のコレクタと電源ラインとの間に直列に接続された抵抗Ｒ１，Ｒ２からなる分圧回路と、前記抵抗Ｒ１，Ｒ２の接続ノードｎ１にベースが接続されたｐｎｐトランジスタＱ３およびＱ３にダーリントン接続されたｎｐｎトランジスタＱ４からなるインバーテッド・ダーリントン回路と、上記トランジスタＱ４のベース・コレクタ間に接続された容量Ｃ２とにより構成されている。この容量Ｃ２の値としては３０ｐＦ程度に設定すればよい。なお、ＣＦは外部端子Ｔ３に外付けされる電源フィルタ容量であり、その値は１０ｎＦ程度である。
【００３０】上記電圧リミッタ回路２はトランジスタＱ１とＱ２とがレベルシフト回路として動作し、レベルシフトされた電圧を抵抗Ｒ１，Ｒ２からなる分圧回路で分割してインバーテッド・ダーリントン回路に入力して出力電流を流すものであり、抵抗Ｒ１，Ｒ２の抵抗値をｒ１，ｒ２、トランジスタＱ３のベース・エミッタ間電圧をＶbeQ3とすると、その出力電圧Ｖｏは、次式Ｖｏ＝ＶREF＋（(Ｒ１／Ｒ２)＋１）・ＶbeQ3で表される。
【００３１】この実施例の電圧リミッタ回路２は、入力電圧Ｖｉが高くなるとトランジスタＱ３のベース・エミッタ間電圧が抵抗Ｒ１とＲ２で決まる比率で増加し、Ｑ３のコレクタ電圧すなわちＱ４のベース電位が上昇してＱ４のコレクタ電流を増加させるように作用する。一方、入力電圧Ｖｉが低くなるとトランジスタＱ３のベース・エミッタ間電圧が抵抗Ｒ１とＲ２で決まる比率で低下し、Ｑ３のコレクタ電圧すなわちＱ４のベース電位が降下してＱ４のコレクタ電流を減少させるように作用する。これによって安定した出力電圧Ｖｏが得られる。しかも、抵抗分圧回路で出力回路に電圧を与えているので、抵抗比を変えるだけで簡単に所望のレベルの電源電圧を出力することができる。
【００３２】また、上記インバーテッド・ダーリントン回路の出力側トランジスタＱ４のベース・コレクタ間に容量Ｃ２が接続されているので、出力電流が急激に変化して電源電圧が変動しても上記トランジスタＱ４のベースに同相帰還して電源電圧の変動を打ち消すように出力電流を補償するため、安定した出力電圧を得ることができる。
【００３３】さらに、電磁結合の非接触型ＩＣカードに用いられるトランシーバＩＣにおいては、図１の実施例で説明したようにコイルＬは受信用のみならずデータ送信用にも使用されるものであり、送信時に送信データに応じて駆動用トランジスタＱｄ１，Ｑｄ２がコンデンサＣｔ１，Ｃｔ２を介してコイルを共振させていわゆるＱを変化させるが、このとき整流回路に入力される交流波形は送信データに応じて振幅が変化するすなわちＡＭ変調がかかったような交流電圧が入力されてしまう。定電圧電源回路として図７（Ｂ）のようなオペアンプを用いた帰還型の回路を使用する場合には、電源フィルタ容量ＣＦが小さいときにはオペアンプの応答性を高くしないと安定した電源電圧を発生できないが、応答性を高くすると上記のようなＡＭ変調のかかった交流電圧が入力された場合にその振幅変動がそのまま電源電圧の変動として表れてしまう。
【００３４】これに対し、前記実施例の定電圧電源回路にあっては、基準電圧をレベルシフト回路によってレベルシフトし、その電圧を抵抗分圧回路で分割して出力回路に入力して出力電流を流すようにしているので、入力される交流電圧にＡＭ変調がかかっていても出力される電源電圧にはその変動が表れないという利点がある。その結果、実施例の定電圧電源回路を電圧リミッタ回路として使用したトランシーバ用ＩＣにおいては、電圧リミッタ回路の次段に設けられている電源安定化回路を省略して電圧リミッタ回路で発生された電源電圧を直接内部回路や外部のマイクロコンピュータチップ等に供給することも可能である。
【００３５】図３には、電圧リミッタ回路２の第２の実施例が示されている。
【００３６】図３において、図２の回路と同一の回路部分には同一の符号が付されている。この実施例の回路は基本的な構成は図２の回路と同じであり、同様の作用効果を有する。第１の実施例回路に加えてこの実施例では、図２の抵抗分圧回路を４個の抵抗Ｒ１〜Ｒ４で構成して各抵抗間のノードｎ１〜ｎ３の電位のいずれか一つを配線変更等により選択してインバーテッド・ダーリントン回路に入力できるようにすることで出力電圧Ｖｏのレベルを選択できるようにしている。また、出力トランジスタＱ４にさらにダーリントン接続されたトランジスタＱ５を設け、電流増幅率を高くしている。
【００３７】さらに、この実施例では、出力段のトランジスタＱ３のベースとコレクタ間に容量Ｃ３を接続してある。これによって、インバーテッド・ダーリントン回路の発振を防止している。容量Ｃ３の値としては２０ｐＦ程度あれば充分である。また、上記トランジスタＱ３のコレクタと接地点との間、Ｑ３のコレクタとＱ４のベースとの間およびＱ５のベースとコレクタとの間にそれぞれ抵抗Ｒ５，Ｒ６，Ｒ７が接続されている。これらの抵抗は、インバーテッド・ダーリントン回路が素子のリーク電流により誤動作するのを防止したり、トランジスタＱ３〜Ｑ５にバイアス電流を流すことで電源電圧低下時の応答速度を高めるためのものである。
【００３８】なお、この実施例には定電流源Ｉ０がより具体的な回路として示されている。すなわちレベルシフト回路を構成するトランジスタＱ１，Ｑ２の共通エミッタと接地点との間にカレントミラー回路を構成するトランジスタＱ６が接続され、該トランジスタＱ６とカレントミラー接続されたトランジスタＱ７のコレクタに抵抗Ｒ８を介して接続されたトランジスタＱ８のベースにバンドギャップ基準電圧発生回路２１からの基準電圧Ｖrefが印加されてカレントミラー回路のトランジスタＱ７に所定の電流を流すように構成されている。
【００３９】図４〜図６には、図２の電圧リミッタ回路２の変形例が示されている。
【００４０】このうち図４の回路は、図２の実施例における抵抗Ｒ１の代わりにダイオードＤ１を用いるようにしたものである。また、図５の回路は出力段をインバーテッド・ダーリントン回路の代わりにｐｎｐトランジスタＱ３のみで構成したもの、さらに図６の回路はバイポーラ・トランジスタの代わりにＭＯＳＦＥＴを用いたものである。これらの回路は図２の電圧リミッタ回路とほぼ同様の作用効果を有する。
【００４１】以上説明したように上記実施例の定電圧電源回路は、バンドギャップ基準電圧発生回路からの基準電圧をレベルシフト回路によってレベルシフトし、その電圧を抵抗分圧回路で分割してインバーテッド・ダーリントン回路等からなる出力回路に入力して出力電流を流すようにしたので、入力電圧が高くなると出力回路に流れる電流が増加し、入力電圧が低くなると出力回路に流れる電流が減少して出力電圧の変動を吸収するため、安定した電源電圧が得られるとともに、上記定電圧電源回路は帰還ループに利得の大きなオペアンプが存在しないため、小さな電源フィルタ容量であっても出力電流の変動によって発振することがなく安定した電源電圧を得ることができる。また、抵抗分圧回路で出力回路に電圧を与えているので、抵抗比を変えるだけで簡単に所望のレベルの電源電圧を得ることができるという効果がある。
【００４２】また、上記出力回路をインバーテッド・ダーリントン回路で構成しその出力側トランジスタのベース・コレクタ間に容量を接続するようにしたので、出力電流が急激に変化して電源電圧が変動しても上記トランジスタのベースに同相帰還して電源電圧の変動を打ち消すように出力電流を補償するため、安定した出力電圧を得ることができる。特に、電磁結合の非接触型ＩＣカードに用いられるトランシーバＩＣにおける定電圧電源回路に適用した場合には、ＩＣカードに搭載されるマイクロコンピュータチップに内蔵されているＥＥＰＲＯＭに書込みを行なう際に書込みパルス電流が流れてしまうが、上記実施例の定電圧電源回路は電源フィルタ容量の値が小さくても出力電流の変化に対して速やかに追従し、電源電圧の変動を押さえることができるという効果がある。
【００４３】さらに、前記実施例の定電圧電源回路にあっては、基準電圧をレベルシフト回路によってレベルシフトし、その電圧を抵抗分圧回路で分割して出力回路に入力して出力電流を流すようにしているので、入力される交流電圧にＡＭ変調がかかっていても出力される電源電圧にはその変動が表れないため、実施例の定電圧電源回路を電圧リミッタ回路として使用したトランシーバ用ＩＣにおいては、電圧リミッタ回路の次段に設けられている電源安定化回路を省略して電圧リミッタ回路で発生された電源電圧を直接内部回路や外部のマイクロコンピュータチップ等に供給することができるようになるという効果がある。
【００４４】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでなく、例えばレベルシフト回路を構成するトランジスタＱ２の代わりにダイオードを用いるようにしても良い。
【００４５】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である電磁結合の非接触型ＩＣカードに用いられるトランシーバＩＣにおける定電圧電源回路に適用した場合について説明したが、本発明はそれに限定されるものでなく、交流信号もしくは交流電圧を整流して直流電源電圧を発生する定電圧電源回路を必要とする半導体集積回路一般に利用することができる。
【００４６】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００４７】すなわち、電源フィルタ容量を大きくとれない場合において、整流回路によって生成した電圧から安定した出力電圧を得ることができるとともに、出力電流の急激な変動に対しても安定した出力電圧を得ることができる定電圧電源回路を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る定電圧電源回路を備えた非接触型ＩＣカードに用いられるトランシーバ用ＩＣの構成を示すブロック図である。
【図２】定電圧電源回路の実施例を示す回路構成図である。
【図３】定電圧電源回路における出力波形を示す波形図である。
【図４】定電圧電源回路の第２の実施例を示す回路図である。
【図５】定電圧電源回路の第３の実施例を示す回路図である。
【図６】定電圧電源回路の第４の実施例を示す回路図である。
【図７】本発明に先立って検討した定電圧電源回路の構成例を示す回路図である。
【符号の説明】
Ｌコイル
１整流回路
２電圧リミッタ回路（定電圧電源回路）
３電源安定化回路
４パワーオンリセット発生回路
５リセットパルス発生回路
６データ受信回路
７データ復調回路
８クロック発生回路
９データ送信回路
１０トランシーバ用半導体集積回路
２０マイクロコンピュータ

【特許請求の範囲】
【請求項１】基準電圧をレベルシフトするレベルシフト回路と、該レベルシフト回路によりレベルシフトされた電圧と電源電圧とを分圧して所定のレベルの電圧を形成する分圧回路と、該分圧回路により形成された電圧を入力とし入力電圧に応じた出力電流を上記電源電圧より流す出力回路とにより構成されてなることを特徴とする定電圧電源回路。
【請求項２】上記基準電圧はバンドギャップ基準電圧発生回路で発生された電圧であることを特徴とする請求項１に記載の定電圧電源回路。
【請求項３】上記レベルシフト回路は、上記基準電圧がベースもしくはゲートに印加されコレクタもしくはドレインに入力電圧が印加された第１のトランジスタと、該トランジスタとエミッタもしくはソースが共通に接続されベース・コレクタ間もしくはゲート・ドレイン間が結合された第２のトランジスタと、上記第１および第２のトランジスタの共通エミッタもしくは共通ソースに接続され、上記第２のトランジスタのコレクタもしくはドレインを出力端子とするように構成されていることを特徴とする請求項１または２に記載の定電圧電源回路。
【請求項４】上記出力回路は、インバーテッド・ダーリントン回路により構成され、その出力側トランジスタのベース・コレクタ間に容量が接続されていることを特徴とする請求項１、２または３に記載の定電圧電源回路。
【請求項５】電磁結合手段が接続される外部端子と、該外部端子に接続された電磁結合手段を介して入力された交流電圧を整流して直流電圧を形成する整流回路と、該整流回路で形成された電圧から所定のレベルの電源電圧を形成する請求項１〜４に記載の定電圧電源回路とを備えてなることを特徴とするＩＣカードのトランシーバ用半導体集積回路。
【請求項６】上記定電圧電源回路の次段に、該定電圧電源回路で形成された電源電圧を安定化させる電源安定化回路を備えてなることを特徴とする請求項５に記載のＩＣカードのトランシーバ用半導体集積回路。
【請求項７】１枚のカード状基板の上に、請求項６に記載のトランシーバ用半導体集積回路と、該半導体集積回路に接続された電磁結合手段と、マイクロコンピュータチップとが搭載され、上記トランシーバ用半導体集積回路の定電圧電源回路もしくは電源安定化回路から上記マイクロコンピュータチップに対して電源電圧の供給が行なわれるとともに、上記マイクロコンピュータチップは上記トランシーバ用半導体集積回路を介して外部装置との間のデータの送受信を行なうように構成されてなることを特徴とする非接触型ＩＣカード。

【図２】