容量性負荷駆動回路および表示装置
【課題】負荷の大容量化と駆動の高速化に対応してさらなる低消費電力化が可能な容量性負荷駆動回路を提供する。
【解決手段】第１基準電位点を、第１スイッチＳ１を介して負荷容量に接続し、かつ、第２基準電位点を、第２スイッチＳ２を介して負荷容量に接続して該負荷容量を駆動する容量性負荷駆動回路において、第１基準電位点の電位と第２基準電位点の電位との間の電位を有する第３基準電位点を、第３スイッチＳ３を介して共振用のコイルＬの一端に接続するとともに、第３基準電位点の電位と第２基準電位点の電位との間の電位を有する第４基準電位点を、第４スイッチＳ４を介してコイルの一端に接続し、コイルの他端を負荷容量ＣＬに接続した。
【解決手段】第１基準電位点を、第１スイッチＳ１を介して負荷容量に接続し、かつ、第２基準電位点を、第２スイッチＳ２を介して負荷容量に接続して該負荷容量を駆動する容量性負荷駆動回路において、第１基準電位点の電位と第２基準電位点の電位との間の電位を有する第３基準電位点を、第３スイッチＳ３を介して共振用のコイルＬの一端に接続するとともに、第３基準電位点の電位と第２基準電位点の電位との間の電位を有する第４基準電位点を、第４スイッチＳ４を介してコイルの一端に接続し、コイルの他端を負荷容量ＣＬに接続した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷駆動回路および表示装置に関し、特にプラズマディスプレイやＥＬディスプレイなどといった電子ディスプレイを駆動する技術に関する。
【背景技術】
【０００２】
従来、負荷容量とコイルとの共振を用いて消費電力を低減する電力回収回路を用いた表示パネル駆動回路が知られている（例えば、特許文献１参照）。この特許文献１に開示された技術は、容量性負荷となる表示パネルの電極を高圧パルスで駆動する際に、駆動回路で消費される大電力を低減する技術である。
【０００３】
図１１は、この表示パネル駆動回路に用いられる電力回収回路の構成を示す回路図である。この電力回収回路は、出力電圧Ｖｏおよび出力電流Ｉｏ２を発生して負荷容量ＣＬに供給する。この電力回収回路は、電源電圧Ｖａを負荷容量ＣＬに供給するかどうかを切り替える第１スイッチＳ１、負荷容量ＣＬを接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２、共振用のコイルＬ、電圧Ｖａ／２を、コイルＬを介して負荷容量ＣＬに供給するかどうかを切り替える第３スイッチＳ３を備えている。電力回収回路のコイルＬと負荷容量ＣＬとは直列に接続されることによってＬＣ共振回路を形成している。
【０００４】
この電力回収回路では、まず、第３スイッチＳ３がオンされる。これにより、出力電圧Ｖｏは、図１２（ａ）に示すように、コイルＬと負荷容量ＣＬとが共振して漸増し、立ち上がり時間ｔｒで電源電圧Ｖａに達する。また、出力電流Ｉｏ２は、図１２（ｂ）に示すように、ピーク電流Ｉｐ２の振幅を有し、立ち上がり時間ｔｒを半周期とする正弦波となる。
【０００５】
出力電圧Ｖｏが電源電圧Ｖａに達すると第３スイッチＳ３がオフされるとともに第１スイッチＳ１がオンされる。これにより、出力電圧Ｖｏは電源電圧Ｖａを維持し、出力電流Ｉｏ２は、ゼロを維持する。
【０００６】
その後、駆動パルス幅に対応する時間が経過すると、第１スイッチＳ１がオフしてから第３スイッチＳ３がオンされる。これにより、出力電圧Ｖｏは、図１２（ａ）に示すように、コイルＬと負荷容量ＣＬとが共振して漸減し、立ち下がり時間ｔｆで接地電圧（０Ｖ）に達する。また、出力電流Ｉｏ２は、図１２（ｂ）に示すように、ピーク電流−Ｉｐ２の振幅を有し、立ち下がり時間ｔｆを半周期とする正弦波となる。出力電圧Ｖｏが接地電圧に達すると、第３スイッチＳ３がオフされるとともに第２スイッチＳ２がオンされる。これにより、負荷容量ＣＬに蓄えられた全電荷が放電される。
【０００７】
ここで、ピーク電流Ｉｐ２、出力電流Ｉｏ２および第３スイッチＳ３における消費電力Ｐｄ２は、下記（１）式〜（３）式でそれぞれ表すことができる。
【数１】
【０００８】
ここで、Ｗｐｄ２は出力電圧Ｖｏの立ち上がり時の消費電力量、Ｒは第３スイッチＳ３の抵抗である。また、立ち上がり時間ｔｒと立ち下がり時間ｔｆは等しいものと見なしている。
【０００９】
以上のように、電力回収回路は、コイルＬと負荷容量ＣＬとを共振させて電圧を立ち上げ／立ち下げることによって、駆動用のスイッチ（第１スイッチＳ１および第２スイッチＳ２に対応）で消費されていた電力を抑えることができる。すなわち、負荷容量に充電されていたエネルギーが全て駆動用のスイッチで消費されていたが、共振を用いることにより、エネルギーは、消費されることなくコイルＬと負荷容量ＣＬとの間を行き来することになる。
【００１０】
従って、電流による電力損失がなければ原理的には電源からのエネルギー供給も不要となり、消費電力を大幅に低減できる。そのため、電力回収回路は現状のプラズマテレビのほとんどに採用されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平９−３２５７３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した従来の電力回収回路を用いた場合でも、駆動用のスイッチに流れる電流は正弦波状に増減しているので、その消費電力は最低レベルまでは低減できていない。最近のフラットパネルテレビの大画面高精細化によって、駆動回路の負荷容量はますます大容量化し、駆動速度も高速化しており、駆動回路のさらなる低消費電力化が必須となっている。
【００１３】
また、現在開発が進められている現行のハイビジョン映像の１６倍の画素数を有するスーパーハイビジョンの映像の表示も必要となるため、駆動回路を究極レベルまで高効率化する必要がある。
【００１４】
プラズマ表示パネルを大画面高精細化した場合には、その駆動回路の負荷容量はさらに大きくなる上に高速なパルス電圧の印加が必要となり、電力回収回路の共振周期の大幅な短縮が必要となる。負荷容量の増加と共振周期の短縮に対応すべく、共振用のインダクタを大幅に低くすると、共振で蓄積されるエネルギーに対する回路損失エネルギーの比であるＱ値が激減して消費電力の低減効果が著しく損なわれるので、電力回収回路の適用が困難になっている。
【００１５】
本発明の課題は、負荷の大容量化と駆動の高速化に対応してさらなる低消費電力化が可能な容量性負荷駆動回路および表示装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明は、第１基準電位点を、第１スイッチを介して負荷容量に接続し、かつ、第２基準電位点を、２スイッチを介して負荷容量に接続して該負荷容量を駆動する容量性負荷駆動回路において、第１基準電位点の電位と第２基準電位点の電位との間の電位を有する第３基準電位点を、第３スイッチを介して共振用のコイルの一端に接続するとともに、第３基準電位点の電位と第２基準電位点の電位との間の電位を有する第４基準電位点を、第４スイッチを介してコイルの一端に接続し、コイルの他端を負荷容量に接続したことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、容量性負荷駆動回路の消費電力を物理的な最低レベルまで低減することができる。また、容量性負荷駆動回路の消費電力を低減することによって、駆動素子を安価な小形品に代替できるのみでなく、放熱に要していた放熱フィンを削除したり、基板面積と回路容積を減らしたりすることができる。その結果、製品の小形低価格化を推進できる。
【００１８】
また、本発明を用いることにより、従来は民生品レベルでは実現できなかったスーパーハイビジョン表示もできるテレビの開発が可能となる。
【００１９】
さらに、本発明はプラズマディスプレイやＥＬディスプレイなどの電子デバイスのみならず、コンピュータ回路や通信回路などの容量性負荷を駆動する一般の高速回路の小形低電力化にも活用でき、地球の資源枯渇・温暖化などの環境問題の対策にも貢献できる。また、駆動電流に起因した回路からの高周波ノイズの発生も抑えることができるので、情報化社会への適合性が極めて高い。このように、本発明の工業上・社会上の効果は極めて高い。
【図面の簡単な説明】
【００２０】
【図１】本発明の考え方の基にした理想的な断熱充電回路の構成を示す図である。
【図２】図１に示す断熱充電回路の出力電圧および出力電流の波形を示す図である。
【図３】本発明の実施例１に係る容量性負荷駆動回路の構成を示す回路図である。
【図４】図１に示す容量性負荷駆動回路の出力電圧および出力電流の波形を示す図である。
【図５】本発明の実施例１に係る容量性負荷駆動回路のＷｐｄ４／Ｗｐｄ２の特性を示す図である。
【図６】本発明の実施例１に係る容量性負荷駆動回路を、具体的な回路素子を使用して実現した回路図である。
【図７】本発明の実施例１の第１変形例に係る容量性負荷駆動回路の構成を示す回路図である。
【図８】図７に示す容量性負荷駆動回路の出力電圧および出力電流の波形を示す図である。
【図９】本発明の実施例１の第２変形例に係る容量性負荷駆動回路の構成を示す回路図である。
【図１０】本発明の実施例２に係る容量性負荷駆動回路の構成を示す回路図である。
【図１１】従来の電力回収回路の構成を示す回路図である。
【図１２】図１１に示す電力回収回路の出力電圧および出力電流の波形を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態の容量性負荷駆動回路を、図面を参照しながら詳細に説明する。
【実施例１】
【００２２】
背景技術の欄で説明した電力回収回路においては、電源から直接に負荷容量ＣＬを充電する電流を抑制して供給エネルギーを低減することはできても、スイッチに流れる電流によって生じる電力消費は最大限に抑えられていない。しかしながら、スイッチに流れる正弦波電流の実効値をさらに低減して直流電流になるように負荷容量ＣＬの駆動電圧を制御することができれば、エネルギー消費を大幅に低減することができる。
【００２３】
負荷容量ＣＬの駆動電流を一定にするか、または、駆動電圧を一定傾斜で変化させることによって、負荷容量ＣＬに蓄えられた電荷を徐々に放電させることができ、これにより充電電荷の移動経路におけるエネルギーの熱的損失を抑えて回路の低電力化を図ることができる。このような回路を断熱充電回路という。
【００２４】
図１は、本発明の考え方の基にした理想的な断熱充電回路の構成を示す図である。この断熱充電回路は、出力電圧Ｖｏおよび出力電流Ｉｏ３を発生して負荷容量ＣＬに供給する。この断熱充電回路は、電源電圧Ｖａを負荷容量ＣＬに供給するかどうかを切り替える第１スイッチＳ１、負荷容量ＣＬを接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２、定電流源Ｉ３からの電流を負荷容量ＣＬに供給するかどうかを切り替える第３スイッチＳ３、負荷容量ＣＬからの電流を定電流源Ｉ４に流すかどうかを切り替える第４スイッチＳ４を備えている。
【００２５】
この断熱充電回路では、まず、第３スイッチＳ３がオンされる。これにより、出力電圧Ｖｏは、図２（ａ）に示すように、０Ｖから直線的に漸増し、立ち上がり時間ｔｒで電源電圧Ｖａに達する。また、定電流源Ｉ３からの出力電流Ｉｏ３は、図２（ｂ）に示すように、ピーク電流Ｉｐ３まで瞬時に立ち上がり、立ち上がり時間ｔｒの間はピーク電流Ｉｐ３を維持する方形波となる。
【００２６】
出力電圧Ｖｏが電源電圧Ｖａに達すると第３スイッチＳ３がオフされるとともに第１スイッチＳ１がオンされる。これにより、出力電圧Ｖｏは電源電圧Ｖａを維持し、出力電流Ｉｏ３は、ゼロまで瞬時に立ち下がってゼロを維持する。
【００２７】
その後、駆動パルス幅に対応する時間が経過すると、第１スイッチＳ１がオフしてから第４スイッチＳ４がオンされる。或いは、第１スイッチＳ１がオフされるとともに第４スイッチＳ４がオンされる。これにより、出力電圧Ｖｏは、図２（ａ）に示すように、立ち下がり時間ｔｆで電源電圧Ｖａから直線的に接地電圧まで低下する。また、負荷容量ＣＬからの出力電流Ｉｏ３は、図２（ｂ）に示すように、定電流源Ｉ３に流れ込んでピーク電流−Ｉｐ３まで瞬時に立ち下がり、立ち上がり時間ｔｆの間はピーク電流−Ｉｐ３を維持する方形波となる。そして、出力電圧Ｖｏが接地電圧に達すると第４スイッチＳ４がオフされるとともに第２スイッチＳ２がオンされる。これにより、負荷容量ＣＬに蓄えられている全ての電荷は放電される。
【００２８】
ここで、ピーク電流Ｉｐ３と消費電力Ｐｄ３は、下記（４）式および（５）式でそれぞれ表すことができる。また、立ち上がり時間ｔｒは立ち下がり時間ｔｆと等しいものと見なしている。
【数２】
【００２９】
ここで、Ｗｐｄ３は、出力電圧Ｖｏの立ち上がり時の消費電力量であり、従来の電力回収回路におけるＷｐｄ２と比較すると、（６）式のようになって、０．８１倍に低減されることがわかる。
【数３】
【００３０】
図３は、本発明の実施例１に係る容量性負荷駆動回路の構成を示す回路図である。この容量性負荷駆動回路は、２段擬似断熱充電回路として構成されており、出力電圧Ｖｏおよび出力電流Ｉｏ４を発生して負荷容量ＣＬに供給する。この容量性負荷駆動回路は、第１基準電位点の電源電圧Ｖａを負荷容量ＣＬに供給するかどうかを切り替える第１スイッチＳ１、負荷容量ＣＬを第２基準電位点に現れる接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２、共振用のコイルＬ、第３基準電位点の電圧３Ｖａ／４を、コイルＬを介して負荷容量ＣＬに供給するかどうかを切り替える第３スイッチＳ３、第４基準電位点の電圧Ｖａ／４を、コイルＬを介して負荷容量ＣＬに供給するかどうかを切り替える第４スイッチＳ４を備えている。
【００３１】
この容量性負荷駆動回路では、まず、第２スイッチＳ２がオフされるとともに第４スイッチＳ４がオンされる。これにより、出力電圧Ｖｏは、図４（ａ）に示すように、コイルＬと負荷容量ＣＬとが電圧Ｖａ／４を中心に共振することにより漸増し、立ち上がり時間ｔｒの半分の時間で電圧Ｖａ／２に達する。また、出力電流Ｉｏ４は、図４（ｂ）に示すように、ピーク電流Ｉｐ４の振幅を有し、立ち上がり時間ｔｒの半分より若干長い時間を半周期とする正弦波となる。この場合、半周期を「０．６１×立ち上がり時間ｔｒ」とすることにより第３スイッチＳ３および第４スイッチＳ４における損失を最小にすることができる。
【００３２】
出力電圧Ｖｏが電圧Ｖａ／２に達すると第４スイッチＳ４がオフされると同時に第３スイッチＳ３がオンされる。厳密には、第４スイッチＳ４がオフされる前に第３スイッチＳ３がオンされる（この動作の詳細は後述する）。これにより、出力電圧Ｖｏは、図４（ａ）に示すように、コイルＬと負荷容量ＣＬとが電圧３Ｖａ／４を中心に共振することにより電圧Ｖａ／２から漸増し、立ち上がり時間ｔｒの半分の時間で電源電圧Ｖａに達する。また、出力電流Ｉｏ４は、図４（ｂ）に示すように、ピーク電流Ｉｐ４の振幅を有し、立ち上がり時間ｔｒの半分より若干長い時間を半周期とする正弦波となる。この場合、第４スイッチＳ４がオフされる前に第３スイッチＳ３がオンされるので、出力電流Ｉｏ４の波形は、立ち上がり時間ｔｒの略中央部分で重なり合ってゼロまでは低下しない形状になる。
【００３３】
出力電圧Ｖｏが電源電圧Ｖａに達すると第３スイッチＳ３がオフされるとともに第１スイッチＳ１がオンされる。これにより、出力電圧Ｖｏは電源電圧Ｖａを維持し、出力電流Ｉｏ４は、ゼロまで立ち下がってゼロを維持する。
【００３４】
その後、駆動パルス幅に対応する時間が経過すると、第１スイッチＳ１がオフしてから第３スイッチＳ３がオンされる。或いは、第１スイッチＳ１がオフされるとともに第３スイッチＳ３がオンされる。これにより、出力電圧Ｖｏは、図４（ａ）に示すように、コイルＬと負荷容量ＣＬとが電圧３Ｖａ／４を中心に共振することにより電源電圧Ｖａから漸減し、立ち下がり時間ｔｆの半分の時間で電圧Ｖａ／２に達する。また、出力電流Ｉｏ４は、図４（ｂ）に示すように、ピーク電流−Ｉｐ４の振幅を有し、立ち下がり時間ｔｆの半分より若干長い時間を半周期とする正弦波となる。この場合、半周期を「０．６１×立ち上がり時間ｔｒ」とすることにより第３スイッチＳ３および第４スイッチＳ４における損失を最小にすることができる。
【００３５】
出力電圧Ｖｏが電圧Ｖａ／２に達すると、第３スイッチＳ３がオフされると同時に第４スイッチＳ４がオンされる。厳密には、第３スイッチＳ３がオフされる前に第４スイッチＳ４がオンされる（この動作の詳細は後述する）。これにより、出力電圧Ｖｏは、図４（ａ）に示すように、コイルＬと負荷容量ＣＬとが電圧Ｖａ／４を中心に共振することにより電圧Ｖａ／２から漸減し、立ち下がり時間ｔｆの半分の時間で接地電圧に達する。また、出力電流Ｉｏ４は、図４（ｂ）に示すように、ピーク電流−Ｉｐ４の振幅を有し、立ち下がり時間ｔｆの半分より若干長い時間を半周期とする正弦波となる。この場合、第３スイッチＳ３がオフされる前に第４スイッチＳ４がオンされるので、出力電流Ｉｏ４の波形は、立ち下がり時間ｔｆの略中央部分で重なり合ってゼロまで上昇しない形状になる。
【００３６】
出力電圧Ｖｏが接地電圧に達すると、第４スイッチＳ４がオフされるとともに第２スイッチＳ２がオンされる。これにより、負荷容量ＣＬに蓄えられている全ての電荷は放電される。
【００３７】
ここで、ピーク電流Ｉｐ４と方形波を近似した出力電圧Ｉｏ４と消費電力Ｐｄ４は、下記（７）式および（８）式、（９）式でそれぞれ表すことができる。また、立ち上がり時間ｔｒは立ち下がり時間ｔｆと等しいものと見なしている。
【数４】
【００３８】
ここで、Ｗｐｄ４は、出力電圧Ｖｏの立ち上がり時の消費電力量であり、共振周期と立ち上がり時間ｔｒとの比に相当するｋは、下記（１０）式によって表すことができる。
【数５】
【００３９】
図５は、Ｗｐｄ４／Ｗｐｄ２の特性を示す。この図５に示す特性から分かるように、ｋ＝０．６１の時にＷｐｄ４は最小となり、従来の電力回収回路のＷｐｄ２と比較すると、下記式（１１）式に示すように、０．９３倍に低減される。
【数６】
【００４０】
図６は、上述した実施例１に係る容量性負荷駆動回路を、具体的な回路素子を使用して実現した回路図である。以下、本発明の特徴の１つである、第３スイッチＳ３と第４スイッチＳ４とを同時に切り替えるための構成および動作を中心に説明する。
【００４１】
第３スイッチＳ３は、ＭＯＳＦＥＴＱ２、ＭＯＳＦＥＴＱ３、ダイオードＤ１およびダイオードＤ２から構成されている。ＭＯＳＦＥＴＱ２は、第３基準電位点とダイオードＤ１のアノードとの間に接続され、ダイオードＤ１のカソードは、コイルＬの一端に接続されている。ＭＯＳＦＥＴＱ３は、第３基準電位点とダイオードＤ２のカソードとの間に接続され、ダイオードＤ２のアノードは、コイルＬの一端に接続されている。
【００４２】
第４スイッチＳ４は、ＭＯＳＦＥＴＱ４、ＭＯＳＦＥＴＱ５、ダイオードＤ３およびダイオードＤ４から構成されている。ＭＯＳＦＥＴＱ４は、第４基準電位点とダイオードＤ３のアノードとの間に接続され、ダイオードＤ３のカソードは、コイルＬの一端に接続されている。ＭＯＳＦＥＴＱ５は、第４基準電位点とダイオードＤ４のカソードとの間に接続され、ダイオードＤ４のアノードは、コイルＬの一端に接続されている。
【００４３】
上記の構成において、第３スイッチＳ３と第４スイッチＳ４とを同時に切り替える動作について説明する。まず、第４スイッチＳ４がオフされると同時に第３スイッチＳ３がオンされる場合の動作を説明する。この場合、厳密には、第４スイッチＳ４がオフされる前に第３スイッチＳ３がオンされる。具体的には、ＭＯＳＦＥＴＱ２がオンになり、ＭＯＳＦＥＴＱ４がオフになる。
【００４４】
これにより、ダイオードＤ１は順バイアスになって第３基準電位点からコイルＬへの電流が供給される。また、ダイオードＤ３は逆バイアスになって第４基準電位点からコイルＬへの電流の供給は停止される。すなわち、ＭＯＳＦＥＴＱ２をオンすることによって、ＭＯＳＦＥＴＱ４のゲートを制御してオン／オフを制御するまでもなく、ＭＯＳＦＥＴＱ２に電流が流れ始め、ＭＯＳＦＥＴＱ４に流れる電流は停止される。従って、第４スイッチＳ４のオフと第３スイッチＳ３のオンとを正確に同時に行った場合と同様の状態を実現して、コイルＬの電流を遮断することなく連続的に流すことができる。
【００４５】
次に、第３スイッチＳ３がオフされると同時に第４スイッチＳ４がオンされる場合の動作を説明する。この場合、厳密には、第３スイッチＳ３がオフされる前に第４スイッチＳ４がオンされる。具体的には、ＭＯＳＦＥＴＱ５がオンになり、ＭＯＳＦＥＴＱ３がオフになる。
【００４６】
これにより、ダイオードＤ４は順バイアスになってコイルＬからの電流を回生するが、ダイオードＤ２は逆バイアスになってコイルＬからの電流の回生を停止する。すなわち、ＭＯＳＦＥＴＱ３のゲートを制御してオン／オフを制御するまでもなく、オン制御になったＭＯＳＦＥＴＱ５に電流が流れ始め、ＭＯＳＦＥＴＱ３に流れる電流は停止される。従って、第３スイッチＳ３のオフと第４スイッチＳ４のオンとを正確に同時に行った場合と同様の状態を実現して、コイルＬの電流を遮断することなく連続的に流すことができる。
【００４７】
また、図６において、各ＭＯＳＦＥＴＱ１〜Ｑ６は、負荷側にドレイン端子を接続したソース接地接続となっている。回路配線や素子の寄生インダクタンスや寄生容量の共振に起因した寄生振動を、スイッチング波形から排除する場合には、これらのＭＯＳＦＥＴの少なくとも一素子の極性を換えて（Ｐチャネル⇔Ｎチャネル）、ドレインとソースとを入れ換えて、出力インピーダンスの低いドレイン接地接続（ソースフォロワ）として用いることもできる。
【００４８】
即ち、スイッチ用ＭＯＳＦＥＴをドレイン出力（出力インピーダンスの高いソース接地）からソース出力（出力インピーダンスの低いドレイン接地，但し、Ｐチャネル⇔Ｎチャネル）に換えると、出力電圧波形の振動が抑えられて電力も低減できる。
以上説明したように、本発明の実施例１に係る容量性負荷駆動回路によれば、消費電力を物理的な最低レベルまで低減することができる。また、容量性負荷駆動回路の消費電力を低減することによって、駆動素子を安価な小形品に代替できるのみでなく、放熱に要していた放熱フィンを削除したり、基板面積と回路容積を減らしたりすことができる。その結果、製品の小形低価格化を推進できる。
【００４９】
なお、上述した実施例１に係る容量性負荷駆動回路は、２段擬似断熱充電回路として構成したが、３段擬似断熱充電回路として構成するように変形できる（以下、これを第１変形例という）。
【００５０】
図７は、第１変形例に係る容量性負荷駆動回路の構成を示し、図８は、その電圧波形および電流波形を示す。この第１変形例に係る容量性負荷駆動回路の動作は、コイルＬと負荷容量ＣＬとが、３種類の電圧Ｖａ／６、電圧Ｖａ／２および電圧５Ｖａ／６を中心に共振して漸増および漸減することを除けば、上述した実施例１に係る容量性負荷駆動回路の動作と同じである。
【００５１】
第１変形例に係る容量性負荷駆動回路によれば、出力電圧Ｖｏの直線性が良好になり出力電流Ｉｏをさらに方形波に近づけることができるので、図１に示した理想的な断熱充電回路の動作に近づけることができ、消費電力をさらに低減することができる。３段の場合には、共振周期と立ち上がり時間比Ｋを０．４５とすると、消費電力が最小になる。なお、４段以上の擬似断熱充電回路も、上記と同様にして構成することができ、段数が増加するに連れて、消費電力の低減効果は高くなる。
【００５２】
また、上述した実施例１に係る容量性負荷駆動回路は、共振用のコイルとして１つのコイルＬを用いたが、立ち上げ用および立ち下げ用といった２つのコイルを用いて立ち上がり時間ｔｒと立ち下がり時間ｔｆを独立に設定した容量性負荷駆動回路を構成するように変形できる（以下、これを第２変形例という）。図９は、第２変形例に係る容量性負荷駆動回路の構成を示す回路図である。
【００５３】
この容量性負荷駆動回路は、電源電圧Ｖａを負荷容量ＣＬに供給するかどうかを切り替える第１スイッチＳ１、負荷容量ＣＬを接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２、立ち上げ用の第１コイルＬ１、立ち下げ用の第２コイルＬ２、電圧３Ｖａ／４を、第１コイルＬ１を介して負荷容量ＣＬに供給するかどうかを切り替える第３スイッチＳ３ａ、電圧Ｖａ／４を、第１コイルＬ１を介して負荷容量ＣＬに供給するかどうかを切り替える第４スイッチＳ４ａ、負荷容量ＣＬから第２コイルＬ２を介して得られる電流を第３基準電位点に回生するかどうかを切り替える第３サブスイッチＳ３ｂ、および、負荷容量ＣＬから第２コイルＬ２を介して得られる電流を第４基準電位点に回生するかどうかを切り替える第４サブスイッチＳ４ｂを備えている。
【００５４】
第２変形例に係る容量性負荷駆動回路の動作は、駆動パルス信号の立ち上げ時には第３スイッチＳ３ａ、第４スイッチＳ４ａおよび第１コイルＬ１が使用され、立ち下げ時には第３サブスイッチＳ３ｂ、第４サブスイッチＳ４ｂおよび第２コイルＬ２が使用される点を除けば、実施例１に係る容量性負荷駆動回路の動作と同じである。第２変形例に係る容量性負荷駆動回路によれば、立ち上がり時間ｔｒと立ち下がり時間ｔｆとを異ならせることができるので、駆動パルス波形の自由度が大幅に向上する。
【００５５】
以上説明した実施例１およびその変形例に係る容量性負荷駆動回路は、負荷容量ＣＬを接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２を備えるが、第２スイッチＳ２は存在しなくても、本発明は成立する（負荷の電庄を少なくとも一つの基準電圧に設定できれば、他のタイミングにおいては任意の電圧になっていても構わない場合がある）。
【００５６】
また、図６に示すように、容量性負荷駆動回路の複数の基準電位点のうち、少なくとも１つに直流電源Ｖａを用い、分圧抵抗Ｒ１，Ｒ２，Ｒ３は削除して、その他の基準電位点は、接地電位点などの定電位点にもう一方の端子を接続したコンデンサＣ１，Ｃ２のみによって構成することができる。制御信号のタイミングが適正であれば、コンデンサに出入りする電荷量が等しくなって、コンデンサの電圧は、自動的に安定値となる。
【００５７】
また、実施例１の容量性負荷駆動回路は、プラズマディスプレイやＥＬディスプレイなどといった表示装置を駆動するために使用することができる。
【実施例２】
【００５８】
本発明の実施例２に係る容量性負荷駆動回路は、容量性負荷を駆動ＩＣを介して駆動するものである。図１０は、実施例２に係る容量性負荷駆動回路の構成を示す回路図である。この容量性負荷駆動回路は、図３に示した実施例１に係る容量性負荷駆動回路の出力端子と接地との間に駆動ＩＣ１１が接続されて構成されている。
【００５９】
駆動ＩＣ１１は、複数の駆動素子を備えており、各駆動素子は負荷容量ＣＬを駆動する。実施例２に係る容量性負荷駆動回路によれば、例えばプラズマディスプレイのように膨大な数の負荷容量ＣＬを同時に駆動することができる。
【００６０】
実施例２においても、駆動ＩＣ１１に集積化されたスイッチを介して、負荷容量ＣＬに接地電位を出力することができるので、第２スイッチＳ２は省略することができる。
【００６１】
なお、駆動ＩＣ１１には、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３および第４スイッチＳ４をも集積するように構成することができる。この構成によれば、容量性負荷駆動回路を安価に作製することができる。
【産業上の利用可能性】
【００６２】
本発明は、プラズマディスプレイやＥＬディスプレイなどといった電子デバイスの駆動に利用可能である。
【符号の説明】
【００６３】
Ｓ１ 第１スイッチ
Ｓ２ 第２スイッチ
Ｓ３、Ｓ３ａ 第３スイッチ
Ｓ３ｂ 第３サブスイッチ
Ｓ４、Ｓ４ａ 第４スイッチ
Ｓ４ｂ 第４サブスイッチ
Ｌ、Ｌ１、Ｌ２ コイル
ＣＬ 負荷容量
Ｄ１〜Ｄ４ ダイオード
Ｑ１〜Ｑ６ ＭＯＳＦＥＴ
Ｖａ 電源電圧
１１ 駆動ＩＣ
【技術分野】
【０００１】
本発明は、容量性負荷駆動回路および表示装置に関し、特にプラズマディスプレイやＥＬディスプレイなどといった電子ディスプレイを駆動する技術に関する。
【背景技術】
【０００２】
従来、負荷容量とコイルとの共振を用いて消費電力を低減する電力回収回路を用いた表示パネル駆動回路が知られている（例えば、特許文献１参照）。この特許文献１に開示された技術は、容量性負荷となる表示パネルの電極を高圧パルスで駆動する際に、駆動回路で消費される大電力を低減する技術である。
【０００３】
図１１は、この表示パネル駆動回路に用いられる電力回収回路の構成を示す回路図である。この電力回収回路は、出力電圧Ｖｏおよび出力電流Ｉｏ２を発生して負荷容量ＣＬに供給する。この電力回収回路は、電源電圧Ｖａを負荷容量ＣＬに供給するかどうかを切り替える第１スイッチＳ１、負荷容量ＣＬを接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２、共振用のコイルＬ、電圧Ｖａ／２を、コイルＬを介して負荷容量ＣＬに供給するかどうかを切り替える第３スイッチＳ３を備えている。電力回収回路のコイルＬと負荷容量ＣＬとは直列に接続されることによってＬＣ共振回路を形成している。
【０００４】
この電力回収回路では、まず、第３スイッチＳ３がオンされる。これにより、出力電圧Ｖｏは、図１２（ａ）に示すように、コイルＬと負荷容量ＣＬとが共振して漸増し、立ち上がり時間ｔｒで電源電圧Ｖａに達する。また、出力電流Ｉｏ２は、図１２（ｂ）に示すように、ピーク電流Ｉｐ２の振幅を有し、立ち上がり時間ｔｒを半周期とする正弦波となる。
【０００５】
出力電圧Ｖｏが電源電圧Ｖａに達すると第３スイッチＳ３がオフされるとともに第１スイッチＳ１がオンされる。これにより、出力電圧Ｖｏは電源電圧Ｖａを維持し、出力電流Ｉｏ２は、ゼロを維持する。
【０００６】
その後、駆動パルス幅に対応する時間が経過すると、第１スイッチＳ１がオフしてから第３スイッチＳ３がオンされる。これにより、出力電圧Ｖｏは、図１２（ａ）に示すように、コイルＬと負荷容量ＣＬとが共振して漸減し、立ち下がり時間ｔｆで接地電圧（０Ｖ）に達する。また、出力電流Ｉｏ２は、図１２（ｂ）に示すように、ピーク電流−Ｉｐ２の振幅を有し、立ち下がり時間ｔｆを半周期とする正弦波となる。出力電圧Ｖｏが接地電圧に達すると、第３スイッチＳ３がオフされるとともに第２スイッチＳ２がオンされる。これにより、負荷容量ＣＬに蓄えられた全電荷が放電される。
【０００７】
ここで、ピーク電流Ｉｐ２、出力電流Ｉｏ２および第３スイッチＳ３における消費電力Ｐｄ２は、下記（１）式〜（３）式でそれぞれ表すことができる。
【数１】
【０００８】
ここで、Ｗｐｄ２は出力電圧Ｖｏの立ち上がり時の消費電力量、Ｒは第３スイッチＳ３の抵抗である。また、立ち上がり時間ｔｒと立ち下がり時間ｔｆは等しいものと見なしている。
【０００９】
以上のように、電力回収回路は、コイルＬと負荷容量ＣＬとを共振させて電圧を立ち上げ／立ち下げることによって、駆動用のスイッチ（第１スイッチＳ１および第２スイッチＳ２に対応）で消費されていた電力を抑えることができる。すなわち、負荷容量に充電されていたエネルギーが全て駆動用のスイッチで消費されていたが、共振を用いることにより、エネルギーは、消費されることなくコイルＬと負荷容量ＣＬとの間を行き来することになる。
【００１０】
従って、電流による電力損失がなければ原理的には電源からのエネルギー供給も不要となり、消費電力を大幅に低減できる。そのため、電力回収回路は現状のプラズマテレビのほとんどに採用されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平９−３２５７３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した従来の電力回収回路を用いた場合でも、駆動用のスイッチに流れる電流は正弦波状に増減しているので、その消費電力は最低レベルまでは低減できていない。最近のフラットパネルテレビの大画面高精細化によって、駆動回路の負荷容量はますます大容量化し、駆動速度も高速化しており、駆動回路のさらなる低消費電力化が必須となっている。
【００１３】
また、現在開発が進められている現行のハイビジョン映像の１６倍の画素数を有するスーパーハイビジョンの映像の表示も必要となるため、駆動回路を究極レベルまで高効率化する必要がある。
【００１４】
プラズマ表示パネルを大画面高精細化した場合には、その駆動回路の負荷容量はさらに大きくなる上に高速なパルス電圧の印加が必要となり、電力回収回路の共振周期の大幅な短縮が必要となる。負荷容量の増加と共振周期の短縮に対応すべく、共振用のインダクタを大幅に低くすると、共振で蓄積されるエネルギーに対する回路損失エネルギーの比であるＱ値が激減して消費電力の低減効果が著しく損なわれるので、電力回収回路の適用が困難になっている。
【００１５】
本発明の課題は、負荷の大容量化と駆動の高速化に対応してさらなる低消費電力化が可能な容量性負荷駆動回路および表示装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明は、第１基準電位点を、第１スイッチを介して負荷容量に接続し、かつ、第２基準電位点を、２スイッチを介して負荷容量に接続して該負荷容量を駆動する容量性負荷駆動回路において、第１基準電位点の電位と第２基準電位点の電位との間の電位を有する第３基準電位点を、第３スイッチを介して共振用のコイルの一端に接続するとともに、第３基準電位点の電位と第２基準電位点の電位との間の電位を有する第４基準電位点を、第４スイッチを介してコイルの一端に接続し、コイルの他端を負荷容量に接続したことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、容量性負荷駆動回路の消費電力を物理的な最低レベルまで低減することができる。また、容量性負荷駆動回路の消費電力を低減することによって、駆動素子を安価な小形品に代替できるのみでなく、放熱に要していた放熱フィンを削除したり、基板面積と回路容積を減らしたりすることができる。その結果、製品の小形低価格化を推進できる。
【００１８】
また、本発明を用いることにより、従来は民生品レベルでは実現できなかったスーパーハイビジョン表示もできるテレビの開発が可能となる。
【００１９】
さらに、本発明はプラズマディスプレイやＥＬディスプレイなどの電子デバイスのみならず、コンピュータ回路や通信回路などの容量性負荷を駆動する一般の高速回路の小形低電力化にも活用でき、地球の資源枯渇・温暖化などの環境問題の対策にも貢献できる。また、駆動電流に起因した回路からの高周波ノイズの発生も抑えることができるので、情報化社会への適合性が極めて高い。このように、本発明の工業上・社会上の効果は極めて高い。
【図面の簡単な説明】
【００２０】
【図１】本発明の考え方の基にした理想的な断熱充電回路の構成を示す図である。
【図２】図１に示す断熱充電回路の出力電圧および出力電流の波形を示す図である。
【図３】本発明の実施例１に係る容量性負荷駆動回路の構成を示す回路図である。
【図４】図１に示す容量性負荷駆動回路の出力電圧および出力電流の波形を示す図である。
【図５】本発明の実施例１に係る容量性負荷駆動回路のＷｐｄ４／Ｗｐｄ２の特性を示す図である。
【図６】本発明の実施例１に係る容量性負荷駆動回路を、具体的な回路素子を使用して実現した回路図である。
【図７】本発明の実施例１の第１変形例に係る容量性負荷駆動回路の構成を示す回路図である。
【図８】図７に示す容量性負荷駆動回路の出力電圧および出力電流の波形を示す図である。
【図９】本発明の実施例１の第２変形例に係る容量性負荷駆動回路の構成を示す回路図である。
【図１０】本発明の実施例２に係る容量性負荷駆動回路の構成を示す回路図である。
【図１１】従来の電力回収回路の構成を示す回路図である。
【図１２】図１１に示す電力回収回路の出力電圧および出力電流の波形を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態の容量性負荷駆動回路を、図面を参照しながら詳細に説明する。
【実施例１】
【００２２】
背景技術の欄で説明した電力回収回路においては、電源から直接に負荷容量ＣＬを充電する電流を抑制して供給エネルギーを低減することはできても、スイッチに流れる電流によって生じる電力消費は最大限に抑えられていない。しかしながら、スイッチに流れる正弦波電流の実効値をさらに低減して直流電流になるように負荷容量ＣＬの駆動電圧を制御することができれば、エネルギー消費を大幅に低減することができる。
【００２３】
負荷容量ＣＬの駆動電流を一定にするか、または、駆動電圧を一定傾斜で変化させることによって、負荷容量ＣＬに蓄えられた電荷を徐々に放電させることができ、これにより充電電荷の移動経路におけるエネルギーの熱的損失を抑えて回路の低電力化を図ることができる。このような回路を断熱充電回路という。
【００２４】
図１は、本発明の考え方の基にした理想的な断熱充電回路の構成を示す図である。この断熱充電回路は、出力電圧Ｖｏおよび出力電流Ｉｏ３を発生して負荷容量ＣＬに供給する。この断熱充電回路は、電源電圧Ｖａを負荷容量ＣＬに供給するかどうかを切り替える第１スイッチＳ１、負荷容量ＣＬを接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２、定電流源Ｉ３からの電流を負荷容量ＣＬに供給するかどうかを切り替える第３スイッチＳ３、負荷容量ＣＬからの電流を定電流源Ｉ４に流すかどうかを切り替える第４スイッチＳ４を備えている。
【００２５】
この断熱充電回路では、まず、第３スイッチＳ３がオンされる。これにより、出力電圧Ｖｏは、図２（ａ）に示すように、０Ｖから直線的に漸増し、立ち上がり時間ｔｒで電源電圧Ｖａに達する。また、定電流源Ｉ３からの出力電流Ｉｏ３は、図２（ｂ）に示すように、ピーク電流Ｉｐ３まで瞬時に立ち上がり、立ち上がり時間ｔｒの間はピーク電流Ｉｐ３を維持する方形波となる。
【００２６】
出力電圧Ｖｏが電源電圧Ｖａに達すると第３スイッチＳ３がオフされるとともに第１スイッチＳ１がオンされる。これにより、出力電圧Ｖｏは電源電圧Ｖａを維持し、出力電流Ｉｏ３は、ゼロまで瞬時に立ち下がってゼロを維持する。
【００２７】
その後、駆動パルス幅に対応する時間が経過すると、第１スイッチＳ１がオフしてから第４スイッチＳ４がオンされる。或いは、第１スイッチＳ１がオフされるとともに第４スイッチＳ４がオンされる。これにより、出力電圧Ｖｏは、図２（ａ）に示すように、立ち下がり時間ｔｆで電源電圧Ｖａから直線的に接地電圧まで低下する。また、負荷容量ＣＬからの出力電流Ｉｏ３は、図２（ｂ）に示すように、定電流源Ｉ３に流れ込んでピーク電流−Ｉｐ３まで瞬時に立ち下がり、立ち上がり時間ｔｆの間はピーク電流−Ｉｐ３を維持する方形波となる。そして、出力電圧Ｖｏが接地電圧に達すると第４スイッチＳ４がオフされるとともに第２スイッチＳ２がオンされる。これにより、負荷容量ＣＬに蓄えられている全ての電荷は放電される。
【００２８】
ここで、ピーク電流Ｉｐ３と消費電力Ｐｄ３は、下記（４）式および（５）式でそれぞれ表すことができる。また、立ち上がり時間ｔｒは立ち下がり時間ｔｆと等しいものと見なしている。
【数２】
【００２９】
ここで、Ｗｐｄ３は、出力電圧Ｖｏの立ち上がり時の消費電力量であり、従来の電力回収回路におけるＷｐｄ２と比較すると、（６）式のようになって、０．８１倍に低減されることがわかる。
【数３】
【００３０】
図３は、本発明の実施例１に係る容量性負荷駆動回路の構成を示す回路図である。この容量性負荷駆動回路は、２段擬似断熱充電回路として構成されており、出力電圧Ｖｏおよび出力電流Ｉｏ４を発生して負荷容量ＣＬに供給する。この容量性負荷駆動回路は、第１基準電位点の電源電圧Ｖａを負荷容量ＣＬに供給するかどうかを切り替える第１スイッチＳ１、負荷容量ＣＬを第２基準電位点に現れる接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２、共振用のコイルＬ、第３基準電位点の電圧３Ｖａ／４を、コイルＬを介して負荷容量ＣＬに供給するかどうかを切り替える第３スイッチＳ３、第４基準電位点の電圧Ｖａ／４を、コイルＬを介して負荷容量ＣＬに供給するかどうかを切り替える第４スイッチＳ４を備えている。
【００３１】
この容量性負荷駆動回路では、まず、第２スイッチＳ２がオフされるとともに第４スイッチＳ４がオンされる。これにより、出力電圧Ｖｏは、図４（ａ）に示すように、コイルＬと負荷容量ＣＬとが電圧Ｖａ／４を中心に共振することにより漸増し、立ち上がり時間ｔｒの半分の時間で電圧Ｖａ／２に達する。また、出力電流Ｉｏ４は、図４（ｂ）に示すように、ピーク電流Ｉｐ４の振幅を有し、立ち上がり時間ｔｒの半分より若干長い時間を半周期とする正弦波となる。この場合、半周期を「０．６１×立ち上がり時間ｔｒ」とすることにより第３スイッチＳ３および第４スイッチＳ４における損失を最小にすることができる。
【００３２】
出力電圧Ｖｏが電圧Ｖａ／２に達すると第４スイッチＳ４がオフされると同時に第３スイッチＳ３がオンされる。厳密には、第４スイッチＳ４がオフされる前に第３スイッチＳ３がオンされる（この動作の詳細は後述する）。これにより、出力電圧Ｖｏは、図４（ａ）に示すように、コイルＬと負荷容量ＣＬとが電圧３Ｖａ／４を中心に共振することにより電圧Ｖａ／２から漸増し、立ち上がり時間ｔｒの半分の時間で電源電圧Ｖａに達する。また、出力電流Ｉｏ４は、図４（ｂ）に示すように、ピーク電流Ｉｐ４の振幅を有し、立ち上がり時間ｔｒの半分より若干長い時間を半周期とする正弦波となる。この場合、第４スイッチＳ４がオフされる前に第３スイッチＳ３がオンされるので、出力電流Ｉｏ４の波形は、立ち上がり時間ｔｒの略中央部分で重なり合ってゼロまでは低下しない形状になる。
【００３３】
出力電圧Ｖｏが電源電圧Ｖａに達すると第３スイッチＳ３がオフされるとともに第１スイッチＳ１がオンされる。これにより、出力電圧Ｖｏは電源電圧Ｖａを維持し、出力電流Ｉｏ４は、ゼロまで立ち下がってゼロを維持する。
【００３４】
その後、駆動パルス幅に対応する時間が経過すると、第１スイッチＳ１がオフしてから第３スイッチＳ３がオンされる。或いは、第１スイッチＳ１がオフされるとともに第３スイッチＳ３がオンされる。これにより、出力電圧Ｖｏは、図４（ａ）に示すように、コイルＬと負荷容量ＣＬとが電圧３Ｖａ／４を中心に共振することにより電源電圧Ｖａから漸減し、立ち下がり時間ｔｆの半分の時間で電圧Ｖａ／２に達する。また、出力電流Ｉｏ４は、図４（ｂ）に示すように、ピーク電流−Ｉｐ４の振幅を有し、立ち下がり時間ｔｆの半分より若干長い時間を半周期とする正弦波となる。この場合、半周期を「０．６１×立ち上がり時間ｔｒ」とすることにより第３スイッチＳ３および第４スイッチＳ４における損失を最小にすることができる。
【００３５】
出力電圧Ｖｏが電圧Ｖａ／２に達すると、第３スイッチＳ３がオフされると同時に第４スイッチＳ４がオンされる。厳密には、第３スイッチＳ３がオフされる前に第４スイッチＳ４がオンされる（この動作の詳細は後述する）。これにより、出力電圧Ｖｏは、図４（ａ）に示すように、コイルＬと負荷容量ＣＬとが電圧Ｖａ／４を中心に共振することにより電圧Ｖａ／２から漸減し、立ち下がり時間ｔｆの半分の時間で接地電圧に達する。また、出力電流Ｉｏ４は、図４（ｂ）に示すように、ピーク電流−Ｉｐ４の振幅を有し、立ち下がり時間ｔｆの半分より若干長い時間を半周期とする正弦波となる。この場合、第３スイッチＳ３がオフされる前に第４スイッチＳ４がオンされるので、出力電流Ｉｏ４の波形は、立ち下がり時間ｔｆの略中央部分で重なり合ってゼロまで上昇しない形状になる。
【００３６】
出力電圧Ｖｏが接地電圧に達すると、第４スイッチＳ４がオフされるとともに第２スイッチＳ２がオンされる。これにより、負荷容量ＣＬに蓄えられている全ての電荷は放電される。
【００３７】
ここで、ピーク電流Ｉｐ４と方形波を近似した出力電圧Ｉｏ４と消費電力Ｐｄ４は、下記（７）式および（８）式、（９）式でそれぞれ表すことができる。また、立ち上がり時間ｔｒは立ち下がり時間ｔｆと等しいものと見なしている。
【数４】
【００３８】
ここで、Ｗｐｄ４は、出力電圧Ｖｏの立ち上がり時の消費電力量であり、共振周期と立ち上がり時間ｔｒとの比に相当するｋは、下記（１０）式によって表すことができる。
【数５】
【００３９】
図５は、Ｗｐｄ４／Ｗｐｄ２の特性を示す。この図５に示す特性から分かるように、ｋ＝０．６１の時にＷｐｄ４は最小となり、従来の電力回収回路のＷｐｄ２と比較すると、下記式（１１）式に示すように、０．９３倍に低減される。
【数６】
【００４０】
図６は、上述した実施例１に係る容量性負荷駆動回路を、具体的な回路素子を使用して実現した回路図である。以下、本発明の特徴の１つである、第３スイッチＳ３と第４スイッチＳ４とを同時に切り替えるための構成および動作を中心に説明する。
【００４１】
第３スイッチＳ３は、ＭＯＳＦＥＴＱ２、ＭＯＳＦＥＴＱ３、ダイオードＤ１およびダイオードＤ２から構成されている。ＭＯＳＦＥＴＱ２は、第３基準電位点とダイオードＤ１のアノードとの間に接続され、ダイオードＤ１のカソードは、コイルＬの一端に接続されている。ＭＯＳＦＥＴＱ３は、第３基準電位点とダイオードＤ２のカソードとの間に接続され、ダイオードＤ２のアノードは、コイルＬの一端に接続されている。
【００４２】
第４スイッチＳ４は、ＭＯＳＦＥＴＱ４、ＭＯＳＦＥＴＱ５、ダイオードＤ３およびダイオードＤ４から構成されている。ＭＯＳＦＥＴＱ４は、第４基準電位点とダイオードＤ３のアノードとの間に接続され、ダイオードＤ３のカソードは、コイルＬの一端に接続されている。ＭＯＳＦＥＴＱ５は、第４基準電位点とダイオードＤ４のカソードとの間に接続され、ダイオードＤ４のアノードは、コイルＬの一端に接続されている。
【００４３】
上記の構成において、第３スイッチＳ３と第４スイッチＳ４とを同時に切り替える動作について説明する。まず、第４スイッチＳ４がオフされると同時に第３スイッチＳ３がオンされる場合の動作を説明する。この場合、厳密には、第４スイッチＳ４がオフされる前に第３スイッチＳ３がオンされる。具体的には、ＭＯＳＦＥＴＱ２がオンになり、ＭＯＳＦＥＴＱ４がオフになる。
【００４４】
これにより、ダイオードＤ１は順バイアスになって第３基準電位点からコイルＬへの電流が供給される。また、ダイオードＤ３は逆バイアスになって第４基準電位点からコイルＬへの電流の供給は停止される。すなわち、ＭＯＳＦＥＴＱ２をオンすることによって、ＭＯＳＦＥＴＱ４のゲートを制御してオン／オフを制御するまでもなく、ＭＯＳＦＥＴＱ２に電流が流れ始め、ＭＯＳＦＥＴＱ４に流れる電流は停止される。従って、第４スイッチＳ４のオフと第３スイッチＳ３のオンとを正確に同時に行った場合と同様の状態を実現して、コイルＬの電流を遮断することなく連続的に流すことができる。
【００４５】
次に、第３スイッチＳ３がオフされると同時に第４スイッチＳ４がオンされる場合の動作を説明する。この場合、厳密には、第３スイッチＳ３がオフされる前に第４スイッチＳ４がオンされる。具体的には、ＭＯＳＦＥＴＱ５がオンになり、ＭＯＳＦＥＴＱ３がオフになる。
【００４６】
これにより、ダイオードＤ４は順バイアスになってコイルＬからの電流を回生するが、ダイオードＤ２は逆バイアスになってコイルＬからの電流の回生を停止する。すなわち、ＭＯＳＦＥＴＱ３のゲートを制御してオン／オフを制御するまでもなく、オン制御になったＭＯＳＦＥＴＱ５に電流が流れ始め、ＭＯＳＦＥＴＱ３に流れる電流は停止される。従って、第３スイッチＳ３のオフと第４スイッチＳ４のオンとを正確に同時に行った場合と同様の状態を実現して、コイルＬの電流を遮断することなく連続的に流すことができる。
【００４７】
また、図６において、各ＭＯＳＦＥＴＱ１〜Ｑ６は、負荷側にドレイン端子を接続したソース接地接続となっている。回路配線や素子の寄生インダクタンスや寄生容量の共振に起因した寄生振動を、スイッチング波形から排除する場合には、これらのＭＯＳＦＥＴの少なくとも一素子の極性を換えて（Ｐチャネル⇔Ｎチャネル）、ドレインとソースとを入れ換えて、出力インピーダンスの低いドレイン接地接続（ソースフォロワ）として用いることもできる。
【００４８】
即ち、スイッチ用ＭＯＳＦＥＴをドレイン出力（出力インピーダンスの高いソース接地）からソース出力（出力インピーダンスの低いドレイン接地，但し、Ｐチャネル⇔Ｎチャネル）に換えると、出力電圧波形の振動が抑えられて電力も低減できる。
以上説明したように、本発明の実施例１に係る容量性負荷駆動回路によれば、消費電力を物理的な最低レベルまで低減することができる。また、容量性負荷駆動回路の消費電力を低減することによって、駆動素子を安価な小形品に代替できるのみでなく、放熱に要していた放熱フィンを削除したり、基板面積と回路容積を減らしたりすことができる。その結果、製品の小形低価格化を推進できる。
【００４９】
なお、上述した実施例１に係る容量性負荷駆動回路は、２段擬似断熱充電回路として構成したが、３段擬似断熱充電回路として構成するように変形できる（以下、これを第１変形例という）。
【００５０】
図７は、第１変形例に係る容量性負荷駆動回路の構成を示し、図８は、その電圧波形および電流波形を示す。この第１変形例に係る容量性負荷駆動回路の動作は、コイルＬと負荷容量ＣＬとが、３種類の電圧Ｖａ／６、電圧Ｖａ／２および電圧５Ｖａ／６を中心に共振して漸増および漸減することを除けば、上述した実施例１に係る容量性負荷駆動回路の動作と同じである。
【００５１】
第１変形例に係る容量性負荷駆動回路によれば、出力電圧Ｖｏの直線性が良好になり出力電流Ｉｏをさらに方形波に近づけることができるので、図１に示した理想的な断熱充電回路の動作に近づけることができ、消費電力をさらに低減することができる。３段の場合には、共振周期と立ち上がり時間比Ｋを０．４５とすると、消費電力が最小になる。なお、４段以上の擬似断熱充電回路も、上記と同様にして構成することができ、段数が増加するに連れて、消費電力の低減効果は高くなる。
【００５２】
また、上述した実施例１に係る容量性負荷駆動回路は、共振用のコイルとして１つのコイルＬを用いたが、立ち上げ用および立ち下げ用といった２つのコイルを用いて立ち上がり時間ｔｒと立ち下がり時間ｔｆを独立に設定した容量性負荷駆動回路を構成するように変形できる（以下、これを第２変形例という）。図９は、第２変形例に係る容量性負荷駆動回路の構成を示す回路図である。
【００５３】
この容量性負荷駆動回路は、電源電圧Ｖａを負荷容量ＣＬに供給するかどうかを切り替える第１スイッチＳ１、負荷容量ＣＬを接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２、立ち上げ用の第１コイルＬ１、立ち下げ用の第２コイルＬ２、電圧３Ｖａ／４を、第１コイルＬ１を介して負荷容量ＣＬに供給するかどうかを切り替える第３スイッチＳ３ａ、電圧Ｖａ／４を、第１コイルＬ１を介して負荷容量ＣＬに供給するかどうかを切り替える第４スイッチＳ４ａ、負荷容量ＣＬから第２コイルＬ２を介して得られる電流を第３基準電位点に回生するかどうかを切り替える第３サブスイッチＳ３ｂ、および、負荷容量ＣＬから第２コイルＬ２を介して得られる電流を第４基準電位点に回生するかどうかを切り替える第４サブスイッチＳ４ｂを備えている。
【００５４】
第２変形例に係る容量性負荷駆動回路の動作は、駆動パルス信号の立ち上げ時には第３スイッチＳ３ａ、第４スイッチＳ４ａおよび第１コイルＬ１が使用され、立ち下げ時には第３サブスイッチＳ３ｂ、第４サブスイッチＳ４ｂおよび第２コイルＬ２が使用される点を除けば、実施例１に係る容量性負荷駆動回路の動作と同じである。第２変形例に係る容量性負荷駆動回路によれば、立ち上がり時間ｔｒと立ち下がり時間ｔｆとを異ならせることができるので、駆動パルス波形の自由度が大幅に向上する。
【００５５】
以上説明した実施例１およびその変形例に係る容量性負荷駆動回路は、負荷容量ＣＬを接地電圧（０Ｖ）に接続するかどうかを切り替える第２スイッチＳ２を備えるが、第２スイッチＳ２は存在しなくても、本発明は成立する（負荷の電庄を少なくとも一つの基準電圧に設定できれば、他のタイミングにおいては任意の電圧になっていても構わない場合がある）。
【００５６】
また、図６に示すように、容量性負荷駆動回路の複数の基準電位点のうち、少なくとも１つに直流電源Ｖａを用い、分圧抵抗Ｒ１，Ｒ２，Ｒ３は削除して、その他の基準電位点は、接地電位点などの定電位点にもう一方の端子を接続したコンデンサＣ１，Ｃ２のみによって構成することができる。制御信号のタイミングが適正であれば、コンデンサに出入りする電荷量が等しくなって、コンデンサの電圧は、自動的に安定値となる。
【００５７】
また、実施例１の容量性負荷駆動回路は、プラズマディスプレイやＥＬディスプレイなどといった表示装置を駆動するために使用することができる。
【実施例２】
【００５８】
本発明の実施例２に係る容量性負荷駆動回路は、容量性負荷を駆動ＩＣを介して駆動するものである。図１０は、実施例２に係る容量性負荷駆動回路の構成を示す回路図である。この容量性負荷駆動回路は、図３に示した実施例１に係る容量性負荷駆動回路の出力端子と接地との間に駆動ＩＣ１１が接続されて構成されている。
【００５９】
駆動ＩＣ１１は、複数の駆動素子を備えており、各駆動素子は負荷容量ＣＬを駆動する。実施例２に係る容量性負荷駆動回路によれば、例えばプラズマディスプレイのように膨大な数の負荷容量ＣＬを同時に駆動することができる。
【００６０】
実施例２においても、駆動ＩＣ１１に集積化されたスイッチを介して、負荷容量ＣＬに接地電位を出力することができるので、第２スイッチＳ２は省略することができる。
【００６１】
なお、駆動ＩＣ１１には、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３および第４スイッチＳ４をも集積するように構成することができる。この構成によれば、容量性負荷駆動回路を安価に作製することができる。
【産業上の利用可能性】
【００６２】
本発明は、プラズマディスプレイやＥＬディスプレイなどといった電子デバイスの駆動に利用可能である。
【符号の説明】
【００６３】
Ｓ１ 第１スイッチ
Ｓ２ 第２スイッチ
Ｓ３、Ｓ３ａ 第３スイッチ
Ｓ３ｂ 第３サブスイッチ
Ｓ４、Ｓ４ａ 第４スイッチ
Ｓ４ｂ 第４サブスイッチ
Ｌ、Ｌ１、Ｌ２ コイル
ＣＬ 負荷容量
Ｄ１〜Ｄ４ ダイオード
Ｑ１〜Ｑ６ ＭＯＳＦＥＴ
Ｖａ 電源電圧
１１ 駆動ＩＣ
【特許請求の範囲】
【請求項１】
第１基準電位点を、第１スイッチを介して負荷容量に接続し、かつ、第２基準電位点を、第２スイッチを介して前記負荷容量に接続して該負荷容量を駆動する容量性負荷駆動回路において、
前記第１基準電位点の電位と前記第２基準電位点の電位との間の電位を有する第３基準電位点を、第３スイッチを介して共振用のコイルの一端に接続するとともに、前記第３基準電位点の電位と前記第２基準電位点の電位との間の電位を有する第４基準電位点を、第４スイッチを介して前記コイルの一端に接続し、前記コイルの他端を前記負荷容量に接続したことを特徴とする容量性負荷駆動回路。
【請求項２】
前記第３スイッチがオンすることにより該第３スイッチを介して前記コイルと前記負荷容量が共振している間に、前記第４スイッチをオンさせて前記コイルと前記負荷容量の共振を継続させながら前記第３スイッチをオフすることを特徴とする請求項１記載の容量性負荷駆動回路。
【請求項３】
前記第４スイッチがオンすることにより該第４スイッチを介して前記コイルと前記負荷容量が共振している間に、前記第３スイッチをオンさせて前記コイルと前記負荷容量の共振を継続させながら前記第４スイッチをオフすることを特徴とする請求項２記載の容量性負荷駆動回路。
【請求項４】
前記コイルの他端に接続された複数のドライバを含む駆動ＩＣを介して前記負荷容量に接続されていることを特徴とする請求項１乃至請求項３のいずれか１項記載の容量性負荷駆動回路。
【請求項５】
前記請求項１乃至請求項４のいずれか１項記載の容量性負荷駆動回路を用いて表示素子を駆動することを特徴とする表示装置。
【請求項１】
第１基準電位点を、第１スイッチを介して負荷容量に接続し、かつ、第２基準電位点を、第２スイッチを介して前記負荷容量に接続して該負荷容量を駆動する容量性負荷駆動回路において、
前記第１基準電位点の電位と前記第２基準電位点の電位との間の電位を有する第３基準電位点を、第３スイッチを介して共振用のコイルの一端に接続するとともに、前記第３基準電位点の電位と前記第２基準電位点の電位との間の電位を有する第４基準電位点を、第４スイッチを介して前記コイルの一端に接続し、前記コイルの他端を前記負荷容量に接続したことを特徴とする容量性負荷駆動回路。
【請求項２】
前記第３スイッチがオンすることにより該第３スイッチを介して前記コイルと前記負荷容量が共振している間に、前記第４スイッチをオンさせて前記コイルと前記負荷容量の共振を継続させながら前記第３スイッチをオフすることを特徴とする請求項１記載の容量性負荷駆動回路。
【請求項３】
前記第４スイッチがオンすることにより該第４スイッチを介して前記コイルと前記負荷容量が共振している間に、前記第３スイッチをオンさせて前記コイルと前記負荷容量の共振を継続させながら前記第４スイッチをオフすることを特徴とする請求項２記載の容量性負荷駆動回路。
【請求項４】
前記コイルの他端に接続された複数のドライバを含む駆動ＩＣを介して前記負荷容量に接続されていることを特徴とする請求項１乃至請求項３のいずれか１項記載の容量性負荷駆動回路。
【請求項５】
前記請求項１乃至請求項４のいずれか１項記載の容量性負荷駆動回路を用いて表示素子を駆動することを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−２４９９８１（Ｐ２０１０−２４９９８１Ａ）
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願番号】特願２００９−９７７６２（Ｐ２００９−９７７６２）
【出願日】平成２１年４月１４日（２００９．４．１４）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ２００９年３月４日 社団法人電子情報通信学会発行の「２００９年電子情報通信学会総合大会講演論文集 基礎・境界」に発表
【出願人】（５０１０６１３１９）学校法人 東洋大学 (68)
【Ｆターム（参考）】
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願日】平成２１年４月１４日（２００９．４．１４）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ２００９年３月４日 社団法人電子情報通信学会発行の「２００９年電子情報通信学会総合大会講演論文集 基礎・境界」に発表
【出願人】（５０１０６１３１９）学校法人 東洋大学 (68)
【Ｆターム（参考）】
[ Back to top ]