急激な金属−絶縁体遷移素子を用いた低電圧ノイズ防止回路
定格信号電圧未満の電圧を有するノイズ信号を効果的に除去できる急激な金属−絶縁体遷移(MIT)素子を用いた低電圧ノイズ防止回路を提供する。急激なMIT素子はノイズ信号から保護されようとする電気電子システムに直列に接続され、所定電圧での急激なMITに従う。従って、低電圧ノイズが効果的に除去できる。
【発明の詳細な説明】
【発明の詳細な説明】
【0001】
本発明は、電気電子システムを保護する回路に係り、特に、外部から電気電子システムに印加される低電圧ノイズ信号を除去するための回路に関する。
【背景技術】
【0002】
電子部品に影響を与えるノイズ成分は、電気電子システムに電源電圧を供給する電源ライン及び電気電子システムに対して電気的信号が入出力される信号ラインを通じて流入される。従って、ノイズ成分から電気電子システムを保護するノイズ防止回路は、電源ライン及び信号ラインに接続される。ノイズ防止回路はコンピュータ、映像機器、音響機器、電子製品を制御する全てのコントローラなどほぼ全ての電子製品に必要とされる。
【0003】
一般的に、電源ラインまたは信号ラインを介して流入されるノイズ信号は、低域通過フィルタ(Low Pass Filter:LPF)、高域通過フィルタ(High Pass Filter:HPF)、またはノイズフィルタによって除去される。しかし、これらのフィルタはそれぞれ、抵抗(R)、インダクタ(L)及びキャパシタ(C)で構成されることが一般的である。従って、これらのフィルタはサイズが非常に大きく、高価である。これは電子機器の小型化及び大衆化を妨げる。特に、フィルタのサイズの縮少に限界がある。また、1個の電源または信号ラインに低域通過フィルタ及び高域通過フィルタを共に設置せねばならないという問題がある。
【0004】
一方、これらのフィルタは室温ノイズ信号のような低電圧ノイズ信号を除去できない。低電圧ノイズ信号は、定格信号電圧あるいは定格電源電圧より低い電圧を有する。低電圧ノイズ信号の例には、きれいな声と映像とを妨害するノイズ信号、デジタル信号のロー(Low)値を正確に認識できなくするノイズ信号、電源または信号ラインに印加されるRF信号ノイズなどが含まれる。
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする技術的課題は、定格標準電圧より低い電圧のノイズ信号が電気電子システムの電源ライン及び/または信号ラインを介して流入する時、その低電圧ノイズ信号を効果的に除去できる回路を提供することである。
【課題を解決するための手段】
【0006】
本発明は、ノイズから保護されようとする電気電子システムに直列接続された急激なMIT(Metal−Insulator Transition:金属−絶縁体遷移)素子を含む急激なMIT素子を利用した低電圧ノイズ防止回路を提供する。
【0007】
本発明の望ましい実施形態による急激なMIT素子は、前記電気電子システムに印加されるノイズの電圧準位に対応して、所定の限界電圧以下では、絶縁体の性質を表し、前記限界電圧以上では、金属の性質を表す。一方、前記ノイズ防止回路は、前記急激なMIT素子に直列接続された保護抵抗をさらに含みうる。
【0008】
また、本発明は、ノイズから保護されようとする電気電子システムに直列接続された第1急激なMIT素子と、前記電気電子システムに並列接続された第2急激なMIT素子と、を含む急激なMIT素子を利用した低電圧ノイズ防止回路を提供する。
【0009】
本発明の望ましい実施形態によれば、前記ノイズ防止回路は、第1及び第2急激なMIT素子にそれぞれ直列接続された保護抵抗をさらに含み、前記電気電子システムに電源電圧を印加する電源電圧源に並列接続された電源電圧補強用キャパシタをさらに含むこともある。前記ノイズ防止回路は、電気電子システムに並列接続された第2急激なMIT素子を利用して、低電圧ノイズだけでなく、所定電圧以上の高電圧ノイズも共に除去しうる。
【0010】
さらに、本発明は、ノイズから保護されようとする電気電子システムに直列に接続され、低濃度の正孔を備える第急激な金属−絶縁体遷移薄膜及び前記第1急激な金属−絶縁体遷移薄膜にコンタクトする少なくとも2個の電極薄膜を備えた第1急激なMIT素子を含む急激なMIT素子を利用した低電圧ノイズ防止回路を提供する。
【0011】
本発明の望ましい実施形態によれば、前記第1急激なMIT素子は、前記第1急激な金属−絶縁体遷移薄膜の位置によって積層型と平面型とに分けられる。また、前記第1急激な金属−絶縁体遷移薄膜は、酸素、炭素、半導体元素(III−V族、II−VI族)、遷移金属元素、希土類元素、ランタン系元素を含む低濃度の正孔が添加された無機物化合物半導体及び絶縁体、低濃度の正孔が添加された有機物半導体及び絶縁体、低濃度の正孔が添加された半導体、及び低濃度の正孔が添加された酸化物半導体及び絶縁体のうち少なくとも一つを含みうる。
【0012】
そして、前記電極薄膜は、W、Mo、W/Au、Mo/Au、Cr/Au、Ti/W、Ti/Al/N、Ni/Cr、Al/Au、Pt、Cr/Mo/Au、YBa2Cu3O7−d、Ni/Au、Ni/Mo、Ni/Mo/Au、Ni/Mo/Ag、Ni/Mo/Al、Ni/W、Ni/W/Au、Ni/W/Ag及びNi/W/Alのうち少なくとも一つの物質を含みうる。
【発明の効果】
【0013】
本発明は、急激なMIT素子を低電圧ノイズから保護しようとする電気電子システムに直列に接続させることによって、急激なMIT素子の限界電圧未満の電圧を有する低電圧ノイズを除去しうる。
【0014】
また、本発明による低電圧ノイズ防止回路は電気電子システムに直列接続された急激なMIT素子とは別の急激なMIT素子をさらに含み、電気電子システムに並列に接続する。これにより、低電圧ノイズだけでなく、高電圧ノイズも共に除去できる。
【0015】
さらに、急激なMIT素子のフィルタ機能を実行して、アナログ信号をデジタル信号に変換するA/Dコンバータとしての機能を果たしうる。
【0016】
また、急激なMIT素子は、その構造が非常に簡単なため、低コストで容易に製造できる。したがって、急激なMIT素子を用いる低電圧ノイズ防止回路も、低コストで容易に製造できる。
【発明を実施するための最良の形態】
【0017】
本発明は実施例が示される添付の図面を参照してより十分に説明されるであろう。しかし本発明は多くの異なる形式で実現でき、ここで説明する実施例に限定して解釈すべきでなく、むしろこれらの実施例はこの開示を詳細かつ完全にし、かつ本発明の概念を当業者へ十分伝えられるように与えられる。図面では層及び領域の厚さは明確化のため拡大されている。理解の促進のため、可能な範囲で共通の素子には同一の参照番号を用いている。
【0018】
本発明では、受信信号の電圧準位によって電気的特性が急激に変わる新たな手段を利用した低電圧ノイズ防止回路を提案する。前記新たな手段を、ここでは、急激な金属−絶縁体遷移(Metal−Insulator Transition:MIT)素子という。
【0019】
本発明に用いられる急激なMIT素子は、急激な金属−絶縁体遷移薄膜(以下、‘遷移薄膜’という)、第1電極薄膜及び第2電極薄膜を備える。急激なMIT素子は、前記遷移薄膜、第1電極薄膜及び第2電極薄膜の位置によって積層型(または垂直型)構造又は平面型構造を有しうる。
【0020】
図1は、積層型構造を有する急激なMIT素子についての断面図である。図1を参照すれば、積層型構造を有する急激なMIT素子は、基板610、基板610上に形成されたバッファ層620、第1電極薄膜641、遷移薄膜630及び第2電極薄膜642を備える。第1電極薄膜641、遷移薄膜630及び第2電極薄膜642はバッファ層620上に順に形成される。
【0021】
バッファ層620は、基板610と第1電極薄膜641との間の格子不整合を緩和する。基板610と第1電極薄膜641との間の格子不整合が非常に小さい時には、バッファ層620なしに第1電極薄膜641を基板610上に形成しうる。バッファ層620は、SiO2またはSi3N4膜を含みうる。
【0022】
第1電極薄膜641及び第2電極薄膜642は、それぞれ、W、Mo、W/Au、Mo/Au、Cr/Au、Ti/W、Ti/Al/N、Ni/Cr、Al/Au、Pt、Cr/Mo/Au、YBa2Cu3O7−d、Ni/Au、Ni/Mo、Ni/Mo/Au、Ni/Mo/Ag、Ni/Mo/Al、Ni/W、Ni/W/Au、Ni/W/Ag及びNi/W/Alのうち少なくとも一つの物質を含んで形成される。第1及び第2電極薄膜641,642は、スパッタリング蒸着法、真空蒸着法及びeビーム蒸着法のうち少なくとも一つの蒸着法を利用して形成しうる。
【0023】
基板610は、Si、SiO2、GaAs、Al2O3、プラスチック、ガラス、V2O5、PrBa2Cu3O7、YBa2Cu3O7、MgO、SrTiO3、NbがドーピングされたSrTiO3及び絶縁薄膜上のシリコン(SOI)のうち少なくとも一つの物質を含んで形成される。
【0024】
図1の急激なMIT素子は、第1及び第2電極薄膜641,642の間に印加される所定電圧で電気的特性が急激に変わる。すなわち、急激なMIT素子は、所定の電圧未満で絶縁体の特性を有し、所定電圧以上で金属の特性を有する。
【0025】
急激なMIT素子の電気的特性の絶縁体から金属性物質への遷移は、いくつかの論文、例えば、New J.Physics 6(2004)52及びhttp//xxx.lanl.gov/abs/con−mat/0411328とAppl.Phys.Lett.86(2005)242101、そして、米国特許6,624,463号明細書に説明されている。
【0026】
以下、前記急激なMIT素子の電気的特性が絶縁体から金属性の物質に変わる電圧を限界電圧と定義する。限界電圧は、急激なMIT素子を構成する構成要素の材質や構造によって変わりうる。
【0027】
図2は、平面形構造を有する急激なMIT素子についての断面図である。図2を参照すれば、平面形構造を有する急激なMIT素子は、基板710、基板710上に形成されたバッファ層720、バッファ層720の上面の一部に形成された遷移薄膜730及びバッファ層720の露出部に遷移薄膜730の側面と上面とに相互対向して形成された第1電極薄膜741及び第2電極薄膜742を備える。すなわち、第1電極薄膜741と第2電極薄膜742とは、それらの間に形成された遷移薄膜730により相互分離されている。
【0028】
バッファ層720は、遷移薄膜730と基板710との間の格子不整合を緩和する。基板710と遷移薄膜730との間の格子不整合が非常に小さい時には、バッファ層720なしに遷移薄膜730を基板710上に直接形成しうる。
【0029】
バッファ層720、第1及び第2電極薄膜741,742及び基板710が図1の説明で前述した材質で形成されることはもとよりである。一方、平面型の急激なMIT素子は、図1に示される積層型と異なり、第1電極薄膜741と第2電極薄膜742との水平距離dにより限界電圧が決まりうる。
【0030】
図3は、図2に示す平面型の急激なMIT素子の電気−電圧特性曲線を示すグラフであって、ここで、遷移薄膜730は低濃度の正孔が添加されたp型GaAs薄膜で形成される。添加された正孔の濃度は、3×1016cm−3ほどである。
【0031】
図3を参照すれば、平面型の急激なMIT素子を流れる電流は、第1電極薄膜741と第2電極薄膜742との間に加えられた電圧の上昇によって増加する。電流は約60V近くで急激に増加し、約60V以上では、オーム(Ω)の法則に従う。したがって、限界電圧は、約60Vとなる。図示されたI及びII点で急激なMIT素子に対するX−線回折パターンであるラウエパターンを比較して、急激なMIT前後で急激なMIT素子の構造に違いがあるか否か判断する。
【0032】
図4は、図3で電圧が加えられなかった時(I部分)の急激なMIT素子に対するマイクロX−線による回折パターンについての写真である。すなわち、急激なMIT素子に0Vが印加される時のマイクロX−線よる回折パターンを示す。X−線放射光は、第1電極薄膜741と第2電極薄膜742との間に入射される。
【0033】
図5は、図3で急激な金属−絶縁体遷移後の電圧(II部分)での急激なMIT素子に対するマイクロX−線による回折パターンについての写真である。図4に示されるように、このとき、急激なMIT素子を通じて降下する電圧は、約70Vである。
【0034】
図4及び図5は、同じ回折パターンを示す。これは、同じ構造を有することを意味する。図3に示された曲線の急激な傾斜によれば、金属−絶縁体遷移が急激であるということを分かる。このような急激な金属−絶縁体遷移の前後で急激なMIT素子の構造は変化しなかったということを図4及び図5を通じて確認できる。急激なMIT素子の電気伝導度は急激に変化するが、遷移薄膜730の構造は変わらない。
【0035】
このような急激なMIT、すなわち、高速のスイッチング動作は、急激なMIT素子の遷移薄膜により達成される。遷移薄膜は、絶縁体に低濃度の正孔を適切に添加することによって得られる。絶縁体に低濃度の正孔の添加によって起きる急激な金属−絶縁体遷移現象についてのメカニズムは、図1の説明で言及した論文及び米国特許に開示されている。
【0036】
図1、図2の急激なMIT素子において、急激な金属−絶縁体遷移を起こす遷移薄膜630,730はそれぞれ、酸素、炭素、半導体元素(III〜V族及びII〜IV族)、遷移金属元素、希土類元素、ランタン系元素のうち少なくとも一つを含む低濃度の正孔が添加されたp型無機物半導体及び絶縁体、低濃度の正孔が添加されたp型有機物半導体及び絶縁体、低濃度の正孔が添加されたp型半導体、及び低濃度の正孔が添加されたp型酸化物半導体及び絶縁体のうち少なくとも一つを含んで形成される。遷移薄膜630,730は、非常に大きい抵抗を有するn型の半導体−絶縁体によっても形成されうる。
【0037】
以下で説明される本発明の実施形態による低電圧ノイズ防止回路は、前述したように印加される電圧の大きさによってその電気的特性が急激に変わる急激なMIT素子を使用する。急激なMIT素子は、保護する電気電子システムに直列に接続される。
【0038】
図6は、本発明の実施形態による低電圧ノイズ防止回路100を備える回路を示す。図6を参照すれば、低電圧ノイズ防止回路100は、急激なMIT素子MIT及び保護抵抗Rpを含む。
【0039】
ここで、負荷インピーダンスZLは、電気電子システムに等価なインピーダンスであって、低電圧ノイズ防止回路100の特性を検証するために使われる。以下、ZLは、電気電子システムまたは電気電子システムに等価な負荷インピーダンスを表す。低電圧ノイズは、電源電圧源Vpから電気電子システムZLに電源電圧を印加する電源ラインL1を介して印加される。ここで、電気電子システムZLは、あらゆる電子素子、電気部品、電子システム、あるいは高圧電気システムなど、低電圧ノイズからの保護が必要な電気電子システムにしうる。
【0040】
急激なMIT素子MITに直列接続された保護抵抗Rpは、急激なMIT素子MITに印加される電圧または電流を制限することによって、急激なMIT素子MITを保護する。保護抵抗Rpと急激なMIT素子MITとは、全体として電源電圧源Vpまたは電気電子システムZLと直列接続される。
【0041】
急激なMIT素子MITの抵抗は、素子の材料及び構造により制御しうる。また、すでに設置された急激なMIT素子MITに並列接続された少なくとも一つの追加の急激なMIT素子を用いることによって、急激なMIT素子の全体抵抗を適切な抵抗に下げることもできる。
【0042】
低電圧ノイズ防止回路100は、電気電子システムZLに直列接続された急激なMIT素子を利用して限界電圧未満のノイズを除去する。すなわち、電気電子システムZLに保護抵抗Rpを介して直列接続された急激なMIT素子MITは、所定電圧未満のノイズが電気電子システムZLに印加される場合に絶縁体として作用することによって、電気電子システムZLに印加される低電圧ノイズを除去する。
【0043】
図7は、本発明の別の実施形態による低電圧ノイズ防止回路100を備える回路を示す。本実施形態では、電気電子システムZLに信号を入出力する信号ラインL2を介して電気電子システムZLに低電圧ノイズが印加される場合にも、低電圧ノイズ防止回路100を電気電子システムZLに直列接続することによって、低電圧ノイズを除去しうるということを示す。ここで、低電圧ノイズ防止回路100は、急激なMIT素子MITに直列接続された保護抵抗Rpを含む。保護抵抗Rpの役割は、図6の実施形態で説明したのと同じである。信号源Vsは、電気電子システムZLの駆動のための入出力信号を発生する。信号源Vsは、パルス発生器、コンピュータ内にあるIC電子部品等にできる。入出力信号は、アナログ信号またはデジタル信号で印加されうる。信号電圧より小さくて不規則なノイズ信号は、入出力信号に乗って電気電子システムZLへ伝えられる。
【0044】
図6及び図7では、電源電圧源Vpと信号源Vsとが別途の電気電子システムZLに接続されているように表現されている。しかし、一般に、それらは、単一電気電子システムZLに同時に接続されうる。また、電源電圧源Vp及び信号源Vsからの電源電圧及び入出力信号はそれぞれ異なるライン又は同じラインを介して印加されうる。低電圧ノイズ防止回路100は、異なるラインに適切に配置されるが、電気電子システムZLに対しては直列に接続されるべきである。上述のように急激なMIT部分の全体抵抗は、すでに配置された急激なMIT素子MITに少なくとも一つの他の急激なMIT素子を加えることで下げられる。2つの急激なMIT素子は互いに並列に接続され、異なるものである。
【0045】
図8は、本発明の別の実施形態による低電圧ノイズ防止回路200を備える回路を示す。図8の実施形態では、低電圧ノイズ信号と共に標準定格電圧以上の高電圧ノイズ信号が電源ラインL1を介して流入する場合に、これらのノイズから電気電子システムZLが保護される。
【0046】
図8を参照すれば、低電圧ノイズ防止回路200は、電気電子システムZLに直列接続された第1の急激なMIT素子MIT1、電気電子システムZLに並列接続された第2の急激なMIT素子MIT2及びそれぞれ第1及び第2の急激なMIT素子MIT1,MIT2に直列接続された保護抵抗Rp1,Rp2を含む。ここで、図8では第2の急激なMIT素子MIT2は第1の急激なMIT素子MIT1を介して電気電子システムZLに並列に接続されるように示されるが、電気電子システムZLに直接接続してもよい。
【0047】
標準定格電圧以上の電圧を有するノイズが電源ラインL1を介して電気電子システムZLに印加される場合、ほとんどの電流が第2の急激なMIT素子MIT2を流れることによって、高電圧ノイズから電気電子システムZLが保護される。したがって、図8の実施形態では、第1及び第2の限界電圧が適切に制御された第1及び第2の急激なMIT素子MIT1,MIT2を利用して、所定の第1の電圧未満の低電圧ノイズ及び第2の電圧以上の高電圧ノイズから電気電子システムZLが保護される。
【0048】
ここで、第1の電圧は、第1の急激なMIT素子MIT1の第1の限界電圧と同一であり、第2の電圧は、第2の急激なMIT素子MIT2の第2の限界電圧と同一である。しかし、それぞれの急激なMIT素子MIT1,MIT2に直列接続された保護抵抗Rp1,Rp2及び電気電子システムZLによって、第1及び第2の電圧は第1及び第2の限界電圧と異なりうる。また、本発明の目的上、第2の限界電圧が第1の限界電圧より高くなければならない。
【0049】
第2の急激なMIT素子MIT2を含む場合にも、第2の急激なMIT素子MIT2に並列接続された他のMIT素子をさらに含むことによって、第2の急激なMIT素子MIT2の全体抵抗を下げられる。それにより、1つのMIT素子に過度な電流が流れることを防止できる。
【0050】
図8の実施形態では、電源電圧源Vpの電源ラインL1を介してノイズが印加される場合を示したが、信号源の信号ラインを介してノイズが印加される場合にも、本実施形態は適用されうる。電源電圧と信号の両方が電気電子システムにそれぞれまたは同じラインを介して印加される場合にも、低電圧ノイズ防止回路200を各ラインに適用して低電圧ノイズ及び高電圧ノイズを両方除去しうる。
【0051】
図9は、本発明の別の実施形態による低電圧ノイズ防止回路300を備える回路を示す。図9を参照すれば、低電圧ノイズ防止回路300は、電源電圧源Vpに並列接続された電源電圧補強用キャパシタCpをさらに含む点を除いて、低電圧ノイズ防止回路200に類似する。電源電圧補強用キャパシタCpは、電源電圧源Vpに並列接続された第2の急激なMIT素子MIT2で急激な金属−絶縁体遷移が起きる瞬間に電源電圧源Vpの電源電圧が降下することを防止する。
【0052】
本発明の実験例による低電圧ノイズ防止回路を備える回路図及びその回路による低電圧除去を図10乃至12を参照して説明する。
【0053】
図10は、本発明の実験例による低電圧ノイズ防止回路100を備える回路を示す。実験の目的上、電気電子システムZLを省略し、ノイズ信号を発生するノイズ発生器VNをさらに含む。ここで、低電圧ノイズ防止回路100は、図6及び図7に示される低電圧ノイズ防止回路100と同一である。
【0054】
本実験例で使われる急激なMIT素子MITは、図2の平面型の急激なMIT素子に対応し、酸化バナジウムで形成された遷移薄膜730を含む。第1電極薄膜741と第2電極薄膜742との距離dは、5μmほどである。急激なMIT素子MITを保護するための保護抵抗Rpは、500Ωを有する。
【0055】
図11は、図10の急激なMIT素子MITの電流−電圧特性曲線を示すグラフである。急激なMIT素子MITを過電流から保護するために素子に流れる電流を最大0.5mAに制限した。
【0056】
図11では、V単位で表示されたx軸の電圧は、急激なMIT素子MITの両端で降下する電圧を表し、mA(mili−Ampere)単位で表示されたy軸の電流は、急激なMIT素子MITを流れる電流を表す。急激なMIT素子MITは、降下電圧が0Vから約5.5Vの間は、電流がほとんど流れない絶縁体の特性を有する。降下電圧が約5.5V以上では、急激なMIT素子MITの電気的特性が絶縁体から金属性物質に遷移するため、電流の不連続ジャンプが発生する。したがって、本実験に使用される急激なMIT素子MITの限界電圧は、約5.5Vである。急激なMIT素子の抵抗値は、図11の電圧−電流曲線から計算できる。
【0057】
図12は、図10の回路により低電圧ノイズ信号が抑制される現象を示すグラフである。図12のグラフは、ノイズ発生器VNで最大電圧が10Vであり、周波数が1KHzであるサイン波ノイズ信号を発生させ、急激なMIT素子MITへの入力は入力信号と称され、急激なMIT素子MITから出力され保護抵抗Rpの両端でデジタルオシロスコープによりとらえられたサイン波ノイズ信号を出力信号と称する。図12では、入力信号は、太実線で描かれ、出力サイン波ノイズ信号は、小さい円を含む細い実線で表示される。左側縦軸が入力サイン波ノイズ信号の電圧を表し、右側縦軸が出力サイン波ノイズ信号の電圧を表す。
【0058】
図12を参照すると、入力サイン波信号が約7.5V(B部分)以下のとき、入力信号は急激なMIT素子MITを通過できず、ほぼ0V(A部分)の出力信号となる。入力信号の電圧が下降する時(C部分とD部分の間)、金属から絶縁体への遷移が発生するが、入力信号の電圧が上昇する時のような急激な遷移特性を示さない。これは図10の回路で計算される金属状態でのMIT素子の抵抗が325Ωであり、急激なMIT素子にとって大きいためである。すなわち、電圧下降時の急激でない遷移特性は、大きい抵抗による熱発生のために起きる現象である。良好に製造された急激なMIT素子は、抵抗が数Ωであり、熱発生は無視できるほど小さい。
【0059】
本発明による低電圧ノイズ防止回路に含まれる急激なMIT素子は、所定の定格電圧より低い電圧を除去して急激なMIT素子の通過を防止するフィルタとして機能する。したがって、急激なMIT素子の限界を保護しようとする電気電子システムの要求電圧によって制御すれば、低電圧ノイズを効果的に除去しうる。
【0060】
急激なMIT素子はフィルタ機能を実行するため、アナログ信号をデジタル信号に変換するA/Dコンバータまたはデコーダとして機能しうる。例えば、急激なMIT素子の限界電圧を基準に、それ未満の信号は、‘0’、それ以上の信号は、‘1’として出力させることによってアナログ信号がデジタル信号に変換される。限界電圧の異なる数個の急激なMIT素子を互いに並列に接続して信号を受けることにより、2ビット以上のデジタル信号に変換することも可能である。
【0061】
本発明は、図面に示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が、特許請求の範囲により定義される本発明の精神と範囲から逸脱せずに、可能であるということが分かるであろう。
【図面の簡単な説明】
【0062】
【図1】積層型構造を有する急激なMIT素子についての断面図である。
【図2】水平型構造を有する急激なMIT素子についての断面図である。
【図3】平面型の急激なMIT素子の電流−電圧曲線を示すグラフである。
【図4】図3の急激なMIT素子の0V電圧印加でのマイクロX線回折パターンの写真である。
【図5】図3の急激なMIT素子の70V電圧印加でのマイクロX線回折パターンの写真である。
【図6】本発明の第1実施形態による低電圧ノイズ防止回路を備える回路図である。
【図7】本発明の別の実施形態による低電圧ノイズ防止回路を備える回路図である。
【図8】本発明の別の実施形態による低電圧ノイズ防止回路を備える回路図である。
【図9】本発明の別の実施形態による低電圧ノイズ防止回路を備える回路図である。
【図10】本発明の実験例による図6及び図7に示される低電圧ノイズ防止回路を備える回路図である。
【図11】図10に示される急激なMIT素子の電流−電圧曲線を示すグラフである。
【図12】図10の回路により低電圧ノイズ信号が抑制される現象を示すグラフである。
【発明の詳細な説明】
【0001】
本発明は、電気電子システムを保護する回路に係り、特に、外部から電気電子システムに印加される低電圧ノイズ信号を除去するための回路に関する。
【背景技術】
【0002】
電子部品に影響を与えるノイズ成分は、電気電子システムに電源電圧を供給する電源ライン及び電気電子システムに対して電気的信号が入出力される信号ラインを通じて流入される。従って、ノイズ成分から電気電子システムを保護するノイズ防止回路は、電源ライン及び信号ラインに接続される。ノイズ防止回路はコンピュータ、映像機器、音響機器、電子製品を制御する全てのコントローラなどほぼ全ての電子製品に必要とされる。
【0003】
一般的に、電源ラインまたは信号ラインを介して流入されるノイズ信号は、低域通過フィルタ(Low Pass Filter:LPF)、高域通過フィルタ(High Pass Filter:HPF)、またはノイズフィルタによって除去される。しかし、これらのフィルタはそれぞれ、抵抗(R)、インダクタ(L)及びキャパシタ(C)で構成されることが一般的である。従って、これらのフィルタはサイズが非常に大きく、高価である。これは電子機器の小型化及び大衆化を妨げる。特に、フィルタのサイズの縮少に限界がある。また、1個の電源または信号ラインに低域通過フィルタ及び高域通過フィルタを共に設置せねばならないという問題がある。
【0004】
一方、これらのフィルタは室温ノイズ信号のような低電圧ノイズ信号を除去できない。低電圧ノイズ信号は、定格信号電圧あるいは定格電源電圧より低い電圧を有する。低電圧ノイズ信号の例には、きれいな声と映像とを妨害するノイズ信号、デジタル信号のロー(Low)値を正確に認識できなくするノイズ信号、電源または信号ラインに印加されるRF信号ノイズなどが含まれる。
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする技術的課題は、定格標準電圧より低い電圧のノイズ信号が電気電子システムの電源ライン及び/または信号ラインを介して流入する時、その低電圧ノイズ信号を効果的に除去できる回路を提供することである。
【課題を解決するための手段】
【0006】
本発明は、ノイズから保護されようとする電気電子システムに直列接続された急激なMIT(Metal−Insulator Transition:金属−絶縁体遷移)素子を含む急激なMIT素子を利用した低電圧ノイズ防止回路を提供する。
【0007】
本発明の望ましい実施形態による急激なMIT素子は、前記電気電子システムに印加されるノイズの電圧準位に対応して、所定の限界電圧以下では、絶縁体の性質を表し、前記限界電圧以上では、金属の性質を表す。一方、前記ノイズ防止回路は、前記急激なMIT素子に直列接続された保護抵抗をさらに含みうる。
【0008】
また、本発明は、ノイズから保護されようとする電気電子システムに直列接続された第1急激なMIT素子と、前記電気電子システムに並列接続された第2急激なMIT素子と、を含む急激なMIT素子を利用した低電圧ノイズ防止回路を提供する。
【0009】
本発明の望ましい実施形態によれば、前記ノイズ防止回路は、第1及び第2急激なMIT素子にそれぞれ直列接続された保護抵抗をさらに含み、前記電気電子システムに電源電圧を印加する電源電圧源に並列接続された電源電圧補強用キャパシタをさらに含むこともある。前記ノイズ防止回路は、電気電子システムに並列接続された第2急激なMIT素子を利用して、低電圧ノイズだけでなく、所定電圧以上の高電圧ノイズも共に除去しうる。
【0010】
さらに、本発明は、ノイズから保護されようとする電気電子システムに直列に接続され、低濃度の正孔を備える第急激な金属−絶縁体遷移薄膜及び前記第1急激な金属−絶縁体遷移薄膜にコンタクトする少なくとも2個の電極薄膜を備えた第1急激なMIT素子を含む急激なMIT素子を利用した低電圧ノイズ防止回路を提供する。
【0011】
本発明の望ましい実施形態によれば、前記第1急激なMIT素子は、前記第1急激な金属−絶縁体遷移薄膜の位置によって積層型と平面型とに分けられる。また、前記第1急激な金属−絶縁体遷移薄膜は、酸素、炭素、半導体元素(III−V族、II−VI族)、遷移金属元素、希土類元素、ランタン系元素を含む低濃度の正孔が添加された無機物化合物半導体及び絶縁体、低濃度の正孔が添加された有機物半導体及び絶縁体、低濃度の正孔が添加された半導体、及び低濃度の正孔が添加された酸化物半導体及び絶縁体のうち少なくとも一つを含みうる。
【0012】
そして、前記電極薄膜は、W、Mo、W/Au、Mo/Au、Cr/Au、Ti/W、Ti/Al/N、Ni/Cr、Al/Au、Pt、Cr/Mo/Au、YBa2Cu3O7−d、Ni/Au、Ni/Mo、Ni/Mo/Au、Ni/Mo/Ag、Ni/Mo/Al、Ni/W、Ni/W/Au、Ni/W/Ag及びNi/W/Alのうち少なくとも一つの物質を含みうる。
【発明の効果】
【0013】
本発明は、急激なMIT素子を低電圧ノイズから保護しようとする電気電子システムに直列に接続させることによって、急激なMIT素子の限界電圧未満の電圧を有する低電圧ノイズを除去しうる。
【0014】
また、本発明による低電圧ノイズ防止回路は電気電子システムに直列接続された急激なMIT素子とは別の急激なMIT素子をさらに含み、電気電子システムに並列に接続する。これにより、低電圧ノイズだけでなく、高電圧ノイズも共に除去できる。
【0015】
さらに、急激なMIT素子のフィルタ機能を実行して、アナログ信号をデジタル信号に変換するA/Dコンバータとしての機能を果たしうる。
【0016】
また、急激なMIT素子は、その構造が非常に簡単なため、低コストで容易に製造できる。したがって、急激なMIT素子を用いる低電圧ノイズ防止回路も、低コストで容易に製造できる。
【発明を実施するための最良の形態】
【0017】
本発明は実施例が示される添付の図面を参照してより十分に説明されるであろう。しかし本発明は多くの異なる形式で実現でき、ここで説明する実施例に限定して解釈すべきでなく、むしろこれらの実施例はこの開示を詳細かつ完全にし、かつ本発明の概念を当業者へ十分伝えられるように与えられる。図面では層及び領域の厚さは明確化のため拡大されている。理解の促進のため、可能な範囲で共通の素子には同一の参照番号を用いている。
【0018】
本発明では、受信信号の電圧準位によって電気的特性が急激に変わる新たな手段を利用した低電圧ノイズ防止回路を提案する。前記新たな手段を、ここでは、急激な金属−絶縁体遷移(Metal−Insulator Transition:MIT)素子という。
【0019】
本発明に用いられる急激なMIT素子は、急激な金属−絶縁体遷移薄膜(以下、‘遷移薄膜’という)、第1電極薄膜及び第2電極薄膜を備える。急激なMIT素子は、前記遷移薄膜、第1電極薄膜及び第2電極薄膜の位置によって積層型(または垂直型)構造又は平面型構造を有しうる。
【0020】
図1は、積層型構造を有する急激なMIT素子についての断面図である。図1を参照すれば、積層型構造を有する急激なMIT素子は、基板610、基板610上に形成されたバッファ層620、第1電極薄膜641、遷移薄膜630及び第2電極薄膜642を備える。第1電極薄膜641、遷移薄膜630及び第2電極薄膜642はバッファ層620上に順に形成される。
【0021】
バッファ層620は、基板610と第1電極薄膜641との間の格子不整合を緩和する。基板610と第1電極薄膜641との間の格子不整合が非常に小さい時には、バッファ層620なしに第1電極薄膜641を基板610上に形成しうる。バッファ層620は、SiO2またはSi3N4膜を含みうる。
【0022】
第1電極薄膜641及び第2電極薄膜642は、それぞれ、W、Mo、W/Au、Mo/Au、Cr/Au、Ti/W、Ti/Al/N、Ni/Cr、Al/Au、Pt、Cr/Mo/Au、YBa2Cu3O7−d、Ni/Au、Ni/Mo、Ni/Mo/Au、Ni/Mo/Ag、Ni/Mo/Al、Ni/W、Ni/W/Au、Ni/W/Ag及びNi/W/Alのうち少なくとも一つの物質を含んで形成される。第1及び第2電極薄膜641,642は、スパッタリング蒸着法、真空蒸着法及びeビーム蒸着法のうち少なくとも一つの蒸着法を利用して形成しうる。
【0023】
基板610は、Si、SiO2、GaAs、Al2O3、プラスチック、ガラス、V2O5、PrBa2Cu3O7、YBa2Cu3O7、MgO、SrTiO3、NbがドーピングされたSrTiO3及び絶縁薄膜上のシリコン(SOI)のうち少なくとも一つの物質を含んで形成される。
【0024】
図1の急激なMIT素子は、第1及び第2電極薄膜641,642の間に印加される所定電圧で電気的特性が急激に変わる。すなわち、急激なMIT素子は、所定の電圧未満で絶縁体の特性を有し、所定電圧以上で金属の特性を有する。
【0025】
急激なMIT素子の電気的特性の絶縁体から金属性物質への遷移は、いくつかの論文、例えば、New J.Physics 6(2004)52及びhttp//xxx.lanl.gov/abs/con−mat/0411328とAppl.Phys.Lett.86(2005)242101、そして、米国特許6,624,463号明細書に説明されている。
【0026】
以下、前記急激なMIT素子の電気的特性が絶縁体から金属性の物質に変わる電圧を限界電圧と定義する。限界電圧は、急激なMIT素子を構成する構成要素の材質や構造によって変わりうる。
【0027】
図2は、平面形構造を有する急激なMIT素子についての断面図である。図2を参照すれば、平面形構造を有する急激なMIT素子は、基板710、基板710上に形成されたバッファ層720、バッファ層720の上面の一部に形成された遷移薄膜730及びバッファ層720の露出部に遷移薄膜730の側面と上面とに相互対向して形成された第1電極薄膜741及び第2電極薄膜742を備える。すなわち、第1電極薄膜741と第2電極薄膜742とは、それらの間に形成された遷移薄膜730により相互分離されている。
【0028】
バッファ層720は、遷移薄膜730と基板710との間の格子不整合を緩和する。基板710と遷移薄膜730との間の格子不整合が非常に小さい時には、バッファ層720なしに遷移薄膜730を基板710上に直接形成しうる。
【0029】
バッファ層720、第1及び第2電極薄膜741,742及び基板710が図1の説明で前述した材質で形成されることはもとよりである。一方、平面型の急激なMIT素子は、図1に示される積層型と異なり、第1電極薄膜741と第2電極薄膜742との水平距離dにより限界電圧が決まりうる。
【0030】
図3は、図2に示す平面型の急激なMIT素子の電気−電圧特性曲線を示すグラフであって、ここで、遷移薄膜730は低濃度の正孔が添加されたp型GaAs薄膜で形成される。添加された正孔の濃度は、3×1016cm−3ほどである。
【0031】
図3を参照すれば、平面型の急激なMIT素子を流れる電流は、第1電極薄膜741と第2電極薄膜742との間に加えられた電圧の上昇によって増加する。電流は約60V近くで急激に増加し、約60V以上では、オーム(Ω)の法則に従う。したがって、限界電圧は、約60Vとなる。図示されたI及びII点で急激なMIT素子に対するX−線回折パターンであるラウエパターンを比較して、急激なMIT前後で急激なMIT素子の構造に違いがあるか否か判断する。
【0032】
図4は、図3で電圧が加えられなかった時(I部分)の急激なMIT素子に対するマイクロX−線による回折パターンについての写真である。すなわち、急激なMIT素子に0Vが印加される時のマイクロX−線よる回折パターンを示す。X−線放射光は、第1電極薄膜741と第2電極薄膜742との間に入射される。
【0033】
図5は、図3で急激な金属−絶縁体遷移後の電圧(II部分)での急激なMIT素子に対するマイクロX−線による回折パターンについての写真である。図4に示されるように、このとき、急激なMIT素子を通じて降下する電圧は、約70Vである。
【0034】
図4及び図5は、同じ回折パターンを示す。これは、同じ構造を有することを意味する。図3に示された曲線の急激な傾斜によれば、金属−絶縁体遷移が急激であるということを分かる。このような急激な金属−絶縁体遷移の前後で急激なMIT素子の構造は変化しなかったということを図4及び図5を通じて確認できる。急激なMIT素子の電気伝導度は急激に変化するが、遷移薄膜730の構造は変わらない。
【0035】
このような急激なMIT、すなわち、高速のスイッチング動作は、急激なMIT素子の遷移薄膜により達成される。遷移薄膜は、絶縁体に低濃度の正孔を適切に添加することによって得られる。絶縁体に低濃度の正孔の添加によって起きる急激な金属−絶縁体遷移現象についてのメカニズムは、図1の説明で言及した論文及び米国特許に開示されている。
【0036】
図1、図2の急激なMIT素子において、急激な金属−絶縁体遷移を起こす遷移薄膜630,730はそれぞれ、酸素、炭素、半導体元素(III〜V族及びII〜IV族)、遷移金属元素、希土類元素、ランタン系元素のうち少なくとも一つを含む低濃度の正孔が添加されたp型無機物半導体及び絶縁体、低濃度の正孔が添加されたp型有機物半導体及び絶縁体、低濃度の正孔が添加されたp型半導体、及び低濃度の正孔が添加されたp型酸化物半導体及び絶縁体のうち少なくとも一つを含んで形成される。遷移薄膜630,730は、非常に大きい抵抗を有するn型の半導体−絶縁体によっても形成されうる。
【0037】
以下で説明される本発明の実施形態による低電圧ノイズ防止回路は、前述したように印加される電圧の大きさによってその電気的特性が急激に変わる急激なMIT素子を使用する。急激なMIT素子は、保護する電気電子システムに直列に接続される。
【0038】
図6は、本発明の実施形態による低電圧ノイズ防止回路100を備える回路を示す。図6を参照すれば、低電圧ノイズ防止回路100は、急激なMIT素子MIT及び保護抵抗Rpを含む。
【0039】
ここで、負荷インピーダンスZLは、電気電子システムに等価なインピーダンスであって、低電圧ノイズ防止回路100の特性を検証するために使われる。以下、ZLは、電気電子システムまたは電気電子システムに等価な負荷インピーダンスを表す。低電圧ノイズは、電源電圧源Vpから電気電子システムZLに電源電圧を印加する電源ラインL1を介して印加される。ここで、電気電子システムZLは、あらゆる電子素子、電気部品、電子システム、あるいは高圧電気システムなど、低電圧ノイズからの保護が必要な電気電子システムにしうる。
【0040】
急激なMIT素子MITに直列接続された保護抵抗Rpは、急激なMIT素子MITに印加される電圧または電流を制限することによって、急激なMIT素子MITを保護する。保護抵抗Rpと急激なMIT素子MITとは、全体として電源電圧源Vpまたは電気電子システムZLと直列接続される。
【0041】
急激なMIT素子MITの抵抗は、素子の材料及び構造により制御しうる。また、すでに設置された急激なMIT素子MITに並列接続された少なくとも一つの追加の急激なMIT素子を用いることによって、急激なMIT素子の全体抵抗を適切な抵抗に下げることもできる。
【0042】
低電圧ノイズ防止回路100は、電気電子システムZLに直列接続された急激なMIT素子を利用して限界電圧未満のノイズを除去する。すなわち、電気電子システムZLに保護抵抗Rpを介して直列接続された急激なMIT素子MITは、所定電圧未満のノイズが電気電子システムZLに印加される場合に絶縁体として作用することによって、電気電子システムZLに印加される低電圧ノイズを除去する。
【0043】
図7は、本発明の別の実施形態による低電圧ノイズ防止回路100を備える回路を示す。本実施形態では、電気電子システムZLに信号を入出力する信号ラインL2を介して電気電子システムZLに低電圧ノイズが印加される場合にも、低電圧ノイズ防止回路100を電気電子システムZLに直列接続することによって、低電圧ノイズを除去しうるということを示す。ここで、低電圧ノイズ防止回路100は、急激なMIT素子MITに直列接続された保護抵抗Rpを含む。保護抵抗Rpの役割は、図6の実施形態で説明したのと同じである。信号源Vsは、電気電子システムZLの駆動のための入出力信号を発生する。信号源Vsは、パルス発生器、コンピュータ内にあるIC電子部品等にできる。入出力信号は、アナログ信号またはデジタル信号で印加されうる。信号電圧より小さくて不規則なノイズ信号は、入出力信号に乗って電気電子システムZLへ伝えられる。
【0044】
図6及び図7では、電源電圧源Vpと信号源Vsとが別途の電気電子システムZLに接続されているように表現されている。しかし、一般に、それらは、単一電気電子システムZLに同時に接続されうる。また、電源電圧源Vp及び信号源Vsからの電源電圧及び入出力信号はそれぞれ異なるライン又は同じラインを介して印加されうる。低電圧ノイズ防止回路100は、異なるラインに適切に配置されるが、電気電子システムZLに対しては直列に接続されるべきである。上述のように急激なMIT部分の全体抵抗は、すでに配置された急激なMIT素子MITに少なくとも一つの他の急激なMIT素子を加えることで下げられる。2つの急激なMIT素子は互いに並列に接続され、異なるものである。
【0045】
図8は、本発明の別の実施形態による低電圧ノイズ防止回路200を備える回路を示す。図8の実施形態では、低電圧ノイズ信号と共に標準定格電圧以上の高電圧ノイズ信号が電源ラインL1を介して流入する場合に、これらのノイズから電気電子システムZLが保護される。
【0046】
図8を参照すれば、低電圧ノイズ防止回路200は、電気電子システムZLに直列接続された第1の急激なMIT素子MIT1、電気電子システムZLに並列接続された第2の急激なMIT素子MIT2及びそれぞれ第1及び第2の急激なMIT素子MIT1,MIT2に直列接続された保護抵抗Rp1,Rp2を含む。ここで、図8では第2の急激なMIT素子MIT2は第1の急激なMIT素子MIT1を介して電気電子システムZLに並列に接続されるように示されるが、電気電子システムZLに直接接続してもよい。
【0047】
標準定格電圧以上の電圧を有するノイズが電源ラインL1を介して電気電子システムZLに印加される場合、ほとんどの電流が第2の急激なMIT素子MIT2を流れることによって、高電圧ノイズから電気電子システムZLが保護される。したがって、図8の実施形態では、第1及び第2の限界電圧が適切に制御された第1及び第2の急激なMIT素子MIT1,MIT2を利用して、所定の第1の電圧未満の低電圧ノイズ及び第2の電圧以上の高電圧ノイズから電気電子システムZLが保護される。
【0048】
ここで、第1の電圧は、第1の急激なMIT素子MIT1の第1の限界電圧と同一であり、第2の電圧は、第2の急激なMIT素子MIT2の第2の限界電圧と同一である。しかし、それぞれの急激なMIT素子MIT1,MIT2に直列接続された保護抵抗Rp1,Rp2及び電気電子システムZLによって、第1及び第2の電圧は第1及び第2の限界電圧と異なりうる。また、本発明の目的上、第2の限界電圧が第1の限界電圧より高くなければならない。
【0049】
第2の急激なMIT素子MIT2を含む場合にも、第2の急激なMIT素子MIT2に並列接続された他のMIT素子をさらに含むことによって、第2の急激なMIT素子MIT2の全体抵抗を下げられる。それにより、1つのMIT素子に過度な電流が流れることを防止できる。
【0050】
図8の実施形態では、電源電圧源Vpの電源ラインL1を介してノイズが印加される場合を示したが、信号源の信号ラインを介してノイズが印加される場合にも、本実施形態は適用されうる。電源電圧と信号の両方が電気電子システムにそれぞれまたは同じラインを介して印加される場合にも、低電圧ノイズ防止回路200を各ラインに適用して低電圧ノイズ及び高電圧ノイズを両方除去しうる。
【0051】
図9は、本発明の別の実施形態による低電圧ノイズ防止回路300を備える回路を示す。図9を参照すれば、低電圧ノイズ防止回路300は、電源電圧源Vpに並列接続された電源電圧補強用キャパシタCpをさらに含む点を除いて、低電圧ノイズ防止回路200に類似する。電源電圧補強用キャパシタCpは、電源電圧源Vpに並列接続された第2の急激なMIT素子MIT2で急激な金属−絶縁体遷移が起きる瞬間に電源電圧源Vpの電源電圧が降下することを防止する。
【0052】
本発明の実験例による低電圧ノイズ防止回路を備える回路図及びその回路による低電圧除去を図10乃至12を参照して説明する。
【0053】
図10は、本発明の実験例による低電圧ノイズ防止回路100を備える回路を示す。実験の目的上、電気電子システムZLを省略し、ノイズ信号を発生するノイズ発生器VNをさらに含む。ここで、低電圧ノイズ防止回路100は、図6及び図7に示される低電圧ノイズ防止回路100と同一である。
【0054】
本実験例で使われる急激なMIT素子MITは、図2の平面型の急激なMIT素子に対応し、酸化バナジウムで形成された遷移薄膜730を含む。第1電極薄膜741と第2電極薄膜742との距離dは、5μmほどである。急激なMIT素子MITを保護するための保護抵抗Rpは、500Ωを有する。
【0055】
図11は、図10の急激なMIT素子MITの電流−電圧特性曲線を示すグラフである。急激なMIT素子MITを過電流から保護するために素子に流れる電流を最大0.5mAに制限した。
【0056】
図11では、V単位で表示されたx軸の電圧は、急激なMIT素子MITの両端で降下する電圧を表し、mA(mili−Ampere)単位で表示されたy軸の電流は、急激なMIT素子MITを流れる電流を表す。急激なMIT素子MITは、降下電圧が0Vから約5.5Vの間は、電流がほとんど流れない絶縁体の特性を有する。降下電圧が約5.5V以上では、急激なMIT素子MITの電気的特性が絶縁体から金属性物質に遷移するため、電流の不連続ジャンプが発生する。したがって、本実験に使用される急激なMIT素子MITの限界電圧は、約5.5Vである。急激なMIT素子の抵抗値は、図11の電圧−電流曲線から計算できる。
【0057】
図12は、図10の回路により低電圧ノイズ信号が抑制される現象を示すグラフである。図12のグラフは、ノイズ発生器VNで最大電圧が10Vであり、周波数が1KHzであるサイン波ノイズ信号を発生させ、急激なMIT素子MITへの入力は入力信号と称され、急激なMIT素子MITから出力され保護抵抗Rpの両端でデジタルオシロスコープによりとらえられたサイン波ノイズ信号を出力信号と称する。図12では、入力信号は、太実線で描かれ、出力サイン波ノイズ信号は、小さい円を含む細い実線で表示される。左側縦軸が入力サイン波ノイズ信号の電圧を表し、右側縦軸が出力サイン波ノイズ信号の電圧を表す。
【0058】
図12を参照すると、入力サイン波信号が約7.5V(B部分)以下のとき、入力信号は急激なMIT素子MITを通過できず、ほぼ0V(A部分)の出力信号となる。入力信号の電圧が下降する時(C部分とD部分の間)、金属から絶縁体への遷移が発生するが、入力信号の電圧が上昇する時のような急激な遷移特性を示さない。これは図10の回路で計算される金属状態でのMIT素子の抵抗が325Ωであり、急激なMIT素子にとって大きいためである。すなわち、電圧下降時の急激でない遷移特性は、大きい抵抗による熱発生のために起きる現象である。良好に製造された急激なMIT素子は、抵抗が数Ωであり、熱発生は無視できるほど小さい。
【0059】
本発明による低電圧ノイズ防止回路に含まれる急激なMIT素子は、所定の定格電圧より低い電圧を除去して急激なMIT素子の通過を防止するフィルタとして機能する。したがって、急激なMIT素子の限界を保護しようとする電気電子システムの要求電圧によって制御すれば、低電圧ノイズを効果的に除去しうる。
【0060】
急激なMIT素子はフィルタ機能を実行するため、アナログ信号をデジタル信号に変換するA/Dコンバータまたはデコーダとして機能しうる。例えば、急激なMIT素子の限界電圧を基準に、それ未満の信号は、‘0’、それ以上の信号は、‘1’として出力させることによってアナログ信号がデジタル信号に変換される。限界電圧の異なる数個の急激なMIT素子を互いに並列に接続して信号を受けることにより、2ビット以上のデジタル信号に変換することも可能である。
【0061】
本発明は、図面に示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が、特許請求の範囲により定義される本発明の精神と範囲から逸脱せずに、可能であるということが分かるであろう。
【図面の簡単な説明】
【0062】
【図1】積層型構造を有する急激なMIT素子についての断面図である。
【図2】水平型構造を有する急激なMIT素子についての断面図である。
【図3】平面型の急激なMIT素子の電流−電圧曲線を示すグラフである。
【図4】図3の急激なMIT素子の0V電圧印加でのマイクロX線回折パターンの写真である。
【図5】図3の急激なMIT素子の70V電圧印加でのマイクロX線回折パターンの写真である。
【図6】本発明の第1実施形態による低電圧ノイズ防止回路を備える回路図である。
【図7】本発明の別の実施形態による低電圧ノイズ防止回路を備える回路図である。
【図8】本発明の別の実施形態による低電圧ノイズ防止回路を備える回路図である。
【図9】本発明の別の実施形態による低電圧ノイズ防止回路を備える回路図である。
【図10】本発明の実験例による図6及び図7に示される低電圧ノイズ防止回路を備える回路図である。
【図11】図10に示される急激なMIT素子の電流−電圧曲線を示すグラフである。
【図12】図10の回路により低電圧ノイズ信号が抑制される現象を示すグラフである。
【特許請求の範囲】
【請求項1】
ノイズから保護されようとする電気電子システムに直列接続された急激な金属−絶縁体遷移(MIT)素子を含む低電圧ノイズ防止回路。
【請求項2】
前記急激な金属−絶縁体遷移素子に直列接続された保護抵抗をさらに含むことを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項3】
前記ノイズは、前記電気電子システムに電源電圧を印加する電源ラインを介して受信され、
前記急激な金属−絶縁体遷移素子は、前記電源ラインに接続されることを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項4】
前記ノイズは、前記電気電子システムと信号を送受信する信号ラインを介して受信され、
前記急激な金属−絶縁体遷移素子は、前記信号ラインに接続されることを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項5】
前記ノイズは、前記電気電子システムに電源電圧を印加する電源ライン及び信号を送受信する信号ラインを介して受信され、
前記ノイズ防止回路は、前記電源ライン及び信号ラインに接続される急激な金属−絶縁体遷移素子を含むことを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項6】
前記急激な金属−絶縁体遷移素子に直列接続された保護抵抗をさらに含むことを特徴とする請求項5に記載の低電圧ノイズ防止回路。
【請求項7】
前記急激な金属−絶縁体遷移素子に並列接続された少なくとも一つの急激な金属−絶縁体遷移素子を含むことを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項8】
前記急激な金属−絶縁体遷移素子の電気的特性は、前記ノイズの電圧準位に応じて急激に変わることを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項9】
前記急激な金属−絶縁体遷移素子は、
所定の限界電圧未満では絶縁体の性質を有し、
前記限界電圧以上では、金属の性質を有することを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項10】
前記電気電子システムは、前記限界電圧未満のノイズから保護されることを特徴とする請求項9に記載の低電圧ノイズ防止回路。
【請求項11】
ノイズから保護されようとする電気電子システムに直列接続された第1の急激な金属−絶縁体遷移素子と、
前記電気電子システムに並列接続された第2の急激な金属−絶縁体遷移素子と、を含む低電圧ノイズ防止回路。
【請求項12】
前記ノイズ防止回路は、前記第1及び第2の急激な金属−絶縁体遷移素子にそれぞれ直列接続された第1及び第2の保護抵抗をさらに含むことを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項13】
前記電気電子システムに電源電圧を印加する電源電圧源に並列接続された電源電圧補強用キャパシタをさらに含むことを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項14】
前記第1の急激な金属−絶縁体遷移素子に並列接続された少なくとも一つの急激な金属−絶縁体遷移素子をさらに含むことを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項15】
前記第2の急激な金属−絶縁体遷移素子に並列接続された少なくとも一つの急激な金属−絶縁体遷移素子をさらに含むことを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項16】
前記第1及び第2の急激な金属−絶縁体遷移素子の電気的特性は、前記ノイズの電圧準位に応じて急激に変わることを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項17】
前記第1の急激な金属−絶縁体遷移素子は、
第1の限界電圧未満では、絶縁体の性質を有し、前記第1の限界電圧以上では、金属の性質を有し、
前記第2の急激な金属−絶縁体遷移素子は、第2の限界電圧未満では、絶縁体の性質を有し、前記第2の限界電圧以上では、金属の性質を有することを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項18】
前記電気電子システムは、前記第1の限界電圧未満のノイズ及び前記第2の限界電圧以上のノイズから保護されることを特徴とする請求項17に記載の急激なMIT素子を利用した低電圧ノイズ防止回路。
【請求項19】
前記第2の限界電圧が前記第1の限界電圧より高いことを特徴とする請求項17に記載の急激なMIT素子を利用した低電圧ノイズ防止回路。
【請求項20】
ノイズから保護されようとする電気電子システムに直列に接続され、
低濃度の正孔を含む急激な金属−絶縁体遷移薄膜及び前記急激な金属−絶縁体遷移薄膜にコンタクトする少なくとも2つの電極薄膜を備えた第1の急激な金属−絶縁体遷移素子を含む低電圧ノイズ防止回路。
【請求項21】
前記電気電子システムに並列に接続され、
低濃度の正孔を含む急激な金属−絶縁体遷移薄膜及び前記急激な金属−絶縁体遷移薄膜にコンタクトする少なくとも2つの電極薄膜を備えた第2の急激な金属−絶縁体遷移素子をさらに含むことを特徴とする請求項20に記載の低電圧ノイズ防止回路。
【請求項22】
前記急激な金属−絶縁体遷移薄膜は、
酸素、炭素、半導体元素(III−V族、II−VI族)、遷移金属元素、希土類元素、ランタン系元素の少なくともいずれか1つを含む低濃度の正孔が添加された無機物半導体、低濃度の正孔が添加された無機物絶縁体、低濃度の正孔が添加された有機物半導体、低濃度の正孔が添加された有機物絶縁体、低濃度の正孔が添加された半導体、低濃度の正孔が添加された酸化物半導体、及び低濃度の正孔が添加された酸化物絶縁体のうち少なくとも一つを含むことを特徴とする請求項20に記載の低電圧ノイズ防止回路。
【請求項23】
前記電極薄膜は、
W、Mo、W/Au、Mo/Au、Cr/Au、Ti/W、Ti/Al/N、Ni/Cr、Al/Au、Pt、Cr/Mo/Au、YBa2Cu3O7−d、Ni/Au、Ni/Mo、Ni/Mo/Au、Ni/Mo/Ag、Ni/Mo/Al、Ni/W、Ni/W/Au、Ni/W/Ag及びNi/W/Alのうち少なくとも一つの物質を含むことを特徴とする請求項20に記載の低電圧ノイズ防止回路。
【請求項1】
ノイズから保護されようとする電気電子システムに直列接続された急激な金属−絶縁体遷移(MIT)素子を含む低電圧ノイズ防止回路。
【請求項2】
前記急激な金属−絶縁体遷移素子に直列接続された保護抵抗をさらに含むことを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項3】
前記ノイズは、前記電気電子システムに電源電圧を印加する電源ラインを介して受信され、
前記急激な金属−絶縁体遷移素子は、前記電源ラインに接続されることを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項4】
前記ノイズは、前記電気電子システムと信号を送受信する信号ラインを介して受信され、
前記急激な金属−絶縁体遷移素子は、前記信号ラインに接続されることを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項5】
前記ノイズは、前記電気電子システムに電源電圧を印加する電源ライン及び信号を送受信する信号ラインを介して受信され、
前記ノイズ防止回路は、前記電源ライン及び信号ラインに接続される急激な金属−絶縁体遷移素子を含むことを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項6】
前記急激な金属−絶縁体遷移素子に直列接続された保護抵抗をさらに含むことを特徴とする請求項5に記載の低電圧ノイズ防止回路。
【請求項7】
前記急激な金属−絶縁体遷移素子に並列接続された少なくとも一つの急激な金属−絶縁体遷移素子を含むことを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項8】
前記急激な金属−絶縁体遷移素子の電気的特性は、前記ノイズの電圧準位に応じて急激に変わることを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項9】
前記急激な金属−絶縁体遷移素子は、
所定の限界電圧未満では絶縁体の性質を有し、
前記限界電圧以上では、金属の性質を有することを特徴とする請求項1に記載の低電圧ノイズ防止回路。
【請求項10】
前記電気電子システムは、前記限界電圧未満のノイズから保護されることを特徴とする請求項9に記載の低電圧ノイズ防止回路。
【請求項11】
ノイズから保護されようとする電気電子システムに直列接続された第1の急激な金属−絶縁体遷移素子と、
前記電気電子システムに並列接続された第2の急激な金属−絶縁体遷移素子と、を含む低電圧ノイズ防止回路。
【請求項12】
前記ノイズ防止回路は、前記第1及び第2の急激な金属−絶縁体遷移素子にそれぞれ直列接続された第1及び第2の保護抵抗をさらに含むことを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項13】
前記電気電子システムに電源電圧を印加する電源電圧源に並列接続された電源電圧補強用キャパシタをさらに含むことを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項14】
前記第1の急激な金属−絶縁体遷移素子に並列接続された少なくとも一つの急激な金属−絶縁体遷移素子をさらに含むことを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項15】
前記第2の急激な金属−絶縁体遷移素子に並列接続された少なくとも一つの急激な金属−絶縁体遷移素子をさらに含むことを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項16】
前記第1及び第2の急激な金属−絶縁体遷移素子の電気的特性は、前記ノイズの電圧準位に応じて急激に変わることを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項17】
前記第1の急激な金属−絶縁体遷移素子は、
第1の限界電圧未満では、絶縁体の性質を有し、前記第1の限界電圧以上では、金属の性質を有し、
前記第2の急激な金属−絶縁体遷移素子は、第2の限界電圧未満では、絶縁体の性質を有し、前記第2の限界電圧以上では、金属の性質を有することを特徴とする請求項11に記載の低電圧ノイズ防止回路。
【請求項18】
前記電気電子システムは、前記第1の限界電圧未満のノイズ及び前記第2の限界電圧以上のノイズから保護されることを特徴とする請求項17に記載の急激なMIT素子を利用した低電圧ノイズ防止回路。
【請求項19】
前記第2の限界電圧が前記第1の限界電圧より高いことを特徴とする請求項17に記載の急激なMIT素子を利用した低電圧ノイズ防止回路。
【請求項20】
ノイズから保護されようとする電気電子システムに直列に接続され、
低濃度の正孔を含む急激な金属−絶縁体遷移薄膜及び前記急激な金属−絶縁体遷移薄膜にコンタクトする少なくとも2つの電極薄膜を備えた第1の急激な金属−絶縁体遷移素子を含む低電圧ノイズ防止回路。
【請求項21】
前記電気電子システムに並列に接続され、
低濃度の正孔を含む急激な金属−絶縁体遷移薄膜及び前記急激な金属−絶縁体遷移薄膜にコンタクトする少なくとも2つの電極薄膜を備えた第2の急激な金属−絶縁体遷移素子をさらに含むことを特徴とする請求項20に記載の低電圧ノイズ防止回路。
【請求項22】
前記急激な金属−絶縁体遷移薄膜は、
酸素、炭素、半導体元素(III−V族、II−VI族)、遷移金属元素、希土類元素、ランタン系元素の少なくともいずれか1つを含む低濃度の正孔が添加された無機物半導体、低濃度の正孔が添加された無機物絶縁体、低濃度の正孔が添加された有機物半導体、低濃度の正孔が添加された有機物絶縁体、低濃度の正孔が添加された半導体、低濃度の正孔が添加された酸化物半導体、及び低濃度の正孔が添加された酸化物絶縁体のうち少なくとも一つを含むことを特徴とする請求項20に記載の低電圧ノイズ防止回路。
【請求項23】
前記電極薄膜は、
W、Mo、W/Au、Mo/Au、Cr/Au、Ti/W、Ti/Al/N、Ni/Cr、Al/Au、Pt、Cr/Mo/Au、YBa2Cu3O7−d、Ni/Au、Ni/Mo、Ni/Mo/Au、Ni/Mo/Ag、Ni/Mo/Al、Ni/W、Ni/W/Au、Ni/W/Ag及びNi/W/Alのうち少なくとも一つの物質を含むことを特徴とする請求項20に記載の低電圧ノイズ防止回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公表番号】特表2008−533736(P2008−533736A)
【公表日】平成20年8月21日(2008.8.21)
【国際特許分類】
【出願番号】特願2008−501802(P2008−501802)
【出願日】平成18年3月7日(2006.3.7)
【国際出願番号】PCT/KR2006/000778
【国際公開番号】WO2006/098560
【国際公開日】平成18年9月21日(2006.9.21)
【出願人】(596099882)エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート (179)
【氏名又は名称原語表記】ELECTRONICS AND TELECOMMUNICATIONS RESEARCH INSTITUTE
【Fターム(参考)】
【公表日】平成20年8月21日(2008.8.21)
【国際特許分類】
【出願日】平成18年3月7日(2006.3.7)
【国際出願番号】PCT/KR2006/000778
【国際公開番号】WO2006/098560
【国際公開日】平成18年9月21日(2006.9.21)
【出願人】(596099882)エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート (179)
【氏名又は名称原語表記】ELECTRONICS AND TELECOMMUNICATIONS RESEARCH INSTITUTE
【Fターム(参考)】
[ Back to top ]