【課題】外部電極間でトラッキング現象が発生することを抑制できると共に、サーミスタが本体から容易に脱落することを抑制できるサーミスタ装置を提供することである。
【解決手段】サーミスタ装置は、サーミスタ２２、支持部７６及び端子電極Ｔ２，Ｔ４を備えている。サーミスタ２２は、サーミスタ素体６０及び外部電極６２ａ，６２ｂを含んでいる。サーミスタ素体２２は、互いに対向している端面を有している。外部電極６２ａ，６２ｂは、サーミスタ素体６０の両端面のそれぞれに設けられている。端子電極Ｔ２，Ｔ４はそれぞれ、外部電極６２ａ，６２ｂに圧接している。支持部７６は、端面間を繋ぐ側面に対して接触している。 （もっと読む）

【課題】大型でも、高性能で高品質で、実装状態で高い信頼性を確保することのできるチップ部品を提供する。
【解決手段】誘電体素子１１と、該誘電体素子の内部に設けた内部電極１１ａと、該内部電極と電気的に接続した外部電極層１５とを備え、誘電体素子１１と外部電極層１５の間に誘電体素子１１の全面を覆うガラス層１２を有し、外部電極層１５は、金属成分を含む下地電極１３と、樹脂電極１４とからなり、樹脂電極１４は、下地電極１３を覆い、かつ誘電体素子１１にガラス層１２を介して接合する。ガラス層１２は、結晶化ガラスからなることが好ましい。 （もっと読む）

【課題】内部電極と外部電極との接合強度を高めると共に、緻密な外部電極を得るセラミック電子部品を提供する。
【解決手段】本発明のセラミック電子部品は、セラミック素体と、前記セラミック素体の内部に設けられ、少なくともＰｄを含む内部電極と、前記セラミック素体の端面に設けられ、金属成分として少なくともＣｕとＡｇとを含むと共に、ガラス成分として結晶化ガラスを一種類以上含み、前記内部電極と導通する一対の外部電極とを有し、前記外部電極は、軟化点Ｔｓが焼付温度よりも高い結晶化ガラスを５０％以上含有する。 （もっと読む）

【課題】内部電極層がセラミック層を介して積層された構造を有する積層セラミック電子部品において、内部電極に卑金属を用いた場合のように、焼成工程で内部電極が酸化されたり、内部電極層を構成する金属が玉化したりするおそれがなく、良好な特性を有する積層セラミックコンデンサ、積層正特性サーミスタなどの積層セラミック電子部品を提供する。
【解決手段】内部電極層を構成する電極材料として、Ｌａ，Ｎｉを主体とする低抵抗酸化化合物を用いる。
セラミック積層体を構成するセラミックとしてＢａＴｉＯ₃系セラミックを用いる。
セラミック積層体を構成するセラミックとして、ＢａＴｉＯ₃系誘電体セラミックを用いて積層セラミックコンデンサを構成する。
セラミック積層体を構成するセラミックとして、ＢａＴｉＯ₃系半導体セラミックを用いて積層正特性サーミスタを構成する。 （もっと読む）

【課題】 高い応答特性が得られると共に金属系の電極材料との密着性が良い保護膜が形成された薄膜サーミスタ素子を提供すること。
【解決手段】 アルミナ基板３と、アルミナ基板３上にサーミスタ材料で形成されたサーミスタ薄膜４と、サーミスタ薄膜４上に形成された一対の櫛形電極５と、櫛形電極５の少なくとも一部と共にサーミスタ薄膜４を覆うハフニウム酸化物またはハフニウム−金属酸化物で形成された保護膜６と、を備えている。 （もっと読む）

【課題】導通不良の発生時期を遅らせることにより、長寿命化を図ることができるセラミック電子部品を提供すること。
【解決手段】積層チップバリスタ１では、外部電極５１が、第２の内部電極３３の引出部分３３ａが接続される第１の領域６１を含む第１の面５３と実装用の半田電極５７が接続される第２の領域６２を含む第２の面５５とを有し、第１の領域６１は、第１及び第２の面５３，５５に垂直な方向からみて、第２の領域６２の輪郭の一部を跨ぐように位置する。このため、半田電極５７の形成位置に対応してバリスタ素体１１にクラックが発生するような場合であっても、内部電極３３の引出部分３３ａにより、第１の領域６１がクラック発生の起点となることが回避され、内部電極３３から半田電極５７に至る導通経路が維持される。 （もっと読む）

【課題】高温耐久性が良好で安定性に優れたＰｄ電極膜を得る。
【解決手段】Ｐｄ電極からなるＮＴＣサーミスタ用電極である。Ｐｄ電極は、Ｐｄを主体として含む電極材料ペーストを、Ｍｎ、Ｃｏ、Ｎｉ、Ｆｅのうちの少なくとも１種以上の金属粉末に、有機ビヒクルを混合したペーストをバインダとしてサーミスタ素体のウェハの面に塗布して焼成する。前記Ｐｄを主体として含む電極材料ペーストと前記Ｍｎ、Ｃｏ、Ｎｉ、Ｆｅのうちの少なくとも１種以上の金属粉末に、有機ビヒクルを混合したバインダペーストとの混合比は重量比で１００：１〜１００：５０の割合で混合されている。 （もっと読む）

【課題】物理強度が高く、ブレークダウン電圧は比較的低く、静電放電の対応能力が良好で、焼結温度も低い、低コストの積層式バリスターの開発。
【解決手段】酸化亜鉛を主体としたバリスターにおいて、バリスター本体の成分が少なくとも９０モル％の酸化亜鉛と、１０モル％を超えない機能性添加剤と、ガラスとを含み、前記機能性添加剤は少なくとも酸化プラセオジムと、酸化アンチモンとを含み、前記酸化亜鉛及び機能性添加剤の総和は９９．９５モル％より小さく、前記ガラスは、質量比で０．１〜１０．０であることを特徴とする積層式酸化亜鉛バリスターを提供する。 （もっと読む）

【課題】Ｎｉ、Ｃｕ、またはＡｌを主成分とする内部電極を用いた場合に、内部電極と外部電極との良好な接合を形成でき、両者の低抵抗接続が可能な積層電子部品およびその製造方法を提供する。
【解決手段】本実施形態に係る積層電子部品１は、主としてセラミックスからなる素体２と、金属成分としてＮｉ、Ｃｕ、またはＡｌを主として含み、かつ、素体２内に設けられた少なくとも１つの内部電極３と、を有する積層体４と、金属成分としてＡｇおよびＺｎを含み、かつ、内部電極３に接続された外部電極５と、を備えており、外部電極５のＺｎの一部が、内部電極３と外部電極４との接合部位の少なくとも一部において内部電極３と外部電極４との間に介在する。 （もっと読む）

【課題】積層型バリスタにおいて、非直線抵抗特性を有するセラミック焼結体と内部電極との密着性を高めて、層間剥離の発生を効果的に防止するだけでなく、内部電極の面積をより多く保持することによって、サージ電流耐量特性に優れている、積層型バリスタを提供することを目的とする。
【解決手段】積層型バリスタにおいて、非直線抵抗特性を有するセラミック焼結体内部に、交互に外部露出部分を持つ平行に重なった内部電極層を持ち、内部電極に上下のセラミック焼結体を連結させる穴を、層間剥離が起こりやすい箇所に限定して形成することで、セラミック焼結体と内部電極層との密着性を向上させていることを特徴とする。 （もっと読む）

【課題】７５０℃〜１２００℃の適用領域内でセンサのドリフトが低下され、かつ有利に電流接続に関して敏感でないセンサを提供すること
【解決手段】白金抵抗膜パターンを金属酸化物基板上に堆積させ、前記抵抗膜パターン上にセラミック中間層を設ける、高温センサの製造方法において、前記セラミック中間層上に自立するカバーを結合するか、又は前記中間層の全面にガラスセラミックを取り付けることを特徴とする、高温センサの製造方法 （もっと読む）

酸化パラジウムを含む内部電極２が付されたグリーンホイル積層体が焼結される、多層素子１の製造方法が記載される。焼結された積層体は、さらなる加熱段階で焼結積層体へと焼成される、外部電極３のための銀ペーストを２面以上に付されて提供される。 （もっと読む）

【課題】電極板と端子板とを溶接等によって接合する際に、素子本体が熱劣化することを防止できると共に、ＰＴＣ素子に衝撃や圧力が作用したとしても、電極板と端子板との接合が外れることがなく、素子本来の機能を有効に発揮することができるＰＴＣ素子を提供すること。
【解決手段】所定の温度領域において温度上昇に伴い抵抗値が増加する素子本体４と、素子本体４の表裏面に接合された一対の第１および第２電極板１０，１２と、を有するＰＴＣ素子である。電極板のうち少なくとも一方の第１電極板１０が、素子本体４に対して接合する第１素子接合片１０ａと、第１素子接合片１０ａに対して一体に成形してあり、第１素子接合片１０ａの表面上に折り曲げられて配置された第１端子接合片１０ｂと、を有する。前記第２電極板は、二種類以上の材質の板材が積層してあるクラッド板で構成してある。 （もっと読む）

【課題】例えば車載用の電子デバイスなどの厳しい使用環境に耐えられる、信頼性の高い積層バリスタとその製造方法を提供することを目的とする。
【解決手段】バリスタ層１２と内部電極１３を交互に積層した積層体を焼結した焼結体１１と、この焼結体１１の少なくとも両端面に、前記内部電極１３が交互に接続された一対の外部電極とを備え、前記一対の外部電極はガラス量の異なる２層よりなり、前記２層よりなる外部電極のうち、内部電極に接続される内側の第１の外部電極１４のガラス含有量が５重量％以下（０を含む）であり、かつ前記第１の外部電極１４の上で外側に形成される第２の外部電極１５のガラス含有量を１０重量％〜３０重量％とすることにより外部からの水分浸入を防止し、信頼性の高い積層バリスタを得ることができる。 （もっと読む）

【課題】 高温環境下での抵抗値変化を抑制しながら電極の接合不良をなくすことができ、品質及び信頼性が向上すること。
【解決手段】 表面にＳｉＯ₂層２が形成されたシリコン基板３と、ＳｉＯ₂層２の上面にパターン形成されたサーミスタ薄膜４と、貴金属以外の金属材料で形成され、ＳｉＯ₂層２の上面にパターン形成された接合層５と、該接合層５上にパターン形成された貴金属からなる電極６と、を備え、サーミスタ薄膜４の内部に、サーミスタ薄膜４が形成されない薄膜非形成領域４ａを有し、接合層５及び電極６が、薄膜非形成領域４ａ内に埋め込み形成され側面がサーミスタ薄膜４の内側面に接合され、薄膜非形成領域４ａ内の接合層５及び電極６の一部が、除去されて抵抗値調整されている。 （もっと読む）

本発明は回路保護素子及びその製造方法に関する。本発明による回路保護素子は、コイルパターン、内部電極、導電性物質が埋め込まれた孔及び磁性体物質が埋め込まれた孔が選択的に形成された複数のシートを有する共通モードノイズフィルターと、内部電極及びＥＳＤ保護物質が埋め込まれた孔が選択的に形成された複数のシートを有するＥＳＤ保護素子と、を備える。本発明によれば、ソレノイド型の共通モードノイズフィルターとＥＳＤ保護素子を単一の素子として積層形成し、これを用いて電子機器の共通モードノイズとＥＳＤを同時に抑制することができる。このため、共通モードノイズとＥＳＤを保護するために個別素子を使用していた従来に比べて構成が簡素化されることから、電子機器のサイズ増加を防止することができ、入出力信号の歪みを防止することができて電子機器の信頼性を向上させることができる。 （もっと読む）

【課題】実装面積を縮小することが可能な積層型チップバリスタを提供することを目的とする。
【解決手段】積層型チップバリスタＶ１は、バリスタ素体１と、第１の外部電極５，６と、第２の外部電極７，８とを備える。第１の外部電極５，６は、バリスタ素体１の一方の主面２にそれぞれ形成される。第２の外部電極７，８は、バリスタ素体１の他方の主面３にそれぞれ形成される。バリスタ素体１は、バリスタ特性を発現する複数のバリスタ層と、それぞれ複数の第１の内部電極１１及び第２の内部電極２１とが積層された積層体として構成される。各第１の内部電極１１は、第２の電極部分１５及び外部導体３７を通して第１の外部電極５及び第２の外部電極７に電気的に接続される。各第２の内部電極２１は、第２の電極部分２５及び外部導体４７を通して第１の外部電極６及び第２の外部電極８に電気的に接続される。 （もっと読む）

【課題】 耐熱試験時での抵抗値変化を抑制しながら電極の接合不良をなくすことができ、品質及び信頼性が向上すること。
【解決手段】 表面にＳｉＯ₂層２が形成されたシリコン基板３と、ＳｉＯ₂層２の上面にパターン形成されたサーミスタ薄膜４と、貴金属以外の金属材料で形成され、ＳｉＯ₂層２の上面からサーミスタ薄膜４の上面に亘ってパターン形成された接合層５と、該接合層５上に形成された貴金属からなる電極６と、を備え、サーミスタ薄膜４の厚みＴ１に対する接合層５の厚みＴ２が、比率０．０００７から０．００６の範囲内である薄膜サーミスタ１を提供する。 （もっと読む）

【課題】外部電極をメッキレスとした場合であっても、実装時のハンダ食われを抑止できる。
【解決手段】積層型チップバリスタ１では、外部電極５１にＡｇを含有させることにより、外部電極５１の低抵抗化及び低融点化が図られている。また、外部電極５１の主成分をＰｔとすることにより、外部電極５１にＮｉやＳｎなどのメッキ層を形成しなくても、ハンダバンプ５３によるハンダ食われを好適に抑止できる。外部電極５１にメッキ層を形成しないことは、積層型チップバリスタ１の製造時における工程数の削減を実現し、製造コストの低減化にも寄与する。さらに、内部電極対２１の主成分をＰｄとすることで、内部電極対２１と外部電極５１との良好なコンタクトが得られ、高周波に対する積層型チップバリスタ１のＥＳＲ特性が向上すると共に、個体ごとのＥＳＲばらつきも低減される。 （もっと読む）

【課題】セラミック素体に対する接触抵抗の増大を招き難い、単板型のセラミック素体を用いた外部電極形成用導電性ペーストを提供する。
【解決手段】内部電極を有しない単板型のセラミック素体１と、セラミック素体１の表面に形成される外部電極２，３とを備えるセラミック電子部品の外部電極２，３を形成するのに用いられる導電性ペーストであって、導電性成分と、ガラスフリットと、有機ビヒクルとを含有しており、ガラスフリットの塩基度が０．３９以上であり、Ｐｂ成分を含有しない、導電性ペースト。 （もっと読む）