昇圧型ＤＣ−ＤＣコンバータ
【課題】外付け部品を変更することなく所望の出力最大電流値を達成しつつ出力のリップル電圧を低減できる昇圧型ＤＣ−ＤＣコンバータを実現する。
【解決手段】インダクタに電流を流すスイッチング素子と、インダクタの出力側に接続された整流手段と、出力電圧およびインダクタ電流に対応した電圧に基づいてスイッチング素子をオン、オフ制御する制御回路とを備えた昇圧型ＤＣ−ＤＣコンバータにおいて、制御回路は、出力電圧が所定の電位まで下がったことを検出する第1電圧比較回路と、インダクタ電流が所定の電流値に達したことを検出する第2電圧比較回路と、入力電圧に反比例する電圧を生成する電圧生成回路とを備え、電圧生成回路により生成された電圧が基準電圧として第2電圧比較回路に供給され、出力電圧が所定の電位まで下がった場合にスイッチング素子をオンさせ、インダクタ電流が所定の電流値に達した場合にスイッチング素子をオフさせるようにした。
【解決手段】インダクタに電流を流すスイッチング素子と、インダクタの出力側に接続された整流手段と、出力電圧およびインダクタ電流に対応した電圧に基づいてスイッチング素子をオン、オフ制御する制御回路とを備えた昇圧型ＤＣ−ＤＣコンバータにおいて、制御回路は、出力電圧が所定の電位まで下がったことを検出する第1電圧比較回路と、インダクタ電流が所定の電流値に達したことを検出する第2電圧比較回路と、入力電圧に反比例する電圧を生成する電圧生成回路とを備え、電圧生成回路により生成された電圧が基準電圧として第2電圧比較回路に供給され、出力電圧が所定の電位まで下がった場合にスイッチング素子をオンさせ、インダクタ電流が所定の電流値に達した場合にスイッチング素子をオフさせるようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を変換するスイッチング・レギュレータ方式の昇圧型電源装置に関し、特にＰＦＭ（パルス周波数変調）方式で出力を制御する昇圧型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。また、ＤＣ−ＤＣコンバータには、昇圧型と降圧型とがある。
【０００３】
従来、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいては、出力電圧に比例した電圧をＰＦＭ（パルス周波数変調）制御用のコンパレータまたはＰＷＭ（パルス幅変調）制御用のコンパレータにフィードバックして、出力電圧が下がると駆動用スイッチング素子のオン時間を長くするように周波数またはパルス幅を制御し、出力電圧が上がると駆動用スイッチング素子のオン時間を短くするように周波数またはパルス幅の制御が行われている（例えば、特許文献１）。
【０００４】
図４に、従来のＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータの構成例を、また図５にそのタイミングチャートを示す。図４に示すように、ＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータにおいては、出力電圧Ｖoutと所定の基準電圧Ｖref1とを比較するコンパレータＣＭＰ１、インダクタ（コイル）Ｌ１の出力側の電圧Ｖswと基準電圧Ｖref2とを比較する電流制限用のコンパレータＣＭＰ２、出力電圧Ｖoutとインダクタ（コイル）Ｌ１の出力側の電圧Ｖswとを比較して逆流状態を検出するコンパレータＣＭＰ３を備えている。
【０００５】
図４に示す昇圧型ＤＣ−ＤＣコンバータは、出力電流Ｉoutの放電により、出力電圧Ｖoutが基準電圧Ｖref1を下回ると、出力電圧検出コンパレータＣＭＰ１の出力がハイレベルとなり、ＲＳフリップフロップＦＦ１をセットし、その出力Ｑがハイレベルに変化して、スイッチング素子Ｍ１がオンされる。スイッチング素子Ｍ１がオンすると、インダクタ電流ＩLは、Ｖin／Ｌの傾き(Ｖinは入力電圧、ＬはインダクタＬ１のインダクタンス値)で増加し、インダクタＬ１とスイッチング素子Ｍ１との接続ノードＳＷの電圧Ｖswが高くなる。そして、電圧Ｖswが基準電圧Ｖref2よりも高くなると、電流制限コンパレータＣＭＰ２の出力がハイレベルとなり、ＲＳフリップフロップＦＦ２をセットし、その出力Ｑがハイレベルに変化して、フリップフロップＦＦ１をリセットし、その出力Ｑがロウレベルとなり、スイッチング素子Ｍ１がオフ、整流用スイッチング素子Ｍ２がオンする。このときのインダクタ電流ＩLの電流値をＩmaxとする。
【０００６】
整流用スイッチング素子Ｍ２がオンすると、インダクタ電流ＩLは、(Ｖout−Ｖｉｎ)／Ｌの傾きで減少する。また、整流用スイッチング素子Ｍ２がオンすると、出力端子ＯＵＴへ電力が供給され、出力電圧Ｖoutが増加する。その後、インダクタ電流ＩLが減少し、Ｖout＞Ｖswとなると、逆流検出コンパレータＣＭＰ３の出力がハイレベルとなり、フリップフロップＦＦ２をリセットする。また、整流用スイッチング素子Ｍ２がオフする。
【０００７】
上記の動作を繰り返すことで、ＰＦＭ制御昇圧ＤＣ−ＤＣコンバータは、所定レベルの
出力電圧Ｖoutを出力する。ここで、上記のようなＰＦＭ制御の昇圧ＤＣ−ＤＣコンバータでは、出力リップル電圧ΔＶp-pは、次式
ΔＶp-p ＝ (Ｉmax2×Ｌ)÷（２×Ｃout×(Ｖout−Ｖin)） ・・・式（１）
で表される。ここで、Ｉmaxは、インダクタ電流ＩLの電流制限値、Ｃoutは出力コンデンサＣ０の容量値、Ｖoutは出力電圧値、Ｖinは入力電圧値である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２１８１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記式（１）から、従来のＤＣ−ＤＣコンバータでは、入力電圧Ｖinが高くなると、ΔＶp-pが大きくなることが分かる。図５のタイミングチャートで説明すると、タイミングｔ１，ｔ２のように入力電圧Ｖinが高くなると、インダクタ電流ＩLの減少が緩やかになって逆流状態になるのが遅くなる。そして、期間Ｔ１，Ｔ２のようにスイッチング素子Ｍ１がオンしている時間が長くなることで出力電圧Ｖoutが高くなって、スイッチング素子Ｍ２がオフしたのち出力電圧Ｖoutが基準電圧Ｖref1まで下がりスイッチング素子Ｍ１がオンされるまでに要する時間が長くなる。そのため、出力のリップル電圧ΔＶp-pが大きくなってしまう。そして、ΔＶp-pが大きくなると、インダクタや出力コンデンサの音鳴り、機器の誤動作といった不具合が発生するという課題があった。
【００１０】
なお、インダクタ電流ＩLの電流制限値Ｉmaxは、ＤＣ−ＤＣコンバータが出力可能な最大出力電流値をＩout(MAX)とすると、ＩmaxとＩout(MAX)の関係は、次式
Ｉout(MAX) ＝（Ｖin×Ｉmax×η）÷（２×Ｖout）・・・式（２）
で表わされる。ここで、ηはＤＣ−ＤＣコンバータの電力変換効率である。
従って、Ｉmaxを下げることで、リップル電圧ΔＶp-pを小さくすることはできる。しかし、Ｉmaxの値により最大出力電流値Ｉout(MAX)が決まるため、Ｉmaxは所望のＩout(MAX)に応じて設定する必要がある。そのため、Ｉout(MAX)を無視して一方的にＩmaxを下げることはできない。また、式（１）より、出力コンデンサＣ０の容量値Ｃoutを大きくしたりインダクタＬ１の値を小さくしても、リップル電圧を小さくできることが分かるが、出力コンデンサＣ０の値やインダクタＬ１の値は、ＤＣ−ＤＣコンバータが必要とする特性を得るために自由に変えることができない場合がある。
【００１１】
本発明は上記のような背景の下になされたもので、その目的とするところは、外付け部品（Ｌ１、Ｃ０）を変更することなく、所望の出力最大電流値Ｉout(MAX)を達成しつつ出力のリップル電圧を低減して、音鳴りの発生や誤動作を防止することができるＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、上記目的を達成するため、
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタの出力側の端子に接続され前記インダクタに電流を流す駆動用スイッチング素子と、前記インダクタの出力側の端子と前記出力端子との間に接続された整流手段と、出力側からのフィードバック電圧および前記インダクタに流れる電流に比例した電圧に基づいて前記駆動用スイッチング素子をオン、オフ制御する駆動パルスを生成する制御回路とを備え、入力電圧を昇圧した電圧を出力する昇圧型ＤＣ−ＤＣコンバータであって、
前記制御回路は、
前記出力側からのフィードバック電圧と所定の第１基準電圧とを比較してフィードバッ
ク電圧が所定の電位まで下がったことを検出する第１電圧比較回路と、
前記インダクタに流れる電流に比例した電圧と第２基準電圧とを比較して前記インダクタに流れる電流が所定の電流値に達したことを検出する第２電圧比較回路と、
前記電圧入力端子に入力される電圧に反比例するような電圧を生成する電圧生成回路と、
を備え、前記電圧生成回路により生成された電圧が前記第２基準電圧として前記第２電圧比較回路に供給され、前記フィードバック電圧が所定の電位まで下がったことを前記第１電圧比較回路が検出した場合に前記駆動用スイッチング素子をオンさせ、前記インダクタに流れる電流が所定の電流値に達したことを前記第２電圧比較回路が検出した場合に前記駆動用スイッチング素子をオフさせるように構成した。
【００１３】
上記のような手段によれば、電圧入力端子に入力される電圧に反比例するような電圧を生成する電圧生成回路を備え、該電圧が第２基準電圧として第２電圧比較回路に供給される、つまりインダクタに流れる電流が所定の電流値に達したことを検出する第２電圧比較回路の基準電圧が入力電圧に反比例して変化することとなるため、インダクタ電流が流される時間が短くなることで出力電圧が高くなってしまうのが防止され、出力のリップルを減少させることができる。
【００１４】
ここで、望ましくは、前記インダクタの出力側の端子の電圧と出力電圧とを比較して逆流状態を検出する逆流状態検出回路を備え、該逆流状態検出回路が、出力電圧の方が前記インダクタの出力側の端子の電圧よりも高い逆流状態を検出した場合に、前記整流手段をオフさせるように構成する。
これにより、整流手段がスイッチング素子で構成されている場合に、整流手段を適切なタイミングでオフさせることができる。
【００１５】
また、望ましくは、前記整流手段はダイオードであるようにする。
これにより、整流手段を適正なタイミングでオン、オフする制御信号を生成する回路が不要となり、回路の構成素子数ひいては回路の占有面積、チップサイズを低減することができる。
【００１６】
さらに、望ましくは、前記電圧生成回路は前記電圧入力端子に入力される電圧を入力とする除算回路により構成する。
これにより、既存の回路によって入力電圧に反比例するような電圧を生成する電圧生成回路を構成することができ、設計者の負担を軽くすることができる。
【００１７】
また、望ましくは、前記インダクタに流れる電流に比例した電圧は前記インダクタの出力側の端子の電圧であり、前記第２電圧比較回路は、前記インダクタの出力側の端子の電圧と前記第２基準電圧を比較するように構成する。
これにより、インダクタに流れる電流に比例した電圧を生成する素子もしくは回路が不要となり、回路の構成素子数ひいては回路の占有面積、チップサイズを低減することができる。
【００１８】
さらに、望ましくは、前記第２電圧比較回路の出力信号と前記逆流状態検出回路の出力信号をセット信号及びリセット信号とする第１のＲＳフリップフロップ回路と、該ＲＳフリップフロップ回路の出力信号と前記第２電圧比較回路の出力信号をリセット信号及びセット信号とし前記駆動用スイッチング素子をオン、オフ制御する制御信号を生成する第２のＲＳフリップフロップ回路と、該ＲＳフリップフロップ回路の出力信号と前記逆流状態検出回路の出力信号を入力とする論理和回路と、を備え、前記論理和回路の出力信号によって前記整流手段がオン、オフされるように構成する。
これにより、比較的シンプルな構成の制御回路を備えた昇圧型ＤＣ−ＤＣコンバータを
実現することができる。
【発明の効果】
【００１９】
本発明に従うと、インダクタや出力平滑用の容量素子などの外付け部品を変更することなく、所望の出力最大電流値を達成しつつ出力のリップル電圧を低減して音鳴りの発生や誤動作を防止できるＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータを実現することができるという効果がある。
【図面の簡単な説明】
【００２０】
【図１】本発明を適用したＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】実施形態のＤＣ−ＤＣコンバータにおける入力電圧変化時の動作を示すタイミングチャートである。
【図３】実施形態のＤＣ−ＤＣコンバータの変形例を示す回路構成図である。
【図４】従来のＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータの例を示す回路構成図である。
【図５】従来のＤＣ−ＤＣコンバータにおける入力電圧変化時の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２１】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したＰＦＭ（パルス周波数変調）方式で出力を制御する昇圧型ＤＣ−ＤＣコンバータの一実施形態を示す。
この実施形態のＤＣ−ＤＣコンバータは、直流入力電圧Ｖinが印加される電圧入力端子ＩＮに一方の端子が接続されたインダクタとしてのコイルＬ１、コイルＬ１の他方の端子と接地点との間に接続された駆動用のスイッチング素子Ｍ１、コイルＬ１とスイッチング素子Ｍ１との接続ノード（端子ＳＷ）と出力端子ＯＵＴとの間に接続された整流用のスイッチング素子Ｍ２を備える。駆動用スイッチング素子Ｍ１はＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）から、また整流用スイッチング素子Ｍ２はＰチャネルＭＯＳＦＥＴから構成することができる。
【００２２】
また、本実施形態のＤＣ−ＤＣコンバータは、上記スイッチング素子Ｍ１，Ｍ２をオン、オフ駆動するスイッチング制御回路１０、出力端子ＯＵＴと接地点との間に接続された出力平滑用のコンデンサＣ０を備える。
ここで、特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する回路および素子のうち、スイッチング制御回路１０およびスイッチング素子Ｍ１，Ｍ２は半導体チップ上に形成して半導体集積回路（電源制御用ＩＣ）として構成し、コイルＬ１とコンデンサＣ０はこのＩＣに設けられている外部端子に外付け素子として接続するように構成することができる。
【００２３】
この実施形態のＤＣ−ＤＣコンバータにおいては、スイッチング素子Ｍ１とＭ２を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路１０により生成されるようになっており、定常状態では、駆動用スイッチング素子Ｍ１がオンされると、コイルＬ１を通して接地点へ向かう電流が流されてコイルＬ１にエネルギーが蓄積される。
その後、駆動用スイッチング素子Ｍ１がオフされると代わって整流用スイッチング素子Ｍ２がオンされると、コイルＬ１の蓄積エネルギーが放出され、整流用スイッチング素子
Ｍ２を通して出力端子ＯＵＴへ向かって電流が流されて、コンデンサＣ０が充電される。上記動作を繰り返すことで、直流入力電圧Ｖinを昇圧した所定電位の直流出力電圧Ｖoutが発生される。
【００２４】
スイッチング制御回路１０は、出力電圧Ｖoutと所定の基準電圧Ｖref1とを入力とし出力電圧Ｖoutが所定の電位まで下がったことを検出するコンパレータＣＭＰ１と、インダクタ（コイル）Ｌ１の出力側の電圧Ｖswと基準電圧Ｖref2とを比較する電流制限用のコンパレータＣＭＰ２と、出力電圧Ｖoutとインダクタ（コイル）Ｌ１の出力側の電圧Ｖswとを比較して逆流状態を検出するコンパレータＣＭＰ３とを備えている。
【００２５】
また、スイッチング制御回路１０は、上記コンパレータＣＭＰ１の出力信号をセット端子に受け駆動用スイッチング素子Ｍ１のゲート制御信号を出力するＲＳフリップフロップＦＦ１と、上記コンパレータＣＭＰ２の出力信号をセット端子に、またコンパレータＣＭＰ３の出力信号をリセット端子に受けるＲＳフリップフロップＦＦ２と、上記コンパレータＣＭＰ３の出力信号とＲＳフリップフロップＦＦ１の出力信号を入力とし整流用スイッチング素子Ｍ２のゲート制御信号を出力するＯＲゲートＧ１とを備え、フリップフロップＦＦ２の出力信号が上記フリップフロップＦＦ１のリセット端子に入力されている。
【００２６】
さらに、本実施形態のスイッチング制御回路１０には、入力電圧Ｖinに基づいて該入力電圧Ｖinに反比例するような電圧を生成し、該電圧を上記基準電圧Ｖref2として電流制限用のコンパレータＣＭＰ２の反転入力端子に供給する基準電圧生成回路１１が設けられている。この基準電圧生成回路１１は、例えばオペアンプ（演算増幅回路）を使用した公知の除算回路により構成することができる。
なお、コンパレータＣＭＰ１は出力電圧Ｖoutと所定の基準電圧Ｖref1とを比較する代わりに、出力電圧Ｖoutを直列抵抗で分圧した電圧と基準電圧Ｖref1とを比較するものであってもよい。
【００２７】
また、図１の実施例においては、ＲＳフリップフロップＦＦ１の出力信号で直接スイッチング素子Ｍ１をオン、オフさせる構成が示されているが、実際の回路では、ＲＳフリップフロップＦＦ１の後段にドライバ回路を設けて、ドライバの出力でスイッチング素子Ｍ１を駆動する形式とされることが多い。スイッチング素子Ｍ２についても同様である。
【００２８】
次に、上記のように構成されたスイッチング制御回路１０を有する本実施形態のＤＣ−ＤＣコンバータの動作を説明する。
図１に示す昇圧型ＤＣ−ＤＣコンバータは、出力電流Ｉoutの放電により、出力電圧Ｖoutが基準電圧Ｖref1を下回ると、出力電圧検出コンパレータＣＭＰ１の出力がハイレベルとなり、ＲＳフリップフロップＦＦ１をセットし、その出力Ｑがハイレベルに変化して、スイッチング素子Ｍ１がオンされる。スイッチング素子Ｍ１がオンすると、インダクタ電流ＩLは、Ｖin／Ｌの傾き(Ｖinは入力電圧、ＬはインダクタＬ１のインダクタンス値)で増加し、インダクタＬ１とスイッチング素子Ｍ１との接続ノードＳＷの電圧Ｖswが高くなる。
【００２９】
そして、電圧Ｖswが基準電圧Ｖref2よりも高くなると、電流制限コンパレータＣＭＰ２の出力がハイレベルとなり、ＲＳフリップフロップＦＦ２をセットし、その出力Ｑがハイレベルに変化して、フリップフロップＦＦ１をリセットし、その出力Ｑがロウレベルとなり、スイッチング素子Ｍ１がオフ、整流用スイッチング素子Ｍ２がオンする。なお、このときのインダクタ電流ＩLの電流値をＩmaxとする。
【００３０】
図４に示す従来の昇圧型ＤＣ−ＤＣコンバータにおいては、電流制限用のコンパレータＣＭＰ２の基準電圧Ｖref2として固定された電圧が使用されていた。これに対し、本実施
形態では、入力電圧Ｖinに反比例するような電圧を生成する除算回路などからなる基準電圧生成回路１１が設けられ、該基準電圧生成回路１１により生成された電圧が基準電圧Ｖref2として電流制限用のコンパレータＣＭＰ２の反転入力端子に供給されている。ここで、基準電圧生成回路（除算回路）の出力ＶOUT（＝Ｖref2）は次式
ＶOUT ＝ Ａ÷Ｖin・・・式（３）
で表される。なお、Ａは使用条件によって決定される定数である。
【００３１】
コンパレータＣＭＰ２の反転入力端子に、入力電圧Ｖinに反比例する上記除算回路の出力ＶOUTが入力されると、インダクタ電流ＩLの制限電流値Ｉmaxは、図２のタイミングチャートに示すように、入力電圧Ｖinが増加すると減少し、減少すると増加する。この制限電流値Ｉmaxの増減により、入力電圧Ｖinの増加に伴う出力のリップルΔＶp-pの増大を抑えることが可能となる。
【００３２】
ここで、制限電流値Ｉmaxの具体的な設定の仕方について説明する。前述したように、Ｉmaxの値によりＤＣ−ＤＣコンバータの出力可能な最大電流値Ｉout(MAX)が決まるため、Ｉmaxは所望の最大電流値Ｉout(MAX)となるよう決める必要がある。例えば、Ｖin＝１Ｖ，Ｖout＝５Ｖ，η＝０．８と仮定した場合、次式（２）より、
Ｉout(MAX) ＝ (Ｖin×Ｉmax×η)÷(２×Ｖout)
Ｉout(MAX) ＝(１×Ｉmax×０．８)÷(２×５) ＝ ０．０８Ｉmax
となる。ここで、所望のＩout(MAX)を０．５Ａ以上とすると、
Ｉmax ＞ ６．２５ [Ａ]
が得られる。
【００３３】
但し、上記制限電流値Ｉmaxの値は入力電圧Ｖinに依存するため、Ｖinに合わせて、Ｉmaxを変動させても、必要なＩout(MAX)を得ることが出来る。
例えば、上記の条件の下では、Ｉmaxは、
Ｉmax ＞ ６．２５÷Ｖin・・・式（４）
となる。Ｉmaxは、コンパレータＣＭＰ２でＳＷ端子電圧Ｖswと除算回路の出力ＶOUTである基準電圧Ｖref2の値とを比較することで検出される。従って、スイッチング素子Ｍ１のオン抵抗を０．１Ωとすると、Ｉmaxに応じたＳＷ端子電圧Ｖswは、
Ｖsw = ０．６２５÷Ｖin・・・式（５）
で表される。上記の条件の場合、式（３）、式（４）、式（５）から、除算回路の定数Ａ＝０．６２５とすることで、必要なＩout(MAX)に対して、最適なＩmaxを得ることができる。
【００３４】
そして、Ｖinの値に対して、Ｉmaxを調整することにより、出力のリップルΔＶp-pを減少させることが可能となる。ここで、ΔＶp-pは、
ΔＶp-p ＝ (Ｉmax2×Ｌ)÷（２×Ｃout×(Ｖout−Ｖin)） ・・・式（１）
で計算できるので、上記の構成によりＩmaxが例えば１／２に調整された場合には、ΔＶp-pは従来技術に比べて１／４とすることができる。
【００３５】
図２のタイミングチャートで説明すると、タイミングｔ１，ｔ２のように入力電圧Ｖinが高くなると、インダクタ電流ＩLの減少が緩やかになるが、基準電圧Ｖref2すなわち制限電流値Ｉmaxが低くなる。そのため、スイッチング素子Ｍ１がオンしてインダクタ電流が流される時間が短くなることで出力電圧Ｖoutが高くなってしまうのが防止され、スイッチング素子Ｍ２がオフしたのち出力電圧Ｖoutが基準電圧Ｖref1まで下がりスイッチング素子Ｍ１がオンされるまでに要する時間が短くなる。その結果、出力のリップルΔＶp-pが減少されるようになる。
前述したように、ＰＦＭ制御の昇圧型ＤＣ−ＤＣコンバータは、ΔＶp-pが大きくなるとインダクタや出力コンデンサの音鳴り、機器の誤動作といった問題が発生するが、本実
施形態のようにΔＶp-pを低く抑えることによって、音鳴り、機器の誤動作を防止することができるようになる。
【００３６】
図３は、前記実施形態のＤＣ−ＤＣコンバータの変形例を示す。前記実施形態では、整流素子としてＭＯＳトランジスタなどからなるスイッチング素子Ｍ２を使用しているが、図３の変形例は、スイッチング素子Ｍ２の代わりにダイオードＤ１を整流手段として使用したものである。
この変形例の場合、整流手段としてダイオードＤ１は、スイッチング素子Ｍ１がオフするとオンとなり、出力電圧Ｖoutの方が高い逆流状態になると自動的にオフとなるので、オン、オフ制御信号を生成するＯＲゲートＧ１が不要となり、制御回路の構成素子数を減らすことができる。
【００３７】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態のスイッチング制御回路１０では、コンパレータＣＭＰ２がＳＷ端子電圧Ｖswと除算回路の出力ＶOUTである基準電圧Ｖref2の値とを比較するようにしているが、スイッチング素子Ｍ１と直列に電流−電圧変換用のセンス抵抗を設けて、該抵抗で変換された電圧と基準電圧Ｖref2の値とをコンパレータＣＭＰ２で比較するように構成しても良い。
【符号の説明】
【００３８】
１０ スイッチング制御回路
１１ 除算回路（電圧生成回路）
ＣＭＰ１ 出力電圧検出用のコンパレータ（第１電圧比較回路）
ＣＭＰ２ 制限電流検出用のコンパレータ（第２電圧比較回路）
ＣＭＰ３ 逆電流検出用のコンパレータ（逆電流状態検出回路）
ＦＦ１，ＦＦ２ ＲＳフリップフロップ
Ｇ１ ＯＲゲート（論理和回路）
Ｌ１ コイル（インダクタ）
Ｃ１ 平滑用コンデンサ
Ｍ１ 駆動用スイッチング素子
Ｍ２ 整流手段（整流用スイッチング素子）
【技術分野】
【０００１】
本発明は、直流電圧を変換するスイッチング・レギュレータ方式の昇圧型電源装置に関し、特にＰＦＭ（パルス周波数変調）方式で出力を制御する昇圧型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。また、ＤＣ−ＤＣコンバータには、昇圧型と降圧型とがある。
【０００３】
従来、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいては、出力電圧に比例した電圧をＰＦＭ（パルス周波数変調）制御用のコンパレータまたはＰＷＭ（パルス幅変調）制御用のコンパレータにフィードバックして、出力電圧が下がると駆動用スイッチング素子のオン時間を長くするように周波数またはパルス幅を制御し、出力電圧が上がると駆動用スイッチング素子のオン時間を短くするように周波数またはパルス幅の制御が行われている（例えば、特許文献１）。
【０００４】
図４に、従来のＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータの構成例を、また図５にそのタイミングチャートを示す。図４に示すように、ＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータにおいては、出力電圧Ｖoutと所定の基準電圧Ｖref1とを比較するコンパレータＣＭＰ１、インダクタ（コイル）Ｌ１の出力側の電圧Ｖswと基準電圧Ｖref2とを比較する電流制限用のコンパレータＣＭＰ２、出力電圧Ｖoutとインダクタ（コイル）Ｌ１の出力側の電圧Ｖswとを比較して逆流状態を検出するコンパレータＣＭＰ３を備えている。
【０００５】
図４に示す昇圧型ＤＣ−ＤＣコンバータは、出力電流Ｉoutの放電により、出力電圧Ｖoutが基準電圧Ｖref1を下回ると、出力電圧検出コンパレータＣＭＰ１の出力がハイレベルとなり、ＲＳフリップフロップＦＦ１をセットし、その出力Ｑがハイレベルに変化して、スイッチング素子Ｍ１がオンされる。スイッチング素子Ｍ１がオンすると、インダクタ電流ＩLは、Ｖin／Ｌの傾き(Ｖinは入力電圧、ＬはインダクタＬ１のインダクタンス値)で増加し、インダクタＬ１とスイッチング素子Ｍ１との接続ノードＳＷの電圧Ｖswが高くなる。そして、電圧Ｖswが基準電圧Ｖref2よりも高くなると、電流制限コンパレータＣＭＰ２の出力がハイレベルとなり、ＲＳフリップフロップＦＦ２をセットし、その出力Ｑがハイレベルに変化して、フリップフロップＦＦ１をリセットし、その出力Ｑがロウレベルとなり、スイッチング素子Ｍ１がオフ、整流用スイッチング素子Ｍ２がオンする。このときのインダクタ電流ＩLの電流値をＩmaxとする。
【０００６】
整流用スイッチング素子Ｍ２がオンすると、インダクタ電流ＩLは、(Ｖout−Ｖｉｎ)／Ｌの傾きで減少する。また、整流用スイッチング素子Ｍ２がオンすると、出力端子ＯＵＴへ電力が供給され、出力電圧Ｖoutが増加する。その後、インダクタ電流ＩLが減少し、Ｖout＞Ｖswとなると、逆流検出コンパレータＣＭＰ３の出力がハイレベルとなり、フリップフロップＦＦ２をリセットする。また、整流用スイッチング素子Ｍ２がオフする。
【０００７】
上記の動作を繰り返すことで、ＰＦＭ制御昇圧ＤＣ−ＤＣコンバータは、所定レベルの
出力電圧Ｖoutを出力する。ここで、上記のようなＰＦＭ制御の昇圧ＤＣ−ＤＣコンバータでは、出力リップル電圧ΔＶp-pは、次式
ΔＶp-p ＝ (Ｉmax2×Ｌ)÷（２×Ｃout×(Ｖout−Ｖin)） ・・・式（１）
で表される。ここで、Ｉmaxは、インダクタ電流ＩLの電流制限値、Ｃoutは出力コンデンサＣ０の容量値、Ｖoutは出力電圧値、Ｖinは入力電圧値である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２１８１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記式（１）から、従来のＤＣ−ＤＣコンバータでは、入力電圧Ｖinが高くなると、ΔＶp-pが大きくなることが分かる。図５のタイミングチャートで説明すると、タイミングｔ１，ｔ２のように入力電圧Ｖinが高くなると、インダクタ電流ＩLの減少が緩やかになって逆流状態になるのが遅くなる。そして、期間Ｔ１，Ｔ２のようにスイッチング素子Ｍ１がオンしている時間が長くなることで出力電圧Ｖoutが高くなって、スイッチング素子Ｍ２がオフしたのち出力電圧Ｖoutが基準電圧Ｖref1まで下がりスイッチング素子Ｍ１がオンされるまでに要する時間が長くなる。そのため、出力のリップル電圧ΔＶp-pが大きくなってしまう。そして、ΔＶp-pが大きくなると、インダクタや出力コンデンサの音鳴り、機器の誤動作といった不具合が発生するという課題があった。
【００１０】
なお、インダクタ電流ＩLの電流制限値Ｉmaxは、ＤＣ−ＤＣコンバータが出力可能な最大出力電流値をＩout(MAX)とすると、ＩmaxとＩout(MAX)の関係は、次式
Ｉout(MAX) ＝（Ｖin×Ｉmax×η）÷（２×Ｖout）・・・式（２）
で表わされる。ここで、ηはＤＣ−ＤＣコンバータの電力変換効率である。
従って、Ｉmaxを下げることで、リップル電圧ΔＶp-pを小さくすることはできる。しかし、Ｉmaxの値により最大出力電流値Ｉout(MAX)が決まるため、Ｉmaxは所望のＩout(MAX)に応じて設定する必要がある。そのため、Ｉout(MAX)を無視して一方的にＩmaxを下げることはできない。また、式（１）より、出力コンデンサＣ０の容量値Ｃoutを大きくしたりインダクタＬ１の値を小さくしても、リップル電圧を小さくできることが分かるが、出力コンデンサＣ０の値やインダクタＬ１の値は、ＤＣ−ＤＣコンバータが必要とする特性を得るために自由に変えることができない場合がある。
【００１１】
本発明は上記のような背景の下になされたもので、その目的とするところは、外付け部品（Ｌ１、Ｃ０）を変更することなく、所望の出力最大電流値Ｉout(MAX)を達成しつつ出力のリップル電圧を低減して、音鳴りの発生や誤動作を防止することができるＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、上記目的を達成するため、
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタの出力側の端子に接続され前記インダクタに電流を流す駆動用スイッチング素子と、前記インダクタの出力側の端子と前記出力端子との間に接続された整流手段と、出力側からのフィードバック電圧および前記インダクタに流れる電流に比例した電圧に基づいて前記駆動用スイッチング素子をオン、オフ制御する駆動パルスを生成する制御回路とを備え、入力電圧を昇圧した電圧を出力する昇圧型ＤＣ−ＤＣコンバータであって、
前記制御回路は、
前記出力側からのフィードバック電圧と所定の第１基準電圧とを比較してフィードバッ
ク電圧が所定の電位まで下がったことを検出する第１電圧比較回路と、
前記インダクタに流れる電流に比例した電圧と第２基準電圧とを比較して前記インダクタに流れる電流が所定の電流値に達したことを検出する第２電圧比較回路と、
前記電圧入力端子に入力される電圧に反比例するような電圧を生成する電圧生成回路と、
を備え、前記電圧生成回路により生成された電圧が前記第２基準電圧として前記第２電圧比較回路に供給され、前記フィードバック電圧が所定の電位まで下がったことを前記第１電圧比較回路が検出した場合に前記駆動用スイッチング素子をオンさせ、前記インダクタに流れる電流が所定の電流値に達したことを前記第２電圧比較回路が検出した場合に前記駆動用スイッチング素子をオフさせるように構成した。
【００１３】
上記のような手段によれば、電圧入力端子に入力される電圧に反比例するような電圧を生成する電圧生成回路を備え、該電圧が第２基準電圧として第２電圧比較回路に供給される、つまりインダクタに流れる電流が所定の電流値に達したことを検出する第２電圧比較回路の基準電圧が入力電圧に反比例して変化することとなるため、インダクタ電流が流される時間が短くなることで出力電圧が高くなってしまうのが防止され、出力のリップルを減少させることができる。
【００１４】
ここで、望ましくは、前記インダクタの出力側の端子の電圧と出力電圧とを比較して逆流状態を検出する逆流状態検出回路を備え、該逆流状態検出回路が、出力電圧の方が前記インダクタの出力側の端子の電圧よりも高い逆流状態を検出した場合に、前記整流手段をオフさせるように構成する。
これにより、整流手段がスイッチング素子で構成されている場合に、整流手段を適切なタイミングでオフさせることができる。
【００１５】
また、望ましくは、前記整流手段はダイオードであるようにする。
これにより、整流手段を適正なタイミングでオン、オフする制御信号を生成する回路が不要となり、回路の構成素子数ひいては回路の占有面積、チップサイズを低減することができる。
【００１６】
さらに、望ましくは、前記電圧生成回路は前記電圧入力端子に入力される電圧を入力とする除算回路により構成する。
これにより、既存の回路によって入力電圧に反比例するような電圧を生成する電圧生成回路を構成することができ、設計者の負担を軽くすることができる。
【００１７】
また、望ましくは、前記インダクタに流れる電流に比例した電圧は前記インダクタの出力側の端子の電圧であり、前記第２電圧比較回路は、前記インダクタの出力側の端子の電圧と前記第２基準電圧を比較するように構成する。
これにより、インダクタに流れる電流に比例した電圧を生成する素子もしくは回路が不要となり、回路の構成素子数ひいては回路の占有面積、チップサイズを低減することができる。
【００１８】
さらに、望ましくは、前記第２電圧比較回路の出力信号と前記逆流状態検出回路の出力信号をセット信号及びリセット信号とする第１のＲＳフリップフロップ回路と、該ＲＳフリップフロップ回路の出力信号と前記第２電圧比較回路の出力信号をリセット信号及びセット信号とし前記駆動用スイッチング素子をオン、オフ制御する制御信号を生成する第２のＲＳフリップフロップ回路と、該ＲＳフリップフロップ回路の出力信号と前記逆流状態検出回路の出力信号を入力とする論理和回路と、を備え、前記論理和回路の出力信号によって前記整流手段がオン、オフされるように構成する。
これにより、比較的シンプルな構成の制御回路を備えた昇圧型ＤＣ−ＤＣコンバータを
実現することができる。
【発明の効果】
【００１９】
本発明に従うと、インダクタや出力平滑用の容量素子などの外付け部品を変更することなく、所望の出力最大電流値を達成しつつ出力のリップル電圧を低減して音鳴りの発生や誤動作を防止できるＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータを実現することができるという効果がある。
【図面の簡単な説明】
【００２０】
【図１】本発明を適用したＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】実施形態のＤＣ−ＤＣコンバータにおける入力電圧変化時の動作を示すタイミングチャートである。
【図３】実施形態のＤＣ−ＤＣコンバータの変形例を示す回路構成図である。
【図４】従来のＰＦＭ制御方式の昇圧型ＤＣ−ＤＣコンバータの例を示す回路構成図である。
【図５】従来のＤＣ−ＤＣコンバータにおける入力電圧変化時の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２１】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したＰＦＭ（パルス周波数変調）方式で出力を制御する昇圧型ＤＣ−ＤＣコンバータの一実施形態を示す。
この実施形態のＤＣ−ＤＣコンバータは、直流入力電圧Ｖinが印加される電圧入力端子ＩＮに一方の端子が接続されたインダクタとしてのコイルＬ１、コイルＬ１の他方の端子と接地点との間に接続された駆動用のスイッチング素子Ｍ１、コイルＬ１とスイッチング素子Ｍ１との接続ノード（端子ＳＷ）と出力端子ＯＵＴとの間に接続された整流用のスイッチング素子Ｍ２を備える。駆動用スイッチング素子Ｍ１はＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）から、また整流用スイッチング素子Ｍ２はＰチャネルＭＯＳＦＥＴから構成することができる。
【００２２】
また、本実施形態のＤＣ−ＤＣコンバータは、上記スイッチング素子Ｍ１，Ｍ２をオン、オフ駆動するスイッチング制御回路１０、出力端子ＯＵＴと接地点との間に接続された出力平滑用のコンデンサＣ０を備える。
ここで、特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する回路および素子のうち、スイッチング制御回路１０およびスイッチング素子Ｍ１，Ｍ２は半導体チップ上に形成して半導体集積回路（電源制御用ＩＣ）として構成し、コイルＬ１とコンデンサＣ０はこのＩＣに設けられている外部端子に外付け素子として接続するように構成することができる。
【００２３】
この実施形態のＤＣ−ＤＣコンバータにおいては、スイッチング素子Ｍ１とＭ２を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路１０により生成されるようになっており、定常状態では、駆動用スイッチング素子Ｍ１がオンされると、コイルＬ１を通して接地点へ向かう電流が流されてコイルＬ１にエネルギーが蓄積される。
その後、駆動用スイッチング素子Ｍ１がオフされると代わって整流用スイッチング素子Ｍ２がオンされると、コイルＬ１の蓄積エネルギーが放出され、整流用スイッチング素子
Ｍ２を通して出力端子ＯＵＴへ向かって電流が流されて、コンデンサＣ０が充電される。上記動作を繰り返すことで、直流入力電圧Ｖinを昇圧した所定電位の直流出力電圧Ｖoutが発生される。
【００２４】
スイッチング制御回路１０は、出力電圧Ｖoutと所定の基準電圧Ｖref1とを入力とし出力電圧Ｖoutが所定の電位まで下がったことを検出するコンパレータＣＭＰ１と、インダクタ（コイル）Ｌ１の出力側の電圧Ｖswと基準電圧Ｖref2とを比較する電流制限用のコンパレータＣＭＰ２と、出力電圧Ｖoutとインダクタ（コイル）Ｌ１の出力側の電圧Ｖswとを比較して逆流状態を検出するコンパレータＣＭＰ３とを備えている。
【００２５】
また、スイッチング制御回路１０は、上記コンパレータＣＭＰ１の出力信号をセット端子に受け駆動用スイッチング素子Ｍ１のゲート制御信号を出力するＲＳフリップフロップＦＦ１と、上記コンパレータＣＭＰ２の出力信号をセット端子に、またコンパレータＣＭＰ３の出力信号をリセット端子に受けるＲＳフリップフロップＦＦ２と、上記コンパレータＣＭＰ３の出力信号とＲＳフリップフロップＦＦ１の出力信号を入力とし整流用スイッチング素子Ｍ２のゲート制御信号を出力するＯＲゲートＧ１とを備え、フリップフロップＦＦ２の出力信号が上記フリップフロップＦＦ１のリセット端子に入力されている。
【００２６】
さらに、本実施形態のスイッチング制御回路１０には、入力電圧Ｖinに基づいて該入力電圧Ｖinに反比例するような電圧を生成し、該電圧を上記基準電圧Ｖref2として電流制限用のコンパレータＣＭＰ２の反転入力端子に供給する基準電圧生成回路１１が設けられている。この基準電圧生成回路１１は、例えばオペアンプ（演算増幅回路）を使用した公知の除算回路により構成することができる。
なお、コンパレータＣＭＰ１は出力電圧Ｖoutと所定の基準電圧Ｖref1とを比較する代わりに、出力電圧Ｖoutを直列抵抗で分圧した電圧と基準電圧Ｖref1とを比較するものであってもよい。
【００２７】
また、図１の実施例においては、ＲＳフリップフロップＦＦ１の出力信号で直接スイッチング素子Ｍ１をオン、オフさせる構成が示されているが、実際の回路では、ＲＳフリップフロップＦＦ１の後段にドライバ回路を設けて、ドライバの出力でスイッチング素子Ｍ１を駆動する形式とされることが多い。スイッチング素子Ｍ２についても同様である。
【００２８】
次に、上記のように構成されたスイッチング制御回路１０を有する本実施形態のＤＣ−ＤＣコンバータの動作を説明する。
図１に示す昇圧型ＤＣ−ＤＣコンバータは、出力電流Ｉoutの放電により、出力電圧Ｖoutが基準電圧Ｖref1を下回ると、出力電圧検出コンパレータＣＭＰ１の出力がハイレベルとなり、ＲＳフリップフロップＦＦ１をセットし、その出力Ｑがハイレベルに変化して、スイッチング素子Ｍ１がオンされる。スイッチング素子Ｍ１がオンすると、インダクタ電流ＩLは、Ｖin／Ｌの傾き(Ｖinは入力電圧、ＬはインダクタＬ１のインダクタンス値)で増加し、インダクタＬ１とスイッチング素子Ｍ１との接続ノードＳＷの電圧Ｖswが高くなる。
【００２９】
そして、電圧Ｖswが基準電圧Ｖref2よりも高くなると、電流制限コンパレータＣＭＰ２の出力がハイレベルとなり、ＲＳフリップフロップＦＦ２をセットし、その出力Ｑがハイレベルに変化して、フリップフロップＦＦ１をリセットし、その出力Ｑがロウレベルとなり、スイッチング素子Ｍ１がオフ、整流用スイッチング素子Ｍ２がオンする。なお、このときのインダクタ電流ＩLの電流値をＩmaxとする。
【００３０】
図４に示す従来の昇圧型ＤＣ−ＤＣコンバータにおいては、電流制限用のコンパレータＣＭＰ２の基準電圧Ｖref2として固定された電圧が使用されていた。これに対し、本実施
形態では、入力電圧Ｖinに反比例するような電圧を生成する除算回路などからなる基準電圧生成回路１１が設けられ、該基準電圧生成回路１１により生成された電圧が基準電圧Ｖref2として電流制限用のコンパレータＣＭＰ２の反転入力端子に供給されている。ここで、基準電圧生成回路（除算回路）の出力ＶOUT（＝Ｖref2）は次式
ＶOUT ＝ Ａ÷Ｖin・・・式（３）
で表される。なお、Ａは使用条件によって決定される定数である。
【００３１】
コンパレータＣＭＰ２の反転入力端子に、入力電圧Ｖinに反比例する上記除算回路の出力ＶOUTが入力されると、インダクタ電流ＩLの制限電流値Ｉmaxは、図２のタイミングチャートに示すように、入力電圧Ｖinが増加すると減少し、減少すると増加する。この制限電流値Ｉmaxの増減により、入力電圧Ｖinの増加に伴う出力のリップルΔＶp-pの増大を抑えることが可能となる。
【００３２】
ここで、制限電流値Ｉmaxの具体的な設定の仕方について説明する。前述したように、Ｉmaxの値によりＤＣ−ＤＣコンバータの出力可能な最大電流値Ｉout(MAX)が決まるため、Ｉmaxは所望の最大電流値Ｉout(MAX)となるよう決める必要がある。例えば、Ｖin＝１Ｖ，Ｖout＝５Ｖ，η＝０．８と仮定した場合、次式（２）より、
Ｉout(MAX) ＝ (Ｖin×Ｉmax×η)÷(２×Ｖout)
Ｉout(MAX) ＝(１×Ｉmax×０．８)÷(２×５) ＝ ０．０８Ｉmax
となる。ここで、所望のＩout(MAX)を０．５Ａ以上とすると、
Ｉmax ＞ ６．２５ [Ａ]
が得られる。
【００３３】
但し、上記制限電流値Ｉmaxの値は入力電圧Ｖinに依存するため、Ｖinに合わせて、Ｉmaxを変動させても、必要なＩout(MAX)を得ることが出来る。
例えば、上記の条件の下では、Ｉmaxは、
Ｉmax ＞ ６．２５÷Ｖin・・・式（４）
となる。Ｉmaxは、コンパレータＣＭＰ２でＳＷ端子電圧Ｖswと除算回路の出力ＶOUTである基準電圧Ｖref2の値とを比較することで検出される。従って、スイッチング素子Ｍ１のオン抵抗を０．１Ωとすると、Ｉmaxに応じたＳＷ端子電圧Ｖswは、
Ｖsw = ０．６２５÷Ｖin・・・式（５）
で表される。上記の条件の場合、式（３）、式（４）、式（５）から、除算回路の定数Ａ＝０．６２５とすることで、必要なＩout(MAX)に対して、最適なＩmaxを得ることができる。
【００３４】
そして、Ｖinの値に対して、Ｉmaxを調整することにより、出力のリップルΔＶp-pを減少させることが可能となる。ここで、ΔＶp-pは、
ΔＶp-p ＝ (Ｉmax2×Ｌ)÷（２×Ｃout×(Ｖout−Ｖin)） ・・・式（１）
で計算できるので、上記の構成によりＩmaxが例えば１／２に調整された場合には、ΔＶp-pは従来技術に比べて１／４とすることができる。
【００３５】
図２のタイミングチャートで説明すると、タイミングｔ１，ｔ２のように入力電圧Ｖinが高くなると、インダクタ電流ＩLの減少が緩やかになるが、基準電圧Ｖref2すなわち制限電流値Ｉmaxが低くなる。そのため、スイッチング素子Ｍ１がオンしてインダクタ電流が流される時間が短くなることで出力電圧Ｖoutが高くなってしまうのが防止され、スイッチング素子Ｍ２がオフしたのち出力電圧Ｖoutが基準電圧Ｖref1まで下がりスイッチング素子Ｍ１がオンされるまでに要する時間が短くなる。その結果、出力のリップルΔＶp-pが減少されるようになる。
前述したように、ＰＦＭ制御の昇圧型ＤＣ−ＤＣコンバータは、ΔＶp-pが大きくなるとインダクタや出力コンデンサの音鳴り、機器の誤動作といった問題が発生するが、本実
施形態のようにΔＶp-pを低く抑えることによって、音鳴り、機器の誤動作を防止することができるようになる。
【００３６】
図３は、前記実施形態のＤＣ−ＤＣコンバータの変形例を示す。前記実施形態では、整流素子としてＭＯＳトランジスタなどからなるスイッチング素子Ｍ２を使用しているが、図３の変形例は、スイッチング素子Ｍ２の代わりにダイオードＤ１を整流手段として使用したものである。
この変形例の場合、整流手段としてダイオードＤ１は、スイッチング素子Ｍ１がオフするとオンとなり、出力電圧Ｖoutの方が高い逆流状態になると自動的にオフとなるので、オン、オフ制御信号を生成するＯＲゲートＧ１が不要となり、制御回路の構成素子数を減らすことができる。
【００３７】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態のスイッチング制御回路１０では、コンパレータＣＭＰ２がＳＷ端子電圧Ｖswと除算回路の出力ＶOUTである基準電圧Ｖref2の値とを比較するようにしているが、スイッチング素子Ｍ１と直列に電流−電圧変換用のセンス抵抗を設けて、該抵抗で変換された電圧と基準電圧Ｖref2の値とをコンパレータＣＭＰ２で比較するように構成しても良い。
【符号の説明】
【００３８】
１０ スイッチング制御回路
１１ 除算回路（電圧生成回路）
ＣＭＰ１ 出力電圧検出用のコンパレータ（第１電圧比較回路）
ＣＭＰ２ 制限電流検出用のコンパレータ（第２電圧比較回路）
ＣＭＰ３ 逆電流検出用のコンパレータ（逆電流状態検出回路）
ＦＦ１，ＦＦ２ ＲＳフリップフロップ
Ｇ１ ＯＲゲート（論理和回路）
Ｌ１ コイル（インダクタ）
Ｃ１ 平滑用コンデンサ
Ｍ１ 駆動用スイッチング素子
Ｍ２ 整流手段（整流用スイッチング素子）
【特許請求の範囲】
【請求項１】
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタの出力側の端子に接続され前記インダクタに電流を流す駆動用スイッチング素子と、前記インダクタの出力側の端子と前記出力端子との間に接続された整流手段と、出力側からのフィードバック電圧および前記インダクタに流れる電流に比例した電圧に基づいて前記駆動用スイッチング素子をオン、オフ制御する駆動パルスを生成する制御回路とを備え、入力電圧を昇圧した電圧を出力する昇圧型ＤＣ−ＤＣコンバータであって、
前記制御回路は、
前記出力側からのフィードバック電圧と所定の第１基準電圧とを比較してフィードバック電圧が所定の電位まで下がったことを検出する第１電圧比較回路と、
前記インダクタに流れる電流に比例した電圧と第２基準電圧とを比較して前記インダクタに流れる電流が所定の電流値に達したことを検出する第２電圧比較回路と、
前記電圧入力端子に入力される電圧に反比例するような電圧を生成する電圧生成回路と、
を備え、前記電圧生成回路により生成された電圧が前記第２基準電圧として前記第２電圧比較回路に供給され、前記フィードバック電圧が所定の電位まで下がったことを前記第１電圧比較回路が検出した場合に前記駆動用スイッチング素子をオンさせ、前記インダクタに流れる電流が所定の電流値に達したことを前記第２電圧比較回路が検出した場合に前記駆動用スイッチング素子をオフさせるように構成されていることを特徴とする昇圧型ＤＣ−ＤＣコンバータ。
【請求項２】
前記インダクタの出力側の端子の電圧と出力電圧とを比較して逆流状態を検出する逆流状態検出回路を備え、該逆流状態検出回路が、出力電圧の方が前記インダクタの出力側の端子の電圧よりも高い逆流状態を検出した場合に、前記整流手段をオフさせるように構成されていることを特徴とする請求項１に記載の昇圧型ＤＣ−ＤＣコンバータ。
【請求項３】
前記整流手段はダイオードであることを特徴とする請求項１に記載の昇圧型ＤＣ−ＤＣコンバータ。
【請求項４】
前記電圧生成回路は前記電圧入力端子に入力される電圧を入力とする除算回路であることを特徴とする請求項２または３に記載の昇圧型ＤＣ−ＤＣコンバータ。
【請求項５】
前記インダクタに流れる電流に比例した電圧は前記インダクタの出力側の端子の電圧であり、前記第２電圧比較回路は、前記インダクタの出力側の端子の電圧と前記第２基準電圧を比較することを特徴とする請求項４に記載の昇圧型ＤＣ−ＤＣコンバータ。
【請求項６】
前記第２電圧比較回路の出力信号と前記逆流状態検出回路の出力信号をセット信号及びリセット信号とする第１のＲＳフリップフロップ回路と、該ＲＳフリップフロップ回路の出力信号と前記第２電圧比較回路の出力信号をリセット信号及びセット信号とし前記駆動用スイッチング素子をオン、オフ制御する制御信号を生成する第２のＲＳフリップフロップ回路と、該ＲＳフリップフロップ回路の出力信号と前記逆流状態検出回路の出力信号を入力とする論理和回路と、を備え、前記論理和回路の出力信号によって前記整流手段がオン、オフされるように構成されていることを特徴とする請求項５に記載の昇圧型ＤＣ−ＤＣコンバータ。
【請求項１】
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタの出力側の端子に接続され前記インダクタに電流を流す駆動用スイッチング素子と、前記インダクタの出力側の端子と前記出力端子との間に接続された整流手段と、出力側からのフィードバック電圧および前記インダクタに流れる電流に比例した電圧に基づいて前記駆動用スイッチング素子をオン、オフ制御する駆動パルスを生成する制御回路とを備え、入力電圧を昇圧した電圧を出力する昇圧型ＤＣ−ＤＣコンバータであって、
前記制御回路は、
前記出力側からのフィードバック電圧と所定の第１基準電圧とを比較してフィードバック電圧が所定の電位まで下がったことを検出する第１電圧比較回路と、
前記インダクタに流れる電流に比例した電圧と第２基準電圧とを比較して前記インダクタに流れる電流が所定の電流値に達したことを検出する第２電圧比較回路と、
前記電圧入力端子に入力される電圧に反比例するような電圧を生成する電圧生成回路と、
を備え、前記電圧生成回路により生成された電圧が前記第２基準電圧として前記第２電圧比較回路に供給され、前記フィードバック電圧が所定の電位まで下がったことを前記第１電圧比較回路が検出した場合に前記駆動用スイッチング素子をオンさせ、前記インダクタに流れる電流が所定の電流値に達したことを前記第２電圧比較回路が検出した場合に前記駆動用スイッチング素子をオフさせるように構成されていることを特徴とする昇圧型ＤＣ−ＤＣコンバータ。
【請求項２】
前記インダクタの出力側の端子の電圧と出力電圧とを比較して逆流状態を検出する逆流状態検出回路を備え、該逆流状態検出回路が、出力電圧の方が前記インダクタの出力側の端子の電圧よりも高い逆流状態を検出した場合に、前記整流手段をオフさせるように構成されていることを特徴とする請求項１に記載の昇圧型ＤＣ−ＤＣコンバータ。
【請求項３】
前記整流手段はダイオードであることを特徴とする請求項１に記載の昇圧型ＤＣ−ＤＣコンバータ。
【請求項４】
前記電圧生成回路は前記電圧入力端子に入力される電圧を入力とする除算回路であることを特徴とする請求項２または３に記載の昇圧型ＤＣ−ＤＣコンバータ。
【請求項５】
前記インダクタに流れる電流に比例した電圧は前記インダクタの出力側の端子の電圧であり、前記第２電圧比較回路は、前記インダクタの出力側の端子の電圧と前記第２基準電圧を比較することを特徴とする請求項４に記載の昇圧型ＤＣ−ＤＣコンバータ。
【請求項６】
前記第２電圧比較回路の出力信号と前記逆流状態検出回路の出力信号をセット信号及びリセット信号とする第１のＲＳフリップフロップ回路と、該ＲＳフリップフロップ回路の出力信号と前記第２電圧比較回路の出力信号をリセット信号及びセット信号とし前記駆動用スイッチング素子をオン、オフ制御する制御信号を生成する第２のＲＳフリップフロップ回路と、該ＲＳフリップフロップ回路の出力信号と前記逆流状態検出回路の出力信号を入力とする論理和回路と、を備え、前記論理和回路の出力信号によって前記整流手段がオン、オフされるように構成されていることを特徴とする請求項５に記載の昇圧型ＤＣ−ＤＣコンバータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２５３９５３（Ｐ２０１２−２５３９５３Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２５９０６（Ｐ２０１１−１２５９０６）
【出願日】平成２３年６月６日（２０１１．６．６）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月６日（２０１１．６．６）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
[ Back to top ]