時計ICの時刻補正装置及び時計ICの時刻補正方法
【課題】 秒未満の情報を有しない時計ICに対する時刻の設定を極力回避しつつ、時刻歩進の不連続が発生しないように時計ICに基づく時刻を補正するとともに、時刻制御で動作する外部装置の設計効率を向上させることが可能な時計ICの時刻補正装置及び時計ICの時刻補正方法を提供する。
【解決手段】 秒未満の情報を有しない時計IC5に基づく時刻を補正するための時計ICの時刻補正装置100であって、時計IC5から取得した時計IC時刻「Ti」に対して、さらに実時刻と、この実時刻に対応する前記時計IC上の時刻との差を示す秒以上の情報及び秒未満の情報で構成される時刻差情報「Tg」を加算して時刻を補正するシステム時刻関連情報格納場所13を備えることを特徴とする。
【解決手段】 秒未満の情報を有しない時計IC5に基づく時刻を補正するための時計ICの時刻補正装置100であって、時計IC5から取得した時計IC時刻「Ti」に対して、さらに実時刻と、この実時刻に対応する前記時計IC上の時刻との差を示す秒以上の情報及び秒未満の情報で構成される時刻差情報「Tg」を加算して時刻を補正するシステム時刻関連情報格納場所13を備えることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、時計ICの時刻補正装置及び時計ICの時刻補正方法に関し、特に秒未満の情報を有しない時計ICに基づく時刻を補正するための時計ICの時刻補正装置及び時計ICの時刻補正方法に関する。
【背景技術】
【0002】
従来、業務用のCD演奏機等の時刻制御機器では、秒未満の情報を有しない安価な時計ICが利用されている。図15は、時刻制御機器が備える一般的な時刻補正装置100Xの機能ブロックを示す図である。時計IC5Xから時刻を読み出すとき、一般的には図15(a)に示す時刻補正装置100Xaのように、時計IC5Xに基づく時刻(以下、単に時計IC時刻とも称す)をシステム機能処理部12Xが直接読出すか、或いは図15(b)に示す時刻補正装置100Xbのように、時計IC時刻読取設定処理部(以下、単に読取設定処理部とも称す)11Xが取得した時計IC時刻をシステム時刻格納場所13Xに一旦格納し、別のタイミングでシステム機能処理部12Xがこれをシステム時刻として読み出している。その一方で、時計IC時刻は誤差を含んでおり、この誤差は時間経過とともに時計IC時刻に累積されていく。その結果、時計IC時刻と実時刻の差は少しずつ拡がり、時計IC時刻は次第に実時刻からずれていく。
【0003】
このため、係る時計IC5Xのような精度の低い時計ICを備える時刻制御機器では、一般に時刻補正という機能を実装し、時刻補正を頻繁に行うことで精度の高い時刻歩進を確保している。ここで時刻補正とは、外部の正確な時刻に基づいて一定間隔毎に(例えば一日一回12:00:00に)特定の補正信号を受信し、それを引き金にして時計ICに時刻を設定することにより補正を行うことである。このとき「外部の正確な時刻」には、例えば放送局の時報やGPS(Global Positioning System)からの電波やJJY(標準時報局)等の電波時計用信号などを利用できる。なお、これらの信号の元になる時計の誤差は0に等しいと考えてよく、この外部の正確な時刻は実時刻とみなす。
【0004】
図16は一般的な時刻補正を模式的に示す図である。一般的な時刻補正では、例えば12時丁度に補正信号を受信したときに、時計ICに12:00:00という時刻を設定することで補正を行う。これにより時計IC時刻の累積誤差がゼロになり、補正を行った瞬間ずれが解消されることになる。なお、この図においてグラフの傾きの大きさは誤差の大きさを意味し、傾きの大きさが小さいほど誤差が少ないことを意味する。さらに誤差には進み誤差と遅れ誤差があり、それぞれ正の傾きと負の傾きで表現される。また、このようにして時計ICに時刻を設定する場合、一般的には図15(a)に示す時刻補正装置100Xaのようにシステム機能処理部12Xが時計IC5Xに直接設定時刻を書き込むか、或いは図15(b)に示す時刻補正装置100Xbのようにシステム機能処理部12Xがデータ保持場所13Xに設定時刻を保管しておき、この設定時刻を読取設定処理部11Xが読み出して時計IC5Xに書き込んでいる。
【0005】
また上記に関連し、時間に関する技術として例えば特許文献1では、システムクロックを用いて測定対象の信号の時間間隔を計測する計時技術が開示されており、特許文献1では係る計時技術を用いて計時を行うか否かを制御する技術が提案されている。また、特許文献2では、社団法人電波産業会の標準規格ARIB STD−B10で定められた時刻日付テーブルを、より正確なものに補正して伝送するための技術が提案されている。
【0006】
【特許文献1】特開平11−14774号公報
【特許文献2】特許第3531604号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
時計IC5Xから時刻を読み出す際、図15(b)から、まず読取設定処理部11Xが時計IC5Xからシステム時刻格納場所13Xに時計IC時刻を読み出す際に遅延が発生し、さらにそれをシステム機能処理部12Xがシステム時刻格納場所13Xからシステム時刻として読み出す際に遅延が生じることがわかる。秒未満の情報を有しない時計IC5Xの場合、これによりシステム時刻が最大で1秒近くの時間のずれを含む可能性がある。図17は、時計IC時刻がシステム時刻として読み出され、さらにリレー接点出力として外部に出力されるまでの間に遅延する様子を模式的に示す図である。図17は、具体的には図15(b)に示した時刻制御装置100Xbの構成で、さらに読取設定処理部11Xが時計IC5Xからシステム時刻格納場所13Xに読み出したシステム時刻を元にして、1秒毎にCPU(Central Processing Unit:中央演算処理装置)1X(図示省略)の所定ポートのOn/Offを繰り返す制御プログラムを実行し、かつそのポートの出力がリレーに接続されて接点のOn/Offとして外部に出力された場合に、時計IC時刻(或いはシステム時刻)が各段階で遅延する様子を示したものである。
【0008】
まず時計IC時刻が読取設定処理部11Xによってシステム時刻格納場所13Xに読み出されるまでの間に、この読取設定処理部11Xで実行される処理のサイクルタイム分だけ遅延が生じることがわかる(A−B間遅延)。次にシステム時刻格納場所13Xに格納されたシステム時刻をシステム機能処理部12Xが認知するまで、システム機能処理部12Xで実行される処理のサイクルタイム分だけ遅延が生じることがわかる(B−C間遅延)。さらにリレーのコイルに電圧が印加されてから実際に接点が閉じるまでの間にも遅延が生じることがわかる(C−D間遅延)。このようにして発生した遅延は通常は正確に把握されていないが、従来このような累積遅延が発生していても、正確な時刻に対して1秒未満のずれであれば特に問題にされることはなかった。しかしながら、このような装置を基準に他の装置を制御する場合、小さな遅延が積み重なると1秒以上の累積遅延になってしまうこともあり得る。このため、この種の遅延は極力小さい方が好ましい。
【0009】
また時計ICで1秒以上の遅延が生じると、時刻補正を行った結果、時計ICの時刻歩進が不連続になる虞がある。図18は時刻補正により時刻歩進の不連続が発生する様子を模式的に示す図である。具体的には図18(a)では、時計IC時刻が実時刻に対して1.5秒ほど遅れている状況を示しており、図18(b)では、時計IC時刻が実時刻に対して1.5秒ほど進んでいる状況を示している。図18(a)において、実時刻が11:59:55のときに時計IC時刻は11:59:53半くらいになっている。その後時刻が歩進して実時刻が12:00:00となったとき、時計IC時刻は11:59:58半くらいになるが、このときに時刻補正が行われると、時計IC時刻は突然12:00:00になる。すなわち、時計IC時刻は時刻補正によって約1.5秒間スキップされることになる。このような状況が時刻歩進の不連続(以下、係る態様の時刻歩進の不連続をスキップと称す)である。
【0010】
一方図18(b)において、実時刻が11:59:55のときに時計IC時刻は11:59:56半くらいになっている。その後時刻が歩進して実時刻が12:00:00となったとき、時計IC時刻は12:00:01半くらいになるが、このときに時刻補正が行われると、時計IC時刻は突然12:00:00へ戻る。すなわち、時計IC時刻は時刻補正によって約1.5秒間再度繰り返されることになる。このような状況も時刻歩進の不連続(以下、以下、係る態様の時刻歩進の不連続をバックと称す)である。
【0011】
つまり、このように時刻の突然の切り替わりが時計の進む方向に作用するとスキップが発生し、その結果、時刻の空白時間帯に行われるべき動作が実行されなくなってしまうことになる。また、時刻の突然の切り替わりが時計の遅れる方向に作用するとバックが発生し、その結果、時刻の重複時間帯に同じ動作が2度実行されてしまうことになる。さらに時刻制御で動作する装置は、通常時刻歩進が連続であることを前提に設計される。これに対して、上記のスキップやバックのような不連続歩進が発生することを想定した設計は動作理論が複雑になるとともに設計工数が上昇してしまう。またそのような設計は検証する為の検証工数も多大なものになってしまう虞があり、さらには不具合の原因にもなり得る。
【0012】
また、時計ICに時刻を設定する場合、この設定中に電源が切れると当然にして正しい時刻が時計ICに設定されない虞がある。特に時計ICにはROM(Read Only Memory)/RAM(Random Access Memory)等の素子と比較して低速でしかアクセスできないので、時計ICへの時刻設定中に電源が切れる確率は相対的に高いといえる。このため、時刻制御機器に対する初回電源投入時は別としても、それ以外には極力時計ICへの設定は行わない方が機器の安定動作を考えると望ましい。しかしながら、秒未満の情報を有しない安価な時計ICでは、時刻補正を頻繁に行わないと精度の高い時刻歩進を確保できなくなってしまう。このため、例えば時刻制御機器に対してさらに電源切断検知装置を備えるとともに電源装置のコンデンサ容量を増加することで、時計ICに時刻を設定している際の電源切断を避けることも可能ではあるが、係る対策ではコストが上昇してしまう。
【0013】
そこで、本発明は上記の課題に鑑みてなされたものであり、秒未満の情報を有しない時計ICに対する時刻の設定を極力回避しつつ、時刻歩進の不連続が発生しないように時計ICに基づく時刻を補正するとともに、時刻制御で動作する外部装置の設計効率を向上させることが可能な時計ICの時刻補正装置及び時計ICの時刻補正方法を提供することを目的とする。
【課題を解決するための手段】
【0014】
上記課題を解決するために、本発明は、秒未満の情報を有しない時計ICに基づく時刻を補正するための時計ICの時刻補正装置であって、前記時計ICから取得した時計IC時刻情報に対して、さらに実時刻と、該実時刻に対応する前記時計IC上の時刻との差を示す秒以上の情報及び秒未満の情報で構成される時刻差情報を加算して時刻を補正する時刻補正手段を備えることを特徴とする。本発明によれば時計ICそのものに時刻を設定せずとも、時計IC時刻を実時刻に補正できるため、時計ICに対する時刻の設定を回避することができる。なお、時計IC上の時刻とは、時計IC(或いは時計IC時刻情報)に基づく時刻とは異なり、時計IC上で観念される時刻であり、秒未満の時刻も観念される。
【0015】
また本発明は、前記時刻補正手段が、前記時刻差情報に基づく時刻差が1秒未満になるように該時刻差情報を補正するとともに、補正した分の時刻差を前記時計ICに設定してもよい。ここで時刻差情報に基づく時刻差が余りにも大きくなり、時計ICそのものの時刻が実時刻から大きく乖離してしまうことは、補正という性質上、好ましくない。これに対して本発明によれば、補正した時刻に対応するシステム時刻を変化させることなく、時計ICそのものの時刻が実時刻から大きく乖離してしまうことを解消できる。同時に本発明によれば、時計ICに時刻を設定する機会を必要最小限に抑制することができる。なお、係る補正は、具体的には例えばユーザ操作に基づいて行われるようにしてもよく、時計IC時刻情報に基づく時刻が実時刻から所定時刻以上乖離したり、時刻差情報に基づく時刻差が所定値よりも大きくなったりしたときに行われるようにしてもよい。
【0016】
また本発明は、前記時刻補正手段が、前記時刻差情報を時間経過とともに所定の割合づつ次第に加算していってもよい。本発明によれば、時刻歩進の不連続が発生することを解消可能である。したがって本発明によれば、時刻制御で動作する外部装置の設計効率を向上させることができる。
【0017】
また本発明は、さらに外部装置へ補正した時刻に対応するシステム時刻情報を出力した際に、該外部装置からの応答を監視する監視手段と、前記システム時刻情報を出力してから応答があるまでの遅延時間を算出する遅延時間算出手段とを備えるとともに、前記時刻補正手段がさらに前記遅延時間に基づき、前記外部装置が前記システム時刻情報を出力する時刻が前記実時刻になるように、前記システム時刻情報に基づく時刻を補正してもよい。本発明によれば、さらに時刻制御で動作する外部装置の出力端での動作を実時刻に同期させることができるため、これによっても時刻制御で動作する外部装置の設計効率を向上させることができる。
【0018】
また本発明は、秒未満の情報を有しない時計ICから取得した時計IC時刻情報に対して、さらに実時刻と、該実時刻に対応する前記時計IC上の時刻との差を示す秒以上の情報及び秒未満の情報で構成される時刻差情報を加算して時刻を補正することを特徴とする時計ICの時刻補正方法である。
【0019】
また本発明は、さらに前記時刻差情報に基づく時刻差が1秒未満になるように該時刻差情報を補正するとともに、補正した分の時刻差を前記時計ICに設定してもよい。
【0020】
また本発明は、さらに前記時刻差情報を時間経過とともに所定の割合づつ次第に加算していってもよい。
【0021】
また本発明は、さらに外部装置へ補正した時刻に対応するシステム時刻情報を出力した際に、該外部装置からの応答を監視するとともに、前記システム時刻情報を出力してから応答があるまでの遅延時間を算出し、該遅延時間に基づき、前記外部装置が前記システム時刻情報を出力する時刻が前記実時刻になるように、前記システム時刻情報に基づく時刻を補正してもよい。
【発明の効果】
【0022】
本発明によれば、秒未満の情報を有しない時計ICに対する時刻の設定を極力回避しつつ、時刻歩進の不連続が発生しないように時計ICに基づく時刻を補正するとともに、時刻制御で動作する外部装置の設計効率を向上させることが可能な時計ICの時刻補正装置及び時計ICの時刻補正方法を提供できる。
【発明を実施するための最良の形態】
【0023】
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。
【実施例】
【0024】
図1は、本実施例に係る時計ICの時刻補正装置(以下、単に時刻補正装置と称す)100の構成を示す図である。時刻補正装置100は、CPU1と、ROM2と、RAM3を有して構成されるマイコンシステムである。CPU1は、ROM2内に格納されたファームウェアに従って種々の処理を実行するための構成である。ROM2はファームウェアやシステムを制御する上で必要な定数などのデータを格納するための構成であり、CPU1とバスでつながっている。なお、ROM2には、具体的には例えばEEPROMやUVEPROMやマスクROMやフラッシュROMなど適宜のROMを適用してよい。RAM3はCPU1の一時作業領域や動的データの保存領域を提供するとともに、ファームウェア以外の時刻制御用プログラムを格納するための構成であり、CPU1とバスでつながっている。本実施例ではRAM3は電源供給がバッテリでバックアップされるスタティックRAMで実現されている。なお、さらに高速アクセス可能な一時作業専用のダイナミックRAMをRAM3と別に実装してもよい。
【0025】
動作クロック4はCPU1を律動させる為の一定周波数の基準パルスを生成するための構成である。なお、動作クロックの精度は0.1%〜1.0%が一般的であり、動作クロック4の精度も同程度の精度となっている。時計IC5はバスやI2C等の通信線を介してCPU1と接続される。時計IC5は内部に水晶などの安定した特性の専用クロックを持っている。CPU1は時計IC5から年月日時分秒曜といったデータの全部または一部の取得したり、時計IC5にこれらのデータの全部または一部を設定したり、時計IC5に対して0秒アジャストを行うこと等ができる。なお、一般的な時計ICの精度は1〜5ppm程度であり、時計IC5の精度も同程度の精度となっている。
【0026】
入力回路6は他の外部装置等が発する電気信号をCPU1のI/Oポートやその他のI/Fへ仲介するための構成である。入力回路6には、具体的には例えばロジックICを介してCPU1の入力ポートへ接続して二値信号を検知するものや、電圧変換バッファICを介してCPU1のシリアルポートへ接続してシリアル通信を行うものや、保護回路を介してA/D変換ポートへ接続してアナログ量計測を行うものなど、CPU1の入力可能な信号に合わせて各種の回路構成を適用してよい。なお時刻補正信号は、外部からこの入力回路6を経てCPU1に認知される。出力回路7は、CPU1の発する信号を他の外部装置等へ仲介するための構成である。出力回路7には、具体的には例えばCPU1の出力ポートからロジックICを介して二値信号を出力するものや、CPUのシリアルポートから電圧変換バッファICを介してシリアル通信を行うものや、CPUのD/A変換ポートから増幅回路を介してアナログ出力を行うものなど、CPU1の出力可能な信号に合わせて各種の回路構成を適用してよい。
【0027】
次に、図2を用いて時刻補正装置100の機能ブロック図について詳述する。CPU1はROM2内のファームウェアに従って動作するが、本実施例ではこれにより図2に示す読取設定処理部11と、システム機能処理部12の2つの処理部が実現される。また本実施例では動作クロック4からCPU1に供給される動作クロックが20MHzとなっており、CPU1内部でこれを2500逓倍し、これを元に16bitの125μsecのFRC(フリーランニングカウンタ)14を構成する。このFRC14は0000hに初期化された後、125μsec毎にインクリメント(+1)されFFFFhに至った後0000hへ戻る動作を繰り返す。なお、これに限られず、FRC14は同等の機能が得られれば、例えばタイマ割込みとRAM3上でインクリメントする変数とでも実現できる。
【0028】
FRC14はフリーランニングである為、その値1つだけでは意味を持たない。その一方で、ある時点でのFRC値と別のある時点でのFRC値の差からその間に要した相対時間を算出することができる。具体的には、変化したFRC値に125μsecをかけることで相対時間を算出できる。なお、本実施例の場合、相対時間を最大で8.192秒(125μsec×65536)まで測定することができる。本実施例では、読取設定処理部11は時計IC時刻以外にFRC値も読み取る。また、本実施例ではシステム時刻を生成する為に複数の情報を元にする為、これらの情報の格納場所をシステム時刻関連情報格納場所(以下、単に関連情報格納場所とも称す)13としている。なお、上記の処理部11、12を独立したハードウェアで設計してもよい。但し、一般的には係る処理部はCPU1、ROM2及びRAM3等で構成されたマイコンシステムの一部で実現したほうが合理的である。この場合、上記の処理部11、12は割込みルーチンやタスクやスレッドといったものに相当する。同様に、関連情報格納場所13も独立したハードウェアで設計してもよいが、マイコンシステムの一部で実現した方が合理的である。
【0029】
図3は、FRC値の変動と時刻の歩進の関係を示す図である。図3では誤差に起因して実時刻と時計IC時刻がずれている状況を示している。また実時刻及び時計IC時刻の目盛りは秒単位となっている。前述の通り、FRC値は相対的な時間を測定するものであり、図3に示すようにFRC値がどの程度変化したかを把握することで相対時間を算出できる。図4は、図3に示す区間Aの拡大図である。この拡大図は、時刻が1秒経過する部分を拡大して示したものとなっている。図4で新たに表示している縦方向の矢印は、読取設定処理部11が時計IC5に時計IC時刻を読み出しにいったタイミングを示している。図4に示すように、本実施例では時計IC時刻は1秒間に約16〜17回、読み出されている。
【0030】
このように時間IC時刻を読み出すために、読取設定処理部11は図5に示すフローチャートに基づく動作を繰り返し行う。まず読取設定処理部11は、時計IC時刻を読み出す。同時にこの時点でのFRC値も読み出す(ステップS11)。続いて読取設定処理部11は、前回ステップS11で読み出した時計IC時刻と、今回ステップS11で読み出した時計IC時刻とを比較し、変化があるか否かを判定する(ステップS12)。否定判定であればステップS11に戻る。肯定判定であれば、読取設定処理部11は時計IC時刻「Ti(時計IC時刻情報)」と、時計IC時刻「Ti」を読み出した時のFRC値「CFRC」を関連情報格納場所13に格納する(ステップS13)。ステップS13の後にはステップS11に戻る。このようにして読取設定処理部11は、基本的に時計IC5の時刻歩進の監視を行うとともに、時計IC時刻「Ti」と、それを読み出した時のFRC値「CFRC」を関連情報格納場所13に格納する。
【0031】
次に関連情報格納場所13における時刻の取扱いについて詳述する。前回関連情報格納場所13へ時計IC時刻を格納した時のFRC値と、今回のFRC値の差から、今回時計IC5が「時計IC5上で」1秒歩進するのにかかった相対時間を得ることができる。但し、このとき処理部11の実行タイミングに起因するばらつきや動作クロック4の誤差などから、相対時間は理論通りの8000にはならない。これに対して、過去N回分の相対時間を加重平均すればばらつきを排除できる。またこのときNを大きくするほど、精度を向上させることができる。さらにNを2n(例えば32や256など)に設定すれば、リングバッファ状にして加算平均を計算しやすくなるので好適である。本実施例ではこれによって得られたFRC1秒平均値を「C1sAv」とする。
【0032】
図6は、関連情報格納場所13に格納されている各種の情報を模式的に示す図である。上述のような処理が繰り返されると、関連情報格納場所13では、最後に読み出された時計IC時刻「Ti」と、そのTiを読み出した時のFRC値「CFRC」と、FRC1秒平均値「C1sAv」が次々と更新されていく。また、関連情報格納場所13には、実時刻と時計IC5上の時刻との差を示す時刻差情報「Tg」が格納されている。時刻差情報「Tg」は、Tiと同様な「年月日時分秒」からなる「Tgt」と、CFRCと同様なFRC値からなる「Tgc」とで構成される。これらは、秒以上の差情報と秒未満の差情報を意味する。システムの実行開始時においてTgは0である。すなわち、時刻合せをきちんとしてあればその時点ではTiと実時刻は同一である筈だからである。しかしながら、時計IC5の誤差によりTiは実時刻から少しずつ次第にずれていく。これに対してある時点で、時刻補正信号の入力を認知したとする。このある時点が実時刻で正午であり、さらに時計IC時刻が約1.5秒遅れている状態である場合には、例えば次のようなシステム時刻関連情報のデータが関連情報格納場所13に格納されている。すなわち、係る場合には例えばTi=11:59:58、CFRC=4000h、C1sAv=1F40h、FRC=4FA0h、Tgt=0、Tgc=0になっている。なお、読取設定処理部11は、時刻補正信号の入力を認知した際のFRC値も関連情報格納場所13に格納する。
【0033】
この場合、Tiが11:59:58になってからFRC値が4000hから4FA0hに変化したことを意味するので、FRC値は0FA0h分増えたことになる。これにより、Tgを、(12:00:00#0000h)―(11:59:58#0FA0h)= (00:00:01#0FA0h)と算出するとともに、Tgt=00:00:01、Tgc=0FA0h、と算出することができる。これは、時計IC時刻に対して秒以上の単位で1秒、秒未満の単位でFRC値0FA0h、を加算すると実時刻に換算されたシステム時刻を算出できることを意味する。なお、#の右側の16bit数値はmod(C1sAv)で扱う。また相対時間は、0FA0h/C1sAvで約0.5秒となる。システム機能処理部12はこのようにしてシステム時刻で実時刻を得ることができる。またこれにより、時計IC5に時刻を設定することなく時刻補正を実現できる。本実施例では関連情報格納場所13は具体的なハードウェア資源としてはRAM3と、RAM3に格納された時刻制御用プログラムと、CPU1とで実現されており、この関連情報格納場所13で時刻補正手段が実現されている。
【0034】
次に時刻補正の一具体例を時刻補正モデル1として示した図7を用いて、時刻補正について詳述する。先述の通り、時計IC時刻に時刻差情報Tgを加算した値(時計IC時刻+Tg)を現在のシステム時刻として取り扱う。t0は時刻補正装置100を実装した時刻制御機器が動作を開始した時刻である。この時点で時計IC時刻は実時刻と同一であるとする。すなわち、時刻差情報Tgは±0であるとする。時刻が経過するにつれて時計IC時刻は誤差の為に実時刻から少しずつ次第にずれていく。そして実時刻t1において時刻補正を実行したとする。このとき、一般的な時刻補正では、時計IC5そのものに対して実時刻t1と同一の時刻(例えば12:00:00)を設定する。これに対して、本実施例では実時刻t1の時点での時計IC時刻およびシステム時刻関連情報から時刻差情報Tg1を算出する。そして、これ以降はTg=Tg1となる。システム内で参照される現在のシステム時刻は「時計IC時刻+Tg」である為、これにより時計IC5に対して設定を行わなくても現在のシステム時刻が補正される。さらに時刻経過とともに誤差が累積した状態で、実時刻t2において時刻補正を実行したとする。このときにも、同様に時計IC時刻およびシステム時刻関連情報からTg2を算出する。これにより、これ以降はTg=Tg2となる。このようにしてTgに対して補正を行うことによって時計IC5に時刻を設定しなくても時刻補正が可能になる。
【0035】
図8は、時計IC5の誤差が一定ではなく、時刻の経過とともに正方向と負方向に変化する場合の時刻補正の具体例を時刻補正モデル1´として示す図である。図8では、最初、正方向に発生した誤差がその後に負方向に転じ、t1とt2の間で累積誤差が負値になる状況を示している。図8は、係る状況の場合でも図7で示した時刻補正モデル1と同様に、時刻補正を行う毎に時刻差情報Tgを補正することにより、時計IC5への時刻設定を行わずに時刻補正を行うことができることを示している。
【0036】
ところで、図7で示した時刻補正モデル1では、時刻差情報Tgに対して補正を行うことにより時計IC5に時刻を設定しなくても時刻補正が可能であることを説明したが、時刻差情報Tgの絶対値が徐々に増加して時計IC時刻が実時刻から大きく乖離するのは好ましい状態ではない。すなわち理論上は、TiとTgがどのようになっていても動作は可能であるが、誤差の補正という性格上、Tgが余りにも大きくなって時計IC時刻が実時刻から乖離するのは好ましくはない。このため、次に図9に意図的に時計IC時刻と実時刻との乖離状態を解消する旨の指示があった場合の動作の一具体例を時刻補正モデル2として示す。なお、この時刻補正モデル2では実際には補正動作は行われず、乖離状態の解消のみが行われる。また、乖離状態を解消する旨の指示は、例えば時刻制御機器を手動でスタンバイするときなど、人手で操作するときに生成されるようにしたほうが好ましい。但しこれに限られず、例えば時計IC時刻が実時刻から所定時刻以上乖離したり、Tgが所定値よりも大きくなったりしたときに乖離状態を解消する旨の指示が生成されるようにしてもよい。
【0037】
図9に示すように、まず実時刻tsにおいて乖離状態の解消処理が行われるとする。また実時刻ts直前の時刻差情報TgをTgb、直後の時刻差情報TgをTgaとする。ここで行われる解消処理は時刻差情報Tgの乖離(絶対値の増大)を解消するのが目的である。このため本実施例では係る目的を達成すべく、処理後のTgaが1秒未満になるように補正するとともに、補正した分の時刻差を時計IC5に設定する。具体的には例えば、実時刻11:30:00においてこの解消処理が行われるとする。このとき、時計IC時刻は実時刻に対して6.0秒進んでいるとし、Tgbは−2.5秒であるとする。この場合、解消処理前における現在のシステム時刻は実時刻に対して3.5秒進んで(+6.0−2.5=+3.5)いることになる。この状態で実時刻が11:30:00になった時、時計IC時刻は11:30:06、現在のシステム時刻は11:30:3.5となる。ここで解消処理を行うが、解消処理後のTgaが1秒未満になるようにする為、Tgbを−2.5秒から−0.5秒に補正するとともに、さらに補正した分の時刻差−2秒を時計IC5に設定して、時計IC時刻を11:30:06から11:30:04に設定する。これにより、現在のシステム時刻に変化を与えることなく、乖離状態を解消できる。なお、この乖離状態の解消処理は関連情報格納場所13と時計IC5への設定で行われる。
【0038】
ところで、上記までに説明した時刻補正は、時計IC5への時刻設定頻度を低減する意味では効果があるが、時刻歩進の不連続の発生を解消することはできない。これに対して本実施例では、上述したTgへの補正を一度に行わず、時間をかけてゆっくりと変更することによって時刻歩進の不連続発生を解消する。図10は時刻歩進の不連続発生を解消する様子を模式的に示す図である。例えば、実時刻に対して時計IC時刻が1秒遅れている場合、時計IC5の歩進を少し速めることで数秒かけて実時刻に追いつかせることができる。具体的には図10(a)に示すように時計IC5の1秒を0.9秒にすれば、実時間10秒で補正可能である。また、これを0.99秒にすれば100秒で補正が終了することになるので、違和感なく自然に補正を行える。一方、実時刻に対して時計IC時刻が1秒進んでいる場合には、図10(b)に示すように例えば時計IC5の一秒を1.1秒にすれば、実時間11秒で補正可能である。
【0039】
次に時刻歩進の不連続発生の解消処理を図11に示す時刻補正モデル3を用いて詳述する。時刻補正を行うときにTgを一度に変化させると、図11(a)に示すように、前述した補正モデル1では現在のシステム時刻(時計IC時刻+Tg)が不連続になることは明らかである。これに対してTgをt1で一度に変化させず、t1Sからt1Eの間でなだらかに変化させると図11(a)に示すB部は図11(b)に示す時刻補正モデル3のようになる。ここではTgを0からTg1へ次第に変化させることで、すなわち、時計IC時刻にTgを時間経過とともに所定の割合づつ次第に加算していくことで、時刻歩進の不連続発生を解消している。
【0040】
但し、なだらかにTgを変化させる間の時間をtAとした場合、これを極端に長くとるとこの時間の間にも時計IC5の誤差が累積する。また、tAの時間帯では精度の低い動作クロック4を用いて計時を行うので、tAは時計IC5と動作クロック4の精度を考慮して算出する。例えば、時計IC5の精度εICが±1ppmで、動作クロック4の精度εCLが±1%であるときに、1日1回時刻補正をする(補正間隔T=60*60*24sec)場合には、tA*εCL < T*εICとなるべきなので、tA < T* (εIC / εCL )より、tAの最大値として8.64秒が目安になる。これにより、時刻歩進の不連続発生を解消でき、その結果、時刻制御で動作する外部装置の設計効率を向上させることができる。なお、この時刻歩進の不連続発生を解消する処理は関連情報格納場所13で行われる。
【0041】
次に、遅延時間を把握するために出力回路7からの出力を入力回路6にフィードバックする方法について図12を用いて詳述する。フィードバックは、例えば図12(a)に示すように時刻補正装置100だけで完結するものと、図12(b)に示すように外部装置20を制御してその応答を得るものとが考えられる。ここでは、図12(b)に示すような外部装置20にリレーを使用した環境を想定する。時刻補正装置100にはフィードバックを行って遅延を把握する為に、専用の測定モードが実装されている。このモードに設定されると時刻補正装置100ではCPU1の特定のポートが1秒間隔でOn/Offされる。
【0042】
図13は、フィードバックされるまでの間にシステム時刻が遅延する様子を模式的に示す図である。時刻補正が正常に動作している場合、実時刻(A)とシステム時刻(B)は同じである。そして、図17で前述した通り、システム時刻をシステム機能処理部12が認知するまで、システム機能処理部12で実行される処理のサイクルタイム分だけ遅延が生じ(B−C間遅延)、さらにリレーのコイルに電圧が印加されてから実際に接点が閉じるまでの間にも遅延が生じる(C−D間遅延)。加えて、リレー接点出力(D)とCPU1のポート入力(E)の間で、システム機能処理部12で実行される処理のサイクルタイム分だけ遅延が生じる(D−E間遅延)。
【0043】
このとき、システム機能処理部12はCPU1のポート入力(E)を監視することでシステム時刻がフィードバックされるまでの累積遅延(Z)を計測することができる。本実施例ではシステム機能処理部12で監視手段及び遅延時間算出手段が実現されている。また、このようにして計測された累積遅延(Z)を、Tgから動作目標時刻からの累積遅延(Z)が0になるように減算することで、外部装置20の出力端での動作を実時刻に同期させることができるようになる。これにより、時刻制御で動作する外部装置20の設計効率を向上させることができる。なお、Tgから計測された累積遅延(Z)を減算する処理は関連情報格納場所13で行われ、このときにシステム時刻が遅延する様子は図14に示すようになる。以上により、秒未満の情報を有しない時計IC5に対する時刻の設定を極力回避しつつ、時刻歩進の不連続が発生しないように時計IC5に基づく時刻を補正するとともに、時刻制御で動作する外部装置の設計効率を向上させることが可能な時刻補正装置100及び時計IC5の時刻補正方法を実現できる。
【0044】
上述した実施例は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【図面の簡単な説明】
【0045】
【図1】時刻補正装置100の構成を示す図である。
【図2】時刻補正装置100の機能ブロック図である。
【図3】FRC値の変動と時刻の歩進の関係を示す図である。
【図4】図3に示す区間Aの拡大図である。
【図5】読取設定処理部11が時間IC時刻を読み出すために行う動作をフローチャートで示す図である。
【図6】関連情報格納場所13に格納されている各種の情報を模式的に示す図である。
【図7】時刻補正の一具体例を時刻補正モデル1として示す図である。
【図8】時刻の経過とともに正方向と負方向に変化する場合の時刻補正の具体例を時刻補正モデル1´として示す図である。
【図9】時計IC時刻と実時刻との乖離状態を解消する旨の指示があった場合の動作の一具体例を時刻補正モデル2として示す図である。
【図10】時刻歩進の不連続発生を解消する様子を模式的に示す図である。
【図11】不連続発生の解消処理を時刻補正モデル3として示す図である。
【図12】出力回路7からの出力を入力回路6にフィードバックする方法を模式的に示す図である。
【図13】フィードバックされるまでの間にシステム時刻が遅延する様子を模式的に示す図である。
【図14】実時刻との同期が行われたときに、システム時刻が遅延する様子を模式的に示す図である。
【図15】時刻制御機器が備える一般的な時刻補正装置100Xの機能ブロックを示す図である。
【図16】一般的な時刻補正を模式的に示す図である。
【図17】時計IC時刻が遅延する様子を模式的に示す図である。
【図18】時刻歩進の不連続が発生する様子を模式的に示す図である。
【符号の説明】
【0046】
1 CPU
2 ROM
3 RAM
4 動作クロック
5 時計IC
6 入力回路
7 出力回路
11 時計IC時刻読取設定処理部
12 システム機能処理部
13 システム時刻関連情報格納場所
14 FRC
100 時計ICの時刻補正装置
【技術分野】
【0001】
本発明は、時計ICの時刻補正装置及び時計ICの時刻補正方法に関し、特に秒未満の情報を有しない時計ICに基づく時刻を補正するための時計ICの時刻補正装置及び時計ICの時刻補正方法に関する。
【背景技術】
【0002】
従来、業務用のCD演奏機等の時刻制御機器では、秒未満の情報を有しない安価な時計ICが利用されている。図15は、時刻制御機器が備える一般的な時刻補正装置100Xの機能ブロックを示す図である。時計IC5Xから時刻を読み出すとき、一般的には図15(a)に示す時刻補正装置100Xaのように、時計IC5Xに基づく時刻(以下、単に時計IC時刻とも称す)をシステム機能処理部12Xが直接読出すか、或いは図15(b)に示す時刻補正装置100Xbのように、時計IC時刻読取設定処理部(以下、単に読取設定処理部とも称す)11Xが取得した時計IC時刻をシステム時刻格納場所13Xに一旦格納し、別のタイミングでシステム機能処理部12Xがこれをシステム時刻として読み出している。その一方で、時計IC時刻は誤差を含んでおり、この誤差は時間経過とともに時計IC時刻に累積されていく。その結果、時計IC時刻と実時刻の差は少しずつ拡がり、時計IC時刻は次第に実時刻からずれていく。
【0003】
このため、係る時計IC5Xのような精度の低い時計ICを備える時刻制御機器では、一般に時刻補正という機能を実装し、時刻補正を頻繁に行うことで精度の高い時刻歩進を確保している。ここで時刻補正とは、外部の正確な時刻に基づいて一定間隔毎に(例えば一日一回12:00:00に)特定の補正信号を受信し、それを引き金にして時計ICに時刻を設定することにより補正を行うことである。このとき「外部の正確な時刻」には、例えば放送局の時報やGPS(Global Positioning System)からの電波やJJY(標準時報局)等の電波時計用信号などを利用できる。なお、これらの信号の元になる時計の誤差は0に等しいと考えてよく、この外部の正確な時刻は実時刻とみなす。
【0004】
図16は一般的な時刻補正を模式的に示す図である。一般的な時刻補正では、例えば12時丁度に補正信号を受信したときに、時計ICに12:00:00という時刻を設定することで補正を行う。これにより時計IC時刻の累積誤差がゼロになり、補正を行った瞬間ずれが解消されることになる。なお、この図においてグラフの傾きの大きさは誤差の大きさを意味し、傾きの大きさが小さいほど誤差が少ないことを意味する。さらに誤差には進み誤差と遅れ誤差があり、それぞれ正の傾きと負の傾きで表現される。また、このようにして時計ICに時刻を設定する場合、一般的には図15(a)に示す時刻補正装置100Xaのようにシステム機能処理部12Xが時計IC5Xに直接設定時刻を書き込むか、或いは図15(b)に示す時刻補正装置100Xbのようにシステム機能処理部12Xがデータ保持場所13Xに設定時刻を保管しておき、この設定時刻を読取設定処理部11Xが読み出して時計IC5Xに書き込んでいる。
【0005】
また上記に関連し、時間に関する技術として例えば特許文献1では、システムクロックを用いて測定対象の信号の時間間隔を計測する計時技術が開示されており、特許文献1では係る計時技術を用いて計時を行うか否かを制御する技術が提案されている。また、特許文献2では、社団法人電波産業会の標準規格ARIB STD−B10で定められた時刻日付テーブルを、より正確なものに補正して伝送するための技術が提案されている。
【0006】
【特許文献1】特開平11−14774号公報
【特許文献2】特許第3531604号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
時計IC5Xから時刻を読み出す際、図15(b)から、まず読取設定処理部11Xが時計IC5Xからシステム時刻格納場所13Xに時計IC時刻を読み出す際に遅延が発生し、さらにそれをシステム機能処理部12Xがシステム時刻格納場所13Xからシステム時刻として読み出す際に遅延が生じることがわかる。秒未満の情報を有しない時計IC5Xの場合、これによりシステム時刻が最大で1秒近くの時間のずれを含む可能性がある。図17は、時計IC時刻がシステム時刻として読み出され、さらにリレー接点出力として外部に出力されるまでの間に遅延する様子を模式的に示す図である。図17は、具体的には図15(b)に示した時刻制御装置100Xbの構成で、さらに読取設定処理部11Xが時計IC5Xからシステム時刻格納場所13Xに読み出したシステム時刻を元にして、1秒毎にCPU(Central Processing Unit:中央演算処理装置)1X(図示省略)の所定ポートのOn/Offを繰り返す制御プログラムを実行し、かつそのポートの出力がリレーに接続されて接点のOn/Offとして外部に出力された場合に、時計IC時刻(或いはシステム時刻)が各段階で遅延する様子を示したものである。
【0008】
まず時計IC時刻が読取設定処理部11Xによってシステム時刻格納場所13Xに読み出されるまでの間に、この読取設定処理部11Xで実行される処理のサイクルタイム分だけ遅延が生じることがわかる(A−B間遅延)。次にシステム時刻格納場所13Xに格納されたシステム時刻をシステム機能処理部12Xが認知するまで、システム機能処理部12Xで実行される処理のサイクルタイム分だけ遅延が生じることがわかる(B−C間遅延)。さらにリレーのコイルに電圧が印加されてから実際に接点が閉じるまでの間にも遅延が生じることがわかる(C−D間遅延)。このようにして発生した遅延は通常は正確に把握されていないが、従来このような累積遅延が発生していても、正確な時刻に対して1秒未満のずれであれば特に問題にされることはなかった。しかしながら、このような装置を基準に他の装置を制御する場合、小さな遅延が積み重なると1秒以上の累積遅延になってしまうこともあり得る。このため、この種の遅延は極力小さい方が好ましい。
【0009】
また時計ICで1秒以上の遅延が生じると、時刻補正を行った結果、時計ICの時刻歩進が不連続になる虞がある。図18は時刻補正により時刻歩進の不連続が発生する様子を模式的に示す図である。具体的には図18(a)では、時計IC時刻が実時刻に対して1.5秒ほど遅れている状況を示しており、図18(b)では、時計IC時刻が実時刻に対して1.5秒ほど進んでいる状況を示している。図18(a)において、実時刻が11:59:55のときに時計IC時刻は11:59:53半くらいになっている。その後時刻が歩進して実時刻が12:00:00となったとき、時計IC時刻は11:59:58半くらいになるが、このときに時刻補正が行われると、時計IC時刻は突然12:00:00になる。すなわち、時計IC時刻は時刻補正によって約1.5秒間スキップされることになる。このような状況が時刻歩進の不連続(以下、係る態様の時刻歩進の不連続をスキップと称す)である。
【0010】
一方図18(b)において、実時刻が11:59:55のときに時計IC時刻は11:59:56半くらいになっている。その後時刻が歩進して実時刻が12:00:00となったとき、時計IC時刻は12:00:01半くらいになるが、このときに時刻補正が行われると、時計IC時刻は突然12:00:00へ戻る。すなわち、時計IC時刻は時刻補正によって約1.5秒間再度繰り返されることになる。このような状況も時刻歩進の不連続(以下、以下、係る態様の時刻歩進の不連続をバックと称す)である。
【0011】
つまり、このように時刻の突然の切り替わりが時計の進む方向に作用するとスキップが発生し、その結果、時刻の空白時間帯に行われるべき動作が実行されなくなってしまうことになる。また、時刻の突然の切り替わりが時計の遅れる方向に作用するとバックが発生し、その結果、時刻の重複時間帯に同じ動作が2度実行されてしまうことになる。さらに時刻制御で動作する装置は、通常時刻歩進が連続であることを前提に設計される。これに対して、上記のスキップやバックのような不連続歩進が発生することを想定した設計は動作理論が複雑になるとともに設計工数が上昇してしまう。またそのような設計は検証する為の検証工数も多大なものになってしまう虞があり、さらには不具合の原因にもなり得る。
【0012】
また、時計ICに時刻を設定する場合、この設定中に電源が切れると当然にして正しい時刻が時計ICに設定されない虞がある。特に時計ICにはROM(Read Only Memory)/RAM(Random Access Memory)等の素子と比較して低速でしかアクセスできないので、時計ICへの時刻設定中に電源が切れる確率は相対的に高いといえる。このため、時刻制御機器に対する初回電源投入時は別としても、それ以外には極力時計ICへの設定は行わない方が機器の安定動作を考えると望ましい。しかしながら、秒未満の情報を有しない安価な時計ICでは、時刻補正を頻繁に行わないと精度の高い時刻歩進を確保できなくなってしまう。このため、例えば時刻制御機器に対してさらに電源切断検知装置を備えるとともに電源装置のコンデンサ容量を増加することで、時計ICに時刻を設定している際の電源切断を避けることも可能ではあるが、係る対策ではコストが上昇してしまう。
【0013】
そこで、本発明は上記の課題に鑑みてなされたものであり、秒未満の情報を有しない時計ICに対する時刻の設定を極力回避しつつ、時刻歩進の不連続が発生しないように時計ICに基づく時刻を補正するとともに、時刻制御で動作する外部装置の設計効率を向上させることが可能な時計ICの時刻補正装置及び時計ICの時刻補正方法を提供することを目的とする。
【課題を解決するための手段】
【0014】
上記課題を解決するために、本発明は、秒未満の情報を有しない時計ICに基づく時刻を補正するための時計ICの時刻補正装置であって、前記時計ICから取得した時計IC時刻情報に対して、さらに実時刻と、該実時刻に対応する前記時計IC上の時刻との差を示す秒以上の情報及び秒未満の情報で構成される時刻差情報を加算して時刻を補正する時刻補正手段を備えることを特徴とする。本発明によれば時計ICそのものに時刻を設定せずとも、時計IC時刻を実時刻に補正できるため、時計ICに対する時刻の設定を回避することができる。なお、時計IC上の時刻とは、時計IC(或いは時計IC時刻情報)に基づく時刻とは異なり、時計IC上で観念される時刻であり、秒未満の時刻も観念される。
【0015】
また本発明は、前記時刻補正手段が、前記時刻差情報に基づく時刻差が1秒未満になるように該時刻差情報を補正するとともに、補正した分の時刻差を前記時計ICに設定してもよい。ここで時刻差情報に基づく時刻差が余りにも大きくなり、時計ICそのものの時刻が実時刻から大きく乖離してしまうことは、補正という性質上、好ましくない。これに対して本発明によれば、補正した時刻に対応するシステム時刻を変化させることなく、時計ICそのものの時刻が実時刻から大きく乖離してしまうことを解消できる。同時に本発明によれば、時計ICに時刻を設定する機会を必要最小限に抑制することができる。なお、係る補正は、具体的には例えばユーザ操作に基づいて行われるようにしてもよく、時計IC時刻情報に基づく時刻が実時刻から所定時刻以上乖離したり、時刻差情報に基づく時刻差が所定値よりも大きくなったりしたときに行われるようにしてもよい。
【0016】
また本発明は、前記時刻補正手段が、前記時刻差情報を時間経過とともに所定の割合づつ次第に加算していってもよい。本発明によれば、時刻歩進の不連続が発生することを解消可能である。したがって本発明によれば、時刻制御で動作する外部装置の設計効率を向上させることができる。
【0017】
また本発明は、さらに外部装置へ補正した時刻に対応するシステム時刻情報を出力した際に、該外部装置からの応答を監視する監視手段と、前記システム時刻情報を出力してから応答があるまでの遅延時間を算出する遅延時間算出手段とを備えるとともに、前記時刻補正手段がさらに前記遅延時間に基づき、前記外部装置が前記システム時刻情報を出力する時刻が前記実時刻になるように、前記システム時刻情報に基づく時刻を補正してもよい。本発明によれば、さらに時刻制御で動作する外部装置の出力端での動作を実時刻に同期させることができるため、これによっても時刻制御で動作する外部装置の設計効率を向上させることができる。
【0018】
また本発明は、秒未満の情報を有しない時計ICから取得した時計IC時刻情報に対して、さらに実時刻と、該実時刻に対応する前記時計IC上の時刻との差を示す秒以上の情報及び秒未満の情報で構成される時刻差情報を加算して時刻を補正することを特徴とする時計ICの時刻補正方法である。
【0019】
また本発明は、さらに前記時刻差情報に基づく時刻差が1秒未満になるように該時刻差情報を補正するとともに、補正した分の時刻差を前記時計ICに設定してもよい。
【0020】
また本発明は、さらに前記時刻差情報を時間経過とともに所定の割合づつ次第に加算していってもよい。
【0021】
また本発明は、さらに外部装置へ補正した時刻に対応するシステム時刻情報を出力した際に、該外部装置からの応答を監視するとともに、前記システム時刻情報を出力してから応答があるまでの遅延時間を算出し、該遅延時間に基づき、前記外部装置が前記システム時刻情報を出力する時刻が前記実時刻になるように、前記システム時刻情報に基づく時刻を補正してもよい。
【発明の効果】
【0022】
本発明によれば、秒未満の情報を有しない時計ICに対する時刻の設定を極力回避しつつ、時刻歩進の不連続が発生しないように時計ICに基づく時刻を補正するとともに、時刻制御で動作する外部装置の設計効率を向上させることが可能な時計ICの時刻補正装置及び時計ICの時刻補正方法を提供できる。
【発明を実施するための最良の形態】
【0023】
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。
【実施例】
【0024】
図1は、本実施例に係る時計ICの時刻補正装置(以下、単に時刻補正装置と称す)100の構成を示す図である。時刻補正装置100は、CPU1と、ROM2と、RAM3を有して構成されるマイコンシステムである。CPU1は、ROM2内に格納されたファームウェアに従って種々の処理を実行するための構成である。ROM2はファームウェアやシステムを制御する上で必要な定数などのデータを格納するための構成であり、CPU1とバスでつながっている。なお、ROM2には、具体的には例えばEEPROMやUVEPROMやマスクROMやフラッシュROMなど適宜のROMを適用してよい。RAM3はCPU1の一時作業領域や動的データの保存領域を提供するとともに、ファームウェア以外の時刻制御用プログラムを格納するための構成であり、CPU1とバスでつながっている。本実施例ではRAM3は電源供給がバッテリでバックアップされるスタティックRAMで実現されている。なお、さらに高速アクセス可能な一時作業専用のダイナミックRAMをRAM3と別に実装してもよい。
【0025】
動作クロック4はCPU1を律動させる為の一定周波数の基準パルスを生成するための構成である。なお、動作クロックの精度は0.1%〜1.0%が一般的であり、動作クロック4の精度も同程度の精度となっている。時計IC5はバスやI2C等の通信線を介してCPU1と接続される。時計IC5は内部に水晶などの安定した特性の専用クロックを持っている。CPU1は時計IC5から年月日時分秒曜といったデータの全部または一部の取得したり、時計IC5にこれらのデータの全部または一部を設定したり、時計IC5に対して0秒アジャストを行うこと等ができる。なお、一般的な時計ICの精度は1〜5ppm程度であり、時計IC5の精度も同程度の精度となっている。
【0026】
入力回路6は他の外部装置等が発する電気信号をCPU1のI/Oポートやその他のI/Fへ仲介するための構成である。入力回路6には、具体的には例えばロジックICを介してCPU1の入力ポートへ接続して二値信号を検知するものや、電圧変換バッファICを介してCPU1のシリアルポートへ接続してシリアル通信を行うものや、保護回路を介してA/D変換ポートへ接続してアナログ量計測を行うものなど、CPU1の入力可能な信号に合わせて各種の回路構成を適用してよい。なお時刻補正信号は、外部からこの入力回路6を経てCPU1に認知される。出力回路7は、CPU1の発する信号を他の外部装置等へ仲介するための構成である。出力回路7には、具体的には例えばCPU1の出力ポートからロジックICを介して二値信号を出力するものや、CPUのシリアルポートから電圧変換バッファICを介してシリアル通信を行うものや、CPUのD/A変換ポートから増幅回路を介してアナログ出力を行うものなど、CPU1の出力可能な信号に合わせて各種の回路構成を適用してよい。
【0027】
次に、図2を用いて時刻補正装置100の機能ブロック図について詳述する。CPU1はROM2内のファームウェアに従って動作するが、本実施例ではこれにより図2に示す読取設定処理部11と、システム機能処理部12の2つの処理部が実現される。また本実施例では動作クロック4からCPU1に供給される動作クロックが20MHzとなっており、CPU1内部でこれを2500逓倍し、これを元に16bitの125μsecのFRC(フリーランニングカウンタ)14を構成する。このFRC14は0000hに初期化された後、125μsec毎にインクリメント(+1)されFFFFhに至った後0000hへ戻る動作を繰り返す。なお、これに限られず、FRC14は同等の機能が得られれば、例えばタイマ割込みとRAM3上でインクリメントする変数とでも実現できる。
【0028】
FRC14はフリーランニングである為、その値1つだけでは意味を持たない。その一方で、ある時点でのFRC値と別のある時点でのFRC値の差からその間に要した相対時間を算出することができる。具体的には、変化したFRC値に125μsecをかけることで相対時間を算出できる。なお、本実施例の場合、相対時間を最大で8.192秒(125μsec×65536)まで測定することができる。本実施例では、読取設定処理部11は時計IC時刻以外にFRC値も読み取る。また、本実施例ではシステム時刻を生成する為に複数の情報を元にする為、これらの情報の格納場所をシステム時刻関連情報格納場所(以下、単に関連情報格納場所とも称す)13としている。なお、上記の処理部11、12を独立したハードウェアで設計してもよい。但し、一般的には係る処理部はCPU1、ROM2及びRAM3等で構成されたマイコンシステムの一部で実現したほうが合理的である。この場合、上記の処理部11、12は割込みルーチンやタスクやスレッドといったものに相当する。同様に、関連情報格納場所13も独立したハードウェアで設計してもよいが、マイコンシステムの一部で実現した方が合理的である。
【0029】
図3は、FRC値の変動と時刻の歩進の関係を示す図である。図3では誤差に起因して実時刻と時計IC時刻がずれている状況を示している。また実時刻及び時計IC時刻の目盛りは秒単位となっている。前述の通り、FRC値は相対的な時間を測定するものであり、図3に示すようにFRC値がどの程度変化したかを把握することで相対時間を算出できる。図4は、図3に示す区間Aの拡大図である。この拡大図は、時刻が1秒経過する部分を拡大して示したものとなっている。図4で新たに表示している縦方向の矢印は、読取設定処理部11が時計IC5に時計IC時刻を読み出しにいったタイミングを示している。図4に示すように、本実施例では時計IC時刻は1秒間に約16〜17回、読み出されている。
【0030】
このように時間IC時刻を読み出すために、読取設定処理部11は図5に示すフローチャートに基づく動作を繰り返し行う。まず読取設定処理部11は、時計IC時刻を読み出す。同時にこの時点でのFRC値も読み出す(ステップS11)。続いて読取設定処理部11は、前回ステップS11で読み出した時計IC時刻と、今回ステップS11で読み出した時計IC時刻とを比較し、変化があるか否かを判定する(ステップS12)。否定判定であればステップS11に戻る。肯定判定であれば、読取設定処理部11は時計IC時刻「Ti(時計IC時刻情報)」と、時計IC時刻「Ti」を読み出した時のFRC値「CFRC」を関連情報格納場所13に格納する(ステップS13)。ステップS13の後にはステップS11に戻る。このようにして読取設定処理部11は、基本的に時計IC5の時刻歩進の監視を行うとともに、時計IC時刻「Ti」と、それを読み出した時のFRC値「CFRC」を関連情報格納場所13に格納する。
【0031】
次に関連情報格納場所13における時刻の取扱いについて詳述する。前回関連情報格納場所13へ時計IC時刻を格納した時のFRC値と、今回のFRC値の差から、今回時計IC5が「時計IC5上で」1秒歩進するのにかかった相対時間を得ることができる。但し、このとき処理部11の実行タイミングに起因するばらつきや動作クロック4の誤差などから、相対時間は理論通りの8000にはならない。これに対して、過去N回分の相対時間を加重平均すればばらつきを排除できる。またこのときNを大きくするほど、精度を向上させることができる。さらにNを2n(例えば32や256など)に設定すれば、リングバッファ状にして加算平均を計算しやすくなるので好適である。本実施例ではこれによって得られたFRC1秒平均値を「C1sAv」とする。
【0032】
図6は、関連情報格納場所13に格納されている各種の情報を模式的に示す図である。上述のような処理が繰り返されると、関連情報格納場所13では、最後に読み出された時計IC時刻「Ti」と、そのTiを読み出した時のFRC値「CFRC」と、FRC1秒平均値「C1sAv」が次々と更新されていく。また、関連情報格納場所13には、実時刻と時計IC5上の時刻との差を示す時刻差情報「Tg」が格納されている。時刻差情報「Tg」は、Tiと同様な「年月日時分秒」からなる「Tgt」と、CFRCと同様なFRC値からなる「Tgc」とで構成される。これらは、秒以上の差情報と秒未満の差情報を意味する。システムの実行開始時においてTgは0である。すなわち、時刻合せをきちんとしてあればその時点ではTiと実時刻は同一である筈だからである。しかしながら、時計IC5の誤差によりTiは実時刻から少しずつ次第にずれていく。これに対してある時点で、時刻補正信号の入力を認知したとする。このある時点が実時刻で正午であり、さらに時計IC時刻が約1.5秒遅れている状態である場合には、例えば次のようなシステム時刻関連情報のデータが関連情報格納場所13に格納されている。すなわち、係る場合には例えばTi=11:59:58、CFRC=4000h、C1sAv=1F40h、FRC=4FA0h、Tgt=0、Tgc=0になっている。なお、読取設定処理部11は、時刻補正信号の入力を認知した際のFRC値も関連情報格納場所13に格納する。
【0033】
この場合、Tiが11:59:58になってからFRC値が4000hから4FA0hに変化したことを意味するので、FRC値は0FA0h分増えたことになる。これにより、Tgを、(12:00:00#0000h)―(11:59:58#0FA0h)= (00:00:01#0FA0h)と算出するとともに、Tgt=00:00:01、Tgc=0FA0h、と算出することができる。これは、時計IC時刻に対して秒以上の単位で1秒、秒未満の単位でFRC値0FA0h、を加算すると実時刻に換算されたシステム時刻を算出できることを意味する。なお、#の右側の16bit数値はmod(C1sAv)で扱う。また相対時間は、0FA0h/C1sAvで約0.5秒となる。システム機能処理部12はこのようにしてシステム時刻で実時刻を得ることができる。またこれにより、時計IC5に時刻を設定することなく時刻補正を実現できる。本実施例では関連情報格納場所13は具体的なハードウェア資源としてはRAM3と、RAM3に格納された時刻制御用プログラムと、CPU1とで実現されており、この関連情報格納場所13で時刻補正手段が実現されている。
【0034】
次に時刻補正の一具体例を時刻補正モデル1として示した図7を用いて、時刻補正について詳述する。先述の通り、時計IC時刻に時刻差情報Tgを加算した値(時計IC時刻+Tg)を現在のシステム時刻として取り扱う。t0は時刻補正装置100を実装した時刻制御機器が動作を開始した時刻である。この時点で時計IC時刻は実時刻と同一であるとする。すなわち、時刻差情報Tgは±0であるとする。時刻が経過するにつれて時計IC時刻は誤差の為に実時刻から少しずつ次第にずれていく。そして実時刻t1において時刻補正を実行したとする。このとき、一般的な時刻補正では、時計IC5そのものに対して実時刻t1と同一の時刻(例えば12:00:00)を設定する。これに対して、本実施例では実時刻t1の時点での時計IC時刻およびシステム時刻関連情報から時刻差情報Tg1を算出する。そして、これ以降はTg=Tg1となる。システム内で参照される現在のシステム時刻は「時計IC時刻+Tg」である為、これにより時計IC5に対して設定を行わなくても現在のシステム時刻が補正される。さらに時刻経過とともに誤差が累積した状態で、実時刻t2において時刻補正を実行したとする。このときにも、同様に時計IC時刻およびシステム時刻関連情報からTg2を算出する。これにより、これ以降はTg=Tg2となる。このようにしてTgに対して補正を行うことによって時計IC5に時刻を設定しなくても時刻補正が可能になる。
【0035】
図8は、時計IC5の誤差が一定ではなく、時刻の経過とともに正方向と負方向に変化する場合の時刻補正の具体例を時刻補正モデル1´として示す図である。図8では、最初、正方向に発生した誤差がその後に負方向に転じ、t1とt2の間で累積誤差が負値になる状況を示している。図8は、係る状況の場合でも図7で示した時刻補正モデル1と同様に、時刻補正を行う毎に時刻差情報Tgを補正することにより、時計IC5への時刻設定を行わずに時刻補正を行うことができることを示している。
【0036】
ところで、図7で示した時刻補正モデル1では、時刻差情報Tgに対して補正を行うことにより時計IC5に時刻を設定しなくても時刻補正が可能であることを説明したが、時刻差情報Tgの絶対値が徐々に増加して時計IC時刻が実時刻から大きく乖離するのは好ましい状態ではない。すなわち理論上は、TiとTgがどのようになっていても動作は可能であるが、誤差の補正という性格上、Tgが余りにも大きくなって時計IC時刻が実時刻から乖離するのは好ましくはない。このため、次に図9に意図的に時計IC時刻と実時刻との乖離状態を解消する旨の指示があった場合の動作の一具体例を時刻補正モデル2として示す。なお、この時刻補正モデル2では実際には補正動作は行われず、乖離状態の解消のみが行われる。また、乖離状態を解消する旨の指示は、例えば時刻制御機器を手動でスタンバイするときなど、人手で操作するときに生成されるようにしたほうが好ましい。但しこれに限られず、例えば時計IC時刻が実時刻から所定時刻以上乖離したり、Tgが所定値よりも大きくなったりしたときに乖離状態を解消する旨の指示が生成されるようにしてもよい。
【0037】
図9に示すように、まず実時刻tsにおいて乖離状態の解消処理が行われるとする。また実時刻ts直前の時刻差情報TgをTgb、直後の時刻差情報TgをTgaとする。ここで行われる解消処理は時刻差情報Tgの乖離(絶対値の増大)を解消するのが目的である。このため本実施例では係る目的を達成すべく、処理後のTgaが1秒未満になるように補正するとともに、補正した分の時刻差を時計IC5に設定する。具体的には例えば、実時刻11:30:00においてこの解消処理が行われるとする。このとき、時計IC時刻は実時刻に対して6.0秒進んでいるとし、Tgbは−2.5秒であるとする。この場合、解消処理前における現在のシステム時刻は実時刻に対して3.5秒進んで(+6.0−2.5=+3.5)いることになる。この状態で実時刻が11:30:00になった時、時計IC時刻は11:30:06、現在のシステム時刻は11:30:3.5となる。ここで解消処理を行うが、解消処理後のTgaが1秒未満になるようにする為、Tgbを−2.5秒から−0.5秒に補正するとともに、さらに補正した分の時刻差−2秒を時計IC5に設定して、時計IC時刻を11:30:06から11:30:04に設定する。これにより、現在のシステム時刻に変化を与えることなく、乖離状態を解消できる。なお、この乖離状態の解消処理は関連情報格納場所13と時計IC5への設定で行われる。
【0038】
ところで、上記までに説明した時刻補正は、時計IC5への時刻設定頻度を低減する意味では効果があるが、時刻歩進の不連続の発生を解消することはできない。これに対して本実施例では、上述したTgへの補正を一度に行わず、時間をかけてゆっくりと変更することによって時刻歩進の不連続発生を解消する。図10は時刻歩進の不連続発生を解消する様子を模式的に示す図である。例えば、実時刻に対して時計IC時刻が1秒遅れている場合、時計IC5の歩進を少し速めることで数秒かけて実時刻に追いつかせることができる。具体的には図10(a)に示すように時計IC5の1秒を0.9秒にすれば、実時間10秒で補正可能である。また、これを0.99秒にすれば100秒で補正が終了することになるので、違和感なく自然に補正を行える。一方、実時刻に対して時計IC時刻が1秒進んでいる場合には、図10(b)に示すように例えば時計IC5の一秒を1.1秒にすれば、実時間11秒で補正可能である。
【0039】
次に時刻歩進の不連続発生の解消処理を図11に示す時刻補正モデル3を用いて詳述する。時刻補正を行うときにTgを一度に変化させると、図11(a)に示すように、前述した補正モデル1では現在のシステム時刻(時計IC時刻+Tg)が不連続になることは明らかである。これに対してTgをt1で一度に変化させず、t1Sからt1Eの間でなだらかに変化させると図11(a)に示すB部は図11(b)に示す時刻補正モデル3のようになる。ここではTgを0からTg1へ次第に変化させることで、すなわち、時計IC時刻にTgを時間経過とともに所定の割合づつ次第に加算していくことで、時刻歩進の不連続発生を解消している。
【0040】
但し、なだらかにTgを変化させる間の時間をtAとした場合、これを極端に長くとるとこの時間の間にも時計IC5の誤差が累積する。また、tAの時間帯では精度の低い動作クロック4を用いて計時を行うので、tAは時計IC5と動作クロック4の精度を考慮して算出する。例えば、時計IC5の精度εICが±1ppmで、動作クロック4の精度εCLが±1%であるときに、1日1回時刻補正をする(補正間隔T=60*60*24sec)場合には、tA*εCL < T*εICとなるべきなので、tA < T* (εIC / εCL )より、tAの最大値として8.64秒が目安になる。これにより、時刻歩進の不連続発生を解消でき、その結果、時刻制御で動作する外部装置の設計効率を向上させることができる。なお、この時刻歩進の不連続発生を解消する処理は関連情報格納場所13で行われる。
【0041】
次に、遅延時間を把握するために出力回路7からの出力を入力回路6にフィードバックする方法について図12を用いて詳述する。フィードバックは、例えば図12(a)に示すように時刻補正装置100だけで完結するものと、図12(b)に示すように外部装置20を制御してその応答を得るものとが考えられる。ここでは、図12(b)に示すような外部装置20にリレーを使用した環境を想定する。時刻補正装置100にはフィードバックを行って遅延を把握する為に、専用の測定モードが実装されている。このモードに設定されると時刻補正装置100ではCPU1の特定のポートが1秒間隔でOn/Offされる。
【0042】
図13は、フィードバックされるまでの間にシステム時刻が遅延する様子を模式的に示す図である。時刻補正が正常に動作している場合、実時刻(A)とシステム時刻(B)は同じである。そして、図17で前述した通り、システム時刻をシステム機能処理部12が認知するまで、システム機能処理部12で実行される処理のサイクルタイム分だけ遅延が生じ(B−C間遅延)、さらにリレーのコイルに電圧が印加されてから実際に接点が閉じるまでの間にも遅延が生じる(C−D間遅延)。加えて、リレー接点出力(D)とCPU1のポート入力(E)の間で、システム機能処理部12で実行される処理のサイクルタイム分だけ遅延が生じる(D−E間遅延)。
【0043】
このとき、システム機能処理部12はCPU1のポート入力(E)を監視することでシステム時刻がフィードバックされるまでの累積遅延(Z)を計測することができる。本実施例ではシステム機能処理部12で監視手段及び遅延時間算出手段が実現されている。また、このようにして計測された累積遅延(Z)を、Tgから動作目標時刻からの累積遅延(Z)が0になるように減算することで、外部装置20の出力端での動作を実時刻に同期させることができるようになる。これにより、時刻制御で動作する外部装置20の設計効率を向上させることができる。なお、Tgから計測された累積遅延(Z)を減算する処理は関連情報格納場所13で行われ、このときにシステム時刻が遅延する様子は図14に示すようになる。以上により、秒未満の情報を有しない時計IC5に対する時刻の設定を極力回避しつつ、時刻歩進の不連続が発生しないように時計IC5に基づく時刻を補正するとともに、時刻制御で動作する外部装置の設計効率を向上させることが可能な時刻補正装置100及び時計IC5の時刻補正方法を実現できる。
【0044】
上述した実施例は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【図面の簡単な説明】
【0045】
【図1】時刻補正装置100の構成を示す図である。
【図2】時刻補正装置100の機能ブロック図である。
【図3】FRC値の変動と時刻の歩進の関係を示す図である。
【図4】図3に示す区間Aの拡大図である。
【図5】読取設定処理部11が時間IC時刻を読み出すために行う動作をフローチャートで示す図である。
【図6】関連情報格納場所13に格納されている各種の情報を模式的に示す図である。
【図7】時刻補正の一具体例を時刻補正モデル1として示す図である。
【図8】時刻の経過とともに正方向と負方向に変化する場合の時刻補正の具体例を時刻補正モデル1´として示す図である。
【図9】時計IC時刻と実時刻との乖離状態を解消する旨の指示があった場合の動作の一具体例を時刻補正モデル2として示す図である。
【図10】時刻歩進の不連続発生を解消する様子を模式的に示す図である。
【図11】不連続発生の解消処理を時刻補正モデル3として示す図である。
【図12】出力回路7からの出力を入力回路6にフィードバックする方法を模式的に示す図である。
【図13】フィードバックされるまでの間にシステム時刻が遅延する様子を模式的に示す図である。
【図14】実時刻との同期が行われたときに、システム時刻が遅延する様子を模式的に示す図である。
【図15】時刻制御機器が備える一般的な時刻補正装置100Xの機能ブロックを示す図である。
【図16】一般的な時刻補正を模式的に示す図である。
【図17】時計IC時刻が遅延する様子を模式的に示す図である。
【図18】時刻歩進の不連続が発生する様子を模式的に示す図である。
【符号の説明】
【0046】
1 CPU
2 ROM
3 RAM
4 動作クロック
5 時計IC
6 入力回路
7 出力回路
11 時計IC時刻読取設定処理部
12 システム機能処理部
13 システム時刻関連情報格納場所
14 FRC
100 時計ICの時刻補正装置
【特許請求の範囲】
【請求項1】
秒未満の情報を有しない時計ICに基づく時刻を補正するための時計ICの時刻補正装置であって、
前記時計ICから取得した時計IC時刻情報に対して、さらに実時刻と、該実時刻に対応する前記時計IC上の時刻との差を示す秒以上の情報及び秒未満の情報で構成される時刻差情報を加算して時刻を補正する時刻補正手段を備えることを特徴とする時計ICの時刻補正装置。
【請求項2】
前記時刻補正手段が、前記時刻差情報に基づく時刻差が1秒未満になるように該時刻差情報を補正するとともに、補正した分の時刻差を前記時計ICに設定することを特徴とする請求項1記載の時計ICの時刻補正装置。
【請求項3】
前記時刻補正手段が、前記時刻差情報を時間経過とともに所定の割合づつ次第に加算していくことを特徴とする請求項1または2記載の時計ICの時刻補正装置。
【請求項4】
さらに外部装置へ補正した時刻に対応するシステム時刻情報を出力した際に、該外部装置からの応答を監視する監視手段と、前記システム時刻情報を出力してから応答があるまでの遅延時間を算出する遅延時間算出手段とを備えるとともに、
前記時刻補正手段がさらに前記遅延時間に基づき、前記外部装置が前記システム時刻情報を出力する時刻が前記実時刻になるように、前記システム時刻情報に基づく時刻を補正することを特徴とする請求項1から3いずれか1項記載の時計ICの時刻補正装置。
【請求項5】
秒未満の情報を有しない時計ICに基づく時刻を補正するための時計ICの時刻補正方法であって、
前記時計ICから得た時計IC時刻情報に、該時計IC時刻情報に基づく時刻と、該時刻に対応する実時刻との差を示す時刻差情報を加算して時刻を補正することを特徴とする時計ICの時刻補正方法。
【請求項6】
さらに前記時刻差情報に基づく時刻差が1秒未満になるように該時刻差情報を補正するとともに、補正した分の時刻差を前記時計ICに設定することを特徴とする請求項5記載の時計ICの時刻補正方法。
【請求項7】
さらに前記時刻差情報を時間経過とともに所定の割合づつ次第に加算していくことを特徴とする請求項5または6記載の時計ICの時刻補正方法。
【請求項8】
さらに外部装置へ補正した時刻に対応するシステム時刻情報を出力した際に、該外部装置からの応答を監視するとともに、前記システム時刻情報を出力してから応答があるまでの遅延時間を算出し、該遅延時間に基づき、前記外部装置が前記システム時刻情報を出力する時刻が前記実時刻になるように、前記システム時刻情報に基づく時刻を補正することを特徴とする請求項5から7いずれか1項記載の時計ICの時刻補正方法。
【請求項1】
秒未満の情報を有しない時計ICに基づく時刻を補正するための時計ICの時刻補正装置であって、
前記時計ICから取得した時計IC時刻情報に対して、さらに実時刻と、該実時刻に対応する前記時計IC上の時刻との差を示す秒以上の情報及び秒未満の情報で構成される時刻差情報を加算して時刻を補正する時刻補正手段を備えることを特徴とする時計ICの時刻補正装置。
【請求項2】
前記時刻補正手段が、前記時刻差情報に基づく時刻差が1秒未満になるように該時刻差情報を補正するとともに、補正した分の時刻差を前記時計ICに設定することを特徴とする請求項1記載の時計ICの時刻補正装置。
【請求項3】
前記時刻補正手段が、前記時刻差情報を時間経過とともに所定の割合づつ次第に加算していくことを特徴とする請求項1または2記載の時計ICの時刻補正装置。
【請求項4】
さらに外部装置へ補正した時刻に対応するシステム時刻情報を出力した際に、該外部装置からの応答を監視する監視手段と、前記システム時刻情報を出力してから応答があるまでの遅延時間を算出する遅延時間算出手段とを備えるとともに、
前記時刻補正手段がさらに前記遅延時間に基づき、前記外部装置が前記システム時刻情報を出力する時刻が前記実時刻になるように、前記システム時刻情報に基づく時刻を補正することを特徴とする請求項1から3いずれか1項記載の時計ICの時刻補正装置。
【請求項5】
秒未満の情報を有しない時計ICに基づく時刻を補正するための時計ICの時刻補正方法であって、
前記時計ICから得た時計IC時刻情報に、該時計IC時刻情報に基づく時刻と、該時刻に対応する実時刻との差を示す時刻差情報を加算して時刻を補正することを特徴とする時計ICの時刻補正方法。
【請求項6】
さらに前記時刻差情報に基づく時刻差が1秒未満になるように該時刻差情報を補正するとともに、補正した分の時刻差を前記時計ICに設定することを特徴とする請求項5記載の時計ICの時刻補正方法。
【請求項7】
さらに前記時刻差情報を時間経過とともに所定の割合づつ次第に加算していくことを特徴とする請求項5または6記載の時計ICの時刻補正方法。
【請求項8】
さらに外部装置へ補正した時刻に対応するシステム時刻情報を出力した際に、該外部装置からの応答を監視するとともに、前記システム時刻情報を出力してから応答があるまでの遅延時間を算出し、該遅延時間に基づき、前記外部装置が前記システム時刻情報を出力する時刻が前記実時刻になるように、前記システム時刻情報に基づく時刻を補正することを特徴とする請求項5から7いずれか1項記載の時計ICの時刻補正方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2008−111678(P2008−111678A)
【公開日】平成20年5月15日(2008.5.15)
【国際特許分類】
【出願番号】特願2006−293335(P2006−293335)
【出願日】平成18年10月27日(2006.10.27)
【出願人】(000106944)シナノケンシ株式会社 (316)
【Fターム(参考)】
【公開日】平成20年5月15日(2008.5.15)
【国際特許分類】
【出願日】平成18年10月27日(2006.10.27)
【出願人】(000106944)シナノケンシ株式会社 (316)
【Fターム(参考)】
[ Back to top ]