有機エレクトロルミネッセンス発光部の駆動方法
【課題】表示画面の輝度均一性の悪化を抑制することができる有機エレクトロルミネッセンス発光部の駆動方法を提供する。
【解決手段】有機ＥＬ素子は、駆動回路及び発光部ＥＬＰを備え、駆動回路は、駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、コンデンサ部Ｃ1から構成され、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、発光部ＥＬＰのアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されて第２ノードＮＤ2を構成し、発光制御トランジスタＴEL_Cのゲート電極には閾値電圧キャンセル処理において第１の電圧Ｖ1_ONと第２の電圧Ｖ2_OFFが順次印加され、発光時には第３の電圧Ｖ3_ONが印加され、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜を満たす。
【解決手段】有機ＥＬ素子は、駆動回路及び発光部ＥＬＰを備え、駆動回路は、駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、コンデンサ部Ｃ1から構成され、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、発光部ＥＬＰのアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されて第２ノードＮＤ2を構成し、発光制御トランジスタＴEL_Cのゲート電極には閾値電圧キャンセル処理において第１の電圧Ｖ1_ONと第２の電圧Ｖ2_OFFが順次印加され、発光時には第３の電圧Ｖ3_ONが印加され、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜を満たす。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス発光部の駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
【０００３】
有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する）を駆動するための回路として、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３号公報から周知である。５Ｔｒ／１Ｃ駆動回路は、図２に示すように、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。ここで、駆動トランジスタＴDrvの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴDrvのゲート電極は第１ノードＮＤ1を構成する。
【０００４】
尚、これらのトランジスタ及びコンデンサ部については、後に詳しく説明する。
【０００５】
例えば、各トランジスタはｎチャネル型の薄膜トランジスタ（ＴＦＴ）から成り、発光部ＥＬＰは、駆動回路を覆うように形成された層間絶縁層等の上に設けられている。発光部ＥＬＰのアノード電極は、駆動トランジスタＴDrvの他方のソース／ドレイン領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCat（例えば、０ボルト）が印加される。符号ＣELは発光部ＥＬＰの寄生容量を表す。
【０００６】
駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図６の（Ａ）〜（Ｄ）及び図７の（Ａ）〜（Ｅ）に示す。図４に示すように、［期間−ＴＰ（５）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、図６の（Ｂ）に示すように、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とすることで、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖth以上となる。駆動トランジスタＴDrvはオン状態である。
【０００７】
次いで、図４に示すように、［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）3］において、閾値電圧キャンセル処理が行われる。図６の（Ｄ）に示すように、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。この状態にあっては、第２ノードの電位は、概ね（ＶOfs−Ｖth）である。その後、［期間−ＴＰ（５）3］において、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオフ状態とする。次に、［期間−ＴＰ（５）4］において、第１ノード初期化トランジスタＴND1をオフ状態とする。
【０００８】
次いで、図４に示すように、［期間−ＴＰ（５）5］において、駆動トランジスタＴDrvに対する書込み処理を行う。具体的には、図７の（Ｃ）に示すように、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。第１ノードＮＤ1の電位の変化分に基づく電荷は、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。従って、第１ノードＮＤ1の電位が変化すると、第２ノードＮＤ2の電位も変化する。しかし、発光部ＥＬＰの寄生容量ＣELの容量値が大きな値である程、第２ノードＮＤ2の電位の変化は小さくなる。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値は、コンデンサ部Ｃ1の容量値及び駆動トランジスタＴDRVの寄生容量の値よりも大きい。そこで、第２ノードＮＤ2の電位は殆ど変化しないとすれば、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）のとおりとなる。
【０００９】
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （Ａ）
【００１０】
その後、図４に示すように、［期間−ＴＰ（５）6］において、駆動トランジスタＴDrvの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴDrvの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理を行う。具体的には、図７の（Ｄ）に示すように、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、映像信号書込みトランジスタＴSigをオフ状態とする。その結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間（ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【００１１】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （Ｂ）
【００１２】
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）7］において、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、図７の（Ｅ）に示すように、駆動トランジスタＴDrvのゲート電極は浮遊状態となる一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（Ｃ）で表すことができる。発光部ＥＬＰは、ドレイン電流Ｉdsの値に応じた輝度で発光する。
【００１３】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （Ｃ）
【００１４】
以上に概要を説明した５Ｔｒ／１Ｃ駆動回路の駆動等についても、後に詳しく説明する。
【００１５】
ところで、有機ＥＬ表示装置は、図３に概念図を示すように、
（１）走査回路１０１、
（２）映像信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部ＥＬＰ、及び、有機エレクトロルミネッセンス発光部ＥＬＰを駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電流供給部１００、
を備えている。尚、図３においては、便宜のため３×３個の有機ＥＬ素子１０を示したが、これは単なる例示に過ぎない。
【００１６】
ここで、各有機ＥＬ素子１０は、上述したとおり、５Ｔｒ／１Ｃ駆動回路、及び、発光部ＥＬＰを備えている。発光制御トランジスタＴEL_Cの動作は、発光制御トランジスタ制御回路１０３に接続された発光制御トランジスタ制御線ＣＬEL_Cに印加される電圧によって規定される。上述した閾値電圧キャンセル処理にあっては、発光制御トランジスタ制御回路１０３の動作に基づき、［期間−ＴＰ（５）2］において発光制御トランジスタＴEL_Cをオン状態とするための所定の電圧（例えば３０ボルト）が発光制御トランジスタ制御線ＣＬEL_Cに印加される。また、［期間−ＴＰ（５）3］において発光制御トランジスタＴEL_Cをオフ状態とするための所定の電圧（例えば−１０ボルト）が発光制御トランジスタ制御線ＣＬEL_Cに印加される。更には、［期間−ＴＰ（５）6］以降において、上述した発光制御トランジスタＴEL_Cをオン状態とするための所定の電圧（３０ボルト）が発光制御トランジスタ制御線ＣＬEL_Cに印加される。従って、後述する図２０に示すように、発光制御トランジスタ制御回路１０３の信号の波形ＡＦ0は、基本的に、−１０ボルトと３０ボルトの２値からなる矩形波である。
【００１７】
【特許文献１】特開２００６−２１５２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
一般に、配線を伝わる信号の形状は、分布容量等の影響により信号の立ち上がり／立ち下がりが鈍り、変形する。そして、変形の程度は、信号が伝達する経路が長くなればなる程、顕著になる。例えば、発光制御トランジスタ制御回路１０３の信号に着目すると、図３に示す有機ＥＬ表示装置において、発光制御トランジスタ制御回路１０３に最も近い有機ＥＬ素子１０（左端に配列された有機ＥＬ素子１０）と、発光制御トランジスタ制御回路１０３から最も離れた有機ＥＬ素子１０（右端に配列された有機ＥＬ素子１０）とでは、信号が伝達する経路長（換言すれば、各有機ＥＬ素子１０から発光制御トランジスタ制御回路１０３に至る部分の発光制御トランジスタ制御線ＣＬEL_Cの長さ）が相違する。図１９に、図３に示す有機ＥＬ表示装置について、第１行目の有機ＥＬ素子１０と、発光制御トランジスタ制御回路１０３と、発光制御トランジスタ制御線ＣＬEL_Cとの関係を模式的に示す。
【００１９】
図１９に示す例では、有機ＥＬ素子１０1の経路長が最も短く、有機ＥＬ素子１０Nの経路長が最も長い。従って、発光制御トランジスタ制御回路１０３の信号の波形ＡＦ0は、左端に配列された有機ＥＬ素子１０Nに、より変形して伝達される。図１９に、上述した［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）7］において、有機ＥＬ表示装置の発光制御トランジスタ制御線ＣＬEL_Cを伝達する信号の波形ＡＦ0，ＡＦ1，ＡＦNを模式的に示した。発光制御トランジスタ制御回路１０３の信号の波形ＡＦ0は、発光制御トランジスタＴEL_Cをオン状態とするための電圧（例えば３０ボルト）と、オフ状態とするための電圧（例えば−１０ボルト）の２値からなる矩形波であり、発光制御トランジスタＴEL_Cのゲート電極に印加される。図１９に示すように、有機ＥＬ素子１０1には、元波形、即ち波形ＡＦ0に対して、殆ど劣化のない波形ＡＦ1が伝達され、有機ＥＬ素子１０1の発光制御トランジスタＴEL_Cのゲート電極に印加される。一方、有機ＥＬ素子１０Nには変形した略台形状の波形ＡＦNが伝達され、有機ＥＬ素子１０Nの発光制御トランジスタＴEL_Cのゲート電極に印加される。図２０に、図１９に示す波形ＡＦ0，ＡＦ1，ＡＦNと、図４の上段に示すタイミングチャートとを対比して示す。
【００２０】
ここで、上述した閾値電圧キャンセル処理が行われる［期間−ＴＰ（５）2］及びこの前後において、発光制御トランジスタＴEL_Cのゲート電極に上述した波形ＡＦ1が印加された場合と、波形ＡＦNが印加された場合とで、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部（より具体的には、後述するソース／ドレイン領域Ａ1，Ａ2）に起きる電位変動の差について考察する。図２１の（Ａ）及び（Ｂ）は、上述した［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）3］における、駆動回路の動作を説明するための等価回路図である。発光制御トランジスタＴEL_Cのゲート電極とソース／ドレイン領域Ａ1との間の寄生容量を符号ＣA1、駆動トランジスタＴDrvのゲート電極とソース／ドレイン領域Ａ2との間の寄生容量を符号ＣA2で表す。
【００２１】
上述したように、［期間−ＴＰ（５）2］の始期においては、駆動トランジスタＴDrvはオン状態にある。そして、発光制御トランジスタＴEL_Cをオン状態とする結果、浮遊状態の第２ノードＮＤ2の電位が上昇し、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。これにより、図２１の（Ａ）の左側に示すように、波形ＡＦ1、波形ＡＦNの立ち下がり時において、駆動トランジスタＴDrvはオフ状態にある。従って、波形ＡＦ1、波形ＡＦNの立ち下がり時において、ソース／ドレイン領域Ａ1，Ａ2は、発光制御トランジスタＴEL_Cがオン状態であれば電圧ＶCCが印加されており浮遊状態ではないが、発光制御トランジスタＴEL_Cがオフ状態となると浮遊状態となる。発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部（ソース／ドレイン領域Ａ1，Ａ2）が浮遊状態にあるとき、発光制御トランジスタＴEL_Cのゲート電極の電位が変化すると、寄生容量ＣA1等による静電結合により、ソース／ドレイン領域Ａ1，Ａ2の電位も変化する。
【００２２】
ここで、波形ＡＦNは波形ＡＦ1に対し立ち下がりが鈍っている。図２０の下段、及び、図２１の（Ａ）に示すΔＴ1は、波形ＡＦ1の立ち下がりにおいて、発光制御トランジスタＴEL_Cのオン状態とオフ状態が切り替わる迄の時間を示す（理想的な矩形波であれば、ΔＴ1は０である）。同様に、図２０の下段、及び、図２１の（Ａ）に示すΔＴnは、波形ＡＦNの立ち下がりにおいて、発光制御トランジスタＴEL_Cのオン状態とオフ状態が切り替わる迄の時間を示す。図から明らかなように、ΔＴ1＜ΔＴnである。上述したように、ソース／ドレイン領域Ａ1，Ａ2は、発光制御トランジスタＴEL_Cがオン状態であれば電圧ＶCCが印加される。従って、波形ＡＦnの立ち下がりにおいては、波形ＡＦ1の立ち下がりに対して、（ΔＴn−ΔＴ1）だけ長くソース／ドレイン領域Ａ1，Ａ2に電圧ＶCCが印加された状態となる。換言すれば、波形ＡＦnの立ち下がりにおいては、波形ＡＦ1の立ち下がり対して、ソース／ドレイン領域Ａ1，Ａ2の電位はより電圧ＶCC側に保持される。これにより、図２１の（Ｂ）に示すように、波形ＡＦ1、波形ＡＦNの立ち下がり時において、静電結合によるソース／ドレイン領域Ａ1，Ａ2の電位変動は、波形ＡＦ1においてより顕著に現れる。より具体的には、波形ＡＦ1が印加される駆動回路と、波形ＡＦNが印加される駆動回路とを比較すると、前者の駆動回路における発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位が、よりマイナス側に変化する。
【００２３】
発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動は、寄生容量ＣA2等を介した静電結合により、最終的には第２ノードＮＤ2に伝播する。これにより、波形ＡＦ1が印加される駆動回路と、波形ＡＦNが印加される駆動回路とでは、第２ノードＮＤ2の電位に若干の差が生ずる。これに起因して［期間−ＴＰ（５）7］におけるドレイン電流の値が変動する。即ち、左端に配列された有機ＥＬ素子１０1と、右端に配列された有機ＥＬ素子１０Nとで、発光部ＥＬＰの輝度に差が生ずる。また、他の有機ＥＬ素子１０においても同様の現象が起こるが、その程度は、信号波形の変形の程度に応じて変化する。上述したように、信号波形の変形の程度は、各有機ＥＬ素子１０から発光制御トランジスタ制御回路１０３に至る部分の発光制御トランジスタ制御線ＣＬEL_Cの長さに応じて変化する。結局、図１９に示す例では、有機ＥＬ表示装置の輝度が画面の左端から右端に向かって徐々に変化する現象が起こり、表示画面の輝度均一性が悪化する。
【００２４】
従って、本発明の目的は、発光制御トランジスタ制御線ＣＬEL_Cを伝達する信号波形の変形に起因する表示画面の輝度均一性の悪化を抑制することができる有機エレクトロルミネッセンス発光部の駆動方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
（１）走査回路、
（２）映像信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電流供給部、
を備えた有機エレクトロルミネッセンス表示装置における、有機エレクトロルミネッセンス発光部の駆動方法に関する。
【００２６】
上述した有機エレクトロルミネッセンス発光部を駆動するための駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
（Ｄ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、 映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ｃ−２）ゲート電極は、発光制御トランジスタ制御線に接続されている。
【００２７】
上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、上述した駆動回路を用いて、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、第２ノードに第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）走査線からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電流供給部から、発光制御トランジスタと駆動トランジスタとを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
ことにより、有機エレクトロルミネッセンス発光部を駆動する駆動方法に関する。
【００２８】
そして、上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
前記工程（ｂ）は、
（ｂ−１）発光制御トランジスタをオン状態とするための第１の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加し、オン状態の発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードの電位よりも高くし、次いで、
（ｂ−２）発光制御トランジスタをオフ状態とするための第２の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加する、
工程から構成されており、
前記工程（ｄ）において、発光制御トランジスタをオン状態とするための第３の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加し、オン状態の発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流し、
第１の電圧をＶ1_ON、第２の電圧をＶ2_OFF、第３の電圧をＶ3_ONと表すとき、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜を満たすことを特徴とする。
【００２９】
また、本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、駆動回路は、
（Ｅ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、
を更に備えており、
第２ノード初期化トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｅ−３）ゲート電極は、第２ノード初期化トランジスタ制御線に接続されており、
前記工程（ａ）において、第２ノード初期化トランジスタ制御線からの信号によりオン状態とされた第２ノード初期化トランジスタを介して、第２ノード初期化電圧供給線から第２ノードに第２ノード初期化電圧を印加した後、第２ノード初期化トランジスタ制御線からの信号により第２ノード初期化トランジスタをオフ状態とする構成とすることができる。
【００３０】
また、上記の各種の好ましい構成を含む本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、駆動回路は、
（Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
を更に備えており、
第１ノード初期化トランジスタにおいては、
（Ｆ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
（Ｆ−２）他方のソース／ドレイン領域は、第１ノードに接続されており、
（Ｆ−３）ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
前記工程（ａ）において、第１ノード初期化トランジスタ制御線からの信号によりオン状態とされた第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加する構成とすることができる。
【００３１】
本発明の駆動方法にあっては、第１の電圧Ｖ1_ONは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。例えば、発光制御トランジスタの動作が線形領域から非飽和領域に切り替わる臨界値（以下、臨界電圧と呼ぶ場合がある）を目安として、第１の電圧Ｖ1_ONを設定することもできる。例えば、発光制御トランジスタがｎチャネル型であり、臨界電圧が、臨界電圧の設計値±Ｖ0ボルトの範囲でばらつく場合には、ばらつきの下限（上の例では臨界電圧の設計値−Ｖ0ボルト）を若干下回る値を目安として、第１の電圧Ｖ1_ONを設定することもできる。同様に、ｐチャネル型の場合には、臨界電圧の設計値＋Ｖ0ボルトを若干上回る値を目安として設定することもできる。
【００３２】
本発明の駆動方法にあっては、工程（ｂ）において、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行なう。定性的には、閾値電圧キャンセル処理において、第１ノードと第２ノードとの間の電位差（換言すれば、駆動トランジスタのゲート電極とソース領域との間の電位差）が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第２ノードの電位は第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第１ノードと第２ノードとの間の電位差は駆動トランジスタの閾値電圧に達し、駆動トランジスタはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。本発明の駆動方法にあっては、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
【００３３】
上述した好ましい構成、形態を含む本発明の有機エレクトロルミネッセンス発光部の駆動方法（以下、単に、本発明の駆動方法と呼ぶ場合がある）にあっては、発光制御トランジスタのゲート電極には、第１の電圧Ｖ1_ON、第２の電圧Ｖ2_OFF、第３の電圧Ｖ3_ONが順次印加される。そして、これらの電圧は、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜という関係を満たす。従来の駆動方法は、工程（ｂ）、工程（ｄ）を問わず、発光制御トランジスタをオン状態とする際に、共に、第３の電圧Ｖ3_ONを印加する態様に相当する。これに対して、本発明の駆動方法によれば、閾値電圧キャンセル処理において、発光制御トランジスタをオフ状態とする前の発光制御トランジスタのゲート電極には、第１の電圧Ｖ1_ONを印加する。そして、上述した式に示されているように、第１の電圧Ｖ1_ONと第２の電圧Ｖ2_OFFとの電位差の絶対値は、第３の電圧Ｖ3_ONと第２の電圧Ｖ2_OFFとの電位差の絶対値よりも小さい。これにより、従来の単純な矩形波を印加する駆動方法に対して、図２０、図２１の（Ａ）に示すΔＴnの値を小さくすることができる。そして、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動の差が小さくなり、上述した表示画面の輝度均一性の悪化を抑制することができる。また、発光時において、駆動トランジスタは上述した式（Ｃ）で示すドレイン電流Ｉdsを流すが、駆動トランジスタと直列に接続された発光制御トランジスタのゲート電圧が臨界電圧に近いと、発光制御トランジスタの電流容量の制限により、上述した式（Ｃ）に示す値のドレイン電流Ｉdsを流すことができず、表示装置の動作に支障をきたすおそれがある。従って、発光制御トランジスタは、式（Ｃ）に示すドレイン電流Ｉdsが表示装置の設計上の最大値となったときでも、支障無く電流を流すことができなければならない。本発明の駆動方法によれば、充分な電流容量が確保できる値の電圧を、第３の電圧Ｖ3_ONとして駆動トランジスタのゲートに印加することができるので、表示装置の動作に支障をきたすことがない。
【００３４】
本発明の駆動方法にあっては、工程（ｄ）において、走査線からの信号により映像信号書込みトランジスタをオフ状態とする。この時期と、第３の電圧を発光制御トランジスタのゲート電極に印加する時期との先後関係は、有機ＥＬ表示装置の設計に応じて適宜設定することができる。例えば、映像信号書込みトランジスタをオフ状態とした後、直ちに、あるいは、所定の間隔を空けて、第３の電圧を発光制御トランジスタのゲート電極に印加する態様であってもよいし、第３の電圧を発光制御トランジスタのゲート電極に印加した後、映像信号書込みトランジスタをオフ状態とする態様であってもよい。尚、第３の電圧を発光制御トランジスタのゲート電極に印加した後、映像信号書込みトランジスタをオフ状態とする態様にあっては、発光制御トランジスタと映像信号書込みトランジスタとが共にオン状態となる期間が存在する。この期間において、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理の動作が行われる。尚、第３の電圧を発光制御トランジスタのゲート電極に印加した状態で、工程（ｃ）を行う構成とすることもできる。この構成にあっては、書込み処理において実質的に移動度補正処理が併せて行なわれる。
【００３５】
以上に説明した各種の好ましい構成を含む本発明の駆動方法（以下、これらを単に、本発明と略称する場合がある）において、走査回路、映像信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電流供給部、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【００３６】
駆動回路の詳細は後述するが、例えば、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）、４つのトランジスタと１つのコンデンサ部から構成された駆動回路（４Ｔｒ／１Ｃ駆動回路と呼ぶ）、３つのトランジスタと１つのコンデンサ部から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路と呼ぶ）から構成することができる。
【００３７】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができるが、場合によっては、例えば、発光制御トランジスタや映像信号書込みトランジスタ等にｐチャネル型の薄膜トランジスタを用いることもできる。コンデンサ部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及びコンデンサ部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及びコンデンサ部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【発明の効果】
【００３８】
本発明によれば、発光制御トランジスタのゲート電極には、第１の電圧Ｖ1_ON、第２の電圧Ｖ2_OFF、第３の電圧Ｖ3_ONが順次印加される。そして、これらの電圧は、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜という関係を満たす。これにより、図２０、図２１の（Ａ）に示すΔＴnの値を小さくできるので、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動の差が小さくなる。従って、寄生容量等を介した静電結合により生ずる第２ノードの電位変動の差も抑制されるので、背景技術において説明した表示画面の輝度均一性の悪化が抑制される。また、発光時において、駆動トランジスタは上述した式（Ｃ）で示すドレイン電流Ｉdsを流すが、駆動トランジスタと直列に接続された発光制御トランジスタのゲート電圧が臨界電圧に近いと、発光制御トランジスタの電流容量の制限により表示装置の動作に支障をきたすおそれがある。本発明の駆動方法によれば、充分な電流容量が確保できる値の電圧を、第３の電圧Ｖ3_ONとして駆動トランジスタのゲートに印加することができるので、表示装置の動作に支障をきたすことがない。
【発明を実施するための最良の形態】
【００３９】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例】
【００４０】
実施例の有機ＥＬ表示装置は、図１４に有機ＥＬ回路の概念図を示すように、
（１）走査回路１０１、
（２）映像信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部ＥＬＰ、及び、有機エレクトロルミネッセンス発光部ＥＬＰを駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電流供給部１００、
を備えている。尚、図１４あるいは、後述する図３、図９においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００４１】
上述したように、各有機ＥＬ素子１０は、駆動回路、及び、発光部ＥＬＰを備えている。ここで、発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。また、走査線ＳＣＬの一端に走査回路１０１が設けられている。更には、走査回路１０１、映像信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電流供給部１００の構成、構造は、周知の構成、構造とすることができる。
【００４２】
駆動回路は、基本的に、３つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路）である。即ち、実施例の駆動回路は、図１３に示すように、（Ａ）駆動トランジスタＴDrv、（Ｂ）映像信号書込みトランジスタＴSig、（Ｃ）発光制御トランジスタＴEL_C、（Ｄ）一対の電極を備えたコンデンサ部Ｃ1から構成されている。尚、図８に示す駆動回路は、更に、（Ｅ）第２ノード初期化トランジスタＴND2を備えた駆動回路（４Ｔｒ／１Ｃ駆動回路）である。また、図２に示す駆動回路は、これに加えて、（Ｆ）第１ノード初期化トランジスタＴND1を備えた駆動回路（５Ｔｒ／１Ｃ駆動回路）である。
【００４３】
上述した駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2は、それぞれ、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。後述する他の実施例においても同様である。尚、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2をｐチャネル型のＴＦＴから形成してもよい。
【００４４】
ここで、駆動トランジスタＴDrvにおいては、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
【００４５】
また、映像信号書込みトランジスタＴSigにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。走査線ＳＣＬは、走査回路１０１に接続されている。
【００４６】
そして、発光制御トランジスタＴEL_Cにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部１００に接続されており、
（Ｃ−２）ゲート電極は、発光制御トランジスタ制御線ＣＬEL_Cに接続されている。発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。
【００４７】
尚、図８に示す４Ｔｒ／１Ｃ駆動回路、及び、図２に示す５Ｔｒ／１Ｃ駆動回路においては、更に、第２ノード初期化トランジスタＴND2を備えている。第２ノード初期化トランジスタＴND2においては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線ＰＳND2に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されており、
（Ｅ−３）ゲート電極は、第２ノード初期化トランジスタ制御線ＡＺND2に接続されている。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００４８】
また、図２に示す５Ｔｒ／１Ｃ駆動回路においては、更に、第１ノード初期化トランジスタＴND1を備えている。第１ノード初期化トランジスタＴND1においては、
（Ｆ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線ＰＳND1に接続されており、
（Ｆ−２）他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されており、
（Ｆ−３）ゲート電極は、第１ノード初期化トランジスタ制御線ＡＺND1に接続されている。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００４９】
図１８に有機ＥＬ素子の一部分の模式的な一部断面図を示すように、駆動回路を構成する各トランジスタ及びコンデンサ部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成するトランジスタ及びコンデンサ部Ｃ1の上方に形成されている。また、駆動トランジスタＴDrvのソース領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図１８においては、駆動トランジスタＴDrvのみを図示する。駆動トランジスタＴDrv以外のトランジスタは隠れて見えない。
【００５０】
より具体的には、駆動トランジスタＴDrvは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、コンデンサ部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、コンデンサ部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴDrvの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７（第２ノードＮＤ2に相当する）に接続されている。駆動トランジスタＴDrv及びコンデンサ部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００５１】
以上、実施例の有機ＥＬ表示装置、及び、発光部ＥＬＰを駆動するための駆動回路の構成について説明した。
【００５２】
後述する図１及び図５に示すように、実施例の駆動方法によれば、各有機ＥＬ素子１０には、発光制御トランジスタ制御線ＣＬEL_Cから第１の電圧Ｖ1_ON、第２の電圧Ｖ2_OFF、第３の電圧Ｖ3_ONから成る波形ＢＦ0〜ＢＦNで示す電圧が印加される。従来の駆動方法は、発光制御トランジスタＴEL_Cのゲート電極に第３の電圧Ｖ3_ON、第２の電圧Ｖ2_OFFを順次印加する態様に相当する。実施例の駆動方法によれば、後述するように、閾値電圧キャンセル処理を行うに際し、オフ状態とする前の発光制御トランジスタＴEL_Cのゲート電極には第１の電圧Ｖ1_ONが印加される。そして、これらの電圧は、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜という関係を満たす。
【００５３】
以下、実施例の駆動方法について説明するが、上述した背景技術における駆動回路の動作との対比の便宜上、ここでは、図２に示す５Ｔｒ／１Ｃ駆動回路の動作に基づいて説明する。
【００５４】
図１は、実施例の駆動方法において、図４に示す［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）7］において、有機ＥＬ表示装置の発光制御トランジスタ制御線ＣＬEL_Cを伝達する信号の波形ＢＦ0，ＢＦ1，ＢＦNを模式的に示した図である。５Ｔｒ／１Ｃ駆動回路の等価回路図を図２に示し、有機ＥＬ表示装置の概念図を図３に示し、駆動のタイミングチャートを模式的に図４に示す。図５は背景技術において参照した図２０に対応し、図１に示す波形ＢＦ0，ＢＦ1，ＢＦNと、図４の上段に示すタイミングチャートとを対比して示した図である。各トランジスタのオン／オフ状態等を模式的に図６の（Ａ）〜（Ｄ）及び図７の（Ａ）〜（Ｅ）に示す。
【００５５】
実施例の駆動方法においては、背景技術で概略を述べたように、
（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖthを越え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧Ｖth-ELを越えないように、第１ノードＮＤ1に第１ノード初期化電圧を印加し、第２ノードＮＤ2に第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号を第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｄ）走査線ＳＣＬからの信号により映像信号書込みトランジスタＴSigをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、電流供給部１００から、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する。
【００５６】
尚、実施例の理解の便宜を図るため、上記の工程（ａ）、工程（ｃ）の詳細は、後程、図４、図６の（Ａ）〜（Ｃ）を参照しつつ詳細に説明する。
【００５７】
以下、説明の便宜のため、発光制御トランジスタＴEL_Cのゲート電極の電圧として２０ボルトを境として、発光制御トランジスタＴEL_Cの動作が線形領域から非飽和領域に切り替わるとする。即ち、臨界電圧は２０ボルトである。
【００５８】
発明が解決しようとする課題の欄において説明したが、図４に示す［期間−ＴＰ（５）2］及びこの前後において、閾値電圧キャンセル処理が行われる。そして、従来の駆動方法にあっては、図２０に示すように、発光制御トランジスタ制御回路１０３の信号の波形ＡＦ0は、発光制御トランジスタＴEL_Cをオン状態とするための電圧（例えば３０ボルト）と、オフ状態とするための電圧（例えば−１０ボルト）の２値から成る矩形波であった。
【００５９】
一方、実施例にあっては、閾値電圧キャンセル処理を行う前記工程（ｂ）は、以下の工程（ｂ−１）、工程（ｂ−２）から構成されている。
【００６０】
［工程（ｂ−１）］
［期間−ＴＰ（５）2］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第１の電圧Ｖ1_ON（例えば１８ボルト）を、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。そして、オン状態の発光制御トランジスタＴEL_Cを介して駆動トランジスタＴDrvの一方のソース／ドレイン領域を電流供給部１００と導通させ、以て、駆動トランジスタＴDrvの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードＮＤ2の電位よりも高くする。より具体的には、前記工程（ａ）における第２ノードＮＤ2の電位に駆動トランジスタＴDrvの閾値電圧Ｖthを加えた電圧を越える電圧を、電流供給部１００から駆動トランジスタＴDrvの一方のソース／ドレイン領域に印加する。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。
【００６１】
［工程（ｂ−２）］
次いで、［期間−ＴＰ（５）3］の始期において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオフ状態とするための第２の電圧Ｖ2_OFF（例えば−１０ボルト）を、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。
【００６２】
そして、工程（ｄ）において、発光制御トランジスタＴEL_Cをオン状態とするための第３の電圧Ｖ3_ON（例えば３０ボルト）を、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加し、［期間−ＴＰ（５）7］においてオン状態の発光制御トランジスタＴEL_Cを介して駆動トランジスタＴDrvの一方のソース／ドレイン領域を電流供給部１００と導通させ、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流す。尚、実施例においては、第１ノードＮＤ1を浮遊状態とする前から、第３の電圧Ｖ3_ONを発光制御トランジスタＴEL_Cのゲート電極に印加することにより、上述した移動度補正処理をも行う態様とした。
【００６３】
以下の工程（ｂ−１）、工程（ｂ−２）、工程（ｄ）における駆動回路の動作の詳細は、後ほど図４、図６の（Ｄ）、図７の（Ａ）〜（Ｅ）を参照しつつ詳細に説明する。
【００６４】
発光制御トランジスタ制御回路１０３の信号の波形ＢＦ0は、図５に示すように、上述した工程（ｂ−１）、工程（ｂ−２）、工程（ｄ）に対応し、上述した第１の電圧Ｖ1_ON、第２の電圧Ｖ2_OFF、第３の電圧Ｖ3_ONの３値から成る。これらの電圧は｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜を満たす関係にある。
【００６５】
背景技術で説明したと同様に、上記の波形ＢＦ0も発光制御トランジスタ制御線ＣＬEL_Cを伝搬する際に立ち上がり／立ち下がりが鈍り、変形する。図１及び図５に示す波形ＢＦ1，ＢＦNは、図１９及び図２０に示した波形ＡＦ1，ＡＦNと同様に、発光制御トランジスタ制御回路１０３に最も近い、左端の有機ＥＬ素子１０1と、発光制御トランジスタ制御回路１０３から最も離れた、右端の有機ＥＬ素子１０Nとに印加される波形を示す。図１の下段、及び、図５に示すΔＴ1’は、波形ＢＦ1の立ち下がりにおいて、発光制御トランジスタＴEL_Cのオン状態とオフ状態が切り替わる迄の時間を示し（理想的には、ΔＴ1’は０である）、ΔＴn’は、波形ＢＦNの立ち下がりにおいて、発光制御トランジスタＴEL_Cのオン状態とオフ状態が切り替わる迄の時間を示す。
【００６６】
従来の駆動方法においては、工程（ｂ）において、発光制御トランジスタＴEL_Cをオフ状態とする前のゲート電極の電圧は３０ボルトであった。一方、実施例の駆動方法においては、発光制御トランジスタＴEL_Cをオフ状態とする前のゲート電極の電圧はＶ1_ON（１８ボルト）である。従って、図５に示すように、［期間−ＴＰ（５）2］の波形ＢＦNの立ち下がりにおける時間ΔＴn’は、図２０の時間ΔＴnよりも短い。即ち、図２０に示すΔＴ1、ΔＴnとの関係において、｜ΔＴn−ΔＴ1｜＞｜ΔＴn’−ΔＴ1’｜である。即ち、波形の立ち下がりにおいてソース／ドレイン領域Ａ1，Ａ2の電位が電圧ＶCC側に保持される時間の差が減少する。これにより、左端の有機ＥＬ素子１０1における発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動と、右端の有機ＥＬ素子１０Nにおける発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動との差が小さくなる。
【００６７】
発明が解決しようとする課題の欄において説明したように、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動は、最終的には第２ノードＮＤ2に伝播する。そして、これに起因して［期間−ＴＰ（５）7］におけるドレイン電流の値が変動する。実施例においては、上述したように、発光制御トランジスタ制御回路１０３に最も近い左端の有機ＥＬ素子１０1と、発光制御トランジスタ制御回路１０３から最も離れた右端の有機ＥＬ素子１０Nにおける電位変動との差が小さくなる。他の有機ＥＬ素子１０においても同様である。従って、［期間−ＴＰ（５）7］におけるドレイン電流の値の変動が小さくなり、表示画面の輝度均一性の悪化を抑制することができる。
【００６８】
また、図５と図２０に示すように、［期間−ＴＰ（５）7］においては、発光制御トランジスタＴEL_Cをオン状態とするために、従来の駆動方法と同様の値の第３の電圧Ｖ3_ONをゲート電極に印加する。従って、工程（ｄ）における発光制御トランジスタの電流容量は従来の駆動方法と同様となり、発光部の発光輝度に影響を与えることもない。
【００６９】
以上、実施例の駆動方法について説明した。
【００７０】
以下、５Ｔｒ／１Ｃ駆動回路、４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、及び、これらの駆動回路を用いた発光部ＥＬＰの駆動方法を説明する。
【００７１】
有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されているが、以下の説明において、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されているとする。また、各画素を構成する有機ＥＬ素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する有機ＥＬ素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００７２】
ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する画素における１つの副画素を構成する有機ＥＬ素子１０に関する駆動、動作を説明するが、係る副画素あるいは有機ＥＬ素子１０を、以下、第（ｎ，ｍ）番目の副画素あるいは第（ｎ，ｍ）番目の有機ＥＬ素子１０と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００７３】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部は、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００７４】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００７５】
［５Ｔｒ／１Ｃ駆動回路］
上述したように、５Ｔｒ／１Ｃ駆動回路の等価回路図を図２に示し、有機ＥＬ表示装置の概念図を図３を示し、駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図６の（Ａ）〜（Ｄ）及び図７の（Ａ）〜（Ｅ）に示した。
【００７６】
この５Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【００７７】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部１００（電圧ＶCC）に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。尚、電流供給部１００は、有機ＥＬ素子１０の発光部ＥＬＰに電流を供給し、発光部ＥＬＰの発光を制御するために設けられている。また、発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。
【００７８】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴDrvの一方のソース／ドレイン領域は、発光制御トランジスタＴEL_Cを介して、電流供給部１００に接続されている。一方、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴDrvのゲート電極は、
（１）映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域、
（２）第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００７９】
ここで、駆動トランジスタＴDrvは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００８０】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
【００８１】
このドレイン電流Ｉdsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００８２】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬによって制御される。
【００８３】
［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）を初期化するための電圧ＶOfsが供給される。また、第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００８４】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（即ち、駆動トランジスタＴDrvのソース領域の電位）を初期化するための電圧ＶSSが供給される。また、第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００８５】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００８６】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００８７】
ＶSig ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
ＶCC ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
Ｖ1_ON：発光制御トランジスタをオン状態とするための第１の電圧
・・・１８ボルト
Ｖ2_OFF：発光制御トランジスタをオフ状態とするための第２の電圧
・・・−１０ボルト
Ｖ3_ON：発光制御トランジスタをオン状態とするための第３の電圧
・・・３０ボルト
【００８８】
以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路の説明においても同様である。
【００８９】
尚、従来の駆動方法における動作は、実質的に［期間−ＴＰ（５）2］において、工程（ｂ−１）で第１の電圧Ｖ1_ONの代わりに第３の電圧Ｖ3_ONを印加する動作となる点が相違する他、同様の動作となる。
【００９０】
［期間−ＴＰ（５）-1］（図４、図６の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。
【００９１】
図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
【００９２】
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、有機ＥＬ素子１０は発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、有機ＥＬ素子１０が発光することはない。
【００９３】
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【００９４】
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【００９５】
［期間−ＴＰ（５）1］（図４、図５、図６の（Ｂ）及び（Ｃ）参照）
この期間内に、上記の工程（ａ）、即ち、上述した前処理を行う。以下、詳細に説明する。
【００９６】
即ち、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとし、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。尚、第１ノード初期化トランジスタＴND1のオン状態及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。そして、オン状態とされた第１ノード初期化トランジスタＴND1を介して、第１ノード初期化電圧供給線ＰＳND1から第１ノードＮＤ1に第１ノード初期化電圧を印加し、オン状態とされた第２ノード初期化トランジスタＴND2を介して、第２ノード初期化電圧供給線ＰＳND2から第２ノードＮＤ2に第２ノード初期化電圧を印加する。
【００９７】
その結果、第１ノードＮＤ1の電位はＶOfs（０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（−１０ボルト）となる。第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴDrvの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴDrvはオン状態となる。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを越えない。
【００９８】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となる。駆動トランジスタＴDrvはオン状態である。
【００９９】
この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１００】
［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）3］（図４、図５、図６の（Ｄ）、図７の（Ａ）参照）
この期間に、上記の工程（ｂ）、より具体的には、上述した工程（ｂ−１）、工程（ｂ−２）から構成された閾値電圧キャンセル処理を行う。以下、詳細に説明する。
【０１０１】
先ず、上述した工程（ｂ−１）を行う。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、［期間−ＴＰ（５）2］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第１の電圧Ｖ1_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。そして、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１０２】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat） （２）
【０１０３】
次いで、上述した工程（ｂ−２）を行う。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、［期間−ＴＰ（５）3］の始期において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオフ状態とするための第２の電圧Ｖ2_OFFを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。その結果、発光制御トランジスタＴEL_Cはオフ状態となる。第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も略（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１０４】
以上説明したように、工程（ｂ−１）、工程（ｂ−２）により、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１０５】
［期間−ＴＰ（５）4］（図７の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。
【０１０６】
次いで、［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において書込み処理が行われ、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
【０１０７】
［期間−ＴＰ（５）5］（図４、及び、図７の（Ｃ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を、以下のように行う。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。
【０１０８】
ここで、コンデンサ部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、コンデンサ部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値ｃELは、コンデンサ部Ｃ1の容量値ｃ1及び駆動トランジスタＴDRVの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の駆動回路においても同様である。尚、図４に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【０１０９】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （３）
【０１１０】
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１１】
［期間−ＴＰ（５）6］（図７の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。
【０１１２】
一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【０１１３】
従って、具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第３の電圧Ｖ3_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１１４】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （４）
【０１１５】
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１１６】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat） （２’）
【０１１７】
［期間−ＴＰ（５）7］（図４、図５、図７の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を以下のように行う。即ち、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極を浮遊状態とする。そして、発光制御トランジスタＴEL_Cをオン状態とするための第３の電圧Ｖ3_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加した状態を維持し、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態に保つ。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１１８】
ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、コンデンサ部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１１９】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
【０１２０】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （５）
【０１２１】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１２２】
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【０１２３】
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
【０１２４】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１２５】
次に、４Ｔｒ／１Ｃ駆動回路に関する説明を行う。
【０１２６】
［４Ｔｒ／１Ｃ駆動回路］
４Ｔｒ／１Ｃ駆動回路の等価回路図を図８に示し、有機ＥＬ表示装置の概念図を図９を示し、駆動のタイミングチャートを模式的に図１０に示し、各トランジスタのオン／オフ状態等を模式的に図１１の（Ａ）〜（Ｄ）及び図１２の（Ａ）〜（Ｄ）に示す。
【０１２７】
この４Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第２ノード初期化トランジスタＴND2の４つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１２８】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１２９】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１３０】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の構成は、５Ｔｒ／１Ｃ駆動回路において説明した第２ノード初期化トランジスタＴND2の構成と同じであるので、詳細な説明は省略する。
【０１３１】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。
【０１３２】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１３３】
以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１３４】
［期間−ＴＰ（４）-1］（図１０、及び、図１１の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１３５】
図１０に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］は、図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図１０に示す［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）6］の他、［期間−ＴＰ（４）2］〜［期間−ＴＰ（４）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）2］の始期、及び、［期間−ＴＰ（４）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１３６】
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１３７】
［期間−ＴＰ（４）0］
この［期間−ＴＰ（４）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１３８】
［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）2］（図１１の（Ｂ）及び（Ｃ）参照）
この期間に、上記の工程（ａ）、即ち、上述した前処理を行う。以下、詳細に説明する。
【０１３９】
［期間−ＴＰ（４）1］（図１１の（Ｂ）参照）
この［期間−ＴＰ（４）1］は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）1］に相当する。［期間−ＴＰ（４）1］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームのＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
【０１４０】
［期間−ＴＰ（４）2］（図１１の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位をＶOfsとし、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶSS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１４１】
尚、［期間−ＴＰ（４）1］の開始と同時に、あるいは、［期間−ＴＰ（４）1］の途中で、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１４２】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１４３】
［期間−ＴＰ（４）3］〜［期間−ＴＰ（４）4］（図１１の（Ｄ）、図１２の（Ａ）参照）
この期間に、上記の工程（ｂ）、より具体的には、上述した工程（ｂ−１）、工程（ｂ−２）から構成された閾値電圧キャンセル処理を行う。以下、詳細に説明する。
【０１４４】
［期間−ＴＰ（４）3］（図１１の（Ｄ）参照）
先ず、上述した工程（ｂ−１）を行う。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、［期間−ＴＰ（４）3］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第１の電圧Ｖ1_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。そして、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１４５】
［期間−ＴＰ（４）4］（図１２の（Ａ）参照）
次いで、上述した工程（ｂ−２）を行う。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、［期間−ＴＰ（４）4］の始期において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオフ状態とするための第２の電圧Ｖ2_OFFを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。その結果、発光制御トランジスタＴEL_Cはオフ状態となる。第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も略（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１４６】
以上説明したように、工程（ｂ−１）、工程（ｂ−２）により、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１４７】
次いで、［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）7］の各期間について説明する。これらの期間は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１４８】
［期間−ＴＰ（４）5］（図１２の（Ｂ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を行う。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、ＶOfsから、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに切り替える。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１４９】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（３）で説明した値を得ることができる。
【０１５０】
即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１５１】
［期間−ＴＰ（４）6］（図１２の（Ｃ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１５２】
［期間−ＴＰ（４）7］（図１２の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を行う。即ち、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１５３】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１５４】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１５５】
次に、３Ｔｒ／１Ｃ駆動回路に関する説明を行う。
【０１５６】
［３Ｔｒ／１Ｃ駆動回路］
３Ｔｒ／１Ｃ駆動回路の等価回路図を図１３に示し、有機ＥＬ表示装置の概念図を図１４を示し、駆動のタイミングチャートを模式的に図１５に示し、各トランジスタのオン／オフ状態等を模式的に図１６の（Ａ）〜（Ｄ）及び図１７の（Ａ）〜（Ｅ）に示す。
【０１５７】
この３Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１５８】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１５９】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１６０】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-H及び電圧ＶOfs-Lも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs-H／ＶOfs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。
【０１６１】
［ＣELとＣ1の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる必要がある。上述した５Ｔｒ／１Ｃ駆動回路や４Ｔｒ／１Ｃの駆動回路においては、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化を考慮せずに説明を行った。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度は大きい。このため、３Ｔｒ／１Ｃの説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して説明を行う。尚、図１５に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して示した。
【０１６２】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１６３】
以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１６４】
［期間−ＴＰ（３）-1］（図１６の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１６５】
図１５に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］は、図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図１５に示すように、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）6］の他、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）1］の始期、及び、［期間−ＴＰ（３）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１６６】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１６７】
［期間−ＴＰ（３）0］（図１６の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１６８】
［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）2］（図１６の（Ｃ）及び（Ｄ）参照）
この期間内に、上記の工程（ａ）、即ち、上述した前処理を行う。以下、詳細に説明する。
【０１６９】
［期間−ＴＰ（３）1］（図１６の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）1］の開始時、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、コンデンサ部Ｃ1の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴDrvのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴDrvのゲート電極は電圧ＶOfs-Hを保持する。
【０１７０】
［期間−ＴＰ（３）2］（図１６の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-Lとなる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）3］における動作の前提として、［期間−ＴＰ（３）2］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１７１】
［期間−ＴＰ（３）3］〜［期間−ＴＰ（３）4］（図１７の（Ａ）及び（Ｂ）参照）
この期間に、上記の工程（ｂ）、より具体的には、上述した工程（ｂ−１）、工程（ｂ−２）から構成された閾値電圧キャンセル処理を行う。以下、詳細に説明する。
【０１７２】
［期間−ＴＰ（３）3］（図１７の（Ａ）参照）
先ず、上述した工程（ｂ−１）を行う。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、［期間−ＴＰ（３）3］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第１の電圧Ｖ1_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。そして、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１７３】
［期間−ＴＰ（３）4］（図１７の（Ｂ）参照）
次いで、上述した工程（ｂ−２）を行う。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、［期間−ＴＰ（３）4］の始期において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオフ状態とするための第２の電圧Ｖ2_OFFを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。その結果、発光制御トランジスタＴEL_Cはオフ状態となる。第１ノードＮＤ1の電位は変化せず（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も略（ＶOfs-L−Ｖth＝−３ボルト）を保持する。
【０１７４】
以上説明したように、工程（ｂ−１）、工程（ｂ−２）により、第２ノードＮＤ2の電位は、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１７５】
次いで、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）7］の各期間について説明する。これらは、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１７６】
［期間−ＴＰ（３）5］（図１７の（Ｃ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を、以下のように行う。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１７７】
［期間−ＴＰ（３）5］において、第１ノードＮＤ1の電位が、ＶOfs-LからＶSigへと上昇する。このため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮すると、第２ノードＮＤ1の電位も、若干、上昇する。即ち、第２ノードＮＤ1の電位を、ＶOfs-L−Ｖth＋α・（ＶSig−ＶOfs-L）と表すことができる。但し、０＜α＜１であり、αの値はコンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣELの値等により定まる。
【０１７８】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、以下の式（３’）で説明した値を得ることができる。
【０１７９】
Ｖgs≒ＶSig−（ＶOfs-L−Ｖth）−α・（ＶSig−ＶOfs-L） （３’）
【０１８０】
即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１８１】
［期間−ＴＰ（３）6］（図１７の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１８２】
［期間−ＴＰ（３）7］（図１７の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を以下のように行う。即ち、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１８３】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（３）-1］の終わりに相当する。
【０１８４】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１８５】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置、有機ＥＬ素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
【図面の簡単な説明】
【０１８６】
【図１】図１は、［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）7］において、有機ＥＬ表示装置の発光制御トランジスタ制御線を伝達する信号の波形ＢＦ0，ＢＦ1，ＢＦNを模式的に示した図である。
【図２】図２は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図３】図３は、有機ＥＬ表示装置の概念図である。
【図４】図４は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図５】図５は、図１に示す波形ＢＦ0，ＢＦ1，ＢＦNと、図４の上段に示すタイミングチャートとを対比して示した図である。
【図６】図６の（Ａ）〜（Ｄ）は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７の（Ａ）〜（Ｅ）は、図６の（Ｄ）に引き続き、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図８】図８は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図９】図９は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図１０】図１０は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１１】図１１の（Ａ）〜（Ｄ）は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１２】図１２の（Ａ）〜（Ｄ）は、図１１の（Ｄ）に引き続き、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１３】図１３は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図１４】図１４は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図１５】図１５は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１６】図１６の（Ａ）〜（Ｄ）は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１７】図１７の（Ａ）〜（Ｅ）は、図１６の（Ｄ）に引き続き、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１８】図１８は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。
【図１９】図１９は、［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）7］において、有機ＥＬ表示装置の発光制御トランジスタ制御線を伝達する信号の波形ＡＦ0，ＡＦ1，ＡＦNを模式的に示した図である。
【図２０】図２０は、図１９に示す波形ＡＦ0，ＡＦ1，ＡＦNと、図４の上段に示すタイミングチャートとを対比して示した図である。
【図２１】図２１の（Ａ）及び（Ｂ）は、［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）3］における、駆動回路の動作を説明するための等価回路図である。
【符号の説明】
【０１８７】
ＴSig・・・映像信号書込みトランジスタ、ＴDrv・・・駆動トランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・コンデンサー部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、ＣEL・・・発光部ＥＬＰの寄生容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線、１０，１０1，１０N・・・有機エレクトロルミネッセンス素子、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３５・・・ソース／ドレイン領域、３４・・・チャネル形成領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス発光部の駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
【０００３】
有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する）を駆動するための回路として、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３号公報から周知である。５Ｔｒ／１Ｃ駆動回路は、図２に示すように、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。ここで、駆動トランジスタＴDrvの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴDrvのゲート電極は第１ノードＮＤ1を構成する。
【０００４】
尚、これらのトランジスタ及びコンデンサ部については、後に詳しく説明する。
【０００５】
例えば、各トランジスタはｎチャネル型の薄膜トランジスタ（ＴＦＴ）から成り、発光部ＥＬＰは、駆動回路を覆うように形成された層間絶縁層等の上に設けられている。発光部ＥＬＰのアノード電極は、駆動トランジスタＴDrvの他方のソース／ドレイン領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCat（例えば、０ボルト）が印加される。符号ＣELは発光部ＥＬＰの寄生容量を表す。
【０００６】
駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図６の（Ａ）〜（Ｄ）及び図７の（Ａ）〜（Ｅ）に示す。図４に示すように、［期間−ＴＰ（５）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、図６の（Ｂ）に示すように、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とすることで、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖth以上となる。駆動トランジスタＴDrvはオン状態である。
【０００７】
次いで、図４に示すように、［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）3］において、閾値電圧キャンセル処理が行われる。図６の（Ｄ）に示すように、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。この状態にあっては、第２ノードの電位は、概ね（ＶOfs−Ｖth）である。その後、［期間−ＴＰ（５）3］において、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオフ状態とする。次に、［期間−ＴＰ（５）4］において、第１ノード初期化トランジスタＴND1をオフ状態とする。
【０００８】
次いで、図４に示すように、［期間−ＴＰ（５）5］において、駆動トランジスタＴDrvに対する書込み処理を行う。具体的には、図７の（Ｃ）に示すように、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。第１ノードＮＤ1の電位の変化分に基づく電荷は、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。従って、第１ノードＮＤ1の電位が変化すると、第２ノードＮＤ2の電位も変化する。しかし、発光部ＥＬＰの寄生容量ＣELの容量値が大きな値である程、第２ノードＮＤ2の電位の変化は小さくなる。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値は、コンデンサ部Ｃ1の容量値及び駆動トランジスタＴDRVの寄生容量の値よりも大きい。そこで、第２ノードＮＤ2の電位は殆ど変化しないとすれば、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）のとおりとなる。
【０００９】
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （Ａ）
【００１０】
その後、図４に示すように、［期間−ＴＰ（５）6］において、駆動トランジスタＴDrvの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴDrvの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理を行う。具体的には、図７の（Ｄ）に示すように、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、映像信号書込みトランジスタＴSigをオフ状態とする。その結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間（ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【００１１】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （Ｂ）
【００１２】
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）7］において、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、図７の（Ｅ）に示すように、駆動トランジスタＴDrvのゲート電極は浮遊状態となる一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（Ｃ）で表すことができる。発光部ＥＬＰは、ドレイン電流Ｉdsの値に応じた輝度で発光する。
【００１３】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （Ｃ）
【００１４】
以上に概要を説明した５Ｔｒ／１Ｃ駆動回路の駆動等についても、後に詳しく説明する。
【００１５】
ところで、有機ＥＬ表示装置は、図３に概念図を示すように、
（１）走査回路１０１、
（２）映像信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部ＥＬＰ、及び、有機エレクトロルミネッセンス発光部ＥＬＰを駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電流供給部１００、
を備えている。尚、図３においては、便宜のため３×３個の有機ＥＬ素子１０を示したが、これは単なる例示に過ぎない。
【００１６】
ここで、各有機ＥＬ素子１０は、上述したとおり、５Ｔｒ／１Ｃ駆動回路、及び、発光部ＥＬＰを備えている。発光制御トランジスタＴEL_Cの動作は、発光制御トランジスタ制御回路１０３に接続された発光制御トランジスタ制御線ＣＬEL_Cに印加される電圧によって規定される。上述した閾値電圧キャンセル処理にあっては、発光制御トランジスタ制御回路１０３の動作に基づき、［期間−ＴＰ（５）2］において発光制御トランジスタＴEL_Cをオン状態とするための所定の電圧（例えば３０ボルト）が発光制御トランジスタ制御線ＣＬEL_Cに印加される。また、［期間−ＴＰ（５）3］において発光制御トランジスタＴEL_Cをオフ状態とするための所定の電圧（例えば−１０ボルト）が発光制御トランジスタ制御線ＣＬEL_Cに印加される。更には、［期間−ＴＰ（５）6］以降において、上述した発光制御トランジスタＴEL_Cをオン状態とするための所定の電圧（３０ボルト）が発光制御トランジスタ制御線ＣＬEL_Cに印加される。従って、後述する図２０に示すように、発光制御トランジスタ制御回路１０３の信号の波形ＡＦ0は、基本的に、−１０ボルトと３０ボルトの２値からなる矩形波である。
【００１７】
【特許文献１】特開２００６−２１５２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
一般に、配線を伝わる信号の形状は、分布容量等の影響により信号の立ち上がり／立ち下がりが鈍り、変形する。そして、変形の程度は、信号が伝達する経路が長くなればなる程、顕著になる。例えば、発光制御トランジスタ制御回路１０３の信号に着目すると、図３に示す有機ＥＬ表示装置において、発光制御トランジスタ制御回路１０３に最も近い有機ＥＬ素子１０（左端に配列された有機ＥＬ素子１０）と、発光制御トランジスタ制御回路１０３から最も離れた有機ＥＬ素子１０（右端に配列された有機ＥＬ素子１０）とでは、信号が伝達する経路長（換言すれば、各有機ＥＬ素子１０から発光制御トランジスタ制御回路１０３に至る部分の発光制御トランジスタ制御線ＣＬEL_Cの長さ）が相違する。図１９に、図３に示す有機ＥＬ表示装置について、第１行目の有機ＥＬ素子１０と、発光制御トランジスタ制御回路１０３と、発光制御トランジスタ制御線ＣＬEL_Cとの関係を模式的に示す。
【００１９】
図１９に示す例では、有機ＥＬ素子１０1の経路長が最も短く、有機ＥＬ素子１０Nの経路長が最も長い。従って、発光制御トランジスタ制御回路１０３の信号の波形ＡＦ0は、左端に配列された有機ＥＬ素子１０Nに、より変形して伝達される。図１９に、上述した［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）7］において、有機ＥＬ表示装置の発光制御トランジスタ制御線ＣＬEL_Cを伝達する信号の波形ＡＦ0，ＡＦ1，ＡＦNを模式的に示した。発光制御トランジスタ制御回路１０３の信号の波形ＡＦ0は、発光制御トランジスタＴEL_Cをオン状態とするための電圧（例えば３０ボルト）と、オフ状態とするための電圧（例えば−１０ボルト）の２値からなる矩形波であり、発光制御トランジスタＴEL_Cのゲート電極に印加される。図１９に示すように、有機ＥＬ素子１０1には、元波形、即ち波形ＡＦ0に対して、殆ど劣化のない波形ＡＦ1が伝達され、有機ＥＬ素子１０1の発光制御トランジスタＴEL_Cのゲート電極に印加される。一方、有機ＥＬ素子１０Nには変形した略台形状の波形ＡＦNが伝達され、有機ＥＬ素子１０Nの発光制御トランジスタＴEL_Cのゲート電極に印加される。図２０に、図１９に示す波形ＡＦ0，ＡＦ1，ＡＦNと、図４の上段に示すタイミングチャートとを対比して示す。
【００２０】
ここで、上述した閾値電圧キャンセル処理が行われる［期間−ＴＰ（５）2］及びこの前後において、発光制御トランジスタＴEL_Cのゲート電極に上述した波形ＡＦ1が印加された場合と、波形ＡＦNが印加された場合とで、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部（より具体的には、後述するソース／ドレイン領域Ａ1，Ａ2）に起きる電位変動の差について考察する。図２１の（Ａ）及び（Ｂ）は、上述した［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）3］における、駆動回路の動作を説明するための等価回路図である。発光制御トランジスタＴEL_Cのゲート電極とソース／ドレイン領域Ａ1との間の寄生容量を符号ＣA1、駆動トランジスタＴDrvのゲート電極とソース／ドレイン領域Ａ2との間の寄生容量を符号ＣA2で表す。
【００２１】
上述したように、［期間−ＴＰ（５）2］の始期においては、駆動トランジスタＴDrvはオン状態にある。そして、発光制御トランジスタＴEL_Cをオン状態とする結果、浮遊状態の第２ノードＮＤ2の電位が上昇し、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。これにより、図２１の（Ａ）の左側に示すように、波形ＡＦ1、波形ＡＦNの立ち下がり時において、駆動トランジスタＴDrvはオフ状態にある。従って、波形ＡＦ1、波形ＡＦNの立ち下がり時において、ソース／ドレイン領域Ａ1，Ａ2は、発光制御トランジスタＴEL_Cがオン状態であれば電圧ＶCCが印加されており浮遊状態ではないが、発光制御トランジスタＴEL_Cがオフ状態となると浮遊状態となる。発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部（ソース／ドレイン領域Ａ1，Ａ2）が浮遊状態にあるとき、発光制御トランジスタＴEL_Cのゲート電極の電位が変化すると、寄生容量ＣA1等による静電結合により、ソース／ドレイン領域Ａ1，Ａ2の電位も変化する。
【００２２】
ここで、波形ＡＦNは波形ＡＦ1に対し立ち下がりが鈍っている。図２０の下段、及び、図２１の（Ａ）に示すΔＴ1は、波形ＡＦ1の立ち下がりにおいて、発光制御トランジスタＴEL_Cのオン状態とオフ状態が切り替わる迄の時間を示す（理想的な矩形波であれば、ΔＴ1は０である）。同様に、図２０の下段、及び、図２１の（Ａ）に示すΔＴnは、波形ＡＦNの立ち下がりにおいて、発光制御トランジスタＴEL_Cのオン状態とオフ状態が切り替わる迄の時間を示す。図から明らかなように、ΔＴ1＜ΔＴnである。上述したように、ソース／ドレイン領域Ａ1，Ａ2は、発光制御トランジスタＴEL_Cがオン状態であれば電圧ＶCCが印加される。従って、波形ＡＦnの立ち下がりにおいては、波形ＡＦ1の立ち下がりに対して、（ΔＴn−ΔＴ1）だけ長くソース／ドレイン領域Ａ1，Ａ2に電圧ＶCCが印加された状態となる。換言すれば、波形ＡＦnの立ち下がりにおいては、波形ＡＦ1の立ち下がり対して、ソース／ドレイン領域Ａ1，Ａ2の電位はより電圧ＶCC側に保持される。これにより、図２１の（Ｂ）に示すように、波形ＡＦ1、波形ＡＦNの立ち下がり時において、静電結合によるソース／ドレイン領域Ａ1，Ａ2の電位変動は、波形ＡＦ1においてより顕著に現れる。より具体的には、波形ＡＦ1が印加される駆動回路と、波形ＡＦNが印加される駆動回路とを比較すると、前者の駆動回路における発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位が、よりマイナス側に変化する。
【００２３】
発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動は、寄生容量ＣA2等を介した静電結合により、最終的には第２ノードＮＤ2に伝播する。これにより、波形ＡＦ1が印加される駆動回路と、波形ＡＦNが印加される駆動回路とでは、第２ノードＮＤ2の電位に若干の差が生ずる。これに起因して［期間−ＴＰ（５）7］におけるドレイン電流の値が変動する。即ち、左端に配列された有機ＥＬ素子１０1と、右端に配列された有機ＥＬ素子１０Nとで、発光部ＥＬＰの輝度に差が生ずる。また、他の有機ＥＬ素子１０においても同様の現象が起こるが、その程度は、信号波形の変形の程度に応じて変化する。上述したように、信号波形の変形の程度は、各有機ＥＬ素子１０から発光制御トランジスタ制御回路１０３に至る部分の発光制御トランジスタ制御線ＣＬEL_Cの長さに応じて変化する。結局、図１９に示す例では、有機ＥＬ表示装置の輝度が画面の左端から右端に向かって徐々に変化する現象が起こり、表示画面の輝度均一性が悪化する。
【００２４】
従って、本発明の目的は、発光制御トランジスタ制御線ＣＬEL_Cを伝達する信号波形の変形に起因する表示画面の輝度均一性の悪化を抑制することができる有機エレクトロルミネッセンス発光部の駆動方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
（１）走査回路、
（２）映像信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電流供給部、
を備えた有機エレクトロルミネッセンス表示装置における、有機エレクトロルミネッセンス発光部の駆動方法に関する。
【００２６】
上述した有機エレクトロルミネッセンス発光部を駆動するための駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
（Ｄ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、 映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ｃ−２）ゲート電極は、発光制御トランジスタ制御線に接続されている。
【００２７】
上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、上述した駆動回路を用いて、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、第２ノードに第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）走査線からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電流供給部から、発光制御トランジスタと駆動トランジスタとを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
ことにより、有機エレクトロルミネッセンス発光部を駆動する駆動方法に関する。
【００２８】
そして、上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
前記工程（ｂ）は、
（ｂ−１）発光制御トランジスタをオン状態とするための第１の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加し、オン状態の発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードの電位よりも高くし、次いで、
（ｂ−２）発光制御トランジスタをオフ状態とするための第２の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加する、
工程から構成されており、
前記工程（ｄ）において、発光制御トランジスタをオン状態とするための第３の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加し、オン状態の発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流し、
第１の電圧をＶ1_ON、第２の電圧をＶ2_OFF、第３の電圧をＶ3_ONと表すとき、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜を満たすことを特徴とする。
【００２９】
また、本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、駆動回路は、
（Ｅ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、
を更に備えており、
第２ノード初期化トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｅ−３）ゲート電極は、第２ノード初期化トランジスタ制御線に接続されており、
前記工程（ａ）において、第２ノード初期化トランジスタ制御線からの信号によりオン状態とされた第２ノード初期化トランジスタを介して、第２ノード初期化電圧供給線から第２ノードに第２ノード初期化電圧を印加した後、第２ノード初期化トランジスタ制御線からの信号により第２ノード初期化トランジスタをオフ状態とする構成とすることができる。
【００３０】
また、上記の各種の好ましい構成を含む本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、駆動回路は、
（Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
を更に備えており、
第１ノード初期化トランジスタにおいては、
（Ｆ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
（Ｆ−２）他方のソース／ドレイン領域は、第１ノードに接続されており、
（Ｆ−３）ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
前記工程（ａ）において、第１ノード初期化トランジスタ制御線からの信号によりオン状態とされた第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加する構成とすることができる。
【００３１】
本発明の駆動方法にあっては、第１の電圧Ｖ1_ONは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。例えば、発光制御トランジスタの動作が線形領域から非飽和領域に切り替わる臨界値（以下、臨界電圧と呼ぶ場合がある）を目安として、第１の電圧Ｖ1_ONを設定することもできる。例えば、発光制御トランジスタがｎチャネル型であり、臨界電圧が、臨界電圧の設計値±Ｖ0ボルトの範囲でばらつく場合には、ばらつきの下限（上の例では臨界電圧の設計値−Ｖ0ボルト）を若干下回る値を目安として、第１の電圧Ｖ1_ONを設定することもできる。同様に、ｐチャネル型の場合には、臨界電圧の設計値＋Ｖ0ボルトを若干上回る値を目安として設定することもできる。
【００３２】
本発明の駆動方法にあっては、工程（ｂ）において、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行なう。定性的には、閾値電圧キャンセル処理において、第１ノードと第２ノードとの間の電位差（換言すれば、駆動トランジスタのゲート電極とソース領域との間の電位差）が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第２ノードの電位は第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第１ノードと第２ノードとの間の電位差は駆動トランジスタの閾値電圧に達し、駆動トランジスタはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。本発明の駆動方法にあっては、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
【００３３】
上述した好ましい構成、形態を含む本発明の有機エレクトロルミネッセンス発光部の駆動方法（以下、単に、本発明の駆動方法と呼ぶ場合がある）にあっては、発光制御トランジスタのゲート電極には、第１の電圧Ｖ1_ON、第２の電圧Ｖ2_OFF、第３の電圧Ｖ3_ONが順次印加される。そして、これらの電圧は、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜という関係を満たす。従来の駆動方法は、工程（ｂ）、工程（ｄ）を問わず、発光制御トランジスタをオン状態とする際に、共に、第３の電圧Ｖ3_ONを印加する態様に相当する。これに対して、本発明の駆動方法によれば、閾値電圧キャンセル処理において、発光制御トランジスタをオフ状態とする前の発光制御トランジスタのゲート電極には、第１の電圧Ｖ1_ONを印加する。そして、上述した式に示されているように、第１の電圧Ｖ1_ONと第２の電圧Ｖ2_OFFとの電位差の絶対値は、第３の電圧Ｖ3_ONと第２の電圧Ｖ2_OFFとの電位差の絶対値よりも小さい。これにより、従来の単純な矩形波を印加する駆動方法に対して、図２０、図２１の（Ａ）に示すΔＴnの値を小さくすることができる。そして、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動の差が小さくなり、上述した表示画面の輝度均一性の悪化を抑制することができる。また、発光時において、駆動トランジスタは上述した式（Ｃ）で示すドレイン電流Ｉdsを流すが、駆動トランジスタと直列に接続された発光制御トランジスタのゲート電圧が臨界電圧に近いと、発光制御トランジスタの電流容量の制限により、上述した式（Ｃ）に示す値のドレイン電流Ｉdsを流すことができず、表示装置の動作に支障をきたすおそれがある。従って、発光制御トランジスタは、式（Ｃ）に示すドレイン電流Ｉdsが表示装置の設計上の最大値となったときでも、支障無く電流を流すことができなければならない。本発明の駆動方法によれば、充分な電流容量が確保できる値の電圧を、第３の電圧Ｖ3_ONとして駆動トランジスタのゲートに印加することができるので、表示装置の動作に支障をきたすことがない。
【００３４】
本発明の駆動方法にあっては、工程（ｄ）において、走査線からの信号により映像信号書込みトランジスタをオフ状態とする。この時期と、第３の電圧を発光制御トランジスタのゲート電極に印加する時期との先後関係は、有機ＥＬ表示装置の設計に応じて適宜設定することができる。例えば、映像信号書込みトランジスタをオフ状態とした後、直ちに、あるいは、所定の間隔を空けて、第３の電圧を発光制御トランジスタのゲート電極に印加する態様であってもよいし、第３の電圧を発光制御トランジスタのゲート電極に印加した後、映像信号書込みトランジスタをオフ状態とする態様であってもよい。尚、第３の電圧を発光制御トランジスタのゲート電極に印加した後、映像信号書込みトランジスタをオフ状態とする態様にあっては、発光制御トランジスタと映像信号書込みトランジスタとが共にオン状態となる期間が存在する。この期間において、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理の動作が行われる。尚、第３の電圧を発光制御トランジスタのゲート電極に印加した状態で、工程（ｃ）を行う構成とすることもできる。この構成にあっては、書込み処理において実質的に移動度補正処理が併せて行なわれる。
【００３５】
以上に説明した各種の好ましい構成を含む本発明の駆動方法（以下、これらを単に、本発明と略称する場合がある）において、走査回路、映像信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電流供給部、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【００３６】
駆動回路の詳細は後述するが、例えば、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）、４つのトランジスタと１つのコンデンサ部から構成された駆動回路（４Ｔｒ／１Ｃ駆動回路と呼ぶ）、３つのトランジスタと１つのコンデンサ部から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路と呼ぶ）から構成することができる。
【００３７】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができるが、場合によっては、例えば、発光制御トランジスタや映像信号書込みトランジスタ等にｐチャネル型の薄膜トランジスタを用いることもできる。コンデンサ部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及びコンデンサ部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及びコンデンサ部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【発明の効果】
【００３８】
本発明によれば、発光制御トランジスタのゲート電極には、第１の電圧Ｖ1_ON、第２の電圧Ｖ2_OFF、第３の電圧Ｖ3_ONが順次印加される。そして、これらの電圧は、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜という関係を満たす。これにより、図２０、図２１の（Ａ）に示すΔＴnの値を小さくできるので、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動の差が小さくなる。従って、寄生容量等を介した静電結合により生ずる第２ノードの電位変動の差も抑制されるので、背景技術において説明した表示画面の輝度均一性の悪化が抑制される。また、発光時において、駆動トランジスタは上述した式（Ｃ）で示すドレイン電流Ｉdsを流すが、駆動トランジスタと直列に接続された発光制御トランジスタのゲート電圧が臨界電圧に近いと、発光制御トランジスタの電流容量の制限により表示装置の動作に支障をきたすおそれがある。本発明の駆動方法によれば、充分な電流容量が確保できる値の電圧を、第３の電圧Ｖ3_ONとして駆動トランジスタのゲートに印加することができるので、表示装置の動作に支障をきたすことがない。
【発明を実施するための最良の形態】
【００３９】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例】
【００４０】
実施例の有機ＥＬ表示装置は、図１４に有機ＥＬ回路の概念図を示すように、
（１）走査回路１０１、
（２）映像信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部ＥＬＰ、及び、有機エレクトロルミネッセンス発光部ＥＬＰを駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電流供給部１００、
を備えている。尚、図１４あるいは、後述する図３、図９においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００４１】
上述したように、各有機ＥＬ素子１０は、駆動回路、及び、発光部ＥＬＰを備えている。ここで、発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。また、走査線ＳＣＬの一端に走査回路１０１が設けられている。更には、走査回路１０１、映像信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電流供給部１００の構成、構造は、周知の構成、構造とすることができる。
【００４２】
駆動回路は、基本的に、３つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路）である。即ち、実施例の駆動回路は、図１３に示すように、（Ａ）駆動トランジスタＴDrv、（Ｂ）映像信号書込みトランジスタＴSig、（Ｃ）発光制御トランジスタＴEL_C、（Ｄ）一対の電極を備えたコンデンサ部Ｃ1から構成されている。尚、図８に示す駆動回路は、更に、（Ｅ）第２ノード初期化トランジスタＴND2を備えた駆動回路（４Ｔｒ／１Ｃ駆動回路）である。また、図２に示す駆動回路は、これに加えて、（Ｆ）第１ノード初期化トランジスタＴND1を備えた駆動回路（５Ｔｒ／１Ｃ駆動回路）である。
【００４３】
上述した駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2は、それぞれ、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。後述する他の実施例においても同様である。尚、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2をｐチャネル型のＴＦＴから形成してもよい。
【００４４】
ここで、駆動トランジスタＴDrvにおいては、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
【００４５】
また、映像信号書込みトランジスタＴSigにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。走査線ＳＣＬは、走査回路１０１に接続されている。
【００４６】
そして、発光制御トランジスタＴEL_Cにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部１００に接続されており、
（Ｃ−２）ゲート電極は、発光制御トランジスタ制御線ＣＬEL_Cに接続されている。発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。
【００４７】
尚、図８に示す４Ｔｒ／１Ｃ駆動回路、及び、図２に示す５Ｔｒ／１Ｃ駆動回路においては、更に、第２ノード初期化トランジスタＴND2を備えている。第２ノード初期化トランジスタＴND2においては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線ＰＳND2に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されており、
（Ｅ−３）ゲート電極は、第２ノード初期化トランジスタ制御線ＡＺND2に接続されている。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００４８】
また、図２に示す５Ｔｒ／１Ｃ駆動回路においては、更に、第１ノード初期化トランジスタＴND1を備えている。第１ノード初期化トランジスタＴND1においては、
（Ｆ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線ＰＳND1に接続されており、
（Ｆ−２）他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されており、
（Ｆ−３）ゲート電極は、第１ノード初期化トランジスタ制御線ＡＺND1に接続されている。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００４９】
図１８に有機ＥＬ素子の一部分の模式的な一部断面図を示すように、駆動回路を構成する各トランジスタ及びコンデンサ部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成するトランジスタ及びコンデンサ部Ｃ1の上方に形成されている。また、駆動トランジスタＴDrvのソース領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図１８においては、駆動トランジスタＴDrvのみを図示する。駆動トランジスタＴDrv以外のトランジスタは隠れて見えない。
【００５０】
より具体的には、駆動トランジスタＴDrvは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、コンデンサ部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、コンデンサ部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴDrvの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７（第２ノードＮＤ2に相当する）に接続されている。駆動トランジスタＴDrv及びコンデンサ部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００５１】
以上、実施例の有機ＥＬ表示装置、及び、発光部ＥＬＰを駆動するための駆動回路の構成について説明した。
【００５２】
後述する図１及び図５に示すように、実施例の駆動方法によれば、各有機ＥＬ素子１０には、発光制御トランジスタ制御線ＣＬEL_Cから第１の電圧Ｖ1_ON、第２の電圧Ｖ2_OFF、第３の電圧Ｖ3_ONから成る波形ＢＦ0〜ＢＦNで示す電圧が印加される。従来の駆動方法は、発光制御トランジスタＴEL_Cのゲート電極に第３の電圧Ｖ3_ON、第２の電圧Ｖ2_OFFを順次印加する態様に相当する。実施例の駆動方法によれば、後述するように、閾値電圧キャンセル処理を行うに際し、オフ状態とする前の発光制御トランジスタＴEL_Cのゲート電極には第１の電圧Ｖ1_ONが印加される。そして、これらの電圧は、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜という関係を満たす。
【００５３】
以下、実施例の駆動方法について説明するが、上述した背景技術における駆動回路の動作との対比の便宜上、ここでは、図２に示す５Ｔｒ／１Ｃ駆動回路の動作に基づいて説明する。
【００５４】
図１は、実施例の駆動方法において、図４に示す［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）7］において、有機ＥＬ表示装置の発光制御トランジスタ制御線ＣＬEL_Cを伝達する信号の波形ＢＦ0，ＢＦ1，ＢＦNを模式的に示した図である。５Ｔｒ／１Ｃ駆動回路の等価回路図を図２に示し、有機ＥＬ表示装置の概念図を図３に示し、駆動のタイミングチャートを模式的に図４に示す。図５は背景技術において参照した図２０に対応し、図１に示す波形ＢＦ0，ＢＦ1，ＢＦNと、図４の上段に示すタイミングチャートとを対比して示した図である。各トランジスタのオン／オフ状態等を模式的に図６の（Ａ）〜（Ｄ）及び図７の（Ａ）〜（Ｅ）に示す。
【００５５】
実施例の駆動方法においては、背景技術で概略を述べたように、
（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖthを越え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧Ｖth-ELを越えないように、第１ノードＮＤ1に第１ノード初期化電圧を印加し、第２ノードＮＤ2に第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号を第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｄ）走査線ＳＣＬからの信号により映像信号書込みトランジスタＴSigをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、電流供給部１００から、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する。
【００５６】
尚、実施例の理解の便宜を図るため、上記の工程（ａ）、工程（ｃ）の詳細は、後程、図４、図６の（Ａ）〜（Ｃ）を参照しつつ詳細に説明する。
【００５７】
以下、説明の便宜のため、発光制御トランジスタＴEL_Cのゲート電極の電圧として２０ボルトを境として、発光制御トランジスタＴEL_Cの動作が線形領域から非飽和領域に切り替わるとする。即ち、臨界電圧は２０ボルトである。
【００５８】
発明が解決しようとする課題の欄において説明したが、図４に示す［期間−ＴＰ（５）2］及びこの前後において、閾値電圧キャンセル処理が行われる。そして、従来の駆動方法にあっては、図２０に示すように、発光制御トランジスタ制御回路１０３の信号の波形ＡＦ0は、発光制御トランジスタＴEL_Cをオン状態とするための電圧（例えば３０ボルト）と、オフ状態とするための電圧（例えば−１０ボルト）の２値から成る矩形波であった。
【００５９】
一方、実施例にあっては、閾値電圧キャンセル処理を行う前記工程（ｂ）は、以下の工程（ｂ−１）、工程（ｂ−２）から構成されている。
【００６０】
［工程（ｂ−１）］
［期間−ＴＰ（５）2］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第１の電圧Ｖ1_ON（例えば１８ボルト）を、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。そして、オン状態の発光制御トランジスタＴEL_Cを介して駆動トランジスタＴDrvの一方のソース／ドレイン領域を電流供給部１００と導通させ、以て、駆動トランジスタＴDrvの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードＮＤ2の電位よりも高くする。より具体的には、前記工程（ａ）における第２ノードＮＤ2の電位に駆動トランジスタＴDrvの閾値電圧Ｖthを加えた電圧を越える電圧を、電流供給部１００から駆動トランジスタＴDrvの一方のソース／ドレイン領域に印加する。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。
【００６１】
［工程（ｂ−２）］
次いで、［期間−ＴＰ（５）3］の始期において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオフ状態とするための第２の電圧Ｖ2_OFF（例えば−１０ボルト）を、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。
【００６２】
そして、工程（ｄ）において、発光制御トランジスタＴEL_Cをオン状態とするための第３の電圧Ｖ3_ON（例えば３０ボルト）を、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加し、［期間−ＴＰ（５）7］においてオン状態の発光制御トランジスタＴEL_Cを介して駆動トランジスタＴDrvの一方のソース／ドレイン領域を電流供給部１００と導通させ、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流す。尚、実施例においては、第１ノードＮＤ1を浮遊状態とする前から、第３の電圧Ｖ3_ONを発光制御トランジスタＴEL_Cのゲート電極に印加することにより、上述した移動度補正処理をも行う態様とした。
【００６３】
以下の工程（ｂ−１）、工程（ｂ−２）、工程（ｄ）における駆動回路の動作の詳細は、後ほど図４、図６の（Ｄ）、図７の（Ａ）〜（Ｅ）を参照しつつ詳細に説明する。
【００６４】
発光制御トランジスタ制御回路１０３の信号の波形ＢＦ0は、図５に示すように、上述した工程（ｂ−１）、工程（ｂ−２）、工程（ｄ）に対応し、上述した第１の電圧Ｖ1_ON、第２の電圧Ｖ2_OFF、第３の電圧Ｖ3_ONの３値から成る。これらの電圧は｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜を満たす関係にある。
【００６５】
背景技術で説明したと同様に、上記の波形ＢＦ0も発光制御トランジスタ制御線ＣＬEL_Cを伝搬する際に立ち上がり／立ち下がりが鈍り、変形する。図１及び図５に示す波形ＢＦ1，ＢＦNは、図１９及び図２０に示した波形ＡＦ1，ＡＦNと同様に、発光制御トランジスタ制御回路１０３に最も近い、左端の有機ＥＬ素子１０1と、発光制御トランジスタ制御回路１０３から最も離れた、右端の有機ＥＬ素子１０Nとに印加される波形を示す。図１の下段、及び、図５に示すΔＴ1’は、波形ＢＦ1の立ち下がりにおいて、発光制御トランジスタＴEL_Cのオン状態とオフ状態が切り替わる迄の時間を示し（理想的には、ΔＴ1’は０である）、ΔＴn’は、波形ＢＦNの立ち下がりにおいて、発光制御トランジスタＴEL_Cのオン状態とオフ状態が切り替わる迄の時間を示す。
【００６６】
従来の駆動方法においては、工程（ｂ）において、発光制御トランジスタＴEL_Cをオフ状態とする前のゲート電極の電圧は３０ボルトであった。一方、実施例の駆動方法においては、発光制御トランジスタＴEL_Cをオフ状態とする前のゲート電極の電圧はＶ1_ON（１８ボルト）である。従って、図５に示すように、［期間−ＴＰ（５）2］の波形ＢＦNの立ち下がりにおける時間ΔＴn’は、図２０の時間ΔＴnよりも短い。即ち、図２０に示すΔＴ1、ΔＴnとの関係において、｜ΔＴn−ΔＴ1｜＞｜ΔＴn’−ΔＴ1’｜である。即ち、波形の立ち下がりにおいてソース／ドレイン領域Ａ1，Ａ2の電位が電圧ＶCC側に保持される時間の差が減少する。これにより、左端の有機ＥＬ素子１０1における発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動と、右端の有機ＥＬ素子１０Nにおける発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動との差が小さくなる。
【００６７】
発明が解決しようとする課題の欄において説明したように、発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとの接続部の電位変動は、最終的には第２ノードＮＤ2に伝播する。そして、これに起因して［期間−ＴＰ（５）7］におけるドレイン電流の値が変動する。実施例においては、上述したように、発光制御トランジスタ制御回路１０３に最も近い左端の有機ＥＬ素子１０1と、発光制御トランジスタ制御回路１０３から最も離れた右端の有機ＥＬ素子１０Nにおける電位変動との差が小さくなる。他の有機ＥＬ素子１０においても同様である。従って、［期間−ＴＰ（５）7］におけるドレイン電流の値の変動が小さくなり、表示画面の輝度均一性の悪化を抑制することができる。
【００６８】
また、図５と図２０に示すように、［期間−ＴＰ（５）7］においては、発光制御トランジスタＴEL_Cをオン状態とするために、従来の駆動方法と同様の値の第３の電圧Ｖ3_ONをゲート電極に印加する。従って、工程（ｄ）における発光制御トランジスタの電流容量は従来の駆動方法と同様となり、発光部の発光輝度に影響を与えることもない。
【００６９】
以上、実施例の駆動方法について説明した。
【００７０】
以下、５Ｔｒ／１Ｃ駆動回路、４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、及び、これらの駆動回路を用いた発光部ＥＬＰの駆動方法を説明する。
【００７１】
有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されているが、以下の説明において、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されているとする。また、各画素を構成する有機ＥＬ素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する有機ＥＬ素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００７２】
ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する画素における１つの副画素を構成する有機ＥＬ素子１０に関する駆動、動作を説明するが、係る副画素あるいは有機ＥＬ素子１０を、以下、第（ｎ，ｍ）番目の副画素あるいは第（ｎ，ｍ）番目の有機ＥＬ素子１０と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００７３】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部は、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００７４】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００７５】
［５Ｔｒ／１Ｃ駆動回路］
上述したように、５Ｔｒ／１Ｃ駆動回路の等価回路図を図２に示し、有機ＥＬ表示装置の概念図を図３を示し、駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図６の（Ａ）〜（Ｄ）及び図７の（Ａ）〜（Ｅ）に示した。
【００７６】
この５Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【００７７】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部１００（電圧ＶCC）に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。尚、電流供給部１００は、有機ＥＬ素子１０の発光部ＥＬＰに電流を供給し、発光部ＥＬＰの発光を制御するために設けられている。また、発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。
【００７８】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴDrvの一方のソース／ドレイン領域は、発光制御トランジスタＴEL_Cを介して、電流供給部１００に接続されている。一方、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴDrvのゲート電極は、
（１）映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域、
（２）第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００７９】
ここで、駆動トランジスタＴDrvは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００８０】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
【００８１】
このドレイン電流Ｉdsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００８２】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬによって制御される。
【００８３】
［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）を初期化するための電圧ＶOfsが供給される。また、第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００８４】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（即ち、駆動トランジスタＴDrvのソース領域の電位）を初期化するための電圧ＶSSが供給される。また、第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００８５】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００８６】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００８７】
ＶSig ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
ＶCC ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
Ｖ1_ON：発光制御トランジスタをオン状態とするための第１の電圧
・・・１８ボルト
Ｖ2_OFF：発光制御トランジスタをオフ状態とするための第２の電圧
・・・−１０ボルト
Ｖ3_ON：発光制御トランジスタをオン状態とするための第３の電圧
・・・３０ボルト
【００８８】
以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路の説明においても同様である。
【００８９】
尚、従来の駆動方法における動作は、実質的に［期間−ＴＰ（５）2］において、工程（ｂ−１）で第１の電圧Ｖ1_ONの代わりに第３の電圧Ｖ3_ONを印加する動作となる点が相違する他、同様の動作となる。
【００９０】
［期間−ＴＰ（５）-1］（図４、図６の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。
【００９１】
図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
【００９２】
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、有機ＥＬ素子１０は発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、有機ＥＬ素子１０が発光することはない。
【００９３】
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【００９４】
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【００９５】
［期間−ＴＰ（５）1］（図４、図５、図６の（Ｂ）及び（Ｃ）参照）
この期間内に、上記の工程（ａ）、即ち、上述した前処理を行う。以下、詳細に説明する。
【００９６】
即ち、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとし、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。尚、第１ノード初期化トランジスタＴND1のオン状態及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。そして、オン状態とされた第１ノード初期化トランジスタＴND1を介して、第１ノード初期化電圧供給線ＰＳND1から第１ノードＮＤ1に第１ノード初期化電圧を印加し、オン状態とされた第２ノード初期化トランジスタＴND2を介して、第２ノード初期化電圧供給線ＰＳND2から第２ノードＮＤ2に第２ノード初期化電圧を印加する。
【００９７】
その結果、第１ノードＮＤ1の電位はＶOfs（０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（−１０ボルト）となる。第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴDrvの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴDrvはオン状態となる。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを越えない。
【００９８】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となる。駆動トランジスタＴDrvはオン状態である。
【００９９】
この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１００】
［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）3］（図４、図５、図６の（Ｄ）、図７の（Ａ）参照）
この期間に、上記の工程（ｂ）、より具体的には、上述した工程（ｂ−１）、工程（ｂ−２）から構成された閾値電圧キャンセル処理を行う。以下、詳細に説明する。
【０１０１】
先ず、上述した工程（ｂ−１）を行う。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、［期間−ＴＰ（５）2］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第１の電圧Ｖ1_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。そして、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１０２】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat） （２）
【０１０３】
次いで、上述した工程（ｂ−２）を行う。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、［期間−ＴＰ（５）3］の始期において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオフ状態とするための第２の電圧Ｖ2_OFFを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。その結果、発光制御トランジスタＴEL_Cはオフ状態となる。第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も略（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１０４】
以上説明したように、工程（ｂ−１）、工程（ｂ−２）により、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１０５】
［期間−ＴＰ（５）4］（図７の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。
【０１０６】
次いで、［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において書込み処理が行われ、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
【０１０７】
［期間−ＴＰ（５）5］（図４、及び、図７の（Ｃ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を、以下のように行う。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。
【０１０８】
ここで、コンデンサ部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、コンデンサ部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値ｃELは、コンデンサ部Ｃ1の容量値ｃ1及び駆動トランジスタＴDRVの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の駆動回路においても同様である。尚、図４に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【０１０９】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （３）
【０１１０】
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１１】
［期間−ＴＰ（５）6］（図７の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。
【０１１２】
一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【０１１３】
従って、具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第３の電圧Ｖ3_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１１４】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （４）
【０１１５】
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１１６】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat） （２’）
【０１１７】
［期間−ＴＰ（５）7］（図４、図５、図７の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を以下のように行う。即ち、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極を浮遊状態とする。そして、発光制御トランジスタＴEL_Cをオン状態とするための第３の電圧Ｖ3_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加した状態を維持し、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態に保つ。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１１８】
ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、コンデンサ部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１１９】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
【０１２０】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （５）
【０１２１】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１２２】
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【０１２３】
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
【０１２４】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１２５】
次に、４Ｔｒ／１Ｃ駆動回路に関する説明を行う。
【０１２６】
［４Ｔｒ／１Ｃ駆動回路］
４Ｔｒ／１Ｃ駆動回路の等価回路図を図８に示し、有機ＥＬ表示装置の概念図を図９を示し、駆動のタイミングチャートを模式的に図１０に示し、各トランジスタのオン／オフ状態等を模式的に図１１の（Ａ）〜（Ｄ）及び図１２の（Ａ）〜（Ｄ）に示す。
【０１２７】
この４Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第２ノード初期化トランジスタＴND2の４つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１２８】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１２９】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１３０】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の構成は、５Ｔｒ／１Ｃ駆動回路において説明した第２ノード初期化トランジスタＴND2の構成と同じであるので、詳細な説明は省略する。
【０１３１】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。
【０１３２】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１３３】
以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１３４】
［期間−ＴＰ（４）-1］（図１０、及び、図１１の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１３５】
図１０に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］は、図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図１０に示す［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）6］の他、［期間−ＴＰ（４）2］〜［期間−ＴＰ（４）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）2］の始期、及び、［期間−ＴＰ（４）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１３６】
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１３７】
［期間−ＴＰ（４）0］
この［期間−ＴＰ（４）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１３８】
［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）2］（図１１の（Ｂ）及び（Ｃ）参照）
この期間に、上記の工程（ａ）、即ち、上述した前処理を行う。以下、詳細に説明する。
【０１３９】
［期間−ＴＰ（４）1］（図１１の（Ｂ）参照）
この［期間−ＴＰ（４）1］は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）1］に相当する。［期間−ＴＰ（４）1］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームのＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
【０１４０】
［期間−ＴＰ（４）2］（図１１の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位をＶOfsとし、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶSS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１４１】
尚、［期間−ＴＰ（４）1］の開始と同時に、あるいは、［期間−ＴＰ（４）1］の途中で、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１４２】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１４３】
［期間−ＴＰ（４）3］〜［期間−ＴＰ（４）4］（図１１の（Ｄ）、図１２の（Ａ）参照）
この期間に、上記の工程（ｂ）、より具体的には、上述した工程（ｂ−１）、工程（ｂ−２）から構成された閾値電圧キャンセル処理を行う。以下、詳細に説明する。
【０１４４】
［期間−ＴＰ（４）3］（図１１の（Ｄ）参照）
先ず、上述した工程（ｂ−１）を行う。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、［期間−ＴＰ（４）3］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第１の電圧Ｖ1_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。そして、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１４５】
［期間−ＴＰ（４）4］（図１２の（Ａ）参照）
次いで、上述した工程（ｂ−２）を行う。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、［期間−ＴＰ（４）4］の始期において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオフ状態とするための第２の電圧Ｖ2_OFFを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。その結果、発光制御トランジスタＴEL_Cはオフ状態となる。第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も略（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１４６】
以上説明したように、工程（ｂ−１）、工程（ｂ−２）により、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１４７】
次いで、［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）7］の各期間について説明する。これらの期間は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１４８】
［期間−ＴＰ（４）5］（図１２の（Ｂ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を行う。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、ＶOfsから、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに切り替える。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１４９】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（３）で説明した値を得ることができる。
【０１５０】
即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１５１】
［期間−ＴＰ（４）6］（図１２の（Ｃ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１５２】
［期間−ＴＰ（４）7］（図１２の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を行う。即ち、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１５３】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１５４】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１５５】
次に、３Ｔｒ／１Ｃ駆動回路に関する説明を行う。
【０１５６】
［３Ｔｒ／１Ｃ駆動回路］
３Ｔｒ／１Ｃ駆動回路の等価回路図を図１３に示し、有機ＥＬ表示装置の概念図を図１４を示し、駆動のタイミングチャートを模式的に図１５に示し、各トランジスタのオン／オフ状態等を模式的に図１６の（Ａ）〜（Ｄ）及び図１７の（Ａ）〜（Ｅ）に示す。
【０１５７】
この３Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１５８】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１５９】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１６０】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-H及び電圧ＶOfs-Lも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs-H／ＶOfs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。
【０１６１】
［ＣELとＣ1の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる必要がある。上述した５Ｔｒ／１Ｃ駆動回路や４Ｔｒ／１Ｃの駆動回路においては、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化を考慮せずに説明を行った。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度は大きい。このため、３Ｔｒ／１Ｃの説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して説明を行う。尚、図１５に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して示した。
【０１６２】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１６３】
以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１６４】
［期間−ＴＰ（３）-1］（図１６の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１６５】
図１５に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］は、図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図１５に示すように、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）6］の他、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）1］の始期、及び、［期間−ＴＰ（３）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１６６】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１６７】
［期間−ＴＰ（３）0］（図１６の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１６８】
［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）2］（図１６の（Ｃ）及び（Ｄ）参照）
この期間内に、上記の工程（ａ）、即ち、上述した前処理を行う。以下、詳細に説明する。
【０１６９】
［期間−ＴＰ（３）1］（図１６の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）1］の開始時、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、コンデンサ部Ｃ1の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴDrvのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴDrvのゲート電極は電圧ＶOfs-Hを保持する。
【０１７０】
［期間−ＴＰ（３）2］（図１６の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-Lとなる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）3］における動作の前提として、［期間−ＴＰ（３）2］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１７１】
［期間−ＴＰ（３）3］〜［期間−ＴＰ（３）4］（図１７の（Ａ）及び（Ｂ）参照）
この期間に、上記の工程（ｂ）、より具体的には、上述した工程（ｂ−１）、工程（ｂ−２）から構成された閾値電圧キャンセル処理を行う。以下、詳細に説明する。
【０１７２】
［期間−ＴＰ（３）3］（図１７の（Ａ）参照）
先ず、上述した工程（ｂ−１）を行う。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、［期間−ＴＰ（３）3］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とするための第１の電圧Ｖ1_ONを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。そして、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１７３】
［期間−ＴＰ（３）4］（図１７の（Ｂ）参照）
次いで、上述した工程（ｂ−２）を行う。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、［期間−ＴＰ（３）4］の始期において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオフ状態とするための第２の電圧Ｖ2_OFFを、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタＴEL_Cのゲート電極に印加する。その結果、発光制御トランジスタＴEL_Cはオフ状態となる。第１ノードＮＤ1の電位は変化せず（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も略（ＶOfs-L−Ｖth＝−３ボルト）を保持する。
【０１７４】
以上説明したように、工程（ｂ−１）、工程（ｂ−２）により、第２ノードＮＤ2の電位は、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１７５】
次いで、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）7］の各期間について説明する。これらは、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１７６】
［期間−ＴＰ（３）5］（図１７の（Ｃ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を、以下のように行う。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１７７】
［期間−ＴＰ（３）5］において、第１ノードＮＤ1の電位が、ＶOfs-LからＶSigへと上昇する。このため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮すると、第２ノードＮＤ1の電位も、若干、上昇する。即ち、第２ノードＮＤ1の電位を、ＶOfs-L−Ｖth＋α・（ＶSig−ＶOfs-L）と表すことができる。但し、０＜α＜１であり、αの値はコンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣELの値等により定まる。
【０１７８】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、以下の式（３’）で説明した値を得ることができる。
【０１７９】
Ｖgs≒ＶSig−（ＶOfs-L−Ｖth）−α・（ＶSig−ＶOfs-L） （３’）
【０１８０】
即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１８１】
［期間−ＴＰ（３）6］（図１７の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１８２】
［期間−ＴＰ（３）7］（図１７の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を以下のように行う。即ち、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１８３】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（３）-1］の終わりに相当する。
【０１８４】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１８５】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置、有機ＥＬ素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
【図面の簡単な説明】
【０１８６】
【図１】図１は、［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）7］において、有機ＥＬ表示装置の発光制御トランジスタ制御線を伝達する信号の波形ＢＦ0，ＢＦ1，ＢＦNを模式的に示した図である。
【図２】図２は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図３】図３は、有機ＥＬ表示装置の概念図である。
【図４】図４は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図５】図５は、図１に示す波形ＢＦ0，ＢＦ1，ＢＦNと、図４の上段に示すタイミングチャートとを対比して示した図である。
【図６】図６の（Ａ）〜（Ｄ）は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７の（Ａ）〜（Ｅ）は、図６の（Ｄ）に引き続き、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図８】図８は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図９】図９は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図１０】図１０は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１１】図１１の（Ａ）〜（Ｄ）は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１２】図１２の（Ａ）〜（Ｄ）は、図１１の（Ｄ）に引き続き、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１３】図１３は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図１４】図１４は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図１５】図１５は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１６】図１６の（Ａ）〜（Ｄ）は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１７】図１７の（Ａ）〜（Ｅ）は、図１６の（Ｄ）に引き続き、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１８】図１８は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。
【図１９】図１９は、［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）7］において、有機ＥＬ表示装置の発光制御トランジスタ制御線を伝達する信号の波形ＡＦ0，ＡＦ1，ＡＦNを模式的に示した図である。
【図２０】図２０は、図１９に示す波形ＡＦ0，ＡＦ1，ＡＦNと、図４の上段に示すタイミングチャートとを対比して示した図である。
【図２１】図２１の（Ａ）及び（Ｂ）は、［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）3］における、駆動回路の動作を説明するための等価回路図である。
【符号の説明】
【０１８７】
ＴSig・・・映像信号書込みトランジスタ、ＴDrv・・・駆動トランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・コンデンサー部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、ＣEL・・・発光部ＥＬＰの寄生容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線、１０，１０1，１０N・・・有機エレクトロルミネッセンス素子、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３５・・・ソース／ドレイン領域、３４・・・チャネル形成領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路
【特許請求の範囲】
【請求項１】
（１）走査回路、
（２）映像信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電流供給部、
を備え、
前記駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
（Ｄ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、 映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ｃ−２）ゲート電極は、発光制御トランジスタ制御線に接続されている、
有機ＥＬ表示装置における有機エレクトロルミネッセンス発光部の駆動方法であって、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、第２ノードに第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）走査線からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電流供給部から、発光制御トランジスタと駆動トランジスタとを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
ことにより、有機エレクトロルミネッセンス発光部を駆動する工程から成り、
前記工程（ｂ）は、
（ｂ−１）発光制御トランジスタをオン状態とするための第１の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加し、オン状態の発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードの電位よりも高くし、次いで、
（ｂ−２）発光制御トランジスタをオフ状態とするための第２の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加する、
工程から構成されており、
前記工程（ｄ）において、発光制御トランジスタをオン状態とするための第３の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加し、オン状態の発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流し、
第１の電圧をＶ1_ON、第２の電圧をＶ2_OFF、第３の電圧をＶ3_ONと表すとき、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜を満たすことを特徴とする駆動方法。
【請求項２】
駆動回路は、
（Ｅ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、
を更に備えており、
第２ノード初期化トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｅ−３）ゲート電極は、第２ノード初期化トランジスタ制御線に接続されており、
前記工程（ａ）において、第２ノード初期化トランジスタ制御線からの信号によりオン状態とされた第２ノード初期化トランジスタを介して、第２ノード初期化電圧供給線から第２ノードに第２ノード初期化電圧を印加した後、第２ノード初期化トランジスタ制御線からの信号により第２ノード初期化トランジスタをオフ状態とすることを特徴とする請求項１に記載の駆動方法。
【請求項３】
駆動回路は、
（Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
を更に備えており、
第１ノード初期化トランジスタにおいては、
（Ｆ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
（Ｆ−２）他方のソース／ドレイン領域は、第１ノードに接続されており、
（Ｆ−３）ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
前記工程（ａ）において、第１ノード初期化トランジスタ制御線からの信号によりオン状態とされた第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加することを特徴とする請求項２に記載の駆動方法。
【請求項１】
（１）走査回路、
（２）映像信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電流供給部、
を備え、
前記駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
（Ｄ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、 映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ｃ−２）ゲート電極は、発光制御トランジスタ制御線に接続されている、
有機ＥＬ表示装置における有機エレクトロルミネッセンス発光部の駆動方法であって、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、第２ノードに第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）走査線からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電流供給部から、発光制御トランジスタと駆動トランジスタとを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
ことにより、有機エレクトロルミネッセンス発光部を駆動する工程から成り、
前記工程（ｂ）は、
（ｂ−１）発光制御トランジスタをオン状態とするための第１の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加し、オン状態の発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードの電位よりも高くし、次いで、
（ｂ−２）発光制御トランジスタをオフ状態とするための第２の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加する、
工程から構成されており、
前記工程（ｄ）において、発光制御トランジスタをオン状態とするための第３の電圧を、発光制御トランジスタ制御線を介して発光制御トランジスタのゲート電極に印加し、オン状態の発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流し、
第１の電圧をＶ1_ON、第２の電圧をＶ2_OFF、第３の電圧をＶ3_ONと表すとき、｜Ｖ1_ON−Ｖ2_OFF｜＜｜Ｖ3_ON−Ｖ2_OFF｜を満たすことを特徴とする駆動方法。
【請求項２】
駆動回路は、
（Ｅ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、
を更に備えており、
第２ノード初期化トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｅ−３）ゲート電極は、第２ノード初期化トランジスタ制御線に接続されており、
前記工程（ａ）において、第２ノード初期化トランジスタ制御線からの信号によりオン状態とされた第２ノード初期化トランジスタを介して、第２ノード初期化電圧供給線から第２ノードに第２ノード初期化電圧を印加した後、第２ノード初期化トランジスタ制御線からの信号により第２ノード初期化トランジスタをオフ状態とすることを特徴とする請求項１に記載の駆動方法。
【請求項３】
駆動回路は、
（Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
を更に備えており、
第１ノード初期化トランジスタにおいては、
（Ｆ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
（Ｆ−２）他方のソース／ドレイン領域は、第１ノードに接続されており、
（Ｆ−３）ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
前記工程（ａ）において、第１ノード初期化トランジスタ制御線からの信号によりオン状態とされた第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加することを特徴とする請求項２に記載の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２００８−２３３５０２（Ｐ２００８−２３３５０２Ａ）
【公開日】平成２０年１０月２日（２００８．１０．２）
【国際特許分類】
【出願番号】特願２００７−７２５０４（Ｐ２００７−７２５０４）
【出願日】平成１９年３月２０日（２００７．３．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２０年１０月２日（２００８．１０．２）
【国際特許分類】
【出願日】平成１９年３月２０日（２００７．３．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]