有機ＥＬ表示装置
【課題】 バンク層の崩れを回避した有機ＥＬ表示装置を得る。
【解決手段】 基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記バンク層は各画素領域において前記発光領域以外の他の領域に開口部あるいは凹陥部が設けられている。
【解決手段】 基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記バンク層は各画素領域において前記発光領域以外の他の領域に開口部あるいは凹陥部が設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ表示装置は、基板上の表示部内にマトリクス状に配置された多数の画素が形成され、これら各画素は該基板側から少なくとも一方の電極、発光層、他方の電極の積層体が設けられ、該電極を介して発光層に電流を流すことにより、該発光層を発光させるようにしている。
【０００３】
この発光層からの光は前記各電極のうち少なくとも一方の電極を通してなされ、このため該一方の電極はたとえばITO (Indium Tin Oxide)等の透光性の導電層から構成される（特許文献１参照）。
【０００４】
そして、前記特許文献には開示されていないが、該発光層は、その製造時において流動性を有することから、それを定位置に精度よく形成するため、該基板上に予めバンク（堰）層を形成し、その開口部に該発光層を埋設するようにして形成するようにしたものが知られている。また、この場合のバンク層は隣接する他の画素領域内に発光層からの光が漏洩するのを防止する機能をも有する。
ここで、このような機能を有するバンク層はその層厚が通常数μｍで形成される。
【０００５】
【特許文献１】特開２００１−５６６５０号公報
【特許文献２】特開２００２−７５６３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、このように構成される有機ＥＬ表示装置は、前記バンク層であって、各画素領域に形成する開口とそれに隣接する他の画素領域の開口との間の部分が崩れてしまい、他の部分よりも高さが低くなってしまうということが指摘された。
【０００７】
このようになった場合、該開口に埋設させる有機ＥＬを挟むようにして積層される各電極のうち一方の電極を該バンク層の上層に各画素領域に及んで形成しなければならないことから、該一方の電極の前記高さの低くなった部分で段切れが生じるという不都合があるからである。
【０００８】
前記バンク層の崩れは、有機材料で構成される前記バンク層を焼成する際に発生し、その焼成によって、比較的大きな面積を占める個所から狭い面積を占める個所を引っ張るような応力が発生し、狭い面積を占める個所における高さが変化してしまうと考えられる。
【０００９】
本発明は、このような事情に基づいてなされたものであり、その目的は、バンク層の崩れを生じさせないようにした有機ＥＬ表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
（１） 本発明による有機ＥＬ表示装置は、たとえば、基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記バンク層は各画素領域において前記発光領域以外の他の領域に開口部あるいは凹陥部が設けられていることを特徴とするものである。
なお、ここで、バンク層は絶縁材料の膜として形成され、たとえば発光層に比べて抵抗値の高い有機材料層として形成される。
【００１１】
（２） 本発明による有機ＥＬ表示装置は、たとえば、前記（１）の構成を前提とし、各画素領域におけるバンク層の前記他の領域の下方に、前記発光層を間にして挟持する各電極のうち他方の電極に電流を供給する駆動回路が配置されていることを特徴とするものである。
【００１２】
（３） 本発明による有機ＥＬ表示装置は、たとえば、前記（２）の構成を前提とし、前記バンク層の発光領域以外の領域に開口部が形成され、これにより露出される前記駆動回路の一部は絶縁膜で被われていることを特徴とするものである。
【００１３】
（４） 本発明による有機ＥＬ表示装置は、たとえば、基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記一方の電極はバンク層の一辺部の側壁にまで及んで形成されて、該バンク層の下層に形成され該一辺部から露出されて形成された配線層と接続され、
前記バンク層の一辺部には、その辺に沿って形成された複数の切欠きを有し、この切欠きは複数の方向に指向する辺を有する形状をなしていることを特徴とするものである。
【００１４】
（５） 本発明による有機ＥＬ表示装置は、たとえば、前記（４）の構成を前提とし、前記切欠きの形状は三角形となっていることを特徴とするものである。
【００１５】
（６） 本発明による有機ＥＬ表示装置は、たとえば、基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記一方の電極はバンク層に形成されたスルーホールを通して該バンク層の下層に形成された配線層に接続され、
前記スルーホールは複数の方向に指向する辺を有する形状をなしていることを特徴とするものである。
【００１６】
（７） 本発明による有機ＥＬ表示装置は、たとえば、前記（５）の構成を前提とし、前記スルーホールは該バンク層の表面に散在されて複数形成されていることを特徴とするものである。
【００１７】
（８） 本発明による有機ＥＬ表示装置は、たとえば、前記（６）、（７）のいずれかの構成を前提とし、前記スルーホールは複数の方向に指向する辺を有する形状、たとえば三角形となっていることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００１８】
前記（１）の構成によれば、層厚の比較的厚いバンク層において、実質的発光領域以外の領域にてバンク層の材料の塊部を除去することになる。このことは該バンク層の焼成の際に該塊部から他の部分に引っ張るような応力を緩和でき、これにより他の部分におけるバンク層の崩れを回避させることができる。
【００１９】
前記（２）の構成によれば、実質的発光領域以外の領域は駆動回路が下層に配置される比較的面積の大きな部分であることから、この領域を有効に利用してバンク層の材料の塊部を除去できることになる。
【００２０】
前記（３）の構成によれば、バンク層の実質的発光領域以外の領域に開口を形成し、この開口から露出される前記駆動回路の一部を絶縁膜で被うことによって、該バンク層の上層に形成する導電膜（発光層の陰極）との電気的ショートを回避することができるようになる。
【００２１】
前記（４）の構成によれば、バンク層の上層に形成される導電膜（発光層の陰極）を該バンク層の下層に形成される配線層との接続を該バンク層の端辺部で信頼性よく行なうことができる。
【００２２】
前記（５）の構成によれば、前記導電膜の形成において蒸着あるいはスパッタを用いる場合にて該導電膜の材料の飛散方向に影響されることなく信頼性ある接続を確保することができる。
【００２３】
前記（６）の構成によれば、バンク層の上層に形成される導電膜（発光層の陰極）を該バンク層の下層に形成される配線層との接続を該バンク層のスルーホールを通して信頼性よく行なうことができる。
【００２４】
前記（７）の構成によれば、あるスルーホールの個所にて接続が充分でない場合にも他のスルーホールの個所にて充分な接続を確保することができる。
【００２５】
前記（８）の構成によれば、前記導電膜の形成において蒸着あるいはスパッタを用いる場合にて該導電膜の材料の飛散方向に影響されることなく信頼性ある接続を確保することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明による有機ＥＬ表示装置の実施例を図面を用いて説明をする。
図２は、本発明による有機ＥＬ表示装置の平面図を示し、対向して配置される各基板のうち一方の基板ＳＵＢにおける他方の基板側の面の構成を示した図である。
【００２７】
まず、基板ＳＵＢの中央の大部分には表示領域ＡＲが形成されている。この表示領域ＡＲの左右両側にはそれぞれ走査信号駆動回路ＧＤＲ−Ｌ、ＧＤＲ−Ｒが配置されている。各走査信号駆動回路ＧＤＲ−ＬとＧＤＲ−Ｒからは該表示領域ＡＲ側にゲート信号線ＧＬが延在されており、走査信号駆動回路ＧＤＲ−Ｌからのゲート信号線ＧＬ−Ｌと走査信号駆動回路ＧＤＲ−Ｒからのゲート信号線ＧＬ−Ｒとは交互に配置されている。
【００２８】
また、表示領域ＡＲの下側には映像信号駆動回路ＤＤＲが配置され、このデータ信号駆動回路ＤＤＲからは該表示領域ＡＲ側にデータ信号線ＤＬが延在されている。さらに、表示領域ＡＲの上側には電流供給母線ＣＳＬＢが配置され、この電流供給母線ＣＳＬＢからは該表示領域ＡＲ側に電流供給線ＣＳＬが延在されている。
【００２９】
該データ信号線ＤＬと電流供給線ＣＳＬは交互に配置され、これにより、これらデータ信号線ＤＬ、電流供給線ＣＳＬ、および前記ゲート信号線ＧＬ−Ｌ、ゲート信号線ＧＬ−Ｒで囲まれた各領域において一つの画素ＰＸの領域を構成するようになっている。
【００３０】
表示領域ＡＲ、走査信号駆動回路ＧＤＲ−Ｌ、ＧＤＲ−Ｒ、映像信号駆動回路ＤＤＲ、電流供給母線ＣＳＬＢを囲むようにしてシール剤ＳＬが形成され、このシール剤ＳＬは前記基板ＳＵＢに対向して配置される他の基板を固着するようになっている。各画素領域の発光層として用いる有機ＥＬは、水蒸気、酸素、あるいは腐食性ガスによって発光特性が劣化することから外気との遮蔽を行なう必要があるからである。
【００３１】
シール剤ＳＬの外側にあって、基板ＳＵＢの下側の表面には複数の端子からなる端子群ＣＮＴが形成され、この端子群ＣＮＴから前記走査信号駆動回路ＧＤＲ−Ｌ、ＧＤＲ−Ｒ、映像信号駆動回路ＤＤＲ、電流供給母線ＣＳＬＢに信号を供給するようになっている。
【００３２】
なお、図中符号ＣＴＨは、上層において各画素に共通に形成される導電層とそれよりも絶縁膜を介して下層に形成される配線層とを接続させるためのコンタクト領域を示している。ここで、前記導電層は表示領域ＡＲの各画素内に形成される発光層の一方の電極となる陰極としての機能を有する。
【００３３】
図３は、前記表示領域ＡＲにおける各画素の等価回路を示す図である。各画素には、ゲート信号線ＧＬからの走査信号によってオンするスイッチング素子ＳＷ１があり、このスイッチング素子ＳＷ１がオンすることによって、データ信号線ＤＬからのデータ信号が該スイッチング素子ＳＷ１を介してドライバ・トランジスタＤＴのゲート電極に供給されることになる。
【００３４】
ここで、該ドライバ・トランジスタＤＴのゲート電極と、前記スイッチング素子ＳＷ１を駆動させるゲート信号線ＧＬと当該画素領域を挟んで配置される他のゲート信号線ＧＬとの間には、容量素子Ｃが接続され、この容量素子Ｃによって、該ドライバ・トランジスタＤＴのゲート電極に供給されるデータ信号は比較的長く蓄積されることになる。
【００３５】
ドライバ・トランジスタＤＴは発光素子ＬＥＤと直列に接続され、これらは電流供給線ＣＳＬとグランドとの間に接続されている。これにより、該ドライバ・トランジスタＤＴの電極へのデータ信号の供給によって、電流供給線ＣＳＬから該ドライバ・トランジスタＤＴおよび発光素子ＬＥＤへと電流が流れるようになっている。これにより発光素子ＬＥＤはそれに流れる電流値に応じた強さの発光がなされるようになる。
【００３６】
図１は、前記基板ＳＵＢ上に形成された表示領域ＡＲ内の画素を示す平面図である。マトリックス状に配置された各画素のうち一つの画素を図中一点鎖線で囲まれた領域で表している。すなわち、この領域は図３の等価回路図で説明したように、隣接する一対のゲート信号線ＧＬ、データ信号線ＤＬ、および電流供給線ＣＳＬによって囲まれた領域に相当する。
【００３７】
これらの画素は、実線で囲まれた八角状枠を実質的な発光領域として形成されている。この八角状枠の外側にはバンク層ＢＭＰが形成されており、該八角状枠内は該バンク層ＢＭＰに設けた開孔を示している。換言すれば、該バンク層ＢＭＰの該開口内に発光層を埋設させることによって発光領域を構成している。
【００３８】
上述したゲート信号線ＧＬ、データ信号線ＤＬ、電流供給線ＣＳＬ、スイッチング素子ＳＷ１、ドライブ・トランジスタＤＴ等は前記バンク層ＢＭＰの下層に設けられるようになっている。
【００３９】
なお、各画素において、前記発光領域以外の領域であって比較的広い面積を有する部分に点線枠が描かれているが、これは前記バンク層に開口あるいは凹陥部を設けているものであり、これについては後に詳述する。
【００４０】
図５は、各画素領域において、前記発光領域の部分を含んで描いた断面図である。
同図において基板ＳＵＢがあり、この基板の前記ドライブ・トランジスタＤＴの形成個所にたとえばポリシリコン（ｐ−Ｓｉ）からなる半導体層ＰＳが形成されている。この半導体層ＰＳは該ドライブ・トランジスタＤＴのそれである。
この半導体層ＰＳをも被って第１の絶縁膜ＧＩが形成され、この第１の絶縁膜ＧＩは該ドライブ・トランジスタＤＴのゲート絶縁膜として機能するようになっている。
【００４１】
第１の絶縁膜ＧＩの表面であって、前記半導体層ＰＳのほぼ中央を横切るようにして該ドライブ・トランジスタＤＴのゲート電極ＧＴが形成されている。なお、該ドライブ・トランジスタＤＴの製造において、前記ゲート電極ＧＴの形成後は、このゲート電極ＧＴをマスクとして前記半導体層ＰＳに不純物をドープし、そのドープされた個所に該ドライブ・トランジスタＤＴのソース領域およびドレイン領域を形成するようになっている。
【００４２】
また、前記ゲート電極ＧＴをも被って第２の絶縁膜ＩＮが形成されている。この第２の絶縁膜ＩＮの表面には、該第２の絶縁膜ＩＮおよび第１の絶縁膜ＧＩを貫通するスルーホールを通してたとえばソース電極ＳＴが引き出されるようになっている。このソース電ＳＴ極は発光素子ＬＥＤの一方の電極に接続されるべく電極だからである。
【００４３】
前記ソース電極ＳＴをも被って第３の絶縁膜ＰＡＳ１、さらに第４の絶縁膜ＰＡＳ２が形成されている。これら絶縁膜は一層であってもよいが、図示しない他の回路における異なる層で形成される各導電層の絶縁を図るためにこのような構成となっている。
【００４４】
第４の絶縁膜ＰＡＳ２の上面にはたとえばＩＴＯ等の透光性の導電膜ＩＴＯが形成され、この導電膜ＩＴＯは第４の絶縁膜ＰＡＳ２および第３の絶縁膜ＰＡＳ１を貫通して形成されるスルーホールを通して前記ソース電極ＳＴと接続されているとともに、実質的発光領域にまで及んで延在されて形成されている。
【００４５】
前記導電膜ＩＴＯ上にたとえば樹脂膜からなるバンク層ＢＭＰが形成されている。このバンク層ＢＭＰは発光領域に相当する部分（前記実質的発光領域に相当）に開口が形成され、この開口からは前記導電膜ＩＴＯが露出されるようになっている。
【００４６】
そして、バンク層ＢＭＰを被って発光素子ＬＥＤが形成されている。同図では、前記発光素子ＬＥＤはバンク層ＢＭＰの開口部のみならず表面にも形成されているが、少なくとも前記開口部に形成されていることが必要となる。バンク層ＢＮＰの開口部が実質的な発光領域となるからである。
【００４７】
同図に示す発光素子ＬＥＤの上面に該発光層の他の電極となる導電膜ＣＴＤが形成されている。この導電膜ＣＴＤは隣接する他の画素領域にも一体に形成され、各画素領域における対応する導電層と共通に形成されている。すなわち、各画素領域に形成した前記各導電膜ＩＴＯが発光素子ＬＥＤの陽極として機能するのに対し、各画素領域に共通に形成した前記導電膜ＣＴＤは陰極として機能するようになっている。
【００４８】
ここで、前記バンク層ＢＭＰは、図１の平面図に示したように、各画素領域における発光領域に開口部が設けられ、当該画素の発光領域はｙ方向に隣接する他の画素の発光領域と比較的大きな距離で離間されている。これら各発光領域の間の部分は画素領域内に配置させなければならない回路部品が集積されて形成される部分となっているからである。該回路部品としては、図３の等価回路に示したスイッチング素子ＳＷ１、容量素子Ｃ、ドライブ・トランジスタＤＴである。
【００４９】
そして、この部分は従来においてバンク層ＢＭＰによって被われていたものであるが、この実施例では、その部分に開口部あるいは凹陥部を設けるように構成されている（なお、図５では図示されていない）。この場合、バンク層ＢＭＰの発光領域における開口部、それ以外の領域における開口部あるいは凹陥部ＯＰＮは互いに接続されることなく別個の領域に形成されている。発光領域における開口部はその側壁面の輪郭を確保せねばならないからである。
このため、発光領域以外の領域における前記開口部あるいは凹陥部ＯＰＮはたとえばｘ方向に隣接するもの同士で互いに接続されていてもよい。
【００５０】
このようにバンク層ＢＭＰに前記開口部あるいは凹陥部ＯＰＮを形成した理由は、比較的膜厚を厚く形成しなければならないバンク層ＢＭＰにおいて、その製造時における焼成の際に形状が崩れるのを防止するためである。
【００５１】
すなわち、従来のバンク層ＢＭＰは、図４（ａ）に示した平面構成となっており、その製造時における焼成の際に、図４（ａ）のｂ−ｂ線における断面図である図４（ｂ）に示すように、ｘ方向に隣接する画素領域を画するバンク層ＢＭＰの部分において、その高さが低くなってしまっていた。このことは、バンク層ＢＭＰをも被って形成する導電膜ＣＴＤである発光素子ＬＥＤの他方の電極（陰極）に断線を生じる原因となる。
【００５２】
上述したようなバンク層ＢＭＰの形状の崩れは、図中ｙ方向に隣接する発光領域の開口部の間の領域に相当するバンク層ＢＭＰの材料の塊が焼成の際に応力を発生させるからだと考えられる。このため、上述したように、該領域に開口部あるいは凹陥部ＯＰＮを形成することにより、焼成の際に発生する応力の緩和を図らんとしたものである。
【００５３】
なお、バンク層ＢＭＰの発光領域以外の領域に開口部ＯＰＮを形成した場合、その開口部ＯＰＮから該画素を駆動させるための駆動回路の一部が露出される場合がある。この場合、露出された駆動回路を絶縁膜で被覆することが望ましい。その上層にたとえば導電膜ＣＴＤを形成した場合に電気的ショートが発生するからである。このことから、バンク層ＢＭＰの発光領域以外の領域に凹陥部ＯＰＮを形成する場合には、その底部が前記絶縁膜の機能を有し、特に絶縁膜を設ける必要なないという効果を奏する。
【００５４】
図６（ａ）は、本発明による有機ＥＬ表示装置の他の実施例を示す平面図で、バンク層ＢＭＰの上面に形成された導電膜ＣＴＤは該バンク層ＢＭＰの端辺の側面にまで及び、該バンク層ＢＭＰの下層に形成されかつ該端辺から露出された配線層ＣＮＬに電気的に接続されていることを示している。また、図６（ｂ）は、バンク層ＢＭＰの前記端面における平面図であって、前記バンク層ＢＭＰの上面に形成される導電膜ＣＴＤと該バンク層ＢＭＰの下層に形成される配線層ＣＮＬとの接続部を詳細に示した図である。
【００５５】
ここで、バンク層ＢＭＰの前記端辺には、その辺の方向に沿って複数の切欠きＣＵＴが形成され、これら各切欠きＣＵＴの形状は、それぞれ三角形状となっている。そして、三角形からなる各切欠きＣＵＴの一辺は前記端辺にほぼ平行となるように形成されているが、該一辺に対する頂角の部分は隣接する他の切欠きに対して異なる方向に指向している。
【００５６】
これにより、バンク層ＢＭＰの上層の導電膜ＣＴＤはこの切欠きＣＵＴにおいてもバンク層ＢＭＰの下層の配線層ＣＮＬと接続がなされるようになる。このことはバンク層ＢＭＰの上層の導電膜ＣＴＤとバンク層ＢＭＰの下層の配線層ＣＮＬとの接続部が多くなり、接続の信頼性を向上させることができる。
【００５７】
また、バンク層ＢＭＰの上層の導電膜ＣＴＤは、その導電材料を定位置に配置させた蒸着・スパッタリング等によって形成するのが通常であり、この場合において、該導電材料の飛散方向による接続の不均一性を解消することができるようになる。
【００５８】
すなわち、定位置に配置される導電材料の飛散方向は基板ＳＵＢ上のある個所においてほぼ一定となる場合があり、この場合において、該導電材料は前記三角形の切欠きＣＵＴの部分のうち少なくとも一辺に集中して堆積するようになり、バンク層ＢＭＰの下層の配線層ＣＮＬとの接続が確保されるようになる。換言すれば、基板ＳＵＢ上のある個所において導電材料の飛散方向が３方向のうちのいずれであっても、三角形の切欠きＣＵＴの部分においてそのいずれかの一辺に集中して導電材料が堆積することができ、信頼性のある接続ができるようになる。
このことから、前記切欠きＣＵＴの形状は必ずしも三角形である必要はなく、複数の方向に指向する各辺から構成される形状であってもよく、たとえば円形であってもよい。
【００５９】
図７は、やはりバンク層ＢＭＰの上層の導電膜ＣＴＤと該バンク層ＢＭＰの下層の配線層ＣＮＬとの接続の他の実施例を示すもので、該接続個所はバンク層ＢＭＰの各辺に囲まれる内部に形成され、この場合の形成個所には該バンク層ＢＭＰに複数のスルーホールＴＨが形成され、そのスルーホールＴＨの形状が三角形となっていることにある。
【００６０】
このような場合であっても、上述したと同様、基板ＳＵＢ上のある個所において導電材料の飛散方向が３方向のうちのいずれであっても、三角形のスルーホールＴＨの部分においてそのいずれかの一辺に集中して導電材料が堆積することができ、信頼性のある接続ができるようになる。
このことから、上述したと同様、スルーホールＴＨの形状は三角形に限定されることはなく、複数の方向に指向する各辺から構成される形状であってもよい。
【００６１】
上述した実施例は、一画素当りに２つのトランジスタを備える構成のものに適用させたものであるが、図８に示すように４つのトランジスタを備える構成のものにも適用できることはもちろんである。画素を駆動させる駆動回路の構成が若干複雑となるだけで、それ以外の事情は同じだからである。
【００６２】
図８（ａ）は有機ＥＬ表示装置の一画素とその近傍の個所を示す平面図である。該一画素は、その図中上側において当該画素を選択駆動するゲート信号線ＧＬによって画され、左側において当該画素に映像信号を供給するデータ信号線ＤＬによって画され、右側において当該画素に電流を供給する電流供給線ＰＬによって画され、下側において当該画素と隣接する他の画素を選択駆動するゲート信号線ＧＬによって画されている。
【００６３】
この一画素の領域は図中上側と下側とに区分され、下側の領域には有機ＥＬ層からなる発光層が形成され、上側の領域には前記映像信号対応した電流を形成するための駆動回路が形成されている。
【００６４】
発光層が形成された前記領域には、基板側からたとえば透光性の導電層からなる一方の電極（図中ＩＴＯで示す）、発光層、他方の電極が順次積層されている。前記発光層は前記一方の電極の上層に形成されたバンク層の開口部（図中ＢＭＰ，ＯＰＮ）に埋設されて形成され、この部分が実質的に発光部として構成される。また、前記他方の電極は前記バンク層の上面をも被って各画素に共通に形成されている。
【００６５】
前記一方の電極を陽極、他方の電極を陰極として、その間の発光層に電流が流れることによって、該発光層は電流に応じた強度で発光がなされるようになっている。なお、前記バンク層は当該画素からの発光を隣接する画素内に伝達されるのを回避するため、あるいは、製造の工程において当初流動性をもつ発光層を所定の輪郭を有するように形成するために設けられている。
【００６６】
前記回路に形成された前記領域には、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、スイッチング素子ＳＷ２をオン・オフするコントロール信号線ＣＬ１、スイッチング素子ＳＷ３をオン・オフするコントロール信号線ＣＬ２、ドライブ・トランジスタＤＴ、容量素子Ｃ１−ＣＳｉ、ＣＳｉ−Ｃ２が形成されている。
【００６７】
この回路は、ゲート信号線ＧＬからの走査信号によって、データ信号線ＤＬから映像信号を取り込み、この映像信号の強弱（電圧）に応じて、電流供給線ＰＬからの電流を前記発光層が形成された領域の一方の電極に供給するようになっている。
【００６８】
ここで、前記スイッチング素子ＳＷ２、ＳＷ３、および容量素子Ｃｓｉ−Ｃ２は、ドライブ・トランジスタＤＴの閾値電圧が各画素毎にばらつきがある場合において、そのばらつき補正をするために設けられている。
【００６９】
図８（ｂ）は前記一画素における等価回路を示し、図８（ａ）における幾何学的配置にほぼ対応させて描いている。
ゲート信号線ＧＬからの走査信号によって、スイッチング素子ＳＷ１がオンし、データ信号線ＤＬからの映像信号が該スイッチング素子ＳＷ１を介して容量素子Ｃ１−ＣＳｉの一方の電極Ｃ１に供給される。このとき、該容量素子Ｃ１−ＣＳｉの他方の電極はフローティング状態となっている。
【００７０】
なお、容量素子Ｃ１−ＣＳｉは、その他方の電極と導電位となるゲート電極を有するドライブ・トランジスタＤＴのゲート電位を所定の期間に亘り所望の値に維持させる機能を有する。
【００７１】
このような状態で、まず、コントロール信号線ＣＬ１を通して伝送された制御信号がスイッチング素子ＳＷ２をターン・オンさせる。このとき、ドライブ・トランジスタＤＴはターン・オンされないものの、そのノードＣＨ２側はフローティング状態から有機ＥＬ素子ＬＥＤを通して基準電位に接続され、その電位は所定の値に上がる。
【００７２】
次にコントロール信号線ＣＬ２を通して伝送された制御信号が、これに対応するスイッチング素子ＳＷ３をターン・オンさせる。これにより、フローティング状態にあった容量素子ＣＳｉ−Ｃ２の一方の電極ＣＳｉは、スイッチング素子ＳＷ３を通してドライブ・トランジスタＤＴのノードＣＨ２側と接続され、その電位は上記所定の値に上がる。このとき、ドライブ・トランジスタＤＴのゲート電位（ノードＣＨ１の電位）はその出力側（ノードＣＨ２）と同じため、ドライブ・トランジスタＤＴのチャネル層は電荷の流れを遮断する。
【００７３】
電流供給線ＰＬには、データ信号線ＤＬで伝送される映像信号に関係なく所定の電流が流れるため、その電位も概ね一定である。したがって、２つのスイッチング素子ＳＷ２、ＳＷ３を順次ターン・オンする（それぞれのチャネル層を順次導通状態にする）ことにより、いずれの画素の容量素子ＣＳｉ−Ｃ２にも概ね同じ量の電荷が蓄えられる。
【００７４】
この状態で、スイッチング素子ＳＷ３のチャネル層を閉ざし、次にスイッチング素子ＳＷ１がターン・オンされると、容量素子Ｃ１−ＣＳｉの一方の電極Ｃ１に印加される電圧（映像信号）に応じて、容量素子Ｃ１−ＣＳｉの容量も変り、これに応じてノードＣＨ１の電位（ドライブ・トランジスタＤＴのゲート電位）とその出力側（ノードＣＨ２側）の電位との間に差が生じる。
【００７５】
この電位差により、ドライブ・トランジスタＤＴをターン・オンし、またターン・オンされたチャネルに流れる電荷量を制御して有機ＥＬ素子ＬＥＤを所望の輝度で光らせる。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【００７６】
【図１】本発明による有機ＥＬ表示装置に設けられるバンク層の一実施例を示す平面図である。
【図２】本発明による有機ＥＬ表示装置の全体の構成の一実施例を示す平面図である。
【図３】本発明による有機ＥＬ表示装置の画素の一実施例を示す等価回路図である。
【図４】従来における有機ＥＬ表示装置の不都合を示した説明図である。
【図５】本発明による有機ＥＬ表示装置の画素の一実施例を示す断面図である。
【図６】本発明による有機ＥＬ表示装置の画素の他の実施例を示す断面図である。
【図７】本発明による有機ＥＬ表示装置の画素の他の実施例を示す断面図である。
【図８】本発明による有機ＥＬ表示装置の画素の他の実施例を示す構成図である。
【符号の説明】
【００７７】
ＳＵＢ…基板
ＧＬ…ゲート信号線
ＤＬ…データ信号線
ＣＳＬ…電流供給線
ＢＭＰ……バンク層
ＬＥＤ…発光素子
ＩＴＯ…導電膜（陽極）
ＣＴＤ…導電膜（陰極）
Ｃ…容量素子
ＣＵＴ…切欠き
ＯＰＮ…開口部あるいは凹陥部
ＤＴ…ドライバ・トランジスタ
【技術分野】
【０００１】
本発明は有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ表示装置は、基板上の表示部内にマトリクス状に配置された多数の画素が形成され、これら各画素は該基板側から少なくとも一方の電極、発光層、他方の電極の積層体が設けられ、該電極を介して発光層に電流を流すことにより、該発光層を発光させるようにしている。
【０００３】
この発光層からの光は前記各電極のうち少なくとも一方の電極を通してなされ、このため該一方の電極はたとえばITO (Indium Tin Oxide)等の透光性の導電層から構成される（特許文献１参照）。
【０００４】
そして、前記特許文献には開示されていないが、該発光層は、その製造時において流動性を有することから、それを定位置に精度よく形成するため、該基板上に予めバンク（堰）層を形成し、その開口部に該発光層を埋設するようにして形成するようにしたものが知られている。また、この場合のバンク層は隣接する他の画素領域内に発光層からの光が漏洩するのを防止する機能をも有する。
ここで、このような機能を有するバンク層はその層厚が通常数μｍで形成される。
【０００５】
【特許文献１】特開２００１−５６６５０号公報
【特許文献２】特開２００２−７５６３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、このように構成される有機ＥＬ表示装置は、前記バンク層であって、各画素領域に形成する開口とそれに隣接する他の画素領域の開口との間の部分が崩れてしまい、他の部分よりも高さが低くなってしまうということが指摘された。
【０００７】
このようになった場合、該開口に埋設させる有機ＥＬを挟むようにして積層される各電極のうち一方の電極を該バンク層の上層に各画素領域に及んで形成しなければならないことから、該一方の電極の前記高さの低くなった部分で段切れが生じるという不都合があるからである。
【０００８】
前記バンク層の崩れは、有機材料で構成される前記バンク層を焼成する際に発生し、その焼成によって、比較的大きな面積を占める個所から狭い面積を占める個所を引っ張るような応力が発生し、狭い面積を占める個所における高さが変化してしまうと考えられる。
【０００９】
本発明は、このような事情に基づいてなされたものであり、その目的は、バンク層の崩れを生じさせないようにした有機ＥＬ表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
（１） 本発明による有機ＥＬ表示装置は、たとえば、基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記バンク層は各画素領域において前記発光領域以外の他の領域に開口部あるいは凹陥部が設けられていることを特徴とするものである。
なお、ここで、バンク層は絶縁材料の膜として形成され、たとえば発光層に比べて抵抗値の高い有機材料層として形成される。
【００１１】
（２） 本発明による有機ＥＬ表示装置は、たとえば、前記（１）の構成を前提とし、各画素領域におけるバンク層の前記他の領域の下方に、前記発光層を間にして挟持する各電極のうち他方の電極に電流を供給する駆動回路が配置されていることを特徴とするものである。
【００１２】
（３） 本発明による有機ＥＬ表示装置は、たとえば、前記（２）の構成を前提とし、前記バンク層の発光領域以外の領域に開口部が形成され、これにより露出される前記駆動回路の一部は絶縁膜で被われていることを特徴とするものである。
【００１３】
（４） 本発明による有機ＥＬ表示装置は、たとえば、基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記一方の電極はバンク層の一辺部の側壁にまで及んで形成されて、該バンク層の下層に形成され該一辺部から露出されて形成された配線層と接続され、
前記バンク層の一辺部には、その辺に沿って形成された複数の切欠きを有し、この切欠きは複数の方向に指向する辺を有する形状をなしていることを特徴とするものである。
【００１４】
（５） 本発明による有機ＥＬ表示装置は、たとえば、前記（４）の構成を前提とし、前記切欠きの形状は三角形となっていることを特徴とするものである。
【００１５】
（６） 本発明による有機ＥＬ表示装置は、たとえば、基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記一方の電極はバンク層に形成されたスルーホールを通して該バンク層の下層に形成された配線層に接続され、
前記スルーホールは複数の方向に指向する辺を有する形状をなしていることを特徴とするものである。
【００１６】
（７） 本発明による有機ＥＬ表示装置は、たとえば、前記（５）の構成を前提とし、前記スルーホールは該バンク層の表面に散在されて複数形成されていることを特徴とするものである。
【００１７】
（８） 本発明による有機ＥＬ表示装置は、たとえば、前記（６）、（７）のいずれかの構成を前提とし、前記スルーホールは複数の方向に指向する辺を有する形状、たとえば三角形となっていることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００１８】
前記（１）の構成によれば、層厚の比較的厚いバンク層において、実質的発光領域以外の領域にてバンク層の材料の塊部を除去することになる。このことは該バンク層の焼成の際に該塊部から他の部分に引っ張るような応力を緩和でき、これにより他の部分におけるバンク層の崩れを回避させることができる。
【００１９】
前記（２）の構成によれば、実質的発光領域以外の領域は駆動回路が下層に配置される比較的面積の大きな部分であることから、この領域を有効に利用してバンク層の材料の塊部を除去できることになる。
【００２０】
前記（３）の構成によれば、バンク層の実質的発光領域以外の領域に開口を形成し、この開口から露出される前記駆動回路の一部を絶縁膜で被うことによって、該バンク層の上層に形成する導電膜（発光層の陰極）との電気的ショートを回避することができるようになる。
【００２１】
前記（４）の構成によれば、バンク層の上層に形成される導電膜（発光層の陰極）を該バンク層の下層に形成される配線層との接続を該バンク層の端辺部で信頼性よく行なうことができる。
【００２２】
前記（５）の構成によれば、前記導電膜の形成において蒸着あるいはスパッタを用いる場合にて該導電膜の材料の飛散方向に影響されることなく信頼性ある接続を確保することができる。
【００２３】
前記（６）の構成によれば、バンク層の上層に形成される導電膜（発光層の陰極）を該バンク層の下層に形成される配線層との接続を該バンク層のスルーホールを通して信頼性よく行なうことができる。
【００２４】
前記（７）の構成によれば、あるスルーホールの個所にて接続が充分でない場合にも他のスルーホールの個所にて充分な接続を確保することができる。
【００２５】
前記（８）の構成によれば、前記導電膜の形成において蒸着あるいはスパッタを用いる場合にて該導電膜の材料の飛散方向に影響されることなく信頼性ある接続を確保することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明による有機ＥＬ表示装置の実施例を図面を用いて説明をする。
図２は、本発明による有機ＥＬ表示装置の平面図を示し、対向して配置される各基板のうち一方の基板ＳＵＢにおける他方の基板側の面の構成を示した図である。
【００２７】
まず、基板ＳＵＢの中央の大部分には表示領域ＡＲが形成されている。この表示領域ＡＲの左右両側にはそれぞれ走査信号駆動回路ＧＤＲ−Ｌ、ＧＤＲ−Ｒが配置されている。各走査信号駆動回路ＧＤＲ−ＬとＧＤＲ−Ｒからは該表示領域ＡＲ側にゲート信号線ＧＬが延在されており、走査信号駆動回路ＧＤＲ−Ｌからのゲート信号線ＧＬ−Ｌと走査信号駆動回路ＧＤＲ−Ｒからのゲート信号線ＧＬ−Ｒとは交互に配置されている。
【００２８】
また、表示領域ＡＲの下側には映像信号駆動回路ＤＤＲが配置され、このデータ信号駆動回路ＤＤＲからは該表示領域ＡＲ側にデータ信号線ＤＬが延在されている。さらに、表示領域ＡＲの上側には電流供給母線ＣＳＬＢが配置され、この電流供給母線ＣＳＬＢからは該表示領域ＡＲ側に電流供給線ＣＳＬが延在されている。
【００２９】
該データ信号線ＤＬと電流供給線ＣＳＬは交互に配置され、これにより、これらデータ信号線ＤＬ、電流供給線ＣＳＬ、および前記ゲート信号線ＧＬ−Ｌ、ゲート信号線ＧＬ−Ｒで囲まれた各領域において一つの画素ＰＸの領域を構成するようになっている。
【００３０】
表示領域ＡＲ、走査信号駆動回路ＧＤＲ−Ｌ、ＧＤＲ−Ｒ、映像信号駆動回路ＤＤＲ、電流供給母線ＣＳＬＢを囲むようにしてシール剤ＳＬが形成され、このシール剤ＳＬは前記基板ＳＵＢに対向して配置される他の基板を固着するようになっている。各画素領域の発光層として用いる有機ＥＬは、水蒸気、酸素、あるいは腐食性ガスによって発光特性が劣化することから外気との遮蔽を行なう必要があるからである。
【００３１】
シール剤ＳＬの外側にあって、基板ＳＵＢの下側の表面には複数の端子からなる端子群ＣＮＴが形成され、この端子群ＣＮＴから前記走査信号駆動回路ＧＤＲ−Ｌ、ＧＤＲ−Ｒ、映像信号駆動回路ＤＤＲ、電流供給母線ＣＳＬＢに信号を供給するようになっている。
【００３２】
なお、図中符号ＣＴＨは、上層において各画素に共通に形成される導電層とそれよりも絶縁膜を介して下層に形成される配線層とを接続させるためのコンタクト領域を示している。ここで、前記導電層は表示領域ＡＲの各画素内に形成される発光層の一方の電極となる陰極としての機能を有する。
【００３３】
図３は、前記表示領域ＡＲにおける各画素の等価回路を示す図である。各画素には、ゲート信号線ＧＬからの走査信号によってオンするスイッチング素子ＳＷ１があり、このスイッチング素子ＳＷ１がオンすることによって、データ信号線ＤＬからのデータ信号が該スイッチング素子ＳＷ１を介してドライバ・トランジスタＤＴのゲート電極に供給されることになる。
【００３４】
ここで、該ドライバ・トランジスタＤＴのゲート電極と、前記スイッチング素子ＳＷ１を駆動させるゲート信号線ＧＬと当該画素領域を挟んで配置される他のゲート信号線ＧＬとの間には、容量素子Ｃが接続され、この容量素子Ｃによって、該ドライバ・トランジスタＤＴのゲート電極に供給されるデータ信号は比較的長く蓄積されることになる。
【００３５】
ドライバ・トランジスタＤＴは発光素子ＬＥＤと直列に接続され、これらは電流供給線ＣＳＬとグランドとの間に接続されている。これにより、該ドライバ・トランジスタＤＴの電極へのデータ信号の供給によって、電流供給線ＣＳＬから該ドライバ・トランジスタＤＴおよび発光素子ＬＥＤへと電流が流れるようになっている。これにより発光素子ＬＥＤはそれに流れる電流値に応じた強さの発光がなされるようになる。
【００３６】
図１は、前記基板ＳＵＢ上に形成された表示領域ＡＲ内の画素を示す平面図である。マトリックス状に配置された各画素のうち一つの画素を図中一点鎖線で囲まれた領域で表している。すなわち、この領域は図３の等価回路図で説明したように、隣接する一対のゲート信号線ＧＬ、データ信号線ＤＬ、および電流供給線ＣＳＬによって囲まれた領域に相当する。
【００３７】
これらの画素は、実線で囲まれた八角状枠を実質的な発光領域として形成されている。この八角状枠の外側にはバンク層ＢＭＰが形成されており、該八角状枠内は該バンク層ＢＭＰに設けた開孔を示している。換言すれば、該バンク層ＢＭＰの該開口内に発光層を埋設させることによって発光領域を構成している。
【００３８】
上述したゲート信号線ＧＬ、データ信号線ＤＬ、電流供給線ＣＳＬ、スイッチング素子ＳＷ１、ドライブ・トランジスタＤＴ等は前記バンク層ＢＭＰの下層に設けられるようになっている。
【００３９】
なお、各画素において、前記発光領域以外の領域であって比較的広い面積を有する部分に点線枠が描かれているが、これは前記バンク層に開口あるいは凹陥部を設けているものであり、これについては後に詳述する。
【００４０】
図５は、各画素領域において、前記発光領域の部分を含んで描いた断面図である。
同図において基板ＳＵＢがあり、この基板の前記ドライブ・トランジスタＤＴの形成個所にたとえばポリシリコン（ｐ−Ｓｉ）からなる半導体層ＰＳが形成されている。この半導体層ＰＳは該ドライブ・トランジスタＤＴのそれである。
この半導体層ＰＳをも被って第１の絶縁膜ＧＩが形成され、この第１の絶縁膜ＧＩは該ドライブ・トランジスタＤＴのゲート絶縁膜として機能するようになっている。
【００４１】
第１の絶縁膜ＧＩの表面であって、前記半導体層ＰＳのほぼ中央を横切るようにして該ドライブ・トランジスタＤＴのゲート電極ＧＴが形成されている。なお、該ドライブ・トランジスタＤＴの製造において、前記ゲート電極ＧＴの形成後は、このゲート電極ＧＴをマスクとして前記半導体層ＰＳに不純物をドープし、そのドープされた個所に該ドライブ・トランジスタＤＴのソース領域およびドレイン領域を形成するようになっている。
【００４２】
また、前記ゲート電極ＧＴをも被って第２の絶縁膜ＩＮが形成されている。この第２の絶縁膜ＩＮの表面には、該第２の絶縁膜ＩＮおよび第１の絶縁膜ＧＩを貫通するスルーホールを通してたとえばソース電極ＳＴが引き出されるようになっている。このソース電ＳＴ極は発光素子ＬＥＤの一方の電極に接続されるべく電極だからである。
【００４３】
前記ソース電極ＳＴをも被って第３の絶縁膜ＰＡＳ１、さらに第４の絶縁膜ＰＡＳ２が形成されている。これら絶縁膜は一層であってもよいが、図示しない他の回路における異なる層で形成される各導電層の絶縁を図るためにこのような構成となっている。
【００４４】
第４の絶縁膜ＰＡＳ２の上面にはたとえばＩＴＯ等の透光性の導電膜ＩＴＯが形成され、この導電膜ＩＴＯは第４の絶縁膜ＰＡＳ２および第３の絶縁膜ＰＡＳ１を貫通して形成されるスルーホールを通して前記ソース電極ＳＴと接続されているとともに、実質的発光領域にまで及んで延在されて形成されている。
【００４５】
前記導電膜ＩＴＯ上にたとえば樹脂膜からなるバンク層ＢＭＰが形成されている。このバンク層ＢＭＰは発光領域に相当する部分（前記実質的発光領域に相当）に開口が形成され、この開口からは前記導電膜ＩＴＯが露出されるようになっている。
【００４６】
そして、バンク層ＢＭＰを被って発光素子ＬＥＤが形成されている。同図では、前記発光素子ＬＥＤはバンク層ＢＭＰの開口部のみならず表面にも形成されているが、少なくとも前記開口部に形成されていることが必要となる。バンク層ＢＮＰの開口部が実質的な発光領域となるからである。
【００４７】
同図に示す発光素子ＬＥＤの上面に該発光層の他の電極となる導電膜ＣＴＤが形成されている。この導電膜ＣＴＤは隣接する他の画素領域にも一体に形成され、各画素領域における対応する導電層と共通に形成されている。すなわち、各画素領域に形成した前記各導電膜ＩＴＯが発光素子ＬＥＤの陽極として機能するのに対し、各画素領域に共通に形成した前記導電膜ＣＴＤは陰極として機能するようになっている。
【００４８】
ここで、前記バンク層ＢＭＰは、図１の平面図に示したように、各画素領域における発光領域に開口部が設けられ、当該画素の発光領域はｙ方向に隣接する他の画素の発光領域と比較的大きな距離で離間されている。これら各発光領域の間の部分は画素領域内に配置させなければならない回路部品が集積されて形成される部分となっているからである。該回路部品としては、図３の等価回路に示したスイッチング素子ＳＷ１、容量素子Ｃ、ドライブ・トランジスタＤＴである。
【００４９】
そして、この部分は従来においてバンク層ＢＭＰによって被われていたものであるが、この実施例では、その部分に開口部あるいは凹陥部を設けるように構成されている（なお、図５では図示されていない）。この場合、バンク層ＢＭＰの発光領域における開口部、それ以外の領域における開口部あるいは凹陥部ＯＰＮは互いに接続されることなく別個の領域に形成されている。発光領域における開口部はその側壁面の輪郭を確保せねばならないからである。
このため、発光領域以外の領域における前記開口部あるいは凹陥部ＯＰＮはたとえばｘ方向に隣接するもの同士で互いに接続されていてもよい。
【００５０】
このようにバンク層ＢＭＰに前記開口部あるいは凹陥部ＯＰＮを形成した理由は、比較的膜厚を厚く形成しなければならないバンク層ＢＭＰにおいて、その製造時における焼成の際に形状が崩れるのを防止するためである。
【００５１】
すなわち、従来のバンク層ＢＭＰは、図４（ａ）に示した平面構成となっており、その製造時における焼成の際に、図４（ａ）のｂ−ｂ線における断面図である図４（ｂ）に示すように、ｘ方向に隣接する画素領域を画するバンク層ＢＭＰの部分において、その高さが低くなってしまっていた。このことは、バンク層ＢＭＰをも被って形成する導電膜ＣＴＤである発光素子ＬＥＤの他方の電極（陰極）に断線を生じる原因となる。
【００５２】
上述したようなバンク層ＢＭＰの形状の崩れは、図中ｙ方向に隣接する発光領域の開口部の間の領域に相当するバンク層ＢＭＰの材料の塊が焼成の際に応力を発生させるからだと考えられる。このため、上述したように、該領域に開口部あるいは凹陥部ＯＰＮを形成することにより、焼成の際に発生する応力の緩和を図らんとしたものである。
【００５３】
なお、バンク層ＢＭＰの発光領域以外の領域に開口部ＯＰＮを形成した場合、その開口部ＯＰＮから該画素を駆動させるための駆動回路の一部が露出される場合がある。この場合、露出された駆動回路を絶縁膜で被覆することが望ましい。その上層にたとえば導電膜ＣＴＤを形成した場合に電気的ショートが発生するからである。このことから、バンク層ＢＭＰの発光領域以外の領域に凹陥部ＯＰＮを形成する場合には、その底部が前記絶縁膜の機能を有し、特に絶縁膜を設ける必要なないという効果を奏する。
【００５４】
図６（ａ）は、本発明による有機ＥＬ表示装置の他の実施例を示す平面図で、バンク層ＢＭＰの上面に形成された導電膜ＣＴＤは該バンク層ＢＭＰの端辺の側面にまで及び、該バンク層ＢＭＰの下層に形成されかつ該端辺から露出された配線層ＣＮＬに電気的に接続されていることを示している。また、図６（ｂ）は、バンク層ＢＭＰの前記端面における平面図であって、前記バンク層ＢＭＰの上面に形成される導電膜ＣＴＤと該バンク層ＢＭＰの下層に形成される配線層ＣＮＬとの接続部を詳細に示した図である。
【００５５】
ここで、バンク層ＢＭＰの前記端辺には、その辺の方向に沿って複数の切欠きＣＵＴが形成され、これら各切欠きＣＵＴの形状は、それぞれ三角形状となっている。そして、三角形からなる各切欠きＣＵＴの一辺は前記端辺にほぼ平行となるように形成されているが、該一辺に対する頂角の部分は隣接する他の切欠きに対して異なる方向に指向している。
【００５６】
これにより、バンク層ＢＭＰの上層の導電膜ＣＴＤはこの切欠きＣＵＴにおいてもバンク層ＢＭＰの下層の配線層ＣＮＬと接続がなされるようになる。このことはバンク層ＢＭＰの上層の導電膜ＣＴＤとバンク層ＢＭＰの下層の配線層ＣＮＬとの接続部が多くなり、接続の信頼性を向上させることができる。
【００５７】
また、バンク層ＢＭＰの上層の導電膜ＣＴＤは、その導電材料を定位置に配置させた蒸着・スパッタリング等によって形成するのが通常であり、この場合において、該導電材料の飛散方向による接続の不均一性を解消することができるようになる。
【００５８】
すなわち、定位置に配置される導電材料の飛散方向は基板ＳＵＢ上のある個所においてほぼ一定となる場合があり、この場合において、該導電材料は前記三角形の切欠きＣＵＴの部分のうち少なくとも一辺に集中して堆積するようになり、バンク層ＢＭＰの下層の配線層ＣＮＬとの接続が確保されるようになる。換言すれば、基板ＳＵＢ上のある個所において導電材料の飛散方向が３方向のうちのいずれであっても、三角形の切欠きＣＵＴの部分においてそのいずれかの一辺に集中して導電材料が堆積することができ、信頼性のある接続ができるようになる。
このことから、前記切欠きＣＵＴの形状は必ずしも三角形である必要はなく、複数の方向に指向する各辺から構成される形状であってもよく、たとえば円形であってもよい。
【００５９】
図７は、やはりバンク層ＢＭＰの上層の導電膜ＣＴＤと該バンク層ＢＭＰの下層の配線層ＣＮＬとの接続の他の実施例を示すもので、該接続個所はバンク層ＢＭＰの各辺に囲まれる内部に形成され、この場合の形成個所には該バンク層ＢＭＰに複数のスルーホールＴＨが形成され、そのスルーホールＴＨの形状が三角形となっていることにある。
【００６０】
このような場合であっても、上述したと同様、基板ＳＵＢ上のある個所において導電材料の飛散方向が３方向のうちのいずれであっても、三角形のスルーホールＴＨの部分においてそのいずれかの一辺に集中して導電材料が堆積することができ、信頼性のある接続ができるようになる。
このことから、上述したと同様、スルーホールＴＨの形状は三角形に限定されることはなく、複数の方向に指向する各辺から構成される形状であってもよい。
【００６１】
上述した実施例は、一画素当りに２つのトランジスタを備える構成のものに適用させたものであるが、図８に示すように４つのトランジスタを備える構成のものにも適用できることはもちろんである。画素を駆動させる駆動回路の構成が若干複雑となるだけで、それ以外の事情は同じだからである。
【００６２】
図８（ａ）は有機ＥＬ表示装置の一画素とその近傍の個所を示す平面図である。該一画素は、その図中上側において当該画素を選択駆動するゲート信号線ＧＬによって画され、左側において当該画素に映像信号を供給するデータ信号線ＤＬによって画され、右側において当該画素に電流を供給する電流供給線ＰＬによって画され、下側において当該画素と隣接する他の画素を選択駆動するゲート信号線ＧＬによって画されている。
【００６３】
この一画素の領域は図中上側と下側とに区分され、下側の領域には有機ＥＬ層からなる発光層が形成され、上側の領域には前記映像信号対応した電流を形成するための駆動回路が形成されている。
【００６４】
発光層が形成された前記領域には、基板側からたとえば透光性の導電層からなる一方の電極（図中ＩＴＯで示す）、発光層、他方の電極が順次積層されている。前記発光層は前記一方の電極の上層に形成されたバンク層の開口部（図中ＢＭＰ，ＯＰＮ）に埋設されて形成され、この部分が実質的に発光部として構成される。また、前記他方の電極は前記バンク層の上面をも被って各画素に共通に形成されている。
【００６５】
前記一方の電極を陽極、他方の電極を陰極として、その間の発光層に電流が流れることによって、該発光層は電流に応じた強度で発光がなされるようになっている。なお、前記バンク層は当該画素からの発光を隣接する画素内に伝達されるのを回避するため、あるいは、製造の工程において当初流動性をもつ発光層を所定の輪郭を有するように形成するために設けられている。
【００６６】
前記回路に形成された前記領域には、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、スイッチング素子ＳＷ２をオン・オフするコントロール信号線ＣＬ１、スイッチング素子ＳＷ３をオン・オフするコントロール信号線ＣＬ２、ドライブ・トランジスタＤＴ、容量素子Ｃ１−ＣＳｉ、ＣＳｉ−Ｃ２が形成されている。
【００６７】
この回路は、ゲート信号線ＧＬからの走査信号によって、データ信号線ＤＬから映像信号を取り込み、この映像信号の強弱（電圧）に応じて、電流供給線ＰＬからの電流を前記発光層が形成された領域の一方の電極に供給するようになっている。
【００６８】
ここで、前記スイッチング素子ＳＷ２、ＳＷ３、および容量素子Ｃｓｉ−Ｃ２は、ドライブ・トランジスタＤＴの閾値電圧が各画素毎にばらつきがある場合において、そのばらつき補正をするために設けられている。
【００６９】
図８（ｂ）は前記一画素における等価回路を示し、図８（ａ）における幾何学的配置にほぼ対応させて描いている。
ゲート信号線ＧＬからの走査信号によって、スイッチング素子ＳＷ１がオンし、データ信号線ＤＬからの映像信号が該スイッチング素子ＳＷ１を介して容量素子Ｃ１−ＣＳｉの一方の電極Ｃ１に供給される。このとき、該容量素子Ｃ１−ＣＳｉの他方の電極はフローティング状態となっている。
【００７０】
なお、容量素子Ｃ１−ＣＳｉは、その他方の電極と導電位となるゲート電極を有するドライブ・トランジスタＤＴのゲート電位を所定の期間に亘り所望の値に維持させる機能を有する。
【００７１】
このような状態で、まず、コントロール信号線ＣＬ１を通して伝送された制御信号がスイッチング素子ＳＷ２をターン・オンさせる。このとき、ドライブ・トランジスタＤＴはターン・オンされないものの、そのノードＣＨ２側はフローティング状態から有機ＥＬ素子ＬＥＤを通して基準電位に接続され、その電位は所定の値に上がる。
【００７２】
次にコントロール信号線ＣＬ２を通して伝送された制御信号が、これに対応するスイッチング素子ＳＷ３をターン・オンさせる。これにより、フローティング状態にあった容量素子ＣＳｉ−Ｃ２の一方の電極ＣＳｉは、スイッチング素子ＳＷ３を通してドライブ・トランジスタＤＴのノードＣＨ２側と接続され、その電位は上記所定の値に上がる。このとき、ドライブ・トランジスタＤＴのゲート電位（ノードＣＨ１の電位）はその出力側（ノードＣＨ２）と同じため、ドライブ・トランジスタＤＴのチャネル層は電荷の流れを遮断する。
【００７３】
電流供給線ＰＬには、データ信号線ＤＬで伝送される映像信号に関係なく所定の電流が流れるため、その電位も概ね一定である。したがって、２つのスイッチング素子ＳＷ２、ＳＷ３を順次ターン・オンする（それぞれのチャネル層を順次導通状態にする）ことにより、いずれの画素の容量素子ＣＳｉ−Ｃ２にも概ね同じ量の電荷が蓄えられる。
【００７４】
この状態で、スイッチング素子ＳＷ３のチャネル層を閉ざし、次にスイッチング素子ＳＷ１がターン・オンされると、容量素子Ｃ１−ＣＳｉの一方の電極Ｃ１に印加される電圧（映像信号）に応じて、容量素子Ｃ１−ＣＳｉの容量も変り、これに応じてノードＣＨ１の電位（ドライブ・トランジスタＤＴのゲート電位）とその出力側（ノードＣＨ２側）の電位との間に差が生じる。
【００７５】
この電位差により、ドライブ・トランジスタＤＴをターン・オンし、またターン・オンされたチャネルに流れる電荷量を制御して有機ＥＬ素子ＬＥＤを所望の輝度で光らせる。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【００７６】
【図１】本発明による有機ＥＬ表示装置に設けられるバンク層の一実施例を示す平面図である。
【図２】本発明による有機ＥＬ表示装置の全体の構成の一実施例を示す平面図である。
【図３】本発明による有機ＥＬ表示装置の画素の一実施例を示す等価回路図である。
【図４】従来における有機ＥＬ表示装置の不都合を示した説明図である。
【図５】本発明による有機ＥＬ表示装置の画素の一実施例を示す断面図である。
【図６】本発明による有機ＥＬ表示装置の画素の他の実施例を示す断面図である。
【図７】本発明による有機ＥＬ表示装置の画素の他の実施例を示す断面図である。
【図８】本発明による有機ＥＬ表示装置の画素の他の実施例を示す構成図である。
【符号の説明】
【００７７】
ＳＵＢ…基板
ＧＬ…ゲート信号線
ＤＬ…データ信号線
ＣＳＬ…電流供給線
ＢＭＰ……バンク層
ＬＥＤ…発光素子
ＩＴＯ…導電膜（陽極）
ＣＴＤ…導電膜（陰極）
Ｃ…容量素子
ＣＵＴ…切欠き
ＯＰＮ…開口部あるいは凹陥部
ＤＴ…ドライバ・トランジスタ
【特許請求の範囲】
【請求項１】
基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記一方の電極はバンク層の一辺部の側壁にまで及んで形成されて、該バンク層の下層に形成され該一辺部から露出されて形成された配線層と接続され、
前記バンク層の一辺部には、その辺に沿って形成された複数の切欠きを有し、この切欠きは複数の方向に指向する辺を有する形状をなしていることを特徴とする有機ＥＬ表示装置。
【請求項２】
前記切欠きの形状は三角形となっていることを特徴とする請求項１に記載の有機ＥＬ表示装置。
【請求項３】
基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記一方の電極はバンク層に形成されたスルーホールを通して該バンク層の下層に形成された配線層に接続され、
前記スルーホールは複数の方向に指向する辺を有する形状をなしていることを特徴とする有機ＥＬ表示装置。
【請求項４】
前記スルーホールは該バンク層の表面に散在されて複数形成されていることを特徴とする請求項３に記載の有機ＥＬ表示装置。
【請求項５】
前記スルーホールの形状は三角形となっていることを特徴とする請求項３、４のいずれかに記載の有機ＥＬ表示装置。
【請求項６】
終端に切り欠きを備えたバンク層と、該バンク層の上方及び下方に形成された第１及び第２の導体とを基板上に備え、
前記第１の導体と第２の導体とが前記切り欠きを介して接続されていることを特徴とする有機ＥＬ表示装置。
【請求項１】
基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記一方の電極はバンク層の一辺部の側壁にまで及んで形成されて、該バンク層の下層に形成され該一辺部から露出されて形成された配線層と接続され、
前記バンク層の一辺部には、その辺に沿って形成された複数の切欠きを有し、この切欠きは複数の方向に指向する辺を有する形状をなしていることを特徴とする有機ＥＬ表示装置。
【請求項２】
前記切欠きの形状は三角形となっていることを特徴とする請求項１に記載の有機ＥＬ表示装置。
【請求項３】
基板上のマトリックス状に配置される各画素領域に亘ってバンク層が形成され、
このバンク層は、各画素領域の一部に形成される発光領域に相当する領域に開口部が設けられ、少なくとも該開口部に埋設された発光層を間にして挟持する各電極のうち一方の電極が前記バンク層の上層に各画素領域に及んで形成されているものであって、
前記一方の電極はバンク層に形成されたスルーホールを通して該バンク層の下層に形成された配線層に接続され、
前記スルーホールは複数の方向に指向する辺を有する形状をなしていることを特徴とする有機ＥＬ表示装置。
【請求項４】
前記スルーホールは該バンク層の表面に散在されて複数形成されていることを特徴とする請求項３に記載の有機ＥＬ表示装置。
【請求項５】
前記スルーホールの形状は三角形となっていることを特徴とする請求項３、４のいずれかに記載の有機ＥＬ表示装置。
【請求項６】
終端に切り欠きを備えたバンク層と、該バンク層の上方及び下方に形成された第１及び第２の導体とを基板上に備え、
前記第１の導体と第２の導体とが前記切り欠きを介して接続されていることを特徴とする有機ＥＬ表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−２１８４２８（Ｐ２００８−２１８４２８Ａ）
【公開日】平成２０年９月１８日（２００８．９．１８）
【国際特許分類】
【出願番号】特願２００８−１１６９８４（Ｐ２００８−１１６９８４）
【出願日】平成２０年４月２８日（２００８．４．２８）
【分割の表示】特願２００３−２９１４６２（Ｐ２００３−２９１４６２）の分割
【原出願日】平成１５年８月１１日（２００３．８．１１）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
【公開日】平成２０年９月１８日（２００８．９．１８）
【国際特許分類】
【出願日】平成２０年４月２８日（２００８．４．２８）
【分割の表示】特願２００３−２９１４６２（Ｐ２００３−２９１４６２）の分割
【原出願日】平成１５年８月１１日（２００３．８．１１）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
[ Back to top ]