歪み低減装置および電圧印加装置
【課題】電流波形の歪みを低減する。
【解決手段】接触端子を介して外部の給電端子へ電圧を印加する電圧印加装置1に設けられた給電プローブユニット130は、一端がスプリングプローブ141と接続されており、他端から入力された電圧をスプリングプローブ141へ伝送する接続電線133を有する。また、接続電線133の周囲を覆い、接続電線133の伸延方向における一端および他端それぞれとブスバー150とが接続されている電磁シールド部材132とを有する。
【解決手段】接触端子を介して外部の給電端子へ電圧を印加する電圧印加装置1に設けられた給電プローブユニット130は、一端がスプリングプローブ141と接続されており、他端から入力された電圧をスプリングプローブ141へ伝送する接続電線133を有する。また、接続電線133の周囲を覆い、接続電線133の伸延方向における一端および他端それぞれとブスバー150とが接続されている電磁シールド部材132とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、歪み低減装置および電圧印加装置に関する。
【背景技術】
【0002】
FED(電界放出ディスプレイ)では冷陰極型の電子放出素子が用いられる。そのうちの1つである表面伝導型電子放出素子の構造、製造方法の一例が特許文献1に開示されている。
【0003】
表面伝導型電子放出素子では、図15(b)に示す断面図のように、導電性膜330の一部に間隙が設けられ、当該間隙の近傍に炭素を主成分とする膜350が形成されている。間隙340は、1対の素子電極320の間に電圧を印加して導電性膜330に電流を流す処理によって形成される。
【0004】
また、膜350は、「活性化処理」によって形成される。つまり、「フォーミング処理」を施した電子放出素子300を炭素含有ガスを含む雰囲気中に設置して、素子電極320の間に電圧パルスを繰り返し印加することで、導電性膜330に電流を流す処理によって形成される。
【0005】
しかしながら、上述のフォーミング処理や活性化処理を、電子放出素子300がM行×N列のマトリクス状に配置された図16に示した電子源基板400の製造方法に単純に適用した場合、すべての電子放出素子300に対する活性化処理を完了するまでに非常に長い時間が必要となってしまうという問題点がある。
【0006】
また、活性化処理を行う時間が長くなるに伴って、電子放出素子300の周囲の炭素含有ガスの量も変化してしまう。このように炭素含有ガスの量が変化する状況下で電子放出素子300の活性化処理を行った場合、活性化処理によって形成される膜350が不均一となってしまう。そのため、電子放出素子300それぞれの放出電流特性も不均一なものとなってしまうという問題点がある。
【0007】
そこで、活性化処理の際は、行方向配線Y1〜YMの一部、列方向配線X1〜XNの一部、または、行方向配線Y1〜YMの一部および列方向配線X1〜XNの一部で構成される複数のブロックに列方向配線X1〜XNや行方向配線Y1〜YMを分別し、活性化用の電圧パルスの印加をブロックごとに順次行うことで、活性化処理に要する時間の短縮と発熱量の抑制を図ることが考えられる(例えば、特許文献2参照。)。
【特許文献1】特開平7−235255号公報
【特許文献2】特開2000−311592号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、近年、FEDが具備する画像表示領域は大型化する傾向にある。これに伴って、画像表示領域を構成する電子源基板のサイズも大きなものとなる。そのため、特許文献5に開示された技術においては、電子源基板400上の横方向および縦方向に配置された各電子放出素子300に接続された行方向配線Y1〜YMや列方向配線X1〜XNそれぞれへ活性化用の電圧パルスを印加するための供給端子を、画像表示領域(電子源基板400)の外側に設ける必要がある。
【0009】
このような構成をとる場合、当該供給端子とプローブを介して接続されたXドライバまたはYドライバから電子源基板400上の列方向または行方向の電子放出素子300へ活性化用の電圧パルスを印加する。
【0010】
この場合、同時に選択された複数の電子放出素子300へ電圧パルスを印加するため、各供給端子あたりの電圧パルスが有する電流値が大きなものとなる(例えば、数百mA〜数A)。電圧パルスの電流値が大きくなるに伴って当該電圧パルスが有する電力値も大きくなるため、列方向および行方向の各ドライバが発生する熱量も大きなものとなる。そのため、列方向の各Xドライバおよび行方向の各Yドライバの小型化が困難となり、各ドライバを電子源基板400の近傍に配置することができない。
【0011】
行方向のYドライバおよび列方向のXドライバは、電力値の大きい電力が印加される行方向(縦方向)には行方向配線Y1〜YMの数Mの2倍の数、列方向(横方向)には列方向配線X1〜XNの数Nと同一の数が必要となる。
【0012】
例えば、画像表示領域のサイズが50インチである平板型ディスプレイに用いられる電子源基板400の場合、列方向の大きさは約110cmであり、列方向配線X1〜XNの数Nは約5760本であるため、必要なXドライバの台数は約5760台となる。また、行方向(縦方向)の大きさは約62cmであり、行方向配線Y1〜YMの数Mは約1080本であるため、必要なYドライバの数は約2160台となる。そのため、XドライバおよびYドライバすべてを、電子源基板400に活性化処理やフォーミング処理を行う製造装置の近傍に配置することは困難である。
【0013】
また、図16に示した電子源基板400とXドライバまたはYドライバとを電気的に接続する場合、コンタクトピンを安定的に接触させるために、電子源基板400の周端部に設けられた電圧パルス供給用の供給端子(通電用のピン)にスプリングを用いて与圧を加える給電プローブユニットが用いられることが多い。また、給電プローブユニットから各X−Y側にそれぞれ配置される電圧パルス印加用のドライバ間を接続するための給電ケーブルは、給電点の数と同数だけ必要となる。
【0014】
電子源基板400上には列方向配線X1〜XNとして5760本が必要であり、行方向配線Y1〜YMとしては1080本である。そのため、電子源基板400の周端部に接続されるプローブピンの数は各走査線数の2倍必要となり列方向では11520個、行方向では2160個の給電プローブユニットが必要となる。このような場合、すべての行方向配線Y1〜YMまたは列方向配線X1〜XNを1つのプローブピン台を用いて電子源基板400へ接触させることは困難である。そのため、所定数のプローブピンでそれぞれ構成されるプローブブロックにプローブピンを分別することが電子源基板400の製造装置の構成上望ましい。
【0015】
そのため、各プローブブロックごとに電子源基板400に対して各プローブブロックを垂直に保持した状態で、プローブブロックから電子源基板に対して加重を加える機構を用いて、電子源基板400の周端部にある各走査線の外部取出電極に対して安定して電気的に接触する。
【0016】
また、電子源基板400の製造装置への挿入、または、フォーミング処理または活性化処理された電子源基板400の製造装置からの取出を行えるよう、プローブブロックを待避させることでプローブピンの先端と電子源基板400との間隔を確保するプローブ待避機構を有する。
【0017】
プローブブロックは、電子源基板400の製造装置への挿入時または電子源基板400の製造装置からの取出時に待避できる機構を有するため、プローブを接続するケーブルに対しては屈曲性が要求される。そのため、製造装置に装着された電子源基板400の近傍にプローブブロック毎に分離したコネクタを設け、当該コネクタと、各Xドライバまたは各Yドライバとを給電ケーブルにより接続する。
【0018】
当該給電ケーブルは、電子源基板400の製造装置のプローブ近傍に配置してあるコネクタと、列方向または行方向に配置されている電子放出素子300それぞれへドライバとを接続することが可能な長さを有することが必要となる。上述したようなサイズや発熱量などの観点から、各Xドライバや各Yドライバを電子源基板400の近傍に配置できない場合、給電ケーブルが有する長さも長くなってしまう。電圧波形に対する電流波形の遅れは、給電ケーブルが長くなるに伴って大きくなるため、電流波形の歪みも大きなものとなってしまう。
【0019】
以下、図17(a)、17(b)および17(c)を参照して、電流波形の歪みについて詳細に説明する。
【0020】
図17(a)に示す回路は、電圧値Vの直流電圧を出力する直流電圧源DCSに対する負荷として、インダンクタンスLと抵抗Rとが直列に接続されたLR直列回路である。経過時間tが0[sec]に到達する前の状態においては、スイッチSはオフである。このとき、当該LR直列回路は導通していないため、インダンクタンスLと抵抗Rとに加わる電圧V=0であり、LR直列回路に流れる電流I=0である。
【0021】
そして、経過時間tが0[sec]に到達してスイッチSがオンとなった場合、当該LR直列回路は導通する。当該導通により、負荷であるインダンクタンスLおよび抵抗Rへ、図17(b)に示す電圧値Vの直流電圧が印加される。このとき、LR直列回路に流れる電流iが有する図17(c)に示す電流値Iは、以下の式1で表わされる。
【0022】
【数1】
【0023】
なお、上述の式1において、LR回路の時定数(=L/Rである。ここで、時定数( は、電流値IがV/Rの約0.632倍に到達するまでに要する時間である。
【0024】
インダクタンスLの増大または抵抗Rの減少に伴って時定数( も増大する。そのため、このような場合には電圧波形に対する電流波形の歪みも大きくなる。
【0025】
さらに、電子源基板400を製造するための製造装置にて発生する電流波形の歪みについて説明する。
【0026】
図18に示すように、ドライバDRは、信号源SGが発生した電子源基板400を製造する上で必要とされる電圧パルスを増幅する。また、ドライバDRは、電子源基板の給電点P1に接続されており、給電ケーブルおよびプローブブロックケーブルを通じて、自己の出力を電子源基板400に印加する。つまり、ドライバDRは、増幅した電圧パルスを、給電ケーブルとプローブブロックケーブルの合成インダクタンスLsおよび等価直列抵抗Rsへ出力する。
【0027】
図16に示した電子源基板400でも、マトリクス状に配線された行方向配線Y1〜YMおよび列方向配線X1〜XNが有するインダクタンスLpが発生する。また、行方向配線Y1〜YMおよび列方向配線X1〜XNが有する配線抵抗と電子放出素子300の抵抗とを合計した抵抗Rpが発生する。なお、図18の例では、時定数( =(Ls+Lp)/(Rs+Rp)である。
【0028】
上述の式1に示したインダクタンスLは、図18に示した例では、給電ケーブルとプローブブロックケーブルと行方向配線Y1〜YMおよび列方向配線X1〜XNとのそれぞれが有する自己インダクタンスLsと結合インダクタンスLpとを加算した値となる。結合インダクタンスLpの値は、電圧パルスを印加する行方向配線Y1〜YMの数および列方向配線X1〜XNの数や各配線同士の距離に応じて変化する。
【0029】
ここで、電圧パルスが有する電圧波形に対する電流波形の歪みについて詳細に説明しておく。図18に示したドライバDRから電子源基板400へ、図19(a)および19(b)に示す電圧波形を印加したものとする。つまり、ドライバDRは、周期Tごとに、供給時間T1の電圧パルスと供給時間T2の電圧パルスとを電子源基板400へ印加する。この場合、図19(c)に示す電流波形の遅れ(ドライバが印加した電圧波形に対する電流波形の歪みTd)が発生する。なお、図19(c)に示した電流波形の歪みTdの値は、時定数(=(Ls+Lp)/(Rs+Rp)とほぼ同じ値となる。
【0030】
そのため、電流波形の歪みを低減するには、上述の式1が示した時定数((つまり、インダクタンスLと抵抗Rとの比)を変更することが考えられる。
【0031】
抵抗Rの値は、フォーミング処理(または、活性化処理)を同時に施す電子放出素子300の数(つまり、同時に選択する行方向配線Y1〜YMの数または列方向配線X1〜XNの数)を変更することにより、変化させることが可能である。
【0032】
同時に選択する行方向配線Y1〜YMの数または列方向配線X1〜XNの数を減少させた場合、抵抗Rの値の上昇により時定数( は減少するため、電流波形の歪みは改善される。しかしながら、同時に選択する行方向配線Y1〜YMの数または列方向配線X1〜XNの数が減少するため、電子源基板400を製造する際に当該電子源基板400へ電圧パルスを印可する時間が長くなってしまい、電子源基板400製造時の処理に要する時間を短縮することができないという問題点がある。
【0033】
また、電流波形の歪みを低減するため、抵抗Rの値を増大させる方法に代えて、行方向配線Y1〜YMまたは列方向配線X1〜XNが有するインダクタンスLの値を低減させる方法も考えられる。なお、一般的に、電線1メートルあたり約1nHのインダクタンスを有する。
【0034】
行方向配線Y1〜YMまたは列方向配線X1〜XNが有するインダクタンスLを低減するためには、例えば、YドライバまたはXドライバと電子源基板400を加工する加工部が具備するコネクタとを接続する給電線として、電圧パルス印加用の接続電線と、接地電位に保つための接地線とを所定間隔でより合わせた「ツイストペア電線」を用いることが考えられる。ツイストペア構造では、行方向配線Y1〜YMまたは列方向配線X1〜XNのループ内に発生した誘導電圧を互いに打ち消しあう。そのため、ツイストペア電線の使用により給電線におけるインダクタンスの発生量を1/10〜1/5に低減することが可能となり、電流波形の歪みは低減する。
【0035】
しかしながら、コネクタ〜プローブピンの接続に用いられる接続ケーブルには屈曲性が要求されるため、細線などを用いる必要がある。また、電子源基板400の周端に設けられた電極に対して当該接続ケーブルを1対1で接続する必要がある。そのため、コネクタ〜プローブピンの接続用の接続ケーブルとして、接地線が必要とされるツイストペア電線や同軸ケーブルなどを適用することはできない。
【0036】
さらに、電子源基板400の周端に設けられた電極は、プローブピンを高密度に配置することにより構成されている。そのため、製造装置の構成上の観点からも、接地線が必要とされるツイスト電線や同軸ケーブルを適用することは困難であるという問題点がある。
【0037】
また、プローブピンを支持するプローブブロックまでの電線やプローブブロック内の電線には、屈曲性や柔軟性が要求される。しかしながら、ツイストペア電線や同軸ケーブルなどは屈曲性や柔軟性に乏しく、プローブブロック内のプローブピン接続用のケーブルとして使用することはできない。つまり、プローブブロックの配線が有するインダクタンスLの値を有効的に低減させ、電流波形の歪みを改善することができないという問題点がある。
【0038】
本発明は、上述した課題を解決する歪み低減装置および電圧印加装置を提供することを目的とする。
【課題を解決するための手段】
【0039】
上記課題を解決するために、本発明の歪み低減装置は、外部装置へ電圧を印加するための接触端子を有する電圧印加装置に設けられる歪み低減装置であって、一端が前記接触端子と接続されており、他端に入力した電圧を該接触端子へ伝送する接続電線と、接地電位に保たれた接地部材と、前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する。
【0040】
上記課題を解決するために、本発明の電圧印加装置は、外部装置へ電圧を印加するための接触端子を有する電圧印加装置であって、前記電圧を発生する電圧発生器と、前記電圧発生器が発生した電圧を入力し、該入力した電圧を所定の値の電圧に増幅し、該所定の値の電圧を出力する増幅器と、一端が前記接触端子と接続されており、前記増幅器から出力されて他端より入力した電圧を該接触端子へ伝送する接続電線と、接地電位に保たれた接地部材と、前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する。
【発明の効果】
【0041】
本発明によれば、外部装置へ電圧を印加するための接触端子を有する電圧印加装置に設けられる歪み低減装置において、一端が接触端子と接続されており、他端に入力した電圧を接触端子へ伝送する接続電線と、接地電位に保たれた接地部材と、接続電線の周囲を覆い、接続電線の伸延方向における一端および他端それぞれと接地部材とが接続されている電磁シールド部材とを有する構成としたため、電流波形の歪みを低減することができる。また、電子源基板の製造に要する時間を短縮することができる。
【発明を実施するための最良の形態】
【0042】
(実施形態1)
以下、本発明の実施形態1に従った電圧印加装置(歪み低減装置を含む)を説明する。
【0043】
以下では、実施形態1の電圧印加装置を、電子源基板に活性化処理を施す電子源製造システムにて具備するよう構成した場合を例に挙げて説明する。
【0044】
なお、ここでいう電子源基板は、一般的な電子源基板と同じでよい。以下では、製造装置2による活性化処理の対象となる電子源基板は、複数の電子放出素子が単純マトリクス配置(素子数=M×N)された構成を有する電子源基板400である場合を例に挙げて説明する。
【0045】
まず、本発明の電子源製造システムの全体構成を説明する。
【0046】
図1に示すように、電子源製造システムは、電圧印加装置1と、製造装置2とを具備している。なお、電子源基板400へ活性化処理用の電圧パルスを印加する場合、電圧印加装置1は複数台必要となるが、図1の例では簡単のために電圧印加装置1の台数を「1」として説明する。
【0047】
電圧印加装置1は、製造装置2に格納されている電子源基板400へ電圧を印加する。
【0048】
製造装置2は、電圧印加装置1から印加された電圧を用いて、電子源基板400の活性化処理を行う。つまり、有機物質のガスを含む雰囲気中にて、フォーミング処理が施された電子源基板400の素子電極320間にパルス電圧を繰り返し印加する処理を行う。活性化処理により、素子電極320間の間隙の近傍に炭素を主成分とする膜350が形成される。
【0049】
つぎに、電圧印加装置1の構成について説明する。
【0050】
図2に示すように、電圧印加装置1は、電圧発生器110と、増幅器120と、給電プローブユニット130と、ブスバー150とを有する。
【0051】
電圧発生器110は、任意の電圧値を有する電圧を生成し、生成した電圧を増幅器120へ出力する。
【0052】
なお、電圧発生器110は、後述するYL波形発生部111、YR波形発生部112およびX波形発生部113として機能する。
【0053】
増幅器120は、電圧発生器110から出力されてきた電圧を入力し、入力した電圧を増幅する。
【0054】
増幅器120の正極側の出力端子は、給電線L1を介して、給電プローブユニット130と接続されている。つまり、増幅器120は、増幅した電圧を給電線L1を介して給電プローブユニット130へ出力する。
【0055】
また、増幅器120の負極側の出力端子は、ブスバー150と接続されている。
【0056】
なお、増幅器120は、後述するYLドライバ121−1〜121−M、YRドライバ122−1〜122−MまたはXドライバ123−1〜123−Nとして機能する。
【0057】
給電プローブユニット130は、「歪み低減装置」である。
【0058】
給電プローブユニット130は、コネクタ131と、電磁シールド部材132と、接続電線133と、プローブ140とを有する。
【0059】
コネクタ131は、増幅器120の正極側の出力端子と接続された給電線L1と、接続電線133とを接続する。
【0060】
電磁シールド部材132は、例えば、金属などの導電率が高い材料で構成される。電磁シールド部材132は、接続電線133を覆い、その形状は、例えば、円筒状に成型されている。
【0061】
接続電線133が伸延する方向における電磁シールド部材132の両端部には、端子がそれぞれ設けられている。
【0062】
そのうちで電磁シールド部材132のコネクタ131側の端子(「導電性部材の一端」)は、シールド接地線L2を介して、ブスバー150と接続されている。
【0063】
また、電磁シールド部材132のプローブ140側の端子(「導電性部材の他端」)はプローブシールド接続線L3と接続されている。
【0064】
接続電線133は、一端がコネクタ131と接続されており、他端がプローブ140と接続されている。増幅器120から出力されてきた信号は、コネクタ131から入力され、接続電線133を介してプローブ140へ出力(伝送)される。
【0065】
プローブ140は、スプリングプローブ141と、プローブピン絶縁ブロック142と、プローブベース143とを有する。
【0066】
スプリングプローブ141は、増幅器120から出力されてきた電圧を外部へ出力する「接触端子」である。
【0067】
スプリングプローブ141は、電子源基板400の周端に設けられた「外部の給電端子」(後述するYL端子TYL1〜TYLM、YR端子TYR1〜TYRMまたはX端子TX1〜TXN)と接触する。
【0068】
プローブピン絶縁ブロック142は、絶縁性が高い材料(例えば、セラミックなど)で構成されている。プローブピン絶縁ブロック142は、スプリングプローブ141を固定する役割を果たす「固定部」である。また、プローブピン絶縁ブロック142は、スプリングプローブ141の短絡を防止する役割を果たす。
【0069】
プローブベース143は、スプリングプローブ141と、プローブピン絶縁ブロック142とを格納する容体である。
【0070】
プローブベース143は、少なくともその一部に「導電性部材」が設けられている。当該導電性部材には、プローブシールド接続線L3およびプローブブロック接地線L4が接続されている。なお、プローブベース143の全体を、導電性部材、つまり、導電率の高い金属などの材料で構成してもよい。
【0071】
ブスバー150は、例えば、金属などの導電率の高い材料で構成されている。
【0072】
ブスバー150は、接地されていることにより、その電位が接地電位GNDに保たれた「接地部材」である。
【0073】
ブスバー150には、増幅器120の負極側の出力端子と、電磁シールド部材132と、プローブブロック接地線L4とが接続される。なお、ブスバー150は、後述するブスバー151〜154として機能する。
【0074】
給電プローブユニット130(歪み低減装置)の接続電線133では、増幅器120から印加された電圧によって、コネクタ131からプローブ140へ向かう方向に電流が流れる。接続電線133上の電流により、接続電線133の周囲に磁界が発生する。このとき、電磁シールド部材132には、接続電線133上の電流による磁界を打ち消す方向の磁界を発生させるように起電力が誘起される。
【0075】
当該誘起電力によって、電磁シールド部材132では、プローブベース143側の端部に設けられた端子から接地電位GNDに保たれたブスバー150側の端部に設けられた端子へ向かう方向に電流が流れる。つまり、電磁シールド部材132においては、接続電線133に流れる電流と逆の方向に起電流が流れる。当該逆の方向の起電流により、接続電線133上の電流によって発生した磁界を打ち消す方向の磁界が発生する。
【0076】
これにより、接続電線133が有する固有インダクタンス成分が低減でき、ひいては、給電プローブユニット130が有するインダクタンスLの値を低減することができる。さらに、インダクタンスLが低減されることにより、増幅器120からの電圧の電圧波形に対する電流波形の遅れ(電流波形の歪み)を低減できる。
【0077】
以下に、本願発明の発明者による測定結果を参照して、本発明の給電プローブユニット130(歪み低減装置)を用いたときのインダクタンスLの低減効果について説明する。
【0078】
給電プローブユニット130において、図3(a)に示す波形を有する電流パルスを通流した。
【0079】
このとき、電磁シールド部材132に流れる電流波形を測定した場合、当該測定結果として図3(b)に示す特性が得られた。
【0080】
つまり、電磁シールド部材132には、接続電線133にて電流が流れる方向と逆向きの逆起電流が流れていることが確認できた。
【0081】
電磁シールド部材132に流れた電流は、接続電線133を流れる電流が発生する磁界を打消す方向に誘導磁界を発生させる。このため、電磁シールド部材132上を流れた電流の電流値が大きいほど、給電プローブユニット130におけるインダクタンスLが低減される。
【0082】
図3(b)に示した電磁シールド部材132に流れた電流の電流値は、図3(a)に示した接続電線133にて流れた電流の電流値の約10%に相当する。そのため、給電プローブユニット130では、約10%のインダクタンスLが低減されている。
【0083】
また、給電プローブユニット130にて、電磁シールド部材132と、シールド接地線L2、プローブシールド接続線L3およびプローブブロック接地線L4とを設けたことにより、給電プローブユニット130単体についてのインダクタンスLも約10〜15%程度低減できる効果が得られている。
【0084】
つぎに、製造装置2の構成について説明する。
【0085】
図4に示すように、製造装置2は、活性化部21と、制御部22と、記憶部23とを有する。
【0086】
活性化部21は、電子源基板400を収容可能な容体(図示せず)を有しており、当該容体に収容された電子源基板400に対して活性化処理を行う。
【0087】
また、容体は、真空排気装置(図示せず)と接続されており、例えば、10-2 〜10-5[Torr]程度に真空排気されている。
【0088】
また、活性化部21は、ガス供給装置(図示せず)と接続されている。当該ガス供給装置は、活性化部21が電子源基板400の活性化処理を行っている間、容体へ還元性の微量のガスを供給する。
【0089】
活性化部21が活性化処理を行う電子源基板400に設けられている電子放出素子は、例えば、図15(a)および15(b)に示したような一般的な電子放出素子300でよい。
【0090】
なお、図5に示すように、活性化処理の処理対象となる電子源基板400上には、活性化処理が施される表面伝導型の電子放出素子300と接続された行方向配線Y1〜YMと列方向配線X1〜XNとがマトリクス状に配置されている。
【0091】
行方向配線Y1〜YMは、電子源基板400上にてY方向に所定間隔で配置されたM本の配線である。なお、以下では、m番目(m:1〜Mのいずれか)の行方向配線Y1〜YMを「行方向配線Ym」で表す。
【0092】
また、列方向配線X1〜XNは、電子源基板400上にてX方向に所定間隔で配置されたN本の配線である。なお、以下では、n番目(n:1〜Nのいずれか)の列方向配線X1〜XNを「列方向配線Xn」で表す。
【0093】
なお、図5に示した行方向配線Y1〜YMまたは列方向配線X1〜XNと、M行×N列の単純マトリクス状に配置された電子放出素子300との接続形態は、図16に示した一般的な接続形態と同じである。
【0094】
図4に示した制御部22は、製造装置2全体の動作を制御する。
【0095】
図6に示すように、制御部22は、ブロック分別部221と、グループ分別部222と、列方向配線選択部223と、第1電圧制御部224と、行方向配線選択部225と、第2電圧制御部226と、第2電圧印加終了判別部227とを有する。
【0096】
ブロック分別部221は、記憶部23が記憶しているグループ分別テーブル231に基づいて、行方向配線Y1〜YMを後述する「第1所定数」のブロックBKに分別する。ブロック分別部221は、列方向配線X1〜XNについてもブロックBKに分別してもよい。
【0097】
グループ分別部222は、記憶部23が記憶しているグループ分別テーブル231に基づいて、ブロック分別部221が分別したブロックBKそれぞれに含まれる列方向配線Y1〜YMを、後述する「第2所定数」ずつの列方向配線Y1〜YMを含む複数のグループGRに分別する。
【0098】
列方向配線選択部223は、一定周期T(「所定期間」)ごとに、電圧印加装置1が具備する後述のセレクタ160(Xセレクタ163−1〜163−N)へ、列選択指示信号SLXまたは列非選択指示信号NSXを送信する。
【0099】
第1電圧制御部224は、Xドライバ123−1〜123−NからのX電流検出信号IXを入力して、電圧制御信号をX波形発生部113へ出力する。ここで、第1電圧制御部224が出力する電圧制御信号は、列方向配線X1〜XNへ印加される後述の電圧パルスv1(第1電圧)の電圧値や波形を制御するための信号である。
【0100】
行方向配線選択部225は、一定周期T(「所定期間」)ごとに、電圧印加装置1が具備するセレクタ160(YLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−M)へ、行選択指示信号SLYまたは行非選択指示信号NSYを送信する。
【0101】
第2電圧制御部226は、YLドライバ121−1〜121−MからのYL電流検出信号IYLまたはYRドライバ122−1〜122−MからのYR電流検出信号IYRを入力して、電圧制御信号をYL波形発生部111またはYR波形発生部112へ出力する。ここで、第2電圧制御部226が出力する電圧制御信号は、行方向配線Y1〜YMへ印加される後述の電圧パルスv2(第2電圧)の電圧値や波形を制御するための信号である。
【0102】
第2電圧印加終了判別部227は、電圧パルスv2の印加が終了した場合、行方向配線選択部225によるYLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mの選択が、行方向配線Y1〜YMすべてについて終了したかどうかを判別する。
【0103】
例えば、第2電圧印加終了判別部227は、行方向配線選択部225が選択したYLセレクタ161−1〜161−Mの数、および、YRセレクタ162−1〜162−Mの数それぞれを計数する。そして、第2電圧印加終了判別部227は、該計数した値が「M」に到達した場合、行方向配線選択部225による選択が行方向配線Y1〜YMすべてについて終了したと判別する。
【0104】
図4に示した記憶部23は、任意のデータ(例えば、グループ分別テーブル231)を記憶する。
【0105】
グループ分別テーブル231には、ブロック分別部221が行方向配線Y1〜YMを分別するブロックBKの数である「第1所定数」が記憶されている。
【0106】
また、グループ分別テーブル231には、ブロックBKそれぞれにおけるグループGRの数、および、グループ分別部222が各グループGRそれぞれへ割り当てる行方向配線Y1〜YMの数(第2所定数)が記憶されている。
【0107】
以下、活性化部21が活性化処理を行う際の、電圧印加装置1と、製造装置2の処理対象となる電子源基板400との間の接続形態について詳細に説明する。
【0108】
なお、以下の説明においては、図7に示すように、電圧印加装置1それぞれは、セレクタ160(YLセレクタ161−1〜161−M、YRセレクタ162−1〜162−MおよびXセレクタ163−1〜163−N)を有しているものとする。
【0109】
セレクタ160は、例えば、リレーまたはアナログスイッチなどのスイッチで構成される。セレクタ160は、電圧印加装置1からの電圧の印加を、電子源基板400上の行方向配線Y1〜YMまたは列方向配線X1〜XNへ選択的に行うために設けられている。
【0110】
また、図8に示すように、電圧印加装置1の台数は、電子源基板400の周端部に設けられた「給電端子」の数、つまり、図5に示したYL端子TYL1〜TYLMの数Mと、YR端子TYR1〜TYRMの数Mと、X端子TX1〜TXNの数Nとを加算した値(「2M+N」)と同じである。
【0111】
図8に示したように、電圧印加装置1それぞれは、図2に示した電圧発生器110に相当するYL波形発生部111とYR波形発生部112とX波形発生部113とのいずれか1つを有する。
【0112】
YL波形発生部111は、任意の電圧を発生し、発生した電圧をYLドライバ121へ出力する。
【0113】
YR波形発生部112は、任意の電圧を発生し、発生した電圧をYRドライバ122へ出力する。
【0114】
さらに、図8に示したように、電圧印加装置1それぞれは、図2に示した増幅器120に相当するYLドライバ121−1〜121−MとYRドライバ122−1〜122−MとXドライバ123−1〜123−Nとのいずれか1つを有する。
【0115】
YLドライバ121−1〜121−MまたはYRドライバ122−1〜122−Mは、YL波形発生部111またはYR波形発生部112から出力されてきた電圧を増幅し、当該増幅した電圧をYLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mへ出力する。
【0116】
ここで、YLドライバ121−1〜121−MまたはYRドライバ122−1〜122−Mが増幅した電圧が有する各電圧値それぞれは、行方向配線Y1〜YMと接続された電子放出素子を活性化することができる電圧値である。
【0117】
なお、以下では、m番目のYLドライバ121−1〜121−Mを「YLドライバ121−m」で表し、m番目のYRドライバ122−1〜122−Mを「YRドライバ122−m」で表す。
【0118】
また、YLドライバ121−mおよびYRドライバ122−mそれぞれは、自己が電子源基板400の行方向配線Ymへ流す電流の電流値を測定するための電流検出回路を有する。
【0119】
YLドライバ121−mは、当該電流検出回路により測定した行方向配線Ymへ流す電流値を示す「YL電流検出信号IYL」を製造装置2が具備する第2電圧制御部226へ出力する。また、YRドライバ122−mは、当該電流検出回路により測定した行方向配線Ymへ流す電流値を示す「YR電流検出信号IYR」を第2電圧制御部226へ出力する。
【0120】
図8に示したYLセレクタ161−1〜161−MおよびYRセレクタ162−1〜162−Mは、製造装置2が具備する行方向配線選択部225の指示に従って、行方向配線Y1〜YMを選択する。なお、以下では、m番目(m:1〜M)のYLセレクタ161−1〜161−Mを「YLセレクタ161−m」で表し、m番目(m:1〜M)のYRセレクタ162−1〜162−Mを「YRセレクタ162−m」で表す。
【0121】
YLセレクタ161−mまたはYRセレクタ162−mは、YLドライバ121−mまたはYRドライバ122−mから出力されてきた活性化用の電圧パルスv2を、自己が選択した行方向配線Ymへ印加する。
【0122】
行方向(縦方向)に所定間隔で配置された行方向配線Y1〜YMは、電子源基板400の左右で対称に配置されている。そのため、YLセレクタ161−mおよびYRセレクタ162−mは、同じ行方向配線Ymを同時に選択して、当該選択した行方向配線Ymへ電圧を印加する。
【0123】
YLドライバ121−1〜121−MとYRドライバ122−1〜122−Mとは、行方向配線Y1〜YMにそれぞれ異なる電圧値を入力することが可能である。なお、列方向配線Y1〜YMそれぞれに印加する電圧の波形や電圧値は、第2電圧制御部226からの電圧制御信号に従って変更する。
【0124】
また、電圧印加装置1は、製造装置2が活性化処理を行っている間、列方向配線X1〜XNに対して一定周期で電圧パルスv1(第1電圧)を供給する。
【0125】
図8に示したX波形発生部113は、電圧パルスv1を生成し、生成した電圧パルスv1をXドライバ123−1〜123−Nへ出力する。
【0126】
Xドライバ123−1〜123−Nは、X波形発生部113から出力されてきた電圧が有する電圧値を所定の電圧値に増幅する。なお、ここでいう所定の電圧値とは、列方向配線X1〜XNと接続された電子放出素子それぞれを活性化することが可能な電圧値である。
【0127】
Xドライバ123−1〜123−Nは、列方向配線X1〜XNにそれぞれ異なる電圧値を有する電圧を入力することが可能である。Xドライバ123−1〜123−Nが列方向配線X1〜XNそれぞれに印加する電圧パルスv1が有する電圧波形の形状や電圧値は、第1電圧制御部224からの電圧制御信号に従って変更する。
【0128】
また、Xドライバ123−1〜123−Nは、電子源基板10の列方向配線X1〜XNへ流す電流を検出するための電流検出回路をそれぞれ有する。Xドライバ123−nは、当該電流検出回路により検出した列方向配線Xnへ流す電流値を示す「X電流検出信号IX」を第1電圧制御部224へ出力する。
【0129】
製造装置2の制御部22が有する第1電圧制御部224は、Xドライバ123からのX電流検出信号IXを入力する。そして、第1電圧制御部224は、列方向配線X1〜XNと接続された電子放出素子300を活性化するために必要な電圧がかかるよう、X波形発生部113へ電圧制御信号を送る。当該電圧制御信号によって、Xドライバ123は、自己の出力電圧を設定する。
【0130】
つぎに、図8に示した接続形態のうちの列方向(YL側およびYR側)における動作について詳細に説明する。なお、この説明例の電子源製造装置はYL側とYR側とが電子源基板400を挟んで左右対称に構成されているため、YR側でも、YL側の動作と同一の動作がYL側と同期して行われる。そのため、以下では、YL側の動作を中心に説明する。
【0131】
図9に示すYL波形発生部111は、行方向の電子放出素子300を活性化するための任意の電圧値を有する電圧を生成し、生成した電圧をYLドライバ121へ出力する。なお、YR側では、YR波形発生部112が、自ら生成した電圧をYRドライバ122へ出力する。
【0132】
YLセレクタ161−1〜161−Mは、互いに並列に配設され、入力端子がYLドライバ121−1〜121−Mと接続され、その出力端子が電子源基板400の周端部に設けられたYL端子TYL1〜TYLMそれぞれと接続されている。
【0133】
YLセレクタ161−1〜161−Mは、オンすることを指示する行選択指示信号SLYが行方向配線選択部225から入力された場合、導通する。
【0134】
m番目のYLセレクタ161−mが導通した場合、当該導通したYLセレクタ161−mと接続された行方向配線YmとYLドライバ121−mとが接続され、YLドライバ121−mからの電圧が行方向配線Ymに印加される。なお、YR側でもm番目のYRセレクタ162−mが同時に導通し、行方向配線YmとYRドライバ122−mとが接続される。これにより、YRドライバ122−mからの電圧も行方向配線Ymに同時に印加される。
【0135】
なお、YLドライバ121−1〜121−MまたはYRドライバ122−1〜122−Mそれぞれは、YLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mへ異なる電圧値を有する電圧パルスを同時に出力する機能を有する。
【0136】
また、YLセレクタ161−1〜161−Mは、オフすることを指示する行非選択指示信号NSYが行方向配線選択部225からそれぞれ入力された場合、行方向配線Y1〜YMとYLドライバ161−1〜161−Mとの接続を切断する。なお、YR側でも、行方向配線Y1〜YMとYRドライバ162−1〜162−Mとの接続が切断される。
【0137】
YLセレクタ161−mがオフした場合、当該YLセレクタ161−mと接続された行方向配線Ymに対するYLドライバ121−mからの電圧の印加が停止する。なお、YR側でも、YRセレクタ162−mと接続された行方向配線Ymに対するYRドライバ122−mからの電圧の印加が停止する。
【0138】
つぎに、上記構成を有する実施形態1の電子源製造システムが、図5に示した単純マトリクス状に配置されてグループに分別された行方向配線Y1〜YMおよび列方向配線X1〜XNへ電圧パルスを印加する動作を説明する。
【0139】
ここに、行方向配線Y1〜YMの数Mと列方向配線数X1〜XNの数Nとは任意でよいが、以下では、行方向配線Y1〜YMの数Mが「108本」であり、列方向配線X1〜XNの数Nが「192本」である場合を例に挙げて説明する。
【0140】
電子放出素子300が有する図15(a)に示した導電性膜330の活性化処理を行う場合、導電性膜330の両端に両極性の電圧パルスを同時に加える動作を、1つの導電性膜330ごとに順次実行する。これにより、所望の電子放出特性の電子放出素子300を有する電子源基板400を製造する。この両極性の活性化電圧パルスを、電圧パルスv1、電圧パルスv2とする。
【0141】
列方向配線X1〜X192それぞれには、一定周期T(所定期間)ごとに、活性化電圧パルスv1(「第1電圧」)が同時に印加される。
【0142】
また、行方向配線Y1〜Y108のうちで活性化処理をする行方向配線に、電圧パルスv1の列方向配線X1〜X192への印加と同期したタイミングにて、電圧パルスv2(「第2電圧」)を印加する。
【0143】
電子源基板400の行方向配線Y1〜Y108のYL端子TYL1〜TYL108またはYR端子TYR1〜TYR108に電圧パルスv2を印加した場合、各行方向配線Y1〜Y108に流れる電流と行方向配線Y1〜Y108が有する抵抗とにより、電圧降下が発生する。
【0144】
電圧降下がない場合、電圧パルスv1の基準波高値が基準波高値V1であり、電圧パルスv2の基準波高値が基準波高値V2であるものとする。このとき、電子放出素子300が具備する端子間の電位差は、基準波高値V1と基準波高値V2との和よりも小さくなる。
【0145】
そこで、各配線には、基準波高値V1およびV2を基準として電圧降下分が補正された電圧値を有する電圧が印加される。これにより、108行×192列の配線が交差する部分にそれぞれ位置する各電子放出素子300に印加される電圧のばらつきが少なくなる。そのため、製造された電子源基板400上の電子放出素子300が有する電子放出特性のばらつきも抑制される。
【0146】
図10に示すように、列方向配線X1〜X192には、上述のように、周期Tごとに、列方向配線選択部223が、列方向配線X1〜X192すべてを選択する(ステップS11)。そして、列方向配線選択部223により選択された列方向配線X1〜X192すべてへ、Xドライバ123−1〜123−192からの電圧パルスv1が同時に印加される。
【0147】
一方、行方向については、周期Tごとに、行方向配線選択部225が、電圧パルスv2を同時に印加する行方向配線Y1〜Y108を選択する。この説明例では、以下に示す方法により、列方向配線選択部223は行方向配線Y1〜Y108を選択する。
【0148】
ブロック分別部221は、行方向配線Y1〜Y108を、隣接した連続する「第1所定数」ずつの行方向配線で構成される複数のブロックBK1〜BK9に分別する。以下の説明例では、第1所定数が「9」の場合を例に挙げて説明する。
【0149】
つまり、ブロック分別部221は、連続して配置された12本の行方向配線Y1〜Y108ごとに構成される「9つ」のブロックBK1〜BK9に分別する。より具体的には、連続して配置された行方向配線Y1〜Y12を1番目のブロックBK1に分別し、行方向配線Y13〜Y24を2番目のブロックBK2に分別する。残りのブロックBK3〜BK9についても、同様にして行方向配線Y25〜Y108をそれぞれ分別する。
【0150】
さらに、グループ分別部222は、ブロックBK1〜BK9それぞれについて、連続して隣接する1本以上の行方向配線で構成される複数のグループに分別する。これにより、グループ分別部222は、各ブロックBK1〜BK9内のすべての配線をグループ化する。
【0151】
ここで、同一のブロックBK1〜BK9におけるグループを構成する行方向配線Y1〜Y108の数(第2所定数)は互いに等しいものとする。例えば、ブロックBK1内のグループそれぞれに含まれる行方向配線Y1〜Y12の数は同じである。つまり、ブロックBK1について4つのグループを構成する場合、各グループに含まれる配線の数(第2所定数)はそれぞれ「3」である。
【0152】
なお、異なるブロックBK1〜BK9同士の間では、各グループを構成する行方向配線Y1〜Y108の数はそれぞれ異なっていてもよい。
【0153】
なお、以下では、K番目のブロックBK(この例では、K:1〜9)に含まれるL番目のグループL(L:整数)を、グループGR−K−Lと表す。例えば、ブロックBK1に含まれる3番目のグループであれば、グループGR−1−3である。
【0154】
図10に示したように、行方向配線Y1〜Y108への電圧パルスv2の印加に先立って、行方向配線選択部225は、ブロックBK1〜BK9の全グループそれぞれから、各1本ずつの行方向配線を同時に選択する(ステップS12)。
【0155】
例えば、ブロックBK1について、行方向配線の数がそれぞれ「3」である4つのグループGR−1−1、GR−1−2、GR−1−3およびGR−1−4を構成したものとする。そして、グループGR−1−1は行方向配線Y1〜Y3を含み、GR−1−2は行方向配線Y4〜Y6を含み、GR−1−3は行方向配線Y7〜Y9を含み、GR−1−4は行方向配線Y10〜Y12を含むものとする。
【0156】
この場合、電圧パルスv2の印加の際、行方向配線選択部225は、ブロックBK1について、GR−1−1〜GR−1−4それぞれから少なくとも1つの行方向配線を選択する。例えば、行方向配線選択部225は、GR−1−1にて行方向配線Y1を選択し、GR−1−2にて行方向配線Y4を選択し、GR−1−3にて行方向配線Y7を選択し、GR−1−4にて行方向配線Y10を選択する。行方向配線選択部225は、ブロックBK2〜BK9それぞれに属するグループについても、同様の選択動作を行う。
【0157】
そして、周期T(所定期間)ごとに、選択された行方向配線Y1〜Y108への電圧パルスv2の印加(「第2電圧印加処理」)が、列方向配線X1〜X192への電圧パルスv1の印加(「第1電圧印加処理」)と同期して行われる。
【0158】
YLドライバおよびYRドライバによる電圧パルスv2の印加の終了後、第2電圧印加終了判別部227は、行方向配線選択部225によるYLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mの選択が、行方向配線Y1〜YMすべてについて終了したかどうかを判別する(ステップS13)。
【0159】
YLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mの選択が行方向配線Y1〜YMすべてについて終了していないと第2電圧印加終了判別部227が判別した場合、列方向配線選択部223によるステップS11の処理および行方向配線選択部225によるステップS12の処理が再度実行される。
【0160】
なお、選択された行方向配線Y1〜Y108への電圧パルスv2の印加が終了した後のつぎの周期Tでは、列方向配線X1〜X192に印加される次の電圧パルスv1と同期して、行方向配線選択部225は、各グループGRにて電圧パルスv2がまだ印加されていない行方向配線Y1〜Y108を選択する。そして、YLドライバ121−1〜121−108およびYRドライバ122−1〜122−108は、行方向配線選択部225が選択した行方向配線Y1〜Y108へ電圧パルスv2を印加する。
【0161】
活性化用の電圧パルスv2が印加された行方向配線Y1〜Y108と接続された電子放出素子300では、炭素が堆積することにより、図15(b)に示した電子放出部340が形成される。
【0162】
このようにして、ブロックBK1〜BK9それぞれに含まれるグループのうちから周期Tごとに行方向配線Y1〜Y108が行方向配線選択部225によって順次選択される。そして、選択された行方向配線Y1〜Y108に対応するYLドライバ121−1〜121−108およびYRドライバ122−1〜122−108による電圧パルスv2の印加が繰り返し行われる。各グループGRから選択される行方向配線Y1〜Y108の数は「1」に限らず、複数でもよい。
【0163】
行方向配線選択部225は、活性化処理の間、グループ分別テーブル231に基づいて、電圧印加装置1が具備するYLセレクタ161−1〜161−MおよびYRセレクタ162−1〜162−Mに、オンするよう指示するための「行選択指示信号SLY」またはオフするよう指示するための「行非選択指示信号NSY」を送信する。
【0164】
YLセレクタ161−mが、行選択指示信号SLYに従ってオンとなって導通した場合、YLドライバ121−mとYL端子TYLmとが接続される。また、YRセレクタ162−mが、行選択指示信号SLYに従ってオンとなって導通した場合、YRドライバ122−mとYR端子TYRmとが接続される。これにより、YLドライバ121−mおよびYRドライバ122−mからの電圧パルスv2が行方向配線Ymへ同時に印加される。
【0165】
そして、周期Tが経過するごとに活性化電圧を印加する行方向配線Y1〜YMの変更を行いつつ、活性化部21による活性化処理を行う。
【0166】
以上説明したように、本発明によれば、給電プローブユニット130におけるインダクタンスLを従来よりも低減することができる。
【0167】
そのため、給電プローブユニット130を通じて、電子源基板400上の電子放出素子300へ電圧パルスを印加した場合、電圧波形に対する電流波形の遅れTdに起因する電流波形の歪みを低減することができる。
【0168】
さらに、本発明によれば、活性化処理の対象となる電子源基板400へ電流波形の歪みが抑制された電流を印加した状態で、活性化処理を行う。
【0169】
より具体的には、YLドライバ121−1〜121−M、YRドライバ122−1〜122−MおよびXドライバ123−1〜123−Nそれぞれが発生した活性化用の電圧パルス(周期T)を、本発明の給電プローブユニット130を介して電子源基板400上の各電子放出素子300へ印加する。この場合、活性化処理に要する時間を短縮することができるとともに、処理対象となる電子源基板400上の各電子放出素子300への活性化処理を均一に行うことができる。
(実施形態2)
つぎに、実施形態2の電子源製造システムについて説明する。
【0170】
実施形態2の電子源製造システムの全体構成は、図1に示した構成と基本的に同じである。
【0171】
ただし、実施形態2の電子源製造システムは、図1に示した電圧印加装置1に代えて、電圧印加装置1Aを有する。
【0172】
図11に示すように、電圧印加装置1Aが具備する給電プローブユニット130は、図2に示した構成に加えて、プローブシールド144を有する。
【0173】
図12に示すように、プローブシールド144は、所定の形状を有するように成型された導電率の高い材料(例えば、金属など)で構成される。ここでいう所定の形状とは、例えば、「コ」の字型または「ロ」の字型などでもよい。
【0174】
プローブシールド144は、給電プローブユニット130が具備するプローブベース143(導電性部材)およびスプリングプローブ141と、「スプリングプローブ141(接触端子)近傍の接続電線133」(接続電線133のうちでプローブ140に含まれている部分)とを覆っている。
【0175】
また、プローブシールド144は、プローブベース143が少なくともその一部に具備する「導電性部材」と導通可能に接続されている。これにより、プローブシールド144は、プローブ140に含まれる接続電線133が有する固有インダクタンス成分を相殺する。
【0176】
プローブブロック接地線L4は、プローブシールド144とブスバー150(図8に示したブスバー151〜154)とを接続する。
【0177】
なお、プローブシールド144は、プローブシールド接続線L3を介して電磁シールド部材132と接続されている。そのため、プローブベース143内の接続電線133を流れる電流によって発生する誘導磁界が誘起する起電力が、電磁シールド部材132およびプローブシールド144にて短絡される。
【0178】
当該起電力を短絡することにより、給電プローブユニット130(コネクタ131とスプリングプローブ141との間)に発生する誘導磁界を打消す方向に起電流が発生する。
【0179】
これにより、接続電線133が有する固有のインダクタンス成分を低減することができる。つまり、図2に示した電圧印加装置1を用いた場合よりも、給電プローブユニット130が有するインダクタンスLの値を低減することが可能となる。
(実施形態3)
つぎに、実施形態3の電子源製造システムについて説明する。
【0180】
実施形態3の電子源製造システムの全体構成は、図1に示した構成と基本的に同じである。
【0181】
ただし、実施形態3の電子源製造システムは、図1に示した電圧印加装置1に代えて、電圧印加装置1Bを有する。
【0182】
図13に示すように、電圧印加装置1Bは、図2に示した電圧印加装置1の構成に加えて、反転増幅器170をさらに備える。
【0183】
増幅器120(YLドライバ111、YRドライバ112およびXドライバ113)が増幅した電圧を出力する正極側の出力端子は、接続電線133に接続されるとともに反転増幅器170の入力端子にも接続されている。
【0184】
つまり、増幅器120(YLドライバ111、YRドライバ112およびXドライバ113)は、自己が増幅した電圧を、接続電線133と反転増幅器170の入力端子とへ分配して出力する。
【0185】
反転増幅器170は、「反転処理」を実行する。
【0186】
反転増幅器170は、増幅器120が出力した電圧が有する電圧値を所定電圧値に変換する。当該電圧値の変換により、反転増幅器170は、接続電線133に流れている電流波形が有する振幅と同一の振幅を有する電流波形を生成する。
【0187】
さらに、反転増幅器170は、当該所定電圧値を有する電圧の極性を反転し、反転された極性を有する「反転増幅電圧」を出力する。
【0188】
また、反転増幅器170は、当該反転増幅電圧を、電磁シールド部材132と接続されているシールド接地線L2へ出力する。
【0189】
反転増幅器170から出力された反転増幅電圧による電流は、電磁シールド部材132を介して、プローブシールド接続線L3とプローブ140とへ流れる。
【0190】
また、反転増幅器170から出力された反転増幅電圧による電流は、プローブブロック接地線L4を通じて、接地電位GNDに保たれているブスバー150(図8に示したブスバー151〜154)へ流れる。
【0191】
実施形態3によれば、反転増幅器170は、接続電線133に流れている電流波形が有する振幅と同一の振幅を有する電流波形を生成して出力する。
【0192】
そのため、電磁シールド部材132において、接続電線133に流れている方向と逆方向の電流をより確実に流すことができる。
【0193】
当該逆方向に流れる電流は、接続電線133に流れている電流により発生する誘導磁界と逆方向の磁界(キャンセル磁界)を電磁シールド部材132にて発生する。そのため、接続電線133を流れる電流により発生する磁界と、反転増幅器170から出力された電圧によって発生する磁界とが相殺する。
【0194】
これにより、接続電線133が有するインダクタンスLを低減させる効果を増大させることができる。
【0195】
なお、反転増幅器170には、出力電流については、増幅器120と同等の電流出力能力が要求される。しかしながら、出力電圧については、反転増幅器170は、電磁シールド部材132と直列接続されているシールド接地線L2とプローブシールド接続線L3とプローブブロック接地線L4との電圧降下分を補償する電圧を発生するだけでよい。そのため、反転増幅器170は、増幅器120よりも低電圧で駆動することが可能であり、反転増幅器170が発生する電力の電力値も小さなものでよい。
【0196】
また、反転増幅器170は、給電プローブユニット130ごとに設ける。しかしながら、増幅器120(図8の例では、YLドライバ121−1〜121−M、YRドライバ122−1〜122−MおよびXドライバ123−1〜123−N)に対しては、給電プローブユニット130にて集合した給電線の数を、1台の反転増幅器170で駆動すればよい。
【0197】
そのため、反転増幅器170を設ける台数は、増幅器120(YLドライバ121−1〜121−M、YRドライバ122−1〜122−MおよびXドライバ123−1〜123−N)の台数と比べて数十分の1でよい。
(実施形態4)
つぎに、実施形態4の電子源製造システムについて説明する。
【0198】
実施形態4の電子源製造システムの全体構成は、図1に示した構成と基本的に同じである。
【0199】
ただし、実施形態4の電子源製造システムは、図1に示した電圧印加装置1に代えて、電圧印加装置1Cを有する。
【0200】
図14に示すように、電圧印加装置1Cは、図13に示した電圧印加装置1Bの構成に加えて、波形変換部180をさらに備える。
【0201】
波形変換部180は、増幅器120(図8に示したYLドライバ121−1〜121−M、YRドライバ122−1〜122−MおよびXドライバ123−1〜123−N)から出力された電圧が有する波形を所定の波形に変換する「変換処理」を行う。
【0202】
この説明例では、波形変換部180は、増幅器120からの電圧が有する波形を、当該波形を微分した波形に変換する場合を例に挙げて説明する。しかしながら、波形変換部180は、増幅器120からの電圧の波形を微分するに限らず、インダクタンスLの低減が可能な波形へ変換する機能を有するものであれば、その構成は任意でよい。
【0203】
波形変換部180は、増幅器120から出力されてきた電圧の波形を微分し、微分した波形を有する「微分出力電圧」を反転増幅器170へ出力する。
【0204】
反転増幅器170は、波形変換部180からの微分出力電圧を反転増幅する。そして、反転増幅器170は、シールド接地線L2を介して、極性が反転された微分出力電圧を電磁シールド部材132へ出力する。
【0205】
その後、極性反転後の微分出力電圧による電流は、電磁シールド部材132、プローブシールド接続線L3、プローブベース143およびプローブブロック接地線L4を通じて、ブスバー150(図8の例では、ブスバー151〜154)へ流れる。
【0206】
実施形態4によれば、接続電線133に流れている電流波形の高周波成分と同一の振幅を有する微分電流波形を生成する。そして、電磁シールド部材132において、当該微分電流波形を、接続電線133にて電流が流れる方向と逆方向に流す。
【0207】
そのため、電磁シールド部材132において、接続電線133に流れている電流により発生する誘導磁界と逆方向(高周波成分を打ち消す方向)に磁界が発生する。
【0208】
一般的に、電流波形の歪みが及ぼす影響は、周波数成分が高い領域にて大きくなる。そのため、反転増幅器170に入力する電圧のうちの高周波成分のみを反転増幅して電磁シールド部材132へ印加することにより、接続電線133上を流れる電流の電流波形の歪みに影響するインダクタンス成分を低減することが可能となる。つまり、接続電線133上にて、印加された電圧波形に対する電流波形の歪みを低減することができる。
【0209】
また、反転増幅器170は、低周波成分の電圧を増幅することが不要となる。そのため、反転増幅器170が発生する電力は、実施形態3の電圧印加装置1Bよりも大幅に削減することが可能となる。そのため、電圧印加装置1Cの小型化や電子源製造システムの小型化などが可能となる。
【0210】
また、シールド接地線L2および電磁シールド部材132を介して、プローブシールド接続線L3およびプローブブロック接地線L4へ流れる電流の平均値も低下する。そのため、シールド接地線L2、プローブシールド接続線L3およびプローブブロック接地線L4として、断面積が小さな細線を適用することが可能となる。
【0211】
上述の実施形態1〜4では、電子源の製造装置2において、マトリクス状に配置された配線の交点の近傍に設けられた複数の電子放出素子300の活性化処理を行う場合を例に挙げて説明をした。
【0212】
しかしながら、給電プローブユニット130を用いた波形歪み低減手法を電子源基板400のフォーミング処理に適用した場合にも、複数の電子放出素子300のフォーミング処理に要する時間を短縮する効果が得られる。また、均一な電子放出特性を有する電子放出素子300を有する電子源基板400を製造することが可能となる。
【図面の簡単な説明】
【0213】
【図1】電子源製造システムの模式図である。
【図2】図1に示した電圧印加装置の構成を示す図である。
【図3】電流波形の測定結果を示す図である。
【図4】図1に示した製造装置の構成を示す図である。
【図5】電子源基板における給電線の配置を示す図である。
【図6】図4に示した制御部の構成を示す図である。
【図7】電圧印加装置の構成を示す図である。
【図8】電圧印加装置と電子源基板との接続形態を示す図である。
【図9】図8に示した行方向(YL側)の接続形態を示す図である。
【図10】製造装置が有する制御部の動作を示すフローチャートである。
【図11】実施形態2の電圧印加装置の構成を示す図である。
【図12】給電プローブユニットの接続形態を示す図である。
【図13】実施形態3の電圧印加装置の構成を示す図である。
【図14】実施形態4の電圧印加装置の構成を示す図である。
【図15】表面伝導型電子放出素子の断面模式図である。
【図16】給電線と素子電極との一般的な接続形態を示す図である。
【図17】LR直列回路の構成を示す図である。
【図18】製造装置が有するインダクタンスおよび抵抗の等価回路を示す図である。
【図19】電子源基板へ印加される電圧と電流の波形を示す図である。
【符号の説明】
【0214】
132 電磁シールド部材
133 接続電線
141 スプリングプローブ
142 プローブピン絶縁ブロック
143 プローブベース
150 ブスバー
【技術分野】
【0001】
本発明は、歪み低減装置および電圧印加装置に関する。
【背景技術】
【0002】
FED(電界放出ディスプレイ)では冷陰極型の電子放出素子が用いられる。そのうちの1つである表面伝導型電子放出素子の構造、製造方法の一例が特許文献1に開示されている。
【0003】
表面伝導型電子放出素子では、図15(b)に示す断面図のように、導電性膜330の一部に間隙が設けられ、当該間隙の近傍に炭素を主成分とする膜350が形成されている。間隙340は、1対の素子電極320の間に電圧を印加して導電性膜330に電流を流す処理によって形成される。
【0004】
また、膜350は、「活性化処理」によって形成される。つまり、「フォーミング処理」を施した電子放出素子300を炭素含有ガスを含む雰囲気中に設置して、素子電極320の間に電圧パルスを繰り返し印加することで、導電性膜330に電流を流す処理によって形成される。
【0005】
しかしながら、上述のフォーミング処理や活性化処理を、電子放出素子300がM行×N列のマトリクス状に配置された図16に示した電子源基板400の製造方法に単純に適用した場合、すべての電子放出素子300に対する活性化処理を完了するまでに非常に長い時間が必要となってしまうという問題点がある。
【0006】
また、活性化処理を行う時間が長くなるに伴って、電子放出素子300の周囲の炭素含有ガスの量も変化してしまう。このように炭素含有ガスの量が変化する状況下で電子放出素子300の活性化処理を行った場合、活性化処理によって形成される膜350が不均一となってしまう。そのため、電子放出素子300それぞれの放出電流特性も不均一なものとなってしまうという問題点がある。
【0007】
そこで、活性化処理の際は、行方向配線Y1〜YMの一部、列方向配線X1〜XNの一部、または、行方向配線Y1〜YMの一部および列方向配線X1〜XNの一部で構成される複数のブロックに列方向配線X1〜XNや行方向配線Y1〜YMを分別し、活性化用の電圧パルスの印加をブロックごとに順次行うことで、活性化処理に要する時間の短縮と発熱量の抑制を図ることが考えられる(例えば、特許文献2参照。)。
【特許文献1】特開平7−235255号公報
【特許文献2】特開2000−311592号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、近年、FEDが具備する画像表示領域は大型化する傾向にある。これに伴って、画像表示領域を構成する電子源基板のサイズも大きなものとなる。そのため、特許文献5に開示された技術においては、電子源基板400上の横方向および縦方向に配置された各電子放出素子300に接続された行方向配線Y1〜YMや列方向配線X1〜XNそれぞれへ活性化用の電圧パルスを印加するための供給端子を、画像表示領域(電子源基板400)の外側に設ける必要がある。
【0009】
このような構成をとる場合、当該供給端子とプローブを介して接続されたXドライバまたはYドライバから電子源基板400上の列方向または行方向の電子放出素子300へ活性化用の電圧パルスを印加する。
【0010】
この場合、同時に選択された複数の電子放出素子300へ電圧パルスを印加するため、各供給端子あたりの電圧パルスが有する電流値が大きなものとなる(例えば、数百mA〜数A)。電圧パルスの電流値が大きくなるに伴って当該電圧パルスが有する電力値も大きくなるため、列方向および行方向の各ドライバが発生する熱量も大きなものとなる。そのため、列方向の各Xドライバおよび行方向の各Yドライバの小型化が困難となり、各ドライバを電子源基板400の近傍に配置することができない。
【0011】
行方向のYドライバおよび列方向のXドライバは、電力値の大きい電力が印加される行方向(縦方向)には行方向配線Y1〜YMの数Mの2倍の数、列方向(横方向)には列方向配線X1〜XNの数Nと同一の数が必要となる。
【0012】
例えば、画像表示領域のサイズが50インチである平板型ディスプレイに用いられる電子源基板400の場合、列方向の大きさは約110cmであり、列方向配線X1〜XNの数Nは約5760本であるため、必要なXドライバの台数は約5760台となる。また、行方向(縦方向)の大きさは約62cmであり、行方向配線Y1〜YMの数Mは約1080本であるため、必要なYドライバの数は約2160台となる。そのため、XドライバおよびYドライバすべてを、電子源基板400に活性化処理やフォーミング処理を行う製造装置の近傍に配置することは困難である。
【0013】
また、図16に示した電子源基板400とXドライバまたはYドライバとを電気的に接続する場合、コンタクトピンを安定的に接触させるために、電子源基板400の周端部に設けられた電圧パルス供給用の供給端子(通電用のピン)にスプリングを用いて与圧を加える給電プローブユニットが用いられることが多い。また、給電プローブユニットから各X−Y側にそれぞれ配置される電圧パルス印加用のドライバ間を接続するための給電ケーブルは、給電点の数と同数だけ必要となる。
【0014】
電子源基板400上には列方向配線X1〜XNとして5760本が必要であり、行方向配線Y1〜YMとしては1080本である。そのため、電子源基板400の周端部に接続されるプローブピンの数は各走査線数の2倍必要となり列方向では11520個、行方向では2160個の給電プローブユニットが必要となる。このような場合、すべての行方向配線Y1〜YMまたは列方向配線X1〜XNを1つのプローブピン台を用いて電子源基板400へ接触させることは困難である。そのため、所定数のプローブピンでそれぞれ構成されるプローブブロックにプローブピンを分別することが電子源基板400の製造装置の構成上望ましい。
【0015】
そのため、各プローブブロックごとに電子源基板400に対して各プローブブロックを垂直に保持した状態で、プローブブロックから電子源基板に対して加重を加える機構を用いて、電子源基板400の周端部にある各走査線の外部取出電極に対して安定して電気的に接触する。
【0016】
また、電子源基板400の製造装置への挿入、または、フォーミング処理または活性化処理された電子源基板400の製造装置からの取出を行えるよう、プローブブロックを待避させることでプローブピンの先端と電子源基板400との間隔を確保するプローブ待避機構を有する。
【0017】
プローブブロックは、電子源基板400の製造装置への挿入時または電子源基板400の製造装置からの取出時に待避できる機構を有するため、プローブを接続するケーブルに対しては屈曲性が要求される。そのため、製造装置に装着された電子源基板400の近傍にプローブブロック毎に分離したコネクタを設け、当該コネクタと、各Xドライバまたは各Yドライバとを給電ケーブルにより接続する。
【0018】
当該給電ケーブルは、電子源基板400の製造装置のプローブ近傍に配置してあるコネクタと、列方向または行方向に配置されている電子放出素子300それぞれへドライバとを接続することが可能な長さを有することが必要となる。上述したようなサイズや発熱量などの観点から、各Xドライバや各Yドライバを電子源基板400の近傍に配置できない場合、給電ケーブルが有する長さも長くなってしまう。電圧波形に対する電流波形の遅れは、給電ケーブルが長くなるに伴って大きくなるため、電流波形の歪みも大きなものとなってしまう。
【0019】
以下、図17(a)、17(b)および17(c)を参照して、電流波形の歪みについて詳細に説明する。
【0020】
図17(a)に示す回路は、電圧値Vの直流電圧を出力する直流電圧源DCSに対する負荷として、インダンクタンスLと抵抗Rとが直列に接続されたLR直列回路である。経過時間tが0[sec]に到達する前の状態においては、スイッチSはオフである。このとき、当該LR直列回路は導通していないため、インダンクタンスLと抵抗Rとに加わる電圧V=0であり、LR直列回路に流れる電流I=0である。
【0021】
そして、経過時間tが0[sec]に到達してスイッチSがオンとなった場合、当該LR直列回路は導通する。当該導通により、負荷であるインダンクタンスLおよび抵抗Rへ、図17(b)に示す電圧値Vの直流電圧が印加される。このとき、LR直列回路に流れる電流iが有する図17(c)に示す電流値Iは、以下の式1で表わされる。
【0022】
【数1】
【0023】
なお、上述の式1において、LR回路の時定数(=L/Rである。ここで、時定数( は、電流値IがV/Rの約0.632倍に到達するまでに要する時間である。
【0024】
インダクタンスLの増大または抵抗Rの減少に伴って時定数( も増大する。そのため、このような場合には電圧波形に対する電流波形の歪みも大きくなる。
【0025】
さらに、電子源基板400を製造するための製造装置にて発生する電流波形の歪みについて説明する。
【0026】
図18に示すように、ドライバDRは、信号源SGが発生した電子源基板400を製造する上で必要とされる電圧パルスを増幅する。また、ドライバDRは、電子源基板の給電点P1に接続されており、給電ケーブルおよびプローブブロックケーブルを通じて、自己の出力を電子源基板400に印加する。つまり、ドライバDRは、増幅した電圧パルスを、給電ケーブルとプローブブロックケーブルの合成インダクタンスLsおよび等価直列抵抗Rsへ出力する。
【0027】
図16に示した電子源基板400でも、マトリクス状に配線された行方向配線Y1〜YMおよび列方向配線X1〜XNが有するインダクタンスLpが発生する。また、行方向配線Y1〜YMおよび列方向配線X1〜XNが有する配線抵抗と電子放出素子300の抵抗とを合計した抵抗Rpが発生する。なお、図18の例では、時定数( =(Ls+Lp)/(Rs+Rp)である。
【0028】
上述の式1に示したインダクタンスLは、図18に示した例では、給電ケーブルとプローブブロックケーブルと行方向配線Y1〜YMおよび列方向配線X1〜XNとのそれぞれが有する自己インダクタンスLsと結合インダクタンスLpとを加算した値となる。結合インダクタンスLpの値は、電圧パルスを印加する行方向配線Y1〜YMの数および列方向配線X1〜XNの数や各配線同士の距離に応じて変化する。
【0029】
ここで、電圧パルスが有する電圧波形に対する電流波形の歪みについて詳細に説明しておく。図18に示したドライバDRから電子源基板400へ、図19(a)および19(b)に示す電圧波形を印加したものとする。つまり、ドライバDRは、周期Tごとに、供給時間T1の電圧パルスと供給時間T2の電圧パルスとを電子源基板400へ印加する。この場合、図19(c)に示す電流波形の遅れ(ドライバが印加した電圧波形に対する電流波形の歪みTd)が発生する。なお、図19(c)に示した電流波形の歪みTdの値は、時定数(=(Ls+Lp)/(Rs+Rp)とほぼ同じ値となる。
【0030】
そのため、電流波形の歪みを低減するには、上述の式1が示した時定数((つまり、インダクタンスLと抵抗Rとの比)を変更することが考えられる。
【0031】
抵抗Rの値は、フォーミング処理(または、活性化処理)を同時に施す電子放出素子300の数(つまり、同時に選択する行方向配線Y1〜YMの数または列方向配線X1〜XNの数)を変更することにより、変化させることが可能である。
【0032】
同時に選択する行方向配線Y1〜YMの数または列方向配線X1〜XNの数を減少させた場合、抵抗Rの値の上昇により時定数( は減少するため、電流波形の歪みは改善される。しかしながら、同時に選択する行方向配線Y1〜YMの数または列方向配線X1〜XNの数が減少するため、電子源基板400を製造する際に当該電子源基板400へ電圧パルスを印可する時間が長くなってしまい、電子源基板400製造時の処理に要する時間を短縮することができないという問題点がある。
【0033】
また、電流波形の歪みを低減するため、抵抗Rの値を増大させる方法に代えて、行方向配線Y1〜YMまたは列方向配線X1〜XNが有するインダクタンスLの値を低減させる方法も考えられる。なお、一般的に、電線1メートルあたり約1nHのインダクタンスを有する。
【0034】
行方向配線Y1〜YMまたは列方向配線X1〜XNが有するインダクタンスLを低減するためには、例えば、YドライバまたはXドライバと電子源基板400を加工する加工部が具備するコネクタとを接続する給電線として、電圧パルス印加用の接続電線と、接地電位に保つための接地線とを所定間隔でより合わせた「ツイストペア電線」を用いることが考えられる。ツイストペア構造では、行方向配線Y1〜YMまたは列方向配線X1〜XNのループ内に発生した誘導電圧を互いに打ち消しあう。そのため、ツイストペア電線の使用により給電線におけるインダクタンスの発生量を1/10〜1/5に低減することが可能となり、電流波形の歪みは低減する。
【0035】
しかしながら、コネクタ〜プローブピンの接続に用いられる接続ケーブルには屈曲性が要求されるため、細線などを用いる必要がある。また、電子源基板400の周端に設けられた電極に対して当該接続ケーブルを1対1で接続する必要がある。そのため、コネクタ〜プローブピンの接続用の接続ケーブルとして、接地線が必要とされるツイストペア電線や同軸ケーブルなどを適用することはできない。
【0036】
さらに、電子源基板400の周端に設けられた電極は、プローブピンを高密度に配置することにより構成されている。そのため、製造装置の構成上の観点からも、接地線が必要とされるツイスト電線や同軸ケーブルを適用することは困難であるという問題点がある。
【0037】
また、プローブピンを支持するプローブブロックまでの電線やプローブブロック内の電線には、屈曲性や柔軟性が要求される。しかしながら、ツイストペア電線や同軸ケーブルなどは屈曲性や柔軟性に乏しく、プローブブロック内のプローブピン接続用のケーブルとして使用することはできない。つまり、プローブブロックの配線が有するインダクタンスLの値を有効的に低減させ、電流波形の歪みを改善することができないという問題点がある。
【0038】
本発明は、上述した課題を解決する歪み低減装置および電圧印加装置を提供することを目的とする。
【課題を解決するための手段】
【0039】
上記課題を解決するために、本発明の歪み低減装置は、外部装置へ電圧を印加するための接触端子を有する電圧印加装置に設けられる歪み低減装置であって、一端が前記接触端子と接続されており、他端に入力した電圧を該接触端子へ伝送する接続電線と、接地電位に保たれた接地部材と、前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する。
【0040】
上記課題を解決するために、本発明の電圧印加装置は、外部装置へ電圧を印加するための接触端子を有する電圧印加装置であって、前記電圧を発生する電圧発生器と、前記電圧発生器が発生した電圧を入力し、該入力した電圧を所定の値の電圧に増幅し、該所定の値の電圧を出力する増幅器と、一端が前記接触端子と接続されており、前記増幅器から出力されて他端より入力した電圧を該接触端子へ伝送する接続電線と、接地電位に保たれた接地部材と、前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する。
【発明の効果】
【0041】
本発明によれば、外部装置へ電圧を印加するための接触端子を有する電圧印加装置に設けられる歪み低減装置において、一端が接触端子と接続されており、他端に入力した電圧を接触端子へ伝送する接続電線と、接地電位に保たれた接地部材と、接続電線の周囲を覆い、接続電線の伸延方向における一端および他端それぞれと接地部材とが接続されている電磁シールド部材とを有する構成としたため、電流波形の歪みを低減することができる。また、電子源基板の製造に要する時間を短縮することができる。
【発明を実施するための最良の形態】
【0042】
(実施形態1)
以下、本発明の実施形態1に従った電圧印加装置(歪み低減装置を含む)を説明する。
【0043】
以下では、実施形態1の電圧印加装置を、電子源基板に活性化処理を施す電子源製造システムにて具備するよう構成した場合を例に挙げて説明する。
【0044】
なお、ここでいう電子源基板は、一般的な電子源基板と同じでよい。以下では、製造装置2による活性化処理の対象となる電子源基板は、複数の電子放出素子が単純マトリクス配置(素子数=M×N)された構成を有する電子源基板400である場合を例に挙げて説明する。
【0045】
まず、本発明の電子源製造システムの全体構成を説明する。
【0046】
図1に示すように、電子源製造システムは、電圧印加装置1と、製造装置2とを具備している。なお、電子源基板400へ活性化処理用の電圧パルスを印加する場合、電圧印加装置1は複数台必要となるが、図1の例では簡単のために電圧印加装置1の台数を「1」として説明する。
【0047】
電圧印加装置1は、製造装置2に格納されている電子源基板400へ電圧を印加する。
【0048】
製造装置2は、電圧印加装置1から印加された電圧を用いて、電子源基板400の活性化処理を行う。つまり、有機物質のガスを含む雰囲気中にて、フォーミング処理が施された電子源基板400の素子電極320間にパルス電圧を繰り返し印加する処理を行う。活性化処理により、素子電極320間の間隙の近傍に炭素を主成分とする膜350が形成される。
【0049】
つぎに、電圧印加装置1の構成について説明する。
【0050】
図2に示すように、電圧印加装置1は、電圧発生器110と、増幅器120と、給電プローブユニット130と、ブスバー150とを有する。
【0051】
電圧発生器110は、任意の電圧値を有する電圧を生成し、生成した電圧を増幅器120へ出力する。
【0052】
なお、電圧発生器110は、後述するYL波形発生部111、YR波形発生部112およびX波形発生部113として機能する。
【0053】
増幅器120は、電圧発生器110から出力されてきた電圧を入力し、入力した電圧を増幅する。
【0054】
増幅器120の正極側の出力端子は、給電線L1を介して、給電プローブユニット130と接続されている。つまり、増幅器120は、増幅した電圧を給電線L1を介して給電プローブユニット130へ出力する。
【0055】
また、増幅器120の負極側の出力端子は、ブスバー150と接続されている。
【0056】
なお、増幅器120は、後述するYLドライバ121−1〜121−M、YRドライバ122−1〜122−MまたはXドライバ123−1〜123−Nとして機能する。
【0057】
給電プローブユニット130は、「歪み低減装置」である。
【0058】
給電プローブユニット130は、コネクタ131と、電磁シールド部材132と、接続電線133と、プローブ140とを有する。
【0059】
コネクタ131は、増幅器120の正極側の出力端子と接続された給電線L1と、接続電線133とを接続する。
【0060】
電磁シールド部材132は、例えば、金属などの導電率が高い材料で構成される。電磁シールド部材132は、接続電線133を覆い、その形状は、例えば、円筒状に成型されている。
【0061】
接続電線133が伸延する方向における電磁シールド部材132の両端部には、端子がそれぞれ設けられている。
【0062】
そのうちで電磁シールド部材132のコネクタ131側の端子(「導電性部材の一端」)は、シールド接地線L2を介して、ブスバー150と接続されている。
【0063】
また、電磁シールド部材132のプローブ140側の端子(「導電性部材の他端」)はプローブシールド接続線L3と接続されている。
【0064】
接続電線133は、一端がコネクタ131と接続されており、他端がプローブ140と接続されている。増幅器120から出力されてきた信号は、コネクタ131から入力され、接続電線133を介してプローブ140へ出力(伝送)される。
【0065】
プローブ140は、スプリングプローブ141と、プローブピン絶縁ブロック142と、プローブベース143とを有する。
【0066】
スプリングプローブ141は、増幅器120から出力されてきた電圧を外部へ出力する「接触端子」である。
【0067】
スプリングプローブ141は、電子源基板400の周端に設けられた「外部の給電端子」(後述するYL端子TYL1〜TYLM、YR端子TYR1〜TYRMまたはX端子TX1〜TXN)と接触する。
【0068】
プローブピン絶縁ブロック142は、絶縁性が高い材料(例えば、セラミックなど)で構成されている。プローブピン絶縁ブロック142は、スプリングプローブ141を固定する役割を果たす「固定部」である。また、プローブピン絶縁ブロック142は、スプリングプローブ141の短絡を防止する役割を果たす。
【0069】
プローブベース143は、スプリングプローブ141と、プローブピン絶縁ブロック142とを格納する容体である。
【0070】
プローブベース143は、少なくともその一部に「導電性部材」が設けられている。当該導電性部材には、プローブシールド接続線L3およびプローブブロック接地線L4が接続されている。なお、プローブベース143の全体を、導電性部材、つまり、導電率の高い金属などの材料で構成してもよい。
【0071】
ブスバー150は、例えば、金属などの導電率の高い材料で構成されている。
【0072】
ブスバー150は、接地されていることにより、その電位が接地電位GNDに保たれた「接地部材」である。
【0073】
ブスバー150には、増幅器120の負極側の出力端子と、電磁シールド部材132と、プローブブロック接地線L4とが接続される。なお、ブスバー150は、後述するブスバー151〜154として機能する。
【0074】
給電プローブユニット130(歪み低減装置)の接続電線133では、増幅器120から印加された電圧によって、コネクタ131からプローブ140へ向かう方向に電流が流れる。接続電線133上の電流により、接続電線133の周囲に磁界が発生する。このとき、電磁シールド部材132には、接続電線133上の電流による磁界を打ち消す方向の磁界を発生させるように起電力が誘起される。
【0075】
当該誘起電力によって、電磁シールド部材132では、プローブベース143側の端部に設けられた端子から接地電位GNDに保たれたブスバー150側の端部に設けられた端子へ向かう方向に電流が流れる。つまり、電磁シールド部材132においては、接続電線133に流れる電流と逆の方向に起電流が流れる。当該逆の方向の起電流により、接続電線133上の電流によって発生した磁界を打ち消す方向の磁界が発生する。
【0076】
これにより、接続電線133が有する固有インダクタンス成分が低減でき、ひいては、給電プローブユニット130が有するインダクタンスLの値を低減することができる。さらに、インダクタンスLが低減されることにより、増幅器120からの電圧の電圧波形に対する電流波形の遅れ(電流波形の歪み)を低減できる。
【0077】
以下に、本願発明の発明者による測定結果を参照して、本発明の給電プローブユニット130(歪み低減装置)を用いたときのインダクタンスLの低減効果について説明する。
【0078】
給電プローブユニット130において、図3(a)に示す波形を有する電流パルスを通流した。
【0079】
このとき、電磁シールド部材132に流れる電流波形を測定した場合、当該測定結果として図3(b)に示す特性が得られた。
【0080】
つまり、電磁シールド部材132には、接続電線133にて電流が流れる方向と逆向きの逆起電流が流れていることが確認できた。
【0081】
電磁シールド部材132に流れた電流は、接続電線133を流れる電流が発生する磁界を打消す方向に誘導磁界を発生させる。このため、電磁シールド部材132上を流れた電流の電流値が大きいほど、給電プローブユニット130におけるインダクタンスLが低減される。
【0082】
図3(b)に示した電磁シールド部材132に流れた電流の電流値は、図3(a)に示した接続電線133にて流れた電流の電流値の約10%に相当する。そのため、給電プローブユニット130では、約10%のインダクタンスLが低減されている。
【0083】
また、給電プローブユニット130にて、電磁シールド部材132と、シールド接地線L2、プローブシールド接続線L3およびプローブブロック接地線L4とを設けたことにより、給電プローブユニット130単体についてのインダクタンスLも約10〜15%程度低減できる効果が得られている。
【0084】
つぎに、製造装置2の構成について説明する。
【0085】
図4に示すように、製造装置2は、活性化部21と、制御部22と、記憶部23とを有する。
【0086】
活性化部21は、電子源基板400を収容可能な容体(図示せず)を有しており、当該容体に収容された電子源基板400に対して活性化処理を行う。
【0087】
また、容体は、真空排気装置(図示せず)と接続されており、例えば、10-2 〜10-5[Torr]程度に真空排気されている。
【0088】
また、活性化部21は、ガス供給装置(図示せず)と接続されている。当該ガス供給装置は、活性化部21が電子源基板400の活性化処理を行っている間、容体へ還元性の微量のガスを供給する。
【0089】
活性化部21が活性化処理を行う電子源基板400に設けられている電子放出素子は、例えば、図15(a)および15(b)に示したような一般的な電子放出素子300でよい。
【0090】
なお、図5に示すように、活性化処理の処理対象となる電子源基板400上には、活性化処理が施される表面伝導型の電子放出素子300と接続された行方向配線Y1〜YMと列方向配線X1〜XNとがマトリクス状に配置されている。
【0091】
行方向配線Y1〜YMは、電子源基板400上にてY方向に所定間隔で配置されたM本の配線である。なお、以下では、m番目(m:1〜Mのいずれか)の行方向配線Y1〜YMを「行方向配線Ym」で表す。
【0092】
また、列方向配線X1〜XNは、電子源基板400上にてX方向に所定間隔で配置されたN本の配線である。なお、以下では、n番目(n:1〜Nのいずれか)の列方向配線X1〜XNを「列方向配線Xn」で表す。
【0093】
なお、図5に示した行方向配線Y1〜YMまたは列方向配線X1〜XNと、M行×N列の単純マトリクス状に配置された電子放出素子300との接続形態は、図16に示した一般的な接続形態と同じである。
【0094】
図4に示した制御部22は、製造装置2全体の動作を制御する。
【0095】
図6に示すように、制御部22は、ブロック分別部221と、グループ分別部222と、列方向配線選択部223と、第1電圧制御部224と、行方向配線選択部225と、第2電圧制御部226と、第2電圧印加終了判別部227とを有する。
【0096】
ブロック分別部221は、記憶部23が記憶しているグループ分別テーブル231に基づいて、行方向配線Y1〜YMを後述する「第1所定数」のブロックBKに分別する。ブロック分別部221は、列方向配線X1〜XNについてもブロックBKに分別してもよい。
【0097】
グループ分別部222は、記憶部23が記憶しているグループ分別テーブル231に基づいて、ブロック分別部221が分別したブロックBKそれぞれに含まれる列方向配線Y1〜YMを、後述する「第2所定数」ずつの列方向配線Y1〜YMを含む複数のグループGRに分別する。
【0098】
列方向配線選択部223は、一定周期T(「所定期間」)ごとに、電圧印加装置1が具備する後述のセレクタ160(Xセレクタ163−1〜163−N)へ、列選択指示信号SLXまたは列非選択指示信号NSXを送信する。
【0099】
第1電圧制御部224は、Xドライバ123−1〜123−NからのX電流検出信号IXを入力して、電圧制御信号をX波形発生部113へ出力する。ここで、第1電圧制御部224が出力する電圧制御信号は、列方向配線X1〜XNへ印加される後述の電圧パルスv1(第1電圧)の電圧値や波形を制御するための信号である。
【0100】
行方向配線選択部225は、一定周期T(「所定期間」)ごとに、電圧印加装置1が具備するセレクタ160(YLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−M)へ、行選択指示信号SLYまたは行非選択指示信号NSYを送信する。
【0101】
第2電圧制御部226は、YLドライバ121−1〜121−MからのYL電流検出信号IYLまたはYRドライバ122−1〜122−MからのYR電流検出信号IYRを入力して、電圧制御信号をYL波形発生部111またはYR波形発生部112へ出力する。ここで、第2電圧制御部226が出力する電圧制御信号は、行方向配線Y1〜YMへ印加される後述の電圧パルスv2(第2電圧)の電圧値や波形を制御するための信号である。
【0102】
第2電圧印加終了判別部227は、電圧パルスv2の印加が終了した場合、行方向配線選択部225によるYLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mの選択が、行方向配線Y1〜YMすべてについて終了したかどうかを判別する。
【0103】
例えば、第2電圧印加終了判別部227は、行方向配線選択部225が選択したYLセレクタ161−1〜161−Mの数、および、YRセレクタ162−1〜162−Mの数それぞれを計数する。そして、第2電圧印加終了判別部227は、該計数した値が「M」に到達した場合、行方向配線選択部225による選択が行方向配線Y1〜YMすべてについて終了したと判別する。
【0104】
図4に示した記憶部23は、任意のデータ(例えば、グループ分別テーブル231)を記憶する。
【0105】
グループ分別テーブル231には、ブロック分別部221が行方向配線Y1〜YMを分別するブロックBKの数である「第1所定数」が記憶されている。
【0106】
また、グループ分別テーブル231には、ブロックBKそれぞれにおけるグループGRの数、および、グループ分別部222が各グループGRそれぞれへ割り当てる行方向配線Y1〜YMの数(第2所定数)が記憶されている。
【0107】
以下、活性化部21が活性化処理を行う際の、電圧印加装置1と、製造装置2の処理対象となる電子源基板400との間の接続形態について詳細に説明する。
【0108】
なお、以下の説明においては、図7に示すように、電圧印加装置1それぞれは、セレクタ160(YLセレクタ161−1〜161−M、YRセレクタ162−1〜162−MおよびXセレクタ163−1〜163−N)を有しているものとする。
【0109】
セレクタ160は、例えば、リレーまたはアナログスイッチなどのスイッチで構成される。セレクタ160は、電圧印加装置1からの電圧の印加を、電子源基板400上の行方向配線Y1〜YMまたは列方向配線X1〜XNへ選択的に行うために設けられている。
【0110】
また、図8に示すように、電圧印加装置1の台数は、電子源基板400の周端部に設けられた「給電端子」の数、つまり、図5に示したYL端子TYL1〜TYLMの数Mと、YR端子TYR1〜TYRMの数Mと、X端子TX1〜TXNの数Nとを加算した値(「2M+N」)と同じである。
【0111】
図8に示したように、電圧印加装置1それぞれは、図2に示した電圧発生器110に相当するYL波形発生部111とYR波形発生部112とX波形発生部113とのいずれか1つを有する。
【0112】
YL波形発生部111は、任意の電圧を発生し、発生した電圧をYLドライバ121へ出力する。
【0113】
YR波形発生部112は、任意の電圧を発生し、発生した電圧をYRドライバ122へ出力する。
【0114】
さらに、図8に示したように、電圧印加装置1それぞれは、図2に示した増幅器120に相当するYLドライバ121−1〜121−MとYRドライバ122−1〜122−MとXドライバ123−1〜123−Nとのいずれか1つを有する。
【0115】
YLドライバ121−1〜121−MまたはYRドライバ122−1〜122−Mは、YL波形発生部111またはYR波形発生部112から出力されてきた電圧を増幅し、当該増幅した電圧をYLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mへ出力する。
【0116】
ここで、YLドライバ121−1〜121−MまたはYRドライバ122−1〜122−Mが増幅した電圧が有する各電圧値それぞれは、行方向配線Y1〜YMと接続された電子放出素子を活性化することができる電圧値である。
【0117】
なお、以下では、m番目のYLドライバ121−1〜121−Mを「YLドライバ121−m」で表し、m番目のYRドライバ122−1〜122−Mを「YRドライバ122−m」で表す。
【0118】
また、YLドライバ121−mおよびYRドライバ122−mそれぞれは、自己が電子源基板400の行方向配線Ymへ流す電流の電流値を測定するための電流検出回路を有する。
【0119】
YLドライバ121−mは、当該電流検出回路により測定した行方向配線Ymへ流す電流値を示す「YL電流検出信号IYL」を製造装置2が具備する第2電圧制御部226へ出力する。また、YRドライバ122−mは、当該電流検出回路により測定した行方向配線Ymへ流す電流値を示す「YR電流検出信号IYR」を第2電圧制御部226へ出力する。
【0120】
図8に示したYLセレクタ161−1〜161−MおよびYRセレクタ162−1〜162−Mは、製造装置2が具備する行方向配線選択部225の指示に従って、行方向配線Y1〜YMを選択する。なお、以下では、m番目(m:1〜M)のYLセレクタ161−1〜161−Mを「YLセレクタ161−m」で表し、m番目(m:1〜M)のYRセレクタ162−1〜162−Mを「YRセレクタ162−m」で表す。
【0121】
YLセレクタ161−mまたはYRセレクタ162−mは、YLドライバ121−mまたはYRドライバ122−mから出力されてきた活性化用の電圧パルスv2を、自己が選択した行方向配線Ymへ印加する。
【0122】
行方向(縦方向)に所定間隔で配置された行方向配線Y1〜YMは、電子源基板400の左右で対称に配置されている。そのため、YLセレクタ161−mおよびYRセレクタ162−mは、同じ行方向配線Ymを同時に選択して、当該選択した行方向配線Ymへ電圧を印加する。
【0123】
YLドライバ121−1〜121−MとYRドライバ122−1〜122−Mとは、行方向配線Y1〜YMにそれぞれ異なる電圧値を入力することが可能である。なお、列方向配線Y1〜YMそれぞれに印加する電圧の波形や電圧値は、第2電圧制御部226からの電圧制御信号に従って変更する。
【0124】
また、電圧印加装置1は、製造装置2が活性化処理を行っている間、列方向配線X1〜XNに対して一定周期で電圧パルスv1(第1電圧)を供給する。
【0125】
図8に示したX波形発生部113は、電圧パルスv1を生成し、生成した電圧パルスv1をXドライバ123−1〜123−Nへ出力する。
【0126】
Xドライバ123−1〜123−Nは、X波形発生部113から出力されてきた電圧が有する電圧値を所定の電圧値に増幅する。なお、ここでいう所定の電圧値とは、列方向配線X1〜XNと接続された電子放出素子それぞれを活性化することが可能な電圧値である。
【0127】
Xドライバ123−1〜123−Nは、列方向配線X1〜XNにそれぞれ異なる電圧値を有する電圧を入力することが可能である。Xドライバ123−1〜123−Nが列方向配線X1〜XNそれぞれに印加する電圧パルスv1が有する電圧波形の形状や電圧値は、第1電圧制御部224からの電圧制御信号に従って変更する。
【0128】
また、Xドライバ123−1〜123−Nは、電子源基板10の列方向配線X1〜XNへ流す電流を検出するための電流検出回路をそれぞれ有する。Xドライバ123−nは、当該電流検出回路により検出した列方向配線Xnへ流す電流値を示す「X電流検出信号IX」を第1電圧制御部224へ出力する。
【0129】
製造装置2の制御部22が有する第1電圧制御部224は、Xドライバ123からのX電流検出信号IXを入力する。そして、第1電圧制御部224は、列方向配線X1〜XNと接続された電子放出素子300を活性化するために必要な電圧がかかるよう、X波形発生部113へ電圧制御信号を送る。当該電圧制御信号によって、Xドライバ123は、自己の出力電圧を設定する。
【0130】
つぎに、図8に示した接続形態のうちの列方向(YL側およびYR側)における動作について詳細に説明する。なお、この説明例の電子源製造装置はYL側とYR側とが電子源基板400を挟んで左右対称に構成されているため、YR側でも、YL側の動作と同一の動作がYL側と同期して行われる。そのため、以下では、YL側の動作を中心に説明する。
【0131】
図9に示すYL波形発生部111は、行方向の電子放出素子300を活性化するための任意の電圧値を有する電圧を生成し、生成した電圧をYLドライバ121へ出力する。なお、YR側では、YR波形発生部112が、自ら生成した電圧をYRドライバ122へ出力する。
【0132】
YLセレクタ161−1〜161−Mは、互いに並列に配設され、入力端子がYLドライバ121−1〜121−Mと接続され、その出力端子が電子源基板400の周端部に設けられたYL端子TYL1〜TYLMそれぞれと接続されている。
【0133】
YLセレクタ161−1〜161−Mは、オンすることを指示する行選択指示信号SLYが行方向配線選択部225から入力された場合、導通する。
【0134】
m番目のYLセレクタ161−mが導通した場合、当該導通したYLセレクタ161−mと接続された行方向配線YmとYLドライバ121−mとが接続され、YLドライバ121−mからの電圧が行方向配線Ymに印加される。なお、YR側でもm番目のYRセレクタ162−mが同時に導通し、行方向配線YmとYRドライバ122−mとが接続される。これにより、YRドライバ122−mからの電圧も行方向配線Ymに同時に印加される。
【0135】
なお、YLドライバ121−1〜121−MまたはYRドライバ122−1〜122−Mそれぞれは、YLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mへ異なる電圧値を有する電圧パルスを同時に出力する機能を有する。
【0136】
また、YLセレクタ161−1〜161−Mは、オフすることを指示する行非選択指示信号NSYが行方向配線選択部225からそれぞれ入力された場合、行方向配線Y1〜YMとYLドライバ161−1〜161−Mとの接続を切断する。なお、YR側でも、行方向配線Y1〜YMとYRドライバ162−1〜162−Mとの接続が切断される。
【0137】
YLセレクタ161−mがオフした場合、当該YLセレクタ161−mと接続された行方向配線Ymに対するYLドライバ121−mからの電圧の印加が停止する。なお、YR側でも、YRセレクタ162−mと接続された行方向配線Ymに対するYRドライバ122−mからの電圧の印加が停止する。
【0138】
つぎに、上記構成を有する実施形態1の電子源製造システムが、図5に示した単純マトリクス状に配置されてグループに分別された行方向配線Y1〜YMおよび列方向配線X1〜XNへ電圧パルスを印加する動作を説明する。
【0139】
ここに、行方向配線Y1〜YMの数Mと列方向配線数X1〜XNの数Nとは任意でよいが、以下では、行方向配線Y1〜YMの数Mが「108本」であり、列方向配線X1〜XNの数Nが「192本」である場合を例に挙げて説明する。
【0140】
電子放出素子300が有する図15(a)に示した導電性膜330の活性化処理を行う場合、導電性膜330の両端に両極性の電圧パルスを同時に加える動作を、1つの導電性膜330ごとに順次実行する。これにより、所望の電子放出特性の電子放出素子300を有する電子源基板400を製造する。この両極性の活性化電圧パルスを、電圧パルスv1、電圧パルスv2とする。
【0141】
列方向配線X1〜X192それぞれには、一定周期T(所定期間)ごとに、活性化電圧パルスv1(「第1電圧」)が同時に印加される。
【0142】
また、行方向配線Y1〜Y108のうちで活性化処理をする行方向配線に、電圧パルスv1の列方向配線X1〜X192への印加と同期したタイミングにて、電圧パルスv2(「第2電圧」)を印加する。
【0143】
電子源基板400の行方向配線Y1〜Y108のYL端子TYL1〜TYL108またはYR端子TYR1〜TYR108に電圧パルスv2を印加した場合、各行方向配線Y1〜Y108に流れる電流と行方向配線Y1〜Y108が有する抵抗とにより、電圧降下が発生する。
【0144】
電圧降下がない場合、電圧パルスv1の基準波高値が基準波高値V1であり、電圧パルスv2の基準波高値が基準波高値V2であるものとする。このとき、電子放出素子300が具備する端子間の電位差は、基準波高値V1と基準波高値V2との和よりも小さくなる。
【0145】
そこで、各配線には、基準波高値V1およびV2を基準として電圧降下分が補正された電圧値を有する電圧が印加される。これにより、108行×192列の配線が交差する部分にそれぞれ位置する各電子放出素子300に印加される電圧のばらつきが少なくなる。そのため、製造された電子源基板400上の電子放出素子300が有する電子放出特性のばらつきも抑制される。
【0146】
図10に示すように、列方向配線X1〜X192には、上述のように、周期Tごとに、列方向配線選択部223が、列方向配線X1〜X192すべてを選択する(ステップS11)。そして、列方向配線選択部223により選択された列方向配線X1〜X192すべてへ、Xドライバ123−1〜123−192からの電圧パルスv1が同時に印加される。
【0147】
一方、行方向については、周期Tごとに、行方向配線選択部225が、電圧パルスv2を同時に印加する行方向配線Y1〜Y108を選択する。この説明例では、以下に示す方法により、列方向配線選択部223は行方向配線Y1〜Y108を選択する。
【0148】
ブロック分別部221は、行方向配線Y1〜Y108を、隣接した連続する「第1所定数」ずつの行方向配線で構成される複数のブロックBK1〜BK9に分別する。以下の説明例では、第1所定数が「9」の場合を例に挙げて説明する。
【0149】
つまり、ブロック分別部221は、連続して配置された12本の行方向配線Y1〜Y108ごとに構成される「9つ」のブロックBK1〜BK9に分別する。より具体的には、連続して配置された行方向配線Y1〜Y12を1番目のブロックBK1に分別し、行方向配線Y13〜Y24を2番目のブロックBK2に分別する。残りのブロックBK3〜BK9についても、同様にして行方向配線Y25〜Y108をそれぞれ分別する。
【0150】
さらに、グループ分別部222は、ブロックBK1〜BK9それぞれについて、連続して隣接する1本以上の行方向配線で構成される複数のグループに分別する。これにより、グループ分別部222は、各ブロックBK1〜BK9内のすべての配線をグループ化する。
【0151】
ここで、同一のブロックBK1〜BK9におけるグループを構成する行方向配線Y1〜Y108の数(第2所定数)は互いに等しいものとする。例えば、ブロックBK1内のグループそれぞれに含まれる行方向配線Y1〜Y12の数は同じである。つまり、ブロックBK1について4つのグループを構成する場合、各グループに含まれる配線の数(第2所定数)はそれぞれ「3」である。
【0152】
なお、異なるブロックBK1〜BK9同士の間では、各グループを構成する行方向配線Y1〜Y108の数はそれぞれ異なっていてもよい。
【0153】
なお、以下では、K番目のブロックBK(この例では、K:1〜9)に含まれるL番目のグループL(L:整数)を、グループGR−K−Lと表す。例えば、ブロックBK1に含まれる3番目のグループであれば、グループGR−1−3である。
【0154】
図10に示したように、行方向配線Y1〜Y108への電圧パルスv2の印加に先立って、行方向配線選択部225は、ブロックBK1〜BK9の全グループそれぞれから、各1本ずつの行方向配線を同時に選択する(ステップS12)。
【0155】
例えば、ブロックBK1について、行方向配線の数がそれぞれ「3」である4つのグループGR−1−1、GR−1−2、GR−1−3およびGR−1−4を構成したものとする。そして、グループGR−1−1は行方向配線Y1〜Y3を含み、GR−1−2は行方向配線Y4〜Y6を含み、GR−1−3は行方向配線Y7〜Y9を含み、GR−1−4は行方向配線Y10〜Y12を含むものとする。
【0156】
この場合、電圧パルスv2の印加の際、行方向配線選択部225は、ブロックBK1について、GR−1−1〜GR−1−4それぞれから少なくとも1つの行方向配線を選択する。例えば、行方向配線選択部225は、GR−1−1にて行方向配線Y1を選択し、GR−1−2にて行方向配線Y4を選択し、GR−1−3にて行方向配線Y7を選択し、GR−1−4にて行方向配線Y10を選択する。行方向配線選択部225は、ブロックBK2〜BK9それぞれに属するグループについても、同様の選択動作を行う。
【0157】
そして、周期T(所定期間)ごとに、選択された行方向配線Y1〜Y108への電圧パルスv2の印加(「第2電圧印加処理」)が、列方向配線X1〜X192への電圧パルスv1の印加(「第1電圧印加処理」)と同期して行われる。
【0158】
YLドライバおよびYRドライバによる電圧パルスv2の印加の終了後、第2電圧印加終了判別部227は、行方向配線選択部225によるYLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mの選択が、行方向配線Y1〜YMすべてについて終了したかどうかを判別する(ステップS13)。
【0159】
YLセレクタ161−1〜161−MまたはYRセレクタ162−1〜162−Mの選択が行方向配線Y1〜YMすべてについて終了していないと第2電圧印加終了判別部227が判別した場合、列方向配線選択部223によるステップS11の処理および行方向配線選択部225によるステップS12の処理が再度実行される。
【0160】
なお、選択された行方向配線Y1〜Y108への電圧パルスv2の印加が終了した後のつぎの周期Tでは、列方向配線X1〜X192に印加される次の電圧パルスv1と同期して、行方向配線選択部225は、各グループGRにて電圧パルスv2がまだ印加されていない行方向配線Y1〜Y108を選択する。そして、YLドライバ121−1〜121−108およびYRドライバ122−1〜122−108は、行方向配線選択部225が選択した行方向配線Y1〜Y108へ電圧パルスv2を印加する。
【0161】
活性化用の電圧パルスv2が印加された行方向配線Y1〜Y108と接続された電子放出素子300では、炭素が堆積することにより、図15(b)に示した電子放出部340が形成される。
【0162】
このようにして、ブロックBK1〜BK9それぞれに含まれるグループのうちから周期Tごとに行方向配線Y1〜Y108が行方向配線選択部225によって順次選択される。そして、選択された行方向配線Y1〜Y108に対応するYLドライバ121−1〜121−108およびYRドライバ122−1〜122−108による電圧パルスv2の印加が繰り返し行われる。各グループGRから選択される行方向配線Y1〜Y108の数は「1」に限らず、複数でもよい。
【0163】
行方向配線選択部225は、活性化処理の間、グループ分別テーブル231に基づいて、電圧印加装置1が具備するYLセレクタ161−1〜161−MおよびYRセレクタ162−1〜162−Mに、オンするよう指示するための「行選択指示信号SLY」またはオフするよう指示するための「行非選択指示信号NSY」を送信する。
【0164】
YLセレクタ161−mが、行選択指示信号SLYに従ってオンとなって導通した場合、YLドライバ121−mとYL端子TYLmとが接続される。また、YRセレクタ162−mが、行選択指示信号SLYに従ってオンとなって導通した場合、YRドライバ122−mとYR端子TYRmとが接続される。これにより、YLドライバ121−mおよびYRドライバ122−mからの電圧パルスv2が行方向配線Ymへ同時に印加される。
【0165】
そして、周期Tが経過するごとに活性化電圧を印加する行方向配線Y1〜YMの変更を行いつつ、活性化部21による活性化処理を行う。
【0166】
以上説明したように、本発明によれば、給電プローブユニット130におけるインダクタンスLを従来よりも低減することができる。
【0167】
そのため、給電プローブユニット130を通じて、電子源基板400上の電子放出素子300へ電圧パルスを印加した場合、電圧波形に対する電流波形の遅れTdに起因する電流波形の歪みを低減することができる。
【0168】
さらに、本発明によれば、活性化処理の対象となる電子源基板400へ電流波形の歪みが抑制された電流を印加した状態で、活性化処理を行う。
【0169】
より具体的には、YLドライバ121−1〜121−M、YRドライバ122−1〜122−MおよびXドライバ123−1〜123−Nそれぞれが発生した活性化用の電圧パルス(周期T)を、本発明の給電プローブユニット130を介して電子源基板400上の各電子放出素子300へ印加する。この場合、活性化処理に要する時間を短縮することができるとともに、処理対象となる電子源基板400上の各電子放出素子300への活性化処理を均一に行うことができる。
(実施形態2)
つぎに、実施形態2の電子源製造システムについて説明する。
【0170】
実施形態2の電子源製造システムの全体構成は、図1に示した構成と基本的に同じである。
【0171】
ただし、実施形態2の電子源製造システムは、図1に示した電圧印加装置1に代えて、電圧印加装置1Aを有する。
【0172】
図11に示すように、電圧印加装置1Aが具備する給電プローブユニット130は、図2に示した構成に加えて、プローブシールド144を有する。
【0173】
図12に示すように、プローブシールド144は、所定の形状を有するように成型された導電率の高い材料(例えば、金属など)で構成される。ここでいう所定の形状とは、例えば、「コ」の字型または「ロ」の字型などでもよい。
【0174】
プローブシールド144は、給電プローブユニット130が具備するプローブベース143(導電性部材)およびスプリングプローブ141と、「スプリングプローブ141(接触端子)近傍の接続電線133」(接続電線133のうちでプローブ140に含まれている部分)とを覆っている。
【0175】
また、プローブシールド144は、プローブベース143が少なくともその一部に具備する「導電性部材」と導通可能に接続されている。これにより、プローブシールド144は、プローブ140に含まれる接続電線133が有する固有インダクタンス成分を相殺する。
【0176】
プローブブロック接地線L4は、プローブシールド144とブスバー150(図8に示したブスバー151〜154)とを接続する。
【0177】
なお、プローブシールド144は、プローブシールド接続線L3を介して電磁シールド部材132と接続されている。そのため、プローブベース143内の接続電線133を流れる電流によって発生する誘導磁界が誘起する起電力が、電磁シールド部材132およびプローブシールド144にて短絡される。
【0178】
当該起電力を短絡することにより、給電プローブユニット130(コネクタ131とスプリングプローブ141との間)に発生する誘導磁界を打消す方向に起電流が発生する。
【0179】
これにより、接続電線133が有する固有のインダクタンス成分を低減することができる。つまり、図2に示した電圧印加装置1を用いた場合よりも、給電プローブユニット130が有するインダクタンスLの値を低減することが可能となる。
(実施形態3)
つぎに、実施形態3の電子源製造システムについて説明する。
【0180】
実施形態3の電子源製造システムの全体構成は、図1に示した構成と基本的に同じである。
【0181】
ただし、実施形態3の電子源製造システムは、図1に示した電圧印加装置1に代えて、電圧印加装置1Bを有する。
【0182】
図13に示すように、電圧印加装置1Bは、図2に示した電圧印加装置1の構成に加えて、反転増幅器170をさらに備える。
【0183】
増幅器120(YLドライバ111、YRドライバ112およびXドライバ113)が増幅した電圧を出力する正極側の出力端子は、接続電線133に接続されるとともに反転増幅器170の入力端子にも接続されている。
【0184】
つまり、増幅器120(YLドライバ111、YRドライバ112およびXドライバ113)は、自己が増幅した電圧を、接続電線133と反転増幅器170の入力端子とへ分配して出力する。
【0185】
反転増幅器170は、「反転処理」を実行する。
【0186】
反転増幅器170は、増幅器120が出力した電圧が有する電圧値を所定電圧値に変換する。当該電圧値の変換により、反転増幅器170は、接続電線133に流れている電流波形が有する振幅と同一の振幅を有する電流波形を生成する。
【0187】
さらに、反転増幅器170は、当該所定電圧値を有する電圧の極性を反転し、反転された極性を有する「反転増幅電圧」を出力する。
【0188】
また、反転増幅器170は、当該反転増幅電圧を、電磁シールド部材132と接続されているシールド接地線L2へ出力する。
【0189】
反転増幅器170から出力された反転増幅電圧による電流は、電磁シールド部材132を介して、プローブシールド接続線L3とプローブ140とへ流れる。
【0190】
また、反転増幅器170から出力された反転増幅電圧による電流は、プローブブロック接地線L4を通じて、接地電位GNDに保たれているブスバー150(図8に示したブスバー151〜154)へ流れる。
【0191】
実施形態3によれば、反転増幅器170は、接続電線133に流れている電流波形が有する振幅と同一の振幅を有する電流波形を生成して出力する。
【0192】
そのため、電磁シールド部材132において、接続電線133に流れている方向と逆方向の電流をより確実に流すことができる。
【0193】
当該逆方向に流れる電流は、接続電線133に流れている電流により発生する誘導磁界と逆方向の磁界(キャンセル磁界)を電磁シールド部材132にて発生する。そのため、接続電線133を流れる電流により発生する磁界と、反転増幅器170から出力された電圧によって発生する磁界とが相殺する。
【0194】
これにより、接続電線133が有するインダクタンスLを低減させる効果を増大させることができる。
【0195】
なお、反転増幅器170には、出力電流については、増幅器120と同等の電流出力能力が要求される。しかしながら、出力電圧については、反転増幅器170は、電磁シールド部材132と直列接続されているシールド接地線L2とプローブシールド接続線L3とプローブブロック接地線L4との電圧降下分を補償する電圧を発生するだけでよい。そのため、反転増幅器170は、増幅器120よりも低電圧で駆動することが可能であり、反転増幅器170が発生する電力の電力値も小さなものでよい。
【0196】
また、反転増幅器170は、給電プローブユニット130ごとに設ける。しかしながら、増幅器120(図8の例では、YLドライバ121−1〜121−M、YRドライバ122−1〜122−MおよびXドライバ123−1〜123−N)に対しては、給電プローブユニット130にて集合した給電線の数を、1台の反転増幅器170で駆動すればよい。
【0197】
そのため、反転増幅器170を設ける台数は、増幅器120(YLドライバ121−1〜121−M、YRドライバ122−1〜122−MおよびXドライバ123−1〜123−N)の台数と比べて数十分の1でよい。
(実施形態4)
つぎに、実施形態4の電子源製造システムについて説明する。
【0198】
実施形態4の電子源製造システムの全体構成は、図1に示した構成と基本的に同じである。
【0199】
ただし、実施形態4の電子源製造システムは、図1に示した電圧印加装置1に代えて、電圧印加装置1Cを有する。
【0200】
図14に示すように、電圧印加装置1Cは、図13に示した電圧印加装置1Bの構成に加えて、波形変換部180をさらに備える。
【0201】
波形変換部180は、増幅器120(図8に示したYLドライバ121−1〜121−M、YRドライバ122−1〜122−MおよびXドライバ123−1〜123−N)から出力された電圧が有する波形を所定の波形に変換する「変換処理」を行う。
【0202】
この説明例では、波形変換部180は、増幅器120からの電圧が有する波形を、当該波形を微分した波形に変換する場合を例に挙げて説明する。しかしながら、波形変換部180は、増幅器120からの電圧の波形を微分するに限らず、インダクタンスLの低減が可能な波形へ変換する機能を有するものであれば、その構成は任意でよい。
【0203】
波形変換部180は、増幅器120から出力されてきた電圧の波形を微分し、微分した波形を有する「微分出力電圧」を反転増幅器170へ出力する。
【0204】
反転増幅器170は、波形変換部180からの微分出力電圧を反転増幅する。そして、反転増幅器170は、シールド接地線L2を介して、極性が反転された微分出力電圧を電磁シールド部材132へ出力する。
【0205】
その後、極性反転後の微分出力電圧による電流は、電磁シールド部材132、プローブシールド接続線L3、プローブベース143およびプローブブロック接地線L4を通じて、ブスバー150(図8の例では、ブスバー151〜154)へ流れる。
【0206】
実施形態4によれば、接続電線133に流れている電流波形の高周波成分と同一の振幅を有する微分電流波形を生成する。そして、電磁シールド部材132において、当該微分電流波形を、接続電線133にて電流が流れる方向と逆方向に流す。
【0207】
そのため、電磁シールド部材132において、接続電線133に流れている電流により発生する誘導磁界と逆方向(高周波成分を打ち消す方向)に磁界が発生する。
【0208】
一般的に、電流波形の歪みが及ぼす影響は、周波数成分が高い領域にて大きくなる。そのため、反転増幅器170に入力する電圧のうちの高周波成分のみを反転増幅して電磁シールド部材132へ印加することにより、接続電線133上を流れる電流の電流波形の歪みに影響するインダクタンス成分を低減することが可能となる。つまり、接続電線133上にて、印加された電圧波形に対する電流波形の歪みを低減することができる。
【0209】
また、反転増幅器170は、低周波成分の電圧を増幅することが不要となる。そのため、反転増幅器170が発生する電力は、実施形態3の電圧印加装置1Bよりも大幅に削減することが可能となる。そのため、電圧印加装置1Cの小型化や電子源製造システムの小型化などが可能となる。
【0210】
また、シールド接地線L2および電磁シールド部材132を介して、プローブシールド接続線L3およびプローブブロック接地線L4へ流れる電流の平均値も低下する。そのため、シールド接地線L2、プローブシールド接続線L3およびプローブブロック接地線L4として、断面積が小さな細線を適用することが可能となる。
【0211】
上述の実施形態1〜4では、電子源の製造装置2において、マトリクス状に配置された配線の交点の近傍に設けられた複数の電子放出素子300の活性化処理を行う場合を例に挙げて説明をした。
【0212】
しかしながら、給電プローブユニット130を用いた波形歪み低減手法を電子源基板400のフォーミング処理に適用した場合にも、複数の電子放出素子300のフォーミング処理に要する時間を短縮する効果が得られる。また、均一な電子放出特性を有する電子放出素子300を有する電子源基板400を製造することが可能となる。
【図面の簡単な説明】
【0213】
【図1】電子源製造システムの模式図である。
【図2】図1に示した電圧印加装置の構成を示す図である。
【図3】電流波形の測定結果を示す図である。
【図4】図1に示した製造装置の構成を示す図である。
【図5】電子源基板における給電線の配置を示す図である。
【図6】図4に示した制御部の構成を示す図である。
【図7】電圧印加装置の構成を示す図である。
【図8】電圧印加装置と電子源基板との接続形態を示す図である。
【図9】図8に示した行方向(YL側)の接続形態を示す図である。
【図10】製造装置が有する制御部の動作を示すフローチャートである。
【図11】実施形態2の電圧印加装置の構成を示す図である。
【図12】給電プローブユニットの接続形態を示す図である。
【図13】実施形態3の電圧印加装置の構成を示す図である。
【図14】実施形態4の電圧印加装置の構成を示す図である。
【図15】表面伝導型電子放出素子の断面模式図である。
【図16】給電線と素子電極との一般的な接続形態を示す図である。
【図17】LR直列回路の構成を示す図である。
【図18】製造装置が有するインダクタンスおよび抵抗の等価回路を示す図である。
【図19】電子源基板へ印加される電圧と電流の波形を示す図である。
【符号の説明】
【0214】
132 電磁シールド部材
133 接続電線
141 スプリングプローブ
142 プローブピン絶縁ブロック
143 プローブベース
150 ブスバー
【特許請求の範囲】
【請求項1】
外部装置へ電圧を印加するための接触端子を有する電圧印加装置に設けられる歪み低減装置であって、
一端が前記接触端子と接続されており、他端に入力した電圧を該接触端子へ伝送する接続電線と、
接地電位に保たれた接地部材と、
前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する歪み低減装置。
【請求項2】
請求項1に記載の歪み低減装置において、
前記接触端子の近傍に設けられている導電性部材を有し、
前記導電性部材と前記接触端子近傍の接続電線との周囲を覆い、前記電磁シールド部材と前記導電性部材と前記接地部材とに接続されているプローブシールドを有することを特徴とする歪み低減装置。
【請求項3】
外部装置へ電圧を印加するための接触端子を有する電圧印加装置であって、
前記電圧を発生する電圧発生器と、
前記電圧発生器が発生した電圧を入力し、該入力した電圧を所定の値の電圧に増幅し、該所定の値の電圧を出力する増幅器と、
一端が前記接触端子と接続されており、前記増幅器から出力されて他端より入力した電圧を該接触端子へ伝送する接続電線と、
接地電位に保たれた接地部材と、
前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する電圧印加装置。
【請求項4】
請求項3に記載の電圧印加装置において、
前記接触端子の近傍に設けられている導電性部材を有し、
前記導電性部材と前記接触端子近傍の接続電線との周囲を覆い、前記電磁シールド部材と前記導電性部材と前記接地部材とに接続されているプローブシールドを有することを特徴とする電圧印加装置。
【請求項5】
請求項3に記載の電圧印加装置において、
前記増幅器から出力されてきた電圧を増幅して極性を反転し、該反転した電圧を出力する反転増幅器を有し、
前記電磁シールド部材の前記接続電線の伸延方向における一端は、前記接地部材と接続されるに代えて、前記反転増幅器が前記反転した電圧を出力する端子と接続されていることを特徴とする電圧印加装置。
【請求項6】
請求項5に記載の電圧印加装置において、
前記増幅器から出力されてきた電圧が有する波形を所定の波形に変換し、該変換した所定の波形を有する電圧を前記反転増幅器へ出力する波形変換部を有し、
前記反転増幅器は前記波形変換部から出力された電圧を増幅して極性を反転し、該反転した電圧を出力することを特徴とする電圧印加装置。
【請求項1】
外部装置へ電圧を印加するための接触端子を有する電圧印加装置に設けられる歪み低減装置であって、
一端が前記接触端子と接続されており、他端に入力した電圧を該接触端子へ伝送する接続電線と、
接地電位に保たれた接地部材と、
前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する歪み低減装置。
【請求項2】
請求項1に記載の歪み低減装置において、
前記接触端子の近傍に設けられている導電性部材を有し、
前記導電性部材と前記接触端子近傍の接続電線との周囲を覆い、前記電磁シールド部材と前記導電性部材と前記接地部材とに接続されているプローブシールドを有することを特徴とする歪み低減装置。
【請求項3】
外部装置へ電圧を印加するための接触端子を有する電圧印加装置であって、
前記電圧を発生する電圧発生器と、
前記電圧発生器が発生した電圧を入力し、該入力した電圧を所定の値の電圧に増幅し、該所定の値の電圧を出力する増幅器と、
一端が前記接触端子と接続されており、前記増幅器から出力されて他端より入力した電圧を該接触端子へ伝送する接続電線と、
接地電位に保たれた接地部材と、
前記接続電線の周囲を覆い、該接続電線の伸延方向における一端および他端それぞれと前記接地部材とが接続されている電磁シールド部材とを有する電圧印加装置。
【請求項4】
請求項3に記載の電圧印加装置において、
前記接触端子の近傍に設けられている導電性部材を有し、
前記導電性部材と前記接触端子近傍の接続電線との周囲を覆い、前記電磁シールド部材と前記導電性部材と前記接地部材とに接続されているプローブシールドを有することを特徴とする電圧印加装置。
【請求項5】
請求項3に記載の電圧印加装置において、
前記増幅器から出力されてきた電圧を増幅して極性を反転し、該反転した電圧を出力する反転増幅器を有し、
前記電磁シールド部材の前記接続電線の伸延方向における一端は、前記接地部材と接続されるに代えて、前記反転増幅器が前記反転した電圧を出力する端子と接続されていることを特徴とする電圧印加装置。
【請求項6】
請求項5に記載の電圧印加装置において、
前記増幅器から出力されてきた電圧が有する波形を所定の波形に変換し、該変換した所定の波形を有する電圧を前記反転増幅器へ出力する波形変換部を有し、
前記反転増幅器は前記波形変換部から出力された電圧を増幅して極性を反転し、該反転した電圧を出力することを特徴とする電圧印加装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2009−301737(P2009−301737A)
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願番号】特願2008−151657(P2008−151657)
【出願日】平成20年6月10日(2008.6.10)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願日】平成20年6月10日(2008.6.10)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]