液晶表示装置
【課題】各画素内の正極性側画素回路部と負極性側画素回路部とが正常に動作しているか否かの検査が個別に行え、また、画素の検査時間を短縮する。
【解決手段】Ｔr1、Ｔr2をオン状態としてデータ線Ｄi+、Ｄi-を介して保持容量Ｃs1、Ｃs2にそれぞれ正極性検査信号、負極性検査信号を書き込む。続いて、検査制御信号用配線ＴＧに検査制御信号を印加して検査用トランジスタＴr9をオンにした状態で、ソースフォロワ・バッファ（Ｔr3,Ｔr7）及びトランジスタＴr5を含む正極性側画素回路部と、ソースフォロワ・バッファ（Ｔr4,Ｔr8）及びトランジスタＴr6を含む負極性側画素回路部とを順次にアクティブに制御して、保持容量Ｃs1に書き込まれた正極性検査信号と保持容量Ｃs2に書き込まれた負極性検査信号とを、正極性側画素回路部又は負極性側画素回路部と検査用トランジスタＴr9とを通して前記データ線Ｄi+に順次に読み出す。
【解決手段】Ｔr1、Ｔr2をオン状態としてデータ線Ｄi+、Ｄi-を介して保持容量Ｃs1、Ｃs2にそれぞれ正極性検査信号、負極性検査信号を書き込む。続いて、検査制御信号用配線ＴＧに検査制御信号を印加して検査用トランジスタＴr9をオンにした状態で、ソースフォロワ・バッファ（Ｔr3,Ｔr7）及びトランジスタＴr5を含む正極性側画素回路部と、ソースフォロワ・バッファ（Ｔr4,Ｔr8）及びトランジスタＴr6を含む負極性側画素回路部とを順次にアクティブに制御して、保持容量Ｃs1に書き込まれた正極性検査信号と保持容量Ｃs2に書き込まれた負極性検査信号とを、正極性側画素回路部又は負極性側画素回路部と検査用トランジスタＴr9とを通して前記データ線Ｄi+に順次に読み出す。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置に関する。
【背景技術】
【０００２】
近年、プロジェクタ装置やプロジェクションテレビには画像を投影するための中心部品としてＬＣＯＳ（Liquid Crystal on Silicon）型の液晶表示装置が多く用いられている。このＬＣＯＳ型の液晶表示装置として、本出願人は先に、２本のデータ線（列信号線）を一組とする複数組のデータ線と、複数本のゲート線（行走査線）との各交差部にそれぞれ画素をマトリクス状に配置し、それらの各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置を提案した（例えば、特許文献１参照）。
【０００３】
図７は、この液晶表示装置の一画素の一例の等価回路図を示す。同図において、一つの画素は、正極性映像信号及び負極性映像信号を書き込むための画素選択トランジスタＴr１及びＴr２と、各々の極性の映像信号電圧を並列的に保持する独立した２つの保持容量Ｃs１及びＣs２と、保持容量Ｃs１の信号蓄積ノードに接続されインピーダンス変換用バッファ回路（ソースフォロワ・バッファ）を構成するトランジスタＴr３及びＴr７と、保持容量Ｃs2の信号蓄積ノードに接続されインピーダンス変換用バッファ回路（ソースフォロワ・バッファ）を構成するトランジスタＴr４及びＴr８と、２つのスイッチングトランジスタＴr５及びＴr６と、液晶表示素子ＬＣとからなる。液晶表示素子ＬＣは、互いに対向して配置された画素電極ＰＥと共通電極ＣＥとの間に液晶層（表示体）ＬＣＭが挟持された周知の構造である。スイッチングトランジスタＴr５及びＴr６は、２つのインピーダンス変換用バッファ回路（ソースフォロワ・バッファ）の出力端子と画素電極ＰＥとの間に別々に接続されている。
【０００４】
また、画素選択トランジスタＴr１及びＴr２とスイッチングトランジスタＴr５及びＴr６とは、ＮチャンネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタという）であり、トランジスタＴr３、Ｔr４、Ｔr７及びＴr８は、ＰチャンネルＭＯＳ型電界効果トランジスタ（以下、ＰＭＯＳトランジスタという）であるものとする。トランジスタＴr３とＴr７、及びトランジスタＴr４とＴr８は、それぞれソースフォロワ・バッファを構成しており、トランジスタＴr３、Ｔr４がソースフォロワトランジスタ、トランジスタＴr７、Ｔr８が定電流源負荷として機能するトランジスタである。ＭＯＳトランジスタのソースフォロワ・バッファの入力抵抗はほぼ無限大で、従来のアクティブマトリクス型液晶表示装置と同様に、保持容量Ｃs1及びＣs2の蓄積電荷はリークすることなく、１垂直走査期間後に信号が新たに書き込まれるまで保持される。
【０００５】
また、画素部データ線は、各画素について正極性用データ線Ｄi+、負極性用データ線Ｄi-の２本一組で構成され、図示しないデータ線駆動回路でサンプリングされた互いに極性の異なる映像信号が供給される。画素選択トランジスタＴr１、Ｔr２の各ドレイン端子は各々正極性用データ線Ｄｉ+、負極性用データ線Ｄｉ-に接続され、各ゲート端子は同一行について行走査線（ゲート線）Ｇjに接続されている。また、配線ＢがトランジスタＴr７及びＴr８の各ゲートに接続されている。また、配線Ｓ+、Ｓ-はゲート制御信号用の配線で、それぞれトランジスタＴr５、Ｔr６のゲートに別々に接続されている。更に、行走査線Ｇjが同じ行の複数の画素のトランジスタＴr１及びＴr２にそれぞれ共通接続されている。
【０００６】
次に、この画素の交流駆動制御の概要について図８のタイミングチャートと共に説明する。図８（Ａ）は、垂直同期信号ＶＤを示し、図８（Ｂ）は、図７の画素におけるトランジスタＴr７及びＴr８のゲートに印加される配線Ｂの負荷特性制御信号を示す。また、図８（Ｃ）は、上記画素における正極性側駆動電圧を転送するスイッチングトランジスタＴr５のゲートに印加される配線Ｓ+のゲート制御信号、同図（Ｄ）は、上記画素における負極性側駆動電圧を転送するスイッチングトランジスタＴr６のゲートに印加される配線Ｓ-のゲート制御信号の各信号波形を示す。
【０００７】
図７において、画素書き込み時には、行走査線（ゲート線）Ｇjがハイレベルとされることにより、正極性用データ線Ｄi+を介して入力される図９に示す正極性映像信号ａがトランジスタＴr１によりサンプリングされて保持容量Ｃs１に保持されると同時に、負極性用データ線Ｄi-を介して入力される図９に示す負極性映像信号ｂがトランジスタＴr２によりサンプリングされて保持容量Ｃs２に保持される。図９に示すように、正極性映像信号ａは、レベルが最小のとき最小階調の黒レベル、レベルが最大のとき最大階調の白レベルであるのに対し、負極性映像信号ｂは、レベルが最小のとき最大階調の白レベル、レベルが最大のとき最小階調の黒レベルである。正極性映像信号ａと負極性映像信号ｂとは逆極性で、その反転中心はｃで示される。
【０００８】
画素読み出し時には、図７において、図８（Ｃ）に示す配線Ｓ+のゲート制御信号がハイレベルの期間、正極性側スイッチングトランジスタＴr５がオンとなり、この期間に配線Ｂに供給される負荷特性制御信号を図８（Ｂ）に示すようにローレベルとすると、ソースフォロワ・バッファがアクティブとなり、画素電極ＰＥノードが正極性の映像信号レベルに充電される。画素電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂの負荷特性制御信号をハイレベルとし、かつ、そのとき配線Ｓ+のゲート制御信号をローレベルに切り替えると、画素電極ＰＥはフローティングとなり、液晶容量に正極性駆動電圧が保持される。
【０００９】
一方、図８（Ｄ）に示す配線Ｓ-のゲート制御信号がハイレベルの期間、負極性側スイッチングトランジスタＴr６がオンとなり、この期間に配線Ｂに供給される負荷特性制御信号を同図（Ｂ）に示すようにローレベルとすると、ソースフォロワ・バッファがアクティブとなり、画素電極ＰＥノードが負極性の映像信号レベルに充電される。画素電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂの負荷特性制御信号をハイレベルとし、かつ、そのとき配線Ｓ-のゲート制御信号をローレベルに切り替えると、画素電極ＰＥはフローティングとなり、液晶容量に負極性駆動電圧が保持される。
【００１０】
以下、上記のスイッチングトランジスタＴr５及びＴr６を交互にオンとするスイッチングに同期して、配線Ｂの負荷特性制御信号によりトランジスタＴr７及びＴr８を間欠的にアクティブとする動作を繰り返すことで、液晶表示素子ＬＣの画素電極ＰＥには正極性と負極性の各映像信号で交流化された駆動電圧ＶＰＥが図８（Ｅ）に示すように印加される。図７に示す画素は保持電荷を直接画素電極ＰＥに転送するのではなく、ソースフォロワ・バッファを介して電圧を供給する構成のため、正負極性での繰り返し充放電を行っても電荷の中和の問題はなく、電圧レベルの減衰がない駆動が実現できる。
【００１１】
また、図８（Ｆ）に示すＶcomは、液晶表示装置の対向基板に形成した共通電極ＣＥに印加する電圧を表している。液晶層ＬＣＭの実質的な交流駆動電圧は、この共通電極ＣＥの印加電圧Ｖcomと画素電極ＰＥの印加電圧との差電圧である。図８（Ｆ）に示すように、共通電極ＣＥの印加電圧Ｖcomは、画素電極電位の反転基準レベルＶcとほぼ等しい基準レベルに対して、画素電極ＰＥへの正極性映像信号印加期間と負極性映像信号印加期間の切り替え（画素極性切り替え）と同期して反転されている。具体的には共通電極印加電圧Ｖcomは画素電極ＰＥへの正極性映像信号印加期間はローレベル、負極性映像信号印加期間はハイレベルに切り替えられ、同一階調では正極性映像信号印加期間及び負極性映像信号印加期間のいずれにおいても上記の差電圧の絶対値が同一となるようにされる。
【００１２】
また、保持容量Ｃs１、Ｃs２にそれぞれサンプリング保持された正極性、負極性の各映像信号電圧は、高入力抵抗のソースフォロワトランジスタＴr３、Ｔr４を介して読み出され、図８（Ｃ）、（Ｄ）に示したように配線Ｓ+、Ｓ-に交互に供給されるゲート制御信号によりオンとされるスイッチングトランジスタＴr５、Ｔr６により交互に選択されて画素電極ＰＥに正極性、負極性に反転する図８（Ｅ）に示した駆動電圧ＶＰＥとして印加される。この図７に示す画素は、１垂直走査期間（１フレーム）に１度、保持容量Ｃs１、Ｃs２に正極性、負極性の各映像信号電圧を書き込んでしまえば、次のフレームの映像信号電圧が保持されるまでの１フレーム期間、何回でも保持容量Ｃs１、Ｃs２から映像信号電圧を読み出し、トランジスタＴr５、Ｔr６を交互に切り替えて液晶表示素子ＬＣを交流駆動できる。従って、図７に示した画素は、映像信号の書き込み周期とは独立に垂直走査周波数の制約のない、高い駆動周波数で液晶表示素子ＬＣを交流駆動することができる。
【００１３】
この交流駆動周波数は、垂直走査周波数によらず、画素回路部での反転制御周期で自由に設定することができる。例えば垂直走査周波数が一般的なテレビ映像信号で用いられる６０Ｈｚで、フルハイビジョンの垂直周期走査線数１１２５ラインで構成されているとする。画素回路部の極性切り替えを１５ライン期間程度の周期で行うとすれば、液晶表示素子の交流駆動周波数は２.２５ｋＨz（＝６０（Hz）×１１２５÷（１５×２））となり、従来の液晶表示装置と比較して液晶駆動周波数を飛躍的に高めることができる。それにより、液晶表示素子の交流駆動周波数が低周波数の場合に比べて、焼き付きを防止でき、また信頼性・安定性やシミなどの表示品位低下などを大幅に改善することが可能となる。
【００１４】
なお、ソースフォロワ・バッファの定電流負荷トランジスタＴr７及びＴr８は液晶表示装置での消費電流を考慮して、常時アクティブにせず、スイッチングトランジスタＴr５及びＴr６の導通期間の内の限られた期間でのみアクティブになるように制御を行う。例えば、１画素回路部あたりの定常的なソースフォロワ回路電流が１μＡの微少電流であったとしても、液晶表示装置の全画素が定常的に電流を消費する条件では多大な消費電流となってしまう、という問題があり、例えばフルハイビジョン２００万画素の液晶表示装置では、消費電流が２Ａにも達する見積もりとなる。
【００１５】
そのため、図７に示す画素では定電流負荷トランジスタＴr７及びＴr８のゲートバイアスとなる負荷特性制御信号Ｂのローレベル期間を画素電圧極性切り替えの遷移期間のみに制限し、画素電極電圧ＶＰＥが目標レベルまで充放電された直後には即座にハイレベルとしてソースフォロワ・バッファの電流を停止させる。従って、全画素にバッファを備えた構成でありながら、実質的な消費電流を小さく抑えることが可能である。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００９−２２３２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上記の液晶表示装置では、各画素が図７に示す回路構成であるため、各画素が正常に機能しているかどうかを検査しようとすると、図７中のトランジスタＴr１及びＴr２をオンにして、保持容量Ｃｓ１及びＣｓ２に書き込んだ映像信号電圧をデータ線Ｄi+及びＤi-に読み出すことになる。しかしながら、データ線Ｄi+とＤi-には、画素部の縦方向の画素数分の配線容量があり、その配線容量はフルハイビジョンの場合１１２５画素分で例えば１ｐＦ程度である。一方、保持容量Ｃs１及びＣs２の容量値は２０ｆＦ程度しかなく、トランジスタＴr１及びＴr２をオンしても電荷の中和が発生して、読み出し電圧は保持電圧の０.０１９６(＝20/(20+1000))倍に電圧低下する。例えば、データ線Ｄi+に０Ｖ、保持容量Ｃs１に３Ｖを書き込み、トランジスタＴr１をオンにした場合、電荷中和が発生し、データ線Ｄi+の電位は３Ｖの０.０１９６倍の０.０５８８Ｖになる。従って、保持容量Ｃs１に３Ｖを書き込んでも、僅かな電圧しか読み出すことができず、プローバの感度に埋もれてしまい、検査できない可能性がある。
【００１８】
更に、この場合においても、保持容量Ｃs１及びＣs２までの検査しかできず、ソースフォロワトランジスタＴr３及びＴr４、定電流負荷トランジスタＴr７及びＴr８、極性切り替え用スイッチングトランジスタＴr５及びＴr６などが正常に機能しているかどうかは検査できない。
【００１９】
このように、図７に示す回路の画素を備える従来の液晶表示装置において画素検査を行う場合、ソースフォロワ・バッファの電源電圧ＶddとＶssのショート、データ線Ｄi+、Ｄi-がＶdd,またはＶssとのショート、データ線Ｄi+、Ｄi-同士のショートなどは検査可能であるが、１画素単位でソースフォロワトランジスタＴr３及びＴr４、定電流負荷トランジスタＴr７及びＴr８、スイッチングトランジスタＴr５及びＴr６の全てが２種類ともに正常に機能しているかどうかの検査を行うのが難しいという問題がある。これにより、従来の液晶表示装置においては、画像を画面に表示するまで画素欠陥が特定できず、液晶組み立てや投影評価などの工数によるコスト増を招いている。
【００２０】
なお、特許文献１には、２本一組のデータ線の一方と画素電極との間に画素検査用トランジスタを設け、検査時にのみ画素検査用トランジスタをオンに制御して画素の検査を行う画素検査手段が開示されている。しかし、この特許文献１には、画素内の正極性側画素回路部と負極性側画素回路部とを連続的に短時間で、かつ、個別に検査することは開示されていない。
【００２１】
本発明は以上の点に鑑みなされたもので、各画素内の正極性側画素回路部と負極性側画素回路部とが正常に動作しているか否かの検査を個別に行い得る液晶表示装置を提供することを目的とする。
【００２２】
また、本発明の他の目的は、画素の検査時間を短縮し得る液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２３】
上記の目的を達成するため、第１の発明の液晶表示装置は、２本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の２本のデータ線のうち第１のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第１の保持容量に保持する第１のサンプリング及び保持手段と、一組の２本のデータ線のうち第２のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第２の保持容量に保持する第２のサンプリング及び保持手段と、第１の保持容量に保持された正極性映像信号電圧を転送する第１のソースフォロワ・バッファと、第２の保持容量に保持された負極性映像信号電圧を転送する第２のソースフォロワ・バッファと、第１のソースフォロワ・バッファの出力側に接続された第１のスイッチングトランジスタと、第２のソースフォロワ・バッファの出力側に接続された第２のスイッチングトランジスタとを交互にオンに制御し、正極性映像信号電圧と負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチング手段と、一組の２本のデータ線のうち一方のデータ線と画素電極との間に接続され、検査制御信号用配線を介して供給される検査制御信号によりスイッチング制御される検査用トランジスタとを備え、
検査制御信号により検査用トランジスタをオフ状態として、第１のデータ線を介して入力される所定の第１の規定値の正極性検査信号を、第１のサンプリング及び保持手段によりサンプリングして第１の保持容量に書き込み保持すると共に、第２のデータ線を介して入力される所定の第２の規定値の負極性検査信号を、第２のサンプリング及び保持手段によりサンプリングして第２の保持容量に書き込み保持する検査信号書き込み手段と、検査制御信号により検査用トランジスタをオンにした状態で、第１のソースフォロワ・バッファ及び第１のスイッチングトランジスタを含む正極性側画素回路部と、第２のソースフォロワ・バッファ及び第２のスイッチングトランジスタを含む負極性側画素回路部とを順次にアクティブに制御して、第１の保持容量に書き込まれた正極性検査信号と第２の保持容量に書き込まれた負極性検査信号とを、正極性側画素回路部又は負極性側画素回路部と検査用トランジスタとを通して一方のデータ線に順次に読み出す検査信号読み出し手段とを有することを特徴とする。
【００２４】
また、上記の目的を達成するため、第２の発明の液晶表示装置は、正極性映像信号を伝送する正極性映像信号線と一組の２本のデータ線のうち第１のデータ線との間に設けられた正極性用ビデオスイッチ、及び負極性映像信号を伝送する負極性映像信号線と一組の２本のデータ線のうち第２のデータ線との間に設けられた負極性用ビデオスイッチが、複数組のデータ線に対応して複数組設けられており、各行の複数個の画素は、検査用トランジスタが検査制御信号用配線に共通に接続されると共に、検査用トランジスタが第１のデータ線と画素電極との間に接続された第１の画素と、検査用トランジスタが第２のデータ線と画素電極との間に接続された第２の画素とからなり、
検査信号読み出し手段は、検査制御信号により検査用トランジスタをオンにした状態で、１個の第１の画素と１個の第２の画素とを一組とする画素対単位で、一組の第１及び第２の画素内の正極性側画素回路部と負極性側画素回路部とをそれぞれ順次にアクティブに制御して、正極性検査信号と負極性検査信号とを検査用トランジスタを通して第１のデータ線と第２のデータ線に同時に、かつ、順次に読み出し、検査信号の読み出し時に、複数組のビデオスイッチを画素対に対応して二組ずつオンに制御して、第１の画素から第１のデータ線に出力された正極性検査信号又は負極性検査信号を二組のうち一方の組の正極性用ビデオスイッチにより選択して正極性映像信号線に出力すると同時に、第２の画素から第２のデータ線に出力された正極性検査信号又は負極性検査信号を二組のうち他方の組の負極性用ビデオスイッチにより選択して負極性映像信号線に出力する検査信号選択手段を更に有することを特徴とする。
【００２５】
また、上記の目的を達成するため、第３の発明の液晶表示装置は、一組の２本のデータ線のうち第１のデータ線に接続された正極性用ビデオスイッチ、及び一組の２本のデータ線のうち第２のデータ線に接続された負極性用ビデオスイッチを一組とするビデオスイッチ対が、複数組のデータ線に対応して複数組設けられると共に、正極性映像信号を伝送するＮ１本（Ｎ１は２以上の自然数）の正極性映像信号線が、複数個の正極性ビデオスイッチのうちＮ１個の正極性用ビデオスイッチ単位で接続され、かつ、負極性映像信号を伝送するＮ２本（Ｎ２は２以上の自然数）の負極性映像信号線が、複数個の負極性ビデオスイッチのうちＮ２個の負極性用ビデオスイッチ単位で接続されており、各行の複数個の画素は、検査用トランジスタが検査制御信号用配線に共通に接続されると共に、検査用トランジスタが第１のデータ線と画素電極との間に接続された第１の画素と、検査用トランジスタが第２のデータ線と画素電極との間に接続された第２の画素とからなり、
検査信号読み出し手段は、検査制御信号により検査用トランジスタをオンにした状態で、Ｎ１個の第１の画素とＮ２個の第２の画素とを一組とする画素対単位で、一組の第１及び第２の画素内の正極性側画素回路部と負極性側画素回路部とをそれぞれ順次にアクティブに制御して、正極性検査信号と負極性検査信号とを検査用トランジスタを通して第１のデータ線と第２のデータ線に同時に、かつ、順次に読み出し、
検査信号の読み出し時に、複数組のビデオスイッチを画素対に対応して（Ｎ１＋Ｎ２）組ずつオンに制御して、一組のＮ１個の第１の画素から第１のデータ線に同時に出力された正極性検査信号又は負極性検査信号を（Ｎ１＋Ｎ２）組のうちＮ１組の正極性用ビデオスイッチにより選択してＮ１本の正極性映像信号線にそれぞれ出力すると同時に、一組のＮ２個の第２の画素から第２のデータ線に同時に出力された正極性検査信号又は負極性検査信号を（Ｎ１＋Ｎ２）組のうちＮ２組の負極性用ビデオスイッチにより選択してＮ２本の負極性映像信号線にそれぞれ出力する検査信号選択手段を更に有することを特徴とする。
【発明の効果】
【００２６】
本発明によれば、各画素内の正極性側画素回路部と負極性側画素回路部とが正常に動作しているか否かの検査を個別に行える。また、本発明によれば、画素の検査時間を短縮することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の液晶表示装置の一画素の第１の実施の形態の等価回路図である。
【図２】図１の動作説明用タイミングチャートである。
【図３】本発明の液晶表示装置の第２の実施の形態の要部の回路系統図である。
【図４】図３の動作説明用タイミングチャートである。
【図５】本発明の液晶表示装置の第３の実施の形態の要部の回路系統図である。
【図６】図５の動作説明用タイミングチャートである。
【図７】従来の液晶表示装置の一画素の一例の等価回路図である。
【図８】図７の動作説明用タイミングチャートである。
【図９】正極性映像信号と負極性映像信号との関係の一例を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の液晶表示装置の各実施形態について図面を参照して詳細に説明する。
【００２９】
（第１の実施の形態）
図１は、本発明になる液晶表示装置の一画素の第１の実施の形態の等価回路図を示す。同図中、図７と同一構成部分には同一符号を付してある。本実施の形態の液晶表示装置は、特許文献１記載の液晶表示装置と同様に、２本のデータ線（列信号線）を一組とする複数組のデータ線と、複数本のゲート線（行走査線）との各交差部にそれぞれ画素を配置することで、マトリクス状に配置された複数の画素からなる画素部を有し、それらの各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置である。ただし、本実施の形態の液晶表示装置は、特許文献１記載の液晶表示装置と比較して各画素の構成が異なり、図１に示す等価回路で表わされる構成とされている。
【００３０】
すなわち、図１に示す一つの画素１０はｊ行ｉ列目の画素で、ｉ列目の一組２本のデータ線（列信号線）Ｄi+及びＤi-と、ｊ行目のゲート線（行走査線）Ｇjとの交差部に設けられており、更に２本一組のゲート制御信号用配線Ｓ+及びＳ-と、負荷特性制御信号用配線Ｂと、検査制御信号用配線ＴＧとに接続されると共に、検査制御信号用配線ＴＧにゲート端子が接続された検査用トランジスタＴr９を有する点に特徴がある。ゲート制御信号用配線Ｓ+及びＳ-、負荷特性制御信号用配線Ｂ及び検査制御信号用配線ＴＧは、それぞれ各ラインの複数の画素単位に配線されている。
【００３１】
図１において、画素選択用ＮＭＯＳトランジスタＴr１、Ｔr２は各ドレイン端子が各々正極性用データ線Ｄi+、負極性用データ線Ｄi-に接続され、各ゲート端子が同一行について行走査線（ゲート線）Ｇjに接続されている。また、ＮＭＯＳトランジスタＴr１、Ｔr２の各ソース端子は、各々正極性用保持容量Ｃs１、負極性用保持容量Ｃs２の各一端とソースフォロワ用ＰＭＯＳトランジスタＴr３、Ｔr４の各ゲート端子との接続点に接続されている。
【００３２】
ＰＭＯＳトランジスタＴr３、Ｔr４の各ソース端子には、ＰＭＯＳトランジスタＴr７、Ｔr８の各ドレイン端子と、スイッチング用ＮＭＯＳトランジスタＴr５、Ｔr６の各ドレイン端子との接続点に接続されている。ＰＭＯＳトランジスタＴr７は、ソースフォロワ用ＰＭＯＳトランジスタＴr３と共に構成する正極性用のソースフォロワ・バッファの定電流負荷トランジスタであり、そのソース端子には電位Ｖddが印加される。同様に、ＰＭＯＳトランジスタＴr８は、ソースフォロワ用ＰＭＯＳトランジスタＴr４と共に構成する負極性用のソースフォロワ・バッファの定電流負荷トランジスタであり、そのソース端子には電位Ｖddが印加される。
【００３３】
スイッチング用ＮＭＯＳトランジスタＴr５及びＴr６の各ソース端子は、液晶表示素子ＬＣの画素電極ＰＥに共通に接続されている。また、正極性用ゲート制御信号用配線Ｓ+はスイッチング用ＮＭＯＳトランジスタＴr５のゲート端子に接続され、負極性用ゲート制御信号用配線Ｓ-はスイッチング用ＮＭＯＳトランジスタＴr６のゲート端子に接続されている。更に、負荷特性制御信号用配線ＢはＰＭＯＳトランジスタＴr７のゲート端子に共通に接続されている。画素１０は、トランジスタＴr１、Ｔr３、Ｔr５及びＴr７と保持容量Ｃs１とからなる正極性側画素回路部と、トランジスタＴr２、Ｔr４、Ｔr６及びＴr８と保持容量Ｃs２とからなる負極性側画素回路部とから構成されている。
【００３４】
以上の画素回路部の構成は図７に示した構成と同様であるが、本実施の形態の画素１０は、更に画素電極ＰＥとデータ線Ｄi+との間に検査用トランジスタＴr９が追加されている。検査用トランジスタＴr９は、例えばＮＭＯＳトランジスタであり、そのゲート端子が検査制御信号用配線ＴＧに接続され、そのソース端子がデータ線Ｄi+に接続され、そのドレイン端子が画素電極ＰＥに接続され、検査制御信号により制御される。
【００３５】
本実施の形態の画素１０に対する映像信号の書き込み動作並びに読み出し動作は、検査用トランジスタＴr９をオフ状態として、特許文献１記載の液晶表示装置と同様にして行われるので、その説明は省略する。
【００３６】
次に、本実施の形態の画素１０に対する検査動作について、図２のタイミングチャートを併せ参照して説明する。この検査動作は、例えば液晶表示装置作成後の工場出荷前に工場において行われる。画素部を構成する多数の画素は１ラインの複数の画素単位で、図示しない垂直駆動回路からの行選択信号により例えば上から下方向のラインの順番で順次に選択される。
【００３７】
この画素選択時においてｊ行目のゲート線（行走査線）Ｇjに、図２（Ａ）に示すように時刻ｔ１から時刻ｔ２の間ハイレベルの行選択信号が入力されると、ゲート線Ｇjに接続されている画素１０を含む１ラインの複数の画素が同時に選択されて、それらの画素内のＮＭＯＳトランジスタＴr１及びＴr２が同時にオンとされる。これにより、この時点でデータ線Ｄi+を介して供給される正極性検査信号がＮＭＯＳトランジスタＴr１のドレイン・ソースを通して保持容量Ｃs１に書き込まれると同時に、データ線Ｄi-を介して供給される負極性検査信号がＮＭＯＳトランジスタＴr２のドレイン・ソースを通して保持容量Ｃs２に書き込まれる。上記の正極性検査信号と負極性検査信号は、それぞれ正極性映像信号及び負極性映像信号における所定の規定値とされている。
【００３８】
その後、時刻ｔ３から時刻ｔ４までの間、ゲート制御信号用配線Ｓ+に図２（Ｄ）に示すようにハイレベルのゲート制御信号が入力されると、その期間正極性側スイッチングトランジスタＴr５がオンとなる。また、上記の期間に負荷特性制御信号用配線Ｂに図２（Ｂ）に示すようにローレベルの負荷特性制御信号が供給され、ソースフォロワ・バッファがアクティブとなる。これにより、保持容量Ｃs１に保持されている正極性検査信号電圧が、正極性側ソースフォロワトランジスタＴr３、正極性側スイッチングトランジスタＴr５を通して画素電極ＰＥに印加され、画素電極ＰＥノードが正極性検査信号電圧に充電される。
【００３９】
ここで、上記の時刻ｔ３から時刻ｔ４までの期間で検査制御信号用配線ＴＧに供給される検査制御信号が、図２（Ｅ）に示すようにハイレベルとされ、それにより検査用トランジスタＴr９が上記の期間オンに制御され、画素電極ＰＥノードを正極性用データ線Ｄi+と接続する。これにより、画素電極ＰＥノードにおける電圧がトランジスタＴr９のドレイン・ソースを通して正極性用データ線Ｄi+に出力されてこれを充電する。
【００４０】
正極性用データ線Ｄi+には前述したように画素部の縦方向の画素数分の配線容量があり、その配線容量はフルハイビジョンの場合１１２５画素分で例えば１ｐＦ程度である。また、正極性用データ線Ｄi+に接続されて正極性映像信号を正極性用データ線Ｄi+に供給するための正極性映像信号線（図１には図示せず）の配線容量が５ｐＦ程度ある。このため、時刻ｔ３から時刻ｔ４までの期間では、合計で６ｐＦ程度の高負荷容量を正極性側ソースフォロワ・バッファ（Ｔr３，Ｔr７）にて正極性用データ線Ｄi+を充電することになるが、上記の期間を長くとることによって、画素１０内の正極性側画素回路部が正常である場合、既定の画素電極電圧を正極性用データ線Ｄi+に読み出すことができる。
【００４１】
続いて、時刻ｔ４から時刻ｔ５までの短期間、初期状態とされた後、時刻ｔ５から時刻ｔ６までの期間、今度はゲート制御信号用配線Ｓ-に図２（Ｃ）に示すようにハイレベルのゲート制御信号が入力され、その期間負極性側スイッチングトランジスタＴr６がオンとなる。また、上記のｔ５−ｔ６の期間に負荷特性制御信号用配線Ｂに図２（Ｂ）に示すようにローレベルの負荷特性制御信号を供給され、ソースフォロワ・バッファがアクティブとなる。これにより、保持容量Ｃs２に保持されている負極性検査信号電圧が、負極性側ソースフォロワトランジスタＴr４、負極性側スイッチングトランジスタＴr６を通して画素電極ＰＥに印加され、画素電極ＰＥノードが負極性検査信号電圧に充電される。
【００４２】
ここで、上記の時刻ｔ５から時刻ｔ６までの期間において検査制御信号用配線ＴＧに供給される検査制御信号が、図２（Ｅ）に示すようにハイレベルとされ、それにより検査用トランジスタＴr９が上記の期間オンに制御され、画素電極ＰＥノードを正極性用データ線Ｄi+と接続する。これにより、画素電極ＰＥノードにおける電圧がトランジスタＴr９のドレイン・ソースを通して正極性用データ線Ｄi+に出力されてこれを充電する。
【００４３】
時刻ｔ５から時刻ｔ６までの期間においては、前述した合計で６ｐＦ程度の高負荷容量を負極性側ソースフォロワ・バッファ（Ｔr４，Ｔr８）にて正極性用データ線Ｄi+を充電することになるが、上記の期間を長くとることによって、画素１０内の負極性側画素回路部が正常である場合、既定の画素電極電圧を正極性用データ線Ｄi+に読み出すことができる。
【００４４】
本実施の形態によれば、画素１０内の正極性側画素回路部と負極性側画素回路部とが両方ともに正常に機能しているかどうかを検査することができる。また、画素１０内の正極性側画素回路部と負極性側画素回路部のどちら側に不具合があるかも検査することができる。
【００４５】
また、本実施の形態によれば、以上の画素検査を行うことにより、ソースフォロワ・バッファを含めたショート、オープンなどの画素欠陥を特定することができる。さらには、ソースフォロワトランジスタＴr３、Ｔr４の閾値電圧Ｖthのばらつきを補正することも可能になる。
【００４６】
すなわち、正極性用データ線Ｄi+に読み出された検査信号電圧には、ソースフォロワトランジスタＴr３、Ｔr４の閾値電圧Ｖthのばらつきが含まれており、そのＶthばらつき量を読み出して外部メモリに格納しておく。そして、画素を実駆動する際に外部メモリからＶthのばらつき量を読み出してロードし、画素毎にＶthばらつきをキャンセルしたデータを入力する。これにより、Ｖthばらつきによって発生する画面上のざらつきを抑え、画面内で均一な階調表現を実現できる。
【００４７】
更には、本実施の形態によれば、検査によりリーク欠陥がある画素のリーク量と画素位置を特定しておき、それをデータ入力の際に補正することもできる。ここで、ある画素においてドレイン・ウェル間にリークが発生している場合、液晶表示装置では輝点、又は黒点として認識される。この場合、保持容量Ｃs１、Ｃs２の信号保持期間とリーク電流量の関係から平均信号電圧に正規信号電圧からオフセットされた電圧が液晶表示素子に印加されることと等価になるために、視認される。
【００４８】
従って、本実施の形態の画素検査において、保持容量Ｃs１、Ｃs２の信号保持期間と、読み出した出力電圧とからリーク電流量を割り出すことができる。具体的には、リーク電流Ｉは、時間をｔ、保持容量Ｃs１、Ｃs２の容量値をＣ、出力電圧をＶとすると、次式
Ｉ＝Ｃ×Ｖ／ｔ
により算出することができる。この場合においても、保持容量Ｃs１、Ｃs２の信号保持期間とリーク電流量の関係から、平均信号電圧に正規信号電圧からリークによってオフセットされた電圧を補正するようにしたデータを、リークしている該当画素に入力してやることにより、リーク電流を視認できないようにすることができる。これにより、従来ではリークにより廃棄していたチップにおいても補正して使用することが可能になるため、歩留まりを向上することができる。
【００４９】
なお、図１では、検査用トランジスタＴr９は画素電極ＰＥと正極性用データ線Ｄi+との間に接続されているが、検査用トランジスタＴr９を画素電極ＰＥと負極性用データ線Ｄi-との間に接続するようにしてもよい。この場合の動作は、上記の実施の形態の動作と同じであるので、動作説明は割愛する。
【００５０】
また、図１及び図２では、画素検査時において、画素内の正極性側画素回路部及び負極性側画素回路部の順でアクティブにして検査を行うように説明したが、負極性側画素回路部及び正極性側画素回路部の順でアクティブにして検査を行うようにしても勿論構わない（後述の第２及び第３の実施の形態も同様）。
【００５１】
（第２の実施の形態）
次に、本発明の液晶表示装置の第２の実施の形態について説明する。図３は、本発明になる液晶表示装置の第２の実施の形態の要部の回路系統図を示す。同図中、図１と同一構成部分には同一符号を付してある。
【００５２】
図３に示す第２の実施の形態の液晶表示装置２０は、特許文献１記載の液晶表示装置と同様に、２本のデータ線（列信号線）を一組とする複数組のデータ線と、複数本のゲート線（行走査線）との各交差部にそれぞれ画素を配置することで、マトリクス状に配置された複数の画素からなる画素部を有し、それらの各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置である。ただし、本実施の形態の液晶表示装置２０は、特許文献１記載の液晶表示装置と比較して各画素の構成が異なり、各画素が図１に示した等価回路の構成とされ、また、正極性側ビデオスイッチＶＳＷ＋及び負極性側ビデオスイッチＶＳＷ−からなる２個一組のビデオスイッチを有し、ＶＳＷ＋が正極性映像信号線Ｖid+と正極性用データ線Ｄ+との間に、ＶＳＷ−が負極性映像信号線Ｖid-と負極性用データ線Ｄ-との間にそれぞれ接続されている。一組の正極性側ビデオスイッチＶＳＷ＋及び負極性側ビデオスイッチＶＳＷ−は同時にオン又はオフに制御される。
【００５３】
すなわち、本実施の形態の液晶表示装置２０において、図３に示すように、水平方向の画素数ｎ個とした場合、正極性映像信号線Ｖid+はｎ個の正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+を介してｎ本の正極性用データ線Ｄ1+〜Ｄn+に別々に接続され、また、負極性映像信号線Ｖid-はｎ個の負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-を介してｎ本の負極性用データ線Ｄ1-〜Ｄn-に別々に接続されている。
【００５４】
また、水平シフトレジスタ２１は、そのｎ個の出力端子のうち、ｉ番目（ｉ＝１〜ｎ）の出力端子が、ｉ組目の正極性側ビデオスイッチＶＳＷi+と負極性側ビデオスイッチＶＳＷi-の各制御端子に接続されている。ここでは、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+及び負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-はいずれもＭＯＳトランジスタとし、水平シフトレジスタ２１のｎ個の出力端子はそのＭＯＳトランジスタのゲート端子に接続されている。また、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+及び負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-をそれぞれ構成する各ＭＯＳトランジスタのドレイン端子は、正極性映像信号線Ｖid+又は負極性映像信号線Ｖid-に接続され、ソース端子は正極性用データ線Ｄ1+〜Ｄn+又は負極性用データ線Ｄ1-〜Ｄn-に接続されている。
【００５５】
水平シフトレジスタ２１は、映像信号書き込み期間と検査信号書き込み期間では、そのｎ個の出力端子から１水平走査期間内で水平駆動パルスを時分割出力し、ｎ組のビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-を一組ずつ順番にオンに制御する。また、映像信号書き込み期間では正極性映像信号線Ｖid+には図９に示した正極性映像信号ａが供給され、負極性映像信号線Ｖid-には図９に示した負極性映像信号ｂが供給される。
【００５６】
一方、検査信号書き込み期間内において、正極性映像信号線Ｖid+には正極性映像信号の所定の第１の規定値である正極性検査信号が供給され、負極性映像信号線Ｖid-には負極性映像信号の所定の第２の規定値である負極性検査信号が供給される。続く検査信号読み出し期間では、正極性用データ線Ｄ1+〜Ｄn+及び負極性用データ線Ｄ1-〜Ｄn-へ読み出された各画素からの検査信号が、ビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-により選択されて正極性映像信号線Ｖid+及び負極性映像信号線Ｖid-に入力される。水平シフトレジスタ２１は、検査信号読み出し期間において、そのｎ個の出力端子のうち隣接する奇数番目と偶数番目の２個の出力端子を単位として、順次にスイッチングパルスを並列出力して、ビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-を隣接する二組ずつ順番に選択する。
【００５７】
なお、図３では図示の便宜上、ｍ行ｎ列の画素のうち、１行目の画素２２11〜２２1nと２行目の画素２２21〜２２2nのみ図示してある。また、本実施の形態における画素２２11〜２２2n等の画素は図１に示した画素１０と同一の等価回路で表わされ、図３ではそのうちの検査用トランジスタ（図１に示したＴr９に相当）と画素電極ＰＥのみ図示されている。ここで、本実施の形態では、ｊ行目（ｊ＝１〜ｍ）の左端から奇数番目２ｋ−１（ｋ＝１〜ｎ／２）の画素２２j,2k-1内の各検査用トランジスタＴr９j,2k-1は、画素電極ＰＥと正極性用データ線Ｄi+との間に接続され、ｊ行目（ｊ＝１〜ｍ）の左端から偶数番目２ｋの画素２２j,2k内の各検査用トランジスタＴr９j,2kは、画素電極ＰＥと負極性用データ線Ｄi-との間に接続されている。
【００５８】
なお、検査制御信号用配線は図３にＴＧ１、ＴＧ２で示すように、画素部の各ラインの複数の画素単位に接続されている。また、図３では、図１に示したＧj等のゲート線（行走査線）、２本一組のゲート制御信号用配線Ｓ+及びＳ-、負荷特性制御信号用配線Ｂ、垂直駆動回路等の図示は便宜上省略してある。
【００５９】
次に、本実施の形態の液晶表示装置２０の検査動作について、図４のタイミングチャートを併せ参照して説明する。この検査動作は、例えば液晶表示装置作成後の工場出荷前に工場において行われる。画素部を構成する多数の画素は１ラインの複数の画素単位で、図示しない垂直駆動回路からの行選択信号により例えば上から下方向のラインの順番で順次に選択される。
【００６０】
まず、１行目のゲート線（行走査線）Ｇ1に図４（Ａ）に示すハイレベルの行選択信号が入力され、画素部内の１行目（第１ライン）のｎ個の画素２２11〜２２1nが選択される。これと同時に、水平シフトレジスタ２１が、そのｎ個の出力端子から１水平走査期間内で順次に時分割出力する水平駆動パルスにより、２個一組のビデオスイッチＶＳＷi+及びＶＳＷi-を一組ずつ順番にオンに制御する。
【００６１】
これにより、行走査線で選択された１行目のｎ個の画素２２11〜２２1nの各々において、正極性映像信号線Ｖid+より入力された正極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1+〜ＶＳＷn+及び正極性用データ線Ｄ1+〜Ｄn+を介して正極性側保持容量Ｃs１にサンプリング保持されると共に、負極性映像信号線Ｖid-より入力された負極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1-〜ＶＳＷn-及び負極性用データ線Ｄ1i-〜Ｄn-を介して負極性側保持容量Ｃs２にサンプリング保持される。
【００６２】
続いて、時刻ｔ１１から時刻ｔ１６までの期間で１行目のｎ個の画素２２11〜２２1n内の各保持容量Ｃs１に保持された正極性検査信号の読み出しとその検査が行われる。この正極性検査信号読み出し期間では、図４（Ｄ）に示すようにゲート制御信号用配線Ｓ+にハイレベルの正極性用ゲート制御信号が供給され、かつ、図４（Ｂ）に示すように負荷特性制御信号用配線Ｂにローレベルの負荷特性制御信号が供給されるために、画素２２11〜２２1n内の各正極性側画素回路部がアクティブとされる。
【００６３】
また、時刻ｔ１１から時刻ｔ１６までの期間、１行目の検査制御信号用配線ＴＧ１に、図４（Ｅ）に示すようにハイレベルの検査制御信号が入力され、その期間画素２２11〜２２1n内の各検査用トランジスタＴr９11〜Ｔr９1nがオンとされる。これにより、正極性側ソースフォロワ・バッファから保持容量Ｃs１に保持された正極性検査信号電圧がトランジスタＴr９11〜Ｔr９1nのドレイン・ソースを通してデータ線Ｄi+、Ｄi-へ読み出される。
【００６４】
上記の時刻ｔ１１に続いて時刻ｔ１２から時刻ｔ１３までの期間では、水平シフトレジスタ２１が、１番目と２番目の２個の出力端子からスイッチングパルスを出力し、１組目のビデオスイッチＶＳＷ1+及びＶＳＷ1-と２組目のビデオスイッチＶＳＷ2+及びＶＳＷ2-とを同時にオンに制御する。
【００６５】
従って、画素２２11〜２２1nの正極性側画素回路部からそれぞれ読み出された保持容量Ｃs１に保持された正極性検査信号電圧のうち、１番目の画素２２11から読み出された正極性検査信号電圧が、正極性用データ線Ｄ1+及び図４（Ｆ）にハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ1+をそれぞれ通して正極性映像信号線Ｖid+に出力される。これと同時に、２番目の画素２２12から読み出された正極性検査信号電圧が、負極性用データ線Ｄ2-及び図４（Ｇ）にハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ2-を通して負極性映像信号線Ｖid-に出力される。
【００６６】
続いて、時刻ｔ１４から時刻ｔ１５までの期間では、水平シフトレジスタ２１が、３番目と４番目の２個の出力端子からスイッチングパルスを出力し、３組目のビデオスイッチＶＳＷ3+及びＶＳＷ3-と４組目のビデオスイッチＶＳＷ4+及びＶＳＷ4-とを同時にオンに制御する。従って、画素２２11〜２２1nの正極性側画素回路部からそれぞれ読み出された保持容量Ｃs１に保持された正極性検査信号電圧のうち、３番目の画素２２13から読み出された正極性検査信号電圧が、正極性用データ線Ｄ3+及び図４（Ｈ）にハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ3+をそれぞれ通して正極性映像信号線Ｖid+に出力される。これと同時に、４番目の画素２２14から読み出された正極性検査信号電圧が、負極性用データ線Ｄ4-及び図４（Ｉ）にハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ4-を通して負極性映像信号線Ｖid-に出力される。
【００６７】
以下、上記と同様にして、第１ラインの５番目の画素２２15からｎ番目の画素1nについても、隣接する２画素の正極性側画素回路部からそれぞれ読み出された正極性検査信号電圧が、ビデオスイッチＶＳＷ5+〜ＶＳＷn+及びビデオスイッチＶＳＷ5-〜ＶＳＷn-のうち隣接する二組のビデオスイッチにより順次に選択されて正極性映像信号線Ｖid+及び負極性映像信号線Ｖid-へ出力され、時刻ｔ１６で読み出しが終了する。
【００６８】
続いて、時刻ｔ１６の直後に図４（Ａ）に示すように、１行目のゲート線（行走査線）Ｇ1に図４（Ａ）に示すハイレベルの行選択信号が再び入力され、画素部内の１行目（第１ライン）のｎ個の画素２２11〜２２1nが選択される。これと同時に、水平シフトレジスタ２１が、そのｎ個の出力端子から１水平走査期間内で順次に時分割出力する水平駆動パルスにより、２個一組のビデオスイッチＶＳＷi+及びＶＳＷi-を一組ずつ順番にオンに制御する。
【００６９】
これにより、行走査線で選択された１行目のｎ個の画素２２11〜２２1nの各々において、正極性映像信号線Ｖid+より入力された正極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1+〜ＶＳＷn+及び正極性用データ線Ｄ1+〜Ｄn+を介して正極性側保持容量Ｃs１に再びサンプリング保持されると共に、負極性映像信号線Ｖid-より入力された負極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1-〜ＶＳＷn-及び負極性用データ線Ｄ1i-〜Ｄn-を介して負極性側保持容量Ｃs２に再びサンプリング保持される。
【００７０】
このように、同じ１行目の画素２２11〜２２1nに対して時刻ｔ１６の直後において再び検査信号を書き込むのは、特に画素数の多い液晶表示装置において各画素に書き込んだ検査信号のリークが問題になるため、リフレッシュするためである。勿論、画素数によっては第１の実施の形態のように、１ラインの各画素に検査信号を書き込んでから、リフレッシュすることなく正極性画素回路部及び負極性画素回路部から順次に検査信号を読み出すようにしてもよい。
【００７１】
上記の検査信号の再書き込みに続いて、時刻ｔ１７から時刻ｔ２２までの期間で１行目のｎ個の画素２２11〜２２1n内の各保持容量Ｃs２に保持された負極性検査信号の読み出しとその検査が行われる。この負極性検査信号読み出し期間では、図４（Ｃ）に示すようにゲート制御信号用配線Ｓ-にハイレベルの負極性用ゲート制御信号が供給され、かつ、図４（Ｂ）に示すように負荷特性制御信号用配線Ｂにローレベルの負荷特性制御信号が供給されるために、画素２２11〜２２1n内の各負極性側画素回路部がアクティブとされる。
【００７２】
また、時刻ｔ１１から時刻ｔ１６までの期間、１行目の検査制御信号用配線ＴＧ１に、図４（Ｅ）に示すようにハイレベルの検査制御信号が入力され、その期間画素２２11〜２２1n内の各検査用トランジスタＴr９11〜Ｔr９1nがオンとされる。これにより、負極性側ソースフォロワ・バッファから保持容量Ｃs２に保持された負極性検査信号電圧がトランジスタＴr９11〜Ｔr９1nのドレイン・ソースを通してデータ線Ｄi+、Ｄi-へ読み出される。
【００７３】
時刻ｔ１７に続いて時刻ｔ１８から時刻ｔ２２までの期間では、時刻ｔ１２から時刻ｔ１６までの期間と同様に、水平シフトレジスタ２１が、そのｎ個の出力端子のうち隣接する奇数番目と偶数番目の２個の出力端子を単位として、順次にスイッチングパルスを出力する。この結果、隣接する奇数組目のビデオスイッチＶＳＷ(2k-1)+及びＶＳＷ(2k-1)-と、偶数組目のビデオスイッチＶＳＷ2k+及びＶＳＷ2k-の二組ずつ同時に、かつ、順番にオンに制御される。
【００７４】
すなわち、時刻ｔ１８から時刻ｔ１９の期間では、画素２２11から正極性用データ線Ｄ1+を介して入力された負極性検査信号電圧が図４（Ｆ）にハイレベルで模式的に示すようにオンとされたビデオスイッチＶＳＷ1+により選択されて正極性映像信号線Ｖid+へ出力されると同時に、画素２２12から負極性用データ線Ｄ2-を介して入力された負極性検査信号電圧が図４（Ｇ）にハイレベルで模式的に示すようにオンとされたビデオスイッチＶＳＷ2-により選択されて負極性映像信号線Ｖid-へ出力される。
【００７５】
続いて、時刻ｔ２０から時刻ｔ２１の期間では、画素２２13から正極性用データ線Ｄ3+を介して入力された負極性検査信号電圧が図４（Ｈ）にハイレベルで模式的に示すようにオンとされたビデオスイッチＶＳＷ3+により選択されて正極性映像信号線Ｖid+へ出力されると同時に、画素２２14から負極性用データ線Ｄ4-を介して入力された負極性検査信号電圧が図４（Ｉ）にハイレベルで模式的に示すようにオンとされたビデオスイッチＶＳＷ4-により選択されて負極性映像信号線Ｖid-へ出力される。以下、上記と同様の動作が第１ラインの画素２２1nまで繰り返される。
【００７６】
以下、２行目からｍ行目までの各画素に対しても、上記の１行目のｎ個の画素２２11〜２２1nの各々に対する動作と同様の動作が、同じ行の隣接する２画素単位で行われる。
【００７７】
図示しない測定装置は、正極性映像信号線Ｖid+へ出力された検査信号電圧と、負極性映像信号線Ｖid-へ出力された検査信号電圧とが、それぞれ既知の規定値であるか否かを測定することで、画素内の正極性側画素回路部及び負極性側画素回路部がそれぞれ正常であるか否かを検査する。また、測定装置は、画素内の正極性側画素回路部と負極性側画素回路部のどちら側に不具合があるかも検査することができる。
【００７８】
本実施の形態によれば、第１の実施の形態と同様の特長を有し、更には一度に２画素分の検査信号電圧を読み出して同時に検査することができるため、検査時間を短縮することができる。
【００７９】
（第３の実施の形態）
次に、本発明の液晶表示装置の第３の実施の形態について説明する。図５は、本発明になる液晶表示装置の第３の実施の形態の要部の回路系統図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明を省略する。
【００８０】
図５に示す第３の実施の形態の液晶表示装置３０は、図３に示した第２の実施の形態の液晶表示装置２０と同様に、各画素が図１に示した等価回路の構成とされ、かつ、２個一組の正極性側ビデオスイッチＶＳＷ＋及び負極性側ビデオスイッチＶＳＷ−のうち、ＶＳＷ＋が正極性映像信号線Ｖid+と正極性用データ線Ｄ+との間に、ＶＳＷ−が負極性映像信号線Ｖid-と負極性用データ線Ｄ-との間にそれぞれ接続されている。しかし、本実施の形態の液晶表示装置３０は、第２の実施の形態の液晶表示装置２０と比較して、４本の正極性映像信号線Ｖid1+〜Ｖid4+と、４本の負極性映像信号線Ｖid1-〜Ｖid4-とを備え、それらが４組の正極性側ビデオスイッチＶＳＷ＋及び負極性側ビデオスイッチＶＳＷ−単位で接続されている点で異なる。
【００８１】
すなわち、本実施の形態の液晶表示装置３０において、図５に示すように、水平方向の画素数ｎ個とした場合、正極性映像信号線Ｖid1+〜Ｖid4+は、ｎ個の正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+のうち隣接する４個の正極性側ビデオスイッチ毎にそれぞれ接続され、負極性映像信号線Ｖid1-〜Ｖid4-は、ｎ個の負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-のうち隣接する４個の負極性側ビデオスイッチ毎にそれぞれ接続されている。また、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+は正極性用データ線Ｄ1+〜Ｄn+に別々に接続されており、負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-は負極性用データ線Ｄ1-〜Ｄn-に別々に接続されている。ここでは、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+及び負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-はいずれもＭＯＳトランジスタとし、水平シフトレジスタ３１のｎ個の出力端子はそのＭＯＳトランジスタのゲートに接続されている。
【００８２】
水平シフトレジスタ３１は、映像信号書き込み期間及び検査信号書き込み期間では、そのｎ個の出力端子から１水平走査期間内で水平駆動パルスを時分割出力し、ｎ組のビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-を一組ずつ順番にオンに制御する。また、水平シフトレジスタ３１は、検査信号読み出し期間では、ｎ個の出力端子のうち隣接する８個の出力端子を一組として、各組単位で時分割的にスイッチングパルスを、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+及び負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-のうち対応する８組の正極性側ビデオスイッチ及び負極性側ビデオスイッチへ出力してそれらをオンに制御する。
【００８３】
正極性映像信号線Ｖid1+〜Ｖid4+には映像信号書き込み時には図９に示した正極性映像信号ａが供給され、負極性映像信号線Ｖid1-〜Ｖid4-には図９に示した負極性映像信号ｂが供給される。また、検査信号書き込み期間内において、正極性映像信号線Ｖid1+〜Ｖid4+には正極性映像信号の所定の第１の規定値である正極性検査信号が供給され、負極性映像信号線Ｖid1-〜Ｖid4-には負極性映像信号の所定の第２の規定値である負極性検査信号が供給される。続く検査信号読み出し期間では、正極性用データ線Ｄ1+〜Ｄn+及び負極性用データ線Ｄ1-〜Ｄn-へ読み出された各画素からの検査信号が、ビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-により選択されて正極性映像信号線Ｖid1+〜〜Ｖid4+及び負極性映像信号線Ｖid1-〜Ｖid4-に入力される。
【００８４】
なお、図５では図示の便宜上、ｍ行ｎ列の画素のうち、１行目の８列の画素２２11〜２２18と２行目の８列の画素２２21〜２２28のみ図示してある。また、これらの画素２２11〜２２28等の本実施の形態における画素は図１に示した画素１０と同一の等価回路で表わされ、図５ではそのうちの検査用トランジスタ（図１に示したＴr９に相当）及び画素電極ＰＥのみ図示されている。ここで、本実施の形態では、ｊ行目（ｊ＝１〜ｍ）の左端から奇数番目２ｋ−１（ｋ＝１〜ｎ／２）の画素２２j,2k-1内の各検査用トランジスタＴr９j,2k-1は、画素電極ＰＥと正極性用データ線Ｄi+との間に接続され、ｊ行目（ｊ＝１〜ｍ）の左端から偶数番目２ｋの画素２２j,2k内の各検査用トランジスタＴr９j,2kは、画素電極ＰＥと負極性用データ線Ｄi-との間に接続されている。
【００８５】
なお、検査制御信号用配線は図５にＴＧ１、ＴＧ２で示すように、画素部の各ラインの複数の画素単位に接続されている。また、図５では、図１に示したＧj等のゲート線（行走査線）、２本一組のゲート制御信号用配線Ｓ+及びＳ-、負荷特性制御信号用配線Ｂ、垂直駆動回路等の図示は便宜上省略してある。
【００８６】
次に、本実施の形態の液晶表示装置３０の検査動作について、図６のタイミングチャートを併せ参照して説明する。この検査動作は、例えば液晶表示装置作成後の工場出荷前に工場において行われる。画素部を構成する多数の画素は１ラインの複数の画素単位で、図示しない垂直駆動回路からの行選択信号により例えば上から下方向のラインの順番で順次に選択される。
【００８７】
まず、１行目のゲート線（行走査線）Ｇ1に図６（Ａ）に示すハイレベルの行選択信号が入力され、画素部内の１行目（第１ライン）のｎ個の画素２２11〜２２1nが選択される。これと同時に、水平シフトレジスタ３１が、そのｎ個の出力端子から１水平走査期間内で順次に時分割出力する水平駆動パルスにより、２個一組のビデオスイッチＶＳＷi+及びＶＳＷi-を一組ずつ順番にオンに制御する。
【００８８】
これにより、行走査線で選択された１行目のｎ個の画素２２11〜２２1nの各々において、正極性映像信号線Ｖid+より入力された正極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1+〜ＶＳＷn+及び正極性用データ線Ｄ1+〜Ｄn+を介して正極性側保持容量Ｃs１にサンプリング保持されると共に、負極性映像信号線Ｖid-より入力された負極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1-〜ＶＳＷn-及び負極性用データ線Ｄ1i-〜Ｄn-を介して負極性側保持容量Ｃs２にサンプリング保持される。
【００８９】
続いて、時刻ｔ３１から時刻ｔ３４までの期間で１行目のｎ個の画素２２11〜２２1n内の各保持容量Ｃs１に保持された正極性検査信号の読み出しとその検査が行われる。この正極性検査信号読み出し期間では、図６（Ｄ）に示すようにゲート制御信号用配線Ｓ+にハイレベルの正極性用ゲート制御信号が供給され、かつ、図６（Ｂ）に示すように負荷特性制御信号用配線Ｂにローレベルの負荷特性制御信号が供給されるために、画素２２11〜２２1n内の各正極性側画素回路部がアクティブとされる。
【００９０】
また、時刻ｔ３１から時刻ｔ３４までの期間、１行目の検査制御信号用配線ＴＧ1に、図６（Ｅ）に示すようにハイレベルの検査制御信号が入力され、その期間画素２２11〜２２1n内の各検査用トランジスタＴr９11〜Ｔr９1nがオンとされる。これにより、正極性側ソースフォロワ・バッファから保持容量Ｃs１に保持された正極性検査信号電圧がトランジスタＴr９11〜Ｔr９1nのドレイン・ソースを通してデータ線Ｄi+、Ｄi-へ読み出される。
【００９１】
上記の時刻ｔ３１に続いて時刻ｔ３２から時刻ｔ３３までの期間では、水平シフトレジスタ３１が、１番目から８番目までの８個の出力端子からスイッチングパルスを並列に出力し、１組目から８組目までのビデオスイッチＶＳＷ1+〜ＶＳＷ8+及びＶＳＷ1-〜ＶＳＷ8-を同時にオンに制御する。
【００９２】
従って、画素２２11〜２２1nの正極性側画素回路部からそれぞれ読み出された保持容量Ｃs１に保持された正極性検査信号電圧のうち、１番目、３番目、５番目及び７番目の各画素２２11、２２13、２２15、２２17から読み出された正極性検査信号電圧が、正極性用データ線Ｄ1+、Ｄ3+、Ｄ5+、Ｄ7+及び図６（Ｆ）、（Ｈ）、（Ｊ）、（Ｌ）にそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ1+、ＶＳＷ3+、ＶＳＷ5+、ＶＳＷ7+をそれぞれ通して正極性映像信号線Ｖid1+、Ｖid2+、Ｖid3+、Ｖid4+に出力される。これと同時に、２番目、４番目、６番目及び８番目の各画素２２12、２２14、２２16、２２18から読み出された正極性検査信号電圧が、負極性用データ線Ｄ2-、Ｄ4-、Ｄ6-、Ｄ8-及び図６（Ｇ）、（Ｉ）、（Ｋ）、（Ｍ）にそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ2-、ＶＳＷ4-、ＶＳＷ6-、ＶＳＷ8-をそれぞれ通して負極性映像信号線Ｖid1-、Ｖid2-、Ｖid3-、Ｖid4-に出力される。
【００９３】
以下、上記と同様に、水平シフトレジスタ３１が、そのｎ個の出力端子のうち隣接する８個の出力端子を単位として、順次にスイッチングパルスを出力する。この結果、隣接する８組のビデオスイッチＶＳＷが同時に、かつ、８組単位で順番にオンに制御される。これにより、１行目のｎ個の画素２２11〜２２1nのうち、隣接する８画素２２1,k〜２２1,k+7ずつ選択される。選択された隣接する８画素２２1,k〜２２1,k+7のうち奇数番目の４つの画素２２1,k、２２1,k+2、２２1,k+4、２２1,k+6からそれぞれ読み出された正極性検査信号電圧は、正極性用データ線及びオンに制御された正極性側ビデオスイッチＶＳＷk+、ＶＳＷ(k+2)+、ＶＳＷ(k+4)+、ＶＳＷ(k+6)+をそれぞれ並列に通して正極性映像信号線Ｖid1+〜Ｖid4+に出力される。これと同時に、選択された隣接する８画素２２1,k〜２２1,k+7のうち偶数番目の４つの画素２２1,k+1、２２1,k+3、２２1,k+5、２２1,k+7からそれぞれ読み出された正極性検査信号電圧は、負極性用データ線及びオンに制御された４つの負極性側ビデオスイッチＶＳＷ(k+1)+、ＶＳＷ(k+3)+、ＶＳＷ(k+5)+、ＶＳＷ(k+7)+をそれぞれ並列に通して負極性映像信号線Ｖid1-〜Ｖid4-に出力される。時刻ｔ３４で１行目のｎ個の画素２２11〜２２1nのすべてについて正極性検査信号の読み出し及び選択出力が終了する。
【００９４】
続いて、時刻ｔ３４の直後にリフレッシュのために図６（Ａ）に示すように再び行走査線Ｇ1にハイレベルの行選択信号が入力され、１行目のｎ個の画素２２11〜２２1nに正極性検査信号と負極性映像信号とが書き込まれる。
【００９５】
続いて、時刻ｔ３５から時刻ｔ３８までの期間で１行目のｎ個の画素２２11〜２２1n内の各保持容量Ｃs２に保持された負極性検査信号の読み出しとその検査が行われる。この負極性検査信号読み出し期間では、図６（Ｃ）に示すようにゲート制御信号用配線Ｓ-にハイレベルの負極性用ゲート制御信号が供給され、かつ、図６（Ｂ）に示すように負荷特性制御信号用配線Ｂにローレベルの負荷特性制御信号が供給されるために、画素２２11〜２２1n内の各負極性側画素回路部がアクティブとされる。
【００９６】
また、時刻ｔ３５から時刻ｔ３８までの期間、１行目の検査制御信号用配線ＴＧ１に、図６（Ｅ）に示すようにハイレベルの検査制御信号が入力され、その期間画素２２11〜２２1n内の各検査用トランジスタＴr９11〜Ｔr９1nがオンとされる。これにより、負極性側ソースフォロワ・バッファから保持容量Ｃs２に保持された負極性検査信号電圧がトランジスタＴr９11〜Ｔr９1nのドレイン・ソースを通してデータ線Ｄi+、Ｄi-へ読み出される。
【００９７】
時刻ｔ３５直後の時刻ｔ３６から時刻ｔ３７の期間では、時刻ｔ３２から時刻ｔ３３までの期間と同様の８組のビデオスイッチＶＳＷ1+〜ＶＳＷ8+及びＶＳＷ1-〜ＶＳＷ8-に対するスイッチング制御が行われる。これにより、各画素２２11、２２13、２２15、２２17から読み出された負極性検査信号電圧が、正極性用データ線Ｄ1+、Ｄ3+、Ｄ5+、Ｄ7+及び図６（Ｆ）、（Ｈ）、（Ｊ）、（Ｌ）にそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ1+、ＶＳＷ3+、ＶＳＷ5+、ＶＳＷ7+をそれぞれ通して正極性映像信号線Ｖid1+、Ｖid2+、Ｖid3+、Ｖid4+に出力される。これと同時に、各画素２２12、２２14、２２16、２２18から読み出された負極性検査信号電圧が、負極性用データ線Ｄ2-、Ｄ4-、Ｄ6-、Ｄ8-及び図６（Ｇ）、（Ｉ）、（Ｋ）、（Ｍ）にそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ2-、ＶＳＷ4-、ＶＳＷ6-、ＶＳＷ8-をそれぞれ通して負極性映像信号線Ｖid1-、Ｖid2-、Ｖid3-、Ｖid4-に出力される。
【００９８】
１行目の残りの画素２２19〜２２1mに対しても上記と同様の動作が行われる。更に、２行目からｍ行目までの各画素に対しても、上記の１行目のｎ個の画素２２11〜２２1nの各々に対する動作と同様の動作が、同じ行の隣接する８画素単位で行われる。
【００９９】
測定装置（図示せず）は、正極性映像信号線Ｖid1+〜Ｖid4+へ出力された検査信号電圧と、負極性映像信号線Ｖid-1〜Ｖid4-へ出力された検査信号電圧とが、それぞれ既知の規定値であるか否かを測定することで、画素内の正極性側画素回路部及び負極性側画素回路部がそれぞれ正常であるか否かを検査する。また、測定装置は、画素内の正極性側画素回路部と負極性側画素回路部のどちら側に不具合があるかも検査することができる。
【０１００】
本実施の形態によれば、第１及び第２の実施の形態と同様の特長を有し、更には一度に８画素分の検査信号電圧を読み出して同時に検査することができるため、液晶表示装置２０に比べて更に検査時間を短縮することができる。
【０１０１】
なお、図３及び図５では、ｊ行目の奇数番目の画素２２j,2k-1内の各検査用トランジスタＴr９j,2k-1は、画素電極ＰＥと正極性用データ線Ｄi+との間に接続され、偶数番目の画素２２j,2k内の各検査用トランジスタＴr９j,2kは、画素電極ＰＥと負極性用データ線Ｄi-との間に接続されているように説明したが、本発明はこれに限定されるものではなく、奇数行目の画素と偶数行目の画素の検査用トランジスタの配置を１列ずつずらしてもよい。すなわち、ｊ＋１行目の奇数番目の画素２２j+1,2k-1内の各検査用トランジスタＴr９j+1,2k-1は、画素電極ＰＥと負極性用データ線Ｄi-との間に接続し、偶数番目の画素２２j+1,2k内の各検査用トランジスタＴr９j+1,2kは、画素電極ＰＥと正極性用データ線Ｄi+との間に接続してもよい。更には、このように検査用トランジスタの接続配置を規則的にしなくてもよく、ランダムに接続してもよい。
【０１０２】
また、正極性映像信号線及び負極性映像信号線は液晶表示装置２０では１本ずつ設け、液晶表示装置３０では４本ずつ設けているが、本発明はこれに限定されるものではない。ただし、正極性映像信号線及び負極性映像信号線をＮ本（Ｎは１以上の自然数）ずつ設けた場合は、各々１個の正極性側ビデオスイッチ及び負極性側ビデオスイッチを一組とするビデオスイッチをＮ組単位で制御し、同じラインのＮ個の画素からの正極性側画素回路部及び負極性側画素回路部のうち一方の画素回路部からの各検査信号電圧を同時に正極性用データ線又は負極性用データ線へ出力してオンに制御されているＮ組のビデオスイッチにより選択した後、他方の画素回路部からの各検査信号電圧を同時に正極性用データ線又は負極性用データ線へ出力して上記のＮ組のビデオスイッチにより選択し、更にそれら選択したＮ個の画素からの各検査信号電圧を各Ｎ本の正極性映像信号線及び負極性映像信号線へそれぞれ供給する構成とする必要がある。
【０１０３】
なお、正極性映像信号線と負極性映像信号線の数は必ずしも同数でなくてもよいが、ビデオスイッチは正極性映像信号線と負極性映像信号線の総和の本数と同じ組数単位で制御する必要がある。
【０１０４】
また、液晶表示装置２０及び３０では、各行（各ライン）の画素毎に正極性検査信号及び負極性検査信号を書き込んでから検査信号を２画素又は８画素単位で読み出すという動作を２回繰り返しているが、検査信号の書き込みは各行の画素毎に１回ずつでもよく、また全画素に正極性検査信号及び負極性検査信号を書き込んだ後、各画素から正極性検査信号の読み出し及び検査と負極性検査信号の読み出し及び検査を複数画素単位で順次に行うようにしてもよい。これらのいずれの場合も、各画素内の２つの保持容量Ｃs１及びＣs２に書き込んだ正極性検査信号及び負極性検査信号をタイミングを変えて１本のデータ線を介して読み出すという本発明に包含されるものである。
【０１０５】
更に、例えば画素内の各トランジスタのチャネルを実施の形態と逆チャネル（つまり、Ｐチャネルの場合はＮチャネル、Ｎチャネルの場合はＰチャネル）としてもよい。この場合、例えば電源配線であるＶdd配線はＧＮＤ配線となるようにする。また、ＧＮＤであるＶss配線はＶdd配線となるようにする。
【符号の説明】
【０１０６】
１０ 画素
２０、３０ 液晶表示装置
２１、３１ 水平シフトレジスタ
Ｄi+、Ｄn+、Ｄ1+〜Ｄ8+ 正極性用データ線（列信号線）
Ｄi-、Ｄn-、Ｄ1-〜Ｄ8- 負極性用データ線（列信号線）
Ｇj 行走査線（ゲート線）
Ｓ+ 正極性ゲート制御信号用配線
Ｓ- 負極性ゲート制御信号用配線
Ｂ 負荷特性制御信号用配線
ＴＧ、ＴＧ１、ＴＧ２ 検査制御信号用配線
Ｔr１、Ｔr２ 画素選択用ＮＭＯＳトランジスタ
Ｔr３、Ｔr４ ソースフォロワ用ＰＭＯＳトランジスタ
Ｔr５、Ｔr６ スイッチング用ＮＭＯＳトランジスタ
Ｔr７、Ｔr８ 定電流負荷用ＰＭＯＳトランジスタ
Ｔr９ 検査用ＮＭＯＳトランジスタ
Ｃs１、Ｃs２ 保持容量
ＬＣ 液晶表示素子
ＰＥ 画素電極
ＣＥ 共通電極
ＬＣＭ 表示体（液晶層）
ＶＳＷ1+〜ＶＳＷ8+、ＶＳＷi+、ＶＳＷn+ 正極性側ビデオスイッチ
ＶＳＷ1-〜ＶＳＷ8-、ＶＳＷi-、ＶＳＷn- 負極性側ビデオスイッチ
Ｖid+、Ｖid1+〜Ｖid4+ 正極性映像信号線
Ｖid-、Ｖid1-〜Ｖid4- 負極性映像信号線
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置に関する。
【背景技術】
【０００２】
近年、プロジェクタ装置やプロジェクションテレビには画像を投影するための中心部品としてＬＣＯＳ（Liquid Crystal on Silicon）型の液晶表示装置が多く用いられている。このＬＣＯＳ型の液晶表示装置として、本出願人は先に、２本のデータ線（列信号線）を一組とする複数組のデータ線と、複数本のゲート線（行走査線）との各交差部にそれぞれ画素をマトリクス状に配置し、それらの各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置を提案した（例えば、特許文献１参照）。
【０００３】
図７は、この液晶表示装置の一画素の一例の等価回路図を示す。同図において、一つの画素は、正極性映像信号及び負極性映像信号を書き込むための画素選択トランジスタＴr１及びＴr２と、各々の極性の映像信号電圧を並列的に保持する独立した２つの保持容量Ｃs１及びＣs２と、保持容量Ｃs１の信号蓄積ノードに接続されインピーダンス変換用バッファ回路（ソースフォロワ・バッファ）を構成するトランジスタＴr３及びＴr７と、保持容量Ｃs2の信号蓄積ノードに接続されインピーダンス変換用バッファ回路（ソースフォロワ・バッファ）を構成するトランジスタＴr４及びＴr８と、２つのスイッチングトランジスタＴr５及びＴr６と、液晶表示素子ＬＣとからなる。液晶表示素子ＬＣは、互いに対向して配置された画素電極ＰＥと共通電極ＣＥとの間に液晶層（表示体）ＬＣＭが挟持された周知の構造である。スイッチングトランジスタＴr５及びＴr６は、２つのインピーダンス変換用バッファ回路（ソースフォロワ・バッファ）の出力端子と画素電極ＰＥとの間に別々に接続されている。
【０００４】
また、画素選択トランジスタＴr１及びＴr２とスイッチングトランジスタＴr５及びＴr６とは、ＮチャンネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタという）であり、トランジスタＴr３、Ｔr４、Ｔr７及びＴr８は、ＰチャンネルＭＯＳ型電界効果トランジスタ（以下、ＰＭＯＳトランジスタという）であるものとする。トランジスタＴr３とＴr７、及びトランジスタＴr４とＴr８は、それぞれソースフォロワ・バッファを構成しており、トランジスタＴr３、Ｔr４がソースフォロワトランジスタ、トランジスタＴr７、Ｔr８が定電流源負荷として機能するトランジスタである。ＭＯＳトランジスタのソースフォロワ・バッファの入力抵抗はほぼ無限大で、従来のアクティブマトリクス型液晶表示装置と同様に、保持容量Ｃs1及びＣs2の蓄積電荷はリークすることなく、１垂直走査期間後に信号が新たに書き込まれるまで保持される。
【０００５】
また、画素部データ線は、各画素について正極性用データ線Ｄi+、負極性用データ線Ｄi-の２本一組で構成され、図示しないデータ線駆動回路でサンプリングされた互いに極性の異なる映像信号が供給される。画素選択トランジスタＴr１、Ｔr２の各ドレイン端子は各々正極性用データ線Ｄｉ+、負極性用データ線Ｄｉ-に接続され、各ゲート端子は同一行について行走査線（ゲート線）Ｇjに接続されている。また、配線ＢがトランジスタＴr７及びＴr８の各ゲートに接続されている。また、配線Ｓ+、Ｓ-はゲート制御信号用の配線で、それぞれトランジスタＴr５、Ｔr６のゲートに別々に接続されている。更に、行走査線Ｇjが同じ行の複数の画素のトランジスタＴr１及びＴr２にそれぞれ共通接続されている。
【０００６】
次に、この画素の交流駆動制御の概要について図８のタイミングチャートと共に説明する。図８（Ａ）は、垂直同期信号ＶＤを示し、図８（Ｂ）は、図７の画素におけるトランジスタＴr７及びＴr８のゲートに印加される配線Ｂの負荷特性制御信号を示す。また、図８（Ｃ）は、上記画素における正極性側駆動電圧を転送するスイッチングトランジスタＴr５のゲートに印加される配線Ｓ+のゲート制御信号、同図（Ｄ）は、上記画素における負極性側駆動電圧を転送するスイッチングトランジスタＴr６のゲートに印加される配線Ｓ-のゲート制御信号の各信号波形を示す。
【０００７】
図７において、画素書き込み時には、行走査線（ゲート線）Ｇjがハイレベルとされることにより、正極性用データ線Ｄi+を介して入力される図９に示す正極性映像信号ａがトランジスタＴr１によりサンプリングされて保持容量Ｃs１に保持されると同時に、負極性用データ線Ｄi-を介して入力される図９に示す負極性映像信号ｂがトランジスタＴr２によりサンプリングされて保持容量Ｃs２に保持される。図９に示すように、正極性映像信号ａは、レベルが最小のとき最小階調の黒レベル、レベルが最大のとき最大階調の白レベルであるのに対し、負極性映像信号ｂは、レベルが最小のとき最大階調の白レベル、レベルが最大のとき最小階調の黒レベルである。正極性映像信号ａと負極性映像信号ｂとは逆極性で、その反転中心はｃで示される。
【０００８】
画素読み出し時には、図７において、図８（Ｃ）に示す配線Ｓ+のゲート制御信号がハイレベルの期間、正極性側スイッチングトランジスタＴr５がオンとなり、この期間に配線Ｂに供給される負荷特性制御信号を図８（Ｂ）に示すようにローレベルとすると、ソースフォロワ・バッファがアクティブとなり、画素電極ＰＥノードが正極性の映像信号レベルに充電される。画素電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂの負荷特性制御信号をハイレベルとし、かつ、そのとき配線Ｓ+のゲート制御信号をローレベルに切り替えると、画素電極ＰＥはフローティングとなり、液晶容量に正極性駆動電圧が保持される。
【０００９】
一方、図８（Ｄ）に示す配線Ｓ-のゲート制御信号がハイレベルの期間、負極性側スイッチングトランジスタＴr６がオンとなり、この期間に配線Ｂに供給される負荷特性制御信号を同図（Ｂ）に示すようにローレベルとすると、ソースフォロワ・バッファがアクティブとなり、画素電極ＰＥノードが負極性の映像信号レベルに充電される。画素電極ＰＥの電位が完全に充電された状態となった時点で、配線Ｂの負荷特性制御信号をハイレベルとし、かつ、そのとき配線Ｓ-のゲート制御信号をローレベルに切り替えると、画素電極ＰＥはフローティングとなり、液晶容量に負極性駆動電圧が保持される。
【００１０】
以下、上記のスイッチングトランジスタＴr５及びＴr６を交互にオンとするスイッチングに同期して、配線Ｂの負荷特性制御信号によりトランジスタＴr７及びＴr８を間欠的にアクティブとする動作を繰り返すことで、液晶表示素子ＬＣの画素電極ＰＥには正極性と負極性の各映像信号で交流化された駆動電圧ＶＰＥが図８（Ｅ）に示すように印加される。図７に示す画素は保持電荷を直接画素電極ＰＥに転送するのではなく、ソースフォロワ・バッファを介して電圧を供給する構成のため、正負極性での繰り返し充放電を行っても電荷の中和の問題はなく、電圧レベルの減衰がない駆動が実現できる。
【００１１】
また、図８（Ｆ）に示すＶcomは、液晶表示装置の対向基板に形成した共通電極ＣＥに印加する電圧を表している。液晶層ＬＣＭの実質的な交流駆動電圧は、この共通電極ＣＥの印加電圧Ｖcomと画素電極ＰＥの印加電圧との差電圧である。図８（Ｆ）に示すように、共通電極ＣＥの印加電圧Ｖcomは、画素電極電位の反転基準レベルＶcとほぼ等しい基準レベルに対して、画素電極ＰＥへの正極性映像信号印加期間と負極性映像信号印加期間の切り替え（画素極性切り替え）と同期して反転されている。具体的には共通電極印加電圧Ｖcomは画素電極ＰＥへの正極性映像信号印加期間はローレベル、負極性映像信号印加期間はハイレベルに切り替えられ、同一階調では正極性映像信号印加期間及び負極性映像信号印加期間のいずれにおいても上記の差電圧の絶対値が同一となるようにされる。
【００１２】
また、保持容量Ｃs１、Ｃs２にそれぞれサンプリング保持された正極性、負極性の各映像信号電圧は、高入力抵抗のソースフォロワトランジスタＴr３、Ｔr４を介して読み出され、図８（Ｃ）、（Ｄ）に示したように配線Ｓ+、Ｓ-に交互に供給されるゲート制御信号によりオンとされるスイッチングトランジスタＴr５、Ｔr６により交互に選択されて画素電極ＰＥに正極性、負極性に反転する図８（Ｅ）に示した駆動電圧ＶＰＥとして印加される。この図７に示す画素は、１垂直走査期間（１フレーム）に１度、保持容量Ｃs１、Ｃs２に正極性、負極性の各映像信号電圧を書き込んでしまえば、次のフレームの映像信号電圧が保持されるまでの１フレーム期間、何回でも保持容量Ｃs１、Ｃs２から映像信号電圧を読み出し、トランジスタＴr５、Ｔr６を交互に切り替えて液晶表示素子ＬＣを交流駆動できる。従って、図７に示した画素は、映像信号の書き込み周期とは独立に垂直走査周波数の制約のない、高い駆動周波数で液晶表示素子ＬＣを交流駆動することができる。
【００１３】
この交流駆動周波数は、垂直走査周波数によらず、画素回路部での反転制御周期で自由に設定することができる。例えば垂直走査周波数が一般的なテレビ映像信号で用いられる６０Ｈｚで、フルハイビジョンの垂直周期走査線数１１２５ラインで構成されているとする。画素回路部の極性切り替えを１５ライン期間程度の周期で行うとすれば、液晶表示素子の交流駆動周波数は２.２５ｋＨz（＝６０（Hz）×１１２５÷（１５×２））となり、従来の液晶表示装置と比較して液晶駆動周波数を飛躍的に高めることができる。それにより、液晶表示素子の交流駆動周波数が低周波数の場合に比べて、焼き付きを防止でき、また信頼性・安定性やシミなどの表示品位低下などを大幅に改善することが可能となる。
【００１４】
なお、ソースフォロワ・バッファの定電流負荷トランジスタＴr７及びＴr８は液晶表示装置での消費電流を考慮して、常時アクティブにせず、スイッチングトランジスタＴr５及びＴr６の導通期間の内の限られた期間でのみアクティブになるように制御を行う。例えば、１画素回路部あたりの定常的なソースフォロワ回路電流が１μＡの微少電流であったとしても、液晶表示装置の全画素が定常的に電流を消費する条件では多大な消費電流となってしまう、という問題があり、例えばフルハイビジョン２００万画素の液晶表示装置では、消費電流が２Ａにも達する見積もりとなる。
【００１５】
そのため、図７に示す画素では定電流負荷トランジスタＴr７及びＴr８のゲートバイアスとなる負荷特性制御信号Ｂのローレベル期間を画素電圧極性切り替えの遷移期間のみに制限し、画素電極電圧ＶＰＥが目標レベルまで充放電された直後には即座にハイレベルとしてソースフォロワ・バッファの電流を停止させる。従って、全画素にバッファを備えた構成でありながら、実質的な消費電流を小さく抑えることが可能である。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００９−２２３２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上記の液晶表示装置では、各画素が図７に示す回路構成であるため、各画素が正常に機能しているかどうかを検査しようとすると、図７中のトランジスタＴr１及びＴr２をオンにして、保持容量Ｃｓ１及びＣｓ２に書き込んだ映像信号電圧をデータ線Ｄi+及びＤi-に読み出すことになる。しかしながら、データ線Ｄi+とＤi-には、画素部の縦方向の画素数分の配線容量があり、その配線容量はフルハイビジョンの場合１１２５画素分で例えば１ｐＦ程度である。一方、保持容量Ｃs１及びＣs２の容量値は２０ｆＦ程度しかなく、トランジスタＴr１及びＴr２をオンしても電荷の中和が発生して、読み出し電圧は保持電圧の０.０１９６(＝20/(20+1000))倍に電圧低下する。例えば、データ線Ｄi+に０Ｖ、保持容量Ｃs１に３Ｖを書き込み、トランジスタＴr１をオンにした場合、電荷中和が発生し、データ線Ｄi+の電位は３Ｖの０.０１９６倍の０.０５８８Ｖになる。従って、保持容量Ｃs１に３Ｖを書き込んでも、僅かな電圧しか読み出すことができず、プローバの感度に埋もれてしまい、検査できない可能性がある。
【００１８】
更に、この場合においても、保持容量Ｃs１及びＣs２までの検査しかできず、ソースフォロワトランジスタＴr３及びＴr４、定電流負荷トランジスタＴr７及びＴr８、極性切り替え用スイッチングトランジスタＴr５及びＴr６などが正常に機能しているかどうかは検査できない。
【００１９】
このように、図７に示す回路の画素を備える従来の液晶表示装置において画素検査を行う場合、ソースフォロワ・バッファの電源電圧ＶddとＶssのショート、データ線Ｄi+、Ｄi-がＶdd,またはＶssとのショート、データ線Ｄi+、Ｄi-同士のショートなどは検査可能であるが、１画素単位でソースフォロワトランジスタＴr３及びＴr４、定電流負荷トランジスタＴr７及びＴr８、スイッチングトランジスタＴr５及びＴr６の全てが２種類ともに正常に機能しているかどうかの検査を行うのが難しいという問題がある。これにより、従来の液晶表示装置においては、画像を画面に表示するまで画素欠陥が特定できず、液晶組み立てや投影評価などの工数によるコスト増を招いている。
【００２０】
なお、特許文献１には、２本一組のデータ線の一方と画素電極との間に画素検査用トランジスタを設け、検査時にのみ画素検査用トランジスタをオンに制御して画素の検査を行う画素検査手段が開示されている。しかし、この特許文献１には、画素内の正極性側画素回路部と負極性側画素回路部とを連続的に短時間で、かつ、個別に検査することは開示されていない。
【００２１】
本発明は以上の点に鑑みなされたもので、各画素内の正極性側画素回路部と負極性側画素回路部とが正常に動作しているか否かの検査を個別に行い得る液晶表示装置を提供することを目的とする。
【００２２】
また、本発明の他の目的は、画素の検査時間を短縮し得る液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２３】
上記の目的を達成するため、第１の発明の液晶表示装置は、２本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の２本のデータ線のうち第１のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第１の保持容量に保持する第１のサンプリング及び保持手段と、一組の２本のデータ線のうち第２のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第２の保持容量に保持する第２のサンプリング及び保持手段と、第１の保持容量に保持された正極性映像信号電圧を転送する第１のソースフォロワ・バッファと、第２の保持容量に保持された負極性映像信号電圧を転送する第２のソースフォロワ・バッファと、第１のソースフォロワ・バッファの出力側に接続された第１のスイッチングトランジスタと、第２のソースフォロワ・バッファの出力側に接続された第２のスイッチングトランジスタとを交互にオンに制御し、正極性映像信号電圧と負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチング手段と、一組の２本のデータ線のうち一方のデータ線と画素電極との間に接続され、検査制御信号用配線を介して供給される検査制御信号によりスイッチング制御される検査用トランジスタとを備え、
検査制御信号により検査用トランジスタをオフ状態として、第１のデータ線を介して入力される所定の第１の規定値の正極性検査信号を、第１のサンプリング及び保持手段によりサンプリングして第１の保持容量に書き込み保持すると共に、第２のデータ線を介して入力される所定の第２の規定値の負極性検査信号を、第２のサンプリング及び保持手段によりサンプリングして第２の保持容量に書き込み保持する検査信号書き込み手段と、検査制御信号により検査用トランジスタをオンにした状態で、第１のソースフォロワ・バッファ及び第１のスイッチングトランジスタを含む正極性側画素回路部と、第２のソースフォロワ・バッファ及び第２のスイッチングトランジスタを含む負極性側画素回路部とを順次にアクティブに制御して、第１の保持容量に書き込まれた正極性検査信号と第２の保持容量に書き込まれた負極性検査信号とを、正極性側画素回路部又は負極性側画素回路部と検査用トランジスタとを通して一方のデータ線に順次に読み出す検査信号読み出し手段とを有することを特徴とする。
【００２４】
また、上記の目的を達成するため、第２の発明の液晶表示装置は、正極性映像信号を伝送する正極性映像信号線と一組の２本のデータ線のうち第１のデータ線との間に設けられた正極性用ビデオスイッチ、及び負極性映像信号を伝送する負極性映像信号線と一組の２本のデータ線のうち第２のデータ線との間に設けられた負極性用ビデオスイッチが、複数組のデータ線に対応して複数組設けられており、各行の複数個の画素は、検査用トランジスタが検査制御信号用配線に共通に接続されると共に、検査用トランジスタが第１のデータ線と画素電極との間に接続された第１の画素と、検査用トランジスタが第２のデータ線と画素電極との間に接続された第２の画素とからなり、
検査信号読み出し手段は、検査制御信号により検査用トランジスタをオンにした状態で、１個の第１の画素と１個の第２の画素とを一組とする画素対単位で、一組の第１及び第２の画素内の正極性側画素回路部と負極性側画素回路部とをそれぞれ順次にアクティブに制御して、正極性検査信号と負極性検査信号とを検査用トランジスタを通して第１のデータ線と第２のデータ線に同時に、かつ、順次に読み出し、検査信号の読み出し時に、複数組のビデオスイッチを画素対に対応して二組ずつオンに制御して、第１の画素から第１のデータ線に出力された正極性検査信号又は負極性検査信号を二組のうち一方の組の正極性用ビデオスイッチにより選択して正極性映像信号線に出力すると同時に、第２の画素から第２のデータ線に出力された正極性検査信号又は負極性検査信号を二組のうち他方の組の負極性用ビデオスイッチにより選択して負極性映像信号線に出力する検査信号選択手段を更に有することを特徴とする。
【００２５】
また、上記の目的を達成するため、第３の発明の液晶表示装置は、一組の２本のデータ線のうち第１のデータ線に接続された正極性用ビデオスイッチ、及び一組の２本のデータ線のうち第２のデータ線に接続された負極性用ビデオスイッチを一組とするビデオスイッチ対が、複数組のデータ線に対応して複数組設けられると共に、正極性映像信号を伝送するＮ１本（Ｎ１は２以上の自然数）の正極性映像信号線が、複数個の正極性ビデオスイッチのうちＮ１個の正極性用ビデオスイッチ単位で接続され、かつ、負極性映像信号を伝送するＮ２本（Ｎ２は２以上の自然数）の負極性映像信号線が、複数個の負極性ビデオスイッチのうちＮ２個の負極性用ビデオスイッチ単位で接続されており、各行の複数個の画素は、検査用トランジスタが検査制御信号用配線に共通に接続されると共に、検査用トランジスタが第１のデータ線と画素電極との間に接続された第１の画素と、検査用トランジスタが第２のデータ線と画素電極との間に接続された第２の画素とからなり、
検査信号読み出し手段は、検査制御信号により検査用トランジスタをオンにした状態で、Ｎ１個の第１の画素とＮ２個の第２の画素とを一組とする画素対単位で、一組の第１及び第２の画素内の正極性側画素回路部と負極性側画素回路部とをそれぞれ順次にアクティブに制御して、正極性検査信号と負極性検査信号とを検査用トランジスタを通して第１のデータ線と第２のデータ線に同時に、かつ、順次に読み出し、
検査信号の読み出し時に、複数組のビデオスイッチを画素対に対応して（Ｎ１＋Ｎ２）組ずつオンに制御して、一組のＮ１個の第１の画素から第１のデータ線に同時に出力された正極性検査信号又は負極性検査信号を（Ｎ１＋Ｎ２）組のうちＮ１組の正極性用ビデオスイッチにより選択してＮ１本の正極性映像信号線にそれぞれ出力すると同時に、一組のＮ２個の第２の画素から第２のデータ線に同時に出力された正極性検査信号又は負極性検査信号を（Ｎ１＋Ｎ２）組のうちＮ２組の負極性用ビデオスイッチにより選択してＮ２本の負極性映像信号線にそれぞれ出力する検査信号選択手段を更に有することを特徴とする。
【発明の効果】
【００２６】
本発明によれば、各画素内の正極性側画素回路部と負極性側画素回路部とが正常に動作しているか否かの検査を個別に行える。また、本発明によれば、画素の検査時間を短縮することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の液晶表示装置の一画素の第１の実施の形態の等価回路図である。
【図２】図１の動作説明用タイミングチャートである。
【図３】本発明の液晶表示装置の第２の実施の形態の要部の回路系統図である。
【図４】図３の動作説明用タイミングチャートである。
【図５】本発明の液晶表示装置の第３の実施の形態の要部の回路系統図である。
【図６】図５の動作説明用タイミングチャートである。
【図７】従来の液晶表示装置の一画素の一例の等価回路図である。
【図８】図７の動作説明用タイミングチャートである。
【図９】正極性映像信号と負極性映像信号との関係の一例を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の液晶表示装置の各実施形態について図面を参照して詳細に説明する。
【００２９】
（第１の実施の形態）
図１は、本発明になる液晶表示装置の一画素の第１の実施の形態の等価回路図を示す。同図中、図７と同一構成部分には同一符号を付してある。本実施の形態の液晶表示装置は、特許文献１記載の液晶表示装置と同様に、２本のデータ線（列信号線）を一組とする複数組のデータ線と、複数本のゲート線（行走査線）との各交差部にそれぞれ画素を配置することで、マトリクス状に配置された複数の画素からなる画素部を有し、それらの各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置である。ただし、本実施の形態の液晶表示装置は、特許文献１記載の液晶表示装置と比較して各画素の構成が異なり、図１に示す等価回路で表わされる構成とされている。
【００３０】
すなわち、図１に示す一つの画素１０はｊ行ｉ列目の画素で、ｉ列目の一組２本のデータ線（列信号線）Ｄi+及びＤi-と、ｊ行目のゲート線（行走査線）Ｇjとの交差部に設けられており、更に２本一組のゲート制御信号用配線Ｓ+及びＳ-と、負荷特性制御信号用配線Ｂと、検査制御信号用配線ＴＧとに接続されると共に、検査制御信号用配線ＴＧにゲート端子が接続された検査用トランジスタＴr９を有する点に特徴がある。ゲート制御信号用配線Ｓ+及びＳ-、負荷特性制御信号用配線Ｂ及び検査制御信号用配線ＴＧは、それぞれ各ラインの複数の画素単位に配線されている。
【００３１】
図１において、画素選択用ＮＭＯＳトランジスタＴr１、Ｔr２は各ドレイン端子が各々正極性用データ線Ｄi+、負極性用データ線Ｄi-に接続され、各ゲート端子が同一行について行走査線（ゲート線）Ｇjに接続されている。また、ＮＭＯＳトランジスタＴr１、Ｔr２の各ソース端子は、各々正極性用保持容量Ｃs１、負極性用保持容量Ｃs２の各一端とソースフォロワ用ＰＭＯＳトランジスタＴr３、Ｔr４の各ゲート端子との接続点に接続されている。
【００３２】
ＰＭＯＳトランジスタＴr３、Ｔr４の各ソース端子には、ＰＭＯＳトランジスタＴr７、Ｔr８の各ドレイン端子と、スイッチング用ＮＭＯＳトランジスタＴr５、Ｔr６の各ドレイン端子との接続点に接続されている。ＰＭＯＳトランジスタＴr７は、ソースフォロワ用ＰＭＯＳトランジスタＴr３と共に構成する正極性用のソースフォロワ・バッファの定電流負荷トランジスタであり、そのソース端子には電位Ｖddが印加される。同様に、ＰＭＯＳトランジスタＴr８は、ソースフォロワ用ＰＭＯＳトランジスタＴr４と共に構成する負極性用のソースフォロワ・バッファの定電流負荷トランジスタであり、そのソース端子には電位Ｖddが印加される。
【００３３】
スイッチング用ＮＭＯＳトランジスタＴr５及びＴr６の各ソース端子は、液晶表示素子ＬＣの画素電極ＰＥに共通に接続されている。また、正極性用ゲート制御信号用配線Ｓ+はスイッチング用ＮＭＯＳトランジスタＴr５のゲート端子に接続され、負極性用ゲート制御信号用配線Ｓ-はスイッチング用ＮＭＯＳトランジスタＴr６のゲート端子に接続されている。更に、負荷特性制御信号用配線ＢはＰＭＯＳトランジスタＴr７のゲート端子に共通に接続されている。画素１０は、トランジスタＴr１、Ｔr３、Ｔr５及びＴr７と保持容量Ｃs１とからなる正極性側画素回路部と、トランジスタＴr２、Ｔr４、Ｔr６及びＴr８と保持容量Ｃs２とからなる負極性側画素回路部とから構成されている。
【００３４】
以上の画素回路部の構成は図７に示した構成と同様であるが、本実施の形態の画素１０は、更に画素電極ＰＥとデータ線Ｄi+との間に検査用トランジスタＴr９が追加されている。検査用トランジスタＴr９は、例えばＮＭＯＳトランジスタであり、そのゲート端子が検査制御信号用配線ＴＧに接続され、そのソース端子がデータ線Ｄi+に接続され、そのドレイン端子が画素電極ＰＥに接続され、検査制御信号により制御される。
【００３５】
本実施の形態の画素１０に対する映像信号の書き込み動作並びに読み出し動作は、検査用トランジスタＴr９をオフ状態として、特許文献１記載の液晶表示装置と同様にして行われるので、その説明は省略する。
【００３６】
次に、本実施の形態の画素１０に対する検査動作について、図２のタイミングチャートを併せ参照して説明する。この検査動作は、例えば液晶表示装置作成後の工場出荷前に工場において行われる。画素部を構成する多数の画素は１ラインの複数の画素単位で、図示しない垂直駆動回路からの行選択信号により例えば上から下方向のラインの順番で順次に選択される。
【００３７】
この画素選択時においてｊ行目のゲート線（行走査線）Ｇjに、図２（Ａ）に示すように時刻ｔ１から時刻ｔ２の間ハイレベルの行選択信号が入力されると、ゲート線Ｇjに接続されている画素１０を含む１ラインの複数の画素が同時に選択されて、それらの画素内のＮＭＯＳトランジスタＴr１及びＴr２が同時にオンとされる。これにより、この時点でデータ線Ｄi+を介して供給される正極性検査信号がＮＭＯＳトランジスタＴr１のドレイン・ソースを通して保持容量Ｃs１に書き込まれると同時に、データ線Ｄi-を介して供給される負極性検査信号がＮＭＯＳトランジスタＴr２のドレイン・ソースを通して保持容量Ｃs２に書き込まれる。上記の正極性検査信号と負極性検査信号は、それぞれ正極性映像信号及び負極性映像信号における所定の規定値とされている。
【００３８】
その後、時刻ｔ３から時刻ｔ４までの間、ゲート制御信号用配線Ｓ+に図２（Ｄ）に示すようにハイレベルのゲート制御信号が入力されると、その期間正極性側スイッチングトランジスタＴr５がオンとなる。また、上記の期間に負荷特性制御信号用配線Ｂに図２（Ｂ）に示すようにローレベルの負荷特性制御信号が供給され、ソースフォロワ・バッファがアクティブとなる。これにより、保持容量Ｃs１に保持されている正極性検査信号電圧が、正極性側ソースフォロワトランジスタＴr３、正極性側スイッチングトランジスタＴr５を通して画素電極ＰＥに印加され、画素電極ＰＥノードが正極性検査信号電圧に充電される。
【００３９】
ここで、上記の時刻ｔ３から時刻ｔ４までの期間で検査制御信号用配線ＴＧに供給される検査制御信号が、図２（Ｅ）に示すようにハイレベルとされ、それにより検査用トランジスタＴr９が上記の期間オンに制御され、画素電極ＰＥノードを正極性用データ線Ｄi+と接続する。これにより、画素電極ＰＥノードにおける電圧がトランジスタＴr９のドレイン・ソースを通して正極性用データ線Ｄi+に出力されてこれを充電する。
【００４０】
正極性用データ線Ｄi+には前述したように画素部の縦方向の画素数分の配線容量があり、その配線容量はフルハイビジョンの場合１１２５画素分で例えば１ｐＦ程度である。また、正極性用データ線Ｄi+に接続されて正極性映像信号を正極性用データ線Ｄi+に供給するための正極性映像信号線（図１には図示せず）の配線容量が５ｐＦ程度ある。このため、時刻ｔ３から時刻ｔ４までの期間では、合計で６ｐＦ程度の高負荷容量を正極性側ソースフォロワ・バッファ（Ｔr３，Ｔr７）にて正極性用データ線Ｄi+を充電することになるが、上記の期間を長くとることによって、画素１０内の正極性側画素回路部が正常である場合、既定の画素電極電圧を正極性用データ線Ｄi+に読み出すことができる。
【００４１】
続いて、時刻ｔ４から時刻ｔ５までの短期間、初期状態とされた後、時刻ｔ５から時刻ｔ６までの期間、今度はゲート制御信号用配線Ｓ-に図２（Ｃ）に示すようにハイレベルのゲート制御信号が入力され、その期間負極性側スイッチングトランジスタＴr６がオンとなる。また、上記のｔ５−ｔ６の期間に負荷特性制御信号用配線Ｂに図２（Ｂ）に示すようにローレベルの負荷特性制御信号を供給され、ソースフォロワ・バッファがアクティブとなる。これにより、保持容量Ｃs２に保持されている負極性検査信号電圧が、負極性側ソースフォロワトランジスタＴr４、負極性側スイッチングトランジスタＴr６を通して画素電極ＰＥに印加され、画素電極ＰＥノードが負極性検査信号電圧に充電される。
【００４２】
ここで、上記の時刻ｔ５から時刻ｔ６までの期間において検査制御信号用配線ＴＧに供給される検査制御信号が、図２（Ｅ）に示すようにハイレベルとされ、それにより検査用トランジスタＴr９が上記の期間オンに制御され、画素電極ＰＥノードを正極性用データ線Ｄi+と接続する。これにより、画素電極ＰＥノードにおける電圧がトランジスタＴr９のドレイン・ソースを通して正極性用データ線Ｄi+に出力されてこれを充電する。
【００４３】
時刻ｔ５から時刻ｔ６までの期間においては、前述した合計で６ｐＦ程度の高負荷容量を負極性側ソースフォロワ・バッファ（Ｔr４，Ｔr８）にて正極性用データ線Ｄi+を充電することになるが、上記の期間を長くとることによって、画素１０内の負極性側画素回路部が正常である場合、既定の画素電極電圧を正極性用データ線Ｄi+に読み出すことができる。
【００４４】
本実施の形態によれば、画素１０内の正極性側画素回路部と負極性側画素回路部とが両方ともに正常に機能しているかどうかを検査することができる。また、画素１０内の正極性側画素回路部と負極性側画素回路部のどちら側に不具合があるかも検査することができる。
【００４５】
また、本実施の形態によれば、以上の画素検査を行うことにより、ソースフォロワ・バッファを含めたショート、オープンなどの画素欠陥を特定することができる。さらには、ソースフォロワトランジスタＴr３、Ｔr４の閾値電圧Ｖthのばらつきを補正することも可能になる。
【００４６】
すなわち、正極性用データ線Ｄi+に読み出された検査信号電圧には、ソースフォロワトランジスタＴr３、Ｔr４の閾値電圧Ｖthのばらつきが含まれており、そのＶthばらつき量を読み出して外部メモリに格納しておく。そして、画素を実駆動する際に外部メモリからＶthのばらつき量を読み出してロードし、画素毎にＶthばらつきをキャンセルしたデータを入力する。これにより、Ｖthばらつきによって発生する画面上のざらつきを抑え、画面内で均一な階調表現を実現できる。
【００４７】
更には、本実施の形態によれば、検査によりリーク欠陥がある画素のリーク量と画素位置を特定しておき、それをデータ入力の際に補正することもできる。ここで、ある画素においてドレイン・ウェル間にリークが発生している場合、液晶表示装置では輝点、又は黒点として認識される。この場合、保持容量Ｃs１、Ｃs２の信号保持期間とリーク電流量の関係から平均信号電圧に正規信号電圧からオフセットされた電圧が液晶表示素子に印加されることと等価になるために、視認される。
【００４８】
従って、本実施の形態の画素検査において、保持容量Ｃs１、Ｃs２の信号保持期間と、読み出した出力電圧とからリーク電流量を割り出すことができる。具体的には、リーク電流Ｉは、時間をｔ、保持容量Ｃs１、Ｃs２の容量値をＣ、出力電圧をＶとすると、次式
Ｉ＝Ｃ×Ｖ／ｔ
により算出することができる。この場合においても、保持容量Ｃs１、Ｃs２の信号保持期間とリーク電流量の関係から、平均信号電圧に正規信号電圧からリークによってオフセットされた電圧を補正するようにしたデータを、リークしている該当画素に入力してやることにより、リーク電流を視認できないようにすることができる。これにより、従来ではリークにより廃棄していたチップにおいても補正して使用することが可能になるため、歩留まりを向上することができる。
【００４９】
なお、図１では、検査用トランジスタＴr９は画素電極ＰＥと正極性用データ線Ｄi+との間に接続されているが、検査用トランジスタＴr９を画素電極ＰＥと負極性用データ線Ｄi-との間に接続するようにしてもよい。この場合の動作は、上記の実施の形態の動作と同じであるので、動作説明は割愛する。
【００５０】
また、図１及び図２では、画素検査時において、画素内の正極性側画素回路部及び負極性側画素回路部の順でアクティブにして検査を行うように説明したが、負極性側画素回路部及び正極性側画素回路部の順でアクティブにして検査を行うようにしても勿論構わない（後述の第２及び第３の実施の形態も同様）。
【００５１】
（第２の実施の形態）
次に、本発明の液晶表示装置の第２の実施の形態について説明する。図３は、本発明になる液晶表示装置の第２の実施の形態の要部の回路系統図を示す。同図中、図１と同一構成部分には同一符号を付してある。
【００５２】
図３に示す第２の実施の形態の液晶表示装置２０は、特許文献１記載の液晶表示装置と同様に、２本のデータ線（列信号線）を一組とする複数組のデータ線と、複数本のゲート線（行走査線）との各交差部にそれぞれ画素を配置することで、マトリクス状に配置された複数の画素からなる画素部を有し、それらの各画素において正極性映像信号と負極性映像信号とを２つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置である。ただし、本実施の形態の液晶表示装置２０は、特許文献１記載の液晶表示装置と比較して各画素の構成が異なり、各画素が図１に示した等価回路の構成とされ、また、正極性側ビデオスイッチＶＳＷ＋及び負極性側ビデオスイッチＶＳＷ−からなる２個一組のビデオスイッチを有し、ＶＳＷ＋が正極性映像信号線Ｖid+と正極性用データ線Ｄ+との間に、ＶＳＷ−が負極性映像信号線Ｖid-と負極性用データ線Ｄ-との間にそれぞれ接続されている。一組の正極性側ビデオスイッチＶＳＷ＋及び負極性側ビデオスイッチＶＳＷ−は同時にオン又はオフに制御される。
【００５３】
すなわち、本実施の形態の液晶表示装置２０において、図３に示すように、水平方向の画素数ｎ個とした場合、正極性映像信号線Ｖid+はｎ個の正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+を介してｎ本の正極性用データ線Ｄ1+〜Ｄn+に別々に接続され、また、負極性映像信号線Ｖid-はｎ個の負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-を介してｎ本の負極性用データ線Ｄ1-〜Ｄn-に別々に接続されている。
【００５４】
また、水平シフトレジスタ２１は、そのｎ個の出力端子のうち、ｉ番目（ｉ＝１〜ｎ）の出力端子が、ｉ組目の正極性側ビデオスイッチＶＳＷi+と負極性側ビデオスイッチＶＳＷi-の各制御端子に接続されている。ここでは、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+及び負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-はいずれもＭＯＳトランジスタとし、水平シフトレジスタ２１のｎ個の出力端子はそのＭＯＳトランジスタのゲート端子に接続されている。また、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+及び負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-をそれぞれ構成する各ＭＯＳトランジスタのドレイン端子は、正極性映像信号線Ｖid+又は負極性映像信号線Ｖid-に接続され、ソース端子は正極性用データ線Ｄ1+〜Ｄn+又は負極性用データ線Ｄ1-〜Ｄn-に接続されている。
【００５５】
水平シフトレジスタ２１は、映像信号書き込み期間と検査信号書き込み期間では、そのｎ個の出力端子から１水平走査期間内で水平駆動パルスを時分割出力し、ｎ組のビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-を一組ずつ順番にオンに制御する。また、映像信号書き込み期間では正極性映像信号線Ｖid+には図９に示した正極性映像信号ａが供給され、負極性映像信号線Ｖid-には図９に示した負極性映像信号ｂが供給される。
【００５６】
一方、検査信号書き込み期間内において、正極性映像信号線Ｖid+には正極性映像信号の所定の第１の規定値である正極性検査信号が供給され、負極性映像信号線Ｖid-には負極性映像信号の所定の第２の規定値である負極性検査信号が供給される。続く検査信号読み出し期間では、正極性用データ線Ｄ1+〜Ｄn+及び負極性用データ線Ｄ1-〜Ｄn-へ読み出された各画素からの検査信号が、ビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-により選択されて正極性映像信号線Ｖid+及び負極性映像信号線Ｖid-に入力される。水平シフトレジスタ２１は、検査信号読み出し期間において、そのｎ個の出力端子のうち隣接する奇数番目と偶数番目の２個の出力端子を単位として、順次にスイッチングパルスを並列出力して、ビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-を隣接する二組ずつ順番に選択する。
【００５７】
なお、図３では図示の便宜上、ｍ行ｎ列の画素のうち、１行目の画素２２11〜２２1nと２行目の画素２２21〜２２2nのみ図示してある。また、本実施の形態における画素２２11〜２２2n等の画素は図１に示した画素１０と同一の等価回路で表わされ、図３ではそのうちの検査用トランジスタ（図１に示したＴr９に相当）と画素電極ＰＥのみ図示されている。ここで、本実施の形態では、ｊ行目（ｊ＝１〜ｍ）の左端から奇数番目２ｋ−１（ｋ＝１〜ｎ／２）の画素２２j,2k-1内の各検査用トランジスタＴr９j,2k-1は、画素電極ＰＥと正極性用データ線Ｄi+との間に接続され、ｊ行目（ｊ＝１〜ｍ）の左端から偶数番目２ｋの画素２２j,2k内の各検査用トランジスタＴr９j,2kは、画素電極ＰＥと負極性用データ線Ｄi-との間に接続されている。
【００５８】
なお、検査制御信号用配線は図３にＴＧ１、ＴＧ２で示すように、画素部の各ラインの複数の画素単位に接続されている。また、図３では、図１に示したＧj等のゲート線（行走査線）、２本一組のゲート制御信号用配線Ｓ+及びＳ-、負荷特性制御信号用配線Ｂ、垂直駆動回路等の図示は便宜上省略してある。
【００５９】
次に、本実施の形態の液晶表示装置２０の検査動作について、図４のタイミングチャートを併せ参照して説明する。この検査動作は、例えば液晶表示装置作成後の工場出荷前に工場において行われる。画素部を構成する多数の画素は１ラインの複数の画素単位で、図示しない垂直駆動回路からの行選択信号により例えば上から下方向のラインの順番で順次に選択される。
【００６０】
まず、１行目のゲート線（行走査線）Ｇ1に図４（Ａ）に示すハイレベルの行選択信号が入力され、画素部内の１行目（第１ライン）のｎ個の画素２２11〜２２1nが選択される。これと同時に、水平シフトレジスタ２１が、そのｎ個の出力端子から１水平走査期間内で順次に時分割出力する水平駆動パルスにより、２個一組のビデオスイッチＶＳＷi+及びＶＳＷi-を一組ずつ順番にオンに制御する。
【００６１】
これにより、行走査線で選択された１行目のｎ個の画素２２11〜２２1nの各々において、正極性映像信号線Ｖid+より入力された正極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1+〜ＶＳＷn+及び正極性用データ線Ｄ1+〜Ｄn+を介して正極性側保持容量Ｃs１にサンプリング保持されると共に、負極性映像信号線Ｖid-より入力された負極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1-〜ＶＳＷn-及び負極性用データ線Ｄ1i-〜Ｄn-を介して負極性側保持容量Ｃs２にサンプリング保持される。
【００６２】
続いて、時刻ｔ１１から時刻ｔ１６までの期間で１行目のｎ個の画素２２11〜２２1n内の各保持容量Ｃs１に保持された正極性検査信号の読み出しとその検査が行われる。この正極性検査信号読み出し期間では、図４（Ｄ）に示すようにゲート制御信号用配線Ｓ+にハイレベルの正極性用ゲート制御信号が供給され、かつ、図４（Ｂ）に示すように負荷特性制御信号用配線Ｂにローレベルの負荷特性制御信号が供給されるために、画素２２11〜２２1n内の各正極性側画素回路部がアクティブとされる。
【００６３】
また、時刻ｔ１１から時刻ｔ１６までの期間、１行目の検査制御信号用配線ＴＧ１に、図４（Ｅ）に示すようにハイレベルの検査制御信号が入力され、その期間画素２２11〜２２1n内の各検査用トランジスタＴr９11〜Ｔr９1nがオンとされる。これにより、正極性側ソースフォロワ・バッファから保持容量Ｃs１に保持された正極性検査信号電圧がトランジスタＴr９11〜Ｔr９1nのドレイン・ソースを通してデータ線Ｄi+、Ｄi-へ読み出される。
【００６４】
上記の時刻ｔ１１に続いて時刻ｔ１２から時刻ｔ１３までの期間では、水平シフトレジスタ２１が、１番目と２番目の２個の出力端子からスイッチングパルスを出力し、１組目のビデオスイッチＶＳＷ1+及びＶＳＷ1-と２組目のビデオスイッチＶＳＷ2+及びＶＳＷ2-とを同時にオンに制御する。
【００６５】
従って、画素２２11〜２２1nの正極性側画素回路部からそれぞれ読み出された保持容量Ｃs１に保持された正極性検査信号電圧のうち、１番目の画素２２11から読み出された正極性検査信号電圧が、正極性用データ線Ｄ1+及び図４（Ｆ）にハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ1+をそれぞれ通して正極性映像信号線Ｖid+に出力される。これと同時に、２番目の画素２２12から読み出された正極性検査信号電圧が、負極性用データ線Ｄ2-及び図４（Ｇ）にハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ2-を通して負極性映像信号線Ｖid-に出力される。
【００６６】
続いて、時刻ｔ１４から時刻ｔ１５までの期間では、水平シフトレジスタ２１が、３番目と４番目の２個の出力端子からスイッチングパルスを出力し、３組目のビデオスイッチＶＳＷ3+及びＶＳＷ3-と４組目のビデオスイッチＶＳＷ4+及びＶＳＷ4-とを同時にオンに制御する。従って、画素２２11〜２２1nの正極性側画素回路部からそれぞれ読み出された保持容量Ｃs１に保持された正極性検査信号電圧のうち、３番目の画素２２13から読み出された正極性検査信号電圧が、正極性用データ線Ｄ3+及び図４（Ｈ）にハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ3+をそれぞれ通して正極性映像信号線Ｖid+に出力される。これと同時に、４番目の画素２２14から読み出された正極性検査信号電圧が、負極性用データ線Ｄ4-及び図４（Ｉ）にハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ4-を通して負極性映像信号線Ｖid-に出力される。
【００６７】
以下、上記と同様にして、第１ラインの５番目の画素２２15からｎ番目の画素1nについても、隣接する２画素の正極性側画素回路部からそれぞれ読み出された正極性検査信号電圧が、ビデオスイッチＶＳＷ5+〜ＶＳＷn+及びビデオスイッチＶＳＷ5-〜ＶＳＷn-のうち隣接する二組のビデオスイッチにより順次に選択されて正極性映像信号線Ｖid+及び負極性映像信号線Ｖid-へ出力され、時刻ｔ１６で読み出しが終了する。
【００６８】
続いて、時刻ｔ１６の直後に図４（Ａ）に示すように、１行目のゲート線（行走査線）Ｇ1に図４（Ａ）に示すハイレベルの行選択信号が再び入力され、画素部内の１行目（第１ライン）のｎ個の画素２２11〜２２1nが選択される。これと同時に、水平シフトレジスタ２１が、そのｎ個の出力端子から１水平走査期間内で順次に時分割出力する水平駆動パルスにより、２個一組のビデオスイッチＶＳＷi+及びＶＳＷi-を一組ずつ順番にオンに制御する。
【００６９】
これにより、行走査線で選択された１行目のｎ個の画素２２11〜２２1nの各々において、正極性映像信号線Ｖid+より入力された正極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1+〜ＶＳＷn+及び正極性用データ線Ｄ1+〜Ｄn+を介して正極性側保持容量Ｃs１に再びサンプリング保持されると共に、負極性映像信号線Ｖid-より入力された負極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1-〜ＶＳＷn-及び負極性用データ線Ｄ1i-〜Ｄn-を介して負極性側保持容量Ｃs２に再びサンプリング保持される。
【００７０】
このように、同じ１行目の画素２２11〜２２1nに対して時刻ｔ１６の直後において再び検査信号を書き込むのは、特に画素数の多い液晶表示装置において各画素に書き込んだ検査信号のリークが問題になるため、リフレッシュするためである。勿論、画素数によっては第１の実施の形態のように、１ラインの各画素に検査信号を書き込んでから、リフレッシュすることなく正極性画素回路部及び負極性画素回路部から順次に検査信号を読み出すようにしてもよい。
【００７１】
上記の検査信号の再書き込みに続いて、時刻ｔ１７から時刻ｔ２２までの期間で１行目のｎ個の画素２２11〜２２1n内の各保持容量Ｃs２に保持された負極性検査信号の読み出しとその検査が行われる。この負極性検査信号読み出し期間では、図４（Ｃ）に示すようにゲート制御信号用配線Ｓ-にハイレベルの負極性用ゲート制御信号が供給され、かつ、図４（Ｂ）に示すように負荷特性制御信号用配線Ｂにローレベルの負荷特性制御信号が供給されるために、画素２２11〜２２1n内の各負極性側画素回路部がアクティブとされる。
【００７２】
また、時刻ｔ１１から時刻ｔ１６までの期間、１行目の検査制御信号用配線ＴＧ１に、図４（Ｅ）に示すようにハイレベルの検査制御信号が入力され、その期間画素２２11〜２２1n内の各検査用トランジスタＴr９11〜Ｔr９1nがオンとされる。これにより、負極性側ソースフォロワ・バッファから保持容量Ｃs２に保持された負極性検査信号電圧がトランジスタＴr９11〜Ｔr９1nのドレイン・ソースを通してデータ線Ｄi+、Ｄi-へ読み出される。
【００７３】
時刻ｔ１７に続いて時刻ｔ１８から時刻ｔ２２までの期間では、時刻ｔ１２から時刻ｔ１６までの期間と同様に、水平シフトレジスタ２１が、そのｎ個の出力端子のうち隣接する奇数番目と偶数番目の２個の出力端子を単位として、順次にスイッチングパルスを出力する。この結果、隣接する奇数組目のビデオスイッチＶＳＷ(2k-1)+及びＶＳＷ(2k-1)-と、偶数組目のビデオスイッチＶＳＷ2k+及びＶＳＷ2k-の二組ずつ同時に、かつ、順番にオンに制御される。
【００７４】
すなわち、時刻ｔ１８から時刻ｔ１９の期間では、画素２２11から正極性用データ線Ｄ1+を介して入力された負極性検査信号電圧が図４（Ｆ）にハイレベルで模式的に示すようにオンとされたビデオスイッチＶＳＷ1+により選択されて正極性映像信号線Ｖid+へ出力されると同時に、画素２２12から負極性用データ線Ｄ2-を介して入力された負極性検査信号電圧が図４（Ｇ）にハイレベルで模式的に示すようにオンとされたビデオスイッチＶＳＷ2-により選択されて負極性映像信号線Ｖid-へ出力される。
【００７５】
続いて、時刻ｔ２０から時刻ｔ２１の期間では、画素２２13から正極性用データ線Ｄ3+を介して入力された負極性検査信号電圧が図４（Ｈ）にハイレベルで模式的に示すようにオンとされたビデオスイッチＶＳＷ3+により選択されて正極性映像信号線Ｖid+へ出力されると同時に、画素２２14から負極性用データ線Ｄ4-を介して入力された負極性検査信号電圧が図４（Ｉ）にハイレベルで模式的に示すようにオンとされたビデオスイッチＶＳＷ4-により選択されて負極性映像信号線Ｖid-へ出力される。以下、上記と同様の動作が第１ラインの画素２２1nまで繰り返される。
【００７６】
以下、２行目からｍ行目までの各画素に対しても、上記の１行目のｎ個の画素２２11〜２２1nの各々に対する動作と同様の動作が、同じ行の隣接する２画素単位で行われる。
【００７７】
図示しない測定装置は、正極性映像信号線Ｖid+へ出力された検査信号電圧と、負極性映像信号線Ｖid-へ出力された検査信号電圧とが、それぞれ既知の規定値であるか否かを測定することで、画素内の正極性側画素回路部及び負極性側画素回路部がそれぞれ正常であるか否かを検査する。また、測定装置は、画素内の正極性側画素回路部と負極性側画素回路部のどちら側に不具合があるかも検査することができる。
【００７８】
本実施の形態によれば、第１の実施の形態と同様の特長を有し、更には一度に２画素分の検査信号電圧を読み出して同時に検査することができるため、検査時間を短縮することができる。
【００７９】
（第３の実施の形態）
次に、本発明の液晶表示装置の第３の実施の形態について説明する。図５は、本発明になる液晶表示装置の第３の実施の形態の要部の回路系統図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明を省略する。
【００８０】
図５に示す第３の実施の形態の液晶表示装置３０は、図３に示した第２の実施の形態の液晶表示装置２０と同様に、各画素が図１に示した等価回路の構成とされ、かつ、２個一組の正極性側ビデオスイッチＶＳＷ＋及び負極性側ビデオスイッチＶＳＷ−のうち、ＶＳＷ＋が正極性映像信号線Ｖid+と正極性用データ線Ｄ+との間に、ＶＳＷ−が負極性映像信号線Ｖid-と負極性用データ線Ｄ-との間にそれぞれ接続されている。しかし、本実施の形態の液晶表示装置３０は、第２の実施の形態の液晶表示装置２０と比較して、４本の正極性映像信号線Ｖid1+〜Ｖid4+と、４本の負極性映像信号線Ｖid1-〜Ｖid4-とを備え、それらが４組の正極性側ビデオスイッチＶＳＷ＋及び負極性側ビデオスイッチＶＳＷ−単位で接続されている点で異なる。
【００８１】
すなわち、本実施の形態の液晶表示装置３０において、図５に示すように、水平方向の画素数ｎ個とした場合、正極性映像信号線Ｖid1+〜Ｖid4+は、ｎ個の正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+のうち隣接する４個の正極性側ビデオスイッチ毎にそれぞれ接続され、負極性映像信号線Ｖid1-〜Ｖid4-は、ｎ個の負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-のうち隣接する４個の負極性側ビデオスイッチ毎にそれぞれ接続されている。また、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+は正極性用データ線Ｄ1+〜Ｄn+に別々に接続されており、負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-は負極性用データ線Ｄ1-〜Ｄn-に別々に接続されている。ここでは、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+及び負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-はいずれもＭＯＳトランジスタとし、水平シフトレジスタ３１のｎ個の出力端子はそのＭＯＳトランジスタのゲートに接続されている。
【００８２】
水平シフトレジスタ３１は、映像信号書き込み期間及び検査信号書き込み期間では、そのｎ個の出力端子から１水平走査期間内で水平駆動パルスを時分割出力し、ｎ組のビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-を一組ずつ順番にオンに制御する。また、水平シフトレジスタ３１は、検査信号読み出し期間では、ｎ個の出力端子のうち隣接する８個の出力端子を一組として、各組単位で時分割的にスイッチングパルスを、正極性側ビデオスイッチＶＳＷ1+〜ＶＳＷn+及び負極性側ビデオスイッチＶＳＷ1-〜ＶＳＷn-のうち対応する８組の正極性側ビデオスイッチ及び負極性側ビデオスイッチへ出力してそれらをオンに制御する。
【００８３】
正極性映像信号線Ｖid1+〜Ｖid4+には映像信号書き込み時には図９に示した正極性映像信号ａが供給され、負極性映像信号線Ｖid1-〜Ｖid4-には図９に示した負極性映像信号ｂが供給される。また、検査信号書き込み期間内において、正極性映像信号線Ｖid1+〜Ｖid4+には正極性映像信号の所定の第１の規定値である正極性検査信号が供給され、負極性映像信号線Ｖid1-〜Ｖid4-には負極性映像信号の所定の第２の規定値である負極性検査信号が供給される。続く検査信号読み出し期間では、正極性用データ線Ｄ1+〜Ｄn+及び負極性用データ線Ｄ1-〜Ｄn-へ読み出された各画素からの検査信号が、ビデオスイッチＶＳＷ1+〜ＶＳＷn+及びＶＳＷ1-〜ＶＳＷn-により選択されて正極性映像信号線Ｖid1+〜〜Ｖid4+及び負極性映像信号線Ｖid1-〜Ｖid4-に入力される。
【００８４】
なお、図５では図示の便宜上、ｍ行ｎ列の画素のうち、１行目の８列の画素２２11〜２２18と２行目の８列の画素２２21〜２２28のみ図示してある。また、これらの画素２２11〜２２28等の本実施の形態における画素は図１に示した画素１０と同一の等価回路で表わされ、図５ではそのうちの検査用トランジスタ（図１に示したＴr９に相当）及び画素電極ＰＥのみ図示されている。ここで、本実施の形態では、ｊ行目（ｊ＝１〜ｍ）の左端から奇数番目２ｋ−１（ｋ＝１〜ｎ／２）の画素２２j,2k-1内の各検査用トランジスタＴr９j,2k-1は、画素電極ＰＥと正極性用データ線Ｄi+との間に接続され、ｊ行目（ｊ＝１〜ｍ）の左端から偶数番目２ｋの画素２２j,2k内の各検査用トランジスタＴr９j,2kは、画素電極ＰＥと負極性用データ線Ｄi-との間に接続されている。
【００８５】
なお、検査制御信号用配線は図５にＴＧ１、ＴＧ２で示すように、画素部の各ラインの複数の画素単位に接続されている。また、図５では、図１に示したＧj等のゲート線（行走査線）、２本一組のゲート制御信号用配線Ｓ+及びＳ-、負荷特性制御信号用配線Ｂ、垂直駆動回路等の図示は便宜上省略してある。
【００８６】
次に、本実施の形態の液晶表示装置３０の検査動作について、図６のタイミングチャートを併せ参照して説明する。この検査動作は、例えば液晶表示装置作成後の工場出荷前に工場において行われる。画素部を構成する多数の画素は１ラインの複数の画素単位で、図示しない垂直駆動回路からの行選択信号により例えば上から下方向のラインの順番で順次に選択される。
【００８７】
まず、１行目のゲート線（行走査線）Ｇ1に図６（Ａ）に示すハイレベルの行選択信号が入力され、画素部内の１行目（第１ライン）のｎ個の画素２２11〜２２1nが選択される。これと同時に、水平シフトレジスタ３１が、そのｎ個の出力端子から１水平走査期間内で順次に時分割出力する水平駆動パルスにより、２個一組のビデオスイッチＶＳＷi+及びＶＳＷi-を一組ずつ順番にオンに制御する。
【００８８】
これにより、行走査線で選択された１行目のｎ個の画素２２11〜２２1nの各々において、正極性映像信号線Ｖid+より入力された正極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1+〜ＶＳＷn+及び正極性用データ線Ｄ1+〜Ｄn+を介して正極性側保持容量Ｃs１にサンプリング保持されると共に、負極性映像信号線Ｖid-より入力された負極性検査信号が、オンに制御されたビデオスイッチＶＳＷ1-〜ＶＳＷn-及び負極性用データ線Ｄ1i-〜Ｄn-を介して負極性側保持容量Ｃs２にサンプリング保持される。
【００８９】
続いて、時刻ｔ３１から時刻ｔ３４までの期間で１行目のｎ個の画素２２11〜２２1n内の各保持容量Ｃs１に保持された正極性検査信号の読み出しとその検査が行われる。この正極性検査信号読み出し期間では、図６（Ｄ）に示すようにゲート制御信号用配線Ｓ+にハイレベルの正極性用ゲート制御信号が供給され、かつ、図６（Ｂ）に示すように負荷特性制御信号用配線Ｂにローレベルの負荷特性制御信号が供給されるために、画素２２11〜２２1n内の各正極性側画素回路部がアクティブとされる。
【００９０】
また、時刻ｔ３１から時刻ｔ３４までの期間、１行目の検査制御信号用配線ＴＧ1に、図６（Ｅ）に示すようにハイレベルの検査制御信号が入力され、その期間画素２２11〜２２1n内の各検査用トランジスタＴr９11〜Ｔr９1nがオンとされる。これにより、正極性側ソースフォロワ・バッファから保持容量Ｃs１に保持された正極性検査信号電圧がトランジスタＴr９11〜Ｔr９1nのドレイン・ソースを通してデータ線Ｄi+、Ｄi-へ読み出される。
【００９１】
上記の時刻ｔ３１に続いて時刻ｔ３２から時刻ｔ３３までの期間では、水平シフトレジスタ３１が、１番目から８番目までの８個の出力端子からスイッチングパルスを並列に出力し、１組目から８組目までのビデオスイッチＶＳＷ1+〜ＶＳＷ8+及びＶＳＷ1-〜ＶＳＷ8-を同時にオンに制御する。
【００９２】
従って、画素２２11〜２２1nの正極性側画素回路部からそれぞれ読み出された保持容量Ｃs１に保持された正極性検査信号電圧のうち、１番目、３番目、５番目及び７番目の各画素２２11、２２13、２２15、２２17から読み出された正極性検査信号電圧が、正極性用データ線Ｄ1+、Ｄ3+、Ｄ5+、Ｄ7+及び図６（Ｆ）、（Ｈ）、（Ｊ）、（Ｌ）にそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ1+、ＶＳＷ3+、ＶＳＷ5+、ＶＳＷ7+をそれぞれ通して正極性映像信号線Ｖid1+、Ｖid2+、Ｖid3+、Ｖid4+に出力される。これと同時に、２番目、４番目、６番目及び８番目の各画素２２12、２２14、２２16、２２18から読み出された正極性検査信号電圧が、負極性用データ線Ｄ2-、Ｄ4-、Ｄ6-、Ｄ8-及び図６（Ｇ）、（Ｉ）、（Ｋ）、（Ｍ）にそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ2-、ＶＳＷ4-、ＶＳＷ6-、ＶＳＷ8-をそれぞれ通して負極性映像信号線Ｖid1-、Ｖid2-、Ｖid3-、Ｖid4-に出力される。
【００９３】
以下、上記と同様に、水平シフトレジスタ３１が、そのｎ個の出力端子のうち隣接する８個の出力端子を単位として、順次にスイッチングパルスを出力する。この結果、隣接する８組のビデオスイッチＶＳＷが同時に、かつ、８組単位で順番にオンに制御される。これにより、１行目のｎ個の画素２２11〜２２1nのうち、隣接する８画素２２1,k〜２２1,k+7ずつ選択される。選択された隣接する８画素２２1,k〜２２1,k+7のうち奇数番目の４つの画素２２1,k、２２1,k+2、２２1,k+4、２２1,k+6からそれぞれ読み出された正極性検査信号電圧は、正極性用データ線及びオンに制御された正極性側ビデオスイッチＶＳＷk+、ＶＳＷ(k+2)+、ＶＳＷ(k+4)+、ＶＳＷ(k+6)+をそれぞれ並列に通して正極性映像信号線Ｖid1+〜Ｖid4+に出力される。これと同時に、選択された隣接する８画素２２1,k〜２２1,k+7のうち偶数番目の４つの画素２２1,k+1、２２1,k+3、２２1,k+5、２２1,k+7からそれぞれ読み出された正極性検査信号電圧は、負極性用データ線及びオンに制御された４つの負極性側ビデオスイッチＶＳＷ(k+1)+、ＶＳＷ(k+3)+、ＶＳＷ(k+5)+、ＶＳＷ(k+7)+をそれぞれ並列に通して負極性映像信号線Ｖid1-〜Ｖid4-に出力される。時刻ｔ３４で１行目のｎ個の画素２２11〜２２1nのすべてについて正極性検査信号の読み出し及び選択出力が終了する。
【００９４】
続いて、時刻ｔ３４の直後にリフレッシュのために図６（Ａ）に示すように再び行走査線Ｇ1にハイレベルの行選択信号が入力され、１行目のｎ個の画素２２11〜２２1nに正極性検査信号と負極性映像信号とが書き込まれる。
【００９５】
続いて、時刻ｔ３５から時刻ｔ３８までの期間で１行目のｎ個の画素２２11〜２２1n内の各保持容量Ｃs２に保持された負極性検査信号の読み出しとその検査が行われる。この負極性検査信号読み出し期間では、図６（Ｃ）に示すようにゲート制御信号用配線Ｓ-にハイレベルの負極性用ゲート制御信号が供給され、かつ、図６（Ｂ）に示すように負荷特性制御信号用配線Ｂにローレベルの負荷特性制御信号が供給されるために、画素２２11〜２２1n内の各負極性側画素回路部がアクティブとされる。
【００９６】
また、時刻ｔ３５から時刻ｔ３８までの期間、１行目の検査制御信号用配線ＴＧ１に、図６（Ｅ）に示すようにハイレベルの検査制御信号が入力され、その期間画素２２11〜２２1n内の各検査用トランジスタＴr９11〜Ｔr９1nがオンとされる。これにより、負極性側ソースフォロワ・バッファから保持容量Ｃs２に保持された負極性検査信号電圧がトランジスタＴr９11〜Ｔr９1nのドレイン・ソースを通してデータ線Ｄi+、Ｄi-へ読み出される。
【００９７】
時刻ｔ３５直後の時刻ｔ３６から時刻ｔ３７の期間では、時刻ｔ３２から時刻ｔ３３までの期間と同様の８組のビデオスイッチＶＳＷ1+〜ＶＳＷ8+及びＶＳＷ1-〜ＶＳＷ8-に対するスイッチング制御が行われる。これにより、各画素２２11、２２13、２２15、２２17から読み出された負極性検査信号電圧が、正極性用データ線Ｄ1+、Ｄ3+、Ｄ5+、Ｄ7+及び図６（Ｆ）、（Ｈ）、（Ｊ）、（Ｌ）にそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ1+、ＶＳＷ3+、ＶＳＷ5+、ＶＳＷ7+をそれぞれ通して正極性映像信号線Ｖid1+、Ｖid2+、Ｖid3+、Ｖid4+に出力される。これと同時に、各画素２２12、２２14、２２16、２２18から読み出された負極性検査信号電圧が、負極性用データ線Ｄ2-、Ｄ4-、Ｄ6-、Ｄ8-及び図６（Ｇ）、（Ｉ）、（Ｋ）、（Ｍ）にそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチＶＳＷ2-、ＶＳＷ4-、ＶＳＷ6-、ＶＳＷ8-をそれぞれ通して負極性映像信号線Ｖid1-、Ｖid2-、Ｖid3-、Ｖid4-に出力される。
【００９８】
１行目の残りの画素２２19〜２２1mに対しても上記と同様の動作が行われる。更に、２行目からｍ行目までの各画素に対しても、上記の１行目のｎ個の画素２２11〜２２1nの各々に対する動作と同様の動作が、同じ行の隣接する８画素単位で行われる。
【００９９】
測定装置（図示せず）は、正極性映像信号線Ｖid1+〜Ｖid4+へ出力された検査信号電圧と、負極性映像信号線Ｖid-1〜Ｖid4-へ出力された検査信号電圧とが、それぞれ既知の規定値であるか否かを測定することで、画素内の正極性側画素回路部及び負極性側画素回路部がそれぞれ正常であるか否かを検査する。また、測定装置は、画素内の正極性側画素回路部と負極性側画素回路部のどちら側に不具合があるかも検査することができる。
【０１００】
本実施の形態によれば、第１及び第２の実施の形態と同様の特長を有し、更には一度に８画素分の検査信号電圧を読み出して同時に検査することができるため、液晶表示装置２０に比べて更に検査時間を短縮することができる。
【０１０１】
なお、図３及び図５では、ｊ行目の奇数番目の画素２２j,2k-1内の各検査用トランジスタＴr９j,2k-1は、画素電極ＰＥと正極性用データ線Ｄi+との間に接続され、偶数番目の画素２２j,2k内の各検査用トランジスタＴr９j,2kは、画素電極ＰＥと負極性用データ線Ｄi-との間に接続されているように説明したが、本発明はこれに限定されるものではなく、奇数行目の画素と偶数行目の画素の検査用トランジスタの配置を１列ずつずらしてもよい。すなわち、ｊ＋１行目の奇数番目の画素２２j+1,2k-1内の各検査用トランジスタＴr９j+1,2k-1は、画素電極ＰＥと負極性用データ線Ｄi-との間に接続し、偶数番目の画素２２j+1,2k内の各検査用トランジスタＴr９j+1,2kは、画素電極ＰＥと正極性用データ線Ｄi+との間に接続してもよい。更には、このように検査用トランジスタの接続配置を規則的にしなくてもよく、ランダムに接続してもよい。
【０１０２】
また、正極性映像信号線及び負極性映像信号線は液晶表示装置２０では１本ずつ設け、液晶表示装置３０では４本ずつ設けているが、本発明はこれに限定されるものではない。ただし、正極性映像信号線及び負極性映像信号線をＮ本（Ｎは１以上の自然数）ずつ設けた場合は、各々１個の正極性側ビデオスイッチ及び負極性側ビデオスイッチを一組とするビデオスイッチをＮ組単位で制御し、同じラインのＮ個の画素からの正極性側画素回路部及び負極性側画素回路部のうち一方の画素回路部からの各検査信号電圧を同時に正極性用データ線又は負極性用データ線へ出力してオンに制御されているＮ組のビデオスイッチにより選択した後、他方の画素回路部からの各検査信号電圧を同時に正極性用データ線又は負極性用データ線へ出力して上記のＮ組のビデオスイッチにより選択し、更にそれら選択したＮ個の画素からの各検査信号電圧を各Ｎ本の正極性映像信号線及び負極性映像信号線へそれぞれ供給する構成とする必要がある。
【０１０３】
なお、正極性映像信号線と負極性映像信号線の数は必ずしも同数でなくてもよいが、ビデオスイッチは正極性映像信号線と負極性映像信号線の総和の本数と同じ組数単位で制御する必要がある。
【０１０４】
また、液晶表示装置２０及び３０では、各行（各ライン）の画素毎に正極性検査信号及び負極性検査信号を書き込んでから検査信号を２画素又は８画素単位で読み出すという動作を２回繰り返しているが、検査信号の書き込みは各行の画素毎に１回ずつでもよく、また全画素に正極性検査信号及び負極性検査信号を書き込んだ後、各画素から正極性検査信号の読み出し及び検査と負極性検査信号の読み出し及び検査を複数画素単位で順次に行うようにしてもよい。これらのいずれの場合も、各画素内の２つの保持容量Ｃs１及びＣs２に書き込んだ正極性検査信号及び負極性検査信号をタイミングを変えて１本のデータ線を介して読み出すという本発明に包含されるものである。
【０１０５】
更に、例えば画素内の各トランジスタのチャネルを実施の形態と逆チャネル（つまり、Ｐチャネルの場合はＮチャネル、Ｎチャネルの場合はＰチャネル）としてもよい。この場合、例えば電源配線であるＶdd配線はＧＮＤ配線となるようにする。また、ＧＮＤであるＶss配線はＶdd配線となるようにする。
【符号の説明】
【０１０６】
１０ 画素
２０、３０ 液晶表示装置
２１、３１ 水平シフトレジスタ
Ｄi+、Ｄn+、Ｄ1+〜Ｄ8+ 正極性用データ線（列信号線）
Ｄi-、Ｄn-、Ｄ1-〜Ｄ8- 負極性用データ線（列信号線）
Ｇj 行走査線（ゲート線）
Ｓ+ 正極性ゲート制御信号用配線
Ｓ- 負極性ゲート制御信号用配線
Ｂ 負荷特性制御信号用配線
ＴＧ、ＴＧ１、ＴＧ２ 検査制御信号用配線
Ｔr１、Ｔr２ 画素選択用ＮＭＯＳトランジスタ
Ｔr３、Ｔr４ ソースフォロワ用ＰＭＯＳトランジスタ
Ｔr５、Ｔr６ スイッチング用ＮＭＯＳトランジスタ
Ｔr７、Ｔr８ 定電流負荷用ＰＭＯＳトランジスタ
Ｔr９ 検査用ＮＭＯＳトランジスタ
Ｃs１、Ｃs２ 保持容量
ＬＣ 液晶表示素子
ＰＥ 画素電極
ＣＥ 共通電極
ＬＣＭ 表示体（液晶層）
ＶＳＷ1+〜ＶＳＷ8+、ＶＳＷi+、ＶＳＷn+ 正極性側ビデオスイッチ
ＶＳＷ1-〜ＶＳＷ8-、ＶＳＷi-、ＶＳＷn- 負極性側ビデオスイッチ
Ｖid+、Ｖid1+〜Ｖid4+ 正極性映像信号線
Ｖid-、Ｖid1-〜Ｖid4- 負極性映像信号線
【特許請求の範囲】
【請求項１】
２本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、
一組の前記２本のデータ線のうち第１のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第１の保持容量に保持する第１のサンプリング及び保持手段と、
一組の前記２本のデータ線のうち第２のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第２の保持容量に保持する第２のサンプリング及び保持手段と、
前記第１の保持容量に保持された正極性映像信号電圧を転送する第１のソースフォロワ・バッファと、
前記第２の保持容量に保持された負極性映像信号電圧を転送する第２のソースフォロワ・バッファと、
前記第１のソースフォロワ・バッファの出力側に接続された第１のスイッチングトランジスタと、前記第２のソースフォロワ・バッファの出力側に接続された第２のスイッチングトランジスタとを交互にオンに制御し、前記正極性映像信号電圧と前記負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチング手段と、
一組の前記２本のデータ線のうち一方のデータ線と前記画素電極との間に接続され、検査制御信号用配線を介して供給される検査制御信号によりスイッチング制御される検査用トランジスタと
を備え、
前記検査制御信号により前記検査用トランジスタをオフ状態として、前記第１のデータ線を介して入力される所定の第１の規定値の正極性検査信号を、前記第１のサンプリング及び保持手段によりサンプリングして前記第１の保持容量に書き込み保持すると共に、前記第２のデータ線を介して入力される所定の第２の規定値の負極性検査信号を、前記第２のサンプリング及び保持手段によりサンプリングして前記第２の保持容量に書き込み保持する検査信号書き込み手段と、
前記検査制御信号により前記検査用トランジスタをオンにした状態で、前記第１のソースフォロワ・バッファ及び前記第１のスイッチングトランジスタを含む正極性側画素回路部と、前記第２のソースフォロワ・バッファ及び前記第２のスイッチングトランジスタを含む負極性側画素回路部とを順次にアクティブに制御して、前記第１の保持容量に書き込まれた前記正極性検査信号と前記第２の保持容量に書き込まれた前記負極性検査信号とを、前記正極性側画素回路部又は前記負極性側画素回路部と前記検査用トランジスタとを通して前記一方のデータ線に順次に読み出す検査信号読み出し手段と
を有することを特徴とする液晶表示装置。
【請求項２】
前記正極性映像信号を伝送する正極性映像信号線と一組の前記２本のデータ線のうち第１のデータ線との間に設けられた正極性用ビデオスイッチ、及び前記負極性映像信号を伝送する負極性映像信号線と一組の前記２本のデータ線のうち第２のデータ線との間に設けられた負極性用ビデオスイッチが、前記複数組のデータ線に対応して複数組設けられており、
各行の複数個の前記画素は、前記検査用トランジスタが前記検査制御信号用配線に共通に接続されると共に、前記検査用トランジスタが前記第１のデータ線と前記画素電極との間に接続された第１の画素と、前記検査用トランジスタが前記第２のデータ線と前記画素電極との間に接続された第２の画素とからなり、
前記検査信号読み出し手段は、前記検査制御信号により前記検査用トランジスタをオンにした状態で、１個の前記第１の画素と１個の前記第２の画素とを一組とする画素対単位で、一組の前記第１及び第２の画素内の前記正極性側画素回路部と前記負極性側画素回路部とをそれぞれ順次にアクティブに制御して、前記正極性検査信号と前記負極性検査信号とを前記検査用トランジスタを通して前記第１のデータ線と前記第２のデータ線に同時に、かつ、順次に読み出し、
前記検査信号の読み出し時に、前記複数組のビデオスイッチを前記画素対に対応して二組ずつオンに制御して、前記第１の画素から前記第１のデータ線に出力された前記正極性検査信号又は前記負極性検査信号を前記二組のうち一方の組の正極性用ビデオスイッチにより選択して前記正極性映像信号線に出力すると同時に、前記第２の画素から前記第２のデータ線に出力された前記正極性検査信号又は前記負極性検査信号を前記二組のうち他方の組の負極性用ビデオスイッチにより選択して前記負極性映像信号線に出力する検査信号選択手段を更に有する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
一組の前記２本のデータ線のうち第１のデータ線に接続された正極性用ビデオスイッチ、及び一組の前記２本のデータ線のうち第２のデータ線に接続された負極性用ビデオスイッチを一組とするビデオスイッチ対が、前記複数組のデータ線に対応して複数組設けられると共に、前記正極性映像信号を伝送するＮ１本（Ｎ１は２以上の自然数）の正極性映像信号線が、複数個の前記正極性ビデオスイッチのうちＮ１個の正極性用ビデオスイッチ単位で接続され、かつ、前記負極性映像信号を伝送するＮ２本（Ｎ２は２以上の自然数）の負極性映像信号線が、複数個の前記負極性ビデオスイッチのうちＮ２個の負極性用ビデオスイッチ単位で接続されており、
各行の複数個の前記画素は、前記検査用トランジスタが前記検査制御信号用配線に共通に接続されると共に、前記検査用トランジスタが前記第１のデータ線と前記画素電極との間に接続された第１の画素と、前記検査用トランジスタが前記第２のデータ線と前記画素電極との間に接続された第２の画素とからなり、
前記検査信号読み出し手段は、前記検査制御信号により前記検査用トランジスタをオンにした状態で、前記Ｎ１個の前記第１の画素と前記Ｎ２個の前記第２の画素とを一組とする画素対単位で、一組の前記第１及び第２の画素内の前記正極性側画素回路部と前記負極性側画素回路部とをそれぞれ順次にアクティブに制御して、前記正極性検査信号と前記負極性検査信号とを前記検査用トランジスタを通して前記第１のデータ線と前記第２のデータ線に同時に、かつ、順次に読み出し、
前記検査信号の読み出し時に、前記複数組のビデオスイッチを前記画素対に対応して（Ｎ１＋Ｎ２）組ずつオンに制御して、一組の前記Ｎ１個の前記第１の画素から前記第１のデータ線に同時に出力された前記正極性検査信号又は前記負極性検査信号を前記（Ｎ１＋Ｎ２）組のうちＮ１組の正極性用ビデオスイッチにより選択してＮ１本の前記正極性映像信号線にそれぞれ出力すると同時に、一組の前記Ｎ２個の前記第２の画素から前記第２のデータ線に同時に出力された前記正極性検査信号又は前記負極性検査信号を前記（Ｎ１＋Ｎ２）組のうちＮ２組の負極性用ビデオスイッチにより選択してＮ２本の前記負極性映像信号線にそれぞれ出力する検査信号選択手段を更に有する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項１】
２本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、
一組の前記２本のデータ線のうち第１のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第１の保持容量に保持する第１のサンプリング及び保持手段と、
一組の前記２本のデータ線のうち第２のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第２の保持容量に保持する第２のサンプリング及び保持手段と、
前記第１の保持容量に保持された正極性映像信号電圧を転送する第１のソースフォロワ・バッファと、
前記第２の保持容量に保持された負極性映像信号電圧を転送する第２のソースフォロワ・バッファと、
前記第１のソースフォロワ・バッファの出力側に接続された第１のスイッチングトランジスタと、前記第２のソースフォロワ・バッファの出力側に接続された第２のスイッチングトランジスタとを交互にオンに制御し、前記正極性映像信号電圧と前記負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチング手段と、
一組の前記２本のデータ線のうち一方のデータ線と前記画素電極との間に接続され、検査制御信号用配線を介して供給される検査制御信号によりスイッチング制御される検査用トランジスタと
を備え、
前記検査制御信号により前記検査用トランジスタをオフ状態として、前記第１のデータ線を介して入力される所定の第１の規定値の正極性検査信号を、前記第１のサンプリング及び保持手段によりサンプリングして前記第１の保持容量に書き込み保持すると共に、前記第２のデータ線を介して入力される所定の第２の規定値の負極性検査信号を、前記第２のサンプリング及び保持手段によりサンプリングして前記第２の保持容量に書き込み保持する検査信号書き込み手段と、
前記検査制御信号により前記検査用トランジスタをオンにした状態で、前記第１のソースフォロワ・バッファ及び前記第１のスイッチングトランジスタを含む正極性側画素回路部と、前記第２のソースフォロワ・バッファ及び前記第２のスイッチングトランジスタを含む負極性側画素回路部とを順次にアクティブに制御して、前記第１の保持容量に書き込まれた前記正極性検査信号と前記第２の保持容量に書き込まれた前記負極性検査信号とを、前記正極性側画素回路部又は前記負極性側画素回路部と前記検査用トランジスタとを通して前記一方のデータ線に順次に読み出す検査信号読み出し手段と
を有することを特徴とする液晶表示装置。
【請求項２】
前記正極性映像信号を伝送する正極性映像信号線と一組の前記２本のデータ線のうち第１のデータ線との間に設けられた正極性用ビデオスイッチ、及び前記負極性映像信号を伝送する負極性映像信号線と一組の前記２本のデータ線のうち第２のデータ線との間に設けられた負極性用ビデオスイッチが、前記複数組のデータ線に対応して複数組設けられており、
各行の複数個の前記画素は、前記検査用トランジスタが前記検査制御信号用配線に共通に接続されると共に、前記検査用トランジスタが前記第１のデータ線と前記画素電極との間に接続された第１の画素と、前記検査用トランジスタが前記第２のデータ線と前記画素電極との間に接続された第２の画素とからなり、
前記検査信号読み出し手段は、前記検査制御信号により前記検査用トランジスタをオンにした状態で、１個の前記第１の画素と１個の前記第２の画素とを一組とする画素対単位で、一組の前記第１及び第２の画素内の前記正極性側画素回路部と前記負極性側画素回路部とをそれぞれ順次にアクティブに制御して、前記正極性検査信号と前記負極性検査信号とを前記検査用トランジスタを通して前記第１のデータ線と前記第２のデータ線に同時に、かつ、順次に読み出し、
前記検査信号の読み出し時に、前記複数組のビデオスイッチを前記画素対に対応して二組ずつオンに制御して、前記第１の画素から前記第１のデータ線に出力された前記正極性検査信号又は前記負極性検査信号を前記二組のうち一方の組の正極性用ビデオスイッチにより選択して前記正極性映像信号線に出力すると同時に、前記第２の画素から前記第２のデータ線に出力された前記正極性検査信号又は前記負極性検査信号を前記二組のうち他方の組の負極性用ビデオスイッチにより選択して前記負極性映像信号線に出力する検査信号選択手段を更に有する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
一組の前記２本のデータ線のうち第１のデータ線に接続された正極性用ビデオスイッチ、及び一組の前記２本のデータ線のうち第２のデータ線に接続された負極性用ビデオスイッチを一組とするビデオスイッチ対が、前記複数組のデータ線に対応して複数組設けられると共に、前記正極性映像信号を伝送するＮ１本（Ｎ１は２以上の自然数）の正極性映像信号線が、複数個の前記正極性ビデオスイッチのうちＮ１個の正極性用ビデオスイッチ単位で接続され、かつ、前記負極性映像信号を伝送するＮ２本（Ｎ２は２以上の自然数）の負極性映像信号線が、複数個の前記負極性ビデオスイッチのうちＮ２個の負極性用ビデオスイッチ単位で接続されており、
各行の複数個の前記画素は、前記検査用トランジスタが前記検査制御信号用配線に共通に接続されると共に、前記検査用トランジスタが前記第１のデータ線と前記画素電極との間に接続された第１の画素と、前記検査用トランジスタが前記第２のデータ線と前記画素電極との間に接続された第２の画素とからなり、
前記検査信号読み出し手段は、前記検査制御信号により前記検査用トランジスタをオンにした状態で、前記Ｎ１個の前記第１の画素と前記Ｎ２個の前記第２の画素とを一組とする画素対単位で、一組の前記第１及び第２の画素内の前記正極性側画素回路部と前記負極性側画素回路部とをそれぞれ順次にアクティブに制御して、前記正極性検査信号と前記負極性検査信号とを前記検査用トランジスタを通して前記第１のデータ線と前記第２のデータ線に同時に、かつ、順次に読み出し、
前記検査信号の読み出し時に、前記複数組のビデオスイッチを前記画素対に対応して（Ｎ１＋Ｎ２）組ずつオンに制御して、一組の前記Ｎ１個の前記第１の画素から前記第１のデータ線に同時に出力された前記正極性検査信号又は前記負極性検査信号を前記（Ｎ１＋Ｎ２）組のうちＮ１組の正極性用ビデオスイッチにより選択してＮ１本の前記正極性映像信号線にそれぞれ出力すると同時に、一組の前記Ｎ２個の前記第２の画素から前記第２のデータ線に同時に出力された前記正極性検査信号又は前記負極性検査信号を前記（Ｎ１＋Ｎ２）組のうちＮ２組の負極性用ビデオスイッチにより選択してＮ２本の前記負極性映像信号線にそれぞれ出力する検査信号選択手段を更に有する
ことを特徴とする請求項１記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−６１４３５（Ｐ２０１３−６１４３５Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−１９８９８７（Ｐ２０１１−１９８９８７）
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
[ Back to top ]