液晶装置
【課題】領域走査駆動とリセット駆動とを一体とした駆動方式を実現する。
【解決手段】
１水平走査期間は、正極性の信号がデータ線に供給される第１期間Ｈ１と負極性の信号がデータ線に供給される第２期間Ｈ２とからなり、各々の期間は、リセット信号Ｖｒおよびリセット信号Ｖｒとは異なる電圧のプリチャージ信号Ｖｐがデータ信号Ｖｉｄとしてデータ線に供給される水平帰線期間Ｈｂと、画像信号ＶＤがデータ信号Ｖｉｄとしてデータ線に供給される水平有効期間Ｈａとからなる。
【解決手段】
１水平走査期間は、正極性の信号がデータ線に供給される第１期間Ｈ１と負極性の信号がデータ線に供給される第２期間Ｈ２とからなり、各々の期間は、リセット信号Ｖｒおよびリセット信号Ｖｒとは異なる電圧のプリチャージ信号Ｖｐがデータ信号Ｖｉｄとしてデータ線に供給される水平帰線期間Ｈｂと、画像信号ＶＤがデータ信号Ｖｉｄとしてデータ線に供給される水平有効期間Ｈａとからなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、領域走査駆動およびリセット駆動により、液晶装置の表示特性を向上する技術に関する。
【背景技術】
【０００２】
従来、液晶装置においては、焼き付きや劣化を防止するため、各画素に対して正極性および負極性の画像信号を交互に供給する反転駆動方式が一般的に採用されている。
反転駆動方式の一つとして、データ線に印加する電圧の極性を１フレーム周期で反転させるフレーム反転駆動方式が存在する。
【０００３】
フレーム反転駆動方式では、ある１フレーム期間を対象とした場合、データ線からは、正極性または負極性のいずれか一方の画像信号が、画面の上部に位置する画素から画面の下部に位置する画素へと順次供給されるため、画面の上部に位置する画素は、１フレーム期間のうち多くの期間において、データ線から供給される画像信号と同極性の電位を有するのに対して、画面の下部に位置する画素は、１フレーム期間のうち多くの期間において、データ線から供給される画像信号とは逆極性の電位を保持する。
すなわち、各画素の画面中での位置により、画素とデータ線との間の電位差が大きく異なり、画素からデータ線に対して発生するリーク電流の方向およびリーク電流の強さが大きく異なることになるため、画面の場所により表示が不均一になるという問題が生じていた。
【０００４】
そこで、このような画面の場所による表示の不均一性という問題を解消するために、１フレーム期間において、同一画面内で一定距離だけ離れた２つの画素に対して、正極性の画像信号と負極性の画像信号とを交互に供給する、領域走査駆動方式が提案されている。
領域走査駆動方式では、表示領域内の正極性の電位を有する画素数と負極性の電位を有する画素数とが、任意のタイミングにおいてほぼ等しくなる。また、データ線に印加される電圧は、１水平走査期間の短い周期内で極性が反転されるため、各画素とデータ線との電位差が、一定値のままで長期間維持されることもない。
このような領域走査駆動方式によって、画素とデータ線との間の電位の関係が、画面の場所により大きく偏った状態が長期間持続されることを防ぐことが可能となるため、画面の場所による表示の不均一性が解消される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特願２００４−１７７９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで液晶装置の小型化、高精細化が進み、画素ピッチについても狭くなると、互いに隣接する画素間で生じる横電界の影響により、液晶分子が不安定な状態になり、配向不良が生じることがある。
【０００７】
そこで、本発明では、領域走査駆動方式を採用することで、焼き付きや表示の不均一を防止しつつ、配向不良の問題についても防止可能な液晶装置の駆動技術を提供する。
【課題を解決するための手段】
【０００８】
上述した課題を解決するため、本発明に係る液晶装置は、 ２ｍ（ｍは４以上の自然数）本の走査線と、前記各走査線と交差する複数のデータ線と、第１リセット期間、第１書込期間、第２リセット期間、および第２書込期間の各々において、所定の走査線に選択信号を供給する走査線駆動回路と、前記走査線駆動回路を制御する第１乃至第４のイネーブル信号を生成するイネーブル信号生成回路と、を備え、前記走査線駆動回路は、入力パルスをクロック信号に従って順次シフトして、水平走査期間ごとに排他的にアクティブとなるシフトパルスを出力するシフトレジスタと、第１番目から第２ｍ番目の走査線に各々対応して設けられ、前記第１乃至第４のイネーブル信号のいずれか一つと前記シフトパルスとの論理積に基づいて、前記選択信号を前記走査線に供給する第１乃至第２ｍのゲート回路とを備え、前記イネーブル信号生成回路は、所定電位に対して正極性の画像信号を書き込む前記第１書込期間を指定する第１書込パルスと、所定電位に対して正極性のリセット信号を書き込むと共に第１書込パルスに対して所定数の水平走査期間だけ先行する前記第１リセット期間を指定する第１リセットパルスと、所定電位に対して負極性の画像信号を書き込む前記第２書込期間を指定する第２書込パルスと、所定電位に対して負極性のリセット信号を書き込むと共に前記第２書込パルスに対して前記所定数の水平走査期間だけ先行する前記第２リセット期間を指定する第２リセットパルスとを生成するパルス生成部と、 前記第１書込パルス、前記第１リセットパルス、前記第２書込パルス、および前記第２リセットパルスに基づいて、前記第１乃至第４のイネーブル信号を生成する信号生成部とを備え、前記水平走査期間は、第１期間と第２期間とからなり、前記パルス生成部は、前記第１期間において、前記第１リセットパルスと前記第１書込パルスとを排他的に生成し、前記第２期間において、前記第２リセットパルスと前記第２書込パルスとを排他的に生成する、ことを特徴とする。
【０００９】
この発明によれば、１垂直走査期間において、正極性の画像信号と負極性の画像信号とを液晶に書き込むので、領域走査駆動によって画面の場所による表示の不均一性を解消することができる。さらに、正極性の画像信号の書き込みに先立って正極性のリセット信号を液晶に書き込み、負極性の画像信号の書き込みに先立って負極性のリセット信号を液晶に書き込むため、リセット駆動によって配向不良による表示品質の劣化を防止することができる。すなわち、本発明に係る液晶装置は、領域走査駆動の利点とリセット駆動による利点を併せ持つ。
また、正極性のリセット信号、正極性の画像信号、負極性のリセット信号、および負極性の画像信号を順次、液晶に書き込むため、水平走査期間ごとに排他的にアクティブとなるシフトパルスを生成し、シフトパルスと第１乃至第４のイネーブル信号との論理積を演算することにより、選択信号を生成した。シフトパルスのパルス幅は第１乃至第４のイネーブル信号によって制限され、第１乃至第４のイネーブル信号は第１リセットパルス、第１書込パルス、第２リセットパルス、および第２書込パルスを割り当てることによって生成される。そして、第１リセットパルスと第１書込パルスとは、第１期間において排他的に生成され、第２リセットパルスと第２書込パルスとは、第２期間において排他的に生成されるから、１水平走査期間において、複数の行を選択し、正極性のリセット信号、正極性の画像信号、負極性のリセット信号、および負極性の画像信号を時分割で書き込むことが可能となる。
なお、上述した液晶装置は、前記走査線と前記データ線の交差に各々対応して設けられ、画素電極、共通電極、前記画素電極と前記共通電極との間に設けられた液晶、および前記走査線に選択信号が印加されると、前記データ線と前記画素電極とを電気的に接続するスイッチング素子を備えた画素回路と、前記共通電極の電位を基準として、前記第１リセット期間では正極性のリセット信号を前記データ線に供給し、前記第１書込期間では正極性の画像信号を前記データ線に供給し、前記第２リセット期間では負極性のリセット信号を前記データ線に供給し、前記第２書込期間では負極性の画像信号を前記データ線に供給するデータ線駆動回路とを備え、前記共通電位が所定電位であってもよい。
【００１０】
上述した液晶装置において、前記第１期間および前記２期間の各々は、水平帰線期間と前記画像信号が有効となる水平有効期間とからなり、前記パルス生成部は、前記第１期間の前記水平帰線期間において、前記第１リセットパルスを生成し、前記第２期間の前記水平帰線期間において、前記第２リセットパルスを生成することが好ましい。
この場合には、画像信号が無効となる水平帰線期間において第１リセットパルスおよび第２リセットパルスを生成するので、データ線に画像信号を供給するタイミングを水平有効期間からシフトさせる必要がない。このため、リセット信号と画像信号とを時分割でデータ線に供給することが容易となる。
【００１１】
上述した液晶装置において、前記第１リセット期間では正極性のリセット信号を前記データ線に供給し、前記第２リセット期間では負極性のリセット信号を前記データ線に供給し、前記第１書込期間では正極性のプリチャージ信号と正極性の画像信号とを前記データ線に供給し、前記第２書込期間では負極性のプリチャージ信号と負極性の画像信号を前記データ線に供給し、前記第１書込パルスは正極性のプリチャージ信号と正極性の画像信号とを書き込む期間を指定し、前記第２書込パルスは負極性のプリチャージ信号と負極性の画像信号とを書き込む期間を指定する、データ線駆動回路を備えることが好ましい。
この場合には、プリチャージ信号をデータ線に供給するので、画像信号の書き込みに先立ち、データ線に付随する寄生容量に電荷を充放電させることができる。この結果、画像信号の電圧を液晶に確実に印加することが可能となる。さらに、第１書込パルスと第２書込パルスは、プリチャージ信号と画像信号とを書き込む期間を一体として指定するので、個別に指定する場合と比較して構成を簡素化することができる。
【００１２】
なお、前記プリチャージ信号の電圧は前記リセット信号の電圧と相違することが好ましい。この場合、プリチャージ信号の電圧は、液晶に印加する画像信号の最大電圧と最小電圧の半分に設定してもよい。
【００１３】
また、上述した液晶装置において、前記リセット信号が前記画素電極に供給されると、前記液晶には光学的飽和電圧以上の電圧が印加されることが好ましい。光学的飽和電圧は、横電界の影響を受けた液晶がその影響下から脱するのに十分な大きさの電圧であるので、液晶の配向不良を抑制して表示品質を向上させることができる。
【００１４】
また、上述した液晶装置において、前記所定数の水平走査期間は、前記液晶の相対透過率が０％から９０％に変化するときに要する応答時間または９０％から０％に変化するときに要する応答時間より短いことが好ましい。
この場合には、表示すべき階調と無関係なリセット信号を液晶に書き込んだとしても、透過率または反射率が大きく変化する前に画像信号を液晶に書き込むことができる。この結果、本来、表示すべき階調と殆ど変らない階調を表示することが可能となる。
【００１５】
なお、上述した液晶装置は、２ｍ本の走査線を前提として、これを１からｍまでの走査線と、ｍ＋１から２ｍまでの走査線に分割したとき、１乃至ｍの走査線に選択信号を供給する第１乃至第ｍのゲート回路には、第１乃至第４のイネーブル信号を順に供給し、これと鏡対称となるように、ｍ＋１乃至２ｍの走査線に選択信号を供給する第ｍ＋１乃至第２ｍのゲート回路には、ｍ＋１から２ｍまでの任意の自然数をｊとしたとき、第ｊのゲート回路には第２ｍ−ｊ＋１のゲート回路に供給したイネーブル信号を供給することが好ましい。
この場合には、第１リセットシフトパルスにより選択される行、第１書込シフトパルスにより選択される行、第２リセットシフトパルスにより選択される行、および、第２書込シフトパルスにより選択される行について、第１乃至第４のイネーブル信号を重複することなく割り当てる必要条件を充足することになる。
【００１６】
また、上述した液晶装置において、前記所定数の水平走査期間は、４ｋ+２（ｋは自然数）個の水平走査期間であることが好ましい。
この場合、所定数の水平走査期間、すなわち、第１リセットパルスから第１書込パルスまでの期間、および第２リセットパルスから第２書込パルスまでの期間は、４ｋ＋２個の水平走査期間とするので、第１リセットシフトパルスにより選択される行、第１書込シフトパルスにより選択される行、第２リセットシフトパルスにより選択される行、および、第２書込シフトパルスにより選択される行について、第１乃至第４のイネーブル信号を重複することなく割り当てる必要条件を充足することになる。
【００１７】
また、上述した液晶装置において、前記第１書込パルスから前記第２書込パルスまでの期間、および前記第１リセットパルスから前記第２リセットパルスまでの期間は、前記水平走査期間の偶数倍の期間であることが好ましい。
この場合には、第１リセットシフトパルスにより選択される行、第１書込シフトパルスにより選択される行、第２リセットシフトパルスにより選択される行、および、第２書込シフトパルスにより選択される行について、第１乃至第４のイネーブル信号を重複することなく割り当てる必要条件を充足することになる。
【００１８】
なお、上述した液晶装置において、１垂直走査期間が２Ｐ（Ｐはｍを超える自然数）個の水平走査期間からなり、２Ｐ個の水平走査期間のうち、２ｍ個の水平走査期間が垂直有効期間であり、２Ｐ−２ｍ個が垂直帰線期間であり、前記パルス生成部は、一の走査線に対応する前記第１書込パルスからＰ個の水平走査期間だけ遅れて当該一の走査線に対応する前記第２書込パルスを生成する。
垂直走査期間は、垂直有効期間と垂直帰線期間とから構成されるが、このうち画像信号が有効になるのは垂直有効期間である。このため、一方の極性の画像信号を書き込む期間を垂直有効期間と一致させれば、画像信号を時間的に圧縮伸長する必要は無い。本発明によれば、ある垂直走査期間の垂直有効期間において一方の極性の画像信号を書き込み、書き込みが終了しても直ちに他方の極性の画像信号の書き込みを開始するのではなく、一方の極性の画像信号の書き込み開始からＰ個の水平走査期間が経過した後に他方の画像信号の書き込みを開始する。従って、領域走査駆動を採用する場合であっても、画像信号を時間的に圧縮伸長する必要は無く、処理を簡素化できる。
【００１９】
次に、本発明に係る電子機器としては、例えば、携帯電話機、パーソナルコンピュータ、あるいは投写型表示装置などが該当する。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る電子光学装置を示すブロック図である。
【図２】画素回路を示す回路図である。
【図３】表示領域内の液晶素子が保持する信号の遷移を示す図である。
【図４】液晶素子の相対透過率と印加電圧との関係を示す図である。
【図５】走査線駆動回路の構成を示す図である。
【図６】Ｙシフトレジスタの構成を示す図である。
【図７】Ｙシフトレジスタの動作を示すタイミングチャートである。
【図８】Ｙ入力パルスのタイミングチャートである。
【図９】Ｙシフトパルスのタイミングチャートである。
【図１０】Ｙシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１１】走査線が１６行の場合にＹシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１２】走査線が１８行の場合にＹシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１３】走査線が２０行の場合にＹシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１４】走査線が２２行の場合にＹシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１５】第１リセットシフトパルスにより選択される走査線および第１書込シフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１６】第１リセットシフトパルスにより選択される走査線および第２リセットシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１７】４つのＹシフトパルスにより選択される４行の走査線に対して割り当てられるイネーブル信号を示す図である。
【図１８】４つのＹシフトパルスにより選択される４行の走査線のうち３行が表示領域の上半分に位置する事例を示す図である。
【図１９】イネーブル信号生成回路を示すブロック図である。
【図２０】パルス生成部を示すブロック図である。
【図２１】制御回路および駆動回路の動作を示すタイミングチャートである。
【図２２】信号生成部を示すブロック図である。
【図２３】選択回路におけるイネーブル信号の割り当て例を示すタイミングチャートである。
【図２４】選択回路におけるイネーブル信号の割り当て例を示すタイミングチャートである。
【図２５】選択信号のタイミングチャートである。
【図２６】データ線駆動回路を示すブロック図である。
【図２７】本発明の変形例１に係る信号生成部を示すブロック図である。
【図２８】電子機器（パーソナルコンピュータ）の斜視図である。
【図２９】電子機器（携帯電話機）の斜視図である。
【図３０】電子機器（プロジェクタ）の斜視図である。
【発明を実施するための形態】
【００２１】
＜Ａ：実施形態＞
以下、添付の図面を参照しながら本発明に係る様々な実施の形態を説明する。図面においては、各部の寸法の比率は実際のものとは適宜に異ならせてある。
【００２２】
図１は、本発明の形態に係る液晶装置１のブロック図である。液晶装置１は、画像を表示する表示体として、電子機器に搭載することができる。
【００２３】
図１に示すように、液晶装置１は、画像を表示する表示パネル１０と、これを制御する制御回路４０と、を備える。
表示パネル１０は、複数の画素回路２３を有する表示領域２０と、複数の画素回路２３を駆動する駆動回路３０とを備える。また、制御回路４０は、表示パネル１０を制御するための各種の信号を供給するドライバ５０と、ドライバ５０にタイミング信号を供給するタイミングコントローラ６０と、データ信号Ｖｉｄを生成する表示データ生成回路７０とを備える。
【００２４】
タイミングコントローラ６０は、図示はしない外部上位装置から供給される信号に基づいて、垂直同期信号Ｖｓｙｎｃや水平同期信号Ｈｓｙｎｃなどの内部信号を生成し、内部信号を用いて、Ｙ転送開始パルスＤｙｉｎ、Ｘ転送開始パルスＤｘｉｎ、入力Ｙクロック信号Ｃｌｙｉｎ、ドットクロック信号Ｄｃｌｋ、およびインバータ信号ＩＮＶを生成する。
詳細は後述するが、本実施形態では領域走査駆動を採用し、画素回路２３に対して１垂直走査期間Ｆにデータ信号Ｖｉｄを４回書き込む。
Ｙ転送開始パルスＤｙｉｎは、１垂直走査期間Ｆにおいて２回アクティブとなり、その周期は１垂直走査期間Ｆの半分である。Ｘ転送開始パルスＤｘｉｎは、１水平走査期間Ｈにおいて２回アクティブとなり、その周期は１水平走査期間Ｈの半分である。入力Ｙクロック信号Ｃｌｙｉｎは、１水平走査期間Ｈの２個分に相当する周期を有するクロック信号である。ドットクロック信号Ｄｃｌｋは、１水平走査期間Ｈを細分化し、各画素に対してデータ信号Ｖｉｄが供給される期間を規定するクロック信号である。インバータ信号ＩＮＶは、入力Ｙクロック信号Ｃｌｙｉｎの半周期に相当する期間を１周期とし、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Ｄｃｌｋの１周期に相当する期間だけ遅れたタイミングで立ち下がる信号である。
なお、本実施形態では、垂直同期信号Ｖｓｙｎｃと、水平同期信号Ｈｓｙｎｃはタイミングコントローラ６０において生成しているが、外部上位装置より供給を受けてもよい。
また、本実施形態では、インバータ信号ＩＮＶは、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Ｄｃｌｋの１周期分だけ遅れたタイミングで立ち下がる信号としているが、両者の間隔は、ドットクロック信号Ｄｃｌｋの１周期に限定されず、ｎを０≦ｎを満たす整数としてｎ周期に相当する間隔であっても構わない。
【００２５】
表示データＶＩＤＥＯは、表示領域２０の有する画素の階調を規定するデータである。表示データ生成回路７０は、外部上位装置より供給される表示データＶＩＤＥＯを、タイミングコントローラ６０からの制御に従い、一旦表示データ生成回路７０の内部メモリに記憶の後、表示パネル１０の駆動に同期して読み出して、アナログの画像信号ＶＤを生成する。データ信号Ｖｉｄは、１水平走査期間のうち、水平有効期間に画像信号ＶＤを、水平帰線期間にリセット信号およびプリチャージ信号を時分割多重した信号である。
ここで、リセット信号は、後述するリセット駆動において、画素回路２３の各液晶素子に対して印加される所定の電圧である。また、プリチャージ信号は、画素回路２３に対して画像信号ＶＤを書き込む前に、データ線２２および画素回路２３に存在する寄生容量の充電または放電を目的に印加される所定の電圧である。Ｙ転送開始パルスＤｙｉｎが供給されるタイミングで１画面分のデータがデータ信号Ｖｉｄとして供給され、Ｘ転送開始パルスＤｘｉｎが供給されるタイミングで１行分のデータがデータ信号Ｖｉｄとして供給され、ドットクロック信号Ｄｃｌｋが供給されるタイミング（ドットクロック信号Ｄｃｌｋの立ち上がりおよび立ち下がりのタイミング）で１画素分のデータがデータ信号Ｖｉｄとして供給される。
【００２６】
ドライバ５０は、イネーブル信号生成回路５１を含んで構成される。ドライバ５０は、詳細は後述するが、タイミングコントローラ６０より供給される各種信号に基づき、Ｙ入力パルスＤｙ、Ｙクロック信号Ｃｌｙ、および第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を走査線駆動回路３１に対して供給し、Ｘ入力パルスＤｘ、ドットクロック信号Ｄｃｌｋ、および制御信号Ｎｒｇをデータ線駆動回路３２に対して供給する。
なお、本実施形態におけるタイミングコントローラ６０は、従来の領域走査駆動に対応するものであり、リセット駆動を実行しないのであれば、ドライバ５０を用いなくても表示パネル１０を駆動することができる。ドライバ５０は、領域走査駆動の機能をリセット駆動まで拡張するために用いられる。すなわち、ドライバ５０を用いることによって、既存の領域走査駆動に用いるタイミングコントローラ６０をリセット駆動と領域走査駆動とを同時に実行することが可能となる。これにより、既存のタイミングコントローラ６０を流用できるので、リセット駆動と領域走査駆動とを同時に実行するタイミングコントローラを新規に開発する必要が無くなり、液晶装置１を安価に提供することが可能となる。
【００２７】
図１に示すように、表示領域２０は、Ｘ方向に延在する２Ｍ本（Ｍは１以上の自然数）の走査線２１と、Ｘ方向に交差するＹ方向に延在するＮ本（Ｎは１以上の自然数）のデータ線２２と、各走査線２１と各データ線２２との交差に対応して縦２Ｍ行×横Ｎ列の行列状に配置された複数の画素回路２３とを備える。
駆動回路３０は、２Ｍ本の走査線２１と接続する走査線駆動回路３１と、Ｎ本のデータ線２２と接続するデータ線駆動回路３２とより構成される。
【００２８】
走査線駆動回路３１は、複数の走査線２１を行単位で順次に走査（選択）する手段であり、選択信号Ｇ［１］〜Ｇ［２Ｍ］を生成し、２Ｍ本の各走査線２１に対して順次出力する。
また、データ線駆動回路３２は、表示データ生成回路より供給されるデータ信号Ｖｉｄより、各画素回路２３の階調を規定する画像信号ＶＤ［１］〜ＶＤ［Ｎ］を生成したうえで、Ｎ本のデータ線２２に対して順次出力する。なお、詳細は後述するが、制御信号Ｎｒｇがハイレベルのときは、全てのデータ線２２に対して、データ信号Ｖｉｄを出力する。
【００２９】
図２は、画素回路２３の回路図である。ここでは、第ｉ行（ｉは、１≦ｉ≦２Ｍを満たす自然数）第ｊ列（ｊは、１≦ｊ≦Ｎを満たす自然数）に位置する画素回路２３を代表的に図示している。
画素回路２３は、選択トランジスタ（スイッチング素子）２３５と、透明な画素電極２３１と透明なコモン電極２３３との間に設けられた液晶２３２とを備える液晶素子２３０と、保持容量ＣＯとを有する。
【００３０】
選択トランジスタ２３５のゲート電極はｉ行目の走査線２１に接続され、ソース電極およびドレイン電極の一方はｊ列目のデータ線２２に接続され、ソース電極およびドレイン電極の他方は画素電極２３１に接続されている。
また、保持容量ＣＯは、一端が画素電極２３１に接続され、他端が一定の電圧たとえば接地電位ＧＮＤに保たれた容量線２３４に接続されている。
【００３１】
走査線２１には選択信号Ｇ［ｉ］が供給される。選択信号Ｇ［ｉ］がハイレベルになると、選択トランジスタ２３５はオン状態となり、データ信号Ｖｉｄが、データ線２２より選択トランジスタ２３５を介して画素電極２３１に供給される。
また、走査線２１に供給される選択信号Ｇ［ｉ］がローレベルの期間では、選択トランジスタ２３５はオフ状態となり、データ線２２と画素電極２３１とは非導通の状態となる。一方、選択信号Ｇ［ｉ］がハイレベルの期間では、選択トランジスタ２３５はオン状態となり、データ線２２および選択トランジスタ２３５を介してデータ信号Ｖｉｄが画素電極２３１に供給される。画素電極２３１に供給された信号は、液晶素子２３０の容量および保持容量ＣＯにより保持される。
【００３２】
図示は省略するが、表示パネル１０は、一定の間隔を保って貼り合わされた素子基板と対向基板とを備える。液晶２３２は、素子基板と対向基板との間隙に封止されている。素子基板上には、走査線駆動回路３１、データ線駆動回路３２、走査線２１、データ線２２、選択トランジスタ２３５、および画素電極２３１が形成され、対向基板上にはコモン電極２３３が形成される。コモン電極２３３は、複数の画素電極２３１に共通であり、そこには共通電位Ｖｃｏｍが供給される。
以下の説明では、共通電位Ｖｃｏｍを所定電位の一例である基準電位として、データ信号Ｖｉｄの電位が共通電位Ｖｃｏｍを上回る場合を正極性、データ信号Ｖｉｄの電位が共通電位Ｖｃｏｍを下回る場合を負極性と称する。
【００３３】
液晶に対して、同一の極性の電圧を長時間印加し続けた場合、液晶の容量性による帯電が生じ、帯電の影響により残像が表示される、いわゆる焼き付きの問題が存在する。そこで、一定周期で画素回路に対して印加する電圧の極性を反転させることで、液晶に帯電した電荷を除去し焼き付きを防止する、反転駆動方式が一般的に採用されている。
【００３４】
反転駆動方式としては、極性の反転を１垂直走査期間毎に行うフレーム反転駆動方式が存在するが、その場合、各画素とデータ線との電位差が、１画面の上部に位置する画素と下部に位置する画素との間で偏りが生じるため、画面の上部と下部との間で表示が不均一になるという問題が生じていた。
そこで、１垂直走査期間内において、正極性または負極性のいずれか一方の画像信号のみを書き込むのではなく、一定の間隔を隔てた２つの画素に対して、それぞれ交互に正極性と負極性の画像信号の書き込みを行う領域走査駆動方式により、このような表示不均一の問題に対応している。
【００３５】
一方、近年の液晶装置の小型化、高精度化に伴い、画素間の間隔が狭まっている。そのため、画素電極間の電位差により、本来、基板面に対して縦方向の電界により駆動されるべき液晶に対して、横方向の電界が加わるため、液晶分子の配向が乱れるという配向不良の問題が生じる。
この配向不良の問題は、隣接する画素間の電位差が大きい場合に生じやすい。例えば、隣接する２つの画素間において、一方の画素に白表示相当の電圧Ｖｗｔ（ノーマリーブラックモードの場合）、または、黒表示相当の電圧Ｖｂｋ（ノーマリーホワイトモードの場合）等の基準電位に比べて大きな電位差を有する電圧を印加し、他方の画素に光学的閾値電圧Ｖｔｈ以下の電圧が印加されている場合には、画素間の電位差が大きくなり、横電界の影響による配向不良が生じやすくなる。また、一方の画素に正極性の電圧が印加され、他方の画素に負極性の電圧が印加される場合にも、同様に配向不良が生じやすくなる。
【００３６】
配向不良の問題に対応するため、液晶に対して、横電界の影響を受けた液晶をその影響下から脱するのに十分な大きさのリセット電圧、例えば、光学的飽和電圧Ｖｓａｔを印加して、液晶を正常な状態に戻したうえで、画像信号を供給する。この駆動方式をリセット駆動と称する。
この場合、リセット電圧と、リセット電圧印加後に当該液晶に対して供給される画像信号とは、隣接画素間の電位差を最小化するために、同極性の電位を有する電圧を印加する。
【００３７】
本実施形態では、以上で述べたような、領域走査駆動方式とリセット駆動方式とを一体とした駆動方式を採用することで、焼き付きの問題、表示の不均一の問題、および配向不良の問題を解決する。
【００３８】
本方式の具体的な動作について、図３を用いて説明する。
図３（ａ）は、縦軸が走査線番号、すなわち画素回路２３の行数（１から２Ｍまでの自然数）を表し、横軸が時間を表す。すなわち、図３（ａ）は、各時間において、各液晶素子２３０に対してデータ線２２より印加される電圧または各液晶素子２３０が保持している電圧について表した図である。
直線ＬＲ１は、データ線２２より正極性のリセット信号が供給される画素回路２３の行数と、供給される時間との関係を示す。同様に、直線ＬＶ１は正極性の画像信号が供給される画素回路２３の行数と時間との関係を示し、直線ＬＲ２は負極性のリセット信号が供給される画素回路２３の行数と時間との関係を示し、直線ＬＶ２は負極性の画像信号が供給される画素回路２３の行数と時間との関係を示す。
また、領域ＡｒｅａＲ１、領域ＡｒｅａＶ１、領域ＡｒｅａＲ２、および領域ＡｒｅａＶ２の各領域は、それぞれの領域の左側に接する、直線ＬＲ１、直線ＬＶ１、直線ＬＲ２、および直線ＬＶ２において印加された各種信号を保持する画素回路２３の行数と、保持している時間との関係を表している。
【００３９】
例えば、第１行目の走査線２１に接続する画素回路２３に対しては、直線ＬＲ１と交差する時刻Ｔ＝ｔ０において正極性のリセット信号が供給され、供給された信号は、領域ＡｒｅａＲ１の範囲であるｔ０≦Ｔ≦ｔ１の期間保持される。
同様に、直線ＬＶ１と交差する時刻Ｔ＝ｔ１で供給される正極性の画像信号を、領域ＡｒｅａＶ１の範囲であるｔ１≦Ｔ≦ｔ２の期間保持し、直線ＬＲ２と交差する時刻Ｔ＝ｔ２で供給される負極性のリセット信号を、領域ＡｒｅａＲ２の範囲であるｔ２≦Ｔ≦ｔ３の期間保持し、直線ＬＶ２と交差する時刻Ｔ＝ｔ３で供給される負極性の画像信号を、領域ＡｒｅａＶ２の範囲であるｔ３≦Ｔ≦ｔ４の期間保持する。
なお、各信号は、１水平走査期間Ｈ毎に、１ラインずつ供給される。すなわち、第２行目の画素回路２３に対しては、第１行目よりも１水平走査期間Ｈだけ遅れたタイミングで、各信号が供給され、同様に、３行目、４行目、・・・、２Ｍ行目の画素回路２３に対しても、１水平走査期間Ｈずつ遅れて各信号が供給される。
【００４０】
図３（ｂ）（ｃ）（ｄ）は、図３（ａ）の時刻Ｔ＝Ｔ１、時刻Ｔ＝Ｔ２、および時刻Ｔ＝Ｔ３のそれぞれの瞬間における、表示領域２０の画素回路２３が保持する電圧を示した図である。
時刻Ｔ＝Ｔ１においては、画面下方から上方に向けて順に、画素回路２３が正極性のリセット信号を保持する領域ＡｒｅａＲ１、画素回路２３が正極性の画像信号を保持する領域ＡｒｅａＶ１、画素回路２３が負極性のリセット信号を保持する領域ＡｒｅａＲ２、画素回路２３が負極性の画像信号を保持する領域ＡｒｅａＶ２が並ぶ。これらの各領域は、その幅を保ったまま、１水平走査期間Ｈ毎に１行ずつ下方に遷移する。
その後、領域ＡｒｅａＲ１が画面下部に消滅し、時刻Ｔ＝Ｔ２において、画面上には、画面下部より、領域ＡｒｅａＶ１、領域ＡｒｅａＲ２、領域ＡｒｅａＶ２の順番に並ぶ。さらに、時刻Ｔ＝Ｔ３においては、画面下部より、領域ＡｒｅａＶ１、領域ＡｒｅａＲ２、領域ＡｒｅａＶ２の順番に並ぶとともに、画面上部より、新たに、領域ＡｒｅａＲ１、領域ＡｒｅａＶ１が出現する。
このように、最初の信号である正極性のリセット信号が全ての行に供給された後の任意のタイミングにおいて、表示領域２０における、正極性の電位を有する領域と、負極性の電位を有する領域とは、ほぼ等しい面積を占めることになり、画面の不均一性の問題が解消される。
【００４１】
また、画像信号を供給する直前に、それぞれの画像信号と同極性のリセット信号を供給することにより、液晶の配向不良についても解消される。
【００４２】
なお、本実施形態では、１垂直走査期間ＦはＹ転送開始パルスＤｙｉｎの２周期分に相当する期間であり、例えば、図３（ａ）において、正極性のリセット信号が１行目に供給されるタイミング（時刻Ｔ＝ｔ０）から、再び１行目に供給されるタイミング（時刻Ｔ＝ｔ４）までの期間である。
この中で、垂直有効期間Ｆａは、各信号が１行目から２Ｍ行目まで供給されるのに要する期間であり、水平走査期間Ｈの２Ｍ個分の期間に相当する。垂直走査期間Ｆは、ＰをＰ＞Ｍを満たす自然数としたとき、水平走査期間Ｈの２Ｐ個分の期間に相当する。また、垂直帰線期間Ｆｂは、垂直走査期間Ｆより垂直有効期間Ｆａを除いた時間であり、水平走査期間Ｈの２Ｐ−２Ｍ個分の期間に相当する。
【００４３】
表示パネル１０において、液晶素子２３０に電圧を印加しない場合の透過率を０％とし、液晶素子２３０に最大電圧を印加した場合の透過率を１００％として、液晶素子２３０の透過率をスケーリングしたものを相対透過率とする（ノーマリーブラックモードの場合）。（社）電子情報技術産業協会が制定した「液晶表示パネル及びその構成材料の測定方法」に関する規格ＪＥＩＴＡ ＥＤ-２５２１Ｂによれば、相対透過率が１０％となる印加電圧が光学的閾値電圧Ｖｔｈであり、相対透過率が９０％となる印加電圧が光学的飽和電圧Ｖｓａｔである。
本願のようなリセット駆動を採用し、液晶素子２３０に光学的飽和電圧Ｖｓａｔを長時間印加する場合、図４（ａ）に示すとおり液晶素子２３０の相対透過率が９０％となり、本来表示すべき階調とは異なる階調（例えば、ノーマリーブラックモードの場合、白表示）として観察者に知覚されてしまうため、画像のちらつきなどの表示上の不具合の要因となる。
【００４４】
しかし、図４（ｂ）、（ｃ）に示す通り、液晶素子２３０に対して光学的飽和電圧Ｖｓａｔを印加した場合であっても、液晶素子２３０の相対透過率が０％（すなわち、ノーマリーブラックモードであれば黒表示相当）から相対透過率９０％まで変化するためには、一定の時間Ｔｒを要する。
すなわち、液晶素子２３０に対して光学的飽和電圧Ｖｓａｔを印加する場合であっても、液晶素子２３０の相対透過率が０％から９０％に変化する時間Ｔｒに比べて、十分に短い時間ΔＴに限って印加すれば、液晶素子２３０の透過率がほとんど変化することなく、液晶素子２３０を配向不良の状態から脱する契機を与えることができる。
【００４５】
本実施形態では、リセット駆動において液晶素子２３０に対して光学的飽和電圧Ｖｓａｔを印加する時間ΔＴは、液晶素子２３０に対して光学的飽和電圧Ｖｓａｔを印加した場合に、相対透過率が０％から１０％に変化するのに要する時間よりも短い時間とする。
例えば、図４（ｄ）、（ｅ）に示すように、Ｖｓａｔが５ボルトの場合、透過率が０％から１０％に変化するまでに２ミリ秒を要し、０％から９０％に変化するまでに５ミリ秒を要する液晶の場合、リセット駆動として液晶素子２３０に光学的飽和電圧Ｖｓａｔを印加する時間ΔＴを２ミリ秒以下、好ましくは１ミリ秒以下とすれば、液晶素子２３０の透過率をほぼ０％のまま変化させることなく、液晶素子２３０の配向不良を解消可能となる。
この例の場合、液晶の仕様として、周波数を６０Ｈｚ、走査線数を１１２６本と仮定すると、１水平走査期間Ｈは、０．０１４８ミリ秒であり、ΔＴを１ミリ秒とした場合、水平走査期間Ｈの６７個に相当する。つまり、リセット信号を印加する行と、画像信号を印加する行との間隔が、６７行程度であれば、観察者に知覚されることなく配向不良が解消されることになる。
【００４６】
以上に述べたような、領域走査駆動とリセット駆動とを一体として実現するための具体的な駆動方式について、以下に詳細に説明する。
【００４７】
図５は、走査線駆動回路３１の構成を示す図である。
走査線駆動回路３１は、Ｙシフトレジスタ３１１と、２Ｍ本の走査線２１に対応して設けられた２Ｍ個のゲート回路３１２とを備える。この例のゲート回路３１２はＡＮＤ回路で構成されるが、論理レベルが整合するのであればＮＡＮＤ回路を用いてもよいことは勿論である。
Yシフトレジスタ３１１は、Ｙ入力パルスＤｙをＹクロック信号Ｃｌｙに従って順次転送することによって、YシフトパルスＹ［１］〜Ｙ［２Ｍ］を生成する。YシフトパルスＹ［１］〜Ｙ［２Ｍ］の各々は、１水平走査期間Ｈにおいてアクティブとなるパルスである。YシフトパルスＹ［１］〜Ｙ［２Ｍ］のアクティブ期間は、ゲート回路３１２に供給される第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４によって制限されて、選択信号Ｇ［１］〜Ｇ［２Ｍ］が生成される。
後述するようにＹ入力パルスＤｙは１垂直走査期間Ｆに４回アクティブとなる。このため、YシフトパルスＹ［１］〜Ｙ［２Ｍ］のうち４つのパルスが同時にアクティブとなる水平走査期間が存在する。一方、ある水平走査期間Ｈにおいて、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４は排他的にアクティブとなる。
したがって、YシフトパルスＹ［１］〜Ｙ［２Ｍ］のうち４つのパルスが同時にアクティブになったとしても、それらのパルスのアクティブ期間は、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４によって排他的に制限され、４つの選択信号として走査線２１に供給される。
【００４８】
これは、本実施形態の液晶装置１は、領域走査駆動とリセット駆動とを一体として実現するからである。すなわち、領域走査駆動を実現するために、１垂直走査期間に正極性の画像信号ＶＤと負極性の画像信号ＶＤとを液晶素子２３０に書き込む。また、リセット駆動を実現するために、正極性の画像信号ＶＤの書き込みに先立ち、正極性のリセット信号Ｖｒを液晶素子２３０に書き込み、負極性の画像信号ＶＤの書き込みに先立ち、負極性のリセット信号Ｖｒを液晶素子２３０に書き込む。これらの書き込みは、排他的に実行する必要がある。
そこで、本実施形態では、図２１に示すように１水平走査期間Ｈを分割して、正極性のリセット信号Ｖｒを書き込むための第１リセット期間Ｔｒ１、正極性の画像信号ＶＤを書き込むための第１書込期間Ｔｗ１、負極性のリセット信号Ｖｒを書き込むための第２リセット期間Ｔｒ２、負極性の画像信号ＶＤを書き込むための第２書込期間Ｔｗ２を設けている。
【００４９】
後述するイネーブル信号生成回路５１では、第１リセット期間Ｔｒ１でアクティブとなる第１リセットパルスＲ１、第１書込期間Ｔｗ１でアクティブとなる第１書込パルスＶ１、第２リセット期間Ｔｒ２でアクティブとなる第２リセットパルスＲ２、および第２書込期間Ｔｗ２でアクティブとなる第２書込パルスＶ２を生成する。そして、第１リセットパルスＲ１、第１書込パルスＶ１、第２リセットパルスＲ２、および第２書込パルスＶ２を、所定の規則に従って、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４に割り当てることによって、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を生成している。
なお、第１書込期間Ｔｗ１では正極性の画像信号ＶＤの他に、正極性のプリチャージ信号Ｖｐが書き込まれ、第２書込期間Ｔｗ２では負極性の画像信号ＶＤの他に、負極性のプリチャージ信号Ｖｐが書き込まれる。変形例４で説明するようにプリチャージ信号Ｖｐの書き込みはリセット駆動と領域走査駆動とを実現するために必須ではなく、省略してもよい。したがって、第１書込パルスＶ１は正極性の画像信号ＶＤを書き込む期間を少なくとも指定し、第２書込パルスＶ２は正極性の画像信号ＶＤを書き込む期間を少なくとも指定すればよい。
【００５０】
図６に示すとおり、Ｙシフトレジスタ３１１は、２Ｍ＋１個の転送回路Ｌと、２Ｍ個のＡＮＤ回路３１３とを備える。ｉを、１≦ｉ≦２Ｍを満たす自然数としたとき、第ｉ番目のＡＮＤ回路３１３は、隣接する転送回路Ｌ、すなわち、第ｉ番目の転送回路Ｌ［ｉ］と第ｉ＋１番目の転送回路Ｌ［ｉ＋１］とに接続する。
図７に、Ｙシフトレジスタ３１１の動作を規定するタイミングチャートを示す。第１番目の転送回路Ｌ［１］には、ドライバ５０より、Ｙクロック信号Ｃｌｙと、Ｙクロック信号Ｃｌｙの１周期分の幅を有するパルスであるＹ入力パルスＤｙが供給される。第１番目の転送回路Ｌ［１］では、Ｙクロック信号Ｃｌｙの立ち上がりのタイミングおよび立ち下りのタイミングに従い、Ｙ入力パルスＤｙをＹクロック信号Ｃｌｙの半周期分だけ遅延させたパルス信号Ｄｙ［１］を、第２番目の転送回路Ｌ［２］と第１番目のＡＮＤ回路３１３とに出力する。同様に、第ｉ番目の転送回路Ｌ［ｉ］は、第ｉ−１番目の転送回路Ｌ［ｉ−１］より供給されるパルス信号Ｄｙ［ｉ−１］をＹクロック信号Ｃｌｙの半周期分だけ遅延させたパルス信号Ｄｙ［ｉ］を、第ｉ＋１番目の転送回路Ｌ［ｉ＋１］、第ｉ−１番目のＡＮＤ回路３１３、および第ｉ番目のＡＮＤ回路３１３に出力する。第ｉ番目のＡＮＤ回路３１３は、第ｉ番目の転送回路Ｌ［ｉ］から出力されたパルス信号とＤｙ［ｉ］と、第ｉ＋１番目の転送回路Ｌ［ｉ＋１］から出力されたパルス信号Ｄｙ［ｉ＋１］との論理積を取ることで、Ｙクロック信号Ｃｌｙの半周期に相当する幅を有するパルスであるＹシフトパルスＹ［ｉ］を生成する。
このように、各ＹシフトパルスＹ［１］、Ｙ［２］、・・・Ｙ［２Ｍ］は、お互いにＹクロック信号Ｃｌｙの半周期ずつ遅れたタイミングで順次排他的に出力されるパルス信号であり、第ｉ番目のＡＮＤ回路３１３から出力されるＹシフトパルスＹ［ｉ］は、ｉ行目の走査線と接続するｉ行目のゲート回路３１２に対して出力される。
【００５１】
図８に、垂直走査期間ＦにおいてＹシフトレジスタ３１１に対して入力されるＹ入力パルスＤｙについて示す。垂直走査期間Ｆは前述の通り、Ｙ転送開始パルスＤｙｉｎの２周期分の期間に相当するが、その期間内にＹ入力パルスＤｙはＹシフトレジスタ３１１に対して４回供給される。具体的には、１垂直走査期間Ｆにおける１つ目のＹ転送開始パルスＤｙｉｎと同時に生成される第１のＹ入力パルスＤｙ１、第１のＹ入力パルスＤｙ１をＹクロック信号Ｃｌｙに従って一定周期だけ遅延させて生成される第２のＹ入力パルスＤｙ２、１垂直走査期間Ｆにおける２つ目のＹ転送開始パルスＤｙｉｎと同時に生成される第３のＹ入力パルスＤｙ３、および、第３のＹ入力パルスＤｙ３をＹクロック信号Ｃｌｙに従って一定周期だけ遅延させて生成される第４のＹ入力パルスＤｙ４の４つのＹ入力パルスＤｙが、シフトレジスタ３１１に対して供給される。
なお、詳細は後述するが、Ｙ入力パルスＤｙ１とＤｙ２との間隔と、Ｙ入力パルスＤｙ３とＤｙ４との間隔とは、いずれもＹクロック信号Ｃｌｙの半周期に相当する間隔（１水平走査期間）の４ｋ＋２個分（ｋは、４ｋ＋２＜Ｍを満たす自然数）に相当する。
【００５２】
説明を図５に戻す。シフトレジスタ３１１に入力された４つのＹ入力パルスＤｙ１、Ｄｙ２、Ｄｙ３、およびＤｙ４は、Ｙシフトレジスタ３１１において順次シフトされ、それぞれ、ＹシフトパルスＹ［ｉ］としてｉ行目のゲート回路３１２に対して出力され、ゲート回路３１２を介してｉ行目の走査線２１が選択される。
図９に、ゲート回路３１２に対して出力されるＹシフトパルスＹ［ｉ］について示す。以下、４つのＹ入力パルスＤｙ１、Ｄｙ２、Ｄｙ３、およびＤｙ４のそれぞれに対応するＹシフトパルスＹ［ｉ］を、第１リセットシフトパルスＹｒ１、第１書込シフトパルスＹｖ１、第２リセットシフトパルスＹｒ２、および第２書込シフトパルスＹｖ２とする。これら４つのＹシフトパルスＹ［ｉ］が、それぞれ一定の間隔を隔て、第１番目から第２Ｍ番目までのゲート回路３１２に対して上から順次出力される。すなわち、シフトレジスタ３１１からは、１水平走査期間において、最大４つのＹシフトパルスＹ［ｉ］が同時に出力される。
なお、本実施形態では、４つのＹ入力パルスＤｙ１、Ｄｙ２、Ｄｙ３、およびＤｙ４のそれぞれに対応するＹシフトパルスＹ［ｉ］を、第１リセットシフトパルスＹｒ１、第１書込シフトパルスＹｖ１、第２リセットシフトパルスＹｒ２、および第２書込シフトパルスＹｖ２としているが、それぞれ第２リセットシフトパルスＹｒ２、第２書込シフトパルスＹｖ２、第１リセットシフトパルスＹｒ１、および第１書込シフトパルスＹｖ１の順番に対応させても良い。
【００５３】
説明を再び図５に戻し、ゲート回路３１２について説明する。第ｉ番目のゲート回路３１２は、ＹシフトパルスＹ［ｉ］と、イネーブル信号生成回路５１より供給される第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちいずれか１つとの論理積を演算し、選択信号Ｇ［ｉ］として第ｉ行目の走査線２１に出力する。
２Ｍ個のゲート回路３１２には、１水平走査期間内に最大４つのＹシフトパルスＹ［ｉ］が供給されるため、１水平走査期間Ｈにおいて、ゲート回路３１２から最大４つの選択信号Ｇ［ｉ］が出力され、４本の走査線２１が選択される。
【００５４】
以下に、２Ｍ個のゲート回路３１２それぞれに対して、第１乃至第４のいずれのイネーブル信号ＥＮＢ１〜ＥＮＢ４が割り当てられるかについて説明する。
図５に示されたとおり、１行目から４行目のゲート回路３１２に対しては、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が順番に供給され、５行目からＭ行目のゲート回路３１２に対しても、上から４つずつ、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の順番で繰り返して供給される。すなわち、自然数ｉが１≦ｉ≦Ｍを満たす場合、ｉを４で除算した剰余を整数ｄ（０≦ｄ≦３）、すなわちｄ≡ｉ（ｍｏｄ４）としたとき、ｉ行目のゲート回路３１２には、ｄが１の場合には第１のイネーブル信号ＥＮＢ１、ｄが２の場合には第２のイネーブル信号ＥＮＢ２、ｄが３の場合には第３のイネーブル信号ＥＮＢ３、ｄが０の場合には第４のイネーブル信号ＥＮＢ４がそれぞれ供給される。
また、ゲート回路３１２と第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４との接続関係は、画面の上下中央（つまり、第Ｍ行目の走査線と、第Ｍ＋１番目の走査線との間）に位置する中心線ＣＬを鏡面として、上下対称の関係となる。
したがって、ｉがＭ＋１≦ｉ≦２Ｍを満たす場合、画面下部に位置するｉ行目のゲート回路３１２には、ｉ行目のゲート回路３１２と上下対称の位置にあり画面上部に位置する（２Ｍ−ｉ＋１）行目のゲート回路３１２と等しい番号のイネーブル信号が供給される。すなわち、２Ｍ−ｉ＋１を４で除算した剰余を整数ｄ（０≦ｄ≦３）、すなわちｄ≡（２Ｍ−ｉ＋１）（ｍｏｄ４）としたとき、ｉ行目のゲート回路３１２には、ｄが１の場合には第１のイネーブル信号ＥＮＢ１、ｄが２の場合には第２のイネーブル信号ＥＮＢ２、ｄが３の場合には第３のイネーブル信号ＥＮＢ３、ｄが４の場合には第４のイネーブル信号ＥＮＢ４がそれぞれ供給される。
【００５５】
４つのＹシフトパルスＹ［ｉ］の間隔は、以下の２つの条件を満たす。
まず、１つめの条件「条件１」として、Ｑを、Ｍ≦Ｑ≦Ｐの関係を有する偶数としたとき、第１リセットシフトパルスＹｒ１の開始（すなわち、第１リセットシフトパルスＹｒ１が１行目のゲート回路３１２に出力される時間）から第２リセットシフトパルスＹｒ２の開始までの間隔、および、第１書込シフトパルスＹｖ１の開始から第２書込シフトパルスＹｖ２の開始まで間隔は、いずれも、水平走査期間ＨのＱ周期に相当する期間である（つまり、第１リセットシフトパルスＹｒ１により選択される行と第２リセットシフトパルスＹｒ２により選択される行との間隔、および、第１書込シフトパルスＹｖ１により選択される行と第２書込シフトパルスＹｖ２により選択される行との間隔は、いずれもＱ行である）。
また、２つめの条件「条件２」として、ｋを、４ｋ＋２＜Ｍを満たす自然数としたとき、第１リセットシフトパルスＹｒ１の開始から第１書込シフトパルスＹｖ１の開始までの間隔、および、第２リセットシフトパルスＹｒ２の開始から第２書込シフトパルスＹｖ２の開始まで間隔は、いずれも、水平走査期間Ｈの４ｋ＋２周期に相当する期間である（つまり、第１リセットシフトパルスＹｒ１により選択される行と第１書込シフトパルスＹｖ１により選択される行との間隔、および、第２リセットシフトパルスＹｒ２により選択される行と第２書込シフトパルスＹｖ２により選択される行との間隔は、いずれも４ｋ＋２行である）。
なお、前述の通り、自然数Ｐは垂直走査期間Ｆと水平走査期間Ｈとの関係を規定する定数であり、垂直走査期間Ｆは、水平走査期間Ｈの２Ｐ個分の期間に相当する。また、本実施形態においては、第１リセットシフトパルスＹｒ１が１行目のゲート回路３１２に出力されてから、次に１行目のゲート回路３１２に出力されるまでの期間が、垂直走査期間Ｆに等しいため、Ｑ＝Ｐの関係を満たす。
【００５６】
４つのＹシフトパルスＹ［ｉ］の間隔を、上記の条件１および条件２を満たすような間隔に設定した場合、同一水平走査期間内に出力される第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を、それぞれ異なるゲート回路３１２（および、走査線２１）に対して重複せずに１対１の関係で割り当てることが可能となる。
以下に、図１０〜図１８を用いつつ、各ＹシフトパルスＹ［ｉ］により選択される行と、ＹシフトパルスＹ［ｉ］により選択された行のゲート回路３１２に対して割り当てられる第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４との関係について説明する。
【００５７】
図１０および図１１は、第１リセットシフトパルスＹｒ１によって選択される行ｉｒ１と第２リセットシフトパルスＹｒ２によって選択される行ｉｒ２との関係を示した図である。
この例では、Ｍ＝８（つまり、走査線２１の本数は１６本）とし、行ｉｒ１は画面の上半分（つまり、１≦ｉｒ１≦Ｍ）に、行ｉｒ２は画面の下半分（つまり、Ｍ＋１≦ｉｒ２≦２Ｍ）に、それぞれ位置している。また、時刻Ｔは、１水平走査期間毎に１ずつカウントアップする値である。
また、この例では、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔により、Ｃａｓｅ１−１、Ｃａｓｅ１−２、Ｃａｓｅ１−３、およびＣａｓｅ１−４、の４つに分類している。つまり、Ｃａｓｅ１−１では両者の間隔を８行とし、Ｃａｓｅ１−２では両者の間隔を９行とし、Ｃａｓｅ１−３では両者の間隔を１０行とし、Ｃａｓｅ１−４では両者の間隔を１１行としている。なお、図１０では、Ｃａｓｅ１−１のみ詳細に示している。
【００５８】
図１０および図１１（ａ）に示すとおり、Ｃａｓｅ１−１は、時刻Ｔ＝１において、第１リセットシフトパルスＹｒ１によって第１行が選択され、第２リセットシフトパルスＹｒ２によって第９行が選択される。また、時刻Ｔ＝１から１水平走査期間後の時刻Ｔ＝２には、これら２つのＹシフトパルスＹ［ｉ］によりそれぞれ第２行と第１０行とが選択され、時刻Ｔ＝３にはそれぞれ第３行と第１１行とが選択され、時刻Ｔ＝４にはそれぞれ第４行と第１２行とが選択される。
図１１（ｂ）は、時刻Ｔ＝１〜４のそれぞれにおいて、２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちいずれの信号が入力されるかを示している。例えば、時刻Ｔ＝１では、第１リセットシフトパルスＹｒ１により選択される第１行に対して第１のイネーブル信号ＥＮＢ１が入力され、第２リセットシフトパルスＹｒ２により選択される第９行に対して第４のイネーブル信号ＥＮＢ４が入力される。同様に、時刻Ｔ＝２では、第２のイネーブル信号ＥＮＢ２と第３のイネーブル信号ＥＮＢ３とがそれぞれ入力され、時刻Ｔ＝３では、第３のイネーブル信号ＥＮＢ３と第２のイネーブル信号ＥＮＢ２とがそれぞれ入力され、時刻Ｔ＝４では、第４のイネーブル信号ＥＮＢ４と第１のイネーブル信号ＥＮＢ１とがそれぞれ入力される。なお、時刻Ｔ＝５以降については、時刻Ｔ＝１〜Ｔ＝４の繰り返しとなる。
このように、Ｃａｓｅ１−１、すなわち、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が８行の場合には、これら２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複することなく割り当てられる。
同様に、Ｃａｓｅ１−３の場合、すなわち、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が１０行の場合についても、これら２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複することなく割り当てられる。
【００５９】
一方、Ｃａｓｅ１−２の場合、すなわち、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が９行の場合は、時刻Ｔ＝２と、時刻Ｔ＝４とにおいて、これら２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられる。また、Ｃａｓｅ１−４の場合、すなわち、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が１１行の場合についても、時刻Ｔ＝１と、時刻Ｔ＝３とにおいて、これら２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられる。
ここで、第１リセットシフトパルスＹｒ１のアクティブ期間を第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかで制限することによって第１リセット期間Ｔｒ１を特定し、第２リセットシフトパルスＹｒ２のアクティブ期間を第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかで制限することによって第２リセット期間Ｔｒ２を特定することができる。第１リセット期間Ｔｒ１と第２リセット期間Ｔｒ２とは、図２１を参照して前述したように排他的な期間である。したがって、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられたのでは、第１リセット期間Ｔｒ１と第２リセット期間Ｔｒ２とを分離することができない。よって、Ｃａｓｅ１−２およびＣａｓｅ１−４は採用することができない。要は、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられないことが必要である。
【００６０】
以上の、Ｃａｓｅ１−１〜Ｃａｓｅ１−４から示されるように、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が偶数の場合には、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複せずに出力されるが、奇数の場合には第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複し、不都合が生じる。このため、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔は偶数であることが必要である。
【００６１】
なお、Ｃａｓｅ１−１〜Ｃａｓｅ１−４では、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２について論じているが、これはあくまで例示であり、ＹシフトパルスＹ［ｉ］により選択される４つの行のうち、画面の上半分に位置する行と、画面の下半分に位置する行との２行については、同様の関係を有する。
また、Ｃａｓｅ１−１〜Ｃａｓｅ１−４では、２つのＹシフトパルスＹ［ｉ］により選択される２つの行の間隔が、８行の場合、９行の場合、１０行の場合、および１１行の場合についてのみ示している。しかし、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４は、４行毎に繰り返し割り当てられるため、２つのＹシフトパルスＹ［ｉ］により選択される２つの行の間隔についても４を法とした剰余に関して論じればよく、２つの行の間隔が４で割りきれる値の場合には８行の場合（Ｃａｓｅ１−１）と同様の関係であり、２つの行の間隔が４で割って１余る値場合は９行の場合（Ｃａｓｅ１−２）と同様の関係であり、２つの行の間隔が４で割って２余る場合は１０行の場合（Ｃａｓｅ１−３）と同様の関係であり、２つの行の間隔が４でわって３余る場合は１１行の場合（Ｃａｓｅ１−４）と同様の関係である。
【００６２】
Ｃａｓｅ１−１〜Ｃａｓｅ１−４は、Ｍ＝８の場合、すなわち、走査線２１の本数が１６本の場合について示している。しかし、前述のとおり、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４は４行毎に繰り返し割り当てられるため、Ｍが８以外であっても、Ｍが４の倍数である場合（つまり、画面の上下中央に位置する中心線ＣＬに隣接するＭ行目およびＭ＋１行目のゲート回路３１２に対して第４のイネーブル信号ＥＮＢ４が割り当てられる場合）についても、Ｃａｓｅ１−１〜Ｃａｓｅ１−４と同様の関係を有する。
【００６３】
図１２〜図１４に、Ｍが４の倍数とならない場合を示す。図１２は、Ｍ＝９の場合（Ｍを４で割って１余る場合）、図１３は、Ｍ＝１０の場合（Ｍを４で割って２余る場合）、図１４は、Ｍ＝１１の場合（Ｍを４で割って３余る場合）をそれぞれ示している。
これらの例により、Ｍが４の倍数とならない場合においても、ＹシフトパルスＹ［ｉ］により選択された画面の上半分に位置する行と画面の下半分に位置する行との２つの行の間隔が偶数である場合には、これら２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複せずに出力されることが示される。
【００６４】
図１５に、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第１書込シフトパルスＹｖ１により選択される行ｉｖ１との関係を例示する。行ｉｒ１と行ｉｖ１とは、いずれも画面の上半分に位置するものとし、両者の間隔が、４行の場合（Ｃａｓｅ５−１）、５行の場合（Ｃａｓｅ５−２）、６行の場合（Ｃａｓｅ５−３）、および７行の場合（Ｃａｓｅ５−４）の４つのケースについて例示している。
図１５（ｂ）に示すとおり、Ｃａｓｅ５−１では、時刻Ｔ＝１〜Ｔ＝４の全てにおいて、ＹシフトパルスＹ［ｉ］により選択された２つの行ｉｒ１と行ｉｖ１とに対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられる。
一方、Ｃａｓｅ５−２乃至Ｃａｓｅ５−４では、時刻Ｔ＝１〜Ｔ＝４の全てにおいて、ＹシフトパルスＹ［ｉ］により選択された２つの行ｉｒ１と行ｉｖ１とに対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複することなく割り当てられる。つまり、画面の上半分に位置する２つの行ｉｒ１と行ｉｖ１との間隔が４の倍数以外である場合には、これら２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複せずに出力される。
なお、前述の通り、画面の上半分に位置する行と画面の下半分に位置する行との２つの行の間隔についても偶数である必要があるので、画面の下半分にある行、例えば、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２と行ｉｒ１との間隔も、行ｉｒ２と行ｉｖ１との間隔も偶数となる必要がある。従って、行ｉｒ１と行ｉｖ１との間隔についても偶数となる。行ｉｒ１と行ｉｖ１との間隔は４の倍数以外であるため、その間隔は、４で割って２余る値となる。
【００６５】
これら、ＹシフトパルスＹ［ｉ］により選択される複数の行の関係について、以下に定式化して説明する。なお、以下で記載する合同式は、全て４を法としたものであるとし、「ｍｏｄ４」の記載は省略する。
図１６に示すように、Ｍ＝１６の場合において、画面の上半分にある行をｉ１（１≦ｉ１≦Ｍ）と、画面の下半分にある行をｉ２（Ｍ＋１≦ｉ２≦２Ｍ）とについて、値ｄ１（ｄ１は、０≦ｄ１≦３を満たす整数）をｉ１を４で除算した剰余、値ｄ２（ｄ２は、０≦ｄ２≦３を満たす整数）を（２Ｍ−ｉ２＋１）を４で除算した剰余とを定義する。すなわち、値ｄ１と、値ｄ２とは以下の式を満たす。
ｄ１≡ｉ１ ・・・（式１）
ｄ２≡（２Ｍ−ｉ２＋１） ・・・（式２）
このとき、行ｉ１と行ｉ２とに対して割り当てられるイネーブル信号の番号は、それぞれ、値ｄ１、および値ｄ２に１対１に対応する番号となる。具体的には、ｄ１またはｄ２が１の場合には第１のイネーブル信号ＥＮＢ１が、ｄ１またはｄ２が２の場合には第２のイネーブル信号ＥＮＢ２が、ｄ１またはｄ２が３の場合には第３のイネーブル信号ＥＮＢ３が、ｄ１またはｄ２が０の場合には第４のイネーブル信号ＥＮＢ４が、それぞれ割り当てられる。
ここで、行ｉ１と、行ｉ２との間隔をＱ（Ｑは１以上の自然数）とした場合、両者の関係は、ｉ２＝ｉ１＋Ｑと表されるため、これを式２に代入することで、
ｄ２≡（２Ｍ−ｉ２＋１）≡（２Ｍ−Ｑ−ｄ１＋１） ・・・（式３）
が得られる。
【００６６】
間隔Ｑが偶数である場合は、２Ｍも偶数であるため、２Ｍ−Ｑも偶数となる。従って、２Ｍ−Ｑ≡０または２Ｍ−Ｑ≡２のいずれかが成立する。これらを式３に代入することで、ｄ２≡（１−ｄ１）またはｄ２≡（３−ｄ１）のうちいずれかの関係が成り立つことになる。また、ｄ１の値は、１水平走査期間毎に、ｄ１＝１、ｄ１＝２、ｄ１＝３、およびｄ１＝０の４つの値を繰り返す。
ここで、ｄ１＝１の場合は、ｄ２≡１−ｄ１＝０またはｄ２≡３−ｄ１＝２となるため、ｄ１とｄ２とは異なる値となる。つまり、ｄ１＝１の場合は、行ｉ１には第１のイネーブル信号ＥＮＢ１が割り当てられるが、この場合、ｄ２＝０、またはｄ２＝２であるため、行ｉ２には第４イネーブル信号ＥＮＢ４または第２のイネーブル信号ＥＮＢ２が割り当てられる。
同様に、ｄ１＝２の場合はｄ２＝３またはｄ２＝１となり、ｄ１＝３の場合はｄ２＝２またはｄ２＝０となり、ｄ１＝０の場合はｄ２＝１またはｄ２＝３となる。つまり、ｄ１が、１、２、３、４のうちいずれの値を取った場合にも、ｄ１とｄ２とは、常に異なる値となるため、行ｉ１と行ｉ２とに対しては、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうち異なる２つの番号を有するイネーブル信号が重複せずに割り当てられる。
【００６７】
一方、間隔Ｑが奇数の場合は、２Ｍ−Ｑは奇数となる。従って、２Ｍ−Ｑ≡１または２Ｍ−Ｑ≡３のいずれかが成立する。これらを式３に代入することで、ｄ２≡（２−ｄ１）またはｄ２≡（４−ｄ１）のうちいずれかの関係が成り立つことになる。
ここで、ｄ１＝１の場合はｄ２＝１またはｄ２＝３となり、ｄ１＝２の場合はｄ２＝０またはｄ２＝２となり、ｄ１＝３の場合はｄ２＝３またはｄ２＝１となり、ｄ１＝０の場合はｄ２＝２またはｄ２＝０となる。つまり、ｄ１とｄ２とは交互に等しい値となる。これは、１水平走査期間の周期で順次シフトして選択される２つの行ｉ１と行ｉ２に対して、２周期に１回の間隔で同一番号のイネーブル信号が重複して割り当てられることを示している。
以上により、画面の上半分にある行ｉ１と、画面の下半分にある行ｉ２との間隔Ｑが偶数である場合に限り、行ｉ１と行ｉ２とに対して第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複せずに割り当てられる。
【００６８】
次に、図１７のように、４つのＹシフトパルスＹ［ｉ］により、４行の走査線が選択される場合を検討する。ここで、選択された４行の走査線２１を、行ｉｖ１、行ｉｒ１、行ｉｖ２、および行ｉｒ２とする。行ｉｖ１と行ｉｒ１とは画面の上半分にあり、１≦ｉｖ１＜ｉｒ１≦Ｍを満たし、行ｉｖ２と行ｉｒ２とは画面の下半分にあり、Ｍ＋１≦ｉｖ２＜ｉｒ２≦２Ｍを満たすものとする。
この場合、前述の通り、画面の上半分にある行と画面の下半分にある行との間隔は偶数である必要があるため、行ｉｖ１と行ｉｖ２との間隔Ｑ１、行ｉｒ１と行ｉｒ２との間隔Ｑ２、行ｉｖ１と行ｉｒ２との間隔Ｑ３、および行ｉｒ１と行ｉｖ２との間隔Ｑ４は、いずれも偶数となる。また、行ｉｖ１と行ｉｒ１との間隔Ｑ５は、Ｑ５＝Ｑ４−Ｑ１であるため偶数となる。同様に、行ｉｖ２と行ｉｒ２との間隔Ｑ６についても、Ｑ６＝Ｑ２−Ｑ４であるため偶数となる。すなわち、Ｑ１乃至Ｑ６はいずれも偶数となり、４つのＹシフトパルスＹ［ｉ］により選択された４つの行のうち、いずれの行間についても偶数行となる。
【００６９】
ここで、特に画面の上半分にあるふたつの行ｉｖ１と行ｉｒ１との関係について注目する。行ｉｖ１と行ｉｒ１との間隔Ｑ５は偶数であるため、Ｑ５≡０またはＱ５≡２のいずれかが成立する。ここで、ｄｖ１はｉｖ１を４で除算した剰余（つまり、ｄｖ１は０≦ｄｖ１≦３を満たす整数であり、ｄｖ１≡ｉｖ１を満たす）とし、ｄｒ１はｉｒ１を４で除算した剰余（つまり、ｄｒ１は０≦ｄｒ１≦３を満たす整数であり、ｄｒ１≡ｉｒ１を満たす）とする。この場合、行ｉｖ１に割り当てられるイネーブル信号の番号は値ｄｖ１と１対１に対応し、行ｉｒ１に割り当てられるイネーブル信号の番号は値ｄｒ１と１対１に対応する。また、ｉｒ１＝ｉｖ１＋Ｑ５であるため、値ｄｖ１と値ｄｒ１との間には、
ｄｒ１≡ｉｒ１≡ｉｖ１＋Ｑ５
≡ｄｖ１＋Ｑ５
なる関係が成り立つ。従って、Ｑ５≡０の場合には、ｄｖ１＝ｄｒ１が成り立つことになり、行ｉｖ１と行ｉｒ１とには、常に同一のイネーブル信号が重複して割り当てられる不都合が生ずる。よって、Ｑ５は偶数であり、かつ、４の倍数ではない値である必要があり、Ｑ５≡２が成立する。
【００７０】
同様に、画面の下半分にあるふたつの行ｉｖ２と行ｉｒ２との関係についても、ふたつの行の間隔Ｑ６は偶数であるため、Ｑ６≡０またはＱ６≡２のいずれかが成立する。ここで、ｄｖ２は（２Ｍ−ｉｖ２＋１）を４で除算した剰余（つまり、ｄｖ２は０≦ｄｖ２≦３を満たす整数であり、ｄｖ１≡（２Ｍ−ｉｖ２＋１）を満たす）とし、ｄｒ２は（２Ｍ−ｉｒ２＋１）を４で除算した剰余（つまり、ｄｒ２は０≦ｄｒ２≦３を満たす整数であり、ｄｒ１≡（２Ｍ−ｉｒ２＋１）を満たす）とする。この場合、行ｉｖ２に割り当てられるイネーブル信号の番号は値ｄｖ２と１対１に対応し、行ｉｒ２に割り当てられるイネーブル信号の番号は値ｄｒ２と１対１に対応する。また、ｉｒ２＝ｉｖ２＋Ｑ６であるため、値ｄｖ２と値ｄｒ２との間には、
ｄｒ２≡（２Ｍ−ｉｒ２＋１）≡（２Ｍ−ｉｖ２＋１−Ｑ６）
≡ｄｖ２−Ｑ６
なる関係が成り立つ。従って、Ｑ６≡０の場合には、ｄｖ２＝ｒｂ２が成り立つことになり、行ｉｖ２と行ｉｒ２とには、常に同一のイネーブル信号が重複して割り当てられる不都合が生ずる。よって、Ｑ６は偶数であり、かつ、４の倍数ではない値である必要があり、Ｑ６≡２が成立する。
【００７１】
以上により、行ｉｒ１と行ｉｖ１との間隔Ｑ５と、行ｉｒ２と行ｉｖ２との間隔Ｑ６とは、いずれも、４ｋ＋２＜Ｍを満たす自然数ｋにより、４ｋ＋２としてあらわされることになる。
【００７２】
次に、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔、および、第１書込シフトパルスＹｖ１により選択される行ｉｖ１と第２書込シフトパルスＹｖ２により選択される行ｉｖ２との間隔を示す値Ｑが、Ｍ≦Ｑであることについて説明する。
【００７３】
図１８に示すように、４つのＹシフトパルスＹ［ｉ］により選択される４行の走査線のうち、３行が画面の上半分にある例について考察する。
図１８に示すように、選択された４行の走査線２１の行数を、行ｉｖ１、行ｉｒ１、行ｉｖ２、および行ｉｒ２とし、行ｉｖ１、行ｉｒ１、および、行ｉｖ２は画面の上半分にあり、１≦ｉｖ１＜ｉｒ１＜ｉｖ２≦Ｍを満たす。また、行ｉｒ２は画面の下半分にあり、Ｍ＋１≦ｉｒ２≦２Ｍを満たす。
前述の通り、画面の上半分にある２つの行の間隔は、４で割って２余る行数である必要がある。すなわち、画面の上半分にある３つの行、ｉｖ１、ｉｒ１、および、ｉｖ２に関して、相互にその間隔が４で割って２余る行数となる必要がある。ここで、行ｉｖ２と行ｉｖ１との間隔をＱ１とし、行ｉｖ２と行ｉｒ１との間隔をＱ４とし、行ｉｒ１と行ｉｖ１との間隔をＱ５とする。このとき、Ｑ１＝Ｑ４＋Ｑ５であるため、仮にＱ４≡２、かつＱ５≡２とした場合、Ｑ１＝Ｑ４＋Ｑ５≡４≡０となり、Ｑ１≡２は成立しない。
つまり、画面の上半分に３行の走査線が存在する場合には、そのうちの２行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられる不都合が生ずる。従って、行ｉｖ１と行ｉｒ１とが画面の上半分にある場合には、行ｉｖ２と行ｉｒ２とは画面の下半分に存在する必要があり、そのためには、行ｉｒ１と、行ｉｒ２との間隔、および、行ｉｖ１と、行ｉｖ２との間隔が画面の半分よりも離れている関係（つまり、間隔がＭ行以上離れている関係）が必要である。言いかえれば、行ｉｒ１と行ｉｒ２との間隔Ｑ２、および行ｉｖ１と行ｉｖ２との間隔Ｑ１について、Ｑ１≧Ｍ、Ｑ２≧Ｍの関係が成立する。このことは、画面の上半分において選択される走査線２１は最大２行であり、画面の下半分において選択される走査線２１は最大２行であることを意味する。
【００７４】
以上のように、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１、第１書込シフトパルスＹｖ１により選択される行ｉｖ１、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２、および、第２書込シフトパルスＹｖ２により選択される行ｉｖ２について、前述した、条件１および条件２を満たす場合、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複することなく割り当てられることになる。
【００７５】
図１に示す通り、ドライバ５０は、イネーブル信号生成回路５１を備える。
前述の通り、ドライバ５０は、タイミングコントローラ６０から供給されるＹ転送開始パルスＤｙｉｎと入力Ｙクロック信号Ｃｌｙｉｎとに基づいて、Ｙ入力パルスＤｙおよびＹクロック信号Ｃｌｙを生成し、走査線駆動回路３１に供給する。また、ドライバ５０は、タイミングコントローラ６０から供給されるＸ転送開始パルスＤｘｉｎとドットクロック信号Ｄｃｌｋとに基づき、Ｘ入力パルスＤｘと、ドットクロック信号Ｄｃｌｋとを、データ線駆動回路３２に対して供給する。
イネーブル信号生成回路５１は、詳細は後述するが、タイミングコントローラ６０から供給される各種信号に基づき、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を生成し、走査線駆動回路３１に対して出力するとともに、制御信号Ｎｒｇを生成し、データ線駆動回路３２に対して出力する。
【００７６】
図１９に示すように、イネーブル信号生成回路５１は、パルス生成部５２と、信号生成部５３とを備える。パルス生成部５２は、第１リセットパルスＲ１、第１書込パルスＶ１、第２リセットパルスＲ２、および第２書込パルスＶ２を生成する。信号生成部５３は、これらのパルスに基づいて第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を生成する。また、図２０に示すように、パルス生成部５２は、リセット信号生成回路５２１と、第１水平カウンタ５２２Ａおよび第２水平カウンタ５２２Ｂと、第１パルス生成回路５２３Ａおよび第２パルス生成回路５２３Ｂとを備える。
【００７７】
リセット信号生成回路５２１は、タイミングコントローラ６０より供給される入力Ｙクロック信号Ｃｌｙｉｎと、Ｘ転送開始パルスＤｘｉｎとに基づいて、第１カウンタリセット信号Ｒｅｓｅｔ１および第２カウンタリセット信号Ｒｅｓｅｔ２を生成する。
【００７８】
図２１を用いて、タイミングコントローラ６０より供給される各種信号について説明する。図２１は制御回路４０および駆動回路３０の動作を示すタイミングチャートである。
インバータ信号ＩＮＶは、入力Ｙクロック信号Ｃｌｙｉｎの半周期に相当する期間を１周期とし、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Ｄｃｌｋの１周期分だけ遅れたタイミングで立ち下がる信号である。Ｘ転送開始パルスＤｘｉｎは、ドットクロック信号Ｄｃｌｋの１周期に相当する幅を持ち、インバータ信号ＩＮＶの立ち上がりおよび立下りのタイミングで立ち上がるパルス信号である。
なお、本実施形態では、インバータ信号ＩＮＶは、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Ｄｃｌｋの１周期分だけ遅れたタイミングで立ち下がる信号としているが、両者の間隔は、ドットクロック信号Ｄｃｌｋの１周期分に限定されず、ｎを０≦ｎを満たす整数としてｎ周期分の間隔をあけても良い。
【００７９】
ここで、１水平走査期間Ｈは、入力Ｙクロック信号Ｃｌｙｉｎの半周期分の期間に相当する期間であり、インバータ信号ＩＮＶの立ち上がりのタイミングで開始される。
１水平走査期間は、長さの等しい第１期間Ｈ１と第２期間Ｈ２とからなる。第１期間Ｈ１は、インバータ信号ＩＮＶのハイレベル期間であり、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりまたは立ち下がりの後、２つ目のＸ転送開始パルスＤｘｉｎが立ち上がるタイミングで開始する。第２期間Ｈ２は、インバータ信号ＩＮＶのローレベル期間であり、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりまたは立ち下がりの後、１つ目のＸ転送開始パルスＤｘｉｎが立ち上がるタイミングに開始する。
【００８０】
図２１に示されるように、第１カウンタリセット信号Ｒｅｓｅｔ１および第２カウンタリセット信号Ｒｅｓｅｔ２は、Ｘ転送開始パルスＤｘｉｎの立ち上がりのタイミングに、それぞれ交互に生成される。具体的には、第１カウンタリセット信号Ｒｅｓｅｔ１は第１期間Ｈ１が開始されるタイミングに生成され、第２カウンタリセット信号Ｒｅｓｅｔ２は第２期間Ｈ２が開始されるタイミングで生成される。
リセット信号生成回路５２１で生成された第１カウンタリセット信号Ｒｅｓｅｔ１および第２カウンタリセット信号Ｒｅｓｅｔ２は、それぞれ、第１水平カウンタ５２２Ａと、第２水平カウンタ５２２Ｂとに出力される。
【００８１】
図２０および図２１に示すように、第１水平カウンタ５２２Ａおよび第２水平カウンタ５２２Ｂは、それぞれ第１水平カウント値Ｈｃｎｔ１および第２水平カウント値Ｈｃｎｔ２を第１パルス生成回路５２３Ａ、第２パルス生成回路５２３Ｂに対して出力する。
第１水平カウント値Ｈｃｎｔ１および第２水平カウント値Ｈｃｎｔ２は、タイミングコントローラ６０より供給されるドットクロック信号Ｄｃｌｋの立ち上がりのタイミングで値を１ずつカウントアップされ、第１カウンタリセット信号Ｒｅｓｅｔ１および第２カウンタリセット信号Ｒｅｓｅｔ２が供給されるタイミングでそれぞれ値を０にリセットされる。つまり、第１水平カウント値Ｈｃｎｔ１は、第１期間Ｈ１の開始のタイミングで０にリセットされ、次の第１期間Ｈ１が開始されるまでの間、ドットクロック信号Ｄｃｌｋの１周期の間隔毎に１ずつカウントアップされる。同様に、第２水平カウント値Ｈｃｎｔ２は、第２期間Ｈ２の開始のタイミングで０にリセットされ、次の第２期間Ｈ２が開始されるまでの間、ドットクロック信号Ｄｃｌｋの１周期の間隔毎に１ずつカウントアップされる。
なお、本実施形態では、第１水平カウント値Ｈｃｎｔ１および第２水平カウント値Ｈｃｎｔ２のカウントアップのタイミングをドットクロック信号Ｄｃｌｋの立ち上がりのタイミングとしているが、これに限定する趣旨ではない。（ドットクロック信号Ｄｃｌｋの立ち下がりのタイミングでカウントアップしても良いし、）１水平走査期間Ｈを十分に細かく細分化するドットクロック信号Ｄｃｌｋとは異なる信号に従ってカウントアップしても良い。
【００８２】
第１パルス生成回路５２３Ａは、第１期間Ｈ１の開始のタイミングを起点として、第１リセット期間Ｔｒ１、すなわち、第１リセットパルスＲ１の開始および終了のタイミングを規定するカウント値ＣＲ１ｓおよびＣＲ１ｅと、第１書込期間Ｔｗ１、すなわち、第１書込パルスＶ１の開始および終了のタイミングを規定するカウント値ＣＶ１ｓおよびＣＶ１ｅとを保持する。
そして、図２１に示すように、第１水平カウンタ５２２Ａより提供される第１水平カウント値Ｈｃｎｔ１が、カウント値ＣＲ１ｓと等しくなるタイミングからカウント値ＣＲ１ｅと等しくなるタイミングまでの期間においてハイレベルとなる第１リセットパルスＲ１と、第１水平カウント値Ｈｃｎｔ１が、カウント値ＣＶ１ｓと等しくなるタイミングからカウント値ＣＶ１ｅと等しくなるタイミングまでの期間においてハイレベルとなる第１書込パルスＶ１とを生成する。
同様に、第２パルス生成回路５２３Ｂは、第２期間Ｈ２の開始のタイミングを起点として、第２リセット期間Ｔｒ２の開始および終了のタイミングを規定するカウント値ＣＲ２ｓおよびＣＲ２ｅと、第２書込期間Ｔｗ２の開始および終了のタイミングを規定するカウント値ＣＶ２ｓおよびＣＶ２ｅとを保持し、これら４つのカウント値と第２水平カウント値Ｈｃｎｔ２とにより、第２リセットパルスＲ２と第２書込パルスＶ２とを生成する。
【００８３】
なお、カウント値ＣＲ１ｓとカウント値ＣＲ２ｓ、カウント値ＣＲ１ｅとカウント値ＣＲ２ｅ、カウント値ＣＶ１ｓとカウント値ＣＶ２ｓ、および、カウント値ＣＶ１ｅとカウント値ＣＶ２ｅは、それぞれ等しい値である。
すなわち、第１リセットパルスＲ１で指定される第１リセット期間Ｔｒ１と、第２リセットパルスＲ２で指定される第２リセット期間Ｔｒ２とは等しい長さであり、第１書込パルスＶ１で指定される第１書込期間Ｔｗ１と第２書込パルスＶ２で指定される第２書込期間Ｔｗ２とは等しい長さである。
【００８４】
図２２に示すように、信号生成部５３は、４つの垂直カウンタ５３１Ａ〜５３１Ｄ、４つのデコード回路５３２Ａ〜５３２Ｄ、４つの選択回路５３３Ａ〜５３３Ｄ、および４つのＯＲ回路５３４Ａ〜５３４Ｄ、を備える。
【００８５】
垂直カウンタ５３１Ａ〜５３１Ｄは、インバータ信号ＩＮＶの立ち上がりエッジをカウントして第１乃至第４垂直カウント値Ｃ１〜Ｃ４を各々出力する。第１乃至第４垂直カウント値Ｖｃｎｔは１から２Ｐまでの値となる。但し、第１乃至第４垂直カウント値Ｃ１〜Ｃ４は、タイミングコントローラ６０より供給される垂直リセット信号により、垂直走査期間Ｆの開始のタイミングで「１」にリセットされる。ここで、Ｐは前述の通り、Ｐ＞Ｍの関係を有する自然数であり、垂直走査期間Ｆは、水平走査期間Ｈの２Ｐ周期分の期間に相当する。また、垂直カウンタ５３１Ａ〜５３１Ｄに供給される各垂直リセット信号は、異なるタイミングでアクティブとなり、１垂直走査期間Ｆの間隔で生成される信号であり、ＶｓｙｎｃまたはＹ転送開始パルスＤｙｉｎ等の信号に基づいてタイミングコントローラ６０で生成される。
【００８６】
４つのデコード回路５３２Ａ〜５３２Ｄは、垂直カウンタ５３１Ａ〜５３１Ｄより供給される第１乃至第４垂直カウント値Ｃ１〜Ｃ４に基づいて、選択制御信号を生成し、４つの選択回路５３３Ａ〜５３３Ｄに各々供給する。
デコード回路５３２Ａが生成する選択制御信号は、第１垂直カウント値Ｃ１で示される水平走査期間ごとに、第１リセットパルスＲ１を第１乃至第４イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれに割り当てるか、あるいは当該水平走査期間では第１リセットパルスＲ１をいずれのイネーブル信号にも割り当てないことを指定する。選択回路５３３Ａは、選択制御信号が第１イネーブル信号ＥＮＢ１への割り当てを指定する場合には、第１リセットパルスＲ１をＯＲ回路５３４Ａに出力し、選択制御信号が第２イネーブル信号ＥＮＢ２への割り当てを指定する場合には、第１リセットパルスＲ１をＯＲ回路５３４Ｂに出力し、選択制御信号が第３イネーブル信号ＥＮＢ３への割り当てを指定する場合には、第１リセットパルスＲ１をＯＲ回路５３４Ｃに出力し、選択制御信号が第４イネーブル信号ＥＮＢ４への割り当てを指定する場合には、第１リセットパルスＲ１をＯＲ回路５３４Ｄに出力する。さらに、選択制御信号がいずれのイネーブル信号にも割り当てないことを指定する場合には、第１リセットパルスＲ１を出力しない。
この点は、第１書込パルスＶ１の割り当てを実行するデコード回路５３２Ｂおよび選択回路５３３Ｂ、第２リセットパルスＲ２の割り当てを実行するデコード回路５３２Ｃおよび選択回路５３３Ｃ、第２書込パルスＶ２の割り当てを実行するデコード回路５３２Ｄおよび選択回路５３３Ｄでも同様である。
【００８７】
以下、選択回路５３３Ａを例にとり、第１リセットパルスＲ１が、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちいずれの信号に割り当てられるかについて、説明する。
垂直カウント値Ｖｃｎｔの値を１以上の自然数ｉで表現する。１≦ｉ≦Ｍの場合は、ｉを４で除算した剰余をｒ≡ｉとし、Ｍ＋１≦ｉ≦２Ｍの場合は、２Ｍ−ｉ＋１を４で除算した剰余をｒ≡（２Ｍ−ｉ＋１）とする。ｒが１の場合、選択回路５３３Ａは、第１リセットパルスＲ１をＯＲ回路５３４Ａに出力し、第１のイネーブル信号ＥＮＢ１に第１リセットパルスＲ１が割り当てられる。ｒが２の場合、選択回路５３３Ａは、第１リセットパルスＲ１をＯＲ回路５３４Ｂに出力し、第２のイネーブル信号ＥＮＢ２に第１リセットパルスＲ１が割り当てられる。ｒが３の場合、選択回路５３３Ａは、第１リセットパルスＲ１をＯＲ回路５３４Ｃに出力し、第３のイネーブル信号ＥＮＢ３に第１リセットパルスＲ１が割り当てられる。ｒが０の場合、選択回路５３３Ａは、第１リセットパルスＲ１をＯＲ回路５３４Ｄに出力し、第４のイネーブル信号ＥＮＢ４に第１リセットパルスＲ１が割り当てられる。一方、２Ｍ＜ｉ≦２Ｐの場合は、イネーブル信号への割り当てを停止し、いずれのイネーブル信号も出力しない。
なお、選択回路５３３Ｂ、５３３Ｃ、および５３３Ｄにおいても、予め定められた規則に従って、イネーブル信号の割り当てを行う。
【００８８】
例えば、図２３に示すように第１垂直カウント値Ｃ１が１→２→３→４と変化する場合、第１リセットパルスＲ１は、ＥＮＢ１→ＥＮＢ２→ＥＮＢ３→ＥＮＢ４に割り当てられる。さらに、第１垂直カウント値Ｃ１が「７」になると、第２垂直カウント値Ｃ２が「１」になり、第１書込パルスＶ１の割り当てが開始され、第２垂直カウント値Ｃ２が１→２→３→４と変化すると、第１書込パルスＶ１は、ＥＮＢ１→ＥＮＢ２→ＥＮＢ３→ＥＮＢ４に割り当てられる。
また、図２４に示すように第１垂直カウント値Ｃ１が１０８８まで第１リセットパルスＲ１の割り当てが行われるが、それ以降は第１リセットパルスＲ１の割り当てを停止する。この例では、２Ｍ＝１０８８である。
【００８９】
このようにして、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１に位置するゲート回路３１２に対して、第１リセットパルスＲ１で指定される第１リセット期間Ｔｒ１においてアクティブになる第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が出力される。
同様に、第１書込シフトパルスＹｖ１により選択される行ｉｖ１、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２、および第２書込シフトパルスＹｖ２により選択される行ｉｖ２に位置する３つのゲート回路３１２に対しても、それぞれ、第１書込パルスＶ１で指定される第１書込期間Ｔｗ１、第２リセットパルスＲ２で指定される第２リセット期間Ｔｒ２、および第２書込パルスＶ２で指定される第２書込期間Ｔｗ２のそれぞれにおいてアクティブになる第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が出力される。
【００９０】
前述のとおり、ゲート回路３１２からは、１水平走査期間Ｈにおいて、ＹシフトパルスＹ［ｉ］で選択される最大４行の走査線２１、つまり、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１、第１書込シフトパルスＹｖ１により選択される行ｉｖ１、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２、および第２書込シフトパルスＹｖ２により選択される行ｉｖ２の走査線２１に対して、選択信号Ｇ［ｉ］が出力される。
ここで、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１、第１書込シフトパルスＹｖ１により選択される行ｉｖ１、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２、および第２書込シフトパルスＹｖ２により選択される行ｉｖ２に対して出力される選択信号Ｇ［ｉ］をそれぞれ、第１リセット選択信号ＧＲ１、第１書込選択信号ＧＶ１、第２リセット選択信号ＧＲ２、第２書込選択信号ＧＶ２とする。
第１リセット選択信号ＧＲ１、第１書込選択信号ＧＶ１、第２リセット選択信号ＧＲ２、および第２書込選択信号ＧＶ２は、それぞれ、第１リセットパルスＲ１で指定される第１リセット期間Ｔｒ１、第１書込パルスＶ１で指定される第１書込期間Ｔｗ１、第２リセットパルスＲ２で指定される第２リセット期間Ｔｒ２、および第２書込パルスＶ２で指定される第２書込期間Ｔｗ２においてアクティブになるパルス信号である。
第１リセット選択信号ＧＲ１、第１書込選択信号ＧＶ１、第２リセット選択信号ＧＲ２、および第２書込選択信号ＧＶ２の出力を図２５に示す。
【００９１】
図２６に、データ線駆動回路３２の構成を示す。データ線駆動回路３２は、Ｘシフトレジスタ３２１と、Ｎ本のデータ線２２に対応して設けられたＮ個のＯＲ回路３２２とＮ個のスイッチング素子（ｎチャネル型トランジスタ）３２３とを備える。
【００９２】
Ｘシフトレジスタ３２１は、図示は省略するが、Ｎ＋１個の転送回路と、Ｎ個のＡＮＤ回路とを備え、Ｙシフトレジスタ３１１と同様の動作をする。
ｊを、１≦ｊ≦Ｎを満たす自然数としたとき、第ｊ番目のＡＮＤ回路は、隣接する転送回路、すなわち、第ｊ番目の転送回路と第ｊ＋１番目の転送回路とに接続する。
第１番目の転送回路には、ドライバ５０より、ドットクロック信号Ｄｃｌｋと、ドットクロック信号Ｄｃｌｋの１周期分の幅を有するＸ入力パルスＤｘが供給され、ドットクロック信号Ｄｃｌｋの立ち上がりのタイミングおよび立ち下りのタイミングに従い、Ｘ入力パルスＤｘをドットクロック信号Ｄｃｌｋの半周期分だけ遅延させたパルス信号として、第２番目の転送回路と第１番目のＡＮＤ回路とに出力する。
【００９３】
同様に、第ｊ番目の転送回路は、第ｊ−１番目の転送回路より供給されるパルス信号を、ドットクロック信号Ｄｃｌｋの半周期分だけ遅延させたパルス信号として、第ｊ＋１番目の転送回路と、第ｊ−１番目のＡＮＤ回路と、第ｊ番目のＡＮＤ回路とに出力する。
第ｊ番目のＡＮＤ回路は、第ｊ番目の転送回路から出力されたパルス信号と、第ｊ＋１番目の転送回路から出力されたパルス信号との論理積を取ることで、ドットクロック信号Ｄｃｌｋの半周期に相当する幅を有し、互いにドットクロック信号Ｄｃｌｋの半周期ずつ遅れたタイミングで順次排他的に出力されるＸシフトパルスＸ［ｊ］を生成し、第ｊ列目のＯＲ回路３２２に対して出力する。
【００９４】
第ｊ列目のＯＲ回路３２２は、Ｘシフトレジスタ３２１からの供給されるＸシフトパルスＸ［ｊ］と、制御信号Ｎｒｇとの論理和信号を、第ｊ列目のスイッチング素子３２４のゲート電極に対して出力する。
ここで、スイッチング素子３２４は、ゲート電極がＯＲ回路３２２の出力端子に接続し、ソース電極またはドレイン電極のうちの一方がデータ線２２に接続し、ソース電極またはドレイン電極のうちの他方がデータ信号Ｖｉｄを供給する信号線３２５に接続する。
第ｊ列目のＯＲ回路３２２に対して、ＸシフトパルスＸ［ｊ］または制御信号Ｎｒｇのいずれかがハイレベルとなり、第ｊ列目のＯＲ回路３２２を介して、スイッチング素子３２４のゲート電極に対して規定の電圧が供給された場合、第ｊ列目のスイッチング素子３２４がオン状態となる。第ｊ列目のスイッチング素子３２４がオン状態になると、信号線３２５と第ｊ列目のデータ線２２とが導通し、データ信号Ｖｉｄが第ｊ列目のデータ線２２に対して供給される。
【００９５】
信号線３２５からは、データ信号Ｖｉｄとして、リセット信号Ｖｒ、プリチャージ信号Ｖｐ、および各画素回路２３の階調を規定する画像信号ＶＤが、それぞれ排他的なタイミングで、データ線２２および画素回路２３に対して供給される。
【００９６】
図２１に示すとおり、リセット信号Ｖｒは、光学的飽和電圧Ｖｓａｔに相当する電圧である。プリチャージ信号Ｖｐは、画像信号ＶＤの書き込みに先立って、主としてデータ線２２に電荷を充電するために用いられる。このため、画像信号ＶＤの取り得る電圧であれば良く、光学的飽和電圧Ｖｓａｔと共通電位Ｖｃｏｍとの間の電圧であればよい。この例では、プリチャージ信号Ｖｐとして、光学的飽和電圧Ｖｓａｔと共通電位Ｖｃｏｍとの中間の大きさを有する電圧（＝（Ｖｓａｔ+Ｖｃｏｍ）／２）を採用する。中間の電圧とすることで、画像信号ＶＤが白階調である場合にも黒階調である場合にも、液晶素子２３０に画像信号ＶＤを充分書き込むことが可能となる。画像信号ＶＤは、液晶素子２３０の階調を規定する電圧であり、第１列目から第Ｎ列目のデータ線に対して、それぞれ、ＶＤ［１］、ＶＤ［２］、・・・、ＶＤ［Ｎ］が供給される。
なお、データ信号Ｖｉｄは、インバータ信号ＩＮＶに従って共通電位Ｖｃｏｍを基準としてその極性を反転させ、インバータ信号ＩＮＶがハイレベルのときは正極性の信号を、インバータ信号ＩＮＶがローレベルのときは負極性の信号を供給する。つまり、インバータ信号ＩＮＶがハイレベルである第１期間Ｈ１では、リセット信号Ｖｒ、プリチャージ信号Ｖｐ、および画像信号ＶＤはいずれも正極性であり、インバータ信号ＩＮＶがローレベルである第２期間Ｈ２では、リセット信号Ｖｒ、プリチャージ信号Ｖｐ、および画像信号ＶＤはいずれも負極性である。
【００９７】
図２１を参照して、液晶素子２３０の配向不良を解消する目的で供給されるリセット信号Ｖｒ、画像信号ＶＤの書込をスムーズに行うことを目的として供給されるプリチャージ信号Ｖｐ、液晶素子２３０の階調を規定する画像信号ＶＤの供給されるタイミングについて説明する。
前述の通り、第１リセット期間Ｔｒ１は、第１リセットパルスＲ１がハイレベルである期間であり、この期間に正極性のリセット信号Ｖｒが供給される。第２リセット期間Ｔｒ２は、第２リセットパルスＲ２がハイレベルである期間であり、負極性のリセット信号Ｖｒが供給される期間に相当する。
第１書込期間Ｔｗ１は、第１書込パルスＶ１がハイレベルである期間である。第１書込期間Ｔｗ１は、正極性のプリチャージ信号Ｖｐが供給される第１プリチャージ期間Ｔｗｐ１と、正極性の画像信号ＶＤが供給される第１画像信号書込期間Ｔｗｄ１とからなる。第２書込期間Ｔｗ２は、第２書込パルスＶ２がハイレベルである期間である。第２書込期間Ｔｗ２は、負極性のプリチャージ信号Ｖｐが供給される第２プリチャージ期間Ｔｗｐ２と、負極性の画像信号ＶＤが供給される第２画像信号書込期間Ｔｗｄ２とからなる。
ここで、第１プリチャージ期間Ｔｗｐ１と第２プリチャージ期間Ｔｗｐ２とは、制御信号Ｎｒｇがハイレベルである期間であり、第１画像信号書込期間Ｔｗｄ１と第２画像信号書込期間Ｔｗｄ２とは、制御信号Ｎｒｇがローレベルである期間である。
【００９８】
また、第１画像信号書込期間Ｔｗｄ１と第２画像信号書込期間Ｔｗｄ２とは、それぞれ、ドットクロック信号Ｄｃｌｋの半周期に相当するＮ個の期間に細分化される。
ｊを１≦ｊ≦Ｎを満たす自然数としたとき、第１乃至第２画像信号書込期間Ｔｗｄ１、Ｔｗｄ２をＮ個に細分化したそれぞれの期間のうち、第ｊ番目の期間には、第ｊ列目のデータ線２２に対して画像信号ＶＤ［ｊ］が供給される。すなわち、第１乃至第２画像信号書込期間Ｔｗｄ１、Ｔｗｄ２において、第１列目から第Ｎ列目のデータ線２２に対して、ドットクロック信号Ｄｃｌｋの立ち上がりおよび立ち下がりのタイミングに従って順番に１本ずつ画像信号ＶＤ［１］、ＶＤ［２］、・・・、ＶＤ［Ｎ］が供給される。
【００９９】
なお、第１期間Ｈ１と、第２期間Ｈ２とは、それぞれ、水平有効期間Ｈａと、水平帰線期間Ｈｂとからなる。
水平有効期間Ｈａは、データ信号Ｖｉｄより、画像信号ＶＤが供給される期間、すなわち、第１乃至第２画像信号書込期間Ｔｗｄ１、Ｔｗｄ２に等しい。
水平帰線期間Ｈｂは、データ信号Ｖｉｄより、画像信号ＶＤが供給されない期間、すなわち、リセット信号Ｖｒが供給される第１乃至第２リセット期間Ｔｒ１、Ｔｒ２、プリチャージ信号Ｖｐが供給される第１乃至第２プリチャージ期間Ｔｗｐ１、Ｔｗｐ２、およびいずれの信号も供給されない期間からなる。
【０１００】
リセット信号Ｖｒは、第１期間Ｈ１では、第１リセットシフトパルスＹｒ１により選択された行ｉｒ１に位置するＮ個の画素回路２３に対して供給され、第２期間Ｈ２では、第２リセットシフトパルスＹｒ２により選択された行ｉｒ２に位置するＮ個の画素回路２３に対して供給される。リセット信号Ｖｒが供給された画素回路２３は、次の信号、すなわち、同極性のプリチャージ信号Ｖｐが供給されるまでの間（つまり、水平走査期間Ｈの４ｋ＋２周期分に相当する期間）、リセット信号Ｖｒで規定された電圧を保持する。
プリチャージ信号Ｖｐは、第１期間Ｈ１では、第１書込シフトパルスＹｖ１により選択された行ｉｖ１に位置するＮ個の画素回路２３と、全ての列のＮ本のデータ線２２とに対して供給され、第２期間Ｈ２では、第２書込シフトパルスＹｖ２により選択された行ｉｖ２に位置するＮ個の画素回路２３と、全ての列のＮ本のデータ線２２とに対して供給される。プリチャージ信号Ｖｐが供給された画素回路２３に対しては、直後に同極性の画像信号ＶＤが供給される。
画像信号ＶＤは、第１期間Ｈ１では、第１書込シフトパルスＹｖ１により選択された行ｉｖ１に位置するＮ個の画素回路２３に対して、第１列目から第Ｎ列目に向けて順番に、画像信号ＶＤ［１］、ＶＤ［２］、・・・、ＶＤ［Ｎ］が供給され、第２期間Ｈ２では、第２書込シフトパルスＹｖ２により選択された行ｉｖ２に位置するＮ個の画素回路２３に対して、第１列目から第Ｎ列目に向けて順番に、画像信号ＶＤ［１］、ＶＤ［２］、・・・、ＶＤ［Ｎ］が供給される。画像信号ＶＤが供給された画素回路２３は、次の信号、すなわち、逆極性のリセット信号Ｖｒが供給されるまでの間（つまり、水平走査期間Ｈの｛Ｑ−（４ｋ＋２）｝周期分に相当する期間）、画像信号ＶＤで規定された電圧を保持する。
【０１０１】
以上、説明したように、上記実施形態によれば、液晶装置１の駆動方式として一定の間隔を隔てた２つの画素回路２３に対してそれぞれ交互に正極性と負極性の画像信号ＶＤの書き込みを行う領域走査駆動方式を採用するとともに、画像信号ＶＤの書き込みを行う直前に画像信号ＶＤと同極性の電位を有するリセット信号Ｖｒを書き込むリセット駆動方式を採用した。
本実施形態は、これらのふたつの駆動方式を一体として実装することで、画面の場所による表示の不均一が解消されるという利点を有するとともに、領域走査駆動方式を採用した場合おいて生じる危険性の高い液晶の配向不良の問題を抑制できるという利点を有する。
【０１０２】
さらに、本実施形態によれば、液晶装置１を制御する制御回路４０に対して、既存のタイミングコントローラ６０より供給される信号のみにより駆動されるドライバ５０を導入することで、領域走査駆動方式とリセット駆動方式を一体として実現している。
領域走査駆動およびリセット駆動を導入するに際しては、当該ドライバ５０を導入するのみで良く、新たなタイミングコントローラ６０の開発等、既存の機能に対する追加での開発、機能変更等が不要となるため、開発期間の短縮、導入コストの低減等が可能となるという利点を有する。
【０１０３】
また、本実施形態では、１水平走査期間Ｈにおいて、４行の走査線２１が同時に選択され、其々の走査線２１に対して第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４がユニークに割り当てられる。これにより、４行の走査線２１に対して、正極性のリセット信号Ｖｒ、正極性の画像信号ＶＤ、負極性のリセット信号Ｖｒ、および負極性の画像信号ＶＤ、の４つの信号を、それぞれ１水平走査期間Ｈの中で排他的なタイミングで書き込むことを実現している。
本実施形態は、このような４行の走査線２１の選択のルール、および、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の走査線２１に対する割り当てのルールを、簡易なルールとして規定した。これにより、本実施形態は、簡易な制御により領域走査駆動とリセット駆動との一体としての実現を可能とし、制御回路４０の簡素化、開発コストの低減を可能にするという利点を有する。
【０１０４】
次に、本実施形態では、リセット駆動において、画素回路２３に対して光学的飽和電圧Ｖｓａｔに相当する電圧をリセット信号Ｖｒとして供給しているが、このリセット信号Ｖｒを供給する期間は液晶素子２３０の相対透過率が０％から９０％に変化する時間Ｔｒに比べて十分短い時間である。これにより、本実施形態は、液晶素子２３０の相対透過率をほぼ０％のままで、すなわち観察者に知覚されることなく配向不良を解消することが可能となるという利点を有する。
【０１０５】
本実施形態では、画素回路２３に対して、リセット信号Ｖｒとプリチャージ信号Ｖｐとを水平帰線期間Ｈｂにおいて供給している。これにより、本実施形態は、画素回路２３に画像信号ＶＤを供給する期間である水平有効期間Ｈａを短縮することなくリセット駆動とプリチャージとを可能とし、液晶素子２３０に対して画像信号ＶＤを書き込む期間をより長く確保することが可能となるため、画像の安定的な表示が可能になるという利点を有する。
【０１０６】
また、本実施形態では、正極性および負極性のリセット信号Ｖｒと、正極性および負極性のプリチャージ信号Ｖｐおよび正極性および負極性の画像信号ＶＤとを、異なる４行の走査線２１に接続された画素回路２３に対して、それぞれ供給するものであるが、これら３種の信号は全て、信号線３２５より供給されるデータ信号Ｖｉｄを時分割することにより供給されている。すなわち、画像信号ＶＤが供給される信号線３２５とは別に、リセット信号Ｖｒを供給するための配線と、プリチャージ信号Ｖｐを供給するための配線とを別途設ける等の考慮が不要となり、１本の信号線３２５のみにより領域走査駆動とリセット駆動との双方を実現している。これにより、本実施形態は、表示パネル１０の配線等を簡易化し、液晶装置１の小型化を可能にするという利点を有する。
【０１０７】
＜Ｂ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
（１）変形例１
上述した実施形態においては、信号生成部５３は、４つの垂直カウンタ５３１Ａ〜５３１Ｄ、４つのデコード回路５３２Ａ〜５３２Ｄ、４つの選択回路５３３Ａ〜５３３Ｄ、および４つのＯＲ回路５３４Ａ〜５３４Ｄ、を備えて構成された。
しかし、本発明はこのような形態に限定されるものではなく、図２７に示すように、信号生成部５３は、４つのデコード回路５３２Ａ〜５３２Ｄの代わりに、デコード回路５３２と、３つの遅延回路５３５Ａ〜５３５Ｃとを備えて構成されても良い。なお、これ以外については、実施形態と同様の構成である。
この場合、デコード回路５３２は、垂直カウンタ５３１より提供される垂直カウント値Ｖｃｎｔで示される水平走査期間ごとに、第１リセットパルスＲ１を、第１乃至第４イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれに割り当てるか、あるいは当該水平走査期間では、第１リセットパルスＲ１を、第１乃至第４イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれにも割り当てないことを指定する。
遅延回路５３５Ａは、デコード回路５３２から入力される指定（つまり、第１リセットパルスＲ１を第１乃至第４イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれに割り当てるかあるいはいずれにも割り当てないかの指定）を、水平走査期間の４ｋ＋２周期に相当する期間だけ遅延させたうえで、選択回路５３３Ｂ、および遅延回路５３５Ｂに対して出力する。同様に、遅延回路５３５Ｂは、遅延回路５３５Ａから入力される指定を、水平走査期間のＱ周期に相当する期間だけ遅延させたうえで、選択回路５３３Ｃ、および遅延回路５３５Ｃに対して出力する。遅延回路５３５Ｃは、遅延回路５３５Ｂから入力される指定を、水平走査期間の４ｋ＋２周期に相当する期間だけ遅延させたうえで、選択回路５３３Ｄに対して出力する。
ここで、自然数ｋおよび自然数Ｑは、前述の通り、４つのＹシフトパルスＹ［ｉ］の間隔を規定する値である。すなわち、第１リセットシフトパルスＹｒ１により選択される行と第２リセットシフトパルスＹｒ２により選択される行との間隔、および、第１書込シフトパルスＹｖ１により選択される行と第２書込シフトパルスＹｖ２により選択される行との間隔はいずれもＱ行であり、第１リセットシフトパルスＹｒ１により選択される行と第１書込シフトパルスＹｖ１により選択される行との間隔、および、第２リセットシフトパルスＹｒ２により選択される行と第２書込シフトパルスＹｖ２により選択される行との間隔は、いずれも４ｋ＋２行である。
【０１０８】
（２）変形例２
上述した実施形態においては、データ線駆動回路３２は、１本の信号線３２５を備える。そして、画像信号ＶＤ［ｊ］は、ドットクロック信号Ｄｃｌｋの半周期毎に順次排他的に出力されるＸシフトパルスＸ［ｊ］の出力タイミングにあわせて、第ｊ列目のデータ線２２に対して供給される。
しかし、本発明はこのような形態に限定されるものではなく、複数のデータ線２２を同時に選択する相展開駆動とすることも可能である。以下に一例として、６相展開駆動の場合について説明する。
図示は省略するが、変形例２においては、データ線駆動回路３２は、第１乃至第６の６本の信号線を備える。Ｘシフトレジスタからは、ドットクロック信号Ｄｃｌｋの３周期分に相当する幅を有する（すなわち、実施形態に比べて６倍の幅を有する）ＸシフトパルスＸ［ｓ］が、それぞれ排他的なタイミングで出力される。ここで、ｓは、１≦ｓ≦Ｓを満たす整数であり、Ｓは、Ｎ＝６Ｓの関係を有する整数とする。ＸシフトパルスＸ［ｓ］により、第６ｓ−５列目から第６ｓ列目の６列のデータ線２２が一度に選択される。そして、第１乃至第６の信号線より、第１乃至第６のデータ信号Ｖｉｄ１〜Ｖｉｄ６が同時に供給され、第６ｓ−５列目から第６ｓ列目の６列のデータ線２２に対して、画像信号ＶＤ［６ｓ−５］〜ＶＤ［６ｓ］がそれぞれ供給される。
このような６相展開駆動を採用することにより、１つの画素回路２３に対して画像信号ＶＤを供給する時間を６倍の長さにすることができ、高解像度の液晶装置においても安定した表示が可能となる。
【０１０９】
（３）変形例３
上述した実施形態においては、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４は、画面の上半分の走査線２１（すなわち、１行目からＭ行目までのＭ行の走査線２１）に対しては、上から４つずつ、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の順番で繰り返して供給され、画面の下半分の走査線２１（すなわち、Ｍ＋１行目から２Ｍ行目のＭ行の走査線２１）に対しては、下から４つずつ、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の順番で繰り返して供給される。換言すれば、走査線２１と第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４との接続関係は、画面の上下中央に位置する中心線ＣＬを鏡面として、上下対称の関係となる。
しかし、本発明はこのような形態に限定されるものではなく、全ての走査線２１（すなわち、１行目から２Ｍ行目の２Ｍ行の走査線２１）に対して、上から４つずつ、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の順番で繰り返して供給しても良い。
この場合、４つのＹシフトパルスＹ［ｉ］により選択される４つの行は、例えば、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔と、第１書込シフトパルスＹｖ１により選択される行ｉｖ１と第２書込シフトパルスＹｖ２により選択される行ｉｖ２との間隔とは共に４ｐ＋２行（ｐは１≦ｐ、かつ、４ｐ＋２≧Ｍを満たす自然数）であり、また、行ｉｒ１と行ｉｖ１との間隔と、行ｉｒ２と行ｉｖ２との間隔とは共に４ｑ＋１行（ｑは１≦ｑ、かつ、４ｑ＋１＜Ｍを満たす自然数）とする。
この場合、選択された４つの行ｉｒ１、行ｉｒ２、行ｉｖ１、および行ｉｖ２を４で除算した剰余はそれぞれ異なる値となるため、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を、４つの行ｉｒ１、行ｉｒ２、行ｉｖ１、および行ｉｖ２に対してユニークに割り当てることが可能である。
【０１１０】
（４）変形例４
上述した実施形態においては、１水平走査期間Ｈの中で、第１リセットパルスＲ１、第１書込パルスＶ１、第２リセットパルスＲ２、第２書込パルスＶ２の順番でアクティブになる。
しかし、本発明はこのような形態に限定されるものではない。第１パルス生成回路５２３Ａおよび第２パルス生成回路５２３Ｂの保持するカウント値ＣＲ１ｓ等の値、インバータ信号ＩＮＶの波形、および、制御信号Ｎｒｇの波形等を変更することにより、以下の形態とすることも可能である。
例えば、インバータ信号ＩＮＶのハイレベルの期間とローレベルの期間を反転することで、第２リセットパルスＲ２、第２書込パルスＶ２、第１リセットパルスＲ１、第１書込パルスＶ１の順番でアクティブにしても良い。
また、制御信号Ｎｒｇがハイレベルになる期間を変更することで、第１書込パルスＶ１、第１リセットパルスＲ１、第２書込パルスＶ２、第２リセットパルスＲ２の順番でアクティブにすることも可能である。
【０１１１】
（５）変形例５
上述した実施形態においては、プリチャージ信号Ｖｐをデータ線２２に供給したが、本発明はこれに限定されるものではなく、プリチャージ信号Ｖｐを供給しなくてもよい。この場合、データ信号Ｖｉｄは、リセット信号Ｖｒと画像信号ＶＤとから構成される。また、第１書込期間Ｔｗ１は正極性の画像信号ＶＤのみを書き込むための第１画像信号書込期間Ｔｗｄ１と一致し、第２書込期間Ｔｗ２は負極性の画像信号ＶＤのみを書き込むための第１画像信号書込期間Ｔｗｄ２と一致する。
【０１１２】
＜Ｃ：応用例＞
次に、以上の各態様に係る液晶装置１を利用した電子機器について説明する。図２８ないし図３０には、液晶装置１を表示装置として採用した電子機器の形態が図示されている。
図２８は、液晶装置１を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する液晶装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【０１１３】
図２９は、液晶装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する液晶装置１とを備える。スクロールボタン３００２を操作することによって、液晶装置１に表示される画面がスクロールされる。
【０１１４】
図３０は、投写型表示装置（プロジェクタ）４０００を電子機器として例示する模式図である。投射型表示装置４０００は、照明装置４０２０と分離光学系４０４０と以上の各形態に係る３個の表示パネル１０（１０ｒ、１０ｇ、１０ｂ）と投射光学系４０６０と図示せぬ制御回路とを具備する。
制御回路は、タイミングコントローラ６０、ドライバ５０、および３つの表示データ生成回路７０（７０ｒ、７０ｇ、７０ｂ）を備える。ドライバ５０は、タイミングコントローラ６０から供給される各種信号に基づき、各表示パネル１０の動作を規定する各種信号を生成する。３つの表示データ生成回路７０は、それぞれ、外部上位装置より供給される赤色、緑色、青色を表す表示データＶＩＤＥＯ（ＶＩＤＥＯ_ｒ、ＶＩＤＥＯ_ｇ、ＶＩＤＥＯ_ｂ）に基づき、赤色、緑色、青色に対応するデータ信号Ｖｉｄ（Ｖｉｄ_ｒ、Ｖｉｄ_ｇ、Ｖｉｄ_ｂ）を生成する。
各表示パネル１０には、ドライバ５０より共通の信号が供給される。また、各表示パネル１０には、３つの表示データ生成回路７０より、それぞれ、赤色、緑色、青色に対応するデータ信号Ｖｉｄが供給される。このように、制御回路は、各表示パネル１０の間で画像表示の同期を取りつつ、リセット駆動および領域走査駆動がなされるように、各種の信号を生成する。
分離光学系４０４０は、照明装置４０２０から出射した照明光を複数の単色光（赤色光、緑色光、青色光）に分離して各表示パネル１０に照射する。具体的には、照明光のうちの赤色光ｒは、ダイクロイックミラー４０４１およびミラー４０４２による反射後に表示パネル１０ｒに入射する。ダイクロイックミラー４０４１を透過した緑色光ｇは、ダイクロイックミラー４０４３にて反射されて表示パネル１０ｇに入射する。ダイクロイックミラー４０４３を透過した青色光ｂは、ミラー４０４４およびミラー４０４５を介して表示パネル１０ｂに入射する。
各表示パネル１０は、入射光を変調して画像を形成する光変調器（ライトバルブ）として利用される。表示パネル１０ｒは、ミラー４０４２から到来する赤色光ｒを変調して赤色の画像を形成する。同様に、表示パネル１０ｇは緑色の画像を形成し、表示パネル１０ｂは青色の画像を形成する。投射光学系４０６０は、各表示パネル１０からの出射光を表示面４０８０に投射する。投射光学系４０６０は、各表示パネル１０からの出射光（赤色光，緑色光，青色光）を合成するダイクロイックプリズム４０６１と、ダイクロイックプリズム４０６１からの出射光を表示面４０８０に投射する投射レンズ４０６２とを含んで構成される。したがって、表示面４０８０にはカラー画像が表示される。
【０１１５】
なお、本発明に係る液晶装置が適用される電子機器としては、図２８から図３０に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【０１１６】
１…液晶装置、２１…走査線、２２…データ線、２３…画素回路、３１…走査線駆動回路、３２…データ線駆動回路、３１１…Ｙシフトレジスタ、３１２…ゲート回路、４０…制御回路、５１…イネーブル信号生成回路、５２…パルス生成部、５３…信号生成部、ＣＬ…中心線、Ｃｌｙ…Ｙクロック信号、Ｄｙ…Ｙ入力パルス、ＥＮＢ１〜ＥＮＢ４…第１乃至第４のイネーブル信号、Ｇ［ｉ］…選択信号、Ｙ［ｉ］…Ｙシフトパルス、ＶＤ…画像信号、Ｖｐ…プリチャージ信号、Ｖｒ…リセット信号、Ｈ…水平走査期間、Ｈａ…水平有効期間、Ｈｂ…水平帰線期間、Ｈ１…第１期間、Ｈ２…第２期間、Ｈｃｎｔ…水平カウント値、Ｖｃｎｔ…垂直カウント値、Ｒ１…第１リセットパルス、Ｒ２…第２リセットパルス、Ｖ１…第１書込パルス、Ｖ２…第２書込パルス、Ｔｒ１…第１リセット期間、Ｔｒ２…第２リセット期間、Ｔｗ１…第１書込期間、Ｔｗ２…第２書込期間、光学的飽和電圧Ｖｓａｔ。
【技術分野】
【０００１】
本発明は、領域走査駆動およびリセット駆動により、液晶装置の表示特性を向上する技術に関する。
【背景技術】
【０００２】
従来、液晶装置においては、焼き付きや劣化を防止するため、各画素に対して正極性および負極性の画像信号を交互に供給する反転駆動方式が一般的に採用されている。
反転駆動方式の一つとして、データ線に印加する電圧の極性を１フレーム周期で反転させるフレーム反転駆動方式が存在する。
【０００３】
フレーム反転駆動方式では、ある１フレーム期間を対象とした場合、データ線からは、正極性または負極性のいずれか一方の画像信号が、画面の上部に位置する画素から画面の下部に位置する画素へと順次供給されるため、画面の上部に位置する画素は、１フレーム期間のうち多くの期間において、データ線から供給される画像信号と同極性の電位を有するのに対して、画面の下部に位置する画素は、１フレーム期間のうち多くの期間において、データ線から供給される画像信号とは逆極性の電位を保持する。
すなわち、各画素の画面中での位置により、画素とデータ線との間の電位差が大きく異なり、画素からデータ線に対して発生するリーク電流の方向およびリーク電流の強さが大きく異なることになるため、画面の場所により表示が不均一になるという問題が生じていた。
【０００４】
そこで、このような画面の場所による表示の不均一性という問題を解消するために、１フレーム期間において、同一画面内で一定距離だけ離れた２つの画素に対して、正極性の画像信号と負極性の画像信号とを交互に供給する、領域走査駆動方式が提案されている。
領域走査駆動方式では、表示領域内の正極性の電位を有する画素数と負極性の電位を有する画素数とが、任意のタイミングにおいてほぼ等しくなる。また、データ線に印加される電圧は、１水平走査期間の短い周期内で極性が反転されるため、各画素とデータ線との電位差が、一定値のままで長期間維持されることもない。
このような領域走査駆動方式によって、画素とデータ線との間の電位の関係が、画面の場所により大きく偏った状態が長期間持続されることを防ぐことが可能となるため、画面の場所による表示の不均一性が解消される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特願２００４−１７７９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで液晶装置の小型化、高精細化が進み、画素ピッチについても狭くなると、互いに隣接する画素間で生じる横電界の影響により、液晶分子が不安定な状態になり、配向不良が生じることがある。
【０００７】
そこで、本発明では、領域走査駆動方式を採用することで、焼き付きや表示の不均一を防止しつつ、配向不良の問題についても防止可能な液晶装置の駆動技術を提供する。
【課題を解決するための手段】
【０００８】
上述した課題を解決するため、本発明に係る液晶装置は、 ２ｍ（ｍは４以上の自然数）本の走査線と、前記各走査線と交差する複数のデータ線と、第１リセット期間、第１書込期間、第２リセット期間、および第２書込期間の各々において、所定の走査線に選択信号を供給する走査線駆動回路と、前記走査線駆動回路を制御する第１乃至第４のイネーブル信号を生成するイネーブル信号生成回路と、を備え、前記走査線駆動回路は、入力パルスをクロック信号に従って順次シフトして、水平走査期間ごとに排他的にアクティブとなるシフトパルスを出力するシフトレジスタと、第１番目から第２ｍ番目の走査線に各々対応して設けられ、前記第１乃至第４のイネーブル信号のいずれか一つと前記シフトパルスとの論理積に基づいて、前記選択信号を前記走査線に供給する第１乃至第２ｍのゲート回路とを備え、前記イネーブル信号生成回路は、所定電位に対して正極性の画像信号を書き込む前記第１書込期間を指定する第１書込パルスと、所定電位に対して正極性のリセット信号を書き込むと共に第１書込パルスに対して所定数の水平走査期間だけ先行する前記第１リセット期間を指定する第１リセットパルスと、所定電位に対して負極性の画像信号を書き込む前記第２書込期間を指定する第２書込パルスと、所定電位に対して負極性のリセット信号を書き込むと共に前記第２書込パルスに対して前記所定数の水平走査期間だけ先行する前記第２リセット期間を指定する第２リセットパルスとを生成するパルス生成部と、 前記第１書込パルス、前記第１リセットパルス、前記第２書込パルス、および前記第２リセットパルスに基づいて、前記第１乃至第４のイネーブル信号を生成する信号生成部とを備え、前記水平走査期間は、第１期間と第２期間とからなり、前記パルス生成部は、前記第１期間において、前記第１リセットパルスと前記第１書込パルスとを排他的に生成し、前記第２期間において、前記第２リセットパルスと前記第２書込パルスとを排他的に生成する、ことを特徴とする。
【０００９】
この発明によれば、１垂直走査期間において、正極性の画像信号と負極性の画像信号とを液晶に書き込むので、領域走査駆動によって画面の場所による表示の不均一性を解消することができる。さらに、正極性の画像信号の書き込みに先立って正極性のリセット信号を液晶に書き込み、負極性の画像信号の書き込みに先立って負極性のリセット信号を液晶に書き込むため、リセット駆動によって配向不良による表示品質の劣化を防止することができる。すなわち、本発明に係る液晶装置は、領域走査駆動の利点とリセット駆動による利点を併せ持つ。
また、正極性のリセット信号、正極性の画像信号、負極性のリセット信号、および負極性の画像信号を順次、液晶に書き込むため、水平走査期間ごとに排他的にアクティブとなるシフトパルスを生成し、シフトパルスと第１乃至第４のイネーブル信号との論理積を演算することにより、選択信号を生成した。シフトパルスのパルス幅は第１乃至第４のイネーブル信号によって制限され、第１乃至第４のイネーブル信号は第１リセットパルス、第１書込パルス、第２リセットパルス、および第２書込パルスを割り当てることによって生成される。そして、第１リセットパルスと第１書込パルスとは、第１期間において排他的に生成され、第２リセットパルスと第２書込パルスとは、第２期間において排他的に生成されるから、１水平走査期間において、複数の行を選択し、正極性のリセット信号、正極性の画像信号、負極性のリセット信号、および負極性の画像信号を時分割で書き込むことが可能となる。
なお、上述した液晶装置は、前記走査線と前記データ線の交差に各々対応して設けられ、画素電極、共通電極、前記画素電極と前記共通電極との間に設けられた液晶、および前記走査線に選択信号が印加されると、前記データ線と前記画素電極とを電気的に接続するスイッチング素子を備えた画素回路と、前記共通電極の電位を基準として、前記第１リセット期間では正極性のリセット信号を前記データ線に供給し、前記第１書込期間では正極性の画像信号を前記データ線に供給し、前記第２リセット期間では負極性のリセット信号を前記データ線に供給し、前記第２書込期間では負極性の画像信号を前記データ線に供給するデータ線駆動回路とを備え、前記共通電位が所定電位であってもよい。
【００１０】
上述した液晶装置において、前記第１期間および前記２期間の各々は、水平帰線期間と前記画像信号が有効となる水平有効期間とからなり、前記パルス生成部は、前記第１期間の前記水平帰線期間において、前記第１リセットパルスを生成し、前記第２期間の前記水平帰線期間において、前記第２リセットパルスを生成することが好ましい。
この場合には、画像信号が無効となる水平帰線期間において第１リセットパルスおよび第２リセットパルスを生成するので、データ線に画像信号を供給するタイミングを水平有効期間からシフトさせる必要がない。このため、リセット信号と画像信号とを時分割でデータ線に供給することが容易となる。
【００１１】
上述した液晶装置において、前記第１リセット期間では正極性のリセット信号を前記データ線に供給し、前記第２リセット期間では負極性のリセット信号を前記データ線に供給し、前記第１書込期間では正極性のプリチャージ信号と正極性の画像信号とを前記データ線に供給し、前記第２書込期間では負極性のプリチャージ信号と負極性の画像信号を前記データ線に供給し、前記第１書込パルスは正極性のプリチャージ信号と正極性の画像信号とを書き込む期間を指定し、前記第２書込パルスは負極性のプリチャージ信号と負極性の画像信号とを書き込む期間を指定する、データ線駆動回路を備えることが好ましい。
この場合には、プリチャージ信号をデータ線に供給するので、画像信号の書き込みに先立ち、データ線に付随する寄生容量に電荷を充放電させることができる。この結果、画像信号の電圧を液晶に確実に印加することが可能となる。さらに、第１書込パルスと第２書込パルスは、プリチャージ信号と画像信号とを書き込む期間を一体として指定するので、個別に指定する場合と比較して構成を簡素化することができる。
【００１２】
なお、前記プリチャージ信号の電圧は前記リセット信号の電圧と相違することが好ましい。この場合、プリチャージ信号の電圧は、液晶に印加する画像信号の最大電圧と最小電圧の半分に設定してもよい。
【００１３】
また、上述した液晶装置において、前記リセット信号が前記画素電極に供給されると、前記液晶には光学的飽和電圧以上の電圧が印加されることが好ましい。光学的飽和電圧は、横電界の影響を受けた液晶がその影響下から脱するのに十分な大きさの電圧であるので、液晶の配向不良を抑制して表示品質を向上させることができる。
【００１４】
また、上述した液晶装置において、前記所定数の水平走査期間は、前記液晶の相対透過率が０％から９０％に変化するときに要する応答時間または９０％から０％に変化するときに要する応答時間より短いことが好ましい。
この場合には、表示すべき階調と無関係なリセット信号を液晶に書き込んだとしても、透過率または反射率が大きく変化する前に画像信号を液晶に書き込むことができる。この結果、本来、表示すべき階調と殆ど変らない階調を表示することが可能となる。
【００１５】
なお、上述した液晶装置は、２ｍ本の走査線を前提として、これを１からｍまでの走査線と、ｍ＋１から２ｍまでの走査線に分割したとき、１乃至ｍの走査線に選択信号を供給する第１乃至第ｍのゲート回路には、第１乃至第４のイネーブル信号を順に供給し、これと鏡対称となるように、ｍ＋１乃至２ｍの走査線に選択信号を供給する第ｍ＋１乃至第２ｍのゲート回路には、ｍ＋１から２ｍまでの任意の自然数をｊとしたとき、第ｊのゲート回路には第２ｍ−ｊ＋１のゲート回路に供給したイネーブル信号を供給することが好ましい。
この場合には、第１リセットシフトパルスにより選択される行、第１書込シフトパルスにより選択される行、第２リセットシフトパルスにより選択される行、および、第２書込シフトパルスにより選択される行について、第１乃至第４のイネーブル信号を重複することなく割り当てる必要条件を充足することになる。
【００１６】
また、上述した液晶装置において、前記所定数の水平走査期間は、４ｋ+２（ｋは自然数）個の水平走査期間であることが好ましい。
この場合、所定数の水平走査期間、すなわち、第１リセットパルスから第１書込パルスまでの期間、および第２リセットパルスから第２書込パルスまでの期間は、４ｋ＋２個の水平走査期間とするので、第１リセットシフトパルスにより選択される行、第１書込シフトパルスにより選択される行、第２リセットシフトパルスにより選択される行、および、第２書込シフトパルスにより選択される行について、第１乃至第４のイネーブル信号を重複することなく割り当てる必要条件を充足することになる。
【００１７】
また、上述した液晶装置において、前記第１書込パルスから前記第２書込パルスまでの期間、および前記第１リセットパルスから前記第２リセットパルスまでの期間は、前記水平走査期間の偶数倍の期間であることが好ましい。
この場合には、第１リセットシフトパルスにより選択される行、第１書込シフトパルスにより選択される行、第２リセットシフトパルスにより選択される行、および、第２書込シフトパルスにより選択される行について、第１乃至第４のイネーブル信号を重複することなく割り当てる必要条件を充足することになる。
【００１８】
なお、上述した液晶装置において、１垂直走査期間が２Ｐ（Ｐはｍを超える自然数）個の水平走査期間からなり、２Ｐ個の水平走査期間のうち、２ｍ個の水平走査期間が垂直有効期間であり、２Ｐ−２ｍ個が垂直帰線期間であり、前記パルス生成部は、一の走査線に対応する前記第１書込パルスからＰ個の水平走査期間だけ遅れて当該一の走査線に対応する前記第２書込パルスを生成する。
垂直走査期間は、垂直有効期間と垂直帰線期間とから構成されるが、このうち画像信号が有効になるのは垂直有効期間である。このため、一方の極性の画像信号を書き込む期間を垂直有効期間と一致させれば、画像信号を時間的に圧縮伸長する必要は無い。本発明によれば、ある垂直走査期間の垂直有効期間において一方の極性の画像信号を書き込み、書き込みが終了しても直ちに他方の極性の画像信号の書き込みを開始するのではなく、一方の極性の画像信号の書き込み開始からＰ個の水平走査期間が経過した後に他方の画像信号の書き込みを開始する。従って、領域走査駆動を採用する場合であっても、画像信号を時間的に圧縮伸長する必要は無く、処理を簡素化できる。
【００１９】
次に、本発明に係る電子機器としては、例えば、携帯電話機、パーソナルコンピュータ、あるいは投写型表示装置などが該当する。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る電子光学装置を示すブロック図である。
【図２】画素回路を示す回路図である。
【図３】表示領域内の液晶素子が保持する信号の遷移を示す図である。
【図４】液晶素子の相対透過率と印加電圧との関係を示す図である。
【図５】走査線駆動回路の構成を示す図である。
【図６】Ｙシフトレジスタの構成を示す図である。
【図７】Ｙシフトレジスタの動作を示すタイミングチャートである。
【図８】Ｙ入力パルスのタイミングチャートである。
【図９】Ｙシフトパルスのタイミングチャートである。
【図１０】Ｙシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１１】走査線が１６行の場合にＹシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１２】走査線が１８行の場合にＹシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１３】走査線が２０行の場合にＹシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１４】走査線が２２行の場合にＹシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１５】第１リセットシフトパルスにより選択される走査線および第１書込シフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１６】第１リセットシフトパルスにより選択される走査線および第２リセットシフトパルスにより選択される走査線に対して割り当てられるイネーブル信号を示す図である。
【図１７】４つのＹシフトパルスにより選択される４行の走査線に対して割り当てられるイネーブル信号を示す図である。
【図１８】４つのＹシフトパルスにより選択される４行の走査線のうち３行が表示領域の上半分に位置する事例を示す図である。
【図１９】イネーブル信号生成回路を示すブロック図である。
【図２０】パルス生成部を示すブロック図である。
【図２１】制御回路および駆動回路の動作を示すタイミングチャートである。
【図２２】信号生成部を示すブロック図である。
【図２３】選択回路におけるイネーブル信号の割り当て例を示すタイミングチャートである。
【図２４】選択回路におけるイネーブル信号の割り当て例を示すタイミングチャートである。
【図２５】選択信号のタイミングチャートである。
【図２６】データ線駆動回路を示すブロック図である。
【図２７】本発明の変形例１に係る信号生成部を示すブロック図である。
【図２８】電子機器（パーソナルコンピュータ）の斜視図である。
【図２９】電子機器（携帯電話機）の斜視図である。
【図３０】電子機器（プロジェクタ）の斜視図である。
【発明を実施するための形態】
【００２１】
＜Ａ：実施形態＞
以下、添付の図面を参照しながら本発明に係る様々な実施の形態を説明する。図面においては、各部の寸法の比率は実際のものとは適宜に異ならせてある。
【００２２】
図１は、本発明の形態に係る液晶装置１のブロック図である。液晶装置１は、画像を表示する表示体として、電子機器に搭載することができる。
【００２３】
図１に示すように、液晶装置１は、画像を表示する表示パネル１０と、これを制御する制御回路４０と、を備える。
表示パネル１０は、複数の画素回路２３を有する表示領域２０と、複数の画素回路２３を駆動する駆動回路３０とを備える。また、制御回路４０は、表示パネル１０を制御するための各種の信号を供給するドライバ５０と、ドライバ５０にタイミング信号を供給するタイミングコントローラ６０と、データ信号Ｖｉｄを生成する表示データ生成回路７０とを備える。
【００２４】
タイミングコントローラ６０は、図示はしない外部上位装置から供給される信号に基づいて、垂直同期信号Ｖｓｙｎｃや水平同期信号Ｈｓｙｎｃなどの内部信号を生成し、内部信号を用いて、Ｙ転送開始パルスＤｙｉｎ、Ｘ転送開始パルスＤｘｉｎ、入力Ｙクロック信号Ｃｌｙｉｎ、ドットクロック信号Ｄｃｌｋ、およびインバータ信号ＩＮＶを生成する。
詳細は後述するが、本実施形態では領域走査駆動を採用し、画素回路２３に対して１垂直走査期間Ｆにデータ信号Ｖｉｄを４回書き込む。
Ｙ転送開始パルスＤｙｉｎは、１垂直走査期間Ｆにおいて２回アクティブとなり、その周期は１垂直走査期間Ｆの半分である。Ｘ転送開始パルスＤｘｉｎは、１水平走査期間Ｈにおいて２回アクティブとなり、その周期は１水平走査期間Ｈの半分である。入力Ｙクロック信号Ｃｌｙｉｎは、１水平走査期間Ｈの２個分に相当する周期を有するクロック信号である。ドットクロック信号Ｄｃｌｋは、１水平走査期間Ｈを細分化し、各画素に対してデータ信号Ｖｉｄが供給される期間を規定するクロック信号である。インバータ信号ＩＮＶは、入力Ｙクロック信号Ｃｌｙｉｎの半周期に相当する期間を１周期とし、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Ｄｃｌｋの１周期に相当する期間だけ遅れたタイミングで立ち下がる信号である。
なお、本実施形態では、垂直同期信号Ｖｓｙｎｃと、水平同期信号Ｈｓｙｎｃはタイミングコントローラ６０において生成しているが、外部上位装置より供給を受けてもよい。
また、本実施形態では、インバータ信号ＩＮＶは、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Ｄｃｌｋの１周期分だけ遅れたタイミングで立ち下がる信号としているが、両者の間隔は、ドットクロック信号Ｄｃｌｋの１周期に限定されず、ｎを０≦ｎを満たす整数としてｎ周期に相当する間隔であっても構わない。
【００２５】
表示データＶＩＤＥＯは、表示領域２０の有する画素の階調を規定するデータである。表示データ生成回路７０は、外部上位装置より供給される表示データＶＩＤＥＯを、タイミングコントローラ６０からの制御に従い、一旦表示データ生成回路７０の内部メモリに記憶の後、表示パネル１０の駆動に同期して読み出して、アナログの画像信号ＶＤを生成する。データ信号Ｖｉｄは、１水平走査期間のうち、水平有効期間に画像信号ＶＤを、水平帰線期間にリセット信号およびプリチャージ信号を時分割多重した信号である。
ここで、リセット信号は、後述するリセット駆動において、画素回路２３の各液晶素子に対して印加される所定の電圧である。また、プリチャージ信号は、画素回路２３に対して画像信号ＶＤを書き込む前に、データ線２２および画素回路２３に存在する寄生容量の充電または放電を目的に印加される所定の電圧である。Ｙ転送開始パルスＤｙｉｎが供給されるタイミングで１画面分のデータがデータ信号Ｖｉｄとして供給され、Ｘ転送開始パルスＤｘｉｎが供給されるタイミングで１行分のデータがデータ信号Ｖｉｄとして供給され、ドットクロック信号Ｄｃｌｋが供給されるタイミング（ドットクロック信号Ｄｃｌｋの立ち上がりおよび立ち下がりのタイミング）で１画素分のデータがデータ信号Ｖｉｄとして供給される。
【００２６】
ドライバ５０は、イネーブル信号生成回路５１を含んで構成される。ドライバ５０は、詳細は後述するが、タイミングコントローラ６０より供給される各種信号に基づき、Ｙ入力パルスＤｙ、Ｙクロック信号Ｃｌｙ、および第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を走査線駆動回路３１に対して供給し、Ｘ入力パルスＤｘ、ドットクロック信号Ｄｃｌｋ、および制御信号Ｎｒｇをデータ線駆動回路３２に対して供給する。
なお、本実施形態におけるタイミングコントローラ６０は、従来の領域走査駆動に対応するものであり、リセット駆動を実行しないのであれば、ドライバ５０を用いなくても表示パネル１０を駆動することができる。ドライバ５０は、領域走査駆動の機能をリセット駆動まで拡張するために用いられる。すなわち、ドライバ５０を用いることによって、既存の領域走査駆動に用いるタイミングコントローラ６０をリセット駆動と領域走査駆動とを同時に実行することが可能となる。これにより、既存のタイミングコントローラ６０を流用できるので、リセット駆動と領域走査駆動とを同時に実行するタイミングコントローラを新規に開発する必要が無くなり、液晶装置１を安価に提供することが可能となる。
【００２７】
図１に示すように、表示領域２０は、Ｘ方向に延在する２Ｍ本（Ｍは１以上の自然数）の走査線２１と、Ｘ方向に交差するＹ方向に延在するＮ本（Ｎは１以上の自然数）のデータ線２２と、各走査線２１と各データ線２２との交差に対応して縦２Ｍ行×横Ｎ列の行列状に配置された複数の画素回路２３とを備える。
駆動回路３０は、２Ｍ本の走査線２１と接続する走査線駆動回路３１と、Ｎ本のデータ線２２と接続するデータ線駆動回路３２とより構成される。
【００２８】
走査線駆動回路３１は、複数の走査線２１を行単位で順次に走査（選択）する手段であり、選択信号Ｇ［１］〜Ｇ［２Ｍ］を生成し、２Ｍ本の各走査線２１に対して順次出力する。
また、データ線駆動回路３２は、表示データ生成回路より供給されるデータ信号Ｖｉｄより、各画素回路２３の階調を規定する画像信号ＶＤ［１］〜ＶＤ［Ｎ］を生成したうえで、Ｎ本のデータ線２２に対して順次出力する。なお、詳細は後述するが、制御信号Ｎｒｇがハイレベルのときは、全てのデータ線２２に対して、データ信号Ｖｉｄを出力する。
【００２９】
図２は、画素回路２３の回路図である。ここでは、第ｉ行（ｉは、１≦ｉ≦２Ｍを満たす自然数）第ｊ列（ｊは、１≦ｊ≦Ｎを満たす自然数）に位置する画素回路２３を代表的に図示している。
画素回路２３は、選択トランジスタ（スイッチング素子）２３５と、透明な画素電極２３１と透明なコモン電極２３３との間に設けられた液晶２３２とを備える液晶素子２３０と、保持容量ＣＯとを有する。
【００３０】
選択トランジスタ２３５のゲート電極はｉ行目の走査線２１に接続され、ソース電極およびドレイン電極の一方はｊ列目のデータ線２２に接続され、ソース電極およびドレイン電極の他方は画素電極２３１に接続されている。
また、保持容量ＣＯは、一端が画素電極２３１に接続され、他端が一定の電圧たとえば接地電位ＧＮＤに保たれた容量線２３４に接続されている。
【００３１】
走査線２１には選択信号Ｇ［ｉ］が供給される。選択信号Ｇ［ｉ］がハイレベルになると、選択トランジスタ２３５はオン状態となり、データ信号Ｖｉｄが、データ線２２より選択トランジスタ２３５を介して画素電極２３１に供給される。
また、走査線２１に供給される選択信号Ｇ［ｉ］がローレベルの期間では、選択トランジスタ２３５はオフ状態となり、データ線２２と画素電極２３１とは非導通の状態となる。一方、選択信号Ｇ［ｉ］がハイレベルの期間では、選択トランジスタ２３５はオン状態となり、データ線２２および選択トランジスタ２３５を介してデータ信号Ｖｉｄが画素電極２３１に供給される。画素電極２３１に供給された信号は、液晶素子２３０の容量および保持容量ＣＯにより保持される。
【００３２】
図示は省略するが、表示パネル１０は、一定の間隔を保って貼り合わされた素子基板と対向基板とを備える。液晶２３２は、素子基板と対向基板との間隙に封止されている。素子基板上には、走査線駆動回路３１、データ線駆動回路３２、走査線２１、データ線２２、選択トランジスタ２３５、および画素電極２３１が形成され、対向基板上にはコモン電極２３３が形成される。コモン電極２３３は、複数の画素電極２３１に共通であり、そこには共通電位Ｖｃｏｍが供給される。
以下の説明では、共通電位Ｖｃｏｍを所定電位の一例である基準電位として、データ信号Ｖｉｄの電位が共通電位Ｖｃｏｍを上回る場合を正極性、データ信号Ｖｉｄの電位が共通電位Ｖｃｏｍを下回る場合を負極性と称する。
【００３３】
液晶に対して、同一の極性の電圧を長時間印加し続けた場合、液晶の容量性による帯電が生じ、帯電の影響により残像が表示される、いわゆる焼き付きの問題が存在する。そこで、一定周期で画素回路に対して印加する電圧の極性を反転させることで、液晶に帯電した電荷を除去し焼き付きを防止する、反転駆動方式が一般的に採用されている。
【００３４】
反転駆動方式としては、極性の反転を１垂直走査期間毎に行うフレーム反転駆動方式が存在するが、その場合、各画素とデータ線との電位差が、１画面の上部に位置する画素と下部に位置する画素との間で偏りが生じるため、画面の上部と下部との間で表示が不均一になるという問題が生じていた。
そこで、１垂直走査期間内において、正極性または負極性のいずれか一方の画像信号のみを書き込むのではなく、一定の間隔を隔てた２つの画素に対して、それぞれ交互に正極性と負極性の画像信号の書き込みを行う領域走査駆動方式により、このような表示不均一の問題に対応している。
【００３５】
一方、近年の液晶装置の小型化、高精度化に伴い、画素間の間隔が狭まっている。そのため、画素電極間の電位差により、本来、基板面に対して縦方向の電界により駆動されるべき液晶に対して、横方向の電界が加わるため、液晶分子の配向が乱れるという配向不良の問題が生じる。
この配向不良の問題は、隣接する画素間の電位差が大きい場合に生じやすい。例えば、隣接する２つの画素間において、一方の画素に白表示相当の電圧Ｖｗｔ（ノーマリーブラックモードの場合）、または、黒表示相当の電圧Ｖｂｋ（ノーマリーホワイトモードの場合）等の基準電位に比べて大きな電位差を有する電圧を印加し、他方の画素に光学的閾値電圧Ｖｔｈ以下の電圧が印加されている場合には、画素間の電位差が大きくなり、横電界の影響による配向不良が生じやすくなる。また、一方の画素に正極性の電圧が印加され、他方の画素に負極性の電圧が印加される場合にも、同様に配向不良が生じやすくなる。
【００３６】
配向不良の問題に対応するため、液晶に対して、横電界の影響を受けた液晶をその影響下から脱するのに十分な大きさのリセット電圧、例えば、光学的飽和電圧Ｖｓａｔを印加して、液晶を正常な状態に戻したうえで、画像信号を供給する。この駆動方式をリセット駆動と称する。
この場合、リセット電圧と、リセット電圧印加後に当該液晶に対して供給される画像信号とは、隣接画素間の電位差を最小化するために、同極性の電位を有する電圧を印加する。
【００３７】
本実施形態では、以上で述べたような、領域走査駆動方式とリセット駆動方式とを一体とした駆動方式を採用することで、焼き付きの問題、表示の不均一の問題、および配向不良の問題を解決する。
【００３８】
本方式の具体的な動作について、図３を用いて説明する。
図３（ａ）は、縦軸が走査線番号、すなわち画素回路２３の行数（１から２Ｍまでの自然数）を表し、横軸が時間を表す。すなわち、図３（ａ）は、各時間において、各液晶素子２３０に対してデータ線２２より印加される電圧または各液晶素子２３０が保持している電圧について表した図である。
直線ＬＲ１は、データ線２２より正極性のリセット信号が供給される画素回路２３の行数と、供給される時間との関係を示す。同様に、直線ＬＶ１は正極性の画像信号が供給される画素回路２３の行数と時間との関係を示し、直線ＬＲ２は負極性のリセット信号が供給される画素回路２３の行数と時間との関係を示し、直線ＬＶ２は負極性の画像信号が供給される画素回路２３の行数と時間との関係を示す。
また、領域ＡｒｅａＲ１、領域ＡｒｅａＶ１、領域ＡｒｅａＲ２、および領域ＡｒｅａＶ２の各領域は、それぞれの領域の左側に接する、直線ＬＲ１、直線ＬＶ１、直線ＬＲ２、および直線ＬＶ２において印加された各種信号を保持する画素回路２３の行数と、保持している時間との関係を表している。
【００３９】
例えば、第１行目の走査線２１に接続する画素回路２３に対しては、直線ＬＲ１と交差する時刻Ｔ＝ｔ０において正極性のリセット信号が供給され、供給された信号は、領域ＡｒｅａＲ１の範囲であるｔ０≦Ｔ≦ｔ１の期間保持される。
同様に、直線ＬＶ１と交差する時刻Ｔ＝ｔ１で供給される正極性の画像信号を、領域ＡｒｅａＶ１の範囲であるｔ１≦Ｔ≦ｔ２の期間保持し、直線ＬＲ２と交差する時刻Ｔ＝ｔ２で供給される負極性のリセット信号を、領域ＡｒｅａＲ２の範囲であるｔ２≦Ｔ≦ｔ３の期間保持し、直線ＬＶ２と交差する時刻Ｔ＝ｔ３で供給される負極性の画像信号を、領域ＡｒｅａＶ２の範囲であるｔ３≦Ｔ≦ｔ４の期間保持する。
なお、各信号は、１水平走査期間Ｈ毎に、１ラインずつ供給される。すなわち、第２行目の画素回路２３に対しては、第１行目よりも１水平走査期間Ｈだけ遅れたタイミングで、各信号が供給され、同様に、３行目、４行目、・・・、２Ｍ行目の画素回路２３に対しても、１水平走査期間Ｈずつ遅れて各信号が供給される。
【００４０】
図３（ｂ）（ｃ）（ｄ）は、図３（ａ）の時刻Ｔ＝Ｔ１、時刻Ｔ＝Ｔ２、および時刻Ｔ＝Ｔ３のそれぞれの瞬間における、表示領域２０の画素回路２３が保持する電圧を示した図である。
時刻Ｔ＝Ｔ１においては、画面下方から上方に向けて順に、画素回路２３が正極性のリセット信号を保持する領域ＡｒｅａＲ１、画素回路２３が正極性の画像信号を保持する領域ＡｒｅａＶ１、画素回路２３が負極性のリセット信号を保持する領域ＡｒｅａＲ２、画素回路２３が負極性の画像信号を保持する領域ＡｒｅａＶ２が並ぶ。これらの各領域は、その幅を保ったまま、１水平走査期間Ｈ毎に１行ずつ下方に遷移する。
その後、領域ＡｒｅａＲ１が画面下部に消滅し、時刻Ｔ＝Ｔ２において、画面上には、画面下部より、領域ＡｒｅａＶ１、領域ＡｒｅａＲ２、領域ＡｒｅａＶ２の順番に並ぶ。さらに、時刻Ｔ＝Ｔ３においては、画面下部より、領域ＡｒｅａＶ１、領域ＡｒｅａＲ２、領域ＡｒｅａＶ２の順番に並ぶとともに、画面上部より、新たに、領域ＡｒｅａＲ１、領域ＡｒｅａＶ１が出現する。
このように、最初の信号である正極性のリセット信号が全ての行に供給された後の任意のタイミングにおいて、表示領域２０における、正極性の電位を有する領域と、負極性の電位を有する領域とは、ほぼ等しい面積を占めることになり、画面の不均一性の問題が解消される。
【００４１】
また、画像信号を供給する直前に、それぞれの画像信号と同極性のリセット信号を供給することにより、液晶の配向不良についても解消される。
【００４２】
なお、本実施形態では、１垂直走査期間ＦはＹ転送開始パルスＤｙｉｎの２周期分に相当する期間であり、例えば、図３（ａ）において、正極性のリセット信号が１行目に供給されるタイミング（時刻Ｔ＝ｔ０）から、再び１行目に供給されるタイミング（時刻Ｔ＝ｔ４）までの期間である。
この中で、垂直有効期間Ｆａは、各信号が１行目から２Ｍ行目まで供給されるのに要する期間であり、水平走査期間Ｈの２Ｍ個分の期間に相当する。垂直走査期間Ｆは、ＰをＰ＞Ｍを満たす自然数としたとき、水平走査期間Ｈの２Ｐ個分の期間に相当する。また、垂直帰線期間Ｆｂは、垂直走査期間Ｆより垂直有効期間Ｆａを除いた時間であり、水平走査期間Ｈの２Ｐ−２Ｍ個分の期間に相当する。
【００４３】
表示パネル１０において、液晶素子２３０に電圧を印加しない場合の透過率を０％とし、液晶素子２３０に最大電圧を印加した場合の透過率を１００％として、液晶素子２３０の透過率をスケーリングしたものを相対透過率とする（ノーマリーブラックモードの場合）。（社）電子情報技術産業協会が制定した「液晶表示パネル及びその構成材料の測定方法」に関する規格ＪＥＩＴＡ ＥＤ-２５２１Ｂによれば、相対透過率が１０％となる印加電圧が光学的閾値電圧Ｖｔｈであり、相対透過率が９０％となる印加電圧が光学的飽和電圧Ｖｓａｔである。
本願のようなリセット駆動を採用し、液晶素子２３０に光学的飽和電圧Ｖｓａｔを長時間印加する場合、図４（ａ）に示すとおり液晶素子２３０の相対透過率が９０％となり、本来表示すべき階調とは異なる階調（例えば、ノーマリーブラックモードの場合、白表示）として観察者に知覚されてしまうため、画像のちらつきなどの表示上の不具合の要因となる。
【００４４】
しかし、図４（ｂ）、（ｃ）に示す通り、液晶素子２３０に対して光学的飽和電圧Ｖｓａｔを印加した場合であっても、液晶素子２３０の相対透過率が０％（すなわち、ノーマリーブラックモードであれば黒表示相当）から相対透過率９０％まで変化するためには、一定の時間Ｔｒを要する。
すなわち、液晶素子２３０に対して光学的飽和電圧Ｖｓａｔを印加する場合であっても、液晶素子２３０の相対透過率が０％から９０％に変化する時間Ｔｒに比べて、十分に短い時間ΔＴに限って印加すれば、液晶素子２３０の透過率がほとんど変化することなく、液晶素子２３０を配向不良の状態から脱する契機を与えることができる。
【００４５】
本実施形態では、リセット駆動において液晶素子２３０に対して光学的飽和電圧Ｖｓａｔを印加する時間ΔＴは、液晶素子２３０に対して光学的飽和電圧Ｖｓａｔを印加した場合に、相対透過率が０％から１０％に変化するのに要する時間よりも短い時間とする。
例えば、図４（ｄ）、（ｅ）に示すように、Ｖｓａｔが５ボルトの場合、透過率が０％から１０％に変化するまでに２ミリ秒を要し、０％から９０％に変化するまでに５ミリ秒を要する液晶の場合、リセット駆動として液晶素子２３０に光学的飽和電圧Ｖｓａｔを印加する時間ΔＴを２ミリ秒以下、好ましくは１ミリ秒以下とすれば、液晶素子２３０の透過率をほぼ０％のまま変化させることなく、液晶素子２３０の配向不良を解消可能となる。
この例の場合、液晶の仕様として、周波数を６０Ｈｚ、走査線数を１１２６本と仮定すると、１水平走査期間Ｈは、０．０１４８ミリ秒であり、ΔＴを１ミリ秒とした場合、水平走査期間Ｈの６７個に相当する。つまり、リセット信号を印加する行と、画像信号を印加する行との間隔が、６７行程度であれば、観察者に知覚されることなく配向不良が解消されることになる。
【００４６】
以上に述べたような、領域走査駆動とリセット駆動とを一体として実現するための具体的な駆動方式について、以下に詳細に説明する。
【００４７】
図５は、走査線駆動回路３１の構成を示す図である。
走査線駆動回路３１は、Ｙシフトレジスタ３１１と、２Ｍ本の走査線２１に対応して設けられた２Ｍ個のゲート回路３１２とを備える。この例のゲート回路３１２はＡＮＤ回路で構成されるが、論理レベルが整合するのであればＮＡＮＤ回路を用いてもよいことは勿論である。
Yシフトレジスタ３１１は、Ｙ入力パルスＤｙをＹクロック信号Ｃｌｙに従って順次転送することによって、YシフトパルスＹ［１］〜Ｙ［２Ｍ］を生成する。YシフトパルスＹ［１］〜Ｙ［２Ｍ］の各々は、１水平走査期間Ｈにおいてアクティブとなるパルスである。YシフトパルスＹ［１］〜Ｙ［２Ｍ］のアクティブ期間は、ゲート回路３１２に供給される第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４によって制限されて、選択信号Ｇ［１］〜Ｇ［２Ｍ］が生成される。
後述するようにＹ入力パルスＤｙは１垂直走査期間Ｆに４回アクティブとなる。このため、YシフトパルスＹ［１］〜Ｙ［２Ｍ］のうち４つのパルスが同時にアクティブとなる水平走査期間が存在する。一方、ある水平走査期間Ｈにおいて、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４は排他的にアクティブとなる。
したがって、YシフトパルスＹ［１］〜Ｙ［２Ｍ］のうち４つのパルスが同時にアクティブになったとしても、それらのパルスのアクティブ期間は、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４によって排他的に制限され、４つの選択信号として走査線２１に供給される。
【００４８】
これは、本実施形態の液晶装置１は、領域走査駆動とリセット駆動とを一体として実現するからである。すなわち、領域走査駆動を実現するために、１垂直走査期間に正極性の画像信号ＶＤと負極性の画像信号ＶＤとを液晶素子２３０に書き込む。また、リセット駆動を実現するために、正極性の画像信号ＶＤの書き込みに先立ち、正極性のリセット信号Ｖｒを液晶素子２３０に書き込み、負極性の画像信号ＶＤの書き込みに先立ち、負極性のリセット信号Ｖｒを液晶素子２３０に書き込む。これらの書き込みは、排他的に実行する必要がある。
そこで、本実施形態では、図２１に示すように１水平走査期間Ｈを分割して、正極性のリセット信号Ｖｒを書き込むための第１リセット期間Ｔｒ１、正極性の画像信号ＶＤを書き込むための第１書込期間Ｔｗ１、負極性のリセット信号Ｖｒを書き込むための第２リセット期間Ｔｒ２、負極性の画像信号ＶＤを書き込むための第２書込期間Ｔｗ２を設けている。
【００４９】
後述するイネーブル信号生成回路５１では、第１リセット期間Ｔｒ１でアクティブとなる第１リセットパルスＲ１、第１書込期間Ｔｗ１でアクティブとなる第１書込パルスＶ１、第２リセット期間Ｔｒ２でアクティブとなる第２リセットパルスＲ２、および第２書込期間Ｔｗ２でアクティブとなる第２書込パルスＶ２を生成する。そして、第１リセットパルスＲ１、第１書込パルスＶ１、第２リセットパルスＲ２、および第２書込パルスＶ２を、所定の規則に従って、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４に割り当てることによって、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を生成している。
なお、第１書込期間Ｔｗ１では正極性の画像信号ＶＤの他に、正極性のプリチャージ信号Ｖｐが書き込まれ、第２書込期間Ｔｗ２では負極性の画像信号ＶＤの他に、負極性のプリチャージ信号Ｖｐが書き込まれる。変形例４で説明するようにプリチャージ信号Ｖｐの書き込みはリセット駆動と領域走査駆動とを実現するために必須ではなく、省略してもよい。したがって、第１書込パルスＶ１は正極性の画像信号ＶＤを書き込む期間を少なくとも指定し、第２書込パルスＶ２は正極性の画像信号ＶＤを書き込む期間を少なくとも指定すればよい。
【００５０】
図６に示すとおり、Ｙシフトレジスタ３１１は、２Ｍ＋１個の転送回路Ｌと、２Ｍ個のＡＮＤ回路３１３とを備える。ｉを、１≦ｉ≦２Ｍを満たす自然数としたとき、第ｉ番目のＡＮＤ回路３１３は、隣接する転送回路Ｌ、すなわち、第ｉ番目の転送回路Ｌ［ｉ］と第ｉ＋１番目の転送回路Ｌ［ｉ＋１］とに接続する。
図７に、Ｙシフトレジスタ３１１の動作を規定するタイミングチャートを示す。第１番目の転送回路Ｌ［１］には、ドライバ５０より、Ｙクロック信号Ｃｌｙと、Ｙクロック信号Ｃｌｙの１周期分の幅を有するパルスであるＹ入力パルスＤｙが供給される。第１番目の転送回路Ｌ［１］では、Ｙクロック信号Ｃｌｙの立ち上がりのタイミングおよび立ち下りのタイミングに従い、Ｙ入力パルスＤｙをＹクロック信号Ｃｌｙの半周期分だけ遅延させたパルス信号Ｄｙ［１］を、第２番目の転送回路Ｌ［２］と第１番目のＡＮＤ回路３１３とに出力する。同様に、第ｉ番目の転送回路Ｌ［ｉ］は、第ｉ−１番目の転送回路Ｌ［ｉ−１］より供給されるパルス信号Ｄｙ［ｉ−１］をＹクロック信号Ｃｌｙの半周期分だけ遅延させたパルス信号Ｄｙ［ｉ］を、第ｉ＋１番目の転送回路Ｌ［ｉ＋１］、第ｉ−１番目のＡＮＤ回路３１３、および第ｉ番目のＡＮＤ回路３１３に出力する。第ｉ番目のＡＮＤ回路３１３は、第ｉ番目の転送回路Ｌ［ｉ］から出力されたパルス信号とＤｙ［ｉ］と、第ｉ＋１番目の転送回路Ｌ［ｉ＋１］から出力されたパルス信号Ｄｙ［ｉ＋１］との論理積を取ることで、Ｙクロック信号Ｃｌｙの半周期に相当する幅を有するパルスであるＹシフトパルスＹ［ｉ］を生成する。
このように、各ＹシフトパルスＹ［１］、Ｙ［２］、・・・Ｙ［２Ｍ］は、お互いにＹクロック信号Ｃｌｙの半周期ずつ遅れたタイミングで順次排他的に出力されるパルス信号であり、第ｉ番目のＡＮＤ回路３１３から出力されるＹシフトパルスＹ［ｉ］は、ｉ行目の走査線と接続するｉ行目のゲート回路３１２に対して出力される。
【００５１】
図８に、垂直走査期間ＦにおいてＹシフトレジスタ３１１に対して入力されるＹ入力パルスＤｙについて示す。垂直走査期間Ｆは前述の通り、Ｙ転送開始パルスＤｙｉｎの２周期分の期間に相当するが、その期間内にＹ入力パルスＤｙはＹシフトレジスタ３１１に対して４回供給される。具体的には、１垂直走査期間Ｆにおける１つ目のＹ転送開始パルスＤｙｉｎと同時に生成される第１のＹ入力パルスＤｙ１、第１のＹ入力パルスＤｙ１をＹクロック信号Ｃｌｙに従って一定周期だけ遅延させて生成される第２のＹ入力パルスＤｙ２、１垂直走査期間Ｆにおける２つ目のＹ転送開始パルスＤｙｉｎと同時に生成される第３のＹ入力パルスＤｙ３、および、第３のＹ入力パルスＤｙ３をＹクロック信号Ｃｌｙに従って一定周期だけ遅延させて生成される第４のＹ入力パルスＤｙ４の４つのＹ入力パルスＤｙが、シフトレジスタ３１１に対して供給される。
なお、詳細は後述するが、Ｙ入力パルスＤｙ１とＤｙ２との間隔と、Ｙ入力パルスＤｙ３とＤｙ４との間隔とは、いずれもＹクロック信号Ｃｌｙの半周期に相当する間隔（１水平走査期間）の４ｋ＋２個分（ｋは、４ｋ＋２＜Ｍを満たす自然数）に相当する。
【００５２】
説明を図５に戻す。シフトレジスタ３１１に入力された４つのＹ入力パルスＤｙ１、Ｄｙ２、Ｄｙ３、およびＤｙ４は、Ｙシフトレジスタ３１１において順次シフトされ、それぞれ、ＹシフトパルスＹ［ｉ］としてｉ行目のゲート回路３１２に対して出力され、ゲート回路３１２を介してｉ行目の走査線２１が選択される。
図９に、ゲート回路３１２に対して出力されるＹシフトパルスＹ［ｉ］について示す。以下、４つのＹ入力パルスＤｙ１、Ｄｙ２、Ｄｙ３、およびＤｙ４のそれぞれに対応するＹシフトパルスＹ［ｉ］を、第１リセットシフトパルスＹｒ１、第１書込シフトパルスＹｖ１、第２リセットシフトパルスＹｒ２、および第２書込シフトパルスＹｖ２とする。これら４つのＹシフトパルスＹ［ｉ］が、それぞれ一定の間隔を隔て、第１番目から第２Ｍ番目までのゲート回路３１２に対して上から順次出力される。すなわち、シフトレジスタ３１１からは、１水平走査期間において、最大４つのＹシフトパルスＹ［ｉ］が同時に出力される。
なお、本実施形態では、４つのＹ入力パルスＤｙ１、Ｄｙ２、Ｄｙ３、およびＤｙ４のそれぞれに対応するＹシフトパルスＹ［ｉ］を、第１リセットシフトパルスＹｒ１、第１書込シフトパルスＹｖ１、第２リセットシフトパルスＹｒ２、および第２書込シフトパルスＹｖ２としているが、それぞれ第２リセットシフトパルスＹｒ２、第２書込シフトパルスＹｖ２、第１リセットシフトパルスＹｒ１、および第１書込シフトパルスＹｖ１の順番に対応させても良い。
【００５３】
説明を再び図５に戻し、ゲート回路３１２について説明する。第ｉ番目のゲート回路３１２は、ＹシフトパルスＹ［ｉ］と、イネーブル信号生成回路５１より供給される第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちいずれか１つとの論理積を演算し、選択信号Ｇ［ｉ］として第ｉ行目の走査線２１に出力する。
２Ｍ個のゲート回路３１２には、１水平走査期間内に最大４つのＹシフトパルスＹ［ｉ］が供給されるため、１水平走査期間Ｈにおいて、ゲート回路３１２から最大４つの選択信号Ｇ［ｉ］が出力され、４本の走査線２１が選択される。
【００５４】
以下に、２Ｍ個のゲート回路３１２それぞれに対して、第１乃至第４のいずれのイネーブル信号ＥＮＢ１〜ＥＮＢ４が割り当てられるかについて説明する。
図５に示されたとおり、１行目から４行目のゲート回路３１２に対しては、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が順番に供給され、５行目からＭ行目のゲート回路３１２に対しても、上から４つずつ、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の順番で繰り返して供給される。すなわち、自然数ｉが１≦ｉ≦Ｍを満たす場合、ｉを４で除算した剰余を整数ｄ（０≦ｄ≦３）、すなわちｄ≡ｉ（ｍｏｄ４）としたとき、ｉ行目のゲート回路３１２には、ｄが１の場合には第１のイネーブル信号ＥＮＢ１、ｄが２の場合には第２のイネーブル信号ＥＮＢ２、ｄが３の場合には第３のイネーブル信号ＥＮＢ３、ｄが０の場合には第４のイネーブル信号ＥＮＢ４がそれぞれ供給される。
また、ゲート回路３１２と第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４との接続関係は、画面の上下中央（つまり、第Ｍ行目の走査線と、第Ｍ＋１番目の走査線との間）に位置する中心線ＣＬを鏡面として、上下対称の関係となる。
したがって、ｉがＭ＋１≦ｉ≦２Ｍを満たす場合、画面下部に位置するｉ行目のゲート回路３１２には、ｉ行目のゲート回路３１２と上下対称の位置にあり画面上部に位置する（２Ｍ−ｉ＋１）行目のゲート回路３１２と等しい番号のイネーブル信号が供給される。すなわち、２Ｍ−ｉ＋１を４で除算した剰余を整数ｄ（０≦ｄ≦３）、すなわちｄ≡（２Ｍ−ｉ＋１）（ｍｏｄ４）としたとき、ｉ行目のゲート回路３１２には、ｄが１の場合には第１のイネーブル信号ＥＮＢ１、ｄが２の場合には第２のイネーブル信号ＥＮＢ２、ｄが３の場合には第３のイネーブル信号ＥＮＢ３、ｄが４の場合には第４のイネーブル信号ＥＮＢ４がそれぞれ供給される。
【００５５】
４つのＹシフトパルスＹ［ｉ］の間隔は、以下の２つの条件を満たす。
まず、１つめの条件「条件１」として、Ｑを、Ｍ≦Ｑ≦Ｐの関係を有する偶数としたとき、第１リセットシフトパルスＹｒ１の開始（すなわち、第１リセットシフトパルスＹｒ１が１行目のゲート回路３１２に出力される時間）から第２リセットシフトパルスＹｒ２の開始までの間隔、および、第１書込シフトパルスＹｖ１の開始から第２書込シフトパルスＹｖ２の開始まで間隔は、いずれも、水平走査期間ＨのＱ周期に相当する期間である（つまり、第１リセットシフトパルスＹｒ１により選択される行と第２リセットシフトパルスＹｒ２により選択される行との間隔、および、第１書込シフトパルスＹｖ１により選択される行と第２書込シフトパルスＹｖ２により選択される行との間隔は、いずれもＱ行である）。
また、２つめの条件「条件２」として、ｋを、４ｋ＋２＜Ｍを満たす自然数としたとき、第１リセットシフトパルスＹｒ１の開始から第１書込シフトパルスＹｖ１の開始までの間隔、および、第２リセットシフトパルスＹｒ２の開始から第２書込シフトパルスＹｖ２の開始まで間隔は、いずれも、水平走査期間Ｈの４ｋ＋２周期に相当する期間である（つまり、第１リセットシフトパルスＹｒ１により選択される行と第１書込シフトパルスＹｖ１により選択される行との間隔、および、第２リセットシフトパルスＹｒ２により選択される行と第２書込シフトパルスＹｖ２により選択される行との間隔は、いずれも４ｋ＋２行である）。
なお、前述の通り、自然数Ｐは垂直走査期間Ｆと水平走査期間Ｈとの関係を規定する定数であり、垂直走査期間Ｆは、水平走査期間Ｈの２Ｐ個分の期間に相当する。また、本実施形態においては、第１リセットシフトパルスＹｒ１が１行目のゲート回路３１２に出力されてから、次に１行目のゲート回路３１２に出力されるまでの期間が、垂直走査期間Ｆに等しいため、Ｑ＝Ｐの関係を満たす。
【００５６】
４つのＹシフトパルスＹ［ｉ］の間隔を、上記の条件１および条件２を満たすような間隔に設定した場合、同一水平走査期間内に出力される第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を、それぞれ異なるゲート回路３１２（および、走査線２１）に対して重複せずに１対１の関係で割り当てることが可能となる。
以下に、図１０〜図１８を用いつつ、各ＹシフトパルスＹ［ｉ］により選択される行と、ＹシフトパルスＹ［ｉ］により選択された行のゲート回路３１２に対して割り当てられる第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４との関係について説明する。
【００５７】
図１０および図１１は、第１リセットシフトパルスＹｒ１によって選択される行ｉｒ１と第２リセットシフトパルスＹｒ２によって選択される行ｉｒ２との関係を示した図である。
この例では、Ｍ＝８（つまり、走査線２１の本数は１６本）とし、行ｉｒ１は画面の上半分（つまり、１≦ｉｒ１≦Ｍ）に、行ｉｒ２は画面の下半分（つまり、Ｍ＋１≦ｉｒ２≦２Ｍ）に、それぞれ位置している。また、時刻Ｔは、１水平走査期間毎に１ずつカウントアップする値である。
また、この例では、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔により、Ｃａｓｅ１−１、Ｃａｓｅ１−２、Ｃａｓｅ１−３、およびＣａｓｅ１−４、の４つに分類している。つまり、Ｃａｓｅ１−１では両者の間隔を８行とし、Ｃａｓｅ１−２では両者の間隔を９行とし、Ｃａｓｅ１−３では両者の間隔を１０行とし、Ｃａｓｅ１−４では両者の間隔を１１行としている。なお、図１０では、Ｃａｓｅ１−１のみ詳細に示している。
【００５８】
図１０および図１１（ａ）に示すとおり、Ｃａｓｅ１−１は、時刻Ｔ＝１において、第１リセットシフトパルスＹｒ１によって第１行が選択され、第２リセットシフトパルスＹｒ２によって第９行が選択される。また、時刻Ｔ＝１から１水平走査期間後の時刻Ｔ＝２には、これら２つのＹシフトパルスＹ［ｉ］によりそれぞれ第２行と第１０行とが選択され、時刻Ｔ＝３にはそれぞれ第３行と第１１行とが選択され、時刻Ｔ＝４にはそれぞれ第４行と第１２行とが選択される。
図１１（ｂ）は、時刻Ｔ＝１〜４のそれぞれにおいて、２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちいずれの信号が入力されるかを示している。例えば、時刻Ｔ＝１では、第１リセットシフトパルスＹｒ１により選択される第１行に対して第１のイネーブル信号ＥＮＢ１が入力され、第２リセットシフトパルスＹｒ２により選択される第９行に対して第４のイネーブル信号ＥＮＢ４が入力される。同様に、時刻Ｔ＝２では、第２のイネーブル信号ＥＮＢ２と第３のイネーブル信号ＥＮＢ３とがそれぞれ入力され、時刻Ｔ＝３では、第３のイネーブル信号ＥＮＢ３と第２のイネーブル信号ＥＮＢ２とがそれぞれ入力され、時刻Ｔ＝４では、第４のイネーブル信号ＥＮＢ４と第１のイネーブル信号ＥＮＢ１とがそれぞれ入力される。なお、時刻Ｔ＝５以降については、時刻Ｔ＝１〜Ｔ＝４の繰り返しとなる。
このように、Ｃａｓｅ１−１、すなわち、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が８行の場合には、これら２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複することなく割り当てられる。
同様に、Ｃａｓｅ１−３の場合、すなわち、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が１０行の場合についても、これら２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複することなく割り当てられる。
【００５９】
一方、Ｃａｓｅ１−２の場合、すなわち、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が９行の場合は、時刻Ｔ＝２と、時刻Ｔ＝４とにおいて、これら２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられる。また、Ｃａｓｅ１−４の場合、すなわち、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が１１行の場合についても、時刻Ｔ＝１と、時刻Ｔ＝３とにおいて、これら２つのＹシフトパルスＹ［ｉ］により選択される２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられる。
ここで、第１リセットシフトパルスＹｒ１のアクティブ期間を第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかで制限することによって第１リセット期間Ｔｒ１を特定し、第２リセットシフトパルスＹｒ２のアクティブ期間を第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかで制限することによって第２リセット期間Ｔｒ２を特定することができる。第１リセット期間Ｔｒ１と第２リセット期間Ｔｒ２とは、図２１を参照して前述したように排他的な期間である。したがって、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられたのでは、第１リセット期間Ｔｒ１と第２リセット期間Ｔｒ２とを分離することができない。よって、Ｃａｓｅ１−２およびＣａｓｅ１−４は採用することができない。要は、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられないことが必要である。
【００６０】
以上の、Ｃａｓｅ１−１〜Ｃａｓｅ１−４から示されるように、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔が偶数の場合には、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複せずに出力されるが、奇数の場合には第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複し、不都合が生じる。このため、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔は偶数であることが必要である。
【００６１】
なお、Ｃａｓｅ１−１〜Ｃａｓｅ１−４では、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２について論じているが、これはあくまで例示であり、ＹシフトパルスＹ［ｉ］により選択される４つの行のうち、画面の上半分に位置する行と、画面の下半分に位置する行との２行については、同様の関係を有する。
また、Ｃａｓｅ１−１〜Ｃａｓｅ１−４では、２つのＹシフトパルスＹ［ｉ］により選択される２つの行の間隔が、８行の場合、９行の場合、１０行の場合、および１１行の場合についてのみ示している。しかし、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４は、４行毎に繰り返し割り当てられるため、２つのＹシフトパルスＹ［ｉ］により選択される２つの行の間隔についても４を法とした剰余に関して論じればよく、２つの行の間隔が４で割りきれる値の場合には８行の場合（Ｃａｓｅ１−１）と同様の関係であり、２つの行の間隔が４で割って１余る値場合は９行の場合（Ｃａｓｅ１−２）と同様の関係であり、２つの行の間隔が４で割って２余る場合は１０行の場合（Ｃａｓｅ１−３）と同様の関係であり、２つの行の間隔が４でわって３余る場合は１１行の場合（Ｃａｓｅ１−４）と同様の関係である。
【００６２】
Ｃａｓｅ１−１〜Ｃａｓｅ１−４は、Ｍ＝８の場合、すなわち、走査線２１の本数が１６本の場合について示している。しかし、前述のとおり、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４は４行毎に繰り返し割り当てられるため、Ｍが８以外であっても、Ｍが４の倍数である場合（つまり、画面の上下中央に位置する中心線ＣＬに隣接するＭ行目およびＭ＋１行目のゲート回路３１２に対して第４のイネーブル信号ＥＮＢ４が割り当てられる場合）についても、Ｃａｓｅ１−１〜Ｃａｓｅ１−４と同様の関係を有する。
【００６３】
図１２〜図１４に、Ｍが４の倍数とならない場合を示す。図１２は、Ｍ＝９の場合（Ｍを４で割って１余る場合）、図１３は、Ｍ＝１０の場合（Ｍを４で割って２余る場合）、図１４は、Ｍ＝１１の場合（Ｍを４で割って３余る場合）をそれぞれ示している。
これらの例により、Ｍが４の倍数とならない場合においても、ＹシフトパルスＹ［ｉ］により選択された画面の上半分に位置する行と画面の下半分に位置する行との２つの行の間隔が偶数である場合には、これら２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複せずに出力されることが示される。
【００６４】
図１５に、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第１書込シフトパルスＹｖ１により選択される行ｉｖ１との関係を例示する。行ｉｒ１と行ｉｖ１とは、いずれも画面の上半分に位置するものとし、両者の間隔が、４行の場合（Ｃａｓｅ５−１）、５行の場合（Ｃａｓｅ５−２）、６行の場合（Ｃａｓｅ５−３）、および７行の場合（Ｃａｓｅ５−４）の４つのケースについて例示している。
図１５（ｂ）に示すとおり、Ｃａｓｅ５−１では、時刻Ｔ＝１〜Ｔ＝４の全てにおいて、ＹシフトパルスＹ［ｉ］により選択された２つの行ｉｒ１と行ｉｖ１とに対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられる。
一方、Ｃａｓｅ５−２乃至Ｃａｓｅ５−４では、時刻Ｔ＝１〜Ｔ＝４の全てにおいて、ＹシフトパルスＹ［ｉ］により選択された２つの行ｉｒ１と行ｉｖ１とに対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複することなく割り当てられる。つまり、画面の上半分に位置する２つの行ｉｒ１と行ｉｖ１との間隔が４の倍数以外である場合には、これら２つの行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複せずに出力される。
なお、前述の通り、画面の上半分に位置する行と画面の下半分に位置する行との２つの行の間隔についても偶数である必要があるので、画面の下半分にある行、例えば、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２と行ｉｒ１との間隔も、行ｉｒ２と行ｉｖ１との間隔も偶数となる必要がある。従って、行ｉｒ１と行ｉｖ１との間隔についても偶数となる。行ｉｒ１と行ｉｖ１との間隔は４の倍数以外であるため、その間隔は、４で割って２余る値となる。
【００６５】
これら、ＹシフトパルスＹ［ｉ］により選択される複数の行の関係について、以下に定式化して説明する。なお、以下で記載する合同式は、全て４を法としたものであるとし、「ｍｏｄ４」の記載は省略する。
図１６に示すように、Ｍ＝１６の場合において、画面の上半分にある行をｉ１（１≦ｉ１≦Ｍ）と、画面の下半分にある行をｉ２（Ｍ＋１≦ｉ２≦２Ｍ）とについて、値ｄ１（ｄ１は、０≦ｄ１≦３を満たす整数）をｉ１を４で除算した剰余、値ｄ２（ｄ２は、０≦ｄ２≦３を満たす整数）を（２Ｍ−ｉ２＋１）を４で除算した剰余とを定義する。すなわち、値ｄ１と、値ｄ２とは以下の式を満たす。
ｄ１≡ｉ１ ・・・（式１）
ｄ２≡（２Ｍ−ｉ２＋１） ・・・（式２）
このとき、行ｉ１と行ｉ２とに対して割り当てられるイネーブル信号の番号は、それぞれ、値ｄ１、および値ｄ２に１対１に対応する番号となる。具体的には、ｄ１またはｄ２が１の場合には第１のイネーブル信号ＥＮＢ１が、ｄ１またはｄ２が２の場合には第２のイネーブル信号ＥＮＢ２が、ｄ１またはｄ２が３の場合には第３のイネーブル信号ＥＮＢ３が、ｄ１またはｄ２が０の場合には第４のイネーブル信号ＥＮＢ４が、それぞれ割り当てられる。
ここで、行ｉ１と、行ｉ２との間隔をＱ（Ｑは１以上の自然数）とした場合、両者の関係は、ｉ２＝ｉ１＋Ｑと表されるため、これを式２に代入することで、
ｄ２≡（２Ｍ−ｉ２＋１）≡（２Ｍ−Ｑ−ｄ１＋１） ・・・（式３）
が得られる。
【００６６】
間隔Ｑが偶数である場合は、２Ｍも偶数であるため、２Ｍ−Ｑも偶数となる。従って、２Ｍ−Ｑ≡０または２Ｍ−Ｑ≡２のいずれかが成立する。これらを式３に代入することで、ｄ２≡（１−ｄ１）またはｄ２≡（３−ｄ１）のうちいずれかの関係が成り立つことになる。また、ｄ１の値は、１水平走査期間毎に、ｄ１＝１、ｄ１＝２、ｄ１＝３、およびｄ１＝０の４つの値を繰り返す。
ここで、ｄ１＝１の場合は、ｄ２≡１−ｄ１＝０またはｄ２≡３−ｄ１＝２となるため、ｄ１とｄ２とは異なる値となる。つまり、ｄ１＝１の場合は、行ｉ１には第１のイネーブル信号ＥＮＢ１が割り当てられるが、この場合、ｄ２＝０、またはｄ２＝２であるため、行ｉ２には第４イネーブル信号ＥＮＢ４または第２のイネーブル信号ＥＮＢ２が割り当てられる。
同様に、ｄ１＝２の場合はｄ２＝３またはｄ２＝１となり、ｄ１＝３の場合はｄ２＝２またはｄ２＝０となり、ｄ１＝０の場合はｄ２＝１またはｄ２＝３となる。つまり、ｄ１が、１、２、３、４のうちいずれの値を取った場合にも、ｄ１とｄ２とは、常に異なる値となるため、行ｉ１と行ｉ２とに対しては、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうち異なる２つの番号を有するイネーブル信号が重複せずに割り当てられる。
【００６７】
一方、間隔Ｑが奇数の場合は、２Ｍ−Ｑは奇数となる。従って、２Ｍ−Ｑ≡１または２Ｍ−Ｑ≡３のいずれかが成立する。これらを式３に代入することで、ｄ２≡（２−ｄ１）またはｄ２≡（４−ｄ１）のうちいずれかの関係が成り立つことになる。
ここで、ｄ１＝１の場合はｄ２＝１またはｄ２＝３となり、ｄ１＝２の場合はｄ２＝０またはｄ２＝２となり、ｄ１＝３の場合はｄ２＝３またはｄ２＝１となり、ｄ１＝０の場合はｄ２＝２またはｄ２＝０となる。つまり、ｄ１とｄ２とは交互に等しい値となる。これは、１水平走査期間の周期で順次シフトして選択される２つの行ｉ１と行ｉ２に対して、２周期に１回の間隔で同一番号のイネーブル信号が重複して割り当てられることを示している。
以上により、画面の上半分にある行ｉ１と、画面の下半分にある行ｉ２との間隔Ｑが偶数である場合に限り、行ｉ１と行ｉ２とに対して第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複せずに割り当てられる。
【００６８】
次に、図１７のように、４つのＹシフトパルスＹ［ｉ］により、４行の走査線が選択される場合を検討する。ここで、選択された４行の走査線２１を、行ｉｖ１、行ｉｒ１、行ｉｖ２、および行ｉｒ２とする。行ｉｖ１と行ｉｒ１とは画面の上半分にあり、１≦ｉｖ１＜ｉｒ１≦Ｍを満たし、行ｉｖ２と行ｉｒ２とは画面の下半分にあり、Ｍ＋１≦ｉｖ２＜ｉｒ２≦２Ｍを満たすものとする。
この場合、前述の通り、画面の上半分にある行と画面の下半分にある行との間隔は偶数である必要があるため、行ｉｖ１と行ｉｖ２との間隔Ｑ１、行ｉｒ１と行ｉｒ２との間隔Ｑ２、行ｉｖ１と行ｉｒ２との間隔Ｑ３、および行ｉｒ１と行ｉｖ２との間隔Ｑ４は、いずれも偶数となる。また、行ｉｖ１と行ｉｒ１との間隔Ｑ５は、Ｑ５＝Ｑ４−Ｑ１であるため偶数となる。同様に、行ｉｖ２と行ｉｒ２との間隔Ｑ６についても、Ｑ６＝Ｑ２−Ｑ４であるため偶数となる。すなわち、Ｑ１乃至Ｑ６はいずれも偶数となり、４つのＹシフトパルスＹ［ｉ］により選択された４つの行のうち、いずれの行間についても偶数行となる。
【００６９】
ここで、特に画面の上半分にあるふたつの行ｉｖ１と行ｉｒ１との関係について注目する。行ｉｖ１と行ｉｒ１との間隔Ｑ５は偶数であるため、Ｑ５≡０またはＱ５≡２のいずれかが成立する。ここで、ｄｖ１はｉｖ１を４で除算した剰余（つまり、ｄｖ１は０≦ｄｖ１≦３を満たす整数であり、ｄｖ１≡ｉｖ１を満たす）とし、ｄｒ１はｉｒ１を４で除算した剰余（つまり、ｄｒ１は０≦ｄｒ１≦３を満たす整数であり、ｄｒ１≡ｉｒ１を満たす）とする。この場合、行ｉｖ１に割り当てられるイネーブル信号の番号は値ｄｖ１と１対１に対応し、行ｉｒ１に割り当てられるイネーブル信号の番号は値ｄｒ１と１対１に対応する。また、ｉｒ１＝ｉｖ１＋Ｑ５であるため、値ｄｖ１と値ｄｒ１との間には、
ｄｒ１≡ｉｒ１≡ｉｖ１＋Ｑ５
≡ｄｖ１＋Ｑ５
なる関係が成り立つ。従って、Ｑ５≡０の場合には、ｄｖ１＝ｄｒ１が成り立つことになり、行ｉｖ１と行ｉｒ１とには、常に同一のイネーブル信号が重複して割り当てられる不都合が生ずる。よって、Ｑ５は偶数であり、かつ、４の倍数ではない値である必要があり、Ｑ５≡２が成立する。
【００７０】
同様に、画面の下半分にあるふたつの行ｉｖ２と行ｉｒ２との関係についても、ふたつの行の間隔Ｑ６は偶数であるため、Ｑ６≡０またはＱ６≡２のいずれかが成立する。ここで、ｄｖ２は（２Ｍ−ｉｖ２＋１）を４で除算した剰余（つまり、ｄｖ２は０≦ｄｖ２≦３を満たす整数であり、ｄｖ１≡（２Ｍ−ｉｖ２＋１）を満たす）とし、ｄｒ２は（２Ｍ−ｉｒ２＋１）を４で除算した剰余（つまり、ｄｒ２は０≦ｄｒ２≦３を満たす整数であり、ｄｒ１≡（２Ｍ−ｉｒ２＋１）を満たす）とする。この場合、行ｉｖ２に割り当てられるイネーブル信号の番号は値ｄｖ２と１対１に対応し、行ｉｒ２に割り当てられるイネーブル信号の番号は値ｄｒ２と１対１に対応する。また、ｉｒ２＝ｉｖ２＋Ｑ６であるため、値ｄｖ２と値ｄｒ２との間には、
ｄｒ２≡（２Ｍ−ｉｒ２＋１）≡（２Ｍ−ｉｖ２＋１−Ｑ６）
≡ｄｖ２−Ｑ６
なる関係が成り立つ。従って、Ｑ６≡０の場合には、ｄｖ２＝ｒｂ２が成り立つことになり、行ｉｖ２と行ｉｒ２とには、常に同一のイネーブル信号が重複して割り当てられる不都合が生ずる。よって、Ｑ６は偶数であり、かつ、４の倍数ではない値である必要があり、Ｑ６≡２が成立する。
【００７１】
以上により、行ｉｒ１と行ｉｖ１との間隔Ｑ５と、行ｉｒ２と行ｉｖ２との間隔Ｑ６とは、いずれも、４ｋ＋２＜Ｍを満たす自然数ｋにより、４ｋ＋２としてあらわされることになる。
【００７２】
次に、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔、および、第１書込シフトパルスＹｖ１により選択される行ｉｖ１と第２書込シフトパルスＹｖ２により選択される行ｉｖ２との間隔を示す値Ｑが、Ｍ≦Ｑであることについて説明する。
【００７３】
図１８に示すように、４つのＹシフトパルスＹ［ｉ］により選択される４行の走査線のうち、３行が画面の上半分にある例について考察する。
図１８に示すように、選択された４行の走査線２１の行数を、行ｉｖ１、行ｉｒ１、行ｉｖ２、および行ｉｒ２とし、行ｉｖ１、行ｉｒ１、および、行ｉｖ２は画面の上半分にあり、１≦ｉｖ１＜ｉｒ１＜ｉｖ２≦Ｍを満たす。また、行ｉｒ２は画面の下半分にあり、Ｍ＋１≦ｉｒ２≦２Ｍを満たす。
前述の通り、画面の上半分にある２つの行の間隔は、４で割って２余る行数である必要がある。すなわち、画面の上半分にある３つの行、ｉｖ１、ｉｒ１、および、ｉｖ２に関して、相互にその間隔が４で割って２余る行数となる必要がある。ここで、行ｉｖ２と行ｉｖ１との間隔をＱ１とし、行ｉｖ２と行ｉｒ１との間隔をＱ４とし、行ｉｒ１と行ｉｖ１との間隔をＱ５とする。このとき、Ｑ１＝Ｑ４＋Ｑ５であるため、仮にＱ４≡２、かつＱ５≡２とした場合、Ｑ１＝Ｑ４＋Ｑ５≡４≡０となり、Ｑ１≡２は成立しない。
つまり、画面の上半分に３行の走査線が存在する場合には、そのうちの２行に対して、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複して割り当てられる不都合が生ずる。従って、行ｉｖ１と行ｉｒ１とが画面の上半分にある場合には、行ｉｖ２と行ｉｒ２とは画面の下半分に存在する必要があり、そのためには、行ｉｒ１と、行ｉｒ２との間隔、および、行ｉｖ１と、行ｉｖ２との間隔が画面の半分よりも離れている関係（つまり、間隔がＭ行以上離れている関係）が必要である。言いかえれば、行ｉｒ１と行ｉｒ２との間隔Ｑ２、および行ｉｖ１と行ｉｖ２との間隔Ｑ１について、Ｑ１≧Ｍ、Ｑ２≧Ｍの関係が成立する。このことは、画面の上半分において選択される走査線２１は最大２行であり、画面の下半分において選択される走査線２１は最大２行であることを意味する。
【００７４】
以上のように、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１、第１書込シフトパルスＹｖ１により選択される行ｉｖ１、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２、および、第２書込シフトパルスＹｖ２により選択される行ｉｖ２について、前述した、条件１および条件２を満たす場合、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が重複することなく割り当てられることになる。
【００７５】
図１に示す通り、ドライバ５０は、イネーブル信号生成回路５１を備える。
前述の通り、ドライバ５０は、タイミングコントローラ６０から供給されるＹ転送開始パルスＤｙｉｎと入力Ｙクロック信号Ｃｌｙｉｎとに基づいて、Ｙ入力パルスＤｙおよびＹクロック信号Ｃｌｙを生成し、走査線駆動回路３１に供給する。また、ドライバ５０は、タイミングコントローラ６０から供給されるＸ転送開始パルスＤｘｉｎとドットクロック信号Ｄｃｌｋとに基づき、Ｘ入力パルスＤｘと、ドットクロック信号Ｄｃｌｋとを、データ線駆動回路３２に対して供給する。
イネーブル信号生成回路５１は、詳細は後述するが、タイミングコントローラ６０から供給される各種信号に基づき、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を生成し、走査線駆動回路３１に対して出力するとともに、制御信号Ｎｒｇを生成し、データ線駆動回路３２に対して出力する。
【００７６】
図１９に示すように、イネーブル信号生成回路５１は、パルス生成部５２と、信号生成部５３とを備える。パルス生成部５２は、第１リセットパルスＲ１、第１書込パルスＶ１、第２リセットパルスＲ２、および第２書込パルスＶ２を生成する。信号生成部５３は、これらのパルスに基づいて第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を生成する。また、図２０に示すように、パルス生成部５２は、リセット信号生成回路５２１と、第１水平カウンタ５２２Ａおよび第２水平カウンタ５２２Ｂと、第１パルス生成回路５２３Ａおよび第２パルス生成回路５２３Ｂとを備える。
【００７７】
リセット信号生成回路５２１は、タイミングコントローラ６０より供給される入力Ｙクロック信号Ｃｌｙｉｎと、Ｘ転送開始パルスＤｘｉｎとに基づいて、第１カウンタリセット信号Ｒｅｓｅｔ１および第２カウンタリセット信号Ｒｅｓｅｔ２を生成する。
【００７８】
図２１を用いて、タイミングコントローラ６０より供給される各種信号について説明する。図２１は制御回路４０および駆動回路３０の動作を示すタイミングチャートである。
インバータ信号ＩＮＶは、入力Ｙクロック信号Ｃｌｙｉｎの半周期に相当する期間を１周期とし、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Ｄｃｌｋの１周期分だけ遅れたタイミングで立ち下がる信号である。Ｘ転送開始パルスＤｘｉｎは、ドットクロック信号Ｄｃｌｋの１周期に相当する幅を持ち、インバータ信号ＩＮＶの立ち上がりおよび立下りのタイミングで立ち上がるパルス信号である。
なお、本実施形態では、インバータ信号ＩＮＶは、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Ｄｃｌｋの１周期分だけ遅れたタイミングで立ち下がる信号としているが、両者の間隔は、ドットクロック信号Ｄｃｌｋの１周期分に限定されず、ｎを０≦ｎを満たす整数としてｎ周期分の間隔をあけても良い。
【００７９】
ここで、１水平走査期間Ｈは、入力Ｙクロック信号Ｃｌｙｉｎの半周期分の期間に相当する期間であり、インバータ信号ＩＮＶの立ち上がりのタイミングで開始される。
１水平走査期間は、長さの等しい第１期間Ｈ１と第２期間Ｈ２とからなる。第１期間Ｈ１は、インバータ信号ＩＮＶのハイレベル期間であり、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりまたは立ち下がりの後、２つ目のＸ転送開始パルスＤｘｉｎが立ち上がるタイミングで開始する。第２期間Ｈ２は、インバータ信号ＩＮＶのローレベル期間であり、入力Ｙクロック信号Ｃｌｙｉｎの立ち上がりまたは立ち下がりの後、１つ目のＸ転送開始パルスＤｘｉｎが立ち上がるタイミングに開始する。
【００８０】
図２１に示されるように、第１カウンタリセット信号Ｒｅｓｅｔ１および第２カウンタリセット信号Ｒｅｓｅｔ２は、Ｘ転送開始パルスＤｘｉｎの立ち上がりのタイミングに、それぞれ交互に生成される。具体的には、第１カウンタリセット信号Ｒｅｓｅｔ１は第１期間Ｈ１が開始されるタイミングに生成され、第２カウンタリセット信号Ｒｅｓｅｔ２は第２期間Ｈ２が開始されるタイミングで生成される。
リセット信号生成回路５２１で生成された第１カウンタリセット信号Ｒｅｓｅｔ１および第２カウンタリセット信号Ｒｅｓｅｔ２は、それぞれ、第１水平カウンタ５２２Ａと、第２水平カウンタ５２２Ｂとに出力される。
【００８１】
図２０および図２１に示すように、第１水平カウンタ５２２Ａおよび第２水平カウンタ５２２Ｂは、それぞれ第１水平カウント値Ｈｃｎｔ１および第２水平カウント値Ｈｃｎｔ２を第１パルス生成回路５２３Ａ、第２パルス生成回路５２３Ｂに対して出力する。
第１水平カウント値Ｈｃｎｔ１および第２水平カウント値Ｈｃｎｔ２は、タイミングコントローラ６０より供給されるドットクロック信号Ｄｃｌｋの立ち上がりのタイミングで値を１ずつカウントアップされ、第１カウンタリセット信号Ｒｅｓｅｔ１および第２カウンタリセット信号Ｒｅｓｅｔ２が供給されるタイミングでそれぞれ値を０にリセットされる。つまり、第１水平カウント値Ｈｃｎｔ１は、第１期間Ｈ１の開始のタイミングで０にリセットされ、次の第１期間Ｈ１が開始されるまでの間、ドットクロック信号Ｄｃｌｋの１周期の間隔毎に１ずつカウントアップされる。同様に、第２水平カウント値Ｈｃｎｔ２は、第２期間Ｈ２の開始のタイミングで０にリセットされ、次の第２期間Ｈ２が開始されるまでの間、ドットクロック信号Ｄｃｌｋの１周期の間隔毎に１ずつカウントアップされる。
なお、本実施形態では、第１水平カウント値Ｈｃｎｔ１および第２水平カウント値Ｈｃｎｔ２のカウントアップのタイミングをドットクロック信号Ｄｃｌｋの立ち上がりのタイミングとしているが、これに限定する趣旨ではない。（ドットクロック信号Ｄｃｌｋの立ち下がりのタイミングでカウントアップしても良いし、）１水平走査期間Ｈを十分に細かく細分化するドットクロック信号Ｄｃｌｋとは異なる信号に従ってカウントアップしても良い。
【００８２】
第１パルス生成回路５２３Ａは、第１期間Ｈ１の開始のタイミングを起点として、第１リセット期間Ｔｒ１、すなわち、第１リセットパルスＲ１の開始および終了のタイミングを規定するカウント値ＣＲ１ｓおよびＣＲ１ｅと、第１書込期間Ｔｗ１、すなわち、第１書込パルスＶ１の開始および終了のタイミングを規定するカウント値ＣＶ１ｓおよびＣＶ１ｅとを保持する。
そして、図２１に示すように、第１水平カウンタ５２２Ａより提供される第１水平カウント値Ｈｃｎｔ１が、カウント値ＣＲ１ｓと等しくなるタイミングからカウント値ＣＲ１ｅと等しくなるタイミングまでの期間においてハイレベルとなる第１リセットパルスＲ１と、第１水平カウント値Ｈｃｎｔ１が、カウント値ＣＶ１ｓと等しくなるタイミングからカウント値ＣＶ１ｅと等しくなるタイミングまでの期間においてハイレベルとなる第１書込パルスＶ１とを生成する。
同様に、第２パルス生成回路５２３Ｂは、第２期間Ｈ２の開始のタイミングを起点として、第２リセット期間Ｔｒ２の開始および終了のタイミングを規定するカウント値ＣＲ２ｓおよびＣＲ２ｅと、第２書込期間Ｔｗ２の開始および終了のタイミングを規定するカウント値ＣＶ２ｓおよびＣＶ２ｅとを保持し、これら４つのカウント値と第２水平カウント値Ｈｃｎｔ２とにより、第２リセットパルスＲ２と第２書込パルスＶ２とを生成する。
【００８３】
なお、カウント値ＣＲ１ｓとカウント値ＣＲ２ｓ、カウント値ＣＲ１ｅとカウント値ＣＲ２ｅ、カウント値ＣＶ１ｓとカウント値ＣＶ２ｓ、および、カウント値ＣＶ１ｅとカウント値ＣＶ２ｅは、それぞれ等しい値である。
すなわち、第１リセットパルスＲ１で指定される第１リセット期間Ｔｒ１と、第２リセットパルスＲ２で指定される第２リセット期間Ｔｒ２とは等しい長さであり、第１書込パルスＶ１で指定される第１書込期間Ｔｗ１と第２書込パルスＶ２で指定される第２書込期間Ｔｗ２とは等しい長さである。
【００８４】
図２２に示すように、信号生成部５３は、４つの垂直カウンタ５３１Ａ〜５３１Ｄ、４つのデコード回路５３２Ａ〜５３２Ｄ、４つの選択回路５３３Ａ〜５３３Ｄ、および４つのＯＲ回路５３４Ａ〜５３４Ｄ、を備える。
【００８５】
垂直カウンタ５３１Ａ〜５３１Ｄは、インバータ信号ＩＮＶの立ち上がりエッジをカウントして第１乃至第４垂直カウント値Ｃ１〜Ｃ４を各々出力する。第１乃至第４垂直カウント値Ｖｃｎｔは１から２Ｐまでの値となる。但し、第１乃至第４垂直カウント値Ｃ１〜Ｃ４は、タイミングコントローラ６０より供給される垂直リセット信号により、垂直走査期間Ｆの開始のタイミングで「１」にリセットされる。ここで、Ｐは前述の通り、Ｐ＞Ｍの関係を有する自然数であり、垂直走査期間Ｆは、水平走査期間Ｈの２Ｐ周期分の期間に相当する。また、垂直カウンタ５３１Ａ〜５３１Ｄに供給される各垂直リセット信号は、異なるタイミングでアクティブとなり、１垂直走査期間Ｆの間隔で生成される信号であり、ＶｓｙｎｃまたはＹ転送開始パルスＤｙｉｎ等の信号に基づいてタイミングコントローラ６０で生成される。
【００８６】
４つのデコード回路５３２Ａ〜５３２Ｄは、垂直カウンタ５３１Ａ〜５３１Ｄより供給される第１乃至第４垂直カウント値Ｃ１〜Ｃ４に基づいて、選択制御信号を生成し、４つの選択回路５３３Ａ〜５３３Ｄに各々供給する。
デコード回路５３２Ａが生成する選択制御信号は、第１垂直カウント値Ｃ１で示される水平走査期間ごとに、第１リセットパルスＲ１を第１乃至第４イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれに割り当てるか、あるいは当該水平走査期間では第１リセットパルスＲ１をいずれのイネーブル信号にも割り当てないことを指定する。選択回路５３３Ａは、選択制御信号が第１イネーブル信号ＥＮＢ１への割り当てを指定する場合には、第１リセットパルスＲ１をＯＲ回路５３４Ａに出力し、選択制御信号が第２イネーブル信号ＥＮＢ２への割り当てを指定する場合には、第１リセットパルスＲ１をＯＲ回路５３４Ｂに出力し、選択制御信号が第３イネーブル信号ＥＮＢ３への割り当てを指定する場合には、第１リセットパルスＲ１をＯＲ回路５３４Ｃに出力し、選択制御信号が第４イネーブル信号ＥＮＢ４への割り当てを指定する場合には、第１リセットパルスＲ１をＯＲ回路５３４Ｄに出力する。さらに、選択制御信号がいずれのイネーブル信号にも割り当てないことを指定する場合には、第１リセットパルスＲ１を出力しない。
この点は、第１書込パルスＶ１の割り当てを実行するデコード回路５３２Ｂおよび選択回路５３３Ｂ、第２リセットパルスＲ２の割り当てを実行するデコード回路５３２Ｃおよび選択回路５３３Ｃ、第２書込パルスＶ２の割り当てを実行するデコード回路５３２Ｄおよび選択回路５３３Ｄでも同様である。
【００８７】
以下、選択回路５３３Ａを例にとり、第１リセットパルスＲ１が、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちいずれの信号に割り当てられるかについて、説明する。
垂直カウント値Ｖｃｎｔの値を１以上の自然数ｉで表現する。１≦ｉ≦Ｍの場合は、ｉを４で除算した剰余をｒ≡ｉとし、Ｍ＋１≦ｉ≦２Ｍの場合は、２Ｍ−ｉ＋１を４で除算した剰余をｒ≡（２Ｍ−ｉ＋１）とする。ｒが１の場合、選択回路５３３Ａは、第１リセットパルスＲ１をＯＲ回路５３４Ａに出力し、第１のイネーブル信号ＥＮＢ１に第１リセットパルスＲ１が割り当てられる。ｒが２の場合、選択回路５３３Ａは、第１リセットパルスＲ１をＯＲ回路５３４Ｂに出力し、第２のイネーブル信号ＥＮＢ２に第１リセットパルスＲ１が割り当てられる。ｒが３の場合、選択回路５３３Ａは、第１リセットパルスＲ１をＯＲ回路５３４Ｃに出力し、第３のイネーブル信号ＥＮＢ３に第１リセットパルスＲ１が割り当てられる。ｒが０の場合、選択回路５３３Ａは、第１リセットパルスＲ１をＯＲ回路５３４Ｄに出力し、第４のイネーブル信号ＥＮＢ４に第１リセットパルスＲ１が割り当てられる。一方、２Ｍ＜ｉ≦２Ｐの場合は、イネーブル信号への割り当てを停止し、いずれのイネーブル信号も出力しない。
なお、選択回路５３３Ｂ、５３３Ｃ、および５３３Ｄにおいても、予め定められた規則に従って、イネーブル信号の割り当てを行う。
【００８８】
例えば、図２３に示すように第１垂直カウント値Ｃ１が１→２→３→４と変化する場合、第１リセットパルスＲ１は、ＥＮＢ１→ＥＮＢ２→ＥＮＢ３→ＥＮＢ４に割り当てられる。さらに、第１垂直カウント値Ｃ１が「７」になると、第２垂直カウント値Ｃ２が「１」になり、第１書込パルスＶ１の割り当てが開始され、第２垂直カウント値Ｃ２が１→２→３→４と変化すると、第１書込パルスＶ１は、ＥＮＢ１→ＥＮＢ２→ＥＮＢ３→ＥＮＢ４に割り当てられる。
また、図２４に示すように第１垂直カウント値Ｃ１が１０８８まで第１リセットパルスＲ１の割り当てが行われるが、それ以降は第１リセットパルスＲ１の割り当てを停止する。この例では、２Ｍ＝１０８８である。
【００８９】
このようにして、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１に位置するゲート回路３１２に対して、第１リセットパルスＲ１で指定される第１リセット期間Ｔｒ１においてアクティブになる第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が出力される。
同様に、第１書込シフトパルスＹｖ１により選択される行ｉｖ１、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２、および第２書込シフトパルスＹｖ２により選択される行ｉｖ２に位置する３つのゲート回路３１２に対しても、それぞれ、第１書込パルスＶ１で指定される第１書込期間Ｔｗ１、第２リセットパルスＲ２で指定される第２リセット期間Ｔｒ２、および第２書込パルスＶ２で指定される第２書込期間Ｔｗ２のそれぞれにおいてアクティブになる第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４が出力される。
【００９０】
前述のとおり、ゲート回路３１２からは、１水平走査期間Ｈにおいて、ＹシフトパルスＹ［ｉ］で選択される最大４行の走査線２１、つまり、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１、第１書込シフトパルスＹｖ１により選択される行ｉｖ１、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２、および第２書込シフトパルスＹｖ２により選択される行ｉｖ２の走査線２１に対して、選択信号Ｇ［ｉ］が出力される。
ここで、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１、第１書込シフトパルスＹｖ１により選択される行ｉｖ１、第２リセットシフトパルスＹｒ２により選択される行ｉｒ２、および第２書込シフトパルスＹｖ２により選択される行ｉｖ２に対して出力される選択信号Ｇ［ｉ］をそれぞれ、第１リセット選択信号ＧＲ１、第１書込選択信号ＧＶ１、第２リセット選択信号ＧＲ２、第２書込選択信号ＧＶ２とする。
第１リセット選択信号ＧＲ１、第１書込選択信号ＧＶ１、第２リセット選択信号ＧＲ２、および第２書込選択信号ＧＶ２は、それぞれ、第１リセットパルスＲ１で指定される第１リセット期間Ｔｒ１、第１書込パルスＶ１で指定される第１書込期間Ｔｗ１、第２リセットパルスＲ２で指定される第２リセット期間Ｔｒ２、および第２書込パルスＶ２で指定される第２書込期間Ｔｗ２においてアクティブになるパルス信号である。
第１リセット選択信号ＧＲ１、第１書込選択信号ＧＶ１、第２リセット選択信号ＧＲ２、および第２書込選択信号ＧＶ２の出力を図２５に示す。
【００９１】
図２６に、データ線駆動回路３２の構成を示す。データ線駆動回路３２は、Ｘシフトレジスタ３２１と、Ｎ本のデータ線２２に対応して設けられたＮ個のＯＲ回路３２２とＮ個のスイッチング素子（ｎチャネル型トランジスタ）３２３とを備える。
【００９２】
Ｘシフトレジスタ３２１は、図示は省略するが、Ｎ＋１個の転送回路と、Ｎ個のＡＮＤ回路とを備え、Ｙシフトレジスタ３１１と同様の動作をする。
ｊを、１≦ｊ≦Ｎを満たす自然数としたとき、第ｊ番目のＡＮＤ回路は、隣接する転送回路、すなわち、第ｊ番目の転送回路と第ｊ＋１番目の転送回路とに接続する。
第１番目の転送回路には、ドライバ５０より、ドットクロック信号Ｄｃｌｋと、ドットクロック信号Ｄｃｌｋの１周期分の幅を有するＸ入力パルスＤｘが供給され、ドットクロック信号Ｄｃｌｋの立ち上がりのタイミングおよび立ち下りのタイミングに従い、Ｘ入力パルスＤｘをドットクロック信号Ｄｃｌｋの半周期分だけ遅延させたパルス信号として、第２番目の転送回路と第１番目のＡＮＤ回路とに出力する。
【００９３】
同様に、第ｊ番目の転送回路は、第ｊ−１番目の転送回路より供給されるパルス信号を、ドットクロック信号Ｄｃｌｋの半周期分だけ遅延させたパルス信号として、第ｊ＋１番目の転送回路と、第ｊ−１番目のＡＮＤ回路と、第ｊ番目のＡＮＤ回路とに出力する。
第ｊ番目のＡＮＤ回路は、第ｊ番目の転送回路から出力されたパルス信号と、第ｊ＋１番目の転送回路から出力されたパルス信号との論理積を取ることで、ドットクロック信号Ｄｃｌｋの半周期に相当する幅を有し、互いにドットクロック信号Ｄｃｌｋの半周期ずつ遅れたタイミングで順次排他的に出力されるＸシフトパルスＸ［ｊ］を生成し、第ｊ列目のＯＲ回路３２２に対して出力する。
【００９４】
第ｊ列目のＯＲ回路３２２は、Ｘシフトレジスタ３２１からの供給されるＸシフトパルスＸ［ｊ］と、制御信号Ｎｒｇとの論理和信号を、第ｊ列目のスイッチング素子３２４のゲート電極に対して出力する。
ここで、スイッチング素子３２４は、ゲート電極がＯＲ回路３２２の出力端子に接続し、ソース電極またはドレイン電極のうちの一方がデータ線２２に接続し、ソース電極またはドレイン電極のうちの他方がデータ信号Ｖｉｄを供給する信号線３２５に接続する。
第ｊ列目のＯＲ回路３２２に対して、ＸシフトパルスＸ［ｊ］または制御信号Ｎｒｇのいずれかがハイレベルとなり、第ｊ列目のＯＲ回路３２２を介して、スイッチング素子３２４のゲート電極に対して規定の電圧が供給された場合、第ｊ列目のスイッチング素子３２４がオン状態となる。第ｊ列目のスイッチング素子３２４がオン状態になると、信号線３２５と第ｊ列目のデータ線２２とが導通し、データ信号Ｖｉｄが第ｊ列目のデータ線２２に対して供給される。
【００９５】
信号線３２５からは、データ信号Ｖｉｄとして、リセット信号Ｖｒ、プリチャージ信号Ｖｐ、および各画素回路２３の階調を規定する画像信号ＶＤが、それぞれ排他的なタイミングで、データ線２２および画素回路２３に対して供給される。
【００９６】
図２１に示すとおり、リセット信号Ｖｒは、光学的飽和電圧Ｖｓａｔに相当する電圧である。プリチャージ信号Ｖｐは、画像信号ＶＤの書き込みに先立って、主としてデータ線２２に電荷を充電するために用いられる。このため、画像信号ＶＤの取り得る電圧であれば良く、光学的飽和電圧Ｖｓａｔと共通電位Ｖｃｏｍとの間の電圧であればよい。この例では、プリチャージ信号Ｖｐとして、光学的飽和電圧Ｖｓａｔと共通電位Ｖｃｏｍとの中間の大きさを有する電圧（＝（Ｖｓａｔ+Ｖｃｏｍ）／２）を採用する。中間の電圧とすることで、画像信号ＶＤが白階調である場合にも黒階調である場合にも、液晶素子２３０に画像信号ＶＤを充分書き込むことが可能となる。画像信号ＶＤは、液晶素子２３０の階調を規定する電圧であり、第１列目から第Ｎ列目のデータ線に対して、それぞれ、ＶＤ［１］、ＶＤ［２］、・・・、ＶＤ［Ｎ］が供給される。
なお、データ信号Ｖｉｄは、インバータ信号ＩＮＶに従って共通電位Ｖｃｏｍを基準としてその極性を反転させ、インバータ信号ＩＮＶがハイレベルのときは正極性の信号を、インバータ信号ＩＮＶがローレベルのときは負極性の信号を供給する。つまり、インバータ信号ＩＮＶがハイレベルである第１期間Ｈ１では、リセット信号Ｖｒ、プリチャージ信号Ｖｐ、および画像信号ＶＤはいずれも正極性であり、インバータ信号ＩＮＶがローレベルである第２期間Ｈ２では、リセット信号Ｖｒ、プリチャージ信号Ｖｐ、および画像信号ＶＤはいずれも負極性である。
【００９７】
図２１を参照して、液晶素子２３０の配向不良を解消する目的で供給されるリセット信号Ｖｒ、画像信号ＶＤの書込をスムーズに行うことを目的として供給されるプリチャージ信号Ｖｐ、液晶素子２３０の階調を規定する画像信号ＶＤの供給されるタイミングについて説明する。
前述の通り、第１リセット期間Ｔｒ１は、第１リセットパルスＲ１がハイレベルである期間であり、この期間に正極性のリセット信号Ｖｒが供給される。第２リセット期間Ｔｒ２は、第２リセットパルスＲ２がハイレベルである期間であり、負極性のリセット信号Ｖｒが供給される期間に相当する。
第１書込期間Ｔｗ１は、第１書込パルスＶ１がハイレベルである期間である。第１書込期間Ｔｗ１は、正極性のプリチャージ信号Ｖｐが供給される第１プリチャージ期間Ｔｗｐ１と、正極性の画像信号ＶＤが供給される第１画像信号書込期間Ｔｗｄ１とからなる。第２書込期間Ｔｗ２は、第２書込パルスＶ２がハイレベルである期間である。第２書込期間Ｔｗ２は、負極性のプリチャージ信号Ｖｐが供給される第２プリチャージ期間Ｔｗｐ２と、負極性の画像信号ＶＤが供給される第２画像信号書込期間Ｔｗｄ２とからなる。
ここで、第１プリチャージ期間Ｔｗｐ１と第２プリチャージ期間Ｔｗｐ２とは、制御信号Ｎｒｇがハイレベルである期間であり、第１画像信号書込期間Ｔｗｄ１と第２画像信号書込期間Ｔｗｄ２とは、制御信号Ｎｒｇがローレベルである期間である。
【００９８】
また、第１画像信号書込期間Ｔｗｄ１と第２画像信号書込期間Ｔｗｄ２とは、それぞれ、ドットクロック信号Ｄｃｌｋの半周期に相当するＮ個の期間に細分化される。
ｊを１≦ｊ≦Ｎを満たす自然数としたとき、第１乃至第２画像信号書込期間Ｔｗｄ１、Ｔｗｄ２をＮ個に細分化したそれぞれの期間のうち、第ｊ番目の期間には、第ｊ列目のデータ線２２に対して画像信号ＶＤ［ｊ］が供給される。すなわち、第１乃至第２画像信号書込期間Ｔｗｄ１、Ｔｗｄ２において、第１列目から第Ｎ列目のデータ線２２に対して、ドットクロック信号Ｄｃｌｋの立ち上がりおよび立ち下がりのタイミングに従って順番に１本ずつ画像信号ＶＤ［１］、ＶＤ［２］、・・・、ＶＤ［Ｎ］が供給される。
【００９９】
なお、第１期間Ｈ１と、第２期間Ｈ２とは、それぞれ、水平有効期間Ｈａと、水平帰線期間Ｈｂとからなる。
水平有効期間Ｈａは、データ信号Ｖｉｄより、画像信号ＶＤが供給される期間、すなわち、第１乃至第２画像信号書込期間Ｔｗｄ１、Ｔｗｄ２に等しい。
水平帰線期間Ｈｂは、データ信号Ｖｉｄより、画像信号ＶＤが供給されない期間、すなわち、リセット信号Ｖｒが供給される第１乃至第２リセット期間Ｔｒ１、Ｔｒ２、プリチャージ信号Ｖｐが供給される第１乃至第２プリチャージ期間Ｔｗｐ１、Ｔｗｐ２、およびいずれの信号も供給されない期間からなる。
【０１００】
リセット信号Ｖｒは、第１期間Ｈ１では、第１リセットシフトパルスＹｒ１により選択された行ｉｒ１に位置するＮ個の画素回路２３に対して供給され、第２期間Ｈ２では、第２リセットシフトパルスＹｒ２により選択された行ｉｒ２に位置するＮ個の画素回路２３に対して供給される。リセット信号Ｖｒが供給された画素回路２３は、次の信号、すなわち、同極性のプリチャージ信号Ｖｐが供給されるまでの間（つまり、水平走査期間Ｈの４ｋ＋２周期分に相当する期間）、リセット信号Ｖｒで規定された電圧を保持する。
プリチャージ信号Ｖｐは、第１期間Ｈ１では、第１書込シフトパルスＹｖ１により選択された行ｉｖ１に位置するＮ個の画素回路２３と、全ての列のＮ本のデータ線２２とに対して供給され、第２期間Ｈ２では、第２書込シフトパルスＹｖ２により選択された行ｉｖ２に位置するＮ個の画素回路２３と、全ての列のＮ本のデータ線２２とに対して供給される。プリチャージ信号Ｖｐが供給された画素回路２３に対しては、直後に同極性の画像信号ＶＤが供給される。
画像信号ＶＤは、第１期間Ｈ１では、第１書込シフトパルスＹｖ１により選択された行ｉｖ１に位置するＮ個の画素回路２３に対して、第１列目から第Ｎ列目に向けて順番に、画像信号ＶＤ［１］、ＶＤ［２］、・・・、ＶＤ［Ｎ］が供給され、第２期間Ｈ２では、第２書込シフトパルスＹｖ２により選択された行ｉｖ２に位置するＮ個の画素回路２３に対して、第１列目から第Ｎ列目に向けて順番に、画像信号ＶＤ［１］、ＶＤ［２］、・・・、ＶＤ［Ｎ］が供給される。画像信号ＶＤが供給された画素回路２３は、次の信号、すなわち、逆極性のリセット信号Ｖｒが供給されるまでの間（つまり、水平走査期間Ｈの｛Ｑ−（４ｋ＋２）｝周期分に相当する期間）、画像信号ＶＤで規定された電圧を保持する。
【０１０１】
以上、説明したように、上記実施形態によれば、液晶装置１の駆動方式として一定の間隔を隔てた２つの画素回路２３に対してそれぞれ交互に正極性と負極性の画像信号ＶＤの書き込みを行う領域走査駆動方式を採用するとともに、画像信号ＶＤの書き込みを行う直前に画像信号ＶＤと同極性の電位を有するリセット信号Ｖｒを書き込むリセット駆動方式を採用した。
本実施形態は、これらのふたつの駆動方式を一体として実装することで、画面の場所による表示の不均一が解消されるという利点を有するとともに、領域走査駆動方式を採用した場合おいて生じる危険性の高い液晶の配向不良の問題を抑制できるという利点を有する。
【０１０２】
さらに、本実施形態によれば、液晶装置１を制御する制御回路４０に対して、既存のタイミングコントローラ６０より供給される信号のみにより駆動されるドライバ５０を導入することで、領域走査駆動方式とリセット駆動方式を一体として実現している。
領域走査駆動およびリセット駆動を導入するに際しては、当該ドライバ５０を導入するのみで良く、新たなタイミングコントローラ６０の開発等、既存の機能に対する追加での開発、機能変更等が不要となるため、開発期間の短縮、導入コストの低減等が可能となるという利点を有する。
【０１０３】
また、本実施形態では、１水平走査期間Ｈにおいて、４行の走査線２１が同時に選択され、其々の走査線２１に対して第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４がユニークに割り当てられる。これにより、４行の走査線２１に対して、正極性のリセット信号Ｖｒ、正極性の画像信号ＶＤ、負極性のリセット信号Ｖｒ、および負極性の画像信号ＶＤ、の４つの信号を、それぞれ１水平走査期間Ｈの中で排他的なタイミングで書き込むことを実現している。
本実施形態は、このような４行の走査線２１の選択のルール、および、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の走査線２１に対する割り当てのルールを、簡易なルールとして規定した。これにより、本実施形態は、簡易な制御により領域走査駆動とリセット駆動との一体としての実現を可能とし、制御回路４０の簡素化、開発コストの低減を可能にするという利点を有する。
【０１０４】
次に、本実施形態では、リセット駆動において、画素回路２３に対して光学的飽和電圧Ｖｓａｔに相当する電圧をリセット信号Ｖｒとして供給しているが、このリセット信号Ｖｒを供給する期間は液晶素子２３０の相対透過率が０％から９０％に変化する時間Ｔｒに比べて十分短い時間である。これにより、本実施形態は、液晶素子２３０の相対透過率をほぼ０％のままで、すなわち観察者に知覚されることなく配向不良を解消することが可能となるという利点を有する。
【０１０５】
本実施形態では、画素回路２３に対して、リセット信号Ｖｒとプリチャージ信号Ｖｐとを水平帰線期間Ｈｂにおいて供給している。これにより、本実施形態は、画素回路２３に画像信号ＶＤを供給する期間である水平有効期間Ｈａを短縮することなくリセット駆動とプリチャージとを可能とし、液晶素子２３０に対して画像信号ＶＤを書き込む期間をより長く確保することが可能となるため、画像の安定的な表示が可能になるという利点を有する。
【０１０６】
また、本実施形態では、正極性および負極性のリセット信号Ｖｒと、正極性および負極性のプリチャージ信号Ｖｐおよび正極性および負極性の画像信号ＶＤとを、異なる４行の走査線２１に接続された画素回路２３に対して、それぞれ供給するものであるが、これら３種の信号は全て、信号線３２５より供給されるデータ信号Ｖｉｄを時分割することにより供給されている。すなわち、画像信号ＶＤが供給される信号線３２５とは別に、リセット信号Ｖｒを供給するための配線と、プリチャージ信号Ｖｐを供給するための配線とを別途設ける等の考慮が不要となり、１本の信号線３２５のみにより領域走査駆動とリセット駆動との双方を実現している。これにより、本実施形態は、表示パネル１０の配線等を簡易化し、液晶装置１の小型化を可能にするという利点を有する。
【０１０７】
＜Ｂ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
（１）変形例１
上述した実施形態においては、信号生成部５３は、４つの垂直カウンタ５３１Ａ〜５３１Ｄ、４つのデコード回路５３２Ａ〜５３２Ｄ、４つの選択回路５３３Ａ〜５３３Ｄ、および４つのＯＲ回路５３４Ａ〜５３４Ｄ、を備えて構成された。
しかし、本発明はこのような形態に限定されるものではなく、図２７に示すように、信号生成部５３は、４つのデコード回路５３２Ａ〜５３２Ｄの代わりに、デコード回路５３２と、３つの遅延回路５３５Ａ〜５３５Ｃとを備えて構成されても良い。なお、これ以外については、実施形態と同様の構成である。
この場合、デコード回路５３２は、垂直カウンタ５３１より提供される垂直カウント値Ｖｃｎｔで示される水平走査期間ごとに、第１リセットパルスＲ１を、第１乃至第４イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれに割り当てるか、あるいは当該水平走査期間では、第１リセットパルスＲ１を、第１乃至第４イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれにも割り当てないことを指定する。
遅延回路５３５Ａは、デコード回路５３２から入力される指定（つまり、第１リセットパルスＲ１を第１乃至第４イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれに割り当てるかあるいはいずれにも割り当てないかの指定）を、水平走査期間の４ｋ＋２周期に相当する期間だけ遅延させたうえで、選択回路５３３Ｂ、および遅延回路５３５Ｂに対して出力する。同様に、遅延回路５３５Ｂは、遅延回路５３５Ａから入力される指定を、水平走査期間のＱ周期に相当する期間だけ遅延させたうえで、選択回路５３３Ｃ、および遅延回路５３５Ｃに対して出力する。遅延回路５３５Ｃは、遅延回路５３５Ｂから入力される指定を、水平走査期間の４ｋ＋２周期に相当する期間だけ遅延させたうえで、選択回路５３３Ｄに対して出力する。
ここで、自然数ｋおよび自然数Ｑは、前述の通り、４つのＹシフトパルスＹ［ｉ］の間隔を規定する値である。すなわち、第１リセットシフトパルスＹｒ１により選択される行と第２リセットシフトパルスＹｒ２により選択される行との間隔、および、第１書込シフトパルスＹｖ１により選択される行と第２書込シフトパルスＹｖ２により選択される行との間隔はいずれもＱ行であり、第１リセットシフトパルスＹｒ１により選択される行と第１書込シフトパルスＹｖ１により選択される行との間隔、および、第２リセットシフトパルスＹｒ２により選択される行と第２書込シフトパルスＹｖ２により選択される行との間隔は、いずれも４ｋ＋２行である。
【０１０８】
（２）変形例２
上述した実施形態においては、データ線駆動回路３２は、１本の信号線３２５を備える。そして、画像信号ＶＤ［ｊ］は、ドットクロック信号Ｄｃｌｋの半周期毎に順次排他的に出力されるＸシフトパルスＸ［ｊ］の出力タイミングにあわせて、第ｊ列目のデータ線２２に対して供給される。
しかし、本発明はこのような形態に限定されるものではなく、複数のデータ線２２を同時に選択する相展開駆動とすることも可能である。以下に一例として、６相展開駆動の場合について説明する。
図示は省略するが、変形例２においては、データ線駆動回路３２は、第１乃至第６の６本の信号線を備える。Ｘシフトレジスタからは、ドットクロック信号Ｄｃｌｋの３周期分に相当する幅を有する（すなわち、実施形態に比べて６倍の幅を有する）ＸシフトパルスＸ［ｓ］が、それぞれ排他的なタイミングで出力される。ここで、ｓは、１≦ｓ≦Ｓを満たす整数であり、Ｓは、Ｎ＝６Ｓの関係を有する整数とする。ＸシフトパルスＸ［ｓ］により、第６ｓ−５列目から第６ｓ列目の６列のデータ線２２が一度に選択される。そして、第１乃至第６の信号線より、第１乃至第６のデータ信号Ｖｉｄ１〜Ｖｉｄ６が同時に供給され、第６ｓ−５列目から第６ｓ列目の６列のデータ線２２に対して、画像信号ＶＤ［６ｓ−５］〜ＶＤ［６ｓ］がそれぞれ供給される。
このような６相展開駆動を採用することにより、１つの画素回路２３に対して画像信号ＶＤを供給する時間を６倍の長さにすることができ、高解像度の液晶装置においても安定した表示が可能となる。
【０１０９】
（３）変形例３
上述した実施形態においては、第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４は、画面の上半分の走査線２１（すなわち、１行目からＭ行目までのＭ行の走査線２１）に対しては、上から４つずつ、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の順番で繰り返して供給され、画面の下半分の走査線２１（すなわち、Ｍ＋１行目から２Ｍ行目のＭ行の走査線２１）に対しては、下から４つずつ、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の順番で繰り返して供給される。換言すれば、走査線２１と第１乃至第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４との接続関係は、画面の上下中央に位置する中心線ＣＬを鏡面として、上下対称の関係となる。
しかし、本発明はこのような形態に限定されるものではなく、全ての走査線２１（すなわち、１行目から２Ｍ行目の２Ｍ行の走査線２１）に対して、上から４つずつ、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４の順番で繰り返して供給しても良い。
この場合、４つのＹシフトパルスＹ［ｉ］により選択される４つの行は、例えば、第１リセットシフトパルスＹｒ１により選択される行ｉｒ１と第２リセットシフトパルスＹｒ２により選択される行ｉｒ２との間隔と、第１書込シフトパルスＹｖ１により選択される行ｉｖ１と第２書込シフトパルスＹｖ２により選択される行ｉｖ２との間隔とは共に４ｐ＋２行（ｐは１≦ｐ、かつ、４ｐ＋２≧Ｍを満たす自然数）であり、また、行ｉｒ１と行ｉｖ１との間隔と、行ｉｒ２と行ｉｖ２との間隔とは共に４ｑ＋１行（ｑは１≦ｑ、かつ、４ｑ＋１＜Ｍを満たす自然数）とする。
この場合、選択された４つの行ｉｒ１、行ｉｒ２、行ｉｖ１、および行ｉｖ２を４で除算した剰余はそれぞれ異なる値となるため、第１から第４のイネーブル信号ＥＮＢ１〜ＥＮＢ４を、４つの行ｉｒ１、行ｉｒ２、行ｉｖ１、および行ｉｖ２に対してユニークに割り当てることが可能である。
【０１１０】
（４）変形例４
上述した実施形態においては、１水平走査期間Ｈの中で、第１リセットパルスＲ１、第１書込パルスＶ１、第２リセットパルスＲ２、第２書込パルスＶ２の順番でアクティブになる。
しかし、本発明はこのような形態に限定されるものではない。第１パルス生成回路５２３Ａおよび第２パルス生成回路５２３Ｂの保持するカウント値ＣＲ１ｓ等の値、インバータ信号ＩＮＶの波形、および、制御信号Ｎｒｇの波形等を変更することにより、以下の形態とすることも可能である。
例えば、インバータ信号ＩＮＶのハイレベルの期間とローレベルの期間を反転することで、第２リセットパルスＲ２、第２書込パルスＶ２、第１リセットパルスＲ１、第１書込パルスＶ１の順番でアクティブにしても良い。
また、制御信号Ｎｒｇがハイレベルになる期間を変更することで、第１書込パルスＶ１、第１リセットパルスＲ１、第２書込パルスＶ２、第２リセットパルスＲ２の順番でアクティブにすることも可能である。
【０１１１】
（５）変形例５
上述した実施形態においては、プリチャージ信号Ｖｐをデータ線２２に供給したが、本発明はこれに限定されるものではなく、プリチャージ信号Ｖｐを供給しなくてもよい。この場合、データ信号Ｖｉｄは、リセット信号Ｖｒと画像信号ＶＤとから構成される。また、第１書込期間Ｔｗ１は正極性の画像信号ＶＤのみを書き込むための第１画像信号書込期間Ｔｗｄ１と一致し、第２書込期間Ｔｗ２は負極性の画像信号ＶＤのみを書き込むための第１画像信号書込期間Ｔｗｄ２と一致する。
【０１１２】
＜Ｃ：応用例＞
次に、以上の各態様に係る液晶装置１を利用した電子機器について説明する。図２８ないし図３０には、液晶装置１を表示装置として採用した電子機器の形態が図示されている。
図２８は、液晶装置１を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する液晶装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【０１１３】
図２９は、液晶装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する液晶装置１とを備える。スクロールボタン３００２を操作することによって、液晶装置１に表示される画面がスクロールされる。
【０１１４】
図３０は、投写型表示装置（プロジェクタ）４０００を電子機器として例示する模式図である。投射型表示装置４０００は、照明装置４０２０と分離光学系４０４０と以上の各形態に係る３個の表示パネル１０（１０ｒ、１０ｇ、１０ｂ）と投射光学系４０６０と図示せぬ制御回路とを具備する。
制御回路は、タイミングコントローラ６０、ドライバ５０、および３つの表示データ生成回路７０（７０ｒ、７０ｇ、７０ｂ）を備える。ドライバ５０は、タイミングコントローラ６０から供給される各種信号に基づき、各表示パネル１０の動作を規定する各種信号を生成する。３つの表示データ生成回路７０は、それぞれ、外部上位装置より供給される赤色、緑色、青色を表す表示データＶＩＤＥＯ（ＶＩＤＥＯ_ｒ、ＶＩＤＥＯ_ｇ、ＶＩＤＥＯ_ｂ）に基づき、赤色、緑色、青色に対応するデータ信号Ｖｉｄ（Ｖｉｄ_ｒ、Ｖｉｄ_ｇ、Ｖｉｄ_ｂ）を生成する。
各表示パネル１０には、ドライバ５０より共通の信号が供給される。また、各表示パネル１０には、３つの表示データ生成回路７０より、それぞれ、赤色、緑色、青色に対応するデータ信号Ｖｉｄが供給される。このように、制御回路は、各表示パネル１０の間で画像表示の同期を取りつつ、リセット駆動および領域走査駆動がなされるように、各種の信号を生成する。
分離光学系４０４０は、照明装置４０２０から出射した照明光を複数の単色光（赤色光、緑色光、青色光）に分離して各表示パネル１０に照射する。具体的には、照明光のうちの赤色光ｒは、ダイクロイックミラー４０４１およびミラー４０４２による反射後に表示パネル１０ｒに入射する。ダイクロイックミラー４０４１を透過した緑色光ｇは、ダイクロイックミラー４０４３にて反射されて表示パネル１０ｇに入射する。ダイクロイックミラー４０４３を透過した青色光ｂは、ミラー４０４４およびミラー４０４５を介して表示パネル１０ｂに入射する。
各表示パネル１０は、入射光を変調して画像を形成する光変調器（ライトバルブ）として利用される。表示パネル１０ｒは、ミラー４０４２から到来する赤色光ｒを変調して赤色の画像を形成する。同様に、表示パネル１０ｇは緑色の画像を形成し、表示パネル１０ｂは青色の画像を形成する。投射光学系４０６０は、各表示パネル１０からの出射光を表示面４０８０に投射する。投射光学系４０６０は、各表示パネル１０からの出射光（赤色光，緑色光，青色光）を合成するダイクロイックプリズム４０６１と、ダイクロイックプリズム４０６１からの出射光を表示面４０８０に投射する投射レンズ４０６２とを含んで構成される。したがって、表示面４０８０にはカラー画像が表示される。
【０１１５】
なお、本発明に係る液晶装置が適用される電子機器としては、図２８から図３０に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【０１１６】
１…液晶装置、２１…走査線、２２…データ線、２３…画素回路、３１…走査線駆動回路、３２…データ線駆動回路、３１１…Ｙシフトレジスタ、３１２…ゲート回路、４０…制御回路、５１…イネーブル信号生成回路、５２…パルス生成部、５３…信号生成部、ＣＬ…中心線、Ｃｌｙ…Ｙクロック信号、Ｄｙ…Ｙ入力パルス、ＥＮＢ１〜ＥＮＢ４…第１乃至第４のイネーブル信号、Ｇ［ｉ］…選択信号、Ｙ［ｉ］…Ｙシフトパルス、ＶＤ…画像信号、Ｖｐ…プリチャージ信号、Ｖｒ…リセット信号、Ｈ…水平走査期間、Ｈａ…水平有効期間、Ｈｂ…水平帰線期間、Ｈ１…第１期間、Ｈ２…第２期間、Ｈｃｎｔ…水平カウント値、Ｖｃｎｔ…垂直カウント値、Ｒ１…第１リセットパルス、Ｒ２…第２リセットパルス、Ｖ１…第１書込パルス、Ｖ２…第２書込パルス、Ｔｒ１…第１リセット期間、Ｔｒ２…第２リセット期間、Ｔｗ１…第１書込期間、Ｔｗ２…第２書込期間、光学的飽和電圧Ｖｓａｔ。
【特許請求の範囲】
【請求項１】
２ｍ（ｍは４以上の自然数）本の走査線と、
前記各走査線と交差する複数のデータ線と、
第１リセット期間、第１書込期間、第２リセット期間、および第２書込期間の各々において、所定の走査線に選択信号を供給する走査線駆動回路と、
前記走査線駆動回路を制御する第１乃至第４のイネーブル信号を生成するイネーブル信号生成回路と、を備え、
前記走査線駆動回路は、
入力パルスをクロック信号に従って順次シフトして、水平走査期間ごとに排他的にアクティブとなるシフトパルスを出力するシフトレジスタと、
第１番目から第２ｍ番目の走査線に各々対応して設けられ、前記第１乃至第４のイネーブル信号のいずれか一つと前記シフトパルスとの論理積に基づいて、前記選択信号を前記走査線に供給する第１乃至第２ｍのゲート回路とを備え、
前記イネーブル信号生成回路は、
所定電位に対して正極性の画像信号を書き込む前記第１書込期間を指定する第１書込パルスと、所定電位に対して正極性のリセット信号を書き込むと共に第１書込パルスに対して所定数の水平走査期間だけ先行する前記第１リセット期間を指定する第１リセットパルスと、所定電位に対して負極性の画像信号を書き込む前記第２書込期間を指定する第２書込パルスと、所定電位に対して負極性のリセット信号を書き込むと共に前記第２書込パルスに対して前記所定数の水平走査期間だけ先行する前記第２リセット期間を指定する第２リセットパルスとを生成するパルス生成部と、
前記第１書込パルス、前記第１リセットパルス、前記第２書込パルス、および前記第２リセットパルスに基づいて、前記第１乃至第４のイネーブル信号を生成する信号生成部とを備え、
前記水平走査期間は、第１期間と第２期間とからなり、
前記パルス生成部は、前記第１期間において、前記第１リセットパルスと前記第１書込パルスとを排他的に生成し、前記第２期間において、前記第２リセットパルスと前記第２書込パルスとを排他的に生成する、
ことを特徴とする液晶装置。
【請求項２】
前記第１期間および前記２期間の各々は、水平帰線期間と前記画像信号が有効となる水平有効期間とからなり、
前記パルス生成部は、
前記第１期間の前記水平帰線期間において、前記第１リセットパルスを生成し、
前記第２期間の前記水平帰線期間において、前記第２リセットパルスを生成し、
ことを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記第１リセット期間では正極性のリセット信号を前記データ線に供給し、
前記第２リセット期間では負極性のリセット信号を前記データ線に供給し、
前記第１書込期間では正極性のプリチャージ信号と正極性の画像信号とを前記データ線に供給し、前記第２書込期間では負極性のプリチャージ信号と負極性の画像信号を前記データ線に供給し、
前記第１書込パルスは正極性のプリチャージ信号と正極性の画像信号とを書き込む期間を指定し、
前記第２書込パルスは負極性のプリチャージ信号と負極性の画像信号とを書き込む期間を指定する、データ線駆動回路を備えた、
ことを特徴とする請求項１又は２に記載の液晶装置。
【請求項４】
前記プリチャージ信号の電圧は前記リセット信号の電圧と相違することを特徴とする請求項３に記載の液晶装置。
【請求項５】
前記リセット信号が前記画素電極に供給されると、前記液晶には光学的飽和電圧以上の電圧が印加される
ことを特徴とする請求項１乃至４のうちいずれか１項に記載の液晶装置。
【請求項６】
前記所定数の水平走査期間は、前記液晶の相対透過率が０％から９０％に変化するときに要する応答時間または９０％から０％に変化するときに要する応答時間より短いことを特徴とする請求項５に記載の液晶装置。
【請求項７】
前記信号生成部は、第１から第４のゲート回路に前記第１乃至第４のイネーブル信号を順に供給し、第５から第ｍのゲート回路には同じ順序を繰り返して前記第１乃至第４のイネーブル信号を供給し、ｍ+１から２ｍまでの任意の自然数をｊとしたとき、第ｊのゲート回路には第２ｍ−ｊ+１のゲート回路に供給したイネーブル信号を供給することを特徴とする請求項１乃至６のうちいずれか１項に記載の液晶装置。
【請求項８】
前記所定数の水平走査期間は、４ｋ+２（ｋは自然数）個の水平走査期間である
ことを特徴とする請求項７に記載の液晶装置。
【請求項９】
前記第１書込パルスから前記第２書込パルスまでの期間、および前記第１リセットパルスから前記第２リセットパルスまでの期間は、前記水平走査期間の偶数倍の期間であることを特徴とする請求項８に記載の液晶装置。
【請求項１０】
請求項１乃至９のうちいずれか１項に記載された液晶装置を備えることを特徴とする電子機器。
【請求項１】
２ｍ（ｍは４以上の自然数）本の走査線と、
前記各走査線と交差する複数のデータ線と、
第１リセット期間、第１書込期間、第２リセット期間、および第２書込期間の各々において、所定の走査線に選択信号を供給する走査線駆動回路と、
前記走査線駆動回路を制御する第１乃至第４のイネーブル信号を生成するイネーブル信号生成回路と、を備え、
前記走査線駆動回路は、
入力パルスをクロック信号に従って順次シフトして、水平走査期間ごとに排他的にアクティブとなるシフトパルスを出力するシフトレジスタと、
第１番目から第２ｍ番目の走査線に各々対応して設けられ、前記第１乃至第４のイネーブル信号のいずれか一つと前記シフトパルスとの論理積に基づいて、前記選択信号を前記走査線に供給する第１乃至第２ｍのゲート回路とを備え、
前記イネーブル信号生成回路は、
所定電位に対して正極性の画像信号を書き込む前記第１書込期間を指定する第１書込パルスと、所定電位に対して正極性のリセット信号を書き込むと共に第１書込パルスに対して所定数の水平走査期間だけ先行する前記第１リセット期間を指定する第１リセットパルスと、所定電位に対して負極性の画像信号を書き込む前記第２書込期間を指定する第２書込パルスと、所定電位に対して負極性のリセット信号を書き込むと共に前記第２書込パルスに対して前記所定数の水平走査期間だけ先行する前記第２リセット期間を指定する第２リセットパルスとを生成するパルス生成部と、
前記第１書込パルス、前記第１リセットパルス、前記第２書込パルス、および前記第２リセットパルスに基づいて、前記第１乃至第４のイネーブル信号を生成する信号生成部とを備え、
前記水平走査期間は、第１期間と第２期間とからなり、
前記パルス生成部は、前記第１期間において、前記第１リセットパルスと前記第１書込パルスとを排他的に生成し、前記第２期間において、前記第２リセットパルスと前記第２書込パルスとを排他的に生成する、
ことを特徴とする液晶装置。
【請求項２】
前記第１期間および前記２期間の各々は、水平帰線期間と前記画像信号が有効となる水平有効期間とからなり、
前記パルス生成部は、
前記第１期間の前記水平帰線期間において、前記第１リセットパルスを生成し、
前記第２期間の前記水平帰線期間において、前記第２リセットパルスを生成し、
ことを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記第１リセット期間では正極性のリセット信号を前記データ線に供給し、
前記第２リセット期間では負極性のリセット信号を前記データ線に供給し、
前記第１書込期間では正極性のプリチャージ信号と正極性の画像信号とを前記データ線に供給し、前記第２書込期間では負極性のプリチャージ信号と負極性の画像信号を前記データ線に供給し、
前記第１書込パルスは正極性のプリチャージ信号と正極性の画像信号とを書き込む期間を指定し、
前記第２書込パルスは負極性のプリチャージ信号と負極性の画像信号とを書き込む期間を指定する、データ線駆動回路を備えた、
ことを特徴とする請求項１又は２に記載の液晶装置。
【請求項４】
前記プリチャージ信号の電圧は前記リセット信号の電圧と相違することを特徴とする請求項３に記載の液晶装置。
【請求項５】
前記リセット信号が前記画素電極に供給されると、前記液晶には光学的飽和電圧以上の電圧が印加される
ことを特徴とする請求項１乃至４のうちいずれか１項に記載の液晶装置。
【請求項６】
前記所定数の水平走査期間は、前記液晶の相対透過率が０％から９０％に変化するときに要する応答時間または９０％から０％に変化するときに要する応答時間より短いことを特徴とする請求項５に記載の液晶装置。
【請求項７】
前記信号生成部は、第１から第４のゲート回路に前記第１乃至第４のイネーブル信号を順に供給し、第５から第ｍのゲート回路には同じ順序を繰り返して前記第１乃至第４のイネーブル信号を供給し、ｍ+１から２ｍまでの任意の自然数をｊとしたとき、第ｊのゲート回路には第２ｍ−ｊ+１のゲート回路に供給したイネーブル信号を供給することを特徴とする請求項１乃至６のうちいずれか１項に記載の液晶装置。
【請求項８】
前記所定数の水平走査期間は、４ｋ+２（ｋは自然数）個の水平走査期間である
ことを特徴とする請求項７に記載の液晶装置。
【請求項９】
前記第１書込パルスから前記第２書込パルスまでの期間、および前記第１リセットパルスから前記第２リセットパルスまでの期間は、前記水平走査期間の偶数倍の期間であることを特徴とする請求項８に記載の液晶装置。
【請求項１０】
請求項１乃至９のうちいずれか１項に記載された液晶装置を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【公開番号】特開２０１２−７８６２３（Ｐ２０１２−７８６２３Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１０−２２４５９９（Ｐ２０１０−２２４５９９）
【出願日】平成２２年１０月４日（２０１０．１０．４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願日】平成２２年１０月４日（２０１０．１０．４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]