無線タグ通信装置及び無線タグ通信システム
【課題】通信対象である無線タグ回路素子のＩＣ回路部のブロックサイズが不明である場合であっても、円滑に無線タグ回路素子との情報送受信を行う。
【解決手段】リーダライタ１は、無線タグ回路素子Ｔｏと無線通信を行うための装置アンテナ１３を有し、ＩＣ回路部１５０のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成し、生成した１ブロック読み取り指令を装置アンテナ１３を介し無線通信により無線タグ回路素子Ｔｏに送信し、送信した１ブロック読み取り指令に応じ無線タグ回路素子Ｔｏから送信された、１ブロックの記憶データを受信し、受信した１ブロックの記憶データのデータ長を検出し、検出したデータ長に基づき、１ブロックを構成するバイト数を算出する。
【解決手段】リーダライタ１は、無線タグ回路素子Ｔｏと無線通信を行うための装置アンテナ１３を有し、ＩＣ回路部１５０のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成し、生成した１ブロック読み取り指令を装置アンテナ１３を介し無線通信により無線タグ回路素子Ｔｏに送信し、送信した１ブロック読み取り指令に応じ無線タグ回路素子Ｔｏから送信された、１ブロックの記憶データを受信し、受信した１ブロックの記憶データのデータ長を検出し、検出したデータ長に基づき、１ブロックを構成するバイト数を算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部と情報送受信可能な無線タグと通信を行う無線タグ通信装置及びこれを用いた無線タグ通信システムに関する。
【背景技術】
【０００２】
外部と情報送受信可能な小型の無線タグを対象物に設け、対象物の探索や管理を行うことが広く行われている。無線タグに設けられる無線タグ回路素子は、情報を記憶するＩＣ回路部と情報を送受信するタグアンテナとを備えており、無線タグ通信装置と非接触で情報の送受信を行うことができる。無線タグ回路素子には、それぞれ識別情報（識別子）が付されており、無線タグ通信装置からの問いかけ信号を受信した無線タグ回路素子は、上記識別情報を含む応答信号を無線タグ通信装置に対して返信する。
【０００３】
ここで、無線タグ回路素子には既にいくつかの規格が提唱されている。各規格においては、ＩＣ回路部における情報の更新は、ブロック単位での更新しか許されていない。このため、ＩＣ回路部の内部メモリをブロック単位で管理し、無線タグ通信装置からはそのブロック単位に対応したコマンドを用いて、情報読み取りや情報書き込みを行う必要がある。
【０００４】
現状、ＩＣ回路部における１ブロックを構成するメモリのバイト数は複数種類が存在しており、例えば１ブロックが４バイトの無線タグ、８バイトの無線タグが存在する。そこで、このような複数種類のメモリのバイト数に対応できる従来技術として、例えば特許文献１記載のものが既に提唱されている。
【０００５】
この従来技術では、使用される無線タグ回路素子のＩＣ回路部のメモリの１ブロックのバイト数を予めブロックサイズ保持部に登録しておく。そして、無線タグ回路素子のＩＣ回路部に対する情報読み取り（又は情報書き込み）の際には、ブロックサイズ保持部に登録した１ブロックあたりのバイト数を参照し、対応する問いかけ信号等を用いて無線タグ回路素子へアクセスするようになっている。
【特許文献１】特開２００７−９４８８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来技術は、ＩＣ回路部の１ブロックあたりバイト数が既知である複数種類の無線タグ回路素子があった場合に、各種類における１ブロックあたりバイト数（登録済み）に応じてコマンドの態様を切り替え、これによっていずれの種類の無線タグ回路素子に対しても円滑に情報送受信を行えるようにしたものである。しかしながら、ＩＣ回路部の１ブロックあたりバイト数が事前に不明であった場合には配慮されていない。したがってこのような場合は、無線タグ回路素子に対して円滑に情報送受信を行うのは困難であった。
【０００７】
本発明の目的は、通信対象である無線タグ回路素子のＩＣ回路部のブロックサイズが不明である場合であっても、円滑に無線タグ回路素子との情報送受信を行える無線タグ通信装置及び無線タグ通信システムを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、第１の発明は、情報を記憶するＩＣ回路部及び情報を送受信するタグアンテナを備えた無線タグ回路素子と無線通信を行うための装置アンテナと、前記ＩＣ回路部のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成する指令生成手段と、前記指令生成手段で生成した前記１ブロック読み取り指令を、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する指令送信手段と、前記指令送信手段から送信した前記１ブロック読み取り指令に応じ前記無線タグ回路素子から送信された、前記１ブロックの記憶データを受信する情報受信手段と、前記情報受信手段で受信した前記１ブロックの記憶データのデータ長を検出する第１データ長検出手段と、前記第１データ長検出手段で検出したデータ長に基づき、前記１ブロックを構成するバイト数を算出する第１ブロックサイズ算出手段とを有することを特徴とする。
【０００９】
本願第１発明の無線タグ通信装置においては、指令生成手段で生成した１ブロック読み取り指令を指令送信手段が装置アンテナを介し無線タグ回路素子へ送信する。これにより、１ブロック読み取り指令を受信した無線タグ回路素子は、ＩＣ回路部のメモリの１ブロックに記憶された情報データを応答信号として返すので、情報受信手段でその１ブロックの記憶データを受信する。そして第１データ長検出手段が当該記憶データのデータ長を検出することで、その検出されたデータ長に基づき、第１ブロックサイズ算出手段でＩＣ回路部のメモリの１ブロックを構成するバイト数（＝ブロックサイズ）を算出することができる。
【００１０】
以上のようにして、本願第１発明においては、通信対象である無線タグ回路素子のＩＣ回路部のブロックサイズが不明である場合であっても、１ブロック読み取り指令を送信するだけで、簡易な手法でブロックサイズを算出することができる。この結果、装置側から無線タグ回路素子への情報送受信の円滑化を図ることができる。
【００１１】
第２発明は、上記第１発明において、前記第１ブロックサイズ算出手段で算出した前記１ブロックのバイト数に対応した態様で、前記ＩＣ回路部に書き込むための書き込みデータを生成する第１書き込みデータ生成手段と、前記第１書き込みデータ生成手段で生成した前記書き込みデータを、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する書き込みデータ送信手段とを有することを特徴とする。
【００１２】
本願第２発明においては、上述のようにして無線タグ回路素子のＩＣ回路部のブロックサイズを予め算出し、そのサイズ（バイト数）に応じた態様で書き込みデータを生成し送信する。これにより、書き込みエラー等の不都合の発生を防止し、円滑な書き込みを確実に行うことができる。
【００１３】
第３発明は、上記第２発明において、操作者が操作可能な操作手段と、前記操作手段により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、前記所定の情報に対応した前記書き込みデータの送信に先立ち、前記１ブロック読み取り指令を生成して前記無線タグ回路素子に送信し、前記１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、前記指令生成手段、前記指令送信手段、前記情報受信手段、前記第１データ長検出手段、前記第１ブロックサイズ算出手段、前記第１書き込みデータ生成手段、及び、前記書き込みデータ送信手段を連携して制御する、第１連携制御手段とを有することを特徴とする。
【００１４】
本願第３発明においては、操作者が所定の情報の書き込み操作を行うと、第１連携制御手段の制御により、自動的に無線タグ回路素子のＩＣ回路部のブロックサイズの検出が予め行われた後、情報書き込みが行われる。すなわち、操作者は、（ブロックサイズ検出のための別途の操作を特に行う必要が無く）単に情報書き込みの操作だけを行えば足りる。この結果、操作労力の負担増大を防止しつつ円滑な書き込みを確実に行うことができ、利便性を向上することができる。
【００１５】
上記目的を達成するために、第４発明は、情報を記憶するＩＣ回路部及び情報を送受信するタグアンテナを備えた無線タグ回路素子と無線通信を行うための装置アンテナを有する無線タグ通信装置と、前記無線タグ通信装置に接続され、前記無線タグ通信装置を操作可能な操作端末とを有する無線タグ通信システムであって、前記無線タグ通信装置は、前記ＩＣ回路部のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成する指令生成手段と、前記指令生成手段で生成した前記１ブロック読み取り指令を、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する指令送信手段と、前記指令送信手段から送信した前記１ブロック読み取り指令に応じ前記無線タグ回路素子から送信された、前記１ブロックの記憶データを受信する情報受信手段とを有し、前記操作端末は、前記無線タグ通信装置の前記情報受信手段で受信した前記１ブロックの記憶データのデータ長を検出する第２データ長検出手段と、前記第２データ長検出手段で検出したデータ長に基づき、前記１ブロックを構成するバイト数を算出する第２ブロックサイズ算出手段とを有することを特徴とする。
【００１６】
本願第４発明の無線タグ通信システムは、無線タグ通信装置と、操作端末とを有している。無線タグ通信装置の指令生成手段で生成した１ブロック読み取り指令は、指令送信手段により装置アンテナを介し無線タグ回路素子へ送信される。これにより、１ブロック読み取り指令を受信した無線タグ回路素子は、ＩＣ回路部のメモリの１ブロックに記憶された情報データを応答信号として返すので、無線タグ通信装置の情報受信手段でその１ブロックの記憶データを受信する。そして、操作端末において、第２データ長検出手段が当該記憶データのデータ長を検出することで、その検出されたデータ長に基づき、第２ブロックサイズ算出手段でＩＣ回路部のメモリの１ブロックを構成するバイト数（＝ブロックサイズ）を算出することができる。
【００１７】
以上のようにして、本願第４発明においては、通信対象である無線タグ回路素子のＩＣ回路部のブロックサイズが不明である場合であっても、１ブロック読み取り指令を送信するだけで、簡易な手法でブロックサイズを算出することができる。この結果、無線タグ通信装置と無線タグ回路素子との情報送受信の円滑化を図ることができる。
【００１８】
第５発明は、上記第４発明において、前記操作端末は、前記操作端末の前記第２ブロックサイズ算出手段で算出した前記１ブロックのバイト数に対応した態様で、前記ＩＣ回路部に書き込むための書き込みデータを生成する第２書き込みデータ生成手段を有し、前記無線タグ通信装置は、前記第２書き込みデータ生成手段で生成した前記書き込みデータを、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する書き込みデータ送信手段を有することを特徴とする。
【００１９】
本願第５発明においては、上述のようにして操作端末において無線タグ回路素子のＩＣ回路部のブロックサイズを予め算出し、そのサイズ（バイト数）に応じた態様で書き込みデータを生成し無線タグ通信装置より送信する。これにより、書き込みエラー等の不都合の発生を防止し、円滑な書き込みを確実に行うことができる。
【００２０】
第６発明は、上記第５発明において、前記操作端末において操作者により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、前記所定の情報に対応した前記書き込みデータの送信に先立ち、前記１ブロック読み取り指令を生成して前記無線タグ回路素子に送信し、前記１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、前記無線タグ通信装置の前記指令生成手段、前記指令送信手段、前記情報受信手段、及び、前記書き込みデータ送信手段と、前記操作端末の前記第２データ長検出手段、前記第２ブロックサイズ算出手段、及び、前記第２書き込みデータ生成手段とを、連携して制御する、第２連携制御手段とを有することを特徴とする。
【００２１】
本願第６発明においては、操作者が操作端末において所定の情報の書き込み操作を行うと、第２連携制御手段の制御により、自動的に無線タグ回路素子のＩＣ回路部のブロックサイズの検出が予め行われた後、情報書き込みが行われる。すなわち、操作者は、（ブロックサイズ検出のための別途の操作を特に行う必要が無く）単に情報書き込みの操作だけを行えば足りる。この結果、操作労力の負担増大を防止しつつ円滑な書き込みを確実に行うことができ、利便性を向上することができる。
【発明の効果】
【００２２】
本発明によれば、通信対象である無線タグ回路素子のＩＣ回路部のブロックサイズが不明である場合であっても、円滑に無線タグ回路素子との情報送受信を行うことができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の一実施の形態を図面を参照しつつ説明する。
【００２４】
図１に、本実施形態の無線タグ通信装置であるリーダライタ１の外観構造を示す。また図２に、リーダライタ１の蓋４を取り外した状態を示す（煩雑防止のため図２ではケーブル６の図示を省略している）
【００２５】
これら図１及び図２に示すように、リーダライタ１は、機器外郭を構成する小型の筐体２を備え、使用者が適宜の設置面に設置（定置）して使用可能に構成されている（設置面に載置した状態で筐体２を手で把持して使用することも可能）。
【００２６】
筐体２は、前端側が幅方向に開口した長方形の浅い皿状の下ケース３と、この下ケース３上に取り付けられる長方形の平板状の蓋４とを備えている。また、筐体２内には、制御基板１２と、制御基板１２に電気的に接続された装置アンテナ１３とが設けられている。制御基板１２は、高周波回路１３１（後述の図３参照）等の電子回路を実装した四角形状の電子回路基板である。
【００２７】
装置アンテナ１３は、アンテナ導体１３ａが矩形状のループコイルをなすように設けられた長方形状の板体で、制御基板１２よりも上方の高さ位置に制御基板１２と平行に設置されている。
【００２８】
また、筐体２外部から引き込まれるケーブル６は、その先端に設けられたコネクタ１５（後述の図３参照）及び制御基板１２の後辺部左側の位置に設けられた基板側コネクタ１３５（後述の図３参照）を介して、制御基板１２に接続されている。
【００２９】
図３に、本実施形態の無線タグ通信システムの機能的構成を示す。なお、図中に示す矢印は信号の流れの一例を示すものであり、信号の流れ方向を限定するものではない。
【００３０】
この図３に示すように、無線タグ通信システムＳは、装置アンテナ１３を有するリーダライタ１と、リーダライタ１に接続され、このリーダライタ１を操作可能なサーバ１４０（操作端末）とから構成されている。
【００３１】
リーダライタ１は、筺体２内に、上記制御基板１２と、通信対象である上記無線タグ回路素子Ｔｏ（例えば無線タグラベルや無線タグカード等からなる無線タグ（図示省略）に備えられている）との間で無線通信により情報の送受を行う上記装置アンテナ１３とを備えている。無線タグ回路素子Ｔｏは、情報を記憶するＩＣ回路部１５０及び情報を送受信するタグアンテナ１５１を備えている。制御基板１２には、上記装置アンテナ１３により、上記無線タグ回路素子Ｔｏのタグアンテナ１５１を介しＩＣ回路部１５０へ無線通信によりアクセスすると共に、その無線タグ回路素子Ｔｏから読み出された信号を処理する高周波回路１３１と、上記基板側コネクタ１３５とを有している。なお、ケーブル６の他端はサーバ１４０に接続され、リーダライタ１はケーブル６を介しサーバ１４０から電源供給される。
【００３２】
サーバ１４０は、ケーブル６を介しリーダライタ１との通信の制御を行うインターフェース部１４２と、ＣＰＵ（中央演算装置）１４４と、例えばＲＡＭやＲＯＭ等からなる記憶部１４６と、各種操作入力を行う操作部１４８とを有している。
【００３３】
ＣＰＵ１４４は、ＲＡＭの一時記憶機能を利用しつつＲＯＭに予め記憶されたプログラムに従って信号処理を行い、無線タグ回路素子Ｔｏの検出処理やそれらに記憶されている無線タグ情報の読み取りと書き込み、さらに対応する情報の管理処理等を行うようになっている。
【００３４】
無線タグ回路素子Ｔｏは、上述したようにリーダライタ１の装置アンテナ１３と非接触で信号の送受信を行う上記タグアンテナ１５１と、このタグアンテナ１５１に接続され、タグアンテナ１５１により受信された所定の情報信号を記憶し得るメモリ部（メモリ）１５５を備えた上記ＩＣ回路部１５０とを有している。
【００３５】
ここで、本実施形態の最も大きな特徴は、リーダライタ１への無線タグ回路素子Ｔｏの応答内容よりＩＣ回路部１５０の記憶データのデータ長を検出し、そのデータ長に基づきメモリ部１５５の１ブロックを構成するバイト数を算出することである。以下、その詳細を順次説明する。なお、本実施形態では、国際標準化機構ＩＳＯ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｒｇａｎｉｚａｔｉｏｎ ｆｏｒ Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ）１５６９３規格に準拠した無線タグ回路素子Ｔｏに対して、読み取り及び書き込みを行う場合を例にとって説明するが、本発明は、上記ＩＳＯ１５６９３規格に準拠した無線タグ回路素子Ｔｏに対して、読み取り及び書き込みを行う場合に限定するものではない。
【００３６】
図４に、本実施形態において、サーバ１４０とリーダライタ１と無線タグ回路素子Ｔｏとの間で送受される信号のタイムチャートの一例を示す。この例では、メモリ部１５５の１ブロックを構成するバイト数を算出することが効果的な典型的な例として、上記のＩＣ回路部１５０に対し所望のデータ書き込みを行う場合を例にとって説明する。
【００３７】
なお、図中では左側から右側に向かって時系列変化するよう示している。また、サーバ１４０とリーダライタ１との間に記載されている矢印はケーブル６を介した信号の出力方向を示しており、リーダライタ１と無線タグ回路素子Ｔｏとの間に記載されている矢印は無線通信による信号の送信方向を示している。なお、リーダライタ１と無線タグ回路素子Ｔｏとの間において、送信相手が不特定である場合には破線で示し、送信相手が特定されている場合には実線で示している。
【００３８】
この図４において、サーバ１４０は、まず最初にリーダライタ１に対して、無線タグ回路素子Ｔｏへのデータ（以下適宜、「初期データ」と記載する。この例では、初期データの総数Ｄ＝１８［バイト］とする）の書き込みの指示信号を出力する。そして、この書き込み指示信号を入力したリーダライタ１は、無線タグ回路素子Ｔｏに対して問い合わせ信号としてのインベントリコマンド（後述の図５（ａ）参照）を送信する。
【００３９】
図５（ａ）は、リーダライタ１から無線タグ回路素子Ｔｏへ送信される上記インベントリコマンドのフレームの構成の一例を示す図である。このフレームは、図５（ａ）に示すように、順に「ＳＯＦ」、「フラグ」、「インベントリ」、「オプションＡＦＩ」、「マスク長」、「マスク値」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。なお、図中の各格子に示した各バイトは、対応するデータ列のデータ量を表している。例えば、図５（ａ）では、「フラグ」は１バイト、「インベントリ」は１バイト、「オプションＡＦＩ」は１バイト、「マスク長」は１バイト、「マスク値」は２バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００４０】
「ＳＯＦ」（Ｓｔａｒｔ Ｏｆ Ｆｒａｍｅ）は、フレームの開始を表すコード（データ列）である。「フラグ」は、動作を設定するためのコードである。「インベントリ」は、無線タグ回路素子Ｔｏから後述する「ＵＩＤ」を取得するためのコマンドコードである。「オプションＡＦＩ」（オプションＡｐｐｌｉｃａｔｉｏｎ Ｆａｍｉｌｙ Ｉｄｅｎｔｉｆｉｅｒ）は、設定したアプリケーションの種類を表すコードである。
【００４１】
「マスク長」は、後述の「マスク値」のデータ長をビットで表すコードである。「マスク値」は、データのマスク値を表すコードである。「ＣＲＣ１６」（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ１６）は、データが正しく転送されたかを検出するエラー検出コードである。「ＥＯＦ」（Ｅｎｄ Ｏｆ Ｆｒａｍｅ）は、フレームの終了を表すコードである。
【００４２】
図４に戻り、このインベントリコマンドを受信した無線タグ回路素子Ｔｏは、このインベントリコマンドに対応した内容で、タグ識別情報である「ＵＩＤ」を含んだレスポンス（＝応答信号。後述の図５（ｂ）参照）をリーダライタ１に対して送信する（図中では１つの無線タグ回路素子Ｔｏのみを示している）。
【００４３】
図５（ｂ）は、上記インベントリコマンドに対応して、無線タグ回路素子Ｔｏから送信されるレスポンスのフレームの構成の一例を示す図である。このフレームは、図５（ｂ）に示すように、順に「ＳＯＦ」、「フラグ」、「ＤＳＦＩＤ」、「ＵＩＤ」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「ＤＳＦＩＤ」は１バイト、「ＵＩＤ」は８バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００４４】
「ＤＳＦＩＤ」（Ｄａｔａ Ｓｔｏｒａｇｅ Ｆｏｒｍａｔ Ｉｄｅｎｔｉｆｉｅｒ）は、無線タグ回路素子Ｔｏのメモリ部１５５内のデータ構成情報を表すコードである。「ＵＩＤ」（Ｕｎｉｑｕｅ Ｉｄｅｎｔｉｆｉｅｒ）は、無線タグ回路素子Ｔｏの固有の識別情報（タグＩＤ）を表すコードである。
【００４５】
再度図４に戻り、上記のような無線タグ回路素子Ｔｏから送信された「ＵＩＤ」を含んだレスポンスを受信すると、リーダライタ１は、無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに記憶された記憶データを取得するための単独ブロック読み取りコマンド（＝１ブロック読み取り指令。後述の図６（ａ）参照）を生成する。そして、無線タグ回路素子Ｔｏに対して上記生成した単独ブロック読み取りコマンドを送信する。
【００４６】
図６（ａ）は、リーダライタ１から無線タグ回路素子Ｔｏへ送信される上記単独ブロック読み取りコマンドのフレームの構成の一例を示す図である。このフレームは、図６（ａ）に示すように、順に「ＳＯＦ」、「フラグ」、「単独ブロック読み取り」、「ＵＩＤ」、「ブロック番号」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「単独ブロック読み取り」は１バイト、「ＵＩＤ」は８バイト、「ブロック番号」は１バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００４７】
「単独ブロック読み取り」は後述する「ブロック番号」で指定された無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに含まれる情報（記憶データ）を読み出すためのコマンドコードである。「ブロック番号」は、無線タグ回路素子Ｔｏのメモリ部１５５のブロック番号を指定するコードである。
【００４８】
再度図４に戻り、上記のような単独ブロック読み取りコマンドを受信した無線タグ回路素子Ｔｏは、この単独ブロック読み取りコマンドに対応した内容で、上記メモリ部１５５の１ブロックに記憶された記憶データを含むレスポンス（後述の図６（ｂ）参照）をリーダライタ１に対して送信する。
【００４９】
図６（ｂ）は、上記図６（ａ）で示した単独ブロック読み取りコマンドに対応して、無線タグ回路素子Ｔｏから送信されるレスポンスのフレームの構成の一例を示す図である。このフレームは、図６（ｂ）に示すように、順に「ＳＯＦ」、「フラグ」、「ブロックセキュリティ状況」、「記憶データ」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「ブロックセキュリティ状況」は１バイト、「記憶データ」は４バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００５０】
「ブロックセキュリティ状況」は、無線タグ回路素子Ｔｏのメモリ部１５５の指定されたブロックのセキュリティ状況を表すコードである。「記憶データ」は、無線タグ回路素子Ｔｏのメモリ部１５５の指定された１ブロックに含まれる記憶データである。
【００５１】
再度図４に戻り、リーダライタ１は、上記したような、１ブロックに記憶された記憶データを含んだレスポンスを無線タグ回路素子Ｔｏから受信する。具体的には、リーダライタ１は、まず最初にフレームの開始を表す「ＳＯＦ」を受信すると、次に１バイト単位ずつ「フラグ」→「ブロックセキュリティ状況」→「記憶データ」の順に受信する。その後、データが正しく転送されたかを検出する「ＣＲＣ１６」を受信し、最後にフレームの終わりを表す「ＥＯＦ」を受信する。そして、リーダライタ１は、サーバ１４０に対して上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列を含んだ信号を出力する。
【００５２】
次に、サーバ１４０は、リーダライタ１から出力された、上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」を入力すると、これらより「フラグ」、「ブロックセキュリティ状況」を差し引き（これらのバイト数は既知であるとする）、「記憶データ」を検出する。すなわち、この例では「フラグ」、「ブロックセキュリティ状況」のバイト数は２であるので、「記憶データ」のバイト数は６−２＝４となる。すなわち、これが１ブロックの記憶データのデータ長（この例では、４バイト）となる。サーバ１４０は、この検出した１ブロックの記憶データのデータ長に基づき、無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳ（１ブロックを構成するバイト数）を算出する。すなわち、この例では、ブロックサイズＢＳは４［バイト］となる。
【００５３】
そして、サーバ１４０は、この算出したブロックサイズＢＳに対応した態様で、無線タグ回路素子ＴｏのＩＣ回路部１５０のメモリ部１５５に書き込むための書き込みデータを生成する。具体的には、上記初期データの総数ＤをブロックサイズＢＳで割った商をＢｍ、余りをＫｍとする。そして、Ｋｍ＝０の場合（ＤがＢＳで割り切れる場合）は初期データを上記メモリ部１５５に書き込むブロック数ｂをｂ＝Ｂｍとし、Ｋｍ＝０でない場合（ＤがＢＳで割り切れない場合）はｂ＝Ｂｍ＋１とする。
【００５４】
前述の例では、初期データの総数Ｄ＝１８［バイト］、ブロックサイズＢＳ＝４［バイト］なので、
Ｂｍ＝４
Ｋｍ＝０．５
となり（ＤがＢＳで割り切れない）、初期データを上記メモリ部１５５に書き込むブロック数ｂは、
ｂ＝４＋１＝５
となる。
【００５５】
したがって、サーバ１４０は、上記メモリ部１５５に書き込む初期データを上記算出した書き込みブロック数ｂ（この例では、ｂ＝５）に分割して、ブロックサイズＢＳに応じた態様で書き込みデータを生成し、この生成した上記書き込みデータを含む信号を、リーダライタ１に出力する。
【００５６】
次に、リーダライタ１は、サーバ１４０から出力された、上記書き込みデータを含む信号を入力すると、無線タグ回路素子Ｔｏに対して、上記書き込みデータを含む単独ブロック書き込みコマンド（図７（ａ）参照）を複数回（上記書き込みブロック数ｂの数の分。この例では５回）送信する。このとき、単独ブロック書き込みコマンドに含まれる「ブロック番号」で、書き込みを行うブロックを指定する（例えば、０ブロック目〜４ブロック目等）。これにより、この単独ブロック書き込みコマンドを受信した無線タグ回路素子Ｔｏのメモリ部１５５に、この単独ブロック書き込みコマンドに対応した内容で、書き込みデータの書き込みが行われ、無線タグ回路素子Ｔｏは、レスポンス（図７（ｂ）参照）をリーダライタ１に対して送信する。
【００５７】
図７（ａ）は、リーダライタ１から無線タグ回路素子Ｔｏへ送信される上記単独ブロック書き込みコマンドのフレームの構成の一例を示す図である。このフレームは、図７（ａ）に示すように、順に「ＳＯＦ」、「フラグ」、「単独ブロック書き込み」、「ＵＩＤ」、「ブロック番号」、「書き込みデータ」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「単独ブロック書き込み」は１バイト、「ＵＩＤ」は８バイト、「ブロック番号」は１バイト、「書き込みデータ」は４バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００５８】
「単独ブロック書き込み」は、「ブロック番号」で無線タグ回路素子Ｔｏのメモリ部１５５の指定された１ブロックに「書き込みデータ」を書き込むためのコマンドコードである。
【００５９】
図７（ｂ）は、上記図７（ａ）で示した単独ブロック書き込みコマンドに対応して、無線タグ回路素子Ｔｏから送信されるレスポンスのフレームの構成の一例を示す図である。このフレームは、図６（ｂ）に示すように、順に「ＳＯＦ」、「フラグ」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００６０】
図８に、本実施形態においてサーバ１４０のＣＰＵ１４４により実行される制御手順を示す。この例では、サーバ１４０の電源の投入後、このフローが開始される（「ＳＴＡＲＴ位置」）。
【００６１】
まずステップＳ１０で、操作者により操作部１４８を介して所定の情報（上記初期データ）を無線タグ回路素子Ｔｏに書き込むための書き込み操作が行われたか否かを判定する。上記書き込み操作が行われるまでループして待機し、書き込み操作が行われた場合、判定が満たされ、次のステップＳ１５へ移る。
【００６２】
ステップＳ１５では、上記ステップＳ１０で操作者により操作部１４８を介して入力された初期データを取得し、次のステップＳ２０へ移る。
【００６３】
ステップＳ２０では、ケーブル６及びインターフェース部１４２を介し、リーダライタ１に対し無線タグ回路素子Ｔｏへコマンドを送信するよう指示信号を出力し、次のステップＳ３０へ移る。
【００６４】
ステップＳ３０では、ケーブル６及びインターフェース部１４２を介し、リーダライタ１より上記単独ブロック読み取りコマンドに対応したレスポンスに含まれる、「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列の入力があったか否かを判定する。上記データ列の入力があるまでループして待機し、上記データ列の入力があった場合、判定が満たされ、次のステップＳ４０へ移る。
【００６５】
ステップＳ４０では、前述したように上記ステップＳ３０で入力した上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列から「フラグ」、「ブロックセキュリティ状況」ぶんのバイト数を差し引くことにより、１ブロックの記憶データのデータ長を検出する（第２データ長検出手段としての機能）。
【００６６】
次のステップＳ５０では、上記ステップＳ４０で検出した１ブロックの記憶データのデータ長に基づき、上記ブロックサイズＢＳを算出し（第２ブロックサイズ算出手段としての機能）、次のステップＳ６０へ移る。
【００６７】
ステップＳ６０では、上記ステップＳ５０で算出したブロックサイズＢＳに対応した態様で、無線タグ回路素子ＴｏのＩＣ回路部１５０に書き込むための書き込みデータを生成する書き込みデータ生成処理を行う（第２書き込みデータ生成手段としての機能。後述の図９参照）。
【００６８】
次のステップＳ７０では、ケーブル６及びインターフェース部１４２を介し、リーダライタ１に対し上記ステップＳ６０で生成した上記書き込みデータを含む信号を出力する。そして、本フローを終了する。
【００６９】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００７０】
図９に、上記図８のステップＳ６０の詳細手順を示す。
【００７１】
まず、ステップＳ６２では、前述したようにＫｍ＝ｍｏｄ（Ｄ／ＢＳ）、つまり初期データの総数ＤをブロックサイズＢＳで割った余りＫｍを算出する。
【００７２】
次のステップＳ６３では、前述したようにＢｍ＝ｒｏｕｎｄ（Ｄ／ＢＳ）、つまり初期データの総数ＤをブロックサイズＢＳで割った商Ｂｍを算出する。
【００７３】
次のステップＳ６４では、Ｋｍの値が０であるか否か、すなわち上記初期データの総数ＤがブロックサイズＢＳで割り切れたか否かを判定する。Ｋｍの値が０でない場合、判定が満たされず、ステップＳ６６において初期データを無線タグ回路素子Ｔｏのメモリ部１５５に書き込むブロック数ｂをＢｍ＋１に設定して、ステップＳ６７に移る。
【００７４】
一方、Ｋｍの値が０である場合、判定が満たされ、ステップＳ６５においてｂ＝Ｂｍに設定して、ステップＳ６７に移る。
【００７５】
ステップＳ６７では、無線タグ回路素子Ｔｏのメモリ部１５５に書き込む初期データを、上記ステップＳ６５又はステップＳ６６に基づき設定した、書き込みブロック数ｂに分割して、ブロックサイズＢＳに応じた態様で書き込みデータを生成する。そして、本ルーチンを終了する。
【００７６】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００７７】
図１０に、サーバ１４０の制御に基づき、リーダライタ１の高周波回路１３１及びアンテナ１３が実行する動作内容を示す。この例では、ケーブル６及びインターフェース部１４２を介して、サーバ１４０より無線タグ回路素子Ｔｏへのインベントリコマンドの送信指示信号の入力があると（上記ステップＳ２０参照）、このフローが開始される（「ＳＴＡＲＴ位置」）。
【００７８】
まず、ステップＳ１１０において、高周波回路１３１が、ＨＦ帯（例えば１３．５６ＭＨｚ）の搬送波を発生するとともに発生した搬送波を変調・増幅し、装置アンテナ１３を介し、無線タグ回路素子ＴｏのＩＣ回路部１５０に対してインベントリコマンド（図５（ａ）参照）を送信する。
【００７９】
次のステップＳ１２０では、高周波回路１３１が、装置アンテナ１３を介して、上記インベントリコマンドを送信した無線タグ回路素子ＴｏのＩＣ回路部１５０より、上記インベントリコマンドに対応したレスポンス（図５（ｂ）参照）を受信する（タグＩＤを取得する）。その後、次のステップＳ１３０へ移る。
【００８０】
ステップＳ１３０では、高周波回路１３１が、上記ステップＳ１２０でタグＩＤを取得した無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに記憶された記憶データを取得するための単独ブロック読み取りコマンド（図６（ａ）参照）を生成する（指令生成手段としての機能）。
【００８１】
次のステップＳ１４０では、高周波回路１３１が、装置アンテナ１３を介し、上記ステップＳ１２０でタグＩＤを取得した無線タグ回路素子Ｔｏに対し、上記ステップＳ１３０で生成した単独ブロック読み取りコマンドを送信する（指令送信手段としての機能）。
【００８２】
次のステップＳ１５０では、高周波回路１３１が、上記ステップＳ１４０で送信した単独ブロック読み取りコマンドに応じ、上記無線タグ回路素子Ｔｏから送信された、上記１ブロックの記憶データを含んだレスポンス（図６（ｂ）参照）を受信するデータ受信処理を行う（情報受信手段としての機能。詳細は後述の図１１参照）。
【００８３】
次のステップＳ１６０では、高周波回路からケーブル６及びインターフェース部１４２を介して、サーバ１４０に対し、上記ステップＳ１５０で受信したレスポンスに含まれる、「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列を出力する。
【００８４】
次のステップＳ１７０では、ケーブル６及びインターフェース部１４２を介して、サーバ１４０より書き込みデータ（上記図８のステップＳ６０参照）を含む信号を入力する。その後、次のステップＳ１８０へ移る。
【００８５】
ステップＳ１８０では、高周波回路１３１が、装置アンテナ１３を介し、上記無線タグ回路素子Ｔｏに対し、上記ステップＳ１７０で入力した上記書き込みデータを送信するデータ書き込み処理を行う（書き込みデータ送信手段としての機能。詳細は後述の図１２参照）。そして、本フローを終了する。
【００８６】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００８７】
図１１に、上記ステップＳ１５０の詳細手順を示す。
【００８８】
まず、装置アンテナ１３が、上記ステップＳ１４０で単独ブロック読み取りコマンドを送信した無線タグ回路素子Ｔｏより、上記単独ブロック読み取りコマンドに対応したレスポンスの受信開始通知（「ＳＯＦ」）を受信すると、ステップＳ１５２から次のステップＳ１５３へ移る。
【００８９】
ステップＳ１５３では、装置アンテナ１３を介し、高周波回路１３１が、上記無線タグ回路素子ＴｏのＩＣ回路部１５０より、上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列のうち１バイト分を受信する。
【００９０】
その後、装置アンテナ１３を介し、高周波回路１３１が、無線タグ回路素子ＴｏのＩＣ回路部１５０より上記単独ブロック読み取りコマンドに対応したレスポンスの受信終了通知（「ＥＯＦ」）を受信するまでは、ステップＳ１５５からステップＳ１５３に戻り、上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列のうちさらに１バイト分を受信する。上記無線タグ回路素子ＴｏのＩＣ回路部１５０からレスポンスの受信終了通知（「ＥＯＦ」）を受信した場合、ステップＳ１５５が完了し、本ルーチンを終了する。
【００９１】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００９２】
図１２に、上記図１０のステップＳ１８０の詳細手順を示す。
【００９３】
まずステップＳ１８２で、上記ステップＳ１７０でケーブル６を介しサーバ１４０より入力した書き込みデータを含んだ、単独ブロック書き込みコマンド（図７（ａ）参照）を生成する。なお、この単独ブロック書き込みコマンドに含まれる「ブロック番号」は、無線タグ回路素子Ｔｏのメモリ部１５５のブロック番号を指定する。そして、高周波回路１３１及び装置アンテナ１３を介し、無線タグ回路素子Ｔｏに対し、上記単独ブロック書き込みコマンドを送信する。
【００９４】
その後、まだ単独書き込みコマンドを送信していないブロックが残っていたらステップＳ１８４からステップＳ１８２に戻り、再度単独ブロック書き込みコマンドを送信する。これにより、ＩＣ回路部１５０のうち未書き込みのブロックごとに、順次データ書き込みが行われる。
【００９５】
上記単独ブロック書き込みコマンドによるデータ書き込みを繰り返し、単独書き込みコマンドを送信していないブロックがなくなったら、ステップＳ１８４を完了し、このルーチンを終了する。
【００９６】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００９７】
以上において、上記図８〜図１１に示すフロー全体が、特許請求の範囲各項記載の、操作端末において操作者により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、所定の情報に対応した書き込みデータの送信に先立ち、１ブロック読み取り指令を生成して無線タグ回路素子に送信し、１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、無線タグ通信装置の指令生成手段、指令送信手段、情報受信手段、及び、書き込みデータ送信手段と、操作端末の第２データ長検出手段、第２ブロックサイズ算出手段、及び、第２書き込みデータ生成手段とを、連携して制御する第２連携制御手段を構成する。
【００９８】
以上説明したように、本実施形態においては、リーダライタ１において無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに記憶された記憶データを取得するための単独ブロック読み取りコマンドを生成し（ステップＳ１３０）、無線タグ回路素子Ｔｏへ送信する（ステップＳ１４０）。これに応じて、無線タグ回路素子Ｔｏは、メモリ部１５５の１ブロックに記憶された記憶データを含んだレスポンス（応答信号）をリーダライタ１に送信し、リーダライタ１において、その１ブロックの記憶データを含んだレスポンスを受信する（ステップＳ１５０）。そして、サーバ１４０において、当該記憶データのデータ長を検出することで（ステップＳ４０）、その検出されたデータ長に基づき、無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳを算出することができる（ステップＳ５０）。
【００９９】
これにより、通信対象である無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳが不明である場合であっても、リーダライタ１が単独ブロック読み取りコマンドを送信するだけで、前述したような簡易な手法でブロックサイズＢＳを算出することができる。この結果、リーダライタ１と無線タグ回路素子Ｔｏとのデータ送受信の円滑化を図ることができる。
【０１００】
また、本実施形態では特に、無線タグ回路素子Ｔｏへの情報書き込みを行う際、サーバ１４０において無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳを予め算出し、そのメモリ部１５５のサイズ（バイト数）に応じた態様で書き込みデータを生成し（ステップＳ６０）、リーダライタ１を介して無線タグ回路素子Ｔｏに送信する（ステップＳ７０）。これにより、書き込みエラー等の不都合の発生を防止し、円滑な書き込みを確実に行うことができる。
【０１０１】
また、本実施形態では特に、操作者がサーバ１４０において操作部１４８により初期データの書き込み操作を行うと、自動的に無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳの検出が予め行われた後、データ書き込みが行われる（ステップＳ１８０）。すなわち、操作者は、（ブロックサイズＢＳ検出のための別途の操作を特に行う必要が無く）単に初期データの書き込みの操作だけを行えば足りる。この結果、操作労力の負担増大を防止しつつ円滑な書き込みを確実に行うことができ、利便性を向上することができる。
【０１０２】
なお、本発明は、上記実施形態に限られるものではなく、その趣旨及び技術的思想を逸脱しない範囲内で種々の変形が可能である。以下、そのような変形例を順を追って説明する。
【０１０３】
（１）リーダライタにおいてデータ長の検出、ブロックサイズの算出及び書き込みデータの生成処理を行う場合
上記実施形態においては、サーバ１４０が、無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックの記憶データのデータ長の検出、上記メモリ部１５５のブロックサイズＢＳの算出、及び、上記ブロックサイズＢＳに対応した態様でＩＣ回路部１５０に書き込むための書き込みデータの生成を行っていた。しかし、これに限られず、リーダライタ１において、上記データ長の検出、ブロックサイズＢＳの算出及び書き込みデータの生成の全てを行ってもよい。
【０１０４】
図１３に、本変形例における無線タグ通信装置であるリーダライタ１の外観構造を示す。なお、この図１３は、上記実施形態の図１に対応する図であり、図１と同等の部分には同一の符号を付し、適宜説明を省略又は簡略化する。
【０１０５】
この図１３に示すように、本変形例においては、リーダライタ１が、操作者が所定の情報（初期データ）を無線タグ回路素子Ｔｏに書き込むための書き込み操作を行うことができる操作部１３６（操作手段）を新たに備えている。
【０１０６】
図１４に、本変形例のリーダライタ１の機能的構成を示す。上記図３と同等の部分には同一の符号を付している。図１４において、本変形例では、高周波回路１３１を含むリーダライタ１全体の制御を行う制御回路１３３と、情報が記憶されるメモリ１３４とが新たに設けられている。
【０１０７】
図１５に、本変形例においてリーダライタ１の上記制御回路１３３により実行される制御手順を示す。
【０１０８】
まず、ステップＳ２００で、操作者により操作部１３６を介して所定の情報（初期データ）を無線タグ回路素子Ｔｏに書き込むための書き込み操作が行われたか否かを判定する。上記書き込み操作が行われるまでループして待機し、書き込み操作が行われた場合、判定が満たされ、次のステップＳ２１０へ移る。
【０１０９】
ステップＳ２１０では、操作部１３６により入力された上記初期データを取得し、次のステップＳ２２０へ移る。
【０１１０】
ステップＳ２２０では、高周波回路１３１に制御信号を出力し、ＨＦ帯（例えば１３．５６ＭＨｚ）の搬送波を発生させ、制御信号に基づいて発生した搬送波を変調・増幅させ、装置アンテナ１３を介し、無線タグ回路素子ＴｏのＩＣ回路部１５０に対してインベントリコマンドを送信させる。
【０１１１】
次のステップＳ２３０では、装置アンテナ１３を介して、上記インベントリコマンドを送信した無線タグ回路素子ＴｏのＩＣ回路部１５０より、上記インベントリコマンドに対応したレスポンスを受信した否か（タグＩＤを取得したか否か）を判定する。応答信号を受信しなかった場合には、判定が満たされずに上記ステップＳ２２０に戻る。一方、上記無線タグ回路素子ＴｏのＩＣ回路部１５０から、上記インベントリコマンドに対応したレスポンスが受信した場合（タグＩＤを取得した場合）には、判定が満たされて次のステップＳ２４０へ移る。
【０１１２】
ステップＳ２４０では、上記ステップＳ２３０でタグＩＤを取得した無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに記憶された記憶データを取得するための単独ブロック読み取りコマンドを生成する（指令生成手段としての機能）。
【０１１３】
次のステップＳ２５０では、高周波回路１３１及び装置アンテナ１３を介し、上記ステップＳ２３０でタグＩＤを取得した無線タグ回路素子Ｔｏに対し、上記ステップＳ２４０で生成した単独ブロック読み取りコマンドを送信する（指令送信手段としての機能）。
【０１１４】
次のステップＳ２６０では、上記ステップＳ２５０で送信した単独ブロック読み取りコマンドに応じ、上記無線タグ回路素子Ｔｏから送信された、上記１ブロックの記憶データを含むレスポンスを受信するデータ受信処理を行う（情報受信手段としての機能。前述の図１１と同様の手順で足りるので、詳細な説明を省略）。
【０１１５】
ステップＳ２７０では、サーバ１４０が実行する前述の図８のステップＳ４０と同様、上記ステップＳ２６０で受信したレスポンスに含まれる上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列から「フラグ」、「ブロックセキュリティ状況」ぶんのバイト数を差し引くことにより、１ブロックの記憶データのデータ長を検出する（第１データ長検出手段としての機能）。
【０１１６】
次のステップＳ２８０では、サーバ１４０が実行する前述の図８のステップＳ５０と同様、上記ステップＳ２７０で検出した１ブロックの記憶データのデータ長に基づき、上記ブロックサイズＢＳを算出し、次のステップＳ２９０へ移る（第１ブロックサイズ算出手段としての機能）。
【０１１７】
ステップＳ２９０では、サーバ１４０が実行する前述の図８のステップＳ６０と同様、上記ステップＳ２８０で算出したブロックサイズＢＳに対応した態様で、無線タグ回路素子ＴｏのＩＣ回路部１５０に書き込むための書き込みデータを生成する書き込みデータ生成処理を行う（第１書き込みデータ生成手段としての機能。前述の図９と同様の手順で足りるので、詳細な説明は省略）。
【０１１８】
ステップＳ３００では、前述の図１０のステップＳ１８０と同様、高周波回路１３１及び装置アンテナ１３を介し、上記無線タグ回路素子Ｔｏに対し、上記ステップＳ２９０で生成した上記書き込みデータを送信するデータ書き込み処理を行う（書き込みデータ送信手段としての機能。詳細手順は前述の図１２と同様）。そして、本フローを終了する。
【０１１９】
以上において、上記図１５に示すフロー全体が、操作手段により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、所定の情報に対応した書き込みデータの送信に先立ち、１ブロック読み取り指令を生成して無線タグ回路素子に送信し、１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、指令生成手段、指令送信手段、情報受信手段、第１データ長検出手段、第１ブロックサイズ算出手段、書き込みデータ生成手段、及び、第１書き込みデータ送信手段を連携して制御する、第１連携制御手段を構成する。
【０１２０】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【０１２１】
以上説明した変形例によれば、リーダライタ１において、無線タグ回路素子Ｔｏから送信された記憶データのデータ長を検出することで（ステップＳ２７０）、その検出されたデータ長に基づき、無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳを算出することができる（ステップＳ２８０）。これにより、サーバ１４０等を用意しなくても、リーダライタ１単独で、無線タグ回路素子Ｔｏへのデータ送受信の円滑化を図ることができる。
【０１２２】
また、以上すでに述べた以外にも、上記の各実施形態による手法を適宜組み合わせて利用しても良い。
【０１２３】
その他、一々例示はしないが、本発明は、その趣旨を逸脱しない範囲内において、種々の変更が加えられて実施されるものである。
【図面の簡単な説明】
【０１２４】
【図１】本発明の一実施形態に係るリーダライタを示す平面図である。
【図２】リーダライタの蓋を取り外した状態の平面図である。
【図３】本実施形態の無線タグ通信システムの機能的構成を示す図である。
【図４】サーバとリーダライタと無線タグ回路素子との間で送受される信号のタイムチャートの一例を表す図である。
【図５】リーダライタと無線タグ回路素子との間で送受信される信号のフレーム単位での構成の一例を示す図である。
【図６】リーダライタと無線タグ回路素子との間で送受信される信号のフレーム単位での構成の一例を示す図である。
【図７】リーダライタと無線タグ回路素子との間で送受信される信号のフレーム単位での構成の一例を示す図である。
【図８】サーバのＣＰＵにより実行される制御手順を表すフローチャートである。
【図９】書き込みデータ生成処理の詳細手順を表すフローチャートである。
【図１０】リーダライタにより実行される動作内容を表すフローチャートである。
【図１１】データ受信処理の詳細手順を表すフローチャートである。
【図１２】データ書き込み処理の詳細手順を表すフローチャートである。
【図１３】リーダライタにおいてデータ長の検出、ブロックサイズの算出及び書き込みデータの生成処理を行う場合の変形例におけるリーダライタを示す平面図である。
【図１４】リーダライタの機能的構成を示す図である。
【図１５】リーダライタの制御回路により実行される制御内容を表すフローチャートである。
【符号の説明】
【０１２５】
１ リーダライタ（無線タグ通信装置）
６ ケーブル
１３ 装置アンテナ
１３１ 高周波回路
１３６ 操作部（操作手段）
１４０ サーバ（操作端末）
１５０ ＩＣ回路部
１５１ タグアンテナ
１５５ メモリ部（メモリ）
Ｓ 無線タグ通信システム
Ｔｏ 無線タグ回路素子
【技術分野】
【０００１】
本発明は、外部と情報送受信可能な無線タグと通信を行う無線タグ通信装置及びこれを用いた無線タグ通信システムに関する。
【背景技術】
【０００２】
外部と情報送受信可能な小型の無線タグを対象物に設け、対象物の探索や管理を行うことが広く行われている。無線タグに設けられる無線タグ回路素子は、情報を記憶するＩＣ回路部と情報を送受信するタグアンテナとを備えており、無線タグ通信装置と非接触で情報の送受信を行うことができる。無線タグ回路素子には、それぞれ識別情報（識別子）が付されており、無線タグ通信装置からの問いかけ信号を受信した無線タグ回路素子は、上記識別情報を含む応答信号を無線タグ通信装置に対して返信する。
【０００３】
ここで、無線タグ回路素子には既にいくつかの規格が提唱されている。各規格においては、ＩＣ回路部における情報の更新は、ブロック単位での更新しか許されていない。このため、ＩＣ回路部の内部メモリをブロック単位で管理し、無線タグ通信装置からはそのブロック単位に対応したコマンドを用いて、情報読み取りや情報書き込みを行う必要がある。
【０００４】
現状、ＩＣ回路部における１ブロックを構成するメモリのバイト数は複数種類が存在しており、例えば１ブロックが４バイトの無線タグ、８バイトの無線タグが存在する。そこで、このような複数種類のメモリのバイト数に対応できる従来技術として、例えば特許文献１記載のものが既に提唱されている。
【０００５】
この従来技術では、使用される無線タグ回路素子のＩＣ回路部のメモリの１ブロックのバイト数を予めブロックサイズ保持部に登録しておく。そして、無線タグ回路素子のＩＣ回路部に対する情報読み取り（又は情報書き込み）の際には、ブロックサイズ保持部に登録した１ブロックあたりのバイト数を参照し、対応する問いかけ信号等を用いて無線タグ回路素子へアクセスするようになっている。
【特許文献１】特開２００７−９４８８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来技術は、ＩＣ回路部の１ブロックあたりバイト数が既知である複数種類の無線タグ回路素子があった場合に、各種類における１ブロックあたりバイト数（登録済み）に応じてコマンドの態様を切り替え、これによっていずれの種類の無線タグ回路素子に対しても円滑に情報送受信を行えるようにしたものである。しかしながら、ＩＣ回路部の１ブロックあたりバイト数が事前に不明であった場合には配慮されていない。したがってこのような場合は、無線タグ回路素子に対して円滑に情報送受信を行うのは困難であった。
【０００７】
本発明の目的は、通信対象である無線タグ回路素子のＩＣ回路部のブロックサイズが不明である場合であっても、円滑に無線タグ回路素子との情報送受信を行える無線タグ通信装置及び無線タグ通信システムを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、第１の発明は、情報を記憶するＩＣ回路部及び情報を送受信するタグアンテナを備えた無線タグ回路素子と無線通信を行うための装置アンテナと、前記ＩＣ回路部のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成する指令生成手段と、前記指令生成手段で生成した前記１ブロック読み取り指令を、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する指令送信手段と、前記指令送信手段から送信した前記１ブロック読み取り指令に応じ前記無線タグ回路素子から送信された、前記１ブロックの記憶データを受信する情報受信手段と、前記情報受信手段で受信した前記１ブロックの記憶データのデータ長を検出する第１データ長検出手段と、前記第１データ長検出手段で検出したデータ長に基づき、前記１ブロックを構成するバイト数を算出する第１ブロックサイズ算出手段とを有することを特徴とする。
【０００９】
本願第１発明の無線タグ通信装置においては、指令生成手段で生成した１ブロック読み取り指令を指令送信手段が装置アンテナを介し無線タグ回路素子へ送信する。これにより、１ブロック読み取り指令を受信した無線タグ回路素子は、ＩＣ回路部のメモリの１ブロックに記憶された情報データを応答信号として返すので、情報受信手段でその１ブロックの記憶データを受信する。そして第１データ長検出手段が当該記憶データのデータ長を検出することで、その検出されたデータ長に基づき、第１ブロックサイズ算出手段でＩＣ回路部のメモリの１ブロックを構成するバイト数（＝ブロックサイズ）を算出することができる。
【００１０】
以上のようにして、本願第１発明においては、通信対象である無線タグ回路素子のＩＣ回路部のブロックサイズが不明である場合であっても、１ブロック読み取り指令を送信するだけで、簡易な手法でブロックサイズを算出することができる。この結果、装置側から無線タグ回路素子への情報送受信の円滑化を図ることができる。
【００１１】
第２発明は、上記第１発明において、前記第１ブロックサイズ算出手段で算出した前記１ブロックのバイト数に対応した態様で、前記ＩＣ回路部に書き込むための書き込みデータを生成する第１書き込みデータ生成手段と、前記第１書き込みデータ生成手段で生成した前記書き込みデータを、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する書き込みデータ送信手段とを有することを特徴とする。
【００１２】
本願第２発明においては、上述のようにして無線タグ回路素子のＩＣ回路部のブロックサイズを予め算出し、そのサイズ（バイト数）に応じた態様で書き込みデータを生成し送信する。これにより、書き込みエラー等の不都合の発生を防止し、円滑な書き込みを確実に行うことができる。
【００１３】
第３発明は、上記第２発明において、操作者が操作可能な操作手段と、前記操作手段により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、前記所定の情報に対応した前記書き込みデータの送信に先立ち、前記１ブロック読み取り指令を生成して前記無線タグ回路素子に送信し、前記１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、前記指令生成手段、前記指令送信手段、前記情報受信手段、前記第１データ長検出手段、前記第１ブロックサイズ算出手段、前記第１書き込みデータ生成手段、及び、前記書き込みデータ送信手段を連携して制御する、第１連携制御手段とを有することを特徴とする。
【００１４】
本願第３発明においては、操作者が所定の情報の書き込み操作を行うと、第１連携制御手段の制御により、自動的に無線タグ回路素子のＩＣ回路部のブロックサイズの検出が予め行われた後、情報書き込みが行われる。すなわち、操作者は、（ブロックサイズ検出のための別途の操作を特に行う必要が無く）単に情報書き込みの操作だけを行えば足りる。この結果、操作労力の負担増大を防止しつつ円滑な書き込みを確実に行うことができ、利便性を向上することができる。
【００１５】
上記目的を達成するために、第４発明は、情報を記憶するＩＣ回路部及び情報を送受信するタグアンテナを備えた無線タグ回路素子と無線通信を行うための装置アンテナを有する無線タグ通信装置と、前記無線タグ通信装置に接続され、前記無線タグ通信装置を操作可能な操作端末とを有する無線タグ通信システムであって、前記無線タグ通信装置は、前記ＩＣ回路部のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成する指令生成手段と、前記指令生成手段で生成した前記１ブロック読み取り指令を、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する指令送信手段と、前記指令送信手段から送信した前記１ブロック読み取り指令に応じ前記無線タグ回路素子から送信された、前記１ブロックの記憶データを受信する情報受信手段とを有し、前記操作端末は、前記無線タグ通信装置の前記情報受信手段で受信した前記１ブロックの記憶データのデータ長を検出する第２データ長検出手段と、前記第２データ長検出手段で検出したデータ長に基づき、前記１ブロックを構成するバイト数を算出する第２ブロックサイズ算出手段とを有することを特徴とする。
【００１６】
本願第４発明の無線タグ通信システムは、無線タグ通信装置と、操作端末とを有している。無線タグ通信装置の指令生成手段で生成した１ブロック読み取り指令は、指令送信手段により装置アンテナを介し無線タグ回路素子へ送信される。これにより、１ブロック読み取り指令を受信した無線タグ回路素子は、ＩＣ回路部のメモリの１ブロックに記憶された情報データを応答信号として返すので、無線タグ通信装置の情報受信手段でその１ブロックの記憶データを受信する。そして、操作端末において、第２データ長検出手段が当該記憶データのデータ長を検出することで、その検出されたデータ長に基づき、第２ブロックサイズ算出手段でＩＣ回路部のメモリの１ブロックを構成するバイト数（＝ブロックサイズ）を算出することができる。
【００１７】
以上のようにして、本願第４発明においては、通信対象である無線タグ回路素子のＩＣ回路部のブロックサイズが不明である場合であっても、１ブロック読み取り指令を送信するだけで、簡易な手法でブロックサイズを算出することができる。この結果、無線タグ通信装置と無線タグ回路素子との情報送受信の円滑化を図ることができる。
【００１８】
第５発明は、上記第４発明において、前記操作端末は、前記操作端末の前記第２ブロックサイズ算出手段で算出した前記１ブロックのバイト数に対応した態様で、前記ＩＣ回路部に書き込むための書き込みデータを生成する第２書き込みデータ生成手段を有し、前記無線タグ通信装置は、前記第２書き込みデータ生成手段で生成した前記書き込みデータを、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する書き込みデータ送信手段を有することを特徴とする。
【００１９】
本願第５発明においては、上述のようにして操作端末において無線タグ回路素子のＩＣ回路部のブロックサイズを予め算出し、そのサイズ（バイト数）に応じた態様で書き込みデータを生成し無線タグ通信装置より送信する。これにより、書き込みエラー等の不都合の発生を防止し、円滑な書き込みを確実に行うことができる。
【００２０】
第６発明は、上記第５発明において、前記操作端末において操作者により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、前記所定の情報に対応した前記書き込みデータの送信に先立ち、前記１ブロック読み取り指令を生成して前記無線タグ回路素子に送信し、前記１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、前記無線タグ通信装置の前記指令生成手段、前記指令送信手段、前記情報受信手段、及び、前記書き込みデータ送信手段と、前記操作端末の前記第２データ長検出手段、前記第２ブロックサイズ算出手段、及び、前記第２書き込みデータ生成手段とを、連携して制御する、第２連携制御手段とを有することを特徴とする。
【００２１】
本願第６発明においては、操作者が操作端末において所定の情報の書き込み操作を行うと、第２連携制御手段の制御により、自動的に無線タグ回路素子のＩＣ回路部のブロックサイズの検出が予め行われた後、情報書き込みが行われる。すなわち、操作者は、（ブロックサイズ検出のための別途の操作を特に行う必要が無く）単に情報書き込みの操作だけを行えば足りる。この結果、操作労力の負担増大を防止しつつ円滑な書き込みを確実に行うことができ、利便性を向上することができる。
【発明の効果】
【００２２】
本発明によれば、通信対象である無線タグ回路素子のＩＣ回路部のブロックサイズが不明である場合であっても、円滑に無線タグ回路素子との情報送受信を行うことができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の一実施の形態を図面を参照しつつ説明する。
【００２４】
図１に、本実施形態の無線タグ通信装置であるリーダライタ１の外観構造を示す。また図２に、リーダライタ１の蓋４を取り外した状態を示す（煩雑防止のため図２ではケーブル６の図示を省略している）
【００２５】
これら図１及び図２に示すように、リーダライタ１は、機器外郭を構成する小型の筐体２を備え、使用者が適宜の設置面に設置（定置）して使用可能に構成されている（設置面に載置した状態で筐体２を手で把持して使用することも可能）。
【００２６】
筐体２は、前端側が幅方向に開口した長方形の浅い皿状の下ケース３と、この下ケース３上に取り付けられる長方形の平板状の蓋４とを備えている。また、筐体２内には、制御基板１２と、制御基板１２に電気的に接続された装置アンテナ１３とが設けられている。制御基板１２は、高周波回路１３１（後述の図３参照）等の電子回路を実装した四角形状の電子回路基板である。
【００２７】
装置アンテナ１３は、アンテナ導体１３ａが矩形状のループコイルをなすように設けられた長方形状の板体で、制御基板１２よりも上方の高さ位置に制御基板１２と平行に設置されている。
【００２８】
また、筐体２外部から引き込まれるケーブル６は、その先端に設けられたコネクタ１５（後述の図３参照）及び制御基板１２の後辺部左側の位置に設けられた基板側コネクタ１３５（後述の図３参照）を介して、制御基板１２に接続されている。
【００２９】
図３に、本実施形態の無線タグ通信システムの機能的構成を示す。なお、図中に示す矢印は信号の流れの一例を示すものであり、信号の流れ方向を限定するものではない。
【００３０】
この図３に示すように、無線タグ通信システムＳは、装置アンテナ１３を有するリーダライタ１と、リーダライタ１に接続され、このリーダライタ１を操作可能なサーバ１４０（操作端末）とから構成されている。
【００３１】
リーダライタ１は、筺体２内に、上記制御基板１２と、通信対象である上記無線タグ回路素子Ｔｏ（例えば無線タグラベルや無線タグカード等からなる無線タグ（図示省略）に備えられている）との間で無線通信により情報の送受を行う上記装置アンテナ１３とを備えている。無線タグ回路素子Ｔｏは、情報を記憶するＩＣ回路部１５０及び情報を送受信するタグアンテナ１５１を備えている。制御基板１２には、上記装置アンテナ１３により、上記無線タグ回路素子Ｔｏのタグアンテナ１５１を介しＩＣ回路部１５０へ無線通信によりアクセスすると共に、その無線タグ回路素子Ｔｏから読み出された信号を処理する高周波回路１３１と、上記基板側コネクタ１３５とを有している。なお、ケーブル６の他端はサーバ１４０に接続され、リーダライタ１はケーブル６を介しサーバ１４０から電源供給される。
【００３２】
サーバ１４０は、ケーブル６を介しリーダライタ１との通信の制御を行うインターフェース部１４２と、ＣＰＵ（中央演算装置）１４４と、例えばＲＡＭやＲＯＭ等からなる記憶部１４６と、各種操作入力を行う操作部１４８とを有している。
【００３３】
ＣＰＵ１４４は、ＲＡＭの一時記憶機能を利用しつつＲＯＭに予め記憶されたプログラムに従って信号処理を行い、無線タグ回路素子Ｔｏの検出処理やそれらに記憶されている無線タグ情報の読み取りと書き込み、さらに対応する情報の管理処理等を行うようになっている。
【００３４】
無線タグ回路素子Ｔｏは、上述したようにリーダライタ１の装置アンテナ１３と非接触で信号の送受信を行う上記タグアンテナ１５１と、このタグアンテナ１５１に接続され、タグアンテナ１５１により受信された所定の情報信号を記憶し得るメモリ部（メモリ）１５５を備えた上記ＩＣ回路部１５０とを有している。
【００３５】
ここで、本実施形態の最も大きな特徴は、リーダライタ１への無線タグ回路素子Ｔｏの応答内容よりＩＣ回路部１５０の記憶データのデータ長を検出し、そのデータ長に基づきメモリ部１５５の１ブロックを構成するバイト数を算出することである。以下、その詳細を順次説明する。なお、本実施形態では、国際標準化機構ＩＳＯ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｒｇａｎｉｚａｔｉｏｎ ｆｏｒ Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ）１５６９３規格に準拠した無線タグ回路素子Ｔｏに対して、読み取り及び書き込みを行う場合を例にとって説明するが、本発明は、上記ＩＳＯ１５６９３規格に準拠した無線タグ回路素子Ｔｏに対して、読み取り及び書き込みを行う場合に限定するものではない。
【００３６】
図４に、本実施形態において、サーバ１４０とリーダライタ１と無線タグ回路素子Ｔｏとの間で送受される信号のタイムチャートの一例を示す。この例では、メモリ部１５５の１ブロックを構成するバイト数を算出することが効果的な典型的な例として、上記のＩＣ回路部１５０に対し所望のデータ書き込みを行う場合を例にとって説明する。
【００３７】
なお、図中では左側から右側に向かって時系列変化するよう示している。また、サーバ１４０とリーダライタ１との間に記載されている矢印はケーブル６を介した信号の出力方向を示しており、リーダライタ１と無線タグ回路素子Ｔｏとの間に記載されている矢印は無線通信による信号の送信方向を示している。なお、リーダライタ１と無線タグ回路素子Ｔｏとの間において、送信相手が不特定である場合には破線で示し、送信相手が特定されている場合には実線で示している。
【００３８】
この図４において、サーバ１４０は、まず最初にリーダライタ１に対して、無線タグ回路素子Ｔｏへのデータ（以下適宜、「初期データ」と記載する。この例では、初期データの総数Ｄ＝１８［バイト］とする）の書き込みの指示信号を出力する。そして、この書き込み指示信号を入力したリーダライタ１は、無線タグ回路素子Ｔｏに対して問い合わせ信号としてのインベントリコマンド（後述の図５（ａ）参照）を送信する。
【００３９】
図５（ａ）は、リーダライタ１から無線タグ回路素子Ｔｏへ送信される上記インベントリコマンドのフレームの構成の一例を示す図である。このフレームは、図５（ａ）に示すように、順に「ＳＯＦ」、「フラグ」、「インベントリ」、「オプションＡＦＩ」、「マスク長」、「マスク値」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。なお、図中の各格子に示した各バイトは、対応するデータ列のデータ量を表している。例えば、図５（ａ）では、「フラグ」は１バイト、「インベントリ」は１バイト、「オプションＡＦＩ」は１バイト、「マスク長」は１バイト、「マスク値」は２バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００４０】
「ＳＯＦ」（Ｓｔａｒｔ Ｏｆ Ｆｒａｍｅ）は、フレームの開始を表すコード（データ列）である。「フラグ」は、動作を設定するためのコードである。「インベントリ」は、無線タグ回路素子Ｔｏから後述する「ＵＩＤ」を取得するためのコマンドコードである。「オプションＡＦＩ」（オプションＡｐｐｌｉｃａｔｉｏｎ Ｆａｍｉｌｙ Ｉｄｅｎｔｉｆｉｅｒ）は、設定したアプリケーションの種類を表すコードである。
【００４１】
「マスク長」は、後述の「マスク値」のデータ長をビットで表すコードである。「マスク値」は、データのマスク値を表すコードである。「ＣＲＣ１６」（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ１６）は、データが正しく転送されたかを検出するエラー検出コードである。「ＥＯＦ」（Ｅｎｄ Ｏｆ Ｆｒａｍｅ）は、フレームの終了を表すコードである。
【００４２】
図４に戻り、このインベントリコマンドを受信した無線タグ回路素子Ｔｏは、このインベントリコマンドに対応した内容で、タグ識別情報である「ＵＩＤ」を含んだレスポンス（＝応答信号。後述の図５（ｂ）参照）をリーダライタ１に対して送信する（図中では１つの無線タグ回路素子Ｔｏのみを示している）。
【００４３】
図５（ｂ）は、上記インベントリコマンドに対応して、無線タグ回路素子Ｔｏから送信されるレスポンスのフレームの構成の一例を示す図である。このフレームは、図５（ｂ）に示すように、順に「ＳＯＦ」、「フラグ」、「ＤＳＦＩＤ」、「ＵＩＤ」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「ＤＳＦＩＤ」は１バイト、「ＵＩＤ」は８バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００４４】
「ＤＳＦＩＤ」（Ｄａｔａ Ｓｔｏｒａｇｅ Ｆｏｒｍａｔ Ｉｄｅｎｔｉｆｉｅｒ）は、無線タグ回路素子Ｔｏのメモリ部１５５内のデータ構成情報を表すコードである。「ＵＩＤ」（Ｕｎｉｑｕｅ Ｉｄｅｎｔｉｆｉｅｒ）は、無線タグ回路素子Ｔｏの固有の識別情報（タグＩＤ）を表すコードである。
【００４５】
再度図４に戻り、上記のような無線タグ回路素子Ｔｏから送信された「ＵＩＤ」を含んだレスポンスを受信すると、リーダライタ１は、無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに記憶された記憶データを取得するための単独ブロック読み取りコマンド（＝１ブロック読み取り指令。後述の図６（ａ）参照）を生成する。そして、無線タグ回路素子Ｔｏに対して上記生成した単独ブロック読み取りコマンドを送信する。
【００４６】
図６（ａ）は、リーダライタ１から無線タグ回路素子Ｔｏへ送信される上記単独ブロック読み取りコマンドのフレームの構成の一例を示す図である。このフレームは、図６（ａ）に示すように、順に「ＳＯＦ」、「フラグ」、「単独ブロック読み取り」、「ＵＩＤ」、「ブロック番号」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「単独ブロック読み取り」は１バイト、「ＵＩＤ」は８バイト、「ブロック番号」は１バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００４７】
「単独ブロック読み取り」は後述する「ブロック番号」で指定された無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに含まれる情報（記憶データ）を読み出すためのコマンドコードである。「ブロック番号」は、無線タグ回路素子Ｔｏのメモリ部１５５のブロック番号を指定するコードである。
【００４８】
再度図４に戻り、上記のような単独ブロック読み取りコマンドを受信した無線タグ回路素子Ｔｏは、この単独ブロック読み取りコマンドに対応した内容で、上記メモリ部１５５の１ブロックに記憶された記憶データを含むレスポンス（後述の図６（ｂ）参照）をリーダライタ１に対して送信する。
【００４９】
図６（ｂ）は、上記図６（ａ）で示した単独ブロック読み取りコマンドに対応して、無線タグ回路素子Ｔｏから送信されるレスポンスのフレームの構成の一例を示す図である。このフレームは、図６（ｂ）に示すように、順に「ＳＯＦ」、「フラグ」、「ブロックセキュリティ状況」、「記憶データ」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「ブロックセキュリティ状況」は１バイト、「記憶データ」は４バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００５０】
「ブロックセキュリティ状況」は、無線タグ回路素子Ｔｏのメモリ部１５５の指定されたブロックのセキュリティ状況を表すコードである。「記憶データ」は、無線タグ回路素子Ｔｏのメモリ部１５５の指定された１ブロックに含まれる記憶データである。
【００５１】
再度図４に戻り、リーダライタ１は、上記したような、１ブロックに記憶された記憶データを含んだレスポンスを無線タグ回路素子Ｔｏから受信する。具体的には、リーダライタ１は、まず最初にフレームの開始を表す「ＳＯＦ」を受信すると、次に１バイト単位ずつ「フラグ」→「ブロックセキュリティ状況」→「記憶データ」の順に受信する。その後、データが正しく転送されたかを検出する「ＣＲＣ１６」を受信し、最後にフレームの終わりを表す「ＥＯＦ」を受信する。そして、リーダライタ１は、サーバ１４０に対して上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列を含んだ信号を出力する。
【００５２】
次に、サーバ１４０は、リーダライタ１から出力された、上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」を入力すると、これらより「フラグ」、「ブロックセキュリティ状況」を差し引き（これらのバイト数は既知であるとする）、「記憶データ」を検出する。すなわち、この例では「フラグ」、「ブロックセキュリティ状況」のバイト数は２であるので、「記憶データ」のバイト数は６−２＝４となる。すなわち、これが１ブロックの記憶データのデータ長（この例では、４バイト）となる。サーバ１４０は、この検出した１ブロックの記憶データのデータ長に基づき、無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳ（１ブロックを構成するバイト数）を算出する。すなわち、この例では、ブロックサイズＢＳは４［バイト］となる。
【００５３】
そして、サーバ１４０は、この算出したブロックサイズＢＳに対応した態様で、無線タグ回路素子ＴｏのＩＣ回路部１５０のメモリ部１５５に書き込むための書き込みデータを生成する。具体的には、上記初期データの総数ＤをブロックサイズＢＳで割った商をＢｍ、余りをＫｍとする。そして、Ｋｍ＝０の場合（ＤがＢＳで割り切れる場合）は初期データを上記メモリ部１５５に書き込むブロック数ｂをｂ＝Ｂｍとし、Ｋｍ＝０でない場合（ＤがＢＳで割り切れない場合）はｂ＝Ｂｍ＋１とする。
【００５４】
前述の例では、初期データの総数Ｄ＝１８［バイト］、ブロックサイズＢＳ＝４［バイト］なので、
Ｂｍ＝４
Ｋｍ＝０．５
となり（ＤがＢＳで割り切れない）、初期データを上記メモリ部１５５に書き込むブロック数ｂは、
ｂ＝４＋１＝５
となる。
【００５５】
したがって、サーバ１４０は、上記メモリ部１５５に書き込む初期データを上記算出した書き込みブロック数ｂ（この例では、ｂ＝５）に分割して、ブロックサイズＢＳに応じた態様で書き込みデータを生成し、この生成した上記書き込みデータを含む信号を、リーダライタ１に出力する。
【００５６】
次に、リーダライタ１は、サーバ１４０から出力された、上記書き込みデータを含む信号を入力すると、無線タグ回路素子Ｔｏに対して、上記書き込みデータを含む単独ブロック書き込みコマンド（図７（ａ）参照）を複数回（上記書き込みブロック数ｂの数の分。この例では５回）送信する。このとき、単独ブロック書き込みコマンドに含まれる「ブロック番号」で、書き込みを行うブロックを指定する（例えば、０ブロック目〜４ブロック目等）。これにより、この単独ブロック書き込みコマンドを受信した無線タグ回路素子Ｔｏのメモリ部１５５に、この単独ブロック書き込みコマンドに対応した内容で、書き込みデータの書き込みが行われ、無線タグ回路素子Ｔｏは、レスポンス（図７（ｂ）参照）をリーダライタ１に対して送信する。
【００５７】
図７（ａ）は、リーダライタ１から無線タグ回路素子Ｔｏへ送信される上記単独ブロック書き込みコマンドのフレームの構成の一例を示す図である。このフレームは、図７（ａ）に示すように、順に「ＳＯＦ」、「フラグ」、「単独ブロック書き込み」、「ＵＩＤ」、「ブロック番号」、「書き込みデータ」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「単独ブロック書き込み」は１バイト、「ＵＩＤ」は８バイト、「ブロック番号」は１バイト、「書き込みデータ」は４バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００５８】
「単独ブロック書き込み」は、「ブロック番号」で無線タグ回路素子Ｔｏのメモリ部１５５の指定された１ブロックに「書き込みデータ」を書き込むためのコマンドコードである。
【００５９】
図７（ｂ）は、上記図７（ａ）で示した単独ブロック書き込みコマンドに対応して、無線タグ回路素子Ｔｏから送信されるレスポンスのフレームの構成の一例を示す図である。このフレームは、図６（ｂ）に示すように、順に「ＳＯＦ」、「フラグ」、「ＣＲＣ１６」、「ＥＯＦ」の各部によって構成されている。この例では、「フラグ」は１バイト、「ＣＲＣ１６」は２バイトのデータ量を含んでいる。
【００６０】
図８に、本実施形態においてサーバ１４０のＣＰＵ１４４により実行される制御手順を示す。この例では、サーバ１４０の電源の投入後、このフローが開始される（「ＳＴＡＲＴ位置」）。
【００６１】
まずステップＳ１０で、操作者により操作部１４８を介して所定の情報（上記初期データ）を無線タグ回路素子Ｔｏに書き込むための書き込み操作が行われたか否かを判定する。上記書き込み操作が行われるまでループして待機し、書き込み操作が行われた場合、判定が満たされ、次のステップＳ１５へ移る。
【００６２】
ステップＳ１５では、上記ステップＳ１０で操作者により操作部１４８を介して入力された初期データを取得し、次のステップＳ２０へ移る。
【００６３】
ステップＳ２０では、ケーブル６及びインターフェース部１４２を介し、リーダライタ１に対し無線タグ回路素子Ｔｏへコマンドを送信するよう指示信号を出力し、次のステップＳ３０へ移る。
【００６４】
ステップＳ３０では、ケーブル６及びインターフェース部１４２を介し、リーダライタ１より上記単独ブロック読み取りコマンドに対応したレスポンスに含まれる、「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列の入力があったか否かを判定する。上記データ列の入力があるまでループして待機し、上記データ列の入力があった場合、判定が満たされ、次のステップＳ４０へ移る。
【００６５】
ステップＳ４０では、前述したように上記ステップＳ３０で入力した上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列から「フラグ」、「ブロックセキュリティ状況」ぶんのバイト数を差し引くことにより、１ブロックの記憶データのデータ長を検出する（第２データ長検出手段としての機能）。
【００６６】
次のステップＳ５０では、上記ステップＳ４０で検出した１ブロックの記憶データのデータ長に基づき、上記ブロックサイズＢＳを算出し（第２ブロックサイズ算出手段としての機能）、次のステップＳ６０へ移る。
【００６７】
ステップＳ６０では、上記ステップＳ５０で算出したブロックサイズＢＳに対応した態様で、無線タグ回路素子ＴｏのＩＣ回路部１５０に書き込むための書き込みデータを生成する書き込みデータ生成処理を行う（第２書き込みデータ生成手段としての機能。後述の図９参照）。
【００６８】
次のステップＳ７０では、ケーブル６及びインターフェース部１４２を介し、リーダライタ１に対し上記ステップＳ６０で生成した上記書き込みデータを含む信号を出力する。そして、本フローを終了する。
【００６９】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００７０】
図９に、上記図８のステップＳ６０の詳細手順を示す。
【００７１】
まず、ステップＳ６２では、前述したようにＫｍ＝ｍｏｄ（Ｄ／ＢＳ）、つまり初期データの総数ＤをブロックサイズＢＳで割った余りＫｍを算出する。
【００７２】
次のステップＳ６３では、前述したようにＢｍ＝ｒｏｕｎｄ（Ｄ／ＢＳ）、つまり初期データの総数ＤをブロックサイズＢＳで割った商Ｂｍを算出する。
【００７３】
次のステップＳ６４では、Ｋｍの値が０であるか否か、すなわち上記初期データの総数ＤがブロックサイズＢＳで割り切れたか否かを判定する。Ｋｍの値が０でない場合、判定が満たされず、ステップＳ６６において初期データを無線タグ回路素子Ｔｏのメモリ部１５５に書き込むブロック数ｂをＢｍ＋１に設定して、ステップＳ６７に移る。
【００７４】
一方、Ｋｍの値が０である場合、判定が満たされ、ステップＳ６５においてｂ＝Ｂｍに設定して、ステップＳ６７に移る。
【００７５】
ステップＳ６７では、無線タグ回路素子Ｔｏのメモリ部１５５に書き込む初期データを、上記ステップＳ６５又はステップＳ６６に基づき設定した、書き込みブロック数ｂに分割して、ブロックサイズＢＳに応じた態様で書き込みデータを生成する。そして、本ルーチンを終了する。
【００７６】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００７７】
図１０に、サーバ１４０の制御に基づき、リーダライタ１の高周波回路１３１及びアンテナ１３が実行する動作内容を示す。この例では、ケーブル６及びインターフェース部１４２を介して、サーバ１４０より無線タグ回路素子Ｔｏへのインベントリコマンドの送信指示信号の入力があると（上記ステップＳ２０参照）、このフローが開始される（「ＳＴＡＲＴ位置」）。
【００７８】
まず、ステップＳ１１０において、高周波回路１３１が、ＨＦ帯（例えば１３．５６ＭＨｚ）の搬送波を発生するとともに発生した搬送波を変調・増幅し、装置アンテナ１３を介し、無線タグ回路素子ＴｏのＩＣ回路部１５０に対してインベントリコマンド（図５（ａ）参照）を送信する。
【００７９】
次のステップＳ１２０では、高周波回路１３１が、装置アンテナ１３を介して、上記インベントリコマンドを送信した無線タグ回路素子ＴｏのＩＣ回路部１５０より、上記インベントリコマンドに対応したレスポンス（図５（ｂ）参照）を受信する（タグＩＤを取得する）。その後、次のステップＳ１３０へ移る。
【００８０】
ステップＳ１３０では、高周波回路１３１が、上記ステップＳ１２０でタグＩＤを取得した無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに記憶された記憶データを取得するための単独ブロック読み取りコマンド（図６（ａ）参照）を生成する（指令生成手段としての機能）。
【００８１】
次のステップＳ１４０では、高周波回路１３１が、装置アンテナ１３を介し、上記ステップＳ１２０でタグＩＤを取得した無線タグ回路素子Ｔｏに対し、上記ステップＳ１３０で生成した単独ブロック読み取りコマンドを送信する（指令送信手段としての機能）。
【００８２】
次のステップＳ１５０では、高周波回路１３１が、上記ステップＳ１４０で送信した単独ブロック読み取りコマンドに応じ、上記無線タグ回路素子Ｔｏから送信された、上記１ブロックの記憶データを含んだレスポンス（図６（ｂ）参照）を受信するデータ受信処理を行う（情報受信手段としての機能。詳細は後述の図１１参照）。
【００８３】
次のステップＳ１６０では、高周波回路からケーブル６及びインターフェース部１４２を介して、サーバ１４０に対し、上記ステップＳ１５０で受信したレスポンスに含まれる、「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列を出力する。
【００８４】
次のステップＳ１７０では、ケーブル６及びインターフェース部１４２を介して、サーバ１４０より書き込みデータ（上記図８のステップＳ６０参照）を含む信号を入力する。その後、次のステップＳ１８０へ移る。
【００８５】
ステップＳ１８０では、高周波回路１３１が、装置アンテナ１３を介し、上記無線タグ回路素子Ｔｏに対し、上記ステップＳ１７０で入力した上記書き込みデータを送信するデータ書き込み処理を行う（書き込みデータ送信手段としての機能。詳細は後述の図１２参照）。そして、本フローを終了する。
【００８６】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００８７】
図１１に、上記ステップＳ１５０の詳細手順を示す。
【００８８】
まず、装置アンテナ１３が、上記ステップＳ１４０で単独ブロック読み取りコマンドを送信した無線タグ回路素子Ｔｏより、上記単独ブロック読み取りコマンドに対応したレスポンスの受信開始通知（「ＳＯＦ」）を受信すると、ステップＳ１５２から次のステップＳ１５３へ移る。
【００８９】
ステップＳ１５３では、装置アンテナ１３を介し、高周波回路１３１が、上記無線タグ回路素子ＴｏのＩＣ回路部１５０より、上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列のうち１バイト分を受信する。
【００９０】
その後、装置アンテナ１３を介し、高周波回路１３１が、無線タグ回路素子ＴｏのＩＣ回路部１５０より上記単独ブロック読み取りコマンドに対応したレスポンスの受信終了通知（「ＥＯＦ」）を受信するまでは、ステップＳ１５５からステップＳ１５３に戻り、上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列のうちさらに１バイト分を受信する。上記無線タグ回路素子ＴｏのＩＣ回路部１５０からレスポンスの受信終了通知（「ＥＯＦ」）を受信した場合、ステップＳ１５５が完了し、本ルーチンを終了する。
【００９１】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００９２】
図１２に、上記図１０のステップＳ１８０の詳細手順を示す。
【００９３】
まずステップＳ１８２で、上記ステップＳ１７０でケーブル６を介しサーバ１４０より入力した書き込みデータを含んだ、単独ブロック書き込みコマンド（図７（ａ）参照）を生成する。なお、この単独ブロック書き込みコマンドに含まれる「ブロック番号」は、無線タグ回路素子Ｔｏのメモリ部１５５のブロック番号を指定する。そして、高周波回路１３１及び装置アンテナ１３を介し、無線タグ回路素子Ｔｏに対し、上記単独ブロック書き込みコマンドを送信する。
【００９４】
その後、まだ単独書き込みコマンドを送信していないブロックが残っていたらステップＳ１８４からステップＳ１８２に戻り、再度単独ブロック書き込みコマンドを送信する。これにより、ＩＣ回路部１５０のうち未書き込みのブロックごとに、順次データ書き込みが行われる。
【００９５】
上記単独ブロック書き込みコマンドによるデータ書き込みを繰り返し、単独書き込みコマンドを送信していないブロックがなくなったら、ステップＳ１８４を完了し、このルーチンを終了する。
【００９６】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【００９７】
以上において、上記図８〜図１１に示すフロー全体が、特許請求の範囲各項記載の、操作端末において操作者により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、所定の情報に対応した書き込みデータの送信に先立ち、１ブロック読み取り指令を生成して無線タグ回路素子に送信し、１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、無線タグ通信装置の指令生成手段、指令送信手段、情報受信手段、及び、書き込みデータ送信手段と、操作端末の第２データ長検出手段、第２ブロックサイズ算出手段、及び、第２書き込みデータ生成手段とを、連携して制御する第２連携制御手段を構成する。
【００９８】
以上説明したように、本実施形態においては、リーダライタ１において無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに記憶された記憶データを取得するための単独ブロック読み取りコマンドを生成し（ステップＳ１３０）、無線タグ回路素子Ｔｏへ送信する（ステップＳ１４０）。これに応じて、無線タグ回路素子Ｔｏは、メモリ部１５５の１ブロックに記憶された記憶データを含んだレスポンス（応答信号）をリーダライタ１に送信し、リーダライタ１において、その１ブロックの記憶データを含んだレスポンスを受信する（ステップＳ１５０）。そして、サーバ１４０において、当該記憶データのデータ長を検出することで（ステップＳ４０）、その検出されたデータ長に基づき、無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳを算出することができる（ステップＳ５０）。
【００９９】
これにより、通信対象である無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳが不明である場合であっても、リーダライタ１が単独ブロック読み取りコマンドを送信するだけで、前述したような簡易な手法でブロックサイズＢＳを算出することができる。この結果、リーダライタ１と無線タグ回路素子Ｔｏとのデータ送受信の円滑化を図ることができる。
【０１００】
また、本実施形態では特に、無線タグ回路素子Ｔｏへの情報書き込みを行う際、サーバ１４０において無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳを予め算出し、そのメモリ部１５５のサイズ（バイト数）に応じた態様で書き込みデータを生成し（ステップＳ６０）、リーダライタ１を介して無線タグ回路素子Ｔｏに送信する（ステップＳ７０）。これにより、書き込みエラー等の不都合の発生を防止し、円滑な書き込みを確実に行うことができる。
【０１０１】
また、本実施形態では特に、操作者がサーバ１４０において操作部１４８により初期データの書き込み操作を行うと、自動的に無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳの検出が予め行われた後、データ書き込みが行われる（ステップＳ１８０）。すなわち、操作者は、（ブロックサイズＢＳ検出のための別途の操作を特に行う必要が無く）単に初期データの書き込みの操作だけを行えば足りる。この結果、操作労力の負担増大を防止しつつ円滑な書き込みを確実に行うことができ、利便性を向上することができる。
【０１０２】
なお、本発明は、上記実施形態に限られるものではなく、その趣旨及び技術的思想を逸脱しない範囲内で種々の変形が可能である。以下、そのような変形例を順を追って説明する。
【０１０３】
（１）リーダライタにおいてデータ長の検出、ブロックサイズの算出及び書き込みデータの生成処理を行う場合
上記実施形態においては、サーバ１４０が、無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックの記憶データのデータ長の検出、上記メモリ部１５５のブロックサイズＢＳの算出、及び、上記ブロックサイズＢＳに対応した態様でＩＣ回路部１５０に書き込むための書き込みデータの生成を行っていた。しかし、これに限られず、リーダライタ１において、上記データ長の検出、ブロックサイズＢＳの算出及び書き込みデータの生成の全てを行ってもよい。
【０１０４】
図１３に、本変形例における無線タグ通信装置であるリーダライタ１の外観構造を示す。なお、この図１３は、上記実施形態の図１に対応する図であり、図１と同等の部分には同一の符号を付し、適宜説明を省略又は簡略化する。
【０１０５】
この図１３に示すように、本変形例においては、リーダライタ１が、操作者が所定の情報（初期データ）を無線タグ回路素子Ｔｏに書き込むための書き込み操作を行うことができる操作部１３６（操作手段）を新たに備えている。
【０１０６】
図１４に、本変形例のリーダライタ１の機能的構成を示す。上記図３と同等の部分には同一の符号を付している。図１４において、本変形例では、高周波回路１３１を含むリーダライタ１全体の制御を行う制御回路１３３と、情報が記憶されるメモリ１３４とが新たに設けられている。
【０１０７】
図１５に、本変形例においてリーダライタ１の上記制御回路１３３により実行される制御手順を示す。
【０１０８】
まず、ステップＳ２００で、操作者により操作部１３６を介して所定の情報（初期データ）を無線タグ回路素子Ｔｏに書き込むための書き込み操作が行われたか否かを判定する。上記書き込み操作が行われるまでループして待機し、書き込み操作が行われた場合、判定が満たされ、次のステップＳ２１０へ移る。
【０１０９】
ステップＳ２１０では、操作部１３６により入力された上記初期データを取得し、次のステップＳ２２０へ移る。
【０１１０】
ステップＳ２２０では、高周波回路１３１に制御信号を出力し、ＨＦ帯（例えば１３．５６ＭＨｚ）の搬送波を発生させ、制御信号に基づいて発生した搬送波を変調・増幅させ、装置アンテナ１３を介し、無線タグ回路素子ＴｏのＩＣ回路部１５０に対してインベントリコマンドを送信させる。
【０１１１】
次のステップＳ２３０では、装置アンテナ１３を介して、上記インベントリコマンドを送信した無線タグ回路素子ＴｏのＩＣ回路部１５０より、上記インベントリコマンドに対応したレスポンスを受信した否か（タグＩＤを取得したか否か）を判定する。応答信号を受信しなかった場合には、判定が満たされずに上記ステップＳ２２０に戻る。一方、上記無線タグ回路素子ＴｏのＩＣ回路部１５０から、上記インベントリコマンドに対応したレスポンスが受信した場合（タグＩＤを取得した場合）には、判定が満たされて次のステップＳ２４０へ移る。
【０１１２】
ステップＳ２４０では、上記ステップＳ２３０でタグＩＤを取得した無線タグ回路素子Ｔｏのメモリ部１５５の１ブロックに記憶された記憶データを取得するための単独ブロック読み取りコマンドを生成する（指令生成手段としての機能）。
【０１１３】
次のステップＳ２５０では、高周波回路１３１及び装置アンテナ１３を介し、上記ステップＳ２３０でタグＩＤを取得した無線タグ回路素子Ｔｏに対し、上記ステップＳ２４０で生成した単独ブロック読み取りコマンドを送信する（指令送信手段としての機能）。
【０１１４】
次のステップＳ２６０では、上記ステップＳ２５０で送信した単独ブロック読み取りコマンドに応じ、上記無線タグ回路素子Ｔｏから送信された、上記１ブロックの記憶データを含むレスポンスを受信するデータ受信処理を行う（情報受信手段としての機能。前述の図１１と同様の手順で足りるので、詳細な説明を省略）。
【０１１５】
ステップＳ２７０では、サーバ１４０が実行する前述の図８のステップＳ４０と同様、上記ステップＳ２６０で受信したレスポンスに含まれる上記「フラグ」、「ブロックセキュリティ状況」、「記憶データ」のデータ列から「フラグ」、「ブロックセキュリティ状況」ぶんのバイト数を差し引くことにより、１ブロックの記憶データのデータ長を検出する（第１データ長検出手段としての機能）。
【０１１６】
次のステップＳ２８０では、サーバ１４０が実行する前述の図８のステップＳ５０と同様、上記ステップＳ２７０で検出した１ブロックの記憶データのデータ長に基づき、上記ブロックサイズＢＳを算出し、次のステップＳ２９０へ移る（第１ブロックサイズ算出手段としての機能）。
【０１１７】
ステップＳ２９０では、サーバ１４０が実行する前述の図８のステップＳ６０と同様、上記ステップＳ２８０で算出したブロックサイズＢＳに対応した態様で、無線タグ回路素子ＴｏのＩＣ回路部１５０に書き込むための書き込みデータを生成する書き込みデータ生成処理を行う（第１書き込みデータ生成手段としての機能。前述の図９と同様の手順で足りるので、詳細な説明は省略）。
【０１１８】
ステップＳ３００では、前述の図１０のステップＳ１８０と同様、高周波回路１３１及び装置アンテナ１３を介し、上記無線タグ回路素子Ｔｏに対し、上記ステップＳ２９０で生成した上記書き込みデータを送信するデータ書き込み処理を行う（書き込みデータ送信手段としての機能。詳細手順は前述の図１２と同様）。そして、本フローを終了する。
【０１１９】
以上において、上記図１５に示すフロー全体が、操作手段により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、所定の情報に対応した書き込みデータの送信に先立ち、１ブロック読み取り指令を生成して無線タグ回路素子に送信し、１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、指令生成手段、指令送信手段、情報受信手段、第１データ長検出手段、第１ブロックサイズ算出手段、書き込みデータ生成手段、及び、第１書き込みデータ送信手段を連携して制御する、第１連携制御手段を構成する。
【０１２０】
なお、上記フローチャートは本発明を上記フローに示す手順に限定するものではなく、発明の趣旨及び技術的思想を逸脱しない範囲内で手順の追加・削除又は順番の変更等をしてもよい。
【０１２１】
以上説明した変形例によれば、リーダライタ１において、無線タグ回路素子Ｔｏから送信された記憶データのデータ長を検出することで（ステップＳ２７０）、その検出されたデータ長に基づき、無線タグ回路素子Ｔｏのメモリ部１５５のブロックサイズＢＳを算出することができる（ステップＳ２８０）。これにより、サーバ１４０等を用意しなくても、リーダライタ１単独で、無線タグ回路素子Ｔｏへのデータ送受信の円滑化を図ることができる。
【０１２２】
また、以上すでに述べた以外にも、上記の各実施形態による手法を適宜組み合わせて利用しても良い。
【０１２３】
その他、一々例示はしないが、本発明は、その趣旨を逸脱しない範囲内において、種々の変更が加えられて実施されるものである。
【図面の簡単な説明】
【０１２４】
【図１】本発明の一実施形態に係るリーダライタを示す平面図である。
【図２】リーダライタの蓋を取り外した状態の平面図である。
【図３】本実施形態の無線タグ通信システムの機能的構成を示す図である。
【図４】サーバとリーダライタと無線タグ回路素子との間で送受される信号のタイムチャートの一例を表す図である。
【図５】リーダライタと無線タグ回路素子との間で送受信される信号のフレーム単位での構成の一例を示す図である。
【図６】リーダライタと無線タグ回路素子との間で送受信される信号のフレーム単位での構成の一例を示す図である。
【図７】リーダライタと無線タグ回路素子との間で送受信される信号のフレーム単位での構成の一例を示す図である。
【図８】サーバのＣＰＵにより実行される制御手順を表すフローチャートである。
【図９】書き込みデータ生成処理の詳細手順を表すフローチャートである。
【図１０】リーダライタにより実行される動作内容を表すフローチャートである。
【図１１】データ受信処理の詳細手順を表すフローチャートである。
【図１２】データ書き込み処理の詳細手順を表すフローチャートである。
【図１３】リーダライタにおいてデータ長の検出、ブロックサイズの算出及び書き込みデータの生成処理を行う場合の変形例におけるリーダライタを示す平面図である。
【図１４】リーダライタの機能的構成を示す図である。
【図１５】リーダライタの制御回路により実行される制御内容を表すフローチャートである。
【符号の説明】
【０１２５】
１ リーダライタ（無線タグ通信装置）
６ ケーブル
１３ 装置アンテナ
１３１ 高周波回路
１３６ 操作部（操作手段）
１４０ サーバ（操作端末）
１５０ ＩＣ回路部
１５１ タグアンテナ
１５５ メモリ部（メモリ）
Ｓ 無線タグ通信システム
Ｔｏ 無線タグ回路素子
【特許請求の範囲】
【請求項１】
情報を記憶するＩＣ回路部及び情報を送受信するタグアンテナを備えた無線タグ回路素子と無線通信を行うための装置アンテナと、
前記ＩＣ回路部のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成する指令生成手段と、
前記指令生成手段で生成した前記１ブロック読み取り指令を、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する指令送信手段と、
前記指令送信手段から送信した前記１ブロック読み取り指令に応じ前記無線タグ回路素子から送信された、前記１ブロックの記憶データを受信する情報受信手段と、
前記情報受信手段で受信した前記１ブロックの記憶データのデータ長を検出する第１データ長検出手段と、
前記第１データ長検出手段で検出したデータ長に基づき、前記１ブロックを構成するバイト数を算出する第１ブロックサイズ算出手段と
を有することを特徴とする無線タグ通信装置。
【請求項２】
請求項１記載の無線タグ通信装置において、
前記第１ブロックサイズ算出手段で算出した前記１ブロックのバイト数に対応した態様で、前記ＩＣ回路部に書き込むための書き込みデータを生成する第１書き込みデータ生成手段と、
前記第１書き込みデータ生成手段で生成した前記書き込みデータを、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する書き込みデータ送信手段と
を有することを特徴とする無線タグ通信装置。
【請求項３】
請求項２記載の無線タグ通信装置において、
操作者が操作可能な操作手段と、
前記操作手段により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、前記所定の情報に対応した前記書き込みデータの送信に先立ち、前記１ブロック読み取り指令を生成して前記無線タグ回路素子に送信し、前記１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、前記指令生成手段、前記指令送信手段、前記情報受信手段、前記第１データ長検出手段、前記第１ブロックサイズ算出手段、前記第１書き込みデータ生成手段、及び、前記書き込みデータ送信手段を連携して制御する、第１連携制御手段と
を有することを特徴とする無線タグ通信装置。
【請求項４】
情報を記憶するＩＣ回路部及び情報を送受信するタグアンテナを備えた無線タグ回路素子と無線通信を行うための装置アンテナを有する無線タグ通信装置と、
前記無線タグ通信装置に接続され、前記無線タグ通信装置を操作可能な操作端末と
を有する無線タグ通信システムであって、
前記無線タグ通信装置は、
前記ＩＣ回路部のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成する指令生成手段と、
前記指令生成手段で生成した前記１ブロック読み取り指令を、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する指令送信手段と、
前記指令送信手段から送信した前記１ブロック読み取り指令に応じ前記無線タグ回路素子から送信された、前記１ブロックの記憶データを受信する情報受信手段とを有し、
前記操作端末は、
前記無線タグ通信装置の前記情報受信手段で受信した前記１ブロックの記憶データのデータ長を検出する第２データ長検出手段と、
前記第２データ長検出手段で検出したデータ長に基づき、前記１ブロックを構成するバイト数を算出する第２ブロックサイズ算出手段と
を有することを特徴とする無線タグ通信システム。
【請求項５】
請求項４記載の無線タグ通信システムにおいて、
前記操作端末は、
前記操作端末の前記第２ブロックサイズ算出手段で算出した前記１ブロックのバイト数に対応した態様で、前記ＩＣ回路部に書き込むための書き込みデータを生成する第２書き込みデータ生成手段を有し、
前記無線タグ通信装置は、
前記第２書き込みデータ生成手段で生成した前記書き込みデータを、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する書き込みデータ送信手段
を有することを特徴とする無線タグ通信システム。
【請求項６】
請求項５記載の無線タグ通信システムにおいて、
前記操作端末において操作者により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、前記所定の情報に対応した前記書き込みデータの送信に先立ち、前記１ブロック読み取り指令を生成して前記無線タグ回路素子に送信し、前記１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、前記無線タグ通信装置の前記指令生成手段、前記指令送信手段、前記情報受信手段、及び、前記書き込みデータ送信手段と、前記操作端末の前記第２データ長検出手段、前記第２ブロックサイズ算出手段、及び、前記第２書き込みデータ生成手段とを、連携して制御する、第２連携制御手段と
を有することを特徴とする無線タグ通信システム。
【請求項１】
情報を記憶するＩＣ回路部及び情報を送受信するタグアンテナを備えた無線タグ回路素子と無線通信を行うための装置アンテナと、
前記ＩＣ回路部のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成する指令生成手段と、
前記指令生成手段で生成した前記１ブロック読み取り指令を、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する指令送信手段と、
前記指令送信手段から送信した前記１ブロック読み取り指令に応じ前記無線タグ回路素子から送信された、前記１ブロックの記憶データを受信する情報受信手段と、
前記情報受信手段で受信した前記１ブロックの記憶データのデータ長を検出する第１データ長検出手段と、
前記第１データ長検出手段で検出したデータ長に基づき、前記１ブロックを構成するバイト数を算出する第１ブロックサイズ算出手段と
を有することを特徴とする無線タグ通信装置。
【請求項２】
請求項１記載の無線タグ通信装置において、
前記第１ブロックサイズ算出手段で算出した前記１ブロックのバイト数に対応した態様で、前記ＩＣ回路部に書き込むための書き込みデータを生成する第１書き込みデータ生成手段と、
前記第１書き込みデータ生成手段で生成した前記書き込みデータを、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する書き込みデータ送信手段と
を有することを特徴とする無線タグ通信装置。
【請求項３】
請求項２記載の無線タグ通信装置において、
操作者が操作可能な操作手段と、
前記操作手段により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、前記所定の情報に対応した前記書き込みデータの送信に先立ち、前記１ブロック読み取り指令を生成して前記無線タグ回路素子に送信し、前記１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、前記指令生成手段、前記指令送信手段、前記情報受信手段、前記第１データ長検出手段、前記第１ブロックサイズ算出手段、前記第１書き込みデータ生成手段、及び、前記書き込みデータ送信手段を連携して制御する、第１連携制御手段と
を有することを特徴とする無線タグ通信装置。
【請求項４】
情報を記憶するＩＣ回路部及び情報を送受信するタグアンテナを備えた無線タグ回路素子と無線通信を行うための装置アンテナを有する無線タグ通信装置と、
前記無線タグ通信装置に接続され、前記無線タグ通信装置を操作可能な操作端末と
を有する無線タグ通信システムであって、
前記無線タグ通信装置は、
前記ＩＣ回路部のメモリの１ブロックに記憶された情報を取得するための１ブロック読み取り指令を生成する指令生成手段と、
前記指令生成手段で生成した前記１ブロック読み取り指令を、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する指令送信手段と、
前記指令送信手段から送信した前記１ブロック読み取り指令に応じ前記無線タグ回路素子から送信された、前記１ブロックの記憶データを受信する情報受信手段とを有し、
前記操作端末は、
前記無線タグ通信装置の前記情報受信手段で受信した前記１ブロックの記憶データのデータ長を検出する第２データ長検出手段と、
前記第２データ長検出手段で検出したデータ長に基づき、前記１ブロックを構成するバイト数を算出する第２ブロックサイズ算出手段と
を有することを特徴とする無線タグ通信システム。
【請求項５】
請求項４記載の無線タグ通信システムにおいて、
前記操作端末は、
前記操作端末の前記第２ブロックサイズ算出手段で算出した前記１ブロックのバイト数に対応した態様で、前記ＩＣ回路部に書き込むための書き込みデータを生成する第２書き込みデータ生成手段を有し、
前記無線タグ通信装置は、
前記第２書き込みデータ生成手段で生成した前記書き込みデータを、前記装置アンテナを介し無線通信により前記無線タグ回路素子に送信する書き込みデータ送信手段
を有することを特徴とする無線タグ通信システム。
【請求項６】
請求項５記載の無線タグ通信システムにおいて、
前記操作端末において操作者により所定の情報を無線タグ回路素子に書き込むための書き込み操作が行われた場合、前記所定の情報に対応した前記書き込みデータの送信に先立ち、前記１ブロック読み取り指令を生成して前記無線タグ回路素子に送信し、前記１ブロックの記憶データのデータ長に基づき１ブロックを構成するバイト数を算出するように、前記無線タグ通信装置の前記指令生成手段、前記指令送信手段、前記情報受信手段、及び、前記書き込みデータ送信手段と、前記操作端末の前記第２データ長検出手段、前記第２ブロックサイズ算出手段、及び、前記第２書き込みデータ生成手段とを、連携して制御する、第２連携制御手段と
を有することを特徴とする無線タグ通信システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−７９３３０（Ｐ２０１０−７９３３０Ａ）
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願番号】特願２００８−２４３５０３（Ｐ２００８−２４３５０３）
【出願日】平成２０年９月２４日（２００８．９．２４）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願日】平成２０年９月２４日（２００８．９．２４）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
[ Back to top ]