画像読取装置および画像形成装置
【課題】 アナログ信号処理手段内の増幅手段の最適なゲイン設定値を短時間で得られるようにする。
【解決手段】 画像読取装置のＣＰＵは、アナログ信号処理部１７を含む装置全体を制御することにより、白基準板をＬＥＤ光源によって露光し、その白基準板からの反射光を画像信号に変換して１主走査ライン毎に出力するＣＣＤを用いて白基準板を読み取る。また、アナログ信号処理部１７内のレジスタ部３７およびゲイン切替回路３８を制御し、増幅回路３３のゲイン設定値を１主走査ライン内で順次切り替える。そして、その切り替えによって得られるデジタル画像信号に基づいて、アナログ信号処理部１７の後段に位置する画像処理部内のゲインテーブルが、増幅回路３３の最適なゲイン設定値を算出する。
【解決手段】 画像読取装置のＣＰＵは、アナログ信号処理部１７を含む装置全体を制御することにより、白基準板をＬＥＤ光源によって露光し、その白基準板からの反射光を画像信号に変換して１主走査ライン毎に出力するＣＣＤを用いて白基準板を読み取る。また、アナログ信号処理部１７内のレジスタ部３７およびゲイン切替回路３８を制御し、増幅回路３３のゲイン設定値を１主走査ライン内で順次切り替える。そして、その切り替えによって得られるデジタル画像信号に基づいて、アナログ信号処理部１７の後段に位置する画像処理部内のゲインテーブルが、増幅回路３３の最適なゲイン設定値を算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スキャナ等の画像読取装置（デジタル複写機やデジタル複合機，ファクシミリ装置等の画像形成装置に搭載された画像読取部あるいは単体の画像読取装置）、およびその画像読取装置を搭載した画像形成装置に関し、特にアナログ画像信号の増幅率を決定するゲイン調整の技術に関する。
【背景技術】
【０００２】
上記のような画像読取装置では、アナログ信号処理回路部（アナログ信号処理手段）と、Ａ／Ｄ変換回路（Ａ／Ｄ変換手段）とを備えている。
アナログ信号処理回路部は、原稿（実際には画像面）を露光部（露光手段）によって露光し、その原稿からの反射光を電気信号である画像信号に変換して１主走査ライン毎に出力する光電変換素子（光電変換手段）を用いて原稿の画像（単に「原稿」ともいう）を読み取る。そして、光電変換素子からの画像信号をサンプリングして、必要なレベルに増幅するアナログ的な処理を施す。
Ａ／Ｄ変換回路は、アナログ信号処理回路部によってアナログ的に処理されたアナログ画像信号をデジタル画像信号に変換する。
【０００３】
このような従来の画像読取装置について、図９〜図１２を参照して具体的に説明する。
図９は、従来の画像読取装置の光学系の概略構成例を示す縦断正面図である。
この画像読取装置１は、スキャナであり、図９に示すように、コンタクトガラス３、第１キャリッジ６、第２キャリッジ９、ＣＣＤリニアイメージセンサ（以下「ＣＣＤ」と略称する）１０、レンズユニット１１、および白基準板１２とを備えている。
コンタクトガラス３は、原稿２を載置するための原稿ガラスである。
【０００４】
第１キャリッジ６は、原稿２を露光する露光部であるＬＥＤ光源（他の光源でもよい）４と、第１反射ミラー５を備えている。
第２キャリッジ９は、第２反射ミラー７と、第３反射ミラー８とを備えている。
ＣＣＤ１０は、光電変換素子であり、センサボード１３上に設けられている。
レンズユニット１１は、第３反射ミラー８からの反射光をＣＣＤ１０の受光面に結像するための結像レンズを有するユニットである。
白基準板１２は、読み取り光学系等による各種の歪みを補正するための部材であり、ＬＥＤ光源４によって露光可能な位置（所定位置）に配置されている。
【０００５】
センサボード１３は、ＣＣＤ１０が出力する画像信号（実際には後述するアナログ信号処理部から出力されるデジタル画像信号）に対して各種の信号処理を施す信号処理回路（後述）が搭載された画像処理部１４と、信号ケーブル１５によって接続されている。
ＬＥＤ光源４、第１，第２，第３反射ミラー５，７，８、およびレンズユニット１１は、走査光学系を構成する。なお、走査光学系としては、相対的なものであり、ミラー等が固定で原稿側が移動するタイプであってもよい。
【０００６】
ＬＥＤ光源４は、白基準板１２やコンタクトガラス３の読み取り面に対して、所定角度で光を照射し、白基準板１２又は原稿２で反射した光は、第１，第２，第３反射ミラー５，７，８およびレンズユニット１１を経由してＣＣＤ１０の受光面に入射する。
ＣＣＤ１０は、入射光量に対応する電圧を画像信号として出力する。
第１，第２キャリッジ６，９は、図示しないステッピングモータ又はサーボモータ等のモータの駆動により、原稿２の露光位置とＣＣＤ１０の受光面との間の距離を一定に保ちながら副走査方向（矢印Ａ方向）に移動し、原稿２を露光走査する。
【０００７】
図１０は、図９のＣＣＤ１０の出力からデジタル画像信号を得るまでのセンサボード１３および画像処理部１４の構成例を示すブロック図である。
従来の画像読取装置１は、図１０に示す回路構成のセンサボード１３と画像処理部１４とを備えている。
センサボード１３は、ＣＣＤ１０、コンデンサ１６、アナログ信号処理部（ＡＦＥ：Ａｎａｌｏｇ−Ｆｒｏｎｔ−Ｅｎｄ）１７、インタフェース（Ｉ／Ｆ）部１８、発振器（ＯＳＣ）１９、およびタイミング信号発生回路部２０を備えている。
画像処理部１４は、Ｉ／Ｆ部２１、ライン間補正回路部２２、画素平均化・ピーク検出回路部２３、シェーディング補正回路部２４、およびγ補正回路部２５を備えている。
【０００８】
センサボード１３のＣＣＤ１０は、コンタクトガラス３上の原稿２の画像を読み取り、入力される駆動信号に同期して１主走査ライン毎に光学的な分解色（この例では「Ｒ，Ｇ，Ｂ」）毎の画像信号を出力する。
ここで、「Ｒ」はレッド（Ｒｅｄ）を、「Ｇ」はグリーン（Ｇｒｅｅｎ）を、「Ｂ」はブルー（Ｂｌｕｅ）をそれぞれ示す。
【０００９】
ＣＣＤ１０から出力されるＲ，Ｇ，Ｂ毎の画像信号は、それぞれコンデンサ１６によって交流結合されて、ＡＦＥ１７に入力される。
ＡＦＥ１７は、入力される画像信号を駆動信号であるサンプルパルスに対応してサンプリングすることで連続したアナログ画像信号を生成し、それをデジタル画像信号に変換して出力する。
【００１０】
図１１は、図１０のＡＦＥ１７の構成例を示す回路図である。
ＡＦＥ１７は、アナログ信号処理手段であり、図１１に示すように、光学的な分解色（この例では「Ｒ，Ｇ，Ｂ」）毎に、クランプ回路（ＣＬＭＰ）３１、サンプルホールド回路（ＳＨ）３２、増幅回路（ＰＧＡ）３３、Ａ／Ｄ変換回路（ＡＤＣ）３４、黒オフセット補正回路３５、およびＤ／Ａ変換回路（ＤＡＣ）３６を備えている。これらのうち、クランプ回路３１、サンプルホールド回路３２、および増幅回路３３が、ＣＣＤ１０からの画像信号をサンプリングして、必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理回路部を構成する。
【００１１】
ＡＦＥ１７内部では、Ｒ，Ｇ，Ｂ毎に、クランプ回路（ＣＬＭＰ）３１により所定のオフセットレベルの電圧（オフセット電圧）にクランプ（決定）され、サンプルホールド回路（ＳＨ）３２によってリセットノイズおよびフィードスルーレベル等を含む画像信号をそれぞれサンプルパルスによりサンプリングして保持することにより、連続したアナログ画像信号とする。そして、そのアナログ画像信号は、増幅手段である増幅回路（ＰＧＡ）３３によりＡ／Ｄ変換の基準電圧のレベルに増幅された後、Ａ／Ｄ変換回路（ＡＤＣ）３４によって所定ビット（例えば１０ビット）のデジタル画像信号に変換される。増幅回路（ＰＧＡ）３３は、プログラマブルゲインアンプ等のアナログ増幅回路である。
【００１２】
Ａ／Ｄ変換回路３４からのデジタル画像信号（「デジタルデータ」又は「画像データ」ともいう）は、黒オフセット補正回路３５により、暗時（原稿への露光開始前つまり光が入射されていない時）のＣＣＤ１０の出力がＡ／Ｄ変換回路３４による変換後に所定のオフセットレベルになるように、アナログオフセットをＤ／Ａ変換回路（ＤＡＣ）３６を介してアナログ的に加えることによって、オフセットレベルが所望のレベルで一定になるようにフィードバック制御がなされている。
【００１３】
こうして得られたデジタル画像信号は、図１０のＩ／Ｆ部１８，２１によって後段の画像処理部１４に伝送され、デジタル処理が施される。
デジタル処理としては、ライン間補正回路部２２、シェーディング補正回路部２４、およびγ補正回路部２５による各種補正処理が行われる。
ライン間補正回路部２２は、Ｉ／Ｆ部２１より入力されるデジタル画像信号に対して、ＣＣＤ１０でのＲ，Ｇ，Ｂ出力間の副走査方向の遅延を補正するライン間補正を行う。
【００１４】
シェーディング補正回路部２４は、図９のＬＥＤ光源４からの照射光による白基準板１２からの反射光をＣＣＤ１０で読み取る（受光する）ことによって所定の濃度レベルが得られるため、その濃度レベルを示すシェーディングデータを生成して図示しないメモリに記憶保持する。そして、そのシェーディングデータに基づいて、原稿２の画像読み取り時に入力されるデジタル画像信号に対して、ＣＣＤ１０の感度バラツキや照射系の配光ムラを補正するシェーディング補正（単に「シェーディング」ともいう）を行う。
γ補正回路部２５は、シェーディング補正回路部２４からのデジタル画像信号に対してγ補正を施し、素子特性による誤差を修正する。
【００１５】
ここで、通常、レンズを透過することによりｃｏｓ４乗則に従い、同じ光量であっても画像端部の出力は落ち込む傾向にある。ｃｏｓ４乗則とは、入射角と照度との関係を示すもので、レンズに入射する光の入射角（レンズ入射角）が光軸に対してθの場合、照度は次式に示す関係となる。但し、Ｉｏは入射前の光の照度を、Ｉは入射後の光の照度をそれぞれ示す。
Ｉ＝Ｉｏ ｃｏｓ４θ
【００１６】
ＣＣＤ１０およびその他の回路部の駆動に必要な駆動信号は、発振器（ＯＳＣ）１９から入力される所定周期のクロック信号に基づいてタイミング信号発生回路部２０で生成され、各回路部に入力される。
ＡＦＥ１７には、図１１に示すように、動作状態を決定するためのレジスタ部３７が内蔵されている。そのレジスタ部３７は、所定のＩ／Ｆ部であるＣＰＵ・Ｉ／Ｆを介して外部のＣＰＵとシリアル通信によって制御され、動作状態が設定可能になっている。なお、図示は省略するが、レジスタ部３７と同様なレジスタ部は、タイミング信号発生回路部２０にも内蔵され、ＣＰＵ・Ｉ／Ｆを介して外部のＣＰＵとシリアル通信によって制御され、動作状態が設定可能になっている。
【００１７】
このように構成された画像読取装置１では、白基準板１２を使って大きく２つの処理がなされる。
一つ目は、増幅回路（ＰＧＡ）３３の増幅率を決定するゲイン調整である。通常、白基準板１２を読み取り、Ａ／Ｄ変換回路（ＡＤＣ）３４でＡ／Ｄ変換されたデジタル画像信号（画像データ）の画素レベル（画素の「濃度レベル」又はそれを示す「階調レベル」に相当する）がある一定の大きさになるように、増幅回路３３の増幅率を調整するものである。調整の目標値としては、Ａ／Ｄ変換回路３４からの出力信号がノイズやその後の光量変動を見込んで、飽和しない範囲で最も大きな値を目標値とすることでダイナミックレンジをできるだけ広く確保する。こちらの調整は、電源投入時など、ある特定のタイミングで実施する。
【００１８】
二つ目は、シェーディング補正であり、前述の通り、ＬＥＤ光源４で照射された白基準板１２からの反射光をＣＣＤ１０で読み取ることによって所定の濃度レベルが得られ、その濃度レベルを示すシェーディングデータの生成を行うため、そのシェーディングデータに基づいてＣＣＤ１０の感度バラツキや照射系の配光ムラを補正するものである。この処理は、原稿２の読み取り毎に実施される。原稿２の読み取りの際に、白基準板１２下に第１，第２キャリッジ６，９が移動して、白基準板１２の読み取り、シェーディングデータの生成を行う。
【００１９】
その後、原稿２の下方に第１，第２キャリッジ６，９を移動させ、原稿２の領域の１主走査ライン（副走査方向に直交する主走査方向の１ラインであり、単に「１ライン」ともいう）内の各画素データ（画像データを構成するデータ）に対して次式の演算を行うことにより、シェーディングデータで正規化した読み取り画像を得る。
シェーディング後原稿読取データ＝原稿読取データ／シェーディングデータ×１０２３
ここで、原稿読取データは画像処理部１４に入力されるデジタル画像信号に相当する。シェーディング後原稿読取データは、シェーディング補正回路部２４によってシェーディング補正がなされた後のデジタル画像信号に相当する。
【００２０】
図１２は、図１１の増幅回路（ＰＧＡ）３３の増幅率を決定するゲイン調整の説明に供する説明図である。
白基準板１２の読み取り時にも、例えば図１２の（ａ）に示すように、主走査方向の同期信号である主走査同期信号に同期して、ＣＣＤ１０から１ライン毎の出力が行われる。そして、その出力により生成されるデジタル画像信号のうち、主走査同期信号がハイレベル“Ｈ”の期間内の有効画素領域を示す期間（有効画素期間）にあるデジタル画像信号が、有効画素信号となる。この有効画素信号は、ゲイン値（増幅率）の設定（ゲイン設定ｇ）時に、例えば図１２の（ｂ）に示すようなノイズが混入された波形となる。
【００２１】
そこで、ゲイン調整は次のように行っている。つまり、図１１の増幅回路３３に設定するゲイン値（実際には対応するゲイン設定コード）をＣＰＵ・Ｉ／Ｆを介したレジスタへの設定で変化させつつ、そのときに取り込んだ複数ライン分のデジタル画像信号（実際には有効画素信号）の画素レベルをシェーディング補正回路部２４で主走査方向（ライン方向）に平均化する。それにより、例えば図１２の（ｃ）（ｄ）に示すように、ノイズ除去を行い、画素レベルのピーク値（ピーク画素レベル）が目標値（目標白読取レベル）に最も近くなるように、ゲイン値の可変設定を繰り返して（この例では「Ｎ回」）、最適なゲイン値を決定する。
【００２２】
ゲイン値の設定は、ＣＰＵ・Ｉ／Ｆを介してＡＦＥ１７内部のレジスタ部３７内の値（レジスタ値）を書き換えることにより、増幅回路（ＰＧＡ）３３の増幅率を切り替える。また、１主走査ラインの有効画素信号の画素レベルの平均化処理およびピーク値検出は、画素平均化・ピーク検出回路部２３で実施する。
上記のようなゲイン調整を行う画像読取装置としては、特許文献１〜４に示すようなものも提案されている。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
しかしながら、従来の画像読取装置では、ゲイン値をゲイン設定コードの最小値から「１」ずつインクリメントして設定しつつ、画素レベルのピーク値のレベル判定を行っている。また、ゲイン値の設定変更は１主走査ラインに１回行っているので、ゲイン調整は「ゲイン値の設定回数×平均化ライン数」もかかることになり、調整時間が長くなっていて、電源投入時や省エネ復帰時のユーザのウエイト時間削減が望まれる今日では、この調整時間の長さが課題となっていた。
【００２４】
また、理論値を元に演算で最適なゲイン値を算出してゲイン調整を行う方法もあるが、プログラマブルゲインアンプのようなアナログ増幅回路では、固体による増幅率の固体バラツキが大きく、設定されるゲイン値（ゲイン設定値）と実際の増幅率の直線性、単調性が確保されていない場合がある。その場合、単に理論値からの演算で最適なゲイン値を求めてしまうと、目標値付近で調整結果が振動してしまい、正しい調整が行うことができないケースが発生する。
この発明は、上記の点に鑑みてなされたものであり、アナログ信号処理手段内の増幅手段の最適なゲイン設定値を短時間で得られるようにすることを目的とする。
【課題を解決するための手段】
【００２５】
この発明は、上記の目的を達成するため、以下に示す画像読取装置および画像形成装置を提供する。
この発明による画像読取装置は、原稿を露光手段によって露光し、その原稿からの反射光を画像信号に変換して１主走査ライン毎に出力する光電変換手段を用いて上記原稿の画像を読み取る画像読取装置であって、以下に示すようにしたことを特徴とする。
【００２６】
すなわち、増幅手段を有し、上記光電変換手段からの上記画像信号をサンプリングして、上記増幅手段によって必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理手段と、そのアナログ信号処理手段からのアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段とを設けている。また、所定位置に配置されている白基準板を上記露光手段によって露光し、その白基準板からの反射光を画像信号に変換して上記１主走査ライン毎に出力する上記光電変換手段を用いて上記白基準板を読み取り、上記増幅手段のゲイン設定値を上記１主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、上記増幅手段の最適なゲイン設定値を算出する最適ゲイン設定値算出手段も設けたものである。
【発明の効果】
【００２７】
この発明によれば、画像読取装置が、白基準板を露光手段によって露光し、その白基準板からの反射光を画像信号に変換して１主走査ライン毎に出力する光電変換手段を用いて白基準板を読み取り、アナログ信号処理手段内の増幅手段のゲイン設定値を１主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、上記増幅手段の最適なゲイン設定値を算出することにより、アナログ信号処理手段内の増幅手段の最適なゲイン設定値を短時間で得ることができる。
【図面の簡単な説明】
【００２８】
【図１】この発明の一実施形態である画像読取装置における制御系の主要部の構成例を示すブロック図である。
【図２】図１のＣＣＤの出力からデジタル画像信号を得るまでのセンサボードおよび画像処理部の構成例を示すブロック図である。
【図３】図２のＡＦＥ１７の構成例を示す回路図である。
【図４】図３の増幅回路３３のゲイン設定コードを「０」にした場合におけるシェーディングデータ生成の説明に供する説明図である。
【図５】同じくゲインテーブル作成の説明に供する説明図である。
【図６】同じくゲイン調整の説明に供する説明図である。
【図７】図３の増幅回路３３のゲイン設定コードに対する理想と実際の増幅率の関係（ゲイン特性）の一例を示す線図である。
【図８】図１の画像読取装置を搭載した画像形成装置の構成例を示す概略図である。
【図９】従来の画像読取装置の光学系の概略構成例を示す縦断正面図である。
【図１０】図９のＣＣＤ１０の出力からデジタル画像信号を得るまでのセンサボード１３および画像処理部１４の構成例を示すブロック図である。
【図１１】図１０のＡＦＥ１７の構成例を示す回路図である。
【図１２】図１１の増幅回路３３の増幅率を決定するゲイン調整の説明に供する説明図である。
【発明を実施するための形態】
【００２９】
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
図１はこの発明の一実施形態である画像読取装置における制御系の主要部の構成例を示すブロック図、図２はそのＣＣＤの出力からデジタル画像信号を得るまでのセンサボードおよび画像処理部の構成例を示すブロック図であり、図１０と対応する部分には同一符号を付してそれらの説明のほとんどを省略する。
なお、画像読取装置の光学系の概略構成は図９と同じであるため、その図９を再び使用するものとする。
【００３０】
この実施形態の画像読取装置１は、図１に示すように、センサボード１３と、画像処理部１４と、ＣＰＵ５０と、インタフェース（Ｉ／Ｆ）部６０と、操作部７０とを備えている。
センサボード１３は、ＬＥＤ光源４およびＩ／Ｆ部２７の他に、図２にも示すように、ＣＣＤ１０、コンデンサ１６、アナログ信号処理部（ＡＦＥ）１７、Ｉ／Ｆ部１８、発振器（ＯＳＣ）１９、およびタイミング信号発生回路部（ＴＧ）２０を備えている。それらのうち、ＡＦＥ１７のみが図１０に示したものと内部構成が異なる。
Ｉ／Ｆ部２７は、ＣＰＵ・Ｉ／Ｆであり、ＡＦＥ１７およびＴＧ２０とＣＰＵ５０との通信を制御する。
【００３１】
画像処理部１４は、Ｉ／Ｆ部２１、画像処理ブロック４１、およびＩ／Ｆ部４２を備えている。それらのうち、画像処理ブロック４１は、図２に示すライン間補正回路部２２、画素平均化・ピーク検出回路部２３、シェーディング補正回路部２４、γ補正回路部２５、およびゲインテーブル部２６を構成している。
Ｉ／Ｆ部４２は、ＣＰＵ・Ｉ／Ｆであり、画像処理ブロック４１内の各部とＣＰＵ５０との通信を制御する。
ゲインテーブル部２６は、後述するゲインテーブルの作成を行う。
【００３２】
ＣＰＵ５０は、画像読取装置１全体を統括的に制御するマイクロコンピュータであり、中央演算装置（ＣＰＵ）と、中央演算装置が実行するプログラムを含む各種データを記憶しているＲＯＭと、データを一時的に記憶するＲＡＭと、装置の電源のオン／オフに関係なくデータを記憶保持する不揮発性メモリとを備えている。
Ｉ／Ｆ部６０は、ＣＰＵ・Ｉ／Ｆであり、ＣＰＵ５０と操作部７０との通信を制御する。
操作部７０は、各種情報を入力するための入力部と、各種情報を表示する表示部とからなる。
【００３３】
図３は図２のＡＦＥ１７の構成例を示す回路図であり、図１１と対応する部分には同一符号を付してそれらの説明のほとんどを省略する。
ＡＦＥ１７は、図３に示すように、図１１に示したものにゲイン切替回路３８を追加したものである。
【００３４】
以上のように構成された画像読取装置１では、ＣＰＵ５０が、センサボード１３内のＡＦＥ１７およびタイミング信号発生回路部（ＴＧ）２０、画像処理部１４内のライン間補正回路部２２，画素平均化・ピーク検出回路部２３，シェーディング補正回路部２４，ゲインテーブル２６等を制御することにより、最適ゲイン設定値算出手段およびゲインテーブル作成手段としての機能を果す。また、シェーディング補正回路部２４が正規化手段としての機能を果す。
【００３５】
そこで、それらの機能について具体的に説明する。
画像読取装置１では、電源投入直後に、ＣＰＵ５０がＩ／Ｆ部２７を介してセンサボード１３内の各回路部の動作状態を決めるレジスタ設定を行うが、その一つにＲ，Ｇ，Ｂ毎に図３の増幅回路（ＰＧＡ）３３の増幅率を決定するゲイン調整がある。
【００３６】
このゲイン調整の狙いは、Ａ／Ｄ変換回路（ＡＤＣ）３４の入力ダイナミックレンジをできるだけ広く使えるように、サンプルホールド回路（ＳＨ）３２の出力を増幅することにある。但し、ノイズや図９のＬＥＤ光源４の光量変動が生じてもＡ／Ｄ変換回路３４の出力がフルスケール「１０２３」を取らない増幅率に設定する必要がある。「１０２３」を出力するということは、画像データがＡ／Ｄ変換回路３４で飽和していることを意味する。
【００３７】
以下、図４〜図６を参照してゲイン調整の手順を示す。
図４は、図３の増幅回路（ＰＧＡ）３３のゲイン設定コード（ゲイン値に対応する）を「０」にした場合におけるシェーディングデータ生成の説明に供する説明図である。
図５は、増幅回路３３のゲイン設定コードを「０」にした場合におけるゲインテーブル作成の説明に供する説明図である。
図６は、増幅回路３３のゲイン設定コードを「０」にした場合におけるゲイン調整の説明に供する説明図である。
【００３８】
図１のＣＰＵ５０は、まず、Ｉ／Ｆ部２７を介して増幅回路３３にゲイン値を対応するゲイン設定コード（デジタルコード）により「４ビット」つまり「０〜１５」の範囲内で設定可能とした場合、増幅回路３３には最初に最低ゲイン値としてゲイン設定コード「０」を設定する。なお、最低ゲイン値以外のゲイン値を対応するゲイン設定コードで設定することも可能である。
【００３９】
そして、その状態で図９の白基準板１２を露光してその読み取りを実施する。
白基準板１２の読み取り時には、例えば図４の（ａ）に示すように、主走査同期信号に同期して、ＣＣＤ１０から１ライン毎の出力が行われる。そして、その出力により生成されるデジタル画像信号のうち、主走査同期信号がハイレベル“Ｈ”の期間内の有効画素期間にあるデジタル画像信号が、有効画素を示すデジタル画像信号（有効画素信号）となる。この有効画素信号は、例えば図４の（ｂ）に示すように、ゲイン設定コード「０」の設定時、つまり最低ゲイン値の設定時に、ノイズが混入された波形となる。
【００４０】
そして、ＣＰＵ５０は、Ｉ／Ｆ部４２を介して図２のシェーディング補正回路部２４により、例えば図４の（ｃ）に示すように、複数ライン（この例では１６ライン）分の主走査読み取り結果（デジタル画像信号の画素レベル）を平均化させてノイズ除去を実施させ、シェーディングデータとして記憶手段である内部メモリに記憶保持させる。但し、シェーディングデータとして保持させる範囲は、有効画素領域に相当するもののみである。
【００４１】
次に、Ｉ／Ｆ部２７経由で図３のレジスタ部３７内の値（レジスタ値）を書き換えることにより、ゲイン切替回路３８によって増幅回路３３のゲイン設定値（つまり対応するゲイン設定コード）の切り替えを行わせる。但し、通常動作時には、予め定められたある固定のゲイン設定値にする。
ゲイン調整時には、ゲイン切替回路３８に次のような動作を行わせる。
ゲイン切替回路３８は、画素をカウント（計測）するカウンタ機能を有するロジック回路であり、主走査同期信号に同期して、有効画素期間中に全てのゲイン設定を均等期間設けつつ、切り替わるモードに移る。つまり、主走査同期信号を受けて、有効画素開始までウエイトし、そこから５００画素カウントする毎にゲイン設定コードを一つずつ増やす。
【００４２】
これにより、例えば図５の（ｂ）に示すように、同図の（ａ）に示す有効画素期間内の８０００画素に対して、各ゲイン設定値にそれぞれ対応する各ゲイン設定コード「０〜１５」が均等に５００画素毎に切り替わり、それに応じてデジタル画像信号（有効画素信号）の画素レベルが増幅されるようになる。なお、図５の（ｂ）に示すグラフは、画素平均化・ピーク検出回路２３において、１６ライン分のデジタル画像信号の画素レベルに対して平均化処理が施された後のものを示している。
【００４３】
シェーディング補正回路部２４は、１主走査ライン中にゲイン設定値が１６段階に切り替えられたデジタル画像信号が入力されると、そのデジタル画像信号を前述の最低ゲイン値に対応するゲイン設定コード「０」の設定による増幅率で増幅して生成したシェーディングデータで正規化するシェーディング補正を行う。このとき、次式を用いて演算する。
シェーディング後原稿読取データ
＝（原稿読取データ−黒基準画像データ）／（シェーディングデータ
−黒基準画像データ）×１０２３
【００４４】
ここで、原稿読取データ，シェーディング後原稿読取データ，黒基準画像データについて説明しておく。
原稿読取データは、画像処理部１４に入力されるデジタル画像信号に相当する。
シェーディング後原稿読取データは、シェーディング補正回路部２４によってシェーディング補正がなされた後のデジタル画像信号に相当する。
黒基準画像データは、実際にはその画素レベルの平均値であり、有効画素期間以外のＯＰＢ（オプティカルブラック）画素期間あるいは空転送画素期間のデジタル画像信号の画素レベルの平均値に相当する。これらの画素レベルの平均値は、レベル的にも等しいので、問題はない。
【００４５】
ＯＰＢ画素は、画素（フォトダイオード）が物理的に存在するが、光学的にマスクされている画素である。
空転送画素は、画素が物理的に存在しないが、ＣＰＵ５０によるタイミング信号発生回路部２０の制御によって、１主走査ライン中の転送クロック数を有効画素数より多くする。それにより、その分だけ、有効画素期間のデジタル画像信号が出力された後に、暗時のデジタル画像信号と同等レベルのデジタル画像信号が出力され続ける。この出力期間を、空転送画素期間という。
【００４６】
通常、この実施形態のような画像読取装置の出力（デジタル画像信号）の暗時レベルを、「０」とはせずに、ある程度のオフセットを加えている。これは、暗時レベルに含まれるノイズ成分も含めて「０」側に飽和させたくないためである。よって、例えば前述の「１６段階の各ゲイン設定コード設定時の５００画素毎のデジタル画像信号の画素レベルの平均値」などは、黒基準画像データに相当するオフセットを加えていることになる。
したがって、シェーディング補正前に黒基準画像データの画素レベルの平均値を生成して、原稿読取データの各画素レベルから減算する必要があり、それを上記のシェーディング補正後原稿読取データの計算式に反映させている。
その計算式を用いることにより、１主走査ライン中にゲイン設定値を１６段階に切り替えたデジタル画像信号は、光量の主走査ムラ（配光ムラ）が補正されて、図５の（ｃ）に示すように階段状の出力変化となる。
【００４７】
ＣＰＵ５０は、次にゲインテーブル部２６に以下に示す演算を含むゲインテーブルの作成を行わせる。
ゲインテーブル部２６は、図５の（ｄ）に示すように、シェーディング補正回路部２４によってシェーディング補正がなされた１６段階の各ゲイン値をゲイン設定コードで順次切り替えて設定した時における５００画素毎のデジタル画像信号（有効画素信号）の画素レベルの平均値ＡＶ＿ｇ０〜ＡＶ＿ｇ１５を算出する。
【００４８】
そして、増幅回路３３に設定可能な各ゲイン値（ゲイン設定値）にそれぞれ対応する各ゲイン設定コードのうち、最低ゲイン値ｇ０に対応するゲイン設定コード「０」が設定された時の有効画素信号の画素レベルの平均値ＡＶ＿ｇ０と他のゲイン値ｇＮ（ｇ１〜ｇ１５）に対応するゲイン設定コード「１」〜「１５」がそれぞれ設定された時の有効画素信号の画素レベルの平均値ＡＶ＿ｇＮ（ＡＶ＿ｇ１〜ＡＶ＿ｇ１５）とから、最適なゲイン設定値を算出する。つまり、最低ゲイン値ｇ０に対する相対ゲイン値ＧＡＩＮ＿Ｎを次式より各ゲイン値ｇＮ毎に算出する。
ＧＡＩＮ＿Ｎ＝ＡＶ＿ｇＮ／ＡＶ＿ｇ０
【００４９】
なお、最低ゲイン値ｇ０が１倍であった場合には、相対ゲイン値ＧＡＩＮ＿Ｎ＝実際の増幅率になる。相対ゲイン値ＧＡＩＮ＿Ｎは、最低ゲイン値ｇ０に対して、ゲイン値ｇＮが何倍の増幅率があるかを意味している。ＡＦＥ１７のような実際のアナログ信号処理ＩＣでは、使用する増幅器３３によっては、最低ゲイン値ｇ０が「１倍」にならない場合もあるので、このような表現としている。最低ゲイン値ｇ０の実際の増幅率が２倍であれば、ゲイン値ｇＮ時の実際の増幅率は、「ＧＡＩＮ＿Ｎ×２」となる。また、ゲイン設定コードが「１５」の時の増幅率が最大ゲイン値ｇ１５となる。
【００５０】
算出した各ゲイン設定値ｇＮ毎の相対ゲイン値ＧＡＩＮ＿Ｎのデータは、ゲインテーブルとしてゲインテーブル部２６内の図示しない不揮発性記憶手段である不揮発性メモリに記憶保持する。それによって、ゲインテーブルの作成が完了するが、そのゲインテーブルは不揮発性メモリに記憶保持されるため、装置の電源がオフになっても、その内容は保持される。以後、増幅回路（ＰＧＡ）３３に設定すべきゲイン値をゲインテーブルから選択的に取得し、対応するゲイン設定コードをＩ／Ｆ部２７を介してＡＦＥ１７内のレジスタ部３７に設定することにより、増幅回路（ＰＧＡ）３３に設定することができる。
【００５１】
ゲインテーブルの作成後は、通常のゲイン調整に移る。
そしてまず、ＣＰＵ５０が、Ｉ／Ｆ部１８を介してＡＦＥ１７内のレジスタ部３７内の値を書き換えることにより、ゲイン切替回路３８によって増幅回路（ＰＧＡ）３３のゲイン設定コードを最低値「０」にした状態で、例えば図６の（ｂ）（ｃ）に示すように、画素平均化・ピーク検出回路部２３に１６ライン分のデジタル画像信号（実際には有効画素信号）の画素レベルの平均化処理およびピーク画素レベルの検出を行わせる。
【００５２】
このとき、次式の関係を満足する、最大の相対ゲイン値（ＧＡＩＮ＿Ｎ）を適正なゲイン値として、そのときのゲイン設定値ｇＮに対応するゲイン設定コードをＩ／Ｆ部２７を介してＡＦＥ１７内のレジスタ部３７に設定する。それにより、ゲイン切替回路３８によって増幅回路３３のゲイン設定値（増幅回路３３に設定するゲイン設定コードに対応する）の切り替えが行われ、そのゲイン設定値として最適なゲイン設定値が選択されることになる。
ゲイン設定コードが「０」の時のピーク画素レベル×ＧＡＩＮ＿Ｎ≦目標白読取レベル
【００５３】
ここで、最適なゲイン設定値とは、上述したように、最低ゲイン値ｇ０に対する相対ゲイン値「ＧＡＩＮ＿Ｎ」を求め、ゲインテーブル部２６に保持した上での実際の画像読み取りに使用されるゲイン設定値を意味している。
そして、実際の画像読み取りに使用するゲイン値の決め方としては、予め設定されている「目標白読取レベル」を超えない、且つ最も近い「ＡＶ＿ｇＮ」のときの「ＧＡＩＮ＿Ｎ」を採用する。
【００５４】
「目標白読取レベル」については、得られるデジタル画像データの階調性を確保したいので、Ａ／Ｄ変換回路３４のダイナミックレンジをできるだけ広く使えるように高めに設定する。但し、実際はＡ／Ｄ変換回路３４の出力（デジタル画像信号）が信号に含まれるノイズ成分も含めて飽和しないレベルを予め決めておく。Ａ／Ｄ変換回路３４は、１０ビットであれば、「１０２３」までのデジタル画像信号を出力できるが、「目標白読取レベル＝１０２３」とはならない。よって、そのデジタル画像信号に含まれるノイズも含めて、「１０２３」の値を取らないように「目標白読取レベル」を下げる。
【００５５】
なお、通常の装置の電源立ち上げ時あるいは省エネルギーモードからの復帰時など、ゲイン調整が必要な場合には、上記のゲインテーブルの作成後の処理のみを行えばよい。
また、センサボード１３を故障等により交換してＡＦＥ１７が変わった場合や、画像処理部１４を交換した場合など、ゲインテーブルの更新が必要な場合には、ユーザによる操作部７０上の操作（外部の操作）によりゲインテーブル作成実行のコマンドを発行させることにより、任意のタイミングでＩ／Ｆ部６０経由でＣＰＵ５０に対してゲインテーブルの作成を指示することが可能となる。
【００５６】
さらに、図２の増幅回路３３に対する各ゲイン設定において実際の増幅率（ゲイン）が理論通りに求められれば、ゲインテーブルは不要である。この場合、以下の計算式を用いるだけで、例えば最低ゲイン設定値「０」時に得られたピーク画素レベルから理想の増幅率を得ることができる。しかし、実際の増幅率（ゲイン特性）は、例えば図７に示すように理想の増幅率とは大きく異なってしまう。
【００５７】
次に設定するゲイン設定コード＝
（目標白読取レベル／ピーク画素レベル）
／ゲイン設定コードを１変化（＋１）させたときの増幅率（理論値）
＋現在のゲイン設定コード
さらにまた、この実施形態では、ゲインテーブル２６が行うゲインテーブルの作成をハード的に行うようにしたが、そのゲインテーブルの作成をＣＰＵ５０がソフト的に行うようにすることもできる。
【００５８】
このように、この実施形態の画像読取装置１によれば、白基準板１２をＬＥＤ光源４（露光手段）によって露光し、その白基準板１２からの反射光を画像信号に変換して１主走査ライン毎に出力するＣＣＤ１０（光電変換手段）を用いて白基準板１２を読み取る。そして、アナログ信号処理部１７内の増幅回路３３（増幅手段）のゲイン設定値（実際には対応するゲイン設定コード）を１主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、増幅回路３３の最適なゲイン設定値を算出する。それによって、アナログ信号処理部１７内の増幅回路３３の最適なゲイン設定値を短時間で得ることができる。したがって、増幅回路３３のゲイン誤差が大きいケースでも、正確且つ短時間でアナログ信号処理部１７によるアナログ処理を実行することができる。
【００５９】
さらに、以下の（ａ）〜（ｄ）に示す作用効果を得ることもできる。
（ａ）増幅回路３３のゲイン設定値を１主走査ライン内で順次切り替える前に、増幅回路３３の所定のゲイン設定値で予め白基準板１２を読み取った際の１主走査ラインのデジタル画像信号（シェーディングデータ）を取得しておく。そして、増幅回路３３のゲイン設定値を１主走査ライン内で順次切り替えることによって得られるデジタル画像信号を、増幅回路３３の上記所定のゲイン設定値で白基準板１２を読み取った際のデジタル画像信号を用いて正規化する。それによって、ＬＥＤ光源４の配光ムラが補正されるため、ゲイン変化に対する適切なデジタル画像信号を入手することができる。
【００６０】
（ｂ）増幅回路３３のゲイン設定値と相対ゲイン値（最適なゲイン設定値）との関係を示すゲインテーブルを作成することにより、正確なゲイン判定を行うことができる。
（ｃ）ゲインテーブルを不揮発性メモリ（不揮発性記憶手段）に保持することにより、次回のゲイン調整時からは増幅回路３３の最適なゲイン設定値を取得するための処理を行うことなく、ゲイン調整を行うことができる。
（ｄ）外部からの操作によってゲインテーブルを作成（更新）することにより、装置の故障などによりＣＣＤ１０やその周辺回路を実装したセンサボード（プリント基板）１３を交換しても、再度ゲインテーブルを設定し直すことが可能となる。
【００６１】
なお、通常は、レンズを透過することによるｃｏｓ４乗則による出力分布や、ＬＥＤ光源等の露光部そのものの配光分布の影響があるので、正確にゲインテーブルを作成するには、上述した正規化が必要である。しかし、これらの影響が問題とならないような照明系、光学系が採用されている場合には、正規化は不要である。
例えば、図９のレンズユニット１１の受光面側にシェーディング板を取り付け、そのシェーディング板によって光学的に平坦な分布になるように、第３反射ミラー８からの反射光の光量を絞る。それによって、白基準板１２を読み取った際のデジタル画像信号の主走査方向の分布を平坦にすることができるようにした際には、ゲインテーブル作成の際の正規化演算は不要となる。
【００６２】
以上、この発明をＣＣＤによって原稿の画像を読み取る画像読取装置（スキャナ）に適用した実施形態について説明したが、この発明はこれに限らず、他のイメージセンサによって原稿の画像を読み取る画像読取装置には勿論、それらの画像読取装置を搭載したデジタル複写機，ファクシミリ装置，プリンタ等の各種画像形成装置にも適用可能である。画像形成装置本体は、画像読取装置からの画像データを可視画像として用紙等のシートに印刷することができる。
【００６３】
図８は、上述した画像読取装置１を搭載した画像形成装置の構成例を示す概略図であり、図１，図２と同じ部分には同一符号を付している。
この画像形成装置２００は、図８に示すように、図１に示した画像読取装置（スキャナ）１と、プリンタ１２０とを備えている。
画像読取装置１は、センサボード１３内のＩ／Ｆ部１８が、アナログ信号処理部（ＡＦＥ）１７からパラレル１０ｂｉｔのデジタル画像信号（デジタルデータ）が入力されると、それを画像処理部１４内のＩ／Ｆ部４１へシリアル送信する。
【００６４】
画像処理部１４は、Ｉ／Ｆ部２１とＩ／Ｆ部１８とによりセンサボード１３と通信可能に接続されている。また、インタフェース（Ｉ／Ｆ）１２３によりプリンタ１２０内のプリンタエンジン１２１と通信可能に接続されている。
画像処理部１４内のＩ／Ｆ部２１は、センサボード１３内のＩ／Ｆ部１８からシリアル送信されたデジタル画像信号を受信すると、そのデジタル画像信号をパラレル１０ビットのデジタル画像信号に変換し、画像処理ブロック４１に入力する。
【００６５】
画像処理ブロック４１は、白基準板１２の読み取りによってＩ／Ｆ部２１からパラレル１０ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して前述した各画像処理（γ補正を除く）を施したり、ゲインテーブルの作成を行う。また、原稿２の読み取りによってＩ／Ｆ部２１からパラレル１０ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して各画像処理を施す。その後、その各画像処理が施されたデジタル画像信号をＩ／Ｆ１２３によりプリンタ１２０内のプリンタエンジン１２１へ出力して、用紙等のシート上に印刷（画像形成）を行わせる。
【００６６】
ＣＰＵ５０は、画像読取装置１だけでなく、プリンタ１２０のプリンタエンジン１２１の制御も行う。つまり、画像形成装置２００全体を制御する。そのうち、この発明に関わる処理としては、操作部７０からＩ／Ｆ部（ＣＰＵ・Ｉ／Ｆ）６０を介して入力される指示等により、センサボード１３内のＩ／Ｆ部（ＣＰＵ・Ｉ／Ｆ）１８を介してアナログ信号処理部（ＡＦＥ）１７およびタイミング信号発生回路部（ＴＧ）２０を、画像処理部１４内のＩ／Ｆ部（ＣＰＵ・Ｉ／Ｆ）４２を介して画像処理ブロック４１内のライン間補正回路部２２，画素平均化・ピーク検出回路部２３，シェーディング補正回路部２４，γ補正回路部２５，およびゲインテーブル２６をそれぞれ制御する。
【００６７】
この画像形成装置２００では、図１に示した画像読取装置１を搭載することにより、プリンタエンジン１２１から出力されるシート上の画像品質が向上する。
なお、ＣＰＵ５０は、プリンタ１２０側に備えてもよい。あるいは、画像読取装置１とプリンタ１２０との間に備えてもよい。
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが対象となることは言うまでもない。
【符号の説明】
【００６８】
１：画像読取装置 ２：原稿 ３：コンタクトガラス ４：ＬＥＤ光源
５：第１反射ミラー ６：第１キャリッジ ７：第２反射ミラー
８：第３反射ミラー ９：第２キャリッジ １０：ＣＣＤリニアイメージセンサ
１１：レンズユニット １２：白基準板 １３：センサボード １４：画像処理部
１５：信号ケーブル １６：コンデンサ １７：アナログ信号処理部（ＡＦＥ）
１８，２１，２７，４２，６０：インタフェース（Ｉ／Ｆ）部
１９：発振器（ＯＳＣ） ２０：タイミング信号発生回路部（ＴＧ）
２２：ライン間補正回路部 ２３：画素平均化・ピーク検出回路部
２４：シェーディング補正回路部 ２５：γ補正回路部 ２６：ゲインテーブル
３１：クランプ回路（ＣＬＭＰ） ３２：サンプルホールド回路（ＳＨ）
３３：増幅回路（ＰＧＡ） ３４：Ａ／Ｄ変換回路（ＡＤＣ）
３５：黒オフセット補正回路 ３６：Ｄ／Ａ変換回路（ＤＡＣ） ３７：レジスタ部
３８：ゲイン切替回路 ４１：画像処理ブロック ５０：ＣＰＵ ７０：操作部
１２０：プリンタ １２１：プリンタエンジン １２３：インタフェース
２００：画像形成装置
【先行技術文献】
【特許文献】
【００６９】
【特許文献１】特許第３９９５８４０号公報
【特許文献２】特許３９７３６６７号公報
【特許文献３】特許４１４２５２４号公報
【特許文献４】特開２０１０−０４１０８３号公報
【技術分野】
【０００１】
この発明は、スキャナ等の画像読取装置（デジタル複写機やデジタル複合機，ファクシミリ装置等の画像形成装置に搭載された画像読取部あるいは単体の画像読取装置）、およびその画像読取装置を搭載した画像形成装置に関し、特にアナログ画像信号の増幅率を決定するゲイン調整の技術に関する。
【背景技術】
【０００２】
上記のような画像読取装置では、アナログ信号処理回路部（アナログ信号処理手段）と、Ａ／Ｄ変換回路（Ａ／Ｄ変換手段）とを備えている。
アナログ信号処理回路部は、原稿（実際には画像面）を露光部（露光手段）によって露光し、その原稿からの反射光を電気信号である画像信号に変換して１主走査ライン毎に出力する光電変換素子（光電変換手段）を用いて原稿の画像（単に「原稿」ともいう）を読み取る。そして、光電変換素子からの画像信号をサンプリングして、必要なレベルに増幅するアナログ的な処理を施す。
Ａ／Ｄ変換回路は、アナログ信号処理回路部によってアナログ的に処理されたアナログ画像信号をデジタル画像信号に変換する。
【０００３】
このような従来の画像読取装置について、図９〜図１２を参照して具体的に説明する。
図９は、従来の画像読取装置の光学系の概略構成例を示す縦断正面図である。
この画像読取装置１は、スキャナであり、図９に示すように、コンタクトガラス３、第１キャリッジ６、第２キャリッジ９、ＣＣＤリニアイメージセンサ（以下「ＣＣＤ」と略称する）１０、レンズユニット１１、および白基準板１２とを備えている。
コンタクトガラス３は、原稿２を載置するための原稿ガラスである。
【０００４】
第１キャリッジ６は、原稿２を露光する露光部であるＬＥＤ光源（他の光源でもよい）４と、第１反射ミラー５を備えている。
第２キャリッジ９は、第２反射ミラー７と、第３反射ミラー８とを備えている。
ＣＣＤ１０は、光電変換素子であり、センサボード１３上に設けられている。
レンズユニット１１は、第３反射ミラー８からの反射光をＣＣＤ１０の受光面に結像するための結像レンズを有するユニットである。
白基準板１２は、読み取り光学系等による各種の歪みを補正するための部材であり、ＬＥＤ光源４によって露光可能な位置（所定位置）に配置されている。
【０００５】
センサボード１３は、ＣＣＤ１０が出力する画像信号（実際には後述するアナログ信号処理部から出力されるデジタル画像信号）に対して各種の信号処理を施す信号処理回路（後述）が搭載された画像処理部１４と、信号ケーブル１５によって接続されている。
ＬＥＤ光源４、第１，第２，第３反射ミラー５，７，８、およびレンズユニット１１は、走査光学系を構成する。なお、走査光学系としては、相対的なものであり、ミラー等が固定で原稿側が移動するタイプであってもよい。
【０００６】
ＬＥＤ光源４は、白基準板１２やコンタクトガラス３の読み取り面に対して、所定角度で光を照射し、白基準板１２又は原稿２で反射した光は、第１，第２，第３反射ミラー５，７，８およびレンズユニット１１を経由してＣＣＤ１０の受光面に入射する。
ＣＣＤ１０は、入射光量に対応する電圧を画像信号として出力する。
第１，第２キャリッジ６，９は、図示しないステッピングモータ又はサーボモータ等のモータの駆動により、原稿２の露光位置とＣＣＤ１０の受光面との間の距離を一定に保ちながら副走査方向（矢印Ａ方向）に移動し、原稿２を露光走査する。
【０００７】
図１０は、図９のＣＣＤ１０の出力からデジタル画像信号を得るまでのセンサボード１３および画像処理部１４の構成例を示すブロック図である。
従来の画像読取装置１は、図１０に示す回路構成のセンサボード１３と画像処理部１４とを備えている。
センサボード１３は、ＣＣＤ１０、コンデンサ１６、アナログ信号処理部（ＡＦＥ：Ａｎａｌｏｇ−Ｆｒｏｎｔ−Ｅｎｄ）１７、インタフェース（Ｉ／Ｆ）部１８、発振器（ＯＳＣ）１９、およびタイミング信号発生回路部２０を備えている。
画像処理部１４は、Ｉ／Ｆ部２１、ライン間補正回路部２２、画素平均化・ピーク検出回路部２３、シェーディング補正回路部２４、およびγ補正回路部２５を備えている。
【０００８】
センサボード１３のＣＣＤ１０は、コンタクトガラス３上の原稿２の画像を読み取り、入力される駆動信号に同期して１主走査ライン毎に光学的な分解色（この例では「Ｒ，Ｇ，Ｂ」）毎の画像信号を出力する。
ここで、「Ｒ」はレッド（Ｒｅｄ）を、「Ｇ」はグリーン（Ｇｒｅｅｎ）を、「Ｂ」はブルー（Ｂｌｕｅ）をそれぞれ示す。
【０００９】
ＣＣＤ１０から出力されるＲ，Ｇ，Ｂ毎の画像信号は、それぞれコンデンサ１６によって交流結合されて、ＡＦＥ１７に入力される。
ＡＦＥ１７は、入力される画像信号を駆動信号であるサンプルパルスに対応してサンプリングすることで連続したアナログ画像信号を生成し、それをデジタル画像信号に変換して出力する。
【００１０】
図１１は、図１０のＡＦＥ１７の構成例を示す回路図である。
ＡＦＥ１７は、アナログ信号処理手段であり、図１１に示すように、光学的な分解色（この例では「Ｒ，Ｇ，Ｂ」）毎に、クランプ回路（ＣＬＭＰ）３１、サンプルホールド回路（ＳＨ）３２、増幅回路（ＰＧＡ）３３、Ａ／Ｄ変換回路（ＡＤＣ）３４、黒オフセット補正回路３５、およびＤ／Ａ変換回路（ＤＡＣ）３６を備えている。これらのうち、クランプ回路３１、サンプルホールド回路３２、および増幅回路３３が、ＣＣＤ１０からの画像信号をサンプリングして、必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理回路部を構成する。
【００１１】
ＡＦＥ１７内部では、Ｒ，Ｇ，Ｂ毎に、クランプ回路（ＣＬＭＰ）３１により所定のオフセットレベルの電圧（オフセット電圧）にクランプ（決定）され、サンプルホールド回路（ＳＨ）３２によってリセットノイズおよびフィードスルーレベル等を含む画像信号をそれぞれサンプルパルスによりサンプリングして保持することにより、連続したアナログ画像信号とする。そして、そのアナログ画像信号は、増幅手段である増幅回路（ＰＧＡ）３３によりＡ／Ｄ変換の基準電圧のレベルに増幅された後、Ａ／Ｄ変換回路（ＡＤＣ）３４によって所定ビット（例えば１０ビット）のデジタル画像信号に変換される。増幅回路（ＰＧＡ）３３は、プログラマブルゲインアンプ等のアナログ増幅回路である。
【００１２】
Ａ／Ｄ変換回路３４からのデジタル画像信号（「デジタルデータ」又は「画像データ」ともいう）は、黒オフセット補正回路３５により、暗時（原稿への露光開始前つまり光が入射されていない時）のＣＣＤ１０の出力がＡ／Ｄ変換回路３４による変換後に所定のオフセットレベルになるように、アナログオフセットをＤ／Ａ変換回路（ＤＡＣ）３６を介してアナログ的に加えることによって、オフセットレベルが所望のレベルで一定になるようにフィードバック制御がなされている。
【００１３】
こうして得られたデジタル画像信号は、図１０のＩ／Ｆ部１８，２１によって後段の画像処理部１４に伝送され、デジタル処理が施される。
デジタル処理としては、ライン間補正回路部２２、シェーディング補正回路部２４、およびγ補正回路部２５による各種補正処理が行われる。
ライン間補正回路部２２は、Ｉ／Ｆ部２１より入力されるデジタル画像信号に対して、ＣＣＤ１０でのＲ，Ｇ，Ｂ出力間の副走査方向の遅延を補正するライン間補正を行う。
【００１４】
シェーディング補正回路部２４は、図９のＬＥＤ光源４からの照射光による白基準板１２からの反射光をＣＣＤ１０で読み取る（受光する）ことによって所定の濃度レベルが得られるため、その濃度レベルを示すシェーディングデータを生成して図示しないメモリに記憶保持する。そして、そのシェーディングデータに基づいて、原稿２の画像読み取り時に入力されるデジタル画像信号に対して、ＣＣＤ１０の感度バラツキや照射系の配光ムラを補正するシェーディング補正（単に「シェーディング」ともいう）を行う。
γ補正回路部２５は、シェーディング補正回路部２４からのデジタル画像信号に対してγ補正を施し、素子特性による誤差を修正する。
【００１５】
ここで、通常、レンズを透過することによりｃｏｓ４乗則に従い、同じ光量であっても画像端部の出力は落ち込む傾向にある。ｃｏｓ４乗則とは、入射角と照度との関係を示すもので、レンズに入射する光の入射角（レンズ入射角）が光軸に対してθの場合、照度は次式に示す関係となる。但し、Ｉｏは入射前の光の照度を、Ｉは入射後の光の照度をそれぞれ示す。
Ｉ＝Ｉｏ ｃｏｓ４θ
【００１６】
ＣＣＤ１０およびその他の回路部の駆動に必要な駆動信号は、発振器（ＯＳＣ）１９から入力される所定周期のクロック信号に基づいてタイミング信号発生回路部２０で生成され、各回路部に入力される。
ＡＦＥ１７には、図１１に示すように、動作状態を決定するためのレジスタ部３７が内蔵されている。そのレジスタ部３７は、所定のＩ／Ｆ部であるＣＰＵ・Ｉ／Ｆを介して外部のＣＰＵとシリアル通信によって制御され、動作状態が設定可能になっている。なお、図示は省略するが、レジスタ部３７と同様なレジスタ部は、タイミング信号発生回路部２０にも内蔵され、ＣＰＵ・Ｉ／Ｆを介して外部のＣＰＵとシリアル通信によって制御され、動作状態が設定可能になっている。
【００１７】
このように構成された画像読取装置１では、白基準板１２を使って大きく２つの処理がなされる。
一つ目は、増幅回路（ＰＧＡ）３３の増幅率を決定するゲイン調整である。通常、白基準板１２を読み取り、Ａ／Ｄ変換回路（ＡＤＣ）３４でＡ／Ｄ変換されたデジタル画像信号（画像データ）の画素レベル（画素の「濃度レベル」又はそれを示す「階調レベル」に相当する）がある一定の大きさになるように、増幅回路３３の増幅率を調整するものである。調整の目標値としては、Ａ／Ｄ変換回路３４からの出力信号がノイズやその後の光量変動を見込んで、飽和しない範囲で最も大きな値を目標値とすることでダイナミックレンジをできるだけ広く確保する。こちらの調整は、電源投入時など、ある特定のタイミングで実施する。
【００１８】
二つ目は、シェーディング補正であり、前述の通り、ＬＥＤ光源４で照射された白基準板１２からの反射光をＣＣＤ１０で読み取ることによって所定の濃度レベルが得られ、その濃度レベルを示すシェーディングデータの生成を行うため、そのシェーディングデータに基づいてＣＣＤ１０の感度バラツキや照射系の配光ムラを補正するものである。この処理は、原稿２の読み取り毎に実施される。原稿２の読み取りの際に、白基準板１２下に第１，第２キャリッジ６，９が移動して、白基準板１２の読み取り、シェーディングデータの生成を行う。
【００１９】
その後、原稿２の下方に第１，第２キャリッジ６，９を移動させ、原稿２の領域の１主走査ライン（副走査方向に直交する主走査方向の１ラインであり、単に「１ライン」ともいう）内の各画素データ（画像データを構成するデータ）に対して次式の演算を行うことにより、シェーディングデータで正規化した読み取り画像を得る。
シェーディング後原稿読取データ＝原稿読取データ／シェーディングデータ×１０２３
ここで、原稿読取データは画像処理部１４に入力されるデジタル画像信号に相当する。シェーディング後原稿読取データは、シェーディング補正回路部２４によってシェーディング補正がなされた後のデジタル画像信号に相当する。
【００２０】
図１２は、図１１の増幅回路（ＰＧＡ）３３の増幅率を決定するゲイン調整の説明に供する説明図である。
白基準板１２の読み取り時にも、例えば図１２の（ａ）に示すように、主走査方向の同期信号である主走査同期信号に同期して、ＣＣＤ１０から１ライン毎の出力が行われる。そして、その出力により生成されるデジタル画像信号のうち、主走査同期信号がハイレベル“Ｈ”の期間内の有効画素領域を示す期間（有効画素期間）にあるデジタル画像信号が、有効画素信号となる。この有効画素信号は、ゲイン値（増幅率）の設定（ゲイン設定ｇ）時に、例えば図１２の（ｂ）に示すようなノイズが混入された波形となる。
【００２１】
そこで、ゲイン調整は次のように行っている。つまり、図１１の増幅回路３３に設定するゲイン値（実際には対応するゲイン設定コード）をＣＰＵ・Ｉ／Ｆを介したレジスタへの設定で変化させつつ、そのときに取り込んだ複数ライン分のデジタル画像信号（実際には有効画素信号）の画素レベルをシェーディング補正回路部２４で主走査方向（ライン方向）に平均化する。それにより、例えば図１２の（ｃ）（ｄ）に示すように、ノイズ除去を行い、画素レベルのピーク値（ピーク画素レベル）が目標値（目標白読取レベル）に最も近くなるように、ゲイン値の可変設定を繰り返して（この例では「Ｎ回」）、最適なゲイン値を決定する。
【００２２】
ゲイン値の設定は、ＣＰＵ・Ｉ／Ｆを介してＡＦＥ１７内部のレジスタ部３７内の値（レジスタ値）を書き換えることにより、増幅回路（ＰＧＡ）３３の増幅率を切り替える。また、１主走査ラインの有効画素信号の画素レベルの平均化処理およびピーク値検出は、画素平均化・ピーク検出回路部２３で実施する。
上記のようなゲイン調整を行う画像読取装置としては、特許文献１〜４に示すようなものも提案されている。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
しかしながら、従来の画像読取装置では、ゲイン値をゲイン設定コードの最小値から「１」ずつインクリメントして設定しつつ、画素レベルのピーク値のレベル判定を行っている。また、ゲイン値の設定変更は１主走査ラインに１回行っているので、ゲイン調整は「ゲイン値の設定回数×平均化ライン数」もかかることになり、調整時間が長くなっていて、電源投入時や省エネ復帰時のユーザのウエイト時間削減が望まれる今日では、この調整時間の長さが課題となっていた。
【００２４】
また、理論値を元に演算で最適なゲイン値を算出してゲイン調整を行う方法もあるが、プログラマブルゲインアンプのようなアナログ増幅回路では、固体による増幅率の固体バラツキが大きく、設定されるゲイン値（ゲイン設定値）と実際の増幅率の直線性、単調性が確保されていない場合がある。その場合、単に理論値からの演算で最適なゲイン値を求めてしまうと、目標値付近で調整結果が振動してしまい、正しい調整が行うことができないケースが発生する。
この発明は、上記の点に鑑みてなされたものであり、アナログ信号処理手段内の増幅手段の最適なゲイン設定値を短時間で得られるようにすることを目的とする。
【課題を解決するための手段】
【００２５】
この発明は、上記の目的を達成するため、以下に示す画像読取装置および画像形成装置を提供する。
この発明による画像読取装置は、原稿を露光手段によって露光し、その原稿からの反射光を画像信号に変換して１主走査ライン毎に出力する光電変換手段を用いて上記原稿の画像を読み取る画像読取装置であって、以下に示すようにしたことを特徴とする。
【００２６】
すなわち、増幅手段を有し、上記光電変換手段からの上記画像信号をサンプリングして、上記増幅手段によって必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理手段と、そのアナログ信号処理手段からのアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段とを設けている。また、所定位置に配置されている白基準板を上記露光手段によって露光し、その白基準板からの反射光を画像信号に変換して上記１主走査ライン毎に出力する上記光電変換手段を用いて上記白基準板を読み取り、上記増幅手段のゲイン設定値を上記１主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、上記増幅手段の最適なゲイン設定値を算出する最適ゲイン設定値算出手段も設けたものである。
【発明の効果】
【００２７】
この発明によれば、画像読取装置が、白基準板を露光手段によって露光し、その白基準板からの反射光を画像信号に変換して１主走査ライン毎に出力する光電変換手段を用いて白基準板を読み取り、アナログ信号処理手段内の増幅手段のゲイン設定値を１主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、上記増幅手段の最適なゲイン設定値を算出することにより、アナログ信号処理手段内の増幅手段の最適なゲイン設定値を短時間で得ることができる。
【図面の簡単な説明】
【００２８】
【図１】この発明の一実施形態である画像読取装置における制御系の主要部の構成例を示すブロック図である。
【図２】図１のＣＣＤの出力からデジタル画像信号を得るまでのセンサボードおよび画像処理部の構成例を示すブロック図である。
【図３】図２のＡＦＥ１７の構成例を示す回路図である。
【図４】図３の増幅回路３３のゲイン設定コードを「０」にした場合におけるシェーディングデータ生成の説明に供する説明図である。
【図５】同じくゲインテーブル作成の説明に供する説明図である。
【図６】同じくゲイン調整の説明に供する説明図である。
【図７】図３の増幅回路３３のゲイン設定コードに対する理想と実際の増幅率の関係（ゲイン特性）の一例を示す線図である。
【図８】図１の画像読取装置を搭載した画像形成装置の構成例を示す概略図である。
【図９】従来の画像読取装置の光学系の概略構成例を示す縦断正面図である。
【図１０】図９のＣＣＤ１０の出力からデジタル画像信号を得るまでのセンサボード１３および画像処理部１４の構成例を示すブロック図である。
【図１１】図１０のＡＦＥ１７の構成例を示す回路図である。
【図１２】図１１の増幅回路３３の増幅率を決定するゲイン調整の説明に供する説明図である。
【発明を実施するための形態】
【００２９】
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
図１はこの発明の一実施形態である画像読取装置における制御系の主要部の構成例を示すブロック図、図２はそのＣＣＤの出力からデジタル画像信号を得るまでのセンサボードおよび画像処理部の構成例を示すブロック図であり、図１０と対応する部分には同一符号を付してそれらの説明のほとんどを省略する。
なお、画像読取装置の光学系の概略構成は図９と同じであるため、その図９を再び使用するものとする。
【００３０】
この実施形態の画像読取装置１は、図１に示すように、センサボード１３と、画像処理部１４と、ＣＰＵ５０と、インタフェース（Ｉ／Ｆ）部６０と、操作部７０とを備えている。
センサボード１３は、ＬＥＤ光源４およびＩ／Ｆ部２７の他に、図２にも示すように、ＣＣＤ１０、コンデンサ１６、アナログ信号処理部（ＡＦＥ）１７、Ｉ／Ｆ部１８、発振器（ＯＳＣ）１９、およびタイミング信号発生回路部（ＴＧ）２０を備えている。それらのうち、ＡＦＥ１７のみが図１０に示したものと内部構成が異なる。
Ｉ／Ｆ部２７は、ＣＰＵ・Ｉ／Ｆであり、ＡＦＥ１７およびＴＧ２０とＣＰＵ５０との通信を制御する。
【００３１】
画像処理部１４は、Ｉ／Ｆ部２１、画像処理ブロック４１、およびＩ／Ｆ部４２を備えている。それらのうち、画像処理ブロック４１は、図２に示すライン間補正回路部２２、画素平均化・ピーク検出回路部２３、シェーディング補正回路部２４、γ補正回路部２５、およびゲインテーブル部２６を構成している。
Ｉ／Ｆ部４２は、ＣＰＵ・Ｉ／Ｆであり、画像処理ブロック４１内の各部とＣＰＵ５０との通信を制御する。
ゲインテーブル部２６は、後述するゲインテーブルの作成を行う。
【００３２】
ＣＰＵ５０は、画像読取装置１全体を統括的に制御するマイクロコンピュータであり、中央演算装置（ＣＰＵ）と、中央演算装置が実行するプログラムを含む各種データを記憶しているＲＯＭと、データを一時的に記憶するＲＡＭと、装置の電源のオン／オフに関係なくデータを記憶保持する不揮発性メモリとを備えている。
Ｉ／Ｆ部６０は、ＣＰＵ・Ｉ／Ｆであり、ＣＰＵ５０と操作部７０との通信を制御する。
操作部７０は、各種情報を入力するための入力部と、各種情報を表示する表示部とからなる。
【００３３】
図３は図２のＡＦＥ１７の構成例を示す回路図であり、図１１と対応する部分には同一符号を付してそれらの説明のほとんどを省略する。
ＡＦＥ１７は、図３に示すように、図１１に示したものにゲイン切替回路３８を追加したものである。
【００３４】
以上のように構成された画像読取装置１では、ＣＰＵ５０が、センサボード１３内のＡＦＥ１７およびタイミング信号発生回路部（ＴＧ）２０、画像処理部１４内のライン間補正回路部２２，画素平均化・ピーク検出回路部２３，シェーディング補正回路部２４，ゲインテーブル２６等を制御することにより、最適ゲイン設定値算出手段およびゲインテーブル作成手段としての機能を果す。また、シェーディング補正回路部２４が正規化手段としての機能を果す。
【００３５】
そこで、それらの機能について具体的に説明する。
画像読取装置１では、電源投入直後に、ＣＰＵ５０がＩ／Ｆ部２７を介してセンサボード１３内の各回路部の動作状態を決めるレジスタ設定を行うが、その一つにＲ，Ｇ，Ｂ毎に図３の増幅回路（ＰＧＡ）３３の増幅率を決定するゲイン調整がある。
【００３６】
このゲイン調整の狙いは、Ａ／Ｄ変換回路（ＡＤＣ）３４の入力ダイナミックレンジをできるだけ広く使えるように、サンプルホールド回路（ＳＨ）３２の出力を増幅することにある。但し、ノイズや図９のＬＥＤ光源４の光量変動が生じてもＡ／Ｄ変換回路３４の出力がフルスケール「１０２３」を取らない増幅率に設定する必要がある。「１０２３」を出力するということは、画像データがＡ／Ｄ変換回路３４で飽和していることを意味する。
【００３７】
以下、図４〜図６を参照してゲイン調整の手順を示す。
図４は、図３の増幅回路（ＰＧＡ）３３のゲイン設定コード（ゲイン値に対応する）を「０」にした場合におけるシェーディングデータ生成の説明に供する説明図である。
図５は、増幅回路３３のゲイン設定コードを「０」にした場合におけるゲインテーブル作成の説明に供する説明図である。
図６は、増幅回路３３のゲイン設定コードを「０」にした場合におけるゲイン調整の説明に供する説明図である。
【００３８】
図１のＣＰＵ５０は、まず、Ｉ／Ｆ部２７を介して増幅回路３３にゲイン値を対応するゲイン設定コード（デジタルコード）により「４ビット」つまり「０〜１５」の範囲内で設定可能とした場合、増幅回路３３には最初に最低ゲイン値としてゲイン設定コード「０」を設定する。なお、最低ゲイン値以外のゲイン値を対応するゲイン設定コードで設定することも可能である。
【００３９】
そして、その状態で図９の白基準板１２を露光してその読み取りを実施する。
白基準板１２の読み取り時には、例えば図４の（ａ）に示すように、主走査同期信号に同期して、ＣＣＤ１０から１ライン毎の出力が行われる。そして、その出力により生成されるデジタル画像信号のうち、主走査同期信号がハイレベル“Ｈ”の期間内の有効画素期間にあるデジタル画像信号が、有効画素を示すデジタル画像信号（有効画素信号）となる。この有効画素信号は、例えば図４の（ｂ）に示すように、ゲイン設定コード「０」の設定時、つまり最低ゲイン値の設定時に、ノイズが混入された波形となる。
【００４０】
そして、ＣＰＵ５０は、Ｉ／Ｆ部４２を介して図２のシェーディング補正回路部２４により、例えば図４の（ｃ）に示すように、複数ライン（この例では１６ライン）分の主走査読み取り結果（デジタル画像信号の画素レベル）を平均化させてノイズ除去を実施させ、シェーディングデータとして記憶手段である内部メモリに記憶保持させる。但し、シェーディングデータとして保持させる範囲は、有効画素領域に相当するもののみである。
【００４１】
次に、Ｉ／Ｆ部２７経由で図３のレジスタ部３７内の値（レジスタ値）を書き換えることにより、ゲイン切替回路３８によって増幅回路３３のゲイン設定値（つまり対応するゲイン設定コード）の切り替えを行わせる。但し、通常動作時には、予め定められたある固定のゲイン設定値にする。
ゲイン調整時には、ゲイン切替回路３８に次のような動作を行わせる。
ゲイン切替回路３８は、画素をカウント（計測）するカウンタ機能を有するロジック回路であり、主走査同期信号に同期して、有効画素期間中に全てのゲイン設定を均等期間設けつつ、切り替わるモードに移る。つまり、主走査同期信号を受けて、有効画素開始までウエイトし、そこから５００画素カウントする毎にゲイン設定コードを一つずつ増やす。
【００４２】
これにより、例えば図５の（ｂ）に示すように、同図の（ａ）に示す有効画素期間内の８０００画素に対して、各ゲイン設定値にそれぞれ対応する各ゲイン設定コード「０〜１５」が均等に５００画素毎に切り替わり、それに応じてデジタル画像信号（有効画素信号）の画素レベルが増幅されるようになる。なお、図５の（ｂ）に示すグラフは、画素平均化・ピーク検出回路２３において、１６ライン分のデジタル画像信号の画素レベルに対して平均化処理が施された後のものを示している。
【００４３】
シェーディング補正回路部２４は、１主走査ライン中にゲイン設定値が１６段階に切り替えられたデジタル画像信号が入力されると、そのデジタル画像信号を前述の最低ゲイン値に対応するゲイン設定コード「０」の設定による増幅率で増幅して生成したシェーディングデータで正規化するシェーディング補正を行う。このとき、次式を用いて演算する。
シェーディング後原稿読取データ
＝（原稿読取データ−黒基準画像データ）／（シェーディングデータ
−黒基準画像データ）×１０２３
【００４４】
ここで、原稿読取データ，シェーディング後原稿読取データ，黒基準画像データについて説明しておく。
原稿読取データは、画像処理部１４に入力されるデジタル画像信号に相当する。
シェーディング後原稿読取データは、シェーディング補正回路部２４によってシェーディング補正がなされた後のデジタル画像信号に相当する。
黒基準画像データは、実際にはその画素レベルの平均値であり、有効画素期間以外のＯＰＢ（オプティカルブラック）画素期間あるいは空転送画素期間のデジタル画像信号の画素レベルの平均値に相当する。これらの画素レベルの平均値は、レベル的にも等しいので、問題はない。
【００４５】
ＯＰＢ画素は、画素（フォトダイオード）が物理的に存在するが、光学的にマスクされている画素である。
空転送画素は、画素が物理的に存在しないが、ＣＰＵ５０によるタイミング信号発生回路部２０の制御によって、１主走査ライン中の転送クロック数を有効画素数より多くする。それにより、その分だけ、有効画素期間のデジタル画像信号が出力された後に、暗時のデジタル画像信号と同等レベルのデジタル画像信号が出力され続ける。この出力期間を、空転送画素期間という。
【００４６】
通常、この実施形態のような画像読取装置の出力（デジタル画像信号）の暗時レベルを、「０」とはせずに、ある程度のオフセットを加えている。これは、暗時レベルに含まれるノイズ成分も含めて「０」側に飽和させたくないためである。よって、例えば前述の「１６段階の各ゲイン設定コード設定時の５００画素毎のデジタル画像信号の画素レベルの平均値」などは、黒基準画像データに相当するオフセットを加えていることになる。
したがって、シェーディング補正前に黒基準画像データの画素レベルの平均値を生成して、原稿読取データの各画素レベルから減算する必要があり、それを上記のシェーディング補正後原稿読取データの計算式に反映させている。
その計算式を用いることにより、１主走査ライン中にゲイン設定値を１６段階に切り替えたデジタル画像信号は、光量の主走査ムラ（配光ムラ）が補正されて、図５の（ｃ）に示すように階段状の出力変化となる。
【００４７】
ＣＰＵ５０は、次にゲインテーブル部２６に以下に示す演算を含むゲインテーブルの作成を行わせる。
ゲインテーブル部２６は、図５の（ｄ）に示すように、シェーディング補正回路部２４によってシェーディング補正がなされた１６段階の各ゲイン値をゲイン設定コードで順次切り替えて設定した時における５００画素毎のデジタル画像信号（有効画素信号）の画素レベルの平均値ＡＶ＿ｇ０〜ＡＶ＿ｇ１５を算出する。
【００４８】
そして、増幅回路３３に設定可能な各ゲイン値（ゲイン設定値）にそれぞれ対応する各ゲイン設定コードのうち、最低ゲイン値ｇ０に対応するゲイン設定コード「０」が設定された時の有効画素信号の画素レベルの平均値ＡＶ＿ｇ０と他のゲイン値ｇＮ（ｇ１〜ｇ１５）に対応するゲイン設定コード「１」〜「１５」がそれぞれ設定された時の有効画素信号の画素レベルの平均値ＡＶ＿ｇＮ（ＡＶ＿ｇ１〜ＡＶ＿ｇ１５）とから、最適なゲイン設定値を算出する。つまり、最低ゲイン値ｇ０に対する相対ゲイン値ＧＡＩＮ＿Ｎを次式より各ゲイン値ｇＮ毎に算出する。
ＧＡＩＮ＿Ｎ＝ＡＶ＿ｇＮ／ＡＶ＿ｇ０
【００４９】
なお、最低ゲイン値ｇ０が１倍であった場合には、相対ゲイン値ＧＡＩＮ＿Ｎ＝実際の増幅率になる。相対ゲイン値ＧＡＩＮ＿Ｎは、最低ゲイン値ｇ０に対して、ゲイン値ｇＮが何倍の増幅率があるかを意味している。ＡＦＥ１７のような実際のアナログ信号処理ＩＣでは、使用する増幅器３３によっては、最低ゲイン値ｇ０が「１倍」にならない場合もあるので、このような表現としている。最低ゲイン値ｇ０の実際の増幅率が２倍であれば、ゲイン値ｇＮ時の実際の増幅率は、「ＧＡＩＮ＿Ｎ×２」となる。また、ゲイン設定コードが「１５」の時の増幅率が最大ゲイン値ｇ１５となる。
【００５０】
算出した各ゲイン設定値ｇＮ毎の相対ゲイン値ＧＡＩＮ＿Ｎのデータは、ゲインテーブルとしてゲインテーブル部２６内の図示しない不揮発性記憶手段である不揮発性メモリに記憶保持する。それによって、ゲインテーブルの作成が完了するが、そのゲインテーブルは不揮発性メモリに記憶保持されるため、装置の電源がオフになっても、その内容は保持される。以後、増幅回路（ＰＧＡ）３３に設定すべきゲイン値をゲインテーブルから選択的に取得し、対応するゲイン設定コードをＩ／Ｆ部２７を介してＡＦＥ１７内のレジスタ部３７に設定することにより、増幅回路（ＰＧＡ）３３に設定することができる。
【００５１】
ゲインテーブルの作成後は、通常のゲイン調整に移る。
そしてまず、ＣＰＵ５０が、Ｉ／Ｆ部１８を介してＡＦＥ１７内のレジスタ部３７内の値を書き換えることにより、ゲイン切替回路３８によって増幅回路（ＰＧＡ）３３のゲイン設定コードを最低値「０」にした状態で、例えば図６の（ｂ）（ｃ）に示すように、画素平均化・ピーク検出回路部２３に１６ライン分のデジタル画像信号（実際には有効画素信号）の画素レベルの平均化処理およびピーク画素レベルの検出を行わせる。
【００５２】
このとき、次式の関係を満足する、最大の相対ゲイン値（ＧＡＩＮ＿Ｎ）を適正なゲイン値として、そのときのゲイン設定値ｇＮに対応するゲイン設定コードをＩ／Ｆ部２７を介してＡＦＥ１７内のレジスタ部３７に設定する。それにより、ゲイン切替回路３８によって増幅回路３３のゲイン設定値（増幅回路３３に設定するゲイン設定コードに対応する）の切り替えが行われ、そのゲイン設定値として最適なゲイン設定値が選択されることになる。
ゲイン設定コードが「０」の時のピーク画素レベル×ＧＡＩＮ＿Ｎ≦目標白読取レベル
【００５３】
ここで、最適なゲイン設定値とは、上述したように、最低ゲイン値ｇ０に対する相対ゲイン値「ＧＡＩＮ＿Ｎ」を求め、ゲインテーブル部２６に保持した上での実際の画像読み取りに使用されるゲイン設定値を意味している。
そして、実際の画像読み取りに使用するゲイン値の決め方としては、予め設定されている「目標白読取レベル」を超えない、且つ最も近い「ＡＶ＿ｇＮ」のときの「ＧＡＩＮ＿Ｎ」を採用する。
【００５４】
「目標白読取レベル」については、得られるデジタル画像データの階調性を確保したいので、Ａ／Ｄ変換回路３４のダイナミックレンジをできるだけ広く使えるように高めに設定する。但し、実際はＡ／Ｄ変換回路３４の出力（デジタル画像信号）が信号に含まれるノイズ成分も含めて飽和しないレベルを予め決めておく。Ａ／Ｄ変換回路３４は、１０ビットであれば、「１０２３」までのデジタル画像信号を出力できるが、「目標白読取レベル＝１０２３」とはならない。よって、そのデジタル画像信号に含まれるノイズも含めて、「１０２３」の値を取らないように「目標白読取レベル」を下げる。
【００５５】
なお、通常の装置の電源立ち上げ時あるいは省エネルギーモードからの復帰時など、ゲイン調整が必要な場合には、上記のゲインテーブルの作成後の処理のみを行えばよい。
また、センサボード１３を故障等により交換してＡＦＥ１７が変わった場合や、画像処理部１４を交換した場合など、ゲインテーブルの更新が必要な場合には、ユーザによる操作部７０上の操作（外部の操作）によりゲインテーブル作成実行のコマンドを発行させることにより、任意のタイミングでＩ／Ｆ部６０経由でＣＰＵ５０に対してゲインテーブルの作成を指示することが可能となる。
【００５６】
さらに、図２の増幅回路３３に対する各ゲイン設定において実際の増幅率（ゲイン）が理論通りに求められれば、ゲインテーブルは不要である。この場合、以下の計算式を用いるだけで、例えば最低ゲイン設定値「０」時に得られたピーク画素レベルから理想の増幅率を得ることができる。しかし、実際の増幅率（ゲイン特性）は、例えば図７に示すように理想の増幅率とは大きく異なってしまう。
【００５７】
次に設定するゲイン設定コード＝
（目標白読取レベル／ピーク画素レベル）
／ゲイン設定コードを１変化（＋１）させたときの増幅率（理論値）
＋現在のゲイン設定コード
さらにまた、この実施形態では、ゲインテーブル２６が行うゲインテーブルの作成をハード的に行うようにしたが、そのゲインテーブルの作成をＣＰＵ５０がソフト的に行うようにすることもできる。
【００５８】
このように、この実施形態の画像読取装置１によれば、白基準板１２をＬＥＤ光源４（露光手段）によって露光し、その白基準板１２からの反射光を画像信号に変換して１主走査ライン毎に出力するＣＣＤ１０（光電変換手段）を用いて白基準板１２を読み取る。そして、アナログ信号処理部１７内の増幅回路３３（増幅手段）のゲイン設定値（実際には対応するゲイン設定コード）を１主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、増幅回路３３の最適なゲイン設定値を算出する。それによって、アナログ信号処理部１７内の増幅回路３３の最適なゲイン設定値を短時間で得ることができる。したがって、増幅回路３３のゲイン誤差が大きいケースでも、正確且つ短時間でアナログ信号処理部１７によるアナログ処理を実行することができる。
【００５９】
さらに、以下の（ａ）〜（ｄ）に示す作用効果を得ることもできる。
（ａ）増幅回路３３のゲイン設定値を１主走査ライン内で順次切り替える前に、増幅回路３３の所定のゲイン設定値で予め白基準板１２を読み取った際の１主走査ラインのデジタル画像信号（シェーディングデータ）を取得しておく。そして、増幅回路３３のゲイン設定値を１主走査ライン内で順次切り替えることによって得られるデジタル画像信号を、増幅回路３３の上記所定のゲイン設定値で白基準板１２を読み取った際のデジタル画像信号を用いて正規化する。それによって、ＬＥＤ光源４の配光ムラが補正されるため、ゲイン変化に対する適切なデジタル画像信号を入手することができる。
【００６０】
（ｂ）増幅回路３３のゲイン設定値と相対ゲイン値（最適なゲイン設定値）との関係を示すゲインテーブルを作成することにより、正確なゲイン判定を行うことができる。
（ｃ）ゲインテーブルを不揮発性メモリ（不揮発性記憶手段）に保持することにより、次回のゲイン調整時からは増幅回路３３の最適なゲイン設定値を取得するための処理を行うことなく、ゲイン調整を行うことができる。
（ｄ）外部からの操作によってゲインテーブルを作成（更新）することにより、装置の故障などによりＣＣＤ１０やその周辺回路を実装したセンサボード（プリント基板）１３を交換しても、再度ゲインテーブルを設定し直すことが可能となる。
【００６１】
なお、通常は、レンズを透過することによるｃｏｓ４乗則による出力分布や、ＬＥＤ光源等の露光部そのものの配光分布の影響があるので、正確にゲインテーブルを作成するには、上述した正規化が必要である。しかし、これらの影響が問題とならないような照明系、光学系が採用されている場合には、正規化は不要である。
例えば、図９のレンズユニット１１の受光面側にシェーディング板を取り付け、そのシェーディング板によって光学的に平坦な分布になるように、第３反射ミラー８からの反射光の光量を絞る。それによって、白基準板１２を読み取った際のデジタル画像信号の主走査方向の分布を平坦にすることができるようにした際には、ゲインテーブル作成の際の正規化演算は不要となる。
【００６２】
以上、この発明をＣＣＤによって原稿の画像を読み取る画像読取装置（スキャナ）に適用した実施形態について説明したが、この発明はこれに限らず、他のイメージセンサによって原稿の画像を読み取る画像読取装置には勿論、それらの画像読取装置を搭載したデジタル複写機，ファクシミリ装置，プリンタ等の各種画像形成装置にも適用可能である。画像形成装置本体は、画像読取装置からの画像データを可視画像として用紙等のシートに印刷することができる。
【００６３】
図８は、上述した画像読取装置１を搭載した画像形成装置の構成例を示す概略図であり、図１，図２と同じ部分には同一符号を付している。
この画像形成装置２００は、図８に示すように、図１に示した画像読取装置（スキャナ）１と、プリンタ１２０とを備えている。
画像読取装置１は、センサボード１３内のＩ／Ｆ部１８が、アナログ信号処理部（ＡＦＥ）１７からパラレル１０ｂｉｔのデジタル画像信号（デジタルデータ）が入力されると、それを画像処理部１４内のＩ／Ｆ部４１へシリアル送信する。
【００６４】
画像処理部１４は、Ｉ／Ｆ部２１とＩ／Ｆ部１８とによりセンサボード１３と通信可能に接続されている。また、インタフェース（Ｉ／Ｆ）１２３によりプリンタ１２０内のプリンタエンジン１２１と通信可能に接続されている。
画像処理部１４内のＩ／Ｆ部２１は、センサボード１３内のＩ／Ｆ部１８からシリアル送信されたデジタル画像信号を受信すると、そのデジタル画像信号をパラレル１０ビットのデジタル画像信号に変換し、画像処理ブロック４１に入力する。
【００６５】
画像処理ブロック４１は、白基準板１２の読み取りによってＩ／Ｆ部２１からパラレル１０ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して前述した各画像処理（γ補正を除く）を施したり、ゲインテーブルの作成を行う。また、原稿２の読み取りによってＩ／Ｆ部２１からパラレル１０ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して各画像処理を施す。その後、その各画像処理が施されたデジタル画像信号をＩ／Ｆ１２３によりプリンタ１２０内のプリンタエンジン１２１へ出力して、用紙等のシート上に印刷（画像形成）を行わせる。
【００６６】
ＣＰＵ５０は、画像読取装置１だけでなく、プリンタ１２０のプリンタエンジン１２１の制御も行う。つまり、画像形成装置２００全体を制御する。そのうち、この発明に関わる処理としては、操作部７０からＩ／Ｆ部（ＣＰＵ・Ｉ／Ｆ）６０を介して入力される指示等により、センサボード１３内のＩ／Ｆ部（ＣＰＵ・Ｉ／Ｆ）１８を介してアナログ信号処理部（ＡＦＥ）１７およびタイミング信号発生回路部（ＴＧ）２０を、画像処理部１４内のＩ／Ｆ部（ＣＰＵ・Ｉ／Ｆ）４２を介して画像処理ブロック４１内のライン間補正回路部２２，画素平均化・ピーク検出回路部２３，シェーディング補正回路部２４，γ補正回路部２５，およびゲインテーブル２６をそれぞれ制御する。
【００６７】
この画像形成装置２００では、図１に示した画像読取装置１を搭載することにより、プリンタエンジン１２１から出力されるシート上の画像品質が向上する。
なお、ＣＰＵ５０は、プリンタ１２０側に備えてもよい。あるいは、画像読取装置１とプリンタ１２０との間に備えてもよい。
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが対象となることは言うまでもない。
【符号の説明】
【００６８】
１：画像読取装置 ２：原稿 ３：コンタクトガラス ４：ＬＥＤ光源
５：第１反射ミラー ６：第１キャリッジ ７：第２反射ミラー
８：第３反射ミラー ９：第２キャリッジ １０：ＣＣＤリニアイメージセンサ
１１：レンズユニット １２：白基準板 １３：センサボード １４：画像処理部
１５：信号ケーブル １６：コンデンサ １７：アナログ信号処理部（ＡＦＥ）
１８，２１，２７，４２，６０：インタフェース（Ｉ／Ｆ）部
１９：発振器（ＯＳＣ） ２０：タイミング信号発生回路部（ＴＧ）
２２：ライン間補正回路部 ２３：画素平均化・ピーク検出回路部
２４：シェーディング補正回路部 ２５：γ補正回路部 ２６：ゲインテーブル
３１：クランプ回路（ＣＬＭＰ） ３２：サンプルホールド回路（ＳＨ）
３３：増幅回路（ＰＧＡ） ３４：Ａ／Ｄ変換回路（ＡＤＣ）
３５：黒オフセット補正回路 ３６：Ｄ／Ａ変換回路（ＤＡＣ） ３７：レジスタ部
３８：ゲイン切替回路 ４１：画像処理ブロック ５０：ＣＰＵ ７０：操作部
１２０：プリンタ １２１：プリンタエンジン １２３：インタフェース
２００：画像形成装置
【先行技術文献】
【特許文献】
【００６９】
【特許文献１】特許第３９９５８４０号公報
【特許文献２】特許３９７３６６７号公報
【特許文献３】特許４１４２５２４号公報
【特許文献４】特開２０１０−０４１０８３号公報
【特許請求の範囲】
【請求項１】
原稿を露光手段によって露光し、その原稿からの反射光を画像信号に変換して１主走査ライン毎に出力する光電変換手段を用いて前記原稿の画像を読み取る画像読取装置であって、
増幅手段を有し、前記光電変換手段からの画像信号をサンプリングして、前記増幅手段によって必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理手段と、
該アナログ信号処理手段からのアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段と、
所定位置に配置されている白基準板を前記露光手段によって露光し、その白基準板からの反射光を画像信号に変換して前記１主走査ライン毎に出力する前記光電変換手段を用いて前記白基準板を読み取り、前記増幅手段のゲイン設定値を前記１主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、前記増幅手段の最適なゲイン設定値を算出する最適ゲイン設定値算出手段とを設けたことを特徴とする画像読取装置。
【請求項２】
請求項１に記載の画像読取装置において、
前記増幅手段のゲイン設定値を前記１主走査ライン内で順次切り替えることによって得られるデジタル画像信号を、前記増幅手段の所定のゲイン設定値で前記白基準板を読み取った際のデジタル画像信号を用いて正規化する正規化手段を設けたことを特徴とする画像読取装置。
【請求項３】
請求項１又は２に記載の画像読取装置において、
前記増幅手段のゲイン設定値と前記最適なゲイン設定値との関係を示すゲインテーブルを作成するゲインテーブル作成手段を設けたことを特徴とする画像読取装置。
【請求項４】
前記ゲインテーブルは、不揮発性記憶手段に保持されていることを特徴とする請求項３に記載の画像読取装置。
【請求項５】
前記ゲインテーブル生成手段は、外部からの操作によって前記ゲインテーブルを作成することを特徴とする請求項３又は４に記載の画像読取装置。
【請求項６】
前記請求項１乃至５のいずれか一項に記載の画像読取装置を備え、該画像読取装置によって読み取られた画像データに基づいて画像形成処理を行うことを特徴とする画像形成装置。
【請求項１】
原稿を露光手段によって露光し、その原稿からの反射光を画像信号に変換して１主走査ライン毎に出力する光電変換手段を用いて前記原稿の画像を読み取る画像読取装置であって、
増幅手段を有し、前記光電変換手段からの画像信号をサンプリングして、前記増幅手段によって必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理手段と、
該アナログ信号処理手段からのアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段と、
所定位置に配置されている白基準板を前記露光手段によって露光し、その白基準板からの反射光を画像信号に変換して前記１主走査ライン毎に出力する前記光電変換手段を用いて前記白基準板を読み取り、前記増幅手段のゲイン設定値を前記１主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、前記増幅手段の最適なゲイン設定値を算出する最適ゲイン設定値算出手段とを設けたことを特徴とする画像読取装置。
【請求項２】
請求項１に記載の画像読取装置において、
前記増幅手段のゲイン設定値を前記１主走査ライン内で順次切り替えることによって得られるデジタル画像信号を、前記増幅手段の所定のゲイン設定値で前記白基準板を読み取った際のデジタル画像信号を用いて正規化する正規化手段を設けたことを特徴とする画像読取装置。
【請求項３】
請求項１又は２に記載の画像読取装置において、
前記増幅手段のゲイン設定値と前記最適なゲイン設定値との関係を示すゲインテーブルを作成するゲインテーブル作成手段を設けたことを特徴とする画像読取装置。
【請求項４】
前記ゲインテーブルは、不揮発性記憶手段に保持されていることを特徴とする請求項３に記載の画像読取装置。
【請求項５】
前記ゲインテーブル生成手段は、外部からの操作によって前記ゲインテーブルを作成することを特徴とする請求項３又は４に記載の画像読取装置。
【請求項６】
前記請求項１乃至５のいずれか一項に記載の画像読取装置を備え、該画像読取装置によって読み取られた画像データに基づいて画像形成処理を行うことを特徴とする画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−３８６２５（Ｐ２０１３−３８６２５Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７３５９６（Ｐ２０１１−１７３５９６）
【出願日】平成２３年８月９日（２０１１．８．９）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月９日（２０１１．８．９）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]