画素の制御システム
【課題】 画素の制御システムを提供する。
【解決手段】 第１データ信号を受ける第１画素の制御システムであって、第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、前記第１画素を点灯するために、前記第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、前記第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニット、および前記第１画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１データ信号を受ける第１プロセッサを含むスキャンドライバを含み、前記第１スタート信号のデューティサイクルは、前記第１画素の発光の持続時間を決めるシステム。
【解決手段】 第１データ信号を受ける第１画素の制御システムであって、第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、前記第１画素を点灯するために、前記第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、前記第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニット、および前記第１画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１データ信号を受ける第１プロセッサを含むスキャンドライバを含み、前記第１スタート信号のデューティサイクルは、前記第１画素の発光の持続時間を決めるシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関するものである。
【背景技術】
【０００２】
エレクトロルミネッセンス（ＥＬ）ディスプレイ装置は、有機発光ダイオードディスプレイ（ＯＬＥＤ）ディスプレイと高分子発光ダイオード（ＰＬＥＤ）ディスプレイを含む。関連する駆動方法に従って、ＯＬＥＤは、アクティブマトリクス式、またはパッシブマトリクス（ＰＭ）式であることができる。アクティブマトリクスＯＬＥＤ（ＡＭ−ＯＬＥＤ）ディスプレイは、通常、薄型で軽量、高発光効率を有する自発光と、低駆動電圧の特徴を示す。また、ＡＭ−ＯＬＥＤディスプレイは、広視覚、高コントラスト、高応答速度、フルカラーと、可撓性の利点を提供する。
【０００３】
ＡＭ−ＯＬＥＤディスプレイは、電流によって駆動される。特に、ＡＭ−ＯＬＥＤディスプレイの各マトリクスアレイの画素領域は、駆動ＴＦＴとして機能する少なくとも１つの薄膜トランジスタ（ＴＦＴ）を含み、駆動電流を調整する。駆動電流は、コンデンサに保存の電位の変化に基づいて変調され、画素領域の輝度とグレーレベルを制御する。
【０００４】
グレーレベルは、レジスタを含む分圧器を用いることによって選ばれる。図１ａは、従来の分圧器の概略図である。分圧器１０は、高電圧源（Ｖｃｃ）と低電圧源（Ｇｎｄ）の間に直列に接続されたレジスタを含む。２つのレジスタ間の各分圧点は、特定のグレーレベルを示す対応する電圧を有する。
【０００５】
分圧器１０の分圧点１１０は、ＡＭ−ＯＬＥＤの最大輝度を表す最大のグレーレベルを提供することができる。１つの分圧器が１つの最大のグレーレベルしか提供しないことから、仮にユーザーがＡＭ−ＯＬＥＤの最大輝度を高く調整したい場合、ＡＭ−ＯＬＥＤは、いくつかの分圧器を必要とする。
【０００６】
図１ｂは、もう１つの従来の分圧器の概略図である。２つのレジスタ間の電圧は、２つのレジスタの抵抗に基づいて調整されることができる。この場合、分圧器１０によって提供された第１の最大のグレーレベルは、１００ニット（ｎｉｔｓ）であり、分圧器１２によって提供された第２の最大のグレーレベルは、１５０ニットであり、分圧器１４によって提供された第３の最大のグレーレベルは、２００ニットである。よって、ＡＭ−ＯＬＥＤの輝度は、異なる最大のグレーレベルの提供によって調整されることができるが、しかし、ＡＭ−ＯＬＥＤのコストと体積が増加される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
画素の制御システムを提供する。
【課題を解決するための手段】
【０００８】
画素の制御システムの実施例は、第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、第１画素を点灯するために、第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニットと、第１画素を制御し、第１、第２と、第３シフト信号に基づいて第１データ信号を受ける第１プロセッサを含むスキャンドライバを含み、第１スタート信号のデューティサイクルは、第１画素の発光の持続時間を決める。
【０００９】
画素の制御システムのもう１つの実施例は、画素にデータを提供するデータ信号ラインと、画素の発光時間を制御し、データ信号ラインより提供されたデータが第１期間と第２期間の間で異なる時、画素の輝度は、第３期間と第４期間の間で異なるスキャンドライバを含む。画素は、第３期間と第４期間の間、点灯される。
【００１０】
画素の制御システムのもう１つの実施例は、ディスプレイ装置を含む。ディスプレイ装置は、第１画素を含むディスプレイパネル、スタート信号を出力するＥＬドライバ、第１データ信号を第１画素に出力するデータドライバと、第１スキャン信号と第２スキャン信号を第１画素に出力するスキャンドライバを含む。第１画素は、第１スキャン信号に基づいて第１データ信号を受け、第１画素は、第２スキャン信号に基づいて点灯される。スキャンドライバは、第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、第１画素を点灯するために、第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニットと、第１画素を制御し、第１、第２と、第３シフト信号に基づいて第１データ信号を受ける第１プロセッサを含む。第１スタート信号のデューティサイクルは、第１画素の発光の持続時間を決める。
【発明の効果】
【００１１】
本発明の画素の制御システムによれば、ディスプレイの画素の発光の持続時間は、スタート信号ＳＴＶのデューティサイクルによって制御されることができる。ディスプレイパネルの輝度は、画素の発光の持続時間が長ければ明るく、逆の場合も同じである。よって、ユーザーは、実際の必要に応じてディスプレイパネルの輝度を調整することができる。
【発明を実施するための最良の形態】
【００１２】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１３】
画素制御システムを提供する。いくつかの実施例に説明されるように、ディスプレイの画素の輝度は、例えば、画素の発光の持続時間を増加することによって調節されることができる。図２ａは、電子装置として統合される画素制御システムの実施例の概略図である。注意するのは、この電子装置は、例えばＰＤＡ、表示モニタ、ノート型パソコン、タブレットコンピュータ、または携帯電話などの各種の構成に提供されることができる。電子装置２は、ディスプレイ装置２０と、デジタル／アナログコンバータ（ＤＡＣ）２５を含む。ＤＡＣ２５は、電力をディスプレイ装置２０に供給する。
【００１４】
図２ｂは、ディスプレイ装置２０の実施例の概略図である。図２ｂに示すように、ディスプレイ装置２０は、画素Ｐ11〜Ｐmn、データドライバ２２、スキャンドライバ２３と、ＥＬドライバ２４を含むディスプレイパネル２１を含み、集積回路（ＩＣ）によって統合されることができる。
【００１５】
データドライバ２２は、データ信号Ｄ1〜Ｄmを画素Ｐ11〜Ｐmnに提供する。スキャンドライバ２３は、ＥＬドライバ２４から出力されたスタート信号（ＳＴＶ）を受け、スキャン信号Ｓ1〜ＳnとＸＳ1〜ＸＳnによって画素Ｐ11〜Ｐmnを制御する。画素Ｐ11〜Ｐmnは、スキャン信号Ｓ1〜Ｓnに基づいてデータ信号Ｄ1〜Ｄmを受け、画素Ｐ11〜Ｐmnは、スキャン信号ＸＳ1〜ＸＳnに基づいて発光される。
【００１６】
図３は、スキャンドライバの実施例の概略図である。明確にするために、ディスプレイの２つの画素のみが表されている。図３に示す画素の構造が例として挙げられているが、その他の実施例では、その他の構造が用いられることができる。
【００１７】
スキャンドライバ２３は、シフトレジスタ回路３３とプロセッサ３４〜３７を含む。シフトレジスタ回路３３は、シフトレジスタユニットＶＳＲ1〜ＶＳＲ4を含む。各シフトレジスタユニットは、スタート信号ＳＴＶのデューティーサイクルに基づいてシフト信号を出力する。
【００１８】
プロセッサ３４は、ロジックユニット３４１と３４２を含む。ロジックユニット３４１の第１入力端子は、浮いた状態にあり、ロジックユニット３４１の第２入力端子は、シフト信号ＳＳ1を受ける。ロジックユニット３４２の第１入力端子は、ロジックユニット３４１の出力端子に接続され、ロジックユニット３４２の第２入力端子は、シフト信号ＳＳ1を受ける。ロジックユニット３４１の第１入力端子が浮いた状態にあることから、ロジックユニット３４２の出力端子は、画素を制御しない。プロセッサ３５は、ロジックユニット３５１と３５２を含む。ロジックユニット３５１は、シフト信号ＳＳ1とＳＳ2を受ける。ロジックユニット３５２は、ロジックユニット３５１の出力信号と、シフト信号ＳＳ3を受け、スキャン信号ＳＤ1を発生する。画素３１は、スキャン信号ＳＤ1に基づいてデータ信号ＤＳを受ける。シフト信号ＳＳ2もスキャン信号ＸＳＤ1に対応する。画素３１は、スキャン信号ＸＳＤ1に基づいて発光される。
【００１９】
プロセッサ３６は、ロジックユニット３６１と３６２を含む。ロジックユニット３６１は、シフト信号ＳＳ2とＳＳ3を受ける。ロジックユニット３６２は、ロジックユニット３６１の出力信号と、シフト信号ＳＳ4を受け、スキャン信号ＳＤ2を発生する。画素３２は、スキャン信号ＳＤ2に基づいてデータ信号ＤＳを受ける。シフト信号ＳＳ3は、スキャン信号ＸＳＤ2に対応する。画素３２は、スキャン信号ＸＳＤ2に基づいて発光される。
【００２０】
プロセッサ３７は、ロジックユニット３７１と３７２を含む。ロジックユニット３７１は、シフト信号ＳＳ3とＳＳ4を受ける。ロジックユニット３７２の第１入力端子は、ロジックユニット３７１の出力信号を受け、ロジックユニット３７２の第２入力端子は、浮いた状態にある。ロジックユニット３７２の第２入力端子が浮いた状態にあることから、ロジックユニット３７２の出力端子は、画素を制御しない。
【００２１】
この実施例では、ロジックユニット３４１、３５１、３６１と、３７１は、ＸＯＲゲートからなり、ロジックユニット３４２、３５２、３６２と、３７２は、ＡＮＤゲートからなる。
【００２２】
図４は、図３に表されたスキャンドライバの実施例のタイミング図である。図３では、シフトレジスタユニットＶＳＲ1がスタート信号ＳＴＶを受けた時、シフトレジスタユニットＶＳＲ1〜ＶＳＲ4は、シフト信号ＳＳ1〜ＳＳ4をそれぞれ出力する。
【００２３】
画素３１は、プロセッサ３５によって受けたシフト信号ＳＳ1〜ＳＳ3に基づいてデータ信号ＤＳを受ける。図４に示すように、期間Ｐ1では、シフト信号ＳＳ1のロジックレベルが低く、シフト信号ＳＳ2とＳＳ3のロジックレベルが高いため、スキャン信号ＳＤ1のロジックレベルが高い。
【００２４】
スキャン信号ＳＤ1のロジックレベルが高いことから、トランジスタ３１１は、オンにされることができる。データ信号は、トランジスタ３１１を通してコンデンサ３１２に伝送され、コンデンサ３１２を充電する。トランジスタ３１３は、コンデンサ３１２の電圧が第１既定値に充電された時、オンにされ、駆動電流Ｉ1を出力する。スキャン信号ＸＳＤ1のロジックレベルが高いことから、トランジスタ３１４は、期間Ｐ1でオンにされる。発光素子３１５は、駆動電流Ｉ1がトランジスタ３１４によって発光素子３１５に伝送された時、点灯される。
【００２５】
期間Ｐ2では、スキャン信号ＸＳＤ1のロジックレベルが低いため、発光素子３１５が消滅される。スキャン信号ＳＤ2のロジックレベルが高いことから、コンデンサ３２２は、充電され、駆動電流Ｉ2がトランジスタ３２３によって提供される。発光素子３２５は、駆動電流Ｉ2を受け、スキャン信号ＳＤ2のロジックレベルが高い時、点灯される。
【００２６】
期間Ｐ3では、スキャン信号ＸＳＤ2のロジックレベルが低いため、発光素子３２５が消滅される。期間Ｐ4では、スキャン信号ＸＳＤ1のロジックレベルが高いため、トランジスタ３１４がオンにされる。コンデンサ３１２の電圧が第１既定値を維持することから、トランジスタ３１３は、発光素子３１５に提供される駆動電流Ｉ1を発生し、その素子をオンにする。
【００２７】
期間Ｐ5では、スキャン信号ＳＤ1のロジックレベルが高いことから、コンデンサ３１２は、再度、データ信号ＤＳに基づいて充電され、コンデンサ３１２の電圧が第２既定値に充電される。トランジスタ３１３は、コンデンサ３１２の新しい電圧に基づいて新しい駆動電流Ｉ1を発生する。スキャン信号ＸＳＤ1のロジックレベルもまた高いことから、発光素子３１５が点灯される。
【００２８】
期間Ｐ4では、コンデンサ３１２の電圧は、期間Ｐ1のトランジスタ３１１によって受けられたデータ信号ＤＳによって決まる。期間Ｐ5では、コンデンサ３１２の電圧は、期間Ｐ5のトランジスタ３１１によって受けられたデータ信号ＤＳによって決まる。発光素子３１５は、期間Ｐ4とＰ5で点灯されるが、仮に、期間Ｐ1のデータ信号ＤＳが期間Ｐ5のデータ信号ＤＳと異なる場合、期間Ｐ4の発光素子３１５の輝度は、期間Ｐ5の発光素子３１５の輝度と異なる。
【００２９】
期間Ｐ6では、スキャン信号ＸＳＤ2のロジックレベルが高いため、トランジスタ３２４がオンにされる。コンデンサ３２２の電圧がトランジスタ３２３をオンにすることができることから、発光素子３２５は、駆動電流Ｉ2を受け、点灯される。
【００３０】
期間Ｐ7では、スキャン信号ＳＤ2のロジックレベルが高いことから、コンデンサ３２２は、データ信号ＤＳに基づいて、再度充電される。トランジスタ３２３は、コンデンサ３２２の電圧に基づいて、新しい駆動電流Ｉ2を出力する。スキャン信号ＸＳＤ2のロジックレベルも高いため、発光素子３２５も点灯される。
【００３１】
期間Ｐ6のコンデンサ３２２の電圧は、期間Ｐ2のコンデンサ３２１によって受けられるデータ信号ＤＳによって決まる。期間Ｐ7のコンデンサ３２２の電圧は、期間Ｐ7のトランジスタ３２１によって受けられるデータ信号ＤＳによって決まる。発光素子３２５は、期間Ｐ6とＰ7で点灯されるが、仮に、期間Ｐ2のデータ信号ＤＳが期間Ｐ7のデータ信号ＤＳと異なる場合、期間Ｐ6の発光素子３２５の輝度は、期間Ｐ7の発光素子３２５の輝度と異なる。
【００３２】
画素３１を例にすると、スタート信号ＳＴＶが期間Ｐ8で１サイクルのみを有することから、期間Ｐ1〜Ｐ4での発光素子３１５の発光状態は、明−暗−明である。仮に、トランジスタ３１４がＰＭＯＳトランジスタによって置き換えられ、またはスタート信号のサイクルが反転される場合、期間Ｐ1〜Ｐ4での発光素子３１５の発光状態は、暗−明−暗に変えられる。発光素子３１５の発光状態は、スタート信号ＳＴＶが期間Ｐ8で２サイクル有することから、明−暗−明−暗−明である。
【００３３】
各発光状態の持続時間は、スタート信号ＳＴＶのデューティサイクルによって決まる。ディスプレイパネルが画像を表示するのに１６.６３ｍｓを必要とし、且つ、ディスプレイパネルの全発光素子の発光状態が明−暗−明であると仮定する。発光状態の持続時間が１６.６３ｍｓの時、ディスプレイパネルの輝度は、１００％であり、発光状態の持続時間が１３.３０４ｍｓの時、ディスプレイパネルの輝度は、８０％である。発光状態の持続時間が８.３１５ｍｓの時、ディスプレイパネルの輝度は、５０％である。
【００３４】
例えば、期間Ｐ1、Ｐ4と、Ｐ5の間、発光素子３１５がスキャン信号ＸＳＤ1に基づいて発光されると仮定する。発光素子３１５の発光の持続時間（期間Ｐ1、Ｐ4と、Ｐ5の時間）が１３.３０４ｍｓの時、ディスプレイパネルの輝度は、５０％である。よって、スタート信号ＳＴＶのデューティサイクルは、発光素子の発光の持続時間を制御し、よって、ディスプレイパネルの輝度を制御する。このため、ユーザーは、実際の必要に応じてディスプレイパネルの輝度を調整し、消費電力を減少することができる。
【００３５】
図５は、スキャンドライバのもう１つの実施例の概略図である。各ロジックユニット３４２、３５２、３６２と、３７２は、垂直出力イネーブル信号（ｖｅｒｔｉｃａｌ ｏｕｔｐｕｔ ｅｎａｂｌｅ ｓｉｇｎａｌ； ＥＮＢＶ）を更に受ける。各バッファ３７１〜３７４は、増幅機能を有する。バッファ３７１は、スキャン信号ＳＤ1を増幅し、トランジスタ３１１をオンにする。バッファ３７２は、スキャン信号ＸＳＤ1を増幅し、トランジスタ３１４をオンにする。バッファ３７３は、スキャン信号ＳＤ2を増幅し、トランジスタ３２１をオンにする。バッファ３７４は、スキャン信号ＸＳＤ1を増幅し、トランジスタ３２１をオンにする。
【００３６】
図６は、スキャンドライバのもう１つの実施例の概略図である。各画素は、赤色、緑色、青色をそれぞれ表示する３つのサブピクセルを含む。明確にするために、図６は、赤色、緑色、青色をそれぞれ表示するサブピクセル６１〜６３を含む１つの画素のみを表している。
【００３７】
各シフトレジスタユニットＶＳＲ1B〜ＶＳＲ3Bは、シフトレジスタユニットＶＳＲ1Bがスタート信号ＳＴＶBを受けた時、シフト信号を提供する。プロセッサ６４は、シフトレジスタユニットＶＳＲ1B〜ＶＳＲ3Bによって提供されたシフト信号を受け、スキャン信号ＳＤ1を発生する。サブピクセル６１〜６３は、スキャン信号ＳＤ1に基づいて、データ信号ＤＳR、ＳＤGと、ＤＳBをそれぞれ受ける。シフトレジスタユニットＶＳＲ2Bによって提供されたシフト信号は、スキャン信号ＸＳＤ1Bである。サブピクセル６３は、スキャン信号ＸＳＤ1Bに基づいて点灯される。
【００３８】
シフトレジスタユニットＶＳＲ1Rがスタート信号ＳＴＶRを受けた時、シフトレジスタユニットＶＳＲ2Rによって提供されたシフト信号は、スキャン信号ＸＳＤ1Rとして用いられる。サブピクセル６１は、スキャン信号ＸＳＤ1Rに基づいて点灯される。
【００３９】
シフトレジスタユニットＶＳＲ1Gがスタート信号ＳＴＶGを受けた時、シフトレジスタユニットＶＳＲ2Gによって提供されたシフト信号は、スキャン信号ＸＳＤ1Gとして用いられる。サブピクセル６２は、スキャン信号ＸＳＤ1Gに基づいて点灯される。
【００４０】
サブピクセル６１〜６３の発光の持続時間は、スタート信号ＳＴＶR、ＳＴＶGと、ＳＴＶBのデューティサイクルによってそれぞれ制御される。
【００４１】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００４２】
【図１ａ】従来の分圧器の概略図である。
【図１ｂ】従来の分圧器のもう１つの概略図である。
【図２ａ】画素制御システムの実施例の概略図である。
【図２ｂ】図２ａのシステムに用いるディスプレイ装置の実施例の概略図である。
【図３】スキャンドライバの実施例の概略図である。
【図４】図３のスキャンドライバのタイミング図である。
【図５】スキャンドライバのもう１つの実施例の概略図である。
【図６】スキャンドライバのもう１つの実施例の概略図である。
【符号の説明】
【００４３】
１０、１２、１４ 分圧回路
１１０ 分圧点
２ 電子装置
２０ ディスプレイ装置
２１ ディスプレイパネル
２２ データドライバ
２３ スキャンドライバ
２５ デジタル／アナログコンバータ
３３ シフトレジスタ回路
３４〜３７、６４ プロセッサ
３４１、３４２、３５１、３５２、３６１、３６２、３７１、３７２ ロジックユニット
３１、３２ 画素
３１１、３１３、３１４、３２１、３２３、３２４ トランジスタ
３１２、３２２ コンデンサ
３１５、３２５ 発光素子
３７１〜３７４ バッファ
６１〜６３ サブピクセル
ＥＮＢＶ 垂直出力イネーブル信号
Ｐ11〜Ｐmn 画素
Ｄ1〜Ｄm、ＤＳ、ＤＳR、ＳＤG、ＤＳB データ信号
ＳＴＶ、ＳＴＶR、ＳＴＶG、ＳＴＶB スタート信号
ＳＤ1〜ＳＤn、ＸＳ1〜ＸＳn、ＸＳ1R、ＸＳ1G、ＸＳ1B スキャン信号
ＶＳＲ1〜ＶＳＲ4、ＶＳＲ1R〜ＶＳＲ3R、ＶＳＲ1G〜ＶＳＲ2G、ＶＳＲ1B〜ＶＳＲ2B シフトレジスタユニット
ＳＳ1〜ＳＳ4 シフト信号
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関するものである。
【背景技術】
【０００２】
エレクトロルミネッセンス（ＥＬ）ディスプレイ装置は、有機発光ダイオードディスプレイ（ＯＬＥＤ）ディスプレイと高分子発光ダイオード（ＰＬＥＤ）ディスプレイを含む。関連する駆動方法に従って、ＯＬＥＤは、アクティブマトリクス式、またはパッシブマトリクス（ＰＭ）式であることができる。アクティブマトリクスＯＬＥＤ（ＡＭ−ＯＬＥＤ）ディスプレイは、通常、薄型で軽量、高発光効率を有する自発光と、低駆動電圧の特徴を示す。また、ＡＭ−ＯＬＥＤディスプレイは、広視覚、高コントラスト、高応答速度、フルカラーと、可撓性の利点を提供する。
【０００３】
ＡＭ−ＯＬＥＤディスプレイは、電流によって駆動される。特に、ＡＭ−ＯＬＥＤディスプレイの各マトリクスアレイの画素領域は、駆動ＴＦＴとして機能する少なくとも１つの薄膜トランジスタ（ＴＦＴ）を含み、駆動電流を調整する。駆動電流は、コンデンサに保存の電位の変化に基づいて変調され、画素領域の輝度とグレーレベルを制御する。
【０００４】
グレーレベルは、レジスタを含む分圧器を用いることによって選ばれる。図１ａは、従来の分圧器の概略図である。分圧器１０は、高電圧源（Ｖｃｃ）と低電圧源（Ｇｎｄ）の間に直列に接続されたレジスタを含む。２つのレジスタ間の各分圧点は、特定のグレーレベルを示す対応する電圧を有する。
【０００５】
分圧器１０の分圧点１１０は、ＡＭ−ＯＬＥＤの最大輝度を表す最大のグレーレベルを提供することができる。１つの分圧器が１つの最大のグレーレベルしか提供しないことから、仮にユーザーがＡＭ−ＯＬＥＤの最大輝度を高く調整したい場合、ＡＭ−ＯＬＥＤは、いくつかの分圧器を必要とする。
【０００６】
図１ｂは、もう１つの従来の分圧器の概略図である。２つのレジスタ間の電圧は、２つのレジスタの抵抗に基づいて調整されることができる。この場合、分圧器１０によって提供された第１の最大のグレーレベルは、１００ニット（ｎｉｔｓ）であり、分圧器１２によって提供された第２の最大のグレーレベルは、１５０ニットであり、分圧器１４によって提供された第３の最大のグレーレベルは、２００ニットである。よって、ＡＭ−ＯＬＥＤの輝度は、異なる最大のグレーレベルの提供によって調整されることができるが、しかし、ＡＭ−ＯＬＥＤのコストと体積が増加される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
画素の制御システムを提供する。
【課題を解決するための手段】
【０００８】
画素の制御システムの実施例は、第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、第１画素を点灯するために、第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニットと、第１画素を制御し、第１、第２と、第３シフト信号に基づいて第１データ信号を受ける第１プロセッサを含むスキャンドライバを含み、第１スタート信号のデューティサイクルは、第１画素の発光の持続時間を決める。
【０００９】
画素の制御システムのもう１つの実施例は、画素にデータを提供するデータ信号ラインと、画素の発光時間を制御し、データ信号ラインより提供されたデータが第１期間と第２期間の間で異なる時、画素の輝度は、第３期間と第４期間の間で異なるスキャンドライバを含む。画素は、第３期間と第４期間の間、点灯される。
【００１０】
画素の制御システムのもう１つの実施例は、ディスプレイ装置を含む。ディスプレイ装置は、第１画素を含むディスプレイパネル、スタート信号を出力するＥＬドライバ、第１データ信号を第１画素に出力するデータドライバと、第１スキャン信号と第２スキャン信号を第１画素に出力するスキャンドライバを含む。第１画素は、第１スキャン信号に基づいて第１データ信号を受け、第１画素は、第２スキャン信号に基づいて点灯される。スキャンドライバは、第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、第１画素を点灯するために、第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニットと、第１画素を制御し、第１、第２と、第３シフト信号に基づいて第１データ信号を受ける第１プロセッサを含む。第１スタート信号のデューティサイクルは、第１画素の発光の持続時間を決める。
【発明の効果】
【００１１】
本発明の画素の制御システムによれば、ディスプレイの画素の発光の持続時間は、スタート信号ＳＴＶのデューティサイクルによって制御されることができる。ディスプレイパネルの輝度は、画素の発光の持続時間が長ければ明るく、逆の場合も同じである。よって、ユーザーは、実際の必要に応じてディスプレイパネルの輝度を調整することができる。
【発明を実施するための最良の形態】
【００１２】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１３】
画素制御システムを提供する。いくつかの実施例に説明されるように、ディスプレイの画素の輝度は、例えば、画素の発光の持続時間を増加することによって調節されることができる。図２ａは、電子装置として統合される画素制御システムの実施例の概略図である。注意するのは、この電子装置は、例えばＰＤＡ、表示モニタ、ノート型パソコン、タブレットコンピュータ、または携帯電話などの各種の構成に提供されることができる。電子装置２は、ディスプレイ装置２０と、デジタル／アナログコンバータ（ＤＡＣ）２５を含む。ＤＡＣ２５は、電力をディスプレイ装置２０に供給する。
【００１４】
図２ｂは、ディスプレイ装置２０の実施例の概略図である。図２ｂに示すように、ディスプレイ装置２０は、画素Ｐ11〜Ｐmn、データドライバ２２、スキャンドライバ２３と、ＥＬドライバ２４を含むディスプレイパネル２１を含み、集積回路（ＩＣ）によって統合されることができる。
【００１５】
データドライバ２２は、データ信号Ｄ1〜Ｄmを画素Ｐ11〜Ｐmnに提供する。スキャンドライバ２３は、ＥＬドライバ２４から出力されたスタート信号（ＳＴＶ）を受け、スキャン信号Ｓ1〜ＳnとＸＳ1〜ＸＳnによって画素Ｐ11〜Ｐmnを制御する。画素Ｐ11〜Ｐmnは、スキャン信号Ｓ1〜Ｓnに基づいてデータ信号Ｄ1〜Ｄmを受け、画素Ｐ11〜Ｐmnは、スキャン信号ＸＳ1〜ＸＳnに基づいて発光される。
【００１６】
図３は、スキャンドライバの実施例の概略図である。明確にするために、ディスプレイの２つの画素のみが表されている。図３に示す画素の構造が例として挙げられているが、その他の実施例では、その他の構造が用いられることができる。
【００１７】
スキャンドライバ２３は、シフトレジスタ回路３３とプロセッサ３４〜３７を含む。シフトレジスタ回路３３は、シフトレジスタユニットＶＳＲ1〜ＶＳＲ4を含む。各シフトレジスタユニットは、スタート信号ＳＴＶのデューティーサイクルに基づいてシフト信号を出力する。
【００１８】
プロセッサ３４は、ロジックユニット３４１と３４２を含む。ロジックユニット３４１の第１入力端子は、浮いた状態にあり、ロジックユニット３４１の第２入力端子は、シフト信号ＳＳ1を受ける。ロジックユニット３４２の第１入力端子は、ロジックユニット３４１の出力端子に接続され、ロジックユニット３４２の第２入力端子は、シフト信号ＳＳ1を受ける。ロジックユニット３４１の第１入力端子が浮いた状態にあることから、ロジックユニット３４２の出力端子は、画素を制御しない。プロセッサ３５は、ロジックユニット３５１と３５２を含む。ロジックユニット３５１は、シフト信号ＳＳ1とＳＳ2を受ける。ロジックユニット３５２は、ロジックユニット３５１の出力信号と、シフト信号ＳＳ3を受け、スキャン信号ＳＤ1を発生する。画素３１は、スキャン信号ＳＤ1に基づいてデータ信号ＤＳを受ける。シフト信号ＳＳ2もスキャン信号ＸＳＤ1に対応する。画素３１は、スキャン信号ＸＳＤ1に基づいて発光される。
【００１９】
プロセッサ３６は、ロジックユニット３６１と３６２を含む。ロジックユニット３６１は、シフト信号ＳＳ2とＳＳ3を受ける。ロジックユニット３６２は、ロジックユニット３６１の出力信号と、シフト信号ＳＳ4を受け、スキャン信号ＳＤ2を発生する。画素３２は、スキャン信号ＳＤ2に基づいてデータ信号ＤＳを受ける。シフト信号ＳＳ3は、スキャン信号ＸＳＤ2に対応する。画素３２は、スキャン信号ＸＳＤ2に基づいて発光される。
【００２０】
プロセッサ３７は、ロジックユニット３７１と３７２を含む。ロジックユニット３７１は、シフト信号ＳＳ3とＳＳ4を受ける。ロジックユニット３７２の第１入力端子は、ロジックユニット３７１の出力信号を受け、ロジックユニット３７２の第２入力端子は、浮いた状態にある。ロジックユニット３７２の第２入力端子が浮いた状態にあることから、ロジックユニット３７２の出力端子は、画素を制御しない。
【００２１】
この実施例では、ロジックユニット３４１、３５１、３６１と、３７１は、ＸＯＲゲートからなり、ロジックユニット３４２、３５２、３６２と、３７２は、ＡＮＤゲートからなる。
【００２２】
図４は、図３に表されたスキャンドライバの実施例のタイミング図である。図３では、シフトレジスタユニットＶＳＲ1がスタート信号ＳＴＶを受けた時、シフトレジスタユニットＶＳＲ1〜ＶＳＲ4は、シフト信号ＳＳ1〜ＳＳ4をそれぞれ出力する。
【００２３】
画素３１は、プロセッサ３５によって受けたシフト信号ＳＳ1〜ＳＳ3に基づいてデータ信号ＤＳを受ける。図４に示すように、期間Ｐ1では、シフト信号ＳＳ1のロジックレベルが低く、シフト信号ＳＳ2とＳＳ3のロジックレベルが高いため、スキャン信号ＳＤ1のロジックレベルが高い。
【００２４】
スキャン信号ＳＤ1のロジックレベルが高いことから、トランジスタ３１１は、オンにされることができる。データ信号は、トランジスタ３１１を通してコンデンサ３１２に伝送され、コンデンサ３１２を充電する。トランジスタ３１３は、コンデンサ３１２の電圧が第１既定値に充電された時、オンにされ、駆動電流Ｉ1を出力する。スキャン信号ＸＳＤ1のロジックレベルが高いことから、トランジスタ３１４は、期間Ｐ1でオンにされる。発光素子３１５は、駆動電流Ｉ1がトランジスタ３１４によって発光素子３１５に伝送された時、点灯される。
【００２５】
期間Ｐ2では、スキャン信号ＸＳＤ1のロジックレベルが低いため、発光素子３１５が消滅される。スキャン信号ＳＤ2のロジックレベルが高いことから、コンデンサ３２２は、充電され、駆動電流Ｉ2がトランジスタ３２３によって提供される。発光素子３２５は、駆動電流Ｉ2を受け、スキャン信号ＳＤ2のロジックレベルが高い時、点灯される。
【００２６】
期間Ｐ3では、スキャン信号ＸＳＤ2のロジックレベルが低いため、発光素子３２５が消滅される。期間Ｐ4では、スキャン信号ＸＳＤ1のロジックレベルが高いため、トランジスタ３１４がオンにされる。コンデンサ３１２の電圧が第１既定値を維持することから、トランジスタ３１３は、発光素子３１５に提供される駆動電流Ｉ1を発生し、その素子をオンにする。
【００２７】
期間Ｐ5では、スキャン信号ＳＤ1のロジックレベルが高いことから、コンデンサ３１２は、再度、データ信号ＤＳに基づいて充電され、コンデンサ３１２の電圧が第２既定値に充電される。トランジスタ３１３は、コンデンサ３１２の新しい電圧に基づいて新しい駆動電流Ｉ1を発生する。スキャン信号ＸＳＤ1のロジックレベルもまた高いことから、発光素子３１５が点灯される。
【００２８】
期間Ｐ4では、コンデンサ３１２の電圧は、期間Ｐ1のトランジスタ３１１によって受けられたデータ信号ＤＳによって決まる。期間Ｐ5では、コンデンサ３１２の電圧は、期間Ｐ5のトランジスタ３１１によって受けられたデータ信号ＤＳによって決まる。発光素子３１５は、期間Ｐ4とＰ5で点灯されるが、仮に、期間Ｐ1のデータ信号ＤＳが期間Ｐ5のデータ信号ＤＳと異なる場合、期間Ｐ4の発光素子３１５の輝度は、期間Ｐ5の発光素子３１５の輝度と異なる。
【００２９】
期間Ｐ6では、スキャン信号ＸＳＤ2のロジックレベルが高いため、トランジスタ３２４がオンにされる。コンデンサ３２２の電圧がトランジスタ３２３をオンにすることができることから、発光素子３２５は、駆動電流Ｉ2を受け、点灯される。
【００３０】
期間Ｐ7では、スキャン信号ＳＤ2のロジックレベルが高いことから、コンデンサ３２２は、データ信号ＤＳに基づいて、再度充電される。トランジスタ３２３は、コンデンサ３２２の電圧に基づいて、新しい駆動電流Ｉ2を出力する。スキャン信号ＸＳＤ2のロジックレベルも高いため、発光素子３２５も点灯される。
【００３１】
期間Ｐ6のコンデンサ３２２の電圧は、期間Ｐ2のコンデンサ３２１によって受けられるデータ信号ＤＳによって決まる。期間Ｐ7のコンデンサ３２２の電圧は、期間Ｐ7のトランジスタ３２１によって受けられるデータ信号ＤＳによって決まる。発光素子３２５は、期間Ｐ6とＰ7で点灯されるが、仮に、期間Ｐ2のデータ信号ＤＳが期間Ｐ7のデータ信号ＤＳと異なる場合、期間Ｐ6の発光素子３２５の輝度は、期間Ｐ7の発光素子３２５の輝度と異なる。
【００３２】
画素３１を例にすると、スタート信号ＳＴＶが期間Ｐ8で１サイクルのみを有することから、期間Ｐ1〜Ｐ4での発光素子３１５の発光状態は、明−暗−明である。仮に、トランジスタ３１４がＰＭＯＳトランジスタによって置き換えられ、またはスタート信号のサイクルが反転される場合、期間Ｐ1〜Ｐ4での発光素子３１５の発光状態は、暗−明−暗に変えられる。発光素子３１５の発光状態は、スタート信号ＳＴＶが期間Ｐ8で２サイクル有することから、明−暗−明−暗−明である。
【００３３】
各発光状態の持続時間は、スタート信号ＳＴＶのデューティサイクルによって決まる。ディスプレイパネルが画像を表示するのに１６.６３ｍｓを必要とし、且つ、ディスプレイパネルの全発光素子の発光状態が明−暗−明であると仮定する。発光状態の持続時間が１６.６３ｍｓの時、ディスプレイパネルの輝度は、１００％であり、発光状態の持続時間が１３.３０４ｍｓの時、ディスプレイパネルの輝度は、８０％である。発光状態の持続時間が８.３１５ｍｓの時、ディスプレイパネルの輝度は、５０％である。
【００３４】
例えば、期間Ｐ1、Ｐ4と、Ｐ5の間、発光素子３１５がスキャン信号ＸＳＤ1に基づいて発光されると仮定する。発光素子３１５の発光の持続時間（期間Ｐ1、Ｐ4と、Ｐ5の時間）が１３.３０４ｍｓの時、ディスプレイパネルの輝度は、５０％である。よって、スタート信号ＳＴＶのデューティサイクルは、発光素子の発光の持続時間を制御し、よって、ディスプレイパネルの輝度を制御する。このため、ユーザーは、実際の必要に応じてディスプレイパネルの輝度を調整し、消費電力を減少することができる。
【００３５】
図５は、スキャンドライバのもう１つの実施例の概略図である。各ロジックユニット３４２、３５２、３６２と、３７２は、垂直出力イネーブル信号（ｖｅｒｔｉｃａｌ ｏｕｔｐｕｔ ｅｎａｂｌｅ ｓｉｇｎａｌ； ＥＮＢＶ）を更に受ける。各バッファ３７１〜３７４は、増幅機能を有する。バッファ３７１は、スキャン信号ＳＤ1を増幅し、トランジスタ３１１をオンにする。バッファ３７２は、スキャン信号ＸＳＤ1を増幅し、トランジスタ３１４をオンにする。バッファ３７３は、スキャン信号ＳＤ2を増幅し、トランジスタ３２１をオンにする。バッファ３７４は、スキャン信号ＸＳＤ1を増幅し、トランジスタ３２１をオンにする。
【００３６】
図６は、スキャンドライバのもう１つの実施例の概略図である。各画素は、赤色、緑色、青色をそれぞれ表示する３つのサブピクセルを含む。明確にするために、図６は、赤色、緑色、青色をそれぞれ表示するサブピクセル６１〜６３を含む１つの画素のみを表している。
【００３７】
各シフトレジスタユニットＶＳＲ1B〜ＶＳＲ3Bは、シフトレジスタユニットＶＳＲ1Bがスタート信号ＳＴＶBを受けた時、シフト信号を提供する。プロセッサ６４は、シフトレジスタユニットＶＳＲ1B〜ＶＳＲ3Bによって提供されたシフト信号を受け、スキャン信号ＳＤ1を発生する。サブピクセル６１〜６３は、スキャン信号ＳＤ1に基づいて、データ信号ＤＳR、ＳＤGと、ＤＳBをそれぞれ受ける。シフトレジスタユニットＶＳＲ2Bによって提供されたシフト信号は、スキャン信号ＸＳＤ1Bである。サブピクセル６３は、スキャン信号ＸＳＤ1Bに基づいて点灯される。
【００３８】
シフトレジスタユニットＶＳＲ1Rがスタート信号ＳＴＶRを受けた時、シフトレジスタユニットＶＳＲ2Rによって提供されたシフト信号は、スキャン信号ＸＳＤ1Rとして用いられる。サブピクセル６１は、スキャン信号ＸＳＤ1Rに基づいて点灯される。
【００３９】
シフトレジスタユニットＶＳＲ1Gがスタート信号ＳＴＶGを受けた時、シフトレジスタユニットＶＳＲ2Gによって提供されたシフト信号は、スキャン信号ＸＳＤ1Gとして用いられる。サブピクセル６２は、スキャン信号ＸＳＤ1Gに基づいて点灯される。
【００４０】
サブピクセル６１〜６３の発光の持続時間は、スタート信号ＳＴＶR、ＳＴＶGと、ＳＴＶBのデューティサイクルによってそれぞれ制御される。
【００４１】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００４２】
【図１ａ】従来の分圧器の概略図である。
【図１ｂ】従来の分圧器のもう１つの概略図である。
【図２ａ】画素制御システムの実施例の概略図である。
【図２ｂ】図２ａのシステムに用いるディスプレイ装置の実施例の概略図である。
【図３】スキャンドライバの実施例の概略図である。
【図４】図３のスキャンドライバのタイミング図である。
【図５】スキャンドライバのもう１つの実施例の概略図である。
【図６】スキャンドライバのもう１つの実施例の概略図である。
【符号の説明】
【００４３】
１０、１２、１４ 分圧回路
１１０ 分圧点
２ 電子装置
２０ ディスプレイ装置
２１ ディスプレイパネル
２２ データドライバ
２３ スキャンドライバ
２５ デジタル／アナログコンバータ
３３ シフトレジスタ回路
３４〜３７、６４ プロセッサ
３４１、３４２、３５１、３５２、３６１、３６２、３７１、３７２ ロジックユニット
３１、３２ 画素
３１１、３１３、３１４、３２１、３２３、３２４ トランジスタ
３１２、３２２ コンデンサ
３１５、３２５ 発光素子
３７１〜３７４ バッファ
６１〜６３ サブピクセル
ＥＮＢＶ 垂直出力イネーブル信号
Ｐ11〜Ｐmn 画素
Ｄ1〜Ｄm、ＤＳ、ＤＳR、ＳＤG、ＤＳB データ信号
ＳＴＶ、ＳＴＶR、ＳＴＶG、ＳＴＶB スタート信号
ＳＤ1〜ＳＤn、ＸＳ1〜ＸＳn、ＸＳ1R、ＸＳ1G、ＸＳ1B スキャン信号
ＶＳＲ1〜ＶＳＲ4、ＶＳＲ1R〜ＶＳＲ3R、ＶＳＲ1G〜ＶＳＲ2G、ＶＳＲ1B〜ＶＳＲ2B シフトレジスタユニット
ＳＳ1〜ＳＳ4 シフト信号
【特許請求の範囲】
【請求項１】
第１データ信号を受ける第１画素の制御システムであって、
第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、
前記第１画素を点灯するために、前記第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、
前記第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニット、および
前記第１画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１データ信号を受ける第１プロセッサを含むスキャンドライバを含み、
前記第１スタート信号のデューティサイクルは、前記第１画素の発光の持続時間を決めるシステム。
【請求項２】
前記第１プロセッサは、
前記第１シフト信号を受ける第１入力端子、前記第２シフト信号と第１出力端子を受ける第２入力端子を含み、前記第１出力端子は、前記第１シフト信号のロジックレベルが前記第２シフト信号のロジックレベルに等しい時、第１ロジックレベルを出力し、前記第１出力端子は、前記第１シフト信号のロジックレベルが前記第２シフト信号のロジックレベルと異なる時、第２ロジックレベルを出力する第１ロジックユニット、および
前記第１出力端子に接続された第３入力端子、前記第３シフト信号を受ける第４入力端子と、前記第１画素に接続された第２出力端子を含み、前記第２出力端子は、前記第１ロジックユニットのロジックレベル、または前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、第１ロジックレベルを出力し、前記第２出力端子は、前記第１ロジックユニットのロジックレベルと前記第３シフト信号のロジックレベルが前記第２ロジックレベルに等しい時、第２ロジックレベルを出力する第２ロジックユニットを含む請求項１に記載のシステム。
【請求項３】
前記第２ロジックユニットは、制御信号を受ける第５入力端子を更に含み、前記第２出力端子は、前記制御信号のロジックレベル、または前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、前記第１ロジックレベルを出力し、前記第２出力端子は、前記制御信号のロジックレベルと前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、前記第２ロジックレベルを出力する請求項２に記載のシステム。
【請求項４】
第２スタート信号に基づいて第４シフト信号を出力する第４シフトレジスタユニット、
第２画素を点灯するために、前記第４シフト信号に基づいて第５シフト信号を出力する第５シフトレジスタユニット、
第３スタート信号に基づいて第６シフト信号を出力する第６シフトレジスタユニット、
第３画素を点灯するために、前記第６シフト信号に基づいて第７シフト信号を出力する第７シフトレジスタユニットを更に含み、
前記第１プロセッサは、前記第１、前記第２と、前記第３画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１、前記第２と、前記第３データ信号を受け、前記第１、前記第２と、前記第３スタート信号のデューティサイクルに基づいて前記第１、前記第２と、前記第３画素の発光の持続時間をそれぞれ制御する請求項１に記載のシステム。
【請求項５】
前記第１画素は、赤色を表示し、前記第２画素は、青色を表示し、前記第３画素は、緑色を表示する請求項４に記載のシステム。
【請求項６】
画素の制御システムであって、
第１画素を含むディスプレイパネル、
スタート信号を出力するＥＬドライバ、
第１データ信号を前記第１画素に出力するデータドライバ、および
第１スキャン信号と第２スキャン信号を前記第１画素に出力するスキャンドライバを含むディスプレイ装置を含み、
前記第１画素は、前記第１スキャン信号に基づいて前記第１データ信号を受け、前記第１画素は、前記第２スキャン信号に基づいて点灯され、前記スキャンドライバは、
前記第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、
前記第１画素を点灯するために、前記第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、
前記第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニット、および
前記第１画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１データ信号を受ける第１プロセッサを含み、
前記第１スタート信号のデューティサイクルは、前記第１画素の発光の持続時間を決めるシステム。
【請求項７】
前記第１プロセッサは、
前記第１シフト信号を受ける第１入力端子、前記第２シフト信号と第１出力端子を受ける第２入力端子を含み、前記第１出力端子は、前記第１シフト信号のロジックレベルが前記第２シフト信号のロジックレベルに等しい時、第１ロジックレベルを出力し、前記第１出力端子は、前記第１シフト信号のロジックレベルが前記第２シフト信号のロジックレベルと異なる時、第２ロジックレベルを出力する第１ロジックユニット、および
前記第１出力端子に接続された第３入力端子、前記第３シフト信号を受ける第４入力端子と、前記第１画素に接続された第２出力端子を含み、前記第２出力端子は、前記第１ロジックユニットのロジックレベル、または前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、第１ロジックレベルを出力し、前記第２出力端子は、前記第１ロジックユニットのロジックレベルと前記第３シフト信号のロジックレベルが前記第２ロジックレベルに等しい時、第２ロジックレベルを出力する第２ロジックユニットを含む請求項６に記載のシステム。
【請求項８】
前記第２ロジックユニットは、制御信号を受ける第５入力端子を更に含み、前記第２出力端子は、前記制御信号のロジックレベル、または前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、前記第１ロジックレベルを出力し、前記第２出力端子は、前記制御信号のロジックレベルと前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、前記第２ロジックレベルを出力する請求項７に記載のシステム。
【請求項９】
前記第１ロジックユニットは、ＸＯＲゲートからなり、前記第２ロジックユニットは、ＡＮＤゲートからなる請求項８に記載のシステム。
【請求項１０】
前記ディスプレイパネルは、第２と第３画素を更に含む請求項９に記載のシステム。
【請求項１１】
前記データドライバは、第２と第３データ信号を更に出力する請求項１０に記載のシステム。
【請求項１２】
前記ディスプレイパネルは、第２と第３画素を更に含み、
前記データドライバは、第２データ信号と第３データ信号を更に出力し、
前記スキャンドライバは、
第２スタート信号に基づいて第４シフト信号を出力する第４シフトレジスタユニット、
第２画素を点灯するために、前記第４シフト信号に基づいて第５シフト信号を出力する第５シフトレジスタユニット、
第３スタート信号に基づいて第６シフト信号を出力する第６シフトレジスタユニット、および
第３画素を点灯するために、前記第６シフト信号に基づいて第７シフト信号を出力する第７シフトレジスタユニットを更に含み、
前記第１プロセッサは、前記第１、前記第２と、前記第３画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１、前記第２と、前記第３データ信号を受け、前記第１、前記第２と、前記第３スタート信号のデューティサイクルに基づいて前記第１、前記第２と、前記第３画素の発光の持続時間をそれぞれ制御する請求項１１に記載のシステム。
【請求項１３】
前記第１画素は、赤色を表示し、前記第２画素は、青色を表示し、前記第３画素は、緑色を表示する請求項１２に記載のシステム。
【請求項１４】
前記ディスプレイ装置に電力を供給するデジタル／アナログコンバータを更に含む請求項６に記載のシステム。
【請求項１５】
前記ディスプレイ装置に電力を供給する装置を更に含む請求項６に記載のシステム。
【請求項１６】
前記画素にデータを提供するデータ信号ライン、および
前記画素の発光時間を制御し、前記データ信号ラインより提供されたデータが第１期間と第２期間の間で異なる時、前記画素の輝度は、第３期間と第４期間の間で異なるスキャンドライバを含み、
前記画素は、前記第３期間と前記第４期間の間、点灯される画素の制御システム。
【請求項１７】
コンデンサを更に含み、前記第３期間の前記画素の輝度は、前記第１期間の前記データ信号に関連する前記コンデンサの充電に対応する請求項１６に記載のシステム。
【請求項１８】
前記第４期間の前記画素の輝度は、前記第１期間の前記データ信号に関連する前記コンデンサの充電に対応する請求項１７に記載のシステム。
【請求項１９】
前記第２期間と前記第４期間は、同一の時間範囲を有する請求項１８に記載のシステム。
【請求項２０】
前記第１、第２と、第３と、第４期間は、前記スキャンドライバのスタート信号のデューティサイクルに対応する請求項１６に記載のシステム。
【請求項１】
第１データ信号を受ける第１画素の制御システムであって、
第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、
前記第１画素を点灯するために、前記第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、
前記第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニット、および
前記第１画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１データ信号を受ける第１プロセッサを含むスキャンドライバを含み、
前記第１スタート信号のデューティサイクルは、前記第１画素の発光の持続時間を決めるシステム。
【請求項２】
前記第１プロセッサは、
前記第１シフト信号を受ける第１入力端子、前記第２シフト信号と第１出力端子を受ける第２入力端子を含み、前記第１出力端子は、前記第１シフト信号のロジックレベルが前記第２シフト信号のロジックレベルに等しい時、第１ロジックレベルを出力し、前記第１出力端子は、前記第１シフト信号のロジックレベルが前記第２シフト信号のロジックレベルと異なる時、第２ロジックレベルを出力する第１ロジックユニット、および
前記第１出力端子に接続された第３入力端子、前記第３シフト信号を受ける第４入力端子と、前記第１画素に接続された第２出力端子を含み、前記第２出力端子は、前記第１ロジックユニットのロジックレベル、または前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、第１ロジックレベルを出力し、前記第２出力端子は、前記第１ロジックユニットのロジックレベルと前記第３シフト信号のロジックレベルが前記第２ロジックレベルに等しい時、第２ロジックレベルを出力する第２ロジックユニットを含む請求項１に記載のシステム。
【請求項３】
前記第２ロジックユニットは、制御信号を受ける第５入力端子を更に含み、前記第２出力端子は、前記制御信号のロジックレベル、または前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、前記第１ロジックレベルを出力し、前記第２出力端子は、前記制御信号のロジックレベルと前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、前記第２ロジックレベルを出力する請求項２に記載のシステム。
【請求項４】
第２スタート信号に基づいて第４シフト信号を出力する第４シフトレジスタユニット、
第２画素を点灯するために、前記第４シフト信号に基づいて第５シフト信号を出力する第５シフトレジスタユニット、
第３スタート信号に基づいて第６シフト信号を出力する第６シフトレジスタユニット、
第３画素を点灯するために、前記第６シフト信号に基づいて第７シフト信号を出力する第７シフトレジスタユニットを更に含み、
前記第１プロセッサは、前記第１、前記第２と、前記第３画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１、前記第２と、前記第３データ信号を受け、前記第１、前記第２と、前記第３スタート信号のデューティサイクルに基づいて前記第１、前記第２と、前記第３画素の発光の持続時間をそれぞれ制御する請求項１に記載のシステム。
【請求項５】
前記第１画素は、赤色を表示し、前記第２画素は、青色を表示し、前記第３画素は、緑色を表示する請求項４に記載のシステム。
【請求項６】
画素の制御システムであって、
第１画素を含むディスプレイパネル、
スタート信号を出力するＥＬドライバ、
第１データ信号を前記第１画素に出力するデータドライバ、および
第１スキャン信号と第２スキャン信号を前記第１画素に出力するスキャンドライバを含むディスプレイ装置を含み、
前記第１画素は、前記第１スキャン信号に基づいて前記第１データ信号を受け、前記第１画素は、前記第２スキャン信号に基づいて点灯され、前記スキャンドライバは、
前記第１スタート信号に基づいて第１シフト信号を出力する第１シフトレジスタユニット、
前記第１画素を点灯するために、前記第１シフト信号に基づいて第２シフト信号を出力する第２シフトレジスタユニット、
前記第２シフト信号に基づいて第３シフト信号を出力する第３シフトレジスタユニット、および
前記第１画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１データ信号を受ける第１プロセッサを含み、
前記第１スタート信号のデューティサイクルは、前記第１画素の発光の持続時間を決めるシステム。
【請求項７】
前記第１プロセッサは、
前記第１シフト信号を受ける第１入力端子、前記第２シフト信号と第１出力端子を受ける第２入力端子を含み、前記第１出力端子は、前記第１シフト信号のロジックレベルが前記第２シフト信号のロジックレベルに等しい時、第１ロジックレベルを出力し、前記第１出力端子は、前記第１シフト信号のロジックレベルが前記第２シフト信号のロジックレベルと異なる時、第２ロジックレベルを出力する第１ロジックユニット、および
前記第１出力端子に接続された第３入力端子、前記第３シフト信号を受ける第４入力端子と、前記第１画素に接続された第２出力端子を含み、前記第２出力端子は、前記第１ロジックユニットのロジックレベル、または前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、第１ロジックレベルを出力し、前記第２出力端子は、前記第１ロジックユニットのロジックレベルと前記第３シフト信号のロジックレベルが前記第２ロジックレベルに等しい時、第２ロジックレベルを出力する第２ロジックユニットを含む請求項６に記載のシステム。
【請求項８】
前記第２ロジックユニットは、制御信号を受ける第５入力端子を更に含み、前記第２出力端子は、前記制御信号のロジックレベル、または前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、前記第１ロジックレベルを出力し、前記第２出力端子は、前記制御信号のロジックレベルと前記第３シフト信号のロジックレベルが前記第１ロジックレベルに等しい時、前記第２ロジックレベルを出力する請求項７に記載のシステム。
【請求項９】
前記第１ロジックユニットは、ＸＯＲゲートからなり、前記第２ロジックユニットは、ＡＮＤゲートからなる請求項８に記載のシステム。
【請求項１０】
前記ディスプレイパネルは、第２と第３画素を更に含む請求項９に記載のシステム。
【請求項１１】
前記データドライバは、第２と第３データ信号を更に出力する請求項１０に記載のシステム。
【請求項１２】
前記ディスプレイパネルは、第２と第３画素を更に含み、
前記データドライバは、第２データ信号と第３データ信号を更に出力し、
前記スキャンドライバは、
第２スタート信号に基づいて第４シフト信号を出力する第４シフトレジスタユニット、
第２画素を点灯するために、前記第４シフト信号に基づいて第５シフト信号を出力する第５シフトレジスタユニット、
第３スタート信号に基づいて第６シフト信号を出力する第６シフトレジスタユニット、および
第３画素を点灯するために、前記第６シフト信号に基づいて第７シフト信号を出力する第７シフトレジスタユニットを更に含み、
前記第１プロセッサは、前記第１、前記第２と、前記第３画素を制御し、前記第１、前記第２と、前記第３シフト信号に基づいて前記第１、前記第２と、前記第３データ信号を受け、前記第１、前記第２と、前記第３スタート信号のデューティサイクルに基づいて前記第１、前記第２と、前記第３画素の発光の持続時間をそれぞれ制御する請求項１１に記載のシステム。
【請求項１３】
前記第１画素は、赤色を表示し、前記第２画素は、青色を表示し、前記第３画素は、緑色を表示する請求項１２に記載のシステム。
【請求項１４】
前記ディスプレイ装置に電力を供給するデジタル／アナログコンバータを更に含む請求項６に記載のシステム。
【請求項１５】
前記ディスプレイ装置に電力を供給する装置を更に含む請求項６に記載のシステム。
【請求項１６】
前記画素にデータを提供するデータ信号ライン、および
前記画素の発光時間を制御し、前記データ信号ラインより提供されたデータが第１期間と第２期間の間で異なる時、前記画素の輝度は、第３期間と第４期間の間で異なるスキャンドライバを含み、
前記画素は、前記第３期間と前記第４期間の間、点灯される画素の制御システム。
【請求項１７】
コンデンサを更に含み、前記第３期間の前記画素の輝度は、前記第１期間の前記データ信号に関連する前記コンデンサの充電に対応する請求項１６に記載のシステム。
【請求項１８】
前記第４期間の前記画素の輝度は、前記第１期間の前記データ信号に関連する前記コンデンサの充電に対応する請求項１７に記載のシステム。
【請求項１９】
前記第２期間と前記第４期間は、同一の時間範囲を有する請求項１８に記載のシステム。
【請求項２０】
前記第１、第２と、第３と、第４期間は、前記スキャンドライバのスタート信号のデューティサイクルに対応する請求項１６に記載のシステム。
【図１ａ】
【図１ｂ】
【図２ａ】
【図２ｂ】
【図３】
【図４】
【図５】
【図６】
【図１ｂ】
【図２ａ】
【図２ｂ】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−１１４７８０（Ｐ２００７−１１４７８０Ａ）
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願番号】特願２００６−２８１２９９（Ｐ２００６−２８１２９９）
【出願日】平成１８年１０月１６日（２００６．１０．１６）
【出願人】（５０３１４１０７５）統寶光電股▲ふん▼有限公司 (155)
【Ｆターム（参考）】
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願日】平成１８年１０月１６日（２００６．１０．１６）
【出願人】（５０３１４１０７５）統寶光電股▲ふん▼有限公司 (155)
【Ｆターム（参考）】
[ Back to top ]