画素変換装置とその変換方法
【課題】カラーデジタル画像信号の文字などのエッジ周辺の輪郭を改善する。
【解決手段】変換前デジタル輝度信号の処理単位である輝度信号ブロック内のヒストグラムを抽出するヒストグラム抽出部と、前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、前記輝度信号ブロックと同じレートの仮想色差信号ブロックに対して前記輝度境界と同じパターンの色差境界を設定し領域毎に区分し、同じ領域内は同じ値の画素データで統一する制御信号を生成する絵柄特徴抽出部と、変換前の色差信号ブロックを前記輝度信号ブロックと同じレートに変換して前記仮想色差信号ブロックに対応させ、前記制御信号に基づいて解像度を修正し、４：４：４フォーマット用の色差信号を得るデータレート変換部を具備する。
【解決手段】変換前デジタル輝度信号の処理単位である輝度信号ブロック内のヒストグラムを抽出するヒストグラム抽出部と、前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、前記輝度信号ブロックと同じレートの仮想色差信号ブロックに対して前記輝度境界と同じパターンの色差境界を設定し領域毎に区分し、同じ領域内は同じ値の画素データで統一する制御信号を生成する絵柄特徴抽出部と、変換前の色差信号ブロックを前記輝度信号ブロックと同じレートに変換して前記仮想色差信号ブロックに対応させ、前記制御信号に基づいて解像度を修正し、４：４：４フォーマット用の色差信号を得るデータレート変換部を具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画素変換装置と画素変換方法に関するもので、文字の色にじみを低減するのに有効な発明である。
【背景技術】
【０００２】
例えば地上波デジタル放送では、デジタル輝度信号及びデジタル色差信号を含むデジタル画像信号は、４：２：０フォーマットで送られてくる。また近年はデジタルテレビジョン装置の解像度も向上していることから、デジタル放送により文字などを多く含むデジタル画像信号を送信する機会も増えている。
【０００３】
このためにデジタルテレビジョン装置においても文字などを含む画像信号に対する画質向上処理が望まれている。画像向上処理を行う装置として、各種の技術が開発されている。例えば特許文献１には、輝度信号のヒストグラムを作成し、対象画素の下地レベルを設定している。そして所定の下地レベルに基づいて所定の画像処理を行い、文字などと下地とのコントラスト向上を図っている。
【０００４】
上記の特許文献１では輝度信号に関して、文字と下地とのコントラストがはっきりして文字を含む画像の品位が向上する。しかしながら、輝度信号及び色差信号からなるデジタル画像信号は、文字を含む画像の場合、文字周辺で色のにじみが生じるという問題がある。特に、色付きの下地に色文字が存在した場合、文字の輪郭が不鮮明になることがある。
【特許文献１】特開２００４−３０４６３５号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明の目的は、文字などの細かいエッジを含むカラーデジタル画像信号に関して、文字などのエッジ周辺の輪郭を改善することができる画素変換装置とその変換方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を、変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換する装置において、前記変換前デジタル輝度信号の処理単位である輝度信号ブロック内のヒストグラムを抽出するヒストグラム抽出部と、抽出された前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、前記輝度信号ブロックと同じレートの仮想色差信号ブロックに対して前記輝度境界と同じパターンの色差境界を設定して前記仮想色差信号ブロック内を領域毎に区分し、さらに同じ領域は同じ値の画素データで統一する制御信号を生成する絵柄特徴抽出部と、前記変換前デジタル色差信号の色差信号ブロックを前記輝度信号ブロックと同じレートに変換して前記仮想色差信号ブロックに対応させ、前記絵柄特徴抽出部からの前記制御信号に基づいて解像度を修正し、前記４：４：４フォーマット用の色差信号を得るデータレート変換部とを具備したことを特徴とする。
【発明の効果】
【０００７】
上記の手段によると、４：２：０フォーマット用の色差信号が、輝度信号の解像度に対応した４：４：４に変換されるために、色信号に関する解像度が改善され、文字などの細かいエッジが良好に改善されるようになる。
【発明を実施するための最良の形態】
【０００８】
以下図面を参照して、この発明の実施の形態を説明する。図１において、入力端子１１には４：４：４フォーマットのデジタル画像信号より分離された変換前デジタル輝度信号が入力され、入力端子１２には同じく４：４：４フォーマットのデジタル画像信号より分離された変換前デジタル色差信号が入力される。デジタル色差信号は、データレート変換部１５に入力されてレート変換されて、解像度変換がなされるか、またはレート変換のみが行なわれて解像度変換を行なわず出力される。これによりデータレート変換部１５の出力は、４：４：４フォーマット用の色差信号として出力される。
【０００９】
変換前デジタル輝度信号は、ヒストグラム抽出部１３と絵柄特徴抽出部１４に入力される。ヒストグラム抽出部１３は、デジタル輝度信号の処理単位である輝度信号ブロック毎のヒストグラムを抽出する。ヒストグラム抽出部１３で得られたヒストグラム情報は、絵柄特徴抽出部１４において、輝度信号ブロック内の輝度レベルが異なる領域、つまり画素値が異なる領域を区分して、輝度境界を判定するために利用される。絵柄特徴抽出部１４は、輝度の境界情報を生成し、この輝度境界情報により、データレート変換部１５のための制御信号を生成している。制御信号についてはさらに後で説明する。
【００１０】
データレート変換部１５は、色差信号の画素のサンプリング数が輝度信号の画素のサンプリング数と同じになるように、色差信号の画素を倍速にレート変換している。また、輝度と色差信号の解像度を合わせるように動作する。
【００１１】
データレート変換部１５についてはさらに後で詳しく説明するが、このデータレート変換部１５は、絵柄特徴抽出部１４からの制御信号に基づいて、変換前デジタル色差信号の色差信号ブロックを輝度信号ブロックと同じレートに変換して絵柄特徴抽出部１４からの制御信号に基づいて解像度を修正し、４：４：４フォーマット用の色差信号を得る。
【００１２】
次に、上記の装置において、変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換するときの動作原理を説明する。
【００１３】
今、図２（Ａ）に示すような輝度信号ブロックのデジタル輝度信号が入力端子１１に入力し、図２（Ｂ）に示すような色差信号ブロックのデジタル色差信号が入力端子１２に入力するものとする。図２（Ａ）の輝度信号ブロックと図２（Ｂ）の色差信号ブロックとは対応関係にあるものとする。図２（Ａ）では、４×６画素の輝度信号ブロックが示され、各輝度信号画素の値が示されている。また図２（Ｂ）では、（（４×６）／２）画素の色差信号ブロックが示され、各色差信号画素の値が示されている。
【００１４】
このように、４：２：０フォーマットのデジタル画像信号では、輝度信号に対して色差信号の情報量が（１／４）になっている。これは色差信号の帯域を低くしても人間の目にはそれほどぼけた感じを与えないという経験則による。なお上記の輝度信号ブロックと色差信号ブロックの大きさは一例であり、処理単位としては、さらに異なる大きさのブロックであってもよい。
【００１５】
しかし、上記の４：２：０フォーマットは自然画のような元々色信号の帯域が低い画像では問題は無かったが、文字などの多いカラー画像では文字の色がぼけやる、色がにじむなどの現象が見られる。そこで、この実施形態の装置では、色差信号のデータレートを上げて（あるいは解像度を輝度信号と同じにし）、色のエッジを明瞭にすることを狙っている。
【００１６】
そのために、例えば図２（Ａ）、図２（Ｂ）に示すような輝度信号ブロックと色差信号ブロックとは、本来は、図３（Ａ），図３（Ｂ）に示すような輝度信号ブロックと色差信号ブロックであったものと推定する。つまり、輝度信号に関しては、値の違う画素と画素との輝度境界線１１１を見つける。これにより輝度信号ブロックを例えば領域Ａと領域Ｂに区別することができる。次に、色差信号ブロックに関しても、輝度境界線１１１に対応する位置に色差境界線１１２が存在するものと推定する。これにより、色差信号ブロックも領域Ａと領域Ｂとに区別することができる。
【００１７】
しかし現実の色差信号ブロックは、図３（Ｂ）に示すレート及び解像度ではない。そこで、この色差境界線１１２を設定した段階での色差信号ブロックを仮想色差信号ブロックと称して、現実の色差信号ブロックと識別することにする。つまり絵柄特徴抽出部１４において制御信号生成のために引用される色差信号ブロックは、仮想色差信号ブロックと称する。
【００１８】
現実の色差信号ブロックに関しては、上記のようにレート及び解像度が輝度信号ブロックの１／２であるから、画素が不足する。そこで現実の色差信号ブロックを、仮想色差信号ブロックと同じレートに変換する。そして、色差境界線１１２を設定し、領域毎に区分し、同じ領域は同じ値の画素データで統一する処理を行う。これにより、４：４：４フォーマット用の色差信号を得るようにしている。
【００１９】
次に輝度信号に関して輝度境界線１１１を見出す方法を説明する。輝度信号は、ヒストグラム抽出部１３に入力されている。今、輝度信号ブロックが図３（Ａ）のような画素であるとすると、ヒストグラム抽出部１３は例えば図４に示すようなヒストグラムを得ることができる。即ち、値６４の画素が１３、値１９２の画素が１１あることを示すヒストグラムである。このように大きくて少ないピーク数を持つヒストグラムが得られたときは、輝度信号ブロックから文字の境界を推測することができる。つまり値６４と値１９２の境界が文字の境界であると推測する。図５（Ａ）は上記のヒストグラムに基づいて境界線１１１を見つけて、この輝度境界線１１１が文字境界であると判定したときの輝度信号ブロックである。また図５（Ｂ）は、この輝度境界線１１１と同じ形の色差境界線１１２を現実の色差信号ブロックに当てはめて、色差信号ブロックに領域Ａと領域Ｂを設定した様子を示している。輝度信号ブロックの４画素に対して現実の色差信号ブロックは１画素が重なっている。
【００２０】
図５（Ｂ）に示すような色差信号ブロックの場合、領域Ａに存在する全ての着目画素は値１２８の背景色であり、領域Ｂに存在する全ての着目画素は値２５５の文字色であると推定することができる。したがって、この場合は、領域Ｂの画素は全て値２５５に統一し、領域Ａの画素は全て値１２８に統一することで、背景色と色文字の境界線１１２（つまり文字エッジ）を明瞭にすることができる。
【００２１】
このために絵柄特徴抽出部１４は、輝度信号ブロック内の輝度境界線１１１を検出し、輝度信号ブロックと同じレートの仮想色差信号ブロックを生成する。次にこの仮想色差信号ブロックに対して輝度境界線１１１と同じパターンの色差境界線１１２を設定して仮想色差信号ブロック内を領域毎に区分する。つぎに同じ領域は同じ値の画素データで統一するための制御信号を生成する。
【００２２】
ここで、実際には図６に示すようなヒストグラムが得られる。図４では理想的なヒストグラムを示したものである。即ち、例えば図３（Ａ）あるいは図５（Ａ）に示すような輝度信号ブロックが処理された場合、値６４の画素が正確に１３個、値１９２の画素が正確に１１個であることを示すヒストグラムが得られることはなく、実際にはぶれ（±１−２ＬＳＢ）がある。したがって実際には図６に示すように、ピーク値６３を中心とする画素分布と、ピーク値１９２を中心とする画素分布も持つヒストグラムが得られる。
【００２３】
また、上記した例は輝度信号ブロックにおける輝度境界線１１１と、仮想色差信号ブロックにおける色差境界線１１２を示し、それぞれのブロックに１つの境界線がある場合を示した。しかしこれに限らず、例えば図７（Ａ）に示すように輝度信号ブロックに対して輝度境界線１２１、１２２が存在する場合もある。このような場合、仮想色差信号ブロックにも対応する色差境界線１３１、１３２を設定する。このような輝度信号ブロックと色差信号ブロックをもつデジタル画像信号の場合、図８に示すようなヒストグラムが得られる。ピークとして６４の領域Ａ，ピーク１２８を持つ領域Ｃ、ピーク１９２を持つ領域Ｂがある。このような場合は、仮想色差信号ブロックにおいても例えば領域Ａ，Ｂ，Ｃを設定する。そして、同じ領域内の画素の値は同じ値に変換する。これにより、背景色と色文字の境界線（つまり文字エッジ）を明瞭にすることができる。同じ領域Ａ或いは領域Ｂの中でも異なる値の画素が存在するが、この場合は多数決により決まる値、或いは（２×２）画素の検査単位の４画素が全て同じであるときは、この検査単位における画素値を採用する。したがって図７（Ｂ）の場合は、領域Ａでは各画素の値として値１２８が選択され、領域Ｂでは各画素の値として値２５５が選択され、領域Ｃでは各画素の値として値１９２が選択される。
【００２４】
図９には、図１のブロックをさらに具体的にした構成を示している。入力端子１１は、１水平期間の遅延量を持つ１Ｈメモリ４０１に接続されている。１Ｈメモリ４０１の出力は、１Ｈメモリ４０２の入力端子に接続され、この１Ｈメモリ４０２の出力は、１Ｈメモリ４０３の入力端子に接続されている。２×２検出回路４０５は、２×２画素の領域の画素の値がほぼ同じであるかどうかを判定する回路であり、入力としては入力端子１１からの画素と１Ｈメモリ４０１からの画素が用いられる。２×２検出回路４０６は、２×２画素の領域の画素の値がほぼ同じであるかどうかを判定する回路であり、入力としては１Ｈメモリ４０２からの出力画素と１Ｈメモリ４０１からの出力画素が用いられる。
【００２５】
２×２検出回路４０５、２０６は、図５（Ｂ）の丸で囲む領域に関しては、２×２の領域の画素の値がほぼ同じであるとの判定情報の出力を得ることができる。この判定結果及び画素値は、特徴検出回路４０７に入力される。
【００２６】
特徴検出回路４０７は、データレート変換部１５に対する制御信号を生成している。この制御信号は、レート変換用の制御信号、解像度調整用の制御信号が存在する。具体的にはさらに後述する。
【００２７】
即ち、図１０（Ａ）に示すようにまず輝度信号ブロック内の輝度境界１１１を決定する。これにより輝度境界１１１で区分された複数の領域が決まる。図１０（Ｂ）の例では、領域Ａと領域Ｂが決まる。次に、各領域内において、採用する画素値と、採用してはいけない画素値とを識別する。採用する画素値は、２×２検出回路４０５、４０６の判定において、４つの画素の値が略同じであるとの判定が得られた場合（図１０（Ｂ）の丸で囲む部分）、この画素と同じ領域の画素値は、採用してもよいものと判定している。つまり図１０（Ｂ）の例をみると、領域Ａでは、丸で囲む部分が値６４、領域Ｂでは、丸で囲む部分が値１９２である。
【００２８】
そこで、図１０（Ｂ）の輝度境界線の情報と、採用してもよい領域の情報を図１０（Ｃ）の仮想色差信号ブロックに適用する。これにより、仮想色差信号ブロックは、図１０（Ｃ）に示す画素値のうち、領域Ａでは、値１２８を採用され、領域Ｂでは値２５５を採用すべき制御信号となる。
【００２９】
データレート変換部１５には、現実の色差信号ブロックがレート変換されながら書き込まれる。次に特徴検出回路４０７からの制御信号に基づいて、解像度の変換が行なわれる。これにより、図１０（Ｄ）に示すように解像度が変換された色差信号ブロックが得られる。
【００３０】
図１１には、データレート変換部１５の一例を示している。入力端子１２に入力される色差信号の画素データは、このデータレート変換部１５に書き込まれる。この書き込み制御は、特徴検出回路４０７からの書き込み・コピー制御信号に基づいて行なわれる。この書き込みは、輝度信号ブロックが１Ｈメモリ４０１、４０２，４０３に書き込まれるのと平行して行なわれる。次に特徴検出が行なわれるまで待機状態となる。
【００３１】
入力端子１２の画素データは、１クロック遅延器５１１とセレクタ５１２の一方に入力される。セレクタ５１２は、入力端子１２の画素データと１クロック遅延器５１１からの画素データを交互に選択して、セレクタ５１３に供給する。これにより、色差信号の水平方向のデータレートは２倍になる。最初の第１の水平期間に、セレクタ５１３で選択された画素データは、ランダムアクセスメモリ（ＲＡＭ）１５Ｂの第１メモリ部５２３に入力される。次の第２の水平期間では、第１メモリ部５２３の画素データがセレクタ５１４を介して第２のメモリ部５２４に転送される。また第１のメモリ部５２３の画素データは、フィードバックされてセレクタ５１３を介して第１のメモリ部５２３に再度書き込まれる。これにより、１ライン分の画素データの垂直方向のデータレートが２倍になる。
【００３２】
つぎに第３の水平期間では、第２のメモリ部５２４の画素データが第３のメモリ部５２５にセレクタ５１５を介して転送され、第１のメモリ部５２３の画素データが第２のメモリ部５２４にセレクタ５１４を介して転送される。またこのときは、色差信号の次のラインの画素データが第１のメモリ部５２３に書き込まれる。第４の水平期間では、第３のメモリ部５２５の画素データが第４のメモリ部５２６にセレクタ５１６を介して転送され、第２のメモリ部５２４の画素データが第３のメモリ部５２５にセレクタ５１５を介して転送される。また、第１メモリ部５２３の画素データがセレクタ５１４を介して第２のメモリ部５２４に転送される。また第１のメモリ部５２３の画素データは、フィードバックされてセレクタ５１３を介して第１のメモリ部５２３に再度書き込まれる。これにより、ＲＡＭ１５Ｂ内には、図１０（Ｃ）で示す画素データが格納されたことになる。
【００３３】
次に、ＲＡＭ１５Ｂの画素データは、読出し制御信号に基づいて、読み出される。メモリ部５２３−５２６からの画素データは、選択回路１５Ｃに供給される。選択回路１５Ｃは、採用されている画素値の画素データを選択して出力する。領域Ａにおいては、画素値１２８の画素データが読み出され、領域Ｂにおいては画素値２５５の画素データが読み出される。読出しタイミングを設定するクロックと、読出しアドレスが特徴検出回路４０７から与えられる。読出しアドレスとしては、同じアドレス値が複数回使用されることもある。これは図１０（Ｂ）、図１０（Ｃ）において説明した仮想色差信号ブロックに基づく制御信号により実現されている。
【００３４】
上記の回路は、画素をそのままレート変換して出力するだけのスルー処理を兼ねることができる。画素データのデータレート変換のみで画素値の置換処理を行わない場合には、読出し制御により、ＲＡＭ１５Ｂ内の画素データを順番に読み出すだけでよい。これにより、水平・垂直方向のレートが２倍になった色差信号の画素データを得ることができる。
【００３５】
このスルー処理が実行されるときは、特徴検出回路４０７が例えば図１２に示すようなヒストグラムを認識しているときである。
【００３６】
図１２に示すようなヒストグラムは、たとえば自然の風景の画像のときであり、種々の値の画素が分布している場合に得られる。この場合に色差信号に対してあえて画素置換処理を施すと、画像の色彩が乱れることがある。このような場合、つまり絵柄によっては、入力した色差信号をレートのみ変換して出力することが好ましい場合がある。この装置は、上記説明したような状況に対応できるように構成されている。絵柄特徴検出回路４０７は、ヒストグラムの情報であるピーク値が所定値Ｎよりも低い場合は、データレート変換部１５がデータレートのみを変換して出力する制御信号を出力する。
【００３７】
また、絵柄特徴検出回路４０７は、ヒストグラムの情報であるピーク値が所定数Ｍより多い場合は、データレート変換部１５がデータレートのみを変換して出力する制御信号を出力する。
【００３８】
また絵柄特徴検出回路４０７は、外部操作によって、データレート変換部１５がデータレートのみを変換して出力する制御信号を強制的に出力することもできる。つまり、外部操作により色差信号の解像度調整を行うか行なわないかを強制的に設定することもできる。
【００３９】
この発明の装置は上記の実施の形態に限るものではない。上記の実施の形態はハードウエアによる処理の割合が大きいが、本発明が目的とする処理は図１３に示すような構成としてソフトウエアによる処理であってもよい。
【００４０】
即ちデジタル輝度信号が入力される入力端子１１はフレームメモリ６０１に接続されている。またデジタル色差信号が入力される入力端子１２は、フレームメモリ６１１に接続されている。フレームメモリ６０１の出力は、演算処理部６１４と時間調整用のフレームメモリ６０２に供給される。またフレームメモリ６１１の出力は演算処理部６１４に供給される。演算処理部６１４は、色差信号のデータレート変換を行なうとともに色画質を向上するものである。演算処理部６１４で得られた色差信号ブロックの画素データはフレームメモリ６１３に入力され、対応する輝度信号ブロックの画素データに同期して読み出される。
【００４１】
フレームメモリ６０１、６０２、６１１、６１３及び演算処理部６１４の動作は制御部６２０からのタイミングパルス及び制御信号に基づいてコントロールされている。
【００４２】
図１４は上記の装置の動作を示すフローチャートである。輝度信号データ、色信号データがそれぞれフレームメモリ６０１、６１１に読み込まれる（ステップＳＡ１）。次に演算回路６１４により輝度信号ブロックのヒストグラムが検出される（ステップＳＡ２）。つぎにヒストグラムが２又は３のピークを持ち、輝度信号ブロックを領域区分できるかどうかの判定が成される（ステップＳＡ３）。ここで「いいえ」の判定があれば、色差信号ブロックの画素を水平・垂直とも２倍のレートに変換する（ステップＳＡ４）。
【００４３】
ステップＳＡ３において「はい」の判定であれば、ステップＳＡ５において以下のような処理が行われる。即ち、
色差信号ブロックの画素を水平・垂直とも２倍のレートに変換する、
ヒストグラム情報から輝度信号ブロック内に輝度境界線を設定する、
前記輝度境界線を色差境界線として２倍のレートの色差信号ブロック内に設定する、
２×２画素の同一性検出情報から、各領域を代表する採用する色差信号の画素値を決定する、
２倍のレートに変換された色差信号ブロック内において、各領域の画素値を代表する画素値で統一する。
【００４４】
上記の処理の後レート変換及び解像度変換された色差信号ブロックが、フレームメモリ６１３に書き込まれる。次にフレームメモリ６０２の輝度信号とフレームメモリ６１３の色差信号が同期して読み出される。
【００４５】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４６】
【図１】この発明に係る画素変換装置の基本構成を示す図である。
【図２】輝度信号ブロックと色差信号ブロックの説明図である。
【図３】輝度信号ブロックの輝度境界線と仮想色差信号ブロックの色差境界線の説明図である。
【図４】輝度信号ブロックを処理したときのヒストグラムの例を示す図である。
【図５】輝度信号ブロックの輝度境界線と仮想色差信号ブロックの色差境界線の説明図である。
【図６】輝度信号ブロックを処理したときのさらに別のヒストグラムの例を示す図である。
【図７】別の例の輝度信号ブロックの輝度境界線と仮想色差信号ブロックの色差境界線の説明図である。
【図８】図７（Ａ）の輝度信号ブロックを処理したときのヒストグラムの例を示す図である。
【図９】図１に示した装置のさらなる具体的構成例を示す図である。
【図１０】図９の装置の動作を説明するために、輝度信号ブロック、仮想色差信号ブロック、及び色差信号ブロックの説明図である。
【図１１】図９のデータレート変換部の構成例を示す図である。
【図１２】ヒストグラム他の例を示す図である。
【図１３】この発明の装置のさらに他の実施の形態を示す図である。
【図１４】図１３の装置の動作を説明するために示したフローチャートである。
【符号の説明】
【００４７】
１３・・・ヒストグラム検出部、１４・・・絵柄特徴抽出部、１５・・・データレート変換部。
【技術分野】
【０００１】
この発明は、画素変換装置と画素変換方法に関するもので、文字の色にじみを低減するのに有効な発明である。
【背景技術】
【０００２】
例えば地上波デジタル放送では、デジタル輝度信号及びデジタル色差信号を含むデジタル画像信号は、４：２：０フォーマットで送られてくる。また近年はデジタルテレビジョン装置の解像度も向上していることから、デジタル放送により文字などを多く含むデジタル画像信号を送信する機会も増えている。
【０００３】
このためにデジタルテレビジョン装置においても文字などを含む画像信号に対する画質向上処理が望まれている。画像向上処理を行う装置として、各種の技術が開発されている。例えば特許文献１には、輝度信号のヒストグラムを作成し、対象画素の下地レベルを設定している。そして所定の下地レベルに基づいて所定の画像処理を行い、文字などと下地とのコントラスト向上を図っている。
【０００４】
上記の特許文献１では輝度信号に関して、文字と下地とのコントラストがはっきりして文字を含む画像の品位が向上する。しかしながら、輝度信号及び色差信号からなるデジタル画像信号は、文字を含む画像の場合、文字周辺で色のにじみが生じるという問題がある。特に、色付きの下地に色文字が存在した場合、文字の輪郭が不鮮明になることがある。
【特許文献１】特開２００４−３０４６３５号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明の目的は、文字などの細かいエッジを含むカラーデジタル画像信号に関して、文字などのエッジ周辺の輪郭を改善することができる画素変換装置とその変換方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を、変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換する装置において、前記変換前デジタル輝度信号の処理単位である輝度信号ブロック内のヒストグラムを抽出するヒストグラム抽出部と、抽出された前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、前記輝度信号ブロックと同じレートの仮想色差信号ブロックに対して前記輝度境界と同じパターンの色差境界を設定して前記仮想色差信号ブロック内を領域毎に区分し、さらに同じ領域は同じ値の画素データで統一する制御信号を生成する絵柄特徴抽出部と、前記変換前デジタル色差信号の色差信号ブロックを前記輝度信号ブロックと同じレートに変換して前記仮想色差信号ブロックに対応させ、前記絵柄特徴抽出部からの前記制御信号に基づいて解像度を修正し、前記４：４：４フォーマット用の色差信号を得るデータレート変換部とを具備したことを特徴とする。
【発明の効果】
【０００７】
上記の手段によると、４：２：０フォーマット用の色差信号が、輝度信号の解像度に対応した４：４：４に変換されるために、色信号に関する解像度が改善され、文字などの細かいエッジが良好に改善されるようになる。
【発明を実施するための最良の形態】
【０００８】
以下図面を参照して、この発明の実施の形態を説明する。図１において、入力端子１１には４：４：４フォーマットのデジタル画像信号より分離された変換前デジタル輝度信号が入力され、入力端子１２には同じく４：４：４フォーマットのデジタル画像信号より分離された変換前デジタル色差信号が入力される。デジタル色差信号は、データレート変換部１５に入力されてレート変換されて、解像度変換がなされるか、またはレート変換のみが行なわれて解像度変換を行なわず出力される。これによりデータレート変換部１５の出力は、４：４：４フォーマット用の色差信号として出力される。
【０００９】
変換前デジタル輝度信号は、ヒストグラム抽出部１３と絵柄特徴抽出部１４に入力される。ヒストグラム抽出部１３は、デジタル輝度信号の処理単位である輝度信号ブロック毎のヒストグラムを抽出する。ヒストグラム抽出部１３で得られたヒストグラム情報は、絵柄特徴抽出部１４において、輝度信号ブロック内の輝度レベルが異なる領域、つまり画素値が異なる領域を区分して、輝度境界を判定するために利用される。絵柄特徴抽出部１４は、輝度の境界情報を生成し、この輝度境界情報により、データレート変換部１５のための制御信号を生成している。制御信号についてはさらに後で説明する。
【００１０】
データレート変換部１５は、色差信号の画素のサンプリング数が輝度信号の画素のサンプリング数と同じになるように、色差信号の画素を倍速にレート変換している。また、輝度と色差信号の解像度を合わせるように動作する。
【００１１】
データレート変換部１５についてはさらに後で詳しく説明するが、このデータレート変換部１５は、絵柄特徴抽出部１４からの制御信号に基づいて、変換前デジタル色差信号の色差信号ブロックを輝度信号ブロックと同じレートに変換して絵柄特徴抽出部１４からの制御信号に基づいて解像度を修正し、４：４：４フォーマット用の色差信号を得る。
【００１２】
次に、上記の装置において、変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換するときの動作原理を説明する。
【００１３】
今、図２（Ａ）に示すような輝度信号ブロックのデジタル輝度信号が入力端子１１に入力し、図２（Ｂ）に示すような色差信号ブロックのデジタル色差信号が入力端子１２に入力するものとする。図２（Ａ）の輝度信号ブロックと図２（Ｂ）の色差信号ブロックとは対応関係にあるものとする。図２（Ａ）では、４×６画素の輝度信号ブロックが示され、各輝度信号画素の値が示されている。また図２（Ｂ）では、（（４×６）／２）画素の色差信号ブロックが示され、各色差信号画素の値が示されている。
【００１４】
このように、４：２：０フォーマットのデジタル画像信号では、輝度信号に対して色差信号の情報量が（１／４）になっている。これは色差信号の帯域を低くしても人間の目にはそれほどぼけた感じを与えないという経験則による。なお上記の輝度信号ブロックと色差信号ブロックの大きさは一例であり、処理単位としては、さらに異なる大きさのブロックであってもよい。
【００１５】
しかし、上記の４：２：０フォーマットは自然画のような元々色信号の帯域が低い画像では問題は無かったが、文字などの多いカラー画像では文字の色がぼけやる、色がにじむなどの現象が見られる。そこで、この実施形態の装置では、色差信号のデータレートを上げて（あるいは解像度を輝度信号と同じにし）、色のエッジを明瞭にすることを狙っている。
【００１６】
そのために、例えば図２（Ａ）、図２（Ｂ）に示すような輝度信号ブロックと色差信号ブロックとは、本来は、図３（Ａ），図３（Ｂ）に示すような輝度信号ブロックと色差信号ブロックであったものと推定する。つまり、輝度信号に関しては、値の違う画素と画素との輝度境界線１１１を見つける。これにより輝度信号ブロックを例えば領域Ａと領域Ｂに区別することができる。次に、色差信号ブロックに関しても、輝度境界線１１１に対応する位置に色差境界線１１２が存在するものと推定する。これにより、色差信号ブロックも領域Ａと領域Ｂとに区別することができる。
【００１７】
しかし現実の色差信号ブロックは、図３（Ｂ）に示すレート及び解像度ではない。そこで、この色差境界線１１２を設定した段階での色差信号ブロックを仮想色差信号ブロックと称して、現実の色差信号ブロックと識別することにする。つまり絵柄特徴抽出部１４において制御信号生成のために引用される色差信号ブロックは、仮想色差信号ブロックと称する。
【００１８】
現実の色差信号ブロックに関しては、上記のようにレート及び解像度が輝度信号ブロックの１／２であるから、画素が不足する。そこで現実の色差信号ブロックを、仮想色差信号ブロックと同じレートに変換する。そして、色差境界線１１２を設定し、領域毎に区分し、同じ領域は同じ値の画素データで統一する処理を行う。これにより、４：４：４フォーマット用の色差信号を得るようにしている。
【００１９】
次に輝度信号に関して輝度境界線１１１を見出す方法を説明する。輝度信号は、ヒストグラム抽出部１３に入力されている。今、輝度信号ブロックが図３（Ａ）のような画素であるとすると、ヒストグラム抽出部１３は例えば図４に示すようなヒストグラムを得ることができる。即ち、値６４の画素が１３、値１９２の画素が１１あることを示すヒストグラムである。このように大きくて少ないピーク数を持つヒストグラムが得られたときは、輝度信号ブロックから文字の境界を推測することができる。つまり値６４と値１９２の境界が文字の境界であると推測する。図５（Ａ）は上記のヒストグラムに基づいて境界線１１１を見つけて、この輝度境界線１１１が文字境界であると判定したときの輝度信号ブロックである。また図５（Ｂ）は、この輝度境界線１１１と同じ形の色差境界線１１２を現実の色差信号ブロックに当てはめて、色差信号ブロックに領域Ａと領域Ｂを設定した様子を示している。輝度信号ブロックの４画素に対して現実の色差信号ブロックは１画素が重なっている。
【００２０】
図５（Ｂ）に示すような色差信号ブロックの場合、領域Ａに存在する全ての着目画素は値１２８の背景色であり、領域Ｂに存在する全ての着目画素は値２５５の文字色であると推定することができる。したがって、この場合は、領域Ｂの画素は全て値２５５に統一し、領域Ａの画素は全て値１２８に統一することで、背景色と色文字の境界線１１２（つまり文字エッジ）を明瞭にすることができる。
【００２１】
このために絵柄特徴抽出部１４は、輝度信号ブロック内の輝度境界線１１１を検出し、輝度信号ブロックと同じレートの仮想色差信号ブロックを生成する。次にこの仮想色差信号ブロックに対して輝度境界線１１１と同じパターンの色差境界線１１２を設定して仮想色差信号ブロック内を領域毎に区分する。つぎに同じ領域は同じ値の画素データで統一するための制御信号を生成する。
【００２２】
ここで、実際には図６に示すようなヒストグラムが得られる。図４では理想的なヒストグラムを示したものである。即ち、例えば図３（Ａ）あるいは図５（Ａ）に示すような輝度信号ブロックが処理された場合、値６４の画素が正確に１３個、値１９２の画素が正確に１１個であることを示すヒストグラムが得られることはなく、実際にはぶれ（±１−２ＬＳＢ）がある。したがって実際には図６に示すように、ピーク値６３を中心とする画素分布と、ピーク値１９２を中心とする画素分布も持つヒストグラムが得られる。
【００２３】
また、上記した例は輝度信号ブロックにおける輝度境界線１１１と、仮想色差信号ブロックにおける色差境界線１１２を示し、それぞれのブロックに１つの境界線がある場合を示した。しかしこれに限らず、例えば図７（Ａ）に示すように輝度信号ブロックに対して輝度境界線１２１、１２２が存在する場合もある。このような場合、仮想色差信号ブロックにも対応する色差境界線１３１、１３２を設定する。このような輝度信号ブロックと色差信号ブロックをもつデジタル画像信号の場合、図８に示すようなヒストグラムが得られる。ピークとして６４の領域Ａ，ピーク１２８を持つ領域Ｃ、ピーク１９２を持つ領域Ｂがある。このような場合は、仮想色差信号ブロックにおいても例えば領域Ａ，Ｂ，Ｃを設定する。そして、同じ領域内の画素の値は同じ値に変換する。これにより、背景色と色文字の境界線（つまり文字エッジ）を明瞭にすることができる。同じ領域Ａ或いは領域Ｂの中でも異なる値の画素が存在するが、この場合は多数決により決まる値、或いは（２×２）画素の検査単位の４画素が全て同じであるときは、この検査単位における画素値を採用する。したがって図７（Ｂ）の場合は、領域Ａでは各画素の値として値１２８が選択され、領域Ｂでは各画素の値として値２５５が選択され、領域Ｃでは各画素の値として値１９２が選択される。
【００２４】
図９には、図１のブロックをさらに具体的にした構成を示している。入力端子１１は、１水平期間の遅延量を持つ１Ｈメモリ４０１に接続されている。１Ｈメモリ４０１の出力は、１Ｈメモリ４０２の入力端子に接続され、この１Ｈメモリ４０２の出力は、１Ｈメモリ４０３の入力端子に接続されている。２×２検出回路４０５は、２×２画素の領域の画素の値がほぼ同じであるかどうかを判定する回路であり、入力としては入力端子１１からの画素と１Ｈメモリ４０１からの画素が用いられる。２×２検出回路４０６は、２×２画素の領域の画素の値がほぼ同じであるかどうかを判定する回路であり、入力としては１Ｈメモリ４０２からの出力画素と１Ｈメモリ４０１からの出力画素が用いられる。
【００２５】
２×２検出回路４０５、２０６は、図５（Ｂ）の丸で囲む領域に関しては、２×２の領域の画素の値がほぼ同じであるとの判定情報の出力を得ることができる。この判定結果及び画素値は、特徴検出回路４０７に入力される。
【００２６】
特徴検出回路４０７は、データレート変換部１５に対する制御信号を生成している。この制御信号は、レート変換用の制御信号、解像度調整用の制御信号が存在する。具体的にはさらに後述する。
【００２７】
即ち、図１０（Ａ）に示すようにまず輝度信号ブロック内の輝度境界１１１を決定する。これにより輝度境界１１１で区分された複数の領域が決まる。図１０（Ｂ）の例では、領域Ａと領域Ｂが決まる。次に、各領域内において、採用する画素値と、採用してはいけない画素値とを識別する。採用する画素値は、２×２検出回路４０５、４０６の判定において、４つの画素の値が略同じであるとの判定が得られた場合（図１０（Ｂ）の丸で囲む部分）、この画素と同じ領域の画素値は、採用してもよいものと判定している。つまり図１０（Ｂ）の例をみると、領域Ａでは、丸で囲む部分が値６４、領域Ｂでは、丸で囲む部分が値１９２である。
【００２８】
そこで、図１０（Ｂ）の輝度境界線の情報と、採用してもよい領域の情報を図１０（Ｃ）の仮想色差信号ブロックに適用する。これにより、仮想色差信号ブロックは、図１０（Ｃ）に示す画素値のうち、領域Ａでは、値１２８を採用され、領域Ｂでは値２５５を採用すべき制御信号となる。
【００２９】
データレート変換部１５には、現実の色差信号ブロックがレート変換されながら書き込まれる。次に特徴検出回路４０７からの制御信号に基づいて、解像度の変換が行なわれる。これにより、図１０（Ｄ）に示すように解像度が変換された色差信号ブロックが得られる。
【００３０】
図１１には、データレート変換部１５の一例を示している。入力端子１２に入力される色差信号の画素データは、このデータレート変換部１５に書き込まれる。この書き込み制御は、特徴検出回路４０７からの書き込み・コピー制御信号に基づいて行なわれる。この書き込みは、輝度信号ブロックが１Ｈメモリ４０１、４０２，４０３に書き込まれるのと平行して行なわれる。次に特徴検出が行なわれるまで待機状態となる。
【００３１】
入力端子１２の画素データは、１クロック遅延器５１１とセレクタ５１２の一方に入力される。セレクタ５１２は、入力端子１２の画素データと１クロック遅延器５１１からの画素データを交互に選択して、セレクタ５１３に供給する。これにより、色差信号の水平方向のデータレートは２倍になる。最初の第１の水平期間に、セレクタ５１３で選択された画素データは、ランダムアクセスメモリ（ＲＡＭ）１５Ｂの第１メモリ部５２３に入力される。次の第２の水平期間では、第１メモリ部５２３の画素データがセレクタ５１４を介して第２のメモリ部５２４に転送される。また第１のメモリ部５２３の画素データは、フィードバックされてセレクタ５１３を介して第１のメモリ部５２３に再度書き込まれる。これにより、１ライン分の画素データの垂直方向のデータレートが２倍になる。
【００３２】
つぎに第３の水平期間では、第２のメモリ部５２４の画素データが第３のメモリ部５２５にセレクタ５１５を介して転送され、第１のメモリ部５２３の画素データが第２のメモリ部５２４にセレクタ５１４を介して転送される。またこのときは、色差信号の次のラインの画素データが第１のメモリ部５２３に書き込まれる。第４の水平期間では、第３のメモリ部５２５の画素データが第４のメモリ部５２６にセレクタ５１６を介して転送され、第２のメモリ部５２４の画素データが第３のメモリ部５２５にセレクタ５１５を介して転送される。また、第１メモリ部５２３の画素データがセレクタ５１４を介して第２のメモリ部５２４に転送される。また第１のメモリ部５２３の画素データは、フィードバックされてセレクタ５１３を介して第１のメモリ部５２３に再度書き込まれる。これにより、ＲＡＭ１５Ｂ内には、図１０（Ｃ）で示す画素データが格納されたことになる。
【００３３】
次に、ＲＡＭ１５Ｂの画素データは、読出し制御信号に基づいて、読み出される。メモリ部５２３−５２６からの画素データは、選択回路１５Ｃに供給される。選択回路１５Ｃは、採用されている画素値の画素データを選択して出力する。領域Ａにおいては、画素値１２８の画素データが読み出され、領域Ｂにおいては画素値２５５の画素データが読み出される。読出しタイミングを設定するクロックと、読出しアドレスが特徴検出回路４０７から与えられる。読出しアドレスとしては、同じアドレス値が複数回使用されることもある。これは図１０（Ｂ）、図１０（Ｃ）において説明した仮想色差信号ブロックに基づく制御信号により実現されている。
【００３４】
上記の回路は、画素をそのままレート変換して出力するだけのスルー処理を兼ねることができる。画素データのデータレート変換のみで画素値の置換処理を行わない場合には、読出し制御により、ＲＡＭ１５Ｂ内の画素データを順番に読み出すだけでよい。これにより、水平・垂直方向のレートが２倍になった色差信号の画素データを得ることができる。
【００３５】
このスルー処理が実行されるときは、特徴検出回路４０７が例えば図１２に示すようなヒストグラムを認識しているときである。
【００３６】
図１２に示すようなヒストグラムは、たとえば自然の風景の画像のときであり、種々の値の画素が分布している場合に得られる。この場合に色差信号に対してあえて画素置換処理を施すと、画像の色彩が乱れることがある。このような場合、つまり絵柄によっては、入力した色差信号をレートのみ変換して出力することが好ましい場合がある。この装置は、上記説明したような状況に対応できるように構成されている。絵柄特徴検出回路４０７は、ヒストグラムの情報であるピーク値が所定値Ｎよりも低い場合は、データレート変換部１５がデータレートのみを変換して出力する制御信号を出力する。
【００３７】
また、絵柄特徴検出回路４０７は、ヒストグラムの情報であるピーク値が所定数Ｍより多い場合は、データレート変換部１５がデータレートのみを変換して出力する制御信号を出力する。
【００３８】
また絵柄特徴検出回路４０７は、外部操作によって、データレート変換部１５がデータレートのみを変換して出力する制御信号を強制的に出力することもできる。つまり、外部操作により色差信号の解像度調整を行うか行なわないかを強制的に設定することもできる。
【００３９】
この発明の装置は上記の実施の形態に限るものではない。上記の実施の形態はハードウエアによる処理の割合が大きいが、本発明が目的とする処理は図１３に示すような構成としてソフトウエアによる処理であってもよい。
【００４０】
即ちデジタル輝度信号が入力される入力端子１１はフレームメモリ６０１に接続されている。またデジタル色差信号が入力される入力端子１２は、フレームメモリ６１１に接続されている。フレームメモリ６０１の出力は、演算処理部６１４と時間調整用のフレームメモリ６０２に供給される。またフレームメモリ６１１の出力は演算処理部６１４に供給される。演算処理部６１４は、色差信号のデータレート変換を行なうとともに色画質を向上するものである。演算処理部６１４で得られた色差信号ブロックの画素データはフレームメモリ６１３に入力され、対応する輝度信号ブロックの画素データに同期して読み出される。
【００４１】
フレームメモリ６０１、６０２、６１１、６１３及び演算処理部６１４の動作は制御部６２０からのタイミングパルス及び制御信号に基づいてコントロールされている。
【００４２】
図１４は上記の装置の動作を示すフローチャートである。輝度信号データ、色信号データがそれぞれフレームメモリ６０１、６１１に読み込まれる（ステップＳＡ１）。次に演算回路６１４により輝度信号ブロックのヒストグラムが検出される（ステップＳＡ２）。つぎにヒストグラムが２又は３のピークを持ち、輝度信号ブロックを領域区分できるかどうかの判定が成される（ステップＳＡ３）。ここで「いいえ」の判定があれば、色差信号ブロックの画素を水平・垂直とも２倍のレートに変換する（ステップＳＡ４）。
【００４３】
ステップＳＡ３において「はい」の判定であれば、ステップＳＡ５において以下のような処理が行われる。即ち、
色差信号ブロックの画素を水平・垂直とも２倍のレートに変換する、
ヒストグラム情報から輝度信号ブロック内に輝度境界線を設定する、
前記輝度境界線を色差境界線として２倍のレートの色差信号ブロック内に設定する、
２×２画素の同一性検出情報から、各領域を代表する採用する色差信号の画素値を決定する、
２倍のレートに変換された色差信号ブロック内において、各領域の画素値を代表する画素値で統一する。
【００４４】
上記の処理の後レート変換及び解像度変換された色差信号ブロックが、フレームメモリ６１３に書き込まれる。次にフレームメモリ６０２の輝度信号とフレームメモリ６１３の色差信号が同期して読み出される。
【００４５】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４６】
【図１】この発明に係る画素変換装置の基本構成を示す図である。
【図２】輝度信号ブロックと色差信号ブロックの説明図である。
【図３】輝度信号ブロックの輝度境界線と仮想色差信号ブロックの色差境界線の説明図である。
【図４】輝度信号ブロックを処理したときのヒストグラムの例を示す図である。
【図５】輝度信号ブロックの輝度境界線と仮想色差信号ブロックの色差境界線の説明図である。
【図６】輝度信号ブロックを処理したときのさらに別のヒストグラムの例を示す図である。
【図７】別の例の輝度信号ブロックの輝度境界線と仮想色差信号ブロックの色差境界線の説明図である。
【図８】図７（Ａ）の輝度信号ブロックを処理したときのヒストグラムの例を示す図である。
【図９】図１に示した装置のさらなる具体的構成例を示す図である。
【図１０】図９の装置の動作を説明するために、輝度信号ブロック、仮想色差信号ブロック、及び色差信号ブロックの説明図である。
【図１１】図９のデータレート変換部の構成例を示す図である。
【図１２】ヒストグラム他の例を示す図である。
【図１３】この発明の装置のさらに他の実施の形態を示す図である。
【図１４】図１３の装置の動作を説明するために示したフローチャートである。
【符号の説明】
【００４７】
１３・・・ヒストグラム検出部、１４・・・絵柄特徴抽出部、１５・・・データレート変換部。
【特許請求の範囲】
【請求項１】
変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を、変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換する装置において、
前記変換前デジタル輝度信号の処理単位である輝度信号ブロック内のヒストグラムを抽出するヒストグラム抽出部と、
抽出された前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、前記輝度信号ブロックと同じデータレートの仮想色差信号ブロックに対して前記輝度境界と同じパターンの色差境界を設定して前記仮想色差信号ブロック内を領域毎に区分し、さらに同じ領域は同じ値の画素データで統一する制御信号を生成する絵柄特徴抽出部と、
前記変換前デジタル色差信号の色差信号ブロックを前記輝度信号ブロックと同じデータレートに変換して前記仮想色差信号ブロックに対応させ、前記絵柄特徴抽出部からの前記制御信号に基づいて解像度を修正し、前記４：４：４フォーマット用の色差信号を得るデータレート変換部と
を具備したことを特徴とする画素変換装置。
【請求項２】
前記絵柄特徴抽出部は、前記ヒストグラムの情報であるピーク値が所定値よりも低い場合は、前記データレート変換部がデータレートのみを変換して出力する制御信号を出力することを特徴とする請求項１記載の画素変換装置。
【請求項３】
前記絵柄特徴抽出部は、前記ヒストグラムの情報であるピーク値が所定数よりも多く得られた場合は、前記データレート変換部がデータレートのみを変換して出力する制御信号を出力することを特徴とする請求項１記載の画素変換装置。
【請求項４】
前記絵柄特徴抽出部は、外部操作により前記データレート変換部がデータレートのみを変換して出力するための制御信号を出力するのか、データレート変換及び解像度変換して出力するための制御信号を出力するのかのいずれかに切り替え可能であることを特徴とする請求項１記載の画素変換装置。
【請求項５】
変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を、変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換する方法において、
ヒストグラム抽出部で前記変換前デジタル輝度信号の処理単位である輝度信号ブロック内のヒストグラムを抽出し、
絵柄特徴抽出部で、抽出された前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、
前記輝度信号ブロックと同じデータレートの仮想色差信号ブロックに対して前記輝度境界と同じパターンの色差境界を設定して前記仮想色差信号ブロック内を領域毎に区分し、さらに同じ領域は同じ値の画素データで統一する制御信号を生成し、
データレート変換部で、前記変換前デジタル色差信号の色差信号ブロックを前記輝度信号ブロックと同じデータレートに変換して前記仮想色差信号ブロックに対応させ、前記絵柄特徴抽出部からの前記制御信号に基づいて解像度を修正し、前記４：４：４フォーマット用の色差信号を得る
ことを特徴とする画素変換方法。
【請求項６】
変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を、変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換する方法において、
第１と第２のフレームメモリに前記変換前デジタル輝度信号及び前記変換前デジタル色差信号を読み込み、
演算処理部により、前記第１と第２のフレームメモリから前記変換前デジタル輝度信号及び前記変換前デジタル色差信号を読み取り、
処理単位である輝度信号ブロック内のヒストグラムを抽出し、
抽出された前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、
前記変換前デジタル色差信号を前記輝度信号ブロックと同じデータレートの色差信号ブロックに変換し、前記輝度境界と同じパターンの色差境界を設定して領域毎に区分し、さらに同じ領域は同じ値の画素データで統一することで解像度を修正し、前記４：４：４フォーマット用の色差信号を得る
ことを特徴とする画素変換方法。
【請求項１】
変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を、変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換する装置において、
前記変換前デジタル輝度信号の処理単位である輝度信号ブロック内のヒストグラムを抽出するヒストグラム抽出部と、
抽出された前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、前記輝度信号ブロックと同じデータレートの仮想色差信号ブロックに対して前記輝度境界と同じパターンの色差境界を設定して前記仮想色差信号ブロック内を領域毎に区分し、さらに同じ領域は同じ値の画素データで統一する制御信号を生成する絵柄特徴抽出部と、
前記変換前デジタル色差信号の色差信号ブロックを前記輝度信号ブロックと同じデータレートに変換して前記仮想色差信号ブロックに対応させ、前記絵柄特徴抽出部からの前記制御信号に基づいて解像度を修正し、前記４：４：４フォーマット用の色差信号を得るデータレート変換部と
を具備したことを特徴とする画素変換装置。
【請求項２】
前記絵柄特徴抽出部は、前記ヒストグラムの情報であるピーク値が所定値よりも低い場合は、前記データレート変換部がデータレートのみを変換して出力する制御信号を出力することを特徴とする請求項１記載の画素変換装置。
【請求項３】
前記絵柄特徴抽出部は、前記ヒストグラムの情報であるピーク値が所定数よりも多く得られた場合は、前記データレート変換部がデータレートのみを変換して出力する制御信号を出力することを特徴とする請求項１記載の画素変換装置。
【請求項４】
前記絵柄特徴抽出部は、外部操作により前記データレート変換部がデータレートのみを変換して出力するための制御信号を出力するのか、データレート変換及び解像度変換して出力するための制御信号を出力するのかのいずれかに切り替え可能であることを特徴とする請求項１記載の画素変換装置。
【請求項５】
変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を、変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換する方法において、
ヒストグラム抽出部で前記変換前デジタル輝度信号の処理単位である輝度信号ブロック内のヒストグラムを抽出し、
絵柄特徴抽出部で、抽出された前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、
前記輝度信号ブロックと同じデータレートの仮想色差信号ブロックに対して前記輝度境界と同じパターンの色差境界を設定して前記仮想色差信号ブロック内を領域毎に区分し、さらに同じ領域は同じ値の画素データで統一する制御信号を生成し、
データレート変換部で、前記変換前デジタル色差信号の色差信号ブロックを前記輝度信号ブロックと同じデータレートに変換して前記仮想色差信号ブロックに対応させ、前記絵柄特徴抽出部からの前記制御信号に基づいて解像度を修正し、前記４：４：４フォーマット用の色差信号を得る
ことを特徴とする画素変換方法。
【請求項６】
変換前デジタル輝度信号及びデジタル色差信号を含む４：２：０フォーマットの第１のデジタル画像信号を、変換後デジタル輝度信号及びデジタル色差信号を含む４：４：４フォーマットの第２のデジタル画像信号に変換する方法において、
第１と第２のフレームメモリに前記変換前デジタル輝度信号及び前記変換前デジタル色差信号を読み込み、
演算処理部により、前記第１と第２のフレームメモリから前記変換前デジタル輝度信号及び前記変換前デジタル色差信号を読み取り、
処理単位である輝度信号ブロック内のヒストグラムを抽出し、
抽出された前記ヒストグラムの情報に基づいて、前記輝度信号ブロック内の輝度境界を検出し、
前記変換前デジタル色差信号を前記輝度信号ブロックと同じデータレートの色差信号ブロックに変換し、前記輝度境界と同じパターンの色差境界を設定して領域毎に区分し、さらに同じ領域は同じ値の画素データで統一することで解像度を修正し、前記４：４：４フォーマット用の色差信号を得る
ことを特徴とする画素変換方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００９−２３９４８３（Ｐ２００９−２３９４８３Ａ）
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願番号】特願２００８−８１０２０（Ｐ２００８−８１０２０）
【出願日】平成２０年３月２６日（２００８．３．２６）
【特許番号】特許第４３４２５９０号（Ｐ４３４２５９０）
【特許公報発行日】平成２１年１０月１４日（２００９．１０．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願日】平成２０年３月２６日（２００８．３．２６）
【特許番号】特許第４３４２５９０号（Ｐ４３４２５９０）
【特許公報発行日】平成２１年１０月１４日（２００９．１０．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]