発光ディスプレイ用のデータ信号ドライバ
ディスプレイは、行及び列に配列される発光素子を有しており、列における画素には、それぞれの列の電源ライン２６からの電流が供給される。目標とする画素を駆動する電流は、その電流−明るさの特性のモデルに基づいて所望の画素の明るさレベルに対応して決定される。これらは、列の電源ラインから引き出される電流から生じるそれぞれの画素での列の電源ライン２６の電圧を考慮するために変更される。本発明は、電源ラインを構成するために使用される金属の有限の抵抗と同様に、電流供給型ＴＦＴの有限の出力インピーダンスによるアクティブマトリクス型ＬＥＤディスプレイで生じる垂直のクロストークの問題に対処する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネッセントディスプレイといった発光ディスプレイデバイスに関し、より詳細には、それぞれに関連する薄膜スイッチングトランジスタを有するアクティブマトリクス型のディスプレイデバイスに関する。
【背景技術】
【０００２】
エレクトロルミネッセント表示素子、発光表示素子を採用したマトリクス型ディスプレイデバイスが知られている。表示素子は、たとえば高分子材料を使用した有機薄膜エレクトロルミネッセント素子、又は慣習的なＩＩＩ−Ｖ族セミコンダクタコンパウンドを使用した発光ダイオード（ＬＥＤ）を有する。近年の有機エレクトロルミネッセント材料、特にポリマー材料における発展は、ビデオディスプレイデバイス用に実用的に使用される能力を示している。これらの材料は、電極の対の間に挟まれた半導体性共役ポリマーからなる１以上のレイヤを典型的に有しており、電極対の一方は透明であって、電極対の他方は、ホール又は電子をポリマレイヤに注入するために適した材料からなる。
【０００３】
ポリマー材料は、ＣＶＤプロセスを使用して製造され、可溶性の共役ポリマーの溶液を使用したスピンコート技術により簡単に製造することができる。インクジェットプリンティングが使用される場合がある。有機エレクトロルミネッセント材料は、ディスプレイ機能とスイッチング機能の両者を提供可能であって、したがってパッシブ型ディスプレイで使用できるようにダイオードのようなＩ−Ｖ特性を示す。代替的に、これらの材料は、アクティブマトリクス型のディスプレイデバイス用に使用される場合があり、それぞれの画素は、表示素子と表示素子を流れる電流を制御するためのスイッチングデバイスを有する。
【０００４】
このタイプのディスプレイデバイスは、電流駆動型の表示素子を有しており、従来のアナログ駆動スキームは、可制御の電流を表示素子に供給することを含む。電流源トランジスタをピクセルコンフィギュレーションとして供給することが知られており、電流源トランジスタに供給されるゲート電圧は、表示素子を流れる電流を決定する。ストレージキャパシタは、アドレス指定フェーズの後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクス型のアドレス指定されるエレクトロルミネッセントディスプレイデバイス用の公知の画素回路を示している。ディスプレイデバイスは、規則的に配置された画素からなる行及び列のマトリクス型アレイを有するパネルを含んでおり、ブロック１により示され、関連するスイッチング手段と共にエレクトロルミネッセント表示素子２を有し、行（選択）及び列（データ）アドレスコンダクタ４及び６の交差セットの間の交点に位置される。数画素のみが明確さのために図に示されている。実際には、数百の行及び列の画素が存在する場合がある。画素１は、コンダクタのそれぞれのセットの終わりに接続される行のスキャニング駆動回路８と列のデータ駆動回路９とを有するデータ周辺駆動回路により行及び列のアドレスコンダクタのセットを介してアドレス指定される。
【０００６】
エレクトロルミネッセント表示素子２は、ここではダイオードエレメント（ＬＥＤ）として表され、１以上の有機エレクトロルミネッセント材料が挟まれる電極のペアを有するアクティブレイヤ有機発光ダイオードを有する。アレイの表示素子は、絶縁サポートの一方の側の関連するアクティブマトリクス型回路と共に運ばれる。表示素子のカソード又はアノードの何れかは、透明なコンダクタ材料から形成されている。サポートは、ガラスのような透明材料であり、基板に最も近い表示素子２の電極は、ＩＴＯのような透明なコンダクタ材料からなり、エレクトロルミネッセントレイヤにより生成された光は、サポートの他の側で見る人にとって目に見えるようにこれら電極及びサポートを通して送られる。
【０００７】
図２は、電圧−プログラム動作を提供するための公知の画素及び駆動回路アレンジメントを簡略化された概念フォームで示されている。それぞれの画素１は、ＥＬ表示素子２及び関連する駆動回路を有する。駆動回路は、行コンダクタ４の行アドレスパルスによりオンにされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンにされるとき、列コンダクタ６の電圧は、残りの画素に通過させることができる。特に、アドレストランジスタ１６は、列コンダクタ電圧を電流源２０に供給し、この電流源は、駆動トランジスタ２２及びストレージキャパシタ２４を有する。列電圧は駆動トランジスタ２２のゲートに供給され、ゲートは、行アドレス駆動パルスが終了した後でさえもストレージキャパシタ２４によりこの電圧で保持される。駆動トランジスタ２２は、電源ライン２６からの電流を引き出す。この回路における駆動トランジスタ２２は、ｐ型ＴＧＴとして実現され、ストレージキャパシタは、ゲート−ソース電圧が固定された状態で保持する。これにより、トランジスタを流れる固定されたソース−ドレイン電流となり、したがって画素の所望の電流源動作が提供される。
【０００８】
本発明は、特に、電源ライン２６がたとえば同じメタルレイヤから形成される列コンダクタ６にパラレルであるピクセルコンフィギュレーションに関する。このメタルレイヤは、典型的に製造プロセスのトップメタルであって、このレイヤは薄くすることができ、したがって行コンダクタを形成するために通常使用されるボトムメタルレイヤよりも抵抗が低い。電力ラインの長さは、ランドスケープディスプレイについて短い。
【０００９】
図２の画素回路は、垂直の電力ラインを使用するために変更される場合、厳しいクロストークに苦しむ。特に、画素は、表示素子への電流の供給を遮断することで動作し、データが画素に記憶され、記憶されるデータ電圧は、電源ラインの電圧に関する電圧である。データ電圧は、抵抗性の電力ラインに沿って電流をなお引き出している電力の列に他の画素により生じる電源ラインの電圧降下により破壊される。
【００１０】
電流ミラー回路は、画素への電力供給が連続的であって、中断される必要がないので、この問題に苦しむことがない。この理由のため、電流ミラー回路は、典型的に、垂直電源ラインによるピクセルコンフィギュレーションを実現するために使用される。
【００１１】
２つの基本的なタイプの電流ミラー回路が存在する。サンドイッチされた電流ミラー回路は、データコンダクタからの電流をサンプリングし、表示の間と同じ電流をピクセルプログラミングの間にデータコンダクタから引き出すために配置される。しかし、かかる画素回路の複雑さは、大型ディスプレイ用に適さないようにする。
【００１２】
マッチド・カレントミラー回路は、ピクセルプログラミングの間にサンプリングトランジスタと駆動トランジスタについて電流を引き出し、ピクセルプログラミングフェーズは、電源ラインの電圧を変更する。（画素出力が電源ラインの電圧に直接関連しないように）画素は電流をサンプリングするが、以下の記載から明らかとなるように、二次のクロストークの作用が残る。
【００１３】
図３は、マッチド・カレントミラー回路を示している。この回路では、列コンダクタ６は、可制御電流源３０に結合される。画素アドレス指定の間、アドレストランジスタ３２がオンにされ、電流源３０により引き出された電流は、電流サンプリングトランジスタ３４によりソースされる。更なるトランジスタ３６は、アドレストランジスタ３２と同じ制御ライン３８により制御され、サンプリングトランジスタのゲートと駆動トランジスタ２２のゲートは、アドレス指定の間に同じ電圧にあることを提供する。これらのトランジスタのソースが電源ライン２６に共に接続されるので、ソース電圧とゲート−ソース電圧が同じである。したがって、駆動トランジスタにおける電流は、サンプリングトランジスタにおける電流を映す。
【００１４】
サンプリング及び駆動トランジスタ３４，２２が同じディメンジョンを有する場合、同じ電流が引き出され、電源ライン２６は、アドレス指定フェーズの間に電流源３０の電流の２倍の電流をソースする。より一般的なケースでは、サンプリングトランジスタ３４と駆動トランジスタ２２のディメンジョンが異なり、カレントミラーは増幅を実行する。このケースでは、電源ライン２６から引き出された電流は、（１＋Ｗ）ＩDとなるように取られ、ここでＩDは駆動トランジスタの電流である。Ｗは、たとえば２つのトランジスタのチャネル幅間の比に基づいたスケーリングファクタである。同じ整合されたトランジスタについて、Ｗ＝１及び引き出される電流は２ＩDである。全ての他の時間で、電源ラインから引き出される電流はＩDである。
【００１５】
問題は、出力電流がゲート−ソース電圧のみよりはむしろソース及びドライン電圧の両者に実際に依存するので、薄膜トランジスタが固有に非理想的な電流源装置である、図３の画素回路において依然として残る。ＬＥＤディスプレイのよる１つの問題点は、画素により引き出される著しい電流から生じる。ディスプレイは、アクティブマトリクス型回路を担う基板を通して典型的に後方放出型である。これは、ＥＬ表示素子の所望のカソードマテリアルが不透明であるので好適なアレンジメントであって、放射はＥＬダイオードのアノード側からであり、さらに、アクティブマトリクス回路に対してこの好適なカソードマテリアルを配置するのは望ましくない。メタルの行又は列コンダクタは、電源ライン２６を定義するために形成され、これら後方放射型ディスプレイについて、不透明であるので表示領域間のスペースを占める必要がある。たとえば、ポータブルプロダクトについて適切である１２．５ｃｍ（対角線）ディスプレイでは、電源ラインコンダクタは、電源ラインコンダクタは、およそ長さ１１ｃｍ及び幅２０μｍである場合がある。０．２Ω／平方の典型的なメタルシートの抵抗について、これは、１．１ｋΩのメタル行コンダクタについてライン抵抗を与える。
【００１６】
ブライトピクセルは、８μＡ前後の電流を引き出す場合があり、引き出された電流は、電源ラインに沿って分散される。大幅なコンダクタレジスタンスは、電源ラインに沿って電圧降下を生じる。これは、電圧でアドレス指定される画素及び電流でアドレス指定される画素の両方にとって問題である。
【００１７】
電源ラインに沿った電圧降下は、電流供給型（current-providing）ＴＦＴのドレイン−ソース電圧が低減されることを意味する。電流供給型ＴＦＴの有限の出力インピーダンスは、その電流における低減となる。この電流における変化は、列における他の画素の全てから引き出される電流、特定の動作条件のＴＦＴ出力インピーダンス、及びＯＬＥＤ Ｉ−Ｖ特性に依存する。特に、ＯＬＥＤ表示素子のアノード電圧における結果的な変化は、回路によりサンプリングされる所与の電流について表示素子の明るさ出力を変える。したがって、ＴＦＴ２２を駆動するＯＬＥＤの有限の出力インピーダンスのために二次的な垂直クロストークが生じる。この二次のクロストークは、大型ディスプレイにおいて目に見えるクロストークを与えることができる。
【発明の開示】
【課題を解決するための手段】
【００１８】
本発明によれば、行及び列に配列される発光表示素子のアレイの画素に印加されるべき画素駆動信号を決定する方法が提供され、列における複数の画素には、それぞれの列の電源ラインからの電流が供給され、画素は行毎にアドレス指定され、全ての行のアドレス指定は、フィールド周期を定義する。当該方法は、画素の電流と明るさの特性のモデルに基づいて所望の画素の明るさレベルに対応する目標とする画素を駆動する電流を決定するステップと、フィールド周期におけるそれぞれの行アドレスサイクルについて列における複数の画素により列電源ラインから引き出される電流から生じるそれぞれの画素で列電源ラインの電圧と、その画素での列電源ラインの電圧の画素明るさ特性の依存性とを考慮するため、目標となる画素駆動電流を変更するステップとを含んでいる。
【００１９】
画素での電源ラインの電圧の画素の明るさ特性の依存性を考慮することで、本発明は、電源ラインを形成するために使用される金属の有限の抵抗と同様に、電流供給型ＴＦＴの有限出力インピーダンスのためにアクティブマトリクスＬＥＤディスプレイで生じる垂直クロストークの問題に対処する。本発明は、クロストークの補正のための信号処理スキームを提供する。目標とする駆動電流を形成するために使用されるモデルは、電源ラインの一定の電圧を想定することができ、したがって全ての画素について一定のモデルであり、他の画素に印加される画素駆動信号とは独立である。電源ラインの電圧の画素明るさ特性の依存性の補償は、本質的に、（たとえば、図３のピクセルコンフィギュレーションにおける駆動トランジスタのドレイン電圧）画素コンポーネントの動作ポイントにおける変化を考慮する。
【００２０】
本発明の技術は、電流を引き出している画素の列に電流を供給する列電力ラインを使用するアレイについてアモルファスシリコン及びポリシリコンに適用可能である。なお、本明細書で使用される用語「行」及び「列」は幾分任意であり、これらの用語は、直交マトリクスで配列される表示素子のアレイを示すことが意図される。「列」電源は、順次にアドレス指定される画素の「行」に直交する。
【００２１】
それぞれの画素は、好ましくは第一のフェーズでプログラムされ、第二のフェーズで駆動され、変更するステップでは、ターゲットの画素駆動電流は、第一のフェーズと第二のフェーズの間で画素により引き出される電流における差を更に考慮する。
【００２２】
特に、画素駆動スキームは、画素の駆動の間よりも多かれ少なかれプログラミングフェーズにおける電流を供給するステップを含む。これを考慮することで、画素駆動スキームについて正しい補償を提供することができる。
【００２３】
ターゲット画素駆動電流を変更するステップは、フィールド周期の間の列における画素に印加される電流と画素の位置で列電源ラインの電圧との間の関係、及び列電源ラインの電圧の画素の明るさ特性の依存度とを表す目標とする画素駆動電流にアルゴリズムを適用するステップを含む場合がある。
【００２４】
たとえば、アルゴリズムを適用するステップは、マトリクスＭの転置により画素の列について目標となる画素駆動電流のベクトルを乗算するステップを含む場合がある。
【００２５】
【数９】
ここで、マトリクスＭの行及び列の数が列における画素数に等しい。
【００２６】
それぞれの画素は、入力電流をサンプリングし、駆動トランジスタに駆動電圧を供給する電流サンプリングトランジスタを含み、次いで、アルゴリズムは、駆動トランジスタの電圧−電流特性、及び発光表示素子の電圧−電流特性から導出される項を含む値を使用する。
【００２７】
特に、アルゴリズムは、列電源ラインの抵抗から導出される項を含む値を使用する場合もある。
【００２８】
アルゴリズムは、値Ｒλ／（１＋λ／μ）を使用する場合があり、Ｒは、隣接画素間の列電源ラインの抵抗である。λは、駆動トランジスタのドレイン−ソース電流対ドレイン−ソース電圧曲線の傾斜であり、μは、表示素子の電流−電圧曲線の傾斜である。
【００２９】
計算上のオーバヘッドを低減するため、画素の列について目標となる画素駆動電流のベクトルをマトリクスＭの転置で乗算した結果は、再帰的な演算により得ることができる。
【００３０】
【数１０】
ここで、Ｆ（ｃ，ｎ）は、画素のｃ番目の列について目標となる画素駆動電流のベクトルをマトリクスＭの転置で乗算したベクトルの結果ｎ番目の項であり、Ｆ（ｃ，０）は第一の項である。Ｉav（ｃ，ｊ）はｃ番目の列におけるｊ番目の画素についてのターゲットであり、第一の画素はｊ＝０である。
【００３１】
この再帰モデルでは、
【００３２】
【数１１】
であり、ここでＮは列における全体の画素数である。
【００３３】
列電源ラインの電圧の画素明るさ特性の依存性を表す値は、ルックアップテーブルに記憶することができ、ルックアップテーブルの値は、時間にわたる画素の明るさ特性における変化をモデル化するのを可能にするため、時間を通して更新することができる。たとえば、ルックアップテーブルの値は、ディスプレイの画素補償モジュールの特性の分析に基づいて更新することができる。
【００３４】
本発明の方法は、行及び列に配列される電流でアドレス指定される発行表示素子のアクティブマトリクスアレイを駆動するために使用することができる。それぞれの画素の行は順次にアドレス指定され、電力は、列電源ラインを使用してそれぞれの画素の列に供給される。
【００３５】
また、本発明は、行及び列に配列された発光表示素子のアレイを有するディスプレイ装置を提供し、列における複数の画素には、それぞれの列電源ラインからの電流が供給され、画素は行毎にアドレス指定され、全ての行のアドレス指定はフィールド周期を定義する。当該装置は、フィールド周期におけるそれぞれの行アドレス指定サイクルについて列における複数の画素により列電源ラインから引き出される電流から生じるそれぞれの画素での列電源ラインの電圧と、その画素での行コンダクタの電圧の画素明るさ特性の依存性とを考慮するため、目標となる画素駆動電流を変更するための補償回路を更に有している。
【００３６】
補償回路は、好ましくは、列における画素により引き出される電流と、画素の位置での列電源ラインの電圧と、行コンダクタの電圧の画素明るさ特性の依存性との間の関係を表す目標となる画素駆動電流にアルゴリズムを適用する手段を有する。
【発明を実施するための最良の形態】
【００３７】
本発明の例は、添付図面を参照して詳細に記載される。
本発明は、列電源ラインを使用して、発光表示素子のアレイの画素に印加されるべき画素駆動信号を決定するためのスキームを供給する。標準的な画素駆動電流のセットは、所望の画素の明るさレベルに対応しており、列電力ラインの電圧変動を考慮して変更され、特に、その結果、これらの電圧変動が画素の明るさ特性を有する。また、本発明は、特に入力電流のサンプリング動作を実行する電流アドレス指定された画素について、アドレス指定されたとき、及び表示素子を駆動するとき、画素により引き出される異なる電流をも考慮する。画素駆動電流の変更は、垂直クロストークを訂正することにある。
【００３８】
本発明は、様々なピクセルレイアウトに適用することができるが、垂直電力ラインのアレンジメントで最も頻繁に使用されるので、特に電流でアドレス指定される画素に適用することができる。
【００３９】
電流サンプリング動作を実行する電流アドレス指定される画素は、アドレス指定の直後に所望の出力電流を提供することを想定することができる。しかし、電源ラインの電圧におけるその後の変化は、画素の現在の出力に影響を与える。これらの電圧における変化は、列における他の画素がアドレス指定されたときに生じる。
【００４０】
この垂直クロストークの補正のためのアルゴリズムを導出するため、以下のステップが行われる。
【００４１】
列における画素により引き出された電流の組み合わせについて、列電力ラインの電圧降下について一般的な拡張が得られる。次いで、画素出力の明るさのこれらの電圧降下の効果が決定され、この効果は、インピクセル電流源ＴＦＴの出力インピーダンスの結果である。データの補正スキームは、垂直クロストークを補償するために導出される。
【００４２】
補正アルゴリズムを導出するため、フィールド時間にわたり（アドレス指定電流を含まない）平均のＯＬＥＤ電流を計算することがはじめに必要である。このフィールド時間は、行についてアドレス指定フェーズの間の時間期間である。光出力は、この平均電流に比例する。この光出力は、
【００４３】
【数１２】
であり、代わりに以下のように書くことができる。
【００４４】
【数１３】
ここでＩ（ｒ）は行ｒがアドレス指定されたときのＯＬＥＤ電流であって、ΔＩ（ｒ，ｊ）は、行ｊがアドレス指定されたときに行ｒのＯＬＥＤ電流における変化である（ｊはタイムシーケンスインデックスとして見ることができる）。Ｎは行数であり、Ｉav（ｒ）は行ｒのＯＬＥＤに供給される平均電流である。計算は、記述の複雑さを低減するためにのみ１つの列について実行されるが、各電流は、行のインデックスｒ及び列のインデックスｃを有する。
【００４５】
この式は、行が順にアドレス指定されることが想定される。したがって、行ｒをアドレス指定するとき、行ｒから（ｒ−１）は、フィールド周期したがって行（ｒ＋１）からＮが前のアドレス指定サイクルからの電流をなお引き出す点で既にアドレス指定されている。アドレス指定が巡回的な動作であるので、次の行（ｒ＋１）がアドレス指定されるときに電流における最初の変化がわかり、これは下位の総和の限界である。見られる電流における最後の変化は、次のフィールド周期でアドレス指定される先行する行（ｒ−１）である。これは、アドレス指定フェーズ（ｒ−１＋Ｎ）であり、これは上位の総和の限界である。
【００４６】
電力ラインの電圧降下及びインピクセルの電流供給型ＴＦＴの出力インピーダンスのため、画素電流の変化のための表現を発見するため、簡単な図解のアプローチを使用することができる。
【００４７】
図４は、ＴＦＴ及びＬＥＤの特性を示す。ＴＦＴ特性曲線は、一定のゲート−ソース電圧についてドレイン−ソース電流Ｉds対ドレイン電圧Ｖdをプロットする。ドレイン電圧が列電力ライン電圧に到達したとき、ドレイン−ソース電圧がゼロに到達する。したがって、図５のグラフにおける電圧を増加することは、ドレイン−ソース電圧を減少することに対応し、ドレイン−ソース電圧は、曲線がｘ軸に交差するポイントでゼロになる。このｘ軸上のポイントは、電力ライン電圧に対応する。
【００４８】
ＴＦＴ特性におけるシフトは、ゲート−ソース電圧は一定のままであるとして（図３に示されるように、ゲート−ソース電圧はキャパシタに記憶される）、電力ライン電圧における変化の結果である。
【００４９】
ＬＥＤ特性曲線は、ＬＥＤの負荷ラインのプロットであり、所与の電流のＬＥＤ表示素子のアノード電圧を示している。
【００５０】
ＴＦＴ特性曲線はＬＥＤ特性曲線に交差した場合、ドレイン／アノード電圧が定義され、電流が流れる。ＴＦＴは飽和状態において無限ではない出力インピーダンスを有するので、電源電圧における動きは、ＴＦＴ特性をシフトし、一定のゲート−ソース電圧についてさえも異なる出力電流を与える。したがって、電力ライン電圧の変化は、電流でアドレス指定される画素において完全に補償されない。
【００５１】
図５に示される電流変化の領域は、アノード／ドレイン電圧における変化及び電流における変化を決定するために更に密に調べられる。これは、図６に示されている。
【００５２】
図６における幾何学的形状の検査により、電流の変化が以下により与えられることを示す。
【００５３】
【数１４】
ここでΔＶaは、図４に示されるＬＥＤアノード電圧における変化であり、差は、シンプルにＴＦＴ特性λ（Ｉ）の勾配である。ＬＥＤ特性は、ＩLED＝ｆ（Ｖa）により与えられ、したがって、ＬＥＤ特性を微分することでΔＶaを発見することができ、すなわち以下に示される。
【００５４】
【数１５】
式（２）及び式（３）を使用して、以下のようになる。
【００５５】
【数１６】
この解析のため、これらパラメータの電流の依存性は電流Ｉ（ｒ）に依存する。したがって、式（４）を式（１ａ）に代入することで、以下を得る。
【００５６】
【数１７】
電圧における変化は、以下で与えられる。
【００５７】
【数１８】
ここで、Ｖ（ｒ，ｒ）は行ｒがアドレス指定されたときに行ｒで電力ラインの電圧降下であり、Ｖ（ｒ，ｊ）は行ｊがアドレス指定されたときに行ｒで電力ラインの電圧降下である。
【００５８】
以下の解析は、上及び下で固定された電圧で保持されることが想定される。しかし、この分析は、一方の端に保持される電源の列について実行することができることを理解されたい。したがって、この分析では、電力ラインは、列における各画素に電流を供給するために、列の両方の端で電圧源を有する列を含むことが想定される。はじめに、電力ラインから電流を引き出し、ＯＬＥＤにそれを供給する各画素が完全な電流源を含むと想定される。モデルの等価回路は、図６に示される。
【００５９】
以下の記載は、行ｒ−１，ｒ及びｒ＋１での電力ラインの電圧の観点で行ｒでの画素への電流について導出することができる。ノード間の電力ラインの抵抗はＲである。
【００６０】
【数１９】
電流Ｉ（ｒ）は、これが画素の電流源にプログラムされているので既知であり、したがって、電力ラインの電圧降下を計算するために電圧Ｖ（ｒ）について式（１）を解くことが必要である。全ての項を書き出すと以下のようになる。
【００６１】
【数２０】
ここでＶT及びＶBは、電力ラインの上及び下での電圧源である。次いで、マトリクスの形式では、以下のようになる。
【００６２】
【数２１】
先のベクトルＩ及びＶは、行ｊがアドレス指定されたときにこれらが電力の列の電流及び電圧であることを示すため、ｊによりインデックスされる。なお、ベクトルＩにおけるｊ番目のエレメントが（Ｗ＋１）で乗算され、アドレス指定電流も電力の列から引き出されたことを示す。このように、アドレス指定の間、アドレス指定電流のＷ倍の更なる電流が引き出される。アドレス指定フェーズがアドレス指定の間に引き出される電流の２倍となる場合にＷ＝１であり、これは、同じサンプリング及び駆動トランジスタをもつマッチドミラー回路のケースである。
【００６３】
電源ラインの電圧は、転置の式（８）により発見される。
【００６４】
【数２２】
所与のサイズのマトリクスＭについて、標準的な数学的技法により転置がシンプルに得ることができる。特に、マトリクスＭは、三重面斜（tridiagonal）対称行列であり、転置は、以下のように容易に得られる。
【００６５】
【数２３】
また、ベクトルＶbのＭ-1の結果を計算することで、以下の結果を与える。
【００６６】
【数２４】
この式は、ＶT＝ＶB＝ＶであるときにＶに簡略化される。したがって、以下を得る。
【００６７】
【数２５】
この場合、Ｍ-1（ｒ，ｋ）はＭ-1のマトリクスエレメントである。これらの式では、定数がキャンセルされるように差の電圧を導出するように式が使用されるので、乗算Ｍ-1Ｖbから得られる定数が無視される。次いで、電位差は以下により与えられる。
【００６８】
【数２６】
垂直クロストークは、画像が１つのフィールドから次のフィールドにまでスタティックであるとき、多くとも目に見えるものと考えることができる。動画像について、動きがクロストークに変わる。静止画像のクロストークの補償のための数学的な分析は容易に実行され、この分析が以下に与えられる。しかし、僅かに異なるクロストークの補正スキームに到達するための異なる分析を実行することが可能である。本発明は、それぞれの画素での列の電源ライン電圧及びその画素での列の電源ラインの電圧の画素の明るさ特性の依存度を補償が考慮すると仮定して、全ての異なる可能な補正スキームを包含する。
【００６９】
数学的に、静止場の条件は以下により与えられる。
【００７０】
【数２７】
すなわち、現在のフィールドにおける画素電流は、前のフィールドにおける電流に等しい。このことは、ベクトルＩ（ｒ）及びＩ（ｊ）が以下となることを意味する。
【００７１】
【数２８】
電流における第二のインデックスは、たとえどのようなラインがアドレス指定されていようと、（第一近似に対して、クロストークの作用を無視して）ラインｒの画素における電流が両方のフィールドで同じであるため、もはや問題ではない。したがって、以下を得る。
【００７２】
【数２９】
したがって、垂直クロストークは、以下により与えられる。
【００７３】
【数３０】
補正を実行するため、垂直のクロストークのない画像となる電流Ｉ（ｒ）を発見することが必要となる。これは、式（１２）の反転、すなわちＩ（ｒ）について式（１２）を解くことを必要とする。これは、解くことが非常に難しい非線形の問題であり、ソリューションをイネーブルにするため、λ（Ｉ）及びμ（Ｉ）は、ＩよりはむしろＩavの関数、すなわちλ（Ｉav）及びμ（Ｉav）であると仮定する。式（１２）をベクトルマトリクス形式で表した場合、ソリューションは以下のように見ることができる。
【００７４】
【数３１】
以下の項
【００７５】
【数３２】
は対角行列であり、Ｍ-1DはマトリクスＭ-1における対角の項を含む対角行列である。次いで、Ｉについて解くことができる。
【００７６】
【数３３】
式（１４）は、垂直のクロストークを近似的に除くために必要とされる電流を表している。計算は、ディスプレイにおける各列について実行される必要がある。この分析は、マッチド・カレントミラー回路についてであるが、定数Ｗにより、分析はアドレス指定の間の特性を描写する異なる電流を与える異なるタイプの回路をカバーするのを可能にする。
【００７７】
ここで、本発明の実現が記載される。本質的に、この実現は、式（１４）を構成する項の計算を必要とする。この計算は、ステップで実行される。
【００７８】
［ステップ１］
これは、Ｍ-1Ｉavの計算を必要とする。Ｍ-1Ｉavの実現は、一般的に計算上非常に費用のかかる計算であり、特に大きな画像について当てはまる。したがって、計算を実行する高速な方法が必要である。先に見られるように、Ｍ-1Ｉavの計算は、以下に示される総和の評価を必要とする（インデックスｃは列の番号）。
【００７９】
【数３４】
Ｆ（ｃ，ｎ）の差を計算することで、エレメントＦ（ｃ，ｎ）に再帰の関係が発見される。
【００８０】
【数３５】
減算Ｆ（ｃ，ｎ）−Ｆ（ｃ，ｎ−１）を拡張することで、以下の再帰的な関係が得られる。
【００８１】
【数３６】
この計算は、ディスプレイの全ての列で必要とされる。式（１４）における括弧における項をＢ（ｃ，ｎ）と呼ぶことにすると、以下を得る。
【００８２】
【数３７】
このことは、Ｍ-1DがマトリクスＭ-1のそれらである対角のエントリのみを有することを考慮するときにわかる。
【００８３】
図７は、ベクトルマトリクスの乗算を計算するためのハードウェアを示している。入力データは、その第二の入力が行番号（ｊ）をカウントするカウンタによりアドレス指定されるラインストア６２からである加算器６０に供給される。ラインストア６２におけるそれぞれの値は、特定の列について列の前のデータ値のランニングサム（running sum）を含む。このラインストアは、データのそれぞれのフィールドの後にゼロである。総和の出力は、アドレス指定されるロケーションに記憶される前の値を上書きするため、ラインストア６２に通過される。また、行０〜Ｎ−１及び列０〜Ｃ−１をもつフィールドストア６４に通過される。フィールドストアは、０〜Ｃ−１に値ｃをカウントするラインカウンタによりアドレス指定され、ｃはライン（行）での画素数であり、行カウンタは０〜Ｎ−１までの値をカウントし、ｎはライン（行）番号である。ｃ及びｎの値は、パーシャルサム（部分的な総和）の位置を決定する。フィールド時間の終わりで、部分的な総和データは、ラインストア６６に一度に行でパラレルに転送され、このデータは、式（１６）の計算で使用される。
【００８４】
また、入力データは、その第二の入力がフィールドの開始でＮからカウントダウンし、各ライン時間でインクリメントするカウンタ７２から到来する乗算器７０に供給される。乗算器の出力は、その第二の入力が、そのエレメントが各列の乗算器への早期の入力のランニングサムを含むラインストア７６から到来する加算器７４に通過される。このラインストア７６は、フィールド時間の開始でゼロに設定される。ラインでの画素数をカウントするカウンタは、ラインストア７６をアドレス指定する。
【００８５】
加算器７４の出力は、前の値を上書きするため、ラインストア７６のアドレス指定された位置に供給される。フィールドの終わりで、ラインストア７６における値は、次いでビックス７８に示される完全な総和の値であって、参照符号８０で示されるように記憶される同じ定数−１／（Ｎ＋１）により全て乗算される。結果は、別のラインストア８２に書き込まれる。ラインストア８２に記憶される結果は、式（１６）の値Ｆ（ｃ，０）である。
【００８６】
値Ｆ（ｃ，０）は利用可能であるので、部分的な総和データは、Ｆ（ｃ，ｎ）を計算するために必要とされる。
【００８７】
Ｆ（ｃ，ｎ）の計算は、Ｆ（ｃ，０）を含むラインストア８２、及び部分的な総和データを含むラインストア６６をアドレス指定し、Ｆ（ｃ，ｎ−１）を含む更なるラインストア８４の出力を加算することで達成される。加算器８７の出力での結果はＦ（ｃ，ｎ）を構成し、記憶された値を上書きするため、Ｆ（ｃ，ｎ−１）のアドレス指定された位置に書き込まれる。
【００８８】
次いで、この合計された値は、ブロック８６で記憶された定数−１／Ｎにより乗算され、別の加算器８８に通過される。加算器８８への第二の入力は、デシジョンブロック９０から到来し、ｎ＝ｃである場合、値Ｆ（ｃ，ｎ）は加算器に通過され、さもなければゼロが通過される。
【００８９】
加算器８８の出力は、この処理ブロックＢ（ｃ，ｎ）の結果であり、式（１４）における括弧における項に対応する。
【００９０】
［ステップ２］
アルゴリズムの残りの部分は、図８に示されるように実現することができる。入力データは、その入力データ値に対応するＷＲλ／（１＋λ／μ）の値を発見するため、フィールドディレイストア１００を通してルックアップテーブル（ＬＵＴ）１０２に通過される。また、フィールドストアの出力は、減算ユニット１０６に通過される。ＬＵＴ１０２の出力は、ステップ１の出力（Ｂ（ｃ，ｎ））により乗算され、減算ユニット１０６に通過される。次いで、結果は相関された値となる。
【００９１】
このデータ処理は、好ましくは、処理チェインの終わりで、すなわち全ての他のデータ変更が実行された後で、全体のビデオ処理チェインにフィットする。
【００９２】
ＯＬＥＤ特性は、温度に従って変動し、これらの変化を表すため、エイジは、新たな値で図８のＬＵＴ１０２を更新することも可能である。たとえば駆動しているＴＦＴ幅への整合されたＴＦＴ、又は行の抵抗Ｒが異なる製造業者又は異なるＴＦＴ出力インピーダンス特性について変化する場合、ＬＵＴは、パラメータＷを通して異なるタイプのＡＭＯＬＥＤ遅延について変化する必要がある。したがって、ＬＵＴは、アクセス可能及び交信可能であることが必要である。
【００９３】
先の分析は、カレントミラータイプの回路についてである。本発明の補償スキームからの利益を得ることができる他の回路及びアドレス指定スキームが存在する。これらのアドレス指定技術は、インピクセル（in-pixel）データ電圧の破壊から生じるクロストークを回避するために異なる技術を使用する場合がある。しかし、クロストークは、ＴＦＴ出力インピーダンスのために現れる。一般に、アドレス指定スキームは、アドレス指定フェーズ及び発光フェーズを有し、画素がアドレス指定されたときに電力ラインを流れる電流を停止することである。クロストークは、電力の列に沿って流れる電流の結果として、このような方式でディスプレイをアドレス指定することから生じる。
【００９４】
本発明の技術は、電流によりアドレス指定される画素に制限されるが、列の電源ラインが使用されるときであれば何時でも、一般的に使用することができる。本発明は、列の電力ラインを使用して電圧でアドレス指定される画素に適用することができ、これらの画素は、ピクセルデザインに既に統合される他の補償速度を有する場合がある。本発明は、その画素について変更された目標となる電流を提供する。電流でアドレス指定される画素のケースでは、このことは、画素をアドレス指定するために使用される電流がその後変化することを意味する。電圧でアドレス指定される画素のケースでは、変更されたターゲット電流は、たとえば画素特性の基本モデルを使用して、その画素について電圧駆動レベルに変換される。
【００９５】
簡略化された補正スキームは、先の式（４）から導出することができる。一般的なケースでは、アドレス指定の間の引き出された電流は、αＩであることが想定され、Ｉはアドレス指定電流である。アドレス指定の間に電流が流れないスキームについて、α＝０であり、以下に示されるように、簡略化されたアルゴリズムを導出することができる。
【００９６】
電力ラインの初期電圧がアドレス指定電流αＩにより生じた場合、以下のアドレス指定周期で電圧降下が存在する。
【００９７】
【数３８】
アドレス指定の後、電流はＩである場合、電力ラインの電圧降下は以下のようになる。
【００９８】
【数３９】
したがって、電力ラインの電圧における差は、以下のようになる。
【００９９】
【数４０】
αの例となる値は、変更された電流源及び電圧閾値測定回路についてゼロであり、サンドイッチされたカレントミラーについて１であり（すなわち、クロストークのない、これらの画素回路は、大型ディスプレイについて適さない）、マッチド・カレントミラー回路について２よりも大きいか、２に等しい。２よりも大きなケースは、マッチドＴＦＴが駆動ＴＦＴよりも広い場合に生じる。
【０１００】
（アドレス指定の後）行の初期電流Ｉ0は、ΔＶの電圧降下を生じ、これが次にＩ0をＩ1に変化させ、このＩ1は電圧降下を変え、この電圧降下は電流を変える、等である。λは非常に小さく、したがって第一近似、すなわち
【０１０１】
【数４１】
が十分であることが期待される。
【０１０２】
μ及びλは公知の電流Ｉ1に依存することが想定される。このことは、Ｉ1とＩ0との間の電流の変化が小さい場合に良好な近似である。式（２１）のソリューションは、以下のようになる。
【０１０３】
【数４２】
α＝０を仮定すると、簡略化されたアルゴリズムのソリューションを示すために以下を得る。
【０１０４】
【数４３】
Ｉ1は入力データであり、Ｉ0は訂正されたデータである。このケース（α＝０）についてハードウェアの実現は、マッチド・カレントミラー（典型的にα＝１）の先に実現に類似しており、図７及び図８におけるように同じ参照を使用して図９及び図１０で示されている。
【０１０５】
図９では、「ステップ１」の回路の出力は値Ｆ（ｃ，ｎ）であり、すなわち加算器８７の出力である。ロジック素子９０及び関連する加算器及び乗算器の必要がない。Ｆ（ｃ，ｎ）の値は、図１０における乗算器１０４に供給される。図１０におけるＬＵＴ１０２は、パラメータ“Ｗ”をもはや使用しない。
【０１０６】
ＡＭＯＬＥＤディスプレイは、アレイの外側に更なる画素回路で典型的に構築され、テストの目的で使用される。これらは、図１１に示される構成をとる場合があり、駆動トランジスタの特性の振る舞い及び行コンダクタ抵抗の振る舞いを本質的にモデル化する。これらダミー画素回路は、閾値補償のスキームでの使用のために提案されている。これらダミー画素回路の使用は、ディスプレイの寿命にわたりＬＵＴを自動的に生成及び更新することが可能である。
【０１０７】
図１１は、ｎ型トランジスタをもつダミーピクセル１１０、ｐ型トランジスタをもつダミーピクセル１１２、及び行コンダクタの特性をモデル化するために使用することができる抵抗１１４を示している。それぞれの回路は、テスト信号が印加され、出力がモニタされるのを可能にする端子を有している。図１１に示されているＰＣＭは、ガラスにある。アモルファスシリコン回路のｎ型回路、及び低温度ポリシリコン（ＬＴＰＳ）のｐ型回路、若しくは、ＬＴＰＳ回路のｎ型及びｐ型の組み合わせである。
【０１０８】
電流の関数としてＴＦＴ出力インピーダンスは、ＴＦＴのゲート−ソース電圧を変動させ、回路の適切なプローブポイントからＴＦＴの電流及びドレインソース電圧を測定することで測定することができる。次いで、データの勾配は、λを与えるために必要とされる。同じことがμを与えるためにＯＬＥＤについて達成される。Ｒは、メタルのＮ画素レングスの長さのストリップを流れる電流を通過させ、電力ラインのメタルの画素幅のストリップにおける抵抗を計算するために電圧を測定することで決定することができる。
【０１０９】
ディスプレイタイプは、先のマッチド・カレントミラー回路の例における値Ｗを指示する。この全ての情報により、ＬＵＴは、ディスプレイの寿命を通して計算及び更新することができる。測定を実行するためのハードウェアは簡単であり、ディスプレイドライバチップにおそらく含まれる。これらは、ＬＵＴを計算し、それを満たすためにコントローラチップにおけるハードウェアに測定されたデータをフィードバックする。
【０１１０】
１つの詳細なアルゴリズムが与えられたが、幾つかの仮定が本方法の実現を簡略化するためになされる。他の仮定は、異なるアルゴリズムの実現に到達するためになされる場合があり、本発明は、先に記載された特定の実現に制限されない。
【０１１１】
ハードウェアの例は、様々なレジスタ及びロジックエレメントを有するとして記載された。全てのエレメントの多くは、専用のプロセッサアーキテクチャに統合することができ、ハードウェアの例は、本発明の補正スキームを実現する１つの方式である。他の変更は、当業者にとって明らかであろう。
【図面の簡単な説明】
【０１１２】
【図１】従来のアクティブマトリクス型のＬＥＤディスプレイを示す図である。
【図２】図１のディスプレイについて第一の従来のピクチャレイアウトを示す図である。
【図３】垂直電力ラインが使用されるときの使用のための図１のディスプレイ用の第二の従来のピクチャレイアウトを示す図である。
【図４】電源ライン電圧における変化に応答して画素出力特性を調べるために使用される図である。
【図５】図４の一部を更に詳細に示す図である。
【図６】電源ラインの画素電流と電圧の間の関係を導出するために使用される等価回路である。
【図７】本発明の方法の第一の例の一部を実現するための回路図である。
【図８】本発明の方法の第一の例の別の一部を実現するための回路図である。
【図９】本発明の方法の第二の例の一部を実現するための回路図である。
【図１０】本発明の方法の第二の例の別の一部を実現するための回路図である。
【図１１】本発明のディスプレイでの使用のためのダミーの画素回路である。
【技術分野】
【０００１】
本発明は、エレクトロルミネッセントディスプレイといった発光ディスプレイデバイスに関し、より詳細には、それぞれに関連する薄膜スイッチングトランジスタを有するアクティブマトリクス型のディスプレイデバイスに関する。
【背景技術】
【０００２】
エレクトロルミネッセント表示素子、発光表示素子を採用したマトリクス型ディスプレイデバイスが知られている。表示素子は、たとえば高分子材料を使用した有機薄膜エレクトロルミネッセント素子、又は慣習的なＩＩＩ−Ｖ族セミコンダクタコンパウンドを使用した発光ダイオード（ＬＥＤ）を有する。近年の有機エレクトロルミネッセント材料、特にポリマー材料における発展は、ビデオディスプレイデバイス用に実用的に使用される能力を示している。これらの材料は、電極の対の間に挟まれた半導体性共役ポリマーからなる１以上のレイヤを典型的に有しており、電極対の一方は透明であって、電極対の他方は、ホール又は電子をポリマレイヤに注入するために適した材料からなる。
【０００３】
ポリマー材料は、ＣＶＤプロセスを使用して製造され、可溶性の共役ポリマーの溶液を使用したスピンコート技術により簡単に製造することができる。インクジェットプリンティングが使用される場合がある。有機エレクトロルミネッセント材料は、ディスプレイ機能とスイッチング機能の両者を提供可能であって、したがってパッシブ型ディスプレイで使用できるようにダイオードのようなＩ−Ｖ特性を示す。代替的に、これらの材料は、アクティブマトリクス型のディスプレイデバイス用に使用される場合があり、それぞれの画素は、表示素子と表示素子を流れる電流を制御するためのスイッチングデバイスを有する。
【０００４】
このタイプのディスプレイデバイスは、電流駆動型の表示素子を有しており、従来のアナログ駆動スキームは、可制御の電流を表示素子に供給することを含む。電流源トランジスタをピクセルコンフィギュレーションとして供給することが知られており、電流源トランジスタに供給されるゲート電圧は、表示素子を流れる電流を決定する。ストレージキャパシタは、アドレス指定フェーズの後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクス型のアドレス指定されるエレクトロルミネッセントディスプレイデバイス用の公知の画素回路を示している。ディスプレイデバイスは、規則的に配置された画素からなる行及び列のマトリクス型アレイを有するパネルを含んでおり、ブロック１により示され、関連するスイッチング手段と共にエレクトロルミネッセント表示素子２を有し、行（選択）及び列（データ）アドレスコンダクタ４及び６の交差セットの間の交点に位置される。数画素のみが明確さのために図に示されている。実際には、数百の行及び列の画素が存在する場合がある。画素１は、コンダクタのそれぞれのセットの終わりに接続される行のスキャニング駆動回路８と列のデータ駆動回路９とを有するデータ周辺駆動回路により行及び列のアドレスコンダクタのセットを介してアドレス指定される。
【０００６】
エレクトロルミネッセント表示素子２は、ここではダイオードエレメント（ＬＥＤ）として表され、１以上の有機エレクトロルミネッセント材料が挟まれる電極のペアを有するアクティブレイヤ有機発光ダイオードを有する。アレイの表示素子は、絶縁サポートの一方の側の関連するアクティブマトリクス型回路と共に運ばれる。表示素子のカソード又はアノードの何れかは、透明なコンダクタ材料から形成されている。サポートは、ガラスのような透明材料であり、基板に最も近い表示素子２の電極は、ＩＴＯのような透明なコンダクタ材料からなり、エレクトロルミネッセントレイヤにより生成された光は、サポートの他の側で見る人にとって目に見えるようにこれら電極及びサポートを通して送られる。
【０００７】
図２は、電圧−プログラム動作を提供するための公知の画素及び駆動回路アレンジメントを簡略化された概念フォームで示されている。それぞれの画素１は、ＥＬ表示素子２及び関連する駆動回路を有する。駆動回路は、行コンダクタ４の行アドレスパルスによりオンにされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンにされるとき、列コンダクタ６の電圧は、残りの画素に通過させることができる。特に、アドレストランジスタ１６は、列コンダクタ電圧を電流源２０に供給し、この電流源は、駆動トランジスタ２２及びストレージキャパシタ２４を有する。列電圧は駆動トランジスタ２２のゲートに供給され、ゲートは、行アドレス駆動パルスが終了した後でさえもストレージキャパシタ２４によりこの電圧で保持される。駆動トランジスタ２２は、電源ライン２６からの電流を引き出す。この回路における駆動トランジスタ２２は、ｐ型ＴＧＴとして実現され、ストレージキャパシタは、ゲート−ソース電圧が固定された状態で保持する。これにより、トランジスタを流れる固定されたソース−ドレイン電流となり、したがって画素の所望の電流源動作が提供される。
【０００８】
本発明は、特に、電源ライン２６がたとえば同じメタルレイヤから形成される列コンダクタ６にパラレルであるピクセルコンフィギュレーションに関する。このメタルレイヤは、典型的に製造プロセスのトップメタルであって、このレイヤは薄くすることができ、したがって行コンダクタを形成するために通常使用されるボトムメタルレイヤよりも抵抗が低い。電力ラインの長さは、ランドスケープディスプレイについて短い。
【０００９】
図２の画素回路は、垂直の電力ラインを使用するために変更される場合、厳しいクロストークに苦しむ。特に、画素は、表示素子への電流の供給を遮断することで動作し、データが画素に記憶され、記憶されるデータ電圧は、電源ラインの電圧に関する電圧である。データ電圧は、抵抗性の電力ラインに沿って電流をなお引き出している電力の列に他の画素により生じる電源ラインの電圧降下により破壊される。
【００１０】
電流ミラー回路は、画素への電力供給が連続的であって、中断される必要がないので、この問題に苦しむことがない。この理由のため、電流ミラー回路は、典型的に、垂直電源ラインによるピクセルコンフィギュレーションを実現するために使用される。
【００１１】
２つの基本的なタイプの電流ミラー回路が存在する。サンドイッチされた電流ミラー回路は、データコンダクタからの電流をサンプリングし、表示の間と同じ電流をピクセルプログラミングの間にデータコンダクタから引き出すために配置される。しかし、かかる画素回路の複雑さは、大型ディスプレイ用に適さないようにする。
【００１２】
マッチド・カレントミラー回路は、ピクセルプログラミングの間にサンプリングトランジスタと駆動トランジスタについて電流を引き出し、ピクセルプログラミングフェーズは、電源ラインの電圧を変更する。（画素出力が電源ラインの電圧に直接関連しないように）画素は電流をサンプリングするが、以下の記載から明らかとなるように、二次のクロストークの作用が残る。
【００１３】
図３は、マッチド・カレントミラー回路を示している。この回路では、列コンダクタ６は、可制御電流源３０に結合される。画素アドレス指定の間、アドレストランジスタ３２がオンにされ、電流源３０により引き出された電流は、電流サンプリングトランジスタ３４によりソースされる。更なるトランジスタ３６は、アドレストランジスタ３２と同じ制御ライン３８により制御され、サンプリングトランジスタのゲートと駆動トランジスタ２２のゲートは、アドレス指定の間に同じ電圧にあることを提供する。これらのトランジスタのソースが電源ライン２６に共に接続されるので、ソース電圧とゲート−ソース電圧が同じである。したがって、駆動トランジスタにおける電流は、サンプリングトランジスタにおける電流を映す。
【００１４】
サンプリング及び駆動トランジスタ３４，２２が同じディメンジョンを有する場合、同じ電流が引き出され、電源ライン２６は、アドレス指定フェーズの間に電流源３０の電流の２倍の電流をソースする。より一般的なケースでは、サンプリングトランジスタ３４と駆動トランジスタ２２のディメンジョンが異なり、カレントミラーは増幅を実行する。このケースでは、電源ライン２６から引き出された電流は、（１＋Ｗ）ＩDとなるように取られ、ここでＩDは駆動トランジスタの電流である。Ｗは、たとえば２つのトランジスタのチャネル幅間の比に基づいたスケーリングファクタである。同じ整合されたトランジスタについて、Ｗ＝１及び引き出される電流は２ＩDである。全ての他の時間で、電源ラインから引き出される電流はＩDである。
【００１５】
問題は、出力電流がゲート−ソース電圧のみよりはむしろソース及びドライン電圧の両者に実際に依存するので、薄膜トランジスタが固有に非理想的な電流源装置である、図３の画素回路において依然として残る。ＬＥＤディスプレイのよる１つの問題点は、画素により引き出される著しい電流から生じる。ディスプレイは、アクティブマトリクス型回路を担う基板を通して典型的に後方放出型である。これは、ＥＬ表示素子の所望のカソードマテリアルが不透明であるので好適なアレンジメントであって、放射はＥＬダイオードのアノード側からであり、さらに、アクティブマトリクス回路に対してこの好適なカソードマテリアルを配置するのは望ましくない。メタルの行又は列コンダクタは、電源ライン２６を定義するために形成され、これら後方放射型ディスプレイについて、不透明であるので表示領域間のスペースを占める必要がある。たとえば、ポータブルプロダクトについて適切である１２．５ｃｍ（対角線）ディスプレイでは、電源ラインコンダクタは、電源ラインコンダクタは、およそ長さ１１ｃｍ及び幅２０μｍである場合がある。０．２Ω／平方の典型的なメタルシートの抵抗について、これは、１．１ｋΩのメタル行コンダクタについてライン抵抗を与える。
【００１６】
ブライトピクセルは、８μＡ前後の電流を引き出す場合があり、引き出された電流は、電源ラインに沿って分散される。大幅なコンダクタレジスタンスは、電源ラインに沿って電圧降下を生じる。これは、電圧でアドレス指定される画素及び電流でアドレス指定される画素の両方にとって問題である。
【００１７】
電源ラインに沿った電圧降下は、電流供給型（current-providing）ＴＦＴのドレイン−ソース電圧が低減されることを意味する。電流供給型ＴＦＴの有限の出力インピーダンスは、その電流における低減となる。この電流における変化は、列における他の画素の全てから引き出される電流、特定の動作条件のＴＦＴ出力インピーダンス、及びＯＬＥＤ Ｉ−Ｖ特性に依存する。特に、ＯＬＥＤ表示素子のアノード電圧における結果的な変化は、回路によりサンプリングされる所与の電流について表示素子の明るさ出力を変える。したがって、ＴＦＴ２２を駆動するＯＬＥＤの有限の出力インピーダンスのために二次的な垂直クロストークが生じる。この二次のクロストークは、大型ディスプレイにおいて目に見えるクロストークを与えることができる。
【発明の開示】
【課題を解決するための手段】
【００１８】
本発明によれば、行及び列に配列される発光表示素子のアレイの画素に印加されるべき画素駆動信号を決定する方法が提供され、列における複数の画素には、それぞれの列の電源ラインからの電流が供給され、画素は行毎にアドレス指定され、全ての行のアドレス指定は、フィールド周期を定義する。当該方法は、画素の電流と明るさの特性のモデルに基づいて所望の画素の明るさレベルに対応する目標とする画素を駆動する電流を決定するステップと、フィールド周期におけるそれぞれの行アドレスサイクルについて列における複数の画素により列電源ラインから引き出される電流から生じるそれぞれの画素で列電源ラインの電圧と、その画素での列電源ラインの電圧の画素明るさ特性の依存性とを考慮するため、目標となる画素駆動電流を変更するステップとを含んでいる。
【００１９】
画素での電源ラインの電圧の画素の明るさ特性の依存性を考慮することで、本発明は、電源ラインを形成するために使用される金属の有限の抵抗と同様に、電流供給型ＴＦＴの有限出力インピーダンスのためにアクティブマトリクスＬＥＤディスプレイで生じる垂直クロストークの問題に対処する。本発明は、クロストークの補正のための信号処理スキームを提供する。目標とする駆動電流を形成するために使用されるモデルは、電源ラインの一定の電圧を想定することができ、したがって全ての画素について一定のモデルであり、他の画素に印加される画素駆動信号とは独立である。電源ラインの電圧の画素明るさ特性の依存性の補償は、本質的に、（たとえば、図３のピクセルコンフィギュレーションにおける駆動トランジスタのドレイン電圧）画素コンポーネントの動作ポイントにおける変化を考慮する。
【００２０】
本発明の技術は、電流を引き出している画素の列に電流を供給する列電力ラインを使用するアレイについてアモルファスシリコン及びポリシリコンに適用可能である。なお、本明細書で使用される用語「行」及び「列」は幾分任意であり、これらの用語は、直交マトリクスで配列される表示素子のアレイを示すことが意図される。「列」電源は、順次にアドレス指定される画素の「行」に直交する。
【００２１】
それぞれの画素は、好ましくは第一のフェーズでプログラムされ、第二のフェーズで駆動され、変更するステップでは、ターゲットの画素駆動電流は、第一のフェーズと第二のフェーズの間で画素により引き出される電流における差を更に考慮する。
【００２２】
特に、画素駆動スキームは、画素の駆動の間よりも多かれ少なかれプログラミングフェーズにおける電流を供給するステップを含む。これを考慮することで、画素駆動スキームについて正しい補償を提供することができる。
【００２３】
ターゲット画素駆動電流を変更するステップは、フィールド周期の間の列における画素に印加される電流と画素の位置で列電源ラインの電圧との間の関係、及び列電源ラインの電圧の画素の明るさ特性の依存度とを表す目標とする画素駆動電流にアルゴリズムを適用するステップを含む場合がある。
【００２４】
たとえば、アルゴリズムを適用するステップは、マトリクスＭの転置により画素の列について目標となる画素駆動電流のベクトルを乗算するステップを含む場合がある。
【００２５】
【数９】
ここで、マトリクスＭの行及び列の数が列における画素数に等しい。
【００２６】
それぞれの画素は、入力電流をサンプリングし、駆動トランジスタに駆動電圧を供給する電流サンプリングトランジスタを含み、次いで、アルゴリズムは、駆動トランジスタの電圧−電流特性、及び発光表示素子の電圧−電流特性から導出される項を含む値を使用する。
【００２７】
特に、アルゴリズムは、列電源ラインの抵抗から導出される項を含む値を使用する場合もある。
【００２８】
アルゴリズムは、値Ｒλ／（１＋λ／μ）を使用する場合があり、Ｒは、隣接画素間の列電源ラインの抵抗である。λは、駆動トランジスタのドレイン−ソース電流対ドレイン−ソース電圧曲線の傾斜であり、μは、表示素子の電流−電圧曲線の傾斜である。
【００２９】
計算上のオーバヘッドを低減するため、画素の列について目標となる画素駆動電流のベクトルをマトリクスＭの転置で乗算した結果は、再帰的な演算により得ることができる。
【００３０】
【数１０】
ここで、Ｆ（ｃ，ｎ）は、画素のｃ番目の列について目標となる画素駆動電流のベクトルをマトリクスＭの転置で乗算したベクトルの結果ｎ番目の項であり、Ｆ（ｃ，０）は第一の項である。Ｉav（ｃ，ｊ）はｃ番目の列におけるｊ番目の画素についてのターゲットであり、第一の画素はｊ＝０である。
【００３１】
この再帰モデルでは、
【００３２】
【数１１】
であり、ここでＮは列における全体の画素数である。
【００３３】
列電源ラインの電圧の画素明るさ特性の依存性を表す値は、ルックアップテーブルに記憶することができ、ルックアップテーブルの値は、時間にわたる画素の明るさ特性における変化をモデル化するのを可能にするため、時間を通して更新することができる。たとえば、ルックアップテーブルの値は、ディスプレイの画素補償モジュールの特性の分析に基づいて更新することができる。
【００３４】
本発明の方法は、行及び列に配列される電流でアドレス指定される発行表示素子のアクティブマトリクスアレイを駆動するために使用することができる。それぞれの画素の行は順次にアドレス指定され、電力は、列電源ラインを使用してそれぞれの画素の列に供給される。
【００３５】
また、本発明は、行及び列に配列された発光表示素子のアレイを有するディスプレイ装置を提供し、列における複数の画素には、それぞれの列電源ラインからの電流が供給され、画素は行毎にアドレス指定され、全ての行のアドレス指定はフィールド周期を定義する。当該装置は、フィールド周期におけるそれぞれの行アドレス指定サイクルについて列における複数の画素により列電源ラインから引き出される電流から生じるそれぞれの画素での列電源ラインの電圧と、その画素での行コンダクタの電圧の画素明るさ特性の依存性とを考慮するため、目標となる画素駆動電流を変更するための補償回路を更に有している。
【００３６】
補償回路は、好ましくは、列における画素により引き出される電流と、画素の位置での列電源ラインの電圧と、行コンダクタの電圧の画素明るさ特性の依存性との間の関係を表す目標となる画素駆動電流にアルゴリズムを適用する手段を有する。
【発明を実施するための最良の形態】
【００３７】
本発明の例は、添付図面を参照して詳細に記載される。
本発明は、列電源ラインを使用して、発光表示素子のアレイの画素に印加されるべき画素駆動信号を決定するためのスキームを供給する。標準的な画素駆動電流のセットは、所望の画素の明るさレベルに対応しており、列電力ラインの電圧変動を考慮して変更され、特に、その結果、これらの電圧変動が画素の明るさ特性を有する。また、本発明は、特に入力電流のサンプリング動作を実行する電流アドレス指定された画素について、アドレス指定されたとき、及び表示素子を駆動するとき、画素により引き出される異なる電流をも考慮する。画素駆動電流の変更は、垂直クロストークを訂正することにある。
【００３８】
本発明は、様々なピクセルレイアウトに適用することができるが、垂直電力ラインのアレンジメントで最も頻繁に使用されるので、特に電流でアドレス指定される画素に適用することができる。
【００３９】
電流サンプリング動作を実行する電流アドレス指定される画素は、アドレス指定の直後に所望の出力電流を提供することを想定することができる。しかし、電源ラインの電圧におけるその後の変化は、画素の現在の出力に影響を与える。これらの電圧における変化は、列における他の画素がアドレス指定されたときに生じる。
【００４０】
この垂直クロストークの補正のためのアルゴリズムを導出するため、以下のステップが行われる。
【００４１】
列における画素により引き出された電流の組み合わせについて、列電力ラインの電圧降下について一般的な拡張が得られる。次いで、画素出力の明るさのこれらの電圧降下の効果が決定され、この効果は、インピクセル電流源ＴＦＴの出力インピーダンスの結果である。データの補正スキームは、垂直クロストークを補償するために導出される。
【００４２】
補正アルゴリズムを導出するため、フィールド時間にわたり（アドレス指定電流を含まない）平均のＯＬＥＤ電流を計算することがはじめに必要である。このフィールド時間は、行についてアドレス指定フェーズの間の時間期間である。光出力は、この平均電流に比例する。この光出力は、
【００４３】
【数１２】
であり、代わりに以下のように書くことができる。
【００４４】
【数１３】
ここでＩ（ｒ）は行ｒがアドレス指定されたときのＯＬＥＤ電流であって、ΔＩ（ｒ，ｊ）は、行ｊがアドレス指定されたときに行ｒのＯＬＥＤ電流における変化である（ｊはタイムシーケンスインデックスとして見ることができる）。Ｎは行数であり、Ｉav（ｒ）は行ｒのＯＬＥＤに供給される平均電流である。計算は、記述の複雑さを低減するためにのみ１つの列について実行されるが、各電流は、行のインデックスｒ及び列のインデックスｃを有する。
【００４５】
この式は、行が順にアドレス指定されることが想定される。したがって、行ｒをアドレス指定するとき、行ｒから（ｒ−１）は、フィールド周期したがって行（ｒ＋１）からＮが前のアドレス指定サイクルからの電流をなお引き出す点で既にアドレス指定されている。アドレス指定が巡回的な動作であるので、次の行（ｒ＋１）がアドレス指定されるときに電流における最初の変化がわかり、これは下位の総和の限界である。見られる電流における最後の変化は、次のフィールド周期でアドレス指定される先行する行（ｒ−１）である。これは、アドレス指定フェーズ（ｒ−１＋Ｎ）であり、これは上位の総和の限界である。
【００４６】
電力ラインの電圧降下及びインピクセルの電流供給型ＴＦＴの出力インピーダンスのため、画素電流の変化のための表現を発見するため、簡単な図解のアプローチを使用することができる。
【００４７】
図４は、ＴＦＴ及びＬＥＤの特性を示す。ＴＦＴ特性曲線は、一定のゲート−ソース電圧についてドレイン−ソース電流Ｉds対ドレイン電圧Ｖdをプロットする。ドレイン電圧が列電力ライン電圧に到達したとき、ドレイン−ソース電圧がゼロに到達する。したがって、図５のグラフにおける電圧を増加することは、ドレイン−ソース電圧を減少することに対応し、ドレイン−ソース電圧は、曲線がｘ軸に交差するポイントでゼロになる。このｘ軸上のポイントは、電力ライン電圧に対応する。
【００４８】
ＴＦＴ特性におけるシフトは、ゲート−ソース電圧は一定のままであるとして（図３に示されるように、ゲート−ソース電圧はキャパシタに記憶される）、電力ライン電圧における変化の結果である。
【００４９】
ＬＥＤ特性曲線は、ＬＥＤの負荷ラインのプロットであり、所与の電流のＬＥＤ表示素子のアノード電圧を示している。
【００５０】
ＴＦＴ特性曲線はＬＥＤ特性曲線に交差した場合、ドレイン／アノード電圧が定義され、電流が流れる。ＴＦＴは飽和状態において無限ではない出力インピーダンスを有するので、電源電圧における動きは、ＴＦＴ特性をシフトし、一定のゲート−ソース電圧についてさえも異なる出力電流を与える。したがって、電力ライン電圧の変化は、電流でアドレス指定される画素において完全に補償されない。
【００５１】
図５に示される電流変化の領域は、アノード／ドレイン電圧における変化及び電流における変化を決定するために更に密に調べられる。これは、図６に示されている。
【００５２】
図６における幾何学的形状の検査により、電流の変化が以下により与えられることを示す。
【００５３】
【数１４】
ここでΔＶaは、図４に示されるＬＥＤアノード電圧における変化であり、差は、シンプルにＴＦＴ特性λ（Ｉ）の勾配である。ＬＥＤ特性は、ＩLED＝ｆ（Ｖa）により与えられ、したがって、ＬＥＤ特性を微分することでΔＶaを発見することができ、すなわち以下に示される。
【００５４】
【数１５】
式（２）及び式（３）を使用して、以下のようになる。
【００５５】
【数１６】
この解析のため、これらパラメータの電流の依存性は電流Ｉ（ｒ）に依存する。したがって、式（４）を式（１ａ）に代入することで、以下を得る。
【００５６】
【数１７】
電圧における変化は、以下で与えられる。
【００５７】
【数１８】
ここで、Ｖ（ｒ，ｒ）は行ｒがアドレス指定されたときに行ｒで電力ラインの電圧降下であり、Ｖ（ｒ，ｊ）は行ｊがアドレス指定されたときに行ｒで電力ラインの電圧降下である。
【００５８】
以下の解析は、上及び下で固定された電圧で保持されることが想定される。しかし、この分析は、一方の端に保持される電源の列について実行することができることを理解されたい。したがって、この分析では、電力ラインは、列における各画素に電流を供給するために、列の両方の端で電圧源を有する列を含むことが想定される。はじめに、電力ラインから電流を引き出し、ＯＬＥＤにそれを供給する各画素が完全な電流源を含むと想定される。モデルの等価回路は、図６に示される。
【００５９】
以下の記載は、行ｒ−１，ｒ及びｒ＋１での電力ラインの電圧の観点で行ｒでの画素への電流について導出することができる。ノード間の電力ラインの抵抗はＲである。
【００６０】
【数１９】
電流Ｉ（ｒ）は、これが画素の電流源にプログラムされているので既知であり、したがって、電力ラインの電圧降下を計算するために電圧Ｖ（ｒ）について式（１）を解くことが必要である。全ての項を書き出すと以下のようになる。
【００６１】
【数２０】
ここでＶT及びＶBは、電力ラインの上及び下での電圧源である。次いで、マトリクスの形式では、以下のようになる。
【００６２】
【数２１】
先のベクトルＩ及びＶは、行ｊがアドレス指定されたときにこれらが電力の列の電流及び電圧であることを示すため、ｊによりインデックスされる。なお、ベクトルＩにおけるｊ番目のエレメントが（Ｗ＋１）で乗算され、アドレス指定電流も電力の列から引き出されたことを示す。このように、アドレス指定の間、アドレス指定電流のＷ倍の更なる電流が引き出される。アドレス指定フェーズがアドレス指定の間に引き出される電流の２倍となる場合にＷ＝１であり、これは、同じサンプリング及び駆動トランジスタをもつマッチドミラー回路のケースである。
【００６３】
電源ラインの電圧は、転置の式（８）により発見される。
【００６４】
【数２２】
所与のサイズのマトリクスＭについて、標準的な数学的技法により転置がシンプルに得ることができる。特に、マトリクスＭは、三重面斜（tridiagonal）対称行列であり、転置は、以下のように容易に得られる。
【００６５】
【数２３】
また、ベクトルＶbのＭ-1の結果を計算することで、以下の結果を与える。
【００６６】
【数２４】
この式は、ＶT＝ＶB＝ＶであるときにＶに簡略化される。したがって、以下を得る。
【００６７】
【数２５】
この場合、Ｍ-1（ｒ，ｋ）はＭ-1のマトリクスエレメントである。これらの式では、定数がキャンセルされるように差の電圧を導出するように式が使用されるので、乗算Ｍ-1Ｖbから得られる定数が無視される。次いで、電位差は以下により与えられる。
【００６８】
【数２６】
垂直クロストークは、画像が１つのフィールドから次のフィールドにまでスタティックであるとき、多くとも目に見えるものと考えることができる。動画像について、動きがクロストークに変わる。静止画像のクロストークの補償のための数学的な分析は容易に実行され、この分析が以下に与えられる。しかし、僅かに異なるクロストークの補正スキームに到達するための異なる分析を実行することが可能である。本発明は、それぞれの画素での列の電源ライン電圧及びその画素での列の電源ラインの電圧の画素の明るさ特性の依存度を補償が考慮すると仮定して、全ての異なる可能な補正スキームを包含する。
【００６９】
数学的に、静止場の条件は以下により与えられる。
【００７０】
【数２７】
すなわち、現在のフィールドにおける画素電流は、前のフィールドにおける電流に等しい。このことは、ベクトルＩ（ｒ）及びＩ（ｊ）が以下となることを意味する。
【００７１】
【数２８】
電流における第二のインデックスは、たとえどのようなラインがアドレス指定されていようと、（第一近似に対して、クロストークの作用を無視して）ラインｒの画素における電流が両方のフィールドで同じであるため、もはや問題ではない。したがって、以下を得る。
【００７２】
【数２９】
したがって、垂直クロストークは、以下により与えられる。
【００７３】
【数３０】
補正を実行するため、垂直のクロストークのない画像となる電流Ｉ（ｒ）を発見することが必要となる。これは、式（１２）の反転、すなわちＩ（ｒ）について式（１２）を解くことを必要とする。これは、解くことが非常に難しい非線形の問題であり、ソリューションをイネーブルにするため、λ（Ｉ）及びμ（Ｉ）は、ＩよりはむしろＩavの関数、すなわちλ（Ｉav）及びμ（Ｉav）であると仮定する。式（１２）をベクトルマトリクス形式で表した場合、ソリューションは以下のように見ることができる。
【００７４】
【数３１】
以下の項
【００７５】
【数３２】
は対角行列であり、Ｍ-1DはマトリクスＭ-1における対角の項を含む対角行列である。次いで、Ｉについて解くことができる。
【００７６】
【数３３】
式（１４）は、垂直のクロストークを近似的に除くために必要とされる電流を表している。計算は、ディスプレイにおける各列について実行される必要がある。この分析は、マッチド・カレントミラー回路についてであるが、定数Ｗにより、分析はアドレス指定の間の特性を描写する異なる電流を与える異なるタイプの回路をカバーするのを可能にする。
【００７７】
ここで、本発明の実現が記載される。本質的に、この実現は、式（１４）を構成する項の計算を必要とする。この計算は、ステップで実行される。
【００７８】
［ステップ１］
これは、Ｍ-1Ｉavの計算を必要とする。Ｍ-1Ｉavの実現は、一般的に計算上非常に費用のかかる計算であり、特に大きな画像について当てはまる。したがって、計算を実行する高速な方法が必要である。先に見られるように、Ｍ-1Ｉavの計算は、以下に示される総和の評価を必要とする（インデックスｃは列の番号）。
【００７９】
【数３４】
Ｆ（ｃ，ｎ）の差を計算することで、エレメントＦ（ｃ，ｎ）に再帰の関係が発見される。
【００８０】
【数３５】
減算Ｆ（ｃ，ｎ）−Ｆ（ｃ，ｎ−１）を拡張することで、以下の再帰的な関係が得られる。
【００８１】
【数３６】
この計算は、ディスプレイの全ての列で必要とされる。式（１４）における括弧における項をＢ（ｃ，ｎ）と呼ぶことにすると、以下を得る。
【００８２】
【数３７】
このことは、Ｍ-1DがマトリクスＭ-1のそれらである対角のエントリのみを有することを考慮するときにわかる。
【００８３】
図７は、ベクトルマトリクスの乗算を計算するためのハードウェアを示している。入力データは、その第二の入力が行番号（ｊ）をカウントするカウンタによりアドレス指定されるラインストア６２からである加算器６０に供給される。ラインストア６２におけるそれぞれの値は、特定の列について列の前のデータ値のランニングサム（running sum）を含む。このラインストアは、データのそれぞれのフィールドの後にゼロである。総和の出力は、アドレス指定されるロケーションに記憶される前の値を上書きするため、ラインストア６２に通過される。また、行０〜Ｎ−１及び列０〜Ｃ−１をもつフィールドストア６４に通過される。フィールドストアは、０〜Ｃ−１に値ｃをカウントするラインカウンタによりアドレス指定され、ｃはライン（行）での画素数であり、行カウンタは０〜Ｎ−１までの値をカウントし、ｎはライン（行）番号である。ｃ及びｎの値は、パーシャルサム（部分的な総和）の位置を決定する。フィールド時間の終わりで、部分的な総和データは、ラインストア６６に一度に行でパラレルに転送され、このデータは、式（１６）の計算で使用される。
【００８４】
また、入力データは、その第二の入力がフィールドの開始でＮからカウントダウンし、各ライン時間でインクリメントするカウンタ７２から到来する乗算器７０に供給される。乗算器の出力は、その第二の入力が、そのエレメントが各列の乗算器への早期の入力のランニングサムを含むラインストア７６から到来する加算器７４に通過される。このラインストア７６は、フィールド時間の開始でゼロに設定される。ラインでの画素数をカウントするカウンタは、ラインストア７６をアドレス指定する。
【００８５】
加算器７４の出力は、前の値を上書きするため、ラインストア７６のアドレス指定された位置に供給される。フィールドの終わりで、ラインストア７６における値は、次いでビックス７８に示される完全な総和の値であって、参照符号８０で示されるように記憶される同じ定数−１／（Ｎ＋１）により全て乗算される。結果は、別のラインストア８２に書き込まれる。ラインストア８２に記憶される結果は、式（１６）の値Ｆ（ｃ，０）である。
【００８６】
値Ｆ（ｃ，０）は利用可能であるので、部分的な総和データは、Ｆ（ｃ，ｎ）を計算するために必要とされる。
【００８７】
Ｆ（ｃ，ｎ）の計算は、Ｆ（ｃ，０）を含むラインストア８２、及び部分的な総和データを含むラインストア６６をアドレス指定し、Ｆ（ｃ，ｎ−１）を含む更なるラインストア８４の出力を加算することで達成される。加算器８７の出力での結果はＦ（ｃ，ｎ）を構成し、記憶された値を上書きするため、Ｆ（ｃ，ｎ−１）のアドレス指定された位置に書き込まれる。
【００８８】
次いで、この合計された値は、ブロック８６で記憶された定数−１／Ｎにより乗算され、別の加算器８８に通過される。加算器８８への第二の入力は、デシジョンブロック９０から到来し、ｎ＝ｃである場合、値Ｆ（ｃ，ｎ）は加算器に通過され、さもなければゼロが通過される。
【００８９】
加算器８８の出力は、この処理ブロックＢ（ｃ，ｎ）の結果であり、式（１４）における括弧における項に対応する。
【００９０】
［ステップ２］
アルゴリズムの残りの部分は、図８に示されるように実現することができる。入力データは、その入力データ値に対応するＷＲλ／（１＋λ／μ）の値を発見するため、フィールドディレイストア１００を通してルックアップテーブル（ＬＵＴ）１０２に通過される。また、フィールドストアの出力は、減算ユニット１０６に通過される。ＬＵＴ１０２の出力は、ステップ１の出力（Ｂ（ｃ，ｎ））により乗算され、減算ユニット１０６に通過される。次いで、結果は相関された値となる。
【００９１】
このデータ処理は、好ましくは、処理チェインの終わりで、すなわち全ての他のデータ変更が実行された後で、全体のビデオ処理チェインにフィットする。
【００９２】
ＯＬＥＤ特性は、温度に従って変動し、これらの変化を表すため、エイジは、新たな値で図８のＬＵＴ１０２を更新することも可能である。たとえば駆動しているＴＦＴ幅への整合されたＴＦＴ、又は行の抵抗Ｒが異なる製造業者又は異なるＴＦＴ出力インピーダンス特性について変化する場合、ＬＵＴは、パラメータＷを通して異なるタイプのＡＭＯＬＥＤ遅延について変化する必要がある。したがって、ＬＵＴは、アクセス可能及び交信可能であることが必要である。
【００９３】
先の分析は、カレントミラータイプの回路についてである。本発明の補償スキームからの利益を得ることができる他の回路及びアドレス指定スキームが存在する。これらのアドレス指定技術は、インピクセル（in-pixel）データ電圧の破壊から生じるクロストークを回避するために異なる技術を使用する場合がある。しかし、クロストークは、ＴＦＴ出力インピーダンスのために現れる。一般に、アドレス指定スキームは、アドレス指定フェーズ及び発光フェーズを有し、画素がアドレス指定されたときに電力ラインを流れる電流を停止することである。クロストークは、電力の列に沿って流れる電流の結果として、このような方式でディスプレイをアドレス指定することから生じる。
【００９４】
本発明の技術は、電流によりアドレス指定される画素に制限されるが、列の電源ラインが使用されるときであれば何時でも、一般的に使用することができる。本発明は、列の電力ラインを使用して電圧でアドレス指定される画素に適用することができ、これらの画素は、ピクセルデザインに既に統合される他の補償速度を有する場合がある。本発明は、その画素について変更された目標となる電流を提供する。電流でアドレス指定される画素のケースでは、このことは、画素をアドレス指定するために使用される電流がその後変化することを意味する。電圧でアドレス指定される画素のケースでは、変更されたターゲット電流は、たとえば画素特性の基本モデルを使用して、その画素について電圧駆動レベルに変換される。
【００９５】
簡略化された補正スキームは、先の式（４）から導出することができる。一般的なケースでは、アドレス指定の間の引き出された電流は、αＩであることが想定され、Ｉはアドレス指定電流である。アドレス指定の間に電流が流れないスキームについて、α＝０であり、以下に示されるように、簡略化されたアルゴリズムを導出することができる。
【００９６】
電力ラインの初期電圧がアドレス指定電流αＩにより生じた場合、以下のアドレス指定周期で電圧降下が存在する。
【００９７】
【数３８】
アドレス指定の後、電流はＩである場合、電力ラインの電圧降下は以下のようになる。
【００９８】
【数３９】
したがって、電力ラインの電圧における差は、以下のようになる。
【００９９】
【数４０】
αの例となる値は、変更された電流源及び電圧閾値測定回路についてゼロであり、サンドイッチされたカレントミラーについて１であり（すなわち、クロストークのない、これらの画素回路は、大型ディスプレイについて適さない）、マッチド・カレントミラー回路について２よりも大きいか、２に等しい。２よりも大きなケースは、マッチドＴＦＴが駆動ＴＦＴよりも広い場合に生じる。
【０１００】
（アドレス指定の後）行の初期電流Ｉ0は、ΔＶの電圧降下を生じ、これが次にＩ0をＩ1に変化させ、このＩ1は電圧降下を変え、この電圧降下は電流を変える、等である。λは非常に小さく、したがって第一近似、すなわち
【０１０１】
【数４１】
が十分であることが期待される。
【０１０２】
μ及びλは公知の電流Ｉ1に依存することが想定される。このことは、Ｉ1とＩ0との間の電流の変化が小さい場合に良好な近似である。式（２１）のソリューションは、以下のようになる。
【０１０３】
【数４２】
α＝０を仮定すると、簡略化されたアルゴリズムのソリューションを示すために以下を得る。
【０１０４】
【数４３】
Ｉ1は入力データであり、Ｉ0は訂正されたデータである。このケース（α＝０）についてハードウェアの実現は、マッチド・カレントミラー（典型的にα＝１）の先に実現に類似しており、図７及び図８におけるように同じ参照を使用して図９及び図１０で示されている。
【０１０５】
図９では、「ステップ１」の回路の出力は値Ｆ（ｃ，ｎ）であり、すなわち加算器８７の出力である。ロジック素子９０及び関連する加算器及び乗算器の必要がない。Ｆ（ｃ，ｎ）の値は、図１０における乗算器１０４に供給される。図１０におけるＬＵＴ１０２は、パラメータ“Ｗ”をもはや使用しない。
【０１０６】
ＡＭＯＬＥＤディスプレイは、アレイの外側に更なる画素回路で典型的に構築され、テストの目的で使用される。これらは、図１１に示される構成をとる場合があり、駆動トランジスタの特性の振る舞い及び行コンダクタ抵抗の振る舞いを本質的にモデル化する。これらダミー画素回路は、閾値補償のスキームでの使用のために提案されている。これらダミー画素回路の使用は、ディスプレイの寿命にわたりＬＵＴを自動的に生成及び更新することが可能である。
【０１０７】
図１１は、ｎ型トランジスタをもつダミーピクセル１１０、ｐ型トランジスタをもつダミーピクセル１１２、及び行コンダクタの特性をモデル化するために使用することができる抵抗１１４を示している。それぞれの回路は、テスト信号が印加され、出力がモニタされるのを可能にする端子を有している。図１１に示されているＰＣＭは、ガラスにある。アモルファスシリコン回路のｎ型回路、及び低温度ポリシリコン（ＬＴＰＳ）のｐ型回路、若しくは、ＬＴＰＳ回路のｎ型及びｐ型の組み合わせである。
【０１０８】
電流の関数としてＴＦＴ出力インピーダンスは、ＴＦＴのゲート−ソース電圧を変動させ、回路の適切なプローブポイントからＴＦＴの電流及びドレインソース電圧を測定することで測定することができる。次いで、データの勾配は、λを与えるために必要とされる。同じことがμを与えるためにＯＬＥＤについて達成される。Ｒは、メタルのＮ画素レングスの長さのストリップを流れる電流を通過させ、電力ラインのメタルの画素幅のストリップにおける抵抗を計算するために電圧を測定することで決定することができる。
【０１０９】
ディスプレイタイプは、先のマッチド・カレントミラー回路の例における値Ｗを指示する。この全ての情報により、ＬＵＴは、ディスプレイの寿命を通して計算及び更新することができる。測定を実行するためのハードウェアは簡単であり、ディスプレイドライバチップにおそらく含まれる。これらは、ＬＵＴを計算し、それを満たすためにコントローラチップにおけるハードウェアに測定されたデータをフィードバックする。
【０１１０】
１つの詳細なアルゴリズムが与えられたが、幾つかの仮定が本方法の実現を簡略化するためになされる。他の仮定は、異なるアルゴリズムの実現に到達するためになされる場合があり、本発明は、先に記載された特定の実現に制限されない。
【０１１１】
ハードウェアの例は、様々なレジスタ及びロジックエレメントを有するとして記載された。全てのエレメントの多くは、専用のプロセッサアーキテクチャに統合することができ、ハードウェアの例は、本発明の補正スキームを実現する１つの方式である。他の変更は、当業者にとって明らかであろう。
【図面の簡単な説明】
【０１１２】
【図１】従来のアクティブマトリクス型のＬＥＤディスプレイを示す図である。
【図２】図１のディスプレイについて第一の従来のピクチャレイアウトを示す図である。
【図３】垂直電力ラインが使用されるときの使用のための図１のディスプレイ用の第二の従来のピクチャレイアウトを示す図である。
【図４】電源ライン電圧における変化に応答して画素出力特性を調べるために使用される図である。
【図５】図４の一部を更に詳細に示す図である。
【図６】電源ラインの画素電流と電圧の間の関係を導出するために使用される等価回路である。
【図７】本発明の方法の第一の例の一部を実現するための回路図である。
【図８】本発明の方法の第一の例の別の一部を実現するための回路図である。
【図９】本発明の方法の第二の例の一部を実現するための回路図である。
【図１０】本発明の方法の第二の例の別の一部を実現するための回路図である。
【図１１】本発明のディスプレイでの使用のためのダミーの画素回路である。
【特許請求の範囲】
【請求項１】
行及び列に配列される発光表示素子のアレイの画素に印加されるべき画素を駆動する信号を決定する方法であって、列における複数の画素にはそれぞれの列電源ラインからの電流が供給され、画素は行毎にアドレス指定され、全ての行のアドレス指定はフィールド周期を定義し、
当該方法は、
画素の電流と明るさとの特性にモデルに基づいて、所望の画素の明るさレベルに対応する目標とする画素駆動電流を決定するステップと、
フィールド周期でそれぞれの行のアドレス指定サイクルについて前記列における複数の画素により前記列の電源ラインから引き出される電流から生じるそれぞれの画素での前記列の電源ラインの電圧と、画素での前記列の電源ラインの電圧の画素の明るさ特性の依存性とを考慮するため、前記目標とする画素駆動電流を変更するステップと、
を含むことを特徴とする方法。
【請求項２】
それぞれの画素は第一のフェーズでプログラムされて第二のフェーズで駆動され、
前記目標とする画素駆動電流を変更する前記ステップは、前記第一のフェーズと前記第二のフェーズとの間で画素により引き出される電流における差を考慮する、
請求項１記載の方法。
【請求項３】
前記目標とする画素駆動電流を変更する前記ステップは、
フィールド周期の間で列における画素に印加される電流と前記画素の位置での前記列の電源ラインの電圧との間の関係と、前記列の電源ラインの電圧の前記画素と明るさの特性の依存度とを表す前記目標とする画素駆動電流にアルゴリズムを適用するステップを含む、
請求項１又は２記載の方法。
【請求項４】
前記アルゴリズムを適用する前記ステップは、
画素の列について前記目標とする画素駆動電流のベクトルを
【数１】
である行列Ｍの転置で乗算するステップを含み、
前記マトリクスＭの行数及び列数は前記列における画素数に等しい、
請求項３記載の方法。
【請求項５】
それぞれの画素は、入力電流をサンプリングし、駆動電圧を駆動トランジスタに供給する電流サンプリングトランジスタを含み、
前記アルゴリズムは、前記駆動トランジスタの電圧−電流特性、及び発光表示素子の電圧−電流特性から導出される項を含む値を使用する、
請求項３又は４記載の方法。
【請求項６】
前記アルゴリズムは、前記列の電源ラインの抵抗から導出された項を含む値を使用する、
請求項５記載の方法。
【請求項７】
前記アルゴリズムは値Ｒλ／（１＋λ／μ）を使用し、
前記Ｒは隣接する画素間の前記列の電源ラインの抵抗であり、前記λは前記駆動トランジスタのドレイン−ソース間の電流対ドレイン−ソース間の電圧の曲線の傾斜であり、前記μは表示素子の電流対電圧の曲線の傾斜である、
請求項６記載の方法。
【請求項８】
前記値Ｒλ／（１＋λμ）は、前記駆動トランジスタのドレイン−ソース電流対ドレイン−ソース電圧の曲線の傾斜、及び前記目標とする画素駆動電流での表示素子の電流対電圧の曲線の傾斜を使用する、
請求項７記載の方法。
【請求項９】
画素の列の前記目標とする画素駆動電流のベクトルを前記マトリクスの転置で乗算する結果は、再帰型の演算
【数２】
により得られ、前記Ｆ（ｃ，ｎ）はｃ番目の画素の列の前記目標とする画素駆動電流のベクトルを前記マトリクスＭの転置で乗算したベクトル結果のｎ番目の項であり、Ｆ（ｃ，０）は最初の項であり、Ｉav（ｃ，ｊ）はｃ番目の列におけるｊ番目の画素の目標とする電流であり、前記最初の画素はｊ＝０である、
請求項４記載の方法。
【請求項１０】
【数３】
であり、前記Ｎは列における全体の画素数である、
請求項９記載の方法。
【請求項１１】
前記列の電源ラインの電圧に関する前記画素の明るさの特性の依存度を表す値は、ルックアップテーブルに記憶される、
請求項３乃至１０のいずれか記載の方法。
【請求項１２】
前記ルックアップテーブルは、電流値のレンジについて値を記憶する、
請求項１１記載の方法。
【請求項１３】
前記ルックアップテーブルの値は、時間にわたる前記画素の明るさ特性における変化がモデル化されるのを可能にするため、時間にわたり更新される、
請求項１１又は１２記載の方法。
【請求項１４】
前記ルックアップテーブルの更新は、前記ディスプレイの画素補償モジュールの特性の分析に基づいて実行される、
請求項１３記載の方法。
【請求項１５】
行及び列に配列される電流でアドレス指定される発行表示素子のアクティブマトリクス型アレイを駆動する方法であって、
それぞれの画素の行を順次にアドレス指定して、列の電源ラインを使用して画素のそれぞれの列に電力を供給するステップを含み、
当該方法は、全ての画素について、
請求項１乃至１４のいずれか記載の方法を使用して、それぞれの列におけるそれぞれの画素について、画素駆動信号を決定するステップと、
それぞれの画素の行について画素プログラミングフェーズの間にディスプレイのデータ列に前記画素駆動信号を印加するステップと、
を含むことを特徴とする方法。
【請求項１６】
行及び列に配列される発光表示素子のアレイを含む表示装置であって、列における複数の画素には、それぞれの列の電源ラインからの電流が供給され、前記画素は、行毎にアドレス指定され、全ての行のアドレス指定は、フィールド周期を定義し、
当該装置は、
フィールド周期でそれぞれの行のアドレス指定サイクルについて前記列における複数の画素により前記列の電源ラインから引き出される電流から生じるそれぞれの画素での前記列の電源ラインの電圧と、画素での前記行コンダクタの電圧の画素の明るさ特性の依存性とを考慮するため、前記目標とする画素駆動電流を変更する補償回路を更に有する、
ことを特徴とする表示装置。
【請求項１７】
前記補償回路は、列における画素により引き出される電流、画素の位置での前記列の電源ラインの電圧、及び行コンダクタの電圧の画素の明るさ特性の依存度との間の関係を表す前記目標とする画素駆動電流にアルゴリズムを適用する手段を有する、
請求項１６記載の装置。
【請求項１８】
前記アルゴリズムを適用する手段は、画素の列について前記目標となる画素駆動電流のベクトルを
【数４】
である行列Ｍの転置で乗算することに対応する値を導出し、
前記マトリクスＭの行数及び列数は前記列における画素数に等しい、
請求項１７記載の装置。
【請求項１９】
それぞれの画素は、入力電流をサンプリングし、駆動電圧を駆動トランジスタに供給する電流サンプリングトランジスタを有し、
前記アルゴリズムは、前記駆動トランジスタの電圧−電流特性、及び発光表示素子の電圧−電流特性から導出される項を含む値を使用する、
請求項１７又は１８記載の装置。
【請求項２０】
それぞれの画素の前記駆動トランジスタ及び前記発光ダイオードは、列の電源ラインと共通ラインとの間で直列にある、
請求項１９記載の装置。
【請求項２１】
前記アルゴリズムは、前記列の電源ラインの抵抗から導出される項を含む値を使用する、
請求項１７乃至２０のいずれか記載の装置。
【請求項２２】
前記アルゴリズムは値Ｒλ／（１＋λ／μ）を使用し、前記Ｒは隣接画素間の前記列の電源ラインの抵抗であり、前記λは前記駆動トランジスタのドレイン−ソース電流対ドレイン−ソース電圧の曲線の傾斜であり、前記μは前記表示素子の電流対電圧の曲線の傾斜である、
請求項２１記載の装置。
【請求項２３】
前記値Ｒλ／（１＋λ／μ）は、前記駆動トランジスタのドレイン−ソース電流対ドレイン−ソース電圧の曲線の傾斜、及び前記目標とする画素駆動電流での前記表示素子の電流対電圧の曲線の傾斜を使用する、
請求項２２記載の装置。
【請求項２４】
前記アルゴリズムを適用する手段は、再帰型の演算
【数５】
により値を導出し、前記Ｆ（ｃ，ｎ）はｃ番目の画素の列の前記目標とする画素駆動電流のベクトルを前記マトリクスＭの転置で乗算したベクトル結果のｎ番目の項であり、Ｆ（ｃ，０）は最初の項であり、Ｉ（ｃ，ｊ）はｃ番目の列におけるｊ番目の画素の目標とする電流であり、前記最初の画素はｊ＝０である、
請求項１８記載の装置。
【請求項２５】
【数６】
であり、前記Ｎは列における全体の画素数である、
請求項２４記載の装置。
【請求項２６】
前記アルゴリズムを適用する手段はルックアップテーブルを含む、
請求項１７乃至２５のいずれか記載の装置。
【請求項２７】
少なくとも１つの画素補償モジュールを更に有し、
画素の明るさ特性における変化が前記画素補償モジュールの特性の分析に基づいて時間を通してモデル化されるのを可能にするため、前記ルックアップテーブルの値を更新する手段を更に有する、
請求項２６記載の装置。
【請求項２８】
行及び列に配列される表示素子を有する発光表示装置の表示素子について画素を駆動する電流を生成する回路であって、列における複数の画素には、それぞれの列の電源ラインからの電流が供給され、前記画素は行毎にアドレス指定され、全ての行のアドレス指定はフィールド周期を定義し、
目標とする画素駆動電流を受ける手段と、
フィールド周期でそれぞれの行のアドレス指定サイクルについて前記列における複数の画素により前記列の電源ラインから引き出される電流から生じるそれぞれの画素での前記列の電源ラインの電圧と、画素での行コンダクタの電圧の画素の明るさ特性の依存性とを考慮するため、前記目標とする画素駆動電流を変更する補償回路と、
を有することを特徴とする回路。
【請求項２９】
前記補償回路は、列における画素により引き出される電流、画素の位置での前記列の電源ラインの電圧、及び行コンダクタの電圧の画素の明るさ特性の依存度の間の関係を表す前記目標とする画素駆動電流にアルゴリズムを適用する手段を有する、
請求項２８記載の回路。
【請求項３０】
前記アルゴリズムを適用する手段は、画素の列について前記目標となる画素駆動電流のベクトルを
【数７】
である行列Ｍの転置で乗算することに対応する値を導出し、
前記マトリクスＭの行数及び列数は前記列における画素数に等しい、
請求項２９記載の回路。
【請求項３１】
前記アルゴリズムは、前記列の電源ラインの抵抗から導出された項を含む値を使用する、
請求項３０記載の回路。
【請求項３２】
前記アルゴリズムを適用する手段は、再帰型の演算
【数８】
により値を導出し、前記Ｆ（ｃ，ｎ）はｃ番目の画素の列の前記目標とする画素駆動電流のベクトルを前記マトリクスＭの転置で乗算したベクトル結果のｎ番目の項であり、Ｆ（ｃ，０）は最初の項であり、Ｉ（ｃ，ｊ）はｃ番目の列におけるｊ番目の画素の目標とする電流であり、前記最初の画素はｊ＝０である、
請求項３０記載の回路。
【請求項１】
行及び列に配列される発光表示素子のアレイの画素に印加されるべき画素を駆動する信号を決定する方法であって、列における複数の画素にはそれぞれの列電源ラインからの電流が供給され、画素は行毎にアドレス指定され、全ての行のアドレス指定はフィールド周期を定義し、
当該方法は、
画素の電流と明るさとの特性にモデルに基づいて、所望の画素の明るさレベルに対応する目標とする画素駆動電流を決定するステップと、
フィールド周期でそれぞれの行のアドレス指定サイクルについて前記列における複数の画素により前記列の電源ラインから引き出される電流から生じるそれぞれの画素での前記列の電源ラインの電圧と、画素での前記列の電源ラインの電圧の画素の明るさ特性の依存性とを考慮するため、前記目標とする画素駆動電流を変更するステップと、
を含むことを特徴とする方法。
【請求項２】
それぞれの画素は第一のフェーズでプログラムされて第二のフェーズで駆動され、
前記目標とする画素駆動電流を変更する前記ステップは、前記第一のフェーズと前記第二のフェーズとの間で画素により引き出される電流における差を考慮する、
請求項１記載の方法。
【請求項３】
前記目標とする画素駆動電流を変更する前記ステップは、
フィールド周期の間で列における画素に印加される電流と前記画素の位置での前記列の電源ラインの電圧との間の関係と、前記列の電源ラインの電圧の前記画素と明るさの特性の依存度とを表す前記目標とする画素駆動電流にアルゴリズムを適用するステップを含む、
請求項１又は２記載の方法。
【請求項４】
前記アルゴリズムを適用する前記ステップは、
画素の列について前記目標とする画素駆動電流のベクトルを
【数１】
である行列Ｍの転置で乗算するステップを含み、
前記マトリクスＭの行数及び列数は前記列における画素数に等しい、
請求項３記載の方法。
【請求項５】
それぞれの画素は、入力電流をサンプリングし、駆動電圧を駆動トランジスタに供給する電流サンプリングトランジスタを含み、
前記アルゴリズムは、前記駆動トランジスタの電圧−電流特性、及び発光表示素子の電圧−電流特性から導出される項を含む値を使用する、
請求項３又は４記載の方法。
【請求項６】
前記アルゴリズムは、前記列の電源ラインの抵抗から導出された項を含む値を使用する、
請求項５記載の方法。
【請求項７】
前記アルゴリズムは値Ｒλ／（１＋λ／μ）を使用し、
前記Ｒは隣接する画素間の前記列の電源ラインの抵抗であり、前記λは前記駆動トランジスタのドレイン−ソース間の電流対ドレイン−ソース間の電圧の曲線の傾斜であり、前記μは表示素子の電流対電圧の曲線の傾斜である、
請求項６記載の方法。
【請求項８】
前記値Ｒλ／（１＋λμ）は、前記駆動トランジスタのドレイン−ソース電流対ドレイン−ソース電圧の曲線の傾斜、及び前記目標とする画素駆動電流での表示素子の電流対電圧の曲線の傾斜を使用する、
請求項７記載の方法。
【請求項９】
画素の列の前記目標とする画素駆動電流のベクトルを前記マトリクスの転置で乗算する結果は、再帰型の演算
【数２】
により得られ、前記Ｆ（ｃ，ｎ）はｃ番目の画素の列の前記目標とする画素駆動電流のベクトルを前記マトリクスＭの転置で乗算したベクトル結果のｎ番目の項であり、Ｆ（ｃ，０）は最初の項であり、Ｉav（ｃ，ｊ）はｃ番目の列におけるｊ番目の画素の目標とする電流であり、前記最初の画素はｊ＝０である、
請求項４記載の方法。
【請求項１０】
【数３】
であり、前記Ｎは列における全体の画素数である、
請求項９記載の方法。
【請求項１１】
前記列の電源ラインの電圧に関する前記画素の明るさの特性の依存度を表す値は、ルックアップテーブルに記憶される、
請求項３乃至１０のいずれか記載の方法。
【請求項１２】
前記ルックアップテーブルは、電流値のレンジについて値を記憶する、
請求項１１記載の方法。
【請求項１３】
前記ルックアップテーブルの値は、時間にわたる前記画素の明るさ特性における変化がモデル化されるのを可能にするため、時間にわたり更新される、
請求項１１又は１２記載の方法。
【請求項１４】
前記ルックアップテーブルの更新は、前記ディスプレイの画素補償モジュールの特性の分析に基づいて実行される、
請求項１３記載の方法。
【請求項１５】
行及び列に配列される電流でアドレス指定される発行表示素子のアクティブマトリクス型アレイを駆動する方法であって、
それぞれの画素の行を順次にアドレス指定して、列の電源ラインを使用して画素のそれぞれの列に電力を供給するステップを含み、
当該方法は、全ての画素について、
請求項１乃至１４のいずれか記載の方法を使用して、それぞれの列におけるそれぞれの画素について、画素駆動信号を決定するステップと、
それぞれの画素の行について画素プログラミングフェーズの間にディスプレイのデータ列に前記画素駆動信号を印加するステップと、
を含むことを特徴とする方法。
【請求項１６】
行及び列に配列される発光表示素子のアレイを含む表示装置であって、列における複数の画素には、それぞれの列の電源ラインからの電流が供給され、前記画素は、行毎にアドレス指定され、全ての行のアドレス指定は、フィールド周期を定義し、
当該装置は、
フィールド周期でそれぞれの行のアドレス指定サイクルについて前記列における複数の画素により前記列の電源ラインから引き出される電流から生じるそれぞれの画素での前記列の電源ラインの電圧と、画素での前記行コンダクタの電圧の画素の明るさ特性の依存性とを考慮するため、前記目標とする画素駆動電流を変更する補償回路を更に有する、
ことを特徴とする表示装置。
【請求項１７】
前記補償回路は、列における画素により引き出される電流、画素の位置での前記列の電源ラインの電圧、及び行コンダクタの電圧の画素の明るさ特性の依存度との間の関係を表す前記目標とする画素駆動電流にアルゴリズムを適用する手段を有する、
請求項１６記載の装置。
【請求項１８】
前記アルゴリズムを適用する手段は、画素の列について前記目標となる画素駆動電流のベクトルを
【数４】
である行列Ｍの転置で乗算することに対応する値を導出し、
前記マトリクスＭの行数及び列数は前記列における画素数に等しい、
請求項１７記載の装置。
【請求項１９】
それぞれの画素は、入力電流をサンプリングし、駆動電圧を駆動トランジスタに供給する電流サンプリングトランジスタを有し、
前記アルゴリズムは、前記駆動トランジスタの電圧−電流特性、及び発光表示素子の電圧−電流特性から導出される項を含む値を使用する、
請求項１７又は１８記載の装置。
【請求項２０】
それぞれの画素の前記駆動トランジスタ及び前記発光ダイオードは、列の電源ラインと共通ラインとの間で直列にある、
請求項１９記載の装置。
【請求項２１】
前記アルゴリズムは、前記列の電源ラインの抵抗から導出される項を含む値を使用する、
請求項１７乃至２０のいずれか記載の装置。
【請求項２２】
前記アルゴリズムは値Ｒλ／（１＋λ／μ）を使用し、前記Ｒは隣接画素間の前記列の電源ラインの抵抗であり、前記λは前記駆動トランジスタのドレイン−ソース電流対ドレイン−ソース電圧の曲線の傾斜であり、前記μは前記表示素子の電流対電圧の曲線の傾斜である、
請求項２１記載の装置。
【請求項２３】
前記値Ｒλ／（１＋λ／μ）は、前記駆動トランジスタのドレイン−ソース電流対ドレイン−ソース電圧の曲線の傾斜、及び前記目標とする画素駆動電流での前記表示素子の電流対電圧の曲線の傾斜を使用する、
請求項２２記載の装置。
【請求項２４】
前記アルゴリズムを適用する手段は、再帰型の演算
【数５】
により値を導出し、前記Ｆ（ｃ，ｎ）はｃ番目の画素の列の前記目標とする画素駆動電流のベクトルを前記マトリクスＭの転置で乗算したベクトル結果のｎ番目の項であり、Ｆ（ｃ，０）は最初の項であり、Ｉ（ｃ，ｊ）はｃ番目の列におけるｊ番目の画素の目標とする電流であり、前記最初の画素はｊ＝０である、
請求項１８記載の装置。
【請求項２５】
【数６】
であり、前記Ｎは列における全体の画素数である、
請求項２４記載の装置。
【請求項２６】
前記アルゴリズムを適用する手段はルックアップテーブルを含む、
請求項１７乃至２５のいずれか記載の装置。
【請求項２７】
少なくとも１つの画素補償モジュールを更に有し、
画素の明るさ特性における変化が前記画素補償モジュールの特性の分析に基づいて時間を通してモデル化されるのを可能にするため、前記ルックアップテーブルの値を更新する手段を更に有する、
請求項２６記載の装置。
【請求項２８】
行及び列に配列される表示素子を有する発光表示装置の表示素子について画素を駆動する電流を生成する回路であって、列における複数の画素には、それぞれの列の電源ラインからの電流が供給され、前記画素は行毎にアドレス指定され、全ての行のアドレス指定はフィールド周期を定義し、
目標とする画素駆動電流を受ける手段と、
フィールド周期でそれぞれの行のアドレス指定サイクルについて前記列における複数の画素により前記列の電源ラインから引き出される電流から生じるそれぞれの画素での前記列の電源ラインの電圧と、画素での行コンダクタの電圧の画素の明るさ特性の依存性とを考慮するため、前記目標とする画素駆動電流を変更する補償回路と、
を有することを特徴とする回路。
【請求項２９】
前記補償回路は、列における画素により引き出される電流、画素の位置での前記列の電源ラインの電圧、及び行コンダクタの電圧の画素の明るさ特性の依存度の間の関係を表す前記目標とする画素駆動電流にアルゴリズムを適用する手段を有する、
請求項２８記載の回路。
【請求項３０】
前記アルゴリズムを適用する手段は、画素の列について前記目標となる画素駆動電流のベクトルを
【数７】
である行列Ｍの転置で乗算することに対応する値を導出し、
前記マトリクスＭの行数及び列数は前記列における画素数に等しい、
請求項２９記載の回路。
【請求項３１】
前記アルゴリズムは、前記列の電源ラインの抵抗から導出された項を含む値を使用する、
請求項３０記載の回路。
【請求項３２】
前記アルゴリズムを適用する手段は、再帰型の演算
【数８】
により値を導出し、前記Ｆ（ｃ，ｎ）はｃ番目の画素の列の前記目標とする画素駆動電流のベクトルを前記マトリクスＭの転置で乗算したベクトル結果のｎ番目の項であり、Ｆ（ｃ，０）は最初の項であり、Ｉ（ｃ，ｊ）はｃ番目の列におけるｊ番目の画素の目標とする電流であり、前記最初の画素はｊ＝０である、
請求項３０記載の回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公表番号】特表２００７−５０４４８７（Ｐ２００７−５０４４８７Ａ）
【公表日】平成１９年３月１日（２００７．３．１）
【国際特許分類】
【出願番号】特願２００６−５２４４５０（Ｐ２００６−５２４４５０）
【出願日】平成１６年８月２０日（２００４．８．２０）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００２７２９
【国際公開番号】ＷＯ２００５／０２２５００
【国際公開日】平成１７年３月１０日（２００５．３．１０）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【氏名又は名称原語表記】Ｋｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ．
【住所又は居所原語表記】Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １，５６２１ ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
【公表日】平成１９年３月１日（２００７．３．１）
【国際特許分類】
【出願日】平成１６年８月２０日（２００４．８．２０）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００２７２９
【国際公開番号】ＷＯ２００５／０２２５００
【国際公開日】平成１７年３月１０日（２００５．３．１０）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【氏名又は名称原語表記】Ｋｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ．
【住所又は居所原語表記】Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １，５６２１ ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
[ Back to top ]