発光デバイスおよびその製造方法
【課題】ＰＬ強度が大きいＳＲＯを備え、発光効率のよい発光デバイスを提供する。
【解決手段】発光デバイス１００は、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜１を備える。このような屈折率を有するＳＲＯ膜１はＰＬ強度が大きく、発光デバイス１は、小型の表示装置等に好適に利用することができる。また、ＳＲＯ膜１は、空隙率が、５％〜２０％の範囲内にあることが好ましい。
【解決手段】発光デバイス１００は、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜１を備える。このような屈折率を有するＳＲＯ膜１はＰＬ強度が大きく、発光デバイス１は、小型の表示装置等に好適に利用することができる。また、ＳＲＯ膜１は、空隙率が、５％〜２０％の範囲内にあることが好ましい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、集積回路（ＩＣ）の製造に関する。より具体的には、本発明は、フォトルミネセンス（ＰＬ）を最適化するための、屈折率が約１．７２であるＳＲＯ（Silicon Rich Oxide）膜を有するエレクトロルミネセンス（ＥＬ）デバイスに関する。
【背景技術】
【０００２】
半導体材料が形成するものが直接遷移型゛ンドギャップであるか、または間接遷移型゛ンドギャップであるかに関わらず、半導体デバイスからの光の生成は可能である。高電界の逆バイアス（high field reverse biased）ｐｎ接合は、光子の放出を再結合する、大きなホットキャリア集団（hot carrier population）を生成する。シリコンデバイスでは、光生成効率が乏しいことが知られており、光子エネルギーは、多くの場合、約２ｅＶである。電気エネルギーから光学光子エネルギーへの変換は、エレクトロルミネセンス（ＥＬ）と称される。室温で小さな電気信号を操作し得る、効率的なＥＬデバイスが製造されている。しかしながら、これらのデバイスは、一般的にシリコンと互換性がない物質から作られている。これらの物質は、例えば、ＩｎＧａＮ、ＡｌＧａＡｓ、ＧａＡｓＰ、ＧａＮ、ならびにＧａＰなどのＩＩＩ−Ｖ型物質である。これらの基板の１つに構築されたＥＬデバイスは、使用される特定の物質に依っては、可視領域内の狭い帯域幅に効果的に発光させることができる。さらに、ＺｎＳｅなどのＩＩ−ＶＩ型物質も使用されている。ＺｎＳおよびＺｎＯなどの他のＩＩ−ＶＩ型物質は、ａｃバイアス条件下でエレクトロルミネセンスを示すことが知られている。これらのデバイスは、特殊な（非従来型の）ＣＭＯＳ処理がなされる場合、発光デバイスに使用するため、シリコン上に堆積させることができる。他の種類の発光デバイスとしては、有機発光ダイオード（ＯＬＥＤｓ）、ナノ結晶性シリコン（ｎｃ−Ｓｉ）、およびポリマーＬＥＤｓがある。
【０００３】
シリコンは、従来、そのエネルギーバンドギャップが間接遷移型のため、オプトエレクトロニクスへの適用には不適切であると考えられている。バルクシリコンは、非常に非効率的な発光体である。この問題を克服するために生み出された種々の方法の中で、Ｓｉナノ構造への量子閉じ込め、および結晶シリコンの希土類ドーピングが多くの注目を集めている。特に、ＳｉＯ２に埋め込まれたＳｉナノクラスター（ｎｃ、Ｓｉナノ粒子）は、可視的なＳｉベースの光源を生成するための有望な新材料として、近年、科学界の関心を集めている。あるいは、Ｅｒでドーピングした結晶Ｓｉは、４ｆ内殻におけるＥｒの放射遷移を活用するために幅広く研究されている。室温で動作し、効率が０．０５％であるデバイスが得られている。このデバイスの発光効率は非常に低く、また処理温度は非常に高く、一般的に１１００℃を超える。
【０００４】
多孔質のシリコンから発せられる可視的ルミネセンスを生成する、これらの先駆者達な努力は、ナノサイズのＳｉを用いてＳｉベースの光源を開発する極めて多くの研究に弾みをつけている。ナノクラスターＳｉ（ｎｃ−Ｓｉ）を生成するために幅広く用いられている方法は、ＳｉＯｘ（ｘ＜２）からｎｃ−Ｓｉを沈殿させ、化学気相成長（ＣＶＤ）、高周波（ＲＦ）スパッタリング、またはＳｉ埋め込みを用いて膜を生成する方法である。この膜は、多くの場合、ＳＲＳＯ（Silicon-Rich Silicon Oxide）またはＳＲＯ（Silicon-Rich Oxide）と称される。ＣＶＤまたはＲＦスパッタリング処理を、高温アニーリングと共に用いることによって、ＳＲＳＯのフォトルミネセンス（ＰＬ）ピークは、一般的に、５９０〜７５０ｎｍの範囲内の波長において得られる。しかし、これらのＳＲＳＯ材料は量子効率が低く、また安定性に問題がある。このため、時間経過と共にＰＬ強度が低下し、またＥＬデバイスへの適用が制限される。
【０００５】
Ｅｒを埋め込んで、Ｅｒでドーピングしたナノ結晶Ｓｉ（Ｓｉナノ粒子）を生成する方法はまた、Ｓｉベースの光源に用いられる。しかしながら、最先端技術である埋め込み処理をもってしても、ドーパントを均一に分配することができない。このため発光効率が低下し、費用が高くなる。同時に、このようなドーパントの使用を支えるための十分な界面工学は存在しない。結晶サイズを制御するためにＳｉ／ＳｉＯ２超格子構造を用いると、処理が遅くなり、また堆積処理温度が高くなる。このため、Ｓｉ粒子の粒径と、Ｓｉナノ結晶／ＳｉＯ２界面の質との両方を同時に制御することができない。デバイス効率が非常に低く、このためデバイスの適用が制限される。デバイス効率を改善するために、ナノ結晶ＳｉとＳｉＯ２との間に、広域な界面区域を設けなければならない。
【０００６】
フォトニックデバイス（発光および光検出）が必要とされる装置においては、簡素かつ効率的で、シリコンと互換性があり、直流電圧で作動する発光デバイスが望ましい。効率的なシリコン基板ＥＬデバイスは、従来の金属化処理に比べて、より早く、より信頼性の高い信号結合手段を可能にする。さらに、大型のシステム・オン・チップ型デバイス上のチップ内接続においては、光学的手段によって信号をルーティングすることが望ましい。チップ内通信においては、伝道管、または別個のシリコン片間の光結合が、チップ同士の電気的な接触なしに、パッケージングを可能にする。小型ディスプレイ装置において、可視光の小さな点源を生成する方法は、簡素かつ安価なディスプレイ装置の形成を可能にする。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、従来の発光デバイスは、発光効率、処理温度、耐久性等の面で、問題があった。そのため、高強度のＰＬを放つ、ＳｉベースのＥＬデバイスが求められてきた。本発明は、上記従来の問題に鑑みたものであり、その目的は、発光強度の大きい発光体を備えることによって発光効率の良い発光デバイス、およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明者らは、上記課題を解決するために、シリコンナノ粒子（ＳＮＰ）の粒径を制御するための処理を開発した。このシリコンナノ粒子（ＳＮＰ）は、本明細書においては、ナノ粒子（ｓｉ）ＳｉまたはＳｉナノ粒子と称されている。これらの処理はまた、ＳｉＯ２／ＳＮＰ界面の質を改善する。本発明では、シリコンの含有率が特定範囲内にあるＳＲＯ膜をアニーリングすることによって、シリコン拡散プロセスが向上し、またＳＮＰの成長が促進される。シリコンの含有率の特定範囲は、屈折率の特定範囲と対応している。熱酸化処理をすることによって、ＳＮＰｓが酸化され、またＳｉＯ２とＳＮＰとの良質な界面が形成される。この界面によって非発光再結合が減少し、またＰＬ強度が大幅に上昇する。
【０００９】
上記課題を解決するために、本発明の発光デバイスは、Ｓｉ酸化物と、該Ｓｉ酸化物中に存在するＳｉナノ粒子とを有するＳＲＯ膜を備える発光デバイスであって、上記ＳＲＯ膜の屈折率が、１．５〜２．１の範囲内にあることを特徴とする。
【００１０】
ＳＲＯ膜が上記範囲内の屈折率を有することによって、本発明の発光デバイスは、大きなＰＬ強度を得ることができる。それゆえ、本発明の発行デバイスは、発光効率がよく、小型の表示装置にも好適に用いることができる。
【００１１】
また、上記発光デバイスは、ＳＲＯ膜の空隙率が、５％〜２０％の範囲内にあることが好ましい。空隙率がこの範囲であると、欠陥が少なく、耐久性の高い発光デバイスが作成できる。
【００１２】
また、本発明は、精確なサイズのＳｉナノ粒子を高密度に有し、かつ良質なＳｉ／ＳｉＯ２界面を有するＳＲＯ薄膜を生成する工程を含む光デバイスの製造方法を提供するものである。
【００１３】
本発明の製造方法は、Ｓｉ酸化物と、該Ｓｉ酸化物中に存在するＳｉナノ粒子とを有するＳＲＯ膜を備える発光デバイスの製造方法であって、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成するＳＲＯ膜形成工程と、上記ＳＲＯ膜に対して酸素を含む雰囲気中でのポストアニーリングを行うアニーリング工程とを含むことを特徴とする。
【００１４】
上記構成によると、ＰＬ強度の高いＳＲＯ膜を備え、発光効率のよい発光デバイスを製造することができる。
【発明の効果】
【００１５】
本発明の発光デバイスは、ＳＲＯ膜の屈折率が、１．５〜２．１の範囲内にあるという構成を備える。
【００１６】
上記構成によると、上記発光デバイスは、ＰＬ強度が高いＳＲＯ膜を備えるので、発光効率が良いという効果を奏する。
【００１７】
本発明の発光デバイスの製造方法は、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成するＳＲＯ膜形成工程と、上記ＳＲＯ膜に対して酸素を含む雰囲気中でのポストアニーリングを行うアニーリング工程とを含むことを特徴とする。
【００１８】
上記構成によると、本発明の製造方法は、精確なサイズのＳｉナノ粒子を高密度に有し、かつ良質なＳｉ／ＳｉＯ２界面を有するＳＲＯ薄膜を有する発光デバイスを製造することができる。
【発明を実施するための最良の形態】
【００１９】
＜Ａ．ＳＲＯ膜＞
本発明の発光体は、シリコン酸化物と当該シリコン酸化物中に存在するシリコンナノ粒子とを含むＳＲＯ膜を備える。以下に、本発明の実施の一形態である発光体について、図２に基づいて説明する。
【００２０】
図２は本実施形態の発光体の断面図である。図２に示すように、本実施の形態の発光体１は、シリコン酸化物１０４と、シリコン酸化物１０４中に存在するシリコンナノ粒子２００とを備えるＳＲＯ膜１からなる。
【００２１】
ＳＲＯ膜１は、屈折率が１．５〜２．１の範囲内にあり、空隙率が５％〜２０％の範囲内にある。なお、空隙率とは、物質の非固形量と全体量との比率であり、空隙率φ＝（Ｖｐ／Ｖｍ）で表される。ここで、Ｖｐは物質の非固形量（孔）であり、Ｖｍは物質の固形および非固形部分を含んだ全体量である。空隙率は、一般的には百分率で示す。
【００２２】
シリコンナノ粒子２００は、その径が１〜２ｎｍの微粒子である。シリコンナノ粒子２００の周囲には、二酸化ケイ素（ＳｉＯ２）層２０２が形成されている。Ｓｉナノ粒子２００周囲のＳｉＯ２層２０２の厚さ２０４は、１〜５ｎｍの範囲内であることが、高い発光強度を得ることができるため好ましい。
【００２３】
なお、ＳｉＯ２層は、ＳＲＯ膜１に含まれる全てのＳｉナノ粒子２００の周囲に形成されている必要はないが、できるだけ多くのＳｉナノ粒子２００の周囲に形成されていることが好ましい。また、ここでいうところの「Ｓｉナノ粒子２００の周囲に形成されている」とは、Ｓｉナノ粒子２００を完全に覆うように形成されていることが好ましいが、それに限らず、一つのＳｉナノ粒子２００の少なくとも一部分覆われていればよい。
【００２４】
＜Ｂ．発光デバイス１００＞
本発明の実施の一形態である発光デバイスについて、図１を参照して説明する。
【００２５】
図１は、本実施形態のＥＬデバイス１００の要部構成を示す断面図である。図１に示すのは最も簡素な形態であり、ＥＬデバイス１００は、基板１０２、基板１０２を覆うように設けられたＳＲＯ膜１０４、ＳＲＯ膜１０４を覆うように設けられた上部電極（ＴＥ）１０６、基板１０２とＳＲＯ膜１０４との間に挟まれるように設けられた第一絶縁層１１０、ＳＲＯ膜１０４と上部電極１０６に挟まれるように設けられた第二絶縁層１１２とを備える。
【００２６】
基板１０２は、例えばＳｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはＡｌ２Ｏ３（サファイア）などの材料、または、例えばガラス、プラスチック、もしくは石英などの温度感受性材料で形成されていてもよい。基板１０２は、透明であることが好ましい。
【００２７】
上部電極１０６は、例えばインジウムスズ酸化物（ＩＴＯ）、ＺｎＯ、またはこれ以外の導電性酸化物などの透明材料、もしくは、金などの金属から生成された薄膜であってよい。また、上部電極１０６は、例えば多結晶Ｓｉ、Ａｕ、Ｃｒ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、またはＬａ１−ｘＳｒｘＣｏＯ３などの不透明材料で形成されていてもよい。上部電極１０６が不透明である場合は、光は、上記ＳＲＯ層１０４近傍の酸化物層１１４を通過して、水平方向（基板１０２の面方向）へ発せられる。
【００２８】
酸化物層１１４は、従来の発光デバイスに用いられてきた酸化物材料を好適に利用して形成される。
【００２９】
第一絶縁層１１０および第二絶縁層１１２は、例えばＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｉ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５などの物質からなってもよい。なお、第一絶縁層１１０は、第二絶縁層１１２と同じ物質からなってもよいし、異なる物質からなってもよい。
【００３０】
＜Ｄ．発光デバイス１０１＞
次に、発光デバイスの他の形態について図３に基づいて説明する。
【００３１】
図３は、本実施形態のＥＬデバイス１０１の要部構成を示す断面図である。図３に示すように、ＥＬデバイス１０１は、下部電極３００が基板１０２と第一絶縁層１１０との間に挟まれるように設けられている以外、ＥＬデバイス１００（図１）と同一の構成である。なお、図１を参照して既に説明した部材については、同部材を付すと共に説明を省略する。
【００３２】
下部電極３００は、例えば多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、またはＬａ１−ｘＳｒｘＣｏＯ３などの物質であってよい。下部電極３００および基板１０２は、両者とも透明であってもよい。また、上部電極１０６は透明であってもよい。
【００３３】
なお、図示しないが、ＥＬデバイスは、さらに別の形態においては第一絶縁層１１０および第二絶縁層１１２を使用しない。
【００３４】
＜Ｅ．製造方法＞
（Ｅ−１）ＳＲＯ膜形成工程
ＳＲＯ膜形成工程は、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にあるＳＲＯ膜を形成する工程であればよい。すなわち、これ以外の構成、つまり、ＳＲＯ膜を形成する具体的な手技、装置、材料等の諸条件は特に限定されるものではなく、膜形成に従来用いられてきた方法を、適宜利用することができる。
【００３５】
なお、本工程においてＳＲＯ膜を形成する方法としては、ＳｉＨ４を用いたＰＥＣＶＤ（プラズマ気相成長法Plasma Enhanced Chemical Vapor deposition）またはＤＣスパッタリングが好ましい。また、ＰＥＣＶＤの中でも低温ＰＥＣＶＤが特に好ましい。
【００３６】
（Ｅ−１−１）ＰＥＣＶＤ工程
まず、ＰＥＣＶＤによってＳＲＯ膜を形成する場合について説明する。ＰＥＣＶＤによってシリコン酸化膜を形成する工程を、ＰＥＣＶＤ工程と称する。
【００３７】
ＰＥＣＶＤ工程において、ＰＥＣＶＤを行う反応空間にＳｉＨ４を導入する流速、電力、および温度は、特に限定されるものではない。
【００３８】
但し、ＰＥＣＶＤ工程においては、ＳｉＨ４を用い、ＰＥＣＶＤ工程におけるＳｉＨ４流速および温度が、ＳＲＯ膜の屈折率が１．５〜２．１の範囲内となるように設定されることが好ましい。ＳｉＨ４流速および温度を調節することによって、ＳＲＯ膜の屈折率を調節することが可能である。
【００３９】
さらに、ＰＥＣＶＤ工程における温度は、ＳＲＯ膜の空隙率が５〜２０％の範囲内となるように設定されることが好ましい。ＳＲＯ膜の空隙率が５〜２０％の範囲内であると、ＳＲＯ膜の強度および耐久性が優れたものとなる。
【００４０】
ＳｉＨ４を用いたＰＥＣＶＤによってＳＲＯ膜を形成するＰＥＣＶＤ工程において、より具体的な条件は、ＳｉＨ４の流速が５〜３０ｓｃｃｍの範囲内であり、Ｎ２Ｏの流速が１０〜５０ｓｃｃｍの範囲内であり、プラズマ電力が５０〜７００Ｗの範囲内であり、圧力が２０〜１００ｍＴｏｒｒの範囲内であり、温度が２０〜３００℃の範囲内であり、堆積時間が３〜１２０分の範囲内であり、Ｈ２の流速が２０〜２００ｓｃｃｍの範囲内であり、５００〜３０，０００Åの範囲内の厚さのＳＲＯ膜を形成するというものである。
【００４１】
（Ｅ−１−２）ＤＣスパッタリング工程
次に、ＤＣスパッタリングによってＳＲＯ膜を形成する場合について説明する。ＤＣスパッタリングによってシリコン酸化膜を形成する工程を、ＤＣスパッタリング工程と称する。
【００４２】
ＤＣスパッタリングにおける諸条件、例えばスパッタリング電力、酸素分圧、および温度は、特に限定されるものではない。
【００４３】
但し、好ましい条件としては、ターゲットをＳｉ、電力を１００Ｗ〜３００Ｗの範囲内、堆積温度を２０℃〜３００℃、堆積圧力を２ｍＴｏｒｒ〜１０ｍＴｏｒｒの範囲内とし、酸素２％〜３０％の雰囲気下で、ＡｒおよびＮ２を含むグループから選択されるガスを用いるものが挙げられる。
【００４４】
（Ｅ−２）アニーリング工程（第一アニーリング工程、ポストアニーリング工程）
アニーリング工程は、上記（Ｅ−１）欄の工程によって得られた薄膜に対して酸素を含む雰囲気中でのアニーリングを行う工程である。アニーリングの温度等の諸条件は、特に限定されるものではない。
【００４５】
但し、９００℃〜１３００℃のアニーリング温度において、酸素雰囲気中で、酸素分圧１％〜１０％で、Ｏ２、Ｎ２Ｏ、またはＯ２＋Ｈ２Ｏなどの強力な酸化剤を用いて、そしてＨｅ、Ｎ２、Ｎｅ、またはＡｒなどの分子が小さいキャリアガスを用いてポストアニーリングすることが好ましい。また、このとき、１０分〜６０分の範囲内の時間でアニーリングを行うことが好ましい。温度および酸素分圧は、Ｓｉ含有率およびＳＲＯ薄膜の多孔性に影響を及ぼす。
【００４６】
（Ｅ−３）ＨＦ／ＢＯＥ処理工程
本工程は、上記（Ｅ−２）欄のアニーリング工程後のＳＲＯ膜を、ＨＦ（フッ化水素酸）／ＢＯＥ（HF buffered oxide etch）溶液に晒す工程である。言い換えると本工程はＨＦ浸漬エッチングによって、無機酸化物をエッチングする工程である。
【００４７】
好ましくは、本工程は、ＢＯＥ：ＨＦの比率が１０：１〜５０：１の範囲内にあるＨＦ／ＢＯＥ溶液にＳＲＯ膜を晒す工程である。
【００４８】
（Ｅ−４）酸化工程
本工程は、ＳＲＯ膜を酸化することによって、ＳＲＯ膜に含まれるＳｉナノ粒子の周囲にＳｉＯ２膜を形成する工程である。酸化の方法は特に限定されない。
【００４９】
好ましくは、酸化工程は、酸素雰囲気中でアニーリングを行う工程を含む。すなわち、上記（Ｅ−３）欄のＨＦ／ＢＯＥ工程後のＳＲＯ膜を酸素雰囲気中でアニーリングすることによって再酸化する。
【００５０】
また、酸化工程では、厚さが１〜５ｎｍの範囲内にあるＳｉＯ２層を形成することが好ましい。また、酸化工程は、ＳＲＯ膜の屈折率を、酸化工程前の屈折率よりも低下させる工程と、上記ＳＲＯ膜中のＳｉナノ粒子を酸化する工程と、上記ＳＲＯ膜の密度を、酸化工程前の密度よりも高める工程とを含むことが好ましい。
【００５１】
こ一般的に、酸素雰囲気中でＳＲＯ膜をポストアニーリングすることによって、ＳＲＯ膜の屈折率、ＳＲＯ膜中のＳｉナノ結晶の酸化、およびＳＲＯ膜の密度が低下する。
【００５２】
（Ｅ−５）第二アニーリング工程
本発明において、発光デバイスの製造方法は、ＳＲＯ膜形成工程とアニーリング工程との間に、ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする第二アニーリング工程をさらに含んでもよい。つまり、酸素雰囲気中でＳＲＯ膜をポストアニーリングする前に、無酸素雰囲気中でＳＲＯ膜を熱アニーリングする第二アニーリング工程を含んでいてもよい。一般的に、無酸素雰囲気中でＳＲＯ膜を熱アニーリングすることによって、このＳＲＯ膜の屈折率が増加し、ＳＲＯ膜中にＳｉナノ結晶が形成され、またＳＲＯ膜の密度が増加する。
【００５３】
精確なサイズのＳｉナノ粒子を高密度に有するＳＲＯ薄膜は、Ｓｉサイズの制御によって得られるが、ＰＥＣＶＤおよびスパッタリング処理によって生成可能である。最良質のＳｉナノ結晶／ＳｉＯ２界面は、熱酸化から得られる。高温によってシリコンの拡散処理が向上し、またＳｉナノ結晶の成長が助長され、Ｓｉナノ結晶を有する高密度の膜が生成される。同時に、熱酸化によってナノＳｉ粒子の粒径が均衡になり、一方でＳｉＯ２／Ｓｉナノ結晶の界面の質が改善される。強力な酸化剤、小分子のキャリアガス、そして堆積ＳＲＯ薄膜の孔が小さいことによって、膜一面のナノＳｉ粒子が均一に酸化されるよう促進される。これらの処理を用いることによって高輝度ＳＲＯ膜が得られる。
【００５４】
以下、図面を参照して、本発明の製造方法の実施の形態について、説明する。
【００５５】
図１４は、高輝度ＳｉＥＬ蛍光体を形成する方法を示すフローチャートである。この方法は、明瞭にするために、番号を付した工程を並べた形で表示されているが、これらの工程は必ずしもこの番号順に行わなくてもよい。これら工程の一部は省略してもよく、平行して行ってもよく、また順番を厳密に守る必要はないと理解されるべきである。本方法の詳細の一部については、下記の表１〜表３の説明に照らして、より理解することができるであろう。本方法は、工程１４００から始まる。
【００５６】
工程１４０２では、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にあるＳｉナノ結晶（またはＳＮＰ）を有するＳＲＯ膜を堆積する。工程１４０４では、このＳＲＯ膜を、酸素雰囲気中においてポストアニーリングする。ＳＲＯ膜のポストアニーリング後、工程１４０６では、上記ＳＲＯ膜をＨＦ／ＢＯＥエッチングする。工程１４０８では、上記ＳＲＯ膜を再酸化する。工程１４１０では、上記再酸化を受けて、上記ＳＲＯ膜中のＳｉナノ結晶周囲にＳｉＯ２層を形成する。
【００５７】
１つの形態によれば、ＳＲＯ膜をＨＦ／ＢＯＥエッチングする工程（工程１４０６）は、比率が１０：１〜５０：１の範囲内にあるＢＯＥとＨＦとの溶液に、上記ＳＲＯ膜を浸漬する工程を含んでいる。また、ＳＲＯ膜を再酸化する工程（工程１４０８）は、酸素雰囲気中でアニーリングする工程を含んでいる。Ｓｉナノ結晶周囲にＳｉＯ２層を形成する工程（工程１４１０）は、Ｓｉナノ結晶周囲に、厚さが１〜５ナノメートル（ｎｍ）の範囲内にあるＳｉＯ２層を形成する工程を含んでいる。
【００５８】
別の形態によれば、ＳＲＯ膜を堆積する工程（工程１４０２）は、低温ＰＥＣＶＤ処理を用いる工程を含んでいる。次に、工程１４０２によって、ＳｉＨ４流速を上昇させることに伴ってＳＲＯの屈折率が上昇し、また、堆積温度を上昇させることに伴ってＳＲＯの屈折率が上昇し、空隙率は低下する。
【００５９】
より具体的には、ＰＥＣＶＤを用いてＳＲＯ膜を堆積する工程は、５〜３０ｓｃｃｍの範囲内の流速でＳｉＨ４を導入する工程と、１０〜５０ｓｃｃｍの範囲内の流速でＮ２Ｏを導入する工程と、５０〜７００ワット（Ｗ）の範囲内のプラズマ電力を用いる工程と、２０〜１００ミリトール（ｍＴｏｒｒ）の範囲内の堆積圧力を用いる工程と、２０〜３００℃の範囲内の堆積温度を用いる工程と、３〜１２０分の範囲内の堆積時間を用いる工程と、２０〜２００ｓｃｃｍの範囲内の流速でＨ２を導入する工程と、５００〜３０，０００Åの範囲内の厚さのＳＲＯ膜を形成する工程と、を含んでいる。Ｎ２Ｏ流速を上昇させることに伴って、ＳＲＯの屈折率は低下する。Ｈ２流速を上昇させることに伴って、ＳＲＯ屈折率および空隙率の両方が上昇する。プラズマ電力量を増加させることに伴って、ＳＲＯの屈折率は低下する。
【００６０】
１つの形態によれば、酸素雰囲気中でＳＲＯ膜をポストアニーリングする工程（工程１４０４）は、９００℃〜１３００℃の範囲内の温度において、酸素分圧が１％〜１０％の範囲内にある雰囲気中で、例えばＯ２、Ｎ２Ｏ、またはＯ２＋Ｈ２Ｏなどの酸化剤を、例えばＨｅ、Ｎ２、Ｎｅ、またはＡｒなどのキャリアガスと共に用いて、１０分〜６０分の範囲内の時間でアニーリングする工程を含んでいる。一般的に、工程１４０４によって、ＳＲＯ膜の屈折率が低下し、ＳＲＯ膜中のＳｉナノ結晶が酸化し、またＳＲＯ膜の密度が高くなる。
【００６１】
別の形態によれば、工程１４０３では、酸素雰囲気中でＳＲＯ膜をポストアニーリングする（工程１４０４）前に、無酸素雰囲気中において上記ＳＲＯ膜を熱アニーリングする。一般的に、無酸素雰囲気中におけるＳＲＯ膜の熱アニーリングによって、ＳＲＯ膜の屈折率が上昇し、ＳＲＯ膜中にＳｉナノ結晶が形成され、またＳＲＯ膜の密度が高くなる。例えば、工程１４０３は、Ａｒ雰囲気中において、９００℃〜１３００℃の範囲内の温度で、１０分〜６０分の範囲内の時間アニーリングする工程を含んでいてもよい。
【００６２】
さらに別の形態によれば、工程１４０２では、ＤＣスパッタリング処理を用いてＳＲＯ膜を堆積する。このＤＣスパッタリング処理は、Ｓｉターゲットを用いて、１００Ｗ〜３００Ｗの範囲内の電力を用いて、２０℃〜３００℃の範囲の堆積温度を用いて、２ｍＴｏｒｒ〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いて、酸素２％〜３０％の雰囲気において、例えばＡｒまたはＮ２などのガスを用いて、行う。上記ＳＲＯの屈折率および空隙率は、堆積温度を上昇させることに伴って低下する。上記ＳＲＯの屈折率および空隙率は、雰囲気中の酸素比率を上昇させることに伴って低下する。さらに、上記ＳＲＯの屈折率は、ＤＣスパッタリング電力量を増加させることに伴って上昇する。
【００６３】
図１５は、高輝度ＳｉＥＬデバイスを製造する方法を示すフローチャートである。この方法は、工程１５００から始まる。工程１５０２では、例えばＳｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、Ａｌ２Ｏ３（サファイア）などの物質、または、例えばガラス、プラスチック、もしくは石英などの温度感受性物質から基板を形成する。工程１５０４では、屈折率が１．５〜２．１の範囲内であり、かつ空隙率が５％〜２０％の範囲内にある基板を覆うＳＲＯ膜を堆積する。工程１５０６では、酸素雰囲気中において、上記ＳＲＯ膜をポストアニーリングする。工程１５０８では、上記ＳＲＯ膜をＨＥ／ＢＯＥエッチングする。工程１５１０では、上記ＳＲＯ膜を再酸化する。工程１５１２では、上記ＳＲＯ膜を覆う電極を形成する。この電極は、例を挙げるとすれば、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、またはＬａ１−ｘＳｒｘＣｏＯ３などの物質であってよい。図１に関する上述の説明を参照されたい。
【００６４】
１つの形態によれば、工程１５０３ｂでは、基板とＳＲＯ膜との間に挟まれている第一絶縁層を形成する。さらに、この方法は、ＳＲＯ膜と上部電極との間に挟まれている第二絶縁層を形成する工程（工程１５０５）を含んでいてもよい。上記第一および第二絶縁層は、例えばＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｉ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５などの物質であってよい。
【００６５】
別の形態によれば、工程１５０３ａでは、基板と第一絶縁層との間に挟まれている下部電極を形成する。この下部電極は、透明であっても不透明であってよく、例えば多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、またはＬａ１−ｘＳｒｘＣｏＯ３などの物質から生成することができる。図３に関する上述の説明を参照されたい。
【００６６】
図１６は、ＳｉＥＬデバイスのフォトルミネセンス（ＰＬ）を最適化する方法を示すフローチャートである。この方法は、工程１６００から始まる。工程１６０２では、基板を形成する。工程１６０４では、下部電極を覆うＳＲＯ膜を堆積する。工程１６０６では、上記ＳＲＯ膜を処理する。工程１６０８では、上記ＳＲＯ膜の処理に伴って、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成する。１つの形態によれば、上記ＳＲＯ膜は、屈折率が約１．７２である。工程１６１０では、上記ＳＲＯ膜を覆う上部電極を形成する。
【００６７】
１つの形態によれば、ＳＲＯ膜を処理する工程（工程１６０６）は、酸素雰囲気中において上記ＳＲＯ膜をポストアニーリングする工程と、上記ＳＲＯ膜をＨＦ ＢＯＥエッチングする工程と、酸素雰囲気中において上記ＳＲＯ膜をアニーリングする工程と、を含んでいる。
【００６８】
別の形態によれば、ＳＲＯ膜を堆積する工程（工程１６０４）は、低温ＰＥＣＶＤ処理を用いてＳＲＯ膜を堆積する工程を含んでいる。工程１６０６では、ＰＥＣＶＤ処理のＳｉＨ４流速、堆積温度、プラズマ電力、Ｈ２流速、およびＮ２Ｏ流速を変えることによって上記ＳＲＯ膜を処理する。
【００６９】
さらに別の形態によれば、工程１６０６では、酸素雰囲気中でＳＲＯ膜をポストアニーリングする前に、無酸素雰囲気中で上記ＳＲＯ膜を熱アニーリングすることによって上記ＳＲＯ膜を処理する。
【００７０】
なおさらに別の形態によれば、ＳＲＯ膜を堆積する工程（工程１６０４）は、このＳＲＯ膜をＤＣスパッタリングする工程を含んでいる。そして、上記ＳＲＯ膜を処理する工程（工程１６０６）は、ＤＣスパッタリング処理の堆積温度、酸素分圧、およびスパッタリング電力を変える工程を含んでいる。
【００７１】
本発明は、以下のように言い換えることもできる。
【００７２】
［１］高輝度シリコンエレクトロルミネセンス蛍光体を形成する方法であって、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にあるＳＲＯ膜を堆積する工程と、上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする工程とを含む方法。
【００７３】
［２］ＳＲＯ膜を堆積する上記工程が、Ｓｉナノ結晶を有するＳＲＯ膜を堆積する工程を含み、上記ＳＲＯ膜をポストアニーリングした後、上記ＳＲＯ膜をＨＦ／ＢＯＥによって処理する工程と、上記ＳＲＯ膜を再酸化する工程と、上記再酸化によって、上記ＳＲＯ膜中の上記Ｓｉナノ結晶周囲に二酸化ケイ素（ＳｉＯ２）層を形成する工程とをさらに含む、上記［１］に記載の方法。
【００７４】
［３］上記ＳＲＯ膜をＨＦ／ＢＯＥによって処理する工程が、ＢＯＥ：ＨＦの比率が１０：１〜５０：１の範囲内にあるＨＦ／ＢＯＥ溶液に上記ＳＲＯ膜を浸漬する工程を含み、上記ＳＲＯ膜を再酸化する上記工程が、酸素雰囲気中でアニーリングする工程を含み、上記Ｓｉナノ結晶周囲に上記ＳｉＯ２層を形成する上記工程が、上記Ｓｉナノ結晶周囲に、厚さが１〜５ナノメートル（ｎｍ）の範囲内にあるＳｉＯ２層を形成する工程を含む、上記［２］に記載の方法。
【００７５】
［４］上記ＳＲＯ膜を堆積する上記工程が、ＰＥＣＶＤによってＳＲＯ膜を堆積する工程を含み、ＳＲＯ膜の屈折率が所望の値となるようにＰＥＣＶＤにおけるＳｉＨ４流速が設定されると共に、ＳＲＯ膜の屈折率および空隙率が所望の値になるように堆積温度が設定される上記［１］に記載の方法。
【００７６】
［５］ＰＥＣＶＤによってＳＲＯ膜を堆積する上記工程が、５〜３０ｓｃｃｍ（standard cm3/min）の範囲内の流速でＳｉＨ４を導入し、１０〜５０ｓｃｃｍの範囲内の流速でＮ２Ｏを導入し、５０〜７００ワット（Ｗ）の範囲内のプラズマ電力を用い、２０〜１００ミリトール（ｍＴｏｒｒ）の範囲内の堆積圧力を用い、２０〜３００℃の範囲内の堆積温度を用い、３〜１２０分の範囲内の堆積時間を用い、２０〜２００ｓｃｃｍの範囲内の流速でＨ２を導入し、５００〜３０，０００Åの範囲内の厚さのＳＲＯ膜を形成し、上記Ｎ２Ｏ流速を上記範囲内で選択することによってＳＲＯ膜の屈折率を所望の値とし、上記Ｈ２流速を上記範囲内で選択することによってＳＲＯ膜の屈折率および空隙率を所望の値とし、上記プラズマ電力量を上記範囲内で選択することによってＳＲＯ膜の屈折率を所望の値とする、上記［４］に記載の方法。
【００７７】
［６］酸素雰囲気中において上記ＳＲＯ膜をポストアニーリングする上記工程が、９００℃〜１３００℃の範囲内の温度において、酸素分圧が１％〜１０％の範囲内にある雰囲気中において、Ｏ２、Ｎ２Ｏ、Ｏ２＋Ｈ２Ｏを含むグループから選択される酸化剤を、Ｈｅ、Ｎ２、Ｎｅ、およびＡｒを含むグループから選択されるキャリアガスとともに用いて、１０分〜６０分の範囲内の時間でアニーリングする工程を含む、上記［１］に記載の方法。
【００７８】
［７］酸素雰囲気中において上記ＳＲＯ膜をポストアニーリングする上記工程が、ＳＲＯ膜の屈折率を低下させる工程と、上記ＳＲＯ膜中のＳｉナノ結晶を酸化する工程と、上記ＳＲＯ膜の密度を高める工程とを含む、上記［１］に記載の方法。
【００７９】
［８］上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする前に、上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする工程をさらに含む、上記［１］に記載の方法。
【００８０】
［９］上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする上記工程が、上記ＳＲＯ膜の上記屈折率を上昇させる工程と、上記ＳＲＯ膜中にＳｉナノ結晶を形成する工程と、上記ＳＲＯ膜の密度を高める工程とを含む、上記［８］に記載の方法。
【００８１】
［１０］上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする上記工程が、Ａｒ雰囲気中において、９００℃〜１３００℃の範囲内の温度で、１０分〜６０分の範囲内の時間でアニーリングする工程を含む、上記［８］に記載の方法。
【００８２】
［１１］上記ＳＲＯ膜を堆積する上記工程が、Ｓｉターゲットを用いて、１００Ｗ〜３００Ｗの範囲内の電力を用いて、２０℃〜３００℃の範囲の堆積温度を用いて、２ｍＴｏｒｒ〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いて、酸素分圧２％〜３０％の雰囲気において、ＡｒおよびＮ２を含むグループから選択されるガスを用いてＤＣスパッタリングを行なうＤＣスパッタリング工程を含み、ＤＣスパッタリング工程が、堆積温度を上記範囲内で選択することによってＳＲＯ膜の屈折率および空隙率を所望の値とし、雰囲気中の酸素比率を上記範囲から選択することによって上記ＳＲＯ膜の屈折率および空隙率を所望の値とする、上記［１］に記載の方法。
【００８３】
［１２］上記ＳＲＯ膜をＤＣスパッタリングする上記工程が、上記ＤＣスパッタリング電力を増加させることに伴って上記屈折率を上昇させる工程を含む、上記［１１］に記載の方法。
【００８４】
［１３］高輝度シリコンエレクトロルミネセンスデバイスを形成する方法であって、基板を形成する工程と、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にあると共に、上記基板を覆うＳＲＯ膜を堆積する工程と、上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする工程と、上記ＳＲＯ膜をＨＦ／ＢＯＥ処理する工程と、上記ＳＲＯ膜を再酸化する工程と、上記ＳＲＯ膜を覆う上部電極を形成する工程とを含む方法。
【００８５】
［１４］上記基板と上記ＳＲＯ膜との間に挟まれている第一絶縁層を形成する工程と、上記ＳＲＯ膜と上記上部電極との間に挟まれている第二絶縁層を形成する工程とをさらに含む、上記［１３］に記載の方法。
【００８６】
［１５］上記基板を設ける上記工程が、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、Ａｌ２Ｏ３（サファイア）を含むグループから選択される物質、および、ガラス、プラスチック、および石英を含むグループから選択される温度感受性物質から基板を形成する工程を含む、上記［１４］に記載の方法。
【００８７】
［１６］上記基板と上記第一絶縁層との間に挟まれている下部電極を形成する工程をさらに含む、上記［１４］に記載の方法。
【００８８】
［１７］上記下部電極を形成する上記工程が、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロミウム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ｘＳｒｘＣｏＯ３のグループから選択される物質から上記下部電極を形成する工程を含む、上記［１６）に記載の方法。
【００８９】
［１８］上記上部電極を形成する上記工程が、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ｘＳｒｘＣｏＯ３を含むグループから選択される物質から上記上部電極を形成する工程を含む、上記［１３］に記載の方法。
【００９０】
［１９］上記第一および第二絶縁層を形成する上記工程が、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｉ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５のグループから選択される物質から第一および第二絶縁層を形成する工程を含む、上記［１４］に記載の方法。
【００９１】
［２０］シリコンエレクトロルミネセンスデバイスのフォトルミネセンス（ＰＬ）を最適化する方法であって、下部基板を形成する工程と、上記下部基板を覆うＳＲＯ膜を堆積する工程と、上記ＳＲＯ膜を処理する工程と、上記ＳＲＯ膜を処理することによって、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成する工程と、上記ＳＲＯ膜を覆う上部電極を形成する工程と、を含む方法。
【００９２】
［２１］ＳＲＯ膜を処理する上記工程が、上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする工程と、上記ＳＲＯ膜をＨＦ／ＢＯＥ処理する工程と、上記ＳＲＯ膜を酸素雰囲気中においてアニーリングする工程とを含む、上記［２０］に記載の方法。
【００９３】
［２２］ＳＲＯ膜を堆積する上記工程が、ＰＥＣＶＤによって上記ＳＲＯ膜を堆積するＰＥＣＶＤ工程を含み、上記ＰＥＣＶＤ工程において、ＳｉＨ４流速、堆積温度、プラズマ電力、Ｈ２流速、Ｎ２Ｏ流速が、ＳＲＯ膜の屈折率および空隙率が所望の値となるように設定されている、［２１］に記載の方法。
【００９４】
［２３］ＳＲＯ膜を処理する上記工程が、上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする前に、上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする工程を含む、［２１］に記載の方法。
【００９５】
［２４］ＳＲＯ膜を堆積する上記工程が、上記ＳＲＯ膜をＤＣスパッタリングによって堆積するＤＣスパッタリング工程を含み、ＤＣスパッタリング工程において、堆積温度、酸素分圧、およびスパッタリング電力が、ＳＲＯ膜の屈折率および空隙率が所望の値となるように設定される、上記［２１］に記載の方法。
【００９６】
［２５］屈折率が１．５〜２．１の範囲内にある上記ＳＲＯ膜を形成する工程が、屈折率が約１．７２であるＳＲＯ膜を形成する工程を含む、上記［２０］に記載の方法。
【００９７】
［２６］高輝度シリコンエレクトロルミネセンスデバイスであって、基板と、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にある、上記基板を覆うシリコン過剰酸化物（ＳＲＯ）膜と、上記ＳＲＯ膜を覆う上部電極と、を備えているＥＬデバイス。
【００９８】
［２７］上記ＳＲＯ膜が、Ｓｉナノ結晶を有し、該Ｓｉナノ結晶が、上記ＳＲＯ膜中の該Ｓｉナノ結晶の周囲に形成された二酸化ケイ素（ＳｉＯ２）層を有している、上記［２６］に記載のＥＬデバイス。
【００９９】
［２８］上記Ｓｉナノ結晶周囲の上記ＳｉＯ２層の厚さが１〜５ナノメートル（ｎｍ）の範囲内である、上記［２７］に記載のＥＬデバイス。
【０１００】
［２９］上記基板と上記ＳＲＯ膜との間に挟まれている第一絶縁層と、上記ＳＲＯ膜と上記上部電極との間に挟まれている第二絶縁層と、をさらに備えている、上記［２６］に記載のＥＬデバイス。
【０１０１】
［３０］上記基板が、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、Ａｌ２Ｏ３（サファイア）を含むグループから選択される物質、または、ガラス、プラスチック、および石英を含むグループから選択される温度感受性物質である、上記［２９］に記載のＥＬデバイス。
【０１０２】
［３１］上記基板と上記第一絶縁層との間に挟まれている下部電極をさらに備えている、上記［２８］に記載のＥＬデバイス。
【０１０３】
［３２］上記下部電極が、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロミウム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ｘＳｒｘＣｏＯ３のグループから選択される物質である、上記［３１］に記載のＥＬデバイス。
【０１０４】
［３３］上記上部電極が、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ｘＳｒｘＣｏＯ３を含むグループから選択される物質である、上記［２６］に記載のＥＬデバイス。
【０１０５】
［３４］上記第一および第二絶縁層が、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｉ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５のグループから選択される物質である、上記［２６］に記載のＥＬデバイス。
【０１０６】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【実施例】
【０１０７】
以下、実施例により、本発明をさらに詳細に説明するが、本発明はこれに限定されるものではない。
【０１０８】
本発明を説明するために、Ｓｉ含有率が様々に異なるＳＲＯ膜の試料を作製した。これらの試料は、ＤＣスパッタリングおよびＰＥＣＶＤ技術を用いて形成され、様々な温度および異なる雰囲気中でポストアニーリングされたものである。
【０１０９】
以下の実施例を見れば、シリコンの含有率が特定範囲内にあるＳＲＯ膜を高温アニーリングすることによって、シリコン拡散プロセスが向上し、またＳＮＰの成長が促進されること、シリコンの含有率の特定範囲は屈折率の特定範囲と対応していること、熱酸化処理をすることによって、ＳＮＰｓが酸化され、またＳｉＯ２とＳＮＰとの良質な界面が形成されること、および、この界面によって非発光再結合が減少し、またフォトルミネセンス強度が大幅に上昇することが明らかになるであろう。
【０１１０】
実験の結果に基づくと、優れたＰＬ特性を有するＳＲＯ膜の屈折率は、１．５〜２．１の範囲内でなければならない。ポストアニーリング温度は、９００℃超でなければならない。熱酸化によって、ＳｉＯ２／ＳＮＰ界面の質が改善される。ポストアニーリング処理のみならず、ＰＥＣＶＤおよびＤＣスパッタリング堆積処理もまた、最適なＰＬ特性を有するＳＲＯ薄膜を生成するために最適化することができる。
【０１１１】
（ＰＥＣＶＤ工程）
様々なＰＥＣＶＤ堆積およびアニーリング条件が、表１、２、および３に列記されている。一般的に、Ａｒ雰囲気中でのアニーリングはＡＥＴ機器内で行われる。一方、酸素雰囲気中でのアニーリングはＭＲＬ機器内で行われる。
【０１１２】
その他の処理条件を固定する一方、様々なＳｉ含有率または屈折率（ｎ）を有するＳＲＯサンプルを堆積するために、異なるＳｉＨ４流速を用いた。各ＳｉＨ４流速に対して、５つの異なるＰＬ測定サンプルが示されている。
【０１１３】
アニーリング条件は以下の５通りである。（１）Ａｒ（ＡＥＴ）中、１０００℃で３０分間アニーリングする。（２）Ａｒ中、１０００℃で３０分間アニーリングした後、１％〜５％のＯ２＋Ｎ２雰囲気（ＭＲＬ）中、１１００℃で１０分間アニーリングする。（３）１〜５％のＯ２＋Ｎ２雰囲気中、１０５０℃で３０分間アニーリングする。（４）１〜５％のＯ２＋Ｎ２雰囲気中、１０５０℃で６０分間アニーリングする。（５）１〜５％のＯ２＋Ｎ２雰囲気中、１１００℃で１０分間アニーリングする。
【０１１４】
これらのサンプルのＰＬ特性は、ＡＣＣＥＮＴ ＲＰＭ２０００ ＰＬ測定システムを用いて測定した。ＰＬ測定条件は以下の通りである。電力：２．５〜３．０ｍＷ、レーザー：２６６．０ｎｍ、フィルター：２９５ｎｍ ＬＰ、増幅率（Gain）：ｘ１〜１６（ｃｏｒｒ．）、走査速度：５〜２００スペクト／ｓ、スプリット幅：０．５０００ｍｍ、格子：３００ｇ／ｍｍ−７６２、範囲：３００〜１０００ｎｍ、検出器：ＣＣＤ ＢＴ−ＴＥ。ＳＲＯ酸化物のＰＬ強度を比較するために、各ＳＲＯサンプルのＰＬデータを標準化して測定条件を標準化し、そして比較するためにプロットした。
【０１１５】
【表１】
【０１１６】
【表２】
【０１１７】
【表３】
【０１１８】
図４は、異なるＳｉＨ４流速における、ＳＲＯサンプルの屈折率を示すグラフである。このグラフは、ＳｉＨ４の流速を上昇させることに伴って、ＳＲＯ膜サンプルの屈折率が１．６１から２．０５へ変化する様子を示している。文献によると、ＳｉＯ２の屈折率は、通常は１．４６であると記述されている。ＳＲＯ膜の屈折率は、Ｓｉ含有率を上昇させることに伴って１．４６から上昇する。言い換えると、ＳＲＯ膜の屈折率は、ＳＲＯ材料中のＳｉの含有率を測定する簡素な手段である。この簡素な測定処理によって、Ｓｉ含有率に対してさらに制御を加えることが可能になる。また、Ｓｉ含有率は、最適なＰＬ特性を有するＳＲＯ膜を形成するために用いることができる。図４は、異なるＳｉ含有率を有する、ＰＥＣＶＤ処理によって堆積されたＳＲＯ膜を示す。
【０１１９】
図５は、異なる屈折率における、堆積ＳＲＯ膜のＰＬスペクトルを示すグラフである。屈折率を上昇させることに伴ってＰＬ強度が上昇し、屈折率が１．７２になると、ＰＬ強度は最大値に達する。屈折率が１．７２を超えると、ＰＬ強度は再び低下する。屈折率の上昇に従って、ＰＬ強度のピークは、より長い波長へと移動する。Ａｒ雰囲気中においてポストアニーリングした後、屈折率が１．７２未満であるＳＲＯ膜のＰＬ強度は、アニーリング温度の上昇に従って増加する。高温によって、シリコン拡散プロセスが向上し、またＳｉナノ粒子の成長が助長される。しかし、１〜５％Ｏ２＋Ｎ２雰囲気中におけるポストアニーリング後、屈折率が低い（１．７２未満）ＳＲＯ膜のＰＬ強度は、アニーリング温度を上昇させることに伴って低下する。これは、Ｓｉナノ粒子が酸化するため、ナノ粒子数が減少するからである。屈折率が高い（１．７２より大きい）ＳＲＯサンプルのＰＬ強度は、Ａｒ雰囲気中でのアニーリング温度を上昇させることに伴って低下する。これは、Ｓｉナノ粒子の粒径の成長によるものである。しかし、屈折率が高い（１．７２より大きい）ＳＲＯ膜のＰＬ強度は、１〜５％Ｏ２＋Ｎ２雰囲気中におけるアニーリング温度を上昇させることに伴って増加する。これは、Ｓｉナノ粒子の熱酸化によって、ＳｉＯ２／ＳＮＰ界面の質が改善され、またＳｉナノ粒子の粒径が小さくなるため、ＰＬ特性が強化されるからである。
【０１２０】
図６および図７は、異なるアニーリング条件に対して測定したＰＬ強度を示すグラフである。具体的には、図６は、ポストアニーリング後の、様々な屈折率を有するＳＲＯ膜のＰＬ強度を示している。図７は、様々なポストアニーリング条件におけるＳＲＯ膜のＰＬ強度を示している。非常に優れたＰＬ特性は、屈折率が約１．７２であるＳＲＯ膜を、１〜５％Ｏ２＋Ｎ２雰囲気中において、１１００℃でアニーリングすることによって得られる。アニーリング前のＳＲＯ膜のデータと、酸素雰囲気中で１１００℃におけるアニーリング後のデータとを比較すると、アニーリング温度および熱酸化の効果を見ることができる。３００℃の堆積温度が、１〜５％Ｏ２＋Ｎ２雰囲気中において１１００℃まで上昇すると、屈折率が約１．７２であるＳＲＯ膜のＰＬ強度は大幅に増加し、２５倍超になる。この効果は、おそらく、高アニーリング温度および酸化の結果として界面の質が改善したことと、Ｓｉナノ粒子数が増加したことと、の２つの理由によるものである。
【０１２１】
図８は、異なる屈折率における、ＳＲＯ膜のＰＬ波長を示すグラフである。文献においては、従来、ＳＲＯ膜のＰＬピーク波長は、ナノＳｉ粒子の粒径が大きくなるにつれて長くなると理解されている。図８では、様々なアニーリング条件を用いて屈折率を上昇させることに伴って、大部分のＳＲＯ膜のＰＬピークが、より長い波長へと移動することが分かる。この効果は、Ｓｉ含有率の上昇に関連して結晶サイズが大きくなったことによるものである。またこの効果によって、Ｓｉ粒子の成長が促進される。
【０１２２】
図９は、異なる屈折率および異なるアニーリング条件における、ＳＲＯ膜のＰＬピーク波長を示すグラフである。Ａｒ中において１０００℃でアニーリングした後、大部分のＳＲＯ膜のＰＬピークは、Ｓｉ粒子の成長のため、より長い波長へと移動する。しかし、ＳＲＯサンプルは、１〜５％Ｏ２＋Ｎ２雰囲気中において１０〜６０分間、１０５０〜１１００℃でアニーリングした後、異なる性質を示している。この効果は、温度および酸素酸化の両方によるものである。高温によってシリコンの拡散処理が向上し、またＳｉナノ結晶の成長が促進される。一方、酸素酸化によってＳｉＯ２／ＳＮＰ界面の質が改善され、またＳｉナノ粒子の粒径が小さくなる。最終結果は、どちらの効果がより強いかによって異なる。屈折率が低い（１．７２未満）ＳＲＯサンプルのＰＬピークは、酸素中でアニーリングした後、より短い波長へと移動する。つまり、ＳｉＮＰサイズは、高温よりも熱酸化の効果に、より左右される。屈折率が高い（１．７２超）ＳＲＯサンプルのＰＬピークは、酸素中で３０分間、１０５０℃においてアニーリングした後、より長い波長へと移動する。そして、１０５０℃で６０分間または１１００℃で１０分間、熱（酸素）アニーリングした後、この波長は、より短い波長へと再度移動する。この性質は、Ｓｉ粒子の粒径が、温度の代わりに熱酸化効果に主に左右されることを示している。
【０１２３】
図１０は、２工程および１工程による酸素アニーリング処理をした後の、ＳＲＯ膜のＰＬ特性を示すグラフである。高いＰＬ特性を有するＳＲＯ膜の生成に必要な処理条件を探るため、２工程によるアニーリング処理（アルゴン中において１０００℃で１０分間、ならびに、１〜５％Ｏ２＋Ｎ２雰囲気中において１１００℃で１０分間）と、１工程によるアニーリング処理（１〜５％Ｏ２＋Ｎ２雰囲気中において１１００℃で１０分間）と、を比較した。
【０１２４】
図１１は、２段階のアニーリングを経た後の、ＳＲＯ膜のＰＬ強度およびＰＬピーク波長を示すグラフである。２段階のアニーリング処理に関しては、Ａｒ中においてアニーリングを行う最初の工程によって、シリコン拡散プロセスが向上し、ＳＮＰの成長が促進され、また膜の密度が上昇する。２番目の工程における酸素中でのアニーリングの結果として起こる熱酸化は、密度の高いＳＲＯ膜中のＳＮＰに対して限定的な影響をもたらす。ここでは、温度による影響が優勢である。従って、図１０に示されているように、酸素中でのアニーリング後、ＰＬ強度は変化せず、ＰＬピークがより長い波長へと移動するのみである。１工程によるアニーリング処理に関しては、高温によってシリコン拡散プロセスが向上し、またＳＮＰの成長が促進される。同時に、熱酸化によってナノＳｉ粒子の粒径が均衡になり、一方でＳｉＯ２／ＳＮＰ界面の質が改善する。つまり、熱アニーリングによってナノＳｉ粒子の粒径が大きくなるが、酸化によってナノＳｉ粒子の粒径が小さくなる。このように、ＳＲＯ膜のＰＬピークは、約５４０ｎｍの、より短い波長へと移動し、ＰＬ強度は大幅に上昇する。
【０１２５】
要約すると、他の処理条件を固定することによって、様々なＳｉ含有率を有するＳＲＯサンプルが堆積される。このとき、異なるＳｉＨ４流速を用いて堆積させる。優れたＰＬ特性を有するＳＲＯ膜を生成するためには、屈折率は１．５〜２．１の範囲内に制御されなければならない。ＡｒまたはＮ２キャリアガス中におけるポストアニーリング処理によって、ＳＲＯ膜のＰＬ特性を改善することができる。用いられる適切なアニーリング温度および雰囲気は、堆積ＳＲＯ膜の屈折率によって異なる。最適なＰＬ特性を有するＳＲＯ膜を得るため、アニーリング温度、酸素分圧、および屈折率を制御することができる。
【０１２６】
（ＤＣスパッタリング）
図１２は、ラザフォード後方散乱（ＲＢＳ）および分光偏光解析法によって得られた、堆積ＳＲＯ材料のシリコン含有率（屈折率）および光学特性を示すグラフである。ＳＲＯ膜のＤＣスパッタリングは、Ｅｄｗａｒｄｓ３６０システムにおいて、４インチのシリコンターゲットを用いて、約２５０℃において、Ａｒに酸素１５％を混ぜた混合ガスを用いて実施することができる。シリコン含有率は、スパッタリング電力を変えることによって、１０％〜５０％の範囲内に制御される。図１２は、異なるスパッタリング電力における材料の特性を示している。ＳｉＯｘ中の「ｘ」値は、ＲＢＳを用いて測定した、材料のシリコン含有率を示している。屈折率（ｎ）は、測定範囲内においては、上記ｘ値と反比例している。詳細な堆積処理条件は表４に示されている。ポストアニーリング条件は、前出の表２および表３に示されている。
【０１２７】
【表４】
【０１２８】
図１３は、１％〜５％のＯ２＋Ｎ２雰囲気中で、１０５０℃において３０分間アニーリングを行った後のＰＬ強度の上昇を示すグラフである。アニーリング前、ＳＲＯサンプルのＰＬレベルはノイズフロアーとほぼ等しい。アニーリング後、ＰＬ強度は２．５桁増加する。このレベルでは、発光が肉眼で確認できる。シリコン含有率５０％のＳＲＳＯサンプルに対してＰＬを測定した。平均値を得るため、上記サンプルの異なる位置で４回測定した。
【産業上の利用可能性】
【０１２９】
本発明の発光デバイスおよびその製造方法は、表示装置等に利用することができる。
【図面の簡単な説明】
【０１３０】
【図１】本発明の実施の一形態である発光デバイスの要部断面図である。
【図２】図１に示す発光デバイスのＳＲＯ膜の断面図である。
【図３】本発明の実施の他の形態である発行デバイスの要部断面図である。
【図４】異なるＳｉＨ４流速における、ＳＲＯ膜の屈折率を示すグラフである。
【図５】異なる屈折率における、アニーリング前のＳＲＯ膜のＰＬスペクトルを示すグラフである。
【図６】異なるアニーリング条件に対して測定したＰＬ強度を示すグラフである。
【図７】異なるアニーリング条件に対して測定したＰＬ強度を示すグラフである。
【図８】異なる屈折率における、ＳＲＯ膜のＰＬ波長を示すグラフである。
【図９】異なる屈折率および異なるアニーリング条件における、ＳＲＯ膜のＰＬピーク波長を示すグラフである。
【図１０】各条件でのアニーリング工程後の、ＳＲＯ膜のＰＬ特性を示すグラフである。
【図１１】各条件でのアニーリング工程後の、ＳＲＯ膜のＰＬ強度およびＰＬピーク波長を示すグラフである。
【図１２】ラザフォード後方散乱（ＲＢＳ）および分光偏光解析法によって得られた、堆積ＳＲＯ材料のシリコン含有率（屈折率）および光学特性を示すグラフである。
【図１３】１％〜５％のＯ２＋Ｎ２雰囲気中で、１０５０℃において３０分間アニーリングを行った後のＰＬ強度の上昇を示すグラフである。
【図１４】本発明の実施の一形態であるＳＲＯ膜の製造方法を示すフローチャートである。
【図１５】本発明の実施の一形態である発光デバイスを製造する方法を示すフローチャートである。
【図１６】本発明の実施の一形態である発光デバイスのＰＬを最適化する方法を示すフローチャートである。
【符号の説明】
【０１３１】
１ ＳＲＯ膜
１００ 発光デバイス
１０４ Ｓｉ酸化物
２００ Ｓｉナノ粒子
２０２ ＳｉＯ２層
【技術分野】
【０００１】
本発明は、一般的には、集積回路（ＩＣ）の製造に関する。より具体的には、本発明は、フォトルミネセンス（ＰＬ）を最適化するための、屈折率が約１．７２であるＳＲＯ（Silicon Rich Oxide）膜を有するエレクトロルミネセンス（ＥＬ）デバイスに関する。
【背景技術】
【０００２】
半導体材料が形成するものが直接遷移型゛ンドギャップであるか、または間接遷移型゛ンドギャップであるかに関わらず、半導体デバイスからの光の生成は可能である。高電界の逆バイアス（high field reverse biased）ｐｎ接合は、光子の放出を再結合する、大きなホットキャリア集団（hot carrier population）を生成する。シリコンデバイスでは、光生成効率が乏しいことが知られており、光子エネルギーは、多くの場合、約２ｅＶである。電気エネルギーから光学光子エネルギーへの変換は、エレクトロルミネセンス（ＥＬ）と称される。室温で小さな電気信号を操作し得る、効率的なＥＬデバイスが製造されている。しかしながら、これらのデバイスは、一般的にシリコンと互換性がない物質から作られている。これらの物質は、例えば、ＩｎＧａＮ、ＡｌＧａＡｓ、ＧａＡｓＰ、ＧａＮ、ならびにＧａＰなどのＩＩＩ−Ｖ型物質である。これらの基板の１つに構築されたＥＬデバイスは、使用される特定の物質に依っては、可視領域内の狭い帯域幅に効果的に発光させることができる。さらに、ＺｎＳｅなどのＩＩ−ＶＩ型物質も使用されている。ＺｎＳおよびＺｎＯなどの他のＩＩ−ＶＩ型物質は、ａｃバイアス条件下でエレクトロルミネセンスを示すことが知られている。これらのデバイスは、特殊な（非従来型の）ＣＭＯＳ処理がなされる場合、発光デバイスに使用するため、シリコン上に堆積させることができる。他の種類の発光デバイスとしては、有機発光ダイオード（ＯＬＥＤｓ）、ナノ結晶性シリコン（ｎｃ−Ｓｉ）、およびポリマーＬＥＤｓがある。
【０００３】
シリコンは、従来、そのエネルギーバンドギャップが間接遷移型のため、オプトエレクトロニクスへの適用には不適切であると考えられている。バルクシリコンは、非常に非効率的な発光体である。この問題を克服するために生み出された種々の方法の中で、Ｓｉナノ構造への量子閉じ込め、および結晶シリコンの希土類ドーピングが多くの注目を集めている。特に、ＳｉＯ２に埋め込まれたＳｉナノクラスター（ｎｃ、Ｓｉナノ粒子）は、可視的なＳｉベースの光源を生成するための有望な新材料として、近年、科学界の関心を集めている。あるいは、Ｅｒでドーピングした結晶Ｓｉは、４ｆ内殻におけるＥｒの放射遷移を活用するために幅広く研究されている。室温で動作し、効率が０．０５％であるデバイスが得られている。このデバイスの発光効率は非常に低く、また処理温度は非常に高く、一般的に１１００℃を超える。
【０００４】
多孔質のシリコンから発せられる可視的ルミネセンスを生成する、これらの先駆者達な努力は、ナノサイズのＳｉを用いてＳｉベースの光源を開発する極めて多くの研究に弾みをつけている。ナノクラスターＳｉ（ｎｃ−Ｓｉ）を生成するために幅広く用いられている方法は、ＳｉＯｘ（ｘ＜２）からｎｃ−Ｓｉを沈殿させ、化学気相成長（ＣＶＤ）、高周波（ＲＦ）スパッタリング、またはＳｉ埋め込みを用いて膜を生成する方法である。この膜は、多くの場合、ＳＲＳＯ（Silicon-Rich Silicon Oxide）またはＳＲＯ（Silicon-Rich Oxide）と称される。ＣＶＤまたはＲＦスパッタリング処理を、高温アニーリングと共に用いることによって、ＳＲＳＯのフォトルミネセンス（ＰＬ）ピークは、一般的に、５９０〜７５０ｎｍの範囲内の波長において得られる。しかし、これらのＳＲＳＯ材料は量子効率が低く、また安定性に問題がある。このため、時間経過と共にＰＬ強度が低下し、またＥＬデバイスへの適用が制限される。
【０００５】
Ｅｒを埋め込んで、Ｅｒでドーピングしたナノ結晶Ｓｉ（Ｓｉナノ粒子）を生成する方法はまた、Ｓｉベースの光源に用いられる。しかしながら、最先端技術である埋め込み処理をもってしても、ドーパントを均一に分配することができない。このため発光効率が低下し、費用が高くなる。同時に、このようなドーパントの使用を支えるための十分な界面工学は存在しない。結晶サイズを制御するためにＳｉ／ＳｉＯ２超格子構造を用いると、処理が遅くなり、また堆積処理温度が高くなる。このため、Ｓｉ粒子の粒径と、Ｓｉナノ結晶／ＳｉＯ２界面の質との両方を同時に制御することができない。デバイス効率が非常に低く、このためデバイスの適用が制限される。デバイス効率を改善するために、ナノ結晶ＳｉとＳｉＯ２との間に、広域な界面区域を設けなければならない。
【０００６】
フォトニックデバイス（発光および光検出）が必要とされる装置においては、簡素かつ効率的で、シリコンと互換性があり、直流電圧で作動する発光デバイスが望ましい。効率的なシリコン基板ＥＬデバイスは、従来の金属化処理に比べて、より早く、より信頼性の高い信号結合手段を可能にする。さらに、大型のシステム・オン・チップ型デバイス上のチップ内接続においては、光学的手段によって信号をルーティングすることが望ましい。チップ内通信においては、伝道管、または別個のシリコン片間の光結合が、チップ同士の電気的な接触なしに、パッケージングを可能にする。小型ディスプレイ装置において、可視光の小さな点源を生成する方法は、簡素かつ安価なディスプレイ装置の形成を可能にする。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、従来の発光デバイスは、発光効率、処理温度、耐久性等の面で、問題があった。そのため、高強度のＰＬを放つ、ＳｉベースのＥＬデバイスが求められてきた。本発明は、上記従来の問題に鑑みたものであり、その目的は、発光強度の大きい発光体を備えることによって発光効率の良い発光デバイス、およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明者らは、上記課題を解決するために、シリコンナノ粒子（ＳＮＰ）の粒径を制御するための処理を開発した。このシリコンナノ粒子（ＳＮＰ）は、本明細書においては、ナノ粒子（ｓｉ）ＳｉまたはＳｉナノ粒子と称されている。これらの処理はまた、ＳｉＯ２／ＳＮＰ界面の質を改善する。本発明では、シリコンの含有率が特定範囲内にあるＳＲＯ膜をアニーリングすることによって、シリコン拡散プロセスが向上し、またＳＮＰの成長が促進される。シリコンの含有率の特定範囲は、屈折率の特定範囲と対応している。熱酸化処理をすることによって、ＳＮＰｓが酸化され、またＳｉＯ２とＳＮＰとの良質な界面が形成される。この界面によって非発光再結合が減少し、またＰＬ強度が大幅に上昇する。
【０００９】
上記課題を解決するために、本発明の発光デバイスは、Ｓｉ酸化物と、該Ｓｉ酸化物中に存在するＳｉナノ粒子とを有するＳＲＯ膜を備える発光デバイスであって、上記ＳＲＯ膜の屈折率が、１．５〜２．１の範囲内にあることを特徴とする。
【００１０】
ＳＲＯ膜が上記範囲内の屈折率を有することによって、本発明の発光デバイスは、大きなＰＬ強度を得ることができる。それゆえ、本発明の発行デバイスは、発光効率がよく、小型の表示装置にも好適に用いることができる。
【００１１】
また、上記発光デバイスは、ＳＲＯ膜の空隙率が、５％〜２０％の範囲内にあることが好ましい。空隙率がこの範囲であると、欠陥が少なく、耐久性の高い発光デバイスが作成できる。
【００１２】
また、本発明は、精確なサイズのＳｉナノ粒子を高密度に有し、かつ良質なＳｉ／ＳｉＯ２界面を有するＳＲＯ薄膜を生成する工程を含む光デバイスの製造方法を提供するものである。
【００１３】
本発明の製造方法は、Ｓｉ酸化物と、該Ｓｉ酸化物中に存在するＳｉナノ粒子とを有するＳＲＯ膜を備える発光デバイスの製造方法であって、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成するＳＲＯ膜形成工程と、上記ＳＲＯ膜に対して酸素を含む雰囲気中でのポストアニーリングを行うアニーリング工程とを含むことを特徴とする。
【００１４】
上記構成によると、ＰＬ強度の高いＳＲＯ膜を備え、発光効率のよい発光デバイスを製造することができる。
【発明の効果】
【００１５】
本発明の発光デバイスは、ＳＲＯ膜の屈折率が、１．５〜２．１の範囲内にあるという構成を備える。
【００１６】
上記構成によると、上記発光デバイスは、ＰＬ強度が高いＳＲＯ膜を備えるので、発光効率が良いという効果を奏する。
【００１７】
本発明の発光デバイスの製造方法は、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成するＳＲＯ膜形成工程と、上記ＳＲＯ膜に対して酸素を含む雰囲気中でのポストアニーリングを行うアニーリング工程とを含むことを特徴とする。
【００１８】
上記構成によると、本発明の製造方法は、精確なサイズのＳｉナノ粒子を高密度に有し、かつ良質なＳｉ／ＳｉＯ２界面を有するＳＲＯ薄膜を有する発光デバイスを製造することができる。
【発明を実施するための最良の形態】
【００１９】
＜Ａ．ＳＲＯ膜＞
本発明の発光体は、シリコン酸化物と当該シリコン酸化物中に存在するシリコンナノ粒子とを含むＳＲＯ膜を備える。以下に、本発明の実施の一形態である発光体について、図２に基づいて説明する。
【００２０】
図２は本実施形態の発光体の断面図である。図２に示すように、本実施の形態の発光体１は、シリコン酸化物１０４と、シリコン酸化物１０４中に存在するシリコンナノ粒子２００とを備えるＳＲＯ膜１からなる。
【００２１】
ＳＲＯ膜１は、屈折率が１．５〜２．１の範囲内にあり、空隙率が５％〜２０％の範囲内にある。なお、空隙率とは、物質の非固形量と全体量との比率であり、空隙率φ＝（Ｖｐ／Ｖｍ）で表される。ここで、Ｖｐは物質の非固形量（孔）であり、Ｖｍは物質の固形および非固形部分を含んだ全体量である。空隙率は、一般的には百分率で示す。
【００２２】
シリコンナノ粒子２００は、その径が１〜２ｎｍの微粒子である。シリコンナノ粒子２００の周囲には、二酸化ケイ素（ＳｉＯ２）層２０２が形成されている。Ｓｉナノ粒子２００周囲のＳｉＯ２層２０２の厚さ２０４は、１〜５ｎｍの範囲内であることが、高い発光強度を得ることができるため好ましい。
【００２３】
なお、ＳｉＯ２層は、ＳＲＯ膜１に含まれる全てのＳｉナノ粒子２００の周囲に形成されている必要はないが、できるだけ多くのＳｉナノ粒子２００の周囲に形成されていることが好ましい。また、ここでいうところの「Ｓｉナノ粒子２００の周囲に形成されている」とは、Ｓｉナノ粒子２００を完全に覆うように形成されていることが好ましいが、それに限らず、一つのＳｉナノ粒子２００の少なくとも一部分覆われていればよい。
【００２４】
＜Ｂ．発光デバイス１００＞
本発明の実施の一形態である発光デバイスについて、図１を参照して説明する。
【００２５】
図１は、本実施形態のＥＬデバイス１００の要部構成を示す断面図である。図１に示すのは最も簡素な形態であり、ＥＬデバイス１００は、基板１０２、基板１０２を覆うように設けられたＳＲＯ膜１０４、ＳＲＯ膜１０４を覆うように設けられた上部電極（ＴＥ）１０６、基板１０２とＳＲＯ膜１０４との間に挟まれるように設けられた第一絶縁層１１０、ＳＲＯ膜１０４と上部電極１０６に挟まれるように設けられた第二絶縁層１１２とを備える。
【００２６】
基板１０２は、例えばＳｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはＡｌ２Ｏ３（サファイア）などの材料、または、例えばガラス、プラスチック、もしくは石英などの温度感受性材料で形成されていてもよい。基板１０２は、透明であることが好ましい。
【００２７】
上部電極１０６は、例えばインジウムスズ酸化物（ＩＴＯ）、ＺｎＯ、またはこれ以外の導電性酸化物などの透明材料、もしくは、金などの金属から生成された薄膜であってよい。また、上部電極１０６は、例えば多結晶Ｓｉ、Ａｕ、Ｃｒ、Ｐｔ、Ｉｒ、Ａｌ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、またはＬａ１−ｘＳｒｘＣｏＯ３などの不透明材料で形成されていてもよい。上部電極１０６が不透明である場合は、光は、上記ＳＲＯ層１０４近傍の酸化物層１１４を通過して、水平方向（基板１０２の面方向）へ発せられる。
【００２８】
酸化物層１１４は、従来の発光デバイスに用いられてきた酸化物材料を好適に利用して形成される。
【００２９】
第一絶縁層１１０および第二絶縁層１１２は、例えばＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｉ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５などの物質からなってもよい。なお、第一絶縁層１１０は、第二絶縁層１１２と同じ物質からなってもよいし、異なる物質からなってもよい。
【００３０】
＜Ｄ．発光デバイス１０１＞
次に、発光デバイスの他の形態について図３に基づいて説明する。
【００３１】
図３は、本実施形態のＥＬデバイス１０１の要部構成を示す断面図である。図３に示すように、ＥＬデバイス１０１は、下部電極３００が基板１０２と第一絶縁層１１０との間に挟まれるように設けられている以外、ＥＬデバイス１００（図１）と同一の構成である。なお、図１を参照して既に説明した部材については、同部材を付すと共に説明を省略する。
【００３２】
下部電極３００は、例えば多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、またはＬａ１−ｘＳｒｘＣｏＯ３などの物質であってよい。下部電極３００および基板１０２は、両者とも透明であってもよい。また、上部電極１０６は透明であってもよい。
【００３３】
なお、図示しないが、ＥＬデバイスは、さらに別の形態においては第一絶縁層１１０および第二絶縁層１１２を使用しない。
【００３４】
＜Ｅ．製造方法＞
（Ｅ−１）ＳＲＯ膜形成工程
ＳＲＯ膜形成工程は、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にあるＳＲＯ膜を形成する工程であればよい。すなわち、これ以外の構成、つまり、ＳＲＯ膜を形成する具体的な手技、装置、材料等の諸条件は特に限定されるものではなく、膜形成に従来用いられてきた方法を、適宜利用することができる。
【００３５】
なお、本工程においてＳＲＯ膜を形成する方法としては、ＳｉＨ４を用いたＰＥＣＶＤ（プラズマ気相成長法Plasma Enhanced Chemical Vapor deposition）またはＤＣスパッタリングが好ましい。また、ＰＥＣＶＤの中でも低温ＰＥＣＶＤが特に好ましい。
【００３６】
（Ｅ−１−１）ＰＥＣＶＤ工程
まず、ＰＥＣＶＤによってＳＲＯ膜を形成する場合について説明する。ＰＥＣＶＤによってシリコン酸化膜を形成する工程を、ＰＥＣＶＤ工程と称する。
【００３７】
ＰＥＣＶＤ工程において、ＰＥＣＶＤを行う反応空間にＳｉＨ４を導入する流速、電力、および温度は、特に限定されるものではない。
【００３８】
但し、ＰＥＣＶＤ工程においては、ＳｉＨ４を用い、ＰＥＣＶＤ工程におけるＳｉＨ４流速および温度が、ＳＲＯ膜の屈折率が１．５〜２．１の範囲内となるように設定されることが好ましい。ＳｉＨ４流速および温度を調節することによって、ＳＲＯ膜の屈折率を調節することが可能である。
【００３９】
さらに、ＰＥＣＶＤ工程における温度は、ＳＲＯ膜の空隙率が５〜２０％の範囲内となるように設定されることが好ましい。ＳＲＯ膜の空隙率が５〜２０％の範囲内であると、ＳＲＯ膜の強度および耐久性が優れたものとなる。
【００４０】
ＳｉＨ４を用いたＰＥＣＶＤによってＳＲＯ膜を形成するＰＥＣＶＤ工程において、より具体的な条件は、ＳｉＨ４の流速が５〜３０ｓｃｃｍの範囲内であり、Ｎ２Ｏの流速が１０〜５０ｓｃｃｍの範囲内であり、プラズマ電力が５０〜７００Ｗの範囲内であり、圧力が２０〜１００ｍＴｏｒｒの範囲内であり、温度が２０〜３００℃の範囲内であり、堆積時間が３〜１２０分の範囲内であり、Ｈ２の流速が２０〜２００ｓｃｃｍの範囲内であり、５００〜３０，０００Åの範囲内の厚さのＳＲＯ膜を形成するというものである。
【００４１】
（Ｅ−１−２）ＤＣスパッタリング工程
次に、ＤＣスパッタリングによってＳＲＯ膜を形成する場合について説明する。ＤＣスパッタリングによってシリコン酸化膜を形成する工程を、ＤＣスパッタリング工程と称する。
【００４２】
ＤＣスパッタリングにおける諸条件、例えばスパッタリング電力、酸素分圧、および温度は、特に限定されるものではない。
【００４３】
但し、好ましい条件としては、ターゲットをＳｉ、電力を１００Ｗ〜３００Ｗの範囲内、堆積温度を２０℃〜３００℃、堆積圧力を２ｍＴｏｒｒ〜１０ｍＴｏｒｒの範囲内とし、酸素２％〜３０％の雰囲気下で、ＡｒおよびＮ２を含むグループから選択されるガスを用いるものが挙げられる。
【００４４】
（Ｅ−２）アニーリング工程（第一アニーリング工程、ポストアニーリング工程）
アニーリング工程は、上記（Ｅ−１）欄の工程によって得られた薄膜に対して酸素を含む雰囲気中でのアニーリングを行う工程である。アニーリングの温度等の諸条件は、特に限定されるものではない。
【００４５】
但し、９００℃〜１３００℃のアニーリング温度において、酸素雰囲気中で、酸素分圧１％〜１０％で、Ｏ２、Ｎ２Ｏ、またはＯ２＋Ｈ２Ｏなどの強力な酸化剤を用いて、そしてＨｅ、Ｎ２、Ｎｅ、またはＡｒなどの分子が小さいキャリアガスを用いてポストアニーリングすることが好ましい。また、このとき、１０分〜６０分の範囲内の時間でアニーリングを行うことが好ましい。温度および酸素分圧は、Ｓｉ含有率およびＳＲＯ薄膜の多孔性に影響を及ぼす。
【００４６】
（Ｅ−３）ＨＦ／ＢＯＥ処理工程
本工程は、上記（Ｅ−２）欄のアニーリング工程後のＳＲＯ膜を、ＨＦ（フッ化水素酸）／ＢＯＥ（HF buffered oxide etch）溶液に晒す工程である。言い換えると本工程はＨＦ浸漬エッチングによって、無機酸化物をエッチングする工程である。
【００４７】
好ましくは、本工程は、ＢＯＥ：ＨＦの比率が１０：１〜５０：１の範囲内にあるＨＦ／ＢＯＥ溶液にＳＲＯ膜を晒す工程である。
【００４８】
（Ｅ−４）酸化工程
本工程は、ＳＲＯ膜を酸化することによって、ＳＲＯ膜に含まれるＳｉナノ粒子の周囲にＳｉＯ２膜を形成する工程である。酸化の方法は特に限定されない。
【００４９】
好ましくは、酸化工程は、酸素雰囲気中でアニーリングを行う工程を含む。すなわち、上記（Ｅ−３）欄のＨＦ／ＢＯＥ工程後のＳＲＯ膜を酸素雰囲気中でアニーリングすることによって再酸化する。
【００５０】
また、酸化工程では、厚さが１〜５ｎｍの範囲内にあるＳｉＯ２層を形成することが好ましい。また、酸化工程は、ＳＲＯ膜の屈折率を、酸化工程前の屈折率よりも低下させる工程と、上記ＳＲＯ膜中のＳｉナノ粒子を酸化する工程と、上記ＳＲＯ膜の密度を、酸化工程前の密度よりも高める工程とを含むことが好ましい。
【００５１】
こ一般的に、酸素雰囲気中でＳＲＯ膜をポストアニーリングすることによって、ＳＲＯ膜の屈折率、ＳＲＯ膜中のＳｉナノ結晶の酸化、およびＳＲＯ膜の密度が低下する。
【００５２】
（Ｅ−５）第二アニーリング工程
本発明において、発光デバイスの製造方法は、ＳＲＯ膜形成工程とアニーリング工程との間に、ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする第二アニーリング工程をさらに含んでもよい。つまり、酸素雰囲気中でＳＲＯ膜をポストアニーリングする前に、無酸素雰囲気中でＳＲＯ膜を熱アニーリングする第二アニーリング工程を含んでいてもよい。一般的に、無酸素雰囲気中でＳＲＯ膜を熱アニーリングすることによって、このＳＲＯ膜の屈折率が増加し、ＳＲＯ膜中にＳｉナノ結晶が形成され、またＳＲＯ膜の密度が増加する。
【００５３】
精確なサイズのＳｉナノ粒子を高密度に有するＳＲＯ薄膜は、Ｓｉサイズの制御によって得られるが、ＰＥＣＶＤおよびスパッタリング処理によって生成可能である。最良質のＳｉナノ結晶／ＳｉＯ２界面は、熱酸化から得られる。高温によってシリコンの拡散処理が向上し、またＳｉナノ結晶の成長が助長され、Ｓｉナノ結晶を有する高密度の膜が生成される。同時に、熱酸化によってナノＳｉ粒子の粒径が均衡になり、一方でＳｉＯ２／Ｓｉナノ結晶の界面の質が改善される。強力な酸化剤、小分子のキャリアガス、そして堆積ＳＲＯ薄膜の孔が小さいことによって、膜一面のナノＳｉ粒子が均一に酸化されるよう促進される。これらの処理を用いることによって高輝度ＳＲＯ膜が得られる。
【００５４】
以下、図面を参照して、本発明の製造方法の実施の形態について、説明する。
【００５５】
図１４は、高輝度ＳｉＥＬ蛍光体を形成する方法を示すフローチャートである。この方法は、明瞭にするために、番号を付した工程を並べた形で表示されているが、これらの工程は必ずしもこの番号順に行わなくてもよい。これら工程の一部は省略してもよく、平行して行ってもよく、また順番を厳密に守る必要はないと理解されるべきである。本方法の詳細の一部については、下記の表１〜表３の説明に照らして、より理解することができるであろう。本方法は、工程１４００から始まる。
【００５６】
工程１４０２では、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にあるＳｉナノ結晶（またはＳＮＰ）を有するＳＲＯ膜を堆積する。工程１４０４では、このＳＲＯ膜を、酸素雰囲気中においてポストアニーリングする。ＳＲＯ膜のポストアニーリング後、工程１４０６では、上記ＳＲＯ膜をＨＦ／ＢＯＥエッチングする。工程１４０８では、上記ＳＲＯ膜を再酸化する。工程１４１０では、上記再酸化を受けて、上記ＳＲＯ膜中のＳｉナノ結晶周囲にＳｉＯ２層を形成する。
【００５７】
１つの形態によれば、ＳＲＯ膜をＨＦ／ＢＯＥエッチングする工程（工程１４０６）は、比率が１０：１〜５０：１の範囲内にあるＢＯＥとＨＦとの溶液に、上記ＳＲＯ膜を浸漬する工程を含んでいる。また、ＳＲＯ膜を再酸化する工程（工程１４０８）は、酸素雰囲気中でアニーリングする工程を含んでいる。Ｓｉナノ結晶周囲にＳｉＯ２層を形成する工程（工程１４１０）は、Ｓｉナノ結晶周囲に、厚さが１〜５ナノメートル（ｎｍ）の範囲内にあるＳｉＯ２層を形成する工程を含んでいる。
【００５８】
別の形態によれば、ＳＲＯ膜を堆積する工程（工程１４０２）は、低温ＰＥＣＶＤ処理を用いる工程を含んでいる。次に、工程１４０２によって、ＳｉＨ４流速を上昇させることに伴ってＳＲＯの屈折率が上昇し、また、堆積温度を上昇させることに伴ってＳＲＯの屈折率が上昇し、空隙率は低下する。
【００５９】
より具体的には、ＰＥＣＶＤを用いてＳＲＯ膜を堆積する工程は、５〜３０ｓｃｃｍの範囲内の流速でＳｉＨ４を導入する工程と、１０〜５０ｓｃｃｍの範囲内の流速でＮ２Ｏを導入する工程と、５０〜７００ワット（Ｗ）の範囲内のプラズマ電力を用いる工程と、２０〜１００ミリトール（ｍＴｏｒｒ）の範囲内の堆積圧力を用いる工程と、２０〜３００℃の範囲内の堆積温度を用いる工程と、３〜１２０分の範囲内の堆積時間を用いる工程と、２０〜２００ｓｃｃｍの範囲内の流速でＨ２を導入する工程と、５００〜３０，０００Åの範囲内の厚さのＳＲＯ膜を形成する工程と、を含んでいる。Ｎ２Ｏ流速を上昇させることに伴って、ＳＲＯの屈折率は低下する。Ｈ２流速を上昇させることに伴って、ＳＲＯ屈折率および空隙率の両方が上昇する。プラズマ電力量を増加させることに伴って、ＳＲＯの屈折率は低下する。
【００６０】
１つの形態によれば、酸素雰囲気中でＳＲＯ膜をポストアニーリングする工程（工程１４０４）は、９００℃〜１３００℃の範囲内の温度において、酸素分圧が１％〜１０％の範囲内にある雰囲気中で、例えばＯ２、Ｎ２Ｏ、またはＯ２＋Ｈ２Ｏなどの酸化剤を、例えばＨｅ、Ｎ２、Ｎｅ、またはＡｒなどのキャリアガスと共に用いて、１０分〜６０分の範囲内の時間でアニーリングする工程を含んでいる。一般的に、工程１４０４によって、ＳＲＯ膜の屈折率が低下し、ＳＲＯ膜中のＳｉナノ結晶が酸化し、またＳＲＯ膜の密度が高くなる。
【００６１】
別の形態によれば、工程１４０３では、酸素雰囲気中でＳＲＯ膜をポストアニーリングする（工程１４０４）前に、無酸素雰囲気中において上記ＳＲＯ膜を熱アニーリングする。一般的に、無酸素雰囲気中におけるＳＲＯ膜の熱アニーリングによって、ＳＲＯ膜の屈折率が上昇し、ＳＲＯ膜中にＳｉナノ結晶が形成され、またＳＲＯ膜の密度が高くなる。例えば、工程１４０３は、Ａｒ雰囲気中において、９００℃〜１３００℃の範囲内の温度で、１０分〜６０分の範囲内の時間アニーリングする工程を含んでいてもよい。
【００６２】
さらに別の形態によれば、工程１４０２では、ＤＣスパッタリング処理を用いてＳＲＯ膜を堆積する。このＤＣスパッタリング処理は、Ｓｉターゲットを用いて、１００Ｗ〜３００Ｗの範囲内の電力を用いて、２０℃〜３００℃の範囲の堆積温度を用いて、２ｍＴｏｒｒ〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いて、酸素２％〜３０％の雰囲気において、例えばＡｒまたはＮ２などのガスを用いて、行う。上記ＳＲＯの屈折率および空隙率は、堆積温度を上昇させることに伴って低下する。上記ＳＲＯの屈折率および空隙率は、雰囲気中の酸素比率を上昇させることに伴って低下する。さらに、上記ＳＲＯの屈折率は、ＤＣスパッタリング電力量を増加させることに伴って上昇する。
【００６３】
図１５は、高輝度ＳｉＥＬデバイスを製造する方法を示すフローチャートである。この方法は、工程１５００から始まる。工程１５０２では、例えばＳｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、Ａｌ２Ｏ３（サファイア）などの物質、または、例えばガラス、プラスチック、もしくは石英などの温度感受性物質から基板を形成する。工程１５０４では、屈折率が１．５〜２．１の範囲内であり、かつ空隙率が５％〜２０％の範囲内にある基板を覆うＳＲＯ膜を堆積する。工程１５０６では、酸素雰囲気中において、上記ＳＲＯ膜をポストアニーリングする。工程１５０８では、上記ＳＲＯ膜をＨＥ／ＢＯＥエッチングする。工程１５１０では、上記ＳＲＯ膜を再酸化する。工程１５１２では、上記ＳＲＯ膜を覆う電極を形成する。この電極は、例を挙げるとすれば、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、またはＬａ１−ｘＳｒｘＣｏＯ３などの物質であってよい。図１に関する上述の説明を参照されたい。
【００６４】
１つの形態によれば、工程１５０３ｂでは、基板とＳＲＯ膜との間に挟まれている第一絶縁層を形成する。さらに、この方法は、ＳＲＯ膜と上部電極との間に挟まれている第二絶縁層を形成する工程（工程１５０５）を含んでいてもよい。上記第一および第二絶縁層は、例えばＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｉ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５などの物質であってよい。
【００６５】
別の形態によれば、工程１５０３ａでは、基板と第一絶縁層との間に挟まれている下部電極を形成する。この下部電極は、透明であっても不透明であってよく、例えば多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、またはＬａ１−ｘＳｒｘＣｏＯ３などの物質から生成することができる。図３に関する上述の説明を参照されたい。
【００６６】
図１６は、ＳｉＥＬデバイスのフォトルミネセンス（ＰＬ）を最適化する方法を示すフローチャートである。この方法は、工程１６００から始まる。工程１６０２では、基板を形成する。工程１６０４では、下部電極を覆うＳＲＯ膜を堆積する。工程１６０６では、上記ＳＲＯ膜を処理する。工程１６０８では、上記ＳＲＯ膜の処理に伴って、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成する。１つの形態によれば、上記ＳＲＯ膜は、屈折率が約１．７２である。工程１６１０では、上記ＳＲＯ膜を覆う上部電極を形成する。
【００６７】
１つの形態によれば、ＳＲＯ膜を処理する工程（工程１６０６）は、酸素雰囲気中において上記ＳＲＯ膜をポストアニーリングする工程と、上記ＳＲＯ膜をＨＦ ＢＯＥエッチングする工程と、酸素雰囲気中において上記ＳＲＯ膜をアニーリングする工程と、を含んでいる。
【００６８】
別の形態によれば、ＳＲＯ膜を堆積する工程（工程１６０４）は、低温ＰＥＣＶＤ処理を用いてＳＲＯ膜を堆積する工程を含んでいる。工程１６０６では、ＰＥＣＶＤ処理のＳｉＨ４流速、堆積温度、プラズマ電力、Ｈ２流速、およびＮ２Ｏ流速を変えることによって上記ＳＲＯ膜を処理する。
【００６９】
さらに別の形態によれば、工程１６０６では、酸素雰囲気中でＳＲＯ膜をポストアニーリングする前に、無酸素雰囲気中で上記ＳＲＯ膜を熱アニーリングすることによって上記ＳＲＯ膜を処理する。
【００７０】
なおさらに別の形態によれば、ＳＲＯ膜を堆積する工程（工程１６０４）は、このＳＲＯ膜をＤＣスパッタリングする工程を含んでいる。そして、上記ＳＲＯ膜を処理する工程（工程１６０６）は、ＤＣスパッタリング処理の堆積温度、酸素分圧、およびスパッタリング電力を変える工程を含んでいる。
【００７１】
本発明は、以下のように言い換えることもできる。
【００７２】
［１］高輝度シリコンエレクトロルミネセンス蛍光体を形成する方法であって、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にあるＳＲＯ膜を堆積する工程と、上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする工程とを含む方法。
【００７３】
［２］ＳＲＯ膜を堆積する上記工程が、Ｓｉナノ結晶を有するＳＲＯ膜を堆積する工程を含み、上記ＳＲＯ膜をポストアニーリングした後、上記ＳＲＯ膜をＨＦ／ＢＯＥによって処理する工程と、上記ＳＲＯ膜を再酸化する工程と、上記再酸化によって、上記ＳＲＯ膜中の上記Ｓｉナノ結晶周囲に二酸化ケイ素（ＳｉＯ２）層を形成する工程とをさらに含む、上記［１］に記載の方法。
【００７４】
［３］上記ＳＲＯ膜をＨＦ／ＢＯＥによって処理する工程が、ＢＯＥ：ＨＦの比率が１０：１〜５０：１の範囲内にあるＨＦ／ＢＯＥ溶液に上記ＳＲＯ膜を浸漬する工程を含み、上記ＳＲＯ膜を再酸化する上記工程が、酸素雰囲気中でアニーリングする工程を含み、上記Ｓｉナノ結晶周囲に上記ＳｉＯ２層を形成する上記工程が、上記Ｓｉナノ結晶周囲に、厚さが１〜５ナノメートル（ｎｍ）の範囲内にあるＳｉＯ２層を形成する工程を含む、上記［２］に記載の方法。
【００７５】
［４］上記ＳＲＯ膜を堆積する上記工程が、ＰＥＣＶＤによってＳＲＯ膜を堆積する工程を含み、ＳＲＯ膜の屈折率が所望の値となるようにＰＥＣＶＤにおけるＳｉＨ４流速が設定されると共に、ＳＲＯ膜の屈折率および空隙率が所望の値になるように堆積温度が設定される上記［１］に記載の方法。
【００７６】
［５］ＰＥＣＶＤによってＳＲＯ膜を堆積する上記工程が、５〜３０ｓｃｃｍ（standard cm3/min）の範囲内の流速でＳｉＨ４を導入し、１０〜５０ｓｃｃｍの範囲内の流速でＮ２Ｏを導入し、５０〜７００ワット（Ｗ）の範囲内のプラズマ電力を用い、２０〜１００ミリトール（ｍＴｏｒｒ）の範囲内の堆積圧力を用い、２０〜３００℃の範囲内の堆積温度を用い、３〜１２０分の範囲内の堆積時間を用い、２０〜２００ｓｃｃｍの範囲内の流速でＨ２を導入し、５００〜３０，０００Åの範囲内の厚さのＳＲＯ膜を形成し、上記Ｎ２Ｏ流速を上記範囲内で選択することによってＳＲＯ膜の屈折率を所望の値とし、上記Ｈ２流速を上記範囲内で選択することによってＳＲＯ膜の屈折率および空隙率を所望の値とし、上記プラズマ電力量を上記範囲内で選択することによってＳＲＯ膜の屈折率を所望の値とする、上記［４］に記載の方法。
【００７７】
［６］酸素雰囲気中において上記ＳＲＯ膜をポストアニーリングする上記工程が、９００℃〜１３００℃の範囲内の温度において、酸素分圧が１％〜１０％の範囲内にある雰囲気中において、Ｏ２、Ｎ２Ｏ、Ｏ２＋Ｈ２Ｏを含むグループから選択される酸化剤を、Ｈｅ、Ｎ２、Ｎｅ、およびＡｒを含むグループから選択されるキャリアガスとともに用いて、１０分〜６０分の範囲内の時間でアニーリングする工程を含む、上記［１］に記載の方法。
【００７８】
［７］酸素雰囲気中において上記ＳＲＯ膜をポストアニーリングする上記工程が、ＳＲＯ膜の屈折率を低下させる工程と、上記ＳＲＯ膜中のＳｉナノ結晶を酸化する工程と、上記ＳＲＯ膜の密度を高める工程とを含む、上記［１］に記載の方法。
【００７９】
［８］上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする前に、上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする工程をさらに含む、上記［１］に記載の方法。
【００８０】
［９］上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする上記工程が、上記ＳＲＯ膜の上記屈折率を上昇させる工程と、上記ＳＲＯ膜中にＳｉナノ結晶を形成する工程と、上記ＳＲＯ膜の密度を高める工程とを含む、上記［８］に記載の方法。
【００８１】
［１０］上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする上記工程が、Ａｒ雰囲気中において、９００℃〜１３００℃の範囲内の温度で、１０分〜６０分の範囲内の時間でアニーリングする工程を含む、上記［８］に記載の方法。
【００８２】
［１１］上記ＳＲＯ膜を堆積する上記工程が、Ｓｉターゲットを用いて、１００Ｗ〜３００Ｗの範囲内の電力を用いて、２０℃〜３００℃の範囲の堆積温度を用いて、２ｍＴｏｒｒ〜１０ｍＴｏｒｒの範囲内の堆積圧力を用いて、酸素分圧２％〜３０％の雰囲気において、ＡｒおよびＮ２を含むグループから選択されるガスを用いてＤＣスパッタリングを行なうＤＣスパッタリング工程を含み、ＤＣスパッタリング工程が、堆積温度を上記範囲内で選択することによってＳＲＯ膜の屈折率および空隙率を所望の値とし、雰囲気中の酸素比率を上記範囲から選択することによって上記ＳＲＯ膜の屈折率および空隙率を所望の値とする、上記［１］に記載の方法。
【００８３】
［１２］上記ＳＲＯ膜をＤＣスパッタリングする上記工程が、上記ＤＣスパッタリング電力を増加させることに伴って上記屈折率を上昇させる工程を含む、上記［１１］に記載の方法。
【００８４】
［１３］高輝度シリコンエレクトロルミネセンスデバイスを形成する方法であって、基板を形成する工程と、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にあると共に、上記基板を覆うＳＲＯ膜を堆積する工程と、上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする工程と、上記ＳＲＯ膜をＨＦ／ＢＯＥ処理する工程と、上記ＳＲＯ膜を再酸化する工程と、上記ＳＲＯ膜を覆う上部電極を形成する工程とを含む方法。
【００８５】
［１４］上記基板と上記ＳＲＯ膜との間に挟まれている第一絶縁層を形成する工程と、上記ＳＲＯ膜と上記上部電極との間に挟まれている第二絶縁層を形成する工程とをさらに含む、上記［１３］に記載の方法。
【００８６】
［１５］上記基板を設ける上記工程が、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、Ａｌ２Ｏ３（サファイア）を含むグループから選択される物質、および、ガラス、プラスチック、および石英を含むグループから選択される温度感受性物質から基板を形成する工程を含む、上記［１４］に記載の方法。
【００８７】
［１６］上記基板と上記第一絶縁層との間に挟まれている下部電極を形成する工程をさらに含む、上記［１４］に記載の方法。
【００８８】
［１７］上記下部電極を形成する上記工程が、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロミウム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ｘＳｒｘＣｏＯ３のグループから選択される物質から上記下部電極を形成する工程を含む、上記［１６）に記載の方法。
【００８９】
［１８］上記上部電極を形成する上記工程が、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ｘＳｒｘＣｏＯ３を含むグループから選択される物質から上記上部電極を形成する工程を含む、上記［１３］に記載の方法。
【００９０】
［１９］上記第一および第二絶縁層を形成する上記工程が、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｉ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、またはＮｂ２Ｏ５のグループから選択される物質から第一および第二絶縁層を形成する工程を含む、上記［１４］に記載の方法。
【００９１】
［２０］シリコンエレクトロルミネセンスデバイスのフォトルミネセンス（ＰＬ）を最適化する方法であって、下部基板を形成する工程と、上記下部基板を覆うＳＲＯ膜を堆積する工程と、上記ＳＲＯ膜を処理する工程と、上記ＳＲＯ膜を処理することによって、屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成する工程と、上記ＳＲＯ膜を覆う上部電極を形成する工程と、を含む方法。
【００９２】
［２１］ＳＲＯ膜を処理する上記工程が、上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする工程と、上記ＳＲＯ膜をＨＦ／ＢＯＥ処理する工程と、上記ＳＲＯ膜を酸素雰囲気中においてアニーリングする工程とを含む、上記［２０］に記載の方法。
【００９３】
［２２］ＳＲＯ膜を堆積する上記工程が、ＰＥＣＶＤによって上記ＳＲＯ膜を堆積するＰＥＣＶＤ工程を含み、上記ＰＥＣＶＤ工程において、ＳｉＨ４流速、堆積温度、プラズマ電力、Ｈ２流速、Ｎ２Ｏ流速が、ＳＲＯ膜の屈折率および空隙率が所望の値となるように設定されている、［２１］に記載の方法。
【００９４】
［２３］ＳＲＯ膜を処理する上記工程が、上記ＳＲＯ膜を酸素雰囲気中においてポストアニーリングする前に、上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする工程を含む、［２１］に記載の方法。
【００９５】
［２４］ＳＲＯ膜を堆積する上記工程が、上記ＳＲＯ膜をＤＣスパッタリングによって堆積するＤＣスパッタリング工程を含み、ＤＣスパッタリング工程において、堆積温度、酸素分圧、およびスパッタリング電力が、ＳＲＯ膜の屈折率および空隙率が所望の値となるように設定される、上記［２１］に記載の方法。
【００９６】
［２５］屈折率が１．５〜２．１の範囲内にある上記ＳＲＯ膜を形成する工程が、屈折率が約１．７２であるＳＲＯ膜を形成する工程を含む、上記［２０］に記載の方法。
【００９７】
［２６］高輝度シリコンエレクトロルミネセンスデバイスであって、基板と、屈折率が１．５〜２．１の範囲内にあり、かつ空隙率が５％〜２０％の範囲内にある、上記基板を覆うシリコン過剰酸化物（ＳＲＯ）膜と、上記ＳＲＯ膜を覆う上部電極と、を備えているＥＬデバイス。
【００９８】
［２７］上記ＳＲＯ膜が、Ｓｉナノ結晶を有し、該Ｓｉナノ結晶が、上記ＳＲＯ膜中の該Ｓｉナノ結晶の周囲に形成された二酸化ケイ素（ＳｉＯ２）層を有している、上記［２６］に記載のＥＬデバイス。
【００９９】
［２８］上記Ｓｉナノ結晶周囲の上記ＳｉＯ２層の厚さが１〜５ナノメートル（ｎｍ）の範囲内である、上記［２７］に記載のＥＬデバイス。
【０１００】
［２９］上記基板と上記ＳＲＯ膜との間に挟まれている第一絶縁層と、上記ＳＲＯ膜と上記上部電極との間に挟まれている第二絶縁層と、をさらに備えている、上記［２６］に記載のＥＬデバイス。
【０１０１】
［３０］上記基板が、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、Ａｌ２Ｏ３（サファイア）を含むグループから選択される物質、または、ガラス、プラスチック、および石英を含むグループから選択される温度感受性物質である、上記［２９］に記載のＥＬデバイス。
【０１０２】
［３１］上記基板と上記第一絶縁層との間に挟まれている下部電極をさらに備えている、上記［２８］に記載のＥＬデバイス。
【０１０３】
［３２］上記下部電極が、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、クロミウム（Ｃｒ）、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ｘＳｒｘＣｏＯ３のグループから選択される物質である、上記［３１］に記載のＥＬデバイス。
【０１０４】
［３３］上記上部電極が、多結晶Ｓｉ、ＩＴＯ、Ａｕ、Ａｌ、ＺｎＯ、Ｃｒ、Ｐｔ、Ｉｒ、ＡｌＣｕ、Ａｇ、ＹＢＣＯ、ＲｕＯ２、およびＬａ１−ｘＳｒｘＣｏＯ３を含むグループから選択される物質である、上記［２６］に記載のＥＬデバイス。
【０１０５】
［３４］上記第一および第二絶縁層が、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｉ２Ｏ３、Ｌａ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、およびＮｂ２Ｏ５のグループから選択される物質である、上記［２６］に記載のＥＬデバイス。
【０１０６】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【実施例】
【０１０７】
以下、実施例により、本発明をさらに詳細に説明するが、本発明はこれに限定されるものではない。
【０１０８】
本発明を説明するために、Ｓｉ含有率が様々に異なるＳＲＯ膜の試料を作製した。これらの試料は、ＤＣスパッタリングおよびＰＥＣＶＤ技術を用いて形成され、様々な温度および異なる雰囲気中でポストアニーリングされたものである。
【０１０９】
以下の実施例を見れば、シリコンの含有率が特定範囲内にあるＳＲＯ膜を高温アニーリングすることによって、シリコン拡散プロセスが向上し、またＳＮＰの成長が促進されること、シリコンの含有率の特定範囲は屈折率の特定範囲と対応していること、熱酸化処理をすることによって、ＳＮＰｓが酸化され、またＳｉＯ２とＳＮＰとの良質な界面が形成されること、および、この界面によって非発光再結合が減少し、またフォトルミネセンス強度が大幅に上昇することが明らかになるであろう。
【０１１０】
実験の結果に基づくと、優れたＰＬ特性を有するＳＲＯ膜の屈折率は、１．５〜２．１の範囲内でなければならない。ポストアニーリング温度は、９００℃超でなければならない。熱酸化によって、ＳｉＯ２／ＳＮＰ界面の質が改善される。ポストアニーリング処理のみならず、ＰＥＣＶＤおよびＤＣスパッタリング堆積処理もまた、最適なＰＬ特性を有するＳＲＯ薄膜を生成するために最適化することができる。
【０１１１】
（ＰＥＣＶＤ工程）
様々なＰＥＣＶＤ堆積およびアニーリング条件が、表１、２、および３に列記されている。一般的に、Ａｒ雰囲気中でのアニーリングはＡＥＴ機器内で行われる。一方、酸素雰囲気中でのアニーリングはＭＲＬ機器内で行われる。
【０１１２】
その他の処理条件を固定する一方、様々なＳｉ含有率または屈折率（ｎ）を有するＳＲＯサンプルを堆積するために、異なるＳｉＨ４流速を用いた。各ＳｉＨ４流速に対して、５つの異なるＰＬ測定サンプルが示されている。
【０１１３】
アニーリング条件は以下の５通りである。（１）Ａｒ（ＡＥＴ）中、１０００℃で３０分間アニーリングする。（２）Ａｒ中、１０００℃で３０分間アニーリングした後、１％〜５％のＯ２＋Ｎ２雰囲気（ＭＲＬ）中、１１００℃で１０分間アニーリングする。（３）１〜５％のＯ２＋Ｎ２雰囲気中、１０５０℃で３０分間アニーリングする。（４）１〜５％のＯ２＋Ｎ２雰囲気中、１０５０℃で６０分間アニーリングする。（５）１〜５％のＯ２＋Ｎ２雰囲気中、１１００℃で１０分間アニーリングする。
【０１１４】
これらのサンプルのＰＬ特性は、ＡＣＣＥＮＴ ＲＰＭ２０００ ＰＬ測定システムを用いて測定した。ＰＬ測定条件は以下の通りである。電力：２．５〜３．０ｍＷ、レーザー：２６６．０ｎｍ、フィルター：２９５ｎｍ ＬＰ、増幅率（Gain）：ｘ１〜１６（ｃｏｒｒ．）、走査速度：５〜２００スペクト／ｓ、スプリット幅：０．５０００ｍｍ、格子：３００ｇ／ｍｍ−７６２、範囲：３００〜１０００ｎｍ、検出器：ＣＣＤ ＢＴ−ＴＥ。ＳＲＯ酸化物のＰＬ強度を比較するために、各ＳＲＯサンプルのＰＬデータを標準化して測定条件を標準化し、そして比較するためにプロットした。
【０１１５】
【表１】
【０１１６】
【表２】
【０１１７】
【表３】
【０１１８】
図４は、異なるＳｉＨ４流速における、ＳＲＯサンプルの屈折率を示すグラフである。このグラフは、ＳｉＨ４の流速を上昇させることに伴って、ＳＲＯ膜サンプルの屈折率が１．６１から２．０５へ変化する様子を示している。文献によると、ＳｉＯ２の屈折率は、通常は１．４６であると記述されている。ＳＲＯ膜の屈折率は、Ｓｉ含有率を上昇させることに伴って１．４６から上昇する。言い換えると、ＳＲＯ膜の屈折率は、ＳＲＯ材料中のＳｉの含有率を測定する簡素な手段である。この簡素な測定処理によって、Ｓｉ含有率に対してさらに制御を加えることが可能になる。また、Ｓｉ含有率は、最適なＰＬ特性を有するＳＲＯ膜を形成するために用いることができる。図４は、異なるＳｉ含有率を有する、ＰＥＣＶＤ処理によって堆積されたＳＲＯ膜を示す。
【０１１９】
図５は、異なる屈折率における、堆積ＳＲＯ膜のＰＬスペクトルを示すグラフである。屈折率を上昇させることに伴ってＰＬ強度が上昇し、屈折率が１．７２になると、ＰＬ強度は最大値に達する。屈折率が１．７２を超えると、ＰＬ強度は再び低下する。屈折率の上昇に従って、ＰＬ強度のピークは、より長い波長へと移動する。Ａｒ雰囲気中においてポストアニーリングした後、屈折率が１．７２未満であるＳＲＯ膜のＰＬ強度は、アニーリング温度の上昇に従って増加する。高温によって、シリコン拡散プロセスが向上し、またＳｉナノ粒子の成長が助長される。しかし、１〜５％Ｏ２＋Ｎ２雰囲気中におけるポストアニーリング後、屈折率が低い（１．７２未満）ＳＲＯ膜のＰＬ強度は、アニーリング温度を上昇させることに伴って低下する。これは、Ｓｉナノ粒子が酸化するため、ナノ粒子数が減少するからである。屈折率が高い（１．７２より大きい）ＳＲＯサンプルのＰＬ強度は、Ａｒ雰囲気中でのアニーリング温度を上昇させることに伴って低下する。これは、Ｓｉナノ粒子の粒径の成長によるものである。しかし、屈折率が高い（１．７２より大きい）ＳＲＯ膜のＰＬ強度は、１〜５％Ｏ２＋Ｎ２雰囲気中におけるアニーリング温度を上昇させることに伴って増加する。これは、Ｓｉナノ粒子の熱酸化によって、ＳｉＯ２／ＳＮＰ界面の質が改善され、またＳｉナノ粒子の粒径が小さくなるため、ＰＬ特性が強化されるからである。
【０１２０】
図６および図７は、異なるアニーリング条件に対して測定したＰＬ強度を示すグラフである。具体的には、図６は、ポストアニーリング後の、様々な屈折率を有するＳＲＯ膜のＰＬ強度を示している。図７は、様々なポストアニーリング条件におけるＳＲＯ膜のＰＬ強度を示している。非常に優れたＰＬ特性は、屈折率が約１．７２であるＳＲＯ膜を、１〜５％Ｏ２＋Ｎ２雰囲気中において、１１００℃でアニーリングすることによって得られる。アニーリング前のＳＲＯ膜のデータと、酸素雰囲気中で１１００℃におけるアニーリング後のデータとを比較すると、アニーリング温度および熱酸化の効果を見ることができる。３００℃の堆積温度が、１〜５％Ｏ２＋Ｎ２雰囲気中において１１００℃まで上昇すると、屈折率が約１．７２であるＳＲＯ膜のＰＬ強度は大幅に増加し、２５倍超になる。この効果は、おそらく、高アニーリング温度および酸化の結果として界面の質が改善したことと、Ｓｉナノ粒子数が増加したことと、の２つの理由によるものである。
【０１２１】
図８は、異なる屈折率における、ＳＲＯ膜のＰＬ波長を示すグラフである。文献においては、従来、ＳＲＯ膜のＰＬピーク波長は、ナノＳｉ粒子の粒径が大きくなるにつれて長くなると理解されている。図８では、様々なアニーリング条件を用いて屈折率を上昇させることに伴って、大部分のＳＲＯ膜のＰＬピークが、より長い波長へと移動することが分かる。この効果は、Ｓｉ含有率の上昇に関連して結晶サイズが大きくなったことによるものである。またこの効果によって、Ｓｉ粒子の成長が促進される。
【０１２２】
図９は、異なる屈折率および異なるアニーリング条件における、ＳＲＯ膜のＰＬピーク波長を示すグラフである。Ａｒ中において１０００℃でアニーリングした後、大部分のＳＲＯ膜のＰＬピークは、Ｓｉ粒子の成長のため、より長い波長へと移動する。しかし、ＳＲＯサンプルは、１〜５％Ｏ２＋Ｎ２雰囲気中において１０〜６０分間、１０５０〜１１００℃でアニーリングした後、異なる性質を示している。この効果は、温度および酸素酸化の両方によるものである。高温によってシリコンの拡散処理が向上し、またＳｉナノ結晶の成長が促進される。一方、酸素酸化によってＳｉＯ２／ＳＮＰ界面の質が改善され、またＳｉナノ粒子の粒径が小さくなる。最終結果は、どちらの効果がより強いかによって異なる。屈折率が低い（１．７２未満）ＳＲＯサンプルのＰＬピークは、酸素中でアニーリングした後、より短い波長へと移動する。つまり、ＳｉＮＰサイズは、高温よりも熱酸化の効果に、より左右される。屈折率が高い（１．７２超）ＳＲＯサンプルのＰＬピークは、酸素中で３０分間、１０５０℃においてアニーリングした後、より長い波長へと移動する。そして、１０５０℃で６０分間または１１００℃で１０分間、熱（酸素）アニーリングした後、この波長は、より短い波長へと再度移動する。この性質は、Ｓｉ粒子の粒径が、温度の代わりに熱酸化効果に主に左右されることを示している。
【０１２３】
図１０は、２工程および１工程による酸素アニーリング処理をした後の、ＳＲＯ膜のＰＬ特性を示すグラフである。高いＰＬ特性を有するＳＲＯ膜の生成に必要な処理条件を探るため、２工程によるアニーリング処理（アルゴン中において１０００℃で１０分間、ならびに、１〜５％Ｏ２＋Ｎ２雰囲気中において１１００℃で１０分間）と、１工程によるアニーリング処理（１〜５％Ｏ２＋Ｎ２雰囲気中において１１００℃で１０分間）と、を比較した。
【０１２４】
図１１は、２段階のアニーリングを経た後の、ＳＲＯ膜のＰＬ強度およびＰＬピーク波長を示すグラフである。２段階のアニーリング処理に関しては、Ａｒ中においてアニーリングを行う最初の工程によって、シリコン拡散プロセスが向上し、ＳＮＰの成長が促進され、また膜の密度が上昇する。２番目の工程における酸素中でのアニーリングの結果として起こる熱酸化は、密度の高いＳＲＯ膜中のＳＮＰに対して限定的な影響をもたらす。ここでは、温度による影響が優勢である。従って、図１０に示されているように、酸素中でのアニーリング後、ＰＬ強度は変化せず、ＰＬピークがより長い波長へと移動するのみである。１工程によるアニーリング処理に関しては、高温によってシリコン拡散プロセスが向上し、またＳＮＰの成長が促進される。同時に、熱酸化によってナノＳｉ粒子の粒径が均衡になり、一方でＳｉＯ２／ＳＮＰ界面の質が改善する。つまり、熱アニーリングによってナノＳｉ粒子の粒径が大きくなるが、酸化によってナノＳｉ粒子の粒径が小さくなる。このように、ＳＲＯ膜のＰＬピークは、約５４０ｎｍの、より短い波長へと移動し、ＰＬ強度は大幅に上昇する。
【０１２５】
要約すると、他の処理条件を固定することによって、様々なＳｉ含有率を有するＳＲＯサンプルが堆積される。このとき、異なるＳｉＨ４流速を用いて堆積させる。優れたＰＬ特性を有するＳＲＯ膜を生成するためには、屈折率は１．５〜２．１の範囲内に制御されなければならない。ＡｒまたはＮ２キャリアガス中におけるポストアニーリング処理によって、ＳＲＯ膜のＰＬ特性を改善することができる。用いられる適切なアニーリング温度および雰囲気は、堆積ＳＲＯ膜の屈折率によって異なる。最適なＰＬ特性を有するＳＲＯ膜を得るため、アニーリング温度、酸素分圧、および屈折率を制御することができる。
【０１２６】
（ＤＣスパッタリング）
図１２は、ラザフォード後方散乱（ＲＢＳ）および分光偏光解析法によって得られた、堆積ＳＲＯ材料のシリコン含有率（屈折率）および光学特性を示すグラフである。ＳＲＯ膜のＤＣスパッタリングは、Ｅｄｗａｒｄｓ３６０システムにおいて、４インチのシリコンターゲットを用いて、約２５０℃において、Ａｒに酸素１５％を混ぜた混合ガスを用いて実施することができる。シリコン含有率は、スパッタリング電力を変えることによって、１０％〜５０％の範囲内に制御される。図１２は、異なるスパッタリング電力における材料の特性を示している。ＳｉＯｘ中の「ｘ」値は、ＲＢＳを用いて測定した、材料のシリコン含有率を示している。屈折率（ｎ）は、測定範囲内においては、上記ｘ値と反比例している。詳細な堆積処理条件は表４に示されている。ポストアニーリング条件は、前出の表２および表３に示されている。
【０１２７】
【表４】
【０１２８】
図１３は、１％〜５％のＯ２＋Ｎ２雰囲気中で、１０５０℃において３０分間アニーリングを行った後のＰＬ強度の上昇を示すグラフである。アニーリング前、ＳＲＯサンプルのＰＬレベルはノイズフロアーとほぼ等しい。アニーリング後、ＰＬ強度は２．５桁増加する。このレベルでは、発光が肉眼で確認できる。シリコン含有率５０％のＳＲＳＯサンプルに対してＰＬを測定した。平均値を得るため、上記サンプルの異なる位置で４回測定した。
【産業上の利用可能性】
【０１２９】
本発明の発光デバイスおよびその製造方法は、表示装置等に利用することができる。
【図面の簡単な説明】
【０１３０】
【図１】本発明の実施の一形態である発光デバイスの要部断面図である。
【図２】図１に示す発光デバイスのＳＲＯ膜の断面図である。
【図３】本発明の実施の他の形態である発行デバイスの要部断面図である。
【図４】異なるＳｉＨ４流速における、ＳＲＯ膜の屈折率を示すグラフである。
【図５】異なる屈折率における、アニーリング前のＳＲＯ膜のＰＬスペクトルを示すグラフである。
【図６】異なるアニーリング条件に対して測定したＰＬ強度を示すグラフである。
【図７】異なるアニーリング条件に対して測定したＰＬ強度を示すグラフである。
【図８】異なる屈折率における、ＳＲＯ膜のＰＬ波長を示すグラフである。
【図９】異なる屈折率および異なるアニーリング条件における、ＳＲＯ膜のＰＬピーク波長を示すグラフである。
【図１０】各条件でのアニーリング工程後の、ＳＲＯ膜のＰＬ特性を示すグラフである。
【図１１】各条件でのアニーリング工程後の、ＳＲＯ膜のＰＬ強度およびＰＬピーク波長を示すグラフである。
【図１２】ラザフォード後方散乱（ＲＢＳ）および分光偏光解析法によって得られた、堆積ＳＲＯ材料のシリコン含有率（屈折率）および光学特性を示すグラフである。
【図１３】１％〜５％のＯ２＋Ｎ２雰囲気中で、１０５０℃において３０分間アニーリングを行った後のＰＬ強度の上昇を示すグラフである。
【図１４】本発明の実施の一形態であるＳＲＯ膜の製造方法を示すフローチャートである。
【図１５】本発明の実施の一形態である発光デバイスを製造する方法を示すフローチャートである。
【図１６】本発明の実施の一形態である発光デバイスのＰＬを最適化する方法を示すフローチャートである。
【符号の説明】
【０１３１】
１ ＳＲＯ膜
１００ 発光デバイス
１０４ Ｓｉ酸化物
２００ Ｓｉナノ粒子
２０２ ＳｉＯ２層
【特許請求の範囲】
【請求項１】
Ｓｉ酸化物と、該Ｓｉ酸化物中に存在するＳｉナノ粒子とを有するＳＲＯ（Silicon Rich Oxide）膜を備える発光デバイスであって、
上記ＳＲＯ膜の屈折率が、１．５〜２．１の範囲内にあることを特徴とする発光デバイス。
【請求項２】
上記ＳＲＯ膜の空隙率が、５％〜２０％の範囲内にあることを特徴とする請求項１記載の発光デバイス。
【請求項３】
上記ＳＲＯ膜において、上記Ｓｉナノ粒子の周囲にＳｉＯ２層が形成されていることを特徴とする請求項１に記載の発光デバイス。
【請求項４】
上記ＳｉＯ２層の厚さは、１〜５ｎｍの範囲内であることを特徴とする請求項３に記載の発光デバイス。
【請求項５】
Ｓｉ酸化物と、該Ｓｉ酸化物中に存在するＳｉナノ粒子とを有するＳＲＯ膜を備える発光デバイスの製造方法であって、
屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成するＳＲＯ膜形成工程と、
上記ＳＲＯ膜に対して酸素を含む雰囲気中でのポストアニーリングを行うアニーリング工程とを含むことを特徴とする製造方法。
【請求項６】
上記ＳＲＯ膜形成工程は、空隙率が５％〜２０％の範囲内にあるＳＲＯ膜を形成することを特徴とする請求項５に記載の製造方法。
【請求項７】
上記アニーリング工程後のＳＲＯ膜をＨＦ（フッ化水素酸）／ＢＯＥ（HF buffered oxide etch）溶液に晒すＨＦ／ＢＯＥ処理工程と、
ＳＲＯ膜を酸化することによって、ＳＲＯ膜に含まれるＳｉナノ粒子の周囲に二酸化ケイ素からなるＳｉＯ２層を形成する酸化工程とをさらに含むことを特徴とする請求項５に記載の製造方法。
【請求項８】
上記ＨＦ／ＢＯＥ処理工程は、ＢＯＥ：ＨＦの比率が１０：１〜５０：１の範囲内にあるＨＦ／ＢＯＥ溶液にＳＲＯ膜を晒す工程を含むことを特徴とする請求項７に記載の製造方法。
【請求項９】
上記酸化工程が、酸素雰囲気中でアニーリングを行う工程を含むことを特徴とする請求項７に記載の製造方法。
【請求項１０】
上記酸化工程が、厚さが１〜５ｎｍの範囲内にあるＳｉＯ２層を形成する工程を含むことを特徴とする請求項７に記載の製造方法。
【請求項１１】
上記ＳＲＯ膜形成工程は、ＳｉＨ４を用いたＰＥＣＶＤ（Plasma Enhanced CVD）によってＳＲＯ膜を形成するＰＥＣＶＤ工程を含み、
上記ＰＥＣＶＤ工程におけるＳｉＨ４流速および温度は、ＳＲＯ膜の屈折率が１．５〜２．１の範囲内となるように設定されることを特徴とする請求項５に記載の製造方法。
【請求項１２】
上記ＰＥＣＶＤ工程における温度は、ＳＲＯ膜の空隙率が５〜２０％の範囲内となるように設定されることを特徴とする請求項１１に記載の製造方法。
【請求項１３】
上記ＳＲＯ膜形成工程が、ＳｉＨ４を用いたＰＥＣＶＤによってＳＲＯ膜を形成するＰＥＣＶＤ工程を含み、
上記ＰＥＣＶＤ工程は、
ＳｉＨ４の流速が５〜３０ｓｃｃｍの範囲内であり、
Ｎ２Ｏの流速が１０〜５０ｓｃｃｍの範囲内であり、
プラズマ電力が５０〜７００Ｗの範囲内であり、
圧力が２０〜１００ｍＴｏｒｒの範囲内であり、
温度が２０〜３００℃の範囲内であり、
堆積時間が３〜１２０分の範囲内であり、
Ｈ２の流速が２０〜２００ｓｃｃｍの範囲内であり、
５００〜３０，０００Åの範囲内の厚さのＳＲＯ膜を形成することを特徴とする請求項５に記載の製造方法。
【請求項１４】
上記ＳＲＯ膜形成工程が、
ターゲットをＳｉ、電力を１００Ｗ〜３００Ｗの範囲内、堆積温度を２０℃〜３００℃、堆積圧力を２ｍＴｏｒｒ〜１０ｍＴｏｒｒの範囲内とし、酸素２％〜３０％の雰囲気下で、ＡｒおよびＮ２を含むグループから選択されるガスを用いるＤＣスパッタリングによってＳＲＯ膜を形成する、ＤＣスパッタリング工程を含むことを特徴とする請求項５に記載の製造方法。
【請求項１５】
上記アニーリング工程が、
９００℃〜１３００℃の範囲内の温度、かつ酸素分圧が１％〜１０％の範囲内にある雰囲気中において、
Ｏ２、Ｎ２Ｏ、Ｏ２＋Ｈ２Ｏを含むグループから選択される酸化剤を、Ｈｅ、Ｎ２、Ｎｅ、およびＡｒを含むグループから選択されるキャリアガスとともに用いて、１０分〜６０分の範囲内の時間でアニーリングすることを特徴とする請求項５に記載の製造方法。
【請求項１６】
上記酸化工程が、
ＳＲＯ膜の屈折率を、酸化工程前の屈折率よりも低下させる工程と、
上記ＳＲＯ膜中のＳｉナノ粒子を酸化する工程と、
上記ＳＲＯ膜の密度を、酸化工程前の密度よりも高める工程とを含むことを特徴とする請求項７に記載の製造方法。
【請求項１７】
上記ＳＲＯ膜形成工程と上記アニーリング工程との間に、上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする第二アニーリング工程をさらに含むことを特徴とする請求項５に記載の製造方法。
【請求項１８】
上記第二アニーリング工程が、
上記ＳＲＯ膜の屈折率を、第二アニーリング工程前の屈折率よりも高める工程と、
上記ＳＲＯ膜中にＳｉナノ粒子を形成する工程と、
上記ＳＲＯ膜の密度を第二アニーリング工程前の屈折率よりも高める工程とを含むことを特徴とする請求項１７に記載の製造方法。
【請求項１９】
上記第二アニーリング工程が、
Ａｒ雰囲気中において、９００℃〜１３００℃の範囲内の温度で、１０分〜６０分の範囲内の時間でアニーリングする工程を含むことを特徴とする請求項１７に記載の製造方法。
【請求項１】
Ｓｉ酸化物と、該Ｓｉ酸化物中に存在するＳｉナノ粒子とを有するＳＲＯ（Silicon Rich Oxide）膜を備える発光デバイスであって、
上記ＳＲＯ膜の屈折率が、１．５〜２．１の範囲内にあることを特徴とする発光デバイス。
【請求項２】
上記ＳＲＯ膜の空隙率が、５％〜２０％の範囲内にあることを特徴とする請求項１記載の発光デバイス。
【請求項３】
上記ＳＲＯ膜において、上記Ｓｉナノ粒子の周囲にＳｉＯ２層が形成されていることを特徴とする請求項１に記載の発光デバイス。
【請求項４】
上記ＳｉＯ２層の厚さは、１〜５ｎｍの範囲内であることを特徴とする請求項３に記載の発光デバイス。
【請求項５】
Ｓｉ酸化物と、該Ｓｉ酸化物中に存在するＳｉナノ粒子とを有するＳＲＯ膜を備える発光デバイスの製造方法であって、
屈折率が１．５〜２．１の範囲内にあるＳＲＯ膜を形成するＳＲＯ膜形成工程と、
上記ＳＲＯ膜に対して酸素を含む雰囲気中でのポストアニーリングを行うアニーリング工程とを含むことを特徴とする製造方法。
【請求項６】
上記ＳＲＯ膜形成工程は、空隙率が５％〜２０％の範囲内にあるＳＲＯ膜を形成することを特徴とする請求項５に記載の製造方法。
【請求項７】
上記アニーリング工程後のＳＲＯ膜をＨＦ（フッ化水素酸）／ＢＯＥ（HF buffered oxide etch）溶液に晒すＨＦ／ＢＯＥ処理工程と、
ＳＲＯ膜を酸化することによって、ＳＲＯ膜に含まれるＳｉナノ粒子の周囲に二酸化ケイ素からなるＳｉＯ２層を形成する酸化工程とをさらに含むことを特徴とする請求項５に記載の製造方法。
【請求項８】
上記ＨＦ／ＢＯＥ処理工程は、ＢＯＥ：ＨＦの比率が１０：１〜５０：１の範囲内にあるＨＦ／ＢＯＥ溶液にＳＲＯ膜を晒す工程を含むことを特徴とする請求項７に記載の製造方法。
【請求項９】
上記酸化工程が、酸素雰囲気中でアニーリングを行う工程を含むことを特徴とする請求項７に記載の製造方法。
【請求項１０】
上記酸化工程が、厚さが１〜５ｎｍの範囲内にあるＳｉＯ２層を形成する工程を含むことを特徴とする請求項７に記載の製造方法。
【請求項１１】
上記ＳＲＯ膜形成工程は、ＳｉＨ４を用いたＰＥＣＶＤ（Plasma Enhanced CVD）によってＳＲＯ膜を形成するＰＥＣＶＤ工程を含み、
上記ＰＥＣＶＤ工程におけるＳｉＨ４流速および温度は、ＳＲＯ膜の屈折率が１．５〜２．１の範囲内となるように設定されることを特徴とする請求項５に記載の製造方法。
【請求項１２】
上記ＰＥＣＶＤ工程における温度は、ＳＲＯ膜の空隙率が５〜２０％の範囲内となるように設定されることを特徴とする請求項１１に記載の製造方法。
【請求項１３】
上記ＳＲＯ膜形成工程が、ＳｉＨ４を用いたＰＥＣＶＤによってＳＲＯ膜を形成するＰＥＣＶＤ工程を含み、
上記ＰＥＣＶＤ工程は、
ＳｉＨ４の流速が５〜３０ｓｃｃｍの範囲内であり、
Ｎ２Ｏの流速が１０〜５０ｓｃｃｍの範囲内であり、
プラズマ電力が５０〜７００Ｗの範囲内であり、
圧力が２０〜１００ｍＴｏｒｒの範囲内であり、
温度が２０〜３００℃の範囲内であり、
堆積時間が３〜１２０分の範囲内であり、
Ｈ２の流速が２０〜２００ｓｃｃｍの範囲内であり、
５００〜３０，０００Åの範囲内の厚さのＳＲＯ膜を形成することを特徴とする請求項５に記載の製造方法。
【請求項１４】
上記ＳＲＯ膜形成工程が、
ターゲットをＳｉ、電力を１００Ｗ〜３００Ｗの範囲内、堆積温度を２０℃〜３００℃、堆積圧力を２ｍＴｏｒｒ〜１０ｍＴｏｒｒの範囲内とし、酸素２％〜３０％の雰囲気下で、ＡｒおよびＮ２を含むグループから選択されるガスを用いるＤＣスパッタリングによってＳＲＯ膜を形成する、ＤＣスパッタリング工程を含むことを特徴とする請求項５に記載の製造方法。
【請求項１５】
上記アニーリング工程が、
９００℃〜１３００℃の範囲内の温度、かつ酸素分圧が１％〜１０％の範囲内にある雰囲気中において、
Ｏ２、Ｎ２Ｏ、Ｏ２＋Ｈ２Ｏを含むグループから選択される酸化剤を、Ｈｅ、Ｎ２、Ｎｅ、およびＡｒを含むグループから選択されるキャリアガスとともに用いて、１０分〜６０分の範囲内の時間でアニーリングすることを特徴とする請求項５に記載の製造方法。
【請求項１６】
上記酸化工程が、
ＳＲＯ膜の屈折率を、酸化工程前の屈折率よりも低下させる工程と、
上記ＳＲＯ膜中のＳｉナノ粒子を酸化する工程と、
上記ＳＲＯ膜の密度を、酸化工程前の密度よりも高める工程とを含むことを特徴とする請求項７に記載の製造方法。
【請求項１７】
上記ＳＲＯ膜形成工程と上記アニーリング工程との間に、上記ＳＲＯ膜を無酸素雰囲気中において熱アニーリングする第二アニーリング工程をさらに含むことを特徴とする請求項５に記載の製造方法。
【請求項１８】
上記第二アニーリング工程が、
上記ＳＲＯ膜の屈折率を、第二アニーリング工程前の屈折率よりも高める工程と、
上記ＳＲＯ膜中にＳｉナノ粒子を形成する工程と、
上記ＳＲＯ膜の密度を第二アニーリング工程前の屈折率よりも高める工程とを含むことを特徴とする請求項１７に記載の製造方法。
【請求項１９】
上記第二アニーリング工程が、
Ａｒ雰囲気中において、９００℃〜１３００℃の範囲内の温度で、１０分〜６０分の範囲内の時間でアニーリングする工程を含むことを特徴とする請求項１７に記載の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００６−２３６９９７（Ｐ２００６−２３６９９７Ａ）
【公開日】平成１８年９月７日（２００６．９．７）
【国際特許分類】
【出願番号】特願２００６−３５７８５（Ｐ２００６−３５７８５）
【出願日】平成１８年２月１３日（２００６．２．１３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成１８年９月７日（２００６．９．７）
【国際特許分類】
【出願日】平成１８年２月１３日（２００６．２．１３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]