積層コンデンサ、その実装構造、及びその製造方法
【課題】実装方向に応じたESLのばらつきを低減した積層コンデンサを提供すること。
【解決手段】積層コンデンサ1は、複数の誘電体層10から構成されるコンデンサ素体2と、コンデンサ素体2内に配置され且つ第3及び第4の側面2c,2dから距離Wg離間している主電極部31,41を有する内部電極3,4と、第1〜第4の側面2a〜2dの一部及び各端面2e,2fに配置される端子電極5,6を備え、内部電極3,4は、いずれかの誘電体層10を介して交互に積層されており、第1及び第2の側面2a,2b側の最外層に位置する内部電極3,4と当該内部電極3,4に近接する第1又は第2の側面2a,2bとの距離Cvが、主電極部31,41と第3又は第4の側面2c,2dとの距離Wgよりも短くなっている。
【解決手段】積層コンデンサ1は、複数の誘電体層10から構成されるコンデンサ素体2と、コンデンサ素体2内に配置され且つ第3及び第4の側面2c,2dから距離Wg離間している主電極部31,41を有する内部電極3,4と、第1〜第4の側面2a〜2dの一部及び各端面2e,2fに配置される端子電極5,6を備え、内部電極3,4は、いずれかの誘電体層10を介して交互に積層されており、第1及び第2の側面2a,2b側の最外層に位置する内部電極3,4と当該内部電極3,4に近接する第1又は第2の側面2a,2bとの距離Cvが、主電極部31,41と第3又は第4の側面2c,2dとの距離Wgよりも短くなっている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、両端面が略正方形を呈する積層コンデンサ、その実装構造、及びその製造方法に関する。
【背景技術】
【0002】
従来から、異なる誘電体層上にそれぞれ形成された2種類の内部電極を交互に積層して直方体形状の素体を形成し、その素体の各端面をそれぞれ覆うように端子電極を設けた積層コンデンサが知られている(例えば特許文献1参照)。このような積層コンデンサでは、そのサイズが小型化するにつれて、各端面を略正方形とし、積層コンデンサの4つの側面のうち何れの側面を実装面として回路基板に実装した場合でも同一の実装構造となるようにして、積層コンデンサの実装工程を効率化できるようにしている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2003−051423号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、上述した積層コンデンサでは、何れの側面を実装面としても外観的な実装構造は同じになるものの、図4に示すように、実装方向が内部電極と回路基板とが平行となる方向(同図(a)参照、以下「横方向」とも記す)であるか又は内部電極と回路基板とが直交する方向(同図(b)参照、以下「縦方向」とも記す)であるかによって、内部電極と回路基板との間で発生する寄生容量が異なってしまっていた。そのため、積層コンデンサの実装方向に応じて、等価直列インダクタンス(以下「ESL」と記す)がばらついてしまうという問題があった。
【0005】
そこで、例えば、横方向に実装された積層コンデンサの最下層の内部電極と回路基板との距離Cvを、縦方向に実装された積層コンデンサの内部電極(主電極部)と回路基板との距離Wgと同じにしてみると、横方向に実装された積層コンデンサのESL値が縦方向に実装された積層コンデンサのESL値よりも高くなる傾向であることが本発明者らの検討によって判明した。そして、本発明者らは、縦横の何れの方向に積層コンデンサを実装した場合でもESL値のばらつきが少なくなる距離Cv,Wgの関係について更に検討を重ね、本発明を完成するに至った。
【0006】
本発明は、積層コンデンサの実装方向に応じたESLのばらつきを低減した積層コンデンサ、その積層コンデンサの実装構造及びその積層コンデンサの製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記課題を解決するため、本発明に係る積層コンデンサは、互いに対向する略長方形の第1及び第2の側面と、第1及び第2の側面間を連結するように第1及び第2の側面の長辺方向に伸び且つ互いに対向する第3及び第4の側面と、第1及び第2の側面間を連結するように第1及び第2の側面の短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面とを有し、且つ、第1及び第2の側面の対向方向に積層された複数の誘電体層から構成されるコンデンサ素体と、コンデンサ素体内に配置され、且つ、第3及び第4の側面に向けて伸びる第1引出電極部と第3及び第4の側面から距離Wg離間している第1主電極部とを有する第1の内部電極と、コンデンサ素体内に配置され、且つ、第3及び第4の側面に向けて伸びる第2引出電極部と第1及び第2の側面の対向方向において第1の主電極部に対向し且つ第3及び第4の側面から距離Wg離間している第2主電極部とを有する第2の内部電極と、第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W1となるように第1、第2、第3及び第4の側面の第1の端面側に配置され、且つ、第1引出電極部に接続される第1の端子電極と、第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W2となり且つ第1の端子電極からの離間距離Gが電極幅W1及びW2よりも短くなるように第1、第2、第3及び第4の側面の第2の端面側に配置され、且つ、第2引出電極部に接続される第2の端子電極と、を備え、第1及び第2の内部電極は、第1及び第2の側面の対向方向において複数の誘電体層の内のいずれかの誘電体層を介して交互に積層されており、第1及び第2の側面側の最外層に位置する第1又は第2の内部電極と当該内部電極に近接する第1又は第2の側面との距離Cvが、第1又は第2主電極部と第3又は第4の側面との距離Wgよりも短くなっている。
【0008】
本発明に係る積層コンデンサでは、実装方向が内部電極と回路基板とが平行となる方向である場合における内部電極と回路基板との距離に相当する距離Cvが、実装方向が内部電極と回路基板とが交差する方向である場合における内部電極と回路基板との距離に相当する距離Wgよりも短くなっている。このため、横方向に実装された積層コンデンサによるESL値と縦方向に実装された積層コンデンサによるESL値との間のばらつきを低減することができる。その結果、本発明に係る積層コンデンサであれば、ESL値のばらつきを考慮することなく、何れかの側面を実装面として当該積層コンデンサを回路基板等に実装でき、実装効率を向上させることが可能となる。しかも、第1引出電極部及び第2引出電極部それぞれが側面に向けて伸びるように構成されているため、磁界が相殺され、低ESLとすることもできる。
【0009】
なお、ここで用いられる「略正方形」とは、積層コンデンサを回路基板に取り付ける際、どの側面に実装した場合であっても設計上、同一の実装構造と考えられるよう、高さ方向の一辺と幅方向の一辺との長さが所定の交差範囲内で略同一であることを意味する。例えば、対象製品のサイズが「1005」の場合、サイズ「1005」の端面における縦横長さは基準0.5mmに対して交差±0.05mmとなっており、縦横長さのずれが最大22.2%となるが、この程度の長さの相違は含む趣旨である。
【0010】
好ましくは、積層コンデンサの第3又は第4の側面を実装面とした際の等価直列インダクタンス値であって距離Wgに基づいて算出される第1インダクタンス値を、積層コンデンサの第1又は第2の側面を実装面とした際の等価直列インダクタンス値であって距離Cvに基づいて算出される第2インダクタンス値で除した比率が0.8〜1.2の範囲内となるように距離Wg及び距離Cvが設定されている。この場合、ESL値のばらつきを一層低減することができる。
【0011】
好ましくは、第1及び第2の端面の1辺の長さが0.3mm〜0.5mmである場合に、距離Cvが10μm〜40μmであり、且つ、距離Wgが40μm〜70μmである。更に好ましくは、距離Cvが20μm〜30μmであり、且つ、距離Wgが50μm〜70μmである。これらの場合、ESL値のバラツキを更に低減することができる。また、距離Cvの下限が10μmであることにより、積層コンデンサにかかる応力によるクラックで各内部電極が表面に露出する可能性が低減され、距離Cvの上限が40μmであることにより、積層コンデンサ内における各内部電極の積層数を多くすることができる。更に、距離Wgの下限が40μmであることにより、内部電極の積層時の位置ずれによって主電極部が側面に露出してしまう可能性が低減され、距離Wgの上限が70μmであることにより、主電極部の面積を広くすることができる。
【0012】
また、本発明に係る積層コンデンサの実装構造は、上記何れかに記載の積層コンデンサを回路基板に実装する実装構造であって、回路基板は、第1及び第2の端面の対向方向における第1及び第2引出電極部間の距離よりも狭い距離で離間するように回路基板内にそれぞれ形成されたスルーホール電極と、スルーホール電極それぞれに接続され且つスルーホール電極から外に離れる方向に向けて伸びるように回路基板上に形成された実装電極とを備え、第1、第2、第3及び第4の側面の内の何れかの一の側面を実装面として、積層コンデンサの第1及び第2の端子電極を実装電極それぞれに接続する。この場合、第1及び第2の内部電極を流れる電流の方向と回路基板上に形成された実装電極を流れる電流の方向とが逆となることから、各電流による磁界が相殺され、更に、低ESLとすることができる。
【0013】
上記課題を解決するため、互いに対向する略長方形の第1及び第2の側面と第1及び第2の側面間を連結するように第1及び第2の側面の長辺方向に伸び且つ互いに対向する第3及び第4の側面と第1及び第2の側面間を連結するように第1及び第2の側面の短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面とを有するコンデンサ素体と、コンデンサ素体内に配置される第1及び第2の内部電極と、コンデンサ素体の表面に配置される第1及び第2の端子電極とを備えた積層コンデンサの製造方法であって、誘電体層上に第1及び第2の内部電極それぞれを形成する工程と、第1及び第2の内部電極を誘電体層を介して交互に積層して、第1及び第2の内部電極が内部に配置されたコンデンサ素体を得る工程と、コンデンサ素体に第1及び第2の端子電極を形成する工程と、を備え、第1及び第2の内部電極を形成する工程では、第3及び第4の側面に向けて伸びる第1引出電極部と第3及び第4の側面から距離Wg離間している第1主電極部とを有するように第1の内部電極を形成すると共に、第3及び第4の側面に向けて伸びる第2引出電極部と第3及び第4の側面から距離Wg離間している第2主電極部とを有するように第2の内部電極を形成し、第1及び第2の端子電極を形成する工程では、第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W1となるように第1、第2、第3及び第4の側面の第1の端面側に配置され且つ第1引出電極部に接続されるように第1の端子電極を形成すると共に、第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W2となり且つ第1の端子電極からの離間距離Gが電極幅W1,W2よりも短くなるように第1、第2、第3及び第4の側面の第2の端面側に配置され且つ第2引出電極部に接続されるように第2の端子電極を形成し、第1及び第2の内部電極を形成する工程及びコンデンサ素体を得る工程では、第1及び第2の側面側の最外層に位置する第1又は第2の内部電極と当該内部電極に近接する第1又は第2の側面との距離Cvが第1又は第2主電極部と第3又は第4の側面との距離Wgよりも短くなるように第1及び第2の内部電極を誘電体層を介して交互に積層し、積層コンデンサの第3又は第4の側面を実装面とした際の等価直列インダクタンス値であって距離Wgに基づいて算出される第1インダクタンス値を、積層コンデンサの第1又は第2の側面を実装面とした際の等価直列インダクタンス値であって距離Cvに基づいて算出される第2インダクタンス値で除した比率が0.8〜1.2の範囲内となるように距離Wg及び距離Cvを設定して積層コンデンサを製造する。これにより、上述したようなESLのばらつきを低減させた積層コンデンサを製造することができる。
【発明の効果】
【0014】
本発明によれば、積層コンデンサの実装方向に応じたESLのばらつきを低減した積層コンデンサ、その積層コンデンサの実装構造及びその積層コンデンサの製造方法を提供することができる。
【図面の簡単な説明】
【0015】
【図1】積層コンデンサの斜視図である。
【図2】積層コンデンサの分解斜視図である。
【図3】図1におけるIII-III線断面図である。
【図4】(a)は、積層コンデンサを横方向に実装した場合のコンデンサ素体を示す図であり、(b)は、積層コンデンサを縦方向に実装した場合のコンデンサ素体を示す図である。
【図5】積層コンデンサの距離Cv,WgとESL値との関係を示す図である。
【図6】積層コンデンサの距離Cv,Wgと縦横比Rとの関係を示す図である。
【図7】積層コンデンサを横方向に実装した場合の実装構造を示す断面図である。
【図8】積層コンデンサを縦方向に実装した場合の実装構造を示す断面図である。
【図9】内部電極の変形例を示す図である。
【図10】内部電極の更に別の変形例を示す図である。
【図11】端子電極の変形例を示す図である。
【発明を実施するための形態】
【0016】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【0017】
まず、図1〜図3を参照して、積層コンデンサ1の構成について説明する。積層コンデンサ1は、直方体形状をしたコンデンサ素体2と、コンデンサ素体2内に配置された内部電極3,4と、コンデンサ素体2の外表面に配置された端子電極5,6とを備えた積層コンデンサである。
【0018】
コンデンサ素体2は、積層された複数の誘電体層10から構成され、その積層方向と同じ方向に互いに対向する略長方形の第1及び第2の側面2a,2bと、第1及び第2の側面2a,2bの長辺方向に伸び且つ互いに対向する略長方形の第3及び第4の側面2c,2dと、第1及び第2の側面2a,2bの短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面2e,2fと、を含んでいる。第3及び第4の側面2c,2d及び第1及び第2の端面2e,2fは、第1及び第2の側面2a,2b間を連結するように伸びる。
【0019】
第1及び第2の端面2e,2fは、上述したように略正方形状を呈しているが、ここで用いる「略正方形」とは、積層コンデンサ1を回路基板に取り付ける際、何れの側面2a〜2dを実装面として実装した場合であっても、設計上、同一の実装構造と考えられるように、高さ方向の一辺と幅方向の一辺とが所定の交差範囲内の長さである正方形を意味する。例えば、対象製品のサイズが「1005(長さ1.0mm、高さ0.5mm、幅0.5mmからなる積層コンデンサ)」の場合、サイズ「1005」の端面における各長さは基準0.5mmに対して交差±0.05mmとなっており、各長さのずれが最大22.2%となるが、この程度の相違を有する形状も「略正方形」に含まれる。
【0020】
第1の端子電極5は、第1〜第4の側面2a〜2dの第1の端面2e側の部分及び第1の端面2eの略全面を覆うようにコンデンサ素体2の表面に配置される。各側面2a〜2dに配置された第1の端子電極5の各部分は、第1及び第2の端面2e,2fの対向方向における幅が電極幅W1となっている(図3参照)。第1の端子電極5は、第3及び第4の側面2c,2dと第1の端面2eとにおいて、内部電極3(後述する引出電極部32,33)に接続される。
【0021】
第2の端子電極6は、第1〜第4の側面2a〜2dの第2の端面2f側の部分及び第2の端面2fの略全面を覆うようにコンデンサ素体2の表面に配置される。各側面2a〜2dに配置された第2の端子電極6の各部分は、第1及び第2の端面2e,2fの対向方向における幅が電極幅W2となっている(図3参照)。第2の端子電極6は、第3及び第4の側面2c,2dと第2の端面2fとにおいて、内部電極4(後述する引出電極部42,43)に接続される。
【0022】
第1の端子電極5及び第2の端子電極6は、その横断面形状が略コ字(略U字)形状を呈し、互いに接続しないように離間した状態で内向きに対向しており、第1の端子電極5の内側の先端部と第2の端子電極6の内側の先端部との距離が離間距離Gとなるように配置されている。この離間距離Gは、各端子電極5,6の電極幅W1,W2よりも短くなるようにされており、積層コンデンサ1のESL値が低減されるようになっている。端子電極5,6は、例えば、導電性金属粉末を含む導電性ペーストをコンデンサ素体2の外表面に付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた電極の上にめっき層を形成してもよい。
【0023】
コンデンサ素体2の内部には、図2及び図3に示されるように、誘電体層10上に形成された第1の内部電極3と、別の誘電体層10上に形成された第2の内部電極4とが配置されている。第1の内部電極3と第2の内部電極4とは、誘電体層10を介して交互に複数積層される。誘電体層10は、例えば、誘電体セラミックを含むセラミックグリーンシートの焼結体から構成され、各内部電極3,4は、導電性ペーストの焼結体から構成される。実際の積層コンデンサ1では、各誘電体層10間の境界が視認できない程度に一体化されている。
【0024】
第1の内部電極3は、略矩形の内部電極であり、誘電体層10上の略中央部に配置される矩形の第1主電極部31と、第1主電極部31の第1の端面2e側の側部に連接して形成され且つ第3及び第4の側面2c,2dそれぞれに向けて伸びる第1引出電極部32と、第1主電極部31の第1の端面2e側の端部に連接して形成され且つ第1の端面2eに向けて伸びる第3引出電極部33とを有している。第1主電極部31は、その各側部が第3及び第4の側面からそれぞれ距離Wg離間するように形成される。第3及び第4の側面2c,2dに引き出された第1引出電極部32及び第1の端面2eに引き出された第3引出電極部33は、これら引出電極部32,33の引出幅よりも広い幅をそれぞれの側面2c,2d及び端面2eに有する第1の端子電極5に電気的且つ物理的に接続される。
【0025】
第2の内部電極4は、略矩形の内部電極であり、別の誘電体層10上の略中央部に配置される矩形の第2主電極部41と、第2主電極部41の第2の端面2f側の側部に連接して形成され且つ第3及び第4の側面2c,2dそれぞれに向けて伸びる第2引出電極部42と、第2主電極部41の第2の端面2f側の端部に連接して形成され且つ第2の端面2fに向けて伸びる第4引出電極部43とを有している。第2主電極部41は、第1主電極部31と同様、その各側部が第3及び第4の側面からそれぞれ距離Wg離間するように形成される。第3及び第4の側面2c,2dに引き出された第2引出電極部42及び第2の端面2fに引き出された第4引出電極部43は、これら引出電極部42,43の引出幅よりも広い幅をそれぞれの側面2c,2d及び端面2fに有する第2の端子電極6に電気的且つ物理的に接続される。
【0026】
第1及び第2の内部電極3,4は、第1及び第2の側面2a,2bの対向方向において、複数の誘電体層10の内のいずれかの誘電体層10を介して交互に積層される。この積層により、第1及び第2主電極部31,41が第1及び第2の側面2a,2bの対向方向において互いに対向し、積層コンデンサ1の静電容量部が構成される。また、第1引出電極部32及び第2引出電極部42それぞれが第3及び第4の側面2c,2dに向けて伸びるように構成されているため、各引出電極部32,42を流れる電流が逆向きとなり、その磁界が相殺され、積層コンデンサ1のESLを低減できる構造となっている。なお、第1及び第2の側面2a,2bの対向方向に複数積層された第1及び第2の内部電極3,4のうち第1及び第2の側面2a,2b側の最外層に位置する第1又は第2の内部電極3,4と、その内部電極3,4に近接する第1又は第2の側面2a,2bとの間の距離は、距離Cvとなっている(図4(a)参照)。
【0027】
このような構成を備えた積層コンデンサ1では、両端面2e,2fが略正方形であることから、第1〜第4の側面2a〜2dの内、何れの側面を実装面とした場合であっても同一の実装構造とすることができ、実装作業を効率化できる。具体的には、積層コンデンサ1を回路基板Sに実装するにあたり、図4(a)に示されるように、内部電極3,4と回路基板Sとが平行となるように実装してもよいし(側面2bが実装面)、また、図4(b)に示されるように、内部電極3,4と回路基板Sとが直交するように実装してもよい(側面2dが実装面)。
【0028】
ところで、上述したような積層コンデンサを何れかの側面を実装面として回路基板Sに実装した場合、その外観は同一の実装構造となるものの、そのESL値が、実装方向に応じて、ばらついてしまう場合がある。そこで、本実施形態に係る積層コンデンサ1では、更に、実装方向に応じたESL値のばらつきが低減される以下のような構造を備えるようにしている。
【0029】
すなわち、上述したような積層コンデンサでは、その実装方向に応じて各内部電極と回路基板との距離が変化する結果、内部電極と回路基板との間で発生する寄生容量が実装方向に応じて異なり、横方向に実装された積層コンデンサによるESL値と縦方向に実装された積層コンデンサによるESL値との間でばらつきが発生してしまっていた。そこで、本発明者らは、積層コンデンサにおける内部電極の積層数を最大化すること等を目的として距離Wgとは関係なく設定される距離Cvと、積層コンデンサにおける内部電極の面積を最大化すること等を目的として距離Cvとは関係なく設定される距離Wgとの相対的な関係に着眼し、積層コンデンサ1のESL値のばらつきが抑えられる関係を次のように見出し、その関係を積層コンデンサ1の構造に適用してESL値のばらつきを低減させた。
【0030】
まず、検討にあたり、対象とする製品のサイズを「1005」と「0603(長さ0.6mm、高さ0.3mm、幅0.3mmからなる積層コンデンサ)」とした。続いて、図5に示されるように、積層コンデンサ1を横方向に積層した際のESL値と距離Cvとの関係を算出し、下記の式(1)を得た。また、積層コンデンサ1を縦方向に積層した際のESL値と距離Wgとの関係を算出し、下記の式(2)を得た。
【数1】
【数2】
【0031】
上記の式(1)で示されるESL値(第2インダクタンス値)は、積層コンデンサ1の第1又は第2の側面2a,2bを実装面とした際のESL値であり、距離Cvに基づいて算出される。また、上記の式(2)で示されるESL値(第1インダクタンス値)は、積層コンデンサ1の第3又は第4の側面2c,2dを実装面とした際のESL値であり、距離Wgに基づいて算出される。図5から明らかなように、実装方向によらずに略同等のESL値とするためには、積層コンデンサ1において、距離Cvが距離Wgよりも短くなっていることがまず必要とされる。
【0032】
続いて、本発明者らは、さらに検討を進め、式(2)で示されるESL値を、式(1)で示されるESL値で除した比率R(縦横比)が、ESL値のばらつきがそれほど大きくないことを示す0.8〜1.2の範囲内となる式を算出し、下記の式(3)で示される距離Wg,Cvの関係を見出した。そして、この式(3)を満たすように、両距離Wg,Cvを設定して積層コンデンサ1を形成することにより、積層コンデンサ1のESL値のばらつきを実装方向によらずに安定(低減)させることができる。
【数3】
【0033】
式(3)における距離Cv,Wgをそれぞれ10μm間隔で10μm〜100μmの範囲内で変更した際の、比率Rと距離Wg,Cvとの関係を図6に示す。同図から明らかなように、比率Rが0.8〜1.2の間に位置する距離Cv,Wgでは、積層コンデンサ1のESL値が実装方向によらずにかなり安定し、一方、比率Rが0.8より小さい距離Cv,Wg又は1.2より大きい距離Cv,Wgでは、積層コンデンサ1のESL値が実装方向に応じて多少、ばらついてしまうことになる。そこで、本実施形態に係る積層コンデンサ1では、距離Cv,Wgが上記の式(3)を満たすように構成されている。
【0034】
また、積層コンデンサ1では、距離Cvが10μmより小さいと、下外層(最下層の誘電帯層)の厚みが薄くなって、積層コンデンサの製造時におけるバレル工程で内部電極が露出して歩留まりを低下させてしまったり、外部応力によるクラックが発生した場合に内部電極に到達して信頼性を低下させてしまったりする。一方、距離Cvが40μmより大きいと、上述したように、ESL値の比率が0.8より小さくなる場合が多く、ESL値のばらつきが大きくなりやすかったり、また、内部電極の積層数を減少させて積層コンデンサの静電容量を低減させてしまったりする。そこで、本実施形態に係る積層コンデンサ1では、更に、距離Cvが10μm〜40μmの範囲内となるように、各内部電極3,4、誘電体層10が構成されている。なお、距離Cvが20μm〜30μmの範囲内となるように各内部電極3,4等を構成すると、更に好適である。
【0035】
また、積層コンデンサ1では、距離Wgが40μmより小さいと、積層コンデンサの製造時における内部電極の積層ズレによる電極露出が生じることがある。一方、距離Wgが70μmより大きいと、上述したように、ESL値の比率Rが1.2より大きくなる場合が多く、ESL値のばらつきが大きくなりやすかったり、また、内部電極の面積を小さくさせてしまい積層コンデンサの静電容量を低減させてしまったりする。そこで、本実施形態に係る積層コンデンサ1では、更に、距離Wgが40μm〜70μmの範囲内となるように、各内部電極3,4が構成されている。なお、距離Wgが50μm〜70μmの範囲内となるように各内部電極3,4を構成すると、更に好適である。
【0036】
このように、積層コンデンサ1では、第1及び第2の端面2f,2gの一辺の長さが0.3mm〜0.5mmである場合に、距離Cvが10μm〜40μm(好ましくは20μm〜30μm)であり、且つ、距離Wgが40μm〜70μm(好ましく50μm〜70μm)であることにより、ESL値のばらつきが効果的に低減されている。
【0037】
続いて、このような構成を備える積層コンデンサ1の製造方法について説明する。本実施形態における製造方法は、大きく分けて、内部電極3,4を形成する第1工程と、コンデンサ素体2を得る第2工程と、端子電極5,6を形成する第3工程と、を備えている。
【0038】
まず、内部電極3,4を形成する第1工程では、誘電体層10上に、第1主電極部31が第3及び第4の側面2c,2dから距離Wg離間するように第1の内部電極3を形成すると共に、第1の内部電極3が形成された誘電体層10とは別の誘電体層10上に、第2主電極部41が第3及び第4の側面2c,2dから距離Wg離間するように第2の内部電極4を形成する。誘電体層10は、例えば、チタン酸バリウムを主成分とする誘電体材料にバインダ樹脂、溶剤、可塑剤等を加えて混合分散しセラミックスラリーを支持体上に塗布後、乾燥させることにより得られる。各内部電極3,4は、例えば、誘電体層10の上面に導電性材料である導電性ペーストをスクリーン印刷等で付与後、乾燥させることにより形成される。導電性ペーストは、例えばNi、Ag、Pdなどの金属粉末にバインダ樹脂や溶剤等を混合したペースト状の組成物である。
【0039】
続いて、コンデンサ素体2を得る第2工程では、上述した内部電極3,4を誘電体層10を介して交互に積層して、複数の内部電極3,4が内部に対向配置された直方体形状の素体を得る。この素体では、第1及び第2の側面2a,2b側の最外層に位置する第1又は第2の内部電極3,4と当該内部電極3,4に近接する第1又は第2の側面2a,2bとの距離Cvが、第1又は第2主電極部31,41と第3又は第4の側面2c,2dとの距離Wgよりも短くなるように積層されている。そして、この直方体形状の素体を加熱して、乾燥、脱バインダ、焼成及びバレル研磨等を行い、これにより、コンデンサ素体2を得る。
【0040】
続いて、コンデンサ素体2に端子電極5,6を形成する第3工程では、第1〜第4の側面2a〜2dの第1の端面2e側の部分及び第1の端面2eの略全面を覆うように第1の端子電極5を形成する。第1の端子電極5を形成する際、第1及び第2の端面2e,2fの対向方向における幅が電極幅W1となるように端子電極5を形成する。この形成により、第1の端子電極5は、第3及び第4の側面2c、2dに露出している第1引出電極部32等に接続される。同様に、第1〜第4の側面2a〜2dの第2の端面2f側の部分及び第2の端面2fの略全面を覆うように第2の端子電極6を形成する。第2の端子電極6を形成する際、第1及び第2の端面2e,2fの対向方向における幅が電極幅W2となるように第2の端子電極6を形成する。この形成により、第2の端子電極6は、第3及び第4の側面2c,2dに露出している第2引出電極部42等に接続される。また、第1及び第2の端子電極5,6を形成する際、端子電極5,6間の離間距離Gが電極幅W1,W2よりも短くなるようにする。端子電極5,6は、Ag,Cu又はNiを主成分とした導電性金属粉末及びガラスフリットを含む導電性ペーストをコンデンサ素体2上に転写することで形成される。
【0041】
なお、第1工程及び第2工程では、上述したように、第1及び第2の側面2a,2b側の最外層に位置する第1又は第2の内部電極3,4と当該内部電極3,4に近接する第1又は第2の側面2a,2bとの距離Cvが、第1又は第2主電極部31,41と第3又は第4の側面2c,2dとの距離Wgよりも短くなるように、第1及び第2の内部電極3,4を形成すると共に、これら内部電極3,4を誘電体層10を介して交互に積層するようにしている。さらに、積層コンデンサ1の第3又は第4の側面2c,2dを実装面とした際のESL値であって距離Wgに基づいて算出されるESL値(式2参照)を、積層コンデンサ1の第1又は第2の側面2a,2bを実装面とした際のESL値であって距離Cvに基づいて算出されるESL値(式1参照)で除した比率が、上述の式(3)に示されるように、0.8〜1.2の範囲内となるように、距離Wg及び距離Cvが設定されて、積層コンデンサ1が製造される。
【0042】
以上のように、本実施形態に係る積層コンデンサ1では、実装方向が内部電極3,4と回路基板Sとが平行となる方向である場合における内部電極3,4と回路基板Sとの距離に相当する距離Cvが、実装方向が内部電極3,4と回路基板Sとが交差する方向である場合における内部電極3,4と回路基板Sとの距離に相当する距離Wgよりも短くなっている。このため、横方向に実装された積層コンデンサ1によるESL値と縦方向に実装された積層コンデンサ1によるESL値との間のばらつきを低減することができる。その結果、本発明に係る積層コンデンサ1であれば、ESL値のばらつきを考慮することなく、何れかの側面2a〜2dを実装面として当該積層コンデンサ1を回路基板S等に実装でき、実装効率を向上させることが可能となる。しかも、第1引出電極部32及び第2引出電極部42それぞれが側面2c,2dに向けて伸びるように構成されているため、引出電極部内を流れる電流が逆向きになり、磁界が相殺され、ESL値自体を低減することができる。また、第1及び第2の端子電極5,6間の離間距離Gが端子電極5,6の電極幅W1,W2よりも短いため、この構成によっても、更にESL値を低減することができる。
【0043】
また、積層コンデンサ1の第3又は第4の側面2c,2dを実装面とした際のESL値であって距離Wgに基づいて算出されるESL値(式2参照)を、積層コンデンサ1の第1又は第2の側面2a,2bを実装面とした際のELS値であって距離Cvに基づいて算出されるESL値(式1参照)で除した比率が、式(3)に示すように、0.8〜1.2の範囲内となるように、距離Wg及び距離Cvが設定されている。このため、積層コンデンサ1の実装方向に応じたESL値のばらつきが一層低減されるようになっている。
【0044】
また、積層コンデンサ1では、第1及び第2の端面2e,2fの1辺の長さが0.3mm〜0.5mmである場合に、距離Cvが10μm〜40μmであり、且つ、距離Wgが40μm〜70μmとなっている。また、更に好ましい場合には、距離Cvが20μm〜30μmであり、且つ、距離Wgが50μm〜70μmとなっている。このため、ESL値のバラツキを更に低減することができることに加え、例えば、距離Cvの下限が10μmであることにより、積層コンデンサにかかる応力によるクラックで各内部電極が表面に露出する可能性が低減されたり、距離Cvの上限が40μmであることにより、積層コンデンサ内における各内部電極の積層数を多くすることができる。更に、距離Wgの下限が40μmであることにより、内部電極の積層時の位置ずれによって主電極部が側面に露出してしまう可能性が低減されたり、距離Wgの上限が70μmであることにより、主電極部の面積を広くすることができる。
【0045】
続いて、上述した積層コンデンサ1を回路基板Sに実装する実装構造の例について、図7及び図8を参照して説明する。
【0046】
まず、回路基板Sの構造について説明する。回路基板Sは、多層基板であり、その内部にスルーホール電極H1,H2と、スルーホール電極H1,H2それぞれに接続され且つ接続されたスルーホール電極H1,H2から外側に向けて伸びるように回路基板Sの表面上に広がって形成された実装電極E1,E2と、を備えている。スルーホール電極H1,H2は互いに離間しており、回路基板Sに実装される積層コンデンサ1の第1及び第2の引出電極部32,42の中心間の距離よりも狭い中心間の距離となっている。
【0047】
次に、この回路基板Sに対し、積層コンデンサ1を第1〜第4の側面2a〜2dの内の何れかの側面を実装面として実装し、端子電極5,6を実装電極E1,E2それぞれに接続した場合の作用効果について説明する。
【0048】
例えば、図7に示すように、積層コンデンサ1を横方向に回路基板Sに実装した場合、この実装構造では、スルーホール電極H1から実装電極E1を介して引出電極部42へと流れる電流I1と主電極部31,41を流れる電流I2との向きが少なくとも一部において逆方向となる。また、引出電極部32から実装電極E2を介してスルーホール電極H2へと流れる電流I3と、主電極部31,41を流れる電流I2との向きが少なくとも一部において逆方向となる。この結果、各電極等を流れる電流I1〜I3によって生成される磁界が相殺され、この実装構造によれば、積層コンデンサ1のESL値を低減することができる。
【0049】
また、図8に示すように、積層コンデンサ1を縦方向に回路基板Sに実装した場合、この実装構造でも、スルーホール電極H1から実装電極E1を介して引出電極部42へと流れる電流I1と主電極部31,41を流れる電流I2との向きが少なくとも一部において逆方向となる。また、引出電極部32から実装電極E2を介してスルーホール電極H2へと流れる電流I3と、主電極部31,41を流れる電流I2との向きが少なくとも一部において逆方向となる。この結果、各電極等を流れる電流I1〜I3によって生成される磁界が相殺され、この実装構造によれば、積層コンデンサ1のESL値を低減することができる。言い換えると、何れの方向に実装した場合であっても、この実装構造によれば、積層コンデンサ1のESL値を低減することができ、しかも、上述したように、ESL値のばらつきを抑えることができる。
【0050】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上述した第1及び第2の内部電極3,4や第1及び第2の端子電極5,6は、次のように変形することもできる。
【0051】
まず、第1及び第2の内部電極3,4の変形例としては、例えば、図9に示される内部電極3a,4aであってもよい。図9に示される変形例では、第1の内部電極3aの電極部33aと第2の内部電極4aの電極部43aとが上記実施形態と異なっている。これら電極部33a,43aは、第3引出電極部33や第4引出電極部43のように第1又は第2の端面2e,2fに向けて伸びて第1又は第2の端面2e,2fに露出するのではなく、第1及び第2の端子電極5,6に接続されない構成となっている。この構成によれば、すべての電流が第1及び第2引出電極部32,42を流れる構成となり、電流の向きが逆向きとなる領域を増やすことができ、磁界の相殺によるESL値の低減を図ることができる。
【0052】
また、第1及び第2の内部電極3,4の別の変形例としては、例えば、図10に示される内部電極3b,4bであってもよい。図10に示される変形例では、第1の内部電極3bの第3引出電極部33bと第2の内部電極4bの第4引出電極部43bとが上記実施形態と異なっている。これら引出電極部33b,43bは、第3引出電極部33や第4引出電極部43のように第1及び第2主電極部31,41の端部のみから連接されるのではなくて、第1及び第2主電極部31,41の端部と第2又は第4引出電極部32,42の端部との両方から連接される構成となっている。この構成によれば、端子電極5,6に接続される引出電極の面積が大きくなり、等価直列抵抗を低減することができる。
【0053】
また、第1及び第2の端子電極5,6の変形例としては、例えば、図11に示される端子電極5a,6aであってもよい。図11に示される変形例では、第1の端子電極5aは、第1〜第4の側面2a〜2dの第1の端面2e側の部分のみを覆い、第1の端面2eを覆わない構成となっている。また、第2の端子電極6aは、第1〜第4の側面2a〜2dの第2の端面2f側の部分のみを覆い、第2の端面2fを覆わない構成となっている。この場合、内部電極は端面2e,2fには露出しない構成であり、端子電極5a,6aは、内部電極3,4と第1又は第2引出電極部32,42を介して接続される。この構成の場合、積層コンデンサ1では端面2e,2fに端子電極が形成されないことから、その分、長さを短小化させたり、安定化させたりすることができる。
【符号の説明】
【0054】
1…積層コンデンサ、2…コンデンサ素体、3…第1の内部電極、4…第2の内部電極、5…第1の端子電極、6…第2の端子電極、10…誘電体層、31…第1主電極部、32…第1引出電極部、33…第3引出電極部、41…第2主電極部、42…第2引出電極部、43…第4引出電極部、E1,E2…実装電極、H1,H2…スルーホール電極、I1,I2,I3…電流、S…回路基板。
【技術分野】
【0001】
本発明は、両端面が略正方形を呈する積層コンデンサ、その実装構造、及びその製造方法に関する。
【背景技術】
【0002】
従来から、異なる誘電体層上にそれぞれ形成された2種類の内部電極を交互に積層して直方体形状の素体を形成し、その素体の各端面をそれぞれ覆うように端子電極を設けた積層コンデンサが知られている(例えば特許文献1参照)。このような積層コンデンサでは、そのサイズが小型化するにつれて、各端面を略正方形とし、積層コンデンサの4つの側面のうち何れの側面を実装面として回路基板に実装した場合でも同一の実装構造となるようにして、積層コンデンサの実装工程を効率化できるようにしている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2003−051423号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、上述した積層コンデンサでは、何れの側面を実装面としても外観的な実装構造は同じになるものの、図4に示すように、実装方向が内部電極と回路基板とが平行となる方向(同図(a)参照、以下「横方向」とも記す)であるか又は内部電極と回路基板とが直交する方向(同図(b)参照、以下「縦方向」とも記す)であるかによって、内部電極と回路基板との間で発生する寄生容量が異なってしまっていた。そのため、積層コンデンサの実装方向に応じて、等価直列インダクタンス(以下「ESL」と記す)がばらついてしまうという問題があった。
【0005】
そこで、例えば、横方向に実装された積層コンデンサの最下層の内部電極と回路基板との距離Cvを、縦方向に実装された積層コンデンサの内部電極(主電極部)と回路基板との距離Wgと同じにしてみると、横方向に実装された積層コンデンサのESL値が縦方向に実装された積層コンデンサのESL値よりも高くなる傾向であることが本発明者らの検討によって判明した。そして、本発明者らは、縦横の何れの方向に積層コンデンサを実装した場合でもESL値のばらつきが少なくなる距離Cv,Wgの関係について更に検討を重ね、本発明を完成するに至った。
【0006】
本発明は、積層コンデンサの実装方向に応じたESLのばらつきを低減した積層コンデンサ、その積層コンデンサの実装構造及びその積層コンデンサの製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記課題を解決するため、本発明に係る積層コンデンサは、互いに対向する略長方形の第1及び第2の側面と、第1及び第2の側面間を連結するように第1及び第2の側面の長辺方向に伸び且つ互いに対向する第3及び第4の側面と、第1及び第2の側面間を連結するように第1及び第2の側面の短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面とを有し、且つ、第1及び第2の側面の対向方向に積層された複数の誘電体層から構成されるコンデンサ素体と、コンデンサ素体内に配置され、且つ、第3及び第4の側面に向けて伸びる第1引出電極部と第3及び第4の側面から距離Wg離間している第1主電極部とを有する第1の内部電極と、コンデンサ素体内に配置され、且つ、第3及び第4の側面に向けて伸びる第2引出電極部と第1及び第2の側面の対向方向において第1の主電極部に対向し且つ第3及び第4の側面から距離Wg離間している第2主電極部とを有する第2の内部電極と、第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W1となるように第1、第2、第3及び第4の側面の第1の端面側に配置され、且つ、第1引出電極部に接続される第1の端子電極と、第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W2となり且つ第1の端子電極からの離間距離Gが電極幅W1及びW2よりも短くなるように第1、第2、第3及び第4の側面の第2の端面側に配置され、且つ、第2引出電極部に接続される第2の端子電極と、を備え、第1及び第2の内部電極は、第1及び第2の側面の対向方向において複数の誘電体層の内のいずれかの誘電体層を介して交互に積層されており、第1及び第2の側面側の最外層に位置する第1又は第2の内部電極と当該内部電極に近接する第1又は第2の側面との距離Cvが、第1又は第2主電極部と第3又は第4の側面との距離Wgよりも短くなっている。
【0008】
本発明に係る積層コンデンサでは、実装方向が内部電極と回路基板とが平行となる方向である場合における内部電極と回路基板との距離に相当する距離Cvが、実装方向が内部電極と回路基板とが交差する方向である場合における内部電極と回路基板との距離に相当する距離Wgよりも短くなっている。このため、横方向に実装された積層コンデンサによるESL値と縦方向に実装された積層コンデンサによるESL値との間のばらつきを低減することができる。その結果、本発明に係る積層コンデンサであれば、ESL値のばらつきを考慮することなく、何れかの側面を実装面として当該積層コンデンサを回路基板等に実装でき、実装効率を向上させることが可能となる。しかも、第1引出電極部及び第2引出電極部それぞれが側面に向けて伸びるように構成されているため、磁界が相殺され、低ESLとすることもできる。
【0009】
なお、ここで用いられる「略正方形」とは、積層コンデンサを回路基板に取り付ける際、どの側面に実装した場合であっても設計上、同一の実装構造と考えられるよう、高さ方向の一辺と幅方向の一辺との長さが所定の交差範囲内で略同一であることを意味する。例えば、対象製品のサイズが「1005」の場合、サイズ「1005」の端面における縦横長さは基準0.5mmに対して交差±0.05mmとなっており、縦横長さのずれが最大22.2%となるが、この程度の長さの相違は含む趣旨である。
【0010】
好ましくは、積層コンデンサの第3又は第4の側面を実装面とした際の等価直列インダクタンス値であって距離Wgに基づいて算出される第1インダクタンス値を、積層コンデンサの第1又は第2の側面を実装面とした際の等価直列インダクタンス値であって距離Cvに基づいて算出される第2インダクタンス値で除した比率が0.8〜1.2の範囲内となるように距離Wg及び距離Cvが設定されている。この場合、ESL値のばらつきを一層低減することができる。
【0011】
好ましくは、第1及び第2の端面の1辺の長さが0.3mm〜0.5mmである場合に、距離Cvが10μm〜40μmであり、且つ、距離Wgが40μm〜70μmである。更に好ましくは、距離Cvが20μm〜30μmであり、且つ、距離Wgが50μm〜70μmである。これらの場合、ESL値のバラツキを更に低減することができる。また、距離Cvの下限が10μmであることにより、積層コンデンサにかかる応力によるクラックで各内部電極が表面に露出する可能性が低減され、距離Cvの上限が40μmであることにより、積層コンデンサ内における各内部電極の積層数を多くすることができる。更に、距離Wgの下限が40μmであることにより、内部電極の積層時の位置ずれによって主電極部が側面に露出してしまう可能性が低減され、距離Wgの上限が70μmであることにより、主電極部の面積を広くすることができる。
【0012】
また、本発明に係る積層コンデンサの実装構造は、上記何れかに記載の積層コンデンサを回路基板に実装する実装構造であって、回路基板は、第1及び第2の端面の対向方向における第1及び第2引出電極部間の距離よりも狭い距離で離間するように回路基板内にそれぞれ形成されたスルーホール電極と、スルーホール電極それぞれに接続され且つスルーホール電極から外に離れる方向に向けて伸びるように回路基板上に形成された実装電極とを備え、第1、第2、第3及び第4の側面の内の何れかの一の側面を実装面として、積層コンデンサの第1及び第2の端子電極を実装電極それぞれに接続する。この場合、第1及び第2の内部電極を流れる電流の方向と回路基板上に形成された実装電極を流れる電流の方向とが逆となることから、各電流による磁界が相殺され、更に、低ESLとすることができる。
【0013】
上記課題を解決するため、互いに対向する略長方形の第1及び第2の側面と第1及び第2の側面間を連結するように第1及び第2の側面の長辺方向に伸び且つ互いに対向する第3及び第4の側面と第1及び第2の側面間を連結するように第1及び第2の側面の短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面とを有するコンデンサ素体と、コンデンサ素体内に配置される第1及び第2の内部電極と、コンデンサ素体の表面に配置される第1及び第2の端子電極とを備えた積層コンデンサの製造方法であって、誘電体層上に第1及び第2の内部電極それぞれを形成する工程と、第1及び第2の内部電極を誘電体層を介して交互に積層して、第1及び第2の内部電極が内部に配置されたコンデンサ素体を得る工程と、コンデンサ素体に第1及び第2の端子電極を形成する工程と、を備え、第1及び第2の内部電極を形成する工程では、第3及び第4の側面に向けて伸びる第1引出電極部と第3及び第4の側面から距離Wg離間している第1主電極部とを有するように第1の内部電極を形成すると共に、第3及び第4の側面に向けて伸びる第2引出電極部と第3及び第4の側面から距離Wg離間している第2主電極部とを有するように第2の内部電極を形成し、第1及び第2の端子電極を形成する工程では、第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W1となるように第1、第2、第3及び第4の側面の第1の端面側に配置され且つ第1引出電極部に接続されるように第1の端子電極を形成すると共に、第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W2となり且つ第1の端子電極からの離間距離Gが電極幅W1,W2よりも短くなるように第1、第2、第3及び第4の側面の第2の端面側に配置され且つ第2引出電極部に接続されるように第2の端子電極を形成し、第1及び第2の内部電極を形成する工程及びコンデンサ素体を得る工程では、第1及び第2の側面側の最外層に位置する第1又は第2の内部電極と当該内部電極に近接する第1又は第2の側面との距離Cvが第1又は第2主電極部と第3又は第4の側面との距離Wgよりも短くなるように第1及び第2の内部電極を誘電体層を介して交互に積層し、積層コンデンサの第3又は第4の側面を実装面とした際の等価直列インダクタンス値であって距離Wgに基づいて算出される第1インダクタンス値を、積層コンデンサの第1又は第2の側面を実装面とした際の等価直列インダクタンス値であって距離Cvに基づいて算出される第2インダクタンス値で除した比率が0.8〜1.2の範囲内となるように距離Wg及び距離Cvを設定して積層コンデンサを製造する。これにより、上述したようなESLのばらつきを低減させた積層コンデンサを製造することができる。
【発明の効果】
【0014】
本発明によれば、積層コンデンサの実装方向に応じたESLのばらつきを低減した積層コンデンサ、その積層コンデンサの実装構造及びその積層コンデンサの製造方法を提供することができる。
【図面の簡単な説明】
【0015】
【図1】積層コンデンサの斜視図である。
【図2】積層コンデンサの分解斜視図である。
【図3】図1におけるIII-III線断面図である。
【図4】(a)は、積層コンデンサを横方向に実装した場合のコンデンサ素体を示す図であり、(b)は、積層コンデンサを縦方向に実装した場合のコンデンサ素体を示す図である。
【図5】積層コンデンサの距離Cv,WgとESL値との関係を示す図である。
【図6】積層コンデンサの距離Cv,Wgと縦横比Rとの関係を示す図である。
【図7】積層コンデンサを横方向に実装した場合の実装構造を示す断面図である。
【図8】積層コンデンサを縦方向に実装した場合の実装構造を示す断面図である。
【図9】内部電極の変形例を示す図である。
【図10】内部電極の更に別の変形例を示す図である。
【図11】端子電極の変形例を示す図である。
【発明を実施するための形態】
【0016】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【0017】
まず、図1〜図3を参照して、積層コンデンサ1の構成について説明する。積層コンデンサ1は、直方体形状をしたコンデンサ素体2と、コンデンサ素体2内に配置された内部電極3,4と、コンデンサ素体2の外表面に配置された端子電極5,6とを備えた積層コンデンサである。
【0018】
コンデンサ素体2は、積層された複数の誘電体層10から構成され、その積層方向と同じ方向に互いに対向する略長方形の第1及び第2の側面2a,2bと、第1及び第2の側面2a,2bの長辺方向に伸び且つ互いに対向する略長方形の第3及び第4の側面2c,2dと、第1及び第2の側面2a,2bの短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面2e,2fと、を含んでいる。第3及び第4の側面2c,2d及び第1及び第2の端面2e,2fは、第1及び第2の側面2a,2b間を連結するように伸びる。
【0019】
第1及び第2の端面2e,2fは、上述したように略正方形状を呈しているが、ここで用いる「略正方形」とは、積層コンデンサ1を回路基板に取り付ける際、何れの側面2a〜2dを実装面として実装した場合であっても、設計上、同一の実装構造と考えられるように、高さ方向の一辺と幅方向の一辺とが所定の交差範囲内の長さである正方形を意味する。例えば、対象製品のサイズが「1005(長さ1.0mm、高さ0.5mm、幅0.5mmからなる積層コンデンサ)」の場合、サイズ「1005」の端面における各長さは基準0.5mmに対して交差±0.05mmとなっており、各長さのずれが最大22.2%となるが、この程度の相違を有する形状も「略正方形」に含まれる。
【0020】
第1の端子電極5は、第1〜第4の側面2a〜2dの第1の端面2e側の部分及び第1の端面2eの略全面を覆うようにコンデンサ素体2の表面に配置される。各側面2a〜2dに配置された第1の端子電極5の各部分は、第1及び第2の端面2e,2fの対向方向における幅が電極幅W1となっている(図3参照)。第1の端子電極5は、第3及び第4の側面2c,2dと第1の端面2eとにおいて、内部電極3(後述する引出電極部32,33)に接続される。
【0021】
第2の端子電極6は、第1〜第4の側面2a〜2dの第2の端面2f側の部分及び第2の端面2fの略全面を覆うようにコンデンサ素体2の表面に配置される。各側面2a〜2dに配置された第2の端子電極6の各部分は、第1及び第2の端面2e,2fの対向方向における幅が電極幅W2となっている(図3参照)。第2の端子電極6は、第3及び第4の側面2c,2dと第2の端面2fとにおいて、内部電極4(後述する引出電極部42,43)に接続される。
【0022】
第1の端子電極5及び第2の端子電極6は、その横断面形状が略コ字(略U字)形状を呈し、互いに接続しないように離間した状態で内向きに対向しており、第1の端子電極5の内側の先端部と第2の端子電極6の内側の先端部との距離が離間距離Gとなるように配置されている。この離間距離Gは、各端子電極5,6の電極幅W1,W2よりも短くなるようにされており、積層コンデンサ1のESL値が低減されるようになっている。端子電極5,6は、例えば、導電性金属粉末を含む導電性ペーストをコンデンサ素体2の外表面に付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた電極の上にめっき層を形成してもよい。
【0023】
コンデンサ素体2の内部には、図2及び図3に示されるように、誘電体層10上に形成された第1の内部電極3と、別の誘電体層10上に形成された第2の内部電極4とが配置されている。第1の内部電極3と第2の内部電極4とは、誘電体層10を介して交互に複数積層される。誘電体層10は、例えば、誘電体セラミックを含むセラミックグリーンシートの焼結体から構成され、各内部電極3,4は、導電性ペーストの焼結体から構成される。実際の積層コンデンサ1では、各誘電体層10間の境界が視認できない程度に一体化されている。
【0024】
第1の内部電極3は、略矩形の内部電極であり、誘電体層10上の略中央部に配置される矩形の第1主電極部31と、第1主電極部31の第1の端面2e側の側部に連接して形成され且つ第3及び第4の側面2c,2dそれぞれに向けて伸びる第1引出電極部32と、第1主電極部31の第1の端面2e側の端部に連接して形成され且つ第1の端面2eに向けて伸びる第3引出電極部33とを有している。第1主電極部31は、その各側部が第3及び第4の側面からそれぞれ距離Wg離間するように形成される。第3及び第4の側面2c,2dに引き出された第1引出電極部32及び第1の端面2eに引き出された第3引出電極部33は、これら引出電極部32,33の引出幅よりも広い幅をそれぞれの側面2c,2d及び端面2eに有する第1の端子電極5に電気的且つ物理的に接続される。
【0025】
第2の内部電極4は、略矩形の内部電極であり、別の誘電体層10上の略中央部に配置される矩形の第2主電極部41と、第2主電極部41の第2の端面2f側の側部に連接して形成され且つ第3及び第4の側面2c,2dそれぞれに向けて伸びる第2引出電極部42と、第2主電極部41の第2の端面2f側の端部に連接して形成され且つ第2の端面2fに向けて伸びる第4引出電極部43とを有している。第2主電極部41は、第1主電極部31と同様、その各側部が第3及び第4の側面からそれぞれ距離Wg離間するように形成される。第3及び第4の側面2c,2dに引き出された第2引出電極部42及び第2の端面2fに引き出された第4引出電極部43は、これら引出電極部42,43の引出幅よりも広い幅をそれぞれの側面2c,2d及び端面2fに有する第2の端子電極6に電気的且つ物理的に接続される。
【0026】
第1及び第2の内部電極3,4は、第1及び第2の側面2a,2bの対向方向において、複数の誘電体層10の内のいずれかの誘電体層10を介して交互に積層される。この積層により、第1及び第2主電極部31,41が第1及び第2の側面2a,2bの対向方向において互いに対向し、積層コンデンサ1の静電容量部が構成される。また、第1引出電極部32及び第2引出電極部42それぞれが第3及び第4の側面2c,2dに向けて伸びるように構成されているため、各引出電極部32,42を流れる電流が逆向きとなり、その磁界が相殺され、積層コンデンサ1のESLを低減できる構造となっている。なお、第1及び第2の側面2a,2bの対向方向に複数積層された第1及び第2の内部電極3,4のうち第1及び第2の側面2a,2b側の最外層に位置する第1又は第2の内部電極3,4と、その内部電極3,4に近接する第1又は第2の側面2a,2bとの間の距離は、距離Cvとなっている(図4(a)参照)。
【0027】
このような構成を備えた積層コンデンサ1では、両端面2e,2fが略正方形であることから、第1〜第4の側面2a〜2dの内、何れの側面を実装面とした場合であっても同一の実装構造とすることができ、実装作業を効率化できる。具体的には、積層コンデンサ1を回路基板Sに実装するにあたり、図4(a)に示されるように、内部電極3,4と回路基板Sとが平行となるように実装してもよいし(側面2bが実装面)、また、図4(b)に示されるように、内部電極3,4と回路基板Sとが直交するように実装してもよい(側面2dが実装面)。
【0028】
ところで、上述したような積層コンデンサを何れかの側面を実装面として回路基板Sに実装した場合、その外観は同一の実装構造となるものの、そのESL値が、実装方向に応じて、ばらついてしまう場合がある。そこで、本実施形態に係る積層コンデンサ1では、更に、実装方向に応じたESL値のばらつきが低減される以下のような構造を備えるようにしている。
【0029】
すなわち、上述したような積層コンデンサでは、その実装方向に応じて各内部電極と回路基板との距離が変化する結果、内部電極と回路基板との間で発生する寄生容量が実装方向に応じて異なり、横方向に実装された積層コンデンサによるESL値と縦方向に実装された積層コンデンサによるESL値との間でばらつきが発生してしまっていた。そこで、本発明者らは、積層コンデンサにおける内部電極の積層数を最大化すること等を目的として距離Wgとは関係なく設定される距離Cvと、積層コンデンサにおける内部電極の面積を最大化すること等を目的として距離Cvとは関係なく設定される距離Wgとの相対的な関係に着眼し、積層コンデンサ1のESL値のばらつきが抑えられる関係を次のように見出し、その関係を積層コンデンサ1の構造に適用してESL値のばらつきを低減させた。
【0030】
まず、検討にあたり、対象とする製品のサイズを「1005」と「0603(長さ0.6mm、高さ0.3mm、幅0.3mmからなる積層コンデンサ)」とした。続いて、図5に示されるように、積層コンデンサ1を横方向に積層した際のESL値と距離Cvとの関係を算出し、下記の式(1)を得た。また、積層コンデンサ1を縦方向に積層した際のESL値と距離Wgとの関係を算出し、下記の式(2)を得た。
【数1】
【数2】
【0031】
上記の式(1)で示されるESL値(第2インダクタンス値)は、積層コンデンサ1の第1又は第2の側面2a,2bを実装面とした際のESL値であり、距離Cvに基づいて算出される。また、上記の式(2)で示されるESL値(第1インダクタンス値)は、積層コンデンサ1の第3又は第4の側面2c,2dを実装面とした際のESL値であり、距離Wgに基づいて算出される。図5から明らかなように、実装方向によらずに略同等のESL値とするためには、積層コンデンサ1において、距離Cvが距離Wgよりも短くなっていることがまず必要とされる。
【0032】
続いて、本発明者らは、さらに検討を進め、式(2)で示されるESL値を、式(1)で示されるESL値で除した比率R(縦横比)が、ESL値のばらつきがそれほど大きくないことを示す0.8〜1.2の範囲内となる式を算出し、下記の式(3)で示される距離Wg,Cvの関係を見出した。そして、この式(3)を満たすように、両距離Wg,Cvを設定して積層コンデンサ1を形成することにより、積層コンデンサ1のESL値のばらつきを実装方向によらずに安定(低減)させることができる。
【数3】
【0033】
式(3)における距離Cv,Wgをそれぞれ10μm間隔で10μm〜100μmの範囲内で変更した際の、比率Rと距離Wg,Cvとの関係を図6に示す。同図から明らかなように、比率Rが0.8〜1.2の間に位置する距離Cv,Wgでは、積層コンデンサ1のESL値が実装方向によらずにかなり安定し、一方、比率Rが0.8より小さい距離Cv,Wg又は1.2より大きい距離Cv,Wgでは、積層コンデンサ1のESL値が実装方向に応じて多少、ばらついてしまうことになる。そこで、本実施形態に係る積層コンデンサ1では、距離Cv,Wgが上記の式(3)を満たすように構成されている。
【0034】
また、積層コンデンサ1では、距離Cvが10μmより小さいと、下外層(最下層の誘電帯層)の厚みが薄くなって、積層コンデンサの製造時におけるバレル工程で内部電極が露出して歩留まりを低下させてしまったり、外部応力によるクラックが発生した場合に内部電極に到達して信頼性を低下させてしまったりする。一方、距離Cvが40μmより大きいと、上述したように、ESL値の比率が0.8より小さくなる場合が多く、ESL値のばらつきが大きくなりやすかったり、また、内部電極の積層数を減少させて積層コンデンサの静電容量を低減させてしまったりする。そこで、本実施形態に係る積層コンデンサ1では、更に、距離Cvが10μm〜40μmの範囲内となるように、各内部電極3,4、誘電体層10が構成されている。なお、距離Cvが20μm〜30μmの範囲内となるように各内部電極3,4等を構成すると、更に好適である。
【0035】
また、積層コンデンサ1では、距離Wgが40μmより小さいと、積層コンデンサの製造時における内部電極の積層ズレによる電極露出が生じることがある。一方、距離Wgが70μmより大きいと、上述したように、ESL値の比率Rが1.2より大きくなる場合が多く、ESL値のばらつきが大きくなりやすかったり、また、内部電極の面積を小さくさせてしまい積層コンデンサの静電容量を低減させてしまったりする。そこで、本実施形態に係る積層コンデンサ1では、更に、距離Wgが40μm〜70μmの範囲内となるように、各内部電極3,4が構成されている。なお、距離Wgが50μm〜70μmの範囲内となるように各内部電極3,4を構成すると、更に好適である。
【0036】
このように、積層コンデンサ1では、第1及び第2の端面2f,2gの一辺の長さが0.3mm〜0.5mmである場合に、距離Cvが10μm〜40μm(好ましくは20μm〜30μm)であり、且つ、距離Wgが40μm〜70μm(好ましく50μm〜70μm)であることにより、ESL値のばらつきが効果的に低減されている。
【0037】
続いて、このような構成を備える積層コンデンサ1の製造方法について説明する。本実施形態における製造方法は、大きく分けて、内部電極3,4を形成する第1工程と、コンデンサ素体2を得る第2工程と、端子電極5,6を形成する第3工程と、を備えている。
【0038】
まず、内部電極3,4を形成する第1工程では、誘電体層10上に、第1主電極部31が第3及び第4の側面2c,2dから距離Wg離間するように第1の内部電極3を形成すると共に、第1の内部電極3が形成された誘電体層10とは別の誘電体層10上に、第2主電極部41が第3及び第4の側面2c,2dから距離Wg離間するように第2の内部電極4を形成する。誘電体層10は、例えば、チタン酸バリウムを主成分とする誘電体材料にバインダ樹脂、溶剤、可塑剤等を加えて混合分散しセラミックスラリーを支持体上に塗布後、乾燥させることにより得られる。各内部電極3,4は、例えば、誘電体層10の上面に導電性材料である導電性ペーストをスクリーン印刷等で付与後、乾燥させることにより形成される。導電性ペーストは、例えばNi、Ag、Pdなどの金属粉末にバインダ樹脂や溶剤等を混合したペースト状の組成物である。
【0039】
続いて、コンデンサ素体2を得る第2工程では、上述した内部電極3,4を誘電体層10を介して交互に積層して、複数の内部電極3,4が内部に対向配置された直方体形状の素体を得る。この素体では、第1及び第2の側面2a,2b側の最外層に位置する第1又は第2の内部電極3,4と当該内部電極3,4に近接する第1又は第2の側面2a,2bとの距離Cvが、第1又は第2主電極部31,41と第3又は第4の側面2c,2dとの距離Wgよりも短くなるように積層されている。そして、この直方体形状の素体を加熱して、乾燥、脱バインダ、焼成及びバレル研磨等を行い、これにより、コンデンサ素体2を得る。
【0040】
続いて、コンデンサ素体2に端子電極5,6を形成する第3工程では、第1〜第4の側面2a〜2dの第1の端面2e側の部分及び第1の端面2eの略全面を覆うように第1の端子電極5を形成する。第1の端子電極5を形成する際、第1及び第2の端面2e,2fの対向方向における幅が電極幅W1となるように端子電極5を形成する。この形成により、第1の端子電極5は、第3及び第4の側面2c、2dに露出している第1引出電極部32等に接続される。同様に、第1〜第4の側面2a〜2dの第2の端面2f側の部分及び第2の端面2fの略全面を覆うように第2の端子電極6を形成する。第2の端子電極6を形成する際、第1及び第2の端面2e,2fの対向方向における幅が電極幅W2となるように第2の端子電極6を形成する。この形成により、第2の端子電極6は、第3及び第4の側面2c,2dに露出している第2引出電極部42等に接続される。また、第1及び第2の端子電極5,6を形成する際、端子電極5,6間の離間距離Gが電極幅W1,W2よりも短くなるようにする。端子電極5,6は、Ag,Cu又はNiを主成分とした導電性金属粉末及びガラスフリットを含む導電性ペーストをコンデンサ素体2上に転写することで形成される。
【0041】
なお、第1工程及び第2工程では、上述したように、第1及び第2の側面2a,2b側の最外層に位置する第1又は第2の内部電極3,4と当該内部電極3,4に近接する第1又は第2の側面2a,2bとの距離Cvが、第1又は第2主電極部31,41と第3又は第4の側面2c,2dとの距離Wgよりも短くなるように、第1及び第2の内部電極3,4を形成すると共に、これら内部電極3,4を誘電体層10を介して交互に積層するようにしている。さらに、積層コンデンサ1の第3又は第4の側面2c,2dを実装面とした際のESL値であって距離Wgに基づいて算出されるESL値(式2参照)を、積層コンデンサ1の第1又は第2の側面2a,2bを実装面とした際のESL値であって距離Cvに基づいて算出されるESL値(式1参照)で除した比率が、上述の式(3)に示されるように、0.8〜1.2の範囲内となるように、距離Wg及び距離Cvが設定されて、積層コンデンサ1が製造される。
【0042】
以上のように、本実施形態に係る積層コンデンサ1では、実装方向が内部電極3,4と回路基板Sとが平行となる方向である場合における内部電極3,4と回路基板Sとの距離に相当する距離Cvが、実装方向が内部電極3,4と回路基板Sとが交差する方向である場合における内部電極3,4と回路基板Sとの距離に相当する距離Wgよりも短くなっている。このため、横方向に実装された積層コンデンサ1によるESL値と縦方向に実装された積層コンデンサ1によるESL値との間のばらつきを低減することができる。その結果、本発明に係る積層コンデンサ1であれば、ESL値のばらつきを考慮することなく、何れかの側面2a〜2dを実装面として当該積層コンデンサ1を回路基板S等に実装でき、実装効率を向上させることが可能となる。しかも、第1引出電極部32及び第2引出電極部42それぞれが側面2c,2dに向けて伸びるように構成されているため、引出電極部内を流れる電流が逆向きになり、磁界が相殺され、ESL値自体を低減することができる。また、第1及び第2の端子電極5,6間の離間距離Gが端子電極5,6の電極幅W1,W2よりも短いため、この構成によっても、更にESL値を低減することができる。
【0043】
また、積層コンデンサ1の第3又は第4の側面2c,2dを実装面とした際のESL値であって距離Wgに基づいて算出されるESL値(式2参照)を、積層コンデンサ1の第1又は第2の側面2a,2bを実装面とした際のELS値であって距離Cvに基づいて算出されるESL値(式1参照)で除した比率が、式(3)に示すように、0.8〜1.2の範囲内となるように、距離Wg及び距離Cvが設定されている。このため、積層コンデンサ1の実装方向に応じたESL値のばらつきが一層低減されるようになっている。
【0044】
また、積層コンデンサ1では、第1及び第2の端面2e,2fの1辺の長さが0.3mm〜0.5mmである場合に、距離Cvが10μm〜40μmであり、且つ、距離Wgが40μm〜70μmとなっている。また、更に好ましい場合には、距離Cvが20μm〜30μmであり、且つ、距離Wgが50μm〜70μmとなっている。このため、ESL値のバラツキを更に低減することができることに加え、例えば、距離Cvの下限が10μmであることにより、積層コンデンサにかかる応力によるクラックで各内部電極が表面に露出する可能性が低減されたり、距離Cvの上限が40μmであることにより、積層コンデンサ内における各内部電極の積層数を多くすることができる。更に、距離Wgの下限が40μmであることにより、内部電極の積層時の位置ずれによって主電極部が側面に露出してしまう可能性が低減されたり、距離Wgの上限が70μmであることにより、主電極部の面積を広くすることができる。
【0045】
続いて、上述した積層コンデンサ1を回路基板Sに実装する実装構造の例について、図7及び図8を参照して説明する。
【0046】
まず、回路基板Sの構造について説明する。回路基板Sは、多層基板であり、その内部にスルーホール電極H1,H2と、スルーホール電極H1,H2それぞれに接続され且つ接続されたスルーホール電極H1,H2から外側に向けて伸びるように回路基板Sの表面上に広がって形成された実装電極E1,E2と、を備えている。スルーホール電極H1,H2は互いに離間しており、回路基板Sに実装される積層コンデンサ1の第1及び第2の引出電極部32,42の中心間の距離よりも狭い中心間の距離となっている。
【0047】
次に、この回路基板Sに対し、積層コンデンサ1を第1〜第4の側面2a〜2dの内の何れかの側面を実装面として実装し、端子電極5,6を実装電極E1,E2それぞれに接続した場合の作用効果について説明する。
【0048】
例えば、図7に示すように、積層コンデンサ1を横方向に回路基板Sに実装した場合、この実装構造では、スルーホール電極H1から実装電極E1を介して引出電極部42へと流れる電流I1と主電極部31,41を流れる電流I2との向きが少なくとも一部において逆方向となる。また、引出電極部32から実装電極E2を介してスルーホール電極H2へと流れる電流I3と、主電極部31,41を流れる電流I2との向きが少なくとも一部において逆方向となる。この結果、各電極等を流れる電流I1〜I3によって生成される磁界が相殺され、この実装構造によれば、積層コンデンサ1のESL値を低減することができる。
【0049】
また、図8に示すように、積層コンデンサ1を縦方向に回路基板Sに実装した場合、この実装構造でも、スルーホール電極H1から実装電極E1を介して引出電極部42へと流れる電流I1と主電極部31,41を流れる電流I2との向きが少なくとも一部において逆方向となる。また、引出電極部32から実装電極E2を介してスルーホール電極H2へと流れる電流I3と、主電極部31,41を流れる電流I2との向きが少なくとも一部において逆方向となる。この結果、各電極等を流れる電流I1〜I3によって生成される磁界が相殺され、この実装構造によれば、積層コンデンサ1のESL値を低減することができる。言い換えると、何れの方向に実装した場合であっても、この実装構造によれば、積層コンデンサ1のESL値を低減することができ、しかも、上述したように、ESL値のばらつきを抑えることができる。
【0050】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上述した第1及び第2の内部電極3,4や第1及び第2の端子電極5,6は、次のように変形することもできる。
【0051】
まず、第1及び第2の内部電極3,4の変形例としては、例えば、図9に示される内部電極3a,4aであってもよい。図9に示される変形例では、第1の内部電極3aの電極部33aと第2の内部電極4aの電極部43aとが上記実施形態と異なっている。これら電極部33a,43aは、第3引出電極部33や第4引出電極部43のように第1又は第2の端面2e,2fに向けて伸びて第1又は第2の端面2e,2fに露出するのではなく、第1及び第2の端子電極5,6に接続されない構成となっている。この構成によれば、すべての電流が第1及び第2引出電極部32,42を流れる構成となり、電流の向きが逆向きとなる領域を増やすことができ、磁界の相殺によるESL値の低減を図ることができる。
【0052】
また、第1及び第2の内部電極3,4の別の変形例としては、例えば、図10に示される内部電極3b,4bであってもよい。図10に示される変形例では、第1の内部電極3bの第3引出電極部33bと第2の内部電極4bの第4引出電極部43bとが上記実施形態と異なっている。これら引出電極部33b,43bは、第3引出電極部33や第4引出電極部43のように第1及び第2主電極部31,41の端部のみから連接されるのではなくて、第1及び第2主電極部31,41の端部と第2又は第4引出電極部32,42の端部との両方から連接される構成となっている。この構成によれば、端子電極5,6に接続される引出電極の面積が大きくなり、等価直列抵抗を低減することができる。
【0053】
また、第1及び第2の端子電極5,6の変形例としては、例えば、図11に示される端子電極5a,6aであってもよい。図11に示される変形例では、第1の端子電極5aは、第1〜第4の側面2a〜2dの第1の端面2e側の部分のみを覆い、第1の端面2eを覆わない構成となっている。また、第2の端子電極6aは、第1〜第4の側面2a〜2dの第2の端面2f側の部分のみを覆い、第2の端面2fを覆わない構成となっている。この場合、内部電極は端面2e,2fには露出しない構成であり、端子電極5a,6aは、内部電極3,4と第1又は第2引出電極部32,42を介して接続される。この構成の場合、積層コンデンサ1では端面2e,2fに端子電極が形成されないことから、その分、長さを短小化させたり、安定化させたりすることができる。
【符号の説明】
【0054】
1…積層コンデンサ、2…コンデンサ素体、3…第1の内部電極、4…第2の内部電極、5…第1の端子電極、6…第2の端子電極、10…誘電体層、31…第1主電極部、32…第1引出電極部、33…第3引出電極部、41…第2主電極部、42…第2引出電極部、43…第4引出電極部、E1,E2…実装電極、H1,H2…スルーホール電極、I1,I2,I3…電流、S…回路基板。
【特許請求の範囲】
【請求項1】
互いに対向する略長方形の第1及び第2の側面と、前記第1及び第2の側面間を連結するように前記第1及び第2の側面の長辺方向に伸び且つ互いに対向する第3及び第4の側面と、前記第1及び第2の側面間を連結するように前記第1及び第2の側面の短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面とを有し、且つ、前記第1及び第2の側面の対向方向に積層された複数の誘電体層から構成されるコンデンサ素体と、
前記コンデンサ素体内に配置され、且つ、前記第3及び第4の側面に向けて伸びる第1引出電極部と前記第3及び第4の側面から距離Wg離間している第1主電極部とを有する第1の内部電極と、
前記コンデンサ素体内に配置され、且つ、前記第3及び第4の側面に向けて伸びる第2引出電極部と前記第1及び第2の側面の対向方向において前記第1の主電極部に対向し且つ前記第3及び第4の側面から距離Wg離間している第2主電極部とを有する第2の内部電極と、
前記第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W1となるように前記第1、第2、第3及び第4の側面の前記第1の端面側に配置され、且つ、前記第1引出電極部に接続される第1の端子電極と、
前記第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W2となり且つ前記第1の端子電極からの離間距離Gが前記電極幅W1及びW2よりも短くなるように前記第1、第2、第3及び第4の側面の前記第2の端面側に配置され、且つ、前記第2引出電極部に接続される第2の端子電極と、を備え、
前記第1及び第2の内部電極は、前記第1及び第2の側面の対向方向において前記複数の誘電体層の内のいずれかの誘電体層を介して交互に積層されており、前記第1及び第2の側面側の最外層に位置する前記第1又は第2の内部電極と当該内部電極に近接する前記第1又は第2の側面との距離Cvが、前記第1又は第2主電極部と前記第3又は第4の側面との距離Wgよりも短くなっていることを特徴とする積層コンデンサ。
【請求項2】
前記積層コンデンサの前記第3又は第4の側面を実装面とした際の等価直列インダクタンス値であって前記距離Wgに基づいて算出される第1インダクタンス値を、前記積層コンデンサの前記第1又は第2の側面を実装面とした際の等価直列インダクタンス値であって前記距離Cvに基づいて算出される第2インダクタンス値で除した比率が0.8〜1.2の範囲内となるように前記距離Wg及び前記距離Cvが設定されていることを特徴とする請求項1に記載の積層コンデンサ。
【請求項3】
前記第1及び第2の端面の1辺の長さが0.3mm〜0.5mmである場合に、前記距離Cvが10μm〜40μmであり、且つ、前記距離Wgが40μm〜70μmであることを特徴とする請求項1又は2に記載の積層コンデンサ。
【請求項4】
前記距離Cvが20μm〜30μmであり、且つ、前記距離Wgが50μm〜70μmであることを特徴とする請求項3に記載の積層コンデンサ。
【請求項5】
請求項1〜4の内の何れか一項に記載の積層コンデンサを回路基板に実装する実装構造であって、
前記回路基板は、前記第1及び第2の端面の対向方向における前記第1及び第2引出電極部間の距離よりも狭い距離で離間するように前記回路基板内にそれぞれ形成されたスルーホール電極と、前記スルーホール電極それぞれに接続され且つ前記スルーホール電極から外に離れる方向に向けて伸びるように前記回路基板上に形成された実装電極とを備え、
前記第1、第2、第3及び第4の側面の内の何れかの一の側面を実装面として、前記積層コンデンサの前記第1及び第2の端子電極を前記実装電極それぞれに接続する実装構造。
【請求項6】
互いに対向する略長方形の第1及び第2の側面と前記第1及び第2の側面間を連結するように前記第1及び第2の側面の長辺方向に伸び且つ互いに対向する第3及び第4の側面と前記第1及び第2の側面間を連結するように前記第1及び第2の側面の短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面とを有するコンデンサ素体と、前記コンデンサ素体内に配置される第1及び第2の内部電極と、前記コンデンサ素体の表面に配置される第1及び第2の端子電極とを備えた積層コンデンサの製造方法であって、
誘電体層上に前記第1及び第2の内部電極それぞれを形成する工程と、
前記第1及び第2の内部電極を誘電体層を介して交互に積層して、前記第1及び第2の内部電極が内部に配置された前記コンデンサ素体を得る工程と、
前記コンデンサ素体に前記第1及び第2の端子電極を形成する工程と、を備え、
前記第1及び第2の内部電極を形成する工程では、前記第3及び第4の側面に向けて伸びる第1引出電極部と前記第3及び第4の側面から距離Wg離間している第1主電極部とを有するように前記第1の内部電極を形成すると共に、前記第3及び第4の側面に向けて伸びる第2引出電極部と前記第3及び第4の側面から距離Wg離間している第2主電極部とを有するように前記第2の内部電極を形成し、
前記第1及び第2の端子電極を形成する工程では、前記第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W1となるように前記第1、第2、第3及び第4の側面の前記第1の端面側に配置され且つ前記第1引出電極部に接続されるように前記第1の端子電極を形成すると共に、前記第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W2となり且つ前記第1の端子電極からの離間距離Gが前記電極幅W1,W2よりも短くなるように前記第1、第2、第3及び第4の側面の前記第2の端面側に配置され且つ前記第2引出電極部に接続されるように前記第2の端子電極を形成し、
前記第1及び第2の内部電極を形成する工程及び前記コンデンサ素体を得る工程では、前記第1及び第2の側面側の最外層に位置する前記第1又は第2の内部電極と当該内部電極に近接する前記第1又は第2の側面との距離Cvが前記第1又は第2主電極部と前記第3又は第4の側面との距離Wgよりも短くなるように前記第1及び第2の内部電極を誘電体層を介して交互に積層し、前記積層コンデンサの前記第3又は第4の側面を実装面とした際の等価直列インダクタンス値であって前記距離Wgに基づいて算出される第1インダクタンス値を、前記積層コンデンサの前記第1又は第2の側面を実装面とした際の等価直列インダクタンス値であって前記距離Cvに基づいて算出される第2インダクタンス値で除した比率が0.8〜1.2の範囲内となるように前記距離Wg及び前記距離Cvを設定して前記積層コンデンサを製造することを特徴とする製造方法。
【請求項1】
互いに対向する略長方形の第1及び第2の側面と、前記第1及び第2の側面間を連結するように前記第1及び第2の側面の長辺方向に伸び且つ互いに対向する第3及び第4の側面と、前記第1及び第2の側面間を連結するように前記第1及び第2の側面の短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面とを有し、且つ、前記第1及び第2の側面の対向方向に積層された複数の誘電体層から構成されるコンデンサ素体と、
前記コンデンサ素体内に配置され、且つ、前記第3及び第4の側面に向けて伸びる第1引出電極部と前記第3及び第4の側面から距離Wg離間している第1主電極部とを有する第1の内部電極と、
前記コンデンサ素体内に配置され、且つ、前記第3及び第4の側面に向けて伸びる第2引出電極部と前記第1及び第2の側面の対向方向において前記第1の主電極部に対向し且つ前記第3及び第4の側面から距離Wg離間している第2主電極部とを有する第2の内部電極と、
前記第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W1となるように前記第1、第2、第3及び第4の側面の前記第1の端面側に配置され、且つ、前記第1引出電極部に接続される第1の端子電極と、
前記第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W2となり且つ前記第1の端子電極からの離間距離Gが前記電極幅W1及びW2よりも短くなるように前記第1、第2、第3及び第4の側面の前記第2の端面側に配置され、且つ、前記第2引出電極部に接続される第2の端子電極と、を備え、
前記第1及び第2の内部電極は、前記第1及び第2の側面の対向方向において前記複数の誘電体層の内のいずれかの誘電体層を介して交互に積層されており、前記第1及び第2の側面側の最外層に位置する前記第1又は第2の内部電極と当該内部電極に近接する前記第1又は第2の側面との距離Cvが、前記第1又は第2主電極部と前記第3又は第4の側面との距離Wgよりも短くなっていることを特徴とする積層コンデンサ。
【請求項2】
前記積層コンデンサの前記第3又は第4の側面を実装面とした際の等価直列インダクタンス値であって前記距離Wgに基づいて算出される第1インダクタンス値を、前記積層コンデンサの前記第1又は第2の側面を実装面とした際の等価直列インダクタンス値であって前記距離Cvに基づいて算出される第2インダクタンス値で除した比率が0.8〜1.2の範囲内となるように前記距離Wg及び前記距離Cvが設定されていることを特徴とする請求項1に記載の積層コンデンサ。
【請求項3】
前記第1及び第2の端面の1辺の長さが0.3mm〜0.5mmである場合に、前記距離Cvが10μm〜40μmであり、且つ、前記距離Wgが40μm〜70μmであることを特徴とする請求項1又は2に記載の積層コンデンサ。
【請求項4】
前記距離Cvが20μm〜30μmであり、且つ、前記距離Wgが50μm〜70μmであることを特徴とする請求項3に記載の積層コンデンサ。
【請求項5】
請求項1〜4の内の何れか一項に記載の積層コンデンサを回路基板に実装する実装構造であって、
前記回路基板は、前記第1及び第2の端面の対向方向における前記第1及び第2引出電極部間の距離よりも狭い距離で離間するように前記回路基板内にそれぞれ形成されたスルーホール電極と、前記スルーホール電極それぞれに接続され且つ前記スルーホール電極から外に離れる方向に向けて伸びるように前記回路基板上に形成された実装電極とを備え、
前記第1、第2、第3及び第4の側面の内の何れかの一の側面を実装面として、前記積層コンデンサの前記第1及び第2の端子電極を前記実装電極それぞれに接続する実装構造。
【請求項6】
互いに対向する略長方形の第1及び第2の側面と前記第1及び第2の側面間を連結するように前記第1及び第2の側面の長辺方向に伸び且つ互いに対向する第3及び第4の側面と前記第1及び第2の側面間を連結するように前記第1及び第2の側面の短辺方向に伸び且つ互いに対向する略正方形の第1及び第2の端面とを有するコンデンサ素体と、前記コンデンサ素体内に配置される第1及び第2の内部電極と、前記コンデンサ素体の表面に配置される第1及び第2の端子電極とを備えた積層コンデンサの製造方法であって、
誘電体層上に前記第1及び第2の内部電極それぞれを形成する工程と、
前記第1及び第2の内部電極を誘電体層を介して交互に積層して、前記第1及び第2の内部電極が内部に配置された前記コンデンサ素体を得る工程と、
前記コンデンサ素体に前記第1及び第2の端子電極を形成する工程と、を備え、
前記第1及び第2の内部電極を形成する工程では、前記第3及び第4の側面に向けて伸びる第1引出電極部と前記第3及び第4の側面から距離Wg離間している第1主電極部とを有するように前記第1の内部電極を形成すると共に、前記第3及び第4の側面に向けて伸びる第2引出電極部と前記第3及び第4の側面から距離Wg離間している第2主電極部とを有するように前記第2の内部電極を形成し、
前記第1及び第2の端子電極を形成する工程では、前記第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W1となるように前記第1、第2、第3及び第4の側面の前記第1の端面側に配置され且つ前記第1引出電極部に接続されるように前記第1の端子電極を形成すると共に、前記第1及び第2の端面の対向方向におけるそれぞれの幅が電極幅W2となり且つ前記第1の端子電極からの離間距離Gが前記電極幅W1,W2よりも短くなるように前記第1、第2、第3及び第4の側面の前記第2の端面側に配置され且つ前記第2引出電極部に接続されるように前記第2の端子電極を形成し、
前記第1及び第2の内部電極を形成する工程及び前記コンデンサ素体を得る工程では、前記第1及び第2の側面側の最外層に位置する前記第1又は第2の内部電極と当該内部電極に近接する前記第1又は第2の側面との距離Cvが前記第1又は第2主電極部と前記第3又は第4の側面との距離Wgよりも短くなるように前記第1及び第2の内部電極を誘電体層を介して交互に積層し、前記積層コンデンサの前記第3又は第4の側面を実装面とした際の等価直列インダクタンス値であって前記距離Wgに基づいて算出される第1インダクタンス値を、前記積層コンデンサの前記第1又は第2の側面を実装面とした際の等価直列インダクタンス値であって前記距離Cvに基づいて算出される第2インダクタンス値で除した比率が0.8〜1.2の範囲内となるように前記距離Wg及び前記距離Cvを設定して前記積層コンデンサを製造することを特徴とする製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2011−100830(P2011−100830A)
【公開日】平成23年5月19日(2011.5.19)
【国際特許分類】
【出願番号】特願2009−254026(P2009−254026)
【出願日】平成21年11月5日(2009.11.5)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
【公開日】平成23年5月19日(2011.5.19)
【国際特許分類】
【出願日】平成21年11月5日(2009.11.5)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
[ Back to top ]