積層型電子部品
【課題】複数の共振器とグランドとの間に、複数の共振器に共通のインダクタを設けながら、電子部品の小型化、薄型化と、共振器のQを大きくすることとの両立を可能にする。
【解決手段】電子部品1は、第1および第2の共振器を備えている。第1の共振器は第1のインダクタを有し、第2の共振器は第2のインダクタを有している。第1のインダクタは、積層体20の上面20Aに配置された第1の外面導体部分11Aを含んでいる。第2のインダクタは、積層体20の上面20Aに配置された第2の外面導体部分12Aを含んでいる。電子部品1は、更に、第1および第2のインダクタとグランドとを電気的に接続する共通インダクタを備えている。共通インダクタは、積層体20の上面20Aに配置された共通外面導体部分と、積層体20を構成する導体層381,391によって構成された共通導体層部分とを含んでいる。
【解決手段】電子部品1は、第1および第2の共振器を備えている。第1の共振器は第1のインダクタを有し、第2の共振器は第2のインダクタを有している。第1のインダクタは、積層体20の上面20Aに配置された第1の外面導体部分11Aを含んでいる。第2のインダクタは、積層体20の上面20Aに配置された第2の外面導体部分12Aを含んでいる。電子部品1は、更に、第1および第2のインダクタとグランドとを電気的に接続する共通インダクタを備えている。共通インダクタは、積層体20の上面20Aに配置された共通外面導体部分と、積層体20を構成する導体層381,391によって構成された共通導体層部分とを含んでいる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数の共振器を備え、積層された複数の誘電体層を含む積層体を用いて構成された積層型電子部品に関する。
【背景技術】
【0002】
ブルートゥース(登録商標)規格の通信装置、無線LAN(ローカルエリアネットワーク)用の通信装置、ワイマックス(WiMAX(登録商標);Worldwide Interoperability for Microwave Access)規格の通信装置、携帯電話機等の無線通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記無線通信装置における電子部品の一つに、送信信号や受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の無線通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献1,2に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のバンドパスフィルタが提案されている。
【0003】
特許文献1には、複数の誘電体層が積層されて構成された誘電体の中に、それぞれ共振器を構成するための第1および第2のストリップライン導体層が埋設され、更に、第1および第2のストリップライン導体層に対向するグランド導体層が設けられ、第1および第2のストリップライン導体層とグランド導体層が、取付面に対して垂直方向に延びるように配置されて、取付面に設けられたグランド端子導体層に直接接続された積層型誘電体フィルタが記載されている。
【0004】
特許文献2には、複数の誘電体シートが積層されて構成された誘電体の中において、2つのストリップ線路共振器が並んで配置され、この2つの共振器の一端部が、互いに連結され、ビアインダクタによるシャントインダクタンスを介して、最下層の接地プレートに接続されたバンドパスフィルタが記載されている。また、特許文献2には、シャントインダクタンスの値によって、通過帯域の両側の減衰極を制御できることが記載されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第3425065号公報
【特許文献2】特開2007−13962号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
一般的に、複数の共振器を備えた積層型のバンドパスフィルタでは、小型化、薄型化に伴って、共振器を構成する導体層が小さくなると共に、共振器を構成する導体層とグランドとの間の距離が小さくなる。その結果、共振器のQが小さくなって、バンドパスフィルタの通過帯域における伝送品質が劣化するという問題が発生する。
【0007】
特許文献1に記載された技術では、第1および第2のストリップライン導体層とグランド導体層を取付面に対して垂直方向に配置することによって、ストリップライン導体層とグランド導体層との間の距離を大きくして共振器のQを大きくしても、フィルタの高さが大きくならないようにしている。
【0008】
しかしながら、特許文献1に記載された技術では、共振器を構成するための第1および第2のストリップライン導体層が誘電体の中に埋設されていることから、フィルタの小型化、薄型化を図りながら、ストリップライン導体層を大きくすることが難しいという問題点がある。
【0009】
ところで、バンドパスフィルタの特性としては、通過帯域よりも低周波数側の特定の狭い周波数帯域における減衰量を特に大きくすることが要求される場合がある。このような場合の例としては、異なる周波数帯域を使用する複数の通信方式に対応可能な通信装置において、最も低い周波数帯域を使用する通信方式以外の通信方式における受信信号の経路にバンドパスフィルタが使用される場合が挙げられる。他の例としては、バンドパスフィルタが使用される通信装置が、バンドパスフィルタの通過帯域よりも低い周波数帯域を使用する通信方式の電波が存在する環境で使用されやすい場合が挙げられる。具体的な例としては、2.4GHz付近の通過帯域を有するバンドパスフィルタの特性として、1.5GHzにおける減衰量が30dB以上であることが要求される場合がある。
【0010】
このような要求を満たすバンドパスフィルタを実現する方法の1つとして、特許文献2に記載されているように、シャントインダクタンスの値によって減衰極を制御する方法がある。
【0011】
ところが、特許文献2に記載された技術では、バンドパスフィルタの小型化、薄型化と、共振器のQを大きくすることとの両立が難しいという問題点がある。以下、その理由について説明する。特許文献2に記載された技術では、2つの共振器の一端部が互いに連結され、ビアインダクタによるシャントインダクタンスを介して接地される構造である。この構造では、ビアインダクタを長くすれば、共振器と接地プレートとの間の距離を大きくして共振器のQを大きくすることはできるが、バンドパスフィルタの高さが大きくなる。逆に、ビアインダクタを短くすれば、バンドパスフィルタの高さを小さくすることはできるが、共振器と接地プレートとの間の距離が小さくなって共振器のQが小さくなる。
【0012】
一方、特許文献1に記載された構造のバンドパスフィルタでは、第1および第2のストリップライン導体層が、取付面に設けられたグランド端子導体層に直接接続された構造であるため、第1および第2のストリップライン導体層のグランド側の端部と、グランドとの間に、第1および第2のストリップライン導体層に共通のインダクタを設けることができないという問題点がある。
【0013】
本発明はかかる問題点に鑑みてなされたもので、その目的は、複数の共振器を備え、積層された複数の誘電体層を含む積層体を用いて構成された積層型電子部品であって、複数の共振器とグランドとの間に、複数の共振器に共通のインダクタを設けながら、小型化、薄型化と、共振器のQを大きくすることとの両立を可能にした積層型電子部品を提供することにある。
【課題を解決するための手段】
【0014】
本発明の積層型電子部品は、複数の誘電体層と1つ以上の導体層が積層されて構成され、外面を有する積層体と、積層体と一体化され、電磁界結合する第1および第2の共振器とを備えている。第1の共振器は第1のインダクタを有し、第2の共振器は第2のインダクタを有している。積層型電子部品は、更に、第1および第2のインダクタとグランドとを電気的に接続する共通インダクタを備えている。第1のインダクタは、積層体の外面に配置された第1の外面導体部分を含んでいる。第2のインダクタは、積層体の外面に配置された第2の外面導体部分を含んでいる。共通インダクタは、積層体を構成する1つ以上の導体層のうちの少なくとも1つによって構成された共通導体層部分を含んでいる。
【0015】
本発明の積層型電子部品において、積層体の外面は、それぞれ積層体を構成する1つ以上の導体層の面に対して垂直な複数の面を含み、第1および第2の外面導体部分は、それぞれ、前記複数の面のうちのいずれかに配置されていてもよい。この場合、共通インダクタは、更に、前記複数の面のうちのいずれかに配置された共通外面導体部分を含み、共通導体層部分は、共通外面導体部分とグランドとを電気的に接続してもよい。
【0016】
前記複数の面は、互いに反対側を向いた第1および第2の面を含み、共通外面導体部分は、第1の面に配置されていてもよい。この場合、積層型電子部品は、更に、第2の面に配置され、グランドに電気的に接続されるグランド端子を備え、共通導体層部分は、共通外面導体部分とグランド端子とを電気的に接続していてもよい。
【0017】
また、第1および第2の外面導体部分と共通外面導体部分は、前記複数の面のうちの1つの面において、共通外面導体部分が第1の外面導体部分と第2の外面導体部分との間に位置するように配置されていてもよい。
【0018】
また、積層体を構成する1つ以上の導体層は、共通導体層部分を構成する少なくとも1つの導体層以外の少なくとも1つの接続用導体層を含み、第1のインダクタは、更に、第1の外面導体部分と共通外面導体部分とを電気的に接続する第1の接続部分を含み、第2のインダクタは、更に、第2の外面導体部分と共通外面導体部分とを電気的に接続する第2の接続部分を含み、第1の接続部分と第2の接続部分は、少なくとも1つの接続用導体層を用いて構成されていてもよい。
【0019】
また、本発明の積層型電子部品は、更に、積層体の外面に配置され、信号の入力のために用いられる入力端子と、積層体の外面に配置され、信号の出力のために用いられる出力端子とを備えていてもよい。この場合、第1のインダクタは、入力端子に電気的に接続され、第2のインダクタは、出力端子に電気的に接続されていてもよい。また、第1および第2の共振器は、バンドパスフィルタの機能を実現してもよい。
【発明の効果】
【0020】
本発明の積層型電子部品では、第1のインダクタは、積層体の外面に配置された第1の外面導体部分を含み、第2のインダクタは、積層体の外面に配置された第2の外面導体部分を含み、共通インダクタは、積層体を構成する1つ以上の導体層のうちの少なくとも1つによって構成された共通導体層部分を含んでいる。これにより、本発明によれば、第1および第2の外面導体部分を大きくすることが可能になると共に、第1および第2の外面導体部分の各々とグランドとの間の距離を大きくすることが可能になる。そのため、本発明によれば、複数の共振器とグランドとの間に、複数の共振器に共通のインダクタを設けながら、積層型電子部品の小型化、薄型化と、共振器のQを大きくすることとの両立が可能になるという効果を奏する。
【図面の簡単な説明】
【0021】
【図1】本発明の一実施の形態に係る電子部品の回路構成を示す回路図である。
【図2】本発明の一実施の形態に係る電子部品の主要部分を示す斜視図である。
【図3】本発明の一実施の形態に係る電子部品の主要部分を示す斜視図である。
【図4】本発明の一実施の形態に係る電子部品の外観を示す斜視図である。
【図5】図4に示した電子部品の平面図である。
【図6】図4に示した電子部品の1つの側面を示す側面図である。
【図7】図4に示した電子部品の他の側面を示す側面図である。
【図8】図4に示した電子部品の底面図である。
【図9】図2におけるA方向から見た電子部品の主要部分を示す説明図である。
【図10】図2におけるB方向から見た電子部品の主要部分を示す説明図である。
【図11】図4に示した電子部品における積層体の平面図である。
【図12】図4に示した電子部品における積層体の底面図である。
【図13】本発明の一実施の形態における積層体の1層目ないし5層目の誘電体層の上面を示す説明図である。
【図14】本発明の一の実施の形態における積層体の6層目ないし10層目の誘電体層の上面を示す説明図である。
【図15】比較例の電子部品の回路構成を示す回路図である。
【図16】図15に示した電子部品の挿入損失特性の一例を示す特性図である。
【図17】本発明の一実施の形態に係る電子部品の挿入損失特性の一例を示す特性図である。
【図18】本発明の一実施の形態における変形例の電子部品の主要部分を示す説明図である。
【図19】図9に示した電子部品と図18に示した電子部品の挿入損失特性を示す特性図である。
【図20】図19に示した特性の一部を拡大して示す特性図である。
【発明を実施するための形態】
【0022】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の一実施の形態に係る積層型電子部品の回路構成について説明する。本実施の形態に係る積層型電子部品(以下、単に電子部品と記す。)1は、バンドパスフィルタの機能を有している。図1に示したように、電子部品1は、信号の入力のために用いられる入力端子2と、信号の出力のために用いられる出力端子3と、入力端子2に電気的に接続された第1の共振器4と、出力端子3に電気的に接続された第2の共振器5と、キャパシタ15とを備えている。
【0023】
第1の共振器4は、互いに電気的に接続された第1のインダクタ11と第1のキャパシタ13とを有している。第2の共振器5は、互いに電気的に接続された第2のインダクタ12と第2のキャパシタ14とを有している。共振器4,5は、電磁界結合する。電磁界結合は、誘導性結合と容量性結合の少なくとも一方を含む。本実施の形態では、共振器4,5は、インダクタ11,12間の誘導性結合によって誘導性結合すると共に、キャパシタ15を介して容量性結合する。本実施の形態では、特に、共振器4,5間の主な結合は容量性結合である。図1では、インダクタ11,12間の誘導性結合を、記号Mを付した曲線で表している。
【0024】
第1のインダクタ11は、直列に接続された第1の外面導体部分11Aと第1の接続部分11Bとを含んでいる。第2のインダクタ12は、直列に接続された第2の外面導体部分12Aと第2の接続部分12Bとを含んでいる。
【0025】
電子部品1は、更に、共振器4,5に共通のインダクタであって、インダクタ11,12とグランドとを電気的に接続する共通インダクタ16を備えている。共通インダクタ16は、直列に接続された共通外面導体部分16Aと共通導体層部分16Bとを含んでいる。
【0026】
外面導体部分11Aの一端とキャパシタ13,15の各一端は、入力端子2に電気的に接続されている。外面導体部分11Aの他端は接続部分11Bの一端に電気的に接続されている。キャパシタ13の他端はグランドに電気的に接続されている。外面導体部分12Aの一端、キャパシタ14の一端および出力端子3は、キャパシタ15の他端に電気的に接続されている。外面導体部分12Aの他端は接続部分12Bの一端に電気的に接続されている。キャパシタ14の他端はグランドに電気的に接続されている。接続部分11B,12Bの各他端は、共通外面導体部分16Aの一端に接続されている。共通外面導体部分16Aの他端は共通導体層部分16Bの一端に接続されている。共通導体層部分16Bの他端はグランドに接続されている。
【0027】
共振器4,5は、回路構成上、入力端子2と出力端子3との間に設けられ、バンドパスフィルタの機能を実現する。共振器4,5はいずれも、一端が開放され他端が短絡された1/4波長共振器であって、キャパシタ13,14によってインダクタ11,12の物理長を1/4波長よりも短くする効果を用いた1/4波長共振器である。
【0028】
本実施の形態に係る電子部品1では、入力端子2に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器4,5を用いて構成されたバンドパスフィルタを通過し、出力端子3から出力される。
【0029】
次に、図2ないし図8を参照して、電子部品1の構造の概略について説明する。図2および図3は、電子部品1の主要部分を示す斜視図である。図4は、電子部品1の外観を示す斜視図である。図5は、図4に示した電子部品1の平面図である。図6は、図4に示した電子部品1の1つの側面を示す側面図である。図7は、図4に示した電子部品1の他の側面を示す側面図である。図8は、図4に示した電子部品1の底面図である。
【0030】
電子部品1は、電子部品1の構成要素を一体化するための積層体20を備えている。後で詳しく説明するが、積層体20は、複数の誘電体層と1つ以上(本実施の形態では特に複数)の導体層が積層されて構成され、外面を有している。
【0031】
積層体20は、直方体形状をなしている。積層体20の外面は、上面20Aと、底面20Bと、4つの側面20C〜20Fとを含んでいる。上面20Aと底面20Bは互いに反対側を向き、側面20C,20Dも互いに反対側を向き、側面20E,20Fも互いに反対側を向いている。側面20C〜20Fは、上面20Aおよび底面20Bに対して垂直になっている。積層体20において、側面20C,20Dに垂直な方向が、複数の誘電体層および1つ以上の導体層の積層方向である。図2および図3では、この積層方向を、記号Tを付した矢印で示している。上面20A、底面20Bおよび2つの側面20E,20Fは、積層体20を構成する複数の誘電体層および1つ以上の導体層の各面に対して垂直になっている。上面20Aは、本発明における第1の面に対応し、底面20Bは、本発明における第2の面に対応する。
【0032】
電子部品1は、更に、積層体20の外面に配置された第1ないし第3の外面導体21,22,23を備えている。外面導体21,22,23は、積層体20を構成する1つ以上の導体層の各面に対して垂直な複数の面20A,20B,20E,20Fのうちのいずれかに配置されていることが好ましい。本実施の形態では、特に、外面導体21,22,23は、積層体20の上面20Aに配置されている。また、外面導体21,22,23は、上面20Aにおいて、第3の外面導体23が、第1の外面導体21と第2の外面導体22との間に位置するように配置されている。外面導体21,22,23は、いずれも、一方向に長い矩形形状を有している。外面導体21,22,23は、それらの長手方向が同じ方向になるように並べて配置されている。なお、外面導体21,22,23の長手方向は、積層方向Tと同じ方向である。
【0033】
第1の外面導体21は、上面20Aと側面20Eとの間の稜線の近傍に配置されている。第1の外面導体21の長手方向の一端部は、上面20Aと側面20Cとの間の稜線の近傍に配置され、第1の外面導体21の長手方向の他端部は、上面20Aと側面20Dとの間の稜線の近傍に配置されている。第1の外面導体21は、図1における第1の外面導体部分11Aを構成する。
【0034】
第2の外面導体22は、上面20Aと側面20Fとの間の稜線の近傍に配置されている。第2の外面導体22の長手方向の一端部は、上面20Aと側面20Cとの間の稜線の近傍に配置され、第2の外面導体22の長手方向の他端部は、上面20Aと側面20Dとの間の稜線の近傍に配置されている。第2の外面導体22は、図1における第2の外面導体部分12Aを構成する。
【0035】
第3の外面導体23の長手方向の一端部は、上面20Aと側面20Cとの間の稜線の近傍に配置され、第3の外面導体23の長手方向の他端部は、上面20Aと側面20Dとの間の稜線の近傍に配置されている。後で詳しく説明するが、第3の外面導体23の一部は、図1における共通外面導体部分16Aを構成する。
【0036】
電子部品1は、更に、積層体20の底面20Bに配置された入力端子24、出力端子25およびグランド端子26を備えている。入力端子24、出力端子25およびグランド端子26は、底面20Bにおいて、グランド端子26が入力端子24と出力端子25との間に位置するように配置されている。入力端子24は、図1における入力端子2に対応する。出力端子25は、図1における出力端子3に対応する。グランド端子26は、グランドに接続される。端子24,25,26は、いずれも、一方向に長い矩形形状を有している。端子24,25,26は、それらの長手方向が同じ方向になるように並べて配置されている。なお、端子24,25,26の長手方向は、積層方向Tと同じ方向である。
【0037】
入力端子24は、底面20Bと側面20Eとの間の稜線の近傍に配置されている。入力端子24の上面は、底面20Bと側面20Cとの間の稜線の位置に配置された辺と、底面20Bと側面20Dとの間の稜線の位置に配置された辺と、底面20Bと側面20Eとの間の稜線の位置に配置された辺と、残りの辺とを有している。
【0038】
出力端子25は、底面20Bと側面20Fとの間の稜線の近傍に配置されている。出力端子25の上面は、底面20Bと側面20Cとの間の稜線の位置に配置された辺と、底面20Bと側面20Dとの間の稜線の位置に配置された辺と、底面20Bと側面20Fとの間の稜線の位置に配置された辺と、残りの辺とを有している。
【0039】
グランド端子26の長手方向の一端部は、底面20Bと側面20Cとの間の稜線の位置に配置され、グランド用導体層26の長手方向の他端部は、底面20Bと側面20Dとの間の稜線の位置に配置されている。
【0040】
電子部品1は、積層体20を構成する複数の誘電体層および1つ以上の導体層の各面に対して垂直な底面20Bが下を向くようにして、実装基板に実装される。すなわち、電子部品1は、実装基板に実装された状態における電子部品1の上下方向が、積層体20における積層方向Tに対して直交するように、実装基板に実装される。
【0041】
次に、図9ないし図14を参照して、積層体20について詳しく説明する。図9は、図2におけるA方向から見た電子部品1の主要部分を示す説明図である。図10は、図2におけるB方向から見た電子部品1の主要部分を示す説明図である。図11は、図4に示した電子部品1における積層体20の平面図である。図12は、図4に示した電子部品1における積層体20の底面図である。なお、図9は、図10ないし図12に比べて大きく描いている。図13において(a)〜(e)は、それぞれ、側面20C側から数えて1層目ないし5層目の誘電体層の上面を示している。図14において(a)〜(e)は、それぞれ、側面20C側から数えて6層目ないし10層目の誘電体層の上面を示している。
【0042】
図13(a)に示した1層目の誘電体層31の上面には、導体層は形成されていない。図13(b)に示した2層目の誘電体層32の上面には、キャパシタ用導体層321が形成されている。図13(c)に示した3層目の誘電体層33の上面には、キャパシタ用導体層331,332が形成されている。導体層331は、外面導体21と入力端子24に接続される。導体層332は、外面導体22と出力端子25に接続される。図13(d)に示した4層目の誘電体層34の上面には、グランド用導体層341が形成されている。この導体層341はグランド端子26に接続される。図13(e)に示した5層目の誘電体層35の上面には、キャパシタ用導体層351,352が形成されている。導体層351は、外面導体21と入力端子24に接続される。導体層352は、外面導体22と出力端子25に接続される。
【0043】
図14(a)に示した6層目の誘電体層36の上面には、キャパシタ用導体層361が形成されている。図14(b)に示した7層目の誘電体層37の上面には、キャパシタ用導体層371,372が形成されている。導体層371は、外面導体21と入力端子24に接続される。導体層372は、外面導体22と出力端子25に接続される。
【0044】
図14(c)に示した8層目の誘電体層38の上面には、共通インダクタ用導体層381が形成されている。共通インダクタ用導体層381は、外面導体23に接続される端部381aと、グランド端子26に接続される端部381bとを有している。図14(d)に示した9層目の誘電体層39の上面には、共通インダクタ用導体層391が形成されている。共通インダクタ用導体層391は、外面導体23に接続される端部391aと、グランド端子26に接続される端部391bとを有している。共通インダクタ用導体層381,382は、図1における共通導体層部分16Bを構成する。
【0045】
図14(e)に示した10層目の誘電体層40の上面には、接続用導体層401が形成されている。接続用導体層401は、端部401a,401b,401cを有している。端部401aは外面導体21に接続され、端部401bは外面導体22に接続され、端部401cは外面導体23に接続される。
【0046】
導体層401のうち、端部401aから端部401cまで連続している部分は、図1における第1の接続部分11Bを構成する。第1の接続部分11Bは、外面導体21と外面導体23とを電気的に接続する。導体層401のうち、端部401bから端部401cまで連続している部分は、図1における第2の接続部分12Bを構成する。第2の接続部分12Bは、外面導体22と外面導体23とを電気的に接続する。導体層401のうち、端部401cの近傍の一部は、第1の接続部分11Bの一部と第2の接続部分12Bの一部を兼ねている。
【0047】
図1における第1のインダクタ11は、外面導体21よりなる第1の外面導体部分11Aと、これに接続された第1の接続部分11Bとによって構成される。外面導体21は、導体層331,351,371を介して入力端子24に電気的に接続される。これにより、第1のインダクタ11が、入力端子24に電気的に接続される。
【0048】
図1における第2のインダクタ12は、外面導体22よりなる第2の外面導体部分12Aと、これに接続された第2の接続部分12Bとによって構成される。外面導体22は、導体層332,352,372を介して出力端子25に電気的に接続される。これにより、第2のインダクタ12が、出力端子25に電気的に接続される。
【0049】
図9に示したように、外面導体23のうち、長手方向における接続用導体層401(端部401c)との接続位置から共通インダクタ用導体層381(端部381a)との接続位置までの部分は、図1における共通外面導体部分16Aを構成する。共通導体層部分16B(共通インダクタ用導体層381,391)は、共通外面導体部分16Aとグランド(グランド端子26)とを電気的に接続する。
【0050】
キャパシタ用導体層321は、誘電体層32を介してキャパシタ用導体層331,332に対向している。導体層341は、誘電体層33を介してキャパシタ用導体層331,332に対向していると共に、誘電体層34を介して導体層351,352に対向している。キャパシタ用導体層361は、誘電体層35を介してキャパシタ用導体層351,352に対向していると共に、誘電体層36を介してキャパシタ用導体層371,372に対向している。
【0051】
導体層331,341,351および誘電体層33,34は、図1におけるキャパシタ13を構成する。導体層332,341,352および誘電体層33,34は、図1におけるキャパシタ14を構成する。導体層321,331,332,351,352,361,371,372および誘電体層32,35,36は、図1におけるキャパシタ15を構成する。
【0052】
図13および図14に示した誘電体層31〜40および複数の導体層が積層されて、図2ないし図4に示した積層体20が形成される。図13(a)に示した誘電体層31の上面は、積層体20の側面20Cとなる。図2ないし図4に示した外面導体21〜23および端子24〜26は、この積層体20の外面に形成される。なお、積層体20は、図13および図14に示した誘電体層31〜40の他に、上面に導体層が形成されていない1つ以上の誘電体層(以下、ブランク層と言う。)を含んでいてもよい。この1つ以上のブランク層は、積層方向における異なる位置に配置される2つの導体層の間隔を調整するために、必要に応じて、誘電体層31〜40のうちの隣接する任意の2つの誘電体層の間に挿入される。ここで、図9に示したように、共通インダクタ用導体層391と接続用導体層401との間隔を記号dで表す。この間隔dは、上面に導体層391が配置された誘電体層39と、上面に導体層401が配置された誘電体層40との間に挿入するブランク層の数によって制御することができる。
【0053】
誘電体層31〜40の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層体20としては、特に、誘電体層31〜40の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。
【0054】
低温同時焼成法を用いる場合には、積層体20は以下のようにして作製される。まず、後に誘電体層32〜40となる各セラミックグリーンシートの各々に、スクリーン印刷等によって導体ペーストを印刷して、後に導体層321,331,332,341,351,352,361,371,372,381,391,401となる焼成前導体層を形成する。次に、これら焼成前導体層が形成された複数のセラミックグリーンシートと、後に誘電体層31となるセラミックグリーンシートとを積層して、グリーンシート積層体を作製する。次に、このグリーンシート積層体を切断して、焼成前積層体を作製する。次に、この焼成前積層体におけるセラミックと導体を低温同時焼成工程によって焼成して、積層体20を完成させる。
【0055】
積層体20の外面に外面導体21〜23および端子24〜26を形成する方法としては、例えば、積層体20の外面に、導体ペーストを印刷することによって、後に外面導体21〜23および端子24〜26となる焼成前の導体層を形成した後、この導体層を焼成して外面導体21〜23および端子24〜26を形成する方法がある。積層体20の外面に外面導体21〜23および端子24〜26を形成する他の方法としては、例えば、スパッタ法等を用いて積層体20の外面に金属の薄膜を形成する方法や、金属の薄膜を導電接着剤によって積層体20の外面に接着する方法がある。
【0056】
以上説明したように、本実施の形態に係る電子部品1は、複数の誘電体層31〜40と1つ以上(本実施の形態では特に複数)の導体層が積層されて構成され、外面を有する積層体20と、積層体20と一体化され、電磁界結合する第1および第2の共振器4,5と、積層体20の外面に配置された入力端子24、出力端子25およびグランド端子26とを備えている。
【0057】
第1の共振器4は、第1のインダクタ11を有している。第1のインダクタ11は、積層体20の外面(上面20A)に配置された第1の外面導体部分11Aと、第1の接続部分11Bとを含んでいる。第1の外面導体部分11Aと第1の接続部分11Bのうち、第1の外面導体部分11Aが第1のインダクタ11の主要な部分である。第2の共振器5は、第2のインダクタ12を有している。第2のインダクタ12は、積層体20の外面(上面20A)に配置された第2の外面導体部分12Aと、第2の接続部分12Bとを含んでいる。第2の外面導体部分12Aと第2の接続部分12Bのうち、第2の外面導体部分12Aが第2のインダクタ12の主要な部分である。第1の接続部分11Bと第2の接続部12Bは、積層体20を構成する複数の導体層のうちの接続用導体層401を用いて構成されている。なお、本実施の形態では、第1の接続部分11Bと第2の接続部12Bを、1つの接続用導体層401を用いて構成しているが、第1の接続部分11Bと第2の接続部12Bを、別々の導体層を用いて構成してもよい。
【0058】
電子部品1は、更に、インダクタ11,12とグランド(グランド端子26)とを電気的に接続する共通インダクタ16を備えている。共通インダクタ16は、直列に接続された共通外面導体部分16Aと共通導体層部分16Bとを含んでいる。共通外面導体部分16Aは、積層体20の外面(上面20A)に配置されている。共通導体層部分16Bは、積層体20を構成する複数の導体層のうちの導体層381,391によって構成されている。共通導体層部分16Bは、共通外面導体部分16Aとグランド(グランド端子26)とを電気的に接続する。共通外面導体部分16Aと共通導体層部分16Bのうち、共通導体層部分16Bが共通インダクタ16の主要部分である。なお、本実施の形態では、共通導体層部分16Bを2つの導体層381,391によって構成しているが、共通導体層部分16Bは、1つの導体層または3つ以上の導体層によって構成してもよい。
【0059】
第1の外面導体部分11Aと第2の外面導体部分12Aと共通外面導体部分16Aは、積層体20の上面20Aにおいて、共通外面導体部分16Aが第1の外面導体部分11Aと第2の外面導体部分12Aとの間に位置するように配置されている。
【0060】
第1の接続部分11Bは、第1の外面導体部分11Aと共通外面導体部分16Aとを電気的に接続する。第2の接続部分12Bは、第2の外面導体部分12Aと共通外面導体部分16Aとを電気的に接続する。
【0061】
本実施の形態では、共通導体層部分16Bを構成する導体層381,391と、接続部分11B,12Bを構成する導体層401を、いずれも、隣接する誘電体層の間に配置された導体層としている。しかし、共通導体層部分16Bを構成する導体層と、接続部分11B,12Bを構成する導体層の一方は、積層体20を構成する導体層であれば、積層体20において積層方向の端に配置された導体層であってもよい。例えば、導体層401を、図9に示した側面20Dに配置してもよい。あるいは、共通導体層部分16Bを構成する導体層を図9に示した側面20Dに配置してもよい。
【0062】
ここで、図2に示したように、積層体20の上面20Aの縦、横の長さをそれぞれ記号D,Wで表し、積層体20の高さを記号Hで表す。D,W,Hは、それぞれ、例えば0.8mm、1.6mm、0.35mmである。
【0063】
本実施の形態では、第1の共振器4における第1のインダクタ11の主要部分である外面導体部分11Aと、第2の共振器5における第2のインダクタ12の主要部分である外面導体部分12Aが、積層体20の外面(上面20A)に配置されている。そのため、本実施の形態では、インダクタ11,12の全体が積層体20の内部に配置されている場合に比べて、インダクタ11,12の主要部分(外面導体部分11A,12A)を大きくすることができると共に、この主要部分とグランド(グランド端子26)との間の距離を大きくすることが可能になる。これにより、本実施の形態によれば、共振器4,5のQを大きくすることが可能になる。
【0064】
また、本実施の形態では、外面導体部分11A,12Aを構成する外面導体21,22は、積層体20の完成後に積層体20の外面上に形成される。そのため、本実施の形態によれば、容易に外面導体21,22の厚みを大きくすることができると共に、外面導体21,22を構成する金属が誘電体層に拡散することを抑制することができる。この点からも、本実施の形態によれば、共振器4,5のQを大きくすることが可能になる。
【0065】
また、本実施の形態では、インダクタ11,12とグランド(グランド端子26)とを電気的に接続する共通インダクタ16を備えている。これにより、本実施の形態によれば、共通インダクタ16が設けられない場合に比べて、通過帯域よりも低周波数側の特定の狭い周波数帯域における減衰量を特に大きくすることが可能になる。これについては、後で詳しく説明する。
【0066】
共通インダクタ16は、直列に接続された共通外面導体部分16Aと共通導体層部分16Bとを含んでいる。共通外面導体部分16Aと共通導体層部分16Bのうち、共通導体層部分16Bが共通インダクタ16の主要部分である。共通導体層部分16Bは、積層体20の上面20Aに配置された共通外面導体部分16Aと、積層体20の底面20Bに配置されたグランド端子26とを電気的に接続する。そのため、本実施の形態によれば、積層体20を構成する導体層を有効に利用して、共通インダクタ16の主要部分(共通導体層部分16B)を構成することができる。
【0067】
ところで、スルーホールを用いて共通インダクタを構成する場合には、所望のインダクタンスを有する共通インダクタを精度よく形成することが難しい。本実施の形態では、共通インダクタ16は、スルーホールを含まず、積層体20を構成する導体層と積層体20の外面に配置される外面導体のみを用いて構成されている。そのため、本実施の形態によれば、所望のインダクタンスを有する共通インダクタ16を精度よく形成することが可能になる。
【0068】
本実施の形態に係る電子部品1は、例えば、ブルートゥース(登録商標)規格の通信装置、無線LAN用の通信装置、ワイマックス(登録商標)規格の通信装置または携帯電話機におけるバンドパスフィルタとして用いられる。バンドパスフィルタの通過帯域が高いほど、外面導体部分11A,12Aを構成する外面導体21,22を小さくすることができる。そのため、本実施の形態に係る電子部品1を、2.5GHz帯、3.5GHz帯、5.8GHz帯等の高い通過帯域を有するバンドパスフィルタとして用いる場合には、外面導体21,22を小さくすることができ、その結果、電子部品1をより小型化できる。
【0069】
次に、シミュレーションの結果を参照しながら、共通インダクタ16による作用効果について説明する。まず、シミュレーションによって、本実施の形態に係る電子部品1と比較例の電子部品とで、挿入損失特性を比較した結果について説明する。図15は、比較例の電子部品の回路構成を示している。図15に示したように、比較例の電子部品101は、図1に示した電子部品1における入力端子2、出力端子3、共振器4,5およびキャパシタ15の代りに、入力端子102、出力端子103、共振器104,105およびキャパシタ115を備えている。共振器104は、電子部品1におけるインダクタ11およびキャパシタ13の代りにインダクタ111およびキャパシタ113を有している。共振器105は、電子部品1におけるインダクタ12およびキャパシタ14の代りにインダクタ112およびキャパシタ114を有している。比較例の電子部品101は、共通インダクタ16を備えておらず、インダクタ111,112のグランド側の端部は、直接、グランドに接続されている。
【0070】
シミュレーションでは、本実施の形態に係る電子部品1と比較例の電子部品101を、共に、通過帯域がおよそ2.2〜2.5GHzのバンドパスフィルタとして機能するように設計し、それらの挿入損失特性を求めた。図16は、比較例の電子部品101の挿入損失特性を示している。図17は、本実施の形態に係る電子部品1の挿入損失特性を示している。図16および図17において、横軸は周波数、縦軸は減衰量である。
【0071】
図17に示したように、本実施の形態に係る電子部品1の挿入損失特性では、1.5GHzの近傍に減衰極が存在し、その結果、1.5GHzにおける減衰量が30dB以上になっている。これに対し、図16に示したように、比較例の電子部品101の挿入損失特性では、1.0GHzから通過帯域までの周波数範囲には減衰極が存在せず、その結果、1.5GHzにおける減衰量は30dBよりも小さくなっている。なお、比較例の電子部品101の挿入損失特性において、減衰極は、1.0GHzよりも低周波数側に存在している。
【0072】
また、シミュレーションにより、本実施の形態に係る電子部品1において、共通インダクタ16のインダクタンスが大きくなるほど、通過帯域よりも低周波数側に存在する減衰極の周波数が高周波数側に移動すると共に、減衰極における減衰量が小さくなることが分かった。
【0073】
以上のシミュレーションの結果から分かるように、本実施の形態に係る電子部品1によれば、共通インダクタ16を備えたことにより、通過帯域よりも低周波数側の特定の狭い周波数帯域における減衰量を特に大きくすることが可能になる。これにより、本実施の形態に係る電子部品1によれば、通過帯域よりも低周波数側の特定の狭い周波数帯域における減衰量を特に大きくすることが要求される場合に、その要求に応えることができる。また、本実施の形態に係る電子部品1によれば、共通インダクタ16のインダクタンスの大きさを制御することにより、通過帯域よりも低周波数側において特に減衰量を大きくしたい周波数に応じて、通過帯域よりも低周波数側に存在する減衰極の周波数を制御することが可能になる。
【0074】
次に、図9と図18ないし図20を参照して、本実施の形態に係る電子部品1における共通インダクタ16のインダクタンスの大きさを変える方法と、共通インダクタ16のインダクタンスの大きさの変化に伴う電子部品1の挿入損失特性の変化について説明する。
【0075】
図18は、図9に対応した図であって、本実施の形態における変形例の電子部品1の主要部分を示す説明図である。図18に示した変形例の電子部品1では、図9に示した電子部品1と比較して、共通インダクタ用導体層391と接続用導体層401との間隔dが大きくなっている。前述のように、共通インダクタ用導体層391と接続用導体層401との間隔dは、上面に導体層391が配置された誘電体層39と、上面に導体層401が配置された誘電体層40との間に挿入するブランク層の数によって制御することができる。例えば、各誘電体層31〜40およびブランク層の厚みをtμmとし、誘電体層39,40の間に挿入するブランク層の数をn(nは0以上の整数)とすると、共通インダクタ用導体層391と接続用導体層401との間隔dは、(1+n)tμmとなる。
【0076】
本実施の形態では、共通インダクタ用導体層391と接続用導体層401との間隔dが大きくなるほど、積層方向Tにおける共通外面導体部分16Aの長さが大きくなって、共通外面導体部分16Aのインダクタンスおよび共通インダクタ16のインダクタンスが大きくなる。このように、本実施の形態では、共通インダクタ用導体層391と接続用導体層401との間隔dを変えることにより、共通インダクタ16のインダクタンスの大きさを変えることができる。
【0077】
図19は、図9に示した電子部品1と図18に示した電子部品1について、シミュレーションによって求めた挿入損失特性の一例を示している。図20は、図19に示した特性の一部を拡大して示している。シミュレーションでは、図9に示した電子部品1と図18に示した電子部品1を、共に、通過帯域がおよそ2.4〜2.5GHzのバンドパスフィルタとして機能するように設計した。図19および図20において、横軸は周波数、縦軸は減衰量である。また、図19および図20において、符号61は図9に示した電子部品1の特性を表し、符号62は図18に示した電子部品1の特性を表している。
【0078】
図18に示した電子部品1の特性では、図9に示した電子部品1の特性と比較して、通過帯域よりも低周波数側に存在する減衰極の周波数が高周波数側に移動していると共に、減衰極における減衰量が小さくなっている。これは、図18に示した電子部品1では、図9に示した電子部品1と比較して、共通インダクタ16のインダクタンスが大きくなっているためである。
【0079】
以上説明したように、本実施の形態によれば、共振器4,5とグランドとの間に、共振器4,5に共通のインダクタ16を設けながら、電子部品1の小型化、薄型化と、共振器4,5のQを大きくすることとの両立が可能になる。
【0080】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明の電子部品では、第1および第2の外面導体部分11A,12Aと共通外面導体部分16Aは、積層体20を構成する1つ以上の導体層の各面に対して垂直な複数の面20A,20B,20E,20Fのうちの互いに異なる面に配置されていてもよい。例えば、第1の外面導体部分11Aが側面20Eに配置され、第2の外面導体部分12Aが側面20Fに配置され、共通外面導体部分16Aが上面20Aに配置されていてもよい。
【0081】
また、本発明の電子部品は、実装基板に実装された状態における電子部品の上下方向が、積層体における積層方向と同じ方向になるように、実装基板に実装されてもよい。
【0082】
また、本発明の電子部品は、隣接する2つの共振器同士が電磁界結合するように設けられた3つ以上の共振器を備えていてもよい。
【0083】
本発明の電子部品は、ブルートゥース(登録商標)規格の通信装置、無線LAN用の通信装置、ワイマックス(登録商標)規格の通信装置において用いられるフィルタ、特にバンドパスフィルタとして有用である。
【符号の説明】
【0084】
1…電子部品、2…入力端子、3…出力端子、4,5…共振器、11…第1のインダクタ、11A…第1の外面導体部分、11B…第1の接続部分、12…第2のインダクタ、12A…第2の外面導体部分、12B…第2の接続部分、13〜15…キャパシタ、16…共通インダクタ、16A…共通外面導体部分、16B…共通導体層部分、20…積層体、21…第1の外面導体、22…第2の外面導体、23…第3の外面導体、24…入力端子、25…出力端子、26…グランド端子。
【技術分野】
【0001】
本発明は、複数の共振器を備え、積層された複数の誘電体層を含む積層体を用いて構成された積層型電子部品に関する。
【背景技術】
【0002】
ブルートゥース(登録商標)規格の通信装置、無線LAN(ローカルエリアネットワーク)用の通信装置、ワイマックス(WiMAX(登録商標);Worldwide Interoperability for Microwave Access)規格の通信装置、携帯電話機等の無線通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記無線通信装置における電子部品の一つに、送信信号や受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の無線通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献1,2に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のバンドパスフィルタが提案されている。
【0003】
特許文献1には、複数の誘電体層が積層されて構成された誘電体の中に、それぞれ共振器を構成するための第1および第2のストリップライン導体層が埋設され、更に、第1および第2のストリップライン導体層に対向するグランド導体層が設けられ、第1および第2のストリップライン導体層とグランド導体層が、取付面に対して垂直方向に延びるように配置されて、取付面に設けられたグランド端子導体層に直接接続された積層型誘電体フィルタが記載されている。
【0004】
特許文献2には、複数の誘電体シートが積層されて構成された誘電体の中において、2つのストリップ線路共振器が並んで配置され、この2つの共振器の一端部が、互いに連結され、ビアインダクタによるシャントインダクタンスを介して、最下層の接地プレートに接続されたバンドパスフィルタが記載されている。また、特許文献2には、シャントインダクタンスの値によって、通過帯域の両側の減衰極を制御できることが記載されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第3425065号公報
【特許文献2】特開2007−13962号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
一般的に、複数の共振器を備えた積層型のバンドパスフィルタでは、小型化、薄型化に伴って、共振器を構成する導体層が小さくなると共に、共振器を構成する導体層とグランドとの間の距離が小さくなる。その結果、共振器のQが小さくなって、バンドパスフィルタの通過帯域における伝送品質が劣化するという問題が発生する。
【0007】
特許文献1に記載された技術では、第1および第2のストリップライン導体層とグランド導体層を取付面に対して垂直方向に配置することによって、ストリップライン導体層とグランド導体層との間の距離を大きくして共振器のQを大きくしても、フィルタの高さが大きくならないようにしている。
【0008】
しかしながら、特許文献1に記載された技術では、共振器を構成するための第1および第2のストリップライン導体層が誘電体の中に埋設されていることから、フィルタの小型化、薄型化を図りながら、ストリップライン導体層を大きくすることが難しいという問題点がある。
【0009】
ところで、バンドパスフィルタの特性としては、通過帯域よりも低周波数側の特定の狭い周波数帯域における減衰量を特に大きくすることが要求される場合がある。このような場合の例としては、異なる周波数帯域を使用する複数の通信方式に対応可能な通信装置において、最も低い周波数帯域を使用する通信方式以外の通信方式における受信信号の経路にバンドパスフィルタが使用される場合が挙げられる。他の例としては、バンドパスフィルタが使用される通信装置が、バンドパスフィルタの通過帯域よりも低い周波数帯域を使用する通信方式の電波が存在する環境で使用されやすい場合が挙げられる。具体的な例としては、2.4GHz付近の通過帯域を有するバンドパスフィルタの特性として、1.5GHzにおける減衰量が30dB以上であることが要求される場合がある。
【0010】
このような要求を満たすバンドパスフィルタを実現する方法の1つとして、特許文献2に記載されているように、シャントインダクタンスの値によって減衰極を制御する方法がある。
【0011】
ところが、特許文献2に記載された技術では、バンドパスフィルタの小型化、薄型化と、共振器のQを大きくすることとの両立が難しいという問題点がある。以下、その理由について説明する。特許文献2に記載された技術では、2つの共振器の一端部が互いに連結され、ビアインダクタによるシャントインダクタンスを介して接地される構造である。この構造では、ビアインダクタを長くすれば、共振器と接地プレートとの間の距離を大きくして共振器のQを大きくすることはできるが、バンドパスフィルタの高さが大きくなる。逆に、ビアインダクタを短くすれば、バンドパスフィルタの高さを小さくすることはできるが、共振器と接地プレートとの間の距離が小さくなって共振器のQが小さくなる。
【0012】
一方、特許文献1に記載された構造のバンドパスフィルタでは、第1および第2のストリップライン導体層が、取付面に設けられたグランド端子導体層に直接接続された構造であるため、第1および第2のストリップライン導体層のグランド側の端部と、グランドとの間に、第1および第2のストリップライン導体層に共通のインダクタを設けることができないという問題点がある。
【0013】
本発明はかかる問題点に鑑みてなされたもので、その目的は、複数の共振器を備え、積層された複数の誘電体層を含む積層体を用いて構成された積層型電子部品であって、複数の共振器とグランドとの間に、複数の共振器に共通のインダクタを設けながら、小型化、薄型化と、共振器のQを大きくすることとの両立を可能にした積層型電子部品を提供することにある。
【課題を解決するための手段】
【0014】
本発明の積層型電子部品は、複数の誘電体層と1つ以上の導体層が積層されて構成され、外面を有する積層体と、積層体と一体化され、電磁界結合する第1および第2の共振器とを備えている。第1の共振器は第1のインダクタを有し、第2の共振器は第2のインダクタを有している。積層型電子部品は、更に、第1および第2のインダクタとグランドとを電気的に接続する共通インダクタを備えている。第1のインダクタは、積層体の外面に配置された第1の外面導体部分を含んでいる。第2のインダクタは、積層体の外面に配置された第2の外面導体部分を含んでいる。共通インダクタは、積層体を構成する1つ以上の導体層のうちの少なくとも1つによって構成された共通導体層部分を含んでいる。
【0015】
本発明の積層型電子部品において、積層体の外面は、それぞれ積層体を構成する1つ以上の導体層の面に対して垂直な複数の面を含み、第1および第2の外面導体部分は、それぞれ、前記複数の面のうちのいずれかに配置されていてもよい。この場合、共通インダクタは、更に、前記複数の面のうちのいずれかに配置された共通外面導体部分を含み、共通導体層部分は、共通外面導体部分とグランドとを電気的に接続してもよい。
【0016】
前記複数の面は、互いに反対側を向いた第1および第2の面を含み、共通外面導体部分は、第1の面に配置されていてもよい。この場合、積層型電子部品は、更に、第2の面に配置され、グランドに電気的に接続されるグランド端子を備え、共通導体層部分は、共通外面導体部分とグランド端子とを電気的に接続していてもよい。
【0017】
また、第1および第2の外面導体部分と共通外面導体部分は、前記複数の面のうちの1つの面において、共通外面導体部分が第1の外面導体部分と第2の外面導体部分との間に位置するように配置されていてもよい。
【0018】
また、積層体を構成する1つ以上の導体層は、共通導体層部分を構成する少なくとも1つの導体層以外の少なくとも1つの接続用導体層を含み、第1のインダクタは、更に、第1の外面導体部分と共通外面導体部分とを電気的に接続する第1の接続部分を含み、第2のインダクタは、更に、第2の外面導体部分と共通外面導体部分とを電気的に接続する第2の接続部分を含み、第1の接続部分と第2の接続部分は、少なくとも1つの接続用導体層を用いて構成されていてもよい。
【0019】
また、本発明の積層型電子部品は、更に、積層体の外面に配置され、信号の入力のために用いられる入力端子と、積層体の外面に配置され、信号の出力のために用いられる出力端子とを備えていてもよい。この場合、第1のインダクタは、入力端子に電気的に接続され、第2のインダクタは、出力端子に電気的に接続されていてもよい。また、第1および第2の共振器は、バンドパスフィルタの機能を実現してもよい。
【発明の効果】
【0020】
本発明の積層型電子部品では、第1のインダクタは、積層体の外面に配置された第1の外面導体部分を含み、第2のインダクタは、積層体の外面に配置された第2の外面導体部分を含み、共通インダクタは、積層体を構成する1つ以上の導体層のうちの少なくとも1つによって構成された共通導体層部分を含んでいる。これにより、本発明によれば、第1および第2の外面導体部分を大きくすることが可能になると共に、第1および第2の外面導体部分の各々とグランドとの間の距離を大きくすることが可能になる。そのため、本発明によれば、複数の共振器とグランドとの間に、複数の共振器に共通のインダクタを設けながら、積層型電子部品の小型化、薄型化と、共振器のQを大きくすることとの両立が可能になるという効果を奏する。
【図面の簡単な説明】
【0021】
【図1】本発明の一実施の形態に係る電子部品の回路構成を示す回路図である。
【図2】本発明の一実施の形態に係る電子部品の主要部分を示す斜視図である。
【図3】本発明の一実施の形態に係る電子部品の主要部分を示す斜視図である。
【図4】本発明の一実施の形態に係る電子部品の外観を示す斜視図である。
【図5】図4に示した電子部品の平面図である。
【図6】図4に示した電子部品の1つの側面を示す側面図である。
【図7】図4に示した電子部品の他の側面を示す側面図である。
【図8】図4に示した電子部品の底面図である。
【図9】図2におけるA方向から見た電子部品の主要部分を示す説明図である。
【図10】図2におけるB方向から見た電子部品の主要部分を示す説明図である。
【図11】図4に示した電子部品における積層体の平面図である。
【図12】図4に示した電子部品における積層体の底面図である。
【図13】本発明の一実施の形態における積層体の1層目ないし5層目の誘電体層の上面を示す説明図である。
【図14】本発明の一の実施の形態における積層体の6層目ないし10層目の誘電体層の上面を示す説明図である。
【図15】比較例の電子部品の回路構成を示す回路図である。
【図16】図15に示した電子部品の挿入損失特性の一例を示す特性図である。
【図17】本発明の一実施の形態に係る電子部品の挿入損失特性の一例を示す特性図である。
【図18】本発明の一実施の形態における変形例の電子部品の主要部分を示す説明図である。
【図19】図9に示した電子部品と図18に示した電子部品の挿入損失特性を示す特性図である。
【図20】図19に示した特性の一部を拡大して示す特性図である。
【発明を実施するための形態】
【0022】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の一実施の形態に係る積層型電子部品の回路構成について説明する。本実施の形態に係る積層型電子部品(以下、単に電子部品と記す。)1は、バンドパスフィルタの機能を有している。図1に示したように、電子部品1は、信号の入力のために用いられる入力端子2と、信号の出力のために用いられる出力端子3と、入力端子2に電気的に接続された第1の共振器4と、出力端子3に電気的に接続された第2の共振器5と、キャパシタ15とを備えている。
【0023】
第1の共振器4は、互いに電気的に接続された第1のインダクタ11と第1のキャパシタ13とを有している。第2の共振器5は、互いに電気的に接続された第2のインダクタ12と第2のキャパシタ14とを有している。共振器4,5は、電磁界結合する。電磁界結合は、誘導性結合と容量性結合の少なくとも一方を含む。本実施の形態では、共振器4,5は、インダクタ11,12間の誘導性結合によって誘導性結合すると共に、キャパシタ15を介して容量性結合する。本実施の形態では、特に、共振器4,5間の主な結合は容量性結合である。図1では、インダクタ11,12間の誘導性結合を、記号Mを付した曲線で表している。
【0024】
第1のインダクタ11は、直列に接続された第1の外面導体部分11Aと第1の接続部分11Bとを含んでいる。第2のインダクタ12は、直列に接続された第2の外面導体部分12Aと第2の接続部分12Bとを含んでいる。
【0025】
電子部品1は、更に、共振器4,5に共通のインダクタであって、インダクタ11,12とグランドとを電気的に接続する共通インダクタ16を備えている。共通インダクタ16は、直列に接続された共通外面導体部分16Aと共通導体層部分16Bとを含んでいる。
【0026】
外面導体部分11Aの一端とキャパシタ13,15の各一端は、入力端子2に電気的に接続されている。外面導体部分11Aの他端は接続部分11Bの一端に電気的に接続されている。キャパシタ13の他端はグランドに電気的に接続されている。外面導体部分12Aの一端、キャパシタ14の一端および出力端子3は、キャパシタ15の他端に電気的に接続されている。外面導体部分12Aの他端は接続部分12Bの一端に電気的に接続されている。キャパシタ14の他端はグランドに電気的に接続されている。接続部分11B,12Bの各他端は、共通外面導体部分16Aの一端に接続されている。共通外面導体部分16Aの他端は共通導体層部分16Bの一端に接続されている。共通導体層部分16Bの他端はグランドに接続されている。
【0027】
共振器4,5は、回路構成上、入力端子2と出力端子3との間に設けられ、バンドパスフィルタの機能を実現する。共振器4,5はいずれも、一端が開放され他端が短絡された1/4波長共振器であって、キャパシタ13,14によってインダクタ11,12の物理長を1/4波長よりも短くする効果を用いた1/4波長共振器である。
【0028】
本実施の形態に係る電子部品1では、入力端子2に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器4,5を用いて構成されたバンドパスフィルタを通過し、出力端子3から出力される。
【0029】
次に、図2ないし図8を参照して、電子部品1の構造の概略について説明する。図2および図3は、電子部品1の主要部分を示す斜視図である。図4は、電子部品1の外観を示す斜視図である。図5は、図4に示した電子部品1の平面図である。図6は、図4に示した電子部品1の1つの側面を示す側面図である。図7は、図4に示した電子部品1の他の側面を示す側面図である。図8は、図4に示した電子部品1の底面図である。
【0030】
電子部品1は、電子部品1の構成要素を一体化するための積層体20を備えている。後で詳しく説明するが、積層体20は、複数の誘電体層と1つ以上(本実施の形態では特に複数)の導体層が積層されて構成され、外面を有している。
【0031】
積層体20は、直方体形状をなしている。積層体20の外面は、上面20Aと、底面20Bと、4つの側面20C〜20Fとを含んでいる。上面20Aと底面20Bは互いに反対側を向き、側面20C,20Dも互いに反対側を向き、側面20E,20Fも互いに反対側を向いている。側面20C〜20Fは、上面20Aおよび底面20Bに対して垂直になっている。積層体20において、側面20C,20Dに垂直な方向が、複数の誘電体層および1つ以上の導体層の積層方向である。図2および図3では、この積層方向を、記号Tを付した矢印で示している。上面20A、底面20Bおよび2つの側面20E,20Fは、積層体20を構成する複数の誘電体層および1つ以上の導体層の各面に対して垂直になっている。上面20Aは、本発明における第1の面に対応し、底面20Bは、本発明における第2の面に対応する。
【0032】
電子部品1は、更に、積層体20の外面に配置された第1ないし第3の外面導体21,22,23を備えている。外面導体21,22,23は、積層体20を構成する1つ以上の導体層の各面に対して垂直な複数の面20A,20B,20E,20Fのうちのいずれかに配置されていることが好ましい。本実施の形態では、特に、外面導体21,22,23は、積層体20の上面20Aに配置されている。また、外面導体21,22,23は、上面20Aにおいて、第3の外面導体23が、第1の外面導体21と第2の外面導体22との間に位置するように配置されている。外面導体21,22,23は、いずれも、一方向に長い矩形形状を有している。外面導体21,22,23は、それらの長手方向が同じ方向になるように並べて配置されている。なお、外面導体21,22,23の長手方向は、積層方向Tと同じ方向である。
【0033】
第1の外面導体21は、上面20Aと側面20Eとの間の稜線の近傍に配置されている。第1の外面導体21の長手方向の一端部は、上面20Aと側面20Cとの間の稜線の近傍に配置され、第1の外面導体21の長手方向の他端部は、上面20Aと側面20Dとの間の稜線の近傍に配置されている。第1の外面導体21は、図1における第1の外面導体部分11Aを構成する。
【0034】
第2の外面導体22は、上面20Aと側面20Fとの間の稜線の近傍に配置されている。第2の外面導体22の長手方向の一端部は、上面20Aと側面20Cとの間の稜線の近傍に配置され、第2の外面導体22の長手方向の他端部は、上面20Aと側面20Dとの間の稜線の近傍に配置されている。第2の外面導体22は、図1における第2の外面導体部分12Aを構成する。
【0035】
第3の外面導体23の長手方向の一端部は、上面20Aと側面20Cとの間の稜線の近傍に配置され、第3の外面導体23の長手方向の他端部は、上面20Aと側面20Dとの間の稜線の近傍に配置されている。後で詳しく説明するが、第3の外面導体23の一部は、図1における共通外面導体部分16Aを構成する。
【0036】
電子部品1は、更に、積層体20の底面20Bに配置された入力端子24、出力端子25およびグランド端子26を備えている。入力端子24、出力端子25およびグランド端子26は、底面20Bにおいて、グランド端子26が入力端子24と出力端子25との間に位置するように配置されている。入力端子24は、図1における入力端子2に対応する。出力端子25は、図1における出力端子3に対応する。グランド端子26は、グランドに接続される。端子24,25,26は、いずれも、一方向に長い矩形形状を有している。端子24,25,26は、それらの長手方向が同じ方向になるように並べて配置されている。なお、端子24,25,26の長手方向は、積層方向Tと同じ方向である。
【0037】
入力端子24は、底面20Bと側面20Eとの間の稜線の近傍に配置されている。入力端子24の上面は、底面20Bと側面20Cとの間の稜線の位置に配置された辺と、底面20Bと側面20Dとの間の稜線の位置に配置された辺と、底面20Bと側面20Eとの間の稜線の位置に配置された辺と、残りの辺とを有している。
【0038】
出力端子25は、底面20Bと側面20Fとの間の稜線の近傍に配置されている。出力端子25の上面は、底面20Bと側面20Cとの間の稜線の位置に配置された辺と、底面20Bと側面20Dとの間の稜線の位置に配置された辺と、底面20Bと側面20Fとの間の稜線の位置に配置された辺と、残りの辺とを有している。
【0039】
グランド端子26の長手方向の一端部は、底面20Bと側面20Cとの間の稜線の位置に配置され、グランド用導体層26の長手方向の他端部は、底面20Bと側面20Dとの間の稜線の位置に配置されている。
【0040】
電子部品1は、積層体20を構成する複数の誘電体層および1つ以上の導体層の各面に対して垂直な底面20Bが下を向くようにして、実装基板に実装される。すなわち、電子部品1は、実装基板に実装された状態における電子部品1の上下方向が、積層体20における積層方向Tに対して直交するように、実装基板に実装される。
【0041】
次に、図9ないし図14を参照して、積層体20について詳しく説明する。図9は、図2におけるA方向から見た電子部品1の主要部分を示す説明図である。図10は、図2におけるB方向から見た電子部品1の主要部分を示す説明図である。図11は、図4に示した電子部品1における積層体20の平面図である。図12は、図4に示した電子部品1における積層体20の底面図である。なお、図9は、図10ないし図12に比べて大きく描いている。図13において(a)〜(e)は、それぞれ、側面20C側から数えて1層目ないし5層目の誘電体層の上面を示している。図14において(a)〜(e)は、それぞれ、側面20C側から数えて6層目ないし10層目の誘電体層の上面を示している。
【0042】
図13(a)に示した1層目の誘電体層31の上面には、導体層は形成されていない。図13(b)に示した2層目の誘電体層32の上面には、キャパシタ用導体層321が形成されている。図13(c)に示した3層目の誘電体層33の上面には、キャパシタ用導体層331,332が形成されている。導体層331は、外面導体21と入力端子24に接続される。導体層332は、外面導体22と出力端子25に接続される。図13(d)に示した4層目の誘電体層34の上面には、グランド用導体層341が形成されている。この導体層341はグランド端子26に接続される。図13(e)に示した5層目の誘電体層35の上面には、キャパシタ用導体層351,352が形成されている。導体層351は、外面導体21と入力端子24に接続される。導体層352は、外面導体22と出力端子25に接続される。
【0043】
図14(a)に示した6層目の誘電体層36の上面には、キャパシタ用導体層361が形成されている。図14(b)に示した7層目の誘電体層37の上面には、キャパシタ用導体層371,372が形成されている。導体層371は、外面導体21と入力端子24に接続される。導体層372は、外面導体22と出力端子25に接続される。
【0044】
図14(c)に示した8層目の誘電体層38の上面には、共通インダクタ用導体層381が形成されている。共通インダクタ用導体層381は、外面導体23に接続される端部381aと、グランド端子26に接続される端部381bとを有している。図14(d)に示した9層目の誘電体層39の上面には、共通インダクタ用導体層391が形成されている。共通インダクタ用導体層391は、外面導体23に接続される端部391aと、グランド端子26に接続される端部391bとを有している。共通インダクタ用導体層381,382は、図1における共通導体層部分16Bを構成する。
【0045】
図14(e)に示した10層目の誘電体層40の上面には、接続用導体層401が形成されている。接続用導体層401は、端部401a,401b,401cを有している。端部401aは外面導体21に接続され、端部401bは外面導体22に接続され、端部401cは外面導体23に接続される。
【0046】
導体層401のうち、端部401aから端部401cまで連続している部分は、図1における第1の接続部分11Bを構成する。第1の接続部分11Bは、外面導体21と外面導体23とを電気的に接続する。導体層401のうち、端部401bから端部401cまで連続している部分は、図1における第2の接続部分12Bを構成する。第2の接続部分12Bは、外面導体22と外面導体23とを電気的に接続する。導体層401のうち、端部401cの近傍の一部は、第1の接続部分11Bの一部と第2の接続部分12Bの一部を兼ねている。
【0047】
図1における第1のインダクタ11は、外面導体21よりなる第1の外面導体部分11Aと、これに接続された第1の接続部分11Bとによって構成される。外面導体21は、導体層331,351,371を介して入力端子24に電気的に接続される。これにより、第1のインダクタ11が、入力端子24に電気的に接続される。
【0048】
図1における第2のインダクタ12は、外面導体22よりなる第2の外面導体部分12Aと、これに接続された第2の接続部分12Bとによって構成される。外面導体22は、導体層332,352,372を介して出力端子25に電気的に接続される。これにより、第2のインダクタ12が、出力端子25に電気的に接続される。
【0049】
図9に示したように、外面導体23のうち、長手方向における接続用導体層401(端部401c)との接続位置から共通インダクタ用導体層381(端部381a)との接続位置までの部分は、図1における共通外面導体部分16Aを構成する。共通導体層部分16B(共通インダクタ用導体層381,391)は、共通外面導体部分16Aとグランド(グランド端子26)とを電気的に接続する。
【0050】
キャパシタ用導体層321は、誘電体層32を介してキャパシタ用導体層331,332に対向している。導体層341は、誘電体層33を介してキャパシタ用導体層331,332に対向していると共に、誘電体層34を介して導体層351,352に対向している。キャパシタ用導体層361は、誘電体層35を介してキャパシタ用導体層351,352に対向していると共に、誘電体層36を介してキャパシタ用導体層371,372に対向している。
【0051】
導体層331,341,351および誘電体層33,34は、図1におけるキャパシタ13を構成する。導体層332,341,352および誘電体層33,34は、図1におけるキャパシタ14を構成する。導体層321,331,332,351,352,361,371,372および誘電体層32,35,36は、図1におけるキャパシタ15を構成する。
【0052】
図13および図14に示した誘電体層31〜40および複数の導体層が積層されて、図2ないし図4に示した積層体20が形成される。図13(a)に示した誘電体層31の上面は、積層体20の側面20Cとなる。図2ないし図4に示した外面導体21〜23および端子24〜26は、この積層体20の外面に形成される。なお、積層体20は、図13および図14に示した誘電体層31〜40の他に、上面に導体層が形成されていない1つ以上の誘電体層(以下、ブランク層と言う。)を含んでいてもよい。この1つ以上のブランク層は、積層方向における異なる位置に配置される2つの導体層の間隔を調整するために、必要に応じて、誘電体層31〜40のうちの隣接する任意の2つの誘電体層の間に挿入される。ここで、図9に示したように、共通インダクタ用導体層391と接続用導体層401との間隔を記号dで表す。この間隔dは、上面に導体層391が配置された誘電体層39と、上面に導体層401が配置された誘電体層40との間に挿入するブランク層の数によって制御することができる。
【0053】
誘電体層31〜40の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層体20としては、特に、誘電体層31〜40の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。
【0054】
低温同時焼成法を用いる場合には、積層体20は以下のようにして作製される。まず、後に誘電体層32〜40となる各セラミックグリーンシートの各々に、スクリーン印刷等によって導体ペーストを印刷して、後に導体層321,331,332,341,351,352,361,371,372,381,391,401となる焼成前導体層を形成する。次に、これら焼成前導体層が形成された複数のセラミックグリーンシートと、後に誘電体層31となるセラミックグリーンシートとを積層して、グリーンシート積層体を作製する。次に、このグリーンシート積層体を切断して、焼成前積層体を作製する。次に、この焼成前積層体におけるセラミックと導体を低温同時焼成工程によって焼成して、積層体20を完成させる。
【0055】
積層体20の外面に外面導体21〜23および端子24〜26を形成する方法としては、例えば、積層体20の外面に、導体ペーストを印刷することによって、後に外面導体21〜23および端子24〜26となる焼成前の導体層を形成した後、この導体層を焼成して外面導体21〜23および端子24〜26を形成する方法がある。積層体20の外面に外面導体21〜23および端子24〜26を形成する他の方法としては、例えば、スパッタ法等を用いて積層体20の外面に金属の薄膜を形成する方法や、金属の薄膜を導電接着剤によって積層体20の外面に接着する方法がある。
【0056】
以上説明したように、本実施の形態に係る電子部品1は、複数の誘電体層31〜40と1つ以上(本実施の形態では特に複数)の導体層が積層されて構成され、外面を有する積層体20と、積層体20と一体化され、電磁界結合する第1および第2の共振器4,5と、積層体20の外面に配置された入力端子24、出力端子25およびグランド端子26とを備えている。
【0057】
第1の共振器4は、第1のインダクタ11を有している。第1のインダクタ11は、積層体20の外面(上面20A)に配置された第1の外面導体部分11Aと、第1の接続部分11Bとを含んでいる。第1の外面導体部分11Aと第1の接続部分11Bのうち、第1の外面導体部分11Aが第1のインダクタ11の主要な部分である。第2の共振器5は、第2のインダクタ12を有している。第2のインダクタ12は、積層体20の外面(上面20A)に配置された第2の外面導体部分12Aと、第2の接続部分12Bとを含んでいる。第2の外面導体部分12Aと第2の接続部分12Bのうち、第2の外面導体部分12Aが第2のインダクタ12の主要な部分である。第1の接続部分11Bと第2の接続部12Bは、積層体20を構成する複数の導体層のうちの接続用導体層401を用いて構成されている。なお、本実施の形態では、第1の接続部分11Bと第2の接続部12Bを、1つの接続用導体層401を用いて構成しているが、第1の接続部分11Bと第2の接続部12Bを、別々の導体層を用いて構成してもよい。
【0058】
電子部品1は、更に、インダクタ11,12とグランド(グランド端子26)とを電気的に接続する共通インダクタ16を備えている。共通インダクタ16は、直列に接続された共通外面導体部分16Aと共通導体層部分16Bとを含んでいる。共通外面導体部分16Aは、積層体20の外面(上面20A)に配置されている。共通導体層部分16Bは、積層体20を構成する複数の導体層のうちの導体層381,391によって構成されている。共通導体層部分16Bは、共通外面導体部分16Aとグランド(グランド端子26)とを電気的に接続する。共通外面導体部分16Aと共通導体層部分16Bのうち、共通導体層部分16Bが共通インダクタ16の主要部分である。なお、本実施の形態では、共通導体層部分16Bを2つの導体層381,391によって構成しているが、共通導体層部分16Bは、1つの導体層または3つ以上の導体層によって構成してもよい。
【0059】
第1の外面導体部分11Aと第2の外面導体部分12Aと共通外面導体部分16Aは、積層体20の上面20Aにおいて、共通外面導体部分16Aが第1の外面導体部分11Aと第2の外面導体部分12Aとの間に位置するように配置されている。
【0060】
第1の接続部分11Bは、第1の外面導体部分11Aと共通外面導体部分16Aとを電気的に接続する。第2の接続部分12Bは、第2の外面導体部分12Aと共通外面導体部分16Aとを電気的に接続する。
【0061】
本実施の形態では、共通導体層部分16Bを構成する導体層381,391と、接続部分11B,12Bを構成する導体層401を、いずれも、隣接する誘電体層の間に配置された導体層としている。しかし、共通導体層部分16Bを構成する導体層と、接続部分11B,12Bを構成する導体層の一方は、積層体20を構成する導体層であれば、積層体20において積層方向の端に配置された導体層であってもよい。例えば、導体層401を、図9に示した側面20Dに配置してもよい。あるいは、共通導体層部分16Bを構成する導体層を図9に示した側面20Dに配置してもよい。
【0062】
ここで、図2に示したように、積層体20の上面20Aの縦、横の長さをそれぞれ記号D,Wで表し、積層体20の高さを記号Hで表す。D,W,Hは、それぞれ、例えば0.8mm、1.6mm、0.35mmである。
【0063】
本実施の形態では、第1の共振器4における第1のインダクタ11の主要部分である外面導体部分11Aと、第2の共振器5における第2のインダクタ12の主要部分である外面導体部分12Aが、積層体20の外面(上面20A)に配置されている。そのため、本実施の形態では、インダクタ11,12の全体が積層体20の内部に配置されている場合に比べて、インダクタ11,12の主要部分(外面導体部分11A,12A)を大きくすることができると共に、この主要部分とグランド(グランド端子26)との間の距離を大きくすることが可能になる。これにより、本実施の形態によれば、共振器4,5のQを大きくすることが可能になる。
【0064】
また、本実施の形態では、外面導体部分11A,12Aを構成する外面導体21,22は、積層体20の完成後に積層体20の外面上に形成される。そのため、本実施の形態によれば、容易に外面導体21,22の厚みを大きくすることができると共に、外面導体21,22を構成する金属が誘電体層に拡散することを抑制することができる。この点からも、本実施の形態によれば、共振器4,5のQを大きくすることが可能になる。
【0065】
また、本実施の形態では、インダクタ11,12とグランド(グランド端子26)とを電気的に接続する共通インダクタ16を備えている。これにより、本実施の形態によれば、共通インダクタ16が設けられない場合に比べて、通過帯域よりも低周波数側の特定の狭い周波数帯域における減衰量を特に大きくすることが可能になる。これについては、後で詳しく説明する。
【0066】
共通インダクタ16は、直列に接続された共通外面導体部分16Aと共通導体層部分16Bとを含んでいる。共通外面導体部分16Aと共通導体層部分16Bのうち、共通導体層部分16Bが共通インダクタ16の主要部分である。共通導体層部分16Bは、積層体20の上面20Aに配置された共通外面導体部分16Aと、積層体20の底面20Bに配置されたグランド端子26とを電気的に接続する。そのため、本実施の形態によれば、積層体20を構成する導体層を有効に利用して、共通インダクタ16の主要部分(共通導体層部分16B)を構成することができる。
【0067】
ところで、スルーホールを用いて共通インダクタを構成する場合には、所望のインダクタンスを有する共通インダクタを精度よく形成することが難しい。本実施の形態では、共通インダクタ16は、スルーホールを含まず、積層体20を構成する導体層と積層体20の外面に配置される外面導体のみを用いて構成されている。そのため、本実施の形態によれば、所望のインダクタンスを有する共通インダクタ16を精度よく形成することが可能になる。
【0068】
本実施の形態に係る電子部品1は、例えば、ブルートゥース(登録商標)規格の通信装置、無線LAN用の通信装置、ワイマックス(登録商標)規格の通信装置または携帯電話機におけるバンドパスフィルタとして用いられる。バンドパスフィルタの通過帯域が高いほど、外面導体部分11A,12Aを構成する外面導体21,22を小さくすることができる。そのため、本実施の形態に係る電子部品1を、2.5GHz帯、3.5GHz帯、5.8GHz帯等の高い通過帯域を有するバンドパスフィルタとして用いる場合には、外面導体21,22を小さくすることができ、その結果、電子部品1をより小型化できる。
【0069】
次に、シミュレーションの結果を参照しながら、共通インダクタ16による作用効果について説明する。まず、シミュレーションによって、本実施の形態に係る電子部品1と比較例の電子部品とで、挿入損失特性を比較した結果について説明する。図15は、比較例の電子部品の回路構成を示している。図15に示したように、比較例の電子部品101は、図1に示した電子部品1における入力端子2、出力端子3、共振器4,5およびキャパシタ15の代りに、入力端子102、出力端子103、共振器104,105およびキャパシタ115を備えている。共振器104は、電子部品1におけるインダクタ11およびキャパシタ13の代りにインダクタ111およびキャパシタ113を有している。共振器105は、電子部品1におけるインダクタ12およびキャパシタ14の代りにインダクタ112およびキャパシタ114を有している。比較例の電子部品101は、共通インダクタ16を備えておらず、インダクタ111,112のグランド側の端部は、直接、グランドに接続されている。
【0070】
シミュレーションでは、本実施の形態に係る電子部品1と比較例の電子部品101を、共に、通過帯域がおよそ2.2〜2.5GHzのバンドパスフィルタとして機能するように設計し、それらの挿入損失特性を求めた。図16は、比較例の電子部品101の挿入損失特性を示している。図17は、本実施の形態に係る電子部品1の挿入損失特性を示している。図16および図17において、横軸は周波数、縦軸は減衰量である。
【0071】
図17に示したように、本実施の形態に係る電子部品1の挿入損失特性では、1.5GHzの近傍に減衰極が存在し、その結果、1.5GHzにおける減衰量が30dB以上になっている。これに対し、図16に示したように、比較例の電子部品101の挿入損失特性では、1.0GHzから通過帯域までの周波数範囲には減衰極が存在せず、その結果、1.5GHzにおける減衰量は30dBよりも小さくなっている。なお、比較例の電子部品101の挿入損失特性において、減衰極は、1.0GHzよりも低周波数側に存在している。
【0072】
また、シミュレーションにより、本実施の形態に係る電子部品1において、共通インダクタ16のインダクタンスが大きくなるほど、通過帯域よりも低周波数側に存在する減衰極の周波数が高周波数側に移動すると共に、減衰極における減衰量が小さくなることが分かった。
【0073】
以上のシミュレーションの結果から分かるように、本実施の形態に係る電子部品1によれば、共通インダクタ16を備えたことにより、通過帯域よりも低周波数側の特定の狭い周波数帯域における減衰量を特に大きくすることが可能になる。これにより、本実施の形態に係る電子部品1によれば、通過帯域よりも低周波数側の特定の狭い周波数帯域における減衰量を特に大きくすることが要求される場合に、その要求に応えることができる。また、本実施の形態に係る電子部品1によれば、共通インダクタ16のインダクタンスの大きさを制御することにより、通過帯域よりも低周波数側において特に減衰量を大きくしたい周波数に応じて、通過帯域よりも低周波数側に存在する減衰極の周波数を制御することが可能になる。
【0074】
次に、図9と図18ないし図20を参照して、本実施の形態に係る電子部品1における共通インダクタ16のインダクタンスの大きさを変える方法と、共通インダクタ16のインダクタンスの大きさの変化に伴う電子部品1の挿入損失特性の変化について説明する。
【0075】
図18は、図9に対応した図であって、本実施の形態における変形例の電子部品1の主要部分を示す説明図である。図18に示した変形例の電子部品1では、図9に示した電子部品1と比較して、共通インダクタ用導体層391と接続用導体層401との間隔dが大きくなっている。前述のように、共通インダクタ用導体層391と接続用導体層401との間隔dは、上面に導体層391が配置された誘電体層39と、上面に導体層401が配置された誘電体層40との間に挿入するブランク層の数によって制御することができる。例えば、各誘電体層31〜40およびブランク層の厚みをtμmとし、誘電体層39,40の間に挿入するブランク層の数をn(nは0以上の整数)とすると、共通インダクタ用導体層391と接続用導体層401との間隔dは、(1+n)tμmとなる。
【0076】
本実施の形態では、共通インダクタ用導体層391と接続用導体層401との間隔dが大きくなるほど、積層方向Tにおける共通外面導体部分16Aの長さが大きくなって、共通外面導体部分16Aのインダクタンスおよび共通インダクタ16のインダクタンスが大きくなる。このように、本実施の形態では、共通インダクタ用導体層391と接続用導体層401との間隔dを変えることにより、共通インダクタ16のインダクタンスの大きさを変えることができる。
【0077】
図19は、図9に示した電子部品1と図18に示した電子部品1について、シミュレーションによって求めた挿入損失特性の一例を示している。図20は、図19に示した特性の一部を拡大して示している。シミュレーションでは、図9に示した電子部品1と図18に示した電子部品1を、共に、通過帯域がおよそ2.4〜2.5GHzのバンドパスフィルタとして機能するように設計した。図19および図20において、横軸は周波数、縦軸は減衰量である。また、図19および図20において、符号61は図9に示した電子部品1の特性を表し、符号62は図18に示した電子部品1の特性を表している。
【0078】
図18に示した電子部品1の特性では、図9に示した電子部品1の特性と比較して、通過帯域よりも低周波数側に存在する減衰極の周波数が高周波数側に移動していると共に、減衰極における減衰量が小さくなっている。これは、図18に示した電子部品1では、図9に示した電子部品1と比較して、共通インダクタ16のインダクタンスが大きくなっているためである。
【0079】
以上説明したように、本実施の形態によれば、共振器4,5とグランドとの間に、共振器4,5に共通のインダクタ16を設けながら、電子部品1の小型化、薄型化と、共振器4,5のQを大きくすることとの両立が可能になる。
【0080】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明の電子部品では、第1および第2の外面導体部分11A,12Aと共通外面導体部分16Aは、積層体20を構成する1つ以上の導体層の各面に対して垂直な複数の面20A,20B,20E,20Fのうちの互いに異なる面に配置されていてもよい。例えば、第1の外面導体部分11Aが側面20Eに配置され、第2の外面導体部分12Aが側面20Fに配置され、共通外面導体部分16Aが上面20Aに配置されていてもよい。
【0081】
また、本発明の電子部品は、実装基板に実装された状態における電子部品の上下方向が、積層体における積層方向と同じ方向になるように、実装基板に実装されてもよい。
【0082】
また、本発明の電子部品は、隣接する2つの共振器同士が電磁界結合するように設けられた3つ以上の共振器を備えていてもよい。
【0083】
本発明の電子部品は、ブルートゥース(登録商標)規格の通信装置、無線LAN用の通信装置、ワイマックス(登録商標)規格の通信装置において用いられるフィルタ、特にバンドパスフィルタとして有用である。
【符号の説明】
【0084】
1…電子部品、2…入力端子、3…出力端子、4,5…共振器、11…第1のインダクタ、11A…第1の外面導体部分、11B…第1の接続部分、12…第2のインダクタ、12A…第2の外面導体部分、12B…第2の接続部分、13〜15…キャパシタ、16…共通インダクタ、16A…共通外面導体部分、16B…共通導体層部分、20…積層体、21…第1の外面導体、22…第2の外面導体、23…第3の外面導体、24…入力端子、25…出力端子、26…グランド端子。
【特許請求の範囲】
【請求項1】
複数の誘電体層と1つ以上の導体層が積層されて構成され、外面を有する積層体と、
前記積層体と一体化され、電磁界結合する第1および第2の共振器とを備えた積層型電子部品であって、
前記第1の共振器は、第1のインダクタを有し、
前記第2の共振器は、第2のインダクタを有し、
積層型電子部品は、更に、前記第1および第2のインダクタとグランドとを電気的に接続する共通インダクタを備え、
前記第1のインダクタは、前記積層体の外面に配置された第1の外面導体部分を含み、
前記第2のインダクタは、前記積層体の外面に配置された第2の外面導体部分を含み、
前記共通インダクタは、前記積層体を構成する1つ以上の導体層のうちの少なくとも1つによって構成された共通導体層部分を含むことを特徴とする積層型電子部品。
【請求項2】
前記積層体の外面は、それぞれ前記積層体を構成する1つ以上の導体層の面に対して垂直な複数の面を含み、
前記第1および第2の外面導体部分は、それぞれ、前記複数の面のうちのいずれかに配置されていることを特徴とする請求項1記載の積層型電子部品。
【請求項3】
前記共通インダクタは、更に、前記複数の面のうちのいずれかに配置された共通外面導体部分を含み、前記共通導体層部分は、前記共通外面導体部分とグランドとを電気的に接続することを特徴とする請求項2記載の積層型電子部品。
【請求項4】
前記複数の面は、互いに反対側を向いた第1および第2の面を含み、
前記共通外面導体部分は、前記第1の面に配置され、
積層型電子部品は、更に、前記第2の面に配置され、グランドに電気的に接続されるグランド端子を備え、
前記共通導体層部分は、前記共通外面導体部分と前記グランド端子とを電気的に接続していることを特徴とする請求項3記載の積層型電子部品。
【請求項5】
前記第1および第2の外面導体部分と共通外面導体部分は、前記複数の面のうちの1つの面において、前記共通外面導体部分が前記第1の外面導体部分と第2の外面導体部分との間に位置するように配置されていることを特徴とする請求項3または4記載の積層型電子部品。
【請求項6】
前記積層体を構成する1つ以上の導体層は、前記共通導体層部分を構成する少なくとも1つの導体層以外の少なくとも1つの接続用導体層を含み、
前記第1のインダクタは、更に、前記第1の外面導体部分と前記共通外面導体部分とを電気的に接続する第1の接続部分を含み、
前記第2のインダクタは、更に、前記第2の外面導体部分と前記共通外面導体部分とを電気的に接続する第2の接続部分を含み、
前記第1の接続部分と第2の接続部分は、前記少なくとも1つの接続用導体層を用いて構成されていることを特徴とする請求項3ないし5のいずれかに記載の積層型電子部品。
【請求項7】
更に、前記積層体の外面に配置され、信号の入力のために用いられる入力端子と、前記積層体の外面に配置され、信号の出力のために用いられる出力端子とを備え、
前記第1のインダクタは、前記入力端子に電気的に接続され、
前記第2のインダクタは、前記出力端子に電気的に接続されていることを特徴とする請求項1ないし6のいずれかに記載の積層型電子部品。
【請求項8】
前記第1および第2の共振器は、バンドパスフィルタの機能を実現することを特徴とする請求項7記載の積層型電子部品。
【請求項1】
複数の誘電体層と1つ以上の導体層が積層されて構成され、外面を有する積層体と、
前記積層体と一体化され、電磁界結合する第1および第2の共振器とを備えた積層型電子部品であって、
前記第1の共振器は、第1のインダクタを有し、
前記第2の共振器は、第2のインダクタを有し、
積層型電子部品は、更に、前記第1および第2のインダクタとグランドとを電気的に接続する共通インダクタを備え、
前記第1のインダクタは、前記積層体の外面に配置された第1の外面導体部分を含み、
前記第2のインダクタは、前記積層体の外面に配置された第2の外面導体部分を含み、
前記共通インダクタは、前記積層体を構成する1つ以上の導体層のうちの少なくとも1つによって構成された共通導体層部分を含むことを特徴とする積層型電子部品。
【請求項2】
前記積層体の外面は、それぞれ前記積層体を構成する1つ以上の導体層の面に対して垂直な複数の面を含み、
前記第1および第2の外面導体部分は、それぞれ、前記複数の面のうちのいずれかに配置されていることを特徴とする請求項1記載の積層型電子部品。
【請求項3】
前記共通インダクタは、更に、前記複数の面のうちのいずれかに配置された共通外面導体部分を含み、前記共通導体層部分は、前記共通外面導体部分とグランドとを電気的に接続することを特徴とする請求項2記載の積層型電子部品。
【請求項4】
前記複数の面は、互いに反対側を向いた第1および第2の面を含み、
前記共通外面導体部分は、前記第1の面に配置され、
積層型電子部品は、更に、前記第2の面に配置され、グランドに電気的に接続されるグランド端子を備え、
前記共通導体層部分は、前記共通外面導体部分と前記グランド端子とを電気的に接続していることを特徴とする請求項3記載の積層型電子部品。
【請求項5】
前記第1および第2の外面導体部分と共通外面導体部分は、前記複数の面のうちの1つの面において、前記共通外面導体部分が前記第1の外面導体部分と第2の外面導体部分との間に位置するように配置されていることを特徴とする請求項3または4記載の積層型電子部品。
【請求項6】
前記積層体を構成する1つ以上の導体層は、前記共通導体層部分を構成する少なくとも1つの導体層以外の少なくとも1つの接続用導体層を含み、
前記第1のインダクタは、更に、前記第1の外面導体部分と前記共通外面導体部分とを電気的に接続する第1の接続部分を含み、
前記第2のインダクタは、更に、前記第2の外面導体部分と前記共通外面導体部分とを電気的に接続する第2の接続部分を含み、
前記第1の接続部分と第2の接続部分は、前記少なくとも1つの接続用導体層を用いて構成されていることを特徴とする請求項3ないし5のいずれかに記載の積層型電子部品。
【請求項7】
更に、前記積層体の外面に配置され、信号の入力のために用いられる入力端子と、前記積層体の外面に配置され、信号の出力のために用いられる出力端子とを備え、
前記第1のインダクタは、前記入力端子に電気的に接続され、
前記第2のインダクタは、前記出力端子に電気的に接続されていることを特徴とする請求項1ないし6のいずれかに記載の積層型電子部品。
【請求項8】
前記第1および第2の共振器は、バンドパスフィルタの機能を実現することを特徴とする請求項7記載の積層型電子部品。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2010−239379(P2010−239379A)
【公開日】平成22年10月21日(2010.10.21)
【国際特許分類】
【出願番号】特願2009−84926(P2009−84926)
【出願日】平成21年3月31日(2009.3.31)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
【公開日】平成22年10月21日(2010.10.21)
【国際特許分類】
【出願日】平成21年3月31日(2009.3.31)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
[ Back to top ]