等価時間サンプリングレーダおよび等価時間サンプリング用サンプルホールド回路
【課題】等価時間サンプリング方式を用いたレーダにおいて、アースからの高周波雑音の流入を有効に阻止する。
【解決手段】時間走査を行う等価時間サンプリングレーダにおいて、 サンプリングのインターバル期間にはサンプリング時の入力電圧とは大きさ絶対値が同じで符号が異なる電圧をホールドする微分回路１２を有する
【解決手段】時間走査を行う等価時間サンプリングレーダにおいて、 サンプリングのインターバル期間にはサンプリング時の入力電圧とは大きさ絶対値が同じで符号が異なる電圧をホールドする微分回路１２を有する
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、等価時間サンプリングレーダおよび等価時間サンプリング用サンプルホールド回路に関する。
【背景技術】
【０００２】
信号処理において一般的に行われるサンプリングは、アナログの入力信号に対して、任意の時刻におけるアナログ信号をサンプリングし、アナログ信号の電圧を保持する処理である。この処理は、例えば、アナログ信号をデジタル信号に変換するアナログ／デジタル変換（Ａ／Ｄ変換）や、特許文献１に開示されているような等価時間サンプリングに対して用いられる。ここで、等価時間サンプリングとは、短周期の繰り返し信号をこれよりも周期の長い長周期の繰り返し信号へと変換する処理をいう。短周期の繰り返し信号に対して、周期毎に１点ずつサンプリングし、このサンプリングタイミングを繰り返し点からシフトさせる。このようなシフト処理は、時間走査と呼ばれている。これにより、短周期の繰り返し信号は、時間軸上において伸張され、同一の波形を有する長周期の信号に変換されるので、分解能（レーダでは距離分解能）の向上を図ることができる。
【０００３】
特許文献２には、受信系、具体的には、受信信号を時間走査によって、等価時間サンプリングを実現する等価時間サンプリングレーダが開示されている。この方式では、送信パルスを一定間隔で周期的に送信するとともに、個々の送信パルスのうちターゲットで反射したものを受信信号として受信する。そして、受信信号を１周期毎に少しずつオフセットしたタイミングでサンプリングする。これによって、元と同じ形状の波形が時間軸上で伸張・再現される。
【０００４】
特許文献３には、ＵＷＢ（Ultra-Wideband）受信系におけるサンプルホールド回路の具体的な構成が開示されている。この回路において、サンプルホールド回路の出力端に接続された信号線とアース（接地電位）の間には、サンプリングされた信号をホールドするホールドコンデンサが設けられている。
【０００５】
特許文献４には、等価時間サンプリングにおける時間走査を受信側ではなく、送信側で行う具体的な構成が開示されている。この方式では、送信パルスを１周期毎に少しずつオフセットしたタイミングで送信する。その後、個々の送信パルスのうちターゲットで反射したものを受信信号として受信し、受信信号を一定間隔で周期的にサンプリングする。これによって、元と同じ形状の波形が時間軸上で伸張・再現される。
【０００６】
【特許文献１】特開平１−２３５８６３号公報
【特許文献２】特表２００２−５１６４５３号公報
【特許文献３】米国特許第５５２３７６０号公報（Ｆｉｇ．９Ａ）
【特許文献４】特表２００１−５２６７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般に、レーダにおける受信系の回路構成は、高周波雑音の発生を阻止することが好ましい。送信波と比較して受信信号は微弱ゆえに、高周波雑音の影響を受けやすいからである。この観点でいえば、特許文献２に開示された受信側で時間走査を行う等価時間サンプリングレーダは、受信回路において、高周波雑音を発生しやすい鋸歯状波を生成する必要がある。これが第１の問題である。また、時間走査を切り替える直前において、サンプリング間隔が極端に短くなり、時間伸長後のサンプリング波形に高周波歪が生じるという問題がある。これが第２の問題である。上記２つの問題を解決するために、特許文献４では、等価時間サンプリングにおける時間走査を、受信側ではなく、送信側で行う構成が開示されている。
【０００８】
一般的に、等価時間サンプリングにおけるサンプルホールド回路では、電圧を（繰り返し周期＋時間走査量）なる時間全体にわたって一定に保持しなければならないので、ホールドコンデンサを大容量にする必要がある。しかしながら、サンプリングされた信号をホールドするホールドコンデンサは、特許文献４で開示された回路においても特許文献３と同様に、サンプルホールド回路の出力端に接続された信号線とアースの間に設けられている。高周波回路において、信号線とアースとの間に大容量のコンデンサを設けた回路構成は、コンデンサのインピーダンスが周波数に比例して小さくため、信号線をアースに直付けすることと等価である。そのため、信号線とアースとの間に大容量のコンデンサを設けた上記従来技術による回路構成では、信号線に接続された信号処理系に、アースからの高周波雑音が大容量コンデンサを介して流入するといった問題がある。本問題は、高周波雑音を発生しやすい鋸歯状波を送信側で生成する特許文献４の構成としたときに顕在化した問題である。これは、上記の問題も、特許文献２および特許文献３においても生じていたが、これらの場合には、鋸歯状波による高周波雑音が支配的で顕在化していなかったためである。
【０００９】
本発明の目的は、等価時間サンプリングを行うサンプルホールド回路において、アースからの高周波雑音の流入を有効に阻止可能な等価時間サンプリング回路を実現することにある。
【課題を解決するための手段】
【００１０】
かかる課題を解決するために、第１の発明は、時間走査を行う等価時間サンプリングレーダを提供する。この等価時間サンプリングレーダは、サンプリングのインターバル期間にはサンプリング時の入力電圧とは大きさ絶対値が同じで符号が異なる電圧をホールドする微分回路を有する。
【００１１】
ここで、第１の発明において、微分回路は、受信信号を受信するアンテナ回路と、サンプリングのインターバル期間には回路への信号の流入を阻止するパルス振幅変調回路および後段の回路ユニットを接続するノードとの間に接続されていることが好ましい。このとき、微分回路は、受信信号が入力される入力信号線と、受信信号の入力電圧をホールドするホールドコンデンサと、ホールドされた電圧が出力される出力信号線と、出力信号線とアースと接続する第１の抵抗とを有すること特徴とすることが好ましい。
【００１２】
パルス振幅変調回路は、パルス振幅変調回路は、出力信号線と、クロック線と、スイッチング回路と、第２の抵抗を有することが好ましい。クロック線は、サンプリング時間を規定するサンプリングパルスが供給される。スイッチング回路は、出力信号線とクロック線との間に接続され、サンプリングパルスのサンプリング期間ではオンし、サンプリングパルスのホールド期間ではオフする。このスイッチング処理によって、サンプリング期間では受信回路へ入力信号を流入させ、サンプリングのインターバル期間には受信回路への入力信号の流入を阻止する。第２の抵抗は、クロック線とアースとを接続する。スイッチング回路は、微分回路に対して後段の回路ユニットと並列接続されたダイオードであることが好ましい。
【００１３】
第２の発明は、等価時間サンプリング用サンプルホールド回路を提供する。この等価時間サンプリング用サンプルホールド回路は、入力端と、出力端と、パルス供給端と、コンデンサと、スイッチング回路と、第１の抵抗と、第２の抵抗とを有する。入力端は、サンプリング処理の対象となる入力信号が入力される。出力端は、サンプリング処理後の出力信号が出力される。パルス供給端は、サンプリング時間を規定するサンプリングパルスが供給される。コンデンサは、入力端に一方の電極が接続され、出力端に他方の電極が直接接続されている。このコンデンサは、入力端と出力端の間における直流成分を阻止するとともに、サンプリングされた信号をホールドする。スイッチング回路は、出力端とパルス供給端との間に接続され、サンプリングパルスのサンプリング期間ではオンし、受信回路へ入力信号を流入させ、サンプリングパルスのホールド期間ではオフし、受信回路への入力信号の流入を阻止する。第１の抵抗は、入力端に一端が接続され、他端がアースされている。この第１の抵抗は、入力端のインピーダンスを調整する整合抵抗として機能する。第２の抵抗は、出力端に一端が接続され、他端がアースされている。この第２の抵抗は、コンデンサと連係した時定数抵抗として機能するとともに、バイアス抵抗としても機能する。
【発明の効果】
【００１４】
本発明によれば、入力端と出力端との間に接続されたコンデンサが、サンプリングされた信号をホールドするホールドコンデンサとして機能する。これにより、信号線に接続された信号処理系に、アースからの高周波雑音が流入することを有効に阻止できる。
【００１５】
また、本発明によれば、微分回路を構成するホールドコンデンサが、入力端と出力端の間における直流成分を阻止することができる。
【発明を実施するための最良の形態】
【００１６】
図１は、本実施形態にかかる等価時間サンプリングレーダの構成図である。このサンプリングレーダは、回路ユニット１〜４よりなる送信系と、送信アンテナ５と、受信アンテナ（アンテナ回路）６と、回路ユニット７〜８よりなる受信系と、距離測定部９とで構成されている。このレーダでは、受信系での時間走査ではなく、送信系での時間走査によって、等価時間サンプリングが実行される。
【００１７】
送信系は、時間走査を行い、送信信号の発生タイミングを周期毎にシフトさせる。送信系は、基準クロック発生回路１と、時間走査回路２と、送信パルス発生回路３と、帯域通過フィルタ４とを有する。基準クロック発生回路１は、一定の周期を有する矩形状の基準クロックを発生する。時間走査回路２は、入力された基準クロックに対して時間走査を施し、基準クロックのパルス幅変調波である送信クロックを出力する。送信パルス発生回路３は、送信クロックの発生タイミングに応じて、送信パルスを発生する。そして、この送信パルスは、帯域通過フィルタ４におけるフィルタリング処理を経た後、送信アンテナ５より送信波として外部に放射される。
【００１８】
一方、受信系は、帯域通過フィルタ７と、受信回路８とを有する。送信波のうちターゲットＴで反射したものが、受信信号として、受信アンテナ６によって受信される。この受信信号は、帯域通過フィルタ７におけるフィルタリング処理を経た後、受信回路８に入力される。受信回路８は、サンプルホールド回路１０およびアナログデジタル変換器８ｃ（以下、Ａ／Ｄ変換器８ｃという）を主体に構成されており、その前段には、入力した受信信号を増幅する増幅器８ａと、Ａ／Ｄ変換器８ｃ等を保護するための入力制限器８ｂとが設けられている。サンプルホールド回路１０は、基準クロック発生回路１からの基準クロックに基づくサンプリングパルスによって、サンプリング期間に受信信号の電圧を一時的にホールドし、受信回路への入力信号の流入が阻止されたサンプリングのインターバル期間に後段の回路ユニット（増幅器８ａ等）に出力する。Ａ／Ｄ変換器８ｃは、入力された受信信号を複数の周期にわたって一定の間隔でサンプリングすることによって、これよりも長い周期を有する伸張受信信号を生成する。この伸張受信信号は、元と同じ形状の波形を時間軸上で伸張・再現したものである。
【００１９】
距離測定部９は、Ａ／Ｄ変換器８ｃより出力された伸張受信信号に基づいて、ターゲットＴまでの距離を測定する。周知のように、ターゲットＴまでの距離は、送信アンテナ５から放射された送信波がターゲットＴによって反射して、受信アンテナ６によって受信されるまでの往復伝搬時間に基づいて、一義的に算出される。
【００２０】
図２は、サンプルホールド回路１０の構成図である。このサンプルホールド回路１０は、入力端、出力端、およびパルス供給端の３つの端部と、抵抗１１と、微分回路１２と、パルス振幅変調回路１３と、コンデンサ１４とを有する。
【００２１】
微分回路１２は、入力端と出力端との間に接続されている。具体的には、受信信号を受信する受信アンテナ６と、パルス振幅変調回路１３および後段の回路ユニット（例えば、増幅器８ａ等）を接続するノードとの間に接続されている。微分回路１２は、サンプリング期間に受信信号の電圧とは大きさが同じで符号が異なる電圧をホールドし、受信回路への入力信号の流入が阻止されたサンプリングのインターバル期間に後段の回路ユニットに出力する。微分回路１２は、ホールドコンデンサ１２ａと、抵抗１２ｂとで構成される。ホールドコンデンサ１２ａは、サンプリング期間に受信信号の電圧をホールドする。入力端と出力端の間における直流成分を阻止する阻止コンデンサとして機能するとともに、サンプリングされた信号を保持するホールドコンデンサとしても機能する。なお、本実施形態のコールドコンデンサ１２ａの容量は十分に大きい。抵抗１２ｂは、出力信号線とアースとを接続する。この抵抗１２ｂは、ホールドコンデンサ１２ａと連係した時定数抵抗として機能するとともに、バイアス抵抗としても機能する。
【００２２】
パルス振幅変調回路１３は、微分回路１２と出力信号線との間に接続されており（正確には、微分回路１２に対して後段の回路ユニットと並列接続されており）、サンプリング期間に入力信号の電圧をサンプリングし、サンプリングのインターバル期間には受信回路への入力信号の流入を阻止する。パルス振幅変調回路１３は、スイッチング回路１３ａと、抵抗１３ｂとで構成される。スイッチング回路１３ａは、出力端とパルス供給端との間に接続され、サンプリングパルスのサンプリング期間ではオンし、受信回路へ入力信号を流入させ、サンプリングパルスのホールド期間ではオフし、受信回路への入力信号の流入を阻止する。スイッチング回路１３ａは、クロック線と出力信号線との間に接続さており（正確には、後段の回路ユニットと並列接続されており）、微分回路１２に対して後段の回路ユニットと並列接続されている。スイッチング回路１３ａとしては、例えばダイオードを用いることができ、この場合、ダイオードのアノードを出力端に、そのカソードをパルス供給端に接続する。抵抗１３ｂは、一端がダイオードのカソード（Ａ点）に接続され、他端がアースされている。コンデンサ１４は、クロック線と、パルス振幅変調回路１３（ダイオードのカソード）との間に接続されている。これにより、Ａ点では、クロック線からのサンプリングパルスが立ち下がる場合にのみ、ワンショットのパルスが発生する。
【００２３】
図３は、サンプルホールド回路１０の入出力信号の説明図であり、同図（ａ）は入力端における受信信号（入力電圧）の波形、同図（ｂ）はコンデンサ１４と、スイッチング回路１３ａとの間（Ａ点）におけるサンプリングパルスの波形、同図（ｃ）は出力端における出力信号の波形をそれぞれ示している。サンプリングパルスが高レベルとなるホールド期間では、入力端に供給される受信信号の電位に拘わらず、出力端の電位は、その直前のサンプル期間の終了時における電位を維持する。一方、サンプリングパルスが低レベルとなるサンプル期間では、受信信号によるコンデンサ１０ａの書き込みが行われ、これに応じて、出力端の電位も変動する。
【００２４】
従来のサンプリング回路は、等価時間サンプリングレーダに限らず、積分回路が用いられている。積分回路は、入力電圧（受信信号）の時間についての積分値に比例した電圧を出力する。積分回路は、抵抗とコンデンサ（ホールドコンデンサ）Ｃとで構成する場合、抵抗は入力端と出力端との間に接続され、コンデンサＣは出力端を一端に、アースを他端にそれぞれ接続される。コンデンサＣの放電時定数をサンプリング周期と比べて十分に大きくすることによって、現在のサンプリングの一つ前の周期のサンプリング期間における入力電圧をコンデンサＣに保持することができる。しかし、コンデンサのインピーダンスＺは、Ｚ＝１／ｊｗＣである。そのため、入力電圧が高周波となる（ｗが大きい）場合、インピーダンスＺは０に近づき、ショートしているのと同様となる。
【００２５】
本実施形態では、積分回路における抵抗とコンデンサとを入れ替えて微分回路１２を用いている。微分回路１２は、入力電圧の時間についての微分値に比例した電圧を出力する。微分回路１２は、ホールドコンデンサの放電時定数をサンプリング周期と比べて十分に大きくなるようにすると、図３（ｃ）のようにサンプリング時の入力電圧とは大きさが同じで符号が異なる電圧を保持することができる。
【００２６】
また、微分回路１２では出力端と、アースとの間に抵抗１２ｂが接続されている。抵抗１２ｂのインピーダンスは、周波数に無関係である。そのため、微分回路１２では、サンプリングパルスの周波数が高くなっても、抵抗１２ｂによりアースから信号線に接続された信号処理系（入力端および出力端）への高周波雑音の流入を有効に抑制できる。また、本実施形態によれば、微分回路を構成するホールドコンデンサが、入力端と出力端との間に接続されているため、この間における直流成分を阻止することができる。なお、上述したサンプリングパルスは、基準クロック発生回路１から直接供給してもよいが、時間走査回路２からの信号に基づいて別途供給してもよい。
【図面の簡単な説明】
【００２７】
【図１】本実施形態にかかる等価時間サンプリングレーダの構成図
【図２】サンプルホールド回路の構成図
【図３】サンプルホールド回路の入出力信号の説明図
【符号の説明】
【００２８】
１ 基準クロック発生回路
２ 時間走査回路
３ 送信パルス発生回路
４，７ 帯域通過フィルタ
５ 送信アンテナ
６ 受信アンテナ
８ 受信回路
８ａ 増幅器
８ｂ 入力制限器
８ｃ アナログデジタル変換器
９ 距離測定部
１０ サンプルホールド回路
１１，１２ｂ，１３ｂ 抵抗
１２ 微分回路
１２ａ コンデンサ
１３ パルス振幅変調回路
１３ａ スイッチング回路
１４ コンデンサ
【技術分野】
【０００１】
本発明は、等価時間サンプリングレーダおよび等価時間サンプリング用サンプルホールド回路に関する。
【背景技術】
【０００２】
信号処理において一般的に行われるサンプリングは、アナログの入力信号に対して、任意の時刻におけるアナログ信号をサンプリングし、アナログ信号の電圧を保持する処理である。この処理は、例えば、アナログ信号をデジタル信号に変換するアナログ／デジタル変換（Ａ／Ｄ変換）や、特許文献１に開示されているような等価時間サンプリングに対して用いられる。ここで、等価時間サンプリングとは、短周期の繰り返し信号をこれよりも周期の長い長周期の繰り返し信号へと変換する処理をいう。短周期の繰り返し信号に対して、周期毎に１点ずつサンプリングし、このサンプリングタイミングを繰り返し点からシフトさせる。このようなシフト処理は、時間走査と呼ばれている。これにより、短周期の繰り返し信号は、時間軸上において伸張され、同一の波形を有する長周期の信号に変換されるので、分解能（レーダでは距離分解能）の向上を図ることができる。
【０００３】
特許文献２には、受信系、具体的には、受信信号を時間走査によって、等価時間サンプリングを実現する等価時間サンプリングレーダが開示されている。この方式では、送信パルスを一定間隔で周期的に送信するとともに、個々の送信パルスのうちターゲットで反射したものを受信信号として受信する。そして、受信信号を１周期毎に少しずつオフセットしたタイミングでサンプリングする。これによって、元と同じ形状の波形が時間軸上で伸張・再現される。
【０００４】
特許文献３には、ＵＷＢ（Ultra-Wideband）受信系におけるサンプルホールド回路の具体的な構成が開示されている。この回路において、サンプルホールド回路の出力端に接続された信号線とアース（接地電位）の間には、サンプリングされた信号をホールドするホールドコンデンサが設けられている。
【０００５】
特許文献４には、等価時間サンプリングにおける時間走査を受信側ではなく、送信側で行う具体的な構成が開示されている。この方式では、送信パルスを１周期毎に少しずつオフセットしたタイミングで送信する。その後、個々の送信パルスのうちターゲットで反射したものを受信信号として受信し、受信信号を一定間隔で周期的にサンプリングする。これによって、元と同じ形状の波形が時間軸上で伸張・再現される。
【０００６】
【特許文献１】特開平１−２３５８６３号公報
【特許文献２】特表２００２−５１６４５３号公報
【特許文献３】米国特許第５５２３７６０号公報（Ｆｉｇ．９Ａ）
【特許文献４】特表２００１−５２６７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般に、レーダにおける受信系の回路構成は、高周波雑音の発生を阻止することが好ましい。送信波と比較して受信信号は微弱ゆえに、高周波雑音の影響を受けやすいからである。この観点でいえば、特許文献２に開示された受信側で時間走査を行う等価時間サンプリングレーダは、受信回路において、高周波雑音を発生しやすい鋸歯状波を生成する必要がある。これが第１の問題である。また、時間走査を切り替える直前において、サンプリング間隔が極端に短くなり、時間伸長後のサンプリング波形に高周波歪が生じるという問題がある。これが第２の問題である。上記２つの問題を解決するために、特許文献４では、等価時間サンプリングにおける時間走査を、受信側ではなく、送信側で行う構成が開示されている。
【０００８】
一般的に、等価時間サンプリングにおけるサンプルホールド回路では、電圧を（繰り返し周期＋時間走査量）なる時間全体にわたって一定に保持しなければならないので、ホールドコンデンサを大容量にする必要がある。しかしながら、サンプリングされた信号をホールドするホールドコンデンサは、特許文献４で開示された回路においても特許文献３と同様に、サンプルホールド回路の出力端に接続された信号線とアースの間に設けられている。高周波回路において、信号線とアースとの間に大容量のコンデンサを設けた回路構成は、コンデンサのインピーダンスが周波数に比例して小さくため、信号線をアースに直付けすることと等価である。そのため、信号線とアースとの間に大容量のコンデンサを設けた上記従来技術による回路構成では、信号線に接続された信号処理系に、アースからの高周波雑音が大容量コンデンサを介して流入するといった問題がある。本問題は、高周波雑音を発生しやすい鋸歯状波を送信側で生成する特許文献４の構成としたときに顕在化した問題である。これは、上記の問題も、特許文献２および特許文献３においても生じていたが、これらの場合には、鋸歯状波による高周波雑音が支配的で顕在化していなかったためである。
【０００９】
本発明の目的は、等価時間サンプリングを行うサンプルホールド回路において、アースからの高周波雑音の流入を有効に阻止可能な等価時間サンプリング回路を実現することにある。
【課題を解決するための手段】
【００１０】
かかる課題を解決するために、第１の発明は、時間走査を行う等価時間サンプリングレーダを提供する。この等価時間サンプリングレーダは、サンプリングのインターバル期間にはサンプリング時の入力電圧とは大きさ絶対値が同じで符号が異なる電圧をホールドする微分回路を有する。
【００１１】
ここで、第１の発明において、微分回路は、受信信号を受信するアンテナ回路と、サンプリングのインターバル期間には回路への信号の流入を阻止するパルス振幅変調回路および後段の回路ユニットを接続するノードとの間に接続されていることが好ましい。このとき、微分回路は、受信信号が入力される入力信号線と、受信信号の入力電圧をホールドするホールドコンデンサと、ホールドされた電圧が出力される出力信号線と、出力信号線とアースと接続する第１の抵抗とを有すること特徴とすることが好ましい。
【００１２】
パルス振幅変調回路は、パルス振幅変調回路は、出力信号線と、クロック線と、スイッチング回路と、第２の抵抗を有することが好ましい。クロック線は、サンプリング時間を規定するサンプリングパルスが供給される。スイッチング回路は、出力信号線とクロック線との間に接続され、サンプリングパルスのサンプリング期間ではオンし、サンプリングパルスのホールド期間ではオフする。このスイッチング処理によって、サンプリング期間では受信回路へ入力信号を流入させ、サンプリングのインターバル期間には受信回路への入力信号の流入を阻止する。第２の抵抗は、クロック線とアースとを接続する。スイッチング回路は、微分回路に対して後段の回路ユニットと並列接続されたダイオードであることが好ましい。
【００１３】
第２の発明は、等価時間サンプリング用サンプルホールド回路を提供する。この等価時間サンプリング用サンプルホールド回路は、入力端と、出力端と、パルス供給端と、コンデンサと、スイッチング回路と、第１の抵抗と、第２の抵抗とを有する。入力端は、サンプリング処理の対象となる入力信号が入力される。出力端は、サンプリング処理後の出力信号が出力される。パルス供給端は、サンプリング時間を規定するサンプリングパルスが供給される。コンデンサは、入力端に一方の電極が接続され、出力端に他方の電極が直接接続されている。このコンデンサは、入力端と出力端の間における直流成分を阻止するとともに、サンプリングされた信号をホールドする。スイッチング回路は、出力端とパルス供給端との間に接続され、サンプリングパルスのサンプリング期間ではオンし、受信回路へ入力信号を流入させ、サンプリングパルスのホールド期間ではオフし、受信回路への入力信号の流入を阻止する。第１の抵抗は、入力端に一端が接続され、他端がアースされている。この第１の抵抗は、入力端のインピーダンスを調整する整合抵抗として機能する。第２の抵抗は、出力端に一端が接続され、他端がアースされている。この第２の抵抗は、コンデンサと連係した時定数抵抗として機能するとともに、バイアス抵抗としても機能する。
【発明の効果】
【００１４】
本発明によれば、入力端と出力端との間に接続されたコンデンサが、サンプリングされた信号をホールドするホールドコンデンサとして機能する。これにより、信号線に接続された信号処理系に、アースからの高周波雑音が流入することを有効に阻止できる。
【００１５】
また、本発明によれば、微分回路を構成するホールドコンデンサが、入力端と出力端の間における直流成分を阻止することができる。
【発明を実施するための最良の形態】
【００１６】
図１は、本実施形態にかかる等価時間サンプリングレーダの構成図である。このサンプリングレーダは、回路ユニット１〜４よりなる送信系と、送信アンテナ５と、受信アンテナ（アンテナ回路）６と、回路ユニット７〜８よりなる受信系と、距離測定部９とで構成されている。このレーダでは、受信系での時間走査ではなく、送信系での時間走査によって、等価時間サンプリングが実行される。
【００１７】
送信系は、時間走査を行い、送信信号の発生タイミングを周期毎にシフトさせる。送信系は、基準クロック発生回路１と、時間走査回路２と、送信パルス発生回路３と、帯域通過フィルタ４とを有する。基準クロック発生回路１は、一定の周期を有する矩形状の基準クロックを発生する。時間走査回路２は、入力された基準クロックに対して時間走査を施し、基準クロックのパルス幅変調波である送信クロックを出力する。送信パルス発生回路３は、送信クロックの発生タイミングに応じて、送信パルスを発生する。そして、この送信パルスは、帯域通過フィルタ４におけるフィルタリング処理を経た後、送信アンテナ５より送信波として外部に放射される。
【００１８】
一方、受信系は、帯域通過フィルタ７と、受信回路８とを有する。送信波のうちターゲットＴで反射したものが、受信信号として、受信アンテナ６によって受信される。この受信信号は、帯域通過フィルタ７におけるフィルタリング処理を経た後、受信回路８に入力される。受信回路８は、サンプルホールド回路１０およびアナログデジタル変換器８ｃ（以下、Ａ／Ｄ変換器８ｃという）を主体に構成されており、その前段には、入力した受信信号を増幅する増幅器８ａと、Ａ／Ｄ変換器８ｃ等を保護するための入力制限器８ｂとが設けられている。サンプルホールド回路１０は、基準クロック発生回路１からの基準クロックに基づくサンプリングパルスによって、サンプリング期間に受信信号の電圧を一時的にホールドし、受信回路への入力信号の流入が阻止されたサンプリングのインターバル期間に後段の回路ユニット（増幅器８ａ等）に出力する。Ａ／Ｄ変換器８ｃは、入力された受信信号を複数の周期にわたって一定の間隔でサンプリングすることによって、これよりも長い周期を有する伸張受信信号を生成する。この伸張受信信号は、元と同じ形状の波形を時間軸上で伸張・再現したものである。
【００１９】
距離測定部９は、Ａ／Ｄ変換器８ｃより出力された伸張受信信号に基づいて、ターゲットＴまでの距離を測定する。周知のように、ターゲットＴまでの距離は、送信アンテナ５から放射された送信波がターゲットＴによって反射して、受信アンテナ６によって受信されるまでの往復伝搬時間に基づいて、一義的に算出される。
【００２０】
図２は、サンプルホールド回路１０の構成図である。このサンプルホールド回路１０は、入力端、出力端、およびパルス供給端の３つの端部と、抵抗１１と、微分回路１２と、パルス振幅変調回路１３と、コンデンサ１４とを有する。
【００２１】
微分回路１２は、入力端と出力端との間に接続されている。具体的には、受信信号を受信する受信アンテナ６と、パルス振幅変調回路１３および後段の回路ユニット（例えば、増幅器８ａ等）を接続するノードとの間に接続されている。微分回路１２は、サンプリング期間に受信信号の電圧とは大きさが同じで符号が異なる電圧をホールドし、受信回路への入力信号の流入が阻止されたサンプリングのインターバル期間に後段の回路ユニットに出力する。微分回路１２は、ホールドコンデンサ１２ａと、抵抗１２ｂとで構成される。ホールドコンデンサ１２ａは、サンプリング期間に受信信号の電圧をホールドする。入力端と出力端の間における直流成分を阻止する阻止コンデンサとして機能するとともに、サンプリングされた信号を保持するホールドコンデンサとしても機能する。なお、本実施形態のコールドコンデンサ１２ａの容量は十分に大きい。抵抗１２ｂは、出力信号線とアースとを接続する。この抵抗１２ｂは、ホールドコンデンサ１２ａと連係した時定数抵抗として機能するとともに、バイアス抵抗としても機能する。
【００２２】
パルス振幅変調回路１３は、微分回路１２と出力信号線との間に接続されており（正確には、微分回路１２に対して後段の回路ユニットと並列接続されており）、サンプリング期間に入力信号の電圧をサンプリングし、サンプリングのインターバル期間には受信回路への入力信号の流入を阻止する。パルス振幅変調回路１３は、スイッチング回路１３ａと、抵抗１３ｂとで構成される。スイッチング回路１３ａは、出力端とパルス供給端との間に接続され、サンプリングパルスのサンプリング期間ではオンし、受信回路へ入力信号を流入させ、サンプリングパルスのホールド期間ではオフし、受信回路への入力信号の流入を阻止する。スイッチング回路１３ａは、クロック線と出力信号線との間に接続さており（正確には、後段の回路ユニットと並列接続されており）、微分回路１２に対して後段の回路ユニットと並列接続されている。スイッチング回路１３ａとしては、例えばダイオードを用いることができ、この場合、ダイオードのアノードを出力端に、そのカソードをパルス供給端に接続する。抵抗１３ｂは、一端がダイオードのカソード（Ａ点）に接続され、他端がアースされている。コンデンサ１４は、クロック線と、パルス振幅変調回路１３（ダイオードのカソード）との間に接続されている。これにより、Ａ点では、クロック線からのサンプリングパルスが立ち下がる場合にのみ、ワンショットのパルスが発生する。
【００２３】
図３は、サンプルホールド回路１０の入出力信号の説明図であり、同図（ａ）は入力端における受信信号（入力電圧）の波形、同図（ｂ）はコンデンサ１４と、スイッチング回路１３ａとの間（Ａ点）におけるサンプリングパルスの波形、同図（ｃ）は出力端における出力信号の波形をそれぞれ示している。サンプリングパルスが高レベルとなるホールド期間では、入力端に供給される受信信号の電位に拘わらず、出力端の電位は、その直前のサンプル期間の終了時における電位を維持する。一方、サンプリングパルスが低レベルとなるサンプル期間では、受信信号によるコンデンサ１０ａの書き込みが行われ、これに応じて、出力端の電位も変動する。
【００２４】
従来のサンプリング回路は、等価時間サンプリングレーダに限らず、積分回路が用いられている。積分回路は、入力電圧（受信信号）の時間についての積分値に比例した電圧を出力する。積分回路は、抵抗とコンデンサ（ホールドコンデンサ）Ｃとで構成する場合、抵抗は入力端と出力端との間に接続され、コンデンサＣは出力端を一端に、アースを他端にそれぞれ接続される。コンデンサＣの放電時定数をサンプリング周期と比べて十分に大きくすることによって、現在のサンプリングの一つ前の周期のサンプリング期間における入力電圧をコンデンサＣに保持することができる。しかし、コンデンサのインピーダンスＺは、Ｚ＝１／ｊｗＣである。そのため、入力電圧が高周波となる（ｗが大きい）場合、インピーダンスＺは０に近づき、ショートしているのと同様となる。
【００２５】
本実施形態では、積分回路における抵抗とコンデンサとを入れ替えて微分回路１２を用いている。微分回路１２は、入力電圧の時間についての微分値に比例した電圧を出力する。微分回路１２は、ホールドコンデンサの放電時定数をサンプリング周期と比べて十分に大きくなるようにすると、図３（ｃ）のようにサンプリング時の入力電圧とは大きさが同じで符号が異なる電圧を保持することができる。
【００２６】
また、微分回路１２では出力端と、アースとの間に抵抗１２ｂが接続されている。抵抗１２ｂのインピーダンスは、周波数に無関係である。そのため、微分回路１２では、サンプリングパルスの周波数が高くなっても、抵抗１２ｂによりアースから信号線に接続された信号処理系（入力端および出力端）への高周波雑音の流入を有効に抑制できる。また、本実施形態によれば、微分回路を構成するホールドコンデンサが、入力端と出力端との間に接続されているため、この間における直流成分を阻止することができる。なお、上述したサンプリングパルスは、基準クロック発生回路１から直接供給してもよいが、時間走査回路２からの信号に基づいて別途供給してもよい。
【図面の簡単な説明】
【００２７】
【図１】本実施形態にかかる等価時間サンプリングレーダの構成図
【図２】サンプルホールド回路の構成図
【図３】サンプルホールド回路の入出力信号の説明図
【符号の説明】
【００２８】
１ 基準クロック発生回路
２ 時間走査回路
３ 送信パルス発生回路
４，７ 帯域通過フィルタ
５ 送信アンテナ
６ 受信アンテナ
８ 受信回路
８ａ 増幅器
８ｂ 入力制限器
８ｃ アナログデジタル変換器
９ 距離測定部
１０ サンプルホールド回路
１１，１２ｂ，１３ｂ 抵抗
１２ 微分回路
１２ａ コンデンサ
１３ パルス振幅変調回路
１３ａ スイッチング回路
１４ コンデンサ
【特許請求の範囲】
【請求項１】
時間走査を行う等価時間サンプリングレーダにおいて、
サンプリングのインターバル期間にはサンプリング時の入力電圧とは大きさ絶対値が同じで符号が異なる電圧をホールドする微分回路を有することを特徴とする等価時間サンプリングレーダ。
【請求項２】
前記微分回路は、
受信信号を受信するアンテナ回路と、サンプリングのインターバル期間には回路への信号の流入を阻止するパルス振幅変調回路および後段の回路ユニットを接続するノードとの間に接続されていることを特徴とする請求項１に記載された等価時間サンプリングレーダ。
【請求項３】
前記微分回路は、
前記受信信号が入力される入力信号線と、
前記受信信号の入力電圧をホールドするホールドコンデンサと、
前記ホールドされた電圧が出力される出力信号線と、
前記出力信号線とアースと接続する第１の抵抗と
を有すること特徴とする請求項１または２に記載された等価時間サンプリングレーダ。
【請求項４】
前記パルス振幅変調回路は、
前記微分回路に対して後段の回路ユニットと並列接続され、
前記出力信号線と、
前記サンプリング時間を規定するサンプリングパルスが供給されるクロック線と、
前記出力信号線と前記クロック線との間に接続され、前記サンプリングパルスのサンプリング期間ではオンし、前記サンプリングパルスのホールド期間ではオフするスイッチング回路と、
前記クロック線とアースとを接続する第２の抵抗と
を有することを特徴とする請求項３に記載された等価時間サンプリングレーダ。
【請求項５】
前記スイッチング回路は、
前記微分回路に対して後段の回路ユニットと並列接続されたダイオードであることを特徴とする請求項４に記載された等価時間サンプリングレーダ。
【請求項６】
等価時間サンプリング用サンプルホールド回路において、
サンプリング処理の対象となる入力信号が入力される入力端と、
サンプリング処理後の出力信号が出力される出力端と、
サンプリング時間を規定するサンプリングパルスが供給されるパルス供給端と、
前記入力端に一方の電極が接続され、前記出力端に他方の電極が直接接続され、前記入力端と前記出力端の間における直流成分を阻止するとともに、前記サンプリングされた信号をホールドするコンデンサと、
前記出力端と前記パルス供給端との間に接続され、前記サンプリングパルスのサンプリング期間ではオンし、前記サンプリングパルスのホールド期間ではオフするスイッチング回路と、
前記入力端に一端が接続され、他端がアースされているとともに、前記入力端のインピーダンスを調整する整合抵抗として機能する第１の抵抗と、
前記出力端に一端が接続され、他端がアースされており、前記コンデンサと連係した時定数抵抗として機能するとともに、前記出力端をバイアスするバイアス抵抗としても機能する第２の抵抗と
を有することを特徴とする等価時間サンプリング用サンプルホールド回路。
【請求項１】
時間走査を行う等価時間サンプリングレーダにおいて、
サンプリングのインターバル期間にはサンプリング時の入力電圧とは大きさ絶対値が同じで符号が異なる電圧をホールドする微分回路を有することを特徴とする等価時間サンプリングレーダ。
【請求項２】
前記微分回路は、
受信信号を受信するアンテナ回路と、サンプリングのインターバル期間には回路への信号の流入を阻止するパルス振幅変調回路および後段の回路ユニットを接続するノードとの間に接続されていることを特徴とする請求項１に記載された等価時間サンプリングレーダ。
【請求項３】
前記微分回路は、
前記受信信号が入力される入力信号線と、
前記受信信号の入力電圧をホールドするホールドコンデンサと、
前記ホールドされた電圧が出力される出力信号線と、
前記出力信号線とアースと接続する第１の抵抗と
を有すること特徴とする請求項１または２に記載された等価時間サンプリングレーダ。
【請求項４】
前記パルス振幅変調回路は、
前記微分回路に対して後段の回路ユニットと並列接続され、
前記出力信号線と、
前記サンプリング時間を規定するサンプリングパルスが供給されるクロック線と、
前記出力信号線と前記クロック線との間に接続され、前記サンプリングパルスのサンプリング期間ではオンし、前記サンプリングパルスのホールド期間ではオフするスイッチング回路と、
前記クロック線とアースとを接続する第２の抵抗と
を有することを特徴とする請求項３に記載された等価時間サンプリングレーダ。
【請求項５】
前記スイッチング回路は、
前記微分回路に対して後段の回路ユニットと並列接続されたダイオードであることを特徴とする請求項４に記載された等価時間サンプリングレーダ。
【請求項６】
等価時間サンプリング用サンプルホールド回路において、
サンプリング処理の対象となる入力信号が入力される入力端と、
サンプリング処理後の出力信号が出力される出力端と、
サンプリング時間を規定するサンプリングパルスが供給されるパルス供給端と、
前記入力端に一方の電極が接続され、前記出力端に他方の電極が直接接続され、前記入力端と前記出力端の間における直流成分を阻止するとともに、前記サンプリングされた信号をホールドするコンデンサと、
前記出力端と前記パルス供給端との間に接続され、前記サンプリングパルスのサンプリング期間ではオンし、前記サンプリングパルスのホールド期間ではオフするスイッチング回路と、
前記入力端に一端が接続され、他端がアースされているとともに、前記入力端のインピーダンスを調整する整合抵抗として機能する第１の抵抗と、
前記出力端に一端が接続され、他端がアースされており、前記コンデンサと連係した時定数抵抗として機能するとともに、前記出力端をバイアスするバイアス抵抗としても機能する第２の抵抗と
を有することを特徴とする等価時間サンプリング用サンプルホールド回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−７４９５０（Ｐ２００９−７４９５０Ａ）
【公開日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願番号】特願２００７−２４４６３４（Ｐ２００７−２４４６３４）
【出願日】平成１９年９月２１日（２００７．９．２１）
【出願人】（０００００５３４８）富士重工業株式会社 (3,010)
【Ｆターム（参考）】
【公開日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願日】平成１９年９月２１日（２００７．９．２１）
【出願人】（０００００５３４８）富士重工業株式会社 (3,010)
【Ｆターム（参考）】
[ Back to top ]