等電位線歪補正部を備えたマルチタッチパネル
【課題】引き回し線の線長が入力エリア毎に異なる場合であっても簡単な構造で歪の無い等電位線を得ることができる等電位線歪補正部を備えたマルチタッチパネルを提供する。
【解決手段】第一の基板3と第二の基板2の対向面に形成された第一導電膜および第二導電膜とを有し、第一導電膜および第二導電膜の少なくとも一方は複数の帯状電極5、11を形成しており、帯状電極5、11の一方端部は、その一方端部を始点とし外部端子18を終点とする引き回し線17,19に接続されており、帯状電極5、11の他方端部は、その他方端部を始点とし外部端子18を終点とする引き回し線17、19に接続されており、上記帯状電極5、11の一方端部および他方端部の少なくともいずれか一方に幅狭部が形成されており、その幅狭部における帯状電極5、11の幅は、その帯状電極5、11に接続されている引き回し線の長さに応じてそれぞれ異なる長さに構成されている。
【解決手段】第一の基板3と第二の基板2の対向面に形成された第一導電膜および第二導電膜とを有し、第一導電膜および第二導電膜の少なくとも一方は複数の帯状電極5、11を形成しており、帯状電極5、11の一方端部は、その一方端部を始点とし外部端子18を終点とする引き回し線17,19に接続されており、帯状電極5、11の他方端部は、その他方端部を始点とし外部端子18を終点とする引き回し線17、19に接続されており、上記帯状電極5、11の一方端部および他方端部の少なくともいずれか一方に幅狭部が形成されており、その幅狭部における帯状電極5、11の幅は、その帯状電極5、11に接続されている引き回し線の長さに応じてそれぞれ異なる長さに構成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、アナログ抵抗膜方式のマルチタッチパネルに関し、より詳しくは、等電位線の歪を補正する等電位線歪補正部を備えたマルチタッチパネルに関するものである。
【背景技術】
【0002】
アナログ抵抗膜方式のマルチタッチパネルは、PDA等の携帯情報端末、コピー機やファクシミリ等のOA機器、携帯電話機、携帯ゲーム機、カーナビゲーションシステム、小型PC、各種家電製品等に幅広く用いられている。
【0003】
図13は、この種のマルチタッチパネルの一般的構成を示したものである。
【0004】
同図に示すマルチタッチパネル50は、下部電極板51と上部電極板52が対向配置され、その周辺部が絶縁接着層53(図14参照)を介して接合されている。
【0005】
下部電極板51は、ガラス板等の透明絶縁基板51a上にITO(酸化インジウムスズ)電極51bが形成され、そのITO電極51bのX−X′方向両側に、一対の平行回路51c〜51fが複数組配設されている。
【0006】
一方、タッチ側となる上部電極板52は、ポリエステルフィルム等の可撓性透明絶縁基材52aとその下面に形成されたITO電極52bとを有し、そのITO電極52bのY−Y′方向両側に、一対の平行回路52c〜52gが複数組配設されている。
【0007】
なお、図13では平行回路51c〜51fおよび52c〜52gの配置を理解しやすいように各平行回路の間隔を拡張した状態で図示しているが、実際の各平行回路の間隔は0.2mm程度である。
【0008】
また、下部電極板51において、平行回路51c〜51fと外部端子としてのFPC54とは引き回し回路51g、51hによって、また、上部電極板52において、平行回路52c〜52gとFPC54とは引き回し回路52h、52iによってそれぞれ接続されている(例えば、特許文献1参照)。図中、符号a〜eはそれぞれ独立した入力エリアを示している。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2010−26641号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかしながら、従来のマルチタッチパネルでは、FPCと各平行回路とを接続している回路長が入力エリア毎に異なっており、図15に示すように、回路長が長くなるにつれて回路抵抗も増加することから、引き回し回路の各回路間で抵抗差が発生し、それが原因で等電位線に歪が発生するという問題がある。
【0011】
図16および図17はFPCの配置によって変化する等電位線の歪み方を示したものである。
【0012】
両図において、T1は理想の等電位線を示し、T2およびT3は歪んだ等電位線を示している。マルチタッチパネルのサイズが大きくなるにつれて引き回し回路における回路間での抵抗差も大きくなるため、等電位線の歪はよりいっそう大きくなる。
【0013】
タッチパネルにおいて等電位線の歪をコントローラで補正する方法は従来から実施されているが、マルチタッチパネルでは、入力エリア毎にその補正を行わなければならないため、補正作業が繁雑になるだけでなく補正に多大な時間を費やさなければならない。
【0014】
なお、引き回し回路の各回路に生じる抵抗差は、FPCから遠い位置(遠位)にある平行回路に対しては回路幅を太くすることによって改善はできるものの、額縁部(図13参照)の寸法に制約がある場合には回路幅を太くするのに限度があるため完全に補正することができない場合がある。
【0015】
本発明は以上のような従来のマルチタッチパネルにおける課題を考慮してなされたものであり、引き回し線の線長が入力エリア毎に異なる場合であっても簡単な構造で歪の無い等電位線を得ることができる等電位線歪補正部を備えたマルチタッチパネルを提供するものである。
【課題を解決するための手段】
【0016】
本発明は、座標入力側である第一の基板と、この第一の基板に対向配置された第二の基板と、上記第一の基板上であって上記第二の基板に対向する面に形成された第一導電膜と、上記第二の基板上であって上記第一の基板に対向する面に形成された第二導電膜とを有し、上記第一導電膜および上記第二導電膜の少なくとも一方は複数の帯状領域に分割されることにより複数の帯状電極を形成しており、上記帯状電極の一方端部は、その一方端部を始点とし上記第一または第二の基板の周縁部に設けられた外部端子を終点とする引き回し線に接続されており、上記帯状電極の他方端部は、その他方端部を始点とし上記外部端子を終点とする引き回し線に接続されているマルチタッチパネルであって、
上記帯状電極の一方端部および他方端部の少なくともいずれか一方に幅狭部が形成されており、その幅狭部における上記帯状電極の幅は、その帯状電極に接続されている上記引き回し線の長さに応じてそれぞれ異なる長さに構成されているマルチタッチパネルである。
【0017】
本発明において、帯状電極とは、その幅が長手方向において変化する、例えば台形等も含まれる。
【0018】
本発明において、上記幅狭部として、上記帯状電極をその幅方向に切り欠くことによって形成された電極接続通路を有することができる。
【0019】
本発明において、上記幅狭部として、上記帯状電極の全幅にわたって櫛歯状に形成された電極接続通路を有することができる。
【0020】
本発明において、上記電極接続通路は全幅からなる上記帯状電極を介して上記引き回し線と接続することができる。
【発明の効果】
【0021】
本発明のマルチタッチパネルによれば、信号取出し用の引き回し線の線長が入力エリア毎に異なる場合であっても、歪の無い等電位線を簡単な構造で得ることができるという長所を有する。
【図面の簡単な説明】
【0022】
【図1】(a)および(b)は本発明に係る第一のマルチタッチパネルの構成を示す分解平面図である。
【図2】図1の上部電極板における補正部の拡大図である。
【図3】図1の下部電極板における補正部の拡大図である。
【図4】(a)および(b)は本発明に係る第二のマルチタッチパネルの構成を示す分解平面図である。
【図5】図4の上部電極板における補正部の拡大図である。
【図6】図4の下部電極板における補正部の拡大図である。
【図7】本発明に係る第一のマルチタッチパネルによって得られた等電位線を示す説明図である。
【図8】本発明に係る第二のマルチタッチパネルによって得られた等電位線を示す説明図である。
【図9】本発明に係る補正部の第一の形成例を示す説明図である。
【図10】本発明に係る補正部の第二の形成例を示す説明図である。
【図11】本発明に係る補正部の第三の形成例を示す説明図である。
【図12】本発明に係る補正部の第四の形成例を示す説明図である。
【図13】従来のマルチタッチパネルの構成を示す分解図である。
【図14】図13のS−S′縦断面図である。
【図15】回路長と回路抵抗の関係を示すグラフである。
【図16】等電位線が歪んだ状態を示す説明図である。
【図17】等電位線が歪んだ状態を示す説明図である。
【発明を実施するための形態】
【0023】
以下、図面に示した実施の形態に基づいて本発明を詳細に説明する。
【0024】
1.本発明に係る第一のマルチタッチパネル
1.1 第一のマルチタッチパネルの構成
図1に示す第一のマルチタッチパネルは、FPC(フレキシブルプリント基板)がマルチタッチパネルの端部に設けられるタイプのものである。
【0025】
第一のマルチタッチパネル1は、下部電極板(第二の基板)2と上部電極板(第一の基板)3が所定の隙間を介して対向配置されており、各パネルの周辺部は窓枠状の接着層(図示しない)によって接合されている。
【0026】
下部電極板2は、ガラス板等の透明絶縁基板4とその上面に形成されたITO電極(第二導電膜)とを有し、そのITO電極は複数の帯状領域に分割された帯状電極5から構成されている。
【0027】
帯状電極5の信号取出し側端部(X−X′方向端部)に、一対の平行回路6〜9が複数組配設されている。
【0028】
一方、タッチ側の上部電極板3は、ポリエステルフィルム等の可撓性透明絶縁基材10とその下面に形成された帯状のITO電極(第一導電膜)とを有し、そのITO電極は複数の帯状領域に分割された帯状電極11から構成されている。
【0029】
帯状電極11の信号取出し側端部(Y−Y′方向端部)には、一対の平行回路12〜16が複数組配設されている。
【0030】
下部電極板2における平行回路6〜9は、下部電極板2の周縁部に沿って配線された引き回し線17を介して外部端子としてのFPC18と接続されるようになっている。
【0031】
一方、上部電極板3における平行回路12〜16は、上部電極板3の周縁部に沿って配線された引き回し線19を介してFPC18と接続されるようになっている。
【0032】
なお、図1では平行回路および引き回し線の配置が理解しやすいように各平行回路の間隔を拡張した状態で示しているが、実際の各平行回路の間隔は0.2mm程度である。
【0033】
1.2 上部電極板の補正部
図2は上部電極板3における等電位線歪補正部(以下、補正部と略称する)の拡大図である。
【0034】
同図において、補正部は帯状電極が平行回路と接続される部分に設けられ、図1に示したFPC18から遠位側にある入力エリアAの上(YT)側補正部は、平行回路16に接続される帯状電極の電極接続通路を全幅L1としたものである。
【0035】
入力エリアBの上側補正部は、平行回路16に接続される帯状電極11の電極接続通路幅を幅狭部としてL2<L1としたものであり、入力エリアCの上側補正部は、帯状電極11の電極接続通路幅をさらに狭くしてL3<L2としたものであり、入力エリアDの上側補正部は、帯状電極11の電極接続通路幅をさらに狭くしてL4<L3としたものであり、入力エリアEの上側補正部については帯状電極11の電極接続通路幅をさらに狭くしてL5<L4としたものである。
【0036】
すなわち、引き回し線の線長が長い場合は、補正部において抵抗を小さくし、線長が短い場合には、補正部において抵抗を大きくしている。
【0037】
このように、平行回路16に接続される帯状電極11を入力エリア毎に所定深さ切り欠いて除去し、平行回路16に接続される帯状電極11の電極接続通路幅を調節すれば、引き回し線19における線長の違いによって生じた抵抗差を補正部によって相殺することが可能になる。
【0038】
一方、FPC18から入力エリアEの上側平行電極12に配線された回路長と、入力エリアAの下側平行電極16に配線された回路長とは同じであることを前提とし、FPC18から近位側にある入力エリアAの下(YB)側補正部については、帯状電極の電極接続通路の幅L6=L5としている。
【0039】
入力エリアBの下側補正部は、帯状電極の電極接続通路幅をさらに狭くしてL7<L6としてものであり、入力エリアCの下側補正部は、電極接続通路幅L8<L7としたものであり、入力エリアDの下側補正部は、電極接続通路幅L9<L8としたものであり、入力エリアEの下側補正部は電極接続通路幅L10<L9としたものである。
【0040】
下記表1は、上部電極板3の引き回し線における線長の差、補正すべき抵抗値、補正された電極接続通路幅の具体例を示したものである。
【0041】
【表1】
【0042】
1.3 下部電極板の補正部
図3は下部電極板2における補正部の拡大図である。
【0043】
同図において、FPC18から遠位側にある入力エリアFの右(XR)側補正部は、平行回路9に接続される帯状電極5の全幅を電極接続通路幅L11としたものである。
【0044】
入力エリアGの右側補正部は、電極接続通路幅をさらに狭くしてL12<L11としたものであり、入力エリアHの右側補正部は、電極接続通路幅をさらに狭くしてL13<L12としてものであり、入力エリアIの右側補正部は、電極接続通路幅をさらに狭くしてL14<L13としたものである。
【0045】
一方、FPC18から近位側にある入力エリアFの左(XL)側補正部については帯状電極の幅L15<L14としている。
【0046】
入力エリアGの左側補正部は、電極接続通路幅をさらに狭くしてL16<L15としたものであり、入力エリアHの左側補正部は、電極接続通路幅L17<L16としたものであり、入力エリアIの左側補正部は、電極接続通路幅L18<L17としたものである。
【0047】
下記表2は、下部電極板2の引き回し線における線長の差、補正すべき配線抵抗値、補正された電極接続通路幅の具体例を示したものである。
【0048】
【表2】
【0049】
2.本発明に係る第二のマルチタッチパネル
2.1 第二のマルチタッチパネルの構成
図4に示す第二のマルチタッチパネル20は、FPCがマルチタッチパネルの中央部に設けられるタイプのものである。なお、同図において図1と同じ構成要素については同一符号を付してその説明を省略する。
【0050】
図4において、下部電極板2における帯状電極5のX−X′方向端部に、一対の平行回路21〜24が複数組配設されている。
【0051】
上記平行回路21〜24は、下部電極板2の左右の周縁部に沿って配線された引き回し線30を介してFPC18と接続されるようになっている。
【0052】
一方、上部電極板3における帯状電極11のY−Y′方向端部には、一対の平行回路25〜29が複数組配設されている。
【0053】
上記平行回路25〜29は、上部電極板3の左右の周縁部に沿って配線された引き回し線31を介してFPC18と接続されるようになっている。
【0054】
2.2 上部電極板の補正部
図5は上部電極板3における補正部の拡大図である。
【0055】
同図において、FPC18から最も遠位側にある中央部の入力エリアLの上(YT)側補正部については帯状電極11の全幅を電極接続通路幅L19としている。
【0056】
入力エリアKおよびMの上側補正部については電極接続通路幅を狭くし(L20=L21)<L19としている。
【0057】
入力エリアJおよびNの上側補正部については電極接続通路幅をさらに狭くし、(L22=L23)<L20としている。
【0058】
一方、入力エリアJおよびNの下(YB)側接続部分については電極接続通路幅L24とL25を同じ幅としている。
【0059】
入力エリアKおよびMの下側接続部分については電極接続通路幅L26とL27を同じ幅とし、(L26=L27)<(L24=L25)としている。
【0060】
また、入力エリアLの下側接続部分については電極接続通路幅L28<(L26=L27)としている。
【0061】
下記表3は、上部電極板3の引き回し線における線長の差、補正すべき抵抗値、補正された電極接続通路幅の具体例を示したものである。
【0062】
【表3】
【0063】
2.3 下部電極板の補正部
図6は下部電極板2における補正部の拡大図である。
【0064】
同図において、FPC18から遠位側にある入力エリアOの右(XR)側補正部および左(XL)側補正部は、帯状電極5の全幅を電極接続通路幅L29としたものである。
【0065】
入力エリアPの右側補正部および左側補正部は、電極接続通路幅L30<L29とし、入力エリアQの右側補正部および左側補正部は、電極接続通路幅L31<L30とし、入力エリアRの右側補正部および左側補正部は、電極接続通路幅L32<L31としている。
【0066】
下記表4は、下部電極板2の引き回し線における線長の差、補正すべき抵抗値、補正された電極接続通路幅の具体例を示したものである。
【0067】
【表4】
【0068】
図7は上記第一のマルチタッチパネルによって得られた等電位線をイメージで示した図であり、図8は上記第二のマルチタッチパネルによって得られた等電位線をイメージで示した図である。
【0069】
FPC18がマルチタッチパネルの端部に配置された場合であっても、また、中央部に配置された場合であっても、上記補正部を備えたマルチタッチパネルによれば、両図に示されるように理想の等電位線に沿った等電位線が得られる。
【0070】
3.補正部の形成例
図9〜図12は補正部の各種形成例を示したものである。
【0071】
図9において、第一の形成例は、平行回路40とITO膜41とを同幅で接続し、平行回路40に沿ってITO膜41の左右両側からコ字状に切り欠かれたITO除去部41bを設けることによって、ITO膜41の幅Lを幅Laに狭めた電極接続通路からなる補正部41cを形成することができる。
【0072】
同図に示す補正部41cによれば、ITO膜41と同幅のITO膜端部41aを有し、そのITO膜端部41a上に平行回路40を積層して形成するため、補正部41cと平行回路40との位置ずれによって抵抗値が変化する虞がない。また、補正部におけるITO膜41aの耐久性を確保することができるという利点がある。
【0073】
図10において、第二の形成例は、ITO膜41の幅Lを幅Lbに狭めた電極接続通路からなる補正部41dを直接、平行回路40と接続することによって形成されている。
【0074】
同図に示す補正部によれば、図9に示したITO膜端部41aを必要としないため、額縁部(図13参照)を小さくすることができるという利点がある。
【0075】
図11において、第三の形成例は、平行回路40とITO膜41とを同幅で接続し、ITO膜41における平行回路近傍部分をその平行回路40に沿って窓枠状に切り欠き、それによって形成された多数の開口41eによりITO膜41の幅Lを狭めている。
【0076】
同図に示す補正部41gによれば、ITO膜41と同幅のITO膜端部41fを有し、そのITO膜端部41f上に平行回路40を積層し形成するため、補正部41gと平行回路40との位置ずれによって抵抗値が変化する虞がない。また、補正部41gは、ITO膜41の全幅にわたって配列された電極接続通路41hを備えているため、補正部41gの範囲についても入力が可能になるという利点がある。
【0077】
図12において、第四の形成例は、多数の電極接続通路41iが櫛歯状に配列された補正部41jを直接、平行回路40と接続することによって形成されている。
【0078】
同図に示す補正部41jによれば、図11に示した電極接続通路41hと同様に、ITO膜41の全幅にわたって配列された電極接続通路41iを備えているため、補正部41jの範囲についても入力が可能になる。また、図11に示したITO膜端部41fを必要としないため、額縁部を小さくすることができる。
【符号の説明】
【0079】
1 マルチタッチパネル
2 下部電極板
3 上部電極板
4 透明絶縁基板
5 帯状電極
6〜9 平行回路
10 可撓性透明絶縁基材
11 帯状電極
12〜16 平行回路
17 引き回し線
18 FPC(外部端子)
19 引き回し線
20 第二のマルチタッチパネル
21〜24 平行回路
25〜29 平行回路
30 引き回し線
31 引き回し線
【技術分野】
【0001】
本発明は、アナログ抵抗膜方式のマルチタッチパネルに関し、より詳しくは、等電位線の歪を補正する等電位線歪補正部を備えたマルチタッチパネルに関するものである。
【背景技術】
【0002】
アナログ抵抗膜方式のマルチタッチパネルは、PDA等の携帯情報端末、コピー機やファクシミリ等のOA機器、携帯電話機、携帯ゲーム機、カーナビゲーションシステム、小型PC、各種家電製品等に幅広く用いられている。
【0003】
図13は、この種のマルチタッチパネルの一般的構成を示したものである。
【0004】
同図に示すマルチタッチパネル50は、下部電極板51と上部電極板52が対向配置され、その周辺部が絶縁接着層53(図14参照)を介して接合されている。
【0005】
下部電極板51は、ガラス板等の透明絶縁基板51a上にITO(酸化インジウムスズ)電極51bが形成され、そのITO電極51bのX−X′方向両側に、一対の平行回路51c〜51fが複数組配設されている。
【0006】
一方、タッチ側となる上部電極板52は、ポリエステルフィルム等の可撓性透明絶縁基材52aとその下面に形成されたITO電極52bとを有し、そのITO電極52bのY−Y′方向両側に、一対の平行回路52c〜52gが複数組配設されている。
【0007】
なお、図13では平行回路51c〜51fおよび52c〜52gの配置を理解しやすいように各平行回路の間隔を拡張した状態で図示しているが、実際の各平行回路の間隔は0.2mm程度である。
【0008】
また、下部電極板51において、平行回路51c〜51fと外部端子としてのFPC54とは引き回し回路51g、51hによって、また、上部電極板52において、平行回路52c〜52gとFPC54とは引き回し回路52h、52iによってそれぞれ接続されている(例えば、特許文献1参照)。図中、符号a〜eはそれぞれ独立した入力エリアを示している。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2010−26641号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかしながら、従来のマルチタッチパネルでは、FPCと各平行回路とを接続している回路長が入力エリア毎に異なっており、図15に示すように、回路長が長くなるにつれて回路抵抗も増加することから、引き回し回路の各回路間で抵抗差が発生し、それが原因で等電位線に歪が発生するという問題がある。
【0011】
図16および図17はFPCの配置によって変化する等電位線の歪み方を示したものである。
【0012】
両図において、T1は理想の等電位線を示し、T2およびT3は歪んだ等電位線を示している。マルチタッチパネルのサイズが大きくなるにつれて引き回し回路における回路間での抵抗差も大きくなるため、等電位線の歪はよりいっそう大きくなる。
【0013】
タッチパネルにおいて等電位線の歪をコントローラで補正する方法は従来から実施されているが、マルチタッチパネルでは、入力エリア毎にその補正を行わなければならないため、補正作業が繁雑になるだけでなく補正に多大な時間を費やさなければならない。
【0014】
なお、引き回し回路の各回路に生じる抵抗差は、FPCから遠い位置(遠位)にある平行回路に対しては回路幅を太くすることによって改善はできるものの、額縁部(図13参照)の寸法に制約がある場合には回路幅を太くするのに限度があるため完全に補正することができない場合がある。
【0015】
本発明は以上のような従来のマルチタッチパネルにおける課題を考慮してなされたものであり、引き回し線の線長が入力エリア毎に異なる場合であっても簡単な構造で歪の無い等電位線を得ることができる等電位線歪補正部を備えたマルチタッチパネルを提供するものである。
【課題を解決するための手段】
【0016】
本発明は、座標入力側である第一の基板と、この第一の基板に対向配置された第二の基板と、上記第一の基板上であって上記第二の基板に対向する面に形成された第一導電膜と、上記第二の基板上であって上記第一の基板に対向する面に形成された第二導電膜とを有し、上記第一導電膜および上記第二導電膜の少なくとも一方は複数の帯状領域に分割されることにより複数の帯状電極を形成しており、上記帯状電極の一方端部は、その一方端部を始点とし上記第一または第二の基板の周縁部に設けられた外部端子を終点とする引き回し線に接続されており、上記帯状電極の他方端部は、その他方端部を始点とし上記外部端子を終点とする引き回し線に接続されているマルチタッチパネルであって、
上記帯状電極の一方端部および他方端部の少なくともいずれか一方に幅狭部が形成されており、その幅狭部における上記帯状電極の幅は、その帯状電極に接続されている上記引き回し線の長さに応じてそれぞれ異なる長さに構成されているマルチタッチパネルである。
【0017】
本発明において、帯状電極とは、その幅が長手方向において変化する、例えば台形等も含まれる。
【0018】
本発明において、上記幅狭部として、上記帯状電極をその幅方向に切り欠くことによって形成された電極接続通路を有することができる。
【0019】
本発明において、上記幅狭部として、上記帯状電極の全幅にわたって櫛歯状に形成された電極接続通路を有することができる。
【0020】
本発明において、上記電極接続通路は全幅からなる上記帯状電極を介して上記引き回し線と接続することができる。
【発明の効果】
【0021】
本発明のマルチタッチパネルによれば、信号取出し用の引き回し線の線長が入力エリア毎に異なる場合であっても、歪の無い等電位線を簡単な構造で得ることができるという長所を有する。
【図面の簡単な説明】
【0022】
【図1】(a)および(b)は本発明に係る第一のマルチタッチパネルの構成を示す分解平面図である。
【図2】図1の上部電極板における補正部の拡大図である。
【図3】図1の下部電極板における補正部の拡大図である。
【図4】(a)および(b)は本発明に係る第二のマルチタッチパネルの構成を示す分解平面図である。
【図5】図4の上部電極板における補正部の拡大図である。
【図6】図4の下部電極板における補正部の拡大図である。
【図7】本発明に係る第一のマルチタッチパネルによって得られた等電位線を示す説明図である。
【図8】本発明に係る第二のマルチタッチパネルによって得られた等電位線を示す説明図である。
【図9】本発明に係る補正部の第一の形成例を示す説明図である。
【図10】本発明に係る補正部の第二の形成例を示す説明図である。
【図11】本発明に係る補正部の第三の形成例を示す説明図である。
【図12】本発明に係る補正部の第四の形成例を示す説明図である。
【図13】従来のマルチタッチパネルの構成を示す分解図である。
【図14】図13のS−S′縦断面図である。
【図15】回路長と回路抵抗の関係を示すグラフである。
【図16】等電位線が歪んだ状態を示す説明図である。
【図17】等電位線が歪んだ状態を示す説明図である。
【発明を実施するための形態】
【0023】
以下、図面に示した実施の形態に基づいて本発明を詳細に説明する。
【0024】
1.本発明に係る第一のマルチタッチパネル
1.1 第一のマルチタッチパネルの構成
図1に示す第一のマルチタッチパネルは、FPC(フレキシブルプリント基板)がマルチタッチパネルの端部に設けられるタイプのものである。
【0025】
第一のマルチタッチパネル1は、下部電極板(第二の基板)2と上部電極板(第一の基板)3が所定の隙間を介して対向配置されており、各パネルの周辺部は窓枠状の接着層(図示しない)によって接合されている。
【0026】
下部電極板2は、ガラス板等の透明絶縁基板4とその上面に形成されたITO電極(第二導電膜)とを有し、そのITO電極は複数の帯状領域に分割された帯状電極5から構成されている。
【0027】
帯状電極5の信号取出し側端部(X−X′方向端部)に、一対の平行回路6〜9が複数組配設されている。
【0028】
一方、タッチ側の上部電極板3は、ポリエステルフィルム等の可撓性透明絶縁基材10とその下面に形成された帯状のITO電極(第一導電膜)とを有し、そのITO電極は複数の帯状領域に分割された帯状電極11から構成されている。
【0029】
帯状電極11の信号取出し側端部(Y−Y′方向端部)には、一対の平行回路12〜16が複数組配設されている。
【0030】
下部電極板2における平行回路6〜9は、下部電極板2の周縁部に沿って配線された引き回し線17を介して外部端子としてのFPC18と接続されるようになっている。
【0031】
一方、上部電極板3における平行回路12〜16は、上部電極板3の周縁部に沿って配線された引き回し線19を介してFPC18と接続されるようになっている。
【0032】
なお、図1では平行回路および引き回し線の配置が理解しやすいように各平行回路の間隔を拡張した状態で示しているが、実際の各平行回路の間隔は0.2mm程度である。
【0033】
1.2 上部電極板の補正部
図2は上部電極板3における等電位線歪補正部(以下、補正部と略称する)の拡大図である。
【0034】
同図において、補正部は帯状電極が平行回路と接続される部分に設けられ、図1に示したFPC18から遠位側にある入力エリアAの上(YT)側補正部は、平行回路16に接続される帯状電極の電極接続通路を全幅L1としたものである。
【0035】
入力エリアBの上側補正部は、平行回路16に接続される帯状電極11の電極接続通路幅を幅狭部としてL2<L1としたものであり、入力エリアCの上側補正部は、帯状電極11の電極接続通路幅をさらに狭くしてL3<L2としたものであり、入力エリアDの上側補正部は、帯状電極11の電極接続通路幅をさらに狭くしてL4<L3としたものであり、入力エリアEの上側補正部については帯状電極11の電極接続通路幅をさらに狭くしてL5<L4としたものである。
【0036】
すなわち、引き回し線の線長が長い場合は、補正部において抵抗を小さくし、線長が短い場合には、補正部において抵抗を大きくしている。
【0037】
このように、平行回路16に接続される帯状電極11を入力エリア毎に所定深さ切り欠いて除去し、平行回路16に接続される帯状電極11の電極接続通路幅を調節すれば、引き回し線19における線長の違いによって生じた抵抗差を補正部によって相殺することが可能になる。
【0038】
一方、FPC18から入力エリアEの上側平行電極12に配線された回路長と、入力エリアAの下側平行電極16に配線された回路長とは同じであることを前提とし、FPC18から近位側にある入力エリアAの下(YB)側補正部については、帯状電極の電極接続通路の幅L6=L5としている。
【0039】
入力エリアBの下側補正部は、帯状電極の電極接続通路幅をさらに狭くしてL7<L6としてものであり、入力エリアCの下側補正部は、電極接続通路幅L8<L7としたものであり、入力エリアDの下側補正部は、電極接続通路幅L9<L8としたものであり、入力エリアEの下側補正部は電極接続通路幅L10<L9としたものである。
【0040】
下記表1は、上部電極板3の引き回し線における線長の差、補正すべき抵抗値、補正された電極接続通路幅の具体例を示したものである。
【0041】
【表1】
【0042】
1.3 下部電極板の補正部
図3は下部電極板2における補正部の拡大図である。
【0043】
同図において、FPC18から遠位側にある入力エリアFの右(XR)側補正部は、平行回路9に接続される帯状電極5の全幅を電極接続通路幅L11としたものである。
【0044】
入力エリアGの右側補正部は、電極接続通路幅をさらに狭くしてL12<L11としたものであり、入力エリアHの右側補正部は、電極接続通路幅をさらに狭くしてL13<L12としてものであり、入力エリアIの右側補正部は、電極接続通路幅をさらに狭くしてL14<L13としたものである。
【0045】
一方、FPC18から近位側にある入力エリアFの左(XL)側補正部については帯状電極の幅L15<L14としている。
【0046】
入力エリアGの左側補正部は、電極接続通路幅をさらに狭くしてL16<L15としたものであり、入力エリアHの左側補正部は、電極接続通路幅L17<L16としたものであり、入力エリアIの左側補正部は、電極接続通路幅L18<L17としたものである。
【0047】
下記表2は、下部電極板2の引き回し線における線長の差、補正すべき配線抵抗値、補正された電極接続通路幅の具体例を示したものである。
【0048】
【表2】
【0049】
2.本発明に係る第二のマルチタッチパネル
2.1 第二のマルチタッチパネルの構成
図4に示す第二のマルチタッチパネル20は、FPCがマルチタッチパネルの中央部に設けられるタイプのものである。なお、同図において図1と同じ構成要素については同一符号を付してその説明を省略する。
【0050】
図4において、下部電極板2における帯状電極5のX−X′方向端部に、一対の平行回路21〜24が複数組配設されている。
【0051】
上記平行回路21〜24は、下部電極板2の左右の周縁部に沿って配線された引き回し線30を介してFPC18と接続されるようになっている。
【0052】
一方、上部電極板3における帯状電極11のY−Y′方向端部には、一対の平行回路25〜29が複数組配設されている。
【0053】
上記平行回路25〜29は、上部電極板3の左右の周縁部に沿って配線された引き回し線31を介してFPC18と接続されるようになっている。
【0054】
2.2 上部電極板の補正部
図5は上部電極板3における補正部の拡大図である。
【0055】
同図において、FPC18から最も遠位側にある中央部の入力エリアLの上(YT)側補正部については帯状電極11の全幅を電極接続通路幅L19としている。
【0056】
入力エリアKおよびMの上側補正部については電極接続通路幅を狭くし(L20=L21)<L19としている。
【0057】
入力エリアJおよびNの上側補正部については電極接続通路幅をさらに狭くし、(L22=L23)<L20としている。
【0058】
一方、入力エリアJおよびNの下(YB)側接続部分については電極接続通路幅L24とL25を同じ幅としている。
【0059】
入力エリアKおよびMの下側接続部分については電極接続通路幅L26とL27を同じ幅とし、(L26=L27)<(L24=L25)としている。
【0060】
また、入力エリアLの下側接続部分については電極接続通路幅L28<(L26=L27)としている。
【0061】
下記表3は、上部電極板3の引き回し線における線長の差、補正すべき抵抗値、補正された電極接続通路幅の具体例を示したものである。
【0062】
【表3】
【0063】
2.3 下部電極板の補正部
図6は下部電極板2における補正部の拡大図である。
【0064】
同図において、FPC18から遠位側にある入力エリアOの右(XR)側補正部および左(XL)側補正部は、帯状電極5の全幅を電極接続通路幅L29としたものである。
【0065】
入力エリアPの右側補正部および左側補正部は、電極接続通路幅L30<L29とし、入力エリアQの右側補正部および左側補正部は、電極接続通路幅L31<L30とし、入力エリアRの右側補正部および左側補正部は、電極接続通路幅L32<L31としている。
【0066】
下記表4は、下部電極板2の引き回し線における線長の差、補正すべき抵抗値、補正された電極接続通路幅の具体例を示したものである。
【0067】
【表4】
【0068】
図7は上記第一のマルチタッチパネルによって得られた等電位線をイメージで示した図であり、図8は上記第二のマルチタッチパネルによって得られた等電位線をイメージで示した図である。
【0069】
FPC18がマルチタッチパネルの端部に配置された場合であっても、また、中央部に配置された場合であっても、上記補正部を備えたマルチタッチパネルによれば、両図に示されるように理想の等電位線に沿った等電位線が得られる。
【0070】
3.補正部の形成例
図9〜図12は補正部の各種形成例を示したものである。
【0071】
図9において、第一の形成例は、平行回路40とITO膜41とを同幅で接続し、平行回路40に沿ってITO膜41の左右両側からコ字状に切り欠かれたITO除去部41bを設けることによって、ITO膜41の幅Lを幅Laに狭めた電極接続通路からなる補正部41cを形成することができる。
【0072】
同図に示す補正部41cによれば、ITO膜41と同幅のITO膜端部41aを有し、そのITO膜端部41a上に平行回路40を積層して形成するため、補正部41cと平行回路40との位置ずれによって抵抗値が変化する虞がない。また、補正部におけるITO膜41aの耐久性を確保することができるという利点がある。
【0073】
図10において、第二の形成例は、ITO膜41の幅Lを幅Lbに狭めた電極接続通路からなる補正部41dを直接、平行回路40と接続することによって形成されている。
【0074】
同図に示す補正部によれば、図9に示したITO膜端部41aを必要としないため、額縁部(図13参照)を小さくすることができるという利点がある。
【0075】
図11において、第三の形成例は、平行回路40とITO膜41とを同幅で接続し、ITO膜41における平行回路近傍部分をその平行回路40に沿って窓枠状に切り欠き、それによって形成された多数の開口41eによりITO膜41の幅Lを狭めている。
【0076】
同図に示す補正部41gによれば、ITO膜41と同幅のITO膜端部41fを有し、そのITO膜端部41f上に平行回路40を積層し形成するため、補正部41gと平行回路40との位置ずれによって抵抗値が変化する虞がない。また、補正部41gは、ITO膜41の全幅にわたって配列された電極接続通路41hを備えているため、補正部41gの範囲についても入力が可能になるという利点がある。
【0077】
図12において、第四の形成例は、多数の電極接続通路41iが櫛歯状に配列された補正部41jを直接、平行回路40と接続することによって形成されている。
【0078】
同図に示す補正部41jによれば、図11に示した電極接続通路41hと同様に、ITO膜41の全幅にわたって配列された電極接続通路41iを備えているため、補正部41jの範囲についても入力が可能になる。また、図11に示したITO膜端部41fを必要としないため、額縁部を小さくすることができる。
【符号の説明】
【0079】
1 マルチタッチパネル
2 下部電極板
3 上部電極板
4 透明絶縁基板
5 帯状電極
6〜9 平行回路
10 可撓性透明絶縁基材
11 帯状電極
12〜16 平行回路
17 引き回し線
18 FPC(外部端子)
19 引き回し線
20 第二のマルチタッチパネル
21〜24 平行回路
25〜29 平行回路
30 引き回し線
31 引き回し線
【特許請求の範囲】
【請求項1】
座標入力側である第一の基板と、この第一の基板に対向配置された第二の基板と、上記第一の基板上であって上記第二の基板に対向する面に形成された第一導電膜と、上記第二の基板上であって上記第一の基板に対向する面に形成された第二導電膜とを有し、上記第一導電膜および上記第二導電膜の少なくとも一方は複数の帯状領域に分割されることにより複数の帯状電極を形成しており、上記帯状電極の一方端部は、その一方端部を始点とし上記第一または第二の基板の周縁部に設けられた外部端子を終点とする引き回し線に接続されており、上記帯状電極の他方端部は、その他方端部を始点とし上記外部端子を終点とする引き回し線に接続されているマルチタッチパネルであって、
上記帯状電極の一方端部および他方端部の少なくともいずれか一方に幅狭部が形成されており、その幅狭部における上記帯状電極の幅は、その帯状電極に接続されている上記引き回し線の長さに応じてそれぞれ異なる長さに構成されていることを特徴とするマルチタッチパネル。
【請求項2】
上記幅狭部として、上記帯状電極をその幅方向に切り欠くことによって形成された電極接続通路を有する請求項1記載のマルチタッチパネル。
【請求項3】
上記幅狭部として、上記帯状電極の全幅にわたって櫛歯状に形成された電極接続通路を有する請求項1記載のマルチタッチパネル。
【請求項4】
上記電極接続通路が全幅からなる上記帯状電極を介して上記引き回し線と接続されている請求項2または3に記載のマルチタッチパネル。
【請求項1】
座標入力側である第一の基板と、この第一の基板に対向配置された第二の基板と、上記第一の基板上であって上記第二の基板に対向する面に形成された第一導電膜と、上記第二の基板上であって上記第一の基板に対向する面に形成された第二導電膜とを有し、上記第一導電膜および上記第二導電膜の少なくとも一方は複数の帯状領域に分割されることにより複数の帯状電極を形成しており、上記帯状電極の一方端部は、その一方端部を始点とし上記第一または第二の基板の周縁部に設けられた外部端子を終点とする引き回し線に接続されており、上記帯状電極の他方端部は、その他方端部を始点とし上記外部端子を終点とする引き回し線に接続されているマルチタッチパネルであって、
上記帯状電極の一方端部および他方端部の少なくともいずれか一方に幅狭部が形成されており、その幅狭部における上記帯状電極の幅は、その帯状電極に接続されている上記引き回し線の長さに応じてそれぞれ異なる長さに構成されていることを特徴とするマルチタッチパネル。
【請求項2】
上記幅狭部として、上記帯状電極をその幅方向に切り欠くことによって形成された電極接続通路を有する請求項1記載のマルチタッチパネル。
【請求項3】
上記幅狭部として、上記帯状電極の全幅にわたって櫛歯状に形成された電極接続通路を有する請求項1記載のマルチタッチパネル。
【請求項4】
上記電極接続通路が全幅からなる上記帯状電極を介して上記引き回し線と接続されている請求項2または3に記載のマルチタッチパネル。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2012−68847(P2012−68847A)
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願番号】特願2010−212500(P2010−212500)
【出願日】平成22年9月22日(2010.9.22)
【出願人】(000231361)日本写真印刷株式会社 (477)
【Fターム(参考)】
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願日】平成22年9月22日(2010.9.22)
【出願人】(000231361)日本写真印刷株式会社 (477)
【Fターム(参考)】
[ Back to top ]