自動ＩＩＰ２較正アーキテクチャ
ワイヤレストランシーバのための統合自動ＩＩＰ２較正アーキテクチャが開示されている。このアーキテクチャにより、ワイヤレストランシーバが最低限の追加の回路を具えて二次のトーンを有するテスト無線信号（ＲＦ）を発生し得る。特に、固有のトランシーバとテスト適合回路とを組み合わせたものを用いてテストＲＦ信号が発生する。固有のトランシーバ回路は、通常動作の際に固有のトランシーバ機能を実行するためにトランシーバのチップ上で実施される回路であり、テスト（ＲＦ）信号を発生させるために使用し得る。テスト適合回路が、トランシーバのチップ、特に固有回路に加えられ、固有回路が動作の自己テストモードでテストＲＦ信号を発生し得る。特定のＩＩＰ２最小化スキームを実施するための回路を、動作の自己テストモードの際に自動ＩＩＰ２較正のためのトランシーバチップに含めることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概略的に、ワイヤレス通信に関する。特に本発明は、トランシーバ回路に関する。
【背景技術】
【０００２】
音声及びデータの移動体通信を可能にし得るワイヤレスデバイスが長年にわたって使用されている。このようなデバイスは、例えば、携帯電話及び無線機器対応の携帯情報端末（ＰＤＡ）である。図１は、このようなワイヤレスデバイスのコア部品の一般的なブロック図である。ワイヤレスコア１０は、ワイヤレスデバイスの特定用途の機能を制御し無線周波数（ＲＦ）トランシーバチップ１４に音声又はデータ信号を送受信するためのベースバンドプロセッサ１２を有している。ＲＦトランシーバチップ１４は、送信信号の周波数の上位変換、及び受信信号の周波数の下位変換に関与する。ＲＦトランシーバチップ１４は、アンテナ１８に接続されベースステーション又は別の携帯機器から送信信号を受信するための受信コア１６、及びアンテナ１８を通して信号を送信するための送信コア２０を有している。当業者は、図１が単純化したブロック図であり、適切な動作又は機能を可能にするのに必要な他の機能的ブロックを有することを理解するであろう。
【０００３】
一般に、送信コア２０は、ベースバンドからの電磁信号の送信のために高周波に上位変換するのに関与する一方、受信コア１６は、高周波が受信器に達したときにこれらの高周波をその元の周波数帯域に下位変換するのに関与し、これらはそれぞれ上位変換及び下位変換（又は変調及び復調）として知られる。元の信号（又はベースバンド）は、例えば、データ、音声又は映像でよい。これらのベースバンド信号を、マイクロフォン又はビデオカメラといったトランスデューサによって生成してもよく、コンピュータで発生させてもよく、又は電子記憶装置から転送してもよい。一般に、高周波はベースバンド信号よりも大きな範囲の高容量のチャンネルを提供し、高周波の無線周波数（ＲＦ）信号は空中を通って伝送し得るため、それらは好適には配線接続又はファイバチャンネルとともに無線通信のために使用される。
【０００４】
これらの信号の全ては、一般に、電磁信号である無線周波数（ＲＦ）信号と称され；すなわち、一般的には電波の伝搬に関する電磁スペクトルの中の電気的及び磁気的特性を具えた波形である。
【０００５】
図２は、図１のワイヤレストランシーバ１０で使用し得る直接変換受信コアの回路図である。図２に示すように、受信コア１６は、低ノイズのアンプ３０、混合器３２、可変利得アンプ（ＶＧＡ）３４、フィルタ３６、アナログデジタル変換器（ＡＤＣ）３８及びデジタル処理回路４０を有している。ＶＧＡ３４、フィルタ３６、ＡＤＣ３８及びデジタル処理回路４０は、それらはベースバンドプロセッサといった下流側の回路で使用するためにＲＦ入力信号ＲＦｉｎを共同で調整するため、信号処理回路と考えることが可能である。図２の回路で明確に示していないが、当業者は、ｉ及びｑ信号の別々の伝送経路が存在することを理解するであろう。受信コア１６のこのような構成要素の表は包括的ではなく、当業者は特定の構成が遵守すべき通信基準及び選択した受信器アーキテクチャに依存することを理解するであろう。
【０００６】
受信コア１６の一般的な動作は以下の通りである。ＲＦ入力信号ＲＦｉｎが低ノイズのアンプ３０によって増幅され、その後、混合器３２によってベースバンド周波数Ｒ＿ＣＬＫに下方変換される。このような下方変換されるベースバンド信号は、利得制御電圧ＶＣＯＮＴのレベルに応じて可変利得アンプ３４によって所望の利得レベルに増幅され、その後、フィルタ３６を通してフィルタリングされ信号のダイナミックレンジが減少する。得られた出力信号は、その後、ＡＤＣ３８によってデジタル信号Ｄ＿ＳＩＧＮＡＬに変換される。ここで、デジタル信号Ｄ＿ＳＩＧＮＡＬは、デジタル処理ユニット４０といった下流側の回路によってデジタル領域でさらに処理され得る。大部分の構成では、デジタル処理ユニット４０は、ベースバンドプロセッサにデジタル信号Ｄｉｇ＿Ｏｕｔを提供する。
【０００７】
ここで示す直接変換受信コア１６では、混合器３２に由来する二次の相互変調積（ＩＩＰ２）の発生が問題である。ＩＩＰ２が発生した場合の説明は、図３及び図４を参照して以下のとおりである。
【０００８】
既知の差分混合器回路の例を図３に示す。この差分混合器を図２の混合器３２として使用し得る。差動対混合回路５０はアクティブな混合回路であり、電圧供給ＶＣＣと入力ｎチャンネルトランジスタ５４の同じドレイン端子との間で直接接続された負荷抵抗器Ｒ１及びｎチャンネルトランジスタ５２、ＶＣＣと入力ｎチャンネルトランジスタ５４の同じドレイン端子との間で直列接続された負荷抵抗器Ｒ２及びｎチャンネルのトランジスタ５６を有している。ｎチャンネルトランジスタ５２のゲート端子は信号ｚを受信し、ｎチャンネルトランジスタ５４のゲート端子は、ｚ＊として表示される信号ｚの補完を受信する。入力ｎチャンネルトランジスタ５４のゲート端子はＲＦ入力信号ｘを受信し、そのソース端子はＶＳＳに接続されている。得られる補完出力信号ｙ及びｙ＊は、それぞれｎチャンネルトランジスタ５２及び５６のドレイン端子から発せられる。混合器回路５０の一方の出力経路５８は、入力ｎチャンネルトランジスタ５４のドレインとノードｙとの間である一方、他方の出力経路６０は入力ｎチャンネルトランジスタ５４のドレインとノードｙ＊との間である。図２の混合器３２の環境では、信号ｘがＲＦｉｎと等価であり、信号ｚ及びｚ＊がＲ＿ＣＬＫ及びその補完Ｒ＿ＣＬＫ＊と等価であり、信号ｙ及びｙ＊が混合器３２の出力と等価である。
【０００９】
回路に係る問題は、望ましくない相互変調積を有する出力ｙ／ｙ＊を発生させる入力トランジスタ５４の非線形特性にある。入力トランジスタ５４を通る電流「Ｉ」を以下の式（１）で表すことができる：
Ｉ＝ｇｍ＊Ｖｘ （１）
ここでｇｍは相互コンダクタンスであり、Ｖｘは入力信号ｘの電圧である。
【００１０】
しかしながら、トランジスタ５４のｇｍは非線形であり、実電流「Ｉ」は式（２）によって表される：
Ｉ＝ａ１Ｖｘ＋ａ２Ｖｘ２＋ａ３Ｖｘ３＋ａ４Ｖｘ４．．． （２）
ここで、ａ１、ａ２、ａ３及びａ４は係数であり、ａ２以降の項はｎ次の相互変調積に関する。
【００１１】
相互変調積の影響を、ＲＦ信号周波数で高周波構成要素を有してｚ（ｔ）でベースバンドに下位変換される混合器回路５０の出力ｙ（ｔ）に見ることができる。図４ａは２つのトーンω１及びω２でできた入力信号ｘ（ｔ）を示す。図４ｂは、ωｚで周波数トーンを有して信号ｘ（ｔ）を下位変換するよう使用される信号ｚ（ｔ）を示す。下位変換の後に、トーンω１及びω２がωｚで置換される。図４ｃは、ω１及びω２をω１−ωｚ及びω２−ωｚでそれぞれ置換することを示す。トーンω１−ω２は、トランジスタ５２及びトランジスタ５６又はＲ１及びＲ２のミスマッチとともに式（２）の二次項によって発生する。このようなトーンは、無線通信のＳＮＲを事実上分離する。このため、二次の相互変調積の影響を軽減させるために、ａ１以外の全ての係数をこれらの項が消滅するように確実にゼロにすることによって、線形関係を理想的には維持する。
【００１２】
しかしながら、混合器回路５０は差動タイプの回路であるため、係数ａ２が本質的にゼロに減少しなければならない。図３に示すような差動回路は、一般に、それらに導入される可能性のある歪み成分を本質的に相殺する２つの相補的なデータ経路を有している。理想的な状態では、差動タイプの回路が全ての偶数次の項ａ２、ａ４、ａ６等をゼロに設定する。
【００１３】
しかしながら実際には、２つの相補的なデータ経路が完全に一致する場合にのみ偶数次の項がキャンセルされる。例えば図３の混合回路５０では、偶数次の項が、双方の抵抗器Ｒ１及びＲ２の特性が同じである（すなわち、Ｒ１＝Ｒ２）場合、双方の抵抗器５２及び５６の電気的特性が同じである場合、トランジスタ５４乃至５２及び５４乃至５６間の接続が同じで場合にキャンセルするであろう。このような状況では、双方のデータ経路が一致していると考えることができる。このため、二次の相互変調積が本質的に無効にされるであろう。
【００１４】
しかしながら、このような状況は理想的であり、実際には２つのデータ経路５８及び６０が互いに電気的に等しくない。半導体回路のレイアウト及び／又はわずかなプロセスのバリエーション及び／又はチップにわたる不調和が、２つの経路間にミスマッチを導入する可能性がある。図３を参照すると、２つの負荷抵抗器がわずかに異なる値を有し、又はトランジスタ５２及び５６がわずかに異なるドーピングレベル又は寸法差、又はトランジスタ間の接続部にバランスされていない寄生容量を有しており、これらは経路間のミスマッチの原因として十分である。このようなミスマッチにより、二次の相互変調積が現れる原因となる可能性がある。一方又は双方の負荷抵抗器を取り除くことによって、又はチップ上に予め形成された異なる値の抵抗器でデジタル的に切り替えることによって、データ経路のミスマッチを補償し得る。これは、二次の相互変調積の振幅を検出及び測定し、その後で二次の相互変調積の大きさを最小限にする適切な抵抗器を選択することによって、製造されたデバイスのテストの際に一般に行われる。
【００１５】
二次の相互変調積を最小限にする別の既知のスキームは、経路のうちの一方に電流を直接的に加え又は一方の電流を除くことによって、混合器の相補的な出力経路をバランスさせ、又は一致させることである。差動混合器での二次の相互変調積を最小限にするための適切なスキームの一例が、共有された米国特許出願番号１１／２９８，６６７に開示されている。
【００１６】
米国特許出願番号１１／２９８，６６７に示されているスキームに従って、図２の混合器３２が差動信号経路をバランスさせるためのＩＩＰ２補償信号ＣＯＭＰを受信する。使用される特定のＩＩＰ２最小化スキームに応じて、ＣＯＭＰは１又はそれ以上のデジタル又はアナログ信号となり得る。本発明の実施例を参照して、ＩＩＰ２最小化スキームを採用し得る。
【００１７】
ＩＩＰ２補償信号の適用に先立ってＩＩＰ２最小化スキームが採用されるのに拘わらず、発生するＩＩＰ２の大きさを測定又は定量化するために、ワイヤレスデバイスを試験しなければならない。そして、適切なＩＩＰ２補償信号が、採用されるＩＩＰ２最小化スキームに発生及び提供される。
【００１８】
図５は、ＩＩＰ２最小化スキームとともに使用されるワイヤレスデバイスからのＩＩＰ２を測定するための包括的なＩＩＰ２試験方法を示すフローチャートである。一般に、テストは、チップへの入力信号の適用、ＩＩＰ２の測定、そしてある信号補償を適用してＩＩＰ２を最小限にすることを有している。測定されるパラメータは特定のＩＩＰ２最小化スキームに適合するパラメータであると仮定される。本方法は、例えば携帯電話といった、ワイヤレストランシーバチップ、又はワイヤレストランシーバチップを組み込んだワイヤレスシステムといった製造されたワイヤレスデバイスに適用される。
【００１９】
本方法は、ステップ７０で開始し、そこでテスト入力信号がチップ又はシステムの入力ポートに適用される。いろいろな場所で入手し得るテスト機器でテスト信号を発生させ、二次のトーンを含むようカスタマイズし得る。これは、一般に、受信したＲＦ信号が受信コアに伝播するのと同じ入力である。代替的に、テスト入力信号を特定のテスト入力ポートを通して適用し得る。テスト信号の入力ポイントは、それがＩＩＰ２発生及び補償源の前で適用される限り重要ではない。図２の受信コア１６の実施例では、入力テスト信号を混合器３２の前で適用し得る。代替的に、入力テスト信号を低ノイズアンプ３０の入力部又はアンテナポートに適用し得る。
【００２０】
ステップ７２で、チップ又はシステムの出力が見積もられ、ＩＩＰ２パラメータが測定される。ステップ７４で、適切な補償コード又は信号が発生し、ＩＩＰ２最小化スキームに適用され、その次にα２＝ａ２をゼロに調整する。ヒューズ又は他の適切なプログラミング手段を使用して、特定のＩＩＰ２補償信号コードをオンチップで又はシステムに常時記憶し得る。
【００２１】
補償コードが発生した後にステップ７６に進んで、テストすべきさらなるチップ又はシステムがある場合、本方法は、次のチップ又はシステムに関する次のテストループのためにステップ７０に戻る。このテスト方法は、テストすべきさらなるチップ又はシステムが無くなるまで繰り返す。
【００２２】
上述のように、包装に先立って個別のチップを又はシステム全体をテストするために本方法を使用し得る。チップレベルで各チップがテストされ、適切な補償プログラミングが加えられる。例えば、特定のオンチップヒューズを飛ばすことによって又は包装に先立って不揮発性のメモリに適切な補償コードを記憶することによって、プログラミングを行うことができる。代替的に、包装された各チップをテストすることができ、対応する補償コードが発生する。本システムレベルでこのようなコードを使用して、測定したＩＩＰ２を補償し得る。システムレベルでは、ＩＩＰ２が電話全体の機能として測定され、システムの適切な補償回路をＩＩＰ２を適切に最小限にするようにし得る。
【００２３】
上述の図５の方法は、ワイヤレスチップ及びシステムをテストしてＩＩＰ２を最小限にするのに有効であるが、あまり実用的ではない。特に、本方法は非常に扱いにくく、実行するのに時間が掛かる。これは、回路のミスマッチがチップによって変化し得るという事実によるものであり、このため、各チップ（又はシステム）のＩＩＰ２を測定しなければならず、そのチップ（又はシステム）にのみ有効な対応する補償コードが提供される。さらに、信号発生器及びチップ／システムテスト装置といった比較的高価なテスト機器を要する。高い処理能力を要する場合にこのようなコストが増加し、そうでなければ、テストに時間が掛かるであろう。このため、ＩＩＰ２テスト及び補償は、経済的であり及び／又は時間が掛かる。
【００２４】
ＢＩＳＴ（内蔵型の自己テスト）スキームが、例えば記憶装置及びコントローラといった半導体システムに現在使用されている。チップがそこで実行される必要なテスト回路を有しているため、このような自己テストはチップによって自動的に実行され、外部のテスト機器の使用の負担及びテスト時間を解放し得る。
【００２５】
しかしながら、自己テストＩＩＰ２及び測定したＩＩＰ２に応じた較正に適応した既知のＢＩＳＴスキームは存在しない。内蔵型のテスト及びＩＩＰ２較正では、テスト信号が図５に示すテストスキームに適用されるのと同じ方法で、テスト信号を発生させなければならない。しかしながら、ワイヤレストランシーバへのテスト信号発生回路の追加は、チップのかなりのシリコン領域を消費する可能性がある。ワイヤレストランシーバデバイスのこのような領域を、携帯電話といった携帯機器アプリケーションでの高いシステムインテグレーションにとって魅力的になるよう最小限にすべきであるため、チップ領域の増加は望ましくない。さらに、当業者が理解するように、チップサイズが大きくなるとチップを製造するためのコストが直接的に増加する。
【００２６】
このため、テスト時間を減らしつつオンチップの回路を追加する量を最小限にするＩＩＰ２較正スキームを提供するのが望ましい。
【発明の概要】
【００２７】
本発明の目的は、従前のＩＩＰ２較正スキームの少なくとも１の不利益を取り除き又は軽減することである。特に、ＩＩＰ２較正スキームを実施するための回路の諸経費を最小限にしつつ試験の必要条件を容易にすることが本発明の目的である。
【００２８】
第１の態様では、本発明は、ワイヤレスデバイスのための二次の相互変調積（ＩＩＰ２）較正システムを提供する。この較正システムは、テスト信号発生器と、受信器経路と、較正回路とを有している。テスト信号発生器は、二次のトーンを発生させるよう使用される第１の無線周波数（ＲＦ）信号を発生させるための固有回路を有している。受信器経路は、第１のＲＦ信号を受信するための入力ノード、受信周波数に基づいて第１のＲＦ信号を第２のＲＦ信号に下位変換するための回路、及び第２のＲＦ信号に対応するデジタルデータ信号を発生させるための信号処理回路であって二次のトーンを最小限にするための補償信号を受信する信号処理回路を有している。較正回路は、デジタルデータ信号の中の二次のトーンを測定し、補償信号を発生させる。
【００２９】
本態様の実施例によれば、ワイヤレストランシーバの固有回路が、基本周波数信号を発生させるための発振回路を有しており、さらに、テスト信号発生器が、二次のトーンを発生させるためのオフセット信号を加えるためのテスト適合回路を有している。テスト適合回路が、基本周波数信号に応じて第１のＲＦ信号を発生させる。ワイヤレストランシーバの固有回路が、基本周波数信号を発生させるための受信器クロック回路を有しており、基本周波数信号が受信周波数に由来する。代替的に、ワイヤレストランシーバの固有回路が、第１のＲＦ信号を発生させるための送信器コア回路を有している。
【００３０】
本実施例の態様では、送信器コア回路が、送信ベースバンド発生器回路と、送信経路回路とを有している。送信ベースバンド発生器回路は、基本周波数信号を発生させ、送信経路回路は、この信号を受信する。送信経路回路は、基本周波数信号と受信周波数に由来する高周波搬送信号とを混合する。
【００３１】
本態様の別の実施例によれば、テスト適合回路が、オフセット発生器と、混合回路と、スイッチ回路とを有している。オフセット発生器は、オフセット信号を与える。混合回路は、基本周波数信号の複製をオフセット信号に混合して第１のＲＦ信号を与える。スイッチ回路は、オペレーションのテストモードで第１のＲＦ信号を受信器経路の入力ノードに選択的に結合する。オフセット発生器は、デジタルテスト信号を与えるためのテスト信号発生器と、デジタルテスト信号を受信し、デジタルテスト信号をオフセット信号に対応するアナログ信号に変換するためのデジタルアナログ変換器と、を有している。デジタルアナログ変換器は、送信経路回路の構成要素である。さらなる実施例では、テスト適合回路が、オフセット信号を発生させるためのテスト信号発生器と、第１のＲＦ信号を入力ノードに選択的に結合するためのスイッチ回路と、を有している。オフセット信号はテスト信号発生器の中のプリセットのデジタル信号である。
【００３２】
第２の態様では、本発明は、二次のトーンを有する無線周波数（ＲＦ）テスト信号をオンチップで発生させる方法を提供する。本方法は、固有回路から基本周波数信号を発生させるステップと；テスト回路で二次のトーンに対応するオフセット信号を発生させるステップと；基本周波数信号とオフセット信号とを混合してＲＦテスト信号を発生させるステップと；を有している。本態様の実施例によれば、基本周波数を発生させるステップが、受信クロック発生器回路又は送信クロック発生回路を有効にするステップを有している。本態様の一実施例では、プリセットのデジタルテスト信号をアナログオフセット信号に変換する。本態様のさらなる実施例では、オフセット信号が、プリセットのデジタルテスト信号であり、混合するステップが、固有の送信経路回路によって実行され、オフセット信号を発生させるステップが、オフセット信号をアナログ信号に変換するステップを有している。ＲＦテスト信号が発生している間に固有の送信経路回路のパワーアンプを無効にする。
【００３３】
第３の態様では、本発明は、ワイヤレスデバイスの二次の相互変調（ＩＩＰ２）テスト及び較正のための方法を提供する。本方法は、ａ）較正事象を検出するステップと；ｂ）ワイヤレスデバイスの固有回路に二次のトーンを有する無線周波数（ＲＦ）テスト信号を発生させるステップと；ｃ）ワイヤレスデバイスの受信経路を通してＲＦテスト信号を伝送させるステップと；ｄ）ベースバンドのＤＣトーンである二次のトーンのパラメータを測定し、対応する補償信号を発生させるステップと；ｅ）二次のトーンを最小限にすべく補償信号で受信経路の１又はそれ以上の回路を調節するステップと；を有している。検出するステップが、電源投入リセット事象、電源オン事象及びプリセット有効事象のうちの１を検出するステップを有している。ＲＦテスト信号を発生させるステップが、固有回路から基本周波数信号を発生させるステップと；テスト回路に二次のトーンに対応するオフセット信号を発生させるステップと；基本周波数信号とオフセット信号とを混合してＲＦテスト信号を発生させるステップと；を有している。伝送させるステップが、較正事象に応じてＲＦテスト信号を受信経路に結合するステップを有している。検出するステップが、受信経路及び／又は送信経路からアンテナを分離するステップを有している。
【００３４】
本態様の実施例によれば、基本周波数を発生させるステップが、受信クロック発生器回路を有効にするステップを有しており、オフセット信号がプリセットのデジタルテスト信号に対応するアナログ信号であり、プリセットのデジタルテスト信号がアナログ信号に変換され、基本周波数を発生させるステップが、送信クロック発生器回路を有効にするステップを有している。
【００３５】
本態様の別の実施例では、オフセット信号が、プリセットのデジタルテスト信号であり、混合するステップが固有の送信経路回路によって実行され、オフセット信号を発生させるステップが、オフセット信号をアナログ信号に変換するステップを有している。ＲＦテスト信号が発生している間は固有の送信経路回路のパワーアンプが無効になることができる。
【００３６】
本発明の別の態様及び形態が、添付図面とともに以下の本発明の特定の実施例の説明を参照して当業者に明らかとなろう。
【００３７】
ここで、添付図面を参照してほんの一例として本発明の実施例を説明することとする。
【図面の簡単な説明】
【００３８】
【図１】図１は、ワイヤレスデバイスのコアのブロック図である。
【図２】図２は、図１のワイヤレスデバイスを示す受信コアの回路図である。
【図３】図３は、従来技術のアクティブ混合器回路の回路図である。
【図４】図４ａ、４ｂ及び４ｃは、直接的変換オペレーションに由来する二次のトーンを示すパワースペクトルプロットである。
【図５】図５は、ワイヤレストランシーバ又はワイヤレスシステムのＩＩＰ２をテストするため及び補償するための方法を示すフローチャートである。
【図６】図６は、本発明の実施例に従った、統合自動ＩＩＰ２較正アーキテクチャのブロック図である。
【図７】図７は、本発明の実施例に係る、受信器ベースの自動ＩＩＰ２較正スキームの回路図である。
【図８】図８は、本発明の実施例に係る、オフセットのテスト信号発生器のブロック図である。
【図９】図９は、本発明の別の実施例に係る、オフセットのテスト信号発生器のブロック図である。
【図１０】図１０は、本発明の実施例に係る、受信器及び送信器ベースの自動ＩＩＰ２較正スキームの回路図である。
【図１１】図１１は、ＩＩＰ２を自動的にテスト及び較正する方法を示すフローチャートである。
【発明を実施するための形態】
【００３９】
ワイヤレストランシーバ用の統合自動ＩＩＰ２較正アーキテクチャが開示されている。このアーキテクチャは、ワイヤレストランシーバが最小限の付加的な回路で二次のトーンを発生させるテスト無線周波数（ＲＦ）信号を発生し得るようにする。特に、固有のトランシーバ回路と追加のテスト適合回路との組み合わせを用いてテストＲＦ信号が発生する。固有のトランシーバ回路は、トランシーバのチップ上で実行される回路であり、通常動作の際には固有のトランシーバ機能を実行し、テスト（ＲＦ）信号を発生させるためにさらに使用し得る。テスト適合回路がトランシーバチップ、特に固有回路に加えられ、固有回路がオペレーションのテストモードでテストＲＦ信号を発生させることが可能となる。特定のＩＩＰ２を最小限にするスキームを実行するための回路を、オペレーションのテストモードの際の自動ＩＩＰ２較正のためにトランシーバのチップに含めることができる。
【００４０】
このように、トランシーバチップに追加する回路の量を最小限にすることによって、コスト軽減が実現される。ＲＦテスト信号をチップ上で発生させることによって、及びＩＩＰ２を最小限にするスキームをチップ上で実行することによって、ワイヤレストランシーバチップを容易にプログラムして、ＩＩＰ２較正アルゴリズムを常時実行し得る。さらに重要なことには、ＩＩＰ２テスト及び較正をチップ又はシステムの製造段階で実行しなくてもよい。代わりに、システム全体を組み立ててユーザに届けた後に、ＩＩＰ２較正アルゴリズムを初期化し得る。このため、長いテスト時間といった従来の問題が無くなる。
【００４１】
統合自動ＩＩＰ２較正システムの包括的な実施例を図６に示す。図６の実施例で示す好適な態様は、ＲＦテスト信号を発生させるために、トランシーバ回路の通常動作のために本質的に要する多くの既存の固有回路の再使用である。そうすることによって、ＲＦテスト信号を発生させるための新たな回路の追加を最小限にする。これは、チップ領域、及び最終的にはコストを減らす。
【００４２】
自動ＩＩＰ２較正システム１００は、図２に示す受信コア１６の回路構成で実行し得る受信コア１０２、ＩＩＰ２較正回路１０４及びテスト信号発生器１０６を有している。受信コア１０２は、アンテナからＲＦ入力信号Ｒｆｉｎを受信し、ベースバンドプロセッサのための対応するベースバンド信号ＢＢｉｎ＿Ａｎａｌｏｇ及びＢＢｉｎ＿Ｄｉｇｉｔａｌを発生させる。いくつかのベースバンドプロセッサは、デジタル又はアナログ信号を受信することが可能であり、このような特定の実施例は、受信コア１０２が１又は双方の信号形式を提供し得ることを単に示している。ＩＩＰ２較正回路１０４は、任意のタイプのＩＩＰ２最小化スキームの実施例を概略的に示す。本実施例では、ＩＩＰ２較正回路１０４が、ＲＦ＿ＴＥＳＴの二次のトーンの値を測定するためのデジタル信号ＢＢｉｎ＿Ｄｉｇｉｔａｌを受信する。そして、適切な補償又は補正信号ＣＯＭＰが、ＩＩＰ２が最小化される受信コア１０２の特定の回路にフィードバックされる。ＩＩＰ２較正回路１０４は、好適には、図２のデジタル処理回路４０に一体化されているが、チップ上の異なる回路で実行し得る。
【００４３】
テスト信号発生器１０６は、受信コア１０２に二次のトーンを発生させるテストＲＦ入力信号ＲＦ＿ＴＥＳＴを発生させるテストアダプタ回路１１０に結合された固有回路１０８から成る。固有回路は、通常のワイヤレストランシーバ機能を実行するワイヤレストランシーバ構成の部分として既に存在する回路として規定される。規定により、ワイヤレストランシーバの受信コア及び送信コアは、ワイヤレス通信オペレーションの際にそれらを使用するため、固有回路である。これに対して、テストアダプタ回路１１０といったテスト回路は、通常のオペレーションの際にトランシーバによって実行されない１又はそれ以上の特定のテスト機能を実行するためにワイヤレストランシーバ構成に加えられるものである。例えば、ＩＩＰ２較正回路１０４は、それは一般に通常のワイヤレス通信オペレーションの際に動作しないため、テスト回路として分類される。
【００４４】
最終的に、スイッチ回路１１２が、オペレーションのテスト、又は較正モードの際にＲＦ＿ＴＥＳＴを受信コア１０２の入力側に選択的に結合させる。好適には、ＩＩＰ２較正回路１０４は、オペレーションのテストモードの際のみに有効となる。さらに、ノードＲＦｉｎは好適には、較正モードの際には外部アンテナから分離されており、アンテナによって受信される可能性のある望ましくない信号の導入を防ぐことに留意されたい。例えば、ＧＳＭ半二重システムでは、スイッチがアンテナをＲＦｉｎノード又は送信コア出力ノードに接続する。このため、ＩＩＰ２較正モードでは、スイッチを設定してアンテナを送信コア出力ノードに接続することによって、ノードＲＦｉｎが分離される。
【００４５】
オペレーションの通常モードでは、スイッチ回路１１２がオープンとなり入力ノードＲＦｉｎからのテスト信号発生器１０６の信号を遮断する一方、テストアダプタ回路１１０及びＩＩＰ２較正回路１０４が無効となる。受信コア１０２及び固有回路１０８は、それらの通常のワイヤレス送信機能を実行する。例えば、受信コア１０２は、ベースバンドプロセッサのためのシステムのアンテナからのＲＦ信号を受信及び処理し得る。
【００４６】
ＩＩＰ２較正テストモードでは、適切な固有回路１０８とともにテストアダプタ回路１１０が有効となり、テストＲＦ信号が発生する。このテストＲＦ信号は、受信コア１０２のＲＦｉｎノードに供給される。
【００４７】
ＩＩＰ２較正回路１０４は信号の値を測定し、受信コア１０２の１又はそれ以上の回路にフィードバックされる対応する補償制御信号を発生させる。このため、システムが通常モードの動作に再び入るときに、受信コア１０２は、二次の相互変調積が実質的に無いベースバンドプロセッサのためのデータ信号を発生させる。好適には、補償信号を１度発生させ、常にアクセスするために不揮発性メモリのある形式で記憶させる。後で説明するように、常にＩＩＰ２較正アルゴリズムを初期化し得る。
【００４８】
固有回路１０８は、好適には、受信経路又は送信経路の部分の回路から成り、特に、振動信号を発生させるためのワイヤレストランシーバで既に実行されている回路から成る。振動信号を発生させるための回路は、比較的大きなシリコン面積を占め易いやめ、これらの既存の固有回路を再使用することによって、大幅なチップ面積を節約し得る。
【００４９】
図７は、本発明の実施例に係る、固有の受信経路回路を用いた自動ＩＩＰ２較正システムの回路の概略である。受信コア１０２の混合器３２が、対応する受信クロック発生回路によって発生する下方変換クロック信号Ｒ＿ＣＬＫを要する。この受信クロック発生回路は、テストＲＦ信号ＲＦ＿ＴＥＳＴを発生させるために本実施例で使用される。
【００５０】
図７の自動ＩＩＰ２較正システム２００は、図２に示すのと同じ構成要素で実行される図６と同じ受信コア１０２を有している。同じ数の符号は、図２で前述した同じ構成要素に関する。図７のテスト信号発生器１０６を、受信クロック発生回路２０２及び受信クロックアダプタ回路２０４とともに実行する。受信クロック発生回路２０２は図６の固有回路１０８の実施例の回路である一方、受信クロックアダプタ回路２０４は図６のテストアダプタ回路１１０の実施例の回路である。
【００５１】
受信クロック発生回路２０２は、受信コア１０２の混合器３２のための下方変換クロックＲ＿ＣＬＫを発生させるための受信経路の回路である。これは、受信周波数を発生させるための電圧制御される発信器２０６、発信信号を増幅させるためのアンプ又はバッファ２０８、及び２／４の分周回路２１０を有している。２／４の分周回路２１０を、使用される帯域に応じて２又は４によって増幅信号を分周するよう構成し得る。このような分周信号は、オペレーションの較正モードの際の受信したＲＦテスト信号をＲＦ＿ＴＥＳＴを含む受信したＲＦ信号の下方変換のための混合器３２によって使用される搬送波周波数信号Ｒ＿ＣＬＫである。当業者は、受信クロック発生器２０２の構成が１の可能な構成を表すが、下方変換クロック信号Ｒ＿ＣＬＫを発生させるための受信クロック発生回路２０２の異なる構成を使用し得ることを理解するであろう。
【００５２】
受信クロックアダプタ回路２０４は受信クロック発生回路２０２からの出力の使用に関与し、受信経路１０２に二次の信号を発生させる信号を有するＲＦテスト信号ＲＦ＿ＴＥＳＴを発生させる。この信号は、ＩＩＰ２較正回路１０４によって検出可能／測定可能な二次のトーンを発生させる。これは、Ｒ＿ＣＬＫ信号の複製をベースバンドに二次のトーンを発生させるのに十分なオフセットと混ぜることによって実現される。当業者は、二次のトーンがＤＣに位置することを理解するであろう。例えば、Ｒ＿ＣＬＫの周波数が５００ＭＨｚの場合、ＲＦ＿ＴＥＳＴの所望の周波数を５０５ＭＨｚ及び５０８ＭＨｚにオフセットし得る。これは、３ＭＨｚで二次のトーンを生成する。しかしながら、ＲＦ＿ＴＥＳＴが５０３ＭＨｚでの単なる信号トーンの場合、二次のトーンが０Ｈｚ又はＤＣに位置する。
【００５３】
受信クロックアダプタ回路２０４は、アンプ２０８の出力、混合器２１６、及びオフセットテスト信号発生器２１８に結合された２／４の分周回路の複製２１４を含んでいる。２／４の分周回路の複製２１４は、２／４の分周回路２１０と同じ基本周波数信号を発生させる。混合器２１６が四重化及び同相混合器で構成されてもよいことに留意されたい。オペレーションの較正モードの際にスイッチ回路２２０が混合器２１６の出力を受信コア１０２の入力ノードＲＦｉｎに結合するよう制御される。オフセットテスト信号発生器２１８は、混合器２１６によって２／４の分周回路の複製２１４の出力と混合されるプリセットのアナログオフセット信号Ｔ＿ＳＩＧＮＡＬを提供する。２／４の分周回路２１０の出力をタップし得るため２／４の分周回路の複製２１４の介在により二重化となる一方、タップされた出力が不必要に負荷されＲ＿ＣＬＫの特性を低下させるため、２／４の分周回路２１４を複製するのが好適である。Ｒ＿ＣＬＫは好適には良質の信号であり、良好なノイズ特性を有するよう２／４の分周回路２１０を構成すべきであるため、これは重要である。一方、２／４の分周回路の複製２１４は、２／４の分周回路２１０と比較して低質な回路とすることが可能である。したがって、２／４の分周回路の複製２１４の回路領域を、２／４の分周回路２１０のそれよりも小さくし得る。何らかの方法で、小さなサイズの低質の受動的混合器として混合器２１６を実施し得る。任意のデジタル制御される減衰器ブロック（図示せず）を混合器２１６の出力とスイッチ回路２２０との間に直列に挿入し得る。
【００５４】
図示する実施例では、オフセットテスト信号発生器２１８を図８に示す回路で実行し得る。この回路は、デジタルアナログ変換器２２６にｎビットのデジタル信号を与えるデジタルテスト信号発生器２２４を有している。ｎビットのデジタル信号は、好適には、当業者に周知の様々な手段を介して予めプログラムされている。変換されたアナログ信号Ｔ＿ＳＩＧＮＡＬは、ｎビットのデジタル信号に対応する。また、２つのオフセットテスト信号発生器２１８を使用することによって、Ｔ＿ＳＩＧＮＡＬは同相の方形信号で構成されている。
【００５５】
実際の実施では、図７の受信コア１０２は信号のｉ及びｑ経路で二重化しているが、ｉ及びｑ受信コア回路として１つのＩＩＰ２較正回路１０４のみを使用することに留意されたい。このため、回路設計者は、２／４の分周回路の複製２１４が同相及び異相信号で提供し得ることを知るべきである。実際には、受信コア１０２のｉ又はｑ信号経路をテストする際に、特定の位相を選択して混合器２１６に与えるために、スイッチ回路を２／４の分周回路の複製２１４の出力の間に含めることが可能である。当然ながら、スイッチ回路を２／４の分周回路の複製２１４の中で一体化し得る。
【００５６】
上述の図７の実施例は、ＲＦテスト信号ＲＦ＿ＴＥＳＴを発生させるために、受信経路の部分と考えられる固有の受信クロック発生回路２０２を使用する。受信クロックアダプタ回路２０４の回路は、さらなる回路の形式を要する。上述のように、混合器２１６及び２／４の分周回路の複製２１４は複雑ではなく、大幅なシリコン領域を使用しない。一方、オフセットテスト信号発生器２１８は、チップにより多くの回路を加えるデジタルアナログ変換器を有している。
【００５７】
図９は、図７のオフセットテスト信号発生器２１８の代替的な実施例を示す。特に図９の実施例は、本システムですでに存在する固有の送信経路回路２５０の回路構成を再使用する。送信コア回路としても知られている固有の送信経路回路２５０は、電圧制御発生器（ＶＣＯ）２５２、アンプ２５４及び２／４の分周回路２５６を有する（送信ベースバンド発生器としても知られている）送信クロック発生回路を有している。２／４の分周回路２５６は、ＶＣＯ２５２に由来する基本周波数クロック信号を与える。図９に示す送信クロック発生器の構成は、当技術分野で知られた使用し得るいくつかの可能な構成のうちの１つである。
【００５８】
送信経路回路は、信号調整回路２５８、デジタルアナログＤＡＣ２６０、混合器２６２、及びパワーアンプ２６４を有している。送信経路回路は、送信されるＲＦデータ信号の発生に関与する。信号調整回路２５８は、バースバンドプロセッサから受信したデジタル信号を調整するためのいくつかの異なる回路を有し得る。これらは、例えば変調回路及びフィルタリング回路を有し得るが、送信される信号の特性を変える回路をも有し得る。
【００５９】
オフセットテスト発生器２１８は、図８の発生器２２４と同じものが可能なデジタル信号発生器２６６、及び送信経路回路からのデジタルアナログ変換器２６０を有している。本実施例では、デジタルテスト信号発生器２６６を選択的に分離するためにデジタルアナログ変換器２６０の入力側からのスイッチ手段２６８を使用しつつ、デジタルアナログ変換器２６０の出力側からのＴ＿ＳＩＧＮＡＬ信号を分離するためにスイッチ手段２７０を使用し得る。オフセット信号発生器２１８の動作は、固有回路のアナログデジタル変換器の構成要素を使用するため、さらなる構成要素を必要としないことを除いて、図８について前述したのと同じである。
【００６０】
当業者は、通常動作のために既にチップに実装されているデジタルアナログ変換器を、固有の送信経路回路２５０のデジタルアナログ変換器２６０の所定の場所で使用し得ることを理解するであろう。
【００６１】
本発明の別の実施例では、テスト信号を発生させるのに要するさらなる回路の総量をさらに最小限にし得る。図７の実施例は、受信経路の受信クロック発生回路２０２を再使用するが、少なくとも２／４の分周回路の複製２１４及び混合器２１６の追加を要する。
【００６２】
図１０は、テスト信号を発生させるための送信経路回路を使用した本発明の実施例を示す。自動ＩＩＰ２較正システム３００は、図７の実施例で使用されるのと同じ受信コア１０２及びＩＩＰ２較正回路１０４を有している。ここで、テスト信号発生器１０６は送信経路回路３０２及び送信経路アダプタ回路３０４とともに実行される。送信コア回路３０２は、所望のオフセットを有するＲＦテスト信号ＲＦ＿ＴＥＳＴを発生させ、所望のオフセットが送信経路アダプタ回路３０４によって提供される。
【００６３】
送信器コア回路３０２は、図７の受信クロック発生器回路１０６対して同等に機能する送信器クロック発生回路と、送信器経路回路とを有している。送信器クロック発生器は、送信器経路回路によって使用されるクロックを与え、送信のためにデータ信号を高い周波数に変換する。送信クロック発生器回路は、電圧制御発信器（ＶＣＯ）３０６、アンプ３０８及び２／４の分周回路３１０を有している。２／４の分周回路３１０は、ＶＣＯ３０６に由来する搬送波周波数クロック信号を与える。図１０に示す送信器クロック発生器の構成は、当技術分野で既知の使用し得るいくつかの可能な構成のうちの１である。
【００６４】
送信経路回路は、信号調整回路３１２、デジタルアナログＤＡＣ３１４、混合器３１６、及びパワーアンプ３１８を有している。送信経路回路は、送信すべきＲＦデータ信号を発生させるために関与する。信号調整回路３１２は、ベースバンドプロセッサから受信されるデジタル信号を調整するためのいくつかの異なる回路を有している。これらは、例えば、変調回路及びフィルタリング回路を有し得るが、送信される信号の特性を変える回路をも有し得る。
【００６５】
送信器経路適応回路３０４は、オフセット信号を発生させるためのデジタルテスト信号発生器３２０、発生したオフセット信号をＤＡＣ３１４の入力端子に結合するための第１のスイッチ３２２、及びパワーアンプ３１８の出力と受信コア１０２のノードＲＦｉｎとの間で結合される第２のスイッチ３２４を有している。スイッチ３２４を、混合器３１６の後のどこかに配置してもよい。例えば、３１８の出力側にそれを配置してもよい。オフセット信号をデジタルでプログラムすることが可能であり、図７のテスト信号発生器１０６によって発生するオフセット信号と同じ特性を有する。当業者は、任意のビット数を有するプリセットのデジタルオフセット信号を発生させるのに様々な回路を使用できることを理解するであろう。デジタルテスト信号発生器３２０及びスイッチ３２２を、その小さな大きさにより信号調整回路３１２に容易に組み込むことが可能である。また、適応回路３０４、デジタルテスト信号発生器３２０、及びスイッチ３２２をデジタル領域の信号ブロックの中に結合してもよい。
【００６６】
オペレーションの通常モード、すなわち、送信モードでは、第１のスイッチ３２２が「オープン」位置に設定されてデジタルテスト信号発生器３２０の出力をＤＡＣ３１４の入力から切り離す一方、第２のスイッチ３２４がパワーアンプ３１８の出力をノードＲＦｉｎから切り離すよう設定される。送信時に、信号調整回路３１２によって受信されるデータが、送信経路回路３０２を通して処理され、アンテナの信号ＲＦｏｕｔとして与えられる。特に調整されたデジタル信号は、ＤＡＣ３１４を介してアナログ信号に変換され、ここで混合器３１６及びプリパワーアンプ３１８によって高い周波数に変換されて増幅され、下流側のパワーアンプさらにはアンテナを通して送信される（図１０には双方を図示しない）。送信経路回路３０２のオペレーションが当技術分野でよく知られている。オペレーションの通常モードの際にデジタルテスト信号発生器３２０を有効にすることができる。
【００６７】
オペレーションの較正モードでは、デジタルテスト信号発生器３２０を有効にすることができ、スイッチ３２２及び３２４が「クローズド」位置に設定される。好適には、信号調整回路３１２の出力は、３状態であり、切断され又は単に無効になっている。ここで、ＤＡＣ３１４の入力端子が発生したオフセット信号をデジタルテスト信号発生器３２０から受信し、この信号が送信経路回路３０２を通して処理され、クローズドスイッチ３２４を介してＲＦｉｎに供給される。アンテナからの信号をＲＦｉｎノードで受信すべきではないため、アンテナは、好適には、送信モードに切り替えられる。さらに、アンプ３１８の出力が一般にオフチップでアンテナまで送られ較正モードの際に送信経路回路３０２がアクティブであるため、空気中にテスト信号を送信しないように、パワーアンプ３１８を止めるべきである。
【００６８】
図６、７及び１０に示す自動ＩＩＰ２較正システムの実施例は、１つの受信コア１０２に結合された１つのテスト信号発生器１０６を示す。図７及び１０の実施例では１つのみを示すが、各受信コア１０２が複数の受信経路を有し得ることに留意されたい。各受信経路をある特定の周波数帯域のために取っておくことができ、各受信経路がｉ及びｑ経路を有している。これは、受信器ブロック１０２の大部分の回路が各受信経路について２回実施されることを意味する。クワッドバンドのトランシーバでは、ＩＩＰ２較正を要するトータルで８の受信経路を有している。チップの設計制限及び周波数方式に基づいて自動ＩＩＰ２較正システムの特定の構成を決めることができる。例えば、テスト時間が重要ではないがチップ領域を最小限にすることが重要な場合、１つのテスト信号発生器１０６を２又はそれ以上の受信経路間で共有し得る。好適には、同じ周波数帯域の受信経路について１つのテスト信号発生器１０６を共有する。このような実施では、ＲＦ＿ＴＥＳＴ出力がオペレーションの較正モードで有効となる特定の受信経路に選択的に接続される。従って、受信又は送信経路（２０６又は３０６）の電圧制御発信器が、選択した受信経路に関して対応する周波数を発生させるよう制御される。各テスト信号発生器１０６が使用され得る受信経路の数は、電圧制御発信器（２０６又は３０６）の範囲に依存する。好適にはチップ上にＩＩＰ２較正回路１０４を有するため、各受信経路についてそれぞれ発生したＩＩＰ２補償信号ＣＯＭＰが、オペレーションの通常モードの際に、次のアクセスのためにメモリに記憶される。
【００６９】
一方、テスト時間が重要でありチップ領域を最小限にすることが重要ではない場合、各受信経路がそれ自身のテスト信号発生器１０６及びＩＩＰ２較正回路１０４を有し得る。当然ながら、構成は上記の２つに限定されず、２つの構成の適切な組み合わせを実施し得る。当業者は、追加のロジック及び／又はスイッチ回路を各構成を実行するために要することを理解するであろう。
【００７０】
以下は、図６乃至図１０の自動ＩＩＰ２較正システムの実施例を用いたワイヤレストランシーバをテストするための方法の説明である。図１１は、本方法の概略的な順序を示すフローチャートである。本発明に係る実施例を組み込んだワイヤレストランシーバチップが製造され、例えば携帯電話といったシステムの中で一体化されると仮定する。
【００７１】
本方法はステップ４００で開始し、ここで較正事象が検出されてＩＩＰ２較正テストを初期化する。本システムによって、ユーザの動作によって、又はチップテスト又はシステムアッセンブリ段階の際に実行される他の標準テストの間に、較正事象を自動的に始動し得る。自動システム始動の例が、前の較正のときからシステム又は所定の温度変化の検出が可能となるシステムのパワーアップリセット（すなわち、電池の差込）を含め得る。ユーザの動作によるの始動の例は、本システムの手による電源投入を含め得る。さらに、較正事象の検出に応答して、さらなるシステムの構成要素を必要な状態に設定し得る。例えば図７の実施例では、アンテナを送信器コア出力に接続するようアンテナスイッチを設定することができ、発生するＲＦ＿ＴＥＳＴ信号をＲＦｉｎノードに最終的に接続するようスイッチ回路２２０をクローズし得る。例えば図１０の実施例では、アンテナが送信器コア出力に結合するようアンテナスイッチを設定することができ、スイッチ回路３２４を閉じることができ、パワーアンプ３１８を無効にし得る。較正事象に応じて他のシステム構成要素を設定し得ることを当業者は理解するであろう。
【００７２】
ステップ４０２に進むと、自動ＩＩＰ２較正システムが有効になり、ＲＦテスト信号が発生し、閉じたスイッチ回路（図７の符号２２０及び図１０の符号３２４）を通して受信コアの少なくとも１の受信経路に加えられる。ステップ４０４で、ＲＦテスト信号ＲＦ＿ＴＥＳＴが少なくとも１の受信経路を介して伝送され、対応するデジタル信号のＩＩＰ２のパラメータを測定する。このパラメータは、ベースバンドのＤＣトーンを含めることができるが、これに限定されない。
【００７３】
最後にステップ４０６で、ＩＩＰ２を測定するＩＩＰ２較正回路が、受信経路の混合器回路への適用のために、適切な補償信号、コードを発生させる。一旦発生させると不揮発性メモリにコードを記憶し得る。このためＩＩＰ２較正スキームは、このコードにいつでもアクセスし得るため、コードを発生させるよう一度実行することのみを必要とする。一方、システムに電源が投入されている間にのみこのコードが保持される場合には、システムに電源が投入されるごとにコードを再発生させる。
【００７４】
ワイヤレストランシーバの受信コアの各受信経路について上記の方法のステップ４０２乃至４０６を繰り返し得る。ステップ４０２乃至４０６の繰り返しは、チップ上で実行されるテスト信号発生器の数に応じて繰り返される。例えば、クワッドバンドのワイヤレストランシーバで１つのテスト信号発生器が共有された状態で、ステップ４０２乃至４０６が８回繰り返される（ｉ及びｑ信号経路を有する各受信経路について２回）。各受信経路がそれ自身の専用のテスト信号発生器及びＩＩＰ２較正回路を有する場合、ステップ４０２乃至４０６のみが２回繰り返されることを要する。
【００７５】
本発明の上述の実施例は、ワイヤレストランシーバの受信コアのためのＩＩＰ２較正のためのオンチップの内蔵型自己テストスキームを開示している。ＲＦテスト信号のオンチップでの発生が、ワイヤレストランシーバの主に固有回路及び最低限の追加的な回路を使用することによってなされる。追加的な回路は顕著な設計上の諸経費を受けず、ワイヤレストランシーバのチップ上に相当な領域を占めない。このため、ワイヤレストランシーバで自動ＩＩＰ２較正スキームを実行するための余分なコストが最小限となる。較正オペレーションをいつでも、好適にはユーザが受け取った後にシステムレベルで実行し得るため、ＩＩＰ２較正は事実上超並列処理である。このため、製造段階でのＩＩＰ２テスト及び較正時間がゼロに減少する。
【００７６】
本発明の上記の実施例は、単なる具体例を意図するものである。本書に添付された特許請求の範囲のみによって規定される本発明の範囲から逸脱せずに当業者は特定の実施例に対して改変、修正及び変更を行ってもよい。
【技術分野】
【０００１】
本発明は、概略的に、ワイヤレス通信に関する。特に本発明は、トランシーバ回路に関する。
【背景技術】
【０００２】
音声及びデータの移動体通信を可能にし得るワイヤレスデバイスが長年にわたって使用されている。このようなデバイスは、例えば、携帯電話及び無線機器対応の携帯情報端末（ＰＤＡ）である。図１は、このようなワイヤレスデバイスのコア部品の一般的なブロック図である。ワイヤレスコア１０は、ワイヤレスデバイスの特定用途の機能を制御し無線周波数（ＲＦ）トランシーバチップ１４に音声又はデータ信号を送受信するためのベースバンドプロセッサ１２を有している。ＲＦトランシーバチップ１４は、送信信号の周波数の上位変換、及び受信信号の周波数の下位変換に関与する。ＲＦトランシーバチップ１４は、アンテナ１８に接続されベースステーション又は別の携帯機器から送信信号を受信するための受信コア１６、及びアンテナ１８を通して信号を送信するための送信コア２０を有している。当業者は、図１が単純化したブロック図であり、適切な動作又は機能を可能にするのに必要な他の機能的ブロックを有することを理解するであろう。
【０００３】
一般に、送信コア２０は、ベースバンドからの電磁信号の送信のために高周波に上位変換するのに関与する一方、受信コア１６は、高周波が受信器に達したときにこれらの高周波をその元の周波数帯域に下位変換するのに関与し、これらはそれぞれ上位変換及び下位変換（又は変調及び復調）として知られる。元の信号（又はベースバンド）は、例えば、データ、音声又は映像でよい。これらのベースバンド信号を、マイクロフォン又はビデオカメラといったトランスデューサによって生成してもよく、コンピュータで発生させてもよく、又は電子記憶装置から転送してもよい。一般に、高周波はベースバンド信号よりも大きな範囲の高容量のチャンネルを提供し、高周波の無線周波数（ＲＦ）信号は空中を通って伝送し得るため、それらは好適には配線接続又はファイバチャンネルとともに無線通信のために使用される。
【０００４】
これらの信号の全ては、一般に、電磁信号である無線周波数（ＲＦ）信号と称され；すなわち、一般的には電波の伝搬に関する電磁スペクトルの中の電気的及び磁気的特性を具えた波形である。
【０００５】
図２は、図１のワイヤレストランシーバ１０で使用し得る直接変換受信コアの回路図である。図２に示すように、受信コア１６は、低ノイズのアンプ３０、混合器３２、可変利得アンプ（ＶＧＡ）３４、フィルタ３６、アナログデジタル変換器（ＡＤＣ）３８及びデジタル処理回路４０を有している。ＶＧＡ３４、フィルタ３６、ＡＤＣ３８及びデジタル処理回路４０は、それらはベースバンドプロセッサといった下流側の回路で使用するためにＲＦ入力信号ＲＦｉｎを共同で調整するため、信号処理回路と考えることが可能である。図２の回路で明確に示していないが、当業者は、ｉ及びｑ信号の別々の伝送経路が存在することを理解するであろう。受信コア１６のこのような構成要素の表は包括的ではなく、当業者は特定の構成が遵守すべき通信基準及び選択した受信器アーキテクチャに依存することを理解するであろう。
【０００６】
受信コア１６の一般的な動作は以下の通りである。ＲＦ入力信号ＲＦｉｎが低ノイズのアンプ３０によって増幅され、その後、混合器３２によってベースバンド周波数Ｒ＿ＣＬＫに下方変換される。このような下方変換されるベースバンド信号は、利得制御電圧ＶＣＯＮＴのレベルに応じて可変利得アンプ３４によって所望の利得レベルに増幅され、その後、フィルタ３６を通してフィルタリングされ信号のダイナミックレンジが減少する。得られた出力信号は、その後、ＡＤＣ３８によってデジタル信号Ｄ＿ＳＩＧＮＡＬに変換される。ここで、デジタル信号Ｄ＿ＳＩＧＮＡＬは、デジタル処理ユニット４０といった下流側の回路によってデジタル領域でさらに処理され得る。大部分の構成では、デジタル処理ユニット４０は、ベースバンドプロセッサにデジタル信号Ｄｉｇ＿Ｏｕｔを提供する。
【０００７】
ここで示す直接変換受信コア１６では、混合器３２に由来する二次の相互変調積（ＩＩＰ２）の発生が問題である。ＩＩＰ２が発生した場合の説明は、図３及び図４を参照して以下のとおりである。
【０００８】
既知の差分混合器回路の例を図３に示す。この差分混合器を図２の混合器３２として使用し得る。差動対混合回路５０はアクティブな混合回路であり、電圧供給ＶＣＣと入力ｎチャンネルトランジスタ５４の同じドレイン端子との間で直接接続された負荷抵抗器Ｒ１及びｎチャンネルトランジスタ５２、ＶＣＣと入力ｎチャンネルトランジスタ５４の同じドレイン端子との間で直列接続された負荷抵抗器Ｒ２及びｎチャンネルのトランジスタ５６を有している。ｎチャンネルトランジスタ５２のゲート端子は信号ｚを受信し、ｎチャンネルトランジスタ５４のゲート端子は、ｚ＊として表示される信号ｚの補完を受信する。入力ｎチャンネルトランジスタ５４のゲート端子はＲＦ入力信号ｘを受信し、そのソース端子はＶＳＳに接続されている。得られる補完出力信号ｙ及びｙ＊は、それぞれｎチャンネルトランジスタ５２及び５６のドレイン端子から発せられる。混合器回路５０の一方の出力経路５８は、入力ｎチャンネルトランジスタ５４のドレインとノードｙとの間である一方、他方の出力経路６０は入力ｎチャンネルトランジスタ５４のドレインとノードｙ＊との間である。図２の混合器３２の環境では、信号ｘがＲＦｉｎと等価であり、信号ｚ及びｚ＊がＲ＿ＣＬＫ及びその補完Ｒ＿ＣＬＫ＊と等価であり、信号ｙ及びｙ＊が混合器３２の出力と等価である。
【０００９】
回路に係る問題は、望ましくない相互変調積を有する出力ｙ／ｙ＊を発生させる入力トランジスタ５４の非線形特性にある。入力トランジスタ５４を通る電流「Ｉ」を以下の式（１）で表すことができる：
Ｉ＝ｇｍ＊Ｖｘ （１）
ここでｇｍは相互コンダクタンスであり、Ｖｘは入力信号ｘの電圧である。
【００１０】
しかしながら、トランジスタ５４のｇｍは非線形であり、実電流「Ｉ」は式（２）によって表される：
Ｉ＝ａ１Ｖｘ＋ａ２Ｖｘ２＋ａ３Ｖｘ３＋ａ４Ｖｘ４．．． （２）
ここで、ａ１、ａ２、ａ３及びａ４は係数であり、ａ２以降の項はｎ次の相互変調積に関する。
【００１１】
相互変調積の影響を、ＲＦ信号周波数で高周波構成要素を有してｚ（ｔ）でベースバンドに下位変換される混合器回路５０の出力ｙ（ｔ）に見ることができる。図４ａは２つのトーンω１及びω２でできた入力信号ｘ（ｔ）を示す。図４ｂは、ωｚで周波数トーンを有して信号ｘ（ｔ）を下位変換するよう使用される信号ｚ（ｔ）を示す。下位変換の後に、トーンω１及びω２がωｚで置換される。図４ｃは、ω１及びω２をω１−ωｚ及びω２−ωｚでそれぞれ置換することを示す。トーンω１−ω２は、トランジスタ５２及びトランジスタ５６又はＲ１及びＲ２のミスマッチとともに式（２）の二次項によって発生する。このようなトーンは、無線通信のＳＮＲを事実上分離する。このため、二次の相互変調積の影響を軽減させるために、ａ１以外の全ての係数をこれらの項が消滅するように確実にゼロにすることによって、線形関係を理想的には維持する。
【００１２】
しかしながら、混合器回路５０は差動タイプの回路であるため、係数ａ２が本質的にゼロに減少しなければならない。図３に示すような差動回路は、一般に、それらに導入される可能性のある歪み成分を本質的に相殺する２つの相補的なデータ経路を有している。理想的な状態では、差動タイプの回路が全ての偶数次の項ａ２、ａ４、ａ６等をゼロに設定する。
【００１３】
しかしながら実際には、２つの相補的なデータ経路が完全に一致する場合にのみ偶数次の項がキャンセルされる。例えば図３の混合回路５０では、偶数次の項が、双方の抵抗器Ｒ１及びＲ２の特性が同じである（すなわち、Ｒ１＝Ｒ２）場合、双方の抵抗器５２及び５６の電気的特性が同じである場合、トランジスタ５４乃至５２及び５４乃至５６間の接続が同じで場合にキャンセルするであろう。このような状況では、双方のデータ経路が一致していると考えることができる。このため、二次の相互変調積が本質的に無効にされるであろう。
【００１４】
しかしながら、このような状況は理想的であり、実際には２つのデータ経路５８及び６０が互いに電気的に等しくない。半導体回路のレイアウト及び／又はわずかなプロセスのバリエーション及び／又はチップにわたる不調和が、２つの経路間にミスマッチを導入する可能性がある。図３を参照すると、２つの負荷抵抗器がわずかに異なる値を有し、又はトランジスタ５２及び５６がわずかに異なるドーピングレベル又は寸法差、又はトランジスタ間の接続部にバランスされていない寄生容量を有しており、これらは経路間のミスマッチの原因として十分である。このようなミスマッチにより、二次の相互変調積が現れる原因となる可能性がある。一方又は双方の負荷抵抗器を取り除くことによって、又はチップ上に予め形成された異なる値の抵抗器でデジタル的に切り替えることによって、データ経路のミスマッチを補償し得る。これは、二次の相互変調積の振幅を検出及び測定し、その後で二次の相互変調積の大きさを最小限にする適切な抵抗器を選択することによって、製造されたデバイスのテストの際に一般に行われる。
【００１５】
二次の相互変調積を最小限にする別の既知のスキームは、経路のうちの一方に電流を直接的に加え又は一方の電流を除くことによって、混合器の相補的な出力経路をバランスさせ、又は一致させることである。差動混合器での二次の相互変調積を最小限にするための適切なスキームの一例が、共有された米国特許出願番号１１／２９８，６６７に開示されている。
【００１６】
米国特許出願番号１１／２９８，６６７に示されているスキームに従って、図２の混合器３２が差動信号経路をバランスさせるためのＩＩＰ２補償信号ＣＯＭＰを受信する。使用される特定のＩＩＰ２最小化スキームに応じて、ＣＯＭＰは１又はそれ以上のデジタル又はアナログ信号となり得る。本発明の実施例を参照して、ＩＩＰ２最小化スキームを採用し得る。
【００１７】
ＩＩＰ２補償信号の適用に先立ってＩＩＰ２最小化スキームが採用されるのに拘わらず、発生するＩＩＰ２の大きさを測定又は定量化するために、ワイヤレスデバイスを試験しなければならない。そして、適切なＩＩＰ２補償信号が、採用されるＩＩＰ２最小化スキームに発生及び提供される。
【００１８】
図５は、ＩＩＰ２最小化スキームとともに使用されるワイヤレスデバイスからのＩＩＰ２を測定するための包括的なＩＩＰ２試験方法を示すフローチャートである。一般に、テストは、チップへの入力信号の適用、ＩＩＰ２の測定、そしてある信号補償を適用してＩＩＰ２を最小限にすることを有している。測定されるパラメータは特定のＩＩＰ２最小化スキームに適合するパラメータであると仮定される。本方法は、例えば携帯電話といった、ワイヤレストランシーバチップ、又はワイヤレストランシーバチップを組み込んだワイヤレスシステムといった製造されたワイヤレスデバイスに適用される。
【００１９】
本方法は、ステップ７０で開始し、そこでテスト入力信号がチップ又はシステムの入力ポートに適用される。いろいろな場所で入手し得るテスト機器でテスト信号を発生させ、二次のトーンを含むようカスタマイズし得る。これは、一般に、受信したＲＦ信号が受信コアに伝播するのと同じ入力である。代替的に、テスト入力信号を特定のテスト入力ポートを通して適用し得る。テスト信号の入力ポイントは、それがＩＩＰ２発生及び補償源の前で適用される限り重要ではない。図２の受信コア１６の実施例では、入力テスト信号を混合器３２の前で適用し得る。代替的に、入力テスト信号を低ノイズアンプ３０の入力部又はアンテナポートに適用し得る。
【００２０】
ステップ７２で、チップ又はシステムの出力が見積もられ、ＩＩＰ２パラメータが測定される。ステップ７４で、適切な補償コード又は信号が発生し、ＩＩＰ２最小化スキームに適用され、その次にα２＝ａ２をゼロに調整する。ヒューズ又は他の適切なプログラミング手段を使用して、特定のＩＩＰ２補償信号コードをオンチップで又はシステムに常時記憶し得る。
【００２１】
補償コードが発生した後にステップ７６に進んで、テストすべきさらなるチップ又はシステムがある場合、本方法は、次のチップ又はシステムに関する次のテストループのためにステップ７０に戻る。このテスト方法は、テストすべきさらなるチップ又はシステムが無くなるまで繰り返す。
【００２２】
上述のように、包装に先立って個別のチップを又はシステム全体をテストするために本方法を使用し得る。チップレベルで各チップがテストされ、適切な補償プログラミングが加えられる。例えば、特定のオンチップヒューズを飛ばすことによって又は包装に先立って不揮発性のメモリに適切な補償コードを記憶することによって、プログラミングを行うことができる。代替的に、包装された各チップをテストすることができ、対応する補償コードが発生する。本システムレベルでこのようなコードを使用して、測定したＩＩＰ２を補償し得る。システムレベルでは、ＩＩＰ２が電話全体の機能として測定され、システムの適切な補償回路をＩＩＰ２を適切に最小限にするようにし得る。
【００２３】
上述の図５の方法は、ワイヤレスチップ及びシステムをテストしてＩＩＰ２を最小限にするのに有効であるが、あまり実用的ではない。特に、本方法は非常に扱いにくく、実行するのに時間が掛かる。これは、回路のミスマッチがチップによって変化し得るという事実によるものであり、このため、各チップ（又はシステム）のＩＩＰ２を測定しなければならず、そのチップ（又はシステム）にのみ有効な対応する補償コードが提供される。さらに、信号発生器及びチップ／システムテスト装置といった比較的高価なテスト機器を要する。高い処理能力を要する場合にこのようなコストが増加し、そうでなければ、テストに時間が掛かるであろう。このため、ＩＩＰ２テスト及び補償は、経済的であり及び／又は時間が掛かる。
【００２４】
ＢＩＳＴ（内蔵型の自己テスト）スキームが、例えば記憶装置及びコントローラといった半導体システムに現在使用されている。チップがそこで実行される必要なテスト回路を有しているため、このような自己テストはチップによって自動的に実行され、外部のテスト機器の使用の負担及びテスト時間を解放し得る。
【００２５】
しかしながら、自己テストＩＩＰ２及び測定したＩＩＰ２に応じた較正に適応した既知のＢＩＳＴスキームは存在しない。内蔵型のテスト及びＩＩＰ２較正では、テスト信号が図５に示すテストスキームに適用されるのと同じ方法で、テスト信号を発生させなければならない。しかしながら、ワイヤレストランシーバへのテスト信号発生回路の追加は、チップのかなりのシリコン領域を消費する可能性がある。ワイヤレストランシーバデバイスのこのような領域を、携帯電話といった携帯機器アプリケーションでの高いシステムインテグレーションにとって魅力的になるよう最小限にすべきであるため、チップ領域の増加は望ましくない。さらに、当業者が理解するように、チップサイズが大きくなるとチップを製造するためのコストが直接的に増加する。
【００２６】
このため、テスト時間を減らしつつオンチップの回路を追加する量を最小限にするＩＩＰ２較正スキームを提供するのが望ましい。
【発明の概要】
【００２７】
本発明の目的は、従前のＩＩＰ２較正スキームの少なくとも１の不利益を取り除き又は軽減することである。特に、ＩＩＰ２較正スキームを実施するための回路の諸経費を最小限にしつつ試験の必要条件を容易にすることが本発明の目的である。
【００２８】
第１の態様では、本発明は、ワイヤレスデバイスのための二次の相互変調積（ＩＩＰ２）較正システムを提供する。この較正システムは、テスト信号発生器と、受信器経路と、較正回路とを有している。テスト信号発生器は、二次のトーンを発生させるよう使用される第１の無線周波数（ＲＦ）信号を発生させるための固有回路を有している。受信器経路は、第１のＲＦ信号を受信するための入力ノード、受信周波数に基づいて第１のＲＦ信号を第２のＲＦ信号に下位変換するための回路、及び第２のＲＦ信号に対応するデジタルデータ信号を発生させるための信号処理回路であって二次のトーンを最小限にするための補償信号を受信する信号処理回路を有している。較正回路は、デジタルデータ信号の中の二次のトーンを測定し、補償信号を発生させる。
【００２９】
本態様の実施例によれば、ワイヤレストランシーバの固有回路が、基本周波数信号を発生させるための発振回路を有しており、さらに、テスト信号発生器が、二次のトーンを発生させるためのオフセット信号を加えるためのテスト適合回路を有している。テスト適合回路が、基本周波数信号に応じて第１のＲＦ信号を発生させる。ワイヤレストランシーバの固有回路が、基本周波数信号を発生させるための受信器クロック回路を有しており、基本周波数信号が受信周波数に由来する。代替的に、ワイヤレストランシーバの固有回路が、第１のＲＦ信号を発生させるための送信器コア回路を有している。
【００３０】
本実施例の態様では、送信器コア回路が、送信ベースバンド発生器回路と、送信経路回路とを有している。送信ベースバンド発生器回路は、基本周波数信号を発生させ、送信経路回路は、この信号を受信する。送信経路回路は、基本周波数信号と受信周波数に由来する高周波搬送信号とを混合する。
【００３１】
本態様の別の実施例によれば、テスト適合回路が、オフセット発生器と、混合回路と、スイッチ回路とを有している。オフセット発生器は、オフセット信号を与える。混合回路は、基本周波数信号の複製をオフセット信号に混合して第１のＲＦ信号を与える。スイッチ回路は、オペレーションのテストモードで第１のＲＦ信号を受信器経路の入力ノードに選択的に結合する。オフセット発生器は、デジタルテスト信号を与えるためのテスト信号発生器と、デジタルテスト信号を受信し、デジタルテスト信号をオフセット信号に対応するアナログ信号に変換するためのデジタルアナログ変換器と、を有している。デジタルアナログ変換器は、送信経路回路の構成要素である。さらなる実施例では、テスト適合回路が、オフセット信号を発生させるためのテスト信号発生器と、第１のＲＦ信号を入力ノードに選択的に結合するためのスイッチ回路と、を有している。オフセット信号はテスト信号発生器の中のプリセットのデジタル信号である。
【００３２】
第２の態様では、本発明は、二次のトーンを有する無線周波数（ＲＦ）テスト信号をオンチップで発生させる方法を提供する。本方法は、固有回路から基本周波数信号を発生させるステップと；テスト回路で二次のトーンに対応するオフセット信号を発生させるステップと；基本周波数信号とオフセット信号とを混合してＲＦテスト信号を発生させるステップと；を有している。本態様の実施例によれば、基本周波数を発生させるステップが、受信クロック発生器回路又は送信クロック発生回路を有効にするステップを有している。本態様の一実施例では、プリセットのデジタルテスト信号をアナログオフセット信号に変換する。本態様のさらなる実施例では、オフセット信号が、プリセットのデジタルテスト信号であり、混合するステップが、固有の送信経路回路によって実行され、オフセット信号を発生させるステップが、オフセット信号をアナログ信号に変換するステップを有している。ＲＦテスト信号が発生している間に固有の送信経路回路のパワーアンプを無効にする。
【００３３】
第３の態様では、本発明は、ワイヤレスデバイスの二次の相互変調（ＩＩＰ２）テスト及び較正のための方法を提供する。本方法は、ａ）較正事象を検出するステップと；ｂ）ワイヤレスデバイスの固有回路に二次のトーンを有する無線周波数（ＲＦ）テスト信号を発生させるステップと；ｃ）ワイヤレスデバイスの受信経路を通してＲＦテスト信号を伝送させるステップと；ｄ）ベースバンドのＤＣトーンである二次のトーンのパラメータを測定し、対応する補償信号を発生させるステップと；ｅ）二次のトーンを最小限にすべく補償信号で受信経路の１又はそれ以上の回路を調節するステップと；を有している。検出するステップが、電源投入リセット事象、電源オン事象及びプリセット有効事象のうちの１を検出するステップを有している。ＲＦテスト信号を発生させるステップが、固有回路から基本周波数信号を発生させるステップと；テスト回路に二次のトーンに対応するオフセット信号を発生させるステップと；基本周波数信号とオフセット信号とを混合してＲＦテスト信号を発生させるステップと；を有している。伝送させるステップが、較正事象に応じてＲＦテスト信号を受信経路に結合するステップを有している。検出するステップが、受信経路及び／又は送信経路からアンテナを分離するステップを有している。
【００３４】
本態様の実施例によれば、基本周波数を発生させるステップが、受信クロック発生器回路を有効にするステップを有しており、オフセット信号がプリセットのデジタルテスト信号に対応するアナログ信号であり、プリセットのデジタルテスト信号がアナログ信号に変換され、基本周波数を発生させるステップが、送信クロック発生器回路を有効にするステップを有している。
【００３５】
本態様の別の実施例では、オフセット信号が、プリセットのデジタルテスト信号であり、混合するステップが固有の送信経路回路によって実行され、オフセット信号を発生させるステップが、オフセット信号をアナログ信号に変換するステップを有している。ＲＦテスト信号が発生している間は固有の送信経路回路のパワーアンプが無効になることができる。
【００３６】
本発明の別の態様及び形態が、添付図面とともに以下の本発明の特定の実施例の説明を参照して当業者に明らかとなろう。
【００３７】
ここで、添付図面を参照してほんの一例として本発明の実施例を説明することとする。
【図面の簡単な説明】
【００３８】
【図１】図１は、ワイヤレスデバイスのコアのブロック図である。
【図２】図２は、図１のワイヤレスデバイスを示す受信コアの回路図である。
【図３】図３は、従来技術のアクティブ混合器回路の回路図である。
【図４】図４ａ、４ｂ及び４ｃは、直接的変換オペレーションに由来する二次のトーンを示すパワースペクトルプロットである。
【図５】図５は、ワイヤレストランシーバ又はワイヤレスシステムのＩＩＰ２をテストするため及び補償するための方法を示すフローチャートである。
【図６】図６は、本発明の実施例に従った、統合自動ＩＩＰ２較正アーキテクチャのブロック図である。
【図７】図７は、本発明の実施例に係る、受信器ベースの自動ＩＩＰ２較正スキームの回路図である。
【図８】図８は、本発明の実施例に係る、オフセットのテスト信号発生器のブロック図である。
【図９】図９は、本発明の別の実施例に係る、オフセットのテスト信号発生器のブロック図である。
【図１０】図１０は、本発明の実施例に係る、受信器及び送信器ベースの自動ＩＩＰ２較正スキームの回路図である。
【図１１】図１１は、ＩＩＰ２を自動的にテスト及び較正する方法を示すフローチャートである。
【発明を実施するための形態】
【００３９】
ワイヤレストランシーバ用の統合自動ＩＩＰ２較正アーキテクチャが開示されている。このアーキテクチャは、ワイヤレストランシーバが最小限の付加的な回路で二次のトーンを発生させるテスト無線周波数（ＲＦ）信号を発生し得るようにする。特に、固有のトランシーバ回路と追加のテスト適合回路との組み合わせを用いてテストＲＦ信号が発生する。固有のトランシーバ回路は、トランシーバのチップ上で実行される回路であり、通常動作の際には固有のトランシーバ機能を実行し、テスト（ＲＦ）信号を発生させるためにさらに使用し得る。テスト適合回路がトランシーバチップ、特に固有回路に加えられ、固有回路がオペレーションのテストモードでテストＲＦ信号を発生させることが可能となる。特定のＩＩＰ２を最小限にするスキームを実行するための回路を、オペレーションのテストモードの際の自動ＩＩＰ２較正のためにトランシーバのチップに含めることができる。
【００４０】
このように、トランシーバチップに追加する回路の量を最小限にすることによって、コスト軽減が実現される。ＲＦテスト信号をチップ上で発生させることによって、及びＩＩＰ２を最小限にするスキームをチップ上で実行することによって、ワイヤレストランシーバチップを容易にプログラムして、ＩＩＰ２較正アルゴリズムを常時実行し得る。さらに重要なことには、ＩＩＰ２テスト及び較正をチップ又はシステムの製造段階で実行しなくてもよい。代わりに、システム全体を組み立ててユーザに届けた後に、ＩＩＰ２較正アルゴリズムを初期化し得る。このため、長いテスト時間といった従来の問題が無くなる。
【００４１】
統合自動ＩＩＰ２較正システムの包括的な実施例を図６に示す。図６の実施例で示す好適な態様は、ＲＦテスト信号を発生させるために、トランシーバ回路の通常動作のために本質的に要する多くの既存の固有回路の再使用である。そうすることによって、ＲＦテスト信号を発生させるための新たな回路の追加を最小限にする。これは、チップ領域、及び最終的にはコストを減らす。
【００４２】
自動ＩＩＰ２較正システム１００は、図２に示す受信コア１６の回路構成で実行し得る受信コア１０２、ＩＩＰ２較正回路１０４及びテスト信号発生器１０６を有している。受信コア１０２は、アンテナからＲＦ入力信号Ｒｆｉｎを受信し、ベースバンドプロセッサのための対応するベースバンド信号ＢＢｉｎ＿Ａｎａｌｏｇ及びＢＢｉｎ＿Ｄｉｇｉｔａｌを発生させる。いくつかのベースバンドプロセッサは、デジタル又はアナログ信号を受信することが可能であり、このような特定の実施例は、受信コア１０２が１又は双方の信号形式を提供し得ることを単に示している。ＩＩＰ２較正回路１０４は、任意のタイプのＩＩＰ２最小化スキームの実施例を概略的に示す。本実施例では、ＩＩＰ２較正回路１０４が、ＲＦ＿ＴＥＳＴの二次のトーンの値を測定するためのデジタル信号ＢＢｉｎ＿Ｄｉｇｉｔａｌを受信する。そして、適切な補償又は補正信号ＣＯＭＰが、ＩＩＰ２が最小化される受信コア１０２の特定の回路にフィードバックされる。ＩＩＰ２較正回路１０４は、好適には、図２のデジタル処理回路４０に一体化されているが、チップ上の異なる回路で実行し得る。
【００４３】
テスト信号発生器１０６は、受信コア１０２に二次のトーンを発生させるテストＲＦ入力信号ＲＦ＿ＴＥＳＴを発生させるテストアダプタ回路１１０に結合された固有回路１０８から成る。固有回路は、通常のワイヤレストランシーバ機能を実行するワイヤレストランシーバ構成の部分として既に存在する回路として規定される。規定により、ワイヤレストランシーバの受信コア及び送信コアは、ワイヤレス通信オペレーションの際にそれらを使用するため、固有回路である。これに対して、テストアダプタ回路１１０といったテスト回路は、通常のオペレーションの際にトランシーバによって実行されない１又はそれ以上の特定のテスト機能を実行するためにワイヤレストランシーバ構成に加えられるものである。例えば、ＩＩＰ２較正回路１０４は、それは一般に通常のワイヤレス通信オペレーションの際に動作しないため、テスト回路として分類される。
【００４４】
最終的に、スイッチ回路１１２が、オペレーションのテスト、又は較正モードの際にＲＦ＿ＴＥＳＴを受信コア１０２の入力側に選択的に結合させる。好適には、ＩＩＰ２較正回路１０４は、オペレーションのテストモードの際のみに有効となる。さらに、ノードＲＦｉｎは好適には、較正モードの際には外部アンテナから分離されており、アンテナによって受信される可能性のある望ましくない信号の導入を防ぐことに留意されたい。例えば、ＧＳＭ半二重システムでは、スイッチがアンテナをＲＦｉｎノード又は送信コア出力ノードに接続する。このため、ＩＩＰ２較正モードでは、スイッチを設定してアンテナを送信コア出力ノードに接続することによって、ノードＲＦｉｎが分離される。
【００４５】
オペレーションの通常モードでは、スイッチ回路１１２がオープンとなり入力ノードＲＦｉｎからのテスト信号発生器１０６の信号を遮断する一方、テストアダプタ回路１１０及びＩＩＰ２較正回路１０４が無効となる。受信コア１０２及び固有回路１０８は、それらの通常のワイヤレス送信機能を実行する。例えば、受信コア１０２は、ベースバンドプロセッサのためのシステムのアンテナからのＲＦ信号を受信及び処理し得る。
【００４６】
ＩＩＰ２較正テストモードでは、適切な固有回路１０８とともにテストアダプタ回路１１０が有効となり、テストＲＦ信号が発生する。このテストＲＦ信号は、受信コア１０２のＲＦｉｎノードに供給される。
【００４７】
ＩＩＰ２較正回路１０４は信号の値を測定し、受信コア１０２の１又はそれ以上の回路にフィードバックされる対応する補償制御信号を発生させる。このため、システムが通常モードの動作に再び入るときに、受信コア１０２は、二次の相互変調積が実質的に無いベースバンドプロセッサのためのデータ信号を発生させる。好適には、補償信号を１度発生させ、常にアクセスするために不揮発性メモリのある形式で記憶させる。後で説明するように、常にＩＩＰ２較正アルゴリズムを初期化し得る。
【００４８】
固有回路１０８は、好適には、受信経路又は送信経路の部分の回路から成り、特に、振動信号を発生させるためのワイヤレストランシーバで既に実行されている回路から成る。振動信号を発生させるための回路は、比較的大きなシリコン面積を占め易いやめ、これらの既存の固有回路を再使用することによって、大幅なチップ面積を節約し得る。
【００４９】
図７は、本発明の実施例に係る、固有の受信経路回路を用いた自動ＩＩＰ２較正システムの回路の概略である。受信コア１０２の混合器３２が、対応する受信クロック発生回路によって発生する下方変換クロック信号Ｒ＿ＣＬＫを要する。この受信クロック発生回路は、テストＲＦ信号ＲＦ＿ＴＥＳＴを発生させるために本実施例で使用される。
【００５０】
図７の自動ＩＩＰ２較正システム２００は、図２に示すのと同じ構成要素で実行される図６と同じ受信コア１０２を有している。同じ数の符号は、図２で前述した同じ構成要素に関する。図７のテスト信号発生器１０６を、受信クロック発生回路２０２及び受信クロックアダプタ回路２０４とともに実行する。受信クロック発生回路２０２は図６の固有回路１０８の実施例の回路である一方、受信クロックアダプタ回路２０４は図６のテストアダプタ回路１１０の実施例の回路である。
【００５１】
受信クロック発生回路２０２は、受信コア１０２の混合器３２のための下方変換クロックＲ＿ＣＬＫを発生させるための受信経路の回路である。これは、受信周波数を発生させるための電圧制御される発信器２０６、発信信号を増幅させるためのアンプ又はバッファ２０８、及び２／４の分周回路２１０を有している。２／４の分周回路２１０を、使用される帯域に応じて２又は４によって増幅信号を分周するよう構成し得る。このような分周信号は、オペレーションの較正モードの際の受信したＲＦテスト信号をＲＦ＿ＴＥＳＴを含む受信したＲＦ信号の下方変換のための混合器３２によって使用される搬送波周波数信号Ｒ＿ＣＬＫである。当業者は、受信クロック発生器２０２の構成が１の可能な構成を表すが、下方変換クロック信号Ｒ＿ＣＬＫを発生させるための受信クロック発生回路２０２の異なる構成を使用し得ることを理解するであろう。
【００５２】
受信クロックアダプタ回路２０４は受信クロック発生回路２０２からの出力の使用に関与し、受信経路１０２に二次の信号を発生させる信号を有するＲＦテスト信号ＲＦ＿ＴＥＳＴを発生させる。この信号は、ＩＩＰ２較正回路１０４によって検出可能／測定可能な二次のトーンを発生させる。これは、Ｒ＿ＣＬＫ信号の複製をベースバンドに二次のトーンを発生させるのに十分なオフセットと混ぜることによって実現される。当業者は、二次のトーンがＤＣに位置することを理解するであろう。例えば、Ｒ＿ＣＬＫの周波数が５００ＭＨｚの場合、ＲＦ＿ＴＥＳＴの所望の周波数を５０５ＭＨｚ及び５０８ＭＨｚにオフセットし得る。これは、３ＭＨｚで二次のトーンを生成する。しかしながら、ＲＦ＿ＴＥＳＴが５０３ＭＨｚでの単なる信号トーンの場合、二次のトーンが０Ｈｚ又はＤＣに位置する。
【００５３】
受信クロックアダプタ回路２０４は、アンプ２０８の出力、混合器２１６、及びオフセットテスト信号発生器２１８に結合された２／４の分周回路の複製２１４を含んでいる。２／４の分周回路の複製２１４は、２／４の分周回路２１０と同じ基本周波数信号を発生させる。混合器２１６が四重化及び同相混合器で構成されてもよいことに留意されたい。オペレーションの較正モードの際にスイッチ回路２２０が混合器２１６の出力を受信コア１０２の入力ノードＲＦｉｎに結合するよう制御される。オフセットテスト信号発生器２１８は、混合器２１６によって２／４の分周回路の複製２１４の出力と混合されるプリセットのアナログオフセット信号Ｔ＿ＳＩＧＮＡＬを提供する。２／４の分周回路２１０の出力をタップし得るため２／４の分周回路の複製２１４の介在により二重化となる一方、タップされた出力が不必要に負荷されＲ＿ＣＬＫの特性を低下させるため、２／４の分周回路２１４を複製するのが好適である。Ｒ＿ＣＬＫは好適には良質の信号であり、良好なノイズ特性を有するよう２／４の分周回路２１０を構成すべきであるため、これは重要である。一方、２／４の分周回路の複製２１４は、２／４の分周回路２１０と比較して低質な回路とすることが可能である。したがって、２／４の分周回路の複製２１４の回路領域を、２／４の分周回路２１０のそれよりも小さくし得る。何らかの方法で、小さなサイズの低質の受動的混合器として混合器２１６を実施し得る。任意のデジタル制御される減衰器ブロック（図示せず）を混合器２１６の出力とスイッチ回路２２０との間に直列に挿入し得る。
【００５４】
図示する実施例では、オフセットテスト信号発生器２１８を図８に示す回路で実行し得る。この回路は、デジタルアナログ変換器２２６にｎビットのデジタル信号を与えるデジタルテスト信号発生器２２４を有している。ｎビットのデジタル信号は、好適には、当業者に周知の様々な手段を介して予めプログラムされている。変換されたアナログ信号Ｔ＿ＳＩＧＮＡＬは、ｎビットのデジタル信号に対応する。また、２つのオフセットテスト信号発生器２１８を使用することによって、Ｔ＿ＳＩＧＮＡＬは同相の方形信号で構成されている。
【００５５】
実際の実施では、図７の受信コア１０２は信号のｉ及びｑ経路で二重化しているが、ｉ及びｑ受信コア回路として１つのＩＩＰ２較正回路１０４のみを使用することに留意されたい。このため、回路設計者は、２／４の分周回路の複製２１４が同相及び異相信号で提供し得ることを知るべきである。実際には、受信コア１０２のｉ又はｑ信号経路をテストする際に、特定の位相を選択して混合器２１６に与えるために、スイッチ回路を２／４の分周回路の複製２１４の出力の間に含めることが可能である。当然ながら、スイッチ回路を２／４の分周回路の複製２１４の中で一体化し得る。
【００５６】
上述の図７の実施例は、ＲＦテスト信号ＲＦ＿ＴＥＳＴを発生させるために、受信経路の部分と考えられる固有の受信クロック発生回路２０２を使用する。受信クロックアダプタ回路２０４の回路は、さらなる回路の形式を要する。上述のように、混合器２１６及び２／４の分周回路の複製２１４は複雑ではなく、大幅なシリコン領域を使用しない。一方、オフセットテスト信号発生器２１８は、チップにより多くの回路を加えるデジタルアナログ変換器を有している。
【００５７】
図９は、図７のオフセットテスト信号発生器２１８の代替的な実施例を示す。特に図９の実施例は、本システムですでに存在する固有の送信経路回路２５０の回路構成を再使用する。送信コア回路としても知られている固有の送信経路回路２５０は、電圧制御発生器（ＶＣＯ）２５２、アンプ２５４及び２／４の分周回路２５６を有する（送信ベースバンド発生器としても知られている）送信クロック発生回路を有している。２／４の分周回路２５６は、ＶＣＯ２５２に由来する基本周波数クロック信号を与える。図９に示す送信クロック発生器の構成は、当技術分野で知られた使用し得るいくつかの可能な構成のうちの１つである。
【００５８】
送信経路回路は、信号調整回路２５８、デジタルアナログＤＡＣ２６０、混合器２６２、及びパワーアンプ２６４を有している。送信経路回路は、送信されるＲＦデータ信号の発生に関与する。信号調整回路２５８は、バースバンドプロセッサから受信したデジタル信号を調整するためのいくつかの異なる回路を有し得る。これらは、例えば変調回路及びフィルタリング回路を有し得るが、送信される信号の特性を変える回路をも有し得る。
【００５９】
オフセットテスト発生器２１８は、図８の発生器２２４と同じものが可能なデジタル信号発生器２６６、及び送信経路回路からのデジタルアナログ変換器２６０を有している。本実施例では、デジタルテスト信号発生器２６６を選択的に分離するためにデジタルアナログ変換器２６０の入力側からのスイッチ手段２６８を使用しつつ、デジタルアナログ変換器２６０の出力側からのＴ＿ＳＩＧＮＡＬ信号を分離するためにスイッチ手段２７０を使用し得る。オフセット信号発生器２１８の動作は、固有回路のアナログデジタル変換器の構成要素を使用するため、さらなる構成要素を必要としないことを除いて、図８について前述したのと同じである。
【００６０】
当業者は、通常動作のために既にチップに実装されているデジタルアナログ変換器を、固有の送信経路回路２５０のデジタルアナログ変換器２６０の所定の場所で使用し得ることを理解するであろう。
【００６１】
本発明の別の実施例では、テスト信号を発生させるのに要するさらなる回路の総量をさらに最小限にし得る。図７の実施例は、受信経路の受信クロック発生回路２０２を再使用するが、少なくとも２／４の分周回路の複製２１４及び混合器２１６の追加を要する。
【００６２】
図１０は、テスト信号を発生させるための送信経路回路を使用した本発明の実施例を示す。自動ＩＩＰ２較正システム３００は、図７の実施例で使用されるのと同じ受信コア１０２及びＩＩＰ２較正回路１０４を有している。ここで、テスト信号発生器１０６は送信経路回路３０２及び送信経路アダプタ回路３０４とともに実行される。送信コア回路３０２は、所望のオフセットを有するＲＦテスト信号ＲＦ＿ＴＥＳＴを発生させ、所望のオフセットが送信経路アダプタ回路３０４によって提供される。
【００６３】
送信器コア回路３０２は、図７の受信クロック発生器回路１０６対して同等に機能する送信器クロック発生回路と、送信器経路回路とを有している。送信器クロック発生器は、送信器経路回路によって使用されるクロックを与え、送信のためにデータ信号を高い周波数に変換する。送信クロック発生器回路は、電圧制御発信器（ＶＣＯ）３０６、アンプ３０８及び２／４の分周回路３１０を有している。２／４の分周回路３１０は、ＶＣＯ３０６に由来する搬送波周波数クロック信号を与える。図１０に示す送信器クロック発生器の構成は、当技術分野で既知の使用し得るいくつかの可能な構成のうちの１である。
【００６４】
送信経路回路は、信号調整回路３１２、デジタルアナログＤＡＣ３１４、混合器３１６、及びパワーアンプ３１８を有している。送信経路回路は、送信すべきＲＦデータ信号を発生させるために関与する。信号調整回路３１２は、ベースバンドプロセッサから受信されるデジタル信号を調整するためのいくつかの異なる回路を有している。これらは、例えば、変調回路及びフィルタリング回路を有し得るが、送信される信号の特性を変える回路をも有し得る。
【００６５】
送信器経路適応回路３０４は、オフセット信号を発生させるためのデジタルテスト信号発生器３２０、発生したオフセット信号をＤＡＣ３１４の入力端子に結合するための第１のスイッチ３２２、及びパワーアンプ３１８の出力と受信コア１０２のノードＲＦｉｎとの間で結合される第２のスイッチ３２４を有している。スイッチ３２４を、混合器３１６の後のどこかに配置してもよい。例えば、３１８の出力側にそれを配置してもよい。オフセット信号をデジタルでプログラムすることが可能であり、図７のテスト信号発生器１０６によって発生するオフセット信号と同じ特性を有する。当業者は、任意のビット数を有するプリセットのデジタルオフセット信号を発生させるのに様々な回路を使用できることを理解するであろう。デジタルテスト信号発生器３２０及びスイッチ３２２を、その小さな大きさにより信号調整回路３１２に容易に組み込むことが可能である。また、適応回路３０４、デジタルテスト信号発生器３２０、及びスイッチ３２２をデジタル領域の信号ブロックの中に結合してもよい。
【００６６】
オペレーションの通常モード、すなわち、送信モードでは、第１のスイッチ３２２が「オープン」位置に設定されてデジタルテスト信号発生器３２０の出力をＤＡＣ３１４の入力から切り離す一方、第２のスイッチ３２４がパワーアンプ３１８の出力をノードＲＦｉｎから切り離すよう設定される。送信時に、信号調整回路３１２によって受信されるデータが、送信経路回路３０２を通して処理され、アンテナの信号ＲＦｏｕｔとして与えられる。特に調整されたデジタル信号は、ＤＡＣ３１４を介してアナログ信号に変換され、ここで混合器３１６及びプリパワーアンプ３１８によって高い周波数に変換されて増幅され、下流側のパワーアンプさらにはアンテナを通して送信される（図１０には双方を図示しない）。送信経路回路３０２のオペレーションが当技術分野でよく知られている。オペレーションの通常モードの際にデジタルテスト信号発生器３２０を有効にすることができる。
【００６７】
オペレーションの較正モードでは、デジタルテスト信号発生器３２０を有効にすることができ、スイッチ３２２及び３２４が「クローズド」位置に設定される。好適には、信号調整回路３１２の出力は、３状態であり、切断され又は単に無効になっている。ここで、ＤＡＣ３１４の入力端子が発生したオフセット信号をデジタルテスト信号発生器３２０から受信し、この信号が送信経路回路３０２を通して処理され、クローズドスイッチ３２４を介してＲＦｉｎに供給される。アンテナからの信号をＲＦｉｎノードで受信すべきではないため、アンテナは、好適には、送信モードに切り替えられる。さらに、アンプ３１８の出力が一般にオフチップでアンテナまで送られ較正モードの際に送信経路回路３０２がアクティブであるため、空気中にテスト信号を送信しないように、パワーアンプ３１８を止めるべきである。
【００６８】
図６、７及び１０に示す自動ＩＩＰ２較正システムの実施例は、１つの受信コア１０２に結合された１つのテスト信号発生器１０６を示す。図７及び１０の実施例では１つのみを示すが、各受信コア１０２が複数の受信経路を有し得ることに留意されたい。各受信経路をある特定の周波数帯域のために取っておくことができ、各受信経路がｉ及びｑ経路を有している。これは、受信器ブロック１０２の大部分の回路が各受信経路について２回実施されることを意味する。クワッドバンドのトランシーバでは、ＩＩＰ２較正を要するトータルで８の受信経路を有している。チップの設計制限及び周波数方式に基づいて自動ＩＩＰ２較正システムの特定の構成を決めることができる。例えば、テスト時間が重要ではないがチップ領域を最小限にすることが重要な場合、１つのテスト信号発生器１０６を２又はそれ以上の受信経路間で共有し得る。好適には、同じ周波数帯域の受信経路について１つのテスト信号発生器１０６を共有する。このような実施では、ＲＦ＿ＴＥＳＴ出力がオペレーションの較正モードで有効となる特定の受信経路に選択的に接続される。従って、受信又は送信経路（２０６又は３０６）の電圧制御発信器が、選択した受信経路に関して対応する周波数を発生させるよう制御される。各テスト信号発生器１０６が使用され得る受信経路の数は、電圧制御発信器（２０６又は３０６）の範囲に依存する。好適にはチップ上にＩＩＰ２較正回路１０４を有するため、各受信経路についてそれぞれ発生したＩＩＰ２補償信号ＣＯＭＰが、オペレーションの通常モードの際に、次のアクセスのためにメモリに記憶される。
【００６９】
一方、テスト時間が重要でありチップ領域を最小限にすることが重要ではない場合、各受信経路がそれ自身のテスト信号発生器１０６及びＩＩＰ２較正回路１０４を有し得る。当然ながら、構成は上記の２つに限定されず、２つの構成の適切な組み合わせを実施し得る。当業者は、追加のロジック及び／又はスイッチ回路を各構成を実行するために要することを理解するであろう。
【００７０】
以下は、図６乃至図１０の自動ＩＩＰ２較正システムの実施例を用いたワイヤレストランシーバをテストするための方法の説明である。図１１は、本方法の概略的な順序を示すフローチャートである。本発明に係る実施例を組み込んだワイヤレストランシーバチップが製造され、例えば携帯電話といったシステムの中で一体化されると仮定する。
【００７１】
本方法はステップ４００で開始し、ここで較正事象が検出されてＩＩＰ２較正テストを初期化する。本システムによって、ユーザの動作によって、又はチップテスト又はシステムアッセンブリ段階の際に実行される他の標準テストの間に、較正事象を自動的に始動し得る。自動システム始動の例が、前の較正のときからシステム又は所定の温度変化の検出が可能となるシステムのパワーアップリセット（すなわち、電池の差込）を含め得る。ユーザの動作によるの始動の例は、本システムの手による電源投入を含め得る。さらに、較正事象の検出に応答して、さらなるシステムの構成要素を必要な状態に設定し得る。例えば図７の実施例では、アンテナを送信器コア出力に接続するようアンテナスイッチを設定することができ、発生するＲＦ＿ＴＥＳＴ信号をＲＦｉｎノードに最終的に接続するようスイッチ回路２２０をクローズし得る。例えば図１０の実施例では、アンテナが送信器コア出力に結合するようアンテナスイッチを設定することができ、スイッチ回路３２４を閉じることができ、パワーアンプ３１８を無効にし得る。較正事象に応じて他のシステム構成要素を設定し得ることを当業者は理解するであろう。
【００７２】
ステップ４０２に進むと、自動ＩＩＰ２較正システムが有効になり、ＲＦテスト信号が発生し、閉じたスイッチ回路（図７の符号２２０及び図１０の符号３２４）を通して受信コアの少なくとも１の受信経路に加えられる。ステップ４０４で、ＲＦテスト信号ＲＦ＿ＴＥＳＴが少なくとも１の受信経路を介して伝送され、対応するデジタル信号のＩＩＰ２のパラメータを測定する。このパラメータは、ベースバンドのＤＣトーンを含めることができるが、これに限定されない。
【００７３】
最後にステップ４０６で、ＩＩＰ２を測定するＩＩＰ２較正回路が、受信経路の混合器回路への適用のために、適切な補償信号、コードを発生させる。一旦発生させると不揮発性メモリにコードを記憶し得る。このためＩＩＰ２較正スキームは、このコードにいつでもアクセスし得るため、コードを発生させるよう一度実行することのみを必要とする。一方、システムに電源が投入されている間にのみこのコードが保持される場合には、システムに電源が投入されるごとにコードを再発生させる。
【００７４】
ワイヤレストランシーバの受信コアの各受信経路について上記の方法のステップ４０２乃至４０６を繰り返し得る。ステップ４０２乃至４０６の繰り返しは、チップ上で実行されるテスト信号発生器の数に応じて繰り返される。例えば、クワッドバンドのワイヤレストランシーバで１つのテスト信号発生器が共有された状態で、ステップ４０２乃至４０６が８回繰り返される（ｉ及びｑ信号経路を有する各受信経路について２回）。各受信経路がそれ自身の専用のテスト信号発生器及びＩＩＰ２較正回路を有する場合、ステップ４０２乃至４０６のみが２回繰り返されることを要する。
【００７５】
本発明の上述の実施例は、ワイヤレストランシーバの受信コアのためのＩＩＰ２較正のためのオンチップの内蔵型自己テストスキームを開示している。ＲＦテスト信号のオンチップでの発生が、ワイヤレストランシーバの主に固有回路及び最低限の追加的な回路を使用することによってなされる。追加的な回路は顕著な設計上の諸経費を受けず、ワイヤレストランシーバのチップ上に相当な領域を占めない。このため、ワイヤレストランシーバで自動ＩＩＰ２較正スキームを実行するための余分なコストが最小限となる。較正オペレーションをいつでも、好適にはユーザが受け取った後にシステムレベルで実行し得るため、ＩＩＰ２較正は事実上超並列処理である。このため、製造段階でのＩＩＰ２テスト及び較正時間がゼロに減少する。
【００７６】
本発明の上記の実施例は、単なる具体例を意図するものである。本書に添付された特許請求の範囲のみによって規定される本発明の範囲から逸脱せずに当業者は特定の実施例に対して改変、修正及び変更を行ってもよい。
【特許請求の範囲】
【請求項１】
ワイヤレスデバイスのための二次の相互変調積（ＩＩＰ２）較正システムであって、
二次のトーンを有する第１の無線周波数（ＲＦ）信号を発生させるための固有回路を有するテスト信号発生器と、
前記第１のＲＦ信号を受信するための入力ノード、受信周波数に基づいて前記第１のＲＦ信号を第２のＲＦ信号に下位変換するための回路、及び前記第２のＲＦ信号に対応するデジタルデータ信号を発生させるための信号処理回路であって前記二次のトーンを最小限にするための補償信号を受信する信号処理回路を有する受信器経路と、
前記デジタルデータ信号の中の前記二次のトーンを測定し、前記補償信号を発生させるための較正回路と、
を具えていることを特徴とするＩＩＰ２較正システム。
【請求項２】
ワイヤレストランシーバの前記固有回路が、基本周波数信号を発生させるための発振回路を有しており、
さらに、前記テスト信号発生器が、前記二次のトーンに一致するオフセット信号を前記基本周波数信号に加えるためのテスト適合回路を有しており、
前記テスト適合回路が、前記基本周波数信号に応じて前記第１のＲＦ信号を発生させることを特徴とする請求項１に記載のＩＩＰ２較正システム。
【請求項３】
前記ワイヤレストランシーバの固有回路が、前記基本周波数信号を発生させるための受信器クロック回路を有しており、
前記基本周波数信号が前記受信周波数に由来することを特徴とする請求項２に記載のＩＩＰ２較正システム。
【請求項４】
前記ワイヤレストランシーバの固有回路が、前記第１のＲＦ信号を発生させるための送信器コア回路を有していることを特徴とする請求項２に記載のＩＩＰ２較正システム。
【請求項５】
前記送信器コア回路が、前記基本周波数信号を発生させるための送信クロック発生器回路と、データ信号及び前記オフセット信号のうちの一方を受信するための送信経路回路と、を有しており、
前記送信経路回路が、前記基本周波数信号と前記オフセット信号とを混合して前記第１のＲＦ信号を発生させることを特徴とする請求項４に記載のＩＩＰ２較正システム。
【請求項６】
前記テスト適合回路が、前記オフセット信号を与えるためのオフセット発生器と、
基本周波数信号の複製を前記オフセット信号に混合して前記第１のＲＦ信号を与えるための混合回路と、
オペレーションのテストモードで前記第１のＲＦ信号を前記受信器経路の前記入力ノードに選択的に結合するためのスイッチ回路と、
を有していることを特徴とする請求項２に記載のＩＩＰ２較正システム。
【請求項７】
前記オフセット発生器が、デジタルテスト信号を与えるためのテスト信号発生器と、
前記デジタルテスト信号を受信し、前記デジタルテスト信号を前記オフセット信号に対応するアナログ信号に変換するためのデジタルアナログ変換器と、
を有していることを特徴とする請求項６に記載のＩＩＰ２較正システム。
【請求項８】
前記デジタルアナログ変換器が、送信経路回路の構成要素であることを特徴とする請求項７に記載のＩＩＰ２較正システム。
【請求項９】
前記テスト適合回路が、前記オフセット信号を発生させるためのテスト信号発生器と、
前記第１のＲＦ信号を前記入力ノードに選択的に結合するためのスイッチ回路と、
を有していることを特徴とする請求項５に記載のＩＩＰ２較正システム。
【請求項１０】
前記オフセット信号がプリセットのデジタル信号であり、
前記送信経路回路が、前記オフセット信号をアナログ信号に変換するためのアナログデジタル変換器と、
前記基本周波数信号と前記オフセット信号とを混合して前記第１のＲＦ信号を与えるための混合器回路と、
を有していることを特徴とする請求項９に記載のＩＩＰ２較正システム。
【請求項１１】
二次のトーンを有する無線周波数（ＲＦ）テスト信号をオンチップで発生させるための方法であって、
ａ）固有回路から基本周波数信号を発生させるステップと；
ｂ）テスト回路で前記二次のトーンに対応するオフセット信号を発生させるステップと；
ｃ）前記基本周波数信号と前記オフセット信号とを混合して前記ＲＦテスト信号を発生させるステップと；
を具えていることを特徴とする方法。
【請求項１２】
前記基本周波数を発生させるステップが、受信クロック発生器回路を有効にするステップを有していることを特徴とする請求項１１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１３】
前記オフセット信号が、プリセットのデジタルテスト信号に対応するアナログ信号であることを特徴とする請求項１１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１４】
前記プリセットのデジタルテスト信号を前記アナログ信号に変換するステップを有していることを特徴とする請求項１３に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１５】
前記基本周波数を発生させるステップが、送信クロック発生器回路を有効にするステップを有していることを特徴とする請求項１１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１６】
前記オフセット信号が、プリセットのデジタルテスト信号であることを特徴とする請求項１１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１７】
前記混合するステップが、固有の送信経路回路によって実行され、
前記オフセット信号を発生させるステップが、前記オフセット信号をアナログ信号に変換するステップを有していることを特徴とする請求項１６に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１８】
前記ＲＦテスト信号が発生している間に前記固有の送信経路回路のパワーアンプを無効にすることを特徴とする請求項１７に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１９】
ワイヤレスデバイスの二次の相互変調（ＩＩＰ２）テスト及び較正のための方法であって、
ａ）較正事象を検出するステップと；
ｂ）前記ワイヤレスデバイスの固有回路に二次のトーンを有する無線周波数（ＲＦ）テスト信号を発生させるステップと；
ｃ）前記ワイヤレスデバイスの受信経路を通して前記ＲＦテスト信号を伝送させるステップと；
ｄ）前記二次のトーンのパラメータを測定し、対応する補償信号を発生させるステップと；
ｅ）前記二次のトーンを最小限にすべく前記補償信号で前記受信経路の１又はそれ以上の回路を調節するステップと；
を具えていることを特徴とする方法。
【請求項２０】
前記検出するステップが、電源投入リセット事象、電源オン事象、及びプリセット有効事象のうちの１を検出するステップを有していることを特徴とする請求項１９に記載の方法。
【請求項２１】
前記ＲＦテスト信号を発生させるステップが、
ｉ）固有回路から基本周波数信号を発生させるステップと；
ｉｉ）テスト回路に前記二次のトーンに対応するオフセット信号を発生させるステップと；
ｉｉｉ）前記基本周波数信号と前記オフセット信号とを混合して前記ＲＦテスト信号を発生させるステップと；
を有していることを特徴とする請求項１９に記載の方法。
【請求項２２】
前記伝送させるステップが、前記較正事象に応じて前記ＲＦテスト信号を前記受信経路に結合するステップを有していることを特徴とする請求項１９に記載の方法。
【請求項２３】
前記検出するステップが、前記受信経路からアンテナを分離するステップを有していることを特徴とする請求項１９に記載の方法。
【請求項２４】
前記基本周波数を発生させるステップが、受信クロック発生器回路を有効にするステップを有していることを特徴とする請求項２１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項２５】
プリセットのデジタルテスト信号を前記オフセット信号に変換するステップを有していることを特徴とする請求項２４に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項２６】
前記基本周波数を発生させるステップが、送信クロック発生器回路を有効にするステップを有していることを特徴とする請求項２１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項２７】
前記混合するステップが固有の送信経路回路によって実行され、
前記オフセット信号を発生させるステップが、プリセットデジタル信号をアナログ信号に変換するステップを有していることを特徴とする請求項２６に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項２８】
前記ＲＦテスト信号が発生している間は前記固有の送信経路回路のパワーアンプが無効になることを特徴とする請求項２７に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１】
ワイヤレスデバイスのための二次の相互変調積（ＩＩＰ２）較正システムであって、
二次のトーンを有する第１の無線周波数（ＲＦ）信号を発生させるための固有回路を有するテスト信号発生器と、
前記第１のＲＦ信号を受信するための入力ノード、受信周波数に基づいて前記第１のＲＦ信号を第２のＲＦ信号に下位変換するための回路、及び前記第２のＲＦ信号に対応するデジタルデータ信号を発生させるための信号処理回路であって前記二次のトーンを最小限にするための補償信号を受信する信号処理回路を有する受信器経路と、
前記デジタルデータ信号の中の前記二次のトーンを測定し、前記補償信号を発生させるための較正回路と、
を具えていることを特徴とするＩＩＰ２較正システム。
【請求項２】
ワイヤレストランシーバの前記固有回路が、基本周波数信号を発生させるための発振回路を有しており、
さらに、前記テスト信号発生器が、前記二次のトーンに一致するオフセット信号を前記基本周波数信号に加えるためのテスト適合回路を有しており、
前記テスト適合回路が、前記基本周波数信号に応じて前記第１のＲＦ信号を発生させることを特徴とする請求項１に記載のＩＩＰ２較正システム。
【請求項３】
前記ワイヤレストランシーバの固有回路が、前記基本周波数信号を発生させるための受信器クロック回路を有しており、
前記基本周波数信号が前記受信周波数に由来することを特徴とする請求項２に記載のＩＩＰ２較正システム。
【請求項４】
前記ワイヤレストランシーバの固有回路が、前記第１のＲＦ信号を発生させるための送信器コア回路を有していることを特徴とする請求項２に記載のＩＩＰ２較正システム。
【請求項５】
前記送信器コア回路が、前記基本周波数信号を発生させるための送信クロック発生器回路と、データ信号及び前記オフセット信号のうちの一方を受信するための送信経路回路と、を有しており、
前記送信経路回路が、前記基本周波数信号と前記オフセット信号とを混合して前記第１のＲＦ信号を発生させることを特徴とする請求項４に記載のＩＩＰ２較正システム。
【請求項６】
前記テスト適合回路が、前記オフセット信号を与えるためのオフセット発生器と、
基本周波数信号の複製を前記オフセット信号に混合して前記第１のＲＦ信号を与えるための混合回路と、
オペレーションのテストモードで前記第１のＲＦ信号を前記受信器経路の前記入力ノードに選択的に結合するためのスイッチ回路と、
を有していることを特徴とする請求項２に記載のＩＩＰ２較正システム。
【請求項７】
前記オフセット発生器が、デジタルテスト信号を与えるためのテスト信号発生器と、
前記デジタルテスト信号を受信し、前記デジタルテスト信号を前記オフセット信号に対応するアナログ信号に変換するためのデジタルアナログ変換器と、
を有していることを特徴とする請求項６に記載のＩＩＰ２較正システム。
【請求項８】
前記デジタルアナログ変換器が、送信経路回路の構成要素であることを特徴とする請求項７に記載のＩＩＰ２較正システム。
【請求項９】
前記テスト適合回路が、前記オフセット信号を発生させるためのテスト信号発生器と、
前記第１のＲＦ信号を前記入力ノードに選択的に結合するためのスイッチ回路と、
を有していることを特徴とする請求項５に記載のＩＩＰ２較正システム。
【請求項１０】
前記オフセット信号がプリセットのデジタル信号であり、
前記送信経路回路が、前記オフセット信号をアナログ信号に変換するためのアナログデジタル変換器と、
前記基本周波数信号と前記オフセット信号とを混合して前記第１のＲＦ信号を与えるための混合器回路と、
を有していることを特徴とする請求項９に記載のＩＩＰ２較正システム。
【請求項１１】
二次のトーンを有する無線周波数（ＲＦ）テスト信号をオンチップで発生させるための方法であって、
ａ）固有回路から基本周波数信号を発生させるステップと；
ｂ）テスト回路で前記二次のトーンに対応するオフセット信号を発生させるステップと；
ｃ）前記基本周波数信号と前記オフセット信号とを混合して前記ＲＦテスト信号を発生させるステップと；
を具えていることを特徴とする方法。
【請求項１２】
前記基本周波数を発生させるステップが、受信クロック発生器回路を有効にするステップを有していることを特徴とする請求項１１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１３】
前記オフセット信号が、プリセットのデジタルテスト信号に対応するアナログ信号であることを特徴とする請求項１１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１４】
前記プリセットのデジタルテスト信号を前記アナログ信号に変換するステップを有していることを特徴とする請求項１３に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１５】
前記基本周波数を発生させるステップが、送信クロック発生器回路を有効にするステップを有していることを特徴とする請求項１１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１６】
前記オフセット信号が、プリセットのデジタルテスト信号であることを特徴とする請求項１１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１７】
前記混合するステップが、固有の送信経路回路によって実行され、
前記オフセット信号を発生させるステップが、前記オフセット信号をアナログ信号に変換するステップを有していることを特徴とする請求項１６に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１８】
前記ＲＦテスト信号が発生している間に前記固有の送信経路回路のパワーアンプを無効にすることを特徴とする請求項１７に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項１９】
ワイヤレスデバイスの二次の相互変調（ＩＩＰ２）テスト及び較正のための方法であって、
ａ）較正事象を検出するステップと；
ｂ）前記ワイヤレスデバイスの固有回路に二次のトーンを有する無線周波数（ＲＦ）テスト信号を発生させるステップと；
ｃ）前記ワイヤレスデバイスの受信経路を通して前記ＲＦテスト信号を伝送させるステップと；
ｄ）前記二次のトーンのパラメータを測定し、対応する補償信号を発生させるステップと；
ｅ）前記二次のトーンを最小限にすべく前記補償信号で前記受信経路の１又はそれ以上の回路を調節するステップと；
を具えていることを特徴とする方法。
【請求項２０】
前記検出するステップが、電源投入リセット事象、電源オン事象、及びプリセット有効事象のうちの１を検出するステップを有していることを特徴とする請求項１９に記載の方法。
【請求項２１】
前記ＲＦテスト信号を発生させるステップが、
ｉ）固有回路から基本周波数信号を発生させるステップと；
ｉｉ）テスト回路に前記二次のトーンに対応するオフセット信号を発生させるステップと；
ｉｉｉ）前記基本周波数信号と前記オフセット信号とを混合して前記ＲＦテスト信号を発生させるステップと；
を有していることを特徴とする請求項１９に記載の方法。
【請求項２２】
前記伝送させるステップが、前記較正事象に応じて前記ＲＦテスト信号を前記受信経路に結合するステップを有していることを特徴とする請求項１９に記載の方法。
【請求項２３】
前記検出するステップが、前記受信経路からアンテナを分離するステップを有していることを特徴とする請求項１９に記載の方法。
【請求項２４】
前記基本周波数を発生させるステップが、受信クロック発生器回路を有効にするステップを有していることを特徴とする請求項２１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項２５】
プリセットのデジタルテスト信号を前記オフセット信号に変換するステップを有していることを特徴とする請求項２４に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項２６】
前記基本周波数を発生させるステップが、送信クロック発生器回路を有効にするステップを有していることを特徴とする請求項２１に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項２７】
前記混合するステップが固有の送信経路回路によって実行され、
前記オフセット信号を発生させるステップが、プリセットデジタル信号をアナログ信号に変換するステップを有していることを特徴とする請求項２６に記載のＲＦテスト信号をオンチップで発生させるための方法。
【請求項２８】
前記ＲＦテスト信号が発生している間は前記固有の送信経路回路のパワーアンプが無効になることを特徴とする請求項２７に記載のＲＦテスト信号をオンチップで発生させるための方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公表番号】特表２０１０−５１７３８６（Ｐ２０１０−５１７３８６Ａ）
【公表日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願番号】特願２００９−５４６６２５（Ｐ２００９−５４６６２５）
【出願日】平成２０年１月２５日（２００８．１．２５）
【国際出願番号】ＰＣＴ／ＣＡ２００８／０００１６２
【国際公開番号】ＷＯ２００８／０８９５７４
【国際公開日】平成２０年７月３１日（２００８．７．３１）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（５０９２０９２０３）
【Ｆターム（参考）】
【公表日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願日】平成２０年１月２５日（２００８．１．２５）
【国際出願番号】ＰＣＴ／ＣＡ２００８／０００１６２
【国際公開番号】ＷＯ２００８／０８９５７４
【国際公開日】平成２０年７月３１日（２００８．７．３１）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（５０９２０９２０３）
【Ｆターム（参考）】
[ Back to top ]