虫忌避回路および電子機器
【課題】 音を用いた防虫の効果を向上させ、害虫から電子機器を保護すること。
【解決手段】 一実施形態における虫忌避回路は、入力される信号の周波数で音を発する発音部と、虫が嫌う音の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、これら各発振部にて生成される信号から順次１つの信号を選択して前記発音部に出力する選択部と、を備えている。
【解決手段】 一実施形態における虫忌避回路は、入力される信号の周波数で音を発する発音部と、虫が嫌う音の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、これら各発振部にて生成される信号から順次１つの信号を選択して前記発音部に出力する選択部と、を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、昆虫等の虫が嫌う音を発する虫忌避回路および電子機器に関する。
【背景技術】
【０００２】
各種電子機器の内部は、電子部品の発熱によって温暖化され、ゴキブリ等の害虫が住み易い環境になっている。そのため、害虫が電子機器の内部に侵入し、電子部品をショートさせる等して故障を発生させることがある。特に飲食店に設置される電子機器、例えば厨房に設置されるキッチンプリンタでは、このような故障が発生し易い。
【０００３】
従来、上記のような害虫による電子機器の故障を防止する手段の一つとして、電子機器に害虫の嫌う周波数の音を発生させる方法が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第２８１１９６７号公報
【特許文献２】登録実用新案第２５６８７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように害虫の嫌う周波数の音を発生させても、やがて害虫がその音に慣れて効果が薄れる場合がある。
また、上記のような音は、電子機器が備えるＣＰＵ（Central Processing Unit）から音源となるクロックを出力し、このクロックに基づいて発生させることが一般的であるが、この場合、電子機器がスタンバイモードに移行するなどしてＣＰＵが動作を停止している際には音を出せないとの問題が生じる。
【０００６】
このような事情から、音を用いた防虫の効果を向上させ、より強力に害虫から電子機器を保護するための手段を講じる必要があった。
【課題を解決するための手段】
【０００７】
上記課題を解決すべく、一実施形態における虫忌避回路は、入力される信号の周波数で音を発する発音部と、虫が嫌う音の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、これら各発振部にて生成される信号から順次１つの信号を選択して前記発音部に出力する選択部と、を備えている。
【図面の簡単な説明】
【０００８】
【図１】一実施形態における電子機器の制御回路を示すブロック図。
【図２】同実施形態におけるシュミットインバータを利用した発振回路の回路図。
【図３】同実施形態におけるシフトレジスタの出力を説明するためのブロック図。
【図４】同実施形態におけるシフトレジスタの出力を示すシーケンス図。
【発明を実施するための形態】
【０００９】
以下、一実施形態について図面を参照しながら説明する。
図１は、本実施形態における電子機器１の制御回路を示すブロック図である。
この電子機器１は、例えばパーソナルコンピュータ、所定の業務に特化した事務用コンピュータ、ファクシミリ装置、複合機、飲食店において客の注文内容を印刷した伝票を発行するキッチンプリンタ、各種店舗で会計業務に使用されるＰＯＳ（Point Of Sales）端末やＥＣＲ（Electric Cash Register）、あるいは携帯電話端末等の各種電子機器のいずれであってもよい。
【００１０】
電子機器１は、制御の中枢として機能するＣＰＵ２を備えている。このＣＰＵ２には、チップセット３を介してＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）で構成されるメモリ４、音声を発するブザー６に接続された増幅（ＡＭＰ）回路５、および、図示せぬ各種デバイスが接続されている。
【００１１】
上記各種デバイスには、例えばＬＣＤ（Liquid Crystal Display）等の表示デバイス、キーボードやマウス等の入力デバイス、外部の機器と通信する通信デバイス、および各種オンボードデバイス等が含まれる。
【００１２】
メモリ４には、電子機器１に種々の動作を実現させるためのプログラムコードが記憶されている。ＣＰＵ２は、メモリ４に記憶された上記プログラムコードに従って演算処理を行い、チップセット３に接続された上記各デバイスを制御する。
【００１３】
ＣＰＵ２は、上記入力デバイスの操作時等に所定周波数の音声信号をチップセット３を介して増幅回路５に出力する。この信号は、増幅回路５にて増幅された後にブザー６に供給され、ブザー６が入力された信号に応じた音声を発生させる。
【００１４】
また、本実施形態におけるＣＰＵ２は、電子機器１の動作モードを、通常の消費電力で動作する通常モード、および、この通常モードよりも消費電力を低減するスタンバイモード（レジュームモード）の間で切り換える機能を有する。
【００１５】
スタンバイモードは、例えば現在の作業を中断してその作業状態をメモリ４に保存し、上記表示デバイス等への電源供給を停止したり通常よりも低スペックで使用するなどして、電子機器１の消費電力を通常モードでの稼動時よりも低減させるモードである。このスタンバイモードにおいては、ＣＰＵ２自身も動作を停止する。但し、保存した作業状態を保護すべく、メモリ４への電源供給は停止させない。また、メモリ４への電源供給を停止する場合は、図示しないハードディスク等に保存するよう構成しても良い。
【００１６】
本実施形態では、電子機器１に電源が投入された直後において動作モードが通常モードに設定される。その後、上記入力デバイス等から最後の入力がなされたときから予め定められた時間が経過すると、ＣＰＵ２は、電子機器１の動作モードをスタンバイモードに切り換える。その後、スタンバイモードにおいて上記入力デバイスが操作され、何らかの入力がなされると、ＣＰＵ２が動作を再開する。このときＣＰＵ２は、電子機器１の動作モードをスタンバイモードから通常モードに切り換え、メモリ４に保存された作業状態を読み出して中断前の処理を再開する。
但し、通常モードからスタンバイモードへ、あるいはスタンバイモードから通常モードへ切り換えるタイミングは上記したものに限られず、他の事象をトリガとして各モード間の切り換えが行われる構成であってもよい。
【００１７】
電子機器１は、ＣＰＵ２、チップセット３、および上記各デバイスを含む制御系統の他に、同制御系統から独立した虫忌避回路１０を備えている。
【００１８】
本実施形態における虫忌避回路１０は、６個の発振回路１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆと、６個のゲート１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆと、シフトレジスタ１３と、発振回路１４と、増幅（ＡＭＰ）回路１５と、ブザー１６とを備えている。
【００１９】
上記各発振回路１１ａ〜１１ｆは、例えばシュミットインバータを利用した発振回路であり、図２に示した回路構成にて実現される。
図示した回路は、シュミットインバータ２１と、シュミットインバータ２１の入力側に接続されるコンデンサ２２と、シュミットインバータ２１の出力をシュミットインバータ２１の入力側に帰還させる帰還回路２３と、この帰還回路２３に設けられた抵抗２４とを備えている。シュミットインバータ２１は、入力電圧Ｖｉｎの上昇時と下降時とで異なる閾値を用い、出力電圧ＶｏｕｔをＨレベルとＬレベルの間で切り換える。
【００２０】
初期状態においては、コンデンサ２２に電荷が溜まっておらず、コンデンサ２２の両端の電圧は０Ｖになる。このとき、シュミットインバータ２１の出力電圧ＶｏｕｔはＨレベル（≠０Ｖ）となる。出力電圧ＶｏｕｔがＨレベルのときには抵抗２４を介してシュミットインバータ２１の入力側に電流が流れるので、コンデンサ２２に電荷が徐々に溜まり、その両端の電圧が上昇する。その後、シュミットインバータ２１の入力電圧Ｖｉｎが上昇時の閾値に到達すると、出力電圧ＶｏｕｔがＬレベル（＝０Ｖ）に切り換わる。出力電圧ＶｏｕｔがＬレベルになると、抵抗２４を介してコンデンサ２２が放電し、シュミットインバータ２１の入力電圧Ｖｉｎが徐序に下降する。その後、シュミットインバータ２１の入力電圧Ｖｉｎが下降時の閾値に到達すると、出力電圧ＶｏｕｔがＨレベルに切り換わる。
【００２１】
以上の動作が繰り返されることで、シュミットインバータ２１の出力側から所定周波数の矩形波が得られる。このような発振回路においては、コンデンサ２２の容量Ｃおよび抵抗２４の抵抗係数Ｒによって、その発振周波数が定まる。
【００２２】
本実施形態においては、上記容量Ｃおよび抵抗係数Ｒの値を調整することで、発振回路１１ａに２０ｋＨｚの信号を生成させ、発振回路１１ｂに２１ｋＨｚの信号を生成させ、発振回路１１ｃに２２ｋＨｚの信号を生成させ、発振回路１１ｄに２３ｋＨｚの信号を生成させ、発振回路１１ｅに２４ｋＨｚの信号を生成させ、発振回路１１ｆに２５ｋＨｚの信号を生成させる場合を例示する。これら各周波数（２０ｋＨｚ〜２５ｋＨｚ）は、いずれもゴキブリ等の害虫が嫌う音の周波数帯域に属し、かつ人間の可聴音域外の周波数である。
【００２３】
発振回路１１ａにて生成された信号はゲート１２ａに入力され、発振回路１１ｂにて生成された信号はゲート１２ｂに入力され、発振回路１１ｃにて生成された信号はゲート１２ｃに入力され、発振回路１１ｄにて生成された信号はゲート１２ｄに入力され、発振回路１１ｅにて生成された信号はゲート１２ｅに入力され、発振回路１１ｆにて生成された信号はゲート１２ｆに入力される。
【００２４】
発振回路１４は、商用交流電源や電子機器１に内蔵されたバッテリ等から制御回路に電源が供給されているとき、当該動作電源にて駆動されて所定周波数の信号を生成し、この信号を動作クロック（ＣＫ）としてシフトレジスタ１３に供給する。
【００２５】
シフトレジスタ１３は、各ゲート１２ａ〜１２ｆおよび発振回路１４に接続されており、発振回路１４から供給される動作クロックにて動作し、各ゲート１２ａ〜１２ｆに対して開閉信号を出力する。
【００２６】
各ゲート１２ａ〜１２ｆは、シフトレジスタ１３から入力される開閉信号がＨレベルのときに開放し、各発振回路１１ａ〜１１ｆのうち自身に接続されたものから入力される信号を通過させる。各ゲート１２ａ〜１２ｆを通過した信号は、増幅回路１５に入力される。
【００２７】
増幅回路１５は、各ゲート１２ａ〜１２ｆを通過して入力される信号を増幅してブザー１６に出力する。ブザー１６は、増幅回路１５から入力される信号に従って音を発生する。
【００２８】
次に、虫忌避回路１０の具体的な動作について説明する。
図３は、シフトレジスタ１３の動作を説明するためのブロック図である。
シフトレジスタ１３は、入力端子であるＣＫ端子およびＳＩ端子と、開閉信号の出力端子であるａ，ｂ，ｃ，ｄ，ｅ，ｆ端子とを備えている。発振回路１４から供給される動作クロックは、シフトレジスタ１３のＣＫ端子に入力される。ａ端子はゲート１２ａに接続され、ｂ端子はゲート１２ｂに接続され、ｃ端子はゲート１２ｃに接続され、ｄ端子はゲート１２ｄに接続され、ｅ端子はゲート１２ｅに接続され、ｆ端子はゲート１２ｆに接続されている。また、ＳＩ端子には、ｆ端子の出力線が接続されている。
【００２９】
図４は、ａ〜ｆ端子の出力の経時変化を示すシーケンス図である。
発振回路１４から動作クロックの供給が開始されたとき、シフトレジスタ１３は先ずａ端子からの出力をＨレベルに立ち上げる。このとき、ゲート１２ａが開放され、発振回路１１ａから出力された信号がゲート１２ａを通過する。ゲート１２ａを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２０ｋＨｚの音が発せられる。
【００３０】
ａ端子からの出力をＨレベルに立ち上げた後、予め定められた待ち時間が経過したときに、シフトレジスタ１３はａ端子の出力をＬレベルに立ち下げるとともに、ｂ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｂが開放され、発振回路１１ｂから出力された信号がゲート１２ｂを通過する。ゲート１２ｂを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２１ｋＨｚの音が発せられる。
【００３１】
ｂ端子からの出力をＨレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ１３はｂ端子の出力をＬレベルに立ち下げるとともに、ｃ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｃが開放され、発振回路１１ｃから出力された信号がゲート１２ｃを通過する。ゲート１２ｃを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２２ｋＨｚの音が発せられる。
【００３２】
ｃ端子からの出力をＨレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ１３はｃ端子の出力をＬレベルに立ち下げるとともに、ｄ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｄが開放され、発振回路１１ｄから出力された信号がゲート１２ｄを通過する。ゲート１２ｄを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２３ｋＨｚの音が発せられる。
【００３３】
ｄ端子からの出力をＨレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ１３はｄ端子の出力をＬレベルに立ち下げるとともに、ｅ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｅが開放され、発振回路１１ｅから出力された信号がゲート１２ｅを通過する。ゲート１２ｅを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２４ｋＨｚの音が発せられる。
【００３４】
ｅ端子からの出力をＨレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ１３はｅ端子の出力をＬレベルに立ち下げるとともに、ｆ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｆが開放され、発振回路１１ｆから出力された信号がゲート１２ｆを通過する。ゲート１２ｆを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２５ｋＨｚの音が発せられる。
【００３５】
ｆ端子の出力がＨレベルに立ち上がると、ＳＩ端子の入力がＨレベルに立ち上がることになる。このときシフトレジスタ１３は、上記待ち時間の経過を待って動作をリセットする。すなわち、ｆ端子の出力がＨレベルに立ち上がった後、上記待ち時間が経過したときにｆ端子の出力をＬレベルに立ち下げ、ａ端子の出力をＨレベルに立ち上げる。
【００３６】
このように、シフトレジスタ１３は、動作クロックが供給されている間、ａ〜ｆ端子から出力される開閉信号を順次Ｈレベルに立ち上げていく。その結果、各発振回路１１ａ〜１１ｆにて生成される信号の周波数に応じた音がブザー１６から順次発せられる。
【００３７】
なお、電子機器１の動作モードが通常モードおよびスタンバイモードのいずれに設定されている場合であっても、虫忌避回路１０には電源が供給される。したがって、虫忌避回路１０は、電子機器１が通常モードおよびスタンバイモードのいずれで動作しているときであっても、２０ｋＨｚ〜２５ｋＨｚの音を順次発し続ける。
【００３８】
以上説明したように、本実施形態における虫忌避回路１０は、それぞれ異なる周波数の信号を生成する発振回路１１ａ〜１１ｆを備えており、各ゲート１２ａ〜１２ｆおよびシフトレジスタ１３により各発振回路１１ａ〜１１ｆにて生成される信号から順次１つの信号を選択して増幅回路１５に出力し、その周波数に応じた音をブザー１６に発生させる。このような構成であれば、ブザー１６から発せられる音の周波数が経時的に変化するため、害虫がブザー１６から発せられる音に慣れにくくなる。したがって、単一の周波数で音を発生させる場合よりも強力に害虫の侵入等から電子機器１を保護できる。
【００３９】
より具体的には、各ゲート１２ａ〜１２ｆおよびシフトレジスタ１３によって各発振回路１１ａ〜１１ｆから出力される信号から順次１つの信号が選択され、増幅回路１５に出力される。すなわち、虫忌避回路１０は、ＣＰＵ２やチップセット３等からなる主制御系統の制御を受けずに動作する。このような構成であれば、ＣＰＵ２が動作を停止している場合であっても、害虫の嫌う音を発生させることができる。また、通常モードでの動作時においても、ＣＰＵ２に処理負担を掛けることなく害虫の嫌う音を発生させることができる。
【００４０】
特にスタンバイモードでの動作時には、ＣＰＵ２が動作を停止しているがメモリ４等には電源が供給されているため、その発熱により電子機器１内が温暖化されて、通常モードでの動作時と同様に害虫が寄り付き易い。しかし、虫忌避回路１０は通常モードおよびスタンバイモードの双方において動作するため、動作モードに関係なく防虫性能を発揮できる。
【００４１】
なお、上記実施形態にて開示した構成は、種々の態様にて変形実施可能である。具体的な変形例としては、例えば次のようなものがある。
【００４２】
上記実施形態では、６つのシュミットインバータを利用した発振回路１１ａ〜１１ｆに、それぞれ２０ｋＨｚ〜２５ｋＨｚの信号を生成させる場合を例示した。しかしながら、より多数あるいは少数の発振回路にて増幅回路１５に供給する信号を生成させてもよい。発振回路の数を変更する場合には、それに合せて増幅回路１５との間に介在させるゲートの数やシフトレジスタ１３の構成を変更させればよい。
【００４３】
また、各発振回路に他の周波数の信号を生成させてもよい。各発振回路に生成させる信号の周波数は、忌避したい害虫の種類等を考慮して好適な防虫効果が得られる値に適宜設定すればよい。
【００４４】
また、図２に示したもの以外の発振回路を利用してもよい。他の発振回路としては、例えばハートレー型の発振回路や、コルピッツ型の発振回路など、種々のものを利用できる。
【００４５】
上記実施形態では、ＣＰＵ２やチップセット３を含む主制御系統にて使用される増幅回路５およびブザー６と、虫忌避回路１０にて使用される増幅回路１５およびブザー１６とを別々に設ける場合を例示した。しかしながら、主制御系統および虫忌避回路１０にて１つの増幅回路およびブザーを共用してもよい。
【００４６】
また、虫忌避回路１０への電源供給専用のバッテリを設け、このバッテリの電力を利用して虫忌避回路１０を動作させてもよい。このような構成であれば、例えば電子機器１への電源供給が停止した後であっても虫忌避回路１０が動作を継続できる。
【００４７】
また、虫忌避回路１０を電子機器に搭載せずに使用することも可能である。この場合には、上記のようなバッテリから虫忌避回路１０に電源を供給すればよい。
【００４８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４９】
１…電子機器、２…ＣＰＵ、３…チップセット、４…メモリ、５，１５…増幅回路、６，１６…ブザー、１０…虫忌避回路、１１ａ〜１１ｆ，１４…発振回路、１２ａ〜１２ｆ…ゲート、１３…シフトレジスタ、
【技術分野】
【０００１】
本発明の実施形態は、昆虫等の虫が嫌う音を発する虫忌避回路および電子機器に関する。
【背景技術】
【０００２】
各種電子機器の内部は、電子部品の発熱によって温暖化され、ゴキブリ等の害虫が住み易い環境になっている。そのため、害虫が電子機器の内部に侵入し、電子部品をショートさせる等して故障を発生させることがある。特に飲食店に設置される電子機器、例えば厨房に設置されるキッチンプリンタでは、このような故障が発生し易い。
【０００３】
従来、上記のような害虫による電子機器の故障を防止する手段の一つとして、電子機器に害虫の嫌う周波数の音を発生させる方法が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第２８１１９６７号公報
【特許文献２】登録実用新案第２５６８７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように害虫の嫌う周波数の音を発生させても、やがて害虫がその音に慣れて効果が薄れる場合がある。
また、上記のような音は、電子機器が備えるＣＰＵ（Central Processing Unit）から音源となるクロックを出力し、このクロックに基づいて発生させることが一般的であるが、この場合、電子機器がスタンバイモードに移行するなどしてＣＰＵが動作を停止している際には音を出せないとの問題が生じる。
【０００６】
このような事情から、音を用いた防虫の効果を向上させ、より強力に害虫から電子機器を保護するための手段を講じる必要があった。
【課題を解決するための手段】
【０００７】
上記課題を解決すべく、一実施形態における虫忌避回路は、入力される信号の周波数で音を発する発音部と、虫が嫌う音の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、これら各発振部にて生成される信号から順次１つの信号を選択して前記発音部に出力する選択部と、を備えている。
【図面の簡単な説明】
【０００８】
【図１】一実施形態における電子機器の制御回路を示すブロック図。
【図２】同実施形態におけるシュミットインバータを利用した発振回路の回路図。
【図３】同実施形態におけるシフトレジスタの出力を説明するためのブロック図。
【図４】同実施形態におけるシフトレジスタの出力を示すシーケンス図。
【発明を実施するための形態】
【０００９】
以下、一実施形態について図面を参照しながら説明する。
図１は、本実施形態における電子機器１の制御回路を示すブロック図である。
この電子機器１は、例えばパーソナルコンピュータ、所定の業務に特化した事務用コンピュータ、ファクシミリ装置、複合機、飲食店において客の注文内容を印刷した伝票を発行するキッチンプリンタ、各種店舗で会計業務に使用されるＰＯＳ（Point Of Sales）端末やＥＣＲ（Electric Cash Register）、あるいは携帯電話端末等の各種電子機器のいずれであってもよい。
【００１０】
電子機器１は、制御の中枢として機能するＣＰＵ２を備えている。このＣＰＵ２には、チップセット３を介してＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）で構成されるメモリ４、音声を発するブザー６に接続された増幅（ＡＭＰ）回路５、および、図示せぬ各種デバイスが接続されている。
【００１１】
上記各種デバイスには、例えばＬＣＤ（Liquid Crystal Display）等の表示デバイス、キーボードやマウス等の入力デバイス、外部の機器と通信する通信デバイス、および各種オンボードデバイス等が含まれる。
【００１２】
メモリ４には、電子機器１に種々の動作を実現させるためのプログラムコードが記憶されている。ＣＰＵ２は、メモリ４に記憶された上記プログラムコードに従って演算処理を行い、チップセット３に接続された上記各デバイスを制御する。
【００１３】
ＣＰＵ２は、上記入力デバイスの操作時等に所定周波数の音声信号をチップセット３を介して増幅回路５に出力する。この信号は、増幅回路５にて増幅された後にブザー６に供給され、ブザー６が入力された信号に応じた音声を発生させる。
【００１４】
また、本実施形態におけるＣＰＵ２は、電子機器１の動作モードを、通常の消費電力で動作する通常モード、および、この通常モードよりも消費電力を低減するスタンバイモード（レジュームモード）の間で切り換える機能を有する。
【００１５】
スタンバイモードは、例えば現在の作業を中断してその作業状態をメモリ４に保存し、上記表示デバイス等への電源供給を停止したり通常よりも低スペックで使用するなどして、電子機器１の消費電力を通常モードでの稼動時よりも低減させるモードである。このスタンバイモードにおいては、ＣＰＵ２自身も動作を停止する。但し、保存した作業状態を保護すべく、メモリ４への電源供給は停止させない。また、メモリ４への電源供給を停止する場合は、図示しないハードディスク等に保存するよう構成しても良い。
【００１６】
本実施形態では、電子機器１に電源が投入された直後において動作モードが通常モードに設定される。その後、上記入力デバイス等から最後の入力がなされたときから予め定められた時間が経過すると、ＣＰＵ２は、電子機器１の動作モードをスタンバイモードに切り換える。その後、スタンバイモードにおいて上記入力デバイスが操作され、何らかの入力がなされると、ＣＰＵ２が動作を再開する。このときＣＰＵ２は、電子機器１の動作モードをスタンバイモードから通常モードに切り換え、メモリ４に保存された作業状態を読み出して中断前の処理を再開する。
但し、通常モードからスタンバイモードへ、あるいはスタンバイモードから通常モードへ切り換えるタイミングは上記したものに限られず、他の事象をトリガとして各モード間の切り換えが行われる構成であってもよい。
【００１７】
電子機器１は、ＣＰＵ２、チップセット３、および上記各デバイスを含む制御系統の他に、同制御系統から独立した虫忌避回路１０を備えている。
【００１８】
本実施形態における虫忌避回路１０は、６個の発振回路１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆと、６個のゲート１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆと、シフトレジスタ１３と、発振回路１４と、増幅（ＡＭＰ）回路１５と、ブザー１６とを備えている。
【００１９】
上記各発振回路１１ａ〜１１ｆは、例えばシュミットインバータを利用した発振回路であり、図２に示した回路構成にて実現される。
図示した回路は、シュミットインバータ２１と、シュミットインバータ２１の入力側に接続されるコンデンサ２２と、シュミットインバータ２１の出力をシュミットインバータ２１の入力側に帰還させる帰還回路２３と、この帰還回路２３に設けられた抵抗２４とを備えている。シュミットインバータ２１は、入力電圧Ｖｉｎの上昇時と下降時とで異なる閾値を用い、出力電圧ＶｏｕｔをＨレベルとＬレベルの間で切り換える。
【００２０】
初期状態においては、コンデンサ２２に電荷が溜まっておらず、コンデンサ２２の両端の電圧は０Ｖになる。このとき、シュミットインバータ２１の出力電圧ＶｏｕｔはＨレベル（≠０Ｖ）となる。出力電圧ＶｏｕｔがＨレベルのときには抵抗２４を介してシュミットインバータ２１の入力側に電流が流れるので、コンデンサ２２に電荷が徐々に溜まり、その両端の電圧が上昇する。その後、シュミットインバータ２１の入力電圧Ｖｉｎが上昇時の閾値に到達すると、出力電圧ＶｏｕｔがＬレベル（＝０Ｖ）に切り換わる。出力電圧ＶｏｕｔがＬレベルになると、抵抗２４を介してコンデンサ２２が放電し、シュミットインバータ２１の入力電圧Ｖｉｎが徐序に下降する。その後、シュミットインバータ２１の入力電圧Ｖｉｎが下降時の閾値に到達すると、出力電圧ＶｏｕｔがＨレベルに切り換わる。
【００２１】
以上の動作が繰り返されることで、シュミットインバータ２１の出力側から所定周波数の矩形波が得られる。このような発振回路においては、コンデンサ２２の容量Ｃおよび抵抗２４の抵抗係数Ｒによって、その発振周波数が定まる。
【００２２】
本実施形態においては、上記容量Ｃおよび抵抗係数Ｒの値を調整することで、発振回路１１ａに２０ｋＨｚの信号を生成させ、発振回路１１ｂに２１ｋＨｚの信号を生成させ、発振回路１１ｃに２２ｋＨｚの信号を生成させ、発振回路１１ｄに２３ｋＨｚの信号を生成させ、発振回路１１ｅに２４ｋＨｚの信号を生成させ、発振回路１１ｆに２５ｋＨｚの信号を生成させる場合を例示する。これら各周波数（２０ｋＨｚ〜２５ｋＨｚ）は、いずれもゴキブリ等の害虫が嫌う音の周波数帯域に属し、かつ人間の可聴音域外の周波数である。
【００２３】
発振回路１１ａにて生成された信号はゲート１２ａに入力され、発振回路１１ｂにて生成された信号はゲート１２ｂに入力され、発振回路１１ｃにて生成された信号はゲート１２ｃに入力され、発振回路１１ｄにて生成された信号はゲート１２ｄに入力され、発振回路１１ｅにて生成された信号はゲート１２ｅに入力され、発振回路１１ｆにて生成された信号はゲート１２ｆに入力される。
【００２４】
発振回路１４は、商用交流電源や電子機器１に内蔵されたバッテリ等から制御回路に電源が供給されているとき、当該動作電源にて駆動されて所定周波数の信号を生成し、この信号を動作クロック（ＣＫ）としてシフトレジスタ１３に供給する。
【００２５】
シフトレジスタ１３は、各ゲート１２ａ〜１２ｆおよび発振回路１４に接続されており、発振回路１４から供給される動作クロックにて動作し、各ゲート１２ａ〜１２ｆに対して開閉信号を出力する。
【００２６】
各ゲート１２ａ〜１２ｆは、シフトレジスタ１３から入力される開閉信号がＨレベルのときに開放し、各発振回路１１ａ〜１１ｆのうち自身に接続されたものから入力される信号を通過させる。各ゲート１２ａ〜１２ｆを通過した信号は、増幅回路１５に入力される。
【００２７】
増幅回路１５は、各ゲート１２ａ〜１２ｆを通過して入力される信号を増幅してブザー１６に出力する。ブザー１６は、増幅回路１５から入力される信号に従って音を発生する。
【００２８】
次に、虫忌避回路１０の具体的な動作について説明する。
図３は、シフトレジスタ１３の動作を説明するためのブロック図である。
シフトレジスタ１３は、入力端子であるＣＫ端子およびＳＩ端子と、開閉信号の出力端子であるａ，ｂ，ｃ，ｄ，ｅ，ｆ端子とを備えている。発振回路１４から供給される動作クロックは、シフトレジスタ１３のＣＫ端子に入力される。ａ端子はゲート１２ａに接続され、ｂ端子はゲート１２ｂに接続され、ｃ端子はゲート１２ｃに接続され、ｄ端子はゲート１２ｄに接続され、ｅ端子はゲート１２ｅに接続され、ｆ端子はゲート１２ｆに接続されている。また、ＳＩ端子には、ｆ端子の出力線が接続されている。
【００２９】
図４は、ａ〜ｆ端子の出力の経時変化を示すシーケンス図である。
発振回路１４から動作クロックの供給が開始されたとき、シフトレジスタ１３は先ずａ端子からの出力をＨレベルに立ち上げる。このとき、ゲート１２ａが開放され、発振回路１１ａから出力された信号がゲート１２ａを通過する。ゲート１２ａを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２０ｋＨｚの音が発せられる。
【００３０】
ａ端子からの出力をＨレベルに立ち上げた後、予め定められた待ち時間が経過したときに、シフトレジスタ１３はａ端子の出力をＬレベルに立ち下げるとともに、ｂ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｂが開放され、発振回路１１ｂから出力された信号がゲート１２ｂを通過する。ゲート１２ｂを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２１ｋＨｚの音が発せられる。
【００３１】
ｂ端子からの出力をＨレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ１３はｂ端子の出力をＬレベルに立ち下げるとともに、ｃ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｃが開放され、発振回路１１ｃから出力された信号がゲート１２ｃを通過する。ゲート１２ｃを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２２ｋＨｚの音が発せられる。
【００３２】
ｃ端子からの出力をＨレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ１３はｃ端子の出力をＬレベルに立ち下げるとともに、ｄ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｄが開放され、発振回路１１ｄから出力された信号がゲート１２ｄを通過する。ゲート１２ｄを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２３ｋＨｚの音が発せられる。
【００３３】
ｄ端子からの出力をＨレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ１３はｄ端子の出力をＬレベルに立ち下げるとともに、ｅ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｅが開放され、発振回路１１ｅから出力された信号がゲート１２ｅを通過する。ゲート１２ｅを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２４ｋＨｚの音が発せられる。
【００３４】
ｅ端子からの出力をＨレベルに立ち上げた後、上記待ち時間が経過したときに、シフトレジスタ１３はｅ端子の出力をＬレベルに立ち下げるとともに、ｆ端子の出力をＨレベルに立ち上げる。このとき、ゲート１２ｆが開放され、発振回路１１ｆから出力された信号がゲート１２ｆを通過する。ゲート１２ｆを通過した信号は、増幅回路１５にて増幅された後にブザー１６に供給され、ブザー１６から２５ｋＨｚの音が発せられる。
【００３５】
ｆ端子の出力がＨレベルに立ち上がると、ＳＩ端子の入力がＨレベルに立ち上がることになる。このときシフトレジスタ１３は、上記待ち時間の経過を待って動作をリセットする。すなわち、ｆ端子の出力がＨレベルに立ち上がった後、上記待ち時間が経過したときにｆ端子の出力をＬレベルに立ち下げ、ａ端子の出力をＨレベルに立ち上げる。
【００３６】
このように、シフトレジスタ１３は、動作クロックが供給されている間、ａ〜ｆ端子から出力される開閉信号を順次Ｈレベルに立ち上げていく。その結果、各発振回路１１ａ〜１１ｆにて生成される信号の周波数に応じた音がブザー１６から順次発せられる。
【００３７】
なお、電子機器１の動作モードが通常モードおよびスタンバイモードのいずれに設定されている場合であっても、虫忌避回路１０には電源が供給される。したがって、虫忌避回路１０は、電子機器１が通常モードおよびスタンバイモードのいずれで動作しているときであっても、２０ｋＨｚ〜２５ｋＨｚの音を順次発し続ける。
【００３８】
以上説明したように、本実施形態における虫忌避回路１０は、それぞれ異なる周波数の信号を生成する発振回路１１ａ〜１１ｆを備えており、各ゲート１２ａ〜１２ｆおよびシフトレジスタ１３により各発振回路１１ａ〜１１ｆにて生成される信号から順次１つの信号を選択して増幅回路１５に出力し、その周波数に応じた音をブザー１６に発生させる。このような構成であれば、ブザー１６から発せられる音の周波数が経時的に変化するため、害虫がブザー１６から発せられる音に慣れにくくなる。したがって、単一の周波数で音を発生させる場合よりも強力に害虫の侵入等から電子機器１を保護できる。
【００３９】
より具体的には、各ゲート１２ａ〜１２ｆおよびシフトレジスタ１３によって各発振回路１１ａ〜１１ｆから出力される信号から順次１つの信号が選択され、増幅回路１５に出力される。すなわち、虫忌避回路１０は、ＣＰＵ２やチップセット３等からなる主制御系統の制御を受けずに動作する。このような構成であれば、ＣＰＵ２が動作を停止している場合であっても、害虫の嫌う音を発生させることができる。また、通常モードでの動作時においても、ＣＰＵ２に処理負担を掛けることなく害虫の嫌う音を発生させることができる。
【００４０】
特にスタンバイモードでの動作時には、ＣＰＵ２が動作を停止しているがメモリ４等には電源が供給されているため、その発熱により電子機器１内が温暖化されて、通常モードでの動作時と同様に害虫が寄り付き易い。しかし、虫忌避回路１０は通常モードおよびスタンバイモードの双方において動作するため、動作モードに関係なく防虫性能を発揮できる。
【００４１】
なお、上記実施形態にて開示した構成は、種々の態様にて変形実施可能である。具体的な変形例としては、例えば次のようなものがある。
【００４２】
上記実施形態では、６つのシュミットインバータを利用した発振回路１１ａ〜１１ｆに、それぞれ２０ｋＨｚ〜２５ｋＨｚの信号を生成させる場合を例示した。しかしながら、より多数あるいは少数の発振回路にて増幅回路１５に供給する信号を生成させてもよい。発振回路の数を変更する場合には、それに合せて増幅回路１５との間に介在させるゲートの数やシフトレジスタ１３の構成を変更させればよい。
【００４３】
また、各発振回路に他の周波数の信号を生成させてもよい。各発振回路に生成させる信号の周波数は、忌避したい害虫の種類等を考慮して好適な防虫効果が得られる値に適宜設定すればよい。
【００４４】
また、図２に示したもの以外の発振回路を利用してもよい。他の発振回路としては、例えばハートレー型の発振回路や、コルピッツ型の発振回路など、種々のものを利用できる。
【００４５】
上記実施形態では、ＣＰＵ２やチップセット３を含む主制御系統にて使用される増幅回路５およびブザー６と、虫忌避回路１０にて使用される増幅回路１５およびブザー１６とを別々に設ける場合を例示した。しかしながら、主制御系統および虫忌避回路１０にて１つの増幅回路およびブザーを共用してもよい。
【００４６】
また、虫忌避回路１０への電源供給専用のバッテリを設け、このバッテリの電力を利用して虫忌避回路１０を動作させてもよい。このような構成であれば、例えば電子機器１への電源供給が停止した後であっても虫忌避回路１０が動作を継続できる。
【００４７】
また、虫忌避回路１０を電子機器に搭載せずに使用することも可能である。この場合には、上記のようなバッテリから虫忌避回路１０に電源を供給すればよい。
【００４８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４９】
１…電子機器、２…ＣＰＵ、３…チップセット、４…メモリ、５，１５…増幅回路、６，１６…ブザー、１０…虫忌避回路、１１ａ〜１１ｆ，１４…発振回路、１２ａ〜１２ｆ…ゲート、１３…シフトレジスタ、
【特許請求の範囲】
【請求項１】
入力される信号の周波数で音を発する発音部と、
虫が嫌う音の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、
これら各発振部にて生成される信号から順次１つの信号を選択して前記発音部に出力する選択部と、
を備えていることを特徴とする虫忌避回路。
【請求項２】
前記選択部は、
前記各発振部毎に設けられ、対応する前記発振部にて生成される信号が入力されるとともに、開放時に同信号を前記発音部に出力する複数のゲートと、
これら各ゲートを順次開放するシフトレジスタと、
を備えていることを特徴とする請求項１に記載の虫忌避回路。
【請求項３】
入力される信号の周波数で音を発する発音部と、
特定の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、
前記各発振部にて生成される信号から順次１つの信号を選択して前記発音部に出力する選択部と、
を備えていることを特徴とする電子機器。
【請求項４】
プログラムコードに従って動作するＣＰＵをさらに備え、
少なくとも前記発振部及び前記選択部が前記ＣＰＵと独立して動作することを特徴とする請求項３に記載の電子機器。
【請求項５】
前記ＣＰＵは、当該電子機器の動作モードを、通常の消費電力で動作する通常モード及びこの通常モードよりも消費電力を低減するスタンバイモードの間で切り換える機能を有し、
前記発音部、前記各発振部、及び前記選択部は、当該電子機器が前記通常モードで動作しているとき及び前記スタンバイモードで動作しているときの双方において動作することを特徴とする請求項４に記載の電子機器。
【請求項６】
前記選択部は、
前記各発振部毎に設けられ、対応する前記発振部にて生成される信号が入力されるとともに、開放時に同信号を前記発音部に入力する複数のゲートと、
入力される動作クロックに合せてこれら各ゲートを順次開放するシフトレジスタと、
を備えていることを特徴とする請求項３乃至５のうちいずれか１に記載の電子機器。
【請求項１】
入力される信号の周波数で音を発する発音部と、
虫が嫌う音の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、
これら各発振部にて生成される信号から順次１つの信号を選択して前記発音部に出力する選択部と、
を備えていることを特徴とする虫忌避回路。
【請求項２】
前記選択部は、
前記各発振部毎に設けられ、対応する前記発振部にて生成される信号が入力されるとともに、開放時に同信号を前記発音部に出力する複数のゲートと、
これら各ゲートを順次開放するシフトレジスタと、
を備えていることを特徴とする請求項１に記載の虫忌避回路。
【請求項３】
入力される信号の周波数で音を発する発音部と、
特定の周波数帯域内で定められた異なる周波数の信号をそれぞれ生成する複数の発振部と、
前記各発振部にて生成される信号から順次１つの信号を選択して前記発音部に出力する選択部と、
を備えていることを特徴とする電子機器。
【請求項４】
プログラムコードに従って動作するＣＰＵをさらに備え、
少なくとも前記発振部及び前記選択部が前記ＣＰＵと独立して動作することを特徴とする請求項３に記載の電子機器。
【請求項５】
前記ＣＰＵは、当該電子機器の動作モードを、通常の消費電力で動作する通常モード及びこの通常モードよりも消費電力を低減するスタンバイモードの間で切り換える機能を有し、
前記発音部、前記各発振部、及び前記選択部は、当該電子機器が前記通常モードで動作しているとき及び前記スタンバイモードで動作しているときの双方において動作することを特徴とする請求項４に記載の電子機器。
【請求項６】
前記選択部は、
前記各発振部毎に設けられ、対応する前記発振部にて生成される信号が入力されるとともに、開放時に同信号を前記発音部に入力する複数のゲートと、
入力される動作クロックに合せてこれら各ゲートを順次開放するシフトレジスタと、
を備えていることを特徴とする請求項３乃至５のうちいずれか１に記載の電子機器。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−１７９０２８（Ｐ２０１２−１７９０２８Ａ）
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願番号】特願２０１１−４５５０９（Ｐ２０１１−４５５０９）
【出願日】平成２３年３月２日（２０１１．３．２）
【出願人】（０００００３５６２）東芝テック株式会社 (5,631)
【Ｆターム（参考）】
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願日】平成２３年３月２日（２０１１．３．２）
【出願人】（０００００３５６２）東芝テック株式会社 (5,631)
【Ｆターム（参考）】
[ Back to top ]