表示装置、および駆動方法
【課題】液晶表示装置における消費電力の低減を図ることが可能な表示装置、および駆動方法を提供する。
【解決手段】マトリクス状に配置される信号線および走査線と、信号線および走査線の交差箇所に配置される画素回路とを有する表示部と、走査線に走査信号を印加する走査線駆動部と、信号線にデータ信号を印加する信号線駆動部と、対向電極を駆動させる対向電極駆動部とを備え、画素回路は、信号線に第１端子が接続されゲート端子に印加される走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、第１スイッチング素子の第２端子に接続される画素電極と、対向電極との間に形成される液晶容量と、画素電極と対向電極との間に形成される保持容量と、ゲート端子に印加される第１チャージシェアリング駆動信号の論理レベルに応じて導通し、選択的に保持容量の両端を対向電極に短絡させる第２スイッチング素子とを備える表示装置が提供される。
【解決手段】マトリクス状に配置される信号線および走査線と、信号線および走査線の交差箇所に配置される画素回路とを有する表示部と、走査線に走査信号を印加する走査線駆動部と、信号線にデータ信号を印加する信号線駆動部と、対向電極を駆動させる対向電極駆動部とを備え、画素回路は、信号線に第１端子が接続されゲート端子に印加される走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、第１スイッチング素子の第２端子に接続される画素電極と、対向電極との間に形成される液晶容量と、画素電極と対向電極との間に形成される保持容量と、ゲート端子に印加される第１チャージシェアリング駆動信号の論理レベルに応じて導通し、選択的に保持容量の両端を対向電極に短絡させる第２スイッチング素子とを備える表示装置が提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、および駆動方法に関する。
【背景技術】
【０００２】
近年、例えば、携帯電話やＰＣ（Personal Computer）、テレビジョン受像機などのような様々な装置の表示デバイスとして液晶ディスプレイ（Liquid Crystal Display）が用いられている。上記のような表示機能を有する表示装置では、例えば、駆動時間をより長くするためや社会的なニーズの高まりなどにより、省電力化が求められている。
【０００３】
このような中、液晶表示装置における消費電力の低減を図る技術が開発されている。チャージシェアリングを行うことによって消費電力の低減を図る技術としては、例えば、特許文献１や特許文献２が挙げられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２４４６６２号公報
【特許文献２】特開２００７−０５８１７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液晶表示装置（以下、単に「表示装置」と示す。）では、液晶素子の劣化を軽減するために一定周期で極性反転駆動が行われる。また、チャージシェアリングとは、例えば対向電極（以下、「ＶＣＯＭ電極」と示す場合がある。）との短絡を選択的に生じさせて電荷の再利用をすることによって、極性反転駆動のために消費される電力を低減させることをいう。よって、上記特許文献１、特許文献２に示すような、チャージシェアリングを行う従来の技術（以下、総称して「従来の技術」と示す場合がある。）を用いることによって、表示装置における省電力化をある程度は図ることができる可能性はある。
【０００６】
しかしながら、例えば特許文献１に示すチャージシェアリングを行う技術（以下、「従来の技術１」と示す場合がある。）は、チャージシェアリング時（短絡時）において、表示パネルのアクティブ領域外のドライバに近い部分でソース駆動線（データ線）とＶＣＯＭ電極とを短絡させる。ここで、従来の技術１では、短絡時において表示パネル内部は駆動されておらず、表示パネル内に充電されている電荷を用いて、ソース駆動線およびＶＣＯＭ電極を同電位まで推移させることとなるが、このときどれだけ同電位に近づけることができるかは、負荷の大きさと短絡している時間の長さに依存する。従来の技術１では、短絡点（スイッチトランジスタ）が、表示パネルのアクティブ領域外（パネル周囲）もしくはドライバＩＣ（Integrated Circuit）内部となっているので、当該短絡点から遠い部分では負荷が大きく、十分な電位に達するまでに時間がかかってしまう。
【０００７】
よって、従来の技術１を用いたとしても、表示パネルにおいてチャージシェアリングの効果が得られない部分が存在しうることから、表示装置における消費電力の低減を十分に図ることができるとは限らない。
【０００８】
また、特許文献２に示すチャージシェアリングを行う技術（以下、「従来の技術２」と示す場合がある。）は、短絡点の配置位置をソース駆動線の両端に配置している。よって、従来の技術２を用いる場合には、従来に技術１を用いる場合よりもチャージシェアリングにかかる時間を少なくすることができる可能性はある。しかしながら、従来の技術２を用いたとしても従来の技術１を用いる場合と同様に、短絡点から遠い部分では負荷が大きく、十分な電位に達するまでに時間がかかってしまうことから、表示装置における消費電力の低減を十分に図ることができるとは限らない。
【０００９】
したがって、従来の技術を用いたとしても、表示装置における消費電力の低減を十分に図ることができない恐れがある。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、液晶表示装置における消費電力の低減を図ることが可能な、新規かつ改良された表示装置、および駆動方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の第１の観点によれば、マトリクス状に配置される信号線および走査線と、上記信号線および上記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、上記走査線に走査信号を印加する走査線駆動部と、上記信号線にデータ信号を印加する信号線駆動部と、対向電極を駆動させる対向電極駆動部と、を備え、上記画素回路は、上記信号線に第１端子が接続され、ゲート端子に接続される上記走査線に印加される上記走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、上記第１スイッチング素子の第２端子に接続される画素電極と、上記対向電極との間に形成される液晶容量と、上記画素電極と上記対向電極との間に形成される保持容量と、ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号の論理レベルに応じて導通し、選択的に上記保持容量の両端を上記対向電極に短絡させる第２スイッチング素子と、を備える表示装置が提供される。
【００１２】
かかる構成によって、各画素内において、対向電極−画素容量（液晶容量および保持容量）間チャージシェアリングを行うことが可能となるので、液晶表示装置における消費電力の低減を図ることができる。
【００１３】
また、上記チャージシェアリング駆動線は、上記走査線と並走して配線されてもよい。
【００１４】
また、上記走査線駆動部は、上記走査信号の生成に用いられるシフトデータを用いて上記第１チャージシェアリング駆動信号を生成し、生成した上記第１チャージシェアリング駆動信号を上記チャージシェアリング駆動線に印加してもよい。
【００１５】
また、上記走査線駆動部、上記信号線駆動部、および上記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、上記対向電極駆動部と上記対向電極とを、第２チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第１スイッチング部と、上記表示部を構成する上記信号線と上記信号線駆動部との接続、または、上記表示部を構成する上記信号線と上記対向電極との接続を、上記第２チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に上記表示部を構成する上記信号線を上記対向電極に短絡させる第２スイッチング部と、をさらに備え、上記第２チャージシェアリング駆動信号は、上記タイミング制御部により生成されてもよい。
【００１６】
また、上記走査線駆動部は、上記走査信号の生成に用いられるシフトデータと上記第２チャージシェアリング駆動信号とを用いて上記第１チャージシェアリング駆動信号を生成し、生成した上記第１チャージシェアリング駆動信号を上記チャージシェアリング駆動線に印加してもよい。
【００１７】
また、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングとは、同時に行われてもよい。
【００１８】
また、上記走査線駆動部は、上記第１のチャージシェアリングおよび上記第２のチャージシェアリングが開始された後に上記画素回路を構成する上記第１スイッチング素子を導通させ、上記信号線を上記対向電極に短絡させてもよい。
【００１９】
また、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングとは、別々に行われてもよい。
【００２０】
また、上記第１のチャージシェアリングが開始された後に、上記第２のチャージシェアリングが行われてもよい。
【００２１】
また、上記第１のチャージシェアリングは、上記第２のチャージシェアリングが行われる水平期間の一つ前の水平期間において行われてもよい。
【００２２】
また、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングと、上記画素回路を構成する上記第１スイッチング素子および上記第２スイッチング素子の導通を行うことにより上記信号線を上記対向電極に短絡させる第３のチャージシェアリングとは、上記走査線駆動部が生成する上記走査信号と、上記タイミング制御部が生成する上記第２チャージシェアリング駆動信号とにより制御されてもよい。
【００２３】
また、一水平期間において、上記画素回路に上記データ信号が印加される画素書き込みと、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングとは、任意の順序で行われてもよい。
【００２４】
また、上記第１のチャージシェアリングと上記第２のチャージシェアリングが同時に開始され、上記画素回路を構成する上記第１スイッチング素子の導通が遮断され、かつ上記表示部を構成する上記信号線と上記信号線駆動部との接続がされた後に、上記第１スイッチング素子が導通して上記画素書き込みが行われてもよい。
【００２５】
また、上記第１のチャージシェアリングが開始された後または同時に、上記画素回路を構成する上記第１スイッチング素子が導通されることによって、上記信号線を上記対向電極に短絡させる第３のチャージシェアリングが行われ、上記画素回路を構成する上記第２スイッチング素子の導通が遮断された後に上記画素回路に上記データ信号が印加されて、上記画素書き込みが行われてもよい。
【００２６】
また、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングが開始された後に、上記画素回路を構成する上記第１スイッチング素子が導通されることによって、上記信号線を上記対向電極に短絡させる第３のチャージシェアリングが行われ、上記画素回路を構成する上記第１スイッチング素子および上記第２スイッチング素子の導通が遮断された後に、上記第１スイッチング素子が導通して上記画素回路に上記データ信号が印加される画素書き込みが行われてもよい。
【００２７】
また、上記目的を達成するために、本発明の第２の観点によれば、マトリクス状に配置される信号線および走査線と、上記信号線および上記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、上記走査線に走査信号を印加する走査線駆動部と、上記信号線にデータ信号を印加する信号線駆動部と、対向電極を駆動する対向電極駆動部と、上記走査線駆動部、上記信号線駆動部、および上記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、上記対向電極駆動部と上記対向電極とを、上記タイミング制御部により生成される第２チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第１スイッチング部と、上記表示部を構成する上記信号線と上記信号線駆動部との接続、または、上記表示部を構成する上記信号線と上記対向電極との接続を、上記第２チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に上記表示部を構成する上記信号線を上記対向電極に短絡させる第２スイッチング部とを備え、上記画素回路は、上記信号線に第１端子が接続され、ゲート端子に接続される上記走査線に印加される上記走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、上記第１スイッチング素子の第２端子に接続される画素電極と、上記対向電極との間に形成される液晶容量と、上記画素電極と上記対向電極との間に形成される保持容量と、ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号の論理レベルに応じて選択的に導通し、上記保持容量の両端を上記対向電極に短絡させる第２スイッチング素子とを備える表示装置に適用可能な、上記画素回路に上記データ信号を印加する画素書き込みのための駆動方法であって、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングとを同時に開始する第１ステップと、上記第１ステップの後に、上記画素回路を構成する上記第１スイッチング素子の導通を遮断し、かつ上記表示部を構成する上記信号線と上記信号線駆動部とを接続する第２ステップと、第２ステップの後に、上記信号線に上記データ信号を印加する第３ステップと、を有する駆動方法が提供される。
【００２８】
かかる方法を用いることによって、液晶表示装置における消費電力の低減を図ることができる。
【発明の効果】
【００２９】
本発明によれば、液晶表示装置における消費電力の低減を図ることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図２】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図３】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図４】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図５】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図６】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図７】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図８】本発明の実施形態に係る表示装置が備える画素の画素回路（画素の等価回路）を示す説明図である。
【図９】本発明の実施形態に係る表示装置の構成の一例を示す説明図である。
【図１０】本発明の実施形態に係るゲートドライバ（走査駆動部）の構成の一例を示す説明図である。
【図１１】本発明の実施形態に係るゲートドライバ（走査駆動部）の構成の他の例を示す説明図である。
【図１２】本発明の実施形態に係る表示装置の構成の他の例を示す説明図である。
【図１３】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【図１４】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【図１５】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【図１６】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【図１７】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【発明を実施するための形態】
【００３１】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３２】
（前提）
本発明の実施形態に係る表示装置（以下、「表示装置１００」と示す場合がある。）の構成について説明する前に、表示装置１００に係る構成の前提となる技術について説明する。
【００３３】
図１〜図７は、本発明の実施形態に係る表示装置１００に係る構成の前提となる技術について説明するための説明図である。
【００３４】
図１は、一般的な液晶表示装置が備える画素の画素回路（画素の等価回路）を示している。ここで、一般的な画素は、例えば、トランジスタＴＲ１と、画素電極（図示せず）とＶＣＯＭ電極（対向電極）との間に形成される液晶容量ＣＬＣと、画素電極とＶＣＯＭ電極との間に形成される保持容量ＣＳＴとを有する。トランジスタＴＲ１は、ゲート端子に印加されるゲート駆動線信号ＧＰＸ（走査信号）の論理レベルに応じて選択的に導通する。トランジスタＴＲ１が選択的に導通することによって、第１端子に接続されたソース駆動線（信号線）に印加されるソース駆動線信号（データ信号）が書き込まれる。
【００３５】
また、図２は、従来の表示装置（以下、「表示装置１０」と示す場合がある。）の構成（チャージシェアリングに係る構成）の一例を示している。表示装置１０は、表示パネル１２（表示部）と、ゲートドライバ１４（走査線駆動部）と、ソースドライバ１６（信号線駆動部）と、ＶＣＯＭドライバ１８（対向電極駆動部）と、タイミング制御部２０と、第１スイッチング部ＳＷ１と、第２スイッチング部２２とを備える。
【００３６】
表示パネル１２は、マトリクス状に配置されるソース駆動線（信号線）およびゲート駆動線（走査線）を有し、ソース駆動線およびゲート駆動線の交差箇所それぞれには、図１に示す画素回路が設けられる。以下では、表示パネル１２の内部に含まれる駆動線を「内部駆動線」と示す場合がある。
【００３７】
ゲートドライバ１４は、ゲート駆動線にゲート駆動線信号（走査信号）を印加する。ソースドライバ１６は、ソース駆動線（信号線）にソース駆動線信号（データ信号）を印加する。ＶＣＯＭドライバ１８は、ＶＣＯＭ電極を駆動させる。タイミング制御部２０は、ゲートドライバ１４、ソースドライバ１６、およびＶＣＯＭドライバ１８それぞれの駆動タイミングを制御する。
【００３８】
第１スイッチング部ＳＷ１は、ＶＣＯＭドライバ１８とＶＣＯＭ電極とを、印加されるチャージシェアリング駆動信号ＣＳＥ（以下、「ＣＳＥ信号」と示す場合がある。）の論理レベルに応じて選択的に導通させる。ここで、チャージシェアリング駆動信号ＣＳＥは、タイミング制御部２０が印加する。第２スイッチング部２２は、表示パネル１２を構成するソース駆動線ごとにスイッチＳＷ２を備え、各ソース駆動線とソースドライバ１６との接続、または、ソース駆動線とＶＣＯＭ電極との接続を、チャージシェアリング駆動信号ＣＳＥの論理レベルに応じて切り替え、選択的にソース駆動線をＶＣＯＭ電極に短絡させる。つまり、表示装置１０は、第１スイッチング部ＳＷ１と、第２スイッチング部２２とを備えることによって、チャージシェアリングを行う。
【００３９】
図３は、表示装置１０が備えるゲートドライバ１４の回路構成を示している。ゲートドライバ１４は、複数のシフトレジスタと論理和回路とで構成され、シフトデータＳＴＶに基づく信号を生成する回路３０と、各ゲート駆動線に対応するドライバ回路３２とを備える。ここで、図３に示す「ＳＴＶ」は、ゲートドライバ用シフトデータ、「ＣＫＶ」は、ゲートドライバ用シフトクロックを示している（以下、同様とする。）。また、図３に示す「ＧＥ」はゲートドライバ出力イネーブル（以下、「ＧＥ信号」と示す場合がある。）、「ＣＳＥ」はチャージシェアリング・イネーブル、「ＸＳＲ[ｎ]」は、シフトデータ（ｎは自然数）、「ＨＥ」は水平方向有効期間（水平期間）、「ＧＬ[ｎ]」はゲート駆動線（ｎは自然数）をそれぞれ示している（以下、同様とする。）。
【００４０】
図４は、一画面走査分の駆動波形を示しており、図５は、ゲート駆動線信号の成形波形を示している。ここで、図４、図５に示す「ＶＳ」は、垂直同期信号を示し、「ＨＳ」は、水平同期信号を示している。また、図４、図５に示す「ＣＳＥ」はチャージ・シェアリング・イネーブル、「Ｓ[ｍ]」はソースドライバ出力（ｍは自然数）、「ＶＣＯＭＰ」はＶＣＯＭドライバ出力をそれぞれ示している（以下、同様とする。）。また、図５に示す「Ｔｉｍｉｎｇ−Ａ」はＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設けない場合の例を示しており、「Ｔｉｍｉｎｇ−Ｂ」はＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設けた場合の例を示している。また、「Ｔｉｍｉｎｇ−Ｃ」は、ＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設け、その後一旦ＧＥ信号をオフにした場合の例を示している。
【００４１】
図６は、表示装置１０における従来のチャージシェアリングに関する動作に係る波形を示している。ここで、図６では、２行分の駆動波形を示している。図６は、各ドライバのうちの行ｎおよび行ｎ＋１駆動部を局所的に記載したものであり、それぞれの波形はドライバ端（ドライバ出力）、ＶＣＯＭ電極とソース駆動線、画素（ｎ，ｍ）、画素（ｎ＋１，ｍ）の電位状態を示している。また、図６は、主に極性ライン反転駆動かつＶＣＯＭパルス駆動を例に挙げているが、例えば極性カラム反転駆動（列反転）、極性ドット反転駆動であっても原理は同じである。また、極性カラム反転駆動、極性ドット反転駆動では、例えばＶＣＯＭ定電圧駆動が多く用いられるが、こちらも同様の技術を使用することができる。ここで、図６におけるＶＣＯＭ電位を基準にみた場合が、ＶＣＯＭ定電圧駆動に相当する。また、図６における階調書き込み条件は、前フレームおよび現フレームとも同画素には同階調を極性反転して書き込むこととし、図６では、画素（ｎ，ｍ）には階調２１０レベルを書き込み、画素（ｎ＋１，ｍ）には階調８４レベルを書き込む例を示している。また、図６では、前後の画素である画素（ｎ−１，ｍ）には、階調１７０レベルを書き込み、画素（ｎ＋２，ｍ）には階調２５５レベルを書き込む例を示している。なお、ｎおよびｍは、自然数である。
【００４２】
図６を参照すると、表示装置１０は、一水平期間でドライバ出力が極性反転を行う際にＣＳＥ信号を有効にし、ソースドライバ１６およびＶＣＯＭドライバ１８の出力端と表示パネル１２の内部駆動線を、第１スイッチング部ＳＷ１、および第２スイッチング部２２を構成するスイッチＳＷ２を用いて切り離す。このときＶＣＯＭ電極とソース駆動線はこれらを能動する各ドライバから切り離され浮遊状態となっている。また、スイッチＳＷ２によってＶＣＯＭ電極とソース駆動線が短絡状態となる。短絡の直前は行ｎ−１の画素を書き込むために必要な電圧値にソース駆動線およびＶＣＯＭ電極が充電されている。また、すでに画素の書き込みは終了しており、ソース駆動線およびＶＣＯＭ電極の配線容量や層間寄生容量等に充電されている電荷の役割は終了している。このとき、各画素は、液晶容量（ＣＬＣ）および保持容量（ＣＳＴ）とＶＣＯＭ電極とが容量結合した状態で書き込まれた電位差（階調）を保持している。
【００４３】
ここで、表示部１０がチャージシェアリング機構を備えていない場合には、ソース駆動線に溜まっている役割が終わり不要となった電荷の回収と所望の電位へ充電（書き込み）が、ソースドライバ１６によって駆動される。極性ライン反転駆動（行反転）かつＶＣＯＭパルス駆動の場合には、ＶＣＯＭ電極は必ず極性反転を行うために高い電位から低い電位へ、もしくは低い電位から高い電位へ電位が推移することとなるが、この充電もＶＣＯＭドライバ１８が担うこととなる。そのため、チャージシェアリング機構を備えていない場合には、画素書き込み前準備であるＶＣＯＭ電極およびソース駆動線の極性反転時に電位の推移が大きく発生し、電荷の移動が大きいために消費電力が大きくなる。
【００４４】
従来の技術では、上記極性反転を行うタイミングでチャージシェアリングを行うことによって、ＶＣＯＭ電極とソース駆動線に溜まった不要電荷を短絡して中和させ、ＶＣＯＭ電極およびソース駆動線を同電位に推移させている。上記動作は、行ｎの画素書き込みの電位方向に推移するため、ドライバ駆動のサポートの役割も果たし、プリチャージ動作と似た効果ももたらす。また、このとき電力は消費されていない。
【００４５】
チャージシェアリング期間は積極的に各ドライバが能動して充電を行っている期間ではなく、ＶＣＯＭ電極とソース駆動線にそれぞれ溜まっている電荷を中和し電位をそれぞれの容量分割比によって決まる電位（仮に中点とする）に外部から電荷を供給せずに推移させることが、チャージシェアリングの目的であり、チャージシェアリングは、電荷の再利用をすることによって低消費電力化を図るものである。したがって、チャージシェアリングの効果を最大限に引き出すためには、例えば、ＶＣＯＭ電極とソース駆動線および短絡点の容量およびインピーダンスを低くするか、チャージシェアリング期間を長く保つことが必要となる。図１、図２に示す構成では、一水平期間内でチャージシェアリングおよび画素書き込みを時分割で行わなければならないため、例えば図５、図６に示すように、必然的に駆動タイミングが一水平期間内において下記の（ｉ）〜（ｉｉｉ）の順となる。
（ｉ）チャージシェアリングＯＮ
（ｉｉ）極性反転ドライブ
（ｉｉｉ）チャージシェアリングＯＦＦ
【００４６】
一水平期間が一定の場合、チャージシェアリング期間を長くとると画素書き込み期間が圧迫される。一方、短い時間で画素書き込みを行うためにはソースドライバの駆動能力を上げる必要があり、駆動能力を上げるためにはソースドライバを構成するバッファ、アンプの定電流を大きくしなければならない。ここで、上記のようにバッファ、アンプの定電流を大きくすることは、上記チャージシェアリングの目的に反しており、かえって電力の増加に繋がってしまう。
【００４７】
表示装置における一画面分の走査は、一般的には解像度に依存せず、常に一定（例えば６０「Ｈｚ」程）である。そのため、水平解像度の増加は一水平期間の減少と直結しており、高解像度化が進む傾向にある現在では、一水平期間は減少傾向にある。また、高解像度化が進むにつれ、ソース駆動線に接続される画素書き込み制御用のスイッチング素子（図１に示すトランジスタＴＲ１に相当）の数も増加するため、負荷も大きくなることとなる。したがって、表示装置の高解像度化や高フレームレート化が進むにつれ、チャージシェアリング期間を長く保つことはできない。チャージシェアリング期間を長く確保できない場合、表示装置１０では、図６のＡに示す部分のように完全なチャージシェアリングが行われないことになり、不要電荷が余った状態となる。また、表示装置１０では、さらに、電位推移が不十分であることから効果的な駆動電力の削減効果が期待できない。
【００４８】
したがって、従来の技術に係る図２に示す構成をとる従来の表示装置１０では、液晶表示装置における消費電力の低減を図ることはできない。ここで、図２に示す構成における問題は、短絡点のインピーダンスが高いことである。ドライバ端のみで短絡しているため、ＶＣＯＭ電極とソース駆動線間の電荷移動時の電流密度が短絡点で増している。つまり、図２に示す構成では、短絡点から遠いほどチャージシェアリングの効果は薄れることとなる。
【００４９】
図７は、上記図２に示す構成に係る問題の解決を図るための、従来の表示装置１０の他の構成を示している。図７に示す構成では、ソース駆動線の他端（ソース駆動線におけるスイッチング部２２が接続される一端とは反対の端）にスイッチング部２４を備えている。つまり、図７に構成をとる表示装置１０は、ソース駆動線の両端に短絡点を設けることによって、インピーダンスを下げている。よって、図３に示す構成をとる表示装置１０は、図２に示す構成をとる表示装置１０よりもチャージシェアリングの効果を高めることが可能となる。しかしながら、図３に示す構成をとる表示装置１０では、ソース駆動線の中点に向かうほど負荷が高くなることから、中点に向かうほどチャージシェアリングの効果が薄れることとなる。したがって、従来の技術に係る図３に示す構成をとったとしても、液晶表示装置における消費電力の低減を図ることができるとは限らない。
【００５０】
（本発明の実施形態に係る表示装置１００）
［本発明の実施形態に係る表示装置１００の概要］
上記のように、従来の技術を用いたとしても、液晶表示装置における消費電力の低減を図ることができるとは限らない。そこで、本発明の実施形態に係る表示装置１００は、短絡点のインピーダンスをさらに下げる回路構成をとり、チャージシェアリングに要する時間を不要電荷の再利用率を高めた上で短縮させる駆動方法を用いることによって、チャージシェアリング効果を向上させる。
【００５１】
以下、本発明の実施形態に係る回路構成の構成と、本発明の実施形態に係る駆動方法について説明する。なお、以下では、従来の技術と、本発明の実施形態に係る表示装置１００に係る技術との差異の比較をより容易とするために、図６に示す波形に相当する波形を説明に用いる。
【００５２】
［本発明の実施形態に係る回路構成］
図８は、本発明の実施形態に係る表示装置１００が備える画素の画素回路（画素の等価回路）を示す説明図である。本発明の実施形態に係る画素は、例えば、第１スイッチング素子ＴＲ１と、画素電極（図示せず）とＶＣＯＭ電極（対向電極）との間に形成される液晶容量ＣＬＣと、画素電極とＶＣＯＭ電極との間に形成される保持容量ＣＳＴと、保持容量ＣＳＴの両端をバイパスするように電気的に制御可能な第２スイッチング素子ＴＲ２とを有する。
【００５３】
第１スイッチング素子ＴＲ１は、ゲート端子に印加されるゲート駆動線信号ＧＰＸ（走査信号）の論理レベルに応じて選択的に導通する。第１スイッチング素子ＴＲ１が選択的に導通することによって、第１端子に接続されたソース駆動線（信号線）に印加されるソース駆動線信号（データ信号）が書き込まれる。また、第２スイッチング素子ＴＲ２は、ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号ＧＳＰＸの論理レベルに応じて導通する。第２スイッチング素子ＴＲ２が導通することによって、保持容量ＣＳＴの両端はＶＣＯＭ電極に短絡される。
【００５４】
よって、表示装置１００は、画素回路が第２スイッチング素子ＴＲ２を備えることによって、画素内でチャージシェアリングを行うことが可能である。以下では、本発明の実施形態に係る画素内におけるチャージシェアリングを、「第１のチャージシェアリング」と示す場合がある。
【００５５】
ここで、図８では、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とが、Ｎチャネル型のＦＥＴ（Field Effect Transistor）である例を示しているが、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とは、Ｎチャネル型のＦＥＴに限られない。例えば、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とは、Ｐチャネル型のＦＥＴであってもよい。上記の構成であっても、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とは、ゲート端子に印加される信号の論理レベルに応じて選択的に導通することが可能である。また、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とは、同一の特性を有する任意のスイッチング素子で構成することが可能である。
【００５６】
また、図８に示すように、画素を、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とが同一の特性を有するスイッチング素子（図８ではＮチャネル型のＦＥＴ）として製造することによって、例えば図１に示す画素を製造する場合と比較して、製造コストは変わらない。
【００５７】
図９は、本発明の実施形態に係る表示装置１００の構成の一例を示す説明図である。表示装置１００は、表示パネル１０２（表示部）と、ゲートドライバ１０４（走査線駆動部）と、ソースドライバ１０６（信号線駆動部）と、ＶＣＯＭドライバ１０８（対向電極駆動部）と、タイミング制御部１１０と、第１スイッチング部ＳＷ１と、第２スイッチング部１１２とを備える。
【００５８】
表示パネル１０２は、マトリクス状に配置されるソース駆動線（信号線。Ｓ[ｍ]）およびゲート駆動線（走査線。ＧＬ[ｎ]）を有し、ソース駆動線およびゲート駆動線の交差箇所それぞれには、図８に示す画素回路が設けられる。以下では、表示パネル１０２の内部に含まれる駆動線を「内部駆動線」と示す場合がある。また、表示パネル１０２は、内部駆動線として、ゲート駆動線と並走して配線されるチャージシェアリング駆動線（ＣＳ[ｎ]）を有する。
【００５９】
ゲートドライバ１０４は、ゲート駆動線（ＧＬ[ｎ]）にゲート駆動線信号ＧＰＸ（走査信号）を印加する。また、ゲートドライバ１０４は、チャージシェアリング駆動線（ＣＳ[ｎ]）に第１チャージシェアリング駆動信号ＧＳＰＸを印加する。
【００６０】
〔ゲートドライバ１０４の構成例〕
図１０は、本発明の実施形態に係るゲートドライバ１０４（走査駆動部）の構成の一例を示す説明図である。ゲートドライバ１０４は、図３に示す回路３０と同様の構成を有し、シフトデータＳＴＶに基づく信号を生成する回路１５０と、各ゲート駆動線および各チャージシェアリング駆動線に対応するドライバ回路１５２とを備える。ここで、ゲートドライバ１０４は、図３に示す従来のゲートドライバ１４にチャージシェアリング制御信号（ＣＳＥ。以下、「第２チャージシェアリング制御信号」と示す場合がある。）の入力を追加し、タイミング制御部１１０の第２チャージシェアリング制御信号ＣＳＥの出力と接続したものである。また、ゲートドライバ１０４は、ゲートドライバ１ビット・セル内で第１チャージシェアリング駆動信号ＧＳＰＸを、ｎ行水平期間に生成する。より具体的には、ゲートドライバ１０４は、ゲートドライバ1ビット・セル内で一水平期間において有効となっているノード（ＨＥ[ｎ]）と第２チャージシェアリング制御信号ＣＳＥと論理ゲートすることによって、チャージシェアリング駆動線（ＣＳ[ｎ]）に対応する第１チャージシェアリング駆動信号ＧＳＰＸを生成する。
【００６１】
図１０に示すように、ゲートドライバ１０４は、ゲート駆動線と同様にゲートドライバ１０４の各セル内でシフトレジスタのシフトデータと第２チャージシェアリング駆動信号ＣＳＥとを論理ゲートすることによって、チャージシェアリング駆動線を駆動する。ゲートドライバ１０４が上記のような構成をとることによって、表示装置１００は、一水平期間内においてＧＥ信号、ＣＳＥ信号のタイミングを制御することにより、ゲート駆動線とチャージシェアリング駆動線を任意のタイミングで制御することができる。
【００６２】
図１０に示す構成をとることによって、ゲートドライバ１０４は、ゲート駆動線信号ＧＰＸ（走査信号）の生成に用いられるシフトデータＳＴＶを用いて、第１チャージシェアリング駆動信号ＧＳＰＸを生成し、生成した第１チャージシェアリング駆動信号ＧＳＰＸをチャージシェアリング駆動線（ＣＳ[ｎ]）に印加する。また、ゲートドライバ１０４は、ゲート駆動線信号ＧＰＸ（走査信号）の生成に用いられるシフトデータＳＴＶと、第２チャージシェアリング駆動信号ＣＳＥとを用いて（論理ゲートすることによって）第１チャージシェアリング駆動信号ＧＳＰＸを生成し、生成した第１チャージシェアリング駆動信号ＧＳＰＸをチャージシェアリング駆動線（ＣＳ[ｎ]）に印加する。
【００６３】
なお、本発明の実施形態に係るゲートドライバ１０４の構成は、図１０に示す構成に限られない。図１１は、本発明の実施形態に係るゲートドライバ１０４（走査駆動部）の構成の他の例を示す説明図である。
【００６４】
図１１に示すゲートドライバ１０４は、シフトデータＳＴＶに基づく信号を生成する回路１５４と、各ゲート駆動線および各チャージシェアリング駆動線に対応するドライバ回路１５６とを備える。ここで、ゲートドライバ１０４は、図１０と同様に、図３に示す従来のゲートドライバ１４に第２チャージシェアリング制御信号（ＣＳＥ）の入力を追加し、タイミング制御部１１０の第２チャージシェアリング制御信号ＣＳＥの出力と接続したものである。また、ゲートドライバ１０４は、ゲートドライバ１ビット・セル内で第１チャージシェアリング駆動信号ＧＳＰＸを、ｎ−１行およびｎ行水平期間に生成する。より具体的には、ゲートドライバ１０４は、ゲートドライバ１ビット・セル内でハーフラッチによってシフトされているシフトデータ・ノード（ＳＲ[ｎ]）と第２チャージシェアリング制御信号ＣＳＥと論理ゲートすることによって、チャージシェアリング駆動線（ＣＳ[ｎ]）に対応する第１チャージシェアリング駆動信号ＧＳＰＸを生成する。
【００６５】
本発明の実施形態に係るゲートドライバ１０４は、例えば図１０、図１１に示す構成をとることによって、ゲート駆動線信号ＧＰＸおよび第１チャージシェアリング駆動信号ＧＳＰＸを生成し、ゲート駆動線（ＧＬ[ｎ]）とチャージシェアリング駆動線（ＣＳ[ｎ]）にゲート駆動線信号ＧＰＸと第１チャージシェアリング駆動信号ＧＳＰＸとを印加する。なお、本発明の実施形態に係るゲートドライバ１０４の構成が、図１０、図１１に示す構成に限られないことは、言うまでもない。
【００６６】
再度図９を参照して、本発明の実施形態に係る表示装置１００の構成の一例について説明する。ソースドライバ１０６は、ソース駆動線（信号線）にソース駆動線信号（データ信号）を印加する。ＶＣＯＭドライバ１０８は、ＶＣＯＭ電極を駆動させる。タイミング制御部１１０は、ゲートドライバ１０４、ソースドライバ１０６、およびＶＣＯＭドライバ１０８それぞれの駆動タイミングを制御する。
【００６７】
第１スイッチング部ＳＷ１は、ＶＣＯＭドライバ１０８とＶＣＯＭ電極とを、印加される第２チャージシェアリング駆動信号ＣＳＥの論理レベルに応じて選択的に導通させる。ここで、第２チャージシェアリング駆動信号ＣＳＥは、タイミング制御部１１０が印加する。第２スイッチング部１２２は、表示パネル１０２を構成するソース駆動線（Ｓ［ｍ］）ごとにスイッチＳＷ２（例えば３極スイッチ）を備え、各ソース駆動線（Ｓ［ｍ］）とソースドライバ１０６との接続、または、ソース駆動線（Ｓ［ｍ］）とＶＣＯＭ電極との接続を、第２チャージシェアリング駆動信号ＣＳＥの論理レベルに応じて切り替え、選択的にソース駆動線（Ｓ［ｍ］）をＶＣＯＭ電極に短絡させる。
【００６８】
より具体的には、表示装置１００は、第２チャージシェアリング駆動信号ＣＳＥの倫理レベルを制御することによって、第１スイッチング部ＳＷ１については、チャージシェアリング無効時にはＶＣＯＭドライバ出力と接続され、チャージシェアリング有効時には、フローティングとなるようにさせる。また、表示装置１００は、第２チャージシェアリング駆動信号ＣＳＥの倫理レベルを制御することによって、第２スイッチング部１１２を構成する各スイッチＳＷ２［ｍ］については、チャージシェアリング無効時にはソースドライバ出力と接続され、チャージシェアリング有効時はＶＣＯＭ電極と接続するようにさせるつまり、表示装置１００は、ＶＣＯＭ電極に接続する先をＶＣＯＭドライバ出力かフローティングのどちらかを選択可能なように、第１スイッチング部ＳＷ１と、第２スイッチング部１２２とを備える。
【００６９】
よって、表示装置１００は、第１スイッチング部ＳＷ１と、第２スイッチング部１２２とを備えることによって、図２に示す表示装置１０と同様のチャージシェアリングを行うことが可能である。以下では、表示パネル１０２（表示部）を構成するソース駆動線（信号線。Ｓ［ｍ］）をＶＣＯＭ電極に短絡させることによるチャージシェアリングを、「第２のチャージシェアリング」と示す場合がある。
【００７０】
表示装置１００は、例えば図９に示す構成をとることによって、図２に示す構成と同様の第２のチャージシェアリングに加え、画素内における第１のチャージシェアリングを行うことができる。本発明の実施形態に係る表示装置１００が第１のチャージシェアリングをさらに行うことによる効果については、後述する本発明の実施形態に係る駆動方法において、説明する。
【００７１】
なお、本発明の実施形態に係る表示装置１００の構成は、図９に示す構成に限られない。例えば、本発明の実施形態に係る表示装置１００は、図７に示す表示装置１０が備えるスイッチング部２４と同様の構成を有するスイッチング部（第３スイッチング部）をさらに備えていてもよい。上記の構成では、第３スイッチング部を構成する各スイッチＳＷ３［ｍ］のスイッチ極の１つはソース駆動線に接続され、もうひとつのスイッチ極はＶＣＯＭ電極に接続にされる。上記の構成によって、表示装置１００は、各スイッチＳＷ３［ｍ］を制御する第２チャージシェアリング駆動信号ＣＳＥの倫理レベルを変更することによって、ソース駆動線の接続先を、チャージシェアリング無効時にはフローティング、チャージシェアリング有効時はＶＣＯＭ電極とすることが可能となる。
【００７２】
図１２は、本発明の実施形態に係る表示装置１００の構成の他の例を示す説明図である。図１２に示すように、本発明の実施形態に係る表示装置１００は、従来の技術に係るチャージシェアリング（第２のチャージシェアリング）を行わない構成をとることも可能である。図１２に示す構成であっても、表示装置１００は、第１のチャージシェアリングを行うことが可能であるので、チャージシェアリング機構がない構成を有する表示装置よりも、より低消費電力で駆動することができる。
【００７３】
［本発明の実施形態に係る駆動方法］
次に、例えば図９に示す本発明の実施形態に係る表示装置１００の駆動方法について説明する。
【００７４】
（０）基本駆動
まず、本発明の実施形態に係る表示装置１００における基本駆動について説明する。
【００７５】
ゲートドライバ１０４は、垂直方向開始データＳＴＶをシフトデータとし、ゲートドライバ・シフトクロックＣＫＶでゲートドライバ１０４内のシフトレジスタをシフトすることで行走査駆動を行う。また、ゲートドライバ１０４は、シフトデータを成形して一水平期間を生成する（ＨＥ[ｎ]）。
【００７６】
ＨＥ[ｎ]が有効な行において、タイミング制御部１１０より制御されるゲート制御信号ＧＥが有効な期間、当該行の画素全てが画素書き込み状態となる。
【００７７】
画素書き込み状態では、画素のスイッチング素子ＴＲ１が導通し、ＶＣＯＭ電位を基点としてソース駆動線との電位差が画素容量に充電される。ここで、本発明の実施形態に係る画素容量とは、液晶容量ＣＬＣおよび保持容量ＣＳＴを含む容量をいう。
【００７８】
画素書き込み充電が完了後、ゲート制御信号ＧＥを無効にし、スイッチング素子ＴＲ１を開放することで画素容量はＶＣＯＭ電極に対し容量結合した状態で画素電位を保持する。
【００７９】
画素電位は容量成分で保持しているため、時間の経過と共に放電する。そのため、表示装置１００は、所望の階調電位以下とならない周期で再書き込みを行う。
【００８０】
図９に示すようなアクティブマトリクス型の表示装置では、行方向に対する画素は同時に書き込まれ、列方向は順次走査によって書き込まれる。つまり、表示装置１００は、走査を一画面分行うことで１つの画像として表示画面上に表示する。
【００８１】
画素は再書き込みが必要であるため、表示装置１００が画像を表示している間は、一画面分の走査をリフレッシュ・レート（周期）にしたがって繰り返す。
【００８２】
また、表示装置１００のような液晶表示装置では、液晶素子の特性劣化を軽減するために、画素容量に書き込む電位をＶＣＯＭ電位基点に正電位書き込みと負電位書き込みとを切り替えて書き込む必要がある（極性反転）。
【００８３】
ここで、極性反転の方法としては、例えば、極性ライン反転や、極性カラム反転、極性ドット反転などが挙げられる。また、極性反転を駆動するためのソースドライバ１０６とＶＣＯＭドライバ２０８の動作は、主に２つあり、１つがＶＣＯＭ定電圧駆動、もうひとつがＶＣＯＭパルス駆動である。ＶＣＯＭ定電圧駆動は、ＶＣＯＭドライバ１０８の出力が定電圧で、ソースドライバ１０６がＶＣＯＭ電位を基点に正電位（正極性）もしくは負電位（負極性）を出力することで極性反転駆動を行う。ＶＣＯＭパルス駆動では、ＶＣＯＭドライバ１０８が２値の正弦波を出力する。上記正弦波の高電位をＶＣＯＭＨ、低電位をＶＣＯＭＬとすると、正極性ではＶＣＯＭＬを出力し、負極性ではＶＣＯＭＨを出力することとなる。ソースドライバ１０６は、ＶＣＯＭ電位を基点に正極性では正電位、負極性では負電位を出力する。基点電位であるＶＣＯＭ電位が推移するため、ソースドライバ１０６の絶対振幅は、ＶＣＯＭ定電圧駆動と比較して小さくなる。よって、低電圧駆動が可能となる。
【００８４】
また、例えば図５に示すように、極性ライン反転および極性ドット反転では、行の走査が推移する度に極性反転駆動が行われる。
【００８５】
ここで、画素書き込み前準備である極性反転を行う際のＶＣＯＭ電極、ソース駆動線の充放電、および画素書き込み時の画素容量充放電を駆動する際には、大きく電力が消費される。よって、ＶＣＯＭ電極、ソース駆動線の駆動を低消費電力で行うことと、画素書き込みを低消費電力で行うことが、液晶表示装置における消費電力の低減に繋がる。
【００８６】
表示装置１００は、上記のような基本駆動を行う。次に、本発明の実施形態に係る表示装置１００における駆動方法について説明する。以下では、表示装置１００が図１０に示すゲートドライバ１０４を備える場合における駆動方法（第１の駆動方法）の一例と、表示装置１００が図１１に示すゲートドライバ１０４を備える場合における駆動方法（第２の駆動方法）の一例とについて説明する。
【００８７】
（１）第１の駆動方法
図１３は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図である。ここで、図１３に示す「ＣＳ[ｎ]」は、チャージシェアリング駆動線（nは自然数）を示している（以下、同様とする。）。また、図１３に示す「Ｔｉｍｉｎｇ−Ａ」はＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設けない場合の例を示しており、「Ｔｉｍｉｎｇ−Ｂ」はＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設けた場合の例を示している。また、「Ｔｉｍｉｎｇ−Ｃ」は、ＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設け、その後一旦ＧＥ信号をオフにした場合の例を示している。
【００８８】
まず、図１３を参照しつつ、表示装置１００におけるチャージシェアリングに関する動作の概要について説明する。
【００８９】
（１−０）初期状態
ゲートドライバ１０４の走査によって、行ｎの水平期間に推移する直前では、ゲート駆動制御信号ＧＥが無効、第１チャージシェアリング制御信号ＧＳＰＸが無効となっており、ゲート駆動線（ＧＬ[ｎ]）およびチャージシェアリング駆動線（ＣＳ[ｎ]）は無効となっている。すなわち、初期状態とは、画素（ｎ，ｍ）内の第１スイッチング素子ＴＲ１および第２スイッチング素子ＴＲ２は、共に開放状態となっている状態である。
【００９０】
（１−１）Ｔｉｍｉｎｇ−Ａ
図１４は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図であり、Ｔｉｍｉｎｇ−Ａに係る動作波形を示している。図１３、図１４を参照しつつ、Ｔｉｍｉｎｇ−Ａにおける駆動方法について説明する。
【００９１】
現在の行ｎに水平期間が推移後、第一にＣＳＥ信号を有効にし、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、および第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）を実施する。ＣＳＥ信号が有効であることから、第１スイッチング部ＳＷ１によってＶＣＯＭ電極とＶＣＯＭドライバ１０８は切り離され、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ソース駆動線はＶＣＯＭ電極と短絡する。また、現在の行各画素の第２スイッチング素子ＴＲ２は導通し、画素容量の両端極をＶＣＯＭ電極に短絡させる。このとき第１スイッチング素子ＴＲ１は開放されているため、それぞれのチャージシェアリングは独立して実施される。ここで、チャージシェアリング時には、電力は消費されていない（第一の状態）。
【００９２】
ＣＳＥ信号を無効にし、チャージシェアリングを終了する。このときソース駆動線は、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ＶＣＯＭドライバ出力と導通され、ＶＣＯＭ電極は、第１スイッチング部ＳＷ１によってＶＣＯＭドライバと導通し、ＶＣＯＭドライバによって駆動される（第二の状態）。
【００９３】
ＧＥ信号を有効にし、画素書き込みを実施する。このとき、現在の行各画素の第１スイッチング素子ＴＲ１は各ソース駆動線と導通され、ＶＣＯＭ電極電位との電位差が画素容量に充電される。また、第２スイッチング素子ＴＲ２は開放状態であるため、充電動作に作用しない（第三の状態）。
【００９４】
画素書き込み動作によって所望の電位（階調）の充電が完了後、ＧＥ信号を無効にし、画素書き込み状態を終了する。このとき、第１スイッチング素子ＴＲ１は開放され、画素容量はＶＣＯＭ電極と容量結合した状態で画素電位を保持する（第四の状態）。
【００９５】
図１４に示すＴｉｍｉｎｇ−Ａでは、表示装置１００は、例えば上記のように動作する。
【００９６】
（１−２）Ｔｉｍｉｎｇ−Ｂ
図１５は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図であり、Ｔｉｍｉｎｇ−Ｂに係る動作波形を示している。図１３、図１５を参照しつつ、Ｔｉｍｉｎｇ−Ｂにおける駆動方法について説明する。
【００９７】
現在の行ｎに水平期間が推移後、第一にＣＳＥ信号を有効にし、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、および第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）を実施する。ＣＳＥ信号が有効であることから、第１スイッチング部ＳＷ１によってＶＣＯＭ電極とＶＣＯＭドライバ１０８は切り離され、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ソース駆動線はＶＣＯＭ電極と短絡する。また、現在の行各画素の第２スイッチング素子ＴＲ２は導通し、画素容量の両端極をＶＣＯＭ電極に短絡させる。このとき第１スイッチング素子ＴＲ１は開放されているため、それぞれのチャージシェアリングは独立して実施される。ここで、チャージシェアリング時には、電力は消費されていない（第一の状態）。
【００９８】
ＧＥ信号を有効にすることでＣＳＥ信号とのオーバーラップ期間を生成する。このとき現在の行各画素の第２スイッチング素子ＴＲ２が導通状態で、第１スイッチング素子ＴＲ１は導通されるため、各画素内にＶＣＯＭ電極−ソース駆動線を短絡させるパスが形成される。上記は、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）において短絡点のインピーダンスが下がることを意味し、時定数が下がることから電荷の中和速度が増す（第二の状態）。ここで、上記のように、第１スイッチング素子ＴＲ１および第２スイッチング素子ＴＲ２の導通を行うことによりソース駆動線（信号線）をＶＣＯＭ電極（対向電極）に短絡させるチャージシェアリングは、低インピーダンス・チャージシェアリング（第３のチャージシェアリング）と捉えることができる。
【００９９】
ＣＳＥ信号を無効にし、チャージシェアリングを終了する。このとき、ソース駆動線は、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ＶＣＯＭドライバ出力と導通され、ＶＣＯＭ電極は、第１スイッチング部ＳＷ１によってＶＣＯＭドライバと導通し、ＶＣＯＭドライバによって駆動される。また、ＧＥ信号が有効であることから、画素書き込みを実施する。このとき現在の行各画素の第１スイッチング素子ＴＲ１は各ソース駆動線と導通され、ＶＣＯＭ電極電位との電位差が画素容量に充電される。また、第２スイッチング素子ＴＲ２は開放状態であるため充電動作に作用しない（第三の状態）。
【０１００】
画素書き込み動作によって所望の電位（階調）の充電が完了後、ＧＥ信号を無効にし、画素書き込み状態を終了する。このとき第１スイッチング素子ＴＲ１は開放され、画素容量はＶＣＯＭ電極と容量結合した状態で画素電位を保持する（第四の状態）。
【０１０１】
図１５に示すＴｉｍｉｎｇ−Ｂでは、表示装置１００は、例えば上記のように動作する。
【０１０２】
（１−３）Ｔｉｍｉｎｇ−Ｃ
表示装置１００は、Ｔｉｍｉｎｇ−Ｂの第二の状態と第三の状態の間に、ＧＥ信号およびＣＳＥ信号無効状態を生成し、Ｔｉｍｉｎｇ−Ａの第二の状態を生成する。
【０１０３】
その後、表示装置１００は、Ｔｉｍｉｎｇ−Ａの第三の状態、第四の状態へと移行する。
【０１０４】
Ｔｉｍｉｎｇ−Ｃでは、表示装置１００は、例えば上記のように動作する。
【０１０５】
第１の駆動方法を用いる表示装置１００は、例えば上記のように動作する。ここで、表示装置１００の動作は、水平期間内では従来技術と同様に、以下の（Ｉ）〜（ＩＩＩ）の駆動を時分割で行っている。
（Ｉ）チャージシェアリングＯＮ
（ＩＩ）極性反転ドライブ
（ＩＩＩ）チャージシェアリングＯＦＦ
【０１０６】
このとき、従来の技術と大きく異なる部分は、チャージシェアリング期間にＶＣＯＭ電極とソース駆動線を短絡させると同時に、書き込みを行う現在の行全ての画素を、それぞれの画素内で保持容量（ＣＳＴ）の両端をＶＣＯＭ電極と短絡させる点にある。
【０１０７】
図１４を参照して本発明の実施形態に係る駆動法の優位性に関して説明する。本発明の実施形態に係る駆動法を用いることによって、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、と第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）とが、それぞれ独立して行われる。ＶＣＯＭ電極−ソース駆動線間は、従来技術と同様にチャージシェアリングが行われ、ＶＣＯＭ電極−画素容量間では行方向全ての画素それぞれでチャージシェアリングが行われる。
【０１０８】
図１４のＢおよび図１４のＣに示すように、ＶＣＯＭ電極−ソース駆動線間の容量およびインピーダンスに対して、ＶＣＯＭ電極容量−画素容量間の容量およびインピーダンスは小さい値である。よって、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）に要する時間と比較した場合、画素内電荷は短い時間でチャージシェアリングが完了する。
【０１０９】
また、画素容量はＶＣＯＭ電極容量との容量分割比で無視可能な容量差があるため、画素電位はほぼＶＣＯＭ電極と同電位（第２スイッチング素子ＴＲ２の閾値電圧Ｖｔｈ分オフセットがかかった電位）に推移する。ここで、従来の技術では、画素内電荷は各ドライバによって駆動されるまで保持した状態である。画素内では極性反転によってＶＣＯＭ電位と画素電位の高さ関係が必ず逆転するため電位が大きく推移する。そして、上記の駆動を行う際に大きく電力が消費される。
【０１１０】
それに対して、本発明の実施形態に係る表示装置１００では、各ドライバによる駆動を行う前には必ずＶＣＯＭ電位に推移されているため、所望の階調への書き込みの際に電位の逆転は発生せず電位推移量も小さくなる。したがって、表示装置１００は、電力を低く抑えることが可能となることから、消費電力の低減を図ることができる。
【０１１１】
また、従来の技術では、従来の技術では図５のＴｉｍｉｎｇ−Ｂ、Ｔｉｍｉｎｇ−Ｃに示すように、ＣＳＥ信号とＧＥ信号にオーバーラップ期間を設けることが可能であるが、従来の技術では、図１に示すように、ＧＥ信号を有効にすることでトランジスタＴＲ１が短絡してソース駆動線と接続された状態となる。この場合、上述した本発明の実施形態に係る表示装置１００と、電位駆動的には似ている状態になるが、実際の動作では大きく異なっている。
【０１１２】
より具体的には、従来の技術ではトランジスタＴＲ１を短絡させる手法をとっているが、この場合の画素容量はＶＣＯＭ電極と容量結合している状態であるため、電荷供給（移動）はトランジスタＴＲ１を介して行われる。すなわち、チャージシェアリング用短絡点からみた場合、画素容量分の負荷が増えた状態となる。したがって、従来の技術に係るチャージシェアリングと、本発明の実施形態に係るチャージシェアリングとが、同じチャージシェアリング期間で行われた場合には、従来の技術に係るチャージシェアリングの効果は、本発明の実施形態に係るチャージシェアリングの効果よりも薄れることとなる。
【０１１３】
また、本発明の実施形態に係る表示装置１００は、図１３のＴｉｍｉｎｇ−Ｂ、Ｔｉｍｉｎｇ−Ｃに示すように、従来の技術と同様にＣＳＥ信号とＧＥ信号のオーバーラップ期間を設けることが可能である。また、表示装置１００では、従来の技術が用いられる場合よりも、チャージシェアリング効果をより向上させる作用が働くこととなる。図１５を参照して、本発明の実施形態に係る上記効果について説明する。
【０１１４】
第一にＧＥ信号無効状態でＣＳＥ信号を有効にする。この状態は上述した内容と同じであり、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、および第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）がそれぞれ独立に行われている。このとき、ＶＣＯＭ電極とソース駆動線は互いに溜まっている電荷が短絡点によってチャージシェアリングされており、画素容量は、ＶＣＯＭ電極−ソース駆動線間の負荷と比較して非常に小さいため、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）に要する時間よりも早い時間で第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）によってＶＣＯＭ電極の電位に推移する（第一の状態）。
【０１１５】
その後ＧＥ信号を有効にすることによって、表示装置１００は、ＣＳＥ信号とのオーバーラップ期間を生成する。このとき、チャージシェアリング機能が効いた状態で画素の第１スイッチング素子ＴＲ１が短絡することになる（第二の状態）。また、その後ＣＳＥ信号を無効にすることによって、ＶＣＯＭ電極はＶＣＯＭドライバにより駆動し、ソース駆動線および現在の画素は、ソースドライバ１０６が所望の電位へ駆動する（第三の状態）。所望の電位への書き込みが完了後、ＧＥ信号を無効にし、画素容量とソース駆動線を切り離し、ＶＣＯＭ電極との容量結合によって画素電位を保持する（第四の状態）。
【０１１６】
本発明の実施形態に係る表示装置１００における、従来の表示装置１０に対する優位性は、上記第二の状態にある。従来の技術における第二の状態は、駆動負荷を増やしチャージシェアリング効果を低減させている。しかしながら、本発明の実施形態に係る表示装置１００では、画素容量とＶＣＯＭ電極が、第２スイッチング素子ＴＲ２によって画素内で短絡しており、さらに第一の状態においてＶＣＯＭ電位に既に推移しているため、現在の行画素全ての第２スイッチング素子ＴＲ２が短絡点として作用する。すなわち、表示装置１００では、ＶＣＯＭ電極−ソース駆動線間のインピーダンスが低くなることとなる。
【０１１７】
したがって、表示装置１００では、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）が効果的に行われ、チャージシェアリングに要する時間も短くなる。
【０１１８】
ここで、チャージシェアリング期間が短くなることによって、表示装置１００では、各ドライバによる駆動時間（第四の状態）を長くとることが可能となる。また、第四の状態を長くとれれば、ソースドライバ１０６やＶＣＯＭドライバ１０８のバッファ、アンプの定電流を低くして駆動能力を抑えることが可能となる。したがって、表示装置１００は、さらなる低消費電力駆動を実現することができる。
【０１１９】
なお、図１３のＴｉｍｉｎｇ−Ｃは、第四の状態へ推移する前にＣＳＥ信号とＧＥ信号両方を一旦無効にすることによって、チャージシェアリング期間後、画素書き込み期間に入る前にドライバ駆動によってソース駆動線充電を先行して行う駆動である。したがって、図１３のＴｉｍｉｎｇ−Ｃで駆動する場合においても、表示装置１００は、消費電力の低減を図ることができる。
【０１２０】
（２）第２の駆動方法
次に、表示装置１００が図１１に示すゲートドライバ１０４を備える場合における駆動方法について説明する。
【０１２１】
図１６は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図である。ここで、図１６に示す「Ｔｉｍｉｎｇ−Ａ」は、現在の行ｎの１つ前の走査行ｎ−１において先行して画素内におけるチャージシェアリング（第１のチャージシェアリング）を行い、現在の行ｎにおいて低インピーダンス・チャージシェアリング（第３のチャージシェアリング）を行う場合の例を示している。また、「Ｔｉｍｉｎｇ−Ｂ」は、Ｔｉｍｉｎｇ−Ａと同様に、走査行ｎ−１において先行して画素内におけるチャージシェアリングを行い、現在の行ｎにおいて低インピーダンス・チャージシェアリングを行った後、画素書き込みを実施、完了する場合の例を示している。
【０１２２】
まず、図１６を参照しつつ、表示装置１００におけるチャージシェアリングに関する動作の概要について説明する。
【０１２３】
（２−０）初期状態
ゲートドライバ１０４の走査によって現在の行の１つ前の走査行ｎ−１および現在の行ｎの水平期間に推移する直前では、ゲート駆動制御信号ＧＥが無効、チャージシェアリング制御信号ＧＳＰＸが無効となっており、ゲート駆動線（ＧＬ[ｎ]）およびチャージシェアリング駆動線（ＣＳ[ｎ]）は無効となっている。すなわち、初期状態とは、画素（ｎ，ｍ）内の第１スイッチング素子ＴＲ１および第２スイッチング素子ＴＲ２は、共に開放状態となっている状態である。
【０１２４】
（２−１）Ｔｉｍｉｎｇ−Ａ
図１７は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図であり、Ｔｉｍｉｎｇ−Ａに係る動作波形を示している。図１６、図１７を参照しつつ、Ｔｉｍｉｎｇ−Ａにおける駆動方法について説明する。
【０１２５】
現在の行の１つ前の走査行ｎ−１に水平期間が推移後、第一にＣＳＥ信号を有効にする。このとき現在の行ｎのチャージシェアリング駆動線（ＣＳ[ｎ]）が有効となる。現在の行ｎのゲート駆動線（ＧＬ[ｎ]）は無効状態であるため、現在の行各画素のスイッチング素子ＴＲ２は導通し、画素容量の両端極をＶＣＯＭ電極に短絡させる。このときスイッチング素子ＴＲ１は開放であるためソース駆動線と画素容量とは切り離されている。（第一の状態）。
【０１２６】
ＣＳＥ信号を無効にし、第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）を終了し、現在の行の走査まで状態を保持する（第二の状態）。
【０１２７】
現在の行ｎに水平期間が推移後、再びＣＳＥ信号を有効にし、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、および第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）を実施する。ＣＳＥ信号が有効であることから、第１スイッチング部ＳＷ１によってＶＣＯＭ電極とＶＣＯＭドライバ１０８は切り離され、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ソース駆動線はＶＣＯＭ電極と短絡する。また、現在の行各画素のスイッチング素子ＴＲ２は導通し、画素容量の両端極をＶＣＯＭ電極に短絡させる（第三の状態）。
【０１２８】
第三の状態と同時、もしくは第三の状態後に、ＧＥ信号を有効にすることによって、ＣＳＥ信号とのオーバーラップ期間を生成する。このとき現在の行各画素のスイッチング素子ＴＲ２が導通状態で、スイッチング素子ＴＲ１は導通されるため、各画素内にＶＣＯＭ電極−ソース駆動線を短絡させるパスが形成される。上記は、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）において短絡点のインピーダンスが下がることを意味し、時定数が下がることから電荷の中和速度が増す（第四の状態）。
【０１２９】
ＣＳＥ信号を無効にし、チャージシェアリングを終了する。このとき、ソース駆動線は、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によってＶＣＯＭドライバ出力と導通され、ＶＣＯＭ電極は、第１スイッチング部ＳＷ１によってＶＣＯＭドライバ１０８と導通して、ＶＣＯＭドライバ１０８によって駆動される。また、ＧＥ信号が有効であることから、画素書き込みを実施する。このとき、現在の行各画素のスイッチング素子ＴＲ１は、各ソース駆動線と導通されＶＣＯＭ電極電位との電位差が画素容量に充電される。また、スイッチング素子ＴＲ２は開放状態であるため充電動作に作用しない（第五の状態）。
【０１３０】
画素書き込み動作によって所望の電位（階調）の充電が完了後、表示装置１００は、ＧＥ信号を無効にし、画素書き込み状態を終了する。このとき現在の行各画素のスイッチング素子ＴＲ１は開放され、画素容量はＶＣＯＭ電極と容量結合した状態で画素電位を保持する（第六の状態）。
【０１３１】
図１６に示すＴｉｍｉｎｇ−Ａでは、表示装置１００は、例えば上記のように動作する。
【０１３２】
（２−２）Ｔｉｍｉｎｇ−Ｂ
表示装置１００は、Ｔｉｍｉｎｇ−Ａと同様に、上記第一の状態から第四の状態までの動作を行う。
【０１３３】
その後、表示装置１００は、上記第１の駆動方法に係るＴｉｍｉｎｇ−Ａの第三の状態、第四の状態へと移行する。
【０１３４】
Ｔｉｍｉｎｇ−Ｃでは、表示装置１００は、例えば上記のように動作する。
【０１３５】
第２の駆動方法を用いる表示装置１００は、例えば上記のように動作する。表示装置１００は、図１１に示す回路構成のゲートドライバ１０４を備えることによって、図１６に示すような駆動タイミングとなり、画素容量を先行的にチャージシェアリングすることが可能となる。ここで、先行的に画素をチャージシェアリングする目的は、チャージシェアリング期間の短縮にある。
【０１３６】
現在の行を書き込む場合、１つ前の水平期間で現在の行画素のチャージシェアリング駆動線が駆動され、現在の行のチャージシェアリングが実施される。このときＣＳＥ信号とＧＥ信号がオーバーラップしているが、現在の行のゲート駆動線は駆動されないため、第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）のみが実施される。上記によって、現在の行の水平期間に推移したタイミングでは、既に現在の行の画素はＶＣＯＭ電極電位に推移している。そして、現在の行の水平期間に推移後、現在の行のチャージシェアリング駆動線が再び駆動される。また、現在の行では、ＣＳＥ信号とＧＥ信号のオーバーラップ期間が生じることにより、同時にゲート駆動線も駆動されることとなる。上記の状態は上述した第二の状態に相当するため、チャージシェアリング時の短絡点のインピーダンスが低い状態となる。
【０１３７】
したがって、表示装置１００では、チャージシェアリングに要する時間も短くなることから、第１の駆動方法を用いる場合と同様に、ソースドライバ１０６やＶＣＯＭドライバ１０８のバッファ、アンプの定電流を低くして駆動能力を抑えることが可能となるので、さらなる低消費電力駆動を実現することができる。
【０１３８】
以上のように、本発明の実施形態に係る表示装置１００は、短絡点のインピーダンスをさらに下げる回路構成をとり、チャージシェアリングに要する時間を不要電荷の再利用率を高めた上で短縮させる駆動方法を用いる。
【０１３９】
ここで、表示装置１００は、画素容量電位を画素単位でチャージシェアリングすることが可能である（第１のチャージシェアリング）。よって、表示装置１００は、例えば第１のチャージシェアリングのみを行う場合には、チャージシェアリング機構がない構成と比較した場合、より低消費電力で駆動することができる。
【０１４０】
また、表示装置１００は、第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）と第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）とを、それぞれ独立もしくは同時に行うことによって、ＶＣＯＭ電極−ソース駆動線間チャージシェアリングを行う従来の技術を用いる場合よりも、チャージシェアリング効果を向上させることができる。
【０１４１】
また、表示装置１００は、ＣＳＥ信号とＧＥ信号をオーバーラップさせることによって、短絡点のインピーダンスを下げる。上記によって、表示装置１００は、チャージシェアリングに要する時間を不要電荷の再利用率を高めた上で短縮することができる。また、チャージシェアリング期間の短縮によってドライバによる画素書き込み期間を長く確保することが可能である。つまり、画素書き込み期間を長くとることによって、ソースドライバ１０６は、従来の技術を用いる場合よりも低いソースドライバの駆動能力で駆動することか可能となるので、表示装置１００では、ソースドライバ１０６のバッファ、アンプの定電流を低く抑えることができる。したがって、表示装置１００は、従来の技術を用いる場合と比較して、より低消費電力での駆動が可能となる。
【０１４２】
また、表示装置１００が、図１１に示す回路構成のゲートドライバ１０４を備える場合には、画素容量を１つ前の水平期間内で先行してチャージシェアリングを行うため、チャージシェアリングに要する時間は細分化され、一水平期間で考えた場合、チャージシェアリングに要する時間を不要電荷の再利用率を高めた上でより短縮することができる。よって、表示装置１００が、図１１に示す回路構成のゲートドライバ１０４を備える場合であっても、従来の技術を用いる場合と比較して、より低消費電力での駆動が可能となる。
【０１４３】
したがって、表示装置１００は、液晶表示装置における消費電力の低減を図ることができる。
【０１４４】
さらに、表示装置１００は、従来に技術と同様の駆動制御線を使用して駆動を行うためタイミング制御部１１０（ドライバＩＣ）に新たな制御線を設ける必要がない。よって、ＣＳＥ信号をドライバＩＣが駆動しているなどの外部機構が駆動している場合には、端子増によるコスト増を押さえることが可能となる。また、従来から使用されているドライバＩＣをそのまま使用することが可能であり、開発コストを大幅に抑えることができ、また部品管理面でも優れている。
【０１４５】
以上、本発明の実施形態として表示装置１００を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。本発明の実施形態は、例えば、携帯電話などの携帯型通信装置や、ノート型ＰＣやＰＣなどのコンピュータ、デジタルカメラ（デジタルスチルカメラ／デジタルビデオカメラ）などの撮像装置、ゲーム機、テレビジョン受像機など、表示デバイスとしてアクティブマトリクス型の液晶ディスプレイが用いられる様々な機器に適用することができる。
【０１４６】
（本発明の実施形態に係るプログラム）
コンピュータを、本発明の実施形態に係る表示装置として機能させるためのプログラム（例えば、本発明の実施形態に係る駆動方法に係る処理を実現するためのプログラム）によって、液晶表示装置における消費電力の低減を図ることができる。
【０１４７】
（本発明の実施形態に係るプログラムを記録した記録媒体）
また、上記では、コンピュータを、本発明の実施形態に係る表示装置として機能させるためのプログラム（コンピュータプログラム）が提供されることを示したが、本発明の実施形態は、さらに、上記プログラムを記憶させた記録媒体も併せて提供することができる。
【０１４８】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１４９】
１０、１００ 表示装置
１２、１０２ 表示パネル
１４、１０４ ゲートドライバ１４
１６、１０６ ソースドライバ１６
１８、１０８ ＶＣＯＭドライバ
２０、１１０ タイミング制御部
２２、１１２ 第２スイッチング部
ＳＷ１ 第１スイッチング部
【技術分野】
【０００１】
本発明は、表示装置、および駆動方法に関する。
【背景技術】
【０００２】
近年、例えば、携帯電話やＰＣ（Personal Computer）、テレビジョン受像機などのような様々な装置の表示デバイスとして液晶ディスプレイ（Liquid Crystal Display）が用いられている。上記のような表示機能を有する表示装置では、例えば、駆動時間をより長くするためや社会的なニーズの高まりなどにより、省電力化が求められている。
【０００３】
このような中、液晶表示装置における消費電力の低減を図る技術が開発されている。チャージシェアリングを行うことによって消費電力の低減を図る技術としては、例えば、特許文献１や特許文献２が挙げられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２４４６６２号公報
【特許文献２】特開２００７−０５８１７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液晶表示装置（以下、単に「表示装置」と示す。）では、液晶素子の劣化を軽減するために一定周期で極性反転駆動が行われる。また、チャージシェアリングとは、例えば対向電極（以下、「ＶＣＯＭ電極」と示す場合がある。）との短絡を選択的に生じさせて電荷の再利用をすることによって、極性反転駆動のために消費される電力を低減させることをいう。よって、上記特許文献１、特許文献２に示すような、チャージシェアリングを行う従来の技術（以下、総称して「従来の技術」と示す場合がある。）を用いることによって、表示装置における省電力化をある程度は図ることができる可能性はある。
【０００６】
しかしながら、例えば特許文献１に示すチャージシェアリングを行う技術（以下、「従来の技術１」と示す場合がある。）は、チャージシェアリング時（短絡時）において、表示パネルのアクティブ領域外のドライバに近い部分でソース駆動線（データ線）とＶＣＯＭ電極とを短絡させる。ここで、従来の技術１では、短絡時において表示パネル内部は駆動されておらず、表示パネル内に充電されている電荷を用いて、ソース駆動線およびＶＣＯＭ電極を同電位まで推移させることとなるが、このときどれだけ同電位に近づけることができるかは、負荷の大きさと短絡している時間の長さに依存する。従来の技術１では、短絡点（スイッチトランジスタ）が、表示パネルのアクティブ領域外（パネル周囲）もしくはドライバＩＣ（Integrated Circuit）内部となっているので、当該短絡点から遠い部分では負荷が大きく、十分な電位に達するまでに時間がかかってしまう。
【０００７】
よって、従来の技術１を用いたとしても、表示パネルにおいてチャージシェアリングの効果が得られない部分が存在しうることから、表示装置における消費電力の低減を十分に図ることができるとは限らない。
【０００８】
また、特許文献２に示すチャージシェアリングを行う技術（以下、「従来の技術２」と示す場合がある。）は、短絡点の配置位置をソース駆動線の両端に配置している。よって、従来の技術２を用いる場合には、従来に技術１を用いる場合よりもチャージシェアリングにかかる時間を少なくすることができる可能性はある。しかしながら、従来の技術２を用いたとしても従来の技術１を用いる場合と同様に、短絡点から遠い部分では負荷が大きく、十分な電位に達するまでに時間がかかってしまうことから、表示装置における消費電力の低減を十分に図ることができるとは限らない。
【０００９】
したがって、従来の技術を用いたとしても、表示装置における消費電力の低減を十分に図ることができない恐れがある。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、液晶表示装置における消費電力の低減を図ることが可能な、新規かつ改良された表示装置、および駆動方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の第１の観点によれば、マトリクス状に配置される信号線および走査線と、上記信号線および上記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、上記走査線に走査信号を印加する走査線駆動部と、上記信号線にデータ信号を印加する信号線駆動部と、対向電極を駆動させる対向電極駆動部と、を備え、上記画素回路は、上記信号線に第１端子が接続され、ゲート端子に接続される上記走査線に印加される上記走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、上記第１スイッチング素子の第２端子に接続される画素電極と、上記対向電極との間に形成される液晶容量と、上記画素電極と上記対向電極との間に形成される保持容量と、ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号の論理レベルに応じて導通し、選択的に上記保持容量の両端を上記対向電極に短絡させる第２スイッチング素子と、を備える表示装置が提供される。
【００１２】
かかる構成によって、各画素内において、対向電極−画素容量（液晶容量および保持容量）間チャージシェアリングを行うことが可能となるので、液晶表示装置における消費電力の低減を図ることができる。
【００１３】
また、上記チャージシェアリング駆動線は、上記走査線と並走して配線されてもよい。
【００１４】
また、上記走査線駆動部は、上記走査信号の生成に用いられるシフトデータを用いて上記第１チャージシェアリング駆動信号を生成し、生成した上記第１チャージシェアリング駆動信号を上記チャージシェアリング駆動線に印加してもよい。
【００１５】
また、上記走査線駆動部、上記信号線駆動部、および上記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、上記対向電極駆動部と上記対向電極とを、第２チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第１スイッチング部と、上記表示部を構成する上記信号線と上記信号線駆動部との接続、または、上記表示部を構成する上記信号線と上記対向電極との接続を、上記第２チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に上記表示部を構成する上記信号線を上記対向電極に短絡させる第２スイッチング部と、をさらに備え、上記第２チャージシェアリング駆動信号は、上記タイミング制御部により生成されてもよい。
【００１６】
また、上記走査線駆動部は、上記走査信号の生成に用いられるシフトデータと上記第２チャージシェアリング駆動信号とを用いて上記第１チャージシェアリング駆動信号を生成し、生成した上記第１チャージシェアリング駆動信号を上記チャージシェアリング駆動線に印加してもよい。
【００１７】
また、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングとは、同時に行われてもよい。
【００１８】
また、上記走査線駆動部は、上記第１のチャージシェアリングおよび上記第２のチャージシェアリングが開始された後に上記画素回路を構成する上記第１スイッチング素子を導通させ、上記信号線を上記対向電極に短絡させてもよい。
【００１９】
また、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングとは、別々に行われてもよい。
【００２０】
また、上記第１のチャージシェアリングが開始された後に、上記第２のチャージシェアリングが行われてもよい。
【００２１】
また、上記第１のチャージシェアリングは、上記第２のチャージシェアリングが行われる水平期間の一つ前の水平期間において行われてもよい。
【００２２】
また、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングと、上記画素回路を構成する上記第１スイッチング素子および上記第２スイッチング素子の導通を行うことにより上記信号線を上記対向電極に短絡させる第３のチャージシェアリングとは、上記走査線駆動部が生成する上記走査信号と、上記タイミング制御部が生成する上記第２チャージシェアリング駆動信号とにより制御されてもよい。
【００２３】
また、一水平期間において、上記画素回路に上記データ信号が印加される画素書き込みと、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングとは、任意の順序で行われてもよい。
【００２４】
また、上記第１のチャージシェアリングと上記第２のチャージシェアリングが同時に開始され、上記画素回路を構成する上記第１スイッチング素子の導通が遮断され、かつ上記表示部を構成する上記信号線と上記信号線駆動部との接続がされた後に、上記第１スイッチング素子が導通して上記画素書き込みが行われてもよい。
【００２５】
また、上記第１のチャージシェアリングが開始された後または同時に、上記画素回路を構成する上記第１スイッチング素子が導通されることによって、上記信号線を上記対向電極に短絡させる第３のチャージシェアリングが行われ、上記画素回路を構成する上記第２スイッチング素子の導通が遮断された後に上記画素回路に上記データ信号が印加されて、上記画素書き込みが行われてもよい。
【００２６】
また、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングが開始された後に、上記画素回路を構成する上記第１スイッチング素子が導通されることによって、上記信号線を上記対向電極に短絡させる第３のチャージシェアリングが行われ、上記画素回路を構成する上記第１スイッチング素子および上記第２スイッチング素子の導通が遮断された後に、上記第１スイッチング素子が導通して上記画素回路に上記データ信号が印加される画素書き込みが行われてもよい。
【００２７】
また、上記目的を達成するために、本発明の第２の観点によれば、マトリクス状に配置される信号線および走査線と、上記信号線および上記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、上記走査線に走査信号を印加する走査線駆動部と、上記信号線にデータ信号を印加する信号線駆動部と、対向電極を駆動する対向電極駆動部と、上記走査線駆動部、上記信号線駆動部、および上記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、上記対向電極駆動部と上記対向電極とを、上記タイミング制御部により生成される第２チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第１スイッチング部と、上記表示部を構成する上記信号線と上記信号線駆動部との接続、または、上記表示部を構成する上記信号線と上記対向電極との接続を、上記第２チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に上記表示部を構成する上記信号線を上記対向電極に短絡させる第２スイッチング部とを備え、上記画素回路は、上記信号線に第１端子が接続され、ゲート端子に接続される上記走査線に印加される上記走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、上記第１スイッチング素子の第２端子に接続される画素電極と、上記対向電極との間に形成される液晶容量と、上記画素電極と上記対向電極との間に形成される保持容量と、ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号の論理レベルに応じて選択的に導通し、上記保持容量の両端を上記対向電極に短絡させる第２スイッチング素子とを備える表示装置に適用可能な、上記画素回路に上記データ信号を印加する画素書き込みのための駆動方法であって、上記保持容量の両端を上記対向電極に短絡させる第１のチャージシェアリングと、上記表示部を構成する上記信号線を上記対向電極に短絡させる第２のチャージシェアリングとを同時に開始する第１ステップと、上記第１ステップの後に、上記画素回路を構成する上記第１スイッチング素子の導通を遮断し、かつ上記表示部を構成する上記信号線と上記信号線駆動部とを接続する第２ステップと、第２ステップの後に、上記信号線に上記データ信号を印加する第３ステップと、を有する駆動方法が提供される。
【００２８】
かかる方法を用いることによって、液晶表示装置における消費電力の低減を図ることができる。
【発明の効果】
【００２９】
本発明によれば、液晶表示装置における消費電力の低減を図ることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図２】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図３】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図４】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図５】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図６】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図７】本発明の実施形態に係る表示装置に係る構成の前提となる技術について説明するための説明図である。
【図８】本発明の実施形態に係る表示装置が備える画素の画素回路（画素の等価回路）を示す説明図である。
【図９】本発明の実施形態に係る表示装置の構成の一例を示す説明図である。
【図１０】本発明の実施形態に係るゲートドライバ（走査駆動部）の構成の一例を示す説明図である。
【図１１】本発明の実施形態に係るゲートドライバ（走査駆動部）の構成の他の例を示す説明図である。
【図１２】本発明の実施形態に係る表示装置の構成の他の例を示す説明図である。
【図１３】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【図１４】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【図１５】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【図１６】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【図１７】本発明の実施形態に係る表示装置におけるチャージシェアリングに関する動作に係る波形を示す説明図である。
【発明を実施するための形態】
【００３１】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３２】
（前提）
本発明の実施形態に係る表示装置（以下、「表示装置１００」と示す場合がある。）の構成について説明する前に、表示装置１００に係る構成の前提となる技術について説明する。
【００３３】
図１〜図７は、本発明の実施形態に係る表示装置１００に係る構成の前提となる技術について説明するための説明図である。
【００３４】
図１は、一般的な液晶表示装置が備える画素の画素回路（画素の等価回路）を示している。ここで、一般的な画素は、例えば、トランジスタＴＲ１と、画素電極（図示せず）とＶＣＯＭ電極（対向電極）との間に形成される液晶容量ＣＬＣと、画素電極とＶＣＯＭ電極との間に形成される保持容量ＣＳＴとを有する。トランジスタＴＲ１は、ゲート端子に印加されるゲート駆動線信号ＧＰＸ（走査信号）の論理レベルに応じて選択的に導通する。トランジスタＴＲ１が選択的に導通することによって、第１端子に接続されたソース駆動線（信号線）に印加されるソース駆動線信号（データ信号）が書き込まれる。
【００３５】
また、図２は、従来の表示装置（以下、「表示装置１０」と示す場合がある。）の構成（チャージシェアリングに係る構成）の一例を示している。表示装置１０は、表示パネル１２（表示部）と、ゲートドライバ１４（走査線駆動部）と、ソースドライバ１６（信号線駆動部）と、ＶＣＯＭドライバ１８（対向電極駆動部）と、タイミング制御部２０と、第１スイッチング部ＳＷ１と、第２スイッチング部２２とを備える。
【００３６】
表示パネル１２は、マトリクス状に配置されるソース駆動線（信号線）およびゲート駆動線（走査線）を有し、ソース駆動線およびゲート駆動線の交差箇所それぞれには、図１に示す画素回路が設けられる。以下では、表示パネル１２の内部に含まれる駆動線を「内部駆動線」と示す場合がある。
【００３７】
ゲートドライバ１４は、ゲート駆動線にゲート駆動線信号（走査信号）を印加する。ソースドライバ１６は、ソース駆動線（信号線）にソース駆動線信号（データ信号）を印加する。ＶＣＯＭドライバ１８は、ＶＣＯＭ電極を駆動させる。タイミング制御部２０は、ゲートドライバ１４、ソースドライバ１６、およびＶＣＯＭドライバ１８それぞれの駆動タイミングを制御する。
【００３８】
第１スイッチング部ＳＷ１は、ＶＣＯＭドライバ１８とＶＣＯＭ電極とを、印加されるチャージシェアリング駆動信号ＣＳＥ（以下、「ＣＳＥ信号」と示す場合がある。）の論理レベルに応じて選択的に導通させる。ここで、チャージシェアリング駆動信号ＣＳＥは、タイミング制御部２０が印加する。第２スイッチング部２２は、表示パネル１２を構成するソース駆動線ごとにスイッチＳＷ２を備え、各ソース駆動線とソースドライバ１６との接続、または、ソース駆動線とＶＣＯＭ電極との接続を、チャージシェアリング駆動信号ＣＳＥの論理レベルに応じて切り替え、選択的にソース駆動線をＶＣＯＭ電極に短絡させる。つまり、表示装置１０は、第１スイッチング部ＳＷ１と、第２スイッチング部２２とを備えることによって、チャージシェアリングを行う。
【００３９】
図３は、表示装置１０が備えるゲートドライバ１４の回路構成を示している。ゲートドライバ１４は、複数のシフトレジスタと論理和回路とで構成され、シフトデータＳＴＶに基づく信号を生成する回路３０と、各ゲート駆動線に対応するドライバ回路３２とを備える。ここで、図３に示す「ＳＴＶ」は、ゲートドライバ用シフトデータ、「ＣＫＶ」は、ゲートドライバ用シフトクロックを示している（以下、同様とする。）。また、図３に示す「ＧＥ」はゲートドライバ出力イネーブル（以下、「ＧＥ信号」と示す場合がある。）、「ＣＳＥ」はチャージシェアリング・イネーブル、「ＸＳＲ[ｎ]」は、シフトデータ（ｎは自然数）、「ＨＥ」は水平方向有効期間（水平期間）、「ＧＬ[ｎ]」はゲート駆動線（ｎは自然数）をそれぞれ示している（以下、同様とする。）。
【００４０】
図４は、一画面走査分の駆動波形を示しており、図５は、ゲート駆動線信号の成形波形を示している。ここで、図４、図５に示す「ＶＳ」は、垂直同期信号を示し、「ＨＳ」は、水平同期信号を示している。また、図４、図５に示す「ＣＳＥ」はチャージ・シェアリング・イネーブル、「Ｓ[ｍ]」はソースドライバ出力（ｍは自然数）、「ＶＣＯＭＰ」はＶＣＯＭドライバ出力をそれぞれ示している（以下、同様とする。）。また、図５に示す「Ｔｉｍｉｎｇ−Ａ」はＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設けない場合の例を示しており、「Ｔｉｍｉｎｇ−Ｂ」はＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設けた場合の例を示している。また、「Ｔｉｍｉｎｇ−Ｃ」は、ＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設け、その後一旦ＧＥ信号をオフにした場合の例を示している。
【００４１】
図６は、表示装置１０における従来のチャージシェアリングに関する動作に係る波形を示している。ここで、図６では、２行分の駆動波形を示している。図６は、各ドライバのうちの行ｎおよび行ｎ＋１駆動部を局所的に記載したものであり、それぞれの波形はドライバ端（ドライバ出力）、ＶＣＯＭ電極とソース駆動線、画素（ｎ，ｍ）、画素（ｎ＋１，ｍ）の電位状態を示している。また、図６は、主に極性ライン反転駆動かつＶＣＯＭパルス駆動を例に挙げているが、例えば極性カラム反転駆動（列反転）、極性ドット反転駆動であっても原理は同じである。また、極性カラム反転駆動、極性ドット反転駆動では、例えばＶＣＯＭ定電圧駆動が多く用いられるが、こちらも同様の技術を使用することができる。ここで、図６におけるＶＣＯＭ電位を基準にみた場合が、ＶＣＯＭ定電圧駆動に相当する。また、図６における階調書き込み条件は、前フレームおよび現フレームとも同画素には同階調を極性反転して書き込むこととし、図６では、画素（ｎ，ｍ）には階調２１０レベルを書き込み、画素（ｎ＋１，ｍ）には階調８４レベルを書き込む例を示している。また、図６では、前後の画素である画素（ｎ−１，ｍ）には、階調１７０レベルを書き込み、画素（ｎ＋２，ｍ）には階調２５５レベルを書き込む例を示している。なお、ｎおよびｍは、自然数である。
【００４２】
図６を参照すると、表示装置１０は、一水平期間でドライバ出力が極性反転を行う際にＣＳＥ信号を有効にし、ソースドライバ１６およびＶＣＯＭドライバ１８の出力端と表示パネル１２の内部駆動線を、第１スイッチング部ＳＷ１、および第２スイッチング部２２を構成するスイッチＳＷ２を用いて切り離す。このときＶＣＯＭ電極とソース駆動線はこれらを能動する各ドライバから切り離され浮遊状態となっている。また、スイッチＳＷ２によってＶＣＯＭ電極とソース駆動線が短絡状態となる。短絡の直前は行ｎ−１の画素を書き込むために必要な電圧値にソース駆動線およびＶＣＯＭ電極が充電されている。また、すでに画素の書き込みは終了しており、ソース駆動線およびＶＣＯＭ電極の配線容量や層間寄生容量等に充電されている電荷の役割は終了している。このとき、各画素は、液晶容量（ＣＬＣ）および保持容量（ＣＳＴ）とＶＣＯＭ電極とが容量結合した状態で書き込まれた電位差（階調）を保持している。
【００４３】
ここで、表示部１０がチャージシェアリング機構を備えていない場合には、ソース駆動線に溜まっている役割が終わり不要となった電荷の回収と所望の電位へ充電（書き込み）が、ソースドライバ１６によって駆動される。極性ライン反転駆動（行反転）かつＶＣＯＭパルス駆動の場合には、ＶＣＯＭ電極は必ず極性反転を行うために高い電位から低い電位へ、もしくは低い電位から高い電位へ電位が推移することとなるが、この充電もＶＣＯＭドライバ１８が担うこととなる。そのため、チャージシェアリング機構を備えていない場合には、画素書き込み前準備であるＶＣＯＭ電極およびソース駆動線の極性反転時に電位の推移が大きく発生し、電荷の移動が大きいために消費電力が大きくなる。
【００４４】
従来の技術では、上記極性反転を行うタイミングでチャージシェアリングを行うことによって、ＶＣＯＭ電極とソース駆動線に溜まった不要電荷を短絡して中和させ、ＶＣＯＭ電極およびソース駆動線を同電位に推移させている。上記動作は、行ｎの画素書き込みの電位方向に推移するため、ドライバ駆動のサポートの役割も果たし、プリチャージ動作と似た効果ももたらす。また、このとき電力は消費されていない。
【００４５】
チャージシェアリング期間は積極的に各ドライバが能動して充電を行っている期間ではなく、ＶＣＯＭ電極とソース駆動線にそれぞれ溜まっている電荷を中和し電位をそれぞれの容量分割比によって決まる電位（仮に中点とする）に外部から電荷を供給せずに推移させることが、チャージシェアリングの目的であり、チャージシェアリングは、電荷の再利用をすることによって低消費電力化を図るものである。したがって、チャージシェアリングの効果を最大限に引き出すためには、例えば、ＶＣＯＭ電極とソース駆動線および短絡点の容量およびインピーダンスを低くするか、チャージシェアリング期間を長く保つことが必要となる。図１、図２に示す構成では、一水平期間内でチャージシェアリングおよび画素書き込みを時分割で行わなければならないため、例えば図５、図６に示すように、必然的に駆動タイミングが一水平期間内において下記の（ｉ）〜（ｉｉｉ）の順となる。
（ｉ）チャージシェアリングＯＮ
（ｉｉ）極性反転ドライブ
（ｉｉｉ）チャージシェアリングＯＦＦ
【００４６】
一水平期間が一定の場合、チャージシェアリング期間を長くとると画素書き込み期間が圧迫される。一方、短い時間で画素書き込みを行うためにはソースドライバの駆動能力を上げる必要があり、駆動能力を上げるためにはソースドライバを構成するバッファ、アンプの定電流を大きくしなければならない。ここで、上記のようにバッファ、アンプの定電流を大きくすることは、上記チャージシェアリングの目的に反しており、かえって電力の増加に繋がってしまう。
【００４７】
表示装置における一画面分の走査は、一般的には解像度に依存せず、常に一定（例えば６０「Ｈｚ」程）である。そのため、水平解像度の増加は一水平期間の減少と直結しており、高解像度化が進む傾向にある現在では、一水平期間は減少傾向にある。また、高解像度化が進むにつれ、ソース駆動線に接続される画素書き込み制御用のスイッチング素子（図１に示すトランジスタＴＲ１に相当）の数も増加するため、負荷も大きくなることとなる。したがって、表示装置の高解像度化や高フレームレート化が進むにつれ、チャージシェアリング期間を長く保つことはできない。チャージシェアリング期間を長く確保できない場合、表示装置１０では、図６のＡに示す部分のように完全なチャージシェアリングが行われないことになり、不要電荷が余った状態となる。また、表示装置１０では、さらに、電位推移が不十分であることから効果的な駆動電力の削減効果が期待できない。
【００４８】
したがって、従来の技術に係る図２に示す構成をとる従来の表示装置１０では、液晶表示装置における消費電力の低減を図ることはできない。ここで、図２に示す構成における問題は、短絡点のインピーダンスが高いことである。ドライバ端のみで短絡しているため、ＶＣＯＭ電極とソース駆動線間の電荷移動時の電流密度が短絡点で増している。つまり、図２に示す構成では、短絡点から遠いほどチャージシェアリングの効果は薄れることとなる。
【００４９】
図７は、上記図２に示す構成に係る問題の解決を図るための、従来の表示装置１０の他の構成を示している。図７に示す構成では、ソース駆動線の他端（ソース駆動線におけるスイッチング部２２が接続される一端とは反対の端）にスイッチング部２４を備えている。つまり、図７に構成をとる表示装置１０は、ソース駆動線の両端に短絡点を設けることによって、インピーダンスを下げている。よって、図３に示す構成をとる表示装置１０は、図２に示す構成をとる表示装置１０よりもチャージシェアリングの効果を高めることが可能となる。しかしながら、図３に示す構成をとる表示装置１０では、ソース駆動線の中点に向かうほど負荷が高くなることから、中点に向かうほどチャージシェアリングの効果が薄れることとなる。したがって、従来の技術に係る図３に示す構成をとったとしても、液晶表示装置における消費電力の低減を図ることができるとは限らない。
【００５０】
（本発明の実施形態に係る表示装置１００）
［本発明の実施形態に係る表示装置１００の概要］
上記のように、従来の技術を用いたとしても、液晶表示装置における消費電力の低減を図ることができるとは限らない。そこで、本発明の実施形態に係る表示装置１００は、短絡点のインピーダンスをさらに下げる回路構成をとり、チャージシェアリングに要する時間を不要電荷の再利用率を高めた上で短縮させる駆動方法を用いることによって、チャージシェアリング効果を向上させる。
【００５１】
以下、本発明の実施形態に係る回路構成の構成と、本発明の実施形態に係る駆動方法について説明する。なお、以下では、従来の技術と、本発明の実施形態に係る表示装置１００に係る技術との差異の比較をより容易とするために、図６に示す波形に相当する波形を説明に用いる。
【００５２】
［本発明の実施形態に係る回路構成］
図８は、本発明の実施形態に係る表示装置１００が備える画素の画素回路（画素の等価回路）を示す説明図である。本発明の実施形態に係る画素は、例えば、第１スイッチング素子ＴＲ１と、画素電極（図示せず）とＶＣＯＭ電極（対向電極）との間に形成される液晶容量ＣＬＣと、画素電極とＶＣＯＭ電極との間に形成される保持容量ＣＳＴと、保持容量ＣＳＴの両端をバイパスするように電気的に制御可能な第２スイッチング素子ＴＲ２とを有する。
【００５３】
第１スイッチング素子ＴＲ１は、ゲート端子に印加されるゲート駆動線信号ＧＰＸ（走査信号）の論理レベルに応じて選択的に導通する。第１スイッチング素子ＴＲ１が選択的に導通することによって、第１端子に接続されたソース駆動線（信号線）に印加されるソース駆動線信号（データ信号）が書き込まれる。また、第２スイッチング素子ＴＲ２は、ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号ＧＳＰＸの論理レベルに応じて導通する。第２スイッチング素子ＴＲ２が導通することによって、保持容量ＣＳＴの両端はＶＣＯＭ電極に短絡される。
【００５４】
よって、表示装置１００は、画素回路が第２スイッチング素子ＴＲ２を備えることによって、画素内でチャージシェアリングを行うことが可能である。以下では、本発明の実施形態に係る画素内におけるチャージシェアリングを、「第１のチャージシェアリング」と示す場合がある。
【００５５】
ここで、図８では、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とが、Ｎチャネル型のＦＥＴ（Field Effect Transistor）である例を示しているが、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とは、Ｎチャネル型のＦＥＴに限られない。例えば、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とは、Ｐチャネル型のＦＥＴであってもよい。上記の構成であっても、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とは、ゲート端子に印加される信号の論理レベルに応じて選択的に導通することが可能である。また、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とは、同一の特性を有する任意のスイッチング素子で構成することが可能である。
【００５６】
また、図８に示すように、画素を、第１スイッチング素子ＴＲ１と第２スイッチング素子ＴＲ２とが同一の特性を有するスイッチング素子（図８ではＮチャネル型のＦＥＴ）として製造することによって、例えば図１に示す画素を製造する場合と比較して、製造コストは変わらない。
【００５７】
図９は、本発明の実施形態に係る表示装置１００の構成の一例を示す説明図である。表示装置１００は、表示パネル１０２（表示部）と、ゲートドライバ１０４（走査線駆動部）と、ソースドライバ１０６（信号線駆動部）と、ＶＣＯＭドライバ１０８（対向電極駆動部）と、タイミング制御部１１０と、第１スイッチング部ＳＷ１と、第２スイッチング部１１２とを備える。
【００５８】
表示パネル１０２は、マトリクス状に配置されるソース駆動線（信号線。Ｓ[ｍ]）およびゲート駆動線（走査線。ＧＬ[ｎ]）を有し、ソース駆動線およびゲート駆動線の交差箇所それぞれには、図８に示す画素回路が設けられる。以下では、表示パネル１０２の内部に含まれる駆動線を「内部駆動線」と示す場合がある。また、表示パネル１０２は、内部駆動線として、ゲート駆動線と並走して配線されるチャージシェアリング駆動線（ＣＳ[ｎ]）を有する。
【００５９】
ゲートドライバ１０４は、ゲート駆動線（ＧＬ[ｎ]）にゲート駆動線信号ＧＰＸ（走査信号）を印加する。また、ゲートドライバ１０４は、チャージシェアリング駆動線（ＣＳ[ｎ]）に第１チャージシェアリング駆動信号ＧＳＰＸを印加する。
【００６０】
〔ゲートドライバ１０４の構成例〕
図１０は、本発明の実施形態に係るゲートドライバ１０４（走査駆動部）の構成の一例を示す説明図である。ゲートドライバ１０４は、図３に示す回路３０と同様の構成を有し、シフトデータＳＴＶに基づく信号を生成する回路１５０と、各ゲート駆動線および各チャージシェアリング駆動線に対応するドライバ回路１５２とを備える。ここで、ゲートドライバ１０４は、図３に示す従来のゲートドライバ１４にチャージシェアリング制御信号（ＣＳＥ。以下、「第２チャージシェアリング制御信号」と示す場合がある。）の入力を追加し、タイミング制御部１１０の第２チャージシェアリング制御信号ＣＳＥの出力と接続したものである。また、ゲートドライバ１０４は、ゲートドライバ１ビット・セル内で第１チャージシェアリング駆動信号ＧＳＰＸを、ｎ行水平期間に生成する。より具体的には、ゲートドライバ１０４は、ゲートドライバ1ビット・セル内で一水平期間において有効となっているノード（ＨＥ[ｎ]）と第２チャージシェアリング制御信号ＣＳＥと論理ゲートすることによって、チャージシェアリング駆動線（ＣＳ[ｎ]）に対応する第１チャージシェアリング駆動信号ＧＳＰＸを生成する。
【００６１】
図１０に示すように、ゲートドライバ１０４は、ゲート駆動線と同様にゲートドライバ１０４の各セル内でシフトレジスタのシフトデータと第２チャージシェアリング駆動信号ＣＳＥとを論理ゲートすることによって、チャージシェアリング駆動線を駆動する。ゲートドライバ１０４が上記のような構成をとることによって、表示装置１００は、一水平期間内においてＧＥ信号、ＣＳＥ信号のタイミングを制御することにより、ゲート駆動線とチャージシェアリング駆動線を任意のタイミングで制御することができる。
【００６２】
図１０に示す構成をとることによって、ゲートドライバ１０４は、ゲート駆動線信号ＧＰＸ（走査信号）の生成に用いられるシフトデータＳＴＶを用いて、第１チャージシェアリング駆動信号ＧＳＰＸを生成し、生成した第１チャージシェアリング駆動信号ＧＳＰＸをチャージシェアリング駆動線（ＣＳ[ｎ]）に印加する。また、ゲートドライバ１０４は、ゲート駆動線信号ＧＰＸ（走査信号）の生成に用いられるシフトデータＳＴＶと、第２チャージシェアリング駆動信号ＣＳＥとを用いて（論理ゲートすることによって）第１チャージシェアリング駆動信号ＧＳＰＸを生成し、生成した第１チャージシェアリング駆動信号ＧＳＰＸをチャージシェアリング駆動線（ＣＳ[ｎ]）に印加する。
【００６３】
なお、本発明の実施形態に係るゲートドライバ１０４の構成は、図１０に示す構成に限られない。図１１は、本発明の実施形態に係るゲートドライバ１０４（走査駆動部）の構成の他の例を示す説明図である。
【００６４】
図１１に示すゲートドライバ１０４は、シフトデータＳＴＶに基づく信号を生成する回路１５４と、各ゲート駆動線および各チャージシェアリング駆動線に対応するドライバ回路１５６とを備える。ここで、ゲートドライバ１０４は、図１０と同様に、図３に示す従来のゲートドライバ１４に第２チャージシェアリング制御信号（ＣＳＥ）の入力を追加し、タイミング制御部１１０の第２チャージシェアリング制御信号ＣＳＥの出力と接続したものである。また、ゲートドライバ１０４は、ゲートドライバ１ビット・セル内で第１チャージシェアリング駆動信号ＧＳＰＸを、ｎ−１行およびｎ行水平期間に生成する。より具体的には、ゲートドライバ１０４は、ゲートドライバ１ビット・セル内でハーフラッチによってシフトされているシフトデータ・ノード（ＳＲ[ｎ]）と第２チャージシェアリング制御信号ＣＳＥと論理ゲートすることによって、チャージシェアリング駆動線（ＣＳ[ｎ]）に対応する第１チャージシェアリング駆動信号ＧＳＰＸを生成する。
【００６５】
本発明の実施形態に係るゲートドライバ１０４は、例えば図１０、図１１に示す構成をとることによって、ゲート駆動線信号ＧＰＸおよび第１チャージシェアリング駆動信号ＧＳＰＸを生成し、ゲート駆動線（ＧＬ[ｎ]）とチャージシェアリング駆動線（ＣＳ[ｎ]）にゲート駆動線信号ＧＰＸと第１チャージシェアリング駆動信号ＧＳＰＸとを印加する。なお、本発明の実施形態に係るゲートドライバ１０４の構成が、図１０、図１１に示す構成に限られないことは、言うまでもない。
【００６６】
再度図９を参照して、本発明の実施形態に係る表示装置１００の構成の一例について説明する。ソースドライバ１０６は、ソース駆動線（信号線）にソース駆動線信号（データ信号）を印加する。ＶＣＯＭドライバ１０８は、ＶＣＯＭ電極を駆動させる。タイミング制御部１１０は、ゲートドライバ１０４、ソースドライバ１０６、およびＶＣＯＭドライバ１０８それぞれの駆動タイミングを制御する。
【００６７】
第１スイッチング部ＳＷ１は、ＶＣＯＭドライバ１０８とＶＣＯＭ電極とを、印加される第２チャージシェアリング駆動信号ＣＳＥの論理レベルに応じて選択的に導通させる。ここで、第２チャージシェアリング駆動信号ＣＳＥは、タイミング制御部１１０が印加する。第２スイッチング部１２２は、表示パネル１０２を構成するソース駆動線（Ｓ［ｍ］）ごとにスイッチＳＷ２（例えば３極スイッチ）を備え、各ソース駆動線（Ｓ［ｍ］）とソースドライバ１０６との接続、または、ソース駆動線（Ｓ［ｍ］）とＶＣＯＭ電極との接続を、第２チャージシェアリング駆動信号ＣＳＥの論理レベルに応じて切り替え、選択的にソース駆動線（Ｓ［ｍ］）をＶＣＯＭ電極に短絡させる。
【００６８】
より具体的には、表示装置１００は、第２チャージシェアリング駆動信号ＣＳＥの倫理レベルを制御することによって、第１スイッチング部ＳＷ１については、チャージシェアリング無効時にはＶＣＯＭドライバ出力と接続され、チャージシェアリング有効時には、フローティングとなるようにさせる。また、表示装置１００は、第２チャージシェアリング駆動信号ＣＳＥの倫理レベルを制御することによって、第２スイッチング部１１２を構成する各スイッチＳＷ２［ｍ］については、チャージシェアリング無効時にはソースドライバ出力と接続され、チャージシェアリング有効時はＶＣＯＭ電極と接続するようにさせるつまり、表示装置１００は、ＶＣＯＭ電極に接続する先をＶＣＯＭドライバ出力かフローティングのどちらかを選択可能なように、第１スイッチング部ＳＷ１と、第２スイッチング部１２２とを備える。
【００６９】
よって、表示装置１００は、第１スイッチング部ＳＷ１と、第２スイッチング部１２２とを備えることによって、図２に示す表示装置１０と同様のチャージシェアリングを行うことが可能である。以下では、表示パネル１０２（表示部）を構成するソース駆動線（信号線。Ｓ［ｍ］）をＶＣＯＭ電極に短絡させることによるチャージシェアリングを、「第２のチャージシェアリング」と示す場合がある。
【００７０】
表示装置１００は、例えば図９に示す構成をとることによって、図２に示す構成と同様の第２のチャージシェアリングに加え、画素内における第１のチャージシェアリングを行うことができる。本発明の実施形態に係る表示装置１００が第１のチャージシェアリングをさらに行うことによる効果については、後述する本発明の実施形態に係る駆動方法において、説明する。
【００７１】
なお、本発明の実施形態に係る表示装置１００の構成は、図９に示す構成に限られない。例えば、本発明の実施形態に係る表示装置１００は、図７に示す表示装置１０が備えるスイッチング部２４と同様の構成を有するスイッチング部（第３スイッチング部）をさらに備えていてもよい。上記の構成では、第３スイッチング部を構成する各スイッチＳＷ３［ｍ］のスイッチ極の１つはソース駆動線に接続され、もうひとつのスイッチ極はＶＣＯＭ電極に接続にされる。上記の構成によって、表示装置１００は、各スイッチＳＷ３［ｍ］を制御する第２チャージシェアリング駆動信号ＣＳＥの倫理レベルを変更することによって、ソース駆動線の接続先を、チャージシェアリング無効時にはフローティング、チャージシェアリング有効時はＶＣＯＭ電極とすることが可能となる。
【００７２】
図１２は、本発明の実施形態に係る表示装置１００の構成の他の例を示す説明図である。図１２に示すように、本発明の実施形態に係る表示装置１００は、従来の技術に係るチャージシェアリング（第２のチャージシェアリング）を行わない構成をとることも可能である。図１２に示す構成であっても、表示装置１００は、第１のチャージシェアリングを行うことが可能であるので、チャージシェアリング機構がない構成を有する表示装置よりも、より低消費電力で駆動することができる。
【００７３】
［本発明の実施形態に係る駆動方法］
次に、例えば図９に示す本発明の実施形態に係る表示装置１００の駆動方法について説明する。
【００７４】
（０）基本駆動
まず、本発明の実施形態に係る表示装置１００における基本駆動について説明する。
【００７５】
ゲートドライバ１０４は、垂直方向開始データＳＴＶをシフトデータとし、ゲートドライバ・シフトクロックＣＫＶでゲートドライバ１０４内のシフトレジスタをシフトすることで行走査駆動を行う。また、ゲートドライバ１０４は、シフトデータを成形して一水平期間を生成する（ＨＥ[ｎ]）。
【００７６】
ＨＥ[ｎ]が有効な行において、タイミング制御部１１０より制御されるゲート制御信号ＧＥが有効な期間、当該行の画素全てが画素書き込み状態となる。
【００７７】
画素書き込み状態では、画素のスイッチング素子ＴＲ１が導通し、ＶＣＯＭ電位を基点としてソース駆動線との電位差が画素容量に充電される。ここで、本発明の実施形態に係る画素容量とは、液晶容量ＣＬＣおよび保持容量ＣＳＴを含む容量をいう。
【００７８】
画素書き込み充電が完了後、ゲート制御信号ＧＥを無効にし、スイッチング素子ＴＲ１を開放することで画素容量はＶＣＯＭ電極に対し容量結合した状態で画素電位を保持する。
【００７９】
画素電位は容量成分で保持しているため、時間の経過と共に放電する。そのため、表示装置１００は、所望の階調電位以下とならない周期で再書き込みを行う。
【００８０】
図９に示すようなアクティブマトリクス型の表示装置では、行方向に対する画素は同時に書き込まれ、列方向は順次走査によって書き込まれる。つまり、表示装置１００は、走査を一画面分行うことで１つの画像として表示画面上に表示する。
【００８１】
画素は再書き込みが必要であるため、表示装置１００が画像を表示している間は、一画面分の走査をリフレッシュ・レート（周期）にしたがって繰り返す。
【００８２】
また、表示装置１００のような液晶表示装置では、液晶素子の特性劣化を軽減するために、画素容量に書き込む電位をＶＣＯＭ電位基点に正電位書き込みと負電位書き込みとを切り替えて書き込む必要がある（極性反転）。
【００８３】
ここで、極性反転の方法としては、例えば、極性ライン反転や、極性カラム反転、極性ドット反転などが挙げられる。また、極性反転を駆動するためのソースドライバ１０６とＶＣＯＭドライバ２０８の動作は、主に２つあり、１つがＶＣＯＭ定電圧駆動、もうひとつがＶＣＯＭパルス駆動である。ＶＣＯＭ定電圧駆動は、ＶＣＯＭドライバ１０８の出力が定電圧で、ソースドライバ１０６がＶＣＯＭ電位を基点に正電位（正極性）もしくは負電位（負極性）を出力することで極性反転駆動を行う。ＶＣＯＭパルス駆動では、ＶＣＯＭドライバ１０８が２値の正弦波を出力する。上記正弦波の高電位をＶＣＯＭＨ、低電位をＶＣＯＭＬとすると、正極性ではＶＣＯＭＬを出力し、負極性ではＶＣＯＭＨを出力することとなる。ソースドライバ１０６は、ＶＣＯＭ電位を基点に正極性では正電位、負極性では負電位を出力する。基点電位であるＶＣＯＭ電位が推移するため、ソースドライバ１０６の絶対振幅は、ＶＣＯＭ定電圧駆動と比較して小さくなる。よって、低電圧駆動が可能となる。
【００８４】
また、例えば図５に示すように、極性ライン反転および極性ドット反転では、行の走査が推移する度に極性反転駆動が行われる。
【００８５】
ここで、画素書き込み前準備である極性反転を行う際のＶＣＯＭ電極、ソース駆動線の充放電、および画素書き込み時の画素容量充放電を駆動する際には、大きく電力が消費される。よって、ＶＣＯＭ電極、ソース駆動線の駆動を低消費電力で行うことと、画素書き込みを低消費電力で行うことが、液晶表示装置における消費電力の低減に繋がる。
【００８６】
表示装置１００は、上記のような基本駆動を行う。次に、本発明の実施形態に係る表示装置１００における駆動方法について説明する。以下では、表示装置１００が図１０に示すゲートドライバ１０４を備える場合における駆動方法（第１の駆動方法）の一例と、表示装置１００が図１１に示すゲートドライバ１０４を備える場合における駆動方法（第２の駆動方法）の一例とについて説明する。
【００８７】
（１）第１の駆動方法
図１３は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図である。ここで、図１３に示す「ＣＳ[ｎ]」は、チャージシェアリング駆動線（nは自然数）を示している（以下、同様とする。）。また、図１３に示す「Ｔｉｍｉｎｇ−Ａ」はＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設けない場合の例を示しており、「Ｔｉｍｉｎｇ−Ｂ」はＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設けた場合の例を示している。また、「Ｔｉｍｉｎｇ−Ｃ」は、ＧＥ信号およびＣＳＥ信号のオーバーラップ期間を設け、その後一旦ＧＥ信号をオフにした場合の例を示している。
【００８８】
まず、図１３を参照しつつ、表示装置１００におけるチャージシェアリングに関する動作の概要について説明する。
【００８９】
（１−０）初期状態
ゲートドライバ１０４の走査によって、行ｎの水平期間に推移する直前では、ゲート駆動制御信号ＧＥが無効、第１チャージシェアリング制御信号ＧＳＰＸが無効となっており、ゲート駆動線（ＧＬ[ｎ]）およびチャージシェアリング駆動線（ＣＳ[ｎ]）は無効となっている。すなわち、初期状態とは、画素（ｎ，ｍ）内の第１スイッチング素子ＴＲ１および第２スイッチング素子ＴＲ２は、共に開放状態となっている状態である。
【００９０】
（１−１）Ｔｉｍｉｎｇ−Ａ
図１４は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図であり、Ｔｉｍｉｎｇ−Ａに係る動作波形を示している。図１３、図１４を参照しつつ、Ｔｉｍｉｎｇ−Ａにおける駆動方法について説明する。
【００９１】
現在の行ｎに水平期間が推移後、第一にＣＳＥ信号を有効にし、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、および第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）を実施する。ＣＳＥ信号が有効であることから、第１スイッチング部ＳＷ１によってＶＣＯＭ電極とＶＣＯＭドライバ１０８は切り離され、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ソース駆動線はＶＣＯＭ電極と短絡する。また、現在の行各画素の第２スイッチング素子ＴＲ２は導通し、画素容量の両端極をＶＣＯＭ電極に短絡させる。このとき第１スイッチング素子ＴＲ１は開放されているため、それぞれのチャージシェアリングは独立して実施される。ここで、チャージシェアリング時には、電力は消費されていない（第一の状態）。
【００９２】
ＣＳＥ信号を無効にし、チャージシェアリングを終了する。このときソース駆動線は、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ＶＣＯＭドライバ出力と導通され、ＶＣＯＭ電極は、第１スイッチング部ＳＷ１によってＶＣＯＭドライバと導通し、ＶＣＯＭドライバによって駆動される（第二の状態）。
【００９３】
ＧＥ信号を有効にし、画素書き込みを実施する。このとき、現在の行各画素の第１スイッチング素子ＴＲ１は各ソース駆動線と導通され、ＶＣＯＭ電極電位との電位差が画素容量に充電される。また、第２スイッチング素子ＴＲ２は開放状態であるため、充電動作に作用しない（第三の状態）。
【００９４】
画素書き込み動作によって所望の電位（階調）の充電が完了後、ＧＥ信号を無効にし、画素書き込み状態を終了する。このとき、第１スイッチング素子ＴＲ１は開放され、画素容量はＶＣＯＭ電極と容量結合した状態で画素電位を保持する（第四の状態）。
【００９５】
図１４に示すＴｉｍｉｎｇ−Ａでは、表示装置１００は、例えば上記のように動作する。
【００９６】
（１−２）Ｔｉｍｉｎｇ−Ｂ
図１５は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図であり、Ｔｉｍｉｎｇ−Ｂに係る動作波形を示している。図１３、図１５を参照しつつ、Ｔｉｍｉｎｇ−Ｂにおける駆動方法について説明する。
【００９７】
現在の行ｎに水平期間が推移後、第一にＣＳＥ信号を有効にし、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、および第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）を実施する。ＣＳＥ信号が有効であることから、第１スイッチング部ＳＷ１によってＶＣＯＭ電極とＶＣＯＭドライバ１０８は切り離され、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ソース駆動線はＶＣＯＭ電極と短絡する。また、現在の行各画素の第２スイッチング素子ＴＲ２は導通し、画素容量の両端極をＶＣＯＭ電極に短絡させる。このとき第１スイッチング素子ＴＲ１は開放されているため、それぞれのチャージシェアリングは独立して実施される。ここで、チャージシェアリング時には、電力は消費されていない（第一の状態）。
【００９８】
ＧＥ信号を有効にすることでＣＳＥ信号とのオーバーラップ期間を生成する。このとき現在の行各画素の第２スイッチング素子ＴＲ２が導通状態で、第１スイッチング素子ＴＲ１は導通されるため、各画素内にＶＣＯＭ電極−ソース駆動線を短絡させるパスが形成される。上記は、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）において短絡点のインピーダンスが下がることを意味し、時定数が下がることから電荷の中和速度が増す（第二の状態）。ここで、上記のように、第１スイッチング素子ＴＲ１および第２スイッチング素子ＴＲ２の導通を行うことによりソース駆動線（信号線）をＶＣＯＭ電極（対向電極）に短絡させるチャージシェアリングは、低インピーダンス・チャージシェアリング（第３のチャージシェアリング）と捉えることができる。
【００９９】
ＣＳＥ信号を無効にし、チャージシェアリングを終了する。このとき、ソース駆動線は、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ＶＣＯＭドライバ出力と導通され、ＶＣＯＭ電極は、第１スイッチング部ＳＷ１によってＶＣＯＭドライバと導通し、ＶＣＯＭドライバによって駆動される。また、ＧＥ信号が有効であることから、画素書き込みを実施する。このとき現在の行各画素の第１スイッチング素子ＴＲ１は各ソース駆動線と導通され、ＶＣＯＭ電極電位との電位差が画素容量に充電される。また、第２スイッチング素子ＴＲ２は開放状態であるため充電動作に作用しない（第三の状態）。
【０１００】
画素書き込み動作によって所望の電位（階調）の充電が完了後、ＧＥ信号を無効にし、画素書き込み状態を終了する。このとき第１スイッチング素子ＴＲ１は開放され、画素容量はＶＣＯＭ電極と容量結合した状態で画素電位を保持する（第四の状態）。
【０１０１】
図１５に示すＴｉｍｉｎｇ−Ｂでは、表示装置１００は、例えば上記のように動作する。
【０１０２】
（１−３）Ｔｉｍｉｎｇ−Ｃ
表示装置１００は、Ｔｉｍｉｎｇ−Ｂの第二の状態と第三の状態の間に、ＧＥ信号およびＣＳＥ信号無効状態を生成し、Ｔｉｍｉｎｇ−Ａの第二の状態を生成する。
【０１０３】
その後、表示装置１００は、Ｔｉｍｉｎｇ−Ａの第三の状態、第四の状態へと移行する。
【０１０４】
Ｔｉｍｉｎｇ−Ｃでは、表示装置１００は、例えば上記のように動作する。
【０１０５】
第１の駆動方法を用いる表示装置１００は、例えば上記のように動作する。ここで、表示装置１００の動作は、水平期間内では従来技術と同様に、以下の（Ｉ）〜（ＩＩＩ）の駆動を時分割で行っている。
（Ｉ）チャージシェアリングＯＮ
（ＩＩ）極性反転ドライブ
（ＩＩＩ）チャージシェアリングＯＦＦ
【０１０６】
このとき、従来の技術と大きく異なる部分は、チャージシェアリング期間にＶＣＯＭ電極とソース駆動線を短絡させると同時に、書き込みを行う現在の行全ての画素を、それぞれの画素内で保持容量（ＣＳＴ）の両端をＶＣＯＭ電極と短絡させる点にある。
【０１０７】
図１４を参照して本発明の実施形態に係る駆動法の優位性に関して説明する。本発明の実施形態に係る駆動法を用いることによって、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、と第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）とが、それぞれ独立して行われる。ＶＣＯＭ電極−ソース駆動線間は、従来技術と同様にチャージシェアリングが行われ、ＶＣＯＭ電極−画素容量間では行方向全ての画素それぞれでチャージシェアリングが行われる。
【０１０８】
図１４のＢおよび図１４のＣに示すように、ＶＣＯＭ電極−ソース駆動線間の容量およびインピーダンスに対して、ＶＣＯＭ電極容量−画素容量間の容量およびインピーダンスは小さい値である。よって、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）に要する時間と比較した場合、画素内電荷は短い時間でチャージシェアリングが完了する。
【０１０９】
また、画素容量はＶＣＯＭ電極容量との容量分割比で無視可能な容量差があるため、画素電位はほぼＶＣＯＭ電極と同電位（第２スイッチング素子ＴＲ２の閾値電圧Ｖｔｈ分オフセットがかかった電位）に推移する。ここで、従来の技術では、画素内電荷は各ドライバによって駆動されるまで保持した状態である。画素内では極性反転によってＶＣＯＭ電位と画素電位の高さ関係が必ず逆転するため電位が大きく推移する。そして、上記の駆動を行う際に大きく電力が消費される。
【０１１０】
それに対して、本発明の実施形態に係る表示装置１００では、各ドライバによる駆動を行う前には必ずＶＣＯＭ電位に推移されているため、所望の階調への書き込みの際に電位の逆転は発生せず電位推移量も小さくなる。したがって、表示装置１００は、電力を低く抑えることが可能となることから、消費電力の低減を図ることができる。
【０１１１】
また、従来の技術では、従来の技術では図５のＴｉｍｉｎｇ−Ｂ、Ｔｉｍｉｎｇ−Ｃに示すように、ＣＳＥ信号とＧＥ信号にオーバーラップ期間を設けることが可能であるが、従来の技術では、図１に示すように、ＧＥ信号を有効にすることでトランジスタＴＲ１が短絡してソース駆動線と接続された状態となる。この場合、上述した本発明の実施形態に係る表示装置１００と、電位駆動的には似ている状態になるが、実際の動作では大きく異なっている。
【０１１２】
より具体的には、従来の技術ではトランジスタＴＲ１を短絡させる手法をとっているが、この場合の画素容量はＶＣＯＭ電極と容量結合している状態であるため、電荷供給（移動）はトランジスタＴＲ１を介して行われる。すなわち、チャージシェアリング用短絡点からみた場合、画素容量分の負荷が増えた状態となる。したがって、従来の技術に係るチャージシェアリングと、本発明の実施形態に係るチャージシェアリングとが、同じチャージシェアリング期間で行われた場合には、従来の技術に係るチャージシェアリングの効果は、本発明の実施形態に係るチャージシェアリングの効果よりも薄れることとなる。
【０１１３】
また、本発明の実施形態に係る表示装置１００は、図１３のＴｉｍｉｎｇ−Ｂ、Ｔｉｍｉｎｇ−Ｃに示すように、従来の技術と同様にＣＳＥ信号とＧＥ信号のオーバーラップ期間を設けることが可能である。また、表示装置１００では、従来の技術が用いられる場合よりも、チャージシェアリング効果をより向上させる作用が働くこととなる。図１５を参照して、本発明の実施形態に係る上記効果について説明する。
【０１１４】
第一にＧＥ信号無効状態でＣＳＥ信号を有効にする。この状態は上述した内容と同じであり、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、および第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）がそれぞれ独立に行われている。このとき、ＶＣＯＭ電極とソース駆動線は互いに溜まっている電荷が短絡点によってチャージシェアリングされており、画素容量は、ＶＣＯＭ電極−ソース駆動線間の負荷と比較して非常に小さいため、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）に要する時間よりも早い時間で第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）によってＶＣＯＭ電極の電位に推移する（第一の状態）。
【０１１５】
その後ＧＥ信号を有効にすることによって、表示装置１００は、ＣＳＥ信号とのオーバーラップ期間を生成する。このとき、チャージシェアリング機能が効いた状態で画素の第１スイッチング素子ＴＲ１が短絡することになる（第二の状態）。また、その後ＣＳＥ信号を無効にすることによって、ＶＣＯＭ電極はＶＣＯＭドライバにより駆動し、ソース駆動線および現在の画素は、ソースドライバ１０６が所望の電位へ駆動する（第三の状態）。所望の電位への書き込みが完了後、ＧＥ信号を無効にし、画素容量とソース駆動線を切り離し、ＶＣＯＭ電極との容量結合によって画素電位を保持する（第四の状態）。
【０１１６】
本発明の実施形態に係る表示装置１００における、従来の表示装置１０に対する優位性は、上記第二の状態にある。従来の技術における第二の状態は、駆動負荷を増やしチャージシェアリング効果を低減させている。しかしながら、本発明の実施形態に係る表示装置１００では、画素容量とＶＣＯＭ電極が、第２スイッチング素子ＴＲ２によって画素内で短絡しており、さらに第一の状態においてＶＣＯＭ電位に既に推移しているため、現在の行画素全ての第２スイッチング素子ＴＲ２が短絡点として作用する。すなわち、表示装置１００では、ＶＣＯＭ電極−ソース駆動線間のインピーダンスが低くなることとなる。
【０１１７】
したがって、表示装置１００では、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）が効果的に行われ、チャージシェアリングに要する時間も短くなる。
【０１１８】
ここで、チャージシェアリング期間が短くなることによって、表示装置１００では、各ドライバによる駆動時間（第四の状態）を長くとることが可能となる。また、第四の状態を長くとれれば、ソースドライバ１０６やＶＣＯＭドライバ１０８のバッファ、アンプの定電流を低くして駆動能力を抑えることが可能となる。したがって、表示装置１００は、さらなる低消費電力駆動を実現することができる。
【０１１９】
なお、図１３のＴｉｍｉｎｇ−Ｃは、第四の状態へ推移する前にＣＳＥ信号とＧＥ信号両方を一旦無効にすることによって、チャージシェアリング期間後、画素書き込み期間に入る前にドライバ駆動によってソース駆動線充電を先行して行う駆動である。したがって、図１３のＴｉｍｉｎｇ−Ｃで駆動する場合においても、表示装置１００は、消費電力の低減を図ることができる。
【０１２０】
（２）第２の駆動方法
次に、表示装置１００が図１１に示すゲートドライバ１０４を備える場合における駆動方法について説明する。
【０１２１】
図１６は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図である。ここで、図１６に示す「Ｔｉｍｉｎｇ−Ａ」は、現在の行ｎの１つ前の走査行ｎ−１において先行して画素内におけるチャージシェアリング（第１のチャージシェアリング）を行い、現在の行ｎにおいて低インピーダンス・チャージシェアリング（第３のチャージシェアリング）を行う場合の例を示している。また、「Ｔｉｍｉｎｇ−Ｂ」は、Ｔｉｍｉｎｇ−Ａと同様に、走査行ｎ−１において先行して画素内におけるチャージシェアリングを行い、現在の行ｎにおいて低インピーダンス・チャージシェアリングを行った後、画素書き込みを実施、完了する場合の例を示している。
【０１２２】
まず、図１６を参照しつつ、表示装置１００におけるチャージシェアリングに関する動作の概要について説明する。
【０１２３】
（２−０）初期状態
ゲートドライバ１０４の走査によって現在の行の１つ前の走査行ｎ−１および現在の行ｎの水平期間に推移する直前では、ゲート駆動制御信号ＧＥが無効、チャージシェアリング制御信号ＧＳＰＸが無効となっており、ゲート駆動線（ＧＬ[ｎ]）およびチャージシェアリング駆動線（ＣＳ[ｎ]）は無効となっている。すなわち、初期状態とは、画素（ｎ，ｍ）内の第１スイッチング素子ＴＲ１および第２スイッチング素子ＴＲ２は、共に開放状態となっている状態である。
【０１２４】
（２−１）Ｔｉｍｉｎｇ−Ａ
図１７は、本発明の実施形態に係る表示装置１００におけるチャージシェアリングに関する動作に係る波形を示す説明図であり、Ｔｉｍｉｎｇ−Ａに係る動作波形を示している。図１６、図１７を参照しつつ、Ｔｉｍｉｎｇ−Ａにおける駆動方法について説明する。
【０１２５】
現在の行の１つ前の走査行ｎ−１に水平期間が推移後、第一にＣＳＥ信号を有効にする。このとき現在の行ｎのチャージシェアリング駆動線（ＣＳ[ｎ]）が有効となる。現在の行ｎのゲート駆動線（ＧＬ[ｎ]）は無効状態であるため、現在の行各画素のスイッチング素子ＴＲ２は導通し、画素容量の両端極をＶＣＯＭ電極に短絡させる。このときスイッチング素子ＴＲ１は開放であるためソース駆動線と画素容量とは切り離されている。（第一の状態）。
【０１２６】
ＣＳＥ信号を無効にし、第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）を終了し、現在の行の走査まで状態を保持する（第二の状態）。
【０１２７】
現在の行ｎに水平期間が推移後、再びＣＳＥ信号を有効にし、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）、および第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）を実施する。ＣＳＥ信号が有効であることから、第１スイッチング部ＳＷ１によってＶＣＯＭ電極とＶＣＯＭドライバ１０８は切り離され、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によって、ソース駆動線はＶＣＯＭ電極と短絡する。また、現在の行各画素のスイッチング素子ＴＲ２は導通し、画素容量の両端極をＶＣＯＭ電極に短絡させる（第三の状態）。
【０１２８】
第三の状態と同時、もしくは第三の状態後に、ＧＥ信号を有効にすることによって、ＣＳＥ信号とのオーバーラップ期間を生成する。このとき現在の行各画素のスイッチング素子ＴＲ２が導通状態で、スイッチング素子ＴＲ１は導通されるため、各画素内にＶＣＯＭ電極−ソース駆動線を短絡させるパスが形成される。上記は、第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）において短絡点のインピーダンスが下がることを意味し、時定数が下がることから電荷の中和速度が増す（第四の状態）。
【０１２９】
ＣＳＥ信号を無効にし、チャージシェアリングを終了する。このとき、ソース駆動線は、第２スイッチング部１１２を構成するスイッチＳＷ２[ｍ]によってＶＣＯＭドライバ出力と導通され、ＶＣＯＭ電極は、第１スイッチング部ＳＷ１によってＶＣＯＭドライバ１０８と導通して、ＶＣＯＭドライバ１０８によって駆動される。また、ＧＥ信号が有効であることから、画素書き込みを実施する。このとき、現在の行各画素のスイッチング素子ＴＲ１は、各ソース駆動線と導通されＶＣＯＭ電極電位との電位差が画素容量に充電される。また、スイッチング素子ＴＲ２は開放状態であるため充電動作に作用しない（第五の状態）。
【０１３０】
画素書き込み動作によって所望の電位（階調）の充電が完了後、表示装置１００は、ＧＥ信号を無効にし、画素書き込み状態を終了する。このとき現在の行各画素のスイッチング素子ＴＲ１は開放され、画素容量はＶＣＯＭ電極と容量結合した状態で画素電位を保持する（第六の状態）。
【０１３１】
図１６に示すＴｉｍｉｎｇ−Ａでは、表示装置１００は、例えば上記のように動作する。
【０１３２】
（２−２）Ｔｉｍｉｎｇ−Ｂ
表示装置１００は、Ｔｉｍｉｎｇ−Ａと同様に、上記第一の状態から第四の状態までの動作を行う。
【０１３３】
その後、表示装置１００は、上記第１の駆動方法に係るＴｉｍｉｎｇ−Ａの第三の状態、第四の状態へと移行する。
【０１３４】
Ｔｉｍｉｎｇ−Ｃでは、表示装置１００は、例えば上記のように動作する。
【０１３５】
第２の駆動方法を用いる表示装置１００は、例えば上記のように動作する。表示装置１００は、図１１に示す回路構成のゲートドライバ１０４を備えることによって、図１６に示すような駆動タイミングとなり、画素容量を先行的にチャージシェアリングすることが可能となる。ここで、先行的に画素をチャージシェアリングする目的は、チャージシェアリング期間の短縮にある。
【０１３６】
現在の行を書き込む場合、１つ前の水平期間で現在の行画素のチャージシェアリング駆動線が駆動され、現在の行のチャージシェアリングが実施される。このときＣＳＥ信号とＧＥ信号がオーバーラップしているが、現在の行のゲート駆動線は駆動されないため、第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）のみが実施される。上記によって、現在の行の水平期間に推移したタイミングでは、既に現在の行の画素はＶＣＯＭ電極電位に推移している。そして、現在の行の水平期間に推移後、現在の行のチャージシェアリング駆動線が再び駆動される。また、現在の行では、ＣＳＥ信号とＧＥ信号のオーバーラップ期間が生じることにより、同時にゲート駆動線も駆動されることとなる。上記の状態は上述した第二の状態に相当するため、チャージシェアリング時の短絡点のインピーダンスが低い状態となる。
【０１３７】
したがって、表示装置１００では、チャージシェアリングに要する時間も短くなることから、第１の駆動方法を用いる場合と同様に、ソースドライバ１０６やＶＣＯＭドライバ１０８のバッファ、アンプの定電流を低くして駆動能力を抑えることが可能となるので、さらなる低消費電力駆動を実現することができる。
【０１３８】
以上のように、本発明の実施形態に係る表示装置１００は、短絡点のインピーダンスをさらに下げる回路構成をとり、チャージシェアリングに要する時間を不要電荷の再利用率を高めた上で短縮させる駆動方法を用いる。
【０１３９】
ここで、表示装置１００は、画素容量電位を画素単位でチャージシェアリングすることが可能である（第１のチャージシェアリング）。よって、表示装置１００は、例えば第１のチャージシェアリングのみを行う場合には、チャージシェアリング機構がない構成と比較した場合、より低消費電力で駆動することができる。
【０１４０】
また、表示装置１００は、第１のチャージシェアリング（ＶＣＯＭ電極−画素容量間チャージシェアリング）と第２のチャージシェアリング（ＶＣＯＭ電極−ソース駆動線間チャージシェアリング）とを、それぞれ独立もしくは同時に行うことによって、ＶＣＯＭ電極−ソース駆動線間チャージシェアリングを行う従来の技術を用いる場合よりも、チャージシェアリング効果を向上させることができる。
【０１４１】
また、表示装置１００は、ＣＳＥ信号とＧＥ信号をオーバーラップさせることによって、短絡点のインピーダンスを下げる。上記によって、表示装置１００は、チャージシェアリングに要する時間を不要電荷の再利用率を高めた上で短縮することができる。また、チャージシェアリング期間の短縮によってドライバによる画素書き込み期間を長く確保することが可能である。つまり、画素書き込み期間を長くとることによって、ソースドライバ１０６は、従来の技術を用いる場合よりも低いソースドライバの駆動能力で駆動することか可能となるので、表示装置１００では、ソースドライバ１０６のバッファ、アンプの定電流を低く抑えることができる。したがって、表示装置１００は、従来の技術を用いる場合と比較して、より低消費電力での駆動が可能となる。
【０１４２】
また、表示装置１００が、図１１に示す回路構成のゲートドライバ１０４を備える場合には、画素容量を１つ前の水平期間内で先行してチャージシェアリングを行うため、チャージシェアリングに要する時間は細分化され、一水平期間で考えた場合、チャージシェアリングに要する時間を不要電荷の再利用率を高めた上でより短縮することができる。よって、表示装置１００が、図１１に示す回路構成のゲートドライバ１０４を備える場合であっても、従来の技術を用いる場合と比較して、より低消費電力での駆動が可能となる。
【０１４３】
したがって、表示装置１００は、液晶表示装置における消費電力の低減を図ることができる。
【０１４４】
さらに、表示装置１００は、従来に技術と同様の駆動制御線を使用して駆動を行うためタイミング制御部１１０（ドライバＩＣ）に新たな制御線を設ける必要がない。よって、ＣＳＥ信号をドライバＩＣが駆動しているなどの外部機構が駆動している場合には、端子増によるコスト増を押さえることが可能となる。また、従来から使用されているドライバＩＣをそのまま使用することが可能であり、開発コストを大幅に抑えることができ、また部品管理面でも優れている。
【０１４５】
以上、本発明の実施形態として表示装置１００を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。本発明の実施形態は、例えば、携帯電話などの携帯型通信装置や、ノート型ＰＣやＰＣなどのコンピュータ、デジタルカメラ（デジタルスチルカメラ／デジタルビデオカメラ）などの撮像装置、ゲーム機、テレビジョン受像機など、表示デバイスとしてアクティブマトリクス型の液晶ディスプレイが用いられる様々な機器に適用することができる。
【０１４６】
（本発明の実施形態に係るプログラム）
コンピュータを、本発明の実施形態に係る表示装置として機能させるためのプログラム（例えば、本発明の実施形態に係る駆動方法に係る処理を実現するためのプログラム）によって、液晶表示装置における消費電力の低減を図ることができる。
【０１４７】
（本発明の実施形態に係るプログラムを記録した記録媒体）
また、上記では、コンピュータを、本発明の実施形態に係る表示装置として機能させるためのプログラム（コンピュータプログラム）が提供されることを示したが、本発明の実施形態は、さらに、上記プログラムを記憶させた記録媒体も併せて提供することができる。
【０１４８】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１４９】
１０、１００ 表示装置
１２、１０２ 表示パネル
１４、１０４ ゲートドライバ１４
１６、１０６ ソースドライバ１６
１８、１０８ ＶＣＯＭドライバ
２０、１１０ タイミング制御部
２２、１１２ 第２スイッチング部
ＳＷ１ 第１スイッチング部
【特許請求の範囲】
【請求項１】
マトリクス状に配置される信号線および走査線と、前記信号線および前記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、
前記走査線に走査信号を印加する走査線駆動部と、
前記信号線にデータ信号を印加する信号線駆動部と、
対向電極を駆動させる対向電極駆動部と、
を備え、
前記画素回路は、
前記信号線に第１端子が接続され、ゲート端子に接続される前記走査線に印加される前記走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、
前記第１スイッチング素子の第２端子に接続される画素電極と、前記対向電極との間に形成される液晶容量と、
前記画素電極と前記対向電極との間に形成される保持容量と、
ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号の論理レベルに応じて導通し、選択的に前記保持容量の両端を前記対向電極に短絡させる第２スイッチング素子と、
を備えることを特徴とする、表示装置。
【請求項２】
前記チャージシェアリング駆動線は、前記走査線と並走して配線されることを特徴とすることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記走査線駆動部は、前記走査信号の生成に用いられるシフトデータを用いて前記第１チャージシェアリング駆動信号を生成し、生成した前記第１チャージシェアリング駆動信号を前記チャージシェアリング駆動線に印加する、請求項２に記載の表示装置。
【請求項４】
前記走査線駆動部、前記信号線駆動部、および前記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、
前記対向電極駆動部と前記対向電極とを、第２チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第１スイッチング部と、
前記表示部を構成する前記信号線と前記信号線駆動部との接続、または、前記表示部を構成する前記信号線と前記対向電極との接続を、前記第２チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に前記表示部を構成する前記信号線を前記対向電極に短絡させる第２スイッチング部と、
をさらに備え、
前記第２チャージシェアリング駆動信号は、前記タイミング制御部により生成されることを特徴とする、請求項１〜３のいずれか１項に記載の表示装置。
【請求項５】
前記走査線駆動部は、前記走査信号の生成に用いられるシフトデータと前記第２チャージシェアリング駆動信号とを用いて前記第１チャージシェアリング駆動信号を生成し、生成した前記第１チャージシェアリング駆動信号を前記チャージシェアリング駆動線に印加することを特徴とする、請求項４に記載の表示装置。
【請求項６】
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングとは、同時に行われることを特徴とする、請求項４、または５のいずれか１項に記載の表示装置。
【請求項７】
前記走査線駆動部は、前記第１のチャージシェアリングおよび前記第２のチャージシェアリングが開始された後に前記画素回路を構成する前記第１スイッチング素子を導通させ、前記信号線を前記対向電極に短絡させることを特徴とする、請求項６に記載の表示装置。
【請求項８】
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングとは、別々に行われることを特徴とする、請求項４、または５のいずれか１項に記載の表示装置。
【請求項９】
前記第１のチャージシェアリングが開始された後に、前記第２のチャージシェアリングが行われることを特徴とする、請求項８に記載の表示装置。
【請求項１０】
前記第１のチャージシェアリングは、前記第２のチャージシェアリングが行われる水平期間の一つ前の水平期間において行われることを特徴とする、請求項８に記載の表示装置。
【請求項１１】
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングと、前記画素回路を構成する前記第１スイッチング素子および前記第２スイッチング素子の導通を行うことにより前記信号線を前記対向電極に短絡させる第３のチャージシェアリングとは、前記走査線駆動部が生成する前記走査信号と、前記タイミング制御部が生成する前記第２チャージシェアリング駆動信号とにより制御されることを特徴とする、請求項４に記載の表示装置。
【請求項１２】
一水平期間において、前記画素回路に前記データ信号が印加される画素書き込みと、前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングとは、任意の順序で行われることを特徴とする、請求項４に記載の表示装置。
【請求項１３】
前記第１のチャージシェアリングと前記第２のチャージシェアリングが同時に開始され、
前記画素回路を構成する前記第１スイッチング素子の導通が遮断され、かつ前記表示部を構成する前記信号線と前記信号線駆動部との接続がされた後に、前記第１スイッチング素子が導通して前記画素書き込みが行われることを特徴とする、請求項１２に記載の表示装置。
【請求項１４】
前記第１のチャージシェアリングが開始された後または同時に、前記画素回路を構成する前記第１スイッチング素子が導通されることによって、前記信号線を前記対向電極に短絡させる第３のチャージシェアリングが行われ、
前記画素回路を構成する前記第２スイッチング素子の導通が遮断された後に前記画素回路に前記データ信号が印加されて、前記画素書き込みが行われることを特徴とする、請求項１〜３のいずれか１項に記載の表示装置。
【請求項１５】
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングが開始された後に、前記画素回路を構成する前記第１スイッチング素子が導通されることによって、前記信号線を前記対向電極に短絡させる第３のチャージシェアリングが行われ、
前記画素回路を構成する前記第１スイッチング素子および前記第２スイッチング素子の導通が遮断された後に、前記第１スイッチング素子が導通して前記画素回路に前記データ信号が印加される画素書き込みが行われることを特徴とする、請求項１〜３のいずれか１項に記載の表示装置。
【請求項１６】
マトリクス状に配置される信号線および走査線と、前記信号線および前記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、
前記走査線に走査信号を印加する走査線駆動部と、
前記信号線にデータ信号を印加する信号線駆動部と、
対向電極を駆動する対向電極駆動部と、
前記走査線駆動部、前記信号線駆動部、および前記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、
前記対向電極駆動部と前記対向電極とを、前記タイミング制御部により生成される第２チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第１スイッチング部と、
前記表示部を構成する前記信号線と前記信号線駆動部との接続、または、前記表示部を構成する前記信号線と前記対向電極との接続を、前記第２チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に前記表示部を構成する前記信号線を前記対向電極に短絡させる第２スイッチング部と、
を備え、
前記画素回路は、
前記信号線に第１端子が接続され、ゲート端子に接続される前記走査線に印加される前記走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、
前記第１スイッチング素子の第２端子に接続される画素電極と、前記対向電極との間に形成される液晶容量と、
前記画素電極と前記対向電極との間に形成される保持容量と、
ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号の論理レベルに応じて選択的に導通し、前記保持容量の両端を前記対向電極に短絡させる第２スイッチング素子と、
を備える表示装置に適用可能な、前記画素回路に前記データ信号を印加する画素書き込みのための駆動方法であって、
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングとを同時に開始する第１ステップと、
前記第１ステップの後に、前記画素回路を構成する前記第１スイッチング素子の導通を遮断し、かつ前記表示部を構成する前記信号線と前記信号線駆動部とを接続する第２ステップと、
第２ステップの後に、前記信号線に前記データ信号を印加する第３ステップと、
を有することを特徴とする、駆動方法。
【請求項１】
マトリクス状に配置される信号線および走査線と、前記信号線および前記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、
前記走査線に走査信号を印加する走査線駆動部と、
前記信号線にデータ信号を印加する信号線駆動部と、
対向電極を駆動させる対向電極駆動部と、
を備え、
前記画素回路は、
前記信号線に第１端子が接続され、ゲート端子に接続される前記走査線に印加される前記走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、
前記第１スイッチング素子の第２端子に接続される画素電極と、前記対向電極との間に形成される液晶容量と、
前記画素電極と前記対向電極との間に形成される保持容量と、
ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号の論理レベルに応じて導通し、選択的に前記保持容量の両端を前記対向電極に短絡させる第２スイッチング素子と、
を備えることを特徴とする、表示装置。
【請求項２】
前記チャージシェアリング駆動線は、前記走査線と並走して配線されることを特徴とすることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記走査線駆動部は、前記走査信号の生成に用いられるシフトデータを用いて前記第１チャージシェアリング駆動信号を生成し、生成した前記第１チャージシェアリング駆動信号を前記チャージシェアリング駆動線に印加する、請求項２に記載の表示装置。
【請求項４】
前記走査線駆動部、前記信号線駆動部、および前記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、
前記対向電極駆動部と前記対向電極とを、第２チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第１スイッチング部と、
前記表示部を構成する前記信号線と前記信号線駆動部との接続、または、前記表示部を構成する前記信号線と前記対向電極との接続を、前記第２チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に前記表示部を構成する前記信号線を前記対向電極に短絡させる第２スイッチング部と、
をさらに備え、
前記第２チャージシェアリング駆動信号は、前記タイミング制御部により生成されることを特徴とする、請求項１〜３のいずれか１項に記載の表示装置。
【請求項５】
前記走査線駆動部は、前記走査信号の生成に用いられるシフトデータと前記第２チャージシェアリング駆動信号とを用いて前記第１チャージシェアリング駆動信号を生成し、生成した前記第１チャージシェアリング駆動信号を前記チャージシェアリング駆動線に印加することを特徴とする、請求項４に記載の表示装置。
【請求項６】
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングとは、同時に行われることを特徴とする、請求項４、または５のいずれか１項に記載の表示装置。
【請求項７】
前記走査線駆動部は、前記第１のチャージシェアリングおよび前記第２のチャージシェアリングが開始された後に前記画素回路を構成する前記第１スイッチング素子を導通させ、前記信号線を前記対向電極に短絡させることを特徴とする、請求項６に記載の表示装置。
【請求項８】
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングとは、別々に行われることを特徴とする、請求項４、または５のいずれか１項に記載の表示装置。
【請求項９】
前記第１のチャージシェアリングが開始された後に、前記第２のチャージシェアリングが行われることを特徴とする、請求項８に記載の表示装置。
【請求項１０】
前記第１のチャージシェアリングは、前記第２のチャージシェアリングが行われる水平期間の一つ前の水平期間において行われることを特徴とする、請求項８に記載の表示装置。
【請求項１１】
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングと、前記画素回路を構成する前記第１スイッチング素子および前記第２スイッチング素子の導通を行うことにより前記信号線を前記対向電極に短絡させる第３のチャージシェアリングとは、前記走査線駆動部が生成する前記走査信号と、前記タイミング制御部が生成する前記第２チャージシェアリング駆動信号とにより制御されることを特徴とする、請求項４に記載の表示装置。
【請求項１２】
一水平期間において、前記画素回路に前記データ信号が印加される画素書き込みと、前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングとは、任意の順序で行われることを特徴とする、請求項４に記載の表示装置。
【請求項１３】
前記第１のチャージシェアリングと前記第２のチャージシェアリングが同時に開始され、
前記画素回路を構成する前記第１スイッチング素子の導通が遮断され、かつ前記表示部を構成する前記信号線と前記信号線駆動部との接続がされた後に、前記第１スイッチング素子が導通して前記画素書き込みが行われることを特徴とする、請求項１２に記載の表示装置。
【請求項１４】
前記第１のチャージシェアリングが開始された後または同時に、前記画素回路を構成する前記第１スイッチング素子が導通されることによって、前記信号線を前記対向電極に短絡させる第３のチャージシェアリングが行われ、
前記画素回路を構成する前記第２スイッチング素子の導通が遮断された後に前記画素回路に前記データ信号が印加されて、前記画素書き込みが行われることを特徴とする、請求項１〜３のいずれか１項に記載の表示装置。
【請求項１５】
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングが開始された後に、前記画素回路を構成する前記第１スイッチング素子が導通されることによって、前記信号線を前記対向電極に短絡させる第３のチャージシェアリングが行われ、
前記画素回路を構成する前記第１スイッチング素子および前記第２スイッチング素子の導通が遮断された後に、前記第１スイッチング素子が導通して前記画素回路に前記データ信号が印加される画素書き込みが行われることを特徴とする、請求項１〜３のいずれか１項に記載の表示装置。
【請求項１６】
マトリクス状に配置される信号線および走査線と、前記信号線および前記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、
前記走査線に走査信号を印加する走査線駆動部と、
前記信号線にデータ信号を印加する信号線駆動部と、
対向電極を駆動する対向電極駆動部と、
前記走査線駆動部、前記信号線駆動部、および前記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、
前記対向電極駆動部と前記対向電極とを、前記タイミング制御部により生成される第２チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第１スイッチング部と、
前記表示部を構成する前記信号線と前記信号線駆動部との接続、または、前記表示部を構成する前記信号線と前記対向電極との接続を、前記第２チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に前記表示部を構成する前記信号線を前記対向電極に短絡させる第２スイッチング部と、
を備え、
前記画素回路は、
前記信号線に第１端子が接続され、ゲート端子に接続される前記走査線に印加される前記走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、
前記第１スイッチング素子の第２端子に接続される画素電極と、前記対向電極との間に形成される液晶容量と、
前記画素電極と前記対向電極との間に形成される保持容量と、
ゲート端子に接続されるチャージシェアリング駆動線に印加される第１チャージシェアリング駆動信号の論理レベルに応じて選択的に導通し、前記保持容量の両端を前記対向電極に短絡させる第２スイッチング素子と、
を備える表示装置に適用可能な、前記画素回路に前記データ信号を印加する画素書き込みのための駆動方法であって、
前記保持容量の両端を前記対向電極に短絡させる第１のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第２のチャージシェアリングとを同時に開始する第１ステップと、
前記第１ステップの後に、前記画素回路を構成する前記第１スイッチング素子の導通を遮断し、かつ前記表示部を構成する前記信号線と前記信号線駆動部とを接続する第２ステップと、
第２ステップの後に、前記信号線に前記データ信号を印加する第３ステップと、
を有することを特徴とする、駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−１３３０４６（Ｐ２０１２−１３３０４６Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８３８２３（Ｐ２０１０−２８３８２３）
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
[ Back to top ]