表示装置およびその駆動方法
【課題】高画質で低消費電力の電流駆動型カラー表示装置を提供する。
【解決手段】画素回路20は、有機EL素子25と、駆動用TFT21と、駆動用TFT21のゲート−ドレイン間に設けられたスイッチ用TFT23を含む。画素回路20への書き込み時には、駆動用TFT21のゲート端子に初期電圧を印加し、駆動用TFT21が導通状態である間にスイッチ用TFT23を一時的に導通状態に制御し、そのときの駆動用TFT21のゲート端子電位を用いて補正されたデータ電圧を駆動用TFT21のゲート端子に印加する。人間は青色の色度の違いには敏感であるが、緑色の色度の違いには鈍感である。青色用の画素回路には閾値補正の精度が高くなる電源電圧VDD_Bを使用し、緑色用の画素回路には消費電力が低くなる電源電圧VDD_Gを使用する。
【解決手段】画素回路20は、有機EL素子25と、駆動用TFT21と、駆動用TFT21のゲート−ドレイン間に設けられたスイッチ用TFT23を含む。画素回路20への書き込み時には、駆動用TFT21のゲート端子に初期電圧を印加し、駆動用TFT21が導通状態である間にスイッチ用TFT23を一時的に導通状態に制御し、そのときの駆動用TFT21のゲート端子電位を用いて補正されたデータ電圧を駆動用TFT21のゲート端子に印加する。人間は青色の色度の違いには敏感であるが、緑色の色度の違いには鈍感である。青色用の画素回路には閾値補正の精度が高くなる電源電圧VDD_Bを使用し、緑色用の画素回路には消費電力が低くなる電源電圧VDD_Gを使用する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置に関し、より特定的には、有機ELディスプレイやFEDなどの電流駆動素子を用いた表示装置およびその駆動方法に関する。
【背景技術】
【0002】
近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機EL(Electro Luminescence)ディスプレイやFED(Field Emission Display)に関する研究開発が活発に行われている。
【0003】
有機ELディスプレイに含まれる有機EL素子は、印加される電圧が高く、流れる電流が多いほど、高い輝度で発光する。ところが、有機EL素子の輝度と電圧の関係は、駆動時間や周辺温度などの影響を受けて容易に変動する。このため、有機ELディスプレイに電圧制御型の駆動方式を適用すると、有機EL素子の輝度のばらつきを抑えることが非常に困難になる。これに対して、有機EL素子の輝度は電流にほぼ比例し、この比例関係は周辺温度などの外的要因の影響を受けにくい。したがって、有機ELディスプレイには電流制御型の駆動方式を適用することが好ましい。
【0004】
一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリコン、CG(Continuous Grain)シリコンなどで構成されたTFT(Thin Film Transistor:薄膜トランジスタ)を用いて構成される。ところが、TFTの特性(例えば、閾値電圧や移動度)には、ばらつきが生じやすい。そこで、有機ELディスプレイの画素回路にはTFTの特性のばらつきを補償する回路が設けられ、この回路の作用により有機EL素子の輝度のばらつきが抑えられる。
【0005】
電流制御型の駆動方式においてTFTの特性のばらつきを補償する方式は、駆動用TFTに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の量を電圧信号で制御する電圧プログラム方式とに大別される。電流プログラム方式を用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を用いれば閾値電圧のばらつきのみを補償することができる。
【0006】
ところが、電流プログラム方式には、第1に、非常に微少な量の電流を扱うので画素回路や駆動回路の設計が困難である、第2に、電流信号を設定する間に寄生容量の影響を受けやすいので大面積化が困難であるという問題がある。これに対して、電圧プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易である。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流量に与える影響よりも小さく、移動度のばらつきはTFT作製工程である程度抑えることができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品位が得ることができる。
【0007】
電流制御型の駆動方式を適用した有機ELディスプレイについては、従来から、以下に示す画素回路が知られている。図14は、特許文献1に記載された画素回路と出力スイッチの回路図である。図14において、画素回路120はトランジスタT1〜T4、有機EL素子OLEDおよびコンデンサCsを備え、出力スイッチ121はトランジスタT5〜T8およびコンデンサC1を備えている。画素回路120は、電源配線Vp、共通陰極Vcom、走査線G1i、G2iおよびデータ線Sjに接続される。トランジスタT5〜T8の一端には、それぞれ、電圧V0、データ電圧Vdata、閾値補正電圧Vpreおよび電圧Vaが印加される。電圧Vaは、トランジスタT3の閾値電圧に近い電圧である。
【0008】
画素回路120は、図15に示すタイミングチャートに従って動作する。図15に示すように、閾値電圧書き込み期間の前半では、トランジスタT1、T2、T5、T7は導通状態になり、トランジスタT4、T6、T8は非導通状態になる。このとき、データ線Sjには閾値補正電圧Vpreが印加され、トランジスタT3のゲート端子とドレイン端子にも同じ電圧が印加される。閾値電圧書き込み期間の後半では、トランジスタT7は非導通状態になる。このとき、コンデンサCsに蓄積されていた電荷はトランジスタT1〜T3を経由して放電され、トランジスタT3のゲート端子電位はトランジスタT3の閾値電圧に応じたレベルVtまで上昇する。また、閾値電圧書き込み期間の後半では、トランジスタT8が所定の時間だけ導通状態になる。これにより、データ線Sjには浮遊容量Cfを充電するための電圧Vaが印加され、トランジスタT3のゲート端子電位は短時間でVtに到達する。
【0009】
表示データ電圧書き込み期間では、トランジスタT2、T6は導通状態になり、トランジスタT1、T4、T5、T7、T8は非導通状態になる。閾値電圧書き込み期間から表示データ電圧書き込み期間に遷移するときに、コンデンサC1の電極間電圧は変化しない。このため、コンデンサC1の一方の電極(トランジスタT5、T6に接続された電極)の電位がV0からVdataに変化すると、コンデンサC1の他方の電極の電位も同じ量だけ変化する。これにより得られた電位(Vt+Vdata−V0)は、トランジスタT2を介してトランジスタT3のゲート端子に印加される。
【0010】
発光期間では、トランジスタT4は導通状態になり、トランジスタT1、T2、T5〜T7は非導通状態になる。表示データ電圧書き込み期間から発光期間に遷移するときに、コンデンサCsはトランジスタT3のゲート−ソース間電圧を保持する。このため、発光期間では、トランジスタT3のゲート端子電位は(Vt+Vdata−V0)のままである。トランジスタT3を流れる電流の量はゲート−ソース間電圧によって定まり、有機EL素子OLEDはトランジスタT3を流れる電流の量に応じた輝度で発光する。トランジスタT3を流れる電流の量はトランジスタT3の閾値電圧に依存しないので、有機EL素子OLEDはトランジスタT3の閾値電圧に依存しない輝度で発光する。
【0011】
このように画素回路120を図15に示す方法で駆動することにより、画素回路120の内部に閾値補正用のコンデンサを設けることなく、トランジスタT3のゲート端子にトランジスタT3の閾値電圧に応じた電位を印加し、トランジスタT3の閾値電圧にかかわらず、有機EL素子OLEDを所望の輝度で発光させることができる。
【0012】
図16は、特許文献2に記載された画素回路の回路図である。図16に示す画素回路130は、トランジスタM1〜M6、有機EL素子OLEDおよびコンデンサCstを備えている。画素回路130は、電源配線Vp、共通陰極Vcom、初期電圧Vintが印加されたプリチャージ線、走査線GAi、GBi、制御線Eiおよびデータ線Sjに接続される。画素回路130は、図13(後述)に示すタイミングチャートに従って動作する。画素回路130の動作は、第2参考例に係る画素回路の動作と同様であるので、ここではその説明を省略する。画素回路130を図13に示す方法で駆動することにより、トランジスタM1のゲート端子にトランジスタM1の閾値電圧に応じた電位を印加し、トランジスタM1の閾値電圧にかかわらず、有機EL素子OLEDを所望の輝度で発光させることができる。
【0013】
なお、上記以外にも有機ELディスプレイの例は、本出願と出願人および発明者が共通する別の出願(国際特許出願PCT/JP2007/69184、出願日2007年10月1日、優先日2007年3月8日)にも記載されている。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】日本国特開2005−352411号公報
【特許文献2】日本国特開2007−133369号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
ところで、従来から知られているように、人間が有する色の判別力は色によって異なる。図17は、マッカダムの色度判別閾を示す図である。図17には、xy色度座標上に複数の楕円が描かれている。各楕円は、人間が同じ色度と判別する範囲を示す(ただし、図面を見やすくするために、楕円は実際の10倍の大きさで描かれている)。人間は、小さい楕円の近傍では色度の違いに敏感であり、大きい楕円の近傍では色度の違いに鈍感である。図17から分かるように、人間は、赤色、緑色および青色の中では、青色の色度の違いに最も敏感であり、次に赤色の色度の違いに敏感であり、緑色の色度の違いには最も鈍感である。
【0016】
上述した有機ELディスプレイでは、有機EL素子に流れる電流の量を制御する駆動素子(図14ではトランジスタT3、図16ではトランジスタM1)の閾値補正を行うときに、駆動素子のゲート端子に所定の初期電圧(図14ではVpre、図16ではVint)が印加される。このときに駆動素子のゲート−ソース間電圧の絶対値が大きくなる初期電圧を印加すれば、閾値補正の精度は高くなり画質は向上するが、信号線の充放電による消費電力は増大する。一方、駆動素子のゲート−ソース間電圧の絶対値が小さくなる初期電圧を印加すれば、消費電力は減少するが、閾値補正の精度は低くなり画質は低下する。このように初期電圧を決定するときに、画質と消費電力はトレードオフの関係にある。
【0017】
従来のカラー表示を行う有機ELディスプレイでは、装置全体で1種類の初期電圧が使用され、初期電圧は例えばある色を基準として決定される。緑色を基準として初期電圧を決定した場合、閾値補正の精度は低くて済むので、駆動素子のゲート−ソース間電圧の絶対値は小さくなり、消費電力は減少する。ところが、緑色よりも敏感に判別可能な青色や赤色では閾値補正の精度が不十分となるので、青色や赤色では色のばらつきが目立ち、画質が低下する。一方、青色を基準として初期電圧を決定した場合、駆動素子のゲート−ソース間電圧の絶対値は大きくなり、すべての色について駆動素子の閾値補正を高い精度で行うことができる。ところが、青色よりも鈍感にしか判別できない緑色や赤色についても青色と同じ初期電圧を使用するために、消費電力は必要以上に増大する。
【0018】
それ故に、本発明は、高画質で低消費電力の電流駆動型カラー表示装置を提供することを目的とする。
【課題を解決するための手段】
【0019】
本発明の第1の局面は、カラー表示を行う電流駆動型の表示装置であって、
複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、前記電気光学素子に流れる電流の量を制御する駆動素子と、前記駆動素子の制御端子と第1の導通端子との間に設けられた補償用スイッチング素子とを含む複数の画素回路と、
前記走査線を用いて書き込み対象の画素回路を選択し、選択した画素回路に前記データ線を用いてデータ電圧を書き込む駆動回路とを備え、
前記駆動回路は、選択した画素回路について、前記駆動素子の制御端子と第2の導通端子との間に初期電位差を与え、前記駆動素子が導通状態である間に前記補償用スイッチング素子を一時的に導通状態に制御する動作と、前記補償用スイッチング素子の導通期間終了時における前記駆動素子の制御端子電位を用いて補正されたデータ電圧を前記駆動素子の制御端子に印加する動作とを行い、
前記画素回路は表示色によって複数の種類に分類され、
少なくとも2種類の画素回路間で異なる初期電位差が与えられるように、前記駆動素子の第2の導通端子には少なくとも2種類の画素回路間で異なる電源電圧が印加されることを特徴とする。
【0020】
本発明の第2の局面は、本発明の第1の局面において、
前記画素回路は、前記データ線と前記駆動素子の制御端子との間に設けられた書き込み用スイッチング素子をさらに含み、
前記駆動回路は、前記書き込み用スイッチング素子を導通状態に制御し、前記初期電位差が与えられるように、1種類の初期電圧を前記データ線に印加することを特徴とする。
【0021】
本発明の第3の局面は、本発明の第2の局面において、
前記駆動回路は、前記データ線に対応した容量を含み、前記補償用スイッチング素子の導通期間終了後に、前記書き込み用スイッチング素子を導通状態に制御したままで、前記容量の第1の電極を前記データ線に接続し、前記容量の第2の電極に印加する電圧を参照電圧から前記データ電圧に切り替えることを特徴とする。
【0022】
本発明の第4の局面は、本発明の第3の局面において、
前記参照電圧は、少なくとも2種類の画素回路間で異なることを特徴とする。
【発明の効果】
【0023】
本発明の第1〜第4の局面によれば、駆動素子の閾値補正を行うときに、駆動素子の制御端子と第2の導通端子との間に表示色に応じて異なる初期電位差を与えることができる。このため、人間が色度の違いに敏感な色(例えば、青色)については、大きな初期電位差を与えて閾値補正を高い精度で行い、画質を高くすることができる。一方、人間が色度の違いに鈍感な色(例えば、緑色)については、小さな初期電位差を与えて信号線の過剰な充放電を減らし、消費電力を削減することができる。このように、駆動素子の制御端子と第2の導通端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替えることにより、画質を高くし、消費電力を削減することができる。
【0024】
特に、少なくとも2種類の画素回路間で異なる電源電圧を駆動素子の第2の導通端子に印加することにより、駆動素子の閾値補正を行うときに、駆動素子の制御端子と第2の導通端子との間に表示色に応じて異なる初期電位差を与え、画質を高くし、消費電力を削減することができる。
【図面の簡単な説明】
【0025】
【図1】第1参考例に係る表示装置の構成を示すブロック図である。
【図2】図1に示す表示装置に含まれる画素回路の回路図である。
【図3】図1に示す表示装置に含まれる出力回路の回路図である。
【図4】図1に示す表示装置における画素回路の駆動方法を示すタイミングチャートである。
【図5】ダイオード接続されたTFTにおけるゲート−ソース間電圧の時間的変化の例を示す図である。
【図6】比較例に係る表示装置の構成を示すブロック図である。
【図7】図6に示す表示装置に含まれる出力回路の回路図である。
【図8】本発明の第1の実施形態に係る表示装置の構成を示すブロック図である。
【図9】図8に示す表示装置に含まれる画素回路の回路図である。
【図10】図8に示す表示装置に含まれる出力回路の回路図である。
【図11】第2参考例に係る表示装置の構成を示すブロック図である。
【図12】図11に示す表示装置に含まれる画素回路の回路図である。
【図13】図11に示す表示装置における画素回路の駆動方法を示すタイミングチャートである。
【図14】従来の表示装置(第1の例)に含まれる画素回路と出力スイッチの回路図である。
【図15】図14に示す画素回路の駆動方法を示すタイミングチャートである。
【図16】従来の表示装置(第2の例)に含まれる画素回路の回路図である。
【図17】マッカダムの色度判別閾を示す図である。
【発明を実施するための形態】
【0026】
図1〜図13を参照して、本発明の実施形態に係る表示装置について説明する。以下に示す表示装置は、電気光学素子や複数のスイッチング素子を含む画素回路を備えている。画素回路に含まれるスイッチング素子は、低温ポリシリコンTFTやCGシリコンTFTやアモルファスシリコンTFTなどで構成することができる。これらTFTの構成や作成プロセスは公知であるため、ここではその説明を省略する。また、画素回路に含まれる電気光学素子は、有機EL素子であるとする。有機EL素子の構成も公知であるので、ここではその説明を省略する。以下、mは3の倍数、nは2以上の整数、iは1以上n以下の整数、jは1以上m以下の整数、kは1以上(m/3)以下の整数であるとする。
【0027】
以下の説明では、まず、第1参考例に係る表示装置について説明し、続いて、本発明の第1の実施形態に係る表示装置について説明する。その後、第2参考例に係る表示装置について説明し、続いて、本発明の第2の実施形態に係る表示装置について説明する。
【0028】
(第1参考例および第1の実施形態)
図1は、第1参考例に係る表示装置の構成を示すブロック図である。図1に示す表示装置10は、表示制御回路11、ゲートドライバ回路12、ソースドライバ回路13、電源14、および、(m×n)個の画素回路20を備え、RGB3色によるカラー表示を行う。
【0029】
表示装置10には、互いに平行なn本の走査線Giと、これに直交する互いに平行なm本のデータ線Sjとが設けられる。画素回路20は、走査線Giとデータ線Sjの各交差点に対応してマトリクス状に配置されている。また、走査線Giと平行に、互いに平行な制御線Wi、Riがn本ずつ配置されている。走査線Giと制御線Wi、Riはゲートドライバ回路12に接続され、データ線Sjはソースドライバ回路13に接続されている。さらに、画素回路20の配置領域には、電源配線Vpと共通陰極Vcom(いずれも図示せず)が配置されている。以下、走査線Giが伸延する方向(図1では横方向)を行方向、データ線Sjが伸延する方向(図1では縦方向)を列方向という。
【0030】
画素回路20は、赤色を表示するもの、緑色を表示するもの、および、青色を表示するものに分類される(以下、それぞれ、R画素回路、G画素回路およびB画素回路という)。画素回路20の各列には、同じ色を表示する画素回路が配置される。具体的には、(3k−2)列目にはR画素回路が配置され、(3k−1)列目にはG画素回路が配置され、3k列目にはB画素回路が配置される。以下、(3k−2)〜3k列目の画素回路に対応したデータ線をSk_R、Sk_G、Sk_Bともいう。
【0031】
表示制御回路11は、ゲートドライバ回路12に対してタイミング信号OE、スタートパルスYIおよびクロックYCKを出力する。また、表示制御回路11は、ソースドライバ回路13に対して、スタートパルスSP、クロックCLK、データ電圧DAおよびラッチパルスLPを出力する。さらに、表示制御回路11は、ソースドライバ回路13に接続される5本の制御線SCAN1_R、SCAN1_G、SCAN1_B、SCAN2、SCAN3の電位を制御する。
【0032】
ゲートドライバ回路12とソースドライバ回路13は、画素回路20の駆動回路である。ゲートドライバ回路12は、シフトレジスタ回路、論理演算回路およびバッファ(いずれも図示せず)を含んでいる。シフトレジスタ回路は、クロックYCKに同期してスタートパルスYIを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスとタイミング信号OEとの間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線Giと制御線Wi、Riに与えられる。1本の走査線Giにはm個の画素回路20が接続されており、画素回路20は走査線Giを用いてm個ずつ一括して選択される。
【0033】
ソースドライバ回路13は、mビットのシフトレジスタ15、レジスタ16、ラッチ17、および、m個の出力回路30を含み、1行分の画素回路20に同じタイミングで電圧を書き込む線順次走査を行う。より詳細には、シフトレジスタ15は、縦続接続されたm個のレジスタを有し、初段のレジスタに供給されたスタートパルスSPをクロックCLKに同期して転送し、各段のレジスタからタイミングパルスDLPを出力する。タイミングパルスDLPの出力タイミングに合わせて、レジスタ16にはアナログのデータ電圧DAが供給される。レジスタ16は、タイミングパルスDLPに従い、データ電圧DAを記憶する。レジスタ16に1行分のデータ電圧DAが記憶されると、表示制御回路11はラッチ17に対してラッチパルスLPを出力する。ラッチ17は、ラッチパルスLPを受け取ると、レジスタ16に記憶されたデータ電圧を保持する。なお、データ電圧DAは、例えば、表示装置10の外部に設けられたD/A変換器(図示せず)においてデジタルの表示データをアナログ信号に変換することにより得られる。
【0034】
出力回路30は、データ線Sjに対応して設けられる。出力回路30は、ゲートドライバ回路12によって選択された画素回路20から出力された電圧をデータ線Sj経由で受け取り、受け取った電圧とラッチ17から出力されたデータ電圧(以下、Vdataという)とに基づく電圧をデータ線Sjに印加する。出力回路30の作用により、画素回路20に含まれる駆動用TFTの閾値補正を行うことができる(詳細は後述)。
【0035】
電源14は、表示装置10の各部に電源電圧を供給する。より詳細には、電源14は、画素回路20に対して電源電圧VDD、VSS(ただし、VDD>VSS)を供給すると共に、出力回路30に対して初期電圧Vint_R、Vint_G、Vint_Bと参照電圧Vref_R、Vref_G、Vref_Bを供給する。初期電圧Vint_R、Vint_G、Vint_Bは、駆動用TFT21の閾値補正を行うときに駆動用TFT21のゲート端子に最初に印加される電圧である。なお、図1では、電源14と画素回路20を接続する配線は省略されている。
【0036】
ソースドライバ回路13は、線順次走査に代えて、各画素回路20に1つずつ順に電圧を書き込む点順次走査を行ってもよい。点順次走査を行うときには、ある走査線Giが選択されている間、データ線Sjの電圧はデータ線Sjの容量によって保持される。点順次走査を行うソースドライバ回路の構成は公知であるので、ここでは説明を省略する。
【0037】
図2は、画素回路20の回路図である。図2に示すように、画素回路20は、駆動用TFT21、スイッチ用TFT22〜24、有機EL素子25、および、コンデンサ26を備えている。駆動用TFT21はPチャネル型のエンハンスメント型、スイッチ用TFT22、23はNチャネル型、スイッチ用TFT24はPチャネル型である。スイッチ用TFT22は書き込み用スイッチング素子として機能し、スイッチ用TFT23は補償用スイッチング素子として機能する。
【0038】
画素回路20は、電源配線Vp、共通陰極Vcom、走査線Gi、制御線Wi、Ri、および、データ線Sjに接続されている。電源配線Vpには電源14から供給された電源電圧VDDが印加され、共通陰極Vcomには電源14から供給された電源電圧VSSが印加される。共通陰極Vcomは、表示装置10内のすべての有機EL素子25に共通する陰極となる。
【0039】
画素回路20では、電源配線Vpと共通陰極Vcomとの間に、電源配線Vp側から順に、駆動用TFT21、スイッチ用TFT24および有機EL素子25が直列に設けられている。駆動用TFT21のゲート端子とデータ線Sjとの間には、スイッチ用TFT22が設けられている。駆動用TFT21のゲート端子とドレイン端子との間にはスイッチ用TFT23が設けられ、駆動用TFT21のゲート端子と電源配線Vpとの間にはコンデンサ26が設けられている。スイッチ用TFT22〜24のゲート端子は、それぞれ、走査線Gi、制御線Wiおよび制御線Riに接続されている。走査線Giと制御線Wi、Riの電位はゲートドライバ回路12によって制御され、データ線Sjの電位はソースドライバ回路13によって制御される。以下、駆動用TFT21のゲート端子が接続される節点をAという。
【0040】
図3は、出力回路30の回路図である。出力回路30は、R画素回路に対応するもの、G画素回路に対応するもの、および、B画素回路に対応するものに分類される(以下、それぞれ、R出力回路、G出力回路およびB出力回路という)。図3に示すように、R出力回路30r、G出力回路30gおよびB出力回路30bは、いずれも、Nチャネル型のスイッチ31〜36とコンデンサ37を備えている。これら3個の出力回路30に対応して、アナログバッファ38が1個設けられる。アナログバッファ38は、ボルテージホロワ回路(ユニティゲインアンプ)である。以下、コンデンサ37の一方の電極(図3では上側の電極)が接続される節点をB、他方の電極が接続される節点をCという。
【0041】
R出力回路30rは、以下の構成を有する。スイッチ31の一端はデータ線Sk_Rに接続され、他端は節点Bに接続される。スイッチ32の一端は節点Cに接続され、他端には参照電圧Vref_Rが印加される。スイッチ33の一端は節点Cに接続され、他端にはラッチ17から出力されたデータ電圧Vdataが印加される。スイッチ34の一端は節点Bに接続され、他端はアナログバッファ38の入力に接続される。スイッチ35の一端はデータ線Sk_Rに接続され、他端はアナログバッファ38の出力に接続される。スイッチ36の一端はデータ線Sk_Rに接続され、他端には初期電圧Vint_Rが印加される。スイッチ31、32のゲート端子は制御線SCAN2に接続され、スイッチ33〜35のゲート端子は制御線SCAN1_Rに接続され、スイッチ36のゲート端子は制御線SCAN3に接続される。
【0042】
G出力回路30gおよびB出力回路30bの構成は、R出力回路30rと同様である。ただし、G出力回路30gでは、スイッチ31、35、36の一端はデータ線Sk_Gに接続され、スイッチ36の他端には初期電圧Vint_Gが印加され、スイッチ33〜35のゲート端子は制御線SCAN1_Gに接続される。B出力回路30bでは、スイッチ31、35、36の一端はデータ線Sk_Bに接続され、スイッチ36の他端には初期電圧Vint_Bが印加され、スイッチ33〜35のゲート端子は制御線SCAN1_Bに接続される。
【0043】
以下、R画素回路、G画素回路およびB画素回路内の駆動用TFT21の閾値電圧を、それぞれ、Vth_R、Vth_GおよびVth_B(ただし、いずれも負の値)とする。また、駆動用TFT21のゲート端子に閾値電圧が印加されているとき、駆動用TFT21は閾値状態にあるという。初期電圧Vint_Rと参照電圧Vref_Rは、R画素回路内の駆動用TFT21の閾値補正に使用される。同様に、初期電圧Vint_Gと参照電圧Vref_GはG画素回路内の駆動用TFT21の閾値補正に使用され、初期電圧Vint_Bと参照電圧Vref_BはB画素回路の駆動用TFT21の閾値補正に使用される。
【0044】
図4は、画素回路20の駆動方法を示すタイミングチャートである。以下、図4を参照して、R出力回路30r、G出力回路30gおよびB出力回路30b(以下、総称して3個の出力回路30ともいう)を用いて、走査線Giとデータ線Sk_R、Sk_G、Sk_Bに接続された3個の画素回路20に対して、それぞれのデータ電圧Vdataを書き込むときの動作を説明する。図4では、時刻t0から時刻t4までが3個の画素回路20の選択期間となる。時刻t2より前では、3個の画素回路20の駆動用TFT21のゲート端子電位を並列に検知する処理が行われ、時刻t2より後では、3個の画素回路20に対して補正後のデータ電圧を順に書き込む処理が行われる。
【0045】
時刻t0より前では、走査線Giと制御線Wi、Riの電位はローレベルに制御される。このため、3個の画素回路20では、スイッチ用TFT22、23は非導通状態にあり、スイッチ用TFT24は導通状態にある。このとき駆動用TFT21は導通状態にあるので、電源配線Vpから駆動用TFT21とスイッチ用TFT24を経由して有機EL素子25に電流が流れ、有機EL素子25は発光する。このように時刻t0より前では、3個の画素回路20内の有機EL素子25はいずれも発光状態にある。
【0046】
時刻t0において走査線Giと制御線Wi、Riの電位がハイレベルに変化すると、3個の画素回路20では、スイッチ用TFT22、23が導通状態に変化し、スイッチ用TFT24が非導通状態に変化する。また、時刻t0では制御線SCAN3の電位がハイレベルに変化するので、3個の出力回路30ではスイッチ36が導通状態に変化する。このため、データ線Sk_RとR画素回路内の節点Aの電位はVint_Rになる。同様に、データ線Sk_GとG画素回路内の節点Aの電位はVint_Gになり、データ線Sk_BとB画素回路内の節点Aの電位はVint_Bになる。時刻t0以降、3個の画素回路20では、駆動用TFT21を通過した電流は、スイッチ用TFT23を経由して節点Aに流れ込む。
【0047】
次に時刻t1において制御線SCAN3の電位がローレベルに変化すると、3個の出力回路ではスイッチ36が非導通状態に変化する。時刻t1以降も、3個の画素回路20では駆動用TFT21を通過した電流は、スイッチ用TFT23を経由して節点Aに流れ込み、節点Aの電位は駆動用TFT21が導通状態である間は上昇する。このときスイッチ用TFT22は導通状態にあるので、データ線Sk_R、Sk_G、Sk_Bの電位は、3個の画素回路20内の節点Aの電位にそれぞれ等しい。
【0048】
時刻t0から時刻t2までの間、制御線SCAN1_R、SCAN1_G、SCAN1_Bの電位はローレベルに、制御線SCAN2の電位はハイレベルに制御される。このため、3個の出力回路30ではスイッチ31、32は導通状態となり、スイッチ33、34は非導通状態となる。したがって、R出力回路30rでは、節点Cの電位はVref_Rになり、節点Bの電位はデータ線Sk_Rの電位およびR画素回路内の節点Aの電位に等しくなる。同様に、G出力回路30gでは、節点Cの電位はVref_Gになり、節点Bの電位はデータ線Sk_Gの電位およびG画素回路内の節点Aの電位に等しくなる。また、B出力回路30bでは、節点Cの電位はVref_Bになり、節点Bの電位はデータ線Sk_Bの電位およびB画素回路内の節点Aの電位に等しくなる。
【0049】
次に時刻t2において制御線Wiの電位がローレベルに変化すると、3個の画素回路20ではスイッチ用TFT23が非導通状態に変化する。また、時刻t2では制御線SCAN2の電位がローレベルに変化するので、3個の出力回路30ではスイッチ31、32が非導通状態に変化する。時刻t2の直前におけるR画素回路、G画素回路およびB画素回路内の節点Aの電位を、それぞれ、(VDD+Vx_R)、(VDD+Vx_G)および(VDD+Vx_B)とする。ただし、電圧Vx_R、Vx_G、Vx_Bはいずれも負の値であり、|Vx_R|>|Vth_R|、|Vx_G|>|Vth_G|、|Vx_B|>|Vth_B|を満たすとする。
【0050】
時刻t2においてスイッチ31、32が非導通状態に変化したとき、R出力回路30r内のコンデンサ37には電圧(VDD+Vx_R−Vref_R)が保持される。同様に、G出力回路30g内のコンデンサ37には電圧(VDD+Vx_G−Vref_G)が保持され、B出力回路30b内のコンデンサ37には電圧(VDD+Vx_B−Vref_B)が保持される。
【0051】
上述したように、R画素回路内の節点Aの電位は、駆動用TFT21が導通状態である間は上昇する。したがって、十分な時間があれば、R画素回路内の節点Aの電位は、駆動用TFT21のゲート−ソース間電圧が閾値電圧Vth_R(負の値)になる(すなわち、駆動用TFT21が閾値状態になる)まで上昇し、最終的に(VDD+Vth_R)に到達する。しかし、表示装置10では、駆動用TFT21が導通状態である間に(すなわち、駆動用TFT21が閾値状態になる前に)、時刻t2になる。このため、時刻t2の直前における節点Aの電位(VDD+Vx_R)は(VDD+Vth_R)よりも低い。電圧Vx_Rは閾値電圧Vth_Rに応じて変化し、閾値電圧Vth_Rの絶対値が大きいほど電圧Vx_Rの絶対値は大きくなる。同様に、時刻t2の直前におけるG画素回路内の節点Aの電位(VDD+Vx_G)は(VDD+Vth_G)よりも低く、閾値電圧Vth_Gの絶対値が大きいほど電圧Vx_Gの絶対値は大きくなる。また、時刻t2の直前におけるB画素回路内の節点Aの電位(VDD+Vx_B)は(VDD+Vth_B)よりも低く、閾値電圧Vth_Bの絶対値が大きいほど電圧Vx_Bの絶対値は大きくなる。
【0052】
次に時刻t3から時刻t4までの間に、制御線SCAN1_R、SCAN1_G、SCAN1_Bの電位が所定時間ずつハイレベルになり、これに同期して、ラッチ17から出力されるデータ電圧VdataはVd_R、Vd_G、Vd_Bと変化する。
【0053】
制御線SCAN1_Rの電位がハイレベルである間、R出力回路30r内の節点Cにはラッチ17から出力されたデータ電圧Vd_Rが印加され、節点Bはスイッチ34とアナログバッファ38を介してデータ線Sk_Rに接続される。R出力回路30rでは、コンデンサ37が電圧(VDD+Vx_R−Vref_R)を保持している間に、節点Cの電位がVref_RからVd_Rに変化する。したがって、節点Bの電位も、同じ量(Vd_R−Vref_R)だけ変化して(VDD+Vx_R)+(Vd_R−Vref_R)=(VDD+Vx_R+Vd_R−Vref_R)となる。このときR出力回路30r内のスイッチ34、35は導通状態にあり、アナログバッファ38の入力電圧と出力電圧は等しいので、データ線Sk_Rの電位はR出力回路30r内の節点Bと同じく(VDD+Vx_R+Vd_R−Vref_R)となる。このときR画素回路ではスイッチ用TFT22が導通状態にあるので、節点Aはデータ線Sk_Rと同じ電位になる。
【0054】
同様に、制御線SCAN1_Gの電位がハイレベルである間、G出力回路30g内の節点Bの電位は(VDD+Vx_G+Vd_G−Vref_G)となり、データ線Sk_GおよびG画素回路内の節点Aの電位はこれに等しくなる。また、制御線SCAN1_Bの電位がハイレベルである間、B出力回路30b内の節点Bの電位は(VDD+Vx_B+Vd_B−Vref_B)となり、データ線Sk_BおよびB画素回路内の節点Aの電位はこれに等しくなる。
【0055】
次に時刻t4において走査線Giと制御線Riの電位がローレベルに変化すると、3個の画素回路20ではスイッチ用TFT22が非導通状態に変化し、スイッチ用TFT24が導通状態に変化する。また、時刻t4以降、制御線SCAN1_R、SCAN1_G、SCAN1_Bの電位はローレベルになるので、3個の出力回路30ではスイッチ33、34は非導通状態になる。
【0056】
時刻t4において、R画素回路内のコンデンサ26には、駆動用TFT21のゲート−ソース間電圧(Vx_R+Vd_R−Vref_R)が保持される。同様に、G画素回路内のコンデンサ26には電圧(Vx_G+Vd_G−Vref_G)が保持され、B画素回路内のコンデンサ26には電圧(Vx_B+Vd_B−Vref_B)が保持される。なお、制御線Riに与えられるオン電位(ローレベル電位)は、スイッチ用TFT24が線形領域で動作するように決定される。
【0057】
時刻t4以降、3個の画素回路20内のコンデンサ26に保持された電圧は変化しない。このため、R画素回路内の節点Aの電位は(VDD+Vx_R+Vd_R−Vref_R)のままである。同様に、G画素回路内の節点Aの電位は(VDD+Vx_G+Vd_G−Vref_G)のままであり、B画素回路内の節点Aの電位は(VDD+Vx_B+Vd_B−Vref_B)のままである。したがって、3個の画素回路20では、時刻t4以降、次に制御線Riの電位がハイレベルとなるまで、電源配線Vpから駆動用TFT21とスイッチ用TFT24を経由して有機EL素子25に電流が流れ、有機EL素子25は発光する。このときに駆動用TFT21を流れる電流の量は節点Aの電位に応じて増減するが、以下に示すように、駆動用TFT21の閾値電圧が異なっていてもデータ電圧が同じであれば電流量を同じにすることができる。
【0058】
例として、R画素回路について説明する。R画素回路内の駆動用TFT21を飽和領域で動作させたとき、ドレイン−ソース間を流れる電流IELは、チャネル長変調効果を無視すれば、次式(1)で与えられる。
IEL=−1/2・W/L・Cox・μ
×(Vg−VDD−Vth_R)2 …(1)
ただし、上式(1)において、W/Lは駆動用TFT21のアスペクト比、Coxはゲート容量、μは移動度、Vgはゲート端子電位(節点Aの電位)である。
【0059】
式(1)に示す電流IELは、一般には、閾値電圧Vth_Rに応じて変動する。R画素回路では、有機EL素子25が発光するときに駆動用TFT21のゲート端子電位Vgは(VDD+Vx_R+Vd_R−Vref_R)となるので、電流IELは次式(2)に示すようになる。
IEL=−1/2・W/L・Cox・μ・{Vd_R
−Vref_R+(Vx_R−Vth_R)}2 …(2)
式(2)において電圧Vx_Rが閾値電圧Vth_Rに一致すれば、電流IELは閾値電圧Vth_Rには依存しない。また、電圧Vx_Rが閾値電圧Vth_Rに一致しなくても、両者の差が一定であれば、電流IELは閾値電圧Vth_Rには依存しない。
【0060】
表示装置10では、R画素回路内の2つのTFT間で電圧Vx_Rの差が閾値電圧Vth_Rの差とほぼ同じになるように、閾値補正期間(時刻t1から時刻t2までの期間)の長さや初期電圧Vint_Rのレベルが決定される。このため、式(2)に含まれる電圧差(Vx_R−Vth_R)はほぼ一定になる。したがって、R画素回路では、閾値電圧Vth_Rの値にかかわらず、有機EL素子25にはデータ電圧Vd_Rに応じた量の電流が流れ、有機EL素子25はデータ電圧Vd_Rに応じた輝度で発光する。
【0061】
同様に、G画素回路では、閾値電圧Vth_Gの値にかかわらず、有機EL素子25にはデータ電圧Vd_Gに応じた量の電流が流れ、有機EL素子25はデータ電圧Vd_Gに応じた輝度で発光する。また、B画素回路では、閾値電圧Vth_Bの値にかかわらず、有機EL素子25にはデータ電圧Vd_Bに応じた量の電流が流れ、有機EL素子25はデータ電圧Vd_Bに応じた輝度で発光する。表示装置10では、閾値補正は画素回路20の外部に設けられた出力回路30によって行われるが、出力回路30には複雑な論理回路やメモリなどを設ける必要がない。
【0062】
以下、初期電圧Vint_R、Vint_G、Vint_Bについて説明する。画素回路20では、図4に示す時刻t0でスイッチ用TFT23が導通状態になると、駆動用TFT21はダイオード接続された状態になる。従来の有機ELディスプレイでは、駆動用TFTがダイオード接続されてから、駆動用TFTのゲート−ソース間電圧Vgsが閾値電圧Vthに十分に近づくまでの期間が、閾値補正期間となる。電圧Vgsが閾値電圧Vthに十分に近づけば、2つの駆動用TFT間の閾値電圧の差を検出できるからである。
【0063】
ところが、高精細の表示装置では、画素回路の選択期間が短く、選択期間内に電圧Vgsを閾値電圧Vthに十分に近づけられないことがある。特に、第1参考例に係る表示装置10では、駆動用TFT21の閾値電圧Vthを検知するときに、コンデンサ37とデータ線Sjの寄生容量を充電する必要があるので、選択期間内に閾値電圧を検知する処理と補正後のデータ電圧を書き込む処理を行うためには工夫が必要である。
【0064】
そこで表示装置10では、補正後のデータ電圧を書き込む処理を開始する前に閾値電圧のばらつきを検知するために、スイッチ36の作用によりデータ線Sk_R、Sk_G、Sk_Bに、それぞれ、初期電圧Vint_R、Vint_G、Vint_Bが固定的に与えられる。これにより、駆動用TFT21の閾値電圧Vthに応じた電圧がデータ線Sjに出力されるまでの時間を短縮することができる。したがって、閾値補正期間が短い場合でも、補正効果のばらつきを抑え、画質を向上させることができる。
【0065】
初期電圧Vint_R、Vint_G、Vint_Bは、閾値補正期間の長さや閾値補正に要求される精度などに基づき決定される。スイッチ用TFT23が導通状態にあり、駆動用TFT21がダイオード接続されているとき、駆動用TFT21の電流バランスに関して次式(3)が成立する。
【数1】
ただし、式(3)において、kは定数、Cは保持容量と信号線容量の和である。
【0066】
この微分方程式を解くと、次式(4)が得られる。
【数2】
ただし、式(4)において、Vgs0は電圧Vgsの初期値である。
【0067】
閾値電圧がΔVthだけ異なる2つのTFTを考えたとき、所定時間経過後に2つのTFT間で電圧Vgsの差がΔVthに近ければ、各TFTの閾値電圧を検出できたと言える。電圧Vgsの差は、次式(5)で与えられる。
【数3】
したがって、許容時間内に式(5)に示すΔVgs(t)がΔVthに十分に近づくように電圧Vgsの初期値Vgs0を決定し、それに応じて初期電圧Vint_R、Vint_G、Vint_Rを求めればよい。
【0068】
図5は、ダイオード接続された駆動用TFTのゲート−ソース間電圧Vgsの時間的変化の例を示す図である。図5には、閾値電圧が異なる2個のTFT(Vth=−0.8VとVth=−1.0V)に対して、予め2種類の電圧Vgs0(Vgs0=−5VとVgs0=−1.5V)を与え、その後にソース端子とドレイン端子を短絡してTFTをダイオード接続したときのゲート−ソース間電圧Vgsの変化が記載されている。
【0069】
2個のTFTに予め電圧Vgs0を与え、30μs経過後の電圧Vgsの絶対値|Vgs|を比較する。|Vgs0|=5Vの場合、30μs後に2つの値|Vgs|はそれぞれの最終値(0.8Vと1.0V)から離れているが、両者の差は既に最終値(0.2V)にほぼ等しくなっている。これに対して、|Vgs0|=1.5Vの場合、30μs後に2つの値|Vgs|はそれぞれの最終値に接近しているが、両者の差は依然として最終値から離れている。このように|Vgs0|が大きいときほど、2つの値|Vgs|の差は速く増大するので、閾値補正期間を短くすることができる。したがって、高い精度で閾値補正を行うためには、|Vgs0|を大きくすることが好ましい。一方、|Vgs0|を大きくすると、データ線Sjとコンデンサ37の充放電によって消費電力が増加する。
【0070】
この点を考慮して、表示装置10では、3種類の初期電圧Vint_R、Vint_G、Vint_Bが使用される。R画素回路には初期電圧Vint_Rが使用され、G画素回路には初期電圧Vint_Gが使用され、B画素回路には初期電圧Vint_Bが使用される。これら3種類の初期電圧は、以下のようにして決定される。以下、R画素回路内の駆動用TFT21のゲート端子に初期電圧Vint_Rを印加したときのゲート−ソース間電圧(VDD−Vint_R)をVgs0_Rという。同様に、G画素回路内の駆動用TFT21のゲート端子に初期電圧Vint_Gを印加したときのゲート−ソース間電圧をVgs0_Gといい、B画素回路内の駆動用TFT21のゲート端子に初期電圧Vint_Bを印加したときのゲート−ソース間電圧をVgs0_Bという。
【0071】
表示装置10では、初期電圧Vint_R、Vint_G、Vint_Bのうち、少なくとも2つが互いに異なるように設定される。具体的には、G画素回路用の初期電圧Vint_GとB画素回路用の初期電圧Vint_Bが異なり、|Vgs0_G|<|Vgs0_B|を満たすことが好ましい。また、初期電圧Vint_R、Vint_G、Vint_Bが互いにすべて異なり、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たすことがより好ましい。初期電圧Vint_R、Vint_G、Vint_Bは、いずれも電源電圧VDDよりも低いレベルに設定される。このように初期電圧Vint_R、Vint_G、Vint_Bを設定した場合、スイッチ用TFT23の導通期間にスイッチ用TFT23を流れる電流は、3種類の画素回路の中でB画素回路において最大となり、G画素回路において最小となる。
【0072】
以下、比較例に係る表示装置と対比して、第1参考例に係る表示装置10の効果を説明する。図6は、比較例に係る表示装置の構成を示すブロック図である。図6に示す表示装置110は、出力回路30を含むソースドライバ回路13に代えて、出力回路115を含むソースドライバ回路113を備えている。図7は、出力回路115の回路図である。図6に示す電源114は、画素回路20に対して電源電圧VDD、VSSを供給すると共に、出力回路115に対して初期電圧Vintと参照電圧Vrefを1種類ずつ供給する。表示装置110は、表示装置10と同じタイミングチャート(図4)に従って動作する。なお、表示装置110は、本出願と出願人および発明者が共通する別の出願(国際特許出願PCT/JP2007/69184)に記載されたものである。
【0073】
第1参考例に係る表示装置10と比較例に係る表示装置110では、駆動用TFT21の閾値補正を行うときに、駆動用TFT21のゲート端子に初期電圧が印加される。このとき、上述したように、駆動用TFT21のゲート−ソース間電圧の初期値の絶対値|Vgs0|が大きくなる初期電圧を使用すれば、閾値補正の精度が高くなり、|Vgs0|が小さくなる初期電圧を使用すれば、消費電力が減少する。
【0074】
比較例に係る表示装置110では、装置全体で1種類の初期電圧Vintが使用される。このため、緑色を基準として初期電圧Vintを決定すると、|Vgs0|は小さくなり、消費電力は減少するが、青色や赤色では閾値補正の精度が不十分となり、画質が低下する。一方、青色を基準として初期電圧Vintを決定すると、|Vgs0|は大きくなり、画質は良くなるが、青色よりも鈍感にしか判別できない緑色や赤色についても同じ初期電圧を使用するために、消費電力が必要以上に増大する。
【0075】
これに対して、第1参考例に係る表示装置10では、複数の初期電圧Vint_R、Vint_G、Vint_Bが使用され、このうち少なくとも2つ以上が異なっている。このため、例えば、B画素回路には|Vgs0|が大きくなる初期電圧Vint_Bを使用し、G画素回路には|Vgs0|が小さくなる初期電圧Vint_Gを使用することができる。これにより、人間が色度の違いに敏感な青色については、駆動用TFT21のゲート端子とソース端子との間に大きな初期電位差を与え、閾値補正を高い精度で行い、画質を高くすることができる。一方、人間が色度の違いに鈍感な緑色については、駆動用TFT21のゲート端子とソース端子との間に小さな初期電位差を与え、信号線の過剰な充放電を減らし、消費電力を削減することができる。また、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たす初期電圧Vint_R、Vint_G、Vint_Bを使用すれば、上記の効果をさらに高めることができる。
【0076】
このように第1参考例に係る表示装置10によれば、駆動用TFT21の閾値補正を行うときに、表示色に応じた初期電圧Vint_R、Vint_G、Vint_Bを使用することにより、駆動用TFT21のゲート端子とソース端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替え、画質を高くし、消費電力を削減することができる。
【0077】
また、表示色に応じて異なる初期電圧を使用するときには、データ電圧Vdataのゼロ点を揃えることが好ましい。例えば、図5に示す例では、30μs経過後の駆動用TFTのゲート−ソース間電圧の絶対値|Vgs|は、|Vgs0|=5Vの場合でも|Vgs0|=1.5Vの場合でも、最終値と異なっている。このため、表示色に応じて異なる初期電圧を使用して所定時間経過後の駆動用TFT21のゲート端子電圧を検出すると、検出された電圧には表示色に応じて異なるオフセットが加算される。この結果、例えば、黒表示を行うときに、R画素回路とG画素回路は完全な黒色になるが、B画素回路は完全な黒色にならないなどの現象が起こり得る。
【0078】
そこで、第1参考例に係る表示装置10では、複数の参照電圧Vref_R、Vref_G、Vref_Bが使用される。式(2)に示すように、駆動用TFT21のドレイン−ソース間を流れる電流IELは、参照電圧Vref_Rなどに依存する。したがって、参照電圧Vref_R、Vref_G、Vref_Bを調整することにより、各色のデータ電圧Vdataのゼロ点を揃え、データ電圧の振幅を揃えることができる。このように表示装置10の内部でデータ電圧のゼロ点を揃えることにより、表示装置10の外部で行われるD/A変換を簡単化することができる。
【0079】
なお、上述した表示装置10では、駆動用TFT21のゲート端子とソース端子との間に表示色に応じた初期電位差を与えるために、データ線に印加する初期電圧を表示色に応じて切り替えることとしたが、これに代えて、駆動用TFT21のソース端子に印加される電源電圧を表示色に応じて切り替えてもよい。図8は、本発明の第1の実施形態に係る表示装置の構成を示すブロック図である。図8に示す表示装置40は、出力回路30を含むソースドライバ回路13に代えて、出力回路45を含むソースドライバ回路43を備え、電源14に代えて電源44を備えている。図9は表示装置40に含まれる画素回路20の回路図であり、図10は出力回路45の回路図である。
【0080】
図8に示す電源44は、画素回路20に対して電源電圧VDD_R、VDD_G、VDD_B、VSSを供給すると共に、出力回路45に対して初期電圧Vintと参照電圧Vref_R、Vref_G、Vref_Bを供給する。図9に示すように、R画素回路20rは電源配線Vp_Rに接続され、G画素回路20gは電源配線Vp_Gに接続され、B画素回路20bは電源配線Vp_Bに接続される。電源配線Vp_Rには電源44から供給された電源電圧VDD_Rが印加され、電源配線Vp_Gには電源44から供給された電源電圧VDD_Gが印加され、電源配線Vp_Bには電源44から供給された電源電圧VDD_Bが印加される。図10に示すR出力回路45r、G出力回路45gおよびB出力回路45bでは、スイッチ36の一方の端子には電源44から供給された同じ初期電圧Vintが印加される。
【0081】
表示装置40では、電源電圧VDD_R、VDD_G、VDD_Bのうち、少なくとも2つが互いに異なるように設定される。具体的には、G画素回路用の電源電圧VDD_GとB画素回路用の電源電圧VDD_Bが異なり、|Vgs0_G|<|Vgs0_B|を満たすことが好ましい。また、電源電圧VDD_R、VDD_G、VDD_Bが互いにすべて異なり、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たす(すなわち、VDD_G<VDD_R<VDD_Bを満たす)ことがより好ましい。
【0082】
このように構成された表示装置40でも、表示色に応じた電源電圧VDD_R、VDD_G、VDD_Bを使用することにより、駆動用TFT21の閾値補正を行うときに、駆動用TFT21のゲート端子とソース端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替え、画質を高くし、消費電力を削減することができる。また、複数の参照電圧Vref_R、Vref_G、Vref_Bを用いることにより、表示装置40の内部でデータ電圧のゼロ点を揃え、表示装置40の外部で行われるD/A変換を簡単化することができる。
【0083】
なお、以上の説明では、3本のデータ線Sk_R、Sk_G、Sk_Bに対応してアナログバッファを設けることとしたが、アナログバッファをp(pは1以上の任意の整数)本のデータ線に対応して設けてもよい。
【0084】
(第2参考例および第2の実施形態)
図11は、第2参考例に係る表示装置の構成を示すブロック図である。図11に示す表示装置50は、表示制御回路51、ゲートドライバ回路52、ソースドライバ回路53、電源54、および、(m×n)個の画素回路60を備え、RGB3色によるカラー表示を行う。第2参考例の構成要素のうち第1参考例と同一の要素については、同一の参照符号を付して説明を省略し、以下では第1参考例に係る表示装置10との相違点を説明する。
【0085】
表示装置50には、互いに平行なn本の走査線GAiと、これに直交する互いに平行なm本のデータ線Sjとが設けられる。画素回路60は、走査線GAiとデータ線Sjの各交差点に対応してマトリクス状に配置されている。また、走査線GAiと平行に、互いに平行な走査線GBiと制御線Eiがn本ずつ配置されている。走査線GAi、GBiと制御線Eiはゲートドライバ回路52に接続され、データ線Sjはソースドライバ回路53に接続されている。画素回路60の配置領域には、電源配線Vp、共通陰極Vcomおよび3系統のプリチャージ線(いずれも図示せず)が配置されている。
【0086】
第1参考例と同様に、画素回路60はR画素回路、G画素回路およびB画素回路に分類される。(3k−2)列目にはR画素回路が配置され、(3k−1)列目にはG画素回路が配置され、3k列目にはB画素回路が配置される。
【0087】
表示制御回路51は、第1参考例に係る表示制御回路11から制御線SCAN1_R、SCAN1_G、SCAN1_B、SCAN2、SCAN3の電位を制御する機能を削除したものである。ゲートドライバ回路52は、第1参考例に係るゲートドライバ回路12と同様の構成を有し、走査線GAi、GBiと制御線Eiの電位を制御する。ソースドライバ回路53は、mビットのシフトレジスタ15、レジスタ16、ラッチ17、および、m個のアナログバッファ55を含み、線順次走査を行う。アナログバッファ55は、ボルテージホロワ回路(ユニティゲインアンプ)であり、データ線Sjに対応して設けられる。
【0088】
電源54は、表示装置50の各部に電源電圧を供給する。より詳細には、電源54は、画素回路60に対して電源電圧VDD、VSSを供給すると共に、画素回路60に対して初期電圧Vint_R、Vint_G、Vint_Bを供給する。なお、図11では、電源54と画素回路60を接続する配線は省略されている。
【0089】
図12は、画素回路60の回路図である。図12には、R画素回路60r、G画素回路60gおよびB画素回路60b(以下、総称して3個の画素回路60ともいう)が記載されている。図12に示すように、3個の画素回路60は、いずれも、駆動用TFT61、スイッチ用TFT62〜66、有機EL素子67、および、コンデンサ68を備えている。駆動用TFT61はPチャネル型のエンハンスメント型、スイッチ用TFT62〜66はPチャネル型である。スイッチ用TFT62は書き込み用スイッチング素子として機能し、スイッチ用TFT63は補償用スイッチング素子として機能し、スイッチ用TFT65、66は初期化用スイッチング素子として機能する。
【0090】
R画素回路60rは、電源配線Vp、共通陰極Vcom、1本のプリチャージ線、走査線GAi、GBi、制御線Ei、および、データ線Sk_Rに接続されている。電源配線Vpには電源54から供給された電源電圧VDDが印加され、共通陰極Vcomには電源54から供給された電源電圧VSSが印加され、プリチャージ線には電源54から供給された初期電圧Vint_Rが印加される。共通陰極Vcomは、表示装置50内のすべての有機EL素子67に共通する陰極となる。
【0091】
R画素回路60rでは、電源配線Vpと共通陰極Vcomとの間に、電源配線Vp側から順に、駆動用TFT61、スイッチ用TFT64および有機EL素子67が直列に設けられている。駆動用TFT61のゲート端子とデータ線Sk_Rとの間には、ゲート端子側から順に、コンデンサ68とスイッチ用TFT62が直列に設けられている。以下、コンデンサ68の一方の電極(駆動用TFT61側の電極)が接続される節点をD、他方の電極が接続される節点をEという。駆動用TFT61のゲート端子とドレイン端子との間にはスイッチ用TFT63が設けられ、節点Eと初期電圧Vint_Rが印加されたプリチャージ線との間にはスイッチ用TFT65が設けられ、駆動用TFT61のドレイン端子と当該プリチャージ線との間にはスイッチ用TFT66が設けられている。スイッチ用TFT62、63のゲート端子は走査線GAiに接続され、スイッチ用TFT66のゲート端子は走査線GBiに接続され、スイッチ用TFT64、65のゲート端子は制御線Eiに接続されている。
【0092】
G画素回路60gとB画素回路60bの構成は、R画素回路60rと同様である。ただし、G画素回路60gでは、スイッチ用TFT65、66の一端は、初期電圧Vint_Gが印加されたプリチャージ線に接続される。また、B画素回路60bでは、スイッチ用TFT65、66の一端は、初期電圧Vint_Bが印加されたプリチャージ線に接続される。
【0093】
以下、R画素回路60r、G画素回路60gおよびB画素回路60b内の駆動用TFT61の閾値電圧を、それぞれ、Vth_R、Vth_GおよびVth_B(ただし、いずれも負の値)とする。初期電圧Vint_Rは、R画素回路60r内の駆動用TFT61の閾値補正に使用される。同様に、初期電圧Vint_GはG画素回路60g内の駆動用TFT61の閾値補正に使用され、初期電圧Vint_BはB画素回路60b内の駆動用TFT61の閾値補正に使用される。
【0094】
図13は、画素回路60の駆動方法を示すタイミングチャートである。以下、図13を参照して、3個のアナログバッファ55を用いて、走査線GAi、GBiとデータ線Sk_R、Sk_G、Sk_Bに接続された3個の画素回路60に対して、それぞれのデータ電圧Vdataを書き込むときの動作を説明する。図13では、時刻t0から時刻t4までが3個の画素回路60の選択期間となる。時刻t2より前では、3個の画素回路60の駆動用TFT61のゲート端子電位を並列に検知する処理が行われ、時刻t2より後では、3個の画素回路60に対してそれぞれのデータ電圧を並列に書き込む処理が行われる。
【0095】
時刻t0より前では、走査線GAi、GBiの電位はハイレベルに、制御線Eiの電位はローレベルに制御される。このため、3個の画素回路60では、スイッチ用TFT62、63、66は非導通状態にあり、スイッチ用TFT64、65は導通状態にある。このとき駆動用TFT61は導通状態にあるので、電源配線Vpから駆動用TFT61とスイッチ用TFT64を経由して有機EL素子67に電流が流れ、有機EL素子67は発光する。このように時刻t0より前では、3個の画素回路60内の有機EL素子67はいずれも発光状態にある。
【0096】
時刻t0において制御線Eiの電位がハイレベルに変化すると、3個の画素回路60ではスイッチ用TFT64、65が非導通状態に変化する。このため、電源配線Vpから有機EL素子67に流れる電流は遮断され、有機EL素子67は発光を停止する。
【0097】
次に時刻t1において走査線GAi、GBiの電位がローレベルに変化すると、3個の画素回路60ではスイッチ用TFT62、63、66が導通状態に変化する。このため、節点Dはスイッチ用TFT63、66を介してプリチャージ線に接続され、節点Eはスイッチ用TFT62を介してデータ線Sjに接続される。走査線GAiの電位がローレベルである間、データ線Sk_R、Sk_G、Sk_Bには、それぞれ、ラッチ17から出力されたデータ電圧Vd_R、Vd_G、Vd_Bが印加される。したがって、R画素回路60rでは、節点Dの電位はVint_Rとなり、節点Eの電位はVd_Rとなる。同様に、G画素回路60gでは節点Dの電位はVint_Gとなり、節点Eの電位はVd_Gとなる。また、B画素回路60bでは節点Dの電位はVint_Bとなり、節点Eの電位はVd_Bとなる。
【0098】
次に時刻t2において走査線GBiの電位がハイレベルに変化すると、3個の画素回路60ではスイッチ用TFT66が非導通状態に変化する。時刻t2以降、電源配線Vpから駆動用TFT61とスイッチ用TFT63を経由して駆動用TFT61のゲート端子に電流が流れ込み、節点Dの電位は駆動用TFT61が導通状態である間は上昇する。
【0099】
次に時刻t3において走査線GAiの電位がハイレベルに変化すると、3個の画素回路60ではスイッチ用TFT62、63が非導通状態に変化する。時刻t3の直前におけるR画素回路60r、G画素回路60gおよびB画素回路60b内の節点Dの電位を(VDD+Vx_R)、(VDD+Vx_G)および(VDD+Vx_B)とする。ただし、電圧Vx_R、Vx_G、Vx_Bは負の値であり、|Vx_R|>|Vth_R|、|Vx_G|>|Vth_G|、|Vx_B|>|Vth_B|を満たすとする。
【0100】
時刻t3においてスイッチ用TFT62、63が非導通状態に変化したとき、R画素回路60r内のコンデンサ68には電圧(VDD+Vx_R−Vd_R)が保持される。同様に、G画素回路60g内のコンデンサ68には電圧(VDD+Vx_G−Vd_G)が保持され、B画素回路60b内のコンデンサ68には電圧(VDD+Vx_B−Vd_B)が保持される。
【0101】
上述したように、R画素回路60r内の節点Dの電位は、駆動用TFT61が導通状態である間は上昇する。したがって、十分な時間があれば、R画素回路60r内の節点Dの電位は、駆動用TFT61のゲート−ソース間電圧が閾値電圧Vth_R(負の値)になる(駆動用TFT61が閾値状態になる)まで上昇し、最終的に(VDD+Vth_R)に到達する。しかし、表示装置50では、駆動用TFT61が導通状態である間に、時刻t3になる。このため、時刻t3の直前における節点Dの電位(VDD+Vx_R)は(VDD+Vth_R)よりも低い。電圧Vx_Rは閾値電圧Vth_Rに応じて変化し、閾値電圧Vth_Rの絶対値が大きいほど電圧Vx_Rの絶対値は大きくなる。同様に、時刻t3の直前におけるG画素回路60g内の節点Dの電位(VDD+Vx_G)は(VDD+Vth_G)よりも低く、閾値電圧Vth_Gの絶対値が大きいほど電圧Vx_Gの絶対値は大きくなる。また、時刻t3の直前におけるB画素回路60b内の節点Dの電位(VDD+Vx_B)は(VDD+Vth_B)よりも低く、閾値電圧Vth_Bの絶対値が大きいほど電圧Vx_Bの絶対値は大きくなる。
【0102】
次に時刻t4において制御線Eiの電位がローレベルに変化すると、3個の画素回路60ではスイッチ用TFT64、65が導通状態に変化する。R画素回路60rでは、コンデンサ68が電圧(VDD+Vx_R−Vd_R)を保持している間に、節点Eの電位がVd_RからVint_Rに変化する。したがって、節点Dの電位も、同じ量(Vint_R−Vd_R)だけ変化して(VDD+Vx_R)+(Vint_R−Vd_R)=(VDD+Vx_R+Vint_R−Vd_R)となる。同様に、G画素回路60g内の節点Dの電位は(VDD+Vx_G+Vint_G−Vd_G)となり、B画素回路60b内の節点Dの電位は(VDD+Vx_B+Vint_B−Vd_B)となる。
【0103】
時刻t4以降、3個の画素回路60内のコンデンサ68に保持された電圧は変化しない。このため、R画素回路60r内の節点Dの電位は(VDD+Vx_R+Vint_R−Vd_R)のままである。同様に、G画素回路60g内の節点Dの電位は(VDD+Vx_G+Vint_G−Vd_G)のままであり、B画素回路60b内の節点Dの電位は(VDD+Vx_B+Vint_B−Vd_B)のままである。したがって、3個の画素回路60では、時刻t4以降、次に制御線Eiの電位がハイレベルとなるまで、電源配線Vpから駆動用TFT61とスイッチ用TFT64を経由して有機EL素子67に電流が流れ、有機EL素子67は発光する。このときに駆動用TFT61を流れる電流の量は節点Dの電位に応じて増減するが、以下に示すように、駆動用TFT61の閾値電圧が異なっていてもデータ電圧が同じであれば電流量を同じにすることができる。
【0104】
例として、R画素回路60rについて説明する。R画素回路60rでは、有機EL素子67が発光するときに駆動用TFT61のゲート端子電位Vgは(VDD+Vx_R+Vint_R−Vd_R)となる。したがって、式(1)より、駆動用TFT61のドレイン−ソース間を流れる電流IELは、次式(6)に示すようになる。
IEL=−1/2・W/L・Cox・μ・{Vint_R
−Vd_R+(Vx_R−Vth_R)}2 …(6)
式(6)において電圧Vx_Rが閾値電圧Vth_Rに一致すれば、電流IELは閾値電圧Vth_Rには依存しない。また、電圧Vx_Rが閾値電圧Vth_Rに一致しなくても、両者の差が一定であれば、電流IELは閾値電圧Vth_Rには依存しない。
【0105】
表示装置50では、第1参考例と同様に、R画素回路内の2つのTFT間で電圧Vx_Rの差が閾値電圧Vth_Rの差とほぼ同じになるように、閾値補正期間の長さや初期電圧Vint_Rのレベルが決定される。このため、式(6)に含まれる電圧差(Vx_R−Vth_R)はほぼ一定になる。したがって、R画素回路60rでは、閾値電圧Vth_Rの値にかかわらず、有機EL素子67にはデータ電圧Vd_Rに応じた量の電流が流れ、有機EL素子67はデータ電圧Vd_Rに応じた輝度で発光する。
【0106】
同様に、G画素回路60gでは、閾値電圧Vth_Gの値にかかわらず、有機EL素子67にはデータ電圧Vd_Gに応じた量の電流が流れ、有機EL素子67はデータ電圧Vd_Gに応じた輝度で発光する。また、B画素回路60bでは、閾値電圧Vth_Bの値にかかわらず、有機EL素子67にはデータ電圧Vd_Bに応じた量の電流が流れ、有機EL素子67はデータ電圧Vd_Bに応じた輝度で発光する。表示装置50では、第1参考例に係る表示装置10と比べて画素回路60の構成は複雑になるが、ソースドライバ回路53の構成は簡単になる。
【0107】
表示装置50では、初期電圧Vint_R、Vint_G、Vint_Bのうち、少なくとも2つが互いに異なるように設定される。具体的には、G画素回路用の初期電圧Vint_GとB画素回路用の初期電圧Vint_Bが異なり、|Vgs0_G|<|Vgs0_B|を満たすことが好ましい。また、初期電圧Vint_R、Vint_G、Vint_Bが互いにすべて異なり、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たすことがより好ましい。初期電圧Vint_R、Vint_G、Vint_Bは、いずれも電源電圧VDDよりも低いレベルに設定される。
【0108】
第2参考例に係る表示装置50は、第1参考例に係る表示装置10と同様の効果を奏する。図16に示す画素回路130を備えた従来の表示装置では、装置全体で1種類の初期電圧Vintが使用される。このため、従来の表示装置には、緑色を基準として初期電圧Vintを決定すると画質が低下し、青色を基準として初期電圧Vintを決定すると消費電力が増大するという問題がある。
【0109】
これに対して、第2参考例に係る表示装置50では、複数の初期電圧Vint_R、Vint_G、Vint_Bが使用され、このうち少なくとも2つ以上が異なっている。このため、例えば、B画素回路には|Vgs0|が大きくなる初期電圧Vint_Bを使用し、G画素回路には|Vgs0|が小さくなる初期電圧Vint_Gを使用することができる。これにより、人間が色度の違いに敏感な青色については、駆動用TFT61のゲート端子とソース端子との間に大きな初期電位差を与え、閾値補正を高い精度で行い、画質を高くすることができる。一方、人間が色度の違いに鈍感な緑色については、駆動用TFT61のゲート端子とソース端子との間に小さな初期電位差を与え、信号線の過剰な充放電を減らして消費電力を削減することができる。また、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たす初期電圧Vint_R、Vint_G、Vint_Bを使用すれば、上記の効果をさらに高めることができる。
【0110】
このように第2参考例に係る表示装置50によれば、表示色に応じた初期電圧Vint_R、Vint_G、Vint_Bを使用することにより、駆動用TFT61の閾値補正を行うときに、駆動用TFT61のゲート端子とソース端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替え、画質を高くし、消費電力を削減することができる。
【0111】
本発明の第2の実施形態に係る表示装置は、第2参考例に係る表示装置に対して、3種類の画素回路を別個の電源配線に接続する変形を施したものである。本発明の第2の実施形態に係る表示装置では、R画素回路60rに接続された電源配線には電源電圧VDD_Rが印加され、G画素回路60gに接続された電源配線には電源電圧VDD_Gが印加され、B画素回路60bに接続された電源配線には電源電圧VDD_Bが印加される。
【0112】
以上に示すように、本発明の表示装置によれば、駆動素子の閾値補正を行ってカラー表示を行うときに、駆動素子の制御端子と第2の導通端子との間に表示色に応じた初期電位差を与えることにより、画質を高くし、消費電力を削減することができる。
【産業上の利用可能性】
【0113】
本発明の表示装置は、高画質で低消費電力であるという特徴を有するので、各種の電子機器の表示装置として利用することができる。
【符号の説明】
【0114】
10、40、50…表示装置
11、51…表示制御回路
12、52…ゲートドライバ回路
13、43、53…ソースドライバ回路
14、44、54…電源
15…シフトレジスタ
16…レジスタ
17…ラッチ
20、60…画素回路
21、61…駆動用TFT
22〜24、62〜66…スイッチ用TFT
25、67…有機EL素子
26、37、68…コンデンサ
30、45…出力回路
31〜36…スイッチ
38、55…アナログバッファ
【技術分野】
【0001】
本発明は、表示装置に関し、より特定的には、有機ELディスプレイやFEDなどの電流駆動素子を用いた表示装置およびその駆動方法に関する。
【背景技術】
【0002】
近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機EL(Electro Luminescence)ディスプレイやFED(Field Emission Display)に関する研究開発が活発に行われている。
【0003】
有機ELディスプレイに含まれる有機EL素子は、印加される電圧が高く、流れる電流が多いほど、高い輝度で発光する。ところが、有機EL素子の輝度と電圧の関係は、駆動時間や周辺温度などの影響を受けて容易に変動する。このため、有機ELディスプレイに電圧制御型の駆動方式を適用すると、有機EL素子の輝度のばらつきを抑えることが非常に困難になる。これに対して、有機EL素子の輝度は電流にほぼ比例し、この比例関係は周辺温度などの外的要因の影響を受けにくい。したがって、有機ELディスプレイには電流制御型の駆動方式を適用することが好ましい。
【0004】
一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリコン、CG(Continuous Grain)シリコンなどで構成されたTFT(Thin Film Transistor:薄膜トランジスタ)を用いて構成される。ところが、TFTの特性(例えば、閾値電圧や移動度)には、ばらつきが生じやすい。そこで、有機ELディスプレイの画素回路にはTFTの特性のばらつきを補償する回路が設けられ、この回路の作用により有機EL素子の輝度のばらつきが抑えられる。
【0005】
電流制御型の駆動方式においてTFTの特性のばらつきを補償する方式は、駆動用TFTに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の量を電圧信号で制御する電圧プログラム方式とに大別される。電流プログラム方式を用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を用いれば閾値電圧のばらつきのみを補償することができる。
【0006】
ところが、電流プログラム方式には、第1に、非常に微少な量の電流を扱うので画素回路や駆動回路の設計が困難である、第2に、電流信号を設定する間に寄生容量の影響を受けやすいので大面積化が困難であるという問題がある。これに対して、電圧プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易である。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流量に与える影響よりも小さく、移動度のばらつきはTFT作製工程である程度抑えることができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品位が得ることができる。
【0007】
電流制御型の駆動方式を適用した有機ELディスプレイについては、従来から、以下に示す画素回路が知られている。図14は、特許文献1に記載された画素回路と出力スイッチの回路図である。図14において、画素回路120はトランジスタT1〜T4、有機EL素子OLEDおよびコンデンサCsを備え、出力スイッチ121はトランジスタT5〜T8およびコンデンサC1を備えている。画素回路120は、電源配線Vp、共通陰極Vcom、走査線G1i、G2iおよびデータ線Sjに接続される。トランジスタT5〜T8の一端には、それぞれ、電圧V0、データ電圧Vdata、閾値補正電圧Vpreおよび電圧Vaが印加される。電圧Vaは、トランジスタT3の閾値電圧に近い電圧である。
【0008】
画素回路120は、図15に示すタイミングチャートに従って動作する。図15に示すように、閾値電圧書き込み期間の前半では、トランジスタT1、T2、T5、T7は導通状態になり、トランジスタT4、T6、T8は非導通状態になる。このとき、データ線Sjには閾値補正電圧Vpreが印加され、トランジスタT3のゲート端子とドレイン端子にも同じ電圧が印加される。閾値電圧書き込み期間の後半では、トランジスタT7は非導通状態になる。このとき、コンデンサCsに蓄積されていた電荷はトランジスタT1〜T3を経由して放電され、トランジスタT3のゲート端子電位はトランジスタT3の閾値電圧に応じたレベルVtまで上昇する。また、閾値電圧書き込み期間の後半では、トランジスタT8が所定の時間だけ導通状態になる。これにより、データ線Sjには浮遊容量Cfを充電するための電圧Vaが印加され、トランジスタT3のゲート端子電位は短時間でVtに到達する。
【0009】
表示データ電圧書き込み期間では、トランジスタT2、T6は導通状態になり、トランジスタT1、T4、T5、T7、T8は非導通状態になる。閾値電圧書き込み期間から表示データ電圧書き込み期間に遷移するときに、コンデンサC1の電極間電圧は変化しない。このため、コンデンサC1の一方の電極(トランジスタT5、T6に接続された電極)の電位がV0からVdataに変化すると、コンデンサC1の他方の電極の電位も同じ量だけ変化する。これにより得られた電位(Vt+Vdata−V0)は、トランジスタT2を介してトランジスタT3のゲート端子に印加される。
【0010】
発光期間では、トランジスタT4は導通状態になり、トランジスタT1、T2、T5〜T7は非導通状態になる。表示データ電圧書き込み期間から発光期間に遷移するときに、コンデンサCsはトランジスタT3のゲート−ソース間電圧を保持する。このため、発光期間では、トランジスタT3のゲート端子電位は(Vt+Vdata−V0)のままである。トランジスタT3を流れる電流の量はゲート−ソース間電圧によって定まり、有機EL素子OLEDはトランジスタT3を流れる電流の量に応じた輝度で発光する。トランジスタT3を流れる電流の量はトランジスタT3の閾値電圧に依存しないので、有機EL素子OLEDはトランジスタT3の閾値電圧に依存しない輝度で発光する。
【0011】
このように画素回路120を図15に示す方法で駆動することにより、画素回路120の内部に閾値補正用のコンデンサを設けることなく、トランジスタT3のゲート端子にトランジスタT3の閾値電圧に応じた電位を印加し、トランジスタT3の閾値電圧にかかわらず、有機EL素子OLEDを所望の輝度で発光させることができる。
【0012】
図16は、特許文献2に記載された画素回路の回路図である。図16に示す画素回路130は、トランジスタM1〜M6、有機EL素子OLEDおよびコンデンサCstを備えている。画素回路130は、電源配線Vp、共通陰極Vcom、初期電圧Vintが印加されたプリチャージ線、走査線GAi、GBi、制御線Eiおよびデータ線Sjに接続される。画素回路130は、図13(後述)に示すタイミングチャートに従って動作する。画素回路130の動作は、第2参考例に係る画素回路の動作と同様であるので、ここではその説明を省略する。画素回路130を図13に示す方法で駆動することにより、トランジスタM1のゲート端子にトランジスタM1の閾値電圧に応じた電位を印加し、トランジスタM1の閾値電圧にかかわらず、有機EL素子OLEDを所望の輝度で発光させることができる。
【0013】
なお、上記以外にも有機ELディスプレイの例は、本出願と出願人および発明者が共通する別の出願(国際特許出願PCT/JP2007/69184、出願日2007年10月1日、優先日2007年3月8日)にも記載されている。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】日本国特開2005−352411号公報
【特許文献2】日本国特開2007−133369号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
ところで、従来から知られているように、人間が有する色の判別力は色によって異なる。図17は、マッカダムの色度判別閾を示す図である。図17には、xy色度座標上に複数の楕円が描かれている。各楕円は、人間が同じ色度と判別する範囲を示す(ただし、図面を見やすくするために、楕円は実際の10倍の大きさで描かれている)。人間は、小さい楕円の近傍では色度の違いに敏感であり、大きい楕円の近傍では色度の違いに鈍感である。図17から分かるように、人間は、赤色、緑色および青色の中では、青色の色度の違いに最も敏感であり、次に赤色の色度の違いに敏感であり、緑色の色度の違いには最も鈍感である。
【0016】
上述した有機ELディスプレイでは、有機EL素子に流れる電流の量を制御する駆動素子(図14ではトランジスタT3、図16ではトランジスタM1)の閾値補正を行うときに、駆動素子のゲート端子に所定の初期電圧(図14ではVpre、図16ではVint)が印加される。このときに駆動素子のゲート−ソース間電圧の絶対値が大きくなる初期電圧を印加すれば、閾値補正の精度は高くなり画質は向上するが、信号線の充放電による消費電力は増大する。一方、駆動素子のゲート−ソース間電圧の絶対値が小さくなる初期電圧を印加すれば、消費電力は減少するが、閾値補正の精度は低くなり画質は低下する。このように初期電圧を決定するときに、画質と消費電力はトレードオフの関係にある。
【0017】
従来のカラー表示を行う有機ELディスプレイでは、装置全体で1種類の初期電圧が使用され、初期電圧は例えばある色を基準として決定される。緑色を基準として初期電圧を決定した場合、閾値補正の精度は低くて済むので、駆動素子のゲート−ソース間電圧の絶対値は小さくなり、消費電力は減少する。ところが、緑色よりも敏感に判別可能な青色や赤色では閾値補正の精度が不十分となるので、青色や赤色では色のばらつきが目立ち、画質が低下する。一方、青色を基準として初期電圧を決定した場合、駆動素子のゲート−ソース間電圧の絶対値は大きくなり、すべての色について駆動素子の閾値補正を高い精度で行うことができる。ところが、青色よりも鈍感にしか判別できない緑色や赤色についても青色と同じ初期電圧を使用するために、消費電力は必要以上に増大する。
【0018】
それ故に、本発明は、高画質で低消費電力の電流駆動型カラー表示装置を提供することを目的とする。
【課題を解決するための手段】
【0019】
本発明の第1の局面は、カラー表示を行う電流駆動型の表示装置であって、
複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、前記電気光学素子に流れる電流の量を制御する駆動素子と、前記駆動素子の制御端子と第1の導通端子との間に設けられた補償用スイッチング素子とを含む複数の画素回路と、
前記走査線を用いて書き込み対象の画素回路を選択し、選択した画素回路に前記データ線を用いてデータ電圧を書き込む駆動回路とを備え、
前記駆動回路は、選択した画素回路について、前記駆動素子の制御端子と第2の導通端子との間に初期電位差を与え、前記駆動素子が導通状態である間に前記補償用スイッチング素子を一時的に導通状態に制御する動作と、前記補償用スイッチング素子の導通期間終了時における前記駆動素子の制御端子電位を用いて補正されたデータ電圧を前記駆動素子の制御端子に印加する動作とを行い、
前記画素回路は表示色によって複数の種類に分類され、
少なくとも2種類の画素回路間で異なる初期電位差が与えられるように、前記駆動素子の第2の導通端子には少なくとも2種類の画素回路間で異なる電源電圧が印加されることを特徴とする。
【0020】
本発明の第2の局面は、本発明の第1の局面において、
前記画素回路は、前記データ線と前記駆動素子の制御端子との間に設けられた書き込み用スイッチング素子をさらに含み、
前記駆動回路は、前記書き込み用スイッチング素子を導通状態に制御し、前記初期電位差が与えられるように、1種類の初期電圧を前記データ線に印加することを特徴とする。
【0021】
本発明の第3の局面は、本発明の第2の局面において、
前記駆動回路は、前記データ線に対応した容量を含み、前記補償用スイッチング素子の導通期間終了後に、前記書き込み用スイッチング素子を導通状態に制御したままで、前記容量の第1の電極を前記データ線に接続し、前記容量の第2の電極に印加する電圧を参照電圧から前記データ電圧に切り替えることを特徴とする。
【0022】
本発明の第4の局面は、本発明の第3の局面において、
前記参照電圧は、少なくとも2種類の画素回路間で異なることを特徴とする。
【発明の効果】
【0023】
本発明の第1〜第4の局面によれば、駆動素子の閾値補正を行うときに、駆動素子の制御端子と第2の導通端子との間に表示色に応じて異なる初期電位差を与えることができる。このため、人間が色度の違いに敏感な色(例えば、青色)については、大きな初期電位差を与えて閾値補正を高い精度で行い、画質を高くすることができる。一方、人間が色度の違いに鈍感な色(例えば、緑色)については、小さな初期電位差を与えて信号線の過剰な充放電を減らし、消費電力を削減することができる。このように、駆動素子の制御端子と第2の導通端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替えることにより、画質を高くし、消費電力を削減することができる。
【0024】
特に、少なくとも2種類の画素回路間で異なる電源電圧を駆動素子の第2の導通端子に印加することにより、駆動素子の閾値補正を行うときに、駆動素子の制御端子と第2の導通端子との間に表示色に応じて異なる初期電位差を与え、画質を高くし、消費電力を削減することができる。
【図面の簡単な説明】
【0025】
【図1】第1参考例に係る表示装置の構成を示すブロック図である。
【図2】図1に示す表示装置に含まれる画素回路の回路図である。
【図3】図1に示す表示装置に含まれる出力回路の回路図である。
【図4】図1に示す表示装置における画素回路の駆動方法を示すタイミングチャートである。
【図5】ダイオード接続されたTFTにおけるゲート−ソース間電圧の時間的変化の例を示す図である。
【図6】比較例に係る表示装置の構成を示すブロック図である。
【図7】図6に示す表示装置に含まれる出力回路の回路図である。
【図8】本発明の第1の実施形態に係る表示装置の構成を示すブロック図である。
【図9】図8に示す表示装置に含まれる画素回路の回路図である。
【図10】図8に示す表示装置に含まれる出力回路の回路図である。
【図11】第2参考例に係る表示装置の構成を示すブロック図である。
【図12】図11に示す表示装置に含まれる画素回路の回路図である。
【図13】図11に示す表示装置における画素回路の駆動方法を示すタイミングチャートである。
【図14】従来の表示装置(第1の例)に含まれる画素回路と出力スイッチの回路図である。
【図15】図14に示す画素回路の駆動方法を示すタイミングチャートである。
【図16】従来の表示装置(第2の例)に含まれる画素回路の回路図である。
【図17】マッカダムの色度判別閾を示す図である。
【発明を実施するための形態】
【0026】
図1〜図13を参照して、本発明の実施形態に係る表示装置について説明する。以下に示す表示装置は、電気光学素子や複数のスイッチング素子を含む画素回路を備えている。画素回路に含まれるスイッチング素子は、低温ポリシリコンTFTやCGシリコンTFTやアモルファスシリコンTFTなどで構成することができる。これらTFTの構成や作成プロセスは公知であるため、ここではその説明を省略する。また、画素回路に含まれる電気光学素子は、有機EL素子であるとする。有機EL素子の構成も公知であるので、ここではその説明を省略する。以下、mは3の倍数、nは2以上の整数、iは1以上n以下の整数、jは1以上m以下の整数、kは1以上(m/3)以下の整数であるとする。
【0027】
以下の説明では、まず、第1参考例に係る表示装置について説明し、続いて、本発明の第1の実施形態に係る表示装置について説明する。その後、第2参考例に係る表示装置について説明し、続いて、本発明の第2の実施形態に係る表示装置について説明する。
【0028】
(第1参考例および第1の実施形態)
図1は、第1参考例に係る表示装置の構成を示すブロック図である。図1に示す表示装置10は、表示制御回路11、ゲートドライバ回路12、ソースドライバ回路13、電源14、および、(m×n)個の画素回路20を備え、RGB3色によるカラー表示を行う。
【0029】
表示装置10には、互いに平行なn本の走査線Giと、これに直交する互いに平行なm本のデータ線Sjとが設けられる。画素回路20は、走査線Giとデータ線Sjの各交差点に対応してマトリクス状に配置されている。また、走査線Giと平行に、互いに平行な制御線Wi、Riがn本ずつ配置されている。走査線Giと制御線Wi、Riはゲートドライバ回路12に接続され、データ線Sjはソースドライバ回路13に接続されている。さらに、画素回路20の配置領域には、電源配線Vpと共通陰極Vcom(いずれも図示せず)が配置されている。以下、走査線Giが伸延する方向(図1では横方向)を行方向、データ線Sjが伸延する方向(図1では縦方向)を列方向という。
【0030】
画素回路20は、赤色を表示するもの、緑色を表示するもの、および、青色を表示するものに分類される(以下、それぞれ、R画素回路、G画素回路およびB画素回路という)。画素回路20の各列には、同じ色を表示する画素回路が配置される。具体的には、(3k−2)列目にはR画素回路が配置され、(3k−1)列目にはG画素回路が配置され、3k列目にはB画素回路が配置される。以下、(3k−2)〜3k列目の画素回路に対応したデータ線をSk_R、Sk_G、Sk_Bともいう。
【0031】
表示制御回路11は、ゲートドライバ回路12に対してタイミング信号OE、スタートパルスYIおよびクロックYCKを出力する。また、表示制御回路11は、ソースドライバ回路13に対して、スタートパルスSP、クロックCLK、データ電圧DAおよびラッチパルスLPを出力する。さらに、表示制御回路11は、ソースドライバ回路13に接続される5本の制御線SCAN1_R、SCAN1_G、SCAN1_B、SCAN2、SCAN3の電位を制御する。
【0032】
ゲートドライバ回路12とソースドライバ回路13は、画素回路20の駆動回路である。ゲートドライバ回路12は、シフトレジスタ回路、論理演算回路およびバッファ(いずれも図示せず)を含んでいる。シフトレジスタ回路は、クロックYCKに同期してスタートパルスYIを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスとタイミング信号OEとの間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線Giと制御線Wi、Riに与えられる。1本の走査線Giにはm個の画素回路20が接続されており、画素回路20は走査線Giを用いてm個ずつ一括して選択される。
【0033】
ソースドライバ回路13は、mビットのシフトレジスタ15、レジスタ16、ラッチ17、および、m個の出力回路30を含み、1行分の画素回路20に同じタイミングで電圧を書き込む線順次走査を行う。より詳細には、シフトレジスタ15は、縦続接続されたm個のレジスタを有し、初段のレジスタに供給されたスタートパルスSPをクロックCLKに同期して転送し、各段のレジスタからタイミングパルスDLPを出力する。タイミングパルスDLPの出力タイミングに合わせて、レジスタ16にはアナログのデータ電圧DAが供給される。レジスタ16は、タイミングパルスDLPに従い、データ電圧DAを記憶する。レジスタ16に1行分のデータ電圧DAが記憶されると、表示制御回路11はラッチ17に対してラッチパルスLPを出力する。ラッチ17は、ラッチパルスLPを受け取ると、レジスタ16に記憶されたデータ電圧を保持する。なお、データ電圧DAは、例えば、表示装置10の外部に設けられたD/A変換器(図示せず)においてデジタルの表示データをアナログ信号に変換することにより得られる。
【0034】
出力回路30は、データ線Sjに対応して設けられる。出力回路30は、ゲートドライバ回路12によって選択された画素回路20から出力された電圧をデータ線Sj経由で受け取り、受け取った電圧とラッチ17から出力されたデータ電圧(以下、Vdataという)とに基づく電圧をデータ線Sjに印加する。出力回路30の作用により、画素回路20に含まれる駆動用TFTの閾値補正を行うことができる(詳細は後述)。
【0035】
電源14は、表示装置10の各部に電源電圧を供給する。より詳細には、電源14は、画素回路20に対して電源電圧VDD、VSS(ただし、VDD>VSS)を供給すると共に、出力回路30に対して初期電圧Vint_R、Vint_G、Vint_Bと参照電圧Vref_R、Vref_G、Vref_Bを供給する。初期電圧Vint_R、Vint_G、Vint_Bは、駆動用TFT21の閾値補正を行うときに駆動用TFT21のゲート端子に最初に印加される電圧である。なお、図1では、電源14と画素回路20を接続する配線は省略されている。
【0036】
ソースドライバ回路13は、線順次走査に代えて、各画素回路20に1つずつ順に電圧を書き込む点順次走査を行ってもよい。点順次走査を行うときには、ある走査線Giが選択されている間、データ線Sjの電圧はデータ線Sjの容量によって保持される。点順次走査を行うソースドライバ回路の構成は公知であるので、ここでは説明を省略する。
【0037】
図2は、画素回路20の回路図である。図2に示すように、画素回路20は、駆動用TFT21、スイッチ用TFT22〜24、有機EL素子25、および、コンデンサ26を備えている。駆動用TFT21はPチャネル型のエンハンスメント型、スイッチ用TFT22、23はNチャネル型、スイッチ用TFT24はPチャネル型である。スイッチ用TFT22は書き込み用スイッチング素子として機能し、スイッチ用TFT23は補償用スイッチング素子として機能する。
【0038】
画素回路20は、電源配線Vp、共通陰極Vcom、走査線Gi、制御線Wi、Ri、および、データ線Sjに接続されている。電源配線Vpには電源14から供給された電源電圧VDDが印加され、共通陰極Vcomには電源14から供給された電源電圧VSSが印加される。共通陰極Vcomは、表示装置10内のすべての有機EL素子25に共通する陰極となる。
【0039】
画素回路20では、電源配線Vpと共通陰極Vcomとの間に、電源配線Vp側から順に、駆動用TFT21、スイッチ用TFT24および有機EL素子25が直列に設けられている。駆動用TFT21のゲート端子とデータ線Sjとの間には、スイッチ用TFT22が設けられている。駆動用TFT21のゲート端子とドレイン端子との間にはスイッチ用TFT23が設けられ、駆動用TFT21のゲート端子と電源配線Vpとの間にはコンデンサ26が設けられている。スイッチ用TFT22〜24のゲート端子は、それぞれ、走査線Gi、制御線Wiおよび制御線Riに接続されている。走査線Giと制御線Wi、Riの電位はゲートドライバ回路12によって制御され、データ線Sjの電位はソースドライバ回路13によって制御される。以下、駆動用TFT21のゲート端子が接続される節点をAという。
【0040】
図3は、出力回路30の回路図である。出力回路30は、R画素回路に対応するもの、G画素回路に対応するもの、および、B画素回路に対応するものに分類される(以下、それぞれ、R出力回路、G出力回路およびB出力回路という)。図3に示すように、R出力回路30r、G出力回路30gおよびB出力回路30bは、いずれも、Nチャネル型のスイッチ31〜36とコンデンサ37を備えている。これら3個の出力回路30に対応して、アナログバッファ38が1個設けられる。アナログバッファ38は、ボルテージホロワ回路(ユニティゲインアンプ)である。以下、コンデンサ37の一方の電極(図3では上側の電極)が接続される節点をB、他方の電極が接続される節点をCという。
【0041】
R出力回路30rは、以下の構成を有する。スイッチ31の一端はデータ線Sk_Rに接続され、他端は節点Bに接続される。スイッチ32の一端は節点Cに接続され、他端には参照電圧Vref_Rが印加される。スイッチ33の一端は節点Cに接続され、他端にはラッチ17から出力されたデータ電圧Vdataが印加される。スイッチ34の一端は節点Bに接続され、他端はアナログバッファ38の入力に接続される。スイッチ35の一端はデータ線Sk_Rに接続され、他端はアナログバッファ38の出力に接続される。スイッチ36の一端はデータ線Sk_Rに接続され、他端には初期電圧Vint_Rが印加される。スイッチ31、32のゲート端子は制御線SCAN2に接続され、スイッチ33〜35のゲート端子は制御線SCAN1_Rに接続され、スイッチ36のゲート端子は制御線SCAN3に接続される。
【0042】
G出力回路30gおよびB出力回路30bの構成は、R出力回路30rと同様である。ただし、G出力回路30gでは、スイッチ31、35、36の一端はデータ線Sk_Gに接続され、スイッチ36の他端には初期電圧Vint_Gが印加され、スイッチ33〜35のゲート端子は制御線SCAN1_Gに接続される。B出力回路30bでは、スイッチ31、35、36の一端はデータ線Sk_Bに接続され、スイッチ36の他端には初期電圧Vint_Bが印加され、スイッチ33〜35のゲート端子は制御線SCAN1_Bに接続される。
【0043】
以下、R画素回路、G画素回路およびB画素回路内の駆動用TFT21の閾値電圧を、それぞれ、Vth_R、Vth_GおよびVth_B(ただし、いずれも負の値)とする。また、駆動用TFT21のゲート端子に閾値電圧が印加されているとき、駆動用TFT21は閾値状態にあるという。初期電圧Vint_Rと参照電圧Vref_Rは、R画素回路内の駆動用TFT21の閾値補正に使用される。同様に、初期電圧Vint_Gと参照電圧Vref_GはG画素回路内の駆動用TFT21の閾値補正に使用され、初期電圧Vint_Bと参照電圧Vref_BはB画素回路の駆動用TFT21の閾値補正に使用される。
【0044】
図4は、画素回路20の駆動方法を示すタイミングチャートである。以下、図4を参照して、R出力回路30r、G出力回路30gおよびB出力回路30b(以下、総称して3個の出力回路30ともいう)を用いて、走査線Giとデータ線Sk_R、Sk_G、Sk_Bに接続された3個の画素回路20に対して、それぞれのデータ電圧Vdataを書き込むときの動作を説明する。図4では、時刻t0から時刻t4までが3個の画素回路20の選択期間となる。時刻t2より前では、3個の画素回路20の駆動用TFT21のゲート端子電位を並列に検知する処理が行われ、時刻t2より後では、3個の画素回路20に対して補正後のデータ電圧を順に書き込む処理が行われる。
【0045】
時刻t0より前では、走査線Giと制御線Wi、Riの電位はローレベルに制御される。このため、3個の画素回路20では、スイッチ用TFT22、23は非導通状態にあり、スイッチ用TFT24は導通状態にある。このとき駆動用TFT21は導通状態にあるので、電源配線Vpから駆動用TFT21とスイッチ用TFT24を経由して有機EL素子25に電流が流れ、有機EL素子25は発光する。このように時刻t0より前では、3個の画素回路20内の有機EL素子25はいずれも発光状態にある。
【0046】
時刻t0において走査線Giと制御線Wi、Riの電位がハイレベルに変化すると、3個の画素回路20では、スイッチ用TFT22、23が導通状態に変化し、スイッチ用TFT24が非導通状態に変化する。また、時刻t0では制御線SCAN3の電位がハイレベルに変化するので、3個の出力回路30ではスイッチ36が導通状態に変化する。このため、データ線Sk_RとR画素回路内の節点Aの電位はVint_Rになる。同様に、データ線Sk_GとG画素回路内の節点Aの電位はVint_Gになり、データ線Sk_BとB画素回路内の節点Aの電位はVint_Bになる。時刻t0以降、3個の画素回路20では、駆動用TFT21を通過した電流は、スイッチ用TFT23を経由して節点Aに流れ込む。
【0047】
次に時刻t1において制御線SCAN3の電位がローレベルに変化すると、3個の出力回路ではスイッチ36が非導通状態に変化する。時刻t1以降も、3個の画素回路20では駆動用TFT21を通過した電流は、スイッチ用TFT23を経由して節点Aに流れ込み、節点Aの電位は駆動用TFT21が導通状態である間は上昇する。このときスイッチ用TFT22は導通状態にあるので、データ線Sk_R、Sk_G、Sk_Bの電位は、3個の画素回路20内の節点Aの電位にそれぞれ等しい。
【0048】
時刻t0から時刻t2までの間、制御線SCAN1_R、SCAN1_G、SCAN1_Bの電位はローレベルに、制御線SCAN2の電位はハイレベルに制御される。このため、3個の出力回路30ではスイッチ31、32は導通状態となり、スイッチ33、34は非導通状態となる。したがって、R出力回路30rでは、節点Cの電位はVref_Rになり、節点Bの電位はデータ線Sk_Rの電位およびR画素回路内の節点Aの電位に等しくなる。同様に、G出力回路30gでは、節点Cの電位はVref_Gになり、節点Bの電位はデータ線Sk_Gの電位およびG画素回路内の節点Aの電位に等しくなる。また、B出力回路30bでは、節点Cの電位はVref_Bになり、節点Bの電位はデータ線Sk_Bの電位およびB画素回路内の節点Aの電位に等しくなる。
【0049】
次に時刻t2において制御線Wiの電位がローレベルに変化すると、3個の画素回路20ではスイッチ用TFT23が非導通状態に変化する。また、時刻t2では制御線SCAN2の電位がローレベルに変化するので、3個の出力回路30ではスイッチ31、32が非導通状態に変化する。時刻t2の直前におけるR画素回路、G画素回路およびB画素回路内の節点Aの電位を、それぞれ、(VDD+Vx_R)、(VDD+Vx_G)および(VDD+Vx_B)とする。ただし、電圧Vx_R、Vx_G、Vx_Bはいずれも負の値であり、|Vx_R|>|Vth_R|、|Vx_G|>|Vth_G|、|Vx_B|>|Vth_B|を満たすとする。
【0050】
時刻t2においてスイッチ31、32が非導通状態に変化したとき、R出力回路30r内のコンデンサ37には電圧(VDD+Vx_R−Vref_R)が保持される。同様に、G出力回路30g内のコンデンサ37には電圧(VDD+Vx_G−Vref_G)が保持され、B出力回路30b内のコンデンサ37には電圧(VDD+Vx_B−Vref_B)が保持される。
【0051】
上述したように、R画素回路内の節点Aの電位は、駆動用TFT21が導通状態である間は上昇する。したがって、十分な時間があれば、R画素回路内の節点Aの電位は、駆動用TFT21のゲート−ソース間電圧が閾値電圧Vth_R(負の値)になる(すなわち、駆動用TFT21が閾値状態になる)まで上昇し、最終的に(VDD+Vth_R)に到達する。しかし、表示装置10では、駆動用TFT21が導通状態である間に(すなわち、駆動用TFT21が閾値状態になる前に)、時刻t2になる。このため、時刻t2の直前における節点Aの電位(VDD+Vx_R)は(VDD+Vth_R)よりも低い。電圧Vx_Rは閾値電圧Vth_Rに応じて変化し、閾値電圧Vth_Rの絶対値が大きいほど電圧Vx_Rの絶対値は大きくなる。同様に、時刻t2の直前におけるG画素回路内の節点Aの電位(VDD+Vx_G)は(VDD+Vth_G)よりも低く、閾値電圧Vth_Gの絶対値が大きいほど電圧Vx_Gの絶対値は大きくなる。また、時刻t2の直前におけるB画素回路内の節点Aの電位(VDD+Vx_B)は(VDD+Vth_B)よりも低く、閾値電圧Vth_Bの絶対値が大きいほど電圧Vx_Bの絶対値は大きくなる。
【0052】
次に時刻t3から時刻t4までの間に、制御線SCAN1_R、SCAN1_G、SCAN1_Bの電位が所定時間ずつハイレベルになり、これに同期して、ラッチ17から出力されるデータ電圧VdataはVd_R、Vd_G、Vd_Bと変化する。
【0053】
制御線SCAN1_Rの電位がハイレベルである間、R出力回路30r内の節点Cにはラッチ17から出力されたデータ電圧Vd_Rが印加され、節点Bはスイッチ34とアナログバッファ38を介してデータ線Sk_Rに接続される。R出力回路30rでは、コンデンサ37が電圧(VDD+Vx_R−Vref_R)を保持している間に、節点Cの電位がVref_RからVd_Rに変化する。したがって、節点Bの電位も、同じ量(Vd_R−Vref_R)だけ変化して(VDD+Vx_R)+(Vd_R−Vref_R)=(VDD+Vx_R+Vd_R−Vref_R)となる。このときR出力回路30r内のスイッチ34、35は導通状態にあり、アナログバッファ38の入力電圧と出力電圧は等しいので、データ線Sk_Rの電位はR出力回路30r内の節点Bと同じく(VDD+Vx_R+Vd_R−Vref_R)となる。このときR画素回路ではスイッチ用TFT22が導通状態にあるので、節点Aはデータ線Sk_Rと同じ電位になる。
【0054】
同様に、制御線SCAN1_Gの電位がハイレベルである間、G出力回路30g内の節点Bの電位は(VDD+Vx_G+Vd_G−Vref_G)となり、データ線Sk_GおよびG画素回路内の節点Aの電位はこれに等しくなる。また、制御線SCAN1_Bの電位がハイレベルである間、B出力回路30b内の節点Bの電位は(VDD+Vx_B+Vd_B−Vref_B)となり、データ線Sk_BおよびB画素回路内の節点Aの電位はこれに等しくなる。
【0055】
次に時刻t4において走査線Giと制御線Riの電位がローレベルに変化すると、3個の画素回路20ではスイッチ用TFT22が非導通状態に変化し、スイッチ用TFT24が導通状態に変化する。また、時刻t4以降、制御線SCAN1_R、SCAN1_G、SCAN1_Bの電位はローレベルになるので、3個の出力回路30ではスイッチ33、34は非導通状態になる。
【0056】
時刻t4において、R画素回路内のコンデンサ26には、駆動用TFT21のゲート−ソース間電圧(Vx_R+Vd_R−Vref_R)が保持される。同様に、G画素回路内のコンデンサ26には電圧(Vx_G+Vd_G−Vref_G)が保持され、B画素回路内のコンデンサ26には電圧(Vx_B+Vd_B−Vref_B)が保持される。なお、制御線Riに与えられるオン電位(ローレベル電位)は、スイッチ用TFT24が線形領域で動作するように決定される。
【0057】
時刻t4以降、3個の画素回路20内のコンデンサ26に保持された電圧は変化しない。このため、R画素回路内の節点Aの電位は(VDD+Vx_R+Vd_R−Vref_R)のままである。同様に、G画素回路内の節点Aの電位は(VDD+Vx_G+Vd_G−Vref_G)のままであり、B画素回路内の節点Aの電位は(VDD+Vx_B+Vd_B−Vref_B)のままである。したがって、3個の画素回路20では、時刻t4以降、次に制御線Riの電位がハイレベルとなるまで、電源配線Vpから駆動用TFT21とスイッチ用TFT24を経由して有機EL素子25に電流が流れ、有機EL素子25は発光する。このときに駆動用TFT21を流れる電流の量は節点Aの電位に応じて増減するが、以下に示すように、駆動用TFT21の閾値電圧が異なっていてもデータ電圧が同じであれば電流量を同じにすることができる。
【0058】
例として、R画素回路について説明する。R画素回路内の駆動用TFT21を飽和領域で動作させたとき、ドレイン−ソース間を流れる電流IELは、チャネル長変調効果を無視すれば、次式(1)で与えられる。
IEL=−1/2・W/L・Cox・μ
×(Vg−VDD−Vth_R)2 …(1)
ただし、上式(1)において、W/Lは駆動用TFT21のアスペクト比、Coxはゲート容量、μは移動度、Vgはゲート端子電位(節点Aの電位)である。
【0059】
式(1)に示す電流IELは、一般には、閾値電圧Vth_Rに応じて変動する。R画素回路では、有機EL素子25が発光するときに駆動用TFT21のゲート端子電位Vgは(VDD+Vx_R+Vd_R−Vref_R)となるので、電流IELは次式(2)に示すようになる。
IEL=−1/2・W/L・Cox・μ・{Vd_R
−Vref_R+(Vx_R−Vth_R)}2 …(2)
式(2)において電圧Vx_Rが閾値電圧Vth_Rに一致すれば、電流IELは閾値電圧Vth_Rには依存しない。また、電圧Vx_Rが閾値電圧Vth_Rに一致しなくても、両者の差が一定であれば、電流IELは閾値電圧Vth_Rには依存しない。
【0060】
表示装置10では、R画素回路内の2つのTFT間で電圧Vx_Rの差が閾値電圧Vth_Rの差とほぼ同じになるように、閾値補正期間(時刻t1から時刻t2までの期間)の長さや初期電圧Vint_Rのレベルが決定される。このため、式(2)に含まれる電圧差(Vx_R−Vth_R)はほぼ一定になる。したがって、R画素回路では、閾値電圧Vth_Rの値にかかわらず、有機EL素子25にはデータ電圧Vd_Rに応じた量の電流が流れ、有機EL素子25はデータ電圧Vd_Rに応じた輝度で発光する。
【0061】
同様に、G画素回路では、閾値電圧Vth_Gの値にかかわらず、有機EL素子25にはデータ電圧Vd_Gに応じた量の電流が流れ、有機EL素子25はデータ電圧Vd_Gに応じた輝度で発光する。また、B画素回路では、閾値電圧Vth_Bの値にかかわらず、有機EL素子25にはデータ電圧Vd_Bに応じた量の電流が流れ、有機EL素子25はデータ電圧Vd_Bに応じた輝度で発光する。表示装置10では、閾値補正は画素回路20の外部に設けられた出力回路30によって行われるが、出力回路30には複雑な論理回路やメモリなどを設ける必要がない。
【0062】
以下、初期電圧Vint_R、Vint_G、Vint_Bについて説明する。画素回路20では、図4に示す時刻t0でスイッチ用TFT23が導通状態になると、駆動用TFT21はダイオード接続された状態になる。従来の有機ELディスプレイでは、駆動用TFTがダイオード接続されてから、駆動用TFTのゲート−ソース間電圧Vgsが閾値電圧Vthに十分に近づくまでの期間が、閾値補正期間となる。電圧Vgsが閾値電圧Vthに十分に近づけば、2つの駆動用TFT間の閾値電圧の差を検出できるからである。
【0063】
ところが、高精細の表示装置では、画素回路の選択期間が短く、選択期間内に電圧Vgsを閾値電圧Vthに十分に近づけられないことがある。特に、第1参考例に係る表示装置10では、駆動用TFT21の閾値電圧Vthを検知するときに、コンデンサ37とデータ線Sjの寄生容量を充電する必要があるので、選択期間内に閾値電圧を検知する処理と補正後のデータ電圧を書き込む処理を行うためには工夫が必要である。
【0064】
そこで表示装置10では、補正後のデータ電圧を書き込む処理を開始する前に閾値電圧のばらつきを検知するために、スイッチ36の作用によりデータ線Sk_R、Sk_G、Sk_Bに、それぞれ、初期電圧Vint_R、Vint_G、Vint_Bが固定的に与えられる。これにより、駆動用TFT21の閾値電圧Vthに応じた電圧がデータ線Sjに出力されるまでの時間を短縮することができる。したがって、閾値補正期間が短い場合でも、補正効果のばらつきを抑え、画質を向上させることができる。
【0065】
初期電圧Vint_R、Vint_G、Vint_Bは、閾値補正期間の長さや閾値補正に要求される精度などに基づき決定される。スイッチ用TFT23が導通状態にあり、駆動用TFT21がダイオード接続されているとき、駆動用TFT21の電流バランスに関して次式(3)が成立する。
【数1】
ただし、式(3)において、kは定数、Cは保持容量と信号線容量の和である。
【0066】
この微分方程式を解くと、次式(4)が得られる。
【数2】
ただし、式(4)において、Vgs0は電圧Vgsの初期値である。
【0067】
閾値電圧がΔVthだけ異なる2つのTFTを考えたとき、所定時間経過後に2つのTFT間で電圧Vgsの差がΔVthに近ければ、各TFTの閾値電圧を検出できたと言える。電圧Vgsの差は、次式(5)で与えられる。
【数3】
したがって、許容時間内に式(5)に示すΔVgs(t)がΔVthに十分に近づくように電圧Vgsの初期値Vgs0を決定し、それに応じて初期電圧Vint_R、Vint_G、Vint_Rを求めればよい。
【0068】
図5は、ダイオード接続された駆動用TFTのゲート−ソース間電圧Vgsの時間的変化の例を示す図である。図5には、閾値電圧が異なる2個のTFT(Vth=−0.8VとVth=−1.0V)に対して、予め2種類の電圧Vgs0(Vgs0=−5VとVgs0=−1.5V)を与え、その後にソース端子とドレイン端子を短絡してTFTをダイオード接続したときのゲート−ソース間電圧Vgsの変化が記載されている。
【0069】
2個のTFTに予め電圧Vgs0を与え、30μs経過後の電圧Vgsの絶対値|Vgs|を比較する。|Vgs0|=5Vの場合、30μs後に2つの値|Vgs|はそれぞれの最終値(0.8Vと1.0V)から離れているが、両者の差は既に最終値(0.2V)にほぼ等しくなっている。これに対して、|Vgs0|=1.5Vの場合、30μs後に2つの値|Vgs|はそれぞれの最終値に接近しているが、両者の差は依然として最終値から離れている。このように|Vgs0|が大きいときほど、2つの値|Vgs|の差は速く増大するので、閾値補正期間を短くすることができる。したがって、高い精度で閾値補正を行うためには、|Vgs0|を大きくすることが好ましい。一方、|Vgs0|を大きくすると、データ線Sjとコンデンサ37の充放電によって消費電力が増加する。
【0070】
この点を考慮して、表示装置10では、3種類の初期電圧Vint_R、Vint_G、Vint_Bが使用される。R画素回路には初期電圧Vint_Rが使用され、G画素回路には初期電圧Vint_Gが使用され、B画素回路には初期電圧Vint_Bが使用される。これら3種類の初期電圧は、以下のようにして決定される。以下、R画素回路内の駆動用TFT21のゲート端子に初期電圧Vint_Rを印加したときのゲート−ソース間電圧(VDD−Vint_R)をVgs0_Rという。同様に、G画素回路内の駆動用TFT21のゲート端子に初期電圧Vint_Gを印加したときのゲート−ソース間電圧をVgs0_Gといい、B画素回路内の駆動用TFT21のゲート端子に初期電圧Vint_Bを印加したときのゲート−ソース間電圧をVgs0_Bという。
【0071】
表示装置10では、初期電圧Vint_R、Vint_G、Vint_Bのうち、少なくとも2つが互いに異なるように設定される。具体的には、G画素回路用の初期電圧Vint_GとB画素回路用の初期電圧Vint_Bが異なり、|Vgs0_G|<|Vgs0_B|を満たすことが好ましい。また、初期電圧Vint_R、Vint_G、Vint_Bが互いにすべて異なり、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たすことがより好ましい。初期電圧Vint_R、Vint_G、Vint_Bは、いずれも電源電圧VDDよりも低いレベルに設定される。このように初期電圧Vint_R、Vint_G、Vint_Bを設定した場合、スイッチ用TFT23の導通期間にスイッチ用TFT23を流れる電流は、3種類の画素回路の中でB画素回路において最大となり、G画素回路において最小となる。
【0072】
以下、比較例に係る表示装置と対比して、第1参考例に係る表示装置10の効果を説明する。図6は、比較例に係る表示装置の構成を示すブロック図である。図6に示す表示装置110は、出力回路30を含むソースドライバ回路13に代えて、出力回路115を含むソースドライバ回路113を備えている。図7は、出力回路115の回路図である。図6に示す電源114は、画素回路20に対して電源電圧VDD、VSSを供給すると共に、出力回路115に対して初期電圧Vintと参照電圧Vrefを1種類ずつ供給する。表示装置110は、表示装置10と同じタイミングチャート(図4)に従って動作する。なお、表示装置110は、本出願と出願人および発明者が共通する別の出願(国際特許出願PCT/JP2007/69184)に記載されたものである。
【0073】
第1参考例に係る表示装置10と比較例に係る表示装置110では、駆動用TFT21の閾値補正を行うときに、駆動用TFT21のゲート端子に初期電圧が印加される。このとき、上述したように、駆動用TFT21のゲート−ソース間電圧の初期値の絶対値|Vgs0|が大きくなる初期電圧を使用すれば、閾値補正の精度が高くなり、|Vgs0|が小さくなる初期電圧を使用すれば、消費電力が減少する。
【0074】
比較例に係る表示装置110では、装置全体で1種類の初期電圧Vintが使用される。このため、緑色を基準として初期電圧Vintを決定すると、|Vgs0|は小さくなり、消費電力は減少するが、青色や赤色では閾値補正の精度が不十分となり、画質が低下する。一方、青色を基準として初期電圧Vintを決定すると、|Vgs0|は大きくなり、画質は良くなるが、青色よりも鈍感にしか判別できない緑色や赤色についても同じ初期電圧を使用するために、消費電力が必要以上に増大する。
【0075】
これに対して、第1参考例に係る表示装置10では、複数の初期電圧Vint_R、Vint_G、Vint_Bが使用され、このうち少なくとも2つ以上が異なっている。このため、例えば、B画素回路には|Vgs0|が大きくなる初期電圧Vint_Bを使用し、G画素回路には|Vgs0|が小さくなる初期電圧Vint_Gを使用することができる。これにより、人間が色度の違いに敏感な青色については、駆動用TFT21のゲート端子とソース端子との間に大きな初期電位差を与え、閾値補正を高い精度で行い、画質を高くすることができる。一方、人間が色度の違いに鈍感な緑色については、駆動用TFT21のゲート端子とソース端子との間に小さな初期電位差を与え、信号線の過剰な充放電を減らし、消費電力を削減することができる。また、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たす初期電圧Vint_R、Vint_G、Vint_Bを使用すれば、上記の効果をさらに高めることができる。
【0076】
このように第1参考例に係る表示装置10によれば、駆動用TFT21の閾値補正を行うときに、表示色に応じた初期電圧Vint_R、Vint_G、Vint_Bを使用することにより、駆動用TFT21のゲート端子とソース端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替え、画質を高くし、消費電力を削減することができる。
【0077】
また、表示色に応じて異なる初期電圧を使用するときには、データ電圧Vdataのゼロ点を揃えることが好ましい。例えば、図5に示す例では、30μs経過後の駆動用TFTのゲート−ソース間電圧の絶対値|Vgs|は、|Vgs0|=5Vの場合でも|Vgs0|=1.5Vの場合でも、最終値と異なっている。このため、表示色に応じて異なる初期電圧を使用して所定時間経過後の駆動用TFT21のゲート端子電圧を検出すると、検出された電圧には表示色に応じて異なるオフセットが加算される。この結果、例えば、黒表示を行うときに、R画素回路とG画素回路は完全な黒色になるが、B画素回路は完全な黒色にならないなどの現象が起こり得る。
【0078】
そこで、第1参考例に係る表示装置10では、複数の参照電圧Vref_R、Vref_G、Vref_Bが使用される。式(2)に示すように、駆動用TFT21のドレイン−ソース間を流れる電流IELは、参照電圧Vref_Rなどに依存する。したがって、参照電圧Vref_R、Vref_G、Vref_Bを調整することにより、各色のデータ電圧Vdataのゼロ点を揃え、データ電圧の振幅を揃えることができる。このように表示装置10の内部でデータ電圧のゼロ点を揃えることにより、表示装置10の外部で行われるD/A変換を簡単化することができる。
【0079】
なお、上述した表示装置10では、駆動用TFT21のゲート端子とソース端子との間に表示色に応じた初期電位差を与えるために、データ線に印加する初期電圧を表示色に応じて切り替えることとしたが、これに代えて、駆動用TFT21のソース端子に印加される電源電圧を表示色に応じて切り替えてもよい。図8は、本発明の第1の実施形態に係る表示装置の構成を示すブロック図である。図8に示す表示装置40は、出力回路30を含むソースドライバ回路13に代えて、出力回路45を含むソースドライバ回路43を備え、電源14に代えて電源44を備えている。図9は表示装置40に含まれる画素回路20の回路図であり、図10は出力回路45の回路図である。
【0080】
図8に示す電源44は、画素回路20に対して電源電圧VDD_R、VDD_G、VDD_B、VSSを供給すると共に、出力回路45に対して初期電圧Vintと参照電圧Vref_R、Vref_G、Vref_Bを供給する。図9に示すように、R画素回路20rは電源配線Vp_Rに接続され、G画素回路20gは電源配線Vp_Gに接続され、B画素回路20bは電源配線Vp_Bに接続される。電源配線Vp_Rには電源44から供給された電源電圧VDD_Rが印加され、電源配線Vp_Gには電源44から供給された電源電圧VDD_Gが印加され、電源配線Vp_Bには電源44から供給された電源電圧VDD_Bが印加される。図10に示すR出力回路45r、G出力回路45gおよびB出力回路45bでは、スイッチ36の一方の端子には電源44から供給された同じ初期電圧Vintが印加される。
【0081】
表示装置40では、電源電圧VDD_R、VDD_G、VDD_Bのうち、少なくとも2つが互いに異なるように設定される。具体的には、G画素回路用の電源電圧VDD_GとB画素回路用の電源電圧VDD_Bが異なり、|Vgs0_G|<|Vgs0_B|を満たすことが好ましい。また、電源電圧VDD_R、VDD_G、VDD_Bが互いにすべて異なり、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たす(すなわち、VDD_G<VDD_R<VDD_Bを満たす)ことがより好ましい。
【0082】
このように構成された表示装置40でも、表示色に応じた電源電圧VDD_R、VDD_G、VDD_Bを使用することにより、駆動用TFT21の閾値補正を行うときに、駆動用TFT21のゲート端子とソース端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替え、画質を高くし、消費電力を削減することができる。また、複数の参照電圧Vref_R、Vref_G、Vref_Bを用いることにより、表示装置40の内部でデータ電圧のゼロ点を揃え、表示装置40の外部で行われるD/A変換を簡単化することができる。
【0083】
なお、以上の説明では、3本のデータ線Sk_R、Sk_G、Sk_Bに対応してアナログバッファを設けることとしたが、アナログバッファをp(pは1以上の任意の整数)本のデータ線に対応して設けてもよい。
【0084】
(第2参考例および第2の実施形態)
図11は、第2参考例に係る表示装置の構成を示すブロック図である。図11に示す表示装置50は、表示制御回路51、ゲートドライバ回路52、ソースドライバ回路53、電源54、および、(m×n)個の画素回路60を備え、RGB3色によるカラー表示を行う。第2参考例の構成要素のうち第1参考例と同一の要素については、同一の参照符号を付して説明を省略し、以下では第1参考例に係る表示装置10との相違点を説明する。
【0085】
表示装置50には、互いに平行なn本の走査線GAiと、これに直交する互いに平行なm本のデータ線Sjとが設けられる。画素回路60は、走査線GAiとデータ線Sjの各交差点に対応してマトリクス状に配置されている。また、走査線GAiと平行に、互いに平行な走査線GBiと制御線Eiがn本ずつ配置されている。走査線GAi、GBiと制御線Eiはゲートドライバ回路52に接続され、データ線Sjはソースドライバ回路53に接続されている。画素回路60の配置領域には、電源配線Vp、共通陰極Vcomおよび3系統のプリチャージ線(いずれも図示せず)が配置されている。
【0086】
第1参考例と同様に、画素回路60はR画素回路、G画素回路およびB画素回路に分類される。(3k−2)列目にはR画素回路が配置され、(3k−1)列目にはG画素回路が配置され、3k列目にはB画素回路が配置される。
【0087】
表示制御回路51は、第1参考例に係る表示制御回路11から制御線SCAN1_R、SCAN1_G、SCAN1_B、SCAN2、SCAN3の電位を制御する機能を削除したものである。ゲートドライバ回路52は、第1参考例に係るゲートドライバ回路12と同様の構成を有し、走査線GAi、GBiと制御線Eiの電位を制御する。ソースドライバ回路53は、mビットのシフトレジスタ15、レジスタ16、ラッチ17、および、m個のアナログバッファ55を含み、線順次走査を行う。アナログバッファ55は、ボルテージホロワ回路(ユニティゲインアンプ)であり、データ線Sjに対応して設けられる。
【0088】
電源54は、表示装置50の各部に電源電圧を供給する。より詳細には、電源54は、画素回路60に対して電源電圧VDD、VSSを供給すると共に、画素回路60に対して初期電圧Vint_R、Vint_G、Vint_Bを供給する。なお、図11では、電源54と画素回路60を接続する配線は省略されている。
【0089】
図12は、画素回路60の回路図である。図12には、R画素回路60r、G画素回路60gおよびB画素回路60b(以下、総称して3個の画素回路60ともいう)が記載されている。図12に示すように、3個の画素回路60は、いずれも、駆動用TFT61、スイッチ用TFT62〜66、有機EL素子67、および、コンデンサ68を備えている。駆動用TFT61はPチャネル型のエンハンスメント型、スイッチ用TFT62〜66はPチャネル型である。スイッチ用TFT62は書き込み用スイッチング素子として機能し、スイッチ用TFT63は補償用スイッチング素子として機能し、スイッチ用TFT65、66は初期化用スイッチング素子として機能する。
【0090】
R画素回路60rは、電源配線Vp、共通陰極Vcom、1本のプリチャージ線、走査線GAi、GBi、制御線Ei、および、データ線Sk_Rに接続されている。電源配線Vpには電源54から供給された電源電圧VDDが印加され、共通陰極Vcomには電源54から供給された電源電圧VSSが印加され、プリチャージ線には電源54から供給された初期電圧Vint_Rが印加される。共通陰極Vcomは、表示装置50内のすべての有機EL素子67に共通する陰極となる。
【0091】
R画素回路60rでは、電源配線Vpと共通陰極Vcomとの間に、電源配線Vp側から順に、駆動用TFT61、スイッチ用TFT64および有機EL素子67が直列に設けられている。駆動用TFT61のゲート端子とデータ線Sk_Rとの間には、ゲート端子側から順に、コンデンサ68とスイッチ用TFT62が直列に設けられている。以下、コンデンサ68の一方の電極(駆動用TFT61側の電極)が接続される節点をD、他方の電極が接続される節点をEという。駆動用TFT61のゲート端子とドレイン端子との間にはスイッチ用TFT63が設けられ、節点Eと初期電圧Vint_Rが印加されたプリチャージ線との間にはスイッチ用TFT65が設けられ、駆動用TFT61のドレイン端子と当該プリチャージ線との間にはスイッチ用TFT66が設けられている。スイッチ用TFT62、63のゲート端子は走査線GAiに接続され、スイッチ用TFT66のゲート端子は走査線GBiに接続され、スイッチ用TFT64、65のゲート端子は制御線Eiに接続されている。
【0092】
G画素回路60gとB画素回路60bの構成は、R画素回路60rと同様である。ただし、G画素回路60gでは、スイッチ用TFT65、66の一端は、初期電圧Vint_Gが印加されたプリチャージ線に接続される。また、B画素回路60bでは、スイッチ用TFT65、66の一端は、初期電圧Vint_Bが印加されたプリチャージ線に接続される。
【0093】
以下、R画素回路60r、G画素回路60gおよびB画素回路60b内の駆動用TFT61の閾値電圧を、それぞれ、Vth_R、Vth_GおよびVth_B(ただし、いずれも負の値)とする。初期電圧Vint_Rは、R画素回路60r内の駆動用TFT61の閾値補正に使用される。同様に、初期電圧Vint_GはG画素回路60g内の駆動用TFT61の閾値補正に使用され、初期電圧Vint_BはB画素回路60b内の駆動用TFT61の閾値補正に使用される。
【0094】
図13は、画素回路60の駆動方法を示すタイミングチャートである。以下、図13を参照して、3個のアナログバッファ55を用いて、走査線GAi、GBiとデータ線Sk_R、Sk_G、Sk_Bに接続された3個の画素回路60に対して、それぞれのデータ電圧Vdataを書き込むときの動作を説明する。図13では、時刻t0から時刻t4までが3個の画素回路60の選択期間となる。時刻t2より前では、3個の画素回路60の駆動用TFT61のゲート端子電位を並列に検知する処理が行われ、時刻t2より後では、3個の画素回路60に対してそれぞれのデータ電圧を並列に書き込む処理が行われる。
【0095】
時刻t0より前では、走査線GAi、GBiの電位はハイレベルに、制御線Eiの電位はローレベルに制御される。このため、3個の画素回路60では、スイッチ用TFT62、63、66は非導通状態にあり、スイッチ用TFT64、65は導通状態にある。このとき駆動用TFT61は導通状態にあるので、電源配線Vpから駆動用TFT61とスイッチ用TFT64を経由して有機EL素子67に電流が流れ、有機EL素子67は発光する。このように時刻t0より前では、3個の画素回路60内の有機EL素子67はいずれも発光状態にある。
【0096】
時刻t0において制御線Eiの電位がハイレベルに変化すると、3個の画素回路60ではスイッチ用TFT64、65が非導通状態に変化する。このため、電源配線Vpから有機EL素子67に流れる電流は遮断され、有機EL素子67は発光を停止する。
【0097】
次に時刻t1において走査線GAi、GBiの電位がローレベルに変化すると、3個の画素回路60ではスイッチ用TFT62、63、66が導通状態に変化する。このため、節点Dはスイッチ用TFT63、66を介してプリチャージ線に接続され、節点Eはスイッチ用TFT62を介してデータ線Sjに接続される。走査線GAiの電位がローレベルである間、データ線Sk_R、Sk_G、Sk_Bには、それぞれ、ラッチ17から出力されたデータ電圧Vd_R、Vd_G、Vd_Bが印加される。したがって、R画素回路60rでは、節点Dの電位はVint_Rとなり、節点Eの電位はVd_Rとなる。同様に、G画素回路60gでは節点Dの電位はVint_Gとなり、節点Eの電位はVd_Gとなる。また、B画素回路60bでは節点Dの電位はVint_Bとなり、節点Eの電位はVd_Bとなる。
【0098】
次に時刻t2において走査線GBiの電位がハイレベルに変化すると、3個の画素回路60ではスイッチ用TFT66が非導通状態に変化する。時刻t2以降、電源配線Vpから駆動用TFT61とスイッチ用TFT63を経由して駆動用TFT61のゲート端子に電流が流れ込み、節点Dの電位は駆動用TFT61が導通状態である間は上昇する。
【0099】
次に時刻t3において走査線GAiの電位がハイレベルに変化すると、3個の画素回路60ではスイッチ用TFT62、63が非導通状態に変化する。時刻t3の直前におけるR画素回路60r、G画素回路60gおよびB画素回路60b内の節点Dの電位を(VDD+Vx_R)、(VDD+Vx_G)および(VDD+Vx_B)とする。ただし、電圧Vx_R、Vx_G、Vx_Bは負の値であり、|Vx_R|>|Vth_R|、|Vx_G|>|Vth_G|、|Vx_B|>|Vth_B|を満たすとする。
【0100】
時刻t3においてスイッチ用TFT62、63が非導通状態に変化したとき、R画素回路60r内のコンデンサ68には電圧(VDD+Vx_R−Vd_R)が保持される。同様に、G画素回路60g内のコンデンサ68には電圧(VDD+Vx_G−Vd_G)が保持され、B画素回路60b内のコンデンサ68には電圧(VDD+Vx_B−Vd_B)が保持される。
【0101】
上述したように、R画素回路60r内の節点Dの電位は、駆動用TFT61が導通状態である間は上昇する。したがって、十分な時間があれば、R画素回路60r内の節点Dの電位は、駆動用TFT61のゲート−ソース間電圧が閾値電圧Vth_R(負の値)になる(駆動用TFT61が閾値状態になる)まで上昇し、最終的に(VDD+Vth_R)に到達する。しかし、表示装置50では、駆動用TFT61が導通状態である間に、時刻t3になる。このため、時刻t3の直前における節点Dの電位(VDD+Vx_R)は(VDD+Vth_R)よりも低い。電圧Vx_Rは閾値電圧Vth_Rに応じて変化し、閾値電圧Vth_Rの絶対値が大きいほど電圧Vx_Rの絶対値は大きくなる。同様に、時刻t3の直前におけるG画素回路60g内の節点Dの電位(VDD+Vx_G)は(VDD+Vth_G)よりも低く、閾値電圧Vth_Gの絶対値が大きいほど電圧Vx_Gの絶対値は大きくなる。また、時刻t3の直前におけるB画素回路60b内の節点Dの電位(VDD+Vx_B)は(VDD+Vth_B)よりも低く、閾値電圧Vth_Bの絶対値が大きいほど電圧Vx_Bの絶対値は大きくなる。
【0102】
次に時刻t4において制御線Eiの電位がローレベルに変化すると、3個の画素回路60ではスイッチ用TFT64、65が導通状態に変化する。R画素回路60rでは、コンデンサ68が電圧(VDD+Vx_R−Vd_R)を保持している間に、節点Eの電位がVd_RからVint_Rに変化する。したがって、節点Dの電位も、同じ量(Vint_R−Vd_R)だけ変化して(VDD+Vx_R)+(Vint_R−Vd_R)=(VDD+Vx_R+Vint_R−Vd_R)となる。同様に、G画素回路60g内の節点Dの電位は(VDD+Vx_G+Vint_G−Vd_G)となり、B画素回路60b内の節点Dの電位は(VDD+Vx_B+Vint_B−Vd_B)となる。
【0103】
時刻t4以降、3個の画素回路60内のコンデンサ68に保持された電圧は変化しない。このため、R画素回路60r内の節点Dの電位は(VDD+Vx_R+Vint_R−Vd_R)のままである。同様に、G画素回路60g内の節点Dの電位は(VDD+Vx_G+Vint_G−Vd_G)のままであり、B画素回路60b内の節点Dの電位は(VDD+Vx_B+Vint_B−Vd_B)のままである。したがって、3個の画素回路60では、時刻t4以降、次に制御線Eiの電位がハイレベルとなるまで、電源配線Vpから駆動用TFT61とスイッチ用TFT64を経由して有機EL素子67に電流が流れ、有機EL素子67は発光する。このときに駆動用TFT61を流れる電流の量は節点Dの電位に応じて増減するが、以下に示すように、駆動用TFT61の閾値電圧が異なっていてもデータ電圧が同じであれば電流量を同じにすることができる。
【0104】
例として、R画素回路60rについて説明する。R画素回路60rでは、有機EL素子67が発光するときに駆動用TFT61のゲート端子電位Vgは(VDD+Vx_R+Vint_R−Vd_R)となる。したがって、式(1)より、駆動用TFT61のドレイン−ソース間を流れる電流IELは、次式(6)に示すようになる。
IEL=−1/2・W/L・Cox・μ・{Vint_R
−Vd_R+(Vx_R−Vth_R)}2 …(6)
式(6)において電圧Vx_Rが閾値電圧Vth_Rに一致すれば、電流IELは閾値電圧Vth_Rには依存しない。また、電圧Vx_Rが閾値電圧Vth_Rに一致しなくても、両者の差が一定であれば、電流IELは閾値電圧Vth_Rには依存しない。
【0105】
表示装置50では、第1参考例と同様に、R画素回路内の2つのTFT間で電圧Vx_Rの差が閾値電圧Vth_Rの差とほぼ同じになるように、閾値補正期間の長さや初期電圧Vint_Rのレベルが決定される。このため、式(6)に含まれる電圧差(Vx_R−Vth_R)はほぼ一定になる。したがって、R画素回路60rでは、閾値電圧Vth_Rの値にかかわらず、有機EL素子67にはデータ電圧Vd_Rに応じた量の電流が流れ、有機EL素子67はデータ電圧Vd_Rに応じた輝度で発光する。
【0106】
同様に、G画素回路60gでは、閾値電圧Vth_Gの値にかかわらず、有機EL素子67にはデータ電圧Vd_Gに応じた量の電流が流れ、有機EL素子67はデータ電圧Vd_Gに応じた輝度で発光する。また、B画素回路60bでは、閾値電圧Vth_Bの値にかかわらず、有機EL素子67にはデータ電圧Vd_Bに応じた量の電流が流れ、有機EL素子67はデータ電圧Vd_Bに応じた輝度で発光する。表示装置50では、第1参考例に係る表示装置10と比べて画素回路60の構成は複雑になるが、ソースドライバ回路53の構成は簡単になる。
【0107】
表示装置50では、初期電圧Vint_R、Vint_G、Vint_Bのうち、少なくとも2つが互いに異なるように設定される。具体的には、G画素回路用の初期電圧Vint_GとB画素回路用の初期電圧Vint_Bが異なり、|Vgs0_G|<|Vgs0_B|を満たすことが好ましい。また、初期電圧Vint_R、Vint_G、Vint_Bが互いにすべて異なり、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たすことがより好ましい。初期電圧Vint_R、Vint_G、Vint_Bは、いずれも電源電圧VDDよりも低いレベルに設定される。
【0108】
第2参考例に係る表示装置50は、第1参考例に係る表示装置10と同様の効果を奏する。図16に示す画素回路130を備えた従来の表示装置では、装置全体で1種類の初期電圧Vintが使用される。このため、従来の表示装置には、緑色を基準として初期電圧Vintを決定すると画質が低下し、青色を基準として初期電圧Vintを決定すると消費電力が増大するという問題がある。
【0109】
これに対して、第2参考例に係る表示装置50では、複数の初期電圧Vint_R、Vint_G、Vint_Bが使用され、このうち少なくとも2つ以上が異なっている。このため、例えば、B画素回路には|Vgs0|が大きくなる初期電圧Vint_Bを使用し、G画素回路には|Vgs0|が小さくなる初期電圧Vint_Gを使用することができる。これにより、人間が色度の違いに敏感な青色については、駆動用TFT61のゲート端子とソース端子との間に大きな初期電位差を与え、閾値補正を高い精度で行い、画質を高くすることができる。一方、人間が色度の違いに鈍感な緑色については、駆動用TFT61のゲート端子とソース端子との間に小さな初期電位差を与え、信号線の過剰な充放電を減らして消費電力を削減することができる。また、|Vgs0_G|<|Vgs0_R|<|Vgs0_B|を満たす初期電圧Vint_R、Vint_G、Vint_Bを使用すれば、上記の効果をさらに高めることができる。
【0110】
このように第2参考例に係る表示装置50によれば、表示色に応じた初期電圧Vint_R、Vint_G、Vint_Bを使用することにより、駆動用TFT61の閾値補正を行うときに、駆動用TFT61のゲート端子とソース端子との間に与える初期電位差を人間の視覚特性を考慮して表示色に応じて切り替え、画質を高くし、消費電力を削減することができる。
【0111】
本発明の第2の実施形態に係る表示装置は、第2参考例に係る表示装置に対して、3種類の画素回路を別個の電源配線に接続する変形を施したものである。本発明の第2の実施形態に係る表示装置では、R画素回路60rに接続された電源配線には電源電圧VDD_Rが印加され、G画素回路60gに接続された電源配線には電源電圧VDD_Gが印加され、B画素回路60bに接続された電源配線には電源電圧VDD_Bが印加される。
【0112】
以上に示すように、本発明の表示装置によれば、駆動素子の閾値補正を行ってカラー表示を行うときに、駆動素子の制御端子と第2の導通端子との間に表示色に応じた初期電位差を与えることにより、画質を高くし、消費電力を削減することができる。
【産業上の利用可能性】
【0113】
本発明の表示装置は、高画質で低消費電力であるという特徴を有するので、各種の電子機器の表示装置として利用することができる。
【符号の説明】
【0114】
10、40、50…表示装置
11、51…表示制御回路
12、52…ゲートドライバ回路
13、43、53…ソースドライバ回路
14、44、54…電源
15…シフトレジスタ
16…レジスタ
17…ラッチ
20、60…画素回路
21、61…駆動用TFT
22〜24、62〜66…スイッチ用TFT
25、67…有機EL素子
26、37、68…コンデンサ
30、45…出力回路
31〜36…スイッチ
38、55…アナログバッファ
【特許請求の範囲】
【請求項1】
カラー表示を行う電流駆動型の表示装置であって、
複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、前記電気光学素子に流れる電流の量を制御する駆動素子と、前記駆動素子の制御端子と第1の導通端子との間に設けられた補償用スイッチング素子とを含む複数の画素回路と、
前記走査線を用いて書き込み対象の画素回路を選択し、選択した画素回路に前記データ線を用いてデータ電圧を書き込む駆動回路とを備え、
前記駆動回路は、選択した画素回路について、前記駆動素子の制御端子と第2の導通端子との間に初期電位差を与え、前記駆動素子が導通状態である間に前記補償用スイッチング素子を一時的に導通状態に制御する動作と、前記補償用スイッチング素子の導通期間終了時における前記駆動素子の制御端子電位を用いて補正されたデータ電圧を前記駆動素子の制御端子に印加する動作とを行い、
前記画素回路は表示色によって複数の種類に分類され、
少なくとも2種類の画素回路間で異なる初期電位差が与えられるように、前記駆動素子の第2の導通端子には少なくとも2種類の画素回路間で異なる電源電圧が印加されることを特徴とする、表示装置。
【請求項2】
前記画素回路は、前記データ線と前記駆動素子の制御端子との間に設けられた書き込み用スイッチング素子をさらに含み、
前記駆動回路は、前記書き込み用スイッチング素子を導通状態に制御し、前記初期電位差が与えられるように、1種類の初期電圧を前記データ線に印加することを特徴とする、請求項1に記載の表示装置。
【請求項3】
前記駆動回路は、前記データ線に対応した容量を含み、前記補償用スイッチング素子の導通期間終了後に、前記書き込み用スイッチング素子を導通状態に制御したままで、前記容量の第1の電極を前記データ線に接続し、前記容量の第2の電極に印加する電圧を参照電圧から前記データ電圧に切り替えることを特徴とする、請求項2に記載の表示装置。
【請求項4】
前記参照電圧は、少なくとも2種類の画素回路間で異なることを特徴とする、請求項3に記載の表示装置。
【請求項1】
カラー表示を行う電流駆動型の表示装置であって、
複数の走査線と複数のデータ線との各交差点に対応して配置され、それぞれが電気光学素子と、前記電気光学素子に流れる電流の量を制御する駆動素子と、前記駆動素子の制御端子と第1の導通端子との間に設けられた補償用スイッチング素子とを含む複数の画素回路と、
前記走査線を用いて書き込み対象の画素回路を選択し、選択した画素回路に前記データ線を用いてデータ電圧を書き込む駆動回路とを備え、
前記駆動回路は、選択した画素回路について、前記駆動素子の制御端子と第2の導通端子との間に初期電位差を与え、前記駆動素子が導通状態である間に前記補償用スイッチング素子を一時的に導通状態に制御する動作と、前記補償用スイッチング素子の導通期間終了時における前記駆動素子の制御端子電位を用いて補正されたデータ電圧を前記駆動素子の制御端子に印加する動作とを行い、
前記画素回路は表示色によって複数の種類に分類され、
少なくとも2種類の画素回路間で異なる初期電位差が与えられるように、前記駆動素子の第2の導通端子には少なくとも2種類の画素回路間で異なる電源電圧が印加されることを特徴とする、表示装置。
【請求項2】
前記画素回路は、前記データ線と前記駆動素子の制御端子との間に設けられた書き込み用スイッチング素子をさらに含み、
前記駆動回路は、前記書き込み用スイッチング素子を導通状態に制御し、前記初期電位差が与えられるように、1種類の初期電圧を前記データ線に印加することを特徴とする、請求項1に記載の表示装置。
【請求項3】
前記駆動回路は、前記データ線に対応した容量を含み、前記補償用スイッチング素子の導通期間終了後に、前記書き込み用スイッチング素子を導通状態に制御したままで、前記容量の第1の電極を前記データ線に接続し、前記容量の第2の電極に印加する電圧を参照電圧から前記データ電圧に切り替えることを特徴とする、請求項2に記載の表示装置。
【請求項4】
前記参照電圧は、少なくとも2種類の画素回路間で異なることを特徴とする、請求項3に記載の表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2013−101373(P2013−101373A)
【公開日】平成25年5月23日(2013.5.23)
【国際特許分類】
【出願番号】特願2012−283304(P2012−283304)
【出願日】平成24年12月26日(2012.12.26)
【分割の表示】特願2010−528679(P2010−528679)の分割
【原出願日】平成21年6月2日(2009.6.2)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成25年5月23日(2013.5.23)
【国際特許分類】
【出願日】平成24年12月26日(2012.12.26)
【分割の表示】特願2010−528679(P2010−528679)の分割
【原出願日】平成21年6月2日(2009.6.2)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]