表示装置及びその駆動方法
【課題】或る階調を表示している画素に、それよりも高い階調に対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となるのを防止する。
【解決手段】各選択期間において、映像信号線ＤＬを介して電流源ＣＳと画素ＰＸが含む駆動回路とを接続して駆動回路に映像信号を書き込む書込動作を行い、各非選択期間において、駆動回路と画素電極とを接続して駆動電流を表示素子ＯＬＥＤに流す表示動作を行い、画素ＰＸが、第１非選択期間で第１階調を表示し、第２非選択期間で第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、第１非選択期間と第２非選択期間との間の第１選択期間で第１映像信号を駆動回路に書き込み、画素ＰＸが、第１非選択期間で第２階調よりも低い第３階調を表示し、第２非選択期間で第２階調を表示する場合には、第１選択期間で第１映像信号よりも大きな第２映像信号を前記駆動回路に書き込む。
【解決手段】各選択期間において、映像信号線ＤＬを介して電流源ＣＳと画素ＰＸが含む駆動回路とを接続して駆動回路に映像信号を書き込む書込動作を行い、各非選択期間において、駆動回路と画素電極とを接続して駆動電流を表示素子ＯＬＥＤに流す表示動作を行い、画素ＰＸが、第１非選択期間で第１階調を表示し、第２非選択期間で第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、第１非選択期間と第２非選択期間との間の第１選択期間で第１映像信号を駆動回路に書き込み、画素ＰＸが、第１非選択期間で第２階調よりも低い第３階調を表示し、第２非選択期間で第２階調を表示する場合には、第１選択期間で第１映像信号よりも大きな第２映像信号を前記駆動回路に書き込む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に係り、特には、画素に映像信号として電流信号を供給するアクティブマトリクス型表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、有機ＥＬ素子を映像信号の大きさに対応した輝度で発光させる。
【０００３】
この表示装置を駆動する場合、通常、有効走査期間とブランキング期間（垂直ブランキング期間）とを交互に繰り返す。有効走査期間では、例えば、画素を行毎に順次選択し、選択した画素に映像信号を書き込む。各画素の有機ＥＬ素子は、有効走査期間のうち選択されていない期間とブランキング期間とにおいて、先の映像信号の大きさに対応した輝度で発光する筈である。
【０００４】
しかしながら、本発明者は、本発明を為すに際し、以下の事実を見い出している。すなわち、或る階調を表示している画素に、それよりも高い階調に対応した映像信号を書き込むと、この映像信号を書き込んだ直後の非選択期間では、表示すべき階調が再現されないことがある。この場合、映像信号を書き込んでから光学的応答を生じるまでに、１フレーム期間（６０Ｈｚの場合で１６．７ｍｓｅｃ）が必要となる。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、或る階調を表示している画素に、それよりも高い階調に対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となるのを防止することにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、映像信号線と、映像信号を出力する電流源と、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含んだ画素とを具備し、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行い、前記画素が、第１非選択期間で第１階調を表示し、その次の第２非選択期間で前記第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、前記第１非選択期間と前記第２非選択期間との間の第１選択期間で前記映像信号として第１映像信号を前記駆動回路に書き込み、前記画素が、第１非選択期間で前記第２階調よりも低い第３階調を表示し、前記第２非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として第１映像信号と比較してより大きい第２映像信号を前記駆動回路に書き込むことを特徴とする表示装置が提供される。
【０００７】
本発明の第２側面によると、映像信号線と、映像信号を出力する電流源と、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含み、前記駆動回路は、選択期間において前記映像信号線を介して前記電流源に接続されて前記入力信号として前記映像信号が書き込まれ、各非選択期間において前記画素電極に接続されて前記駆動電流を前記表示素子に出力する画素と、第１非選択期間で前記画素が表示すべき第１階調と、その次の第２非選択期間で前記画素が表示すべき第２階調とを比較し、前記第２階調が前記第１階調と等しいか又はそれよりも低い場合には前記第１非選択期間と前記第２非選択期間との間の第１選択期間において前記電流源に前記映像信号として第１映像信号を出力させ、前記第２階調が前記第１階調よりも高い場合には前記第１選択期間において前記電流源に前記映像信号として前記第１映像信号と比較してより大きな第２映像信号を出力させるコントローラとを具備したことを特徴とする表示装置が提供される。
【０００８】
本発明の第３側面によると、映像信号線と、映像信号を出力する電流源と、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含んだ画素とを具備した表示装置の駆動方法であって、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行い、前記画素が、第１非選択期間で第１階調を表示し、その次の第２非選択期間で前記第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、前記第１非選択期間と前記第２非選択期間との間の第１選択期間で前記映像信号として第１映像信号を前記駆動回路に書き込み、前記画素が、第１非選択期間で前記第２階調よりも低い第３階調を表示し、前記第２非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として第１映像信号と比較してより大きい第２映像信号を前記駆動回路に書き込むことを特徴とする駆動方法が提供される。
【発明の効果】
【０００９】
本発明によると、或る階調を表示している画素に、それよりも高い階調に対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となるのを防止することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様の又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図３は、図１の表示装置の一部を示す等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１２】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲと、コントローラＣＮＴとを含んでいる。
【００１３】
表示パネルＤＰは、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１４】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１及び図３に示す駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃとして利用している。
【００１５】
ゲート絶縁膜ＧＩ上には、図１及び図３に示すキャパシタＣの一方の電極と走査信号線ＳＬ１及びＳＬ２とがさらに配置されている。これらは、ゲートＧと同一の工程で形成可能である。
【００１６】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。
【００１７】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、並びにキャパシタＣの一方の電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩの一部は、キャパシタＣの誘電体層として利用する。
【００１８】
層間絶縁膜ＩＩ上には、図１に示すキャパシタＣの他方の電極、図２に示すソース電極ＳＥ及びドレイン電極ＤＥ、並びに、図１に示す映像信号線ＤＬ及び電源線ＰＳＬが配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００１９】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２０】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。
電源線ＰＳＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２１】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及びキャパシタＣの他方の電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２２】
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷａのドレイン電極ＤＥに接続されている。
【００２３】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（indium tin oxide）のような透明導電性酸化物を使用することができる。
【００２４】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００２５】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００２６】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔注入層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００２７】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、第１電極に対向して配置された対向電極としての第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００２８】
絶縁基板ＳＵＢ上では、複数の画素ＰＸがマトリクス状に配列している。これら画素ＰＸは、映像信号線ＤＬと走査信号線ＳＬ１との交差部近傍に配置されている。
【００２９】
各画素ＰＸは、表示素子である有機ＥＬ素子ＯＬＥＤと、駆動回路と、出力制御スイッチＳＷａとを含んでいる。この例では、駆動回路は、図１及び図３に示すように、駆動制御素子ＤＲと、映像信号供給制御スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃは、ｐチャネル薄膜トランジスタである。スイッチＳＷｂ及びＳＷｃは、駆動制御素子ＤＲのドレインとゲートと映像信号線ＤＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替えるスイッチ群を構成している。
【００３０】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は電源線ＰＳＬに接続された高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。
【００３１】
出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００３２】
キャパシタＣは、定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、キャパシタＣは、第１電源端子ＮＤ１と駆動制御素子ＤＲのゲートとの間に接続されている。
【００３３】
表示パネルＤＰ上には、映像信号線ドライバＸＤＲが配置されている。映像信号線ドライバＸＤＲは、図３に示すように、映像信号線ＤＬ毎に、電流源ＣＳを含んでいる。さらに、映像信号線ドライバＸＤＲは、マルチプレクサＭＬＴと基準トランジスタＴＲrefとを含んでいる。
【００３４】
マルチプレクサＭＬＴは、クロック信号ＣＬＫ、スタート信号ＳＴＡＲＴ、シリアル信号としての映像信号ＤＡＴＡが入力される入力端子を含んでいる。さらに、マルチプレクサＭＬＴは、電流源ＣＳ毎に複数の出力端子を含んでいる。マルチプレクサＭＬＴは、クロック信号ＣＬＫとスタート信号ＤＡＴＡとに基づいて、シリアル信号としての映像信号ＤＡＴＡをパラレル信号に変換し、これを各電流源ＣＳへと出力する。この例では、マルチプレクサＭＬＴは、映像信号を７ビットのディジタル信号として、各電流源ＣＳに出力する。
【００３５】
基準トランジスタＴＲrefは、この例ではｐチャネル電界効果トランジスタである。基準トランジスタＴＲrefのソースは抵抗素子Ｒを介して定電位端子ＮＤ１’に接続されており、そのドレインは接地線に接続されている。この表示装置の駆動時には、基準トランジスタＴＲrefのソース−ドレイン間に基準電流Ｉrefを流す。
【００３６】
電流源ＣＳは、映像信号線ドライバＸＤＲの出力端子，すなわち映像信号線ＤＬに接続された端子，と接地線との間に接続されている。電流源ＣＳは、マルチプレクサＭＬＴがパラレル信号として出力するディジタル信号をアナログ信号へと変換する。この例では、電流源ＣＳは、マルチプレクサＭＬＴが出力する７ビットのディジタル映像信号から、電流信号としてのアナログ映像信号を生成する。
【００３７】
電流源ＣＳは、複数の定電流源ＴＲdgtと複数のスイッチＳＷdgtとを含んでいる。定電流源ＴＲdgtとスイッチＳＷdgtとは、それぞれ、映像信号線ドライバＸＤＲの出力端子と接地線との間で直列に接続されている。この例では、電流源ＣＳは、７つの定電流源ＴＲdgtと７つのスイッチＳＷdgtとを含んでいる。また、この例では、定電流源ＴＲdgt及びスイッチＳＷdgtは、ｐチャネル電界効果トランジスタである。
【００３８】
定電流源ＴＲdgtのゲートは、それぞれ、基準トランジスタＴＲrefのゲートに接続されている。スイッチＳＷdgtのゲートは、それぞれ、マルチプレクサＭＬＴの出力端子に接続されている。
【００３９】
定電流源ＴＲdgtは、例えば、それらの１つが基準トランジスタＴＲrefと同一の構造を有しており、残りの６つがチャネル幅が異なること以外は基準トランジスタＴＲrefと同一の構造を有している。７つの定電流源ＴＲdgtは、それらに接続されているスイッチＳＷdgtが閉じている間、例えば、基準電流Ｉrefの１倍、２倍、４倍、８倍、１６倍、３２倍、６４倍の大きさの定電流をそれぞれ出力する。
【００４０】
表示パネルＤＰ上には、走査信号線ドライバＹＤＲがさらに配置されている。上記の通り、走査信号線ドライバＹＤＲには、走査信号線ＳＬ１及びＳＬ２が接続されている。
【００４１】
映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとは、コントローラＣＮＴに接続されている。コントローラＣＮＴは、映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとに、クロック信号ＣＬＫ、スタート信号ＳＴＡＲＴ、映像信号ＤＡＴＡなどの信号を出力する。
【００４２】
コントローラＣＮＴは、この例では、６ビットの映像信号（以下、６ビット信号という）から７ビットの映像信号（以下、７ビット信号という）を生成し、これを映像信号ＤＡＴＡとして映像信号線ドライバＸＤＲに出力する。すなわち、この例では、コントローラＣＮＴは、６４階調の映像信号から１２８階調の映像信号を生成し、これを映像信号ＤＡＴＡとして映像信号線ドライバＸＤＲに出力する。
【００４３】
具体的には、コントローラＣＮＴは、全ての６ビット信号を、例えば、１フレーム期間又はそれよりも長い期間にわたって記憶する。そして、各々の画素ＰＸに供給すべき映像信号Ｉsigのための映像信号ＤＡＴＡを、以下の方法で生成する。
【００４４】
まず、この映像信号Ｉsigに対応した６ビット信号（以下、変換前信号という）を、先の画素ＰＸに１フレーム期間前に供給した映像信号Ｉsigに対応した６ビット信号（以下、比較用信号という）と比較する。より大きな信号がより高い階調に対応しているとすると、変換前信号が比較用信号と等しいか又はそれよりも小さい場合には、変換前信号を、これと大きさが等しい７ビット信号（以下、第１変換後信号という）へと変換する。変換前信号が比較用信号よりも大きい場合には、変換前信号を、これよりも大きな７ビット信号（以下、第２変換後信号という）へと変換する。
【００４５】
比較用信号よりも大きな変換前信号は、例えば、以下のように変換する。比較用信号が００００００乃至００１０１０（１０進法で０乃至１０）であり且つ変換前信号が０００００１乃至０１０１００（１０進法で１乃至２０）である場合、第２変換後信号の大きさは変換前信号の１．５倍にほぼ等しくする。比較用信号が００００００乃至００１０１０であり且つ変換前信号が０１０１０１乃至１０１１１０（１０進法で２１乃至４６）である場合、第２変換後信号の大きさは変換前信号の１．４倍にほぼ等しくする。比較用信号が００００００乃至００１０１０であり且つ変換前信号が１０１１１１乃至１１１１１１（１０進法で４７乃至６３）である場合、及び、比較用信号が００１０１１乃至０１０１００（１０進法で１１乃至２０）であり且つ変換前信号が００１１００乃至１０１１１０（１０進法で１２乃至４６）である場合、第２変換後信号の大きさは変換前信号の１．３倍にほぼ等しくする。比較用信号が００１０１１乃至０１０１００であり且つ変換前信号が１０１１１１乃至１１１１１１である場合、及び、比較用信号が０１０１０１乃至１１１１１０（１０進法で２１乃至６２）であり且つ変換前信号が０１０１１０乃至１０１１１０（１０進法で２２乃至４６）である場合、第２変換後信号の大きさは変換前信号の１．２倍にほぼ等しくする。比較用信号が０１０１０１乃至１１１１１０であり且つ変換前信号が１０１１１１乃至１１１１１１である場合、第２変換後信号の大きさは変換前信号の１．１倍にほぼ等しくする。
【００４６】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。
図４は、図１乃至図３に示す表示装置の駆動方法の一例を示すタイミングチャートである。図４には、画素ＰＸがＭ個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。
【００４７】
図４において、「ＸＤＲ出力」のうち、「Ｉsigｍ」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsigｍを出力する期間を示している。また、図４において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示している。
【００４８】
この駆動方法では、ブランキング期間と有効走査期間とを交互に繰り返す。ブランキング期間では、全ての画素ＰＸで、スイッチＳＷｂ及びＳＷｃは開いたままとしておく。有効走査期間では、画素ＰＸを行毎に選択する。各画素ＰＸの選択期間では書込動作を行い、非選択期間では表示動作を行う。
【００４９】
例えば、ｍ行目の画素を選択している期間（以下、ｍ行目選択期間という）では、まず、ｍ行目の画素ＰＸのスイッチＳＷａを開く。次いで、マルチプレクサＭＬＴから各電流源ＣＳに７ビットのディジタル映像信号を出力すると共に、ｍ行目の画素ＰＸのスイッチＳＷｂ及びＳＷｃを閉じる。なお、７ビットのディジタル映像信号は、上記の第１又は第２変換後信号をシリアル信号からパラレル信号へと変換したものである。
【００５０】
電流源ＣＳは、ディジタル映像信号をアナログ映像信号としての書込電流Ｉsigｍに変換する。この書込電流Ｉsigｍは、第１電源端子ＮＤ１から電流源ＣＳへと流れる。これにより、駆動制御素子ＤＲのゲート電位を、駆動制御素子ＤＲのソース−ドレイン間に書込電流Ｉsigｍが流れるときの値に設定する。
【００５１】
その後、スイッチＳＷｂ及びＳＷｃを開く。さらに、スイッチＳＷａを閉じることにより、ｍ行目選択期間を終了する。
【００５２】
スイッチＳＷａを閉じると、有機ＥＬ素子ＯＬＥＤには、書込電流Ｉsigｍに対応した大きさの駆動電流Ｉdrvｍが流れる。非選択期間では、スイッチＳＷａは閉じたままとする。したがって、各画素ＰＸの有機ＥＬ素子ＯＬＥＤは、その画素ＰＸが次に選択されるまで、駆動電流Ｉdrvｍの大きさに対応した輝度で発光し続ける。
【００５３】
さて、この駆動方法によれば、或る階調を表示している画素ＰＸに、それよりも高い階調に対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となるのを防止することができる。これについて、図５及び図６を参照しながら説明する。
【００５４】
図５は、比較例に係る駆動方法を示すタイミングチャートである。図６は、本発明の一態様に係る駆動方法を示すタイミングチャートである。図中、横軸は時間を示し、縦軸は電位と電流値と輝度とを示している。
【００５５】
図５及び図６には、ｍ行目の或る画素ＰＸに供給する走査信号及び映像信号と、その画素ＰＸの輝度とを描いている。また、図５及び図６には、第Ｎフレームと第Ｎ＋３フレームとで階調ＴLを表示し、第Ｎ＋１フレームと第Ｎ＋２フレームとで階調ＴLよりも高い階調ＴHを表示する例を示している。
【００５６】
図５の駆動方法は、比較用信号に対する変換前信号の大きさに拘らず、各変換前信号（６ビットの映像信号）をこれと大きさが等しい変換後信号（７ビットの映像信号）へと変換する。これ以外は、図５の駆動方法は、図４を参照しながら説明した駆動方法と同様である。
【００５７】
この駆動方法では、第Ｎフレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍは、第Ｎ＋３フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍと等しい。また、第Ｎ＋１フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍは、第Ｎ＋２フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍと等しい。そして、第Ｎフレームにおいて映像信号を書き込んだ直後の非選択期間、第Ｎ＋２フレームにおいて映像信号を書き込んだ直後の非選択期間、第Ｎ＋３フレームにおいて映像信号を書き込んだ直後の非選択期間の何れにおいても、十分な階調再現性を達成している。
【００５８】
しかしながら、この駆動方法では、理由が明らかにされている訳ではないが、先の画素ＰＸは、第Ｎ＋２フレームにおけるｍ行目選択期間を終了するまで、階調ＴHに対応した輝度で発光しない。すなわち、第Ｎ＋１フレームにおけるｍ行目選択期間を終了してから第Ｎ＋２フレームにおけるｍ行目選択期間を開始するまでの間、先の画素ＰＸは階調ＴHに対応した輝度と比較してより低い輝度で発光する。例えば、先の画素ＰＸは、第Ｎ＋１フレームで映像信号Ｉsigｍを書き込んだ直後の非選択期間では、第Ｎ＋２フレームで映像信号Ｉsigｍを書き込んだ直後の非選択期間の５０乃至８０％の輝度で発光する。
【００５９】
このように、図５の方法では、階調ＴLを表示している画素ＰＸに、それよりも高い階調ＴHに対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となる。
【００６０】
これに対し、図６の駆動方法では、第Ｎ＋１フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍを、第Ｎ＋２フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍと比較してより大きくする。したがって、第Ｎ＋１フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍの大きさを適宜設定することにより、第Ｎ＋１フレームにおけるｍ行目選択期間を終了してから第Ｎ＋２フレームにおけるｍ行目選択期間を開始するまでの間、先の画素ＰＸを階調ＴHに対応した輝度で発光させることができる。すなわち、上記の階調再現性が不十分となるのを防止することができる。
【００６１】
このように、本態様では、画素ＰＸが、第１非選択期間で第１階調を表示し、その次の第２非選択期間で第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、第１非選択期間と第２非選択期間との間の第１選択期間で映像信号として第１映像信号を前記駆動回路に書き込む。そして、画素ＰＸが、第１非選択期間で第２階調よりも低い第３階調を表示し、第２非選択期間で第２階調を表示する場合には、第１選択期間で映像信号として第１映像信号と比較してより大きい第２映像信号を駆動回路に書き込む。これにより、或る階調ＴLを表示している画素ＰＸに、それよりも高い階調ＴHに対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となるのを防止する。
【００６２】
この駆動方法では、或る階調ＴLを表示している画素ＰＸで、それよりも高い階調ＴHを複数の非選択期間にわたって表示させる場合、典型的には、映像信号Ｉsigｍを以下のように設定する。すなわち、階調ＴHに対応した映像信号を書き込む最初の選択期間においてのみ映像信号Ｉsigｍをより大きくし、それ以降の選択期間で書き込む映像信号Ｉsigｍは本来の大きさとする。
【００６３】
この駆動方法では、或る階調ＴLを表示している画素ＰＸで、それよりも高い階調ＴHを表示させる場合、例えば、以下のように変換前信号から変換後信号への変換を行う。すなわち、階調ＴLが高くなるほど、変換前信号に対する変換後信号の比をより小さくする。また、階調ＴLが一定の条件のもとでは、階調ＴHが高くなるほど、変換前信号に対する変換後信号の比をより小さくする。
【００６４】
本態様では、画素ＰＸに図１及び図３の構造を採用したが、画素ＰＸには他の構造を採用することも可能である。例えば、ダイオード接続スイッチＳＷｃは、駆動制御素子ＤＲのドレインとゲートとの間に接続する代わりに、駆動制御素子ＤＲのゲートと映像信号線ＤＬとの間に接続してもよい。或いは、映像信号供給制御スイッチＳＷｂは、駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続する代わりに、駆動制御素子ＤＲのゲートと映像信号線ＤＬとの間に接続してもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明の一態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図。
【図３】図１の表示装置の一部を示す等価回路図。
【図４】図１乃至図３に示す表示装置の駆動方法の一例を示すタイミングチャート。
【図５】比較例に係る駆動方法を示すタイミングチャート。
【図６】本発明の一態様に係る駆動方法を示すタイミングチャート。
【符号の説明】
【００６６】
Ｃ…キャパシタ、ＣＥ…対向電極、ＣＮＴ…コントローラ、ＣＳ…電流源、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＭＬＴ…マルチプレクサ、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、Ｒ…抵抗素子、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…スイッチ、ＳＷｂ…スイッチ、ＳＷｃ…スイッチ、ＳＷdgt…スイッチ、ＴＲdgt…定電流源、ＴＲref…基準トランジスタ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に係り、特には、画素に映像信号として電流信号を供給するアクティブマトリクス型表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、有機ＥＬ素子を映像信号の大きさに対応した輝度で発光させる。
【０００３】
この表示装置を駆動する場合、通常、有効走査期間とブランキング期間（垂直ブランキング期間）とを交互に繰り返す。有効走査期間では、例えば、画素を行毎に順次選択し、選択した画素に映像信号を書き込む。各画素の有機ＥＬ素子は、有効走査期間のうち選択されていない期間とブランキング期間とにおいて、先の映像信号の大きさに対応した輝度で発光する筈である。
【０００４】
しかしながら、本発明者は、本発明を為すに際し、以下の事実を見い出している。すなわち、或る階調を表示している画素に、それよりも高い階調に対応した映像信号を書き込むと、この映像信号を書き込んだ直後の非選択期間では、表示すべき階調が再現されないことがある。この場合、映像信号を書き込んでから光学的応答を生じるまでに、１フレーム期間（６０Ｈｚの場合で１６．７ｍｓｅｃ）が必要となる。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、或る階調を表示している画素に、それよりも高い階調に対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となるのを防止することにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、映像信号線と、映像信号を出力する電流源と、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含んだ画素とを具備し、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行い、前記画素が、第１非選択期間で第１階調を表示し、その次の第２非選択期間で前記第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、前記第１非選択期間と前記第２非選択期間との間の第１選択期間で前記映像信号として第１映像信号を前記駆動回路に書き込み、前記画素が、第１非選択期間で前記第２階調よりも低い第３階調を表示し、前記第２非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として第１映像信号と比較してより大きい第２映像信号を前記駆動回路に書き込むことを特徴とする表示装置が提供される。
【０００７】
本発明の第２側面によると、映像信号線と、映像信号を出力する電流源と、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含み、前記駆動回路は、選択期間において前記映像信号線を介して前記電流源に接続されて前記入力信号として前記映像信号が書き込まれ、各非選択期間において前記画素電極に接続されて前記駆動電流を前記表示素子に出力する画素と、第１非選択期間で前記画素が表示すべき第１階調と、その次の第２非選択期間で前記画素が表示すべき第２階調とを比較し、前記第２階調が前記第１階調と等しいか又はそれよりも低い場合には前記第１非選択期間と前記第２非選択期間との間の第１選択期間において前記電流源に前記映像信号として第１映像信号を出力させ、前記第２階調が前記第１階調よりも高い場合には前記第１選択期間において前記電流源に前記映像信号として前記第１映像信号と比較してより大きな第２映像信号を出力させるコントローラとを具備したことを特徴とする表示装置が提供される。
【０００８】
本発明の第３側面によると、映像信号線と、映像信号を出力する電流源と、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含んだ画素とを具備した表示装置の駆動方法であって、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行い、前記画素が、第１非選択期間で第１階調を表示し、その次の第２非選択期間で前記第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、前記第１非選択期間と前記第２非選択期間との間の第１選択期間で前記映像信号として第１映像信号を前記駆動回路に書き込み、前記画素が、第１非選択期間で前記第２階調よりも低い第３階調を表示し、前記第２非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として第１映像信号と比較してより大きい第２映像信号を前記駆動回路に書き込むことを特徴とする駆動方法が提供される。
【発明の効果】
【０００９】
本発明によると、或る階調を表示している画素に、それよりも高い階調に対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となるのを防止することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様の又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図３は、図１の表示装置の一部を示す等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１２】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲと、コントローラＣＮＴとを含んでいる。
【００１３】
表示パネルＤＰは、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１４】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１及び図３に示す駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃとして利用している。
【００１５】
ゲート絶縁膜ＧＩ上には、図１及び図３に示すキャパシタＣの一方の電極と走査信号線ＳＬ１及びＳＬ２とがさらに配置されている。これらは、ゲートＧと同一の工程で形成可能である。
【００１６】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。
【００１７】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、並びにキャパシタＣの一方の電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩの一部は、キャパシタＣの誘電体層として利用する。
【００１８】
層間絶縁膜ＩＩ上には、図１に示すキャパシタＣの他方の電極、図２に示すソース電極ＳＥ及びドレイン電極ＤＥ、並びに、図１に示す映像信号線ＤＬ及び電源線ＰＳＬが配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００１９】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２０】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。
電源線ＰＳＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２１】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及びキャパシタＣの他方の電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２２】
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷａのドレイン電極ＤＥに接続されている。
【００２３】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（indium tin oxide）のような透明導電性酸化物を使用することができる。
【００２４】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００２５】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００２６】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔注入層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００２７】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、第１電極に対向して配置された対向電極としての第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００２８】
絶縁基板ＳＵＢ上では、複数の画素ＰＸがマトリクス状に配列している。これら画素ＰＸは、映像信号線ＤＬと走査信号線ＳＬ１との交差部近傍に配置されている。
【００２９】
各画素ＰＸは、表示素子である有機ＥＬ素子ＯＬＥＤと、駆動回路と、出力制御スイッチＳＷａとを含んでいる。この例では、駆動回路は、図１及び図３に示すように、駆動制御素子ＤＲと、映像信号供給制御スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃは、ｐチャネル薄膜トランジスタである。スイッチＳＷｂ及びＳＷｃは、駆動制御素子ＤＲのドレインとゲートと映像信号線ＤＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替えるスイッチ群を構成している。
【００３０】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は電源線ＰＳＬに接続された高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。
【００３１】
出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００３２】
キャパシタＣは、定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、キャパシタＣは、第１電源端子ＮＤ１と駆動制御素子ＤＲのゲートとの間に接続されている。
【００３３】
表示パネルＤＰ上には、映像信号線ドライバＸＤＲが配置されている。映像信号線ドライバＸＤＲは、図３に示すように、映像信号線ＤＬ毎に、電流源ＣＳを含んでいる。さらに、映像信号線ドライバＸＤＲは、マルチプレクサＭＬＴと基準トランジスタＴＲrefとを含んでいる。
【００３４】
マルチプレクサＭＬＴは、クロック信号ＣＬＫ、スタート信号ＳＴＡＲＴ、シリアル信号としての映像信号ＤＡＴＡが入力される入力端子を含んでいる。さらに、マルチプレクサＭＬＴは、電流源ＣＳ毎に複数の出力端子を含んでいる。マルチプレクサＭＬＴは、クロック信号ＣＬＫとスタート信号ＤＡＴＡとに基づいて、シリアル信号としての映像信号ＤＡＴＡをパラレル信号に変換し、これを各電流源ＣＳへと出力する。この例では、マルチプレクサＭＬＴは、映像信号を７ビットのディジタル信号として、各電流源ＣＳに出力する。
【００３５】
基準トランジスタＴＲrefは、この例ではｐチャネル電界効果トランジスタである。基準トランジスタＴＲrefのソースは抵抗素子Ｒを介して定電位端子ＮＤ１’に接続されており、そのドレインは接地線に接続されている。この表示装置の駆動時には、基準トランジスタＴＲrefのソース−ドレイン間に基準電流Ｉrefを流す。
【００３６】
電流源ＣＳは、映像信号線ドライバＸＤＲの出力端子，すなわち映像信号線ＤＬに接続された端子，と接地線との間に接続されている。電流源ＣＳは、マルチプレクサＭＬＴがパラレル信号として出力するディジタル信号をアナログ信号へと変換する。この例では、電流源ＣＳは、マルチプレクサＭＬＴが出力する７ビットのディジタル映像信号から、電流信号としてのアナログ映像信号を生成する。
【００３７】
電流源ＣＳは、複数の定電流源ＴＲdgtと複数のスイッチＳＷdgtとを含んでいる。定電流源ＴＲdgtとスイッチＳＷdgtとは、それぞれ、映像信号線ドライバＸＤＲの出力端子と接地線との間で直列に接続されている。この例では、電流源ＣＳは、７つの定電流源ＴＲdgtと７つのスイッチＳＷdgtとを含んでいる。また、この例では、定電流源ＴＲdgt及びスイッチＳＷdgtは、ｐチャネル電界効果トランジスタである。
【００３８】
定電流源ＴＲdgtのゲートは、それぞれ、基準トランジスタＴＲrefのゲートに接続されている。スイッチＳＷdgtのゲートは、それぞれ、マルチプレクサＭＬＴの出力端子に接続されている。
【００３９】
定電流源ＴＲdgtは、例えば、それらの１つが基準トランジスタＴＲrefと同一の構造を有しており、残りの６つがチャネル幅が異なること以外は基準トランジスタＴＲrefと同一の構造を有している。７つの定電流源ＴＲdgtは、それらに接続されているスイッチＳＷdgtが閉じている間、例えば、基準電流Ｉrefの１倍、２倍、４倍、８倍、１６倍、３２倍、６４倍の大きさの定電流をそれぞれ出力する。
【００４０】
表示パネルＤＰ上には、走査信号線ドライバＹＤＲがさらに配置されている。上記の通り、走査信号線ドライバＹＤＲには、走査信号線ＳＬ１及びＳＬ２が接続されている。
【００４１】
映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとは、コントローラＣＮＴに接続されている。コントローラＣＮＴは、映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとに、クロック信号ＣＬＫ、スタート信号ＳＴＡＲＴ、映像信号ＤＡＴＡなどの信号を出力する。
【００４２】
コントローラＣＮＴは、この例では、６ビットの映像信号（以下、６ビット信号という）から７ビットの映像信号（以下、７ビット信号という）を生成し、これを映像信号ＤＡＴＡとして映像信号線ドライバＸＤＲに出力する。すなわち、この例では、コントローラＣＮＴは、６４階調の映像信号から１２８階調の映像信号を生成し、これを映像信号ＤＡＴＡとして映像信号線ドライバＸＤＲに出力する。
【００４３】
具体的には、コントローラＣＮＴは、全ての６ビット信号を、例えば、１フレーム期間又はそれよりも長い期間にわたって記憶する。そして、各々の画素ＰＸに供給すべき映像信号Ｉsigのための映像信号ＤＡＴＡを、以下の方法で生成する。
【００４４】
まず、この映像信号Ｉsigに対応した６ビット信号（以下、変換前信号という）を、先の画素ＰＸに１フレーム期間前に供給した映像信号Ｉsigに対応した６ビット信号（以下、比較用信号という）と比較する。より大きな信号がより高い階調に対応しているとすると、変換前信号が比較用信号と等しいか又はそれよりも小さい場合には、変換前信号を、これと大きさが等しい７ビット信号（以下、第１変換後信号という）へと変換する。変換前信号が比較用信号よりも大きい場合には、変換前信号を、これよりも大きな７ビット信号（以下、第２変換後信号という）へと変換する。
【００４５】
比較用信号よりも大きな変換前信号は、例えば、以下のように変換する。比較用信号が００００００乃至００１０１０（１０進法で０乃至１０）であり且つ変換前信号が０００００１乃至０１０１００（１０進法で１乃至２０）である場合、第２変換後信号の大きさは変換前信号の１．５倍にほぼ等しくする。比較用信号が００００００乃至００１０１０であり且つ変換前信号が０１０１０１乃至１０１１１０（１０進法で２１乃至４６）である場合、第２変換後信号の大きさは変換前信号の１．４倍にほぼ等しくする。比較用信号が００００００乃至００１０１０であり且つ変換前信号が１０１１１１乃至１１１１１１（１０進法で４７乃至６３）である場合、及び、比較用信号が００１０１１乃至０１０１００（１０進法で１１乃至２０）であり且つ変換前信号が００１１００乃至１０１１１０（１０進法で１２乃至４６）である場合、第２変換後信号の大きさは変換前信号の１．３倍にほぼ等しくする。比較用信号が００１０１１乃至０１０１００であり且つ変換前信号が１０１１１１乃至１１１１１１である場合、及び、比較用信号が０１０１０１乃至１１１１１０（１０進法で２１乃至６２）であり且つ変換前信号が０１０１１０乃至１０１１１０（１０進法で２２乃至４６）である場合、第２変換後信号の大きさは変換前信号の１．２倍にほぼ等しくする。比較用信号が０１０１０１乃至１１１１１０であり且つ変換前信号が１０１１１１乃至１１１１１１である場合、第２変換後信号の大きさは変換前信号の１．１倍にほぼ等しくする。
【００４６】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。
図４は、図１乃至図３に示す表示装置の駆動方法の一例を示すタイミングチャートである。図４には、画素ＰＸがＭ個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。
【００４７】
図４において、「ＸＤＲ出力」のうち、「Ｉsigｍ」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsigｍを出力する期間を示している。また、図４において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示している。
【００４８】
この駆動方法では、ブランキング期間と有効走査期間とを交互に繰り返す。ブランキング期間では、全ての画素ＰＸで、スイッチＳＷｂ及びＳＷｃは開いたままとしておく。有効走査期間では、画素ＰＸを行毎に選択する。各画素ＰＸの選択期間では書込動作を行い、非選択期間では表示動作を行う。
【００４９】
例えば、ｍ行目の画素を選択している期間（以下、ｍ行目選択期間という）では、まず、ｍ行目の画素ＰＸのスイッチＳＷａを開く。次いで、マルチプレクサＭＬＴから各電流源ＣＳに７ビットのディジタル映像信号を出力すると共に、ｍ行目の画素ＰＸのスイッチＳＷｂ及びＳＷｃを閉じる。なお、７ビットのディジタル映像信号は、上記の第１又は第２変換後信号をシリアル信号からパラレル信号へと変換したものである。
【００５０】
電流源ＣＳは、ディジタル映像信号をアナログ映像信号としての書込電流Ｉsigｍに変換する。この書込電流Ｉsigｍは、第１電源端子ＮＤ１から電流源ＣＳへと流れる。これにより、駆動制御素子ＤＲのゲート電位を、駆動制御素子ＤＲのソース−ドレイン間に書込電流Ｉsigｍが流れるときの値に設定する。
【００５１】
その後、スイッチＳＷｂ及びＳＷｃを開く。さらに、スイッチＳＷａを閉じることにより、ｍ行目選択期間を終了する。
【００５２】
スイッチＳＷａを閉じると、有機ＥＬ素子ＯＬＥＤには、書込電流Ｉsigｍに対応した大きさの駆動電流Ｉdrvｍが流れる。非選択期間では、スイッチＳＷａは閉じたままとする。したがって、各画素ＰＸの有機ＥＬ素子ＯＬＥＤは、その画素ＰＸが次に選択されるまで、駆動電流Ｉdrvｍの大きさに対応した輝度で発光し続ける。
【００５３】
さて、この駆動方法によれば、或る階調を表示している画素ＰＸに、それよりも高い階調に対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となるのを防止することができる。これについて、図５及び図６を参照しながら説明する。
【００５４】
図５は、比較例に係る駆動方法を示すタイミングチャートである。図６は、本発明の一態様に係る駆動方法を示すタイミングチャートである。図中、横軸は時間を示し、縦軸は電位と電流値と輝度とを示している。
【００５５】
図５及び図６には、ｍ行目の或る画素ＰＸに供給する走査信号及び映像信号と、その画素ＰＸの輝度とを描いている。また、図５及び図６には、第Ｎフレームと第Ｎ＋３フレームとで階調ＴLを表示し、第Ｎ＋１フレームと第Ｎ＋２フレームとで階調ＴLよりも高い階調ＴHを表示する例を示している。
【００５６】
図５の駆動方法は、比較用信号に対する変換前信号の大きさに拘らず、各変換前信号（６ビットの映像信号）をこれと大きさが等しい変換後信号（７ビットの映像信号）へと変換する。これ以外は、図５の駆動方法は、図４を参照しながら説明した駆動方法と同様である。
【００５７】
この駆動方法では、第Ｎフレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍは、第Ｎ＋３フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍと等しい。また、第Ｎ＋１フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍは、第Ｎ＋２フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍと等しい。そして、第Ｎフレームにおいて映像信号を書き込んだ直後の非選択期間、第Ｎ＋２フレームにおいて映像信号を書き込んだ直後の非選択期間、第Ｎ＋３フレームにおいて映像信号を書き込んだ直後の非選択期間の何れにおいても、十分な階調再現性を達成している。
【００５８】
しかしながら、この駆動方法では、理由が明らかにされている訳ではないが、先の画素ＰＸは、第Ｎ＋２フレームにおけるｍ行目選択期間を終了するまで、階調ＴHに対応した輝度で発光しない。すなわち、第Ｎ＋１フレームにおけるｍ行目選択期間を終了してから第Ｎ＋２フレームにおけるｍ行目選択期間を開始するまでの間、先の画素ＰＸは階調ＴHに対応した輝度と比較してより低い輝度で発光する。例えば、先の画素ＰＸは、第Ｎ＋１フレームで映像信号Ｉsigｍを書き込んだ直後の非選択期間では、第Ｎ＋２フレームで映像信号Ｉsigｍを書き込んだ直後の非選択期間の５０乃至８０％の輝度で発光する。
【００５９】
このように、図５の方法では、階調ＴLを表示している画素ＰＸに、それよりも高い階調ＴHに対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となる。
【００６０】
これに対し、図６の駆動方法では、第Ｎ＋１フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍを、第Ｎ＋２フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍと比較してより大きくする。したがって、第Ｎ＋１フレームにおいてｍ行目の画素ＰＸに書き込む映像信号Ｉsigｍの大きさを適宜設定することにより、第Ｎ＋１フレームにおけるｍ行目選択期間を終了してから第Ｎ＋２フレームにおけるｍ行目選択期間を開始するまでの間、先の画素ＰＸを階調ＴHに対応した輝度で発光させることができる。すなわち、上記の階調再現性が不十分となるのを防止することができる。
【００６１】
このように、本態様では、画素ＰＸが、第１非選択期間で第１階調を表示し、その次の第２非選択期間で第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、第１非選択期間と第２非選択期間との間の第１選択期間で映像信号として第１映像信号を前記駆動回路に書き込む。そして、画素ＰＸが、第１非選択期間で第２階調よりも低い第３階調を表示し、第２非選択期間で第２階調を表示する場合には、第１選択期間で映像信号として第１映像信号と比較してより大きい第２映像信号を駆動回路に書き込む。これにより、或る階調ＴLを表示している画素ＰＸに、それよりも高い階調ＴHに対応した映像信号を書き込んだ場合に、この映像信号を書き込んだ直後の非選択期間で階調再現性が不十分となるのを防止する。
【００６２】
この駆動方法では、或る階調ＴLを表示している画素ＰＸで、それよりも高い階調ＴHを複数の非選択期間にわたって表示させる場合、典型的には、映像信号Ｉsigｍを以下のように設定する。すなわち、階調ＴHに対応した映像信号を書き込む最初の選択期間においてのみ映像信号Ｉsigｍをより大きくし、それ以降の選択期間で書き込む映像信号Ｉsigｍは本来の大きさとする。
【００６３】
この駆動方法では、或る階調ＴLを表示している画素ＰＸで、それよりも高い階調ＴHを表示させる場合、例えば、以下のように変換前信号から変換後信号への変換を行う。すなわち、階調ＴLが高くなるほど、変換前信号に対する変換後信号の比をより小さくする。また、階調ＴLが一定の条件のもとでは、階調ＴHが高くなるほど、変換前信号に対する変換後信号の比をより小さくする。
【００６４】
本態様では、画素ＰＸに図１及び図３の構造を採用したが、画素ＰＸには他の構造を採用することも可能である。例えば、ダイオード接続スイッチＳＷｃは、駆動制御素子ＤＲのドレインとゲートとの間に接続する代わりに、駆動制御素子ＤＲのゲートと映像信号線ＤＬとの間に接続してもよい。或いは、映像信号供給制御スイッチＳＷｂは、駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続する代わりに、駆動制御素子ＤＲのゲートと映像信号線ＤＬとの間に接続してもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明の一態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図。
【図３】図１の表示装置の一部を示す等価回路図。
【図４】図１乃至図３に示す表示装置の駆動方法の一例を示すタイミングチャート。
【図５】比較例に係る駆動方法を示すタイミングチャート。
【図６】本発明の一態様に係る駆動方法を示すタイミングチャート。
【符号の説明】
【００６６】
Ｃ…キャパシタ、ＣＥ…対向電極、ＣＮＴ…コントローラ、ＣＳ…電流源、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＭＬＴ…マルチプレクサ、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、Ｒ…抵抗素子、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…スイッチ、ＳＷｂ…スイッチ、ＳＷｃ…スイッチ、ＳＷdgt…スイッチ、ＴＲdgt…定電流源、ＴＲref…基準トランジスタ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【特許請求の範囲】
【請求項１】
映像信号線と、
映像信号を出力する電流源と、
第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含んだ画素とを具備し、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行い、
前記画素が、第１非選択期間で第１階調を表示し、その次の第２非選択期間で前記第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、前記第１非選択期間と前記第２非選択期間との間の第１選択期間で前記映像信号として第１映像信号を前記駆動回路に書き込み、
前記画素が、第１非選択期間で前記第２階調よりも低い第３階調を表示し、前記第２非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として第１映像信号と比較してより大きい第２映像信号を前記駆動回路に書き込むことを特徴とする表示装置。
【請求項２】
前記画素が、前記第１非選択期間で前記第３階調を表示し、前記第２非選択期間で前記第２階調を表示し、その次の第３非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として前記第２映像信号を前記駆動回路に書き込み、前記第２非選択期間と前記第３非選択期間との間の第２選択期間で前記映像信号として前記第１映像信号を前記駆動回路に書き込むことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記画素が、前記第１非選択期間で前記第１階調を表示し、前記第２非選択期間で前記第１階調と等しいか又はそれよりも低く且つ前記第２階調よりも高い第４階調を表示する場合には、前記第１選択期間において前記映像信号として第３映像信号を前記駆動回路に書き込み、
前記画素が、前記第１非選択期間で前記第３階調を表示し、前記第２非選択期間で前記第４階調を表示する場合には、前記第１選択期間において前記映像信号として第３映像信号と比較してより大きい第４映像信号を前記駆動回路に書き込み、
前記第３映像信号の大きさに対する前記第４映像信号の大きさの比は、前記第１映像信号の大きさに対する前記第２映像信号の大きさの比と比較してより小さいことを特徴とする請求項１に記載の表示装置。
【請求項４】
映像信号線と、
映像信号を出力する電流源と、
第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含み、前記駆動回路は、選択期間において前記映像信号線を介して前記電流源に接続されて前記入力信号として前記映像信号が書き込まれ、各非選択期間において前記画素電極に接続されて前記駆動電流を前記表示素子に出力する画素と、
第１非選択期間で前記画素が表示すべき第１階調と、その次の第２非選択期間で前記画素が表示すべき第２階調とを比較し、前記第２階調が前記第１階調と等しいか又はそれよりも低い場合には前記第１非選択期間と前記第２非選択期間との間の第１選択期間において前記電流源に前記映像信号として第１映像信号を出力させ、前記第２階調が前記第１階調よりも高い場合には前記第１選択期間において前記電流源に前記映像信号として前記第１映像信号と比較してより大きな第２映像信号を出力させるコントローラとを具備したことを特徴とする表示装置。
【請求項５】
映像信号線と、映像信号を出力する電流源と、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含んだ画素とを具備した表示装置の駆動方法であって、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行い、
前記画素が、第１非選択期間で第１階調を表示し、その次の第２非選択期間で前記第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、前記第１非選択期間と前記第２非選択期間との間の第１選択期間で前記映像信号として第１映像信号を前記駆動回路に書き込み、
前記画素が、第１非選択期間で前記第２階調よりも低い第３階調を表示し、前記第２非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として第１映像信号と比較してより大きい第２映像信号を前記駆動回路に書き込むことを特徴とする駆動方法。
【請求項１】
映像信号線と、
映像信号を出力する電流源と、
第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含んだ画素とを具備し、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行い、
前記画素が、第１非選択期間で第１階調を表示し、その次の第２非選択期間で前記第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、前記第１非選択期間と前記第２非選択期間との間の第１選択期間で前記映像信号として第１映像信号を前記駆動回路に書き込み、
前記画素が、第１非選択期間で前記第２階調よりも低い第３階調を表示し、前記第２非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として第１映像信号と比較してより大きい第２映像信号を前記駆動回路に書き込むことを特徴とする表示装置。
【請求項２】
前記画素が、前記第１非選択期間で前記第３階調を表示し、前記第２非選択期間で前記第２階調を表示し、その次の第３非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として前記第２映像信号を前記駆動回路に書き込み、前記第２非選択期間と前記第３非選択期間との間の第２選択期間で前記映像信号として前記第１映像信号を前記駆動回路に書き込むことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記画素が、前記第１非選択期間で前記第１階調を表示し、前記第２非選択期間で前記第１階調と等しいか又はそれよりも低く且つ前記第２階調よりも高い第４階調を表示する場合には、前記第１選択期間において前記映像信号として第３映像信号を前記駆動回路に書き込み、
前記画素が、前記第１非選択期間で前記第３階調を表示し、前記第２非選択期間で前記第４階調を表示する場合には、前記第１選択期間において前記映像信号として第３映像信号と比較してより大きい第４映像信号を前記駆動回路に書き込み、
前記第３映像信号の大きさに対する前記第４映像信号の大きさの比は、前記第１映像信号の大きさに対する前記第２映像信号の大きさの比と比較してより小さいことを特徴とする請求項１に記載の表示装置。
【請求項４】
映像信号線と、
映像信号を出力する電流源と、
第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含み、前記駆動回路は、選択期間において前記映像信号線を介して前記電流源に接続されて前記入力信号として前記映像信号が書き込まれ、各非選択期間において前記画素電極に接続されて前記駆動電流を前記表示素子に出力する画素と、
第１非選択期間で前記画素が表示すべき第１階調と、その次の第２非選択期間で前記画素が表示すべき第２階調とを比較し、前記第２階調が前記第１階調と等しいか又はそれよりも低い場合には前記第１非選択期間と前記第２非選択期間との間の第１選択期間において前記電流源に前記映像信号として第１映像信号を出力させ、前記第２階調が前記第１階調よりも高い場合には前記第１選択期間において前記電流源に前記映像信号として前記第１映像信号と比較してより大きな第２映像信号を出力させるコントローラとを具備したことを特徴とする表示装置。
【請求項５】
映像信号線と、映像信号を出力する電流源と、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを含んだ画素とを具備した表示装置の駆動方法であって、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行い、
前記画素が、第１非選択期間で第１階調を表示し、その次の第２非選択期間で前記第１階調と等しいか又はそれよりも低い第２階調を表示する場合には、前記第１非選択期間と前記第２非選択期間との間の第１選択期間で前記映像信号として第１映像信号を前記駆動回路に書き込み、
前記画素が、第１非選択期間で前記第２階調よりも低い第３階調を表示し、前記第２非選択期間で前記第２階調を表示する場合には、前記第１選択期間で前記映像信号として第１映像信号と比較してより大きい第２映像信号を前記駆動回路に書き込むことを特徴とする駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−１１４２８７（Ｐ２００７−１１４２８７Ａ）
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願番号】特願２００５−３０３１０６（Ｐ２００５−３０３１０６）
【出願日】平成１７年１０月１８日（２００５．１０．１８）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願日】平成１７年１０月１８日（２００５．１０．１８）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]