表示装置及び表示制御装置
【課題】 故障が生じた場合であっても表示機能を維持できる表示装置を提供する。
【解決手段】表示装置１は、画像を表示可能な表示パネル２０と、表示パネル２０を駆動するためのソースドライバ３１〜３３と、ソースドライバ３１〜３３の駆動を制御するスタート信号をソースドライバ３１〜３３に供給するタイミング制御部１２と、タイミング制御部１２とソースドライバ３１〜３３とを並列に接続してタイミング制御部１２からソースドライバ３１〜３３へスタート信号を供給するスタート信号線とを備えている。
【解決手段】表示装置１は、画像を表示可能な表示パネル２０と、表示パネル２０を駆動するためのソースドライバ３１〜３３と、ソースドライバ３１〜３３の駆動を制御するスタート信号をソースドライバ３１〜３３に供給するタイミング制御部１２と、タイミング制御部１２とソースドライバ３１〜３３とを並列に接続してタイミング制御部１２からソースドライバ３１〜３３へスタート信号を供給するスタート信号線とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示制御装置に関する。
【背景技術】
【０００２】
液晶や有機ＥＬを用いた表示装置が知られている。表示装置は一般的に、表示パネル、複数のソースドライバ、複数のゲートドライバ、各ドライバへスタート信号を出力するタイミング制御部、バックライトなどから構成される。ソースドライバにスタート信号を供給するためのスタート信号線は、複数のソースドライバとタイミング制御部とを直列に接続する。ゲートドライバに関しても同様である。
【０００３】
また、バックライトは、複数の発光部、複数の発光部からの出射光を前記表示パネルに導光する導光部、複数の発光部を駆動する駆動ドライバを含む。駆動ドライバと複数の発光部とは、電流線を介して接続されている。一般的に電流線は、駆動ドライバへの入力側で１本又は複数本に束ねられ、前記駆動ドライバからの出力側でも１本又は複数本に束ねられている。但し、有機ＥＬについては、自発光素子のため、独立したバックライトモジュールを用いたものも一般的である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２９５８４２号公報
【特許文献２】特開平８−２０４２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、直列に接続された複数のソースドライバの一部が故障すると、他のソースドライバも駆動しないことになる。従って、一部のソースドライバの故障により、他のソースドライバまでもが機能せずに、表示装置として本来の機能である表示機能を発揮できない。ゲートドライバについても同様である。
【０００６】
また、発光部と駆動ドライバとを接続する電流線が、一本に束ねられた部分で切れた場合には、全ての発光部に電流を供給できないため、全ての発光部が駆動しないことになる。このような場合にも、表示パネルへ導光することができず、表示パネルの視認が困難となり表示機能が発揮されない。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、故障が生じた場合であっても表示機能を維持できる表示装置及び表示制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的は、画像を表示可能な表示パネルと、前記表示パネルを駆動するための第１及び第２ドライバと、前記第１及び第２ドライバの駆動を制御するスタート信号を前記第１及び第２ドライバにそれぞれ供給するタイミング制御部と、前記タイミング制御部と前記第１ドライバ、及び前記タイミング制御部と前記第２ドライバとをそれぞれ接続し、前記タイミング制御部から前記第１及び第２ドライバへ前記スタート信号を供給するスタート信号線とを備えた表示装置によって実現できる。
【０００９】
タイミング制御部と第１ドライバ及び第２ドライバとをそれぞれ接続しているので、第１及び第２ドライバの一方が故障した場合であっても、他方にスタート信号を供給することができる。これにより、故障していない他方のドライバを駆動させることができる。従って、一部の部品の故障した場合であっても、表示機能が完全に失われることを防止でき、表示機能を維持できる。
【００１０】
また上記目的は、画像を表示可能な表示パネルと、前記表示パネルを駆動するための第１及び第２ドライバと、前記第１及び第２ドライバの駆動をそれぞれ制御するスタート信号を前記第１及び第２ドライバにそれぞれ供給するタイミング制御部と、前記タイミング制御部と前記第１ドライバと前記第２ドライバとを直列に接続し、前記タイミング制御部から前記第１及び第２ドライバに前記スタート信号を伝送する一方向スタート信号線と、前記第１ドライバと第２ドライバとの間で前記一方向スタート信号線に接続すると共に前記タイミング制御部に接続し、前記タイミング制御部から出力されるスタート信号を前記第１又は第２ドライバに伝送すると共に、前記第１又は第２ドライバから出力されるスタート信号を前記タイミング制御部に伝送する双方向スタート信号線とを備えた表示装置によって実現できる。
【００１１】
上記表示装置によれば、第１及び第２ドライバの一方が故障した場合であっても、双方向スタート信号を用いてスタート信号を伝送することにより、故障していない他方のドライバを駆動させることができる。
【００１２】
また上記目的は、画像を表示可能な表示パネルと、前記表示パネルを駆動するため、直列に接続された複数のドライバと、前記直列に接続された複数のドライバにスタート信号を供給して、前記複数のドライバの駆動を制御するタイミング制御部と、直列に接続されたドライバ間に配置され、前段のドライバから出力されたスタート信号を後段のドライバに供給するセレクタと、前記前段のドライバからスタート信号が出力されないときに、前記タイミング制御部から出力されるスタート信号が前記後段のドライバに供給されるように前記セレクタを制御する制御部とを備えた表示装置によって実現できる。
【００１３】
上記表示装置によれば、、前段のドライバからスタート信号が出力されないときに、タイミング制御部から出力されるスタート信号が後段のドライバに供給されるようにセレクタを制御することで、故障していない後段のドライバを駆動させることができる。
【００１４】
また上記目的は、互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ソース線に対するソース信号が順次伝達される表示装置において、前記ソース信号の異常を検出するソース信号異常検出手段と、前記ソース信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ソース信号を生成する補正ソース信号生成手段と、前記補正ソース信号生成手段により生成された補正ソース信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ソース信号供給手段とを備えた表示装置によって実現される。
なお、ソース線信号は、実施例２では、各ソース線に駆動回路から出力される駆動信号に相当する。また、ソース信号は、ソース線に与える駆動信号を制御するためのソースデータ信号ＳＳＴ、ソースデータＳＤ、データクロックＤＣＬに相当する。
また、異常位置の後段とは、異常位置の直後だけではなく、２段以上後段であってもよい。表示可能となる表示領域は減るものの補正ソース信号を異常位置の後段に供給しない場合と比較して、表示可能領域を増やすことができる。
【００１５】
上記表示装置によれば、検出した異常位置に応じて後段に伝達されるべき補正ソース信号を生成し、異常位置の後段に供給するので、異常位置の後段での表示機能を維持させることができる。
【００１６】
また上記目的は、互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ゲート線に対するゲート信号が順次伝達される表示装置において、前記ゲート信号の異常を検出するゲート信号異常検出手段と、前記ゲート信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ゲート信号を生成する補正ゲート信号生成手段と、前記補正ゲート信号生成手段により生成された補正ゲート信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ゲート信号供給手段とを備えた表示装置によって実現できる。
なお、ゲート線信号は、実施例２では、各ゲート線に駆動回路から出力される駆動信号に相当する。また、ゲート信号は、ゲート線に与える駆動信号を制御するためのゲートデータ信号ＧＳＴ、ゲートクロックＧＣＬに相当する。
また、異常位置の後段とは、異常位置の直後だけではなく、２段以上後段であってもよい。表示可能となる表示領域は減るものの補正ゲート信号を異常位置の後段に供給しない場合と比較して、表示可能領域を増やすことができる。
【００１７】
上記表示装置によれば、検出した異常位置に応じて後段に伝達されるべき補正ゲート信号を生成し、異常位置の後段に供給するので、異常位置の後段での表示機能を維持させることができる。
【００１８】
また上記目的は、互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ソース線に対するソース信号が順次伝達される表示装置を制御する表示制御装置において、前記ソース信号の異常を検出するソース信号異常検出手段と、前記ソース信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ソース信号を生成する補正ソース信号生成手段と、前記補正ソース信号生成手段により生成された補正ソース信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ソース信号供給手段とを備えた表示制御装置によって実現できる。
なお、ソース線信号は、実施例２では、各ソース線に駆動回路から出力される駆動信号に相当する。また、ソース信号は、ソース線に与える駆動信号を制御するためのソースデータ信号ＳＳＴ、ソースデータＳＤ、データクロックＤＣＬに相当する。
また、異常位置の後段とは、異常位置の直後だけではなく、２段以上後段であってもよい。表示可能となる表示領域は減るものの補正ソース信号を異常位置の後段に供給しない場合と比較して、表示可能領域を増やすことができる。
【００１９】
上記表示制御装置によれば、検出した異常位置に応じて後段に伝達されるべき補正ソース信号を生成し、異常位置の後段に供給するので、異常位置の後段での表示機能を維持させることができる。
【００２０】
また上記目的は、互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ゲート線に対するゲート信号が順次伝達される表示装置を制御する表示制御装置において、前記ゲート信号の異常を検出するゲート信号異常検出手段と、前記ゲート信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ゲート信号を生成する補正ゲート信号生成手段と、前記補正ゲート信号生成手段により生成された補正ゲート信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ゲート信号供給手段とを備えた表示制御装置によって実現できる。
なお、ゲート線信号は、実施例２では、各ゲート線に駆動回路から出力される駆動信号に相当する。また、ゲート信号は、ゲート線に与える駆動信号を制御するためのゲートデータ信号ＧＳＴ、ゲートクロックＧＣＬに相当する。
また、異常位置の後段とは、異常位置の直後だけではなく、２段以上後段であってもよい。表示可能となる表示領域は減るものの補正ゲート信号を異常位置の後段に供給しない場合と比較して、表示可能領域を増やすことができる。
【００２１】
上記表示装置によれば、検出した異常位置に応じて後段に伝達されるべき補正ゲート信号を生成し、異常位置の後段に供給するので、異常位置の後段での表示機能を維持させることができる。
【００２２】
また上記目的は、液晶ユニットと、該液晶ユニットの照明する複数の光源からなるバックライトユニットとを有する表示装置において、前記液晶ユニットの表示不良領域を検出する表示不良領域検出手段と、前記表示不良領域検出手段により検出された表示不良領域に対応するバックライトユニットの光源を消灯する消灯制御手段とを備えた表示装置によって実現できる。
【００２３】
従って、表示不良領域の光源を消灯することができる。
【００２４】
また上記目的は、画像を表示可能な表示パネルと、複数の光源体と、前記複数の光源体からの光源を前記表示パネルへと導光する導光板と、前記複数の光源体に配線接続し、電流を供給する駆動ドライバとを備え、前記複数の光源体は、同一の配線で接続される複数のグループに分割され、隣接する光源体同士は、同一のグループに属さない表示装置によって実現できる。
【００２５】
従って、隣接する光源体同士が同一配線で接続されていないので、接続不良等が生じても光源がすべて消灯されてしまうことがない。
【００２６】
また上記目的は、画像を表示可能な表示パネルと、複数の光源体と、前記複数の光源体からの光源を前記表示パネルへと導光する導光板と、前記複数の光源体に配線接続し、電流を供給する駆動ドライバとを備え、前記複数の光源体は、同一の配線で接続した複数のグループに分割され、隣接する所定個ずつの光源体が同一のグループに属する表示装置によって実現できる。
【００２７】
従って、接続不良等が生じた場合に、一部の光源だけが消灯され、他の光源は点灯状態を維持することができる。
【発明の効果】
【００２８】
本発明によれば、故障が生じた場合であっても表示機能を維持できる表示装置を提供できる。
【図面の簡単な説明】
【００２９】
【図１】実施例１に係る表示装置の構成図である。
【図２】実施例１に係る表示装置とは異なる構成を有した表示装置の構成図である。
【図３】制御部が実行する縮小表示処理の一例を示したフローチャートである。
【図４】表示パネルに縮小表示する際の説明図である。
【図５】第１変形例に係る表示装置の構成図である。
【図６】第２変形例に係る表示装置の構成図である。
【図７】実施例２に係る表示装置の構成図である。
【図８】制御部のハードウェア構成を示す図である。
【図９】ソースドライバ回路とゲートドライバ回路の構成を示す図である。
【図１０】ソースドライバ回路と制御部との接続配線を示す図である。
【図１１】ゲートドライバ回路と制御部との接続配線を示す図である。
【図１２】ソースドライバＩＣの構成を示す図である。
【図１３】ソースドライバＩＣの故障を検出する回路構成を示す図である。
【図１４】制御部からソースドライバ回路に出力される信号波形を示す図である。
【図１５】液晶表示部の構成を示す図である。
【図１６】ＴＦＴ基板の回路構成を示す図である。
【図１７】ソースドライバＩＣに故障が生じた場合に、制御部からソースドライバ回路に出力される信号と、故障によって液晶表示部の表示領域を制限して情報を表示する様子を示す図である。
【図１８】ゲートドライバＩＣに故障が生じた場合に、制御部からソースドライバ回路に出力される信号と、故障によって液晶表示部の表示領域を制限して情報を表示する様子を示す図である。
【図１９】ソースドライバ回路と制御部との他の接続構成を示す図である。
【図２０】ソースドライバ回路と制御部との他の接続構成を示す図である。
【図２１】ソースドライバ回路と制御部との他の接続構成を示す図である。
【図２２】黒画像を出力する駆動回路の構成を示す図である。
【図２３】バックライトの説明図である。
【図２４】本実施例に係るバックライトとは異なる構成を有したバックライトの説明図である。
【図２５】変形例１に係るバックライトの構成図である。
【図２６】変形例２に係るバックライトの構成図である。
【図２７】変形例３に係るバックライトの構成図である。
【図２８】変形例４に係るバックライトの構成図である。
【図２９】変形例５に係るバックライトの構成図である。
【図３０】液晶表示部への画像の表示方向を説明するための図である。
【図３１】チップオングラス実装した表示装置の構成を示す図である。
【図３２】表示装置の全体構成を示すブロック図である。
【図３３】表示装置の車両内での装着位置を示す図である。
【発明を実施するための形態】
【００３０】
以下、添付図面を参照しながら本発明の好適な実施例を説明する。
【実施例１】
【００３１】
図１は、実施例１に係る表示装置の構成図である。実施例１に係る表示装置１は、制御部１０、表示パネル２０、複数のソースドライバ３１〜３３、監視素子４１〜４３、複数のゲートドライバ５１、５２、監視素子６１、６２、導光板７０、を含む。
【００３２】
制御部１０は、表示装置１の動作全体を制御するものであり、タイミング制御部１２、映像処理部１４を含む。制御部１０は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）などから構成され、タイミング制御部１２、映像処理部１４の機能は、これらハードウェアによって実現されている。なお、制御部１０のハードウェアはＣＰＵ、ＲＯＭ、ＲＡＭに限定されるものではなく、論理回路や記憶装置を用いることもできる。
【００３３】
表示パネル２０は、制御部１０から供給される各種信号に応じて、画像を表示できる。表示パネル２０は、詳細は図示しないが、表示パネル２０は、画素パターンが形成された基板を含む。この基板には、互いに交差される多数のゲート線及びデータ線を含む。複数の画素は、各ゲート線とデータ線との交差地点に形成され、画素の画像表示動作は一種のスイッチング素子である薄膜トランジスタによって制御される。
【００３４】
ソースドライバ３１〜３３は、複数のデータ線で制御部１０にそれぞれ接続している。同様に、ゲートドライバ５１、５２も、それぞれ複数のデータ線で制御部１０にそれぞれ接続している。
【００３５】
ゲートドライバ５１、５２は、表示パネル２０上の各ゲート線を１つの水平走査期間単位で順次に選択する。選択されたゲート線に連結されている各画素の薄膜トランジスタは、該当画素の状態を表示可能な状態に変化させる。
【００３６】
ソースドライバ３１〜３３は、映像処理部１４から供給される画像データに相当するソースデータの入力を受けて、前記選択されたゲート線に連結されている画素に画像情報を表示するために、所定のガンマ電圧を該当するデータ線に印加する。
【００３７】
タイミング制御部１２は、ソーススタート信号ＳＳＴ、ゲートスタート信号ＧＳＴ、ソースクロック信号ＳＣ、ゲートクロック信号ＧＣ、ソースデータ信号ＳＤ、ゲートデータ信号ＧＤ等の、ソースドライバ３１〜３３、ゲートドライバ５１、５２の駆動を制御するための信号を生成する。ソーススタート信号ＳＳＴは、各ソースドライバ３１〜３３に動作の開始タイミングを通知する信号である。また、ソーススタート信号ＳＳＴは、各ソースドライバ３１〜３３の故障を検知するためにも用いられる。同様に、ゲートスタート信号ＧＳＴも各ゲートドライバ５１、５２に動作の開始タイミングを通知する信号である。また、ゲートスタート信号ＧＳＴは、各ゲートドライバ５１、５２の故障を検知するためにも用いられる。クロック信号とは、各ドライバの動作タイミングを規定する信号である。
【００３８】
図１に示すように、タイミング制御部１２からソースドライバ３１〜３３へのソーススタート信号ＳＳＴを供給するためのスタート信号線は、タイミング制御部１２とソースドライバ３１〜３３とを並列に接続している。尚、図１において、各信号線のうち、制御部１０から出力される信号線を破線で、制御部１０に戻る信号線を実線で示している。
【００３９】
監視素子４１〜４３については後述する。
【００４０】
導光板７０は、不図示のＬＥＤ（Light Emitting Diode）からの光を表示パネル２０へ導光する。導光板７０、ＬＥＤなどは、表示パネル２０の所謂バックライトを構成する。
【００４１】
ここで、表示装置１と、表示装置１とは異なる構成の表示装置１ｘとを比較する。図２は、表示装置１とは異なる構成を有した表示装置１ｘの構成図である。尚、表示装置１ｘについて、表示装置１と同一又は類似の構成箇所については、同一又は類似の符号を付している。
【００４２】
図２に示すように、表示装置１ｘにおいて、タイミング制御部１２からソースドライバ３１〜３３へのソーススタート信号ＳＳＴを供給するためのスタート信号線は、タイミング制御部１２とソースドライバ３１〜３３とを直列に接続している。従って、表示装置１ｘにおいては、タイミング制御部１２から出力されたソーススタート信号ＳＳＴは、最初にソースドライバ３１に供給され、順にソースドライバ３２、３３へと伝送されて、再びタイミング制御部１２に伝送されるという経路をたどる。表示装置１ｘにおいて、例えば、ソースドライバ３１が故障した場合には、ソースドライバ３１に供給されたソーススタート信号ＳＳＴは、ソースドライバ３２へ伝送されないことになる。また、ソースドライバ３２にソーススタート信号ＳＳＴが供給されないため、ソースドライバ３３にもソーススタート信号ＳＳＴが供給されないことになる。従って、ソースドライバ３１が故障すると、ソースドライバ３２、３３も駆動しないことになる。ソースドライバ３１〜３３が駆動しない場合、表示パネル２０には画像が正常に表示されない状態となる。
【００４３】
しかしながら、表示装置１においては、図１に示したように、スタート信号線は、タイミング制御部１２とソースドライバ３１〜３３とを並列に接続する。このため、例えば、ソースドライバ３１が故障した場合であっても、ソースドライバ３２、３３にソーススタート信号ＳＳＴを供給することができる。この場合、ソースドライバ３１に接続された複数のデータ線に対応する、表示パネル２０上の領域では、画像を表示することはできない。しかしながら、ソースドライバ３２、３３に接続された複数のデータ線に対応する領域においては、画像は表示可能である。
【００４４】
このように、一部のソースドライバが故障した場合には、表示パネル２０上の一部分では表示できないが、他の部分は表示可能である。従って、一部のソースドライバが故障した場合であっても、表示機能を維持することができる。
【００４５】
例えば、表示装置１を車両に搭載して、車両のスピードを表示するために表示装置１を用いた場合、一部のソースドライバが故障した場合であっても、元の画像の一部分を表示することができる。これにより、運転の安全性を確保できる。
【００４６】
次に、監視素子４１〜４３について説明する。監視素子４１〜４３は、それぞれ、ソースドライバ３１〜３３から出力されるソーススタート信号ＳＳＴ信号の電圧値又は電流値を検出する。監視素子４１〜４３の検出結果は、不図示の信号線を介して制御部１０へと送られる。制御部１０は、監視素子４１〜４３のそれぞれから送信される検出信号に基づいて、ソースドライバ３１〜３３の故障の発生を判定する。制御部１０は、ドライバ故障検出部に相当する。例えば、ソースドライバ３１が故障した場合には、監視素子４１は、ソースドライバ３１から出力されるＳＳＴの電圧値又は電流値を検出することはできない。従って、制御部１０は、所定タイミングとなっても監視素子４１から検出信号を入力することがない。これにより、制御部１０は、ソースドライバ３１が故障していると判定できる。
なお、ゲートドライバ５１、５２の故障を監視する監視素子６１、６２もゲートドライバ５１、５２から出力されるゲートスタート信号ＧＳＴ信号の電圧値又は電流値をそれぞれ検出する。監視素子６１〜６２の検出結果は、不図示の信号線を介して制御部１０へと送られる。
【００４７】
制御部１０は、故障の判定結果に基づいて、表示パネル２０上で画像が表示可能な領域を判定し、その表示可能な領域の大きさに応じて、画像を縮小して表示する。尚、画像の縮小処理は、制御部１０の映像処理部１４によって行われる。
【００４８】
次に、制御部１０が実行する縮小表示処理について説明する。図３は、制御部１０が実行する縮小表示処理の一例を示したフローチャートである。
【００４９】
制御部１０は、ソーススタート信号ＳＳＴを、ソースドライバ３１〜３３へ出力し（ステップＳ１）、制御部１０は、監視素子４１〜４３からの検出信号に基づいて、ソースドライバ３１〜３３の少なくとも一つが故障したか否かを判定する（ステップＳ２）。故障していない場合には、制御部１０は通常処理を実行する。故障を検出した場合には、制御部１０は、ソースドライバ３１〜３３のうち、故障が発生したソースドライバを判定して（ステップＳ３）、表示パネル２０上の表示可能な領域を判定する（ステップＳ４）。尚、表示可能な領域は、ソースドライバ３１〜３３のうち、故障が検出されていないソースドライバに接続された複数のデータ線に対応する領域である。次に制御部１０は、本来表示パネル２０全体に表示すべき画像を、表示可能な領域の大きさに合わせて縮小して、表示可能な領域に表示する（ステップＳ５）。
【００５０】
次に、縮小表示の具体例について説明する。図４は、表示パネル２０に縮小表示する際の説明図である。例えば、ソースドライバ３１が故障した場合には、図４に示すように、表示可能領域Ａは、ソースドライバ３２、３３に接続された複数のデータ線に対応する領域である。また、表示不能領域Ｂは、ソースドライバ３１に接続された複数のデータ線に対応する領域である。制御部１０は、本来表示パネル２０全体に表示される画像を圧縮して、表示画像Ｄとして表示可能領域Ａ内に表示する。これにより、画像の大きさは縮小されるものの、利用者は表示内容を視認することができる。
【００５１】
尚、ソースドライバ３２のみが故障した場合には、表示パネル２０上の中央部が表示不能領域となり、表示不能領域が２つに分断される。この場合には、制御部１０は、２つの表示可能領域の何れか一方に、元画像が縮小して表示する。または、２つの表示可能領域の大きさに対応するように、元画像を縮小し、縮小した画像を２つに分割して、分断された表示可能領域のそれぞれに、分割された縮小画像をそれぞれ表示するようにしてもよい。
【００５２】
ソースドライバ３３のみが故障した場合には、表示可能領域は、ソースドライバ３１、３２に接続されたデータ線に対応する領域となり、表示可能領域の大きさに対応した縮小画像が表示される。
【００５３】
尚、制御部１０は、ソースドライバ３１〜３３の何れかの故障を検出した場合に、その旨を利用者に警告するための警告画像を表示パネル２０に表示させてもよい。また、スピーカ等の報知部を備えている場合には、制御部１０は故障を検出した旨の音声を報知部から出力し、利用者に通知してもよい。
【００５４】
また、ゲートドライバ５１、５２とタイミング制御部１２とを、並列接続してもよい。この場合も、ゲートドライバ５１、５２の何れか一方が故障しても、他方を駆動させることができる。
【００５５】
次に、第１変形例に係る表示装置１ａについて説明する、図５は、表示装置１ａの構成図である。尚、上述した表示装置１と同一部分についていは同一の符号を付することにより重複説明を省略する。尚、図５においては、一部の構成を省略して示してある。
【００５６】
図５に示すように、表示装置１ａにおいては、スタート信号線は、タイミング制御部１２ａとソースドライバ３１〜３３とを直列に接続している。このスタート信号線は、一方向にのみソーススタート信号ＳＳＴを伝送できる。表示装置１ａの説明において、このスタート信号線を直列スタート信号線と称する。
【００５７】
また、ソースドライバ３１とソースドライバ３２との間の直列スタート信号線には、双方向スタート信号線Ｂ１が接続されている。ソースドライバ３２とソースドライバ３３との間の直列スタート信号線には、双方向スタート信号線Ｂ２が接続されている。双方向スタート信号線Ｂ１、Ｂ２は、タイミング制御部１２ａによる制御により双方向にソーススタート信号ＳＳＴを伝送することができる。
【００５８】
ソースドライバ３１〜３３のいずれにも故障が発生していない場合には、タイミング制御部１２ａは、直列スタート信号線を介して、ソースドライバ３１〜３３へと順にソーススタート信号ＳＳＴが伝送される。なお、ソースドライバ３１〜３３のいずれにも故障が発生していない場合、双方向スタート信号線Ｂ１、Ｂ２によってソーススタート信号ＳＳＴは、タイミング制御部１２ａにも伝送される。タイミング制御部１２ａは、双方向スタート信号線Ｂ１、Ｂ２から所定タイミングとなってもソーススタート信号ＳＳＴを入力できない場合に、ソースドライバ３１〜３３の故障と判定する。
【００５９】
タイミング制御部１２ａは、ソースドライバ３１〜３３のいずれかの故障を検出した場合には、上記の場合と伝送経路を切り替える。例えば、ソースドライバ３１の故障が検出された場合には、タイミング制御部１２ａは、双方向スタート信号線Ｂ１を利用して、ソーススタート信号ＳＳＴをソースドライバ３２へと伝送する。ソースドライバ３２に伝送されたソーススタート信号ＳＳＴは、ソースドライバ３３へと伝送される。ソースドライバ３３へ伝送されたソーススタート信号ＳＳＴは、直列スタート信号線を介して再びタイミング制御部１２ａへ戻る。なお、タイミング制御部１２ａは、ソースドライバ３１〜３３のいずれかに故障を検出すると、故障を検出したソースドライバ３１〜３３の動作を停止させる。すなわち、故障を検出したソースドライバ３１〜３３の電源をオフし、故障したソースドライバ３１〜３３からのソーススタート信号ＳＳＴの出力状態をハイインピーダンスとする。なお、ハイインピーダンスにすることを目的とするものであれば、電源オフ以外の手法を用いてもよい。
【００６０】
ソースドライバ３２の故障が検出された場合には、タイミング制御部１２ａは、直列スタート信号線を介して、タイミング制御部１２ａからソースドライバ３１へソーススタート信号ＳＳＴを伝送する。ソースドライバ３１に伝送されたソーススタート信号ＳＳＴは、ソースドライバ３１から双方向スタート信号線Ｂ１を介してタイミング制御部１２ａへ戻される。また、タイミング制御部１２ａは、双方向スタート信号線Ｂ２を介して、タイミング制御部１２ａからソースドライバ３３へソーススタート信号ＳＳＴを伝送する。ソースドライバ３３に伝送されたソーススタート信号ＳＳＴは、直列スタート信号線を介してタイミング制御部１２ａへ戻される。
【００６１】
ソースドライバ３３の故障が検出された場合には、タイミング制御部１２ａは、直列スタート信号線を介して、タイミング制御部１２ａからソーススタート信号ＳＳＴがソースドライバ３１へと伝送され、ソースドライバ３１に伝送されたソーススタート信号ＳＳＴは、直列スタート信号を介してソースドライバ３２へ伝送され、ソースドライバ３２に伝送されたソーススタート信号ＳＳＴは、双方向スタート信号線Ｂ２を介してタイミング制御部１２ａへと戻される。
【００６２】
以上のように、タイミング制御部１２ａは、故障の発生箇所に応じてソーススタート信号ＳＳＴの経路を切り替える。これにより、一部のソースドライバが故障した場合であっても、他のソースドライバにソーススタート信号ＳＳＴを供給できる。
【００６３】
尚、ゲートドライバ５１、５２の間のスタート信号線にも、双方向スタート信号線を接続してもよい。
【００６４】
次に、第２変形例に係る表示装置１ｂについて説明する。図６は、第２変形例に係る表示装置１ｂの構成図である。
【００６５】
図６に示すように、ソースドライバ３１〜３３のそれぞれには、タイミング制御部１２ａ〜１２ｃが接続している。また、各タイミング制御部１２ａ〜１２ｃがソーススタート信号ＳＳＴを出力するタイミングを制御する制御部１２ｄを設けている。これにより、ソースドライバ３１〜３３へのソーススタート信号ＳＳＴは、それぞれ独立したタイミング制御部１２ａ〜１２ｃにより供給される。これにより、ソースドライバ３１〜３３のうち一部が故障した場合であっても、他のソースドライバを駆動することができる。また、タイミング制御部１２ａ〜１２ｃのいずれかが故障した場合であっても、故障していないタイミング制御部は正常に作動するため、タイミング制御部の故障によるソースドライバへの影響を最小限に抑制できる。
【実施例２】
【００６６】
実施例２の表示装置について図７を参照しながら説明する。実施例２の表示装置１０００は、表示を制御する制御部１００と、情報を表示する液晶表示部２００と、制御部１００の制御に従ってソース線を選択的に駆動するソースドライバ回路３００と、同じく制御部１００の制御に従ってゲート線を選択的に駆動するゲートドライバ回路４００とを備えている。以下、各構成について詳細に説明する。
【００６７】
制御部１００は、表示装置１０００の動作を制御するものであり、ハードウェアとして図８に示すＣＰＵ（Central Processing Unit）１０１、ＲＯＭ（Read Only Memory）１０２、ＲＡＭ（Random Access Memory）１０３、入出力部１０４等を備えている。ＲＯＭ１０２には、制御プログラムが記録されており、この制御プログラムとＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３等のハードウェア資源との協働によって、図７に示す制御部１００の機能ブロックが構成される。制御部１００は、機能ブロックとして、図７に示す映像処理部１１０と、タイミング制御部１２０と、故障検知部１３０とを備えている。
なお、ＲＡＭ１０２には、ＣＰＵ１０１による演算途中のデータ、又は演算後のデータ等が保存される。また、入出力部１０４は、ＤＴＶ（デジタルテレビ）、カメラ、ナビゲーション装置等から出力される映像データ、画像データや、外部映像入力端子から入力した映像データ、画像データを入力してＣＰＵ１０１に出力する。また、入出力部１０４は、ＣＰＵ１０１で生成された制御信号を入出力部１０４を介してソースドライバ回路３００やゲートドライバ回路４００に出力する。
なお、制御部１００のハードウェアはＣＰＵ、ＲＯＭ、ＲＡＭに限定されるものではなく、論理回路や記憶装置を用いることもできる。
【００６８】
映像処理部１１０は、液晶表示部２００に表示させる画像データの画像サイズの調整や、画質（コントラスト、輝度、色調、ガンマ値）等の画像処理を行う。
タイミング制御部１２０は、映像処理部１１０で画質調整やサイズ調整を行った画像データを液晶表示部２００に表示する表示タイミングや表示位置を制御する。タイミング制御部１２０は、ソースドライバ回路３００やゲートドライバ回路４００を制御することで、表示タイミングや表示位置を制御する。
【００６９】
故障検知部１３０は、ソースドライバ回路３００やゲートドライバ回路４００の動作を監視し、これらの回路内に故障個所を検出すると、映像処理部１１０やタイミング制御部１２０に検出した故障個所を通知する。故障検知部１３０から異常通知を受けた映像処理部１１０やタイミング制御部１２０は、ソースドライバ回路３００やゲートドライバ回路４００に出力する信号を制御して、液晶表示部２００における故障検出回路が検出した故障領域以外の領域の情報を表示させる。
【００７０】
次に、図９を参照しながらソースドライバ回路３００と、ゲートドライバ回路４００とについて説明する。ソースドライバ回路３００内には、複数のソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃ、・・・、３０５ｎ（ｎは任意の自然数）が設けられている。同様に、ゲートドライバ回路４００内にも、複数のゲートドライバＩＣ４０５ａ、４０５ｂ、・・・、４００ｍ（ｍは任意の自然数）が設けられている。なお、図９には、３つのソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃを備えるソースドライバ回路３００を示す。また、２つのゲートドライバＩＣ４０５ａ、４０５ｂを備えるゲートドライバ回路４００を示す。また、ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃはほぼ同一の構成を備えているため、ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃを区別する必要がない場合には、ソースドライバＩＣ３０５と表記する。同様に、ゲートドライバＩＣ４０５ａ、４０５ｂもほぼ同一の構成を備えているため、ゲートドライバＩＣ４０５ａ、４０５ｂを区別する必要がない場合には、ゲートドライバＩＣ４０５と表記する。
【００７１】
次に、図１０を参照しながら制御部１００と、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃとを接続する信号の配線について説明する。
各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃと、映像処理部１１０とは、データ線３１１で接続されている。一方の端部で映像処理部１１０に接続したデータ線３１１は、途中で３分岐し他方の端部を各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃにそれぞれ接続している。なお、映像処理部１１０と各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃとを３本のデータ線でパラレルに接続してもよい。映像処理部１１０から各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃには、映像処理部１１０で映像処理された画像信号に応じた信号（以下、ソースデータ信号（ＳＤ信号と略記する場合もある）と呼ぶ）が出力される。
【００７２】
また、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃと、タイミング制御部１２０とは、それぞれ３本の制御線３１２、３１３、３１４で接続されている。一方の端部でタイミング制御部１２０に接続した制御線３１２、３１３は、途中で３分岐し他方の端部を各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃにそれぞれ接続している。また、制御線３１４は、タイミング制御部１２０と各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃとを３本の線３１４ａ、３１４ｂ、３１４ｃでパラレルに接続している。
タイミング制御部１２０から各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃには、制御線３１２を介して制御信号が送信される。制御信号は、ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃから各ソース線にＴＦＴ（（Thin Film Transistor）素子の駆動信号を出力するタイミングを制御する信号である。
また、タイミング制御部１２０から各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃには、制御線３１３を介してドットクロック信号（ＤＣＬ信号と略記する場合もある）が送信される。ドットクロック信号は、ソースドライバＩＣ３０５の動作タイミングを規定する信号である。
また、タイミング制御部１２０から各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃに制御線３１４ａ、３１４ｂ、３１４ｃを介してソーススタート信号（ＳＳＴ信号と略記する場合もある）が送信される。ソーススタート信号ＳＳＴは、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃに動作の開始タイミングを通知する信号である。また、ソーススタート信号は、各ソースドライバＩＣＩＣ３０５ａ、３０５ｂ、３０５ｃの故障を検知するための信号でもある。
【００７３】
また、故障検知部１３０とソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃとは、データ線３１５ａ、３１５ｂ、３１５ｃでそれぞれ接続されている。各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃは、ソーススタート信号を入力することで動作を開始し、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃ内での動作を完了すると、動作の正常完了を通知するソーススタートリターン信号（以下、ＳＳＴＲ信号と略記する場合もある）を故障検知部１３０に出力する。
故障検知部１３０は、タイミング制御部１２０からソーススタート信号を出力したソースドライバＩＣ３０５と、ソーススタート信号の出力タイミングとの通知を受けている。故障検知部１３０は、ソーススタート信号を出力してから所定時間を経過してもタイミング制御部１２０がソーススタート信号を送信したソースドライバＩＣ３０５からソーススタートリターン信号の送信がない場合、又はソーススタートリターン信号をタイミング制御部１２０で受信するタイミングに異常が生じている場合、このソースドライバＩＣ３０５には故障が生じていると判定する。なお、誤検知を防止するため、異常状態を数回連続して検出した場合に異常と判定する等、誤検知防止のために判断に冗長性を持たせることが望ましい（以降に記載の判断処理においても同様である）。
故障検知部１３０は、ソースドライバＩＣ３０５の故障を検出すると、故障を検出したソースドライバＩＣ３０５をタイミング制御部１２０と映像処理部１１０に通知する。通知を受けたタイミング制御部１２０は、故障の発生したソースドライバＩＣ３０５にはソーススタート信号を出力しないようにする。例えば、ソースドライバＩＣ３０５ａに故障を検出した場合、ソースドライバＩＣ３０５ｂとソースドライバＩＣ３０５ｃにソーススタート信号を出力する。
【００７４】
次に、図１１を参照しながら制御部１００と、各ゲートドライバＩＣ４０５ａ、４０５ｂとを接続する信号配線について説明する。
各ゲートドライバＩＣ４０５ａ、４０５ｂと、タイミング制御部１２０とは、それぞれ３本の制御線４１１、４１２、４１３で接続している。一方の端部でタイミング制御部１２０に接続した制御線４１１、４１２は、途中で２分岐し他方の端部で各ゲートドライバＩＣ４０５ａ、４０５ｂにそれぞれ接続している。また、制御線４１３は、制御線４１３ａと制御線４１３ｂとを有し、タイミング制御部１２０と各ゲートドライバＩＣ４０５ａ、４０５ｂとをパラレルで接続している。
タイミング制御部１２０から各ゲートドライバＩＣ４０５ａ、４０５ｂには、制御線４１１を介してゲートクロック信号（以下、ＧＣＬ信号とも略記する）が送信される。ゲートクロック信号は、各ゲートドライバＩＣ４０５ａ、４０５ｂの動作タイミングを規定する信号である。
また、タイミング制御部１２０から各ゲートドライバＩＣ４０５ａ、４０５ｂには、制御線４１２を介して制御信号が送信される。制御信号は、ゲートドライバＩＣ４０５ａ、４０５ｂから各ゲート線にＴＦＴ素子を駆動する駆動信号を出力するタイミングを制御する信号である。
また、タイミング制御部１２０から各ゲートドライバＩＣ４０５ａ、４０５ｂに制御線４１３ａ、４１３ｂを介してゲートスタート信号（ＧＳＴ信号と略記する場合もある）が送信される。ゲートスタート信号は、各ゲートドライバＩＣ４０５ａ、４０５ｂに動作の開始を通知する信号である。また、ゲートスタート信号は、各ゲートドライバＩＣ４０５ａ、４０５ｂの故障を検知するための信号でもある。
【００７５】
また、故障検知部１３０とゲートドライバＩＣ４０５ａ、４０５ｂとは、制御線４１４ａ、４１４ｂでそれぞれ接続している。ゲートドライバＩＣ４０５ａ、４０５ｂは、ゲートスタート信号を入力して動作を開始し、各ゲートドライバＩＣ４０５ａ、４０５ｂでの動作を完了すると、動作の正常完了を通知するゲートスタートリターン信号（以下、ＧＳＴＲ信号と略記することもある）を故障検知部１３０に出力する。
ソースドライバＩＣ３０５の場合と同様に、故障検知部１３０は、タイミング制御部１２０からゲートスタート信号を出力したゲートドライバＩＣ４０５と、ゲートスタート信号の出力タイミングとの通知を受けている。故障検知部１３０は、ゲートスタート信号を出力してから所定時間を経過してもタイミング制御部１２０がゲートスタート信号を送信したゲートドライバＩＣ４０５からゲートススタートリターン信号の送信がない場合に、このゲートドライバＩＣ４０５には故障が生じていると判定する。
故障検知部１３０は、ゲートドライバＩＣ４０５の故障を検出すると、故障を検出したゲートドライバＩＣ４０５をタイミング制御部１２０と映像処理部１１０に通知する。通知を受けたタイミング制御部１２０は、故障の発生したゲートドライバＩＣ４０５にはゲートスタート信号を出力しないようにする。尚、故障の発生していない残りのゲートドライバＩＣ４０５にはゲートスタート信号を正常時のタイミングで出力する。
【００７６】
次に、図１２を参照しながらソースドライバＩＣ３０５の構成について説明する。
ソースドライバＩＣ３０５は、デジタル回路３２１ａ〜３２１ｋ（ｋは任意の自然数）、ＡＮＤ（論理積）回路３２２ａ〜３２２ｋ、ホールド回路３２３ａ〜３２３ｋ、バッファ回路３２４ａ〜３２４ｋを備えている。
これらの各回路は、液晶表示部２００の各ソース線に対応して設けられている。１本のソース線に対応して、デジタル回路３２１ａ〜３２１ｋと、ＡＮＤ（論理積）回路３２２ａ〜３２２ｋと、ホールド回路３２３ａ〜３２３ｋと、バッファ回路３２４ａ〜３２４ｋとがそれぞれ１つ設けられている。なお、以下では、１本のソース線に対応して設けられたデジタル回路３２１ａ〜３２１ｋと、ＡＮＤ（論理積）回路３２２ａ〜３２２ｋと、ホールド回路３２３ａ〜３２３ｋと、バッファ回路３２４ａ〜３２４ｋとの１組を総称して駆動回路３２０と呼ぶ。また、図１２では、同一のソース線に対応して設けられた回路を小文字のアルファベットで表記している。例えば、駆動回路３２０ａでは、デジタル回路３２１ａと、ＡＮＤ回路３２２ａと、ホールド回路３２３ａと、バッファ回路３２４ａとが１セットで同一のソース線に対応して設けられている。また、以下の説明では、デジタル回路３２１ａ〜３２１ｋはほぼ同一の構成を備えているため、デジタル回路３２１ａ〜３２１ｋを区別する必要がない場合には、簡単にデジタル回路３２１と表記する。ＡＮＤ回路３２２ａ〜３２２ｋ、ホールド回路３２３ａ〜３２３ｋ、バッファ回路３２４ａ〜３２４ｋについても同様である。
【００７７】
デジタル回路３２１は、ドットクロック信号と、ソーススタート信号とを入力する。また、各デジタル回路３２１には、デジタル回路３２１の動作用の第１電源が供給されている。
デジタル回路３２１は、フリップフロップとして動作する。すなわち、デジタル回路３２１は、ドットクロック信号の立ち上がりタイミングに同期して、このときのソーススタート信号の信号レベル（ハイレベル又はローレベル）を保持する。デジタル回路３２１からＡＮＤ回路３２２と、後段のデジタル回路３２１には、デジタル回路３２１の保持する信号レベルに応じた信号が出力される。後段のデジタル回路３２１は、次のドットクロック信号の立ち上がりタイミングに同期して、前段のデジタル回路３２１の出力信号の信号レベル（ハイレベル又はローレベル）を取り込んで保持する。この動作を繰り返し、最終段のデジタル回路３２１から故障検知部１３０に信号がソーススタートリターン信号（ＳＳＴＲ）として出力される。
【００７８】
ＡＮＤ回路３２２は、ソースデータ信号と、デジタル回路３２１の出力信号とを入力する。また、ＡＮＤ回路３２２の出力側は、ホールド回路３２３に接続されている。ＡＮＤ回路３２２は、デジタル回路３２１の出力信号がハイレベルの場合に、ソースデータ信号をホールド回路３２３に出力する。なお、ＡＮＤ回路３２２はハイレベル又はローレベルの信号を出力するゲートして働くだけでなく、ＡＮＤ回路３２２の入力信号（ソースデータ信号の電圧）に応じた信号がホールド回路３２３に出力される。
【００７９】
ホールド回路３２３は、ＡＮＤ回路３２２の出力信号と、制御部１００から出力される制御信号とを入力する。ホールド回路３２３は、ＡＮＤ回路３２２の出力信号、つまりソースデータ信号を保持する。ソーススタート信号が最終段のデジタル回路３２１ｋまで伝達され、上述の動作が各駆動回路３２０で行われ、水平１ライン分のデータがホールド回路３２３に蓄えられると、タイミング制御部１２０から制御信号が出力され、各ホールド回路３２３ａ〜３２３ｋは、それぞれ各バッファ回路３２４ａ〜３２４ｋに保持したソースデータ信号を出力する。
なお、図１２には、ＡＮＤ回路３２２を設けた構成を図示するが、ＡＮＤ回路３２２のない構成であってもよい。この構成の場合、ホールド回路３２３の入力信号は、デジタル回路３２１の出力信号と、ソースデータ信号となる。この他に、ホールド回路３２３には制御信号も入力される。ホールド回路３２３は、デジタル回路３２１の信号出力タイミングに合わせてソースデータ信号を保持するように動作する。
【００８０】
バッファ回路３２４には、ホールド回路３２３の出力電圧の他に、基準電圧が供給される。また、バッファ回路３２４には、第２電源が供給されている。バッファ回路３２４は、Ｄ／Ａコンバータを備え、ホールド回路３２３に保持されたソースデータ信号（デジタル）に応じた駆動信号（アナログの電圧信号）をソース線に出力する。
【００８１】
なお、図１２に示すように、制御線３１３で制御部１００から送信されたドットクロック信号は、ソースドライバＩＣ３０５内の配線で分岐して、各デジタル回路３２１ａ〜３２１ｋにそれぞれ供給されている。また、制御線３１４で制御部１００から送信されたソーススタート信号は、ソースドライバＩＣ３０５内のデジタル回路３２１ａにだけ供給されている。各デジタル回路３２１が正常に動作する場合には、デジタル回路３２１の出力がドットクロック信号に同期して順次後段のデジタル回路に送られて、最終段のデジタル回路３２１ｋから出力されたソーススタートリターン信号がソースドライバＩＣ３０５に接続したデータ線３１５を介して制御部１００に送信される。
また、ソースドライバＩＣ３０５内でソースデータ信号をＡＮＤ回路３２２に送信する配線は、本線３３１と本線３３１から分岐した複数の支線３３２ａ〜３３２ｋとを有し、分岐した支線３３２ａ〜３３２ｋを各ＡＮＤ回路３２２に接続している。
同様に、ソースドライバＩＣ３０５内で制御信号をホールド回路３２３に送信する配線も、本線３３３と本線３３３から分岐した複数の支線３３４ａ〜３３４ｋとを有し、分岐した支線３３４ａ〜３３４ｋを各ホールド回路３２３に接続している。
【００８２】
なお、図１０には示していないが、図１２に示すようにソースデータ信号と、制御信号の送信に使用した配線(本線３３１、３３３)をソースドライバＩＣ３０５の出力ポートまで引き出し、ソースデータ信号と、制御信号とを故障検知部１３０に送信するようにしてもよい。この構成について図１３を参照しながら説明する。図１３には、ソースデータ信号の異常を検出するためのソースドライバＩＣ３０５内の信号配線と、ソースドライバＩＣ３０５と制御部１００との接続構成を示す。なお、図１３では、図１０に示す他のデータ線は省略している。
図１３には、ソースドライバＩＣ３０５として６つのソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃ、３０５ｄ、３０５ｅ、３０５ｆを示す。
ソースドライバＩＣ３０５ａ、３０５ｂは、共通のデータ線３１１ａでソースデータ信号の供給を受けている。また、ソースドライバＩＣ３０５ｃ、３０５ｄも、共通のデータ線３１１ｂでソースデータ信号の供給を受けている。同様に、ソースドライバＩＣ３０５ｅ、３０５ｆも、共通のデータ線３１１ｃでソースデータ信号の供給を受けている。なお、データ線３１１ａ〜３１１ｃで各ソースドライバＩＣ３０５ａ〜３０５ｆに供給されるソースデータ信号自体は同一の信号である。
例えば、ソースドライバＩＣ３０５ａでは、データ線３１１ａを介して送られるソースデータ信号を入力ポート３５１で入力すると、この信号をソースドライバＩＣ３０５ａ内の回路素子（ここでは、図１２に示すＡＮＤ回路３２２）に出力すると共に、別途設けた入力側の出力ポート３５２に出力するように配線がなされている。出力ポート３５２に出力されたソースデータ信号は、制御部１００に返送される。制御部１００でソースデータ信号を取得してデータにエラーがあるか否かを判定することで、ソースデータ信号がソースドライバＩＣ３０５に正常に送られているか否かを判定することができる。なお、ソースドライバＩＣ３０５ａと、ソースドライバＩＣ３０５ｂとは共通のデータ線３１１ａでソースデータ信号の供給を受けている。このため、制御部１００は、ソースドライバＩＣ３０５ａの出力ポート３５２から出力された信号に異常を検出した場合、データ線３１１ａに異常ありと判定し、ソースドライバＩＣ３０５ａとソースドライバＩＣ３０５ｂの動作を停止させる。同様に、ソースドライバＩＣ３０５ｃ又は３０５ｄの入力側で信号異常を検出した場合には、制御部１００は、共通のデータ線に接続したソースドライバＩＣ３０５ｃとソースドライバＩＣ３０５ｄの動作を停止させる。ソースドライバＩＣ３０５ｅとソースドライバＩＣ３０５ｆについても同様である。
また、制御信号や、制御信号を伝送する経路に異常があるか否かも図１３と同様な配線構造をとることで判定することができる。
【００８３】
また、ソースドライバＩＣ３０５ａの出力側には、回路素子内を通過したソースデータ信号を制御部１００に返送する出力ポート３５３が設けられている。回路素子内を通過したソースデータ信号を制御部１００に送信することで、ソースデータ信号が各回路素子に供給されているか否かを判定することができる。
なお、図１３に示す例では、２組のソースドライバＩＣ３０５を共通のデータ線３１１で接続しているが、各ソースドライバＩＣ３０５をデータ線３１１でそれぞれ接続する構成であってもよい。
【００８４】
次に、ソースドライバＩＣ３０５の動作タイミングについて図１４を参照しながら説明する。図１４には、制御部１００から各ソースドライバ回路３０５ａ〜３０５ｃに出力される水平１ライン分の信号波形を示す。
制御部１００から各ソースドライバＩＣ３０５ａ、ソースドライバＩＣ３０５ｂ、ソースドライバＩＣ３０５ｃには、ドットクロック信号（ＤＣＬ信号）が制御線３１２を介して供給されている。本実施例では、図９に示す画面の左側から画像を表示させる場合を例に説明する。このため、制御部１００は、まず、ソースドライバＩＣ３０５ａにソーススタート信号（図１４に示すＳＳＴ信号ａ）を供給する。
【００８５】
ソーススタート信号（ＳＳＴ信号ａ）の供給を受けたソースドライバＩＣ３０５ａは、まず、ソースドライバＩＣ３０５ａ内のデジタル回路３２１ａがソーススタート信号（ＳＳＴ信号ａ）とドットクロック信号との立ち上がりタイミングに同期してハイレベルの出力信号をＡＮＤ回路３２２ａと後段のデジタル回路３２１ｂに出力する。また、デジタル回路３２１ａの出力信号がハイレベルとなると、ＡＮＤ回路３２２ａからホールド回路３２３ａにソースデータ信号が出力され、ソースデータ信号の信号レベルがホールド回路３２３ａに保持される。 なお、ソーススタート信号（ＳＳＴ）がローレベルのときには、デジタル回路３２１ａの出力信号もローレベルとなる。従って、ソースデータ信号のホールド回路３２３への取り込みはない。
また、デジタル回路３２１ｂは、次のドットクロック信号の立ち上がりタイミングに同期して出力信号をハイレベルに変化させる。これによって、駆動回路３２０ｂのホールド回路３２３ｂにソースデータ信号の信号レベルが保持される。以下、同様にして駆動回路３２０は、ドットクロック信号の立ち上がりタイミングに順次同期して、ソースデータ信号の信号レベルを順次ホールド回路３２３に保持していく。
【００８６】
ソースドライバＩＣ３０５ａへのソースデータの書き込みが終了すると、制御部１００は、ソーススタート信号（図１４に示すＳＳＴ信号ｂ）をソースドライバＩＣ３０５ｂに出力する。
ソーススタート信号（ＳＳＴ信号ｂ）を入力したソースドライバＩＣ３０５ｂは、ソースドライバＩＣ３０５ａと同様に、ドットクロック信号の立ち上がりタイミングに順次同期して、ソースデータ信号をホールド回路３３ａ〜３３ｋに順次保持していく。
【００８７】
水平方向の１ライン分のデータが各ソースドライバＩＣ３０５ａ〜３０５ｃのホールド回路３２３ａ〜３２３ｋに保持されると、制御部１００は、制御信号の信号レベルをハイレベルに切り替える。制御信号がハイレベルとなることで各ホールド回路３２３ａ〜３２３ｋは、保持した信号レベルをバッファ回路３２４ａ〜３２４ｋに出力する。ホールド回路３２４ａ〜３２４ｋは、ホールド回路３２３ａ〜３２３ｋの出力信号レベルと、基準電圧との差分に応じた駆動信号を各ソース線に出力する。
【００８８】
その後、制御部１００は、ゲート線を駆動するゲートドライバＩＣ４０５にゲートスタート信号を出力する。ゲートスタート信号を入力したゲートドライバＩＣ４０５は、入力するゲートクロック信号の信号レベルがハイレベルとなるタイミングに合わせて、ゲート線に駆動信号を出力する。
【００８９】
次に、図１５、１６を参照しながら液晶表示部２００について説明する。
液晶表示部２００は、図１５に示すように液晶ユニット５００と、この液晶ユニット５００を照明するためのバックライトユニット６００とを備えている。液晶ユニット５００はバックライトユニット６００の表面側、即ち光が出射される出射面と対向して配設される。
液晶ユニット５００は、例えば、図１５に示すように、バックライトユニット６００側から順に、偏光板５１１、ＴＦＴ基板５１２、液晶層５１３、ＲＧＢの３原色の画素を持つカラーフィルタ基板５１４、ガラス基板５１５、偏光板５１６等を備えている。
また、バックライトユニット６００は、例えば、ＬＥＤの如き光源６１１と、光を導くための導光板６１３と、光源６１１からの照射光を導光板６１３に向けて反射する反射板６１２と、導光板６１３からの出射光を拡散するための光学フィルム６１４等を備えている。
【００９０】
また、ＴＦＴ基板５１２は、図１６に示すように、ソースドライバ回路３００、ゲートドライバ回路４００、垂直方向に配列されたゲート線ＳＣＬ、水平方向に配列されたソース線ＤＴＬ、ゲート線ＳＣＬとソース線ＤＴＬとの交差する領域毎に形成されたＴＦＴ素子ＥＬ、ＴＦＴ素子ＥＬに対応して形成された画素電極ＥＰ等を備え、ゲート線ＳＣＬ及びソース線ＤＴＬで囲まれた各領域がサブピクセルＳＢＰを構成している。
【００９１】
本実施例は、ソーススタート信号を入力したソースドライバＩＣ３０５が、正常に動作を完了して、ソーススタートリターン信号を出力するか否かを故障検知部１３０で監視する。
故障検知部１３０は、ソーススタートリターン信号を検出できなかった場合に、ソーススタートリターン信号を出力する予定であったソースドライバＩＣ３０５に故障が発生していると判定する。
【００９２】
ソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃにソーススタート信号を入力して、ソースドライバＩＣ３０５ａ〜３０５ｃからソーススタートリターン信号が出力されるか否かを監視することで、デジタル回路３２１ａ〜３２１ｋが正常に動作しているか否かを判定することができる。すなわち、ソーススタート信号をソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃに供給する制御線３１４ａに断線が生じていないか、デジタル回路３２１同士を接続する配線に断線がないか、、各デジタル回路３２１ａ〜３２１ｋに第１電源が正常に供給され、各デジタル回路３２１ａ〜３２１ｋが正常に動作しているか否かを判定することができる。
なお、ゲートドライバＩＣ４０５ａ、ＩＣ４０５ｂについても同様に処理することができる。
【００９３】
故障を検出した故障検知部１３０は、タイミング制御部１２０と映像処理部１１０に故障の発生したソースドライバＩＣ３０５又はソースドライバＩＣ４０５を通知する。故障の通知を受けたタイミング制御部１２０は、故障を検出したソースドライバＩＣ３０５へのソーススタート信号の出力を停止する。同様に、タイミング制御部１２０は、故障を検出したゲートドライバＩＣ４０５へのゲートスタート信号の出力を停止する。また、映像処理部１１０は、故障を検出したソースドライバＩＣ３０５やゲートドライバＩＣ４０５には黒画像を表示させるように処理を行う。すなわち、映像処理部１１０は、液晶表示部２００に表示予定の元画像を縮小し、故障したソースドライバＩＣ３０５やゲートドライバＩＣ４０５の表示領域に表示させる黒画像と合成する。故障したソースドライバＩＣ３０５やゲートドライバＩＣ４０５に黒画像を出力させる装置構成については、図２２を参照しながら後述する。
【００９４】
故障検出部１３０で故障を検出した後の制御部１００の動作を図１７を参照しながら説明する。図１７には、ソースドライバＩＣ３０５ａに故障が生じた場合に、制御部１００から出力される信号と、液晶表示部２００のソース線の駆動の様子とを示す。図１０に示すソースドライバＩＣ３０５ａで故障が検出されたとする。ソースドライバＩＣ３０５ａの故障が検出されると、制御部１００はソースドライバＩＣ３０５ａを動作させるタイミングとなってもソースドライバＩＣ３０５ａにソーススタート信号（ＳＳＴ信号ａ）を出力しない（図１７中にＳＳＴ信号ａを点線で示す）。ソースドライバＩＣ３０５ａはソーススタート信号ＳＳＴ信号ａが入力されないため、動作を開始しない。このため、図１７に示すようにソースドライバＩＣ３０５ａが表示を担当する領域のソース線には、駆動信号が出力されない。なお、図１７には、各ソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃと、これらの各ソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃに設けられた駆動回路３２０ａ〜３２０ｋとを示す。
また、制御部１００は、ドットクロック信号のカウントによりソースドライバＩＣ３０５ｂの動作開始タイミングになったと判定すると、制御線３１４ｂを介してソースドライバＩＣ３０５ｂにソーススタート信号（図１７に示すＳＳＴ信号ｂ）を出力する。ソーススタート信号ＳＳＴ信号ｂを入力したソースドライバＩＣ３０５ｂ内の駆動回路３２０ａ〜３２０ｋは、ドットクロック信号に同期して順次ソースデータ信号をホールド回路３２３ａ〜３２３ｋに保持する。同様にして、制御部１００は、ソースドライバＩＣ３０５ｃにソーススタート信号（ＳＳＴ信号ｃ）を出力する。ソーススタート信号ＳＳＴ信号ｃを入力したソースドライバＩＣ３０５ｃ内の駆動回路３２０ａ〜３２０ｋは、ドットクロック信号に同期して順次ソースデータ信号をホールド回路３２３ａ〜３２３ｋに保持する。
そして、制御部１００から出力される制御信号がハイレベルになると、ソースドライバＩＣ３０５ｂ及びソースドライバＩＣ３０５ｃ内のホールド回路３２３ａ〜３２３ｋに保持された信号レベルがバッファ回路３２４ａ〜３２４ｋに出力され、バッファ回路３２４ａ〜３２４ｋによって各ソース線に駆動信号が出力される。
【００９５】
図１８には、ゲートドライバＩＣ４０５ａに故障が生じた場合に、制御部１００から出力される信号と、液晶表示部２００のゲート線の駆動の様子とを示す。制御部１００は、ゲートドライバＩＣ４０５に故障を検出した場合にも、上述したように故障を検出したゲートドライバＩＣ４０５にはゲートスタート信号を出力しない。これによって、液晶表示部２００の表示領域が制限されることになる。
【００９６】
なお、制御部１００と各ソースドライバＩＣ３０５ａ〜３０５ｃとを接続する配線の構成は、図１９〜図２１に示す構成であってもよい。以下、これらの構成について説明する。
図１９に示す例では、ソースドライバＩＣ３０５ａとソースドライバＩＣ３０５ｂとの間に、セレクタ３７１ａを設けている。同じくソースドライバＩＣ３０５ｂとソースドライバＩＣ３０５ｃとの間にセレクタ３７１ｂを設けている。
なお、図１９、図２０に示す構成では、ソースドライバＩＣ３０５ａから出力されるソーススタートリターン信号（ＳＳＴＲ）を制御部１００に返送するのではなく、後段のソースドライバＩＣ３０５ｂにソーススタート信号として入力させる。同様にソースドライバＩＣ３０５ｂから出力されるソーススタートリターン信号（ＳＳＴＲ）を、後段のソースドライバＩＣ３０５ｃにソーススタート信号として入力させる。
【００９７】
セレクタ３７１ａは、データ線３７５ａでソースドライバＩＣ３０５ａと接続している。また、セレクタ３７１ａは、データ線３７６ａでソースドライバＩＣ３０５ｂに接続している。またセレクタ３７１ａは、制御線３７３ａと、データ線３７２ａで制御部１００に接続している。
同様に、セレクタ３７１ｂは、データ線３７５ｂでソースドライバＩＣ３０５ｂと接続している。また、セレクタ３７１ｂは、データ線３７６ｂでソースドライバＩＣ３０５ｃに接続している。またセレクタ３７１ｂは、制御線３７３ｂと、データ線３７２ｂで制御部１００に接続している。
【００９８】
ソースドライバＩＣ３０５ａからセレクタ３７１ａには、ソーススタート信号（ＳＳＴ）が出力される。ソースドライバＩＣ３０５ａとセレクタ３７１ａとを接続するデータ線３７５ａには、データ線３７４ａが接続されている。制御部１００は、データ線３７４ａを介して、ソースドライバＩＣ３０５ａから出力されるソーススタート信号をモニタする。制御部１００は、ソースドライバＩＣ３０５ａからソーススタート信号が出力されていないと判定すると、セレクタ３７１ａに切替信号を出力してセレクタ３７１ａの信号入力先を切り替える。セレクタ３７１ａは、制御部１００からの切替信号により、データ線３７５ａではなく、制御部１００に接続したデータ線３７２ａからの信号を入力する。制御部１００は、セレクタ３７１ａに切替信号を出力すると、データ線３７２ａにソーススタート信号を出力する。セレクタ３７１ａは、データ線３７２ａから供給されるソーススタート信号をソースドライバＩＣ３０５ｂに出力する。
なお、セレクタ３７１ｂの切り替えもセレクタ３７１ａと同様に行われるので、説明は省略する。
【００９９】
また、図２０に示す配線例では、ソースドライバＩＣ３０５ａからソースドライバＩＣ３０５ｂにソーススタート信号を送信するデータ線３８１ａに、データ線３８２ａの一方の端部を接続している。データ線３８２ａの他方の端部は、制御部１００に接続している。同様に、ソースドライバＩＣ３０５ｂからソースドライバＩＣ３０５ｃにソーススタート信号を送信するデータ線３８１ｂに、データ線３８２ｂの一方の端部を接続している。データ線３８２ｂの他方の端部を制御部１００に接続している。
また、ソーススタート信号をデータ線３８１ａに出力するソースドライバＩＣ３０５ａのドライバ３８４ａには、制御部１００に接続した制御線３８３ａが接続している。同様に、ソーススタート信号をデータ線３８１ｂに出力するソースドライバＩＣ３０５ｂのドライバ３８４ｂには、制御部１００に接続した制御線３８３ｂが接続している。
【０１００】
制御部１００は、ソースドライバＩＣ３０５ａからソースドライバＩＣ３０５ｂに出力されるソーススタート信号をデータ線３８２ａを介して入力し、モニタする。制御部１００は、ソースドライバＩＣ３０５ａからソースドライバＩＣ３０５ｂにソーススタート信号が出力されていないと判定すると、ドライバ３８４ａの出力を禁止に設定する信号を制御線３８３ａを介して出力する。制御部１００から信号を入力したドライバ３８４ａは、ソーススタート信号のデータ線３８１ａへの出力を停止する。また、制御部１００は、ソースドライバＩＣ３０５ａからソースドライバＩＣ３０５ｂへのソーススタート信号の出力を禁止に設定すると、データ線３８２ａを介してソースドライバＩＣ３０５ｂにソーススタート信号を出力する。すなわち、データ線３８２ａ，３８２ｂは双方向のデータ線であって、ソースドライバＩＣ３０５から出力されたソーススタート信号のモニタ信号を制御部１００に送信する。また、逆に制御部１００から出力されたソーススタート信号をソースドライバＩＣ３０５に送信する。
なお、ソースドライバＩＣ３０５ｂからソースドライバＩＣ３０５ｃにソーススタート信号が出力されないときも制御部１００は前述した処理と同様の処理を行う。
【０１０１】
また、図２１に示す配線の接続例では、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃの出力側を同一のデータ線３８６で接続している。データ線３８６のもう一方の端部は、制御部１００に接続している。各ソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃから出力されるソーススタートリターン信号（ＳＳＴＲ）は、共通のデータ線３８６によって制御部１００に返送される。
なお、ソースドライバＩＣ３０５がソーススタートリターン信号（ＳＳＴＲ）を出力すべきタイミングは決まっているので、制御部１００はソーススタートリターン信号（ＳＳＴＲ）の入力タイミングによりどのソースドライバＩＣ３０５から出力された信号であるのかを判定することができる。
なお、制御部１００と各ゲートドライバＩＣ４０５ａ〜４０５ｂとを接続する配線の構成を、図１９〜図２１に示す制御部１００と各ソースドライバＩＣ３０５ａ〜３０５ｃとを接続する配線の構成と同様の構成（ＳＳＴ信号に対応する部分がＧＳＴ信号に対応する部分に置き換わった構成）とすることも可能である。
【０１０２】
次に、図２２を参照しながら、故障が発生したソースドライバＩＣ３０５ａ〜３０５ｃに黒画を出力させる構成について説明する。
故障と判定したソースドライバＩＣ３０５の出力状態を不定としてしまうと、故障したソースドライバＩＣ３０５が担当する液晶表示部２００の表示に乱れが生じる。例えば、黒画像に白画像が混ざった表示が表示されてしまう。そこで、図２２に示すように制御部１００は、ソースドライバＩＣ３０５に故障を検出すると、故障を検出したソースドライバＩＣ３０５のホールド回路３２３とデジタル回路とにリセット信号を出力する。
ホールド回路３２３は、リセット信号を制御部１００から入力すると、ＡＮＤ回路３２２の出力信号の入力を停止し、制御部１００から出力される黒画像出力用の信号を入力する。バッファ回路３２４は、ホールド回路３２３から出力される信号をアナログ信号に変換して駆動信号としてソース線に出力することで、液晶表示部２００に黒画像が表示される。
【０１０３】
また、制御部１００は、リセット信号をデジタル回路３２１に出力してデジタル回路３２１の動作を停止させる。デジタル回路３２１の動作を停止させることで、装置の消費電力を削減することができる。また、制御部１００はデジタル回路３２１にリセット信号を出力した後に、ソーススタート信号をソースドライバＩＣ３０５に出力して、ソーススタートリターン信号がソースドライバＩＣ３０５から返ってくるか否かを判定する。これにより、リターン信号をデジタル回路３２１に送信する経路に異常があるか否かを判定することができる。
【０１０４】
以上の説明より明らかなように、本実施例の制御部１００は、ソースドライバＩＣ３０５ａ〜３０５ｃにソーススタート信号を出力すると、ソーススタート信号を入力したソースドライバＩＣ３０５ａ〜３０５ｃからソーススタートリターン信号が出力されるか否かを判定することで、各ソースドライバＩＣ３０５ａ〜３０５ｃの故障を判定している。
また、各ソースドライバＩＣ３０５ａ〜３０５ｃを動作させるソーススタート信号を制御部１００から各ソースドライバＩＣ３０５ａ〜３０５ｃにそれぞれ個別に別出力するようにしたことで、１つのソースドライバＩＣ３０５が故障しても他のソースドライバＩＣ３０５を動作させて表示を継続させることができる。
また、図１９、図２０に示す構成では、故障が検出された場合にだけ、故障したソースドライバＩＣ３０５よりも後段のソースドライバＩＣ３０５に制御部１００からソーススタート信号を供給することで、制御部１００の処理負荷を軽減させることができる。
【０１０５】
なお、上述した実施例では、ソーススタート信号ＳＳＴの異常に対処する例を示したが、ソース線信号（実施例の駆動信号）の生成に関与する信号、例えば、ビットクロック信号やソースデータ信号の異常を検出して、ソーススタート信号の場合と同様、後段の回路（実施例の駆動回路）に本来伝達されるべき補正信号を供給する構成でも同様の効果を生じる。
【実施例３】
【０１０６】
次に、バックライト２について説明する。
図２３は、バックライト２の説明図であり、図２３（Ａ）は、バックライトの模式的な正面図、図２３（Ｂ）は、ＬＥＤ８０の電気的な接続状態を示した図である。尚、図２３（Ａ）、図２３（Ｂ）において、説明に不要な箇所は省略してある。
【０１０７】
バックライト２は、導光板７０、複数のＬＥＤ８０、を含む。図２３（Ａ）に示すように、複数のＬＥＤ８０は、導光板７０の一側面に並設されている。この複数のＬＥＤ８０は、図２３（Ｂ）に示すように、複数のＬＥＤ８１、複数のＬＥＤ８２から構成される。尚、図２３（Ａ）、図２３（Ｂ）において、ＬＥＤ８０の個数と、ＬＥＤ８１、８２の合計の個数とは、図示を簡略化するために一致させていない。なお、以下では、複数のＬＥＤ８０を、導光板７０の一側面に並設した場合を説明するが、このような構成に限定されるものではない。例えば、図２９に示すような複数のＬＥＤ８０を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。また、図２３（Ｃ）に示すように直列接続された複数のＬＥＤ８１とＬＥＤ８２の数をさらに増やすことで導光板７０の一面にＬＥＤを配置することもできる。
【０１０８】
ＬＥＤ８１、８２は、駆動ドライバ９０によって駆動される。駆動ドライバ９０には、電流線９１、９２が接続されている。電流線９１、９２は、互いに独立している。また、駆動ドライバ９０は、電流線９１、９２へ独立して電流を供給する。電流線９１には、複数のＬＥＤ８１が直列に接続されている。電流線９２には、複数のＬＥＤ８２が直列に接続されている。
【０１０９】
尚、発光部としてＬＥＤ以外の光源を用いてもよい。
【０１１０】
ここで、本実施例に係るバックライト２とは異なる構成のバックライト２ｘについて説明する。図２４は、本実施例に係るバックライト２とは異なる構成のバックライト２ｘの構成図である。
【０１１１】
図２４に示すように、駆動ドライバ９０ｘと、複数のＬＥＤ８０とは電流線を介して接続されているが、駆動ドライバ９０ｘの入力側及び出力側では、電流線が一本に束ねられている。このため、例えば、この一本に束ねられている箇所で電流線が断線したような場合には、ＬＥＤ８０の全てに電流が供給されないことになる。このため、全てのＬＥＤ８０が駆動しないことになる。これにより、表示パネル２０へ導光することができず、表示パネル２０の視認性が悪化する。
【０１１２】
しかしながら、上述したバックライト２においては、例えば、電流線９１が断線した場合には、複数のＬＥＤ８１は駆動しないが、ＬＥＤ８２は駆動できる。従って、表示パネル２０の輝度は本来よりも低下するものの、表示パネル２０へ導光することができる。これにより、表示装置１の表示機能を維持できる。
【０１１３】
また、断線が生じなくとも、複数のＬＥＤ８１のうち、一部が故障した場合であっても、電流線９２、ＬＥＤ８２が正常であれば、複数のＬＥＤ８２により表示パネル２０へ導光することができる。
【０１１４】
次に、変形例に係るバックライトについて説明する。図２５は、変形例１に係るバックライトの構成図である。
【０１１５】
図２５に示すように、ＬＥＤ８１は、電流線９１に並列に接続されている。換言すれば、複数のＬＥＤ８１は、電流線９１によって駆動ドライバ９０ａと並列に接続している。同様に、電流線９２とＬＥＤ８２との接続についても同様である。
【０１１６】
例えば、ＬＥＤ８１の一部が故障した場合であっても、ＬＥＤ８１は電流線９１を介して駆動ドライバ９０ａと並列に接続されているので、故障していない他のＬＥＤ８１を駆動させることができる。従って、故障が生じたＬＥＤのみが、駆動せず、故障が生じていないＬＥＤは駆動される。これにより、表示パネル２０の輝度の低下をできる限り抑制でき、故障が発生した場合であっても表示機能を維持できる。なお、複数のＬＥＤ８１、８２を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。
【０１１７】
次に、図２６を参照しながら変形例２に係るバックライトの構成を説明する。
変形例２のバックライトも、図２３（Ａ）に示すように複数のＬＥＤを導光板７０の一側面に並設したものである。図２６に示す変形例２では、並設したＬＥＤの隣接するＬＥＤ同士を接続するのではなく、ＬＥＤ同士を間隔を開けて接続する。図２６に示す例では、ＬＥＤ８３とＬＥＤ８６とが同一の配線で接続されたグループに属し、ＬＥＤ８３のカソードがＬＥＤ８６のアノードに接続している。同様に、ＬＥＤ８４とＬＥＤ８７とが同一の配線で接続されたグループに属し、ＬＥＤ８４のカソードがＬＥＤ８７のアノードに接続している。また、ＬＥＤ８５とＬＥＤ８８とが同一の配線で接続されたグループに属し、ＬＥＤ８５のカソードがＬＥＤ８８のアノードに接続している。このようにＬＥＤを接続することで、例えば、ある１つのグループの配線が切れても、他のグループのＬＥＤは点灯しているので、全体の輝度は落ちるが液晶表示部２００の特定の領域だけが暗くなることがない。
なお、この変形例２でも複数のＬＥＤ８３、８４、８５を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。
【０１１８】
次に、図２７を参照しながら変形例３に係るバックライトの構成を説明する。
変形例３のバックライトも、図２３（Ａ）に示すように複数のＬＥＤを導光板７０の一側面に並設したものである。図２７に示す変形例３では、並設したＬＥＤの隣接するＬＥＤ同士を接続している。すなわち、図２７に示すように複数個の近接するＬＥＤ同士を接続した第１グループ９３と、第２グループ９４と、第３グループ９５とを設けている。各グループ９３、９４、９５のＬＥＤは、ソースドライバＩＣ３０５ａ〜３０５ｃの動作範囲に対応付けて配置している。また、各グループのＬＥＤは、同一の配線で接続されている。例えば、駆動ドライバ９０は、図７に示す制御部１００からの指示信号を入力して、故障したソースドライバＩＣ３０５やゲートドライバＩＣ４０５に応じて第１グループ９３、第２グループ９４、第３グループ９５のいずれかを消灯させる。例えば、図９に示す左端のソースドライバＩＣ３０５ａに故障が検出された場合には、駆動ドライバ９０は、制御部１００からの通知により対応する左端の第１グループ９３のＬＥＤを消灯させる。また、制御部１００は、ＬＥＤやその配線の故障を検出して、該当するエリアのソースドライバＩＣ３０５やゲートドライバＩＣ４０５の動作を停止させてもよい。また、制御部１００の制御により対応するグループのＬＥＤを停止させるのではなく、駆動ドライバ９０の制御により対応するグループのＬＥＤを停止させてもよい。
制御部１００からの指示に応じて駆動ドライバ９０がＬＥＤのグループを選択的に消灯させることにより、情報の表示されない領域がＬＥＤで照明されることがなく、消費電力を削減することができる。
なお、この変形例３でも複数のＬＥＤ８０を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。
【０１１９】
次に、図２８を参照しながら変形例４に係るバックライトの構成を説明する。
変形例４のバックライトも、図２３（Ａ）に示すように複数のＬＥＤを導光板７０の一側面に並設したものである。図２８に示す変形例４では、各ＬＥＤ８０と駆動ドライバ９０とをそれぞれ単独で接続し、駆動ドライバ９０が制御部１００からの指示に応じてＬＥＤの点灯と消灯を制御する。すなわち、駆動ドライバ９０と各ＬＥＤ８０とは個別配線で接続されている。このような構成であっても変形例３と同様に情報の表示されない領域がＬＥＤで照明されることがなく、消費電力を削減することができる。
なお、この変形例４でも、複数のＬＥＤ８０を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。
【０１２０】
次に、図２９を参照しながら変形例５に係るバックライトの構成を説明する。
変形例５のバックライトは、複数のＬＥＤを導光板７０の一側面に並設したものではなく、導光板７０の一面（液晶層５１３の反対側の面）にＬＥＤを格子状に配置したものである。
複数個ずつのＬＥＤ８０のアノード側を同一の配線で接続し、接続した配線に流れる電流を検知する電流検知部９６ａ〜９６ｓ（ｓは任意の自然数））を設けている。同様に複数個ずつのＬＥＤ８０のカソード側を同一の配線で接続し、接続した配線に流れる電流を検知する電流検知部９７ａ〜９７ｔ（ｔは任意の自然数）を設けている。
電流検知部９６ａ〜９６ｓと電流検知部９７ａ〜９７ｔの測定値を比較することで、点灯していないＬＥＤ８０を検出することができる。従って、点灯していないＬＥＤ８０への電流供給を停止させることで、消費電力を削減することができる。
図３２に、表示装置１（１０００）の全体構成を示す。いわゆるAudio Visual Navigation 複合機への適用例である。図３２中、１０４０は表示部、２０００は制御部、２０１０はＣＤ（Compact Disk）／ＭＤ（Mini Disk）再生部、２０２０はラジオ受信部、２０３０はＴＶ受信部、２０４０はＤＶＤ再生、２０５０はＨＤ（Hard Disk）再生部、２０６０はナビゲーション部、１００（１０）は画像制御部（上述した実施例１及び２の制御部１０（１００）に該当する）、２１００は音声調整回路、２２１０は画像出力部、２１２０はＶＩＣＳ（Vehicle Information and Communication System）情報受信部、２１３０はＧＰＳ（Global Positioning System）情報受信部、２１４０はアンテナを選択するセレクタ、２１５０は操作部、２１６０はリモコン２１７０からの情報を送受信するリモコン送受信部、２１８０はメモリ、２１９０は外部音声／映像入力部、２２００はカメラ、２２２１は明るさ検知手段、２２２０は乗員検知手段、２２３０はリア表示部、２２４０はＥＴＣ（Electronic Toll Collection）車載器、２２５０は通信ユニットである。なお、多くの製品例では画像出力部２２１０と表示部１０４０とがユニット化され表示パネルが構成されており、本実施例もその構成例としている。
【０１２１】
表示部１０４０は、タッチパネル１０３０、液晶パネル（ユニット）５００及びバックライト（ユニット）６００から構成される。表示部１０４０には、液晶パネル（ユニット）５００以外のマトリクス駆動のフラットパネルディスレイ、例えば有機ＥＬディスプレイパネル、プラズマディスプレイパネル、冷陰極フラットパネルディスプレイ等も用いることもできる。
【０１２２】
各種ソース（ＣＤ／ＭＤ再生部２０１０、ラジオ受信部２０２０、ＴＶ受信部２０３０、ＤＶＤ再生部２０４０、ＨＤ再生部２０５０及びナビゲーション部２０６０）からの画像は、画像制御部１００（１０）で画像合成処理、画像拡縮処理、輝度や色調、コントラストなどの調整処理が施され、処理・調整された各画像が画像出力部２２１０を介して、表示部１０４０に表示される。また音声調整回路２１００では各スピーカ１１６０への分配や音量、音声が調整され、調整された音声が、スピーカ１１６０から出力される。
【０１２３】
制御部２０００は、ユーザ操作に基づく操作信号、各装置および車両からの指示信号（車両信号）、車速やエンジン回転数、各種警告等の各種信号等を入力し、それら信号に基づいて各部の動作制御、例えば画像処理内容の設定等の処理を行う。また、画像制御部１００（１０）には、表示部１０４０から表示部１０４０の異常を知らせる情報が入力される。
【０１２４】
メモリ２１８０は不揮発性メモリと揮発性メモリにより構成され、不揮発性メモリには後述の各種処理を行うためのデータ、例えば優先度決定のためのデータ、故障表示用の画像データ、音声制御用のデータ、画像処理用の各種パラメータ等が記憶され、揮発性メモリは各種演算処理等で使用される。なお、画像制御部１００（１０）が使用する画像処理用の各種プログラム、データについては、画像制御部１００（１０）内のメモリに記憶しておく方法（不揮発性メモリを利用）、メモリ２１８０のデータを直接利用する方法、起動時にメモリ２１８０のデータを画像制御部１００（１０）内のメモリ（揮発性）に転送して使用する方法、およびこれらの併用が可能である。
【０１２５】
図３３には、表示装置１（１０００）の車両内での装着位置を示す図である。表示装置１（１０００）は、カーナビゲーション画像等に加えスピードメータ等の車両制御用画像を表示するため、ダッシュボード３０００から運転席３１００にかけて配置される。スピードメータ等の車両制御用画像を表示しない場合、ダッシュボード３０００のみに配置されてもよい。表示装置１（１０００）の装着位置は、ユーザが視認できる位置であれば、上記に限定されない。例えば、表示装置１（１０００）はサンバイザー付近に装着されてもよい。
【０１２６】
本発明は、上述した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変形して実施することが可能である。
【０１２７】
タイミング制御部１２と映像処理部１４とを別体のＣＰＵ等により構成してもよい。ソースドライバ、ゲートドライバ、タイミング制御部、ＬＥＤは、上記実施例で示したように複数あってもよく、更に多くてもよい。
【０１２８】
また、上述した実施例では、図３０（Ａ）に示すように画像データの液晶表示部２００への表示方向を画面の左から右に表示させるとして説明した。これ以外に、例えば、図３０（Ｂ）に示すように液晶表示部２００の中央部分にソースドライバＩＣ３０５の故障が検出された場合に、その左右の表示領域を比較して、面積の大きい方の表領域から画像データを表示させてもよい。また、図３０（Ｃ）に示すように、表示方向を画面の右から左に表示させてもよい。
【０１２９】
また、上述した実施例では、ソースドライバ回路３００や、ゲートドライバ回路４００内に複数のソースドライバＩＣ３０５やゲートドライバＩＣ４０５を設けて、表示を担当する領域を分割していた。これ以外に、１つのソースドライバＩＣ３０５やゲートドライバＩＣ４０５で液晶表示部２００のすべての表示領域に情報を表示させるようにしてもよい。この場合、例えば、ソースドライバＩＣ３０５に設けられた複数の駆動回路３２０（図１２参照）の中から任意の駆動回路３２０を選択し、選択した駆動回路３２０の出力する信号（例えば、ソーススタートリターン信号、制御信号、ソースデータ信号）を制御部１００に出力するように構成する必要がある。ゲートドライバＩＣ４０５についても同様である。
また、上述した制御部１００、ソースドライバ回路３００、ゲートドライバ回路４００の機能を備える駆動用のＬＳＩチップをパネル基板の周辺部にチップオングラスにより実装してもよい。
【０１３０】
また、ソーススタートリターン信号又はソーススタート信号によりソースドライバ又はソースドライバＩＣの故障を検出する場合、ノイズ等の影響により誤判定してしまう場合がある。このため、誤判定を防止するためのしきい値（時間的なしきい値や、ソーススタートリターン信号又はソーススタート信号の信号電圧を規定したしきい値を設けて、しきい値との比較でソースドライバ又はソースドライバＩＣの故障を判定するとよい。例えば、設定された時間しきい値を超えてもソーススタートリターン信号又はソーススタート信号を受信できない場合に、該当のソースドライバ又はソースドライバＩＣの故障と判定する。また、設定された電圧しきい値よりも大きいソーススタートリターン信号又はソーススタート信号を受信できなかった場合に、該当のソースドライバ又はソースドライバＩＣの故障と判定する。
【符号の説明】
【０１３１】
１、１ａ、１ｂ 表示装置
２、２ａ バックライト
１０ 制御部
１２、１２ａ、１２１〜１２３ タイミング制御部
１４ 映像処理部
２０ 表示パネル
３１〜３３ ソースドライバ
４１〜４３ 監視素子
５１、５２ ゲートドライバ
７０ 導光板
８０、８１、８２ ＬＥＤ（発光部）
９０ 駆動ドライバ
９１、９２ 電流線
１００ 制御部
１１０ 映像処理部
１２０ タイミング制御部
１３０ 故障検知部
２００ 液晶表示部
３００ ソースドライバ回路
４００ ゲートドライバ回路
【技術分野】
【０００１】
本発明は、表示装置及び表示制御装置に関する。
【背景技術】
【０００２】
液晶や有機ＥＬを用いた表示装置が知られている。表示装置は一般的に、表示パネル、複数のソースドライバ、複数のゲートドライバ、各ドライバへスタート信号を出力するタイミング制御部、バックライトなどから構成される。ソースドライバにスタート信号を供給するためのスタート信号線は、複数のソースドライバとタイミング制御部とを直列に接続する。ゲートドライバに関しても同様である。
【０００３】
また、バックライトは、複数の発光部、複数の発光部からの出射光を前記表示パネルに導光する導光部、複数の発光部を駆動する駆動ドライバを含む。駆動ドライバと複数の発光部とは、電流線を介して接続されている。一般的に電流線は、駆動ドライバへの入力側で１本又は複数本に束ねられ、前記駆動ドライバからの出力側でも１本又は複数本に束ねられている。但し、有機ＥＬについては、自発光素子のため、独立したバックライトモジュールを用いたものも一般的である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２９５８４２号公報
【特許文献２】特開平８−２０４２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、直列に接続された複数のソースドライバの一部が故障すると、他のソースドライバも駆動しないことになる。従って、一部のソースドライバの故障により、他のソースドライバまでもが機能せずに、表示装置として本来の機能である表示機能を発揮できない。ゲートドライバについても同様である。
【０００６】
また、発光部と駆動ドライバとを接続する電流線が、一本に束ねられた部分で切れた場合には、全ての発光部に電流を供給できないため、全ての発光部が駆動しないことになる。このような場合にも、表示パネルへ導光することができず、表示パネルの視認が困難となり表示機能が発揮されない。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、故障が生じた場合であっても表示機能を維持できる表示装置及び表示制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的は、画像を表示可能な表示パネルと、前記表示パネルを駆動するための第１及び第２ドライバと、前記第１及び第２ドライバの駆動を制御するスタート信号を前記第１及び第２ドライバにそれぞれ供給するタイミング制御部と、前記タイミング制御部と前記第１ドライバ、及び前記タイミング制御部と前記第２ドライバとをそれぞれ接続し、前記タイミング制御部から前記第１及び第２ドライバへ前記スタート信号を供給するスタート信号線とを備えた表示装置によって実現できる。
【０００９】
タイミング制御部と第１ドライバ及び第２ドライバとをそれぞれ接続しているので、第１及び第２ドライバの一方が故障した場合であっても、他方にスタート信号を供給することができる。これにより、故障していない他方のドライバを駆動させることができる。従って、一部の部品の故障した場合であっても、表示機能が完全に失われることを防止でき、表示機能を維持できる。
【００１０】
また上記目的は、画像を表示可能な表示パネルと、前記表示パネルを駆動するための第１及び第２ドライバと、前記第１及び第２ドライバの駆動をそれぞれ制御するスタート信号を前記第１及び第２ドライバにそれぞれ供給するタイミング制御部と、前記タイミング制御部と前記第１ドライバと前記第２ドライバとを直列に接続し、前記タイミング制御部から前記第１及び第２ドライバに前記スタート信号を伝送する一方向スタート信号線と、前記第１ドライバと第２ドライバとの間で前記一方向スタート信号線に接続すると共に前記タイミング制御部に接続し、前記タイミング制御部から出力されるスタート信号を前記第１又は第２ドライバに伝送すると共に、前記第１又は第２ドライバから出力されるスタート信号を前記タイミング制御部に伝送する双方向スタート信号線とを備えた表示装置によって実現できる。
【００１１】
上記表示装置によれば、第１及び第２ドライバの一方が故障した場合であっても、双方向スタート信号を用いてスタート信号を伝送することにより、故障していない他方のドライバを駆動させることができる。
【００１２】
また上記目的は、画像を表示可能な表示パネルと、前記表示パネルを駆動するため、直列に接続された複数のドライバと、前記直列に接続された複数のドライバにスタート信号を供給して、前記複数のドライバの駆動を制御するタイミング制御部と、直列に接続されたドライバ間に配置され、前段のドライバから出力されたスタート信号を後段のドライバに供給するセレクタと、前記前段のドライバからスタート信号が出力されないときに、前記タイミング制御部から出力されるスタート信号が前記後段のドライバに供給されるように前記セレクタを制御する制御部とを備えた表示装置によって実現できる。
【００１３】
上記表示装置によれば、、前段のドライバからスタート信号が出力されないときに、タイミング制御部から出力されるスタート信号が後段のドライバに供給されるようにセレクタを制御することで、故障していない後段のドライバを駆動させることができる。
【００１４】
また上記目的は、互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ソース線に対するソース信号が順次伝達される表示装置において、前記ソース信号の異常を検出するソース信号異常検出手段と、前記ソース信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ソース信号を生成する補正ソース信号生成手段と、前記補正ソース信号生成手段により生成された補正ソース信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ソース信号供給手段とを備えた表示装置によって実現される。
なお、ソース線信号は、実施例２では、各ソース線に駆動回路から出力される駆動信号に相当する。また、ソース信号は、ソース線に与える駆動信号を制御するためのソースデータ信号ＳＳＴ、ソースデータＳＤ、データクロックＤＣＬに相当する。
また、異常位置の後段とは、異常位置の直後だけではなく、２段以上後段であってもよい。表示可能となる表示領域は減るものの補正ソース信号を異常位置の後段に供給しない場合と比較して、表示可能領域を増やすことができる。
【００１５】
上記表示装置によれば、検出した異常位置に応じて後段に伝達されるべき補正ソース信号を生成し、異常位置の後段に供給するので、異常位置の後段での表示機能を維持させることができる。
【００１６】
また上記目的は、互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ゲート線に対するゲート信号が順次伝達される表示装置において、前記ゲート信号の異常を検出するゲート信号異常検出手段と、前記ゲート信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ゲート信号を生成する補正ゲート信号生成手段と、前記補正ゲート信号生成手段により生成された補正ゲート信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ゲート信号供給手段とを備えた表示装置によって実現できる。
なお、ゲート線信号は、実施例２では、各ゲート線に駆動回路から出力される駆動信号に相当する。また、ゲート信号は、ゲート線に与える駆動信号を制御するためのゲートデータ信号ＧＳＴ、ゲートクロックＧＣＬに相当する。
また、異常位置の後段とは、異常位置の直後だけではなく、２段以上後段であってもよい。表示可能となる表示領域は減るものの補正ゲート信号を異常位置の後段に供給しない場合と比較して、表示可能領域を増やすことができる。
【００１７】
上記表示装置によれば、検出した異常位置に応じて後段に伝達されるべき補正ゲート信号を生成し、異常位置の後段に供給するので、異常位置の後段での表示機能を維持させることができる。
【００１８】
また上記目的は、互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ソース線に対するソース信号が順次伝達される表示装置を制御する表示制御装置において、前記ソース信号の異常を検出するソース信号異常検出手段と、前記ソース信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ソース信号を生成する補正ソース信号生成手段と、前記補正ソース信号生成手段により生成された補正ソース信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ソース信号供給手段とを備えた表示制御装置によって実現できる。
なお、ソース線信号は、実施例２では、各ソース線に駆動回路から出力される駆動信号に相当する。また、ソース信号は、ソース線に与える駆動信号を制御するためのソースデータ信号ＳＳＴ、ソースデータＳＤ、データクロックＤＣＬに相当する。
また、異常位置の後段とは、異常位置の直後だけではなく、２段以上後段であってもよい。表示可能となる表示領域は減るものの補正ソース信号を異常位置の後段に供給しない場合と比較して、表示可能領域を増やすことができる。
【００１９】
上記表示制御装置によれば、検出した異常位置に応じて後段に伝達されるべき補正ソース信号を生成し、異常位置の後段に供給するので、異常位置の後段での表示機能を維持させることができる。
【００２０】
また上記目的は、互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ゲート線に対するゲート信号が順次伝達される表示装置を制御する表示制御装置において、前記ゲート信号の異常を検出するゲート信号異常検出手段と、前記ゲート信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ゲート信号を生成する補正ゲート信号生成手段と、前記補正ゲート信号生成手段により生成された補正ゲート信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ゲート信号供給手段とを備えた表示制御装置によって実現できる。
なお、ゲート線信号は、実施例２では、各ゲート線に駆動回路から出力される駆動信号に相当する。また、ゲート信号は、ゲート線に与える駆動信号を制御するためのゲートデータ信号ＧＳＴ、ゲートクロックＧＣＬに相当する。
また、異常位置の後段とは、異常位置の直後だけではなく、２段以上後段であってもよい。表示可能となる表示領域は減るものの補正ゲート信号を異常位置の後段に供給しない場合と比較して、表示可能領域を増やすことができる。
【００２１】
上記表示装置によれば、検出した異常位置に応じて後段に伝達されるべき補正ゲート信号を生成し、異常位置の後段に供給するので、異常位置の後段での表示機能を維持させることができる。
【００２２】
また上記目的は、液晶ユニットと、該液晶ユニットの照明する複数の光源からなるバックライトユニットとを有する表示装置において、前記液晶ユニットの表示不良領域を検出する表示不良領域検出手段と、前記表示不良領域検出手段により検出された表示不良領域に対応するバックライトユニットの光源を消灯する消灯制御手段とを備えた表示装置によって実現できる。
【００２３】
従って、表示不良領域の光源を消灯することができる。
【００２４】
また上記目的は、画像を表示可能な表示パネルと、複数の光源体と、前記複数の光源体からの光源を前記表示パネルへと導光する導光板と、前記複数の光源体に配線接続し、電流を供給する駆動ドライバとを備え、前記複数の光源体は、同一の配線で接続される複数のグループに分割され、隣接する光源体同士は、同一のグループに属さない表示装置によって実現できる。
【００２５】
従って、隣接する光源体同士が同一配線で接続されていないので、接続不良等が生じても光源がすべて消灯されてしまうことがない。
【００２６】
また上記目的は、画像を表示可能な表示パネルと、複数の光源体と、前記複数の光源体からの光源を前記表示パネルへと導光する導光板と、前記複数の光源体に配線接続し、電流を供給する駆動ドライバとを備え、前記複数の光源体は、同一の配線で接続した複数のグループに分割され、隣接する所定個ずつの光源体が同一のグループに属する表示装置によって実現できる。
【００２７】
従って、接続不良等が生じた場合に、一部の光源だけが消灯され、他の光源は点灯状態を維持することができる。
【発明の効果】
【００２８】
本発明によれば、故障が生じた場合であっても表示機能を維持できる表示装置を提供できる。
【図面の簡単な説明】
【００２９】
【図１】実施例１に係る表示装置の構成図である。
【図２】実施例１に係る表示装置とは異なる構成を有した表示装置の構成図である。
【図３】制御部が実行する縮小表示処理の一例を示したフローチャートである。
【図４】表示パネルに縮小表示する際の説明図である。
【図５】第１変形例に係る表示装置の構成図である。
【図６】第２変形例に係る表示装置の構成図である。
【図７】実施例２に係る表示装置の構成図である。
【図８】制御部のハードウェア構成を示す図である。
【図９】ソースドライバ回路とゲートドライバ回路の構成を示す図である。
【図１０】ソースドライバ回路と制御部との接続配線を示す図である。
【図１１】ゲートドライバ回路と制御部との接続配線を示す図である。
【図１２】ソースドライバＩＣの構成を示す図である。
【図１３】ソースドライバＩＣの故障を検出する回路構成を示す図である。
【図１４】制御部からソースドライバ回路に出力される信号波形を示す図である。
【図１５】液晶表示部の構成を示す図である。
【図１６】ＴＦＴ基板の回路構成を示す図である。
【図１７】ソースドライバＩＣに故障が生じた場合に、制御部からソースドライバ回路に出力される信号と、故障によって液晶表示部の表示領域を制限して情報を表示する様子を示す図である。
【図１８】ゲートドライバＩＣに故障が生じた場合に、制御部からソースドライバ回路に出力される信号と、故障によって液晶表示部の表示領域を制限して情報を表示する様子を示す図である。
【図１９】ソースドライバ回路と制御部との他の接続構成を示す図である。
【図２０】ソースドライバ回路と制御部との他の接続構成を示す図である。
【図２１】ソースドライバ回路と制御部との他の接続構成を示す図である。
【図２２】黒画像を出力する駆動回路の構成を示す図である。
【図２３】バックライトの説明図である。
【図２４】本実施例に係るバックライトとは異なる構成を有したバックライトの説明図である。
【図２５】変形例１に係るバックライトの構成図である。
【図２６】変形例２に係るバックライトの構成図である。
【図２７】変形例３に係るバックライトの構成図である。
【図２８】変形例４に係るバックライトの構成図である。
【図２９】変形例５に係るバックライトの構成図である。
【図３０】液晶表示部への画像の表示方向を説明するための図である。
【図３１】チップオングラス実装した表示装置の構成を示す図である。
【図３２】表示装置の全体構成を示すブロック図である。
【図３３】表示装置の車両内での装着位置を示す図である。
【発明を実施するための形態】
【００３０】
以下、添付図面を参照しながら本発明の好適な実施例を説明する。
【実施例１】
【００３１】
図１は、実施例１に係る表示装置の構成図である。実施例１に係る表示装置１は、制御部１０、表示パネル２０、複数のソースドライバ３１〜３３、監視素子４１〜４３、複数のゲートドライバ５１、５２、監視素子６１、６２、導光板７０、を含む。
【００３２】
制御部１０は、表示装置１の動作全体を制御するものであり、タイミング制御部１２、映像処理部１４を含む。制御部１０は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）などから構成され、タイミング制御部１２、映像処理部１４の機能は、これらハードウェアによって実現されている。なお、制御部１０のハードウェアはＣＰＵ、ＲＯＭ、ＲＡＭに限定されるものではなく、論理回路や記憶装置を用いることもできる。
【００３３】
表示パネル２０は、制御部１０から供給される各種信号に応じて、画像を表示できる。表示パネル２０は、詳細は図示しないが、表示パネル２０は、画素パターンが形成された基板を含む。この基板には、互いに交差される多数のゲート線及びデータ線を含む。複数の画素は、各ゲート線とデータ線との交差地点に形成され、画素の画像表示動作は一種のスイッチング素子である薄膜トランジスタによって制御される。
【００３４】
ソースドライバ３１〜３３は、複数のデータ線で制御部１０にそれぞれ接続している。同様に、ゲートドライバ５１、５２も、それぞれ複数のデータ線で制御部１０にそれぞれ接続している。
【００３５】
ゲートドライバ５１、５２は、表示パネル２０上の各ゲート線を１つの水平走査期間単位で順次に選択する。選択されたゲート線に連結されている各画素の薄膜トランジスタは、該当画素の状態を表示可能な状態に変化させる。
【００３６】
ソースドライバ３１〜３３は、映像処理部１４から供給される画像データに相当するソースデータの入力を受けて、前記選択されたゲート線に連結されている画素に画像情報を表示するために、所定のガンマ電圧を該当するデータ線に印加する。
【００３７】
タイミング制御部１２は、ソーススタート信号ＳＳＴ、ゲートスタート信号ＧＳＴ、ソースクロック信号ＳＣ、ゲートクロック信号ＧＣ、ソースデータ信号ＳＤ、ゲートデータ信号ＧＤ等の、ソースドライバ３１〜３３、ゲートドライバ５１、５２の駆動を制御するための信号を生成する。ソーススタート信号ＳＳＴは、各ソースドライバ３１〜３３に動作の開始タイミングを通知する信号である。また、ソーススタート信号ＳＳＴは、各ソースドライバ３１〜３３の故障を検知するためにも用いられる。同様に、ゲートスタート信号ＧＳＴも各ゲートドライバ５１、５２に動作の開始タイミングを通知する信号である。また、ゲートスタート信号ＧＳＴは、各ゲートドライバ５１、５２の故障を検知するためにも用いられる。クロック信号とは、各ドライバの動作タイミングを規定する信号である。
【００３８】
図１に示すように、タイミング制御部１２からソースドライバ３１〜３３へのソーススタート信号ＳＳＴを供給するためのスタート信号線は、タイミング制御部１２とソースドライバ３１〜３３とを並列に接続している。尚、図１において、各信号線のうち、制御部１０から出力される信号線を破線で、制御部１０に戻る信号線を実線で示している。
【００３９】
監視素子４１〜４３については後述する。
【００４０】
導光板７０は、不図示のＬＥＤ（Light Emitting Diode）からの光を表示パネル２０へ導光する。導光板７０、ＬＥＤなどは、表示パネル２０の所謂バックライトを構成する。
【００４１】
ここで、表示装置１と、表示装置１とは異なる構成の表示装置１ｘとを比較する。図２は、表示装置１とは異なる構成を有した表示装置１ｘの構成図である。尚、表示装置１ｘについて、表示装置１と同一又は類似の構成箇所については、同一又は類似の符号を付している。
【００４２】
図２に示すように、表示装置１ｘにおいて、タイミング制御部１２からソースドライバ３１〜３３へのソーススタート信号ＳＳＴを供給するためのスタート信号線は、タイミング制御部１２とソースドライバ３１〜３３とを直列に接続している。従って、表示装置１ｘにおいては、タイミング制御部１２から出力されたソーススタート信号ＳＳＴは、最初にソースドライバ３１に供給され、順にソースドライバ３２、３３へと伝送されて、再びタイミング制御部１２に伝送されるという経路をたどる。表示装置１ｘにおいて、例えば、ソースドライバ３１が故障した場合には、ソースドライバ３１に供給されたソーススタート信号ＳＳＴは、ソースドライバ３２へ伝送されないことになる。また、ソースドライバ３２にソーススタート信号ＳＳＴが供給されないため、ソースドライバ３３にもソーススタート信号ＳＳＴが供給されないことになる。従って、ソースドライバ３１が故障すると、ソースドライバ３２、３３も駆動しないことになる。ソースドライバ３１〜３３が駆動しない場合、表示パネル２０には画像が正常に表示されない状態となる。
【００４３】
しかしながら、表示装置１においては、図１に示したように、スタート信号線は、タイミング制御部１２とソースドライバ３１〜３３とを並列に接続する。このため、例えば、ソースドライバ３１が故障した場合であっても、ソースドライバ３２、３３にソーススタート信号ＳＳＴを供給することができる。この場合、ソースドライバ３１に接続された複数のデータ線に対応する、表示パネル２０上の領域では、画像を表示することはできない。しかしながら、ソースドライバ３２、３３に接続された複数のデータ線に対応する領域においては、画像は表示可能である。
【００４４】
このように、一部のソースドライバが故障した場合には、表示パネル２０上の一部分では表示できないが、他の部分は表示可能である。従って、一部のソースドライバが故障した場合であっても、表示機能を維持することができる。
【００４５】
例えば、表示装置１を車両に搭載して、車両のスピードを表示するために表示装置１を用いた場合、一部のソースドライバが故障した場合であっても、元の画像の一部分を表示することができる。これにより、運転の安全性を確保できる。
【００４６】
次に、監視素子４１〜４３について説明する。監視素子４１〜４３は、それぞれ、ソースドライバ３１〜３３から出力されるソーススタート信号ＳＳＴ信号の電圧値又は電流値を検出する。監視素子４１〜４３の検出結果は、不図示の信号線を介して制御部１０へと送られる。制御部１０は、監視素子４１〜４３のそれぞれから送信される検出信号に基づいて、ソースドライバ３１〜３３の故障の発生を判定する。制御部１０は、ドライバ故障検出部に相当する。例えば、ソースドライバ３１が故障した場合には、監視素子４１は、ソースドライバ３１から出力されるＳＳＴの電圧値又は電流値を検出することはできない。従って、制御部１０は、所定タイミングとなっても監視素子４１から検出信号を入力することがない。これにより、制御部１０は、ソースドライバ３１が故障していると判定できる。
なお、ゲートドライバ５１、５２の故障を監視する監視素子６１、６２もゲートドライバ５１、５２から出力されるゲートスタート信号ＧＳＴ信号の電圧値又は電流値をそれぞれ検出する。監視素子６１〜６２の検出結果は、不図示の信号線を介して制御部１０へと送られる。
【００４７】
制御部１０は、故障の判定結果に基づいて、表示パネル２０上で画像が表示可能な領域を判定し、その表示可能な領域の大きさに応じて、画像を縮小して表示する。尚、画像の縮小処理は、制御部１０の映像処理部１４によって行われる。
【００４８】
次に、制御部１０が実行する縮小表示処理について説明する。図３は、制御部１０が実行する縮小表示処理の一例を示したフローチャートである。
【００４９】
制御部１０は、ソーススタート信号ＳＳＴを、ソースドライバ３１〜３３へ出力し（ステップＳ１）、制御部１０は、監視素子４１〜４３からの検出信号に基づいて、ソースドライバ３１〜３３の少なくとも一つが故障したか否かを判定する（ステップＳ２）。故障していない場合には、制御部１０は通常処理を実行する。故障を検出した場合には、制御部１０は、ソースドライバ３１〜３３のうち、故障が発生したソースドライバを判定して（ステップＳ３）、表示パネル２０上の表示可能な領域を判定する（ステップＳ４）。尚、表示可能な領域は、ソースドライバ３１〜３３のうち、故障が検出されていないソースドライバに接続された複数のデータ線に対応する領域である。次に制御部１０は、本来表示パネル２０全体に表示すべき画像を、表示可能な領域の大きさに合わせて縮小して、表示可能な領域に表示する（ステップＳ５）。
【００５０】
次に、縮小表示の具体例について説明する。図４は、表示パネル２０に縮小表示する際の説明図である。例えば、ソースドライバ３１が故障した場合には、図４に示すように、表示可能領域Ａは、ソースドライバ３２、３３に接続された複数のデータ線に対応する領域である。また、表示不能領域Ｂは、ソースドライバ３１に接続された複数のデータ線に対応する領域である。制御部１０は、本来表示パネル２０全体に表示される画像を圧縮して、表示画像Ｄとして表示可能領域Ａ内に表示する。これにより、画像の大きさは縮小されるものの、利用者は表示内容を視認することができる。
【００５１】
尚、ソースドライバ３２のみが故障した場合には、表示パネル２０上の中央部が表示不能領域となり、表示不能領域が２つに分断される。この場合には、制御部１０は、２つの表示可能領域の何れか一方に、元画像が縮小して表示する。または、２つの表示可能領域の大きさに対応するように、元画像を縮小し、縮小した画像を２つに分割して、分断された表示可能領域のそれぞれに、分割された縮小画像をそれぞれ表示するようにしてもよい。
【００５２】
ソースドライバ３３のみが故障した場合には、表示可能領域は、ソースドライバ３１、３２に接続されたデータ線に対応する領域となり、表示可能領域の大きさに対応した縮小画像が表示される。
【００５３】
尚、制御部１０は、ソースドライバ３１〜３３の何れかの故障を検出した場合に、その旨を利用者に警告するための警告画像を表示パネル２０に表示させてもよい。また、スピーカ等の報知部を備えている場合には、制御部１０は故障を検出した旨の音声を報知部から出力し、利用者に通知してもよい。
【００５４】
また、ゲートドライバ５１、５２とタイミング制御部１２とを、並列接続してもよい。この場合も、ゲートドライバ５１、５２の何れか一方が故障しても、他方を駆動させることができる。
【００５５】
次に、第１変形例に係る表示装置１ａについて説明する、図５は、表示装置１ａの構成図である。尚、上述した表示装置１と同一部分についていは同一の符号を付することにより重複説明を省略する。尚、図５においては、一部の構成を省略して示してある。
【００５６】
図５に示すように、表示装置１ａにおいては、スタート信号線は、タイミング制御部１２ａとソースドライバ３１〜３３とを直列に接続している。このスタート信号線は、一方向にのみソーススタート信号ＳＳＴを伝送できる。表示装置１ａの説明において、このスタート信号線を直列スタート信号線と称する。
【００５７】
また、ソースドライバ３１とソースドライバ３２との間の直列スタート信号線には、双方向スタート信号線Ｂ１が接続されている。ソースドライバ３２とソースドライバ３３との間の直列スタート信号線には、双方向スタート信号線Ｂ２が接続されている。双方向スタート信号線Ｂ１、Ｂ２は、タイミング制御部１２ａによる制御により双方向にソーススタート信号ＳＳＴを伝送することができる。
【００５８】
ソースドライバ３１〜３３のいずれにも故障が発生していない場合には、タイミング制御部１２ａは、直列スタート信号線を介して、ソースドライバ３１〜３３へと順にソーススタート信号ＳＳＴが伝送される。なお、ソースドライバ３１〜３３のいずれにも故障が発生していない場合、双方向スタート信号線Ｂ１、Ｂ２によってソーススタート信号ＳＳＴは、タイミング制御部１２ａにも伝送される。タイミング制御部１２ａは、双方向スタート信号線Ｂ１、Ｂ２から所定タイミングとなってもソーススタート信号ＳＳＴを入力できない場合に、ソースドライバ３１〜３３の故障と判定する。
【００５９】
タイミング制御部１２ａは、ソースドライバ３１〜３３のいずれかの故障を検出した場合には、上記の場合と伝送経路を切り替える。例えば、ソースドライバ３１の故障が検出された場合には、タイミング制御部１２ａは、双方向スタート信号線Ｂ１を利用して、ソーススタート信号ＳＳＴをソースドライバ３２へと伝送する。ソースドライバ３２に伝送されたソーススタート信号ＳＳＴは、ソースドライバ３３へと伝送される。ソースドライバ３３へ伝送されたソーススタート信号ＳＳＴは、直列スタート信号線を介して再びタイミング制御部１２ａへ戻る。なお、タイミング制御部１２ａは、ソースドライバ３１〜３３のいずれかに故障を検出すると、故障を検出したソースドライバ３１〜３３の動作を停止させる。すなわち、故障を検出したソースドライバ３１〜３３の電源をオフし、故障したソースドライバ３１〜３３からのソーススタート信号ＳＳＴの出力状態をハイインピーダンスとする。なお、ハイインピーダンスにすることを目的とするものであれば、電源オフ以外の手法を用いてもよい。
【００６０】
ソースドライバ３２の故障が検出された場合には、タイミング制御部１２ａは、直列スタート信号線を介して、タイミング制御部１２ａからソースドライバ３１へソーススタート信号ＳＳＴを伝送する。ソースドライバ３１に伝送されたソーススタート信号ＳＳＴは、ソースドライバ３１から双方向スタート信号線Ｂ１を介してタイミング制御部１２ａへ戻される。また、タイミング制御部１２ａは、双方向スタート信号線Ｂ２を介して、タイミング制御部１２ａからソースドライバ３３へソーススタート信号ＳＳＴを伝送する。ソースドライバ３３に伝送されたソーススタート信号ＳＳＴは、直列スタート信号線を介してタイミング制御部１２ａへ戻される。
【００６１】
ソースドライバ３３の故障が検出された場合には、タイミング制御部１２ａは、直列スタート信号線を介して、タイミング制御部１２ａからソーススタート信号ＳＳＴがソースドライバ３１へと伝送され、ソースドライバ３１に伝送されたソーススタート信号ＳＳＴは、直列スタート信号を介してソースドライバ３２へ伝送され、ソースドライバ３２に伝送されたソーススタート信号ＳＳＴは、双方向スタート信号線Ｂ２を介してタイミング制御部１２ａへと戻される。
【００６２】
以上のように、タイミング制御部１２ａは、故障の発生箇所に応じてソーススタート信号ＳＳＴの経路を切り替える。これにより、一部のソースドライバが故障した場合であっても、他のソースドライバにソーススタート信号ＳＳＴを供給できる。
【００６３】
尚、ゲートドライバ５１、５２の間のスタート信号線にも、双方向スタート信号線を接続してもよい。
【００６４】
次に、第２変形例に係る表示装置１ｂについて説明する。図６は、第２変形例に係る表示装置１ｂの構成図である。
【００６５】
図６に示すように、ソースドライバ３１〜３３のそれぞれには、タイミング制御部１２ａ〜１２ｃが接続している。また、各タイミング制御部１２ａ〜１２ｃがソーススタート信号ＳＳＴを出力するタイミングを制御する制御部１２ｄを設けている。これにより、ソースドライバ３１〜３３へのソーススタート信号ＳＳＴは、それぞれ独立したタイミング制御部１２ａ〜１２ｃにより供給される。これにより、ソースドライバ３１〜３３のうち一部が故障した場合であっても、他のソースドライバを駆動することができる。また、タイミング制御部１２ａ〜１２ｃのいずれかが故障した場合であっても、故障していないタイミング制御部は正常に作動するため、タイミング制御部の故障によるソースドライバへの影響を最小限に抑制できる。
【実施例２】
【００６６】
実施例２の表示装置について図７を参照しながら説明する。実施例２の表示装置１０００は、表示を制御する制御部１００と、情報を表示する液晶表示部２００と、制御部１００の制御に従ってソース線を選択的に駆動するソースドライバ回路３００と、同じく制御部１００の制御に従ってゲート線を選択的に駆動するゲートドライバ回路４００とを備えている。以下、各構成について詳細に説明する。
【００６７】
制御部１００は、表示装置１０００の動作を制御するものであり、ハードウェアとして図８に示すＣＰＵ（Central Processing Unit）１０１、ＲＯＭ（Read Only Memory）１０２、ＲＡＭ（Random Access Memory）１０３、入出力部１０４等を備えている。ＲＯＭ１０２には、制御プログラムが記録されており、この制御プログラムとＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３等のハードウェア資源との協働によって、図７に示す制御部１００の機能ブロックが構成される。制御部１００は、機能ブロックとして、図７に示す映像処理部１１０と、タイミング制御部１２０と、故障検知部１３０とを備えている。
なお、ＲＡＭ１０２には、ＣＰＵ１０１による演算途中のデータ、又は演算後のデータ等が保存される。また、入出力部１０４は、ＤＴＶ（デジタルテレビ）、カメラ、ナビゲーション装置等から出力される映像データ、画像データや、外部映像入力端子から入力した映像データ、画像データを入力してＣＰＵ１０１に出力する。また、入出力部１０４は、ＣＰＵ１０１で生成された制御信号を入出力部１０４を介してソースドライバ回路３００やゲートドライバ回路４００に出力する。
なお、制御部１００のハードウェアはＣＰＵ、ＲＯＭ、ＲＡＭに限定されるものではなく、論理回路や記憶装置を用いることもできる。
【００６８】
映像処理部１１０は、液晶表示部２００に表示させる画像データの画像サイズの調整や、画質（コントラスト、輝度、色調、ガンマ値）等の画像処理を行う。
タイミング制御部１２０は、映像処理部１１０で画質調整やサイズ調整を行った画像データを液晶表示部２００に表示する表示タイミングや表示位置を制御する。タイミング制御部１２０は、ソースドライバ回路３００やゲートドライバ回路４００を制御することで、表示タイミングや表示位置を制御する。
【００６９】
故障検知部１３０は、ソースドライバ回路３００やゲートドライバ回路４００の動作を監視し、これらの回路内に故障個所を検出すると、映像処理部１１０やタイミング制御部１２０に検出した故障個所を通知する。故障検知部１３０から異常通知を受けた映像処理部１１０やタイミング制御部１２０は、ソースドライバ回路３００やゲートドライバ回路４００に出力する信号を制御して、液晶表示部２００における故障検出回路が検出した故障領域以外の領域の情報を表示させる。
【００７０】
次に、図９を参照しながらソースドライバ回路３００と、ゲートドライバ回路４００とについて説明する。ソースドライバ回路３００内には、複数のソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃ、・・・、３０５ｎ（ｎは任意の自然数）が設けられている。同様に、ゲートドライバ回路４００内にも、複数のゲートドライバＩＣ４０５ａ、４０５ｂ、・・・、４００ｍ（ｍは任意の自然数）が設けられている。なお、図９には、３つのソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃを備えるソースドライバ回路３００を示す。また、２つのゲートドライバＩＣ４０５ａ、４０５ｂを備えるゲートドライバ回路４００を示す。また、ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃはほぼ同一の構成を備えているため、ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃを区別する必要がない場合には、ソースドライバＩＣ３０５と表記する。同様に、ゲートドライバＩＣ４０５ａ、４０５ｂもほぼ同一の構成を備えているため、ゲートドライバＩＣ４０５ａ、４０５ｂを区別する必要がない場合には、ゲートドライバＩＣ４０５と表記する。
【００７１】
次に、図１０を参照しながら制御部１００と、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃとを接続する信号の配線について説明する。
各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃと、映像処理部１１０とは、データ線３１１で接続されている。一方の端部で映像処理部１１０に接続したデータ線３１１は、途中で３分岐し他方の端部を各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃにそれぞれ接続している。なお、映像処理部１１０と各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃとを３本のデータ線でパラレルに接続してもよい。映像処理部１１０から各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃには、映像処理部１１０で映像処理された画像信号に応じた信号（以下、ソースデータ信号（ＳＤ信号と略記する場合もある）と呼ぶ）が出力される。
【００７２】
また、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃと、タイミング制御部１２０とは、それぞれ３本の制御線３１２、３１３、３１４で接続されている。一方の端部でタイミング制御部１２０に接続した制御線３１２、３１３は、途中で３分岐し他方の端部を各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃにそれぞれ接続している。また、制御線３１４は、タイミング制御部１２０と各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃとを３本の線３１４ａ、３１４ｂ、３１４ｃでパラレルに接続している。
タイミング制御部１２０から各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃには、制御線３１２を介して制御信号が送信される。制御信号は、ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃから各ソース線にＴＦＴ（（Thin Film Transistor）素子の駆動信号を出力するタイミングを制御する信号である。
また、タイミング制御部１２０から各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃには、制御線３１３を介してドットクロック信号（ＤＣＬ信号と略記する場合もある）が送信される。ドットクロック信号は、ソースドライバＩＣ３０５の動作タイミングを規定する信号である。
また、タイミング制御部１２０から各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃに制御線３１４ａ、３１４ｂ、３１４ｃを介してソーススタート信号（ＳＳＴ信号と略記する場合もある）が送信される。ソーススタート信号ＳＳＴは、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃに動作の開始タイミングを通知する信号である。また、ソーススタート信号は、各ソースドライバＩＣＩＣ３０５ａ、３０５ｂ、３０５ｃの故障を検知するための信号でもある。
【００７３】
また、故障検知部１３０とソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃとは、データ線３１５ａ、３１５ｂ、３１５ｃでそれぞれ接続されている。各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃは、ソーススタート信号を入力することで動作を開始し、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃ内での動作を完了すると、動作の正常完了を通知するソーススタートリターン信号（以下、ＳＳＴＲ信号と略記する場合もある）を故障検知部１３０に出力する。
故障検知部１３０は、タイミング制御部１２０からソーススタート信号を出力したソースドライバＩＣ３０５と、ソーススタート信号の出力タイミングとの通知を受けている。故障検知部１３０は、ソーススタート信号を出力してから所定時間を経過してもタイミング制御部１２０がソーススタート信号を送信したソースドライバＩＣ３０５からソーススタートリターン信号の送信がない場合、又はソーススタートリターン信号をタイミング制御部１２０で受信するタイミングに異常が生じている場合、このソースドライバＩＣ３０５には故障が生じていると判定する。なお、誤検知を防止するため、異常状態を数回連続して検出した場合に異常と判定する等、誤検知防止のために判断に冗長性を持たせることが望ましい（以降に記載の判断処理においても同様である）。
故障検知部１３０は、ソースドライバＩＣ３０５の故障を検出すると、故障を検出したソースドライバＩＣ３０５をタイミング制御部１２０と映像処理部１１０に通知する。通知を受けたタイミング制御部１２０は、故障の発生したソースドライバＩＣ３０５にはソーススタート信号を出力しないようにする。例えば、ソースドライバＩＣ３０５ａに故障を検出した場合、ソースドライバＩＣ３０５ｂとソースドライバＩＣ３０５ｃにソーススタート信号を出力する。
【００７４】
次に、図１１を参照しながら制御部１００と、各ゲートドライバＩＣ４０５ａ、４０５ｂとを接続する信号配線について説明する。
各ゲートドライバＩＣ４０５ａ、４０５ｂと、タイミング制御部１２０とは、それぞれ３本の制御線４１１、４１２、４１３で接続している。一方の端部でタイミング制御部１２０に接続した制御線４１１、４１２は、途中で２分岐し他方の端部で各ゲートドライバＩＣ４０５ａ、４０５ｂにそれぞれ接続している。また、制御線４１３は、制御線４１３ａと制御線４１３ｂとを有し、タイミング制御部１２０と各ゲートドライバＩＣ４０５ａ、４０５ｂとをパラレルで接続している。
タイミング制御部１２０から各ゲートドライバＩＣ４０５ａ、４０５ｂには、制御線４１１を介してゲートクロック信号（以下、ＧＣＬ信号とも略記する）が送信される。ゲートクロック信号は、各ゲートドライバＩＣ４０５ａ、４０５ｂの動作タイミングを規定する信号である。
また、タイミング制御部１２０から各ゲートドライバＩＣ４０５ａ、４０５ｂには、制御線４１２を介して制御信号が送信される。制御信号は、ゲートドライバＩＣ４０５ａ、４０５ｂから各ゲート線にＴＦＴ素子を駆動する駆動信号を出力するタイミングを制御する信号である。
また、タイミング制御部１２０から各ゲートドライバＩＣ４０５ａ、４０５ｂに制御線４１３ａ、４１３ｂを介してゲートスタート信号（ＧＳＴ信号と略記する場合もある）が送信される。ゲートスタート信号は、各ゲートドライバＩＣ４０５ａ、４０５ｂに動作の開始を通知する信号である。また、ゲートスタート信号は、各ゲートドライバＩＣ４０５ａ、４０５ｂの故障を検知するための信号でもある。
【００７５】
また、故障検知部１３０とゲートドライバＩＣ４０５ａ、４０５ｂとは、制御線４１４ａ、４１４ｂでそれぞれ接続している。ゲートドライバＩＣ４０５ａ、４０５ｂは、ゲートスタート信号を入力して動作を開始し、各ゲートドライバＩＣ４０５ａ、４０５ｂでの動作を完了すると、動作の正常完了を通知するゲートスタートリターン信号（以下、ＧＳＴＲ信号と略記することもある）を故障検知部１３０に出力する。
ソースドライバＩＣ３０５の場合と同様に、故障検知部１３０は、タイミング制御部１２０からゲートスタート信号を出力したゲートドライバＩＣ４０５と、ゲートスタート信号の出力タイミングとの通知を受けている。故障検知部１３０は、ゲートスタート信号を出力してから所定時間を経過してもタイミング制御部１２０がゲートスタート信号を送信したゲートドライバＩＣ４０５からゲートススタートリターン信号の送信がない場合に、このゲートドライバＩＣ４０５には故障が生じていると判定する。
故障検知部１３０は、ゲートドライバＩＣ４０５の故障を検出すると、故障を検出したゲートドライバＩＣ４０５をタイミング制御部１２０と映像処理部１１０に通知する。通知を受けたタイミング制御部１２０は、故障の発生したゲートドライバＩＣ４０５にはゲートスタート信号を出力しないようにする。尚、故障の発生していない残りのゲートドライバＩＣ４０５にはゲートスタート信号を正常時のタイミングで出力する。
【００７６】
次に、図１２を参照しながらソースドライバＩＣ３０５の構成について説明する。
ソースドライバＩＣ３０５は、デジタル回路３２１ａ〜３２１ｋ（ｋは任意の自然数）、ＡＮＤ（論理積）回路３２２ａ〜３２２ｋ、ホールド回路３２３ａ〜３２３ｋ、バッファ回路３２４ａ〜３２４ｋを備えている。
これらの各回路は、液晶表示部２００の各ソース線に対応して設けられている。１本のソース線に対応して、デジタル回路３２１ａ〜３２１ｋと、ＡＮＤ（論理積）回路３２２ａ〜３２２ｋと、ホールド回路３２３ａ〜３２３ｋと、バッファ回路３２４ａ〜３２４ｋとがそれぞれ１つ設けられている。なお、以下では、１本のソース線に対応して設けられたデジタル回路３２１ａ〜３２１ｋと、ＡＮＤ（論理積）回路３２２ａ〜３２２ｋと、ホールド回路３２３ａ〜３２３ｋと、バッファ回路３２４ａ〜３２４ｋとの１組を総称して駆動回路３２０と呼ぶ。また、図１２では、同一のソース線に対応して設けられた回路を小文字のアルファベットで表記している。例えば、駆動回路３２０ａでは、デジタル回路３２１ａと、ＡＮＤ回路３２２ａと、ホールド回路３２３ａと、バッファ回路３２４ａとが１セットで同一のソース線に対応して設けられている。また、以下の説明では、デジタル回路３２１ａ〜３２１ｋはほぼ同一の構成を備えているため、デジタル回路３２１ａ〜３２１ｋを区別する必要がない場合には、簡単にデジタル回路３２１と表記する。ＡＮＤ回路３２２ａ〜３２２ｋ、ホールド回路３２３ａ〜３２３ｋ、バッファ回路３２４ａ〜３２４ｋについても同様である。
【００７７】
デジタル回路３２１は、ドットクロック信号と、ソーススタート信号とを入力する。また、各デジタル回路３２１には、デジタル回路３２１の動作用の第１電源が供給されている。
デジタル回路３２１は、フリップフロップとして動作する。すなわち、デジタル回路３２１は、ドットクロック信号の立ち上がりタイミングに同期して、このときのソーススタート信号の信号レベル（ハイレベル又はローレベル）を保持する。デジタル回路３２１からＡＮＤ回路３２２と、後段のデジタル回路３２１には、デジタル回路３２１の保持する信号レベルに応じた信号が出力される。後段のデジタル回路３２１は、次のドットクロック信号の立ち上がりタイミングに同期して、前段のデジタル回路３２１の出力信号の信号レベル（ハイレベル又はローレベル）を取り込んで保持する。この動作を繰り返し、最終段のデジタル回路３２１から故障検知部１３０に信号がソーススタートリターン信号（ＳＳＴＲ）として出力される。
【００７８】
ＡＮＤ回路３２２は、ソースデータ信号と、デジタル回路３２１の出力信号とを入力する。また、ＡＮＤ回路３２２の出力側は、ホールド回路３２３に接続されている。ＡＮＤ回路３２２は、デジタル回路３２１の出力信号がハイレベルの場合に、ソースデータ信号をホールド回路３２３に出力する。なお、ＡＮＤ回路３２２はハイレベル又はローレベルの信号を出力するゲートして働くだけでなく、ＡＮＤ回路３２２の入力信号（ソースデータ信号の電圧）に応じた信号がホールド回路３２３に出力される。
【００７９】
ホールド回路３２３は、ＡＮＤ回路３２２の出力信号と、制御部１００から出力される制御信号とを入力する。ホールド回路３２３は、ＡＮＤ回路３２２の出力信号、つまりソースデータ信号を保持する。ソーススタート信号が最終段のデジタル回路３２１ｋまで伝達され、上述の動作が各駆動回路３２０で行われ、水平１ライン分のデータがホールド回路３２３に蓄えられると、タイミング制御部１２０から制御信号が出力され、各ホールド回路３２３ａ〜３２３ｋは、それぞれ各バッファ回路３２４ａ〜３２４ｋに保持したソースデータ信号を出力する。
なお、図１２には、ＡＮＤ回路３２２を設けた構成を図示するが、ＡＮＤ回路３２２のない構成であってもよい。この構成の場合、ホールド回路３２３の入力信号は、デジタル回路３２１の出力信号と、ソースデータ信号となる。この他に、ホールド回路３２３には制御信号も入力される。ホールド回路３２３は、デジタル回路３２１の信号出力タイミングに合わせてソースデータ信号を保持するように動作する。
【００８０】
バッファ回路３２４には、ホールド回路３２３の出力電圧の他に、基準電圧が供給される。また、バッファ回路３２４には、第２電源が供給されている。バッファ回路３２４は、Ｄ／Ａコンバータを備え、ホールド回路３２３に保持されたソースデータ信号（デジタル）に応じた駆動信号（アナログの電圧信号）をソース線に出力する。
【００８１】
なお、図１２に示すように、制御線３１３で制御部１００から送信されたドットクロック信号は、ソースドライバＩＣ３０５内の配線で分岐して、各デジタル回路３２１ａ〜３２１ｋにそれぞれ供給されている。また、制御線３１４で制御部１００から送信されたソーススタート信号は、ソースドライバＩＣ３０５内のデジタル回路３２１ａにだけ供給されている。各デジタル回路３２１が正常に動作する場合には、デジタル回路３２１の出力がドットクロック信号に同期して順次後段のデジタル回路に送られて、最終段のデジタル回路３２１ｋから出力されたソーススタートリターン信号がソースドライバＩＣ３０５に接続したデータ線３１５を介して制御部１００に送信される。
また、ソースドライバＩＣ３０５内でソースデータ信号をＡＮＤ回路３２２に送信する配線は、本線３３１と本線３３１から分岐した複数の支線３３２ａ〜３３２ｋとを有し、分岐した支線３３２ａ〜３３２ｋを各ＡＮＤ回路３２２に接続している。
同様に、ソースドライバＩＣ３０５内で制御信号をホールド回路３２３に送信する配線も、本線３３３と本線３３３から分岐した複数の支線３３４ａ〜３３４ｋとを有し、分岐した支線３３４ａ〜３３４ｋを各ホールド回路３２３に接続している。
【００８２】
なお、図１０には示していないが、図１２に示すようにソースデータ信号と、制御信号の送信に使用した配線(本線３３１、３３３)をソースドライバＩＣ３０５の出力ポートまで引き出し、ソースデータ信号と、制御信号とを故障検知部１３０に送信するようにしてもよい。この構成について図１３を参照しながら説明する。図１３には、ソースデータ信号の異常を検出するためのソースドライバＩＣ３０５内の信号配線と、ソースドライバＩＣ３０５と制御部１００との接続構成を示す。なお、図１３では、図１０に示す他のデータ線は省略している。
図１３には、ソースドライバＩＣ３０５として６つのソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃ、３０５ｄ、３０５ｅ、３０５ｆを示す。
ソースドライバＩＣ３０５ａ、３０５ｂは、共通のデータ線３１１ａでソースデータ信号の供給を受けている。また、ソースドライバＩＣ３０５ｃ、３０５ｄも、共通のデータ線３１１ｂでソースデータ信号の供給を受けている。同様に、ソースドライバＩＣ３０５ｅ、３０５ｆも、共通のデータ線３１１ｃでソースデータ信号の供給を受けている。なお、データ線３１１ａ〜３１１ｃで各ソースドライバＩＣ３０５ａ〜３０５ｆに供給されるソースデータ信号自体は同一の信号である。
例えば、ソースドライバＩＣ３０５ａでは、データ線３１１ａを介して送られるソースデータ信号を入力ポート３５１で入力すると、この信号をソースドライバＩＣ３０５ａ内の回路素子（ここでは、図１２に示すＡＮＤ回路３２２）に出力すると共に、別途設けた入力側の出力ポート３５２に出力するように配線がなされている。出力ポート３５２に出力されたソースデータ信号は、制御部１００に返送される。制御部１００でソースデータ信号を取得してデータにエラーがあるか否かを判定することで、ソースデータ信号がソースドライバＩＣ３０５に正常に送られているか否かを判定することができる。なお、ソースドライバＩＣ３０５ａと、ソースドライバＩＣ３０５ｂとは共通のデータ線３１１ａでソースデータ信号の供給を受けている。このため、制御部１００は、ソースドライバＩＣ３０５ａの出力ポート３５２から出力された信号に異常を検出した場合、データ線３１１ａに異常ありと判定し、ソースドライバＩＣ３０５ａとソースドライバＩＣ３０５ｂの動作を停止させる。同様に、ソースドライバＩＣ３０５ｃ又は３０５ｄの入力側で信号異常を検出した場合には、制御部１００は、共通のデータ線に接続したソースドライバＩＣ３０５ｃとソースドライバＩＣ３０５ｄの動作を停止させる。ソースドライバＩＣ３０５ｅとソースドライバＩＣ３０５ｆについても同様である。
また、制御信号や、制御信号を伝送する経路に異常があるか否かも図１３と同様な配線構造をとることで判定することができる。
【００８３】
また、ソースドライバＩＣ３０５ａの出力側には、回路素子内を通過したソースデータ信号を制御部１００に返送する出力ポート３５３が設けられている。回路素子内を通過したソースデータ信号を制御部１００に送信することで、ソースデータ信号が各回路素子に供給されているか否かを判定することができる。
なお、図１３に示す例では、２組のソースドライバＩＣ３０５を共通のデータ線３１１で接続しているが、各ソースドライバＩＣ３０５をデータ線３１１でそれぞれ接続する構成であってもよい。
【００８４】
次に、ソースドライバＩＣ３０５の動作タイミングについて図１４を参照しながら説明する。図１４には、制御部１００から各ソースドライバ回路３０５ａ〜３０５ｃに出力される水平１ライン分の信号波形を示す。
制御部１００から各ソースドライバＩＣ３０５ａ、ソースドライバＩＣ３０５ｂ、ソースドライバＩＣ３０５ｃには、ドットクロック信号（ＤＣＬ信号）が制御線３１２を介して供給されている。本実施例では、図９に示す画面の左側から画像を表示させる場合を例に説明する。このため、制御部１００は、まず、ソースドライバＩＣ３０５ａにソーススタート信号（図１４に示すＳＳＴ信号ａ）を供給する。
【００８５】
ソーススタート信号（ＳＳＴ信号ａ）の供給を受けたソースドライバＩＣ３０５ａは、まず、ソースドライバＩＣ３０５ａ内のデジタル回路３２１ａがソーススタート信号（ＳＳＴ信号ａ）とドットクロック信号との立ち上がりタイミングに同期してハイレベルの出力信号をＡＮＤ回路３２２ａと後段のデジタル回路３２１ｂに出力する。また、デジタル回路３２１ａの出力信号がハイレベルとなると、ＡＮＤ回路３２２ａからホールド回路３２３ａにソースデータ信号が出力され、ソースデータ信号の信号レベルがホールド回路３２３ａに保持される。 なお、ソーススタート信号（ＳＳＴ）がローレベルのときには、デジタル回路３２１ａの出力信号もローレベルとなる。従って、ソースデータ信号のホールド回路３２３への取り込みはない。
また、デジタル回路３２１ｂは、次のドットクロック信号の立ち上がりタイミングに同期して出力信号をハイレベルに変化させる。これによって、駆動回路３２０ｂのホールド回路３２３ｂにソースデータ信号の信号レベルが保持される。以下、同様にして駆動回路３２０は、ドットクロック信号の立ち上がりタイミングに順次同期して、ソースデータ信号の信号レベルを順次ホールド回路３２３に保持していく。
【００８６】
ソースドライバＩＣ３０５ａへのソースデータの書き込みが終了すると、制御部１００は、ソーススタート信号（図１４に示すＳＳＴ信号ｂ）をソースドライバＩＣ３０５ｂに出力する。
ソーススタート信号（ＳＳＴ信号ｂ）を入力したソースドライバＩＣ３０５ｂは、ソースドライバＩＣ３０５ａと同様に、ドットクロック信号の立ち上がりタイミングに順次同期して、ソースデータ信号をホールド回路３３ａ〜３３ｋに順次保持していく。
【００８７】
水平方向の１ライン分のデータが各ソースドライバＩＣ３０５ａ〜３０５ｃのホールド回路３２３ａ〜３２３ｋに保持されると、制御部１００は、制御信号の信号レベルをハイレベルに切り替える。制御信号がハイレベルとなることで各ホールド回路３２３ａ〜３２３ｋは、保持した信号レベルをバッファ回路３２４ａ〜３２４ｋに出力する。ホールド回路３２４ａ〜３２４ｋは、ホールド回路３２３ａ〜３２３ｋの出力信号レベルと、基準電圧との差分に応じた駆動信号を各ソース線に出力する。
【００８８】
その後、制御部１００は、ゲート線を駆動するゲートドライバＩＣ４０５にゲートスタート信号を出力する。ゲートスタート信号を入力したゲートドライバＩＣ４０５は、入力するゲートクロック信号の信号レベルがハイレベルとなるタイミングに合わせて、ゲート線に駆動信号を出力する。
【００８９】
次に、図１５、１６を参照しながら液晶表示部２００について説明する。
液晶表示部２００は、図１５に示すように液晶ユニット５００と、この液晶ユニット５００を照明するためのバックライトユニット６００とを備えている。液晶ユニット５００はバックライトユニット６００の表面側、即ち光が出射される出射面と対向して配設される。
液晶ユニット５００は、例えば、図１５に示すように、バックライトユニット６００側から順に、偏光板５１１、ＴＦＴ基板５１２、液晶層５１３、ＲＧＢの３原色の画素を持つカラーフィルタ基板５１４、ガラス基板５１５、偏光板５１６等を備えている。
また、バックライトユニット６００は、例えば、ＬＥＤの如き光源６１１と、光を導くための導光板６１３と、光源６１１からの照射光を導光板６１３に向けて反射する反射板６１２と、導光板６１３からの出射光を拡散するための光学フィルム６１４等を備えている。
【００９０】
また、ＴＦＴ基板５１２は、図１６に示すように、ソースドライバ回路３００、ゲートドライバ回路４００、垂直方向に配列されたゲート線ＳＣＬ、水平方向に配列されたソース線ＤＴＬ、ゲート線ＳＣＬとソース線ＤＴＬとの交差する領域毎に形成されたＴＦＴ素子ＥＬ、ＴＦＴ素子ＥＬに対応して形成された画素電極ＥＰ等を備え、ゲート線ＳＣＬ及びソース線ＤＴＬで囲まれた各領域がサブピクセルＳＢＰを構成している。
【００９１】
本実施例は、ソーススタート信号を入力したソースドライバＩＣ３０５が、正常に動作を完了して、ソーススタートリターン信号を出力するか否かを故障検知部１３０で監視する。
故障検知部１３０は、ソーススタートリターン信号を検出できなかった場合に、ソーススタートリターン信号を出力する予定であったソースドライバＩＣ３０５に故障が発生していると判定する。
【００９２】
ソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃにソーススタート信号を入力して、ソースドライバＩＣ３０５ａ〜３０５ｃからソーススタートリターン信号が出力されるか否かを監視することで、デジタル回路３２１ａ〜３２１ｋが正常に動作しているか否かを判定することができる。すなわち、ソーススタート信号をソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃに供給する制御線３１４ａに断線が生じていないか、デジタル回路３２１同士を接続する配線に断線がないか、、各デジタル回路３２１ａ〜３２１ｋに第１電源が正常に供給され、各デジタル回路３２１ａ〜３２１ｋが正常に動作しているか否かを判定することができる。
なお、ゲートドライバＩＣ４０５ａ、ＩＣ４０５ｂについても同様に処理することができる。
【００９３】
故障を検出した故障検知部１３０は、タイミング制御部１２０と映像処理部１１０に故障の発生したソースドライバＩＣ３０５又はソースドライバＩＣ４０５を通知する。故障の通知を受けたタイミング制御部１２０は、故障を検出したソースドライバＩＣ３０５へのソーススタート信号の出力を停止する。同様に、タイミング制御部１２０は、故障を検出したゲートドライバＩＣ４０５へのゲートスタート信号の出力を停止する。また、映像処理部１１０は、故障を検出したソースドライバＩＣ３０５やゲートドライバＩＣ４０５には黒画像を表示させるように処理を行う。すなわち、映像処理部１１０は、液晶表示部２００に表示予定の元画像を縮小し、故障したソースドライバＩＣ３０５やゲートドライバＩＣ４０５の表示領域に表示させる黒画像と合成する。故障したソースドライバＩＣ３０５やゲートドライバＩＣ４０５に黒画像を出力させる装置構成については、図２２を参照しながら後述する。
【００９４】
故障検出部１３０で故障を検出した後の制御部１００の動作を図１７を参照しながら説明する。図１７には、ソースドライバＩＣ３０５ａに故障が生じた場合に、制御部１００から出力される信号と、液晶表示部２００のソース線の駆動の様子とを示す。図１０に示すソースドライバＩＣ３０５ａで故障が検出されたとする。ソースドライバＩＣ３０５ａの故障が検出されると、制御部１００はソースドライバＩＣ３０５ａを動作させるタイミングとなってもソースドライバＩＣ３０５ａにソーススタート信号（ＳＳＴ信号ａ）を出力しない（図１７中にＳＳＴ信号ａを点線で示す）。ソースドライバＩＣ３０５ａはソーススタート信号ＳＳＴ信号ａが入力されないため、動作を開始しない。このため、図１７に示すようにソースドライバＩＣ３０５ａが表示を担当する領域のソース線には、駆動信号が出力されない。なお、図１７には、各ソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃと、これらの各ソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃに設けられた駆動回路３２０ａ〜３２０ｋとを示す。
また、制御部１００は、ドットクロック信号のカウントによりソースドライバＩＣ３０５ｂの動作開始タイミングになったと判定すると、制御線３１４ｂを介してソースドライバＩＣ３０５ｂにソーススタート信号（図１７に示すＳＳＴ信号ｂ）を出力する。ソーススタート信号ＳＳＴ信号ｂを入力したソースドライバＩＣ３０５ｂ内の駆動回路３２０ａ〜３２０ｋは、ドットクロック信号に同期して順次ソースデータ信号をホールド回路３２３ａ〜３２３ｋに保持する。同様にして、制御部１００は、ソースドライバＩＣ３０５ｃにソーススタート信号（ＳＳＴ信号ｃ）を出力する。ソーススタート信号ＳＳＴ信号ｃを入力したソースドライバＩＣ３０５ｃ内の駆動回路３２０ａ〜３２０ｋは、ドットクロック信号に同期して順次ソースデータ信号をホールド回路３２３ａ〜３２３ｋに保持する。
そして、制御部１００から出力される制御信号がハイレベルになると、ソースドライバＩＣ３０５ｂ及びソースドライバＩＣ３０５ｃ内のホールド回路３２３ａ〜３２３ｋに保持された信号レベルがバッファ回路３２４ａ〜３２４ｋに出力され、バッファ回路３２４ａ〜３２４ｋによって各ソース線に駆動信号が出力される。
【００９５】
図１８には、ゲートドライバＩＣ４０５ａに故障が生じた場合に、制御部１００から出力される信号と、液晶表示部２００のゲート線の駆動の様子とを示す。制御部１００は、ゲートドライバＩＣ４０５に故障を検出した場合にも、上述したように故障を検出したゲートドライバＩＣ４０５にはゲートスタート信号を出力しない。これによって、液晶表示部２００の表示領域が制限されることになる。
【００９６】
なお、制御部１００と各ソースドライバＩＣ３０５ａ〜３０５ｃとを接続する配線の構成は、図１９〜図２１に示す構成であってもよい。以下、これらの構成について説明する。
図１９に示す例では、ソースドライバＩＣ３０５ａとソースドライバＩＣ３０５ｂとの間に、セレクタ３７１ａを設けている。同じくソースドライバＩＣ３０５ｂとソースドライバＩＣ３０５ｃとの間にセレクタ３７１ｂを設けている。
なお、図１９、図２０に示す構成では、ソースドライバＩＣ３０５ａから出力されるソーススタートリターン信号（ＳＳＴＲ）を制御部１００に返送するのではなく、後段のソースドライバＩＣ３０５ｂにソーススタート信号として入力させる。同様にソースドライバＩＣ３０５ｂから出力されるソーススタートリターン信号（ＳＳＴＲ）を、後段のソースドライバＩＣ３０５ｃにソーススタート信号として入力させる。
【００９７】
セレクタ３７１ａは、データ線３７５ａでソースドライバＩＣ３０５ａと接続している。また、セレクタ３７１ａは、データ線３７６ａでソースドライバＩＣ３０５ｂに接続している。またセレクタ３７１ａは、制御線３７３ａと、データ線３７２ａで制御部１００に接続している。
同様に、セレクタ３７１ｂは、データ線３７５ｂでソースドライバＩＣ３０５ｂと接続している。また、セレクタ３７１ｂは、データ線３７６ｂでソースドライバＩＣ３０５ｃに接続している。またセレクタ３７１ｂは、制御線３７３ｂと、データ線３７２ｂで制御部１００に接続している。
【００９８】
ソースドライバＩＣ３０５ａからセレクタ３７１ａには、ソーススタート信号（ＳＳＴ）が出力される。ソースドライバＩＣ３０５ａとセレクタ３７１ａとを接続するデータ線３７５ａには、データ線３７４ａが接続されている。制御部１００は、データ線３７４ａを介して、ソースドライバＩＣ３０５ａから出力されるソーススタート信号をモニタする。制御部１００は、ソースドライバＩＣ３０５ａからソーススタート信号が出力されていないと判定すると、セレクタ３７１ａに切替信号を出力してセレクタ３７１ａの信号入力先を切り替える。セレクタ３７１ａは、制御部１００からの切替信号により、データ線３７５ａではなく、制御部１００に接続したデータ線３７２ａからの信号を入力する。制御部１００は、セレクタ３７１ａに切替信号を出力すると、データ線３７２ａにソーススタート信号を出力する。セレクタ３７１ａは、データ線３７２ａから供給されるソーススタート信号をソースドライバＩＣ３０５ｂに出力する。
なお、セレクタ３７１ｂの切り替えもセレクタ３７１ａと同様に行われるので、説明は省略する。
【００９９】
また、図２０に示す配線例では、ソースドライバＩＣ３０５ａからソースドライバＩＣ３０５ｂにソーススタート信号を送信するデータ線３８１ａに、データ線３８２ａの一方の端部を接続している。データ線３８２ａの他方の端部は、制御部１００に接続している。同様に、ソースドライバＩＣ３０５ｂからソースドライバＩＣ３０５ｃにソーススタート信号を送信するデータ線３８１ｂに、データ線３８２ｂの一方の端部を接続している。データ線３８２ｂの他方の端部を制御部１００に接続している。
また、ソーススタート信号をデータ線３８１ａに出力するソースドライバＩＣ３０５ａのドライバ３８４ａには、制御部１００に接続した制御線３８３ａが接続している。同様に、ソーススタート信号をデータ線３８１ｂに出力するソースドライバＩＣ３０５ｂのドライバ３８４ｂには、制御部１００に接続した制御線３８３ｂが接続している。
【０１００】
制御部１００は、ソースドライバＩＣ３０５ａからソースドライバＩＣ３０５ｂに出力されるソーススタート信号をデータ線３８２ａを介して入力し、モニタする。制御部１００は、ソースドライバＩＣ３０５ａからソースドライバＩＣ３０５ｂにソーススタート信号が出力されていないと判定すると、ドライバ３８４ａの出力を禁止に設定する信号を制御線３８３ａを介して出力する。制御部１００から信号を入力したドライバ３８４ａは、ソーススタート信号のデータ線３８１ａへの出力を停止する。また、制御部１００は、ソースドライバＩＣ３０５ａからソースドライバＩＣ３０５ｂへのソーススタート信号の出力を禁止に設定すると、データ線３８２ａを介してソースドライバＩＣ３０５ｂにソーススタート信号を出力する。すなわち、データ線３８２ａ，３８２ｂは双方向のデータ線であって、ソースドライバＩＣ３０５から出力されたソーススタート信号のモニタ信号を制御部１００に送信する。また、逆に制御部１００から出力されたソーススタート信号をソースドライバＩＣ３０５に送信する。
なお、ソースドライバＩＣ３０５ｂからソースドライバＩＣ３０５ｃにソーススタート信号が出力されないときも制御部１００は前述した処理と同様の処理を行う。
【０１０１】
また、図２１に示す配線の接続例では、各ソースドライバＩＣ３０５ａ、３０５ｂ、３０５ｃの出力側を同一のデータ線３８６で接続している。データ線３８６のもう一方の端部は、制御部１００に接続している。各ソースドライバＩＣ３０５ａ〜ＩＣ３０５ｃから出力されるソーススタートリターン信号（ＳＳＴＲ）は、共通のデータ線３８６によって制御部１００に返送される。
なお、ソースドライバＩＣ３０５がソーススタートリターン信号（ＳＳＴＲ）を出力すべきタイミングは決まっているので、制御部１００はソーススタートリターン信号（ＳＳＴＲ）の入力タイミングによりどのソースドライバＩＣ３０５から出力された信号であるのかを判定することができる。
なお、制御部１００と各ゲートドライバＩＣ４０５ａ〜４０５ｂとを接続する配線の構成を、図１９〜図２１に示す制御部１００と各ソースドライバＩＣ３０５ａ〜３０５ｃとを接続する配線の構成と同様の構成（ＳＳＴ信号に対応する部分がＧＳＴ信号に対応する部分に置き換わった構成）とすることも可能である。
【０１０２】
次に、図２２を参照しながら、故障が発生したソースドライバＩＣ３０５ａ〜３０５ｃに黒画を出力させる構成について説明する。
故障と判定したソースドライバＩＣ３０５の出力状態を不定としてしまうと、故障したソースドライバＩＣ３０５が担当する液晶表示部２００の表示に乱れが生じる。例えば、黒画像に白画像が混ざった表示が表示されてしまう。そこで、図２２に示すように制御部１００は、ソースドライバＩＣ３０５に故障を検出すると、故障を検出したソースドライバＩＣ３０５のホールド回路３２３とデジタル回路とにリセット信号を出力する。
ホールド回路３２３は、リセット信号を制御部１００から入力すると、ＡＮＤ回路３２２の出力信号の入力を停止し、制御部１００から出力される黒画像出力用の信号を入力する。バッファ回路３２４は、ホールド回路３２３から出力される信号をアナログ信号に変換して駆動信号としてソース線に出力することで、液晶表示部２００に黒画像が表示される。
【０１０３】
また、制御部１００は、リセット信号をデジタル回路３２１に出力してデジタル回路３２１の動作を停止させる。デジタル回路３２１の動作を停止させることで、装置の消費電力を削減することができる。また、制御部１００はデジタル回路３２１にリセット信号を出力した後に、ソーススタート信号をソースドライバＩＣ３０５に出力して、ソーススタートリターン信号がソースドライバＩＣ３０５から返ってくるか否かを判定する。これにより、リターン信号をデジタル回路３２１に送信する経路に異常があるか否かを判定することができる。
【０１０４】
以上の説明より明らかなように、本実施例の制御部１００は、ソースドライバＩＣ３０５ａ〜３０５ｃにソーススタート信号を出力すると、ソーススタート信号を入力したソースドライバＩＣ３０５ａ〜３０５ｃからソーススタートリターン信号が出力されるか否かを判定することで、各ソースドライバＩＣ３０５ａ〜３０５ｃの故障を判定している。
また、各ソースドライバＩＣ３０５ａ〜３０５ｃを動作させるソーススタート信号を制御部１００から各ソースドライバＩＣ３０５ａ〜３０５ｃにそれぞれ個別に別出力するようにしたことで、１つのソースドライバＩＣ３０５が故障しても他のソースドライバＩＣ３０５を動作させて表示を継続させることができる。
また、図１９、図２０に示す構成では、故障が検出された場合にだけ、故障したソースドライバＩＣ３０５よりも後段のソースドライバＩＣ３０５に制御部１００からソーススタート信号を供給することで、制御部１００の処理負荷を軽減させることができる。
【０１０５】
なお、上述した実施例では、ソーススタート信号ＳＳＴの異常に対処する例を示したが、ソース線信号（実施例の駆動信号）の生成に関与する信号、例えば、ビットクロック信号やソースデータ信号の異常を検出して、ソーススタート信号の場合と同様、後段の回路（実施例の駆動回路）に本来伝達されるべき補正信号を供給する構成でも同様の効果を生じる。
【実施例３】
【０１０６】
次に、バックライト２について説明する。
図２３は、バックライト２の説明図であり、図２３（Ａ）は、バックライトの模式的な正面図、図２３（Ｂ）は、ＬＥＤ８０の電気的な接続状態を示した図である。尚、図２３（Ａ）、図２３（Ｂ）において、説明に不要な箇所は省略してある。
【０１０７】
バックライト２は、導光板７０、複数のＬＥＤ８０、を含む。図２３（Ａ）に示すように、複数のＬＥＤ８０は、導光板７０の一側面に並設されている。この複数のＬＥＤ８０は、図２３（Ｂ）に示すように、複数のＬＥＤ８１、複数のＬＥＤ８２から構成される。尚、図２３（Ａ）、図２３（Ｂ）において、ＬＥＤ８０の個数と、ＬＥＤ８１、８２の合計の個数とは、図示を簡略化するために一致させていない。なお、以下では、複数のＬＥＤ８０を、導光板７０の一側面に並設した場合を説明するが、このような構成に限定されるものではない。例えば、図２９に示すような複数のＬＥＤ８０を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。また、図２３（Ｃ）に示すように直列接続された複数のＬＥＤ８１とＬＥＤ８２の数をさらに増やすことで導光板７０の一面にＬＥＤを配置することもできる。
【０１０８】
ＬＥＤ８１、８２は、駆動ドライバ９０によって駆動される。駆動ドライバ９０には、電流線９１、９２が接続されている。電流線９１、９２は、互いに独立している。また、駆動ドライバ９０は、電流線９１、９２へ独立して電流を供給する。電流線９１には、複数のＬＥＤ８１が直列に接続されている。電流線９２には、複数のＬＥＤ８２が直列に接続されている。
【０１０９】
尚、発光部としてＬＥＤ以外の光源を用いてもよい。
【０１１０】
ここで、本実施例に係るバックライト２とは異なる構成のバックライト２ｘについて説明する。図２４は、本実施例に係るバックライト２とは異なる構成のバックライト２ｘの構成図である。
【０１１１】
図２４に示すように、駆動ドライバ９０ｘと、複数のＬＥＤ８０とは電流線を介して接続されているが、駆動ドライバ９０ｘの入力側及び出力側では、電流線が一本に束ねられている。このため、例えば、この一本に束ねられている箇所で電流線が断線したような場合には、ＬＥＤ８０の全てに電流が供給されないことになる。このため、全てのＬＥＤ８０が駆動しないことになる。これにより、表示パネル２０へ導光することができず、表示パネル２０の視認性が悪化する。
【０１１２】
しかしながら、上述したバックライト２においては、例えば、電流線９１が断線した場合には、複数のＬＥＤ８１は駆動しないが、ＬＥＤ８２は駆動できる。従って、表示パネル２０の輝度は本来よりも低下するものの、表示パネル２０へ導光することができる。これにより、表示装置１の表示機能を維持できる。
【０１１３】
また、断線が生じなくとも、複数のＬＥＤ８１のうち、一部が故障した場合であっても、電流線９２、ＬＥＤ８２が正常であれば、複数のＬＥＤ８２により表示パネル２０へ導光することができる。
【０１１４】
次に、変形例に係るバックライトについて説明する。図２５は、変形例１に係るバックライトの構成図である。
【０１１５】
図２５に示すように、ＬＥＤ８１は、電流線９１に並列に接続されている。換言すれば、複数のＬＥＤ８１は、電流線９１によって駆動ドライバ９０ａと並列に接続している。同様に、電流線９２とＬＥＤ８２との接続についても同様である。
【０１１６】
例えば、ＬＥＤ８１の一部が故障した場合であっても、ＬＥＤ８１は電流線９１を介して駆動ドライバ９０ａと並列に接続されているので、故障していない他のＬＥＤ８１を駆動させることができる。従って、故障が生じたＬＥＤのみが、駆動せず、故障が生じていないＬＥＤは駆動される。これにより、表示パネル２０の輝度の低下をできる限り抑制でき、故障が発生した場合であっても表示機能を維持できる。なお、複数のＬＥＤ８１、８２を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。
【０１１７】
次に、図２６を参照しながら変形例２に係るバックライトの構成を説明する。
変形例２のバックライトも、図２３（Ａ）に示すように複数のＬＥＤを導光板７０の一側面に並設したものである。図２６に示す変形例２では、並設したＬＥＤの隣接するＬＥＤ同士を接続するのではなく、ＬＥＤ同士を間隔を開けて接続する。図２６に示す例では、ＬＥＤ８３とＬＥＤ８６とが同一の配線で接続されたグループに属し、ＬＥＤ８３のカソードがＬＥＤ８６のアノードに接続している。同様に、ＬＥＤ８４とＬＥＤ８７とが同一の配線で接続されたグループに属し、ＬＥＤ８４のカソードがＬＥＤ８７のアノードに接続している。また、ＬＥＤ８５とＬＥＤ８８とが同一の配線で接続されたグループに属し、ＬＥＤ８５のカソードがＬＥＤ８８のアノードに接続している。このようにＬＥＤを接続することで、例えば、ある１つのグループの配線が切れても、他のグループのＬＥＤは点灯しているので、全体の輝度は落ちるが液晶表示部２００の特定の領域だけが暗くなることがない。
なお、この変形例２でも複数のＬＥＤ８３、８４、８５を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。
【０１１８】
次に、図２７を参照しながら変形例３に係るバックライトの構成を説明する。
変形例３のバックライトも、図２３（Ａ）に示すように複数のＬＥＤを導光板７０の一側面に並設したものである。図２７に示す変形例３では、並設したＬＥＤの隣接するＬＥＤ同士を接続している。すなわち、図２７に示すように複数個の近接するＬＥＤ同士を接続した第１グループ９３と、第２グループ９４と、第３グループ９５とを設けている。各グループ９３、９４、９５のＬＥＤは、ソースドライバＩＣ３０５ａ〜３０５ｃの動作範囲に対応付けて配置している。また、各グループのＬＥＤは、同一の配線で接続されている。例えば、駆動ドライバ９０は、図７に示す制御部１００からの指示信号を入力して、故障したソースドライバＩＣ３０５やゲートドライバＩＣ４０５に応じて第１グループ９３、第２グループ９４、第３グループ９５のいずれかを消灯させる。例えば、図９に示す左端のソースドライバＩＣ３０５ａに故障が検出された場合には、駆動ドライバ９０は、制御部１００からの通知により対応する左端の第１グループ９３のＬＥＤを消灯させる。また、制御部１００は、ＬＥＤやその配線の故障を検出して、該当するエリアのソースドライバＩＣ３０５やゲートドライバＩＣ４０５の動作を停止させてもよい。また、制御部１００の制御により対応するグループのＬＥＤを停止させるのではなく、駆動ドライバ９０の制御により対応するグループのＬＥＤを停止させてもよい。
制御部１００からの指示に応じて駆動ドライバ９０がＬＥＤのグループを選択的に消灯させることにより、情報の表示されない領域がＬＥＤで照明されることがなく、消費電力を削減することができる。
なお、この変形例３でも複数のＬＥＤ８０を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。
【０１１９】
次に、図２８を参照しながら変形例４に係るバックライトの構成を説明する。
変形例４のバックライトも、図２３（Ａ）に示すように複数のＬＥＤを導光板７０の一側面に並設したものである。図２８に示す変形例４では、各ＬＥＤ８０と駆動ドライバ９０とをそれぞれ単独で接続し、駆動ドライバ９０が制御部１００からの指示に応じてＬＥＤの点灯と消灯を制御する。すなわち、駆動ドライバ９０と各ＬＥＤ８０とは個別配線で接続されている。このような構成であっても変形例３と同様に情報の表示されない領域がＬＥＤで照明されることがなく、消費電力を削減することができる。
なお、この変形例４でも、複数のＬＥＤ８０を導光板７０の一面にＬＥＤを格子状に面配置したものであってもよい。
【０１２０】
次に、図２９を参照しながら変形例５に係るバックライトの構成を説明する。
変形例５のバックライトは、複数のＬＥＤを導光板７０の一側面に並設したものではなく、導光板７０の一面（液晶層５１３の反対側の面）にＬＥＤを格子状に配置したものである。
複数個ずつのＬＥＤ８０のアノード側を同一の配線で接続し、接続した配線に流れる電流を検知する電流検知部９６ａ〜９６ｓ（ｓは任意の自然数））を設けている。同様に複数個ずつのＬＥＤ８０のカソード側を同一の配線で接続し、接続した配線に流れる電流を検知する電流検知部９７ａ〜９７ｔ（ｔは任意の自然数）を設けている。
電流検知部９６ａ〜９６ｓと電流検知部９７ａ〜９７ｔの測定値を比較することで、点灯していないＬＥＤ８０を検出することができる。従って、点灯していないＬＥＤ８０への電流供給を停止させることで、消費電力を削減することができる。
図３２に、表示装置１（１０００）の全体構成を示す。いわゆるAudio Visual Navigation 複合機への適用例である。図３２中、１０４０は表示部、２０００は制御部、２０１０はＣＤ（Compact Disk）／ＭＤ（Mini Disk）再生部、２０２０はラジオ受信部、２０３０はＴＶ受信部、２０４０はＤＶＤ再生、２０５０はＨＤ（Hard Disk）再生部、２０６０はナビゲーション部、１００（１０）は画像制御部（上述した実施例１及び２の制御部１０（１００）に該当する）、２１００は音声調整回路、２２１０は画像出力部、２１２０はＶＩＣＳ（Vehicle Information and Communication System）情報受信部、２１３０はＧＰＳ（Global Positioning System）情報受信部、２１４０はアンテナを選択するセレクタ、２１５０は操作部、２１６０はリモコン２１７０からの情報を送受信するリモコン送受信部、２１８０はメモリ、２１９０は外部音声／映像入力部、２２００はカメラ、２２２１は明るさ検知手段、２２２０は乗員検知手段、２２３０はリア表示部、２２４０はＥＴＣ（Electronic Toll Collection）車載器、２２５０は通信ユニットである。なお、多くの製品例では画像出力部２２１０と表示部１０４０とがユニット化され表示パネルが構成されており、本実施例もその構成例としている。
【０１２１】
表示部１０４０は、タッチパネル１０３０、液晶パネル（ユニット）５００及びバックライト（ユニット）６００から構成される。表示部１０４０には、液晶パネル（ユニット）５００以外のマトリクス駆動のフラットパネルディスレイ、例えば有機ＥＬディスプレイパネル、プラズマディスプレイパネル、冷陰極フラットパネルディスプレイ等も用いることもできる。
【０１２２】
各種ソース（ＣＤ／ＭＤ再生部２０１０、ラジオ受信部２０２０、ＴＶ受信部２０３０、ＤＶＤ再生部２０４０、ＨＤ再生部２０５０及びナビゲーション部２０６０）からの画像は、画像制御部１００（１０）で画像合成処理、画像拡縮処理、輝度や色調、コントラストなどの調整処理が施され、処理・調整された各画像が画像出力部２２１０を介して、表示部１０４０に表示される。また音声調整回路２１００では各スピーカ１１６０への分配や音量、音声が調整され、調整された音声が、スピーカ１１６０から出力される。
【０１２３】
制御部２０００は、ユーザ操作に基づく操作信号、各装置および車両からの指示信号（車両信号）、車速やエンジン回転数、各種警告等の各種信号等を入力し、それら信号に基づいて各部の動作制御、例えば画像処理内容の設定等の処理を行う。また、画像制御部１００（１０）には、表示部１０４０から表示部１０４０の異常を知らせる情報が入力される。
【０１２４】
メモリ２１８０は不揮発性メモリと揮発性メモリにより構成され、不揮発性メモリには後述の各種処理を行うためのデータ、例えば優先度決定のためのデータ、故障表示用の画像データ、音声制御用のデータ、画像処理用の各種パラメータ等が記憶され、揮発性メモリは各種演算処理等で使用される。なお、画像制御部１００（１０）が使用する画像処理用の各種プログラム、データについては、画像制御部１００（１０）内のメモリに記憶しておく方法（不揮発性メモリを利用）、メモリ２１８０のデータを直接利用する方法、起動時にメモリ２１８０のデータを画像制御部１００（１０）内のメモリ（揮発性）に転送して使用する方法、およびこれらの併用が可能である。
【０１２５】
図３３には、表示装置１（１０００）の車両内での装着位置を示す図である。表示装置１（１０００）は、カーナビゲーション画像等に加えスピードメータ等の車両制御用画像を表示するため、ダッシュボード３０００から運転席３１００にかけて配置される。スピードメータ等の車両制御用画像を表示しない場合、ダッシュボード３０００のみに配置されてもよい。表示装置１（１０００）の装着位置は、ユーザが視認できる位置であれば、上記に限定されない。例えば、表示装置１（１０００）はサンバイザー付近に装着されてもよい。
【０１２６】
本発明は、上述した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変形して実施することが可能である。
【０１２７】
タイミング制御部１２と映像処理部１４とを別体のＣＰＵ等により構成してもよい。ソースドライバ、ゲートドライバ、タイミング制御部、ＬＥＤは、上記実施例で示したように複数あってもよく、更に多くてもよい。
【０１２８】
また、上述した実施例では、図３０（Ａ）に示すように画像データの液晶表示部２００への表示方向を画面の左から右に表示させるとして説明した。これ以外に、例えば、図３０（Ｂ）に示すように液晶表示部２００の中央部分にソースドライバＩＣ３０５の故障が検出された場合に、その左右の表示領域を比較して、面積の大きい方の表領域から画像データを表示させてもよい。また、図３０（Ｃ）に示すように、表示方向を画面の右から左に表示させてもよい。
【０１２９】
また、上述した実施例では、ソースドライバ回路３００や、ゲートドライバ回路４００内に複数のソースドライバＩＣ３０５やゲートドライバＩＣ４０５を設けて、表示を担当する領域を分割していた。これ以外に、１つのソースドライバＩＣ３０５やゲートドライバＩＣ４０５で液晶表示部２００のすべての表示領域に情報を表示させるようにしてもよい。この場合、例えば、ソースドライバＩＣ３０５に設けられた複数の駆動回路３２０（図１２参照）の中から任意の駆動回路３２０を選択し、選択した駆動回路３２０の出力する信号（例えば、ソーススタートリターン信号、制御信号、ソースデータ信号）を制御部１００に出力するように構成する必要がある。ゲートドライバＩＣ４０５についても同様である。
また、上述した制御部１００、ソースドライバ回路３００、ゲートドライバ回路４００の機能を備える駆動用のＬＳＩチップをパネル基板の周辺部にチップオングラスにより実装してもよい。
【０１３０】
また、ソーススタートリターン信号又はソーススタート信号によりソースドライバ又はソースドライバＩＣの故障を検出する場合、ノイズ等の影響により誤判定してしまう場合がある。このため、誤判定を防止するためのしきい値（時間的なしきい値や、ソーススタートリターン信号又はソーススタート信号の信号電圧を規定したしきい値を設けて、しきい値との比較でソースドライバ又はソースドライバＩＣの故障を判定するとよい。例えば、設定された時間しきい値を超えてもソーススタートリターン信号又はソーススタート信号を受信できない場合に、該当のソースドライバ又はソースドライバＩＣの故障と判定する。また、設定された電圧しきい値よりも大きいソーススタートリターン信号又はソーススタート信号を受信できなかった場合に、該当のソースドライバ又はソースドライバＩＣの故障と判定する。
【符号の説明】
【０１３１】
１、１ａ、１ｂ 表示装置
２、２ａ バックライト
１０ 制御部
１２、１２ａ、１２１〜１２３ タイミング制御部
１４ 映像処理部
２０ 表示パネル
３１〜３３ ソースドライバ
４１〜４３ 監視素子
５１、５２ ゲートドライバ
７０ 導光板
８０、８１、８２ ＬＥＤ（発光部）
９０ 駆動ドライバ
９１、９２ 電流線
１００ 制御部
１１０ 映像処理部
１２０ タイミング制御部
１３０ 故障検知部
２００ 液晶表示部
３００ ソースドライバ回路
４００ ゲートドライバ回路
【特許請求の範囲】
【請求項１】
画像を表示可能な表示パネルと、
前記表示パネルを駆動するための第１及び第２ドライバと、
前記第１及び第２ドライバの駆動を制御するスタート信号を前記第１及び第２ドライバにそれぞれ供給するタイミング制御部と、
前記タイミング制御部と前記第１ドライバ、及び前記タイミング制御部と前記第２ドライバとをそれぞれ接続し、前記タイミング制御部から前記第１及び第２ドライバへ前記スタート信号を供給するスタート信号線とを備えた、表示装置。
【請求項２】
画像を表示可能な表示パネルと、
前記表示パネルを駆動するための第１及び第２ドライバと、
前記第１及び第２ドライバの駆動をそれぞれ制御するスタート信号を前記第１及び第２ドライバにそれぞれ供給するタイミング制御部と、
前記タイミング制御部と前記第１ドライバと前記第２ドライバとを直列に接続し、前記タイミング制御部から前記第１及び第２ドライバに前記スタート信号を伝送する一方向スタート信号線と、
前記第１ドライバと第２ドライバとの間で前記一方向スタート信号線に接続すると共に前記タイミング制御部に接続し、前記タイミング制御部から出力されるスタート信号を前記第１又は第２ドライバに伝送すると共に、前記第１又は第２ドライバから出力されるスタート信号を前記タイミング制御部に伝送する双方向スタート信号線とを備えた、表示装置。
【請求項３】
画像を表示可能な表示パネルと、
前記表示パネルを駆動するため、直列に接続された複数のドライバと、
前記直列に接続された複数のドライバにスタート信号を供給して、前記複数のドライバの駆動を制御するタイミング制御部と、
直列に接続されたドライバ間に配置され、前段のドライバから出力されたスタート信号を後段のドライバに供給するセレクタと、
前記前段のドライバからスタート信号が出力されないときに、前記タイミング制御部から出力されるスタート信号が前記後段のドライバに供給されるように前記セレクタを制御する制御部とを備えた、表示装置。
【請求項４】
互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ソース線に対するソース信号が順次伝達される表示装置において、
前記ソース信号の異常を検出するソース信号異常検出手段と、
前記ソース信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ソース信号を生成する補正ソース信号生成手段と、
前記補正ソース信号生成手段により生成された補正ソース信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ソース信号供給手段とを備えた、表示装置。
【請求項５】
互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ゲート線に対するゲート信号が順次伝達される表示装置において、
前記ゲート信号の異常を検出するゲート信号異常検出手段と、
前記ゲート信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ゲート信号を生成する補正ゲート信号生成手段と、
前記補正ゲート信号生成手段により生成された補正ゲート信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ゲート信号供給手段とを備えた、表示装置。
【請求項６】
互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ソース線に対するソース信号が順次伝達される表示装置を制御する表示制御装置において、
前記ソース信号の異常を検出するソース信号異常検出手段と、
前記ソース信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ソース信号を生成する補正ソース信号生成手段と、
前記補正ソース信号生成手段により生成された補正ソース信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ソース信号供給手段とを備えた、表示制御装置。
【請求項７】
互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ゲート線に対するゲート信号が順次伝達される表示装置を制御する表示制御装置において、
前記ゲート信号の異常を検出するゲート信号異常検出手段と、
前記ゲート信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ゲート信号を生成する補正ゲート信号生成手段と、
前記補正ゲート信号生成手段により生成された補正ゲート信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ゲート信号供給手段とを備えた、表示制御装置。
【請求項８】
液晶ユニットと、該液晶ユニットの照明する複数の光源からなるバックライトユニットとを有する表示装置において、
前記液晶ユニットの表示不良領域を検出する表示不良領域検出手段と、
前記表示不良領域検出手段により検出された表示不良領域に対応するバックライトユニットの光源を消灯する消灯制御手段とを備えた、表示装置。
【請求項９】
画像を表示可能な表示パネルと、
複数の光源体と、
前記複数の光源体からの光源を前記表示パネルへと導光する導光板と、
前記複数の光源体に配線接続し、電流を供給する駆動ドライバとを備え、
前記複数の光源体は、同一の配線で接続される複数のグループに分割され、隣接する光源体同士は、同一のグループに属さない、表示装置。
【請求項１０】
画像を表示可能な表示パネルと、
複数の光源体と、
前記複数の光源体からの光源を前記表示パネルへと導光する導光板と、
前記複数の光源体に配線接続し、電流を供給する駆動ドライバとを備え、
前記複数の光源体は、同一の配線で接続した複数のグループに分割され、隣接する所定個ずつの光源体が同一のグループに属する、表示装置。
【請求項１】
画像を表示可能な表示パネルと、
前記表示パネルを駆動するための第１及び第２ドライバと、
前記第１及び第２ドライバの駆動を制御するスタート信号を前記第１及び第２ドライバにそれぞれ供給するタイミング制御部と、
前記タイミング制御部と前記第１ドライバ、及び前記タイミング制御部と前記第２ドライバとをそれぞれ接続し、前記タイミング制御部から前記第１及び第２ドライバへ前記スタート信号を供給するスタート信号線とを備えた、表示装置。
【請求項２】
画像を表示可能な表示パネルと、
前記表示パネルを駆動するための第１及び第２ドライバと、
前記第１及び第２ドライバの駆動をそれぞれ制御するスタート信号を前記第１及び第２ドライバにそれぞれ供給するタイミング制御部と、
前記タイミング制御部と前記第１ドライバと前記第２ドライバとを直列に接続し、前記タイミング制御部から前記第１及び第２ドライバに前記スタート信号を伝送する一方向スタート信号線と、
前記第１ドライバと第２ドライバとの間で前記一方向スタート信号線に接続すると共に前記タイミング制御部に接続し、前記タイミング制御部から出力されるスタート信号を前記第１又は第２ドライバに伝送すると共に、前記第１又は第２ドライバから出力されるスタート信号を前記タイミング制御部に伝送する双方向スタート信号線とを備えた、表示装置。
【請求項３】
画像を表示可能な表示パネルと、
前記表示パネルを駆動するため、直列に接続された複数のドライバと、
前記直列に接続された複数のドライバにスタート信号を供給して、前記複数のドライバの駆動を制御するタイミング制御部と、
直列に接続されたドライバ間に配置され、前段のドライバから出力されたスタート信号を後段のドライバに供給するセレクタと、
前記前段のドライバからスタート信号が出力されないときに、前記タイミング制御部から出力されるスタート信号が前記後段のドライバに供給されるように前記セレクタを制御する制御部とを備えた、表示装置。
【請求項４】
互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ソース線に対するソース信号が順次伝達される表示装置において、
前記ソース信号の異常を検出するソース信号異常検出手段と、
前記ソース信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ソース信号を生成する補正ソース信号生成手段と、
前記補正ソース信号生成手段により生成された補正ソース信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ソース信号供給手段とを備えた、表示装置。
【請求項５】
互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ゲート線に対するゲート信号が順次伝達される表示装置において、
前記ゲート信号の異常を検出するゲート信号異常検出手段と、
前記ゲート信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ゲート信号を生成する補正ゲート信号生成手段と、
前記補正ゲート信号生成手段により生成された補正ゲート信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ゲート信号供給手段とを備えた、表示装置。
【請求項６】
互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ソース線に対するソース信号が順次伝達される表示装置を制御する表示制御装置において、
前記ソース信号の異常を検出するソース信号異常検出手段と、
前記ソース信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ソース信号を生成する補正ソース信号生成手段と、
前記補正ソース信号生成手段により生成された補正ソース信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ソース信号供給手段とを備えた、表示制御装置。
【請求項７】
互いに交差するゲート線群とソース線群を有し、各ゲート線と各ソース線間に設けられた画像素子をゲート線信号のタイミングでソース線信号に応じて駆動することにより表示する表示装置であって、ゲート線に対するゲート信号が順次伝達される表示装置を制御する表示制御装置において、
前記ゲート信号の異常を検出するゲート信号異常検出手段と、
前記ゲート信号異常検出手段により検出された異常位置に応じて、後段に伝達されるべき補正ゲート信号を生成する補正ゲート信号生成手段と、
前記補正ゲート信号生成手段により生成された補正ゲート信号を、検出された前記異常位置の後段に、伝達されるべきタイミングで供給する補正ゲート信号供給手段とを備えた、表示制御装置。
【請求項８】
液晶ユニットと、該液晶ユニットの照明する複数の光源からなるバックライトユニットとを有する表示装置において、
前記液晶ユニットの表示不良領域を検出する表示不良領域検出手段と、
前記表示不良領域検出手段により検出された表示不良領域に対応するバックライトユニットの光源を消灯する消灯制御手段とを備えた、表示装置。
【請求項９】
画像を表示可能な表示パネルと、
複数の光源体と、
前記複数の光源体からの光源を前記表示パネルへと導光する導光板と、
前記複数の光源体に配線接続し、電流を供給する駆動ドライバとを備え、
前記複数の光源体は、同一の配線で接続される複数のグループに分割され、隣接する光源体同士は、同一のグループに属さない、表示装置。
【請求項１０】
画像を表示可能な表示パネルと、
複数の光源体と、
前記複数の光源体からの光源を前記表示パネルへと導光する導光板と、
前記複数の光源体に配線接続し、電流を供給する駆動ドライバとを備え、
前記複数の光源体は、同一の配線で接続した複数のグループに分割され、隣接する所定個ずつの光源体が同一のグループに属する、表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【公開番号】特開２０１０−１０７９３３（Ｐ２０１０−１０７９３３Ａ）
【公開日】平成２２年５月１３日（２０１０．５．１３）
【国際特許分類】
【出願番号】特願２００９−２３１１６（Ｐ２００９−２３１１６）
【出願日】平成２１年２月３日（２００９．２．３）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＶＩＣＳ
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【Ｆターム（参考）】
【公開日】平成２２年５月１３日（２０１０．５．１３）
【国際特許分類】
【出願日】平成２１年２月３日（２００９．２．３）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＶＩＣＳ
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【Ｆターム（参考）】
[ Back to top ]