表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法
【課題】映像信号の段階数を超える階調数で階調制御を行うことができる表示装置の駆動方法を提供する。
【解決手段】駆動回路及び電流駆動型の発光部を有する表示素子を備えており、駆動回路は、駆動トランジスタ、及び、容量部を少なくとも備えている表示装置の駆動方法であって、所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する。
【解決手段】駆動回路及び電流駆動型の発光部を有する表示素子を備えており、駆動回路は、駆動トランジスタ、及び、容量部を少なくとも備えている表示装置の駆動方法であって、所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法に関する。より詳しくは、駆動回路及び電流駆動型の発光部を有する表示素子を備えた表示装置とその駆動方法、並びに、駆動回路及び電流駆動型の発光部を有する表示素子の駆動方法に関する。
【背景技術】
【0002】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス(Electroluminescence)を利用した有機エレクトロルミネッセンス発光部を備えた表示素子は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【0003】
液晶表示装置と同様に、電流駆動型の発光部を有する表示素子を備えた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される、電流駆動型の発光部を有する表示素子にあっては、発光部に加えて、発光部を駆動するための駆動回路を備えている。
【0004】
特開2007−310311号公報(特許文献1)の図3Bには、発光素子(発光部)3Dと、サンプリング用トランジスタ(書込みトランジスタ)3Aと、駆動用トランジスタ(駆動トランジスタ)3Bと、保持容量(容量部)3Cとから構成されている画素回路(表示素子)101が開示されており、また、図3Aには、画素回路101を備えた表示装置が開示されている。表示装置は、画素回路101から成る行毎に配された走査線WSLと、画素回路101から成る列毎に配された信号線(データ線)DTLとを備えている。走査線WSLには、主スキャナ(走査回路)104から制御信号(走査信号)が供給され、信号線DTLには、信号セレクタ(信号出力回路)103から映像信号や各種の基準電圧が供給される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−310311号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1に示すような従来の表示装置にあっては、データ線に供給する映像信号の値を制御することによって、表示素子の輝度の制御(階調制御)を行う。例えば、階調を0から255として制御を行う場合、換言すれば、階調数256として8ビット制御を行う場合には、28段階で値が変化する映像信号をデータ線に供給する必要がある。このように、映像信号の段階数によって階調数は制限される。
【0007】
従って、本発明の目的は、映像信号の段階数を超える階調数で階調制御を行うことができる、表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法を提供することにある。
【課題を解決するための手段】
【0008】
上記の目的を達成するための本発明の表示装置の駆動方法は、
第1の方向と第2の方向とに2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示装置の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する。
【0009】
上記の目的を達成するための本発明の表示装置は、
信号出力回路、走査回路及び電源部、並びに、
第1の方向と第2の方向とに2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示装置であって、
電源部の動作に基づいて所定の駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加された状態で、信号出力回路の動作に基づいて第1の映像信号が駆動トランジスタのゲート電極に印加されて第1の書込み処理が行われ、次いで、信号出力回路の動作に基づいて第2の映像信号が駆動トランジスタのゲート電極に印加されて第2の書込み処理が行われ、その後、走査回路の動作に基づいて駆動トランジスタのゲート電極が浮遊状態とされることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光し、
第1の書込み処理において、第1の映像信号が駆動トランジスタのゲート電極に印加される期間の長さが調整され、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度が制御される。
【0010】
上記の目的を達成するための本発明の表示素子の駆動方法は、
駆動回路及び電流駆動型の発光部を有しており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示素子の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する。
【発明の効果】
【0011】
本発明の表示装置の駆動方法あるいは表示素子の駆動方法にあっては、第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する。即ち、第2の映像信号の値に加えて、更に、第1の映像信号の値と第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値によって輝度を制御する。これにより、映像信号の段階数(より具体的には、第2の映像信号の段階数)を超える階調数の階調制御を行うことができる。また、本発明の表示装置にあっては、第2の映像信号の段階数を超える階調数の階調制御が行われるので、良好な画質の画像を表示することができる。
【図面の簡単な説明】
【0012】
【図1】図1は、実施例1の表示装置の概念図である。
【図2】図2は、駆動回路を含む表示素子の等価回路図である。
【図3】図3は、信号出力回路の1チャンネル分の模式的なブロック図である。
【図4】図4は、表示装置の一部分の模式的な一部断面図である。
【図5】図5は、実施例1の表示装置の駆動方法における第(n,m)番目の表示素子の動作を説明するためのタイミングチャートの模式図である。
【図6】図6の(A)乃至(D)は、表示素子の駆動回路を構成する各トランジスタの導通状態/非導通態等を模式的に示す図である。
【図7】図7の(A)乃至(D)は、図6の(D)に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態/非導通状態等を模式的に示す図である。
【図8】図8の(A)乃至(D)は、図7の(D)に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態/非導通状態等を模式的に示す図である。
【図9】図9の(A)乃至(C)は、図8の(D)に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態/非導通状態等を模式的に示す図である。
【図10】図10は、第1の書込み処理の期間の長さを変えたときの動作を説明するためのタイミングチャートの模式図である。
【図11】図11は、第1の映像信号の値を変えたときの動作を説明するためのタイミングチャートの模式図である。
【図12】図12は、図5に示す[期間−TP(2)7]内において第1の映像信号の値と駆動トランジスタのゲート電極に第1の映像信号を印加する期間の長さの値とを変えたときの、第2ノードの電位変化を説明するための模式的なグラフである。
【図13】図13は、第2の書込み処理を行う際の第2ノードの電位の調整範囲を説明するための模式的なグラフである。
【図14】図14は、電位補正値と、第1の映像信号の種類と、第1の書込み処理を行う期間の長さとの関係を説明するための表である。
【図15】図15は、記憶装置に記憶されているデータを説明するための表である。
【図16】図16は、駆動回路を含む表示素子の等価回路図である。
【発明を実施するための形態】
【0013】
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
1.本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法、全般に関する説明
2.実施例1
【0014】
[本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法、全般に関する説明]
本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法にあっては、第1の映像信号及び第2の映像信号の値は、少なくとも2段階でその値が変化する構成とすればよい。デジタル制御を行うといった観点からは、2,4,8,16,32・・・といった2の冪乗で表される段階で値が変化するといった構成が好ましい。これらの信号を発生する回路の共通化といった観点からは、第1の映像信号と第2の映像信号とは同じ段階数で値が変化する構成とすることが好ましいが、これに限るものではない。
【0015】
例えば8ビットの階調制御を行うとき、内部処理を8ビットを超える制御で行う構成とすることができる。一例として、内部処理を10ビット制御とし、第1の映像信号の値の制御に3ビット、第1の書込み処理において第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの制御に4ビット、第2の映像信号の値の制御に3ビットを割り当て、0〜255階調の表示に好適な、第1の映像信号の値と第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と第2の映像信号の値との組み合わせを、1024通りの組み合わせから適宜選択するといった構成を例示することができる。8ビットを超える階調制御を行う場合においても同様である。
【0016】
本発明の表示装置の駆動方法あるいは表示素子の駆動方法にあっては、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行う。尚、第1の書込み処理が終了した後、直ちに第2の書込み処理を行う構成であってもよいし、間を空けて第2の書込み処理を行う構成であってもよい。本発明の表示装置においても、第1の書込み処理が行われた後、直ちに第2の書込み処理が行われる構成であってもよいし、間を空けて第2の書込み処理が行われる構成であってもよい。
【0017】
本発明の表示装置の駆動方法あるいは表示素子の駆動方法にあっては、
容量部を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタの他方のソース/ドレイン領域とゲート電極に接続されており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加しているときに駆動トランジスタに電流が流れ、第1の映像信号の値と第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、駆動トランジスタの他方のソース/ドレイン領域の電位が変化し、容量部に保持される電圧の値が調整される構成とすることができる。また、本発明の表示装置においても同様の構成とすることができる。
【0018】
上述した好ましい構成を含む、本発明の表示装置、あるいは、本発明の表示装置の駆動方法に用いられる表示装置にあっては、更に、第1の方向に延びる複数の走査線と、第2の方向に延びる複数のデータ線とを備えており、駆動回路は、走査線に接続されたゲート電極と、データ線に接続された一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続された他方のソース/ドレイン領域とを有する書込みトランジスタを更に備えている構成とすることができる。そして、本発明の表示装置の駆動方法にあっては、走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から第1の映像信号を駆動トランジスタのゲート電極に印加し、次いで、データ線から第2の映像信号を駆動トランジスタのゲート電極に印加し、その後、走査信号が終了して書込みトランジスタが非導通状態となることによって駆動トランジスタのゲート電極を浮遊状態とする構成とすることができる。また、本発明の表示装置にあっては、走査線からの走査信号によって書込みトランジスタが導通状態とされ、データ線から第1の映像信号が駆動トランジスタのゲート電極に印加され、次いで、データ線から第2の映像信号が駆動トランジスタのゲート電極に印加され、その後、走査信号が終了して書込みトランジスタが非導通状態となることによって駆動トランジスタのゲート電極が浮遊状態とされる構成とすることができる。
【0019】
上述した各種の好ましい構成を含む、本発明の表示装置、あるいは、本発明の表示装置の駆動方法に用いられる表示装置にあっては、更に、第1の方向に延びる複数の給電線を備えており、駆動トランジスタの一方のソース/ドレイン領域は給電線に接続されている構成とすることができる。そして、上述した各種の好ましい構成を含む本発明の表示装置の駆動方法にあっては、給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加する構成とすることができる。同様に、上述した好ましい構成を含む本発明の表示装置にあっては、給電線から駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加される構成とすることができる。
【0020】
上述した各種の好ましい構成を含む、本発明の表示装置の駆動方法あるいは本発明の表示素子の駆動方法にあっては、第1の書込み処理の前に、
基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース/ドレイン領域の電位とを初期化し、次いで、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、以て、駆動トランジスタの他方のソース/ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う構成とすることができる。同様に、上述した各種の好ましい構成を含む本発明の表示装置にあっては、初期化や閾値電圧キャンセル処理が行われる構成とすることができる。
【0021】
上述した初期化と閾値電圧キャンセル処理を行う表示装置の駆動方法にあっては、表示装置が上述した複数の走査線と複数のデータ線とを備え、駆動回路が上述した書込みトランジスタを備えている場合には、走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から第1の映像信号と第2の映像信号と基準電圧を駆動トランジスタのゲート電極に印加する構成とすることができる。そして、表示装置が上述した複数の給電線を備えており、駆動トランジスタの一方のソース/ドレイン領域が給電線に接続されている場合には、給電線から駆動電圧と初期化電圧を駆動トランジスタの一方のソース/ドレイン領域に印加する構成とすることができる。上述した各種の好ましい構成を含む本発明の表示装置において初期化や閾値電圧キャンセル処理が行われる場合においても、データ線から第1の映像信号と第2の映像信号と基準電圧が駆動トランジスタのゲート電極に印加される構成とすることができるし、給電線から駆動電圧と初期化電圧が駆動トランジスタの一方のソース/ドレイン領域に印加される構成とすることができる。
【0022】
閾値電圧キャンセル処理によって、駆動トランジスタの他方のソース/ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達すると、駆動トランジスタは非導通状態となる。一方、駆動トランジスタの他方のソース/ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達しない場合には、駆動トランジスタは非導通状態とはならない。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタが非導通状態となることを要しない。
【0023】
上述した各種の好ましい構成を含む、本発明の表示装置、あるいは、本発明の表示装置の駆動方法に用いられる表示装置(以下、これらを総称して、単に、本発明の表示装置と呼ぶ場合がある)は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、1つの画素は複数の副画素から成る構成、具体的には、1つの画素は、赤色発光副画素、緑色発光副画素、及び、青色発光副画素の3つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの3種の副画素に更に1種類あるいは複数種類の副画素を加えた1組(例えば、輝度向上のために白色光を発光する副画素を加えた1組、色再現範囲を拡大するために補色を発光する副画素を加えた1組、色再現範囲を拡大するためにイエローを発光する副画素を加えた1組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた1組)から構成することもできる。
【0024】
表示装置の画素(ピクセル)の値として、VGA(640,480)、S−VGA(800,600)、XGA(1024,768)、APRC(1152,900)、S−XGA(1280,1024)、U−XGA(1600,1200)、HD−TV(1920,1080)、Q−XGA(2048,1536)の他、(1920,1035)、(720,480)、(1280,960)等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【0025】
本発明の表示装置を構成する表示素子、あるいは、本発明の表示素子の駆動方法に用いられる表示素子(以下、これらを総称して、単に、本発明の表示素子と呼ぶ場合がある)にあっては、電流駆動型の発光部として、有機エレクトロルミネッセンス発光部、LED発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、いわゆる上面発光型であってもよいし、下面発光型であってもよい。有機エレクトロルミネッセンス発光部は、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【0026】
表示装置にあっては、走査線、データ線、給電線等の各種の配線は、周知の構成や構造とすることができる。また、電源部、走査回路、及び、信号出力回路等の各種の回路は、周知の回路素子等を用いて構成することができる。
【0027】
駆動回路を構成するトランジスタとして、例えば、nチャネル型の薄膜トランジスタ(TFT)を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。nチャネル型のトランジスタにあってはLDD構造(Lightly Doped Drain構造)が形成されていてもよい。場合によっては、LDD構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域となる一方のソース/ドレイン領域にのみLDD構造を形成した構成とすることもできる。尚、例えば、pチャネル型の薄膜トランジスタを用いてもよい。
【0028】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され(例えば、支持体上に形成され)、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース/ドレイン領域は、発光部の一端(発光部に備えられたアノード電極等)に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【0029】
支持体や後述する基板の構成材料として、高歪点ガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B2O3・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)等のガラス材料の他、可撓性を有する高分子材料、例えば、ポリエーテルスルホン(PES)やポリイミド、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)に例示される高分子材料を例示することができる。尚、支持体や基板の表面に各種のコーティングが施されていてもよい。支持体と基板の構成材料は、同じであってもよいし異なっていてもよい。可撓性を有する高分子材料から成る支持体及び基板を用いれば、可撓性を有する表示装置を構成することができる。
【0030】
1つのトランジスタの有する2つのソース/ドレイン領域において、「一方のソース/ドレイン領域」という用語を、電源側に接続されたソース/ドレイン領域といった意味において使用する場合がある。また、トランジスタが導通状態にあるとは、ソース/ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース/ドレイン領域から他方のソース/ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタが非導通状態にあるとは、ソース/ドレイン領域間にチャネルが形成されていない状態を意味する。また、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料(導電性高分子)から成る層から構成することができる。
【0031】
本明細書における各種の式に示す条件は、式が数学的に厳密に成立する場合の他、式が実質的に成立する場合にも満たされる。式の成立に関し、表示素子や表示装置の設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【0032】
以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【実施例1】
【0033】
実施例1は、本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法に関する。
【0034】
実施例1の表示装置の概念図を図1に示し、駆動回路11を含む表示素子10の等価回路図を図2に示す。図1や図2に示すように、実施例1の表示装置は、信号出力回路102、走査回路101及び電源部100、並びに、2次元マトリクス状に配列され、それぞれが駆動回路11及び電流駆動型の発光部ELPを有する表示素子10を備えている。
【0035】
表示素子10は、第1の方向(図1においてX方向、以下、行方向と呼ぶ場合がある)にN個、第2の方向(図1においてY方向、以下、列方向と呼ぶ場合がある)にM個、合計N×M個の、2次元マトリクス状に配列されている。表示素子10の行数はMであり、各行を構成する表示素子10の数はNである。尚、図1においては、3×3個の表示素子10を図示しているが、これは、あくまでも例示に過ぎない。
【0036】
表示装置は、更に、走査回路101に接続され、第1の方向に延びる複数(M本)の走査線SCL、信号出力回路102に接続され、第2の方向に延びる複数(N本)のデータ線DTL、及び、電源部100に接続され、第1の方向に延びる複数(M本)の給電線PS1を備えている。第m行目(但し、m=1,2・・・,M)の表示素子10は、第m番目の走査線SCLm、及び、第m番目の給電線PS1mに接続されており、1つの表示素子行を構成する。また、第n列目(但し、n=1,2・・・,N)の表示素子10は、第n番目のデータ線DTLnに接続されている。
【0037】
図2に示すように、駆動回路11は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタTRD、及び、容量部C1を少なくとも備えており、駆動トランジスタTRDのソース/ドレイン領域を介して発光部ELPに電流が流れる。後で図4を参照して詳しく説明するが、表示素子10は、駆動回路11と、この駆動回路11に接続された発光部ELPとが積層された構造を有する。発光部ELPは有機エレクトロルミネッセンス発光部から成る。
【0038】
駆動回路11は、駆動トランジスタTRDに加えて、更に、書込みトランジスタTRWを備えている。駆動トランジスタTRDと書込みトランジスタTRWは、nチャネル型のTFTから成る。尚、例えば書込みトランジスタTRWがpチャネル型のTFTから成る構成とすることもできる。また、駆動回路11は、例えば後述する図16に示すように、更に別のトランジスタを備えていてもよい。
【0039】
容量部C1は、駆動トランジスタTRDのソース領域に対するゲート電極の電圧(所謂ゲート−ソース間電圧)を保持するために用いられる。この場合の「ソース領域」とは、発光部ELPが発光するときに「ソース領域」として働く側のソース/ドレイン領域を意味する。表示素子10の発光状態においては、駆動トランジスタTRDの一方のソース/ドレイン領域(図2において給電線PS1に接続されている側)はドレイン領域として働き、他方のソース/ドレイン領域(発光部ELPの一端、具体的には、アノード電極に接続されている側)はソース領域として働く。容量部C1を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタTRDの他方のソース/ドレイン領域とゲート電極に接続されている。
【0040】
書込みトランジスタTRWは、走査線SCLに接続されたゲート電極と、データ線DTLに接続された一方のソース/ドレイン領域と、駆動トランジスタTRDのゲート電極に接続された他方のソース/ドレイン領域とを有する。
【0041】
駆動トランジスタTRDのゲート電極は、書込みトランジスタTRWの他方のソース/ドレイン領域と容量部C1の他方の電極とが接続された、第1ノードND1を構成する。駆動トランジスタTRDの他方のソース/ドレイン領域は、容量部C1の一方の電極と発光部ELPのアノード電極とが接続された、第2ノードND2を構成する。
【0042】
発光部ELPの他端(具体的には、カソード電極)は、第2の給電線PS2に接続されている。図1に示すように、第2の給電線PS2は、全ての表示素子10において共通である。
【0043】
発光部ELPのカソード電極には、第2の給電線PS2から、後述する所定の電圧VCatが印加される。発光部ELPの容量を符号CELで表す。また、発光部ELPの発光に必要とされる閾値電圧をVth-ELとする。即ち、発光部ELPのアノード電極とカソード電極との間にVth-EL以上の電圧が印加されると、発光部ELPは発光する。
【0044】
発光部ELPは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。電源部100及び走査回路101の構成や構造は、周知の構成や構造とすることができる。信号出力回路102の構成については後述する。
【0045】
ここで、駆動トランジスタTRDは、表示素子10の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式(1)に従ってドレイン電流Idsを流すように駆動される。上述したように、表示素子10の発光状態においては、駆動トランジスタTRDの一方のソース/ドレイン領域はドレイン領域として働き、他方のソース/ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタTRDの一方のソース/ドレイン領域を単にドレイン領域と呼び、他方のソース/ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ :実効的な移動度
L :チャネル長
W :チャネル幅
Vgs:ソース領域に対するゲート電極の電圧
Vth:閾値電圧
Cox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
【0046】
Ids=k・μ・(Vgs−Vth)2 (1)
【0047】
このドレイン電流Idsが発光部ELPを流れることで、表示素子10の発光部ELPが発光する。更には、このドレイン電流Idsの値の大小によって、表示素子10の発光部ELPにおける発光状態(輝度)が制御される。
【0048】
書込みトランジスタTRWの導通状態/非導通状態は、書込みトランジスタTRWのゲート電極に接続された走査線SCLからの走査信号、具体的には、走査回路101からの走査信号によって制御される。
【0049】
書込みトランジスタTRWの一方のソース/ドレイン領域には、データ線DTLから、信号出力回路102の動作に基づいて種々の信号や電圧が印加される。具体的には、信号出力回路102から、後述する第1の映像信号VSig1と第2の映像信号VSig2と所定の基準電圧VOfsが印加される。尚、VSig1、VSig2、VOfsに加えて更に別の電圧が印加されるといった構成であってもよい。
【0050】
図1に示すように、信号出力回路102は、第1の映像信号VSig1と第2の映像信号VSig2を生成する映像信号生成部102A、基準電圧VOfsを生成する基準電圧生成部102B、映像信号生成部102Aと基準電圧生成部102Bをデータ線DTLに接続するためのスイッチSW1,SW2を有する信号切替部102C、映像信号生成部102Aと信号切替部102Cの動作を制御するセレクタ102D、種々のパルスを発生するパルス発生回路102E、及び、後述する図15に示すデータが記憶されている記憶装置(メモリ)102Fを備えている。尚、信号出力回路102の構成は例示であり、これに限るものではない。
【0051】
表示装置は行単位で線順次走査され、各水平走査期間にあっては、図1に示す信号切替部102CにおけるスイッチSW1が先ず導通状態とされる(スイッチSW2は非導通状態)。その後、スイッチSW1が非導通状態とされ、スイッチSW2が導通状態とされる。次いで、スイッチSW1,SW2の非導通状態/導通状態が適宜切り替えられる。実施例1では、外部から供給される、例えば8ビットに離散化された入力信号の値(最大255)に応じて、第1の映像信号VSig1と第2の映像信号VSig2の値が選択され、且つ、スイッチSW1,SW2を切り替えるタイミングが適宜制御されることによって、発光部ELPが発光する輝度が制御される。
【0052】
図3は、信号出力回路102の1チャンネル分の模式的なブロック図である。パルス発生回路102Eには、例えば図示せぬ制御部から、水平走査期間の始期の基準となる水平同期信号HSyncや、基準クロックCLKが供給される。パルス発生回路102Eは、水平同期信号HSync及び基準クロックCLKに基づいて、水平同期信号HSyncの始期からの立ち上がりや立ち下り時期を異にする種々のパルスを発生する。
【0053】
セレクタ102Dは、外部から入力される入力信号の値に基づいて記憶装置102Fに記憶されているデータを参照する。そして、セレクタ102Dは、参照したデータに基づいて、第1の映像信号VSig1と第2の映像信号VSig2の種類(値)を選択する選択信号を映像信号生成部102Aに順次供給すると共に、パルス発生回路102Eが生成する種々のパルスから適宜パルスを選択して、切替信号として信号切替部102Cに供給する。データ線DTLには、水平走査期間において、先ず基準電圧VOfsが供給され、次いで、切替信号に基づいて、第1の映像信号VSig1が供給され、その後、第2の映像信号VSig2が供給される。尚、実施例1にあっては、データ線への第1の映像信号VSig1の供給が終了した後、第2の映像信号VSig2が供給されるまでの間に、基準電圧VOfsが供給される。
【0054】
図4に表示装置の一部分の模式的な一部断面図を示す。駆動回路11を構成するトランジスタTRD,TRW及び容量部C1は支持体20上に形成され、発光部ELPは、例えば、層間絶縁層40を介して、駆動回路11を構成するトランジスタTRD,TRW及び容量部C1の上方に形成されている。また、駆動トランジスタTRDの他方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図4においては、駆動トランジスタTRDのみを図示する。その他のトランジスタは隠れて見えない。
【0055】
より具体的には、駆動トランジスタTRDは、ゲート電極31、ゲート絶縁層32、半導体層33に設けられたソース/ドレイン領域35,35、及び、ソース/ドレイン領域35,35の間の半導体層33の部分が該当するチャネル形成領域34から構成されている。一方、容量部C1は、他方の電極36、ゲート絶縁層32の延在部から構成された誘電体層、及び、一方の電極37から成る。ゲート電極31、ゲート絶縁層32の一部、及び、容量部C1を構成する他方の電極36は、支持体20上に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域35は配線38(給電線PS1に対応する)に接続され、他方のソース/ドレイン領域35は一方の電極37に接続されている。駆動トランジスタTRD及び容量部C1等は、層間絶縁層40で覆われており、層間絶縁層40上に、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に出射される。尚、一方の電極37とアノード電極51とは、層間絶縁層40に設けられたコンタクトホールによって接続されている。また、カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56,55を介して、ゲート絶縁層32の延在部上に設けられた配線39(第2の給電線PS2に対応する)に接続されている。
【0056】
図4等に示す表示装置の製造方法を説明する。先ず、支持体20上に、走査線SCL等の各種配線、容量部C1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ELPを形成する。そして、上記工程を経た支持体20と基板21を対向させ周囲を封止した後、例えば外部の回路との結線を行い、表示装置を得ることができる。
【0057】
実施例1の表示装置は、複数の表示素子10(例えば、N×M=1920×480)を備えている、カラー表示の表示装置である。各表示素子10は副画素を構成すると共に、複数の副画素から成る群によって1画素を構成し、行方向と列方向とに2次元マトリクス状に画素が配列されている。1画素は、走査線SCLの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の3種類の副画素から構成されている。
【0058】
次いで、実施例1の表示装置の駆動方法、及び、実施例1の表示装置を用いた表示素子の駆動方法(以下、単に、実施例1の駆動方法と略称する)について説明する。表示装置は、(N/3)×M個の2次元マトリクス状に配列された画素から構成されている。表示フレームレートをFR(回/秒)とする。第m行目に配列された(N/3)個の画素(N個の副画素)のそれぞれを構成する表示素子10が同時に駆動される。換言すれば、第1の方向に沿って配されたN個の表示素子10にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。表示装置を行単位で線順次走査するときの1行当たりの走査期間、より具体的には、1水平走査期間(所謂1H)は、(1/FR)×(1/M)秒未満である。
【0059】
第m行、第n列目に位置する表示素子10を、以下、第(n,m)番目の表示素子10あるいは第(n,m)番目の副画素と呼ぶ。第m行目に配列された各表示素子10に対応する水平走査期間(以下、第m番目の水平走査期間Hmと呼ぶ場合がある)が終了するまでに、各種の処理(後述する閾値電圧キャンセル処理、第1の書込み処理及び第2の書込み処理)が行われる。尚、第1の書込み処理及び第2の書込み処理は、第m番目の水平走査期間Hm内に行われる。
【0060】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【0061】
VSig1 :第1の映像信号
・・・2ボルト〜8ボルト
VSig2 :第2の映像信号
・・・2ボルト〜8ボルト
VOfs :駆動トランジスタTRDのゲート電極(第1ノードND1)に印加する基準電圧
・・・0ボルト
VCC-H :発光部ELPに電流を流すための駆動電圧
・・・20ボルト
VCC-L :駆動トランジスタTRDの他方のソース/ドレイン領域(第2ノードND2)の
電位を初期化するための初期化電圧
・・・−10ボルト
Vth :駆動トランジスタTRDの閾値電圧
・・・3ボルト
VCat :発光部ELPのカソード電極に印加される電圧
・・・0ボルト
Vth-EL:発光部ELPの閾値電圧
・・・4ボルト
【0062】
実施例1にあっては、第1の映像信号VSig1と第2の映像信号VSig2はP段階(但し、Pは2以上の自然数)でそれらの値が変化するとし、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する期間の長さは、Q段階(但し、Qは3以上の自然数)でその値が変化するとして説明する。
【0063】
第1の映像信号VSig1が第p段階(但し、p=1,2・・・,P)の映像信号であることを明示する場合には、映像信号VSig1[p]と表す。同様に、第2の映像信号VSig2が第p段階の映像信号であることを明示する場合には、映像信号VSig2[p]と表す。また、VSig1[1],VSig2[1]は2ボルト、VSig1[P],VSig2[P]は8ボルトであり、「p」の値に応じて第1の映像信号VSig1[p]及び第2の映像信号VSig2[p]の値は線形に変化するとする。
【0064】
図5は、実施例1の駆動方法における第(n,m)番目の表示素子10の動作を説明するためのタイミングチャートである。実施例1の駆動方法における駆動回路11を構成する各トランジスタの導通状態/非導通状態等を模式的に図6の(A)乃至(D)、図7の(A)乃至(D)、図8の(A)乃至(D)、及び、図9の(A)乃至(C)に示す。
【0065】
図5に示すように、各水平走査期間において、信号出力回路102から、基準電圧VOfs、第1の映像信号VSig1、第2の映像信号VSig2をデータ線DTLnに順次供給する。尚、上述したように、実施例1にあっては、第1の映像信号VSig1と第2の映像信号VSig2の間に、基準電圧VOfsが供給される。
【0066】
具体的には、現表示フレームにおける第m番目の水平走査期間Hmに対応して、データ線DTLnには、先ず基準電圧VOfsが供給され、次いで、第(n,m)番目の副画素に対応する第1の映像信号VSig1(便宜のため、VSig1_mと表す場合がある。他の第1の映像信号においても同様である。)が供給され、その後、基準電圧VOfsが供給され、次いで、第(n,m)番目の副画素に対応する第2の映像信号VSig2(便宜のため、VSig2_mと表す場合がある。他の第2の映像信号においても同様である。)が供給される。
【0067】
実施例1にあっては、各水平走査期間の前半において設計上定められた所定の一定期間(以下、基準電圧期間と呼ぶ場合がある)の間、データ線DTLnに基準電圧VOfsを供給する。図5に示す[期間−TP(2)1]、[期間−TP(2)3]及び[期間−TP(2)5]における始期と終期は、基準電圧期間の始期と終期に一致するように設定されている。
【0068】
実施例1の表示装置にあっては、電源部100の動作に基づいて所定の駆動電圧VCC-Hが駆動トランジスタTRDの一方のソース/ドレイン領域に印加された状態で、信号出力回路102の動作に基づいて第1の映像信号VSig1が駆動トランジスタTRDのゲート電極に印加されて第1の書込み処理が行われ、次いで、信号出力回路102の動作に基づいて第2の映像信号VSig2が駆動トランジスタTRDのゲート電極に印加されて第2の書込み処理が行われ、その後、走査回路101の動作に基づいて駆動トランジスタTRDのゲート電極が浮遊状態とされることによって、駆動トランジスタTRDのソース領域に対するゲート電極の電圧を保持するための容量部C1に保持された電圧の値に応じた電流が、駆動トランジスタTRDを介して発光部ELPに流れて発光部ELPが発光する。そして、第1の書込み処理において、第1の映像信号VSig1が駆動トランジスタTRDのゲート電極に印加される期間の長さが調整され、第1の映像信号VSig1の値と、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する期間の長さの値と、第2の映像信号VSig2の値とに基づいて、発光部が発光する輝度が制御される。
【0069】
実施例1の駆動方法にあっては、図5に示す[期間−TP(2)7]内において、所定の駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加した状態で、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号VSig2を駆動トランジスタTRDのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタTRDのゲート電極を浮遊状態とすることによって、駆動トランジスタTRDのソース領域に対するゲート電極の電圧を保持するための容量部C1に保持された電圧の値に応じた電流が、駆動トランジスタTRDを介して発光部ELPに流れて発光部ELPが発光する。そして、第1の書込み処理において、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号VSig1の値と、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する期間の長さの値と、第2の映像信号VSig2の値とに基づいて、発光部が発光する輝度を制御する。
【0070】
説明の都合上、先ず、第m番目の水平走査期間Hmに包含される[期間−TP(2)5]乃至[期間−TP(2)7]の動作と、[期間−TP(2)8]の動作について説明する。図5に示す[期間−TP(2)-1]乃至[期間−TP(2)8]の動作全般の詳細については後述する。
【0071】
[期間−TP(2)5](図5、図7の(D)及び図8の(A)参照)
後ほど詳しく説明するが、この[期間−TP(2)5]においては、信号出力回路102からデータ線DTLnに基準電圧VOfsが供給されている。駆動トランジスタTRDの他方のソース/ドレイン領域には、電源部100の動作に基づいて給電線PS1から駆動電圧VCC-Hが印加されている。後述する閾値電圧キャンセル処理によって、第2ノードND2の電位は、(VOfs−Vth)となる。駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存して、第2ノードND2の電位は決定される(図8の(A))。そして、[期間−TP(2)5]の終期において、走査回路101の動作に基づいて、走査線SCLからの走査信号が終了して書込みトランジスタTRWが導通状態から非導通状態となる。
【0072】
[期間−TP(2)6](図5、図8の(B)参照)
書込みトランジスタTRWの非導通状態をこの期間の間維持する。基準電圧期間が終了し、データ線DTLnに第1の映像信号VSig1_mが供給される。[期間−TP(2)5]において駆動トランジスタTRDが非導通状態に達しているとすれば、実質上、第1ノードND1と第2ノードND2の電位は変化しない。
【0073】
[期間−TP(2)7](図5、図8の(C)及び(D)、並びに、図9の(A)参照)
この[期間−TP(2)7]内において、電源部100の動作に基づいて給電線PS1から駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加した状態で、走査回路101の動作に基づいて走査線SCLからの走査信号によって書込みトランジスタTRWを導通状態とし、信号出力回路102の動作に基づいて、データ線DTLnから第1の映像信号VSig1_mを駆動トランジスタTRDのゲート電極に印加する第1の書込み処理を行い、次いで、データ線DTLnから第2の映像信号VSig2_mを駆動トランジスタTRDのゲート電極に印加する第2の書込み処理を行う。
【0074】
[期間−TP(2)7]の始期において、走査回路101の動作に基づいて、書込みトランジスタTRWを非導通状態から導通状態とする。[期間−TP(2)7]の前部分においては、引き続きデータ線DTLnに第1の映像信号VSig1_mが供給されている。データ線DTLnから第1の映像信号VSig1_mを駆動トランジスタTRDのゲート電極に印加して第1の書込み処理を行う。駆動トランジスタTRDのゲート−ソース間電圧が閾値電圧Vthを超えるので、駆動トランジスタTRDは導通状態となる。
【0075】
このため、第1の書込み処理において、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1_mを印加しているときに駆動トランジスタTRDに電流が流れ、第1の映像信号VSig1_mの値と第1の映像信号VSig1_mを駆動トランジスタTRDのゲート電極に印加する期間の長さの値に基づいて、駆動トランジスタTRDの他方のソース/ドレイン領域の電位が変化(上昇)する(図8の(C))。第2ノードND2における電位の上昇量(電位補正値)をΔV1と表す。
【0076】
ここで、第1の書込み処理の期間の長さを変えたときの電位補正値ΔV1の変化と、第1の映像信号VSig1_mの値を変えたときの電位補正値ΔV1の変化について説明する。図10は、第1の書込み処理の期間の長さ「t1」を変えたときの動作を説明するためのタイミングチャートの模式図である。図11は、第1の映像信号VSig1_mの値を変えたときの動作を説明するためのタイミングチャートの模式図である。
【0077】
図10に示すように、電位補正値ΔV1は、[期間−TP(2)7]内における第1の映像信号VSig1_mのデータ線DTLnへの供給の終期を遅らせることによって、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1_mを印加する期間が長くなるほど、大きくなる。従って、[期間−TP(2)7]内における第1の映像信号VSig1_mのデータ線DTLnへの供給の終期を変えることによって、電位補正値ΔV1の値を調整することができる。
【0078】
また、図11に示すように、電位補正値ΔV1は、[期間−TP(2)7]内における第1の映像信号VSig1_mの値が大きくなるほど、大きくなる。従って、[期間−TP(2)7]内における第1の映像信号VSig1_mの値を変えることによっても、電位補正値ΔV1の値を調整することができる。
【0079】
このように、図5に示す第1の書込み処理を行う期間の長さ「t1」の値が大きくなるほど、あるいは、第1の映像信号VSig1_mの値が大きくなるほど、駆動トランジスタTRDの他方のソース/ドレイン領域の電位が変化(上昇)する。第1の書込み処理後における第2ノードND2の電位は、(VOfs−Vth+ΔV1)となる。
【0080】
その後、信号出力回路102の動作に基づいて、第1の映像信号VSig1_mのデータ線DTLnへの供給を終了する。具体的には、信号出力回路102の信号切替部102Cの動作に基づき、データ線DTLnに第1の映像信号VSig1_mに替えて基準電圧VOfsを供給する。
【0081】
これにより、駆動トランジスタTRDのゲート電極には基準電圧VOfsが印加される。駆動トランジスタTRDのゲート−ソース間電圧は、駆動トランジスタTRDの閾値電圧Vthよりも小さくなるので、駆動トランジスタTRDは非導通状態となる。第2ノードND2の電位は、従前の値を維持する(図8の(D))。
【0082】
次いで、信号出力回路102の動作に基づいて、第2の映像信号VSig2_mをデータ線DTLnに供給する。尚、実施例1においては、第2の映像信号VSig2_mの供給の始期から[期間−TP(2)7]の終期までの期間の長さ「t2」は、設計上定められた所定の長さとなるように設定されている。
【0083】
駆動トランジスタTRDの一方のソース/ドレイン領域に給電線PS1から駆動電圧VCC-Hを印加した状態で、[期間−TP(2)7]の終期まで、駆動トランジスタTRDのゲート電極に第2の映像信号VSig2_mを印加して、第2の書込み処理を行う。第1の書込み処理において説明したと同様に、駆動トランジスタTRDに電流が流れ、駆動トランジスタTRDの他方のソース/ドレイン領域の電位が変化(上昇)する(図9の(A))。このときの第2ノードND2における電位の上昇量をΔV2と表す。第1の書込み処理と第2の書込み処理によって、容量部C1に、VSig2_m−(VOfs−Vth+ΔV1+ΔV2)といった電圧が保持される。
【0084】
[期間−TP(2)8](図5、図9の(B)及び(C)参照)
[期間−TP(2)7]の終期において、走査線SCLからの走査信号が終了して書込みトランジスタTRWが非導通状態となる。この[期間−TP(2)8]においては、駆動トランジスタTRDのゲート電極とデータ線DTLnとが電気的に切り離されるので、駆動トランジスタTRDのゲート電極は浮遊状態となる。容量部C1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタTRDのゲート電極に生じ、第1ノードND1の電位も上昇する(図9の(B))。そして、容量部C1に保持された電圧の値に応じて、駆動トランジスタTRDを介して電流が発光部ELPに流れて発光部ELPが発光する(図9の(C))。
【0085】
上述したように、表示素子10にあっては、書込み処理によって容量部C1に、VSig2_m−(VOfs−Vth+ΔV1+ΔV2)といった電圧が保持されている。この電圧は、駆動トランジスタTRDのソース領域に対するゲート電極の電圧Vgsに相当するので、駆動トランジスタTRDを介して後述する式(5)で与えられるドレイン電流Idsが発光部ELPに流れて発光部ELPが発光する。
【0086】
Ids=k・μ・(VSig2_m−VOfs−ΔV1−ΔV2)2 (5)
【0087】
この式(5)から明らかなように、ドレイン電流Idsの値は、第2の映像信号VSig2_mの値が大きいほど大きくなり、電位補正値ΔV1の値が大きいほど小さくなる。そして、発光部ELPの発光する輝度は、定性的には、ドレイン電流Idsの値に比例する。また、ΔV2の値は第2の映像信号VSig2_mの値に応じて定まる。従って、発光部ELPの発光する輝度を、第2の映像信号VSig2_mの値と、電位補正値ΔV1との値に基づいて実質的に制御することができる。
【0088】
そして、[期間−TP(2)7]内において第1の映像信号VSig1_mのデータ線DTLnへの供給の終了時期を変えることによって、あるいは又、第1の映像信号VSig1_mの値を変えることによって、ΔV1の値が調整されるので、発光部ELPの輝度を制御することができる。
【0089】
以上説明したように、第2の映像信号VSig2の値とは独立して、ΔV1の値を変えることによっても、異なる階調で発光部ELPを発光させることができる。そして、第2の映像信号VSig2[1]乃至VSig2[P]のいずれを印加する場合においても、上述した動作を行うことができるので、第2の映像信号VSig2の段階数を超える階調数の階調制御を行うことができる。
【0090】
図12、図13、図14及び図15を参照して、発光部ELPの階調制御について更に詳しく説明する。
【0091】
図12は、図5に示す[期間−TP(2)7]内において第1の映像信号VSig1の値と駆動トランジスタTRDのゲート電極に第1の映像信号VSig1を印加する期間の長さの値とを変えたときの、第2ノードND2の電位変化を説明するための模式的なグラフである。具体的には、図12では、第1の映像信号VSig1[1],VSig1[p-1],VSig1[p],VSig1[p+1],VSig1[P]を印加するときの様子を模式的に示した。
【0092】
[期間−TP(2)7]において、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1を印加するとき、第1ノードND1の電圧はVSig1となり一定である。一方、第2ノードND2の電位は、当初(VOfs−Vth)であり、実施例1では−3ボルトである。
【0093】
[期間−TP(2)7]において、第1の映像信号VSig1として例えばVSig1[P](8ボルト)を印加する場合、第1の映像信号VSig1[P]を印加した直後は、駆動トランジスタTRDのソース領域に対するゲート電極の電圧Vgsは11ボルトである。従って、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1[P]を印加した直後に駆動トランジスタTRDに流れるドレイン電流Idsの値は、上述した式(1)においてVgsを11ボルトとした値となる。
【0094】
そして、上述したドレイン電流Idsによる電荷が第2ノードND2に流れ込むことにより、第2ノードND2の電位は上昇する。一方、駆動トランジスタTRDのソース領域に対するゲート電極の電圧Vgsの値は、第2ノードND2の電位の上昇に伴い減少する。従って、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1[P]を印加する期間が長くなるほど、駆動トランジスタTRDに流れるドレイン電流Idsの値は減少し、第2ノードND2の電位の上昇も緩やかとなる。結果として、図12に示すように、第1の映像信号VSig1[P]を印加するときの第2ノードND2の電位は、上に凸の曲線状に変化する。
【0095】
VSig1[P]以外の値の第1の映像信号VSig1を印加する場合にも、第2ノードND2の電位は、基本的に上述したと同様の挙動を示す。但し、第1の映像信号VSig1の値が相対的に小さくなるほど、第1の映像信号VSig1を印加した直後のソース領域に対するゲート電極の電圧Vgsは小さくなり、第2ノードND2の電位の上昇も緩やかとなる。結果として、VSig1[p]を印加するときの第2ノードND2の電位のグラフに対して、VSig1[p+1]を印加するときのグラフは上に位置し、VSig1[p-1]を印加するときのグラフは下に位置するといった配置となる。ここで、表示装置の設計上設定された、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1を印加する期間の最大長さと最小長さの値とが、或る値「tB」と或る値「tW」であるとする。
【0096】
図13は、第2の書込み処理を行う際の第2ノードND2の電位の調整範囲を説明するための模式的なグラフである。実施例1においては、「tW」と「tB」の間を(Q−1)個に分割する。実施例1にあっては等分割としたが、分割は必ずしも等分割である必要はない。例えば、階調制御における非線形性を解消するような条件を満たすように分割するといったこともできる。
【0097】
図13に示すように、第1の映像信号VSig1を印加する期間の長さは、T(1)乃至T(Q)までのQ個に離散化されている。尚、T(1)=tWであり、T(Q)=tBである。第1の映像信号がVSig1[p]であるときの第2ノードND2の電位のグラフと、第1の映像信号VSig1[p]を印加する期間の長さT(q)(但し、q=1,2・・・,Q)との交点をD(p,q)と表し、D(p,q)に対応する第2ノードND2の電位をvD(p,q)と表す。換言すれば、D(p,q)=(T(q),vD(p,q))である。
【0098】
ここで、ΔvD(p,q)=vD(p,q)−(VOfs−Vth)と表せば、D(p,q)に対応する電位補正値ΔV1=ΔvD(p,q)である。図13から明らかなように、D(1,1)乃至D(P,Q)おいて、ΔvD(p,q)の最大値は、D(P,Q)に対応するΔvD(P,Q)であり、ΔvD(p,q)の最小値は、D(1,1)に対応するΔvD(1,1)である。そして、D(p,q)に対応するΔvD(p,q)は、pとqの組み合わせに応じて変化する。云い換えれば、pとqの組み合わせを適宜選択することによって、ΔvD(1,1)乃至ΔvD(P,Q)までの間で、P×Q通りで電位補正値ΔV1を選択することができる。図14は、電位補正値ΔV1の値と、第1の映像信号VSig1の種類と、第1の書込み処理を行う期間の長さとの関係を説明するための表である。
【0099】
尚、実施例1にあっては、第2の映像信号VSig2の最小値(2ボルト)とvD(P,Q)との差が駆動トランジスタTRDの閾値電圧Vthを超えるように、上述した値「tB」が選択されている。
【0100】
第1の映像信号VSig1がVSig1[p]、第1の書込み処理を行う期間の長さがT(q)、第2の映像信号VSig2がVSig2[p'](但し、p'=1,2・・・,P)であるとき、[期間−TP(2)8]において流れるドレイン電流をIds(p,q,p’)と表す。このとき、電位補正値ΔV1=ΔvD(p,q)であるので、Ids(p,q,p’)は、以下の式(5’)で表される。
【0101】
Ids(p,q,p’)=k・μ・(VSig2[p']_m−VOfs−ΔvD(p,q)−ΔV2)2 (5’)
【0102】
式(5’)から明らかなように、Ids(p,q,p’)が最小となるのは、VSig2[p']_mの値が最小であり、ΔvD(p,q)の値が最大の場合である。映像信号VSig2[p']_mの値が最小となるのはp’=1のときであり、ΔvD(p,q)の値が最大となるのは、p=P、q=Qのときである。即ち、Ids(P,Q,1)が最小となる。一方、Ids(p,q,p’)が最大となるのは、第2の映像信号VSig2[p']_mの値が最大であり、ΔvD(p,q)の値が最小の場合である。映像信号VSig2[p']_mの値が最大となるのはp’=Pのときであり、ΔvD(p,q)の値が最小となるのは、p=1、q=1のときである。即ち、Ids(1,1,P)が最小となる。
【0103】
Ids(p,q,p’)は、Ids(1,1,1)からIds(P,Q,P)までのP×Q×P通りの値を取り得る。そして、上述したように、Ids(P,Q,1)の値が最小であり、Ids(1,1,P)の値が最大となる。
【0104】
図1及び図3に示す記憶装置102Fには、上述したドレイン電流Ids(p,q,p’)の値に基づいた輝度レベルの指標データが記憶されている。図15は、記憶装置102Fに記憶されているデータを説明するための表である。
【0105】
記憶装置102Fには、輝度レベルの指標w(1,1,1)乃至w(P,Q,P)から成るデータが記憶されている。
【0106】
ここで、輝度レベルの指標は、例えば、最小値が0、最大値が(2u−1)となるように、上述したIds(p,q,p’)の値を変換したものである。即ち、電流値が最小であるIds(P,Q,1)に対応するw(P,Q,1)が0となり、電流値が最大であるIds(1,1,P)に対応するw(1,1,P)が(2u−1)となるように数値が変換されている。具体的には、w(p,q,p’)=(2u−1)×(Ids(p,q,p’)−Ids(P,Q,1))/(Ids(1,1,P)−Ids(P,Q,1))といった式に基づいて値が変換されている。尚、上述した「u」の値は、表示装置の設計に応じて適宜設定することができるが、以下の説明においては、u=10であるとする。従って、0≦w(p,q,p’)≦1023である。
【0107】
図3に示すセレクタ102Dに8ビットに離散化された入力信号が入力されると、セレクタ102Dは、記憶装置102Fのデータを参照して、入力信号の値を4倍した値に最も近いかあるいは等しい或る輝度レベルの指標w(p,q,p’)を選択する。そして、指標w(p,q,p’)に対応する第1の映像信号VSig1[p]と第2の映像信号VSig2[p']を順次生成するように、映像信号生成部102Aに選択信号を供給する。同様に、期間の長さT(q)だけ第1の映像信号VSig1[p]がゲート電極に印加されるように、パルス発生回路102Eが発生するパルスを適宜選択し、信号切替部102Cに切替信号として供給する。この例では、図3に示すパルス発生回路102Eは、水平同期信号HSyncの始期からの例えば立ち下がり時期を異にするQ種のパルスを発生し、セレクタ102Dは、入力信号の値に応じて適宜パルスを選択し、信号切替部102Cに切替信号として供給するといった構成とすればよい。
【0108】
以上、階調制御の詳細について説明した。尚、上述の説明では、図13におけるT(1)乃至T(Q)が、第1の映像信号VSig1の値に係わらず共通であるとして説明したが、これに限るものではない。第1の映像信号VSig1の値に応じて、図13における「tW」と「tB」の間を(Q−1)個に分割する条件を変えるといった構成とすることもできる。
【0109】
次いで、実施例1の駆動方法における第(n,m)番目の表示素子10の動作の詳細を、図5、図6の(A)乃至(D)、図7の(A)乃至(D)、図8の(A)乃至(D)、及び、図9の(A)乃至(C)を参照して詳細に説明する。
【0110】
[期間−TP(2)-1](図5、図6の(A)参照)
この[期間−TP(2)-1]は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第(n,m)番目の表示素子10が発光状態にある期間である。即ち、第(n,m)番目の副画素を構成する表示素子10における発光部ELPには、後述する式(5)に基づくドレイン電流Ids’が流れており、第(n,m)番目の副画素を構成する表示素子10の輝度は、係るドレイン電流Ids’に対応した値である。ここで、書込みトランジスタTRWは非導通状態であり、駆動トランジスタTRDは導通状態である。第(n,m)番目の表示素子10の発光状態は、第(m+m’)行目に配列された表示素子10の水平走査期間の開始直前まで継続される。
【0111】
上述したように、各水平走査期間に対応して、データ線DTLnには、基準電圧VOfsと第1の映像信号VSig1と第2の映像信号VSig2とが供給される。しかしながら、書込みトランジスタTRWは非導通状態であるので、[期間−TP(2)-1]においてデータ線DTLnの電位(電圧)が変化しても、第1ノードND1と第2ノードND2の電位は変化しない(実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる)。後述する[期間−TP(2)0]においても同様である。
【0112】
図5に示す[期間−TP(2)0]〜[期間−TP(2)6]は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる[期間−TP(2)7]の直前までの動作期間である。[期間−TP(2)0]〜[期間−TP(2)7]において、第(n,m)番目の表示素子10は原則として非発光状態にある。図5に示すように、[期間−TP(2)5]、[期間−TP(2)6]及び[期間−TP(2)7]は、第m番目の水平走査期間Hmに包含される。
【0113】
動作の概要を説明する。実施例1においては、[期間−TP(2)1]において、基準電圧VOfsとの差が駆動トランジスタTRDの閾値電圧Vthを超える初期化電圧VCC-Lを駆動トランジスタTRDの一方のソース/ドレイン領域に印加し、駆動トランジスタTRDのゲート電極に基準電圧VOfsを印加し、以て、駆動トランジスタTRDのゲート電極の電位と駆動トランジスタTRDの他方のソース/ドレイン領域の電位とを初期化する。
【0114】
そして、[期間−TP(2)3]及び[期間−TP(2)5]において、データ線DTLnから駆動トランジスタTRDのゲート電極に基準電圧VOfsを印加した状態で、駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加し、以て、駆動トランジスタTRDの他方のソース/ドレイン領域の電位を基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって近づける閾値電圧キャンセル処理を行う。
【0115】
実施例1においては、閾値電圧キャンセル処理を複数の水平走査期間、より具体的には、第(m−1)番目の水平走査期間Hm-1と第m番目の水平走査期間Hmにおいて行うとして説明するが、これに限定するものではない。表示装置の仕様にもよるが、1回の水平走査期間において閾値電圧キャンセル処理を行う構成であってもよい。あるいは又、3回以上の水平走査期間において閾値電圧キャンセル処理を行う構成であってもよい。
【0116】
図5において、[期間−TP(2)1]は、第(m−2)番目の水平走査期間Hm-2における基準電圧期間に一致し、[期間−TP(2)3]は、第(m−1)番目の水平走査期間Hm-1における基準電圧期間に一致し、[期間−TP(2)5]は、第m番目の水平走査期間Hmにおける基準電圧期間に一致する。
【0117】
引き続き、図5等を参照して、[期間−TP(2)0]〜[期間−TP(2)8]の各期間の動作の詳細について説明する。
【0118】
[期間−TP(2)0](図5、図6の(B)参照)
この[期間−TP(2)0]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間−TP(2)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間Hm+m'の始期から、現表示フレームにおける第(m−3)番目の水平走査期間Hm-3の終期までの期間である。そして、この[期間−TP(2)0]において、第(n,m)番目の表示素子10は、原則として非発光状態にある。[期間−TP(2)0]の始期において、電源部100から給電線PS1mに供給する電圧を駆動電圧VCC-Hから初期化電圧VCC-Lに切り替える。その結果、第2ノードND2の電位はVCC-Lまで低下し、発光部ELPのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTRDのゲート電極)の電位も低下する。
【0119】
[期間−TP(2)1](図5、図6の(C)参照)
そして、現表示フレームにおける第(m−2)番目の水平走査期間Hm-2が開始する。この[期間−TP(2)1]において、走査線SCLmをハイレベルとして表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。その結果、第1ノードND1の電位は、VOfs(0ボルト)となる。電源部100の動作に基づき、給電線PS1mから初期化電圧VCC-Lを第2ノードND2に印加しているので、第2ノードND2の電位はVCC-L(−10ボルト)を保持する。
【0120】
第1ノードND1と第2ノードND2との間の電位差は10ボルトであり、駆動トランジスタTRDの閾値電圧Vthは3ボルトであるので、駆動トランジスタTRDは導通状態である。尚、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差は−10ボルトであり、発光部ELPの閾値電圧Vth-ELを超えない。これにより、第1ノードND1の電位及び第2ノードND2の電位が初期化される。
【0121】
[期間−TP(2)2](図5、図6の(D)参照)
この[期間−TP(2)2]において走査線SCLmをローレベルとする。表示素子10の書込みトランジスタTRWは非導通状態となる。第1ノードND1及び第2ノードND2の電位は、基本的には従前の状態を維持する。
【0122】
[期間−TP(2)3](図5、図7の(A)及び(B)参照)
この[期間−TP(2)3]において、第1回目の閾値電圧キャンセル処理を行う。走査線SCLmをハイレベルとし表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。第1ノードND1の電位は、VOfs(0ボルト)である。
【0123】
次いで、電源部100から給電線PS1mに供給される電圧を、初期化電圧VCC-Lから駆動電圧VCC-Hに切り替える。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、第2ノードND2の電位が上昇する。
【0124】
この[期間−TP(2)3]が充分長ければ、駆動トランジスタTRDのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達し、駆動トランジスタTRDは非導通状態となる。即ち、第2ノードND2の電位が(VOfs−Vth)に近づき、最終的に(VOfs−Vth)となる。しかしながら、図5に示す例では、[期間−TP(2)3]の長さは、第2ノードND2の電位を充分変化させるには足りない長さであり、[期間−TP(2)3]の終期において、第2ノードND2の電位は、VCC-L<V1<(VOfs−Vth)という関係を満たす或る電位V1に達する。
【0125】
[期間−TP(2)4](図5、図7の(C)参照)
この[期間−TP(2)4]においては、走査線SCLmをローレベルとし、表示素子10の書込みトランジスタTRWは非導通状態とする。その結果、第1ノードND1は浮遊状態となる。
【0126】
電源部100から駆動トランジスタTRDの一方のソース/ドレイン領域に駆動電圧VCC-Hが印加されているので、第2ノードND2の電位は、電位V1から或る電位V2に上昇する。一方、駆動トランジスタTRDのゲート電極は浮遊状態であり、容量部C1が存在するが故に、ブートストラップ動作が駆動トランジスタTRDのゲート電極に生ずる。従って、第1ノードND1の電位は、第2ノードND2の電位変化に倣って上昇する。
【0127】
次の[期間−TP(2)5]における動作の前提として、[期間−TP(2)5]の始期において、第2ノードND2の電位が(VOfs−Vth)よりも低いことが必要となる。[期間−TP(2)4]の長さは、V2<(VOfs-L−Vth)の条件を満たすように、表示装置の設計上設定されている。
【0128】
[期間−TP(2)5](図5、図7の(D)及び図8の(A)参照)
この[期間−TP(2)5]において、第2回目の閾値電圧キャンセル処理を行う。走査線SCLmからの走査信号に基づいて、表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。第1ノードND1の電位は、ブートストラップ動作によって上昇した電位から、再度VOfs(0ボルト)となる。
【0129】
ここで、容量部C1の値を値c1とし、発光部ELPの容量CELの値を値cELとする。そして、駆動トランジスタTRDのゲート電極と他方のソース/ドレイン領域との間の寄生容量の値をcgsとする。第1ノードND1と第2ノードND2との間の容量値を符号cAで表せば、cA=c1+cgsである。また、第2ノードND2と第2の給電線PS2との間の容量値を符号cBと表せば、cB=cELである。尚、発光部ELPの両端に、追加の容量部が並列に接続されている構成であってもよいが、その場合には、cBには更に追加の容量部の容量値が加算される。
【0130】
第1ノードND1の電位が変化すると、第1ノードND1と第2ノードND2との間の電位差も変化する。即ち、第1ノードND1の電位の変化分に基づく電荷が、第1ノードND1と第2ノードND2との間の容量値と、第2ノードND2と第2の給電線PS2との間の容量値に応じて、振り分けられる。然るに、値cB(=cEL)が、値cA(=c1+cgs)と比較して充分に大きな値であれば、第2ノードND2の電位の変化は小さい。そして、一般に、発光部ELPの容量CELの値cELは、容量部C1の値c1及び駆動トランジスタTRDの寄生容量の値cgsよりも大きい。以下、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮せずに説明を行う。尚、図5に示した駆動のタイミングチャートにおいては、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮せずに示した。
【0131】
電源部100から駆動トランジスタTRDの一方のソース/ドレイン領域に駆動電圧VCC-Hが印加されているので、基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、第2ノードND2の電位は、電位V2から上昇し、基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって変化する。そして、駆動トランジスタTRDのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達すると、駆動トランジスタTRDが非導通状態となる。この状態にあっては、第2ノードND2の電位は、概ね(VOfs−Vth)である。ここで、以下の式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
【0132】
(VOfs−Vth)<(Vth-EL+VCat) (2)
【0133】
この[期間−TP(2)5]にあっては、第2ノードND2の電位は、最終的に、(VOfs−Vth)となる。即ち、駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存して、第2ノードND2の電位は決定される。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。[期間−TP(2)5]の終期において、走査線SCLmからの走査信号に基づいて、書込みトランジスタTRWを導通状態から非導通状態とする。
【0134】
[期間−TP(2)6](図5、図8の(B)参照)
書込みトランジスタTRWの非導通状態をこの期間の間維持する。基準電圧期間が終了し、データ線DTLnに第1の映像信号VSig1_mが供給される。[期間−TP(2)5]において駆動トランジスタTRDが非導通状態に達しているとすれば、実質上、第1ノードND1と第2ノードND2の電位は変化しない。尚、[期間−TP(2)5]で行う閾値電圧キャンセル処理において駆動トランジスタTRDが非導通状態に達していない場合には、[期間−TP(2)6]においてブートストラップ動作が生じ、第1ノードND1と第2ノードND2の電位は多少上昇する。
【0135】
[期間−TP(2)7](図5、図8の(C)及び(D)、並びに、図(9)の(A)参照)
この[期間−TP(2)7]内において、上述した第1の書込み処理と第2の書込み処理を行う。図5に示すように、表示素子10にあっては[期間−TP(2)7]において第2ノードND2の電位が変化する。この電位の上昇量(図5に示すΔV1やΔV2)については上述した通りであるので説明を省略する。
【0136】
駆動トランジスタTRDのゲート電極(第1ノードND1)の電位をVg、駆動トランジスタTRDの他方のソース/ドレイン領域(第2ノードND2)の電位をVsとしたとき、上述した第2ノードND2の電位の上昇を考慮しなければ、Vgの値、Vsの値は以下のとおりとなる。第1ノードND1と第2ノードND2の電位差、即ち、駆動トランジスタTRDのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、以下の式(3)で表すことができる。
【0137】
Vg =VSig2_m
Vs ≒VOfs−Vth
Vgs≒VSig2_m−(VOfs−Vth) (3)
【0138】
即ち、上述した第2ノードND2の電位の上昇を考慮しなければ、駆動トランジスタTRDに対する書込み処理において得られたVgsは、第2の映像信号VSig2_m、駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存している。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。
【0139】
上述した駆動方法にあっては、駆動トランジスタTRDの一方のソース/ドレイン領域には電源部100から駆動電圧VCC-Hが印加された状態で、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1と第2の映像信号VSig2が印加される。このため、図5に示すように、第2ノードND2の電位は、第1の書込み処理においてΔV1上昇し、第2の書込み処理においてΔV2上昇する。ここで、駆動トランジスタTRDのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、式(3)から以下の式(4)のように変形される。
【0140】
Vgs≒VSig2_m−(VOfs−Vth)−ΔV1−ΔV2 (4)
【0141】
また、駆動トランジスタTRDの他方のソース/ドレイン領域における電位(VOfs−Vth+ΔV1+ΔV2)が以下の式(2’)を満足するように、第1の書込み処理を行う期間の長さ「t1」や第2の書込み処理を行う期間の長さ「t2」の上限は決定されている。[期間−TP(2)7]において発光部ELPが発光することはない。
【0142】
(VOfs−Vth+ΔV1+ΔV2)<(Vth-EL+VCat) (2’)
【0143】
[期間−TP(2)8](図5、図9の(B)及び(C)参照)
駆動トランジスタTRDの一方のソース/ドレイン領域に電源部100から駆動電圧VCC-Hが印加された状態を維持する。表示素子10にあっては、容量部C1に書込み処理によって、第2の映像信号VSig2_m、基準電圧VOfs、閾値電圧Vth、及び、電位補正値ΔV1等に基づいた電圧が保持されている。走査線SCLからの走査信号は終了しているので、書込みトランジスタTRWは非導通状態となる。従って、駆動トランジスタTRDのゲート電極が浮遊状態となることによって、書込み処理によって容量部C1に保持された電圧の値に応じた電流が駆動トランジスタTRDを介して発光部ELPに流れて発光部ELPが発光する。
【0144】
表示素子10の動作について、より具体的に説明する。駆動トランジスタTRDの一方のソース/ドレイン領域に電源部100から駆動電圧VCC-Hが印加された状態を維持しており、第1ノードND1は、データ線DTLnから電気的に切り離されている。従って、以上の結果として、第2ノードND2の電位は上昇する(図9の(B))。
【0145】
ここで、上述したとおり、駆動トランジスタTRDのゲート電極は浮遊状態にあり、しかも、容量部C1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタTRDのゲート電極に生じ、第1ノードND1の電位も上昇する。その結果、駆動トランジスタTRDのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、式(4)の値を保持する。
【0146】
また、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を超えるので、発光部ELPは発光を開始する(図9の(C)参照)。このとき、発光部ELPを流れる電流は、駆動トランジスタTRDのドレイン領域からソース領域へと流れるドレイン電流Idsであるので、式(1)で表すことができる。ここで、式(1)と式(4)から、式(1)は、以下の式(5)にように変形することができる。
【0147】
Ids=k・μ・(VSig2_m−VOfs−ΔV1−ΔV2)2 (5)
【0148】
従って、発光部ELPを流れるドレイン電流Idsは、基準電圧VOfsを0ボルトに設定したとした場合、第2の映像信号VSig2_mの値から、電位補正値ΔV1と、ΔV2の値を減じた値の2乗に比例する。云い換えれば、発光部ELPを流れるドレイン電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTRDの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTRDの閾値電圧Vthの影響を受けない。そして、第(n,m)番目を構成する表示素子10の輝度は、係るドレイン電流Idsに対応した値である。
【0149】
そして、発光部ELPの発光状態を第(m+m’−1)番目の水平走査期間まで継続する。この第(m+m’−1)番目の水平走査期間の終期は、[期間−TP(2)-1]の終期に相当する。ここで、「m’」は、1<m’<Mの関係を満たし、表示装置において所定の値である。換言すれば、発光部ELPは、[期間−TP(2)8]の始期から第(m+m’)番目の水平走査期間Hm+m'の直前まで駆動され、この期間が発光期間となる。
【0150】
以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した表示装置の構成や構造、表示装置の製造方法の工程、表示装置や表示素子の駆動方法の工程は例示であり、適宜変更することができる。
【0151】
実施例においては、データ線への第1の映像信号の供給が終了した後、第2の映像信号の供給が始まるまでの間に、データ線に基準電圧を供給するとしたが、これに限るものではない。例えば、基準電圧期間の経過後第1の映像信号の供給を開始するまでの間、基準電圧を引き続きデータ線に供給し、第1の映像信号の供給が終了した後直ちに第2の映像信号を供給するといった構成とすることもできる。この構成にあっては、第1の映像信号を供給する始期を変えることによって、第1の書込み処理を行う期間の長さを調整することができる。
【0152】
実施例においては、駆動トランジスタTRDがnチャネル型であるとして説明した。駆動トランジスタTRDをpチャネル型トランジスタとする場合には、発光部ELPのアノード電極とカソード電極とを入れ替えた結線をすればよい。尚、この構成にあってはドレイン電流Idsの流れる向きが変わるので、給電線PS1等に供給される電圧の値等を適宜変更すればよい。
【0153】
また、表示素子10を構成する駆動回路11が、更に他のトランジスタを備えている構成であってもよい。図16に、第1ノードND1に接続されたトランジスタ(第1トランジスタTR1)、第2トランジスタTR2、及び、第3トランジスタTR3を備えた構成を示す。尚、これら3つのトランジスタのうち、1つ又は2つのトランジスタを備えた構成であってもよい。
【0154】
第1トランジスタTR1においては、一方のソース/ドレイン領域は、基準電圧VOfsが印加され、他方のソース/ドレイン領域は、第1ノードND1に接続されている。第1トランジスタ制御線AZ1を介して第1トランジスタ制御回路103からの制御信号が第1トランジスタTR2のゲート電極に印加され、第1トランジスタTR1の導通状態/非導通状態を制御する。これにより、第1ノードND1の電位を設定することができる。
【0155】
第2トランジスタTR2においては、一方のソース/ドレイン領域は、初期化電圧VCC-Lが印加され、他方のソース/ドレイン領域は、第2ノードND2に接続されている。第2トランジスタ制御線AZ2を介して第2トランジスタ制御回路104からの制御信号が第2トランジスタTR2のゲート電極に印加され、第2トランジスタTR1の導通状態/非導通状態を制御する。これにより、第2ノードND2の電位を初期化することができる。
【0156】
第3トランジスタTR3は、駆動トランジスタTRDの一方のソース/ドレイン領域と電源線PS1との間に接続されており、第3トランジスタ制御線CLを介して第3トランジスタ制御回路105からの制御信号が第3トランジスタTR3のゲート電極に印加される。
【符号の説明】
【0157】
TRW・・・書込みトランジスタ、TRD・・・駆動トランジスタ、TR1・・・第1トランジスタ、TR2・・・第2トランジスタ、TR3・・・第3トランジスタ、C1・・・容量部、ELP・・・有機エレクトロルミネッセンス発光部、CEL・・・発光部ELPの容量、ND1・・・第1ノード、ND2・・・第2ノード、SCL・・・走査線、DTL・・・データ線、PS1・・・給電線、PS2・・・第2の給電線、AZ1・・・第1トランジスタ制御線、AZ2・・・第2トランジスタ制御線、CL・・・第3トランジスタ制御線、DL・・・表示素子行、10・・・表示素子、11・・・駆動回路、20・・・支持体、21・・・基板、31・・・ゲート電極、32・・・ゲート絶縁層、33・・・半導体層、34・・・チャネル形成領域、35,35・・・ソース/ドレイン領域、36・・・他方の電極、37・・・一方の電極、38・・・配線、39・・・配線、40・・・層間絶縁層、51・・・アノード電極、52・・・正孔輸送層、発光層及び電子輸送層、53・・・カソード電極、54・・・第2層間絶縁層、55,56・・・コンタクトホール、100・・・電源部、101・・・走査回路、102・・・信号出力回路、102A・・・映像信号生成部、102B・・・基準電圧生成部、102C・・・信号切替部、102D・・・セレクタ、102E・・・パルス発生回路、103・・・第1トランジスタ制御回路、104・・・第2トランジスタ制御回路、105・・・第3トランジスタ制御回路
【技術分野】
【0001】
本発明は、表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法に関する。より詳しくは、駆動回路及び電流駆動型の発光部を有する表示素子を備えた表示装置とその駆動方法、並びに、駆動回路及び電流駆動型の発光部を有する表示素子の駆動方法に関する。
【背景技術】
【0002】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス(Electroluminescence)を利用した有機エレクトロルミネッセンス発光部を備えた表示素子は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【0003】
液晶表示装置と同様に、電流駆動型の発光部を有する表示素子を備えた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される、電流駆動型の発光部を有する表示素子にあっては、発光部に加えて、発光部を駆動するための駆動回路を備えている。
【0004】
特開2007−310311号公報(特許文献1)の図3Bには、発光素子(発光部)3Dと、サンプリング用トランジスタ(書込みトランジスタ)3Aと、駆動用トランジスタ(駆動トランジスタ)3Bと、保持容量(容量部)3Cとから構成されている画素回路(表示素子)101が開示されており、また、図3Aには、画素回路101を備えた表示装置が開示されている。表示装置は、画素回路101から成る行毎に配された走査線WSLと、画素回路101から成る列毎に配された信号線(データ線)DTLとを備えている。走査線WSLには、主スキャナ(走査回路)104から制御信号(走査信号)が供給され、信号線DTLには、信号セレクタ(信号出力回路)103から映像信号や各種の基準電圧が供給される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−310311号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1に示すような従来の表示装置にあっては、データ線に供給する映像信号の値を制御することによって、表示素子の輝度の制御(階調制御)を行う。例えば、階調を0から255として制御を行う場合、換言すれば、階調数256として8ビット制御を行う場合には、28段階で値が変化する映像信号をデータ線に供給する必要がある。このように、映像信号の段階数によって階調数は制限される。
【0007】
従って、本発明の目的は、映像信号の段階数を超える階調数で階調制御を行うことができる、表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法を提供することにある。
【課題を解決するための手段】
【0008】
上記の目的を達成するための本発明の表示装置の駆動方法は、
第1の方向と第2の方向とに2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示装置の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する。
【0009】
上記の目的を達成するための本発明の表示装置は、
信号出力回路、走査回路及び電源部、並びに、
第1の方向と第2の方向とに2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示装置であって、
電源部の動作に基づいて所定の駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加された状態で、信号出力回路の動作に基づいて第1の映像信号が駆動トランジスタのゲート電極に印加されて第1の書込み処理が行われ、次いで、信号出力回路の動作に基づいて第2の映像信号が駆動トランジスタのゲート電極に印加されて第2の書込み処理が行われ、その後、走査回路の動作に基づいて駆動トランジスタのゲート電極が浮遊状態とされることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光し、
第1の書込み処理において、第1の映像信号が駆動トランジスタのゲート電極に印加される期間の長さが調整され、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度が制御される。
【0010】
上記の目的を達成するための本発明の表示素子の駆動方法は、
駆動回路及び電流駆動型の発光部を有しており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示素子の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する。
【発明の効果】
【0011】
本発明の表示装置の駆動方法あるいは表示素子の駆動方法にあっては、第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する。即ち、第2の映像信号の値に加えて、更に、第1の映像信号の値と第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値によって輝度を制御する。これにより、映像信号の段階数(より具体的には、第2の映像信号の段階数)を超える階調数の階調制御を行うことができる。また、本発明の表示装置にあっては、第2の映像信号の段階数を超える階調数の階調制御が行われるので、良好な画質の画像を表示することができる。
【図面の簡単な説明】
【0012】
【図1】図1は、実施例1の表示装置の概念図である。
【図2】図2は、駆動回路を含む表示素子の等価回路図である。
【図3】図3は、信号出力回路の1チャンネル分の模式的なブロック図である。
【図4】図4は、表示装置の一部分の模式的な一部断面図である。
【図5】図5は、実施例1の表示装置の駆動方法における第(n,m)番目の表示素子の動作を説明するためのタイミングチャートの模式図である。
【図6】図6の(A)乃至(D)は、表示素子の駆動回路を構成する各トランジスタの導通状態/非導通態等を模式的に示す図である。
【図7】図7の(A)乃至(D)は、図6の(D)に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態/非導通状態等を模式的に示す図である。
【図8】図8の(A)乃至(D)は、図7の(D)に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態/非導通状態等を模式的に示す図である。
【図9】図9の(A)乃至(C)は、図8の(D)に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態/非導通状態等を模式的に示す図である。
【図10】図10は、第1の書込み処理の期間の長さを変えたときの動作を説明するためのタイミングチャートの模式図である。
【図11】図11は、第1の映像信号の値を変えたときの動作を説明するためのタイミングチャートの模式図である。
【図12】図12は、図5に示す[期間−TP(2)7]内において第1の映像信号の値と駆動トランジスタのゲート電極に第1の映像信号を印加する期間の長さの値とを変えたときの、第2ノードの電位変化を説明するための模式的なグラフである。
【図13】図13は、第2の書込み処理を行う際の第2ノードの電位の調整範囲を説明するための模式的なグラフである。
【図14】図14は、電位補正値と、第1の映像信号の種類と、第1の書込み処理を行う期間の長さとの関係を説明するための表である。
【図15】図15は、記憶装置に記憶されているデータを説明するための表である。
【図16】図16は、駆動回路を含む表示素子の等価回路図である。
【発明を実施するための形態】
【0013】
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
1.本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法、全般に関する説明
2.実施例1
【0014】
[本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法、全般に関する説明]
本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法にあっては、第1の映像信号及び第2の映像信号の値は、少なくとも2段階でその値が変化する構成とすればよい。デジタル制御を行うといった観点からは、2,4,8,16,32・・・といった2の冪乗で表される段階で値が変化するといった構成が好ましい。これらの信号を発生する回路の共通化といった観点からは、第1の映像信号と第2の映像信号とは同じ段階数で値が変化する構成とすることが好ましいが、これに限るものではない。
【0015】
例えば8ビットの階調制御を行うとき、内部処理を8ビットを超える制御で行う構成とすることができる。一例として、内部処理を10ビット制御とし、第1の映像信号の値の制御に3ビット、第1の書込み処理において第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの制御に4ビット、第2の映像信号の値の制御に3ビットを割り当て、0〜255階調の表示に好適な、第1の映像信号の値と第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と第2の映像信号の値との組み合わせを、1024通りの組み合わせから適宜選択するといった構成を例示することができる。8ビットを超える階調制御を行う場合においても同様である。
【0016】
本発明の表示装置の駆動方法あるいは表示素子の駆動方法にあっては、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行う。尚、第1の書込み処理が終了した後、直ちに第2の書込み処理を行う構成であってもよいし、間を空けて第2の書込み処理を行う構成であってもよい。本発明の表示装置においても、第1の書込み処理が行われた後、直ちに第2の書込み処理が行われる構成であってもよいし、間を空けて第2の書込み処理が行われる構成であってもよい。
【0017】
本発明の表示装置の駆動方法あるいは表示素子の駆動方法にあっては、
容量部を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタの他方のソース/ドレイン領域とゲート電極に接続されており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加しているときに駆動トランジスタに電流が流れ、第1の映像信号の値と第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、駆動トランジスタの他方のソース/ドレイン領域の電位が変化し、容量部に保持される電圧の値が調整される構成とすることができる。また、本発明の表示装置においても同様の構成とすることができる。
【0018】
上述した好ましい構成を含む、本発明の表示装置、あるいは、本発明の表示装置の駆動方法に用いられる表示装置にあっては、更に、第1の方向に延びる複数の走査線と、第2の方向に延びる複数のデータ線とを備えており、駆動回路は、走査線に接続されたゲート電極と、データ線に接続された一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続された他方のソース/ドレイン領域とを有する書込みトランジスタを更に備えている構成とすることができる。そして、本発明の表示装置の駆動方法にあっては、走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から第1の映像信号を駆動トランジスタのゲート電極に印加し、次いで、データ線から第2の映像信号を駆動トランジスタのゲート電極に印加し、その後、走査信号が終了して書込みトランジスタが非導通状態となることによって駆動トランジスタのゲート電極を浮遊状態とする構成とすることができる。また、本発明の表示装置にあっては、走査線からの走査信号によって書込みトランジスタが導通状態とされ、データ線から第1の映像信号が駆動トランジスタのゲート電極に印加され、次いで、データ線から第2の映像信号が駆動トランジスタのゲート電極に印加され、その後、走査信号が終了して書込みトランジスタが非導通状態となることによって駆動トランジスタのゲート電極が浮遊状態とされる構成とすることができる。
【0019】
上述した各種の好ましい構成を含む、本発明の表示装置、あるいは、本発明の表示装置の駆動方法に用いられる表示装置にあっては、更に、第1の方向に延びる複数の給電線を備えており、駆動トランジスタの一方のソース/ドレイン領域は給電線に接続されている構成とすることができる。そして、上述した各種の好ましい構成を含む本発明の表示装置の駆動方法にあっては、給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加する構成とすることができる。同様に、上述した好ましい構成を含む本発明の表示装置にあっては、給電線から駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加される構成とすることができる。
【0020】
上述した各種の好ましい構成を含む、本発明の表示装置の駆動方法あるいは本発明の表示素子の駆動方法にあっては、第1の書込み処理の前に、
基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース/ドレイン領域の電位とを初期化し、次いで、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、以て、駆動トランジスタの他方のソース/ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う構成とすることができる。同様に、上述した各種の好ましい構成を含む本発明の表示装置にあっては、初期化や閾値電圧キャンセル処理が行われる構成とすることができる。
【0021】
上述した初期化と閾値電圧キャンセル処理を行う表示装置の駆動方法にあっては、表示装置が上述した複数の走査線と複数のデータ線とを備え、駆動回路が上述した書込みトランジスタを備えている場合には、走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から第1の映像信号と第2の映像信号と基準電圧を駆動トランジスタのゲート電極に印加する構成とすることができる。そして、表示装置が上述した複数の給電線を備えており、駆動トランジスタの一方のソース/ドレイン領域が給電線に接続されている場合には、給電線から駆動電圧と初期化電圧を駆動トランジスタの一方のソース/ドレイン領域に印加する構成とすることができる。上述した各種の好ましい構成を含む本発明の表示装置において初期化や閾値電圧キャンセル処理が行われる場合においても、データ線から第1の映像信号と第2の映像信号と基準電圧が駆動トランジスタのゲート電極に印加される構成とすることができるし、給電線から駆動電圧と初期化電圧が駆動トランジスタの一方のソース/ドレイン領域に印加される構成とすることができる。
【0022】
閾値電圧キャンセル処理によって、駆動トランジスタの他方のソース/ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達すると、駆動トランジスタは非導通状態となる。一方、駆動トランジスタの他方のソース/ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達しない場合には、駆動トランジスタは非導通状態とはならない。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタが非導通状態となることを要しない。
【0023】
上述した各種の好ましい構成を含む、本発明の表示装置、あるいは、本発明の表示装置の駆動方法に用いられる表示装置(以下、これらを総称して、単に、本発明の表示装置と呼ぶ場合がある)は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、1つの画素は複数の副画素から成る構成、具体的には、1つの画素は、赤色発光副画素、緑色発光副画素、及び、青色発光副画素の3つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの3種の副画素に更に1種類あるいは複数種類の副画素を加えた1組(例えば、輝度向上のために白色光を発光する副画素を加えた1組、色再現範囲を拡大するために補色を発光する副画素を加えた1組、色再現範囲を拡大するためにイエローを発光する副画素を加えた1組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた1組)から構成することもできる。
【0024】
表示装置の画素(ピクセル)の値として、VGA(640,480)、S−VGA(800,600)、XGA(1024,768)、APRC(1152,900)、S−XGA(1280,1024)、U−XGA(1600,1200)、HD−TV(1920,1080)、Q−XGA(2048,1536)の他、(1920,1035)、(720,480)、(1280,960)等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【0025】
本発明の表示装置を構成する表示素子、あるいは、本発明の表示素子の駆動方法に用いられる表示素子(以下、これらを総称して、単に、本発明の表示素子と呼ぶ場合がある)にあっては、電流駆動型の発光部として、有機エレクトロルミネッセンス発光部、LED発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、いわゆる上面発光型であってもよいし、下面発光型であってもよい。有機エレクトロルミネッセンス発光部は、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【0026】
表示装置にあっては、走査線、データ線、給電線等の各種の配線は、周知の構成や構造とすることができる。また、電源部、走査回路、及び、信号出力回路等の各種の回路は、周知の回路素子等を用いて構成することができる。
【0027】
駆動回路を構成するトランジスタとして、例えば、nチャネル型の薄膜トランジスタ(TFT)を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。nチャネル型のトランジスタにあってはLDD構造(Lightly Doped Drain構造)が形成されていてもよい。場合によっては、LDD構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域となる一方のソース/ドレイン領域にのみLDD構造を形成した構成とすることもできる。尚、例えば、pチャネル型の薄膜トランジスタを用いてもよい。
【0028】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され(例えば、支持体上に形成され)、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース/ドレイン領域は、発光部の一端(発光部に備えられたアノード電極等)に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【0029】
支持体や後述する基板の構成材料として、高歪点ガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B2O3・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)等のガラス材料の他、可撓性を有する高分子材料、例えば、ポリエーテルスルホン(PES)やポリイミド、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)に例示される高分子材料を例示することができる。尚、支持体や基板の表面に各種のコーティングが施されていてもよい。支持体と基板の構成材料は、同じであってもよいし異なっていてもよい。可撓性を有する高分子材料から成る支持体及び基板を用いれば、可撓性を有する表示装置を構成することができる。
【0030】
1つのトランジスタの有する2つのソース/ドレイン領域において、「一方のソース/ドレイン領域」という用語を、電源側に接続されたソース/ドレイン領域といった意味において使用する場合がある。また、トランジスタが導通状態にあるとは、ソース/ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース/ドレイン領域から他方のソース/ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタが非導通状態にあるとは、ソース/ドレイン領域間にチャネルが形成されていない状態を意味する。また、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料(導電性高分子)から成る層から構成することができる。
【0031】
本明細書における各種の式に示す条件は、式が数学的に厳密に成立する場合の他、式が実質的に成立する場合にも満たされる。式の成立に関し、表示素子や表示装置の設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【0032】
以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【実施例1】
【0033】
実施例1は、本発明の表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法に関する。
【0034】
実施例1の表示装置の概念図を図1に示し、駆動回路11を含む表示素子10の等価回路図を図2に示す。図1や図2に示すように、実施例1の表示装置は、信号出力回路102、走査回路101及び電源部100、並びに、2次元マトリクス状に配列され、それぞれが駆動回路11及び電流駆動型の発光部ELPを有する表示素子10を備えている。
【0035】
表示素子10は、第1の方向(図1においてX方向、以下、行方向と呼ぶ場合がある)にN個、第2の方向(図1においてY方向、以下、列方向と呼ぶ場合がある)にM個、合計N×M個の、2次元マトリクス状に配列されている。表示素子10の行数はMであり、各行を構成する表示素子10の数はNである。尚、図1においては、3×3個の表示素子10を図示しているが、これは、あくまでも例示に過ぎない。
【0036】
表示装置は、更に、走査回路101に接続され、第1の方向に延びる複数(M本)の走査線SCL、信号出力回路102に接続され、第2の方向に延びる複数(N本)のデータ線DTL、及び、電源部100に接続され、第1の方向に延びる複数(M本)の給電線PS1を備えている。第m行目(但し、m=1,2・・・,M)の表示素子10は、第m番目の走査線SCLm、及び、第m番目の給電線PS1mに接続されており、1つの表示素子行を構成する。また、第n列目(但し、n=1,2・・・,N)の表示素子10は、第n番目のデータ線DTLnに接続されている。
【0037】
図2に示すように、駆動回路11は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタTRD、及び、容量部C1を少なくとも備えており、駆動トランジスタTRDのソース/ドレイン領域を介して発光部ELPに電流が流れる。後で図4を参照して詳しく説明するが、表示素子10は、駆動回路11と、この駆動回路11に接続された発光部ELPとが積層された構造を有する。発光部ELPは有機エレクトロルミネッセンス発光部から成る。
【0038】
駆動回路11は、駆動トランジスタTRDに加えて、更に、書込みトランジスタTRWを備えている。駆動トランジスタTRDと書込みトランジスタTRWは、nチャネル型のTFTから成る。尚、例えば書込みトランジスタTRWがpチャネル型のTFTから成る構成とすることもできる。また、駆動回路11は、例えば後述する図16に示すように、更に別のトランジスタを備えていてもよい。
【0039】
容量部C1は、駆動トランジスタTRDのソース領域に対するゲート電極の電圧(所謂ゲート−ソース間電圧)を保持するために用いられる。この場合の「ソース領域」とは、発光部ELPが発光するときに「ソース領域」として働く側のソース/ドレイン領域を意味する。表示素子10の発光状態においては、駆動トランジスタTRDの一方のソース/ドレイン領域(図2において給電線PS1に接続されている側)はドレイン領域として働き、他方のソース/ドレイン領域(発光部ELPの一端、具体的には、アノード電極に接続されている側)はソース領域として働く。容量部C1を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタTRDの他方のソース/ドレイン領域とゲート電極に接続されている。
【0040】
書込みトランジスタTRWは、走査線SCLに接続されたゲート電極と、データ線DTLに接続された一方のソース/ドレイン領域と、駆動トランジスタTRDのゲート電極に接続された他方のソース/ドレイン領域とを有する。
【0041】
駆動トランジスタTRDのゲート電極は、書込みトランジスタTRWの他方のソース/ドレイン領域と容量部C1の他方の電極とが接続された、第1ノードND1を構成する。駆動トランジスタTRDの他方のソース/ドレイン領域は、容量部C1の一方の電極と発光部ELPのアノード電極とが接続された、第2ノードND2を構成する。
【0042】
発光部ELPの他端(具体的には、カソード電極)は、第2の給電線PS2に接続されている。図1に示すように、第2の給電線PS2は、全ての表示素子10において共通である。
【0043】
発光部ELPのカソード電極には、第2の給電線PS2から、後述する所定の電圧VCatが印加される。発光部ELPの容量を符号CELで表す。また、発光部ELPの発光に必要とされる閾値電圧をVth-ELとする。即ち、発光部ELPのアノード電極とカソード電極との間にVth-EL以上の電圧が印加されると、発光部ELPは発光する。
【0044】
発光部ELPは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。電源部100及び走査回路101の構成や構造は、周知の構成や構造とすることができる。信号出力回路102の構成については後述する。
【0045】
ここで、駆動トランジスタTRDは、表示素子10の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式(1)に従ってドレイン電流Idsを流すように駆動される。上述したように、表示素子10の発光状態においては、駆動トランジスタTRDの一方のソース/ドレイン領域はドレイン領域として働き、他方のソース/ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタTRDの一方のソース/ドレイン領域を単にドレイン領域と呼び、他方のソース/ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ :実効的な移動度
L :チャネル長
W :チャネル幅
Vgs:ソース領域に対するゲート電極の電圧
Vth:閾値電圧
Cox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
【0046】
Ids=k・μ・(Vgs−Vth)2 (1)
【0047】
このドレイン電流Idsが発光部ELPを流れることで、表示素子10の発光部ELPが発光する。更には、このドレイン電流Idsの値の大小によって、表示素子10の発光部ELPにおける発光状態(輝度)が制御される。
【0048】
書込みトランジスタTRWの導通状態/非導通状態は、書込みトランジスタTRWのゲート電極に接続された走査線SCLからの走査信号、具体的には、走査回路101からの走査信号によって制御される。
【0049】
書込みトランジスタTRWの一方のソース/ドレイン領域には、データ線DTLから、信号出力回路102の動作に基づいて種々の信号や電圧が印加される。具体的には、信号出力回路102から、後述する第1の映像信号VSig1と第2の映像信号VSig2と所定の基準電圧VOfsが印加される。尚、VSig1、VSig2、VOfsに加えて更に別の電圧が印加されるといった構成であってもよい。
【0050】
図1に示すように、信号出力回路102は、第1の映像信号VSig1と第2の映像信号VSig2を生成する映像信号生成部102A、基準電圧VOfsを生成する基準電圧生成部102B、映像信号生成部102Aと基準電圧生成部102Bをデータ線DTLに接続するためのスイッチSW1,SW2を有する信号切替部102C、映像信号生成部102Aと信号切替部102Cの動作を制御するセレクタ102D、種々のパルスを発生するパルス発生回路102E、及び、後述する図15に示すデータが記憶されている記憶装置(メモリ)102Fを備えている。尚、信号出力回路102の構成は例示であり、これに限るものではない。
【0051】
表示装置は行単位で線順次走査され、各水平走査期間にあっては、図1に示す信号切替部102CにおけるスイッチSW1が先ず導通状態とされる(スイッチSW2は非導通状態)。その後、スイッチSW1が非導通状態とされ、スイッチSW2が導通状態とされる。次いで、スイッチSW1,SW2の非導通状態/導通状態が適宜切り替えられる。実施例1では、外部から供給される、例えば8ビットに離散化された入力信号の値(最大255)に応じて、第1の映像信号VSig1と第2の映像信号VSig2の値が選択され、且つ、スイッチSW1,SW2を切り替えるタイミングが適宜制御されることによって、発光部ELPが発光する輝度が制御される。
【0052】
図3は、信号出力回路102の1チャンネル分の模式的なブロック図である。パルス発生回路102Eには、例えば図示せぬ制御部から、水平走査期間の始期の基準となる水平同期信号HSyncや、基準クロックCLKが供給される。パルス発生回路102Eは、水平同期信号HSync及び基準クロックCLKに基づいて、水平同期信号HSyncの始期からの立ち上がりや立ち下り時期を異にする種々のパルスを発生する。
【0053】
セレクタ102Dは、外部から入力される入力信号の値に基づいて記憶装置102Fに記憶されているデータを参照する。そして、セレクタ102Dは、参照したデータに基づいて、第1の映像信号VSig1と第2の映像信号VSig2の種類(値)を選択する選択信号を映像信号生成部102Aに順次供給すると共に、パルス発生回路102Eが生成する種々のパルスから適宜パルスを選択して、切替信号として信号切替部102Cに供給する。データ線DTLには、水平走査期間において、先ず基準電圧VOfsが供給され、次いで、切替信号に基づいて、第1の映像信号VSig1が供給され、その後、第2の映像信号VSig2が供給される。尚、実施例1にあっては、データ線への第1の映像信号VSig1の供給が終了した後、第2の映像信号VSig2が供給されるまでの間に、基準電圧VOfsが供給される。
【0054】
図4に表示装置の一部分の模式的な一部断面図を示す。駆動回路11を構成するトランジスタTRD,TRW及び容量部C1は支持体20上に形成され、発光部ELPは、例えば、層間絶縁層40を介して、駆動回路11を構成するトランジスタTRD,TRW及び容量部C1の上方に形成されている。また、駆動トランジスタTRDの他方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図4においては、駆動トランジスタTRDのみを図示する。その他のトランジスタは隠れて見えない。
【0055】
より具体的には、駆動トランジスタTRDは、ゲート電極31、ゲート絶縁層32、半導体層33に設けられたソース/ドレイン領域35,35、及び、ソース/ドレイン領域35,35の間の半導体層33の部分が該当するチャネル形成領域34から構成されている。一方、容量部C1は、他方の電極36、ゲート絶縁層32の延在部から構成された誘電体層、及び、一方の電極37から成る。ゲート電極31、ゲート絶縁層32の一部、及び、容量部C1を構成する他方の電極36は、支持体20上に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域35は配線38(給電線PS1に対応する)に接続され、他方のソース/ドレイン領域35は一方の電極37に接続されている。駆動トランジスタTRD及び容量部C1等は、層間絶縁層40で覆われており、層間絶縁層40上に、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に出射される。尚、一方の電極37とアノード電極51とは、層間絶縁層40に設けられたコンタクトホールによって接続されている。また、カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56,55を介して、ゲート絶縁層32の延在部上に設けられた配線39(第2の給電線PS2に対応する)に接続されている。
【0056】
図4等に示す表示装置の製造方法を説明する。先ず、支持体20上に、走査線SCL等の各種配線、容量部C1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ELPを形成する。そして、上記工程を経た支持体20と基板21を対向させ周囲を封止した後、例えば外部の回路との結線を行い、表示装置を得ることができる。
【0057】
実施例1の表示装置は、複数の表示素子10(例えば、N×M=1920×480)を備えている、カラー表示の表示装置である。各表示素子10は副画素を構成すると共に、複数の副画素から成る群によって1画素を構成し、行方向と列方向とに2次元マトリクス状に画素が配列されている。1画素は、走査線SCLの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の3種類の副画素から構成されている。
【0058】
次いで、実施例1の表示装置の駆動方法、及び、実施例1の表示装置を用いた表示素子の駆動方法(以下、単に、実施例1の駆動方法と略称する)について説明する。表示装置は、(N/3)×M個の2次元マトリクス状に配列された画素から構成されている。表示フレームレートをFR(回/秒)とする。第m行目に配列された(N/3)個の画素(N個の副画素)のそれぞれを構成する表示素子10が同時に駆動される。換言すれば、第1の方向に沿って配されたN個の表示素子10にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。表示装置を行単位で線順次走査するときの1行当たりの走査期間、より具体的には、1水平走査期間(所謂1H)は、(1/FR)×(1/M)秒未満である。
【0059】
第m行、第n列目に位置する表示素子10を、以下、第(n,m)番目の表示素子10あるいは第(n,m)番目の副画素と呼ぶ。第m行目に配列された各表示素子10に対応する水平走査期間(以下、第m番目の水平走査期間Hmと呼ぶ場合がある)が終了するまでに、各種の処理(後述する閾値電圧キャンセル処理、第1の書込み処理及び第2の書込み処理)が行われる。尚、第1の書込み処理及び第2の書込み処理は、第m番目の水平走査期間Hm内に行われる。
【0060】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【0061】
VSig1 :第1の映像信号
・・・2ボルト〜8ボルト
VSig2 :第2の映像信号
・・・2ボルト〜8ボルト
VOfs :駆動トランジスタTRDのゲート電極(第1ノードND1)に印加する基準電圧
・・・0ボルト
VCC-H :発光部ELPに電流を流すための駆動電圧
・・・20ボルト
VCC-L :駆動トランジスタTRDの他方のソース/ドレイン領域(第2ノードND2)の
電位を初期化するための初期化電圧
・・・−10ボルト
Vth :駆動トランジスタTRDの閾値電圧
・・・3ボルト
VCat :発光部ELPのカソード電極に印加される電圧
・・・0ボルト
Vth-EL:発光部ELPの閾値電圧
・・・4ボルト
【0062】
実施例1にあっては、第1の映像信号VSig1と第2の映像信号VSig2はP段階(但し、Pは2以上の自然数)でそれらの値が変化するとし、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する期間の長さは、Q段階(但し、Qは3以上の自然数)でその値が変化するとして説明する。
【0063】
第1の映像信号VSig1が第p段階(但し、p=1,2・・・,P)の映像信号であることを明示する場合には、映像信号VSig1[p]と表す。同様に、第2の映像信号VSig2が第p段階の映像信号であることを明示する場合には、映像信号VSig2[p]と表す。また、VSig1[1],VSig2[1]は2ボルト、VSig1[P],VSig2[P]は8ボルトであり、「p」の値に応じて第1の映像信号VSig1[p]及び第2の映像信号VSig2[p]の値は線形に変化するとする。
【0064】
図5は、実施例1の駆動方法における第(n,m)番目の表示素子10の動作を説明するためのタイミングチャートである。実施例1の駆動方法における駆動回路11を構成する各トランジスタの導通状態/非導通状態等を模式的に図6の(A)乃至(D)、図7の(A)乃至(D)、図8の(A)乃至(D)、及び、図9の(A)乃至(C)に示す。
【0065】
図5に示すように、各水平走査期間において、信号出力回路102から、基準電圧VOfs、第1の映像信号VSig1、第2の映像信号VSig2をデータ線DTLnに順次供給する。尚、上述したように、実施例1にあっては、第1の映像信号VSig1と第2の映像信号VSig2の間に、基準電圧VOfsが供給される。
【0066】
具体的には、現表示フレームにおける第m番目の水平走査期間Hmに対応して、データ線DTLnには、先ず基準電圧VOfsが供給され、次いで、第(n,m)番目の副画素に対応する第1の映像信号VSig1(便宜のため、VSig1_mと表す場合がある。他の第1の映像信号においても同様である。)が供給され、その後、基準電圧VOfsが供給され、次いで、第(n,m)番目の副画素に対応する第2の映像信号VSig2(便宜のため、VSig2_mと表す場合がある。他の第2の映像信号においても同様である。)が供給される。
【0067】
実施例1にあっては、各水平走査期間の前半において設計上定められた所定の一定期間(以下、基準電圧期間と呼ぶ場合がある)の間、データ線DTLnに基準電圧VOfsを供給する。図5に示す[期間−TP(2)1]、[期間−TP(2)3]及び[期間−TP(2)5]における始期と終期は、基準電圧期間の始期と終期に一致するように設定されている。
【0068】
実施例1の表示装置にあっては、電源部100の動作に基づいて所定の駆動電圧VCC-Hが駆動トランジスタTRDの一方のソース/ドレイン領域に印加された状態で、信号出力回路102の動作に基づいて第1の映像信号VSig1が駆動トランジスタTRDのゲート電極に印加されて第1の書込み処理が行われ、次いで、信号出力回路102の動作に基づいて第2の映像信号VSig2が駆動トランジスタTRDのゲート電極に印加されて第2の書込み処理が行われ、その後、走査回路101の動作に基づいて駆動トランジスタTRDのゲート電極が浮遊状態とされることによって、駆動トランジスタTRDのソース領域に対するゲート電極の電圧を保持するための容量部C1に保持された電圧の値に応じた電流が、駆動トランジスタTRDを介して発光部ELPに流れて発光部ELPが発光する。そして、第1の書込み処理において、第1の映像信号VSig1が駆動トランジスタTRDのゲート電極に印加される期間の長さが調整され、第1の映像信号VSig1の値と、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する期間の長さの値と、第2の映像信号VSig2の値とに基づいて、発光部が発光する輝度が制御される。
【0069】
実施例1の駆動方法にあっては、図5に示す[期間−TP(2)7]内において、所定の駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加した状態で、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号VSig2を駆動トランジスタTRDのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタTRDのゲート電極を浮遊状態とすることによって、駆動トランジスタTRDのソース領域に対するゲート電極の電圧を保持するための容量部C1に保持された電圧の値に応じた電流が、駆動トランジスタTRDを介して発光部ELPに流れて発光部ELPが発光する。そして、第1の書込み処理において、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号VSig1の値と、第1の映像信号VSig1を駆動トランジスタTRDのゲート電極に印加する期間の長さの値と、第2の映像信号VSig2の値とに基づいて、発光部が発光する輝度を制御する。
【0070】
説明の都合上、先ず、第m番目の水平走査期間Hmに包含される[期間−TP(2)5]乃至[期間−TP(2)7]の動作と、[期間−TP(2)8]の動作について説明する。図5に示す[期間−TP(2)-1]乃至[期間−TP(2)8]の動作全般の詳細については後述する。
【0071】
[期間−TP(2)5](図5、図7の(D)及び図8の(A)参照)
後ほど詳しく説明するが、この[期間−TP(2)5]においては、信号出力回路102からデータ線DTLnに基準電圧VOfsが供給されている。駆動トランジスタTRDの他方のソース/ドレイン領域には、電源部100の動作に基づいて給電線PS1から駆動電圧VCC-Hが印加されている。後述する閾値電圧キャンセル処理によって、第2ノードND2の電位は、(VOfs−Vth)となる。駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存して、第2ノードND2の電位は決定される(図8の(A))。そして、[期間−TP(2)5]の終期において、走査回路101の動作に基づいて、走査線SCLからの走査信号が終了して書込みトランジスタTRWが導通状態から非導通状態となる。
【0072】
[期間−TP(2)6](図5、図8の(B)参照)
書込みトランジスタTRWの非導通状態をこの期間の間維持する。基準電圧期間が終了し、データ線DTLnに第1の映像信号VSig1_mが供給される。[期間−TP(2)5]において駆動トランジスタTRDが非導通状態に達しているとすれば、実質上、第1ノードND1と第2ノードND2の電位は変化しない。
【0073】
[期間−TP(2)7](図5、図8の(C)及び(D)、並びに、図9の(A)参照)
この[期間−TP(2)7]内において、電源部100の動作に基づいて給電線PS1から駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加した状態で、走査回路101の動作に基づいて走査線SCLからの走査信号によって書込みトランジスタTRWを導通状態とし、信号出力回路102の動作に基づいて、データ線DTLnから第1の映像信号VSig1_mを駆動トランジスタTRDのゲート電極に印加する第1の書込み処理を行い、次いで、データ線DTLnから第2の映像信号VSig2_mを駆動トランジスタTRDのゲート電極に印加する第2の書込み処理を行う。
【0074】
[期間−TP(2)7]の始期において、走査回路101の動作に基づいて、書込みトランジスタTRWを非導通状態から導通状態とする。[期間−TP(2)7]の前部分においては、引き続きデータ線DTLnに第1の映像信号VSig1_mが供給されている。データ線DTLnから第1の映像信号VSig1_mを駆動トランジスタTRDのゲート電極に印加して第1の書込み処理を行う。駆動トランジスタTRDのゲート−ソース間電圧が閾値電圧Vthを超えるので、駆動トランジスタTRDは導通状態となる。
【0075】
このため、第1の書込み処理において、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1_mを印加しているときに駆動トランジスタTRDに電流が流れ、第1の映像信号VSig1_mの値と第1の映像信号VSig1_mを駆動トランジスタTRDのゲート電極に印加する期間の長さの値に基づいて、駆動トランジスタTRDの他方のソース/ドレイン領域の電位が変化(上昇)する(図8の(C))。第2ノードND2における電位の上昇量(電位補正値)をΔV1と表す。
【0076】
ここで、第1の書込み処理の期間の長さを変えたときの電位補正値ΔV1の変化と、第1の映像信号VSig1_mの値を変えたときの電位補正値ΔV1の変化について説明する。図10は、第1の書込み処理の期間の長さ「t1」を変えたときの動作を説明するためのタイミングチャートの模式図である。図11は、第1の映像信号VSig1_mの値を変えたときの動作を説明するためのタイミングチャートの模式図である。
【0077】
図10に示すように、電位補正値ΔV1は、[期間−TP(2)7]内における第1の映像信号VSig1_mのデータ線DTLnへの供給の終期を遅らせることによって、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1_mを印加する期間が長くなるほど、大きくなる。従って、[期間−TP(2)7]内における第1の映像信号VSig1_mのデータ線DTLnへの供給の終期を変えることによって、電位補正値ΔV1の値を調整することができる。
【0078】
また、図11に示すように、電位補正値ΔV1は、[期間−TP(2)7]内における第1の映像信号VSig1_mの値が大きくなるほど、大きくなる。従って、[期間−TP(2)7]内における第1の映像信号VSig1_mの値を変えることによっても、電位補正値ΔV1の値を調整することができる。
【0079】
このように、図5に示す第1の書込み処理を行う期間の長さ「t1」の値が大きくなるほど、あるいは、第1の映像信号VSig1_mの値が大きくなるほど、駆動トランジスタTRDの他方のソース/ドレイン領域の電位が変化(上昇)する。第1の書込み処理後における第2ノードND2の電位は、(VOfs−Vth+ΔV1)となる。
【0080】
その後、信号出力回路102の動作に基づいて、第1の映像信号VSig1_mのデータ線DTLnへの供給を終了する。具体的には、信号出力回路102の信号切替部102Cの動作に基づき、データ線DTLnに第1の映像信号VSig1_mに替えて基準電圧VOfsを供給する。
【0081】
これにより、駆動トランジスタTRDのゲート電極には基準電圧VOfsが印加される。駆動トランジスタTRDのゲート−ソース間電圧は、駆動トランジスタTRDの閾値電圧Vthよりも小さくなるので、駆動トランジスタTRDは非導通状態となる。第2ノードND2の電位は、従前の値を維持する(図8の(D))。
【0082】
次いで、信号出力回路102の動作に基づいて、第2の映像信号VSig2_mをデータ線DTLnに供給する。尚、実施例1においては、第2の映像信号VSig2_mの供給の始期から[期間−TP(2)7]の終期までの期間の長さ「t2」は、設計上定められた所定の長さとなるように設定されている。
【0083】
駆動トランジスタTRDの一方のソース/ドレイン領域に給電線PS1から駆動電圧VCC-Hを印加した状態で、[期間−TP(2)7]の終期まで、駆動トランジスタTRDのゲート電極に第2の映像信号VSig2_mを印加して、第2の書込み処理を行う。第1の書込み処理において説明したと同様に、駆動トランジスタTRDに電流が流れ、駆動トランジスタTRDの他方のソース/ドレイン領域の電位が変化(上昇)する(図9の(A))。このときの第2ノードND2における電位の上昇量をΔV2と表す。第1の書込み処理と第2の書込み処理によって、容量部C1に、VSig2_m−(VOfs−Vth+ΔV1+ΔV2)といった電圧が保持される。
【0084】
[期間−TP(2)8](図5、図9の(B)及び(C)参照)
[期間−TP(2)7]の終期において、走査線SCLからの走査信号が終了して書込みトランジスタTRWが非導通状態となる。この[期間−TP(2)8]においては、駆動トランジスタTRDのゲート電極とデータ線DTLnとが電気的に切り離されるので、駆動トランジスタTRDのゲート電極は浮遊状態となる。容量部C1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタTRDのゲート電極に生じ、第1ノードND1の電位も上昇する(図9の(B))。そして、容量部C1に保持された電圧の値に応じて、駆動トランジスタTRDを介して電流が発光部ELPに流れて発光部ELPが発光する(図9の(C))。
【0085】
上述したように、表示素子10にあっては、書込み処理によって容量部C1に、VSig2_m−(VOfs−Vth+ΔV1+ΔV2)といった電圧が保持されている。この電圧は、駆動トランジスタTRDのソース領域に対するゲート電極の電圧Vgsに相当するので、駆動トランジスタTRDを介して後述する式(5)で与えられるドレイン電流Idsが発光部ELPに流れて発光部ELPが発光する。
【0086】
Ids=k・μ・(VSig2_m−VOfs−ΔV1−ΔV2)2 (5)
【0087】
この式(5)から明らかなように、ドレイン電流Idsの値は、第2の映像信号VSig2_mの値が大きいほど大きくなり、電位補正値ΔV1の値が大きいほど小さくなる。そして、発光部ELPの発光する輝度は、定性的には、ドレイン電流Idsの値に比例する。また、ΔV2の値は第2の映像信号VSig2_mの値に応じて定まる。従って、発光部ELPの発光する輝度を、第2の映像信号VSig2_mの値と、電位補正値ΔV1との値に基づいて実質的に制御することができる。
【0088】
そして、[期間−TP(2)7]内において第1の映像信号VSig1_mのデータ線DTLnへの供給の終了時期を変えることによって、あるいは又、第1の映像信号VSig1_mの値を変えることによって、ΔV1の値が調整されるので、発光部ELPの輝度を制御することができる。
【0089】
以上説明したように、第2の映像信号VSig2の値とは独立して、ΔV1の値を変えることによっても、異なる階調で発光部ELPを発光させることができる。そして、第2の映像信号VSig2[1]乃至VSig2[P]のいずれを印加する場合においても、上述した動作を行うことができるので、第2の映像信号VSig2の段階数を超える階調数の階調制御を行うことができる。
【0090】
図12、図13、図14及び図15を参照して、発光部ELPの階調制御について更に詳しく説明する。
【0091】
図12は、図5に示す[期間−TP(2)7]内において第1の映像信号VSig1の値と駆動トランジスタTRDのゲート電極に第1の映像信号VSig1を印加する期間の長さの値とを変えたときの、第2ノードND2の電位変化を説明するための模式的なグラフである。具体的には、図12では、第1の映像信号VSig1[1],VSig1[p-1],VSig1[p],VSig1[p+1],VSig1[P]を印加するときの様子を模式的に示した。
【0092】
[期間−TP(2)7]において、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1を印加するとき、第1ノードND1の電圧はVSig1となり一定である。一方、第2ノードND2の電位は、当初(VOfs−Vth)であり、実施例1では−3ボルトである。
【0093】
[期間−TP(2)7]において、第1の映像信号VSig1として例えばVSig1[P](8ボルト)を印加する場合、第1の映像信号VSig1[P]を印加した直後は、駆動トランジスタTRDのソース領域に対するゲート電極の電圧Vgsは11ボルトである。従って、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1[P]を印加した直後に駆動トランジスタTRDに流れるドレイン電流Idsの値は、上述した式(1)においてVgsを11ボルトとした値となる。
【0094】
そして、上述したドレイン電流Idsによる電荷が第2ノードND2に流れ込むことにより、第2ノードND2の電位は上昇する。一方、駆動トランジスタTRDのソース領域に対するゲート電極の電圧Vgsの値は、第2ノードND2の電位の上昇に伴い減少する。従って、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1[P]を印加する期間が長くなるほど、駆動トランジスタTRDに流れるドレイン電流Idsの値は減少し、第2ノードND2の電位の上昇も緩やかとなる。結果として、図12に示すように、第1の映像信号VSig1[P]を印加するときの第2ノードND2の電位は、上に凸の曲線状に変化する。
【0095】
VSig1[P]以外の値の第1の映像信号VSig1を印加する場合にも、第2ノードND2の電位は、基本的に上述したと同様の挙動を示す。但し、第1の映像信号VSig1の値が相対的に小さくなるほど、第1の映像信号VSig1を印加した直後のソース領域に対するゲート電極の電圧Vgsは小さくなり、第2ノードND2の電位の上昇も緩やかとなる。結果として、VSig1[p]を印加するときの第2ノードND2の電位のグラフに対して、VSig1[p+1]を印加するときのグラフは上に位置し、VSig1[p-1]を印加するときのグラフは下に位置するといった配置となる。ここで、表示装置の設計上設定された、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1を印加する期間の最大長さと最小長さの値とが、或る値「tB」と或る値「tW」であるとする。
【0096】
図13は、第2の書込み処理を行う際の第2ノードND2の電位の調整範囲を説明するための模式的なグラフである。実施例1においては、「tW」と「tB」の間を(Q−1)個に分割する。実施例1にあっては等分割としたが、分割は必ずしも等分割である必要はない。例えば、階調制御における非線形性を解消するような条件を満たすように分割するといったこともできる。
【0097】
図13に示すように、第1の映像信号VSig1を印加する期間の長さは、T(1)乃至T(Q)までのQ個に離散化されている。尚、T(1)=tWであり、T(Q)=tBである。第1の映像信号がVSig1[p]であるときの第2ノードND2の電位のグラフと、第1の映像信号VSig1[p]を印加する期間の長さT(q)(但し、q=1,2・・・,Q)との交点をD(p,q)と表し、D(p,q)に対応する第2ノードND2の電位をvD(p,q)と表す。換言すれば、D(p,q)=(T(q),vD(p,q))である。
【0098】
ここで、ΔvD(p,q)=vD(p,q)−(VOfs−Vth)と表せば、D(p,q)に対応する電位補正値ΔV1=ΔvD(p,q)である。図13から明らかなように、D(1,1)乃至D(P,Q)おいて、ΔvD(p,q)の最大値は、D(P,Q)に対応するΔvD(P,Q)であり、ΔvD(p,q)の最小値は、D(1,1)に対応するΔvD(1,1)である。そして、D(p,q)に対応するΔvD(p,q)は、pとqの組み合わせに応じて変化する。云い換えれば、pとqの組み合わせを適宜選択することによって、ΔvD(1,1)乃至ΔvD(P,Q)までの間で、P×Q通りで電位補正値ΔV1を選択することができる。図14は、電位補正値ΔV1の値と、第1の映像信号VSig1の種類と、第1の書込み処理を行う期間の長さとの関係を説明するための表である。
【0099】
尚、実施例1にあっては、第2の映像信号VSig2の最小値(2ボルト)とvD(P,Q)との差が駆動トランジスタTRDの閾値電圧Vthを超えるように、上述した値「tB」が選択されている。
【0100】
第1の映像信号VSig1がVSig1[p]、第1の書込み処理を行う期間の長さがT(q)、第2の映像信号VSig2がVSig2[p'](但し、p'=1,2・・・,P)であるとき、[期間−TP(2)8]において流れるドレイン電流をIds(p,q,p’)と表す。このとき、電位補正値ΔV1=ΔvD(p,q)であるので、Ids(p,q,p’)は、以下の式(5’)で表される。
【0101】
Ids(p,q,p’)=k・μ・(VSig2[p']_m−VOfs−ΔvD(p,q)−ΔV2)2 (5’)
【0102】
式(5’)から明らかなように、Ids(p,q,p’)が最小となるのは、VSig2[p']_mの値が最小であり、ΔvD(p,q)の値が最大の場合である。映像信号VSig2[p']_mの値が最小となるのはp’=1のときであり、ΔvD(p,q)の値が最大となるのは、p=P、q=Qのときである。即ち、Ids(P,Q,1)が最小となる。一方、Ids(p,q,p’)が最大となるのは、第2の映像信号VSig2[p']_mの値が最大であり、ΔvD(p,q)の値が最小の場合である。映像信号VSig2[p']_mの値が最大となるのはp’=Pのときであり、ΔvD(p,q)の値が最小となるのは、p=1、q=1のときである。即ち、Ids(1,1,P)が最小となる。
【0103】
Ids(p,q,p’)は、Ids(1,1,1)からIds(P,Q,P)までのP×Q×P通りの値を取り得る。そして、上述したように、Ids(P,Q,1)の値が最小であり、Ids(1,1,P)の値が最大となる。
【0104】
図1及び図3に示す記憶装置102Fには、上述したドレイン電流Ids(p,q,p’)の値に基づいた輝度レベルの指標データが記憶されている。図15は、記憶装置102Fに記憶されているデータを説明するための表である。
【0105】
記憶装置102Fには、輝度レベルの指標w(1,1,1)乃至w(P,Q,P)から成るデータが記憶されている。
【0106】
ここで、輝度レベルの指標は、例えば、最小値が0、最大値が(2u−1)となるように、上述したIds(p,q,p’)の値を変換したものである。即ち、電流値が最小であるIds(P,Q,1)に対応するw(P,Q,1)が0となり、電流値が最大であるIds(1,1,P)に対応するw(1,1,P)が(2u−1)となるように数値が変換されている。具体的には、w(p,q,p’)=(2u−1)×(Ids(p,q,p’)−Ids(P,Q,1))/(Ids(1,1,P)−Ids(P,Q,1))といった式に基づいて値が変換されている。尚、上述した「u」の値は、表示装置の設計に応じて適宜設定することができるが、以下の説明においては、u=10であるとする。従って、0≦w(p,q,p’)≦1023である。
【0107】
図3に示すセレクタ102Dに8ビットに離散化された入力信号が入力されると、セレクタ102Dは、記憶装置102Fのデータを参照して、入力信号の値を4倍した値に最も近いかあるいは等しい或る輝度レベルの指標w(p,q,p’)を選択する。そして、指標w(p,q,p’)に対応する第1の映像信号VSig1[p]と第2の映像信号VSig2[p']を順次生成するように、映像信号生成部102Aに選択信号を供給する。同様に、期間の長さT(q)だけ第1の映像信号VSig1[p]がゲート電極に印加されるように、パルス発生回路102Eが発生するパルスを適宜選択し、信号切替部102Cに切替信号として供給する。この例では、図3に示すパルス発生回路102Eは、水平同期信号HSyncの始期からの例えば立ち下がり時期を異にするQ種のパルスを発生し、セレクタ102Dは、入力信号の値に応じて適宜パルスを選択し、信号切替部102Cに切替信号として供給するといった構成とすればよい。
【0108】
以上、階調制御の詳細について説明した。尚、上述の説明では、図13におけるT(1)乃至T(Q)が、第1の映像信号VSig1の値に係わらず共通であるとして説明したが、これに限るものではない。第1の映像信号VSig1の値に応じて、図13における「tW」と「tB」の間を(Q−1)個に分割する条件を変えるといった構成とすることもできる。
【0109】
次いで、実施例1の駆動方法における第(n,m)番目の表示素子10の動作の詳細を、図5、図6の(A)乃至(D)、図7の(A)乃至(D)、図8の(A)乃至(D)、及び、図9の(A)乃至(C)を参照して詳細に説明する。
【0110】
[期間−TP(2)-1](図5、図6の(A)参照)
この[期間−TP(2)-1]は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第(n,m)番目の表示素子10が発光状態にある期間である。即ち、第(n,m)番目の副画素を構成する表示素子10における発光部ELPには、後述する式(5)に基づくドレイン電流Ids’が流れており、第(n,m)番目の副画素を構成する表示素子10の輝度は、係るドレイン電流Ids’に対応した値である。ここで、書込みトランジスタTRWは非導通状態であり、駆動トランジスタTRDは導通状態である。第(n,m)番目の表示素子10の発光状態は、第(m+m’)行目に配列された表示素子10の水平走査期間の開始直前まで継続される。
【0111】
上述したように、各水平走査期間に対応して、データ線DTLnには、基準電圧VOfsと第1の映像信号VSig1と第2の映像信号VSig2とが供給される。しかしながら、書込みトランジスタTRWは非導通状態であるので、[期間−TP(2)-1]においてデータ線DTLnの電位(電圧)が変化しても、第1ノードND1と第2ノードND2の電位は変化しない(実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる)。後述する[期間−TP(2)0]においても同様である。
【0112】
図5に示す[期間−TP(2)0]〜[期間−TP(2)6]は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる[期間−TP(2)7]の直前までの動作期間である。[期間−TP(2)0]〜[期間−TP(2)7]において、第(n,m)番目の表示素子10は原則として非発光状態にある。図5に示すように、[期間−TP(2)5]、[期間−TP(2)6]及び[期間−TP(2)7]は、第m番目の水平走査期間Hmに包含される。
【0113】
動作の概要を説明する。実施例1においては、[期間−TP(2)1]において、基準電圧VOfsとの差が駆動トランジスタTRDの閾値電圧Vthを超える初期化電圧VCC-Lを駆動トランジスタTRDの一方のソース/ドレイン領域に印加し、駆動トランジスタTRDのゲート電極に基準電圧VOfsを印加し、以て、駆動トランジスタTRDのゲート電極の電位と駆動トランジスタTRDの他方のソース/ドレイン領域の電位とを初期化する。
【0114】
そして、[期間−TP(2)3]及び[期間−TP(2)5]において、データ線DTLnから駆動トランジスタTRDのゲート電極に基準電圧VOfsを印加した状態で、駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加し、以て、駆動トランジスタTRDの他方のソース/ドレイン領域の電位を基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって近づける閾値電圧キャンセル処理を行う。
【0115】
実施例1においては、閾値電圧キャンセル処理を複数の水平走査期間、より具体的には、第(m−1)番目の水平走査期間Hm-1と第m番目の水平走査期間Hmにおいて行うとして説明するが、これに限定するものではない。表示装置の仕様にもよるが、1回の水平走査期間において閾値電圧キャンセル処理を行う構成であってもよい。あるいは又、3回以上の水平走査期間において閾値電圧キャンセル処理を行う構成であってもよい。
【0116】
図5において、[期間−TP(2)1]は、第(m−2)番目の水平走査期間Hm-2における基準電圧期間に一致し、[期間−TP(2)3]は、第(m−1)番目の水平走査期間Hm-1における基準電圧期間に一致し、[期間−TP(2)5]は、第m番目の水平走査期間Hmにおける基準電圧期間に一致する。
【0117】
引き続き、図5等を参照して、[期間−TP(2)0]〜[期間−TP(2)8]の各期間の動作の詳細について説明する。
【0118】
[期間−TP(2)0](図5、図6の(B)参照)
この[期間−TP(2)0]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間−TP(2)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間Hm+m'の始期から、現表示フレームにおける第(m−3)番目の水平走査期間Hm-3の終期までの期間である。そして、この[期間−TP(2)0]において、第(n,m)番目の表示素子10は、原則として非発光状態にある。[期間−TP(2)0]の始期において、電源部100から給電線PS1mに供給する電圧を駆動電圧VCC-Hから初期化電圧VCC-Lに切り替える。その結果、第2ノードND2の電位はVCC-Lまで低下し、発光部ELPのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTRDのゲート電極)の電位も低下する。
【0119】
[期間−TP(2)1](図5、図6の(C)参照)
そして、現表示フレームにおける第(m−2)番目の水平走査期間Hm-2が開始する。この[期間−TP(2)1]において、走査線SCLmをハイレベルとして表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。その結果、第1ノードND1の電位は、VOfs(0ボルト)となる。電源部100の動作に基づき、給電線PS1mから初期化電圧VCC-Lを第2ノードND2に印加しているので、第2ノードND2の電位はVCC-L(−10ボルト)を保持する。
【0120】
第1ノードND1と第2ノードND2との間の電位差は10ボルトであり、駆動トランジスタTRDの閾値電圧Vthは3ボルトであるので、駆動トランジスタTRDは導通状態である。尚、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差は−10ボルトであり、発光部ELPの閾値電圧Vth-ELを超えない。これにより、第1ノードND1の電位及び第2ノードND2の電位が初期化される。
【0121】
[期間−TP(2)2](図5、図6の(D)参照)
この[期間−TP(2)2]において走査線SCLmをローレベルとする。表示素子10の書込みトランジスタTRWは非導通状態となる。第1ノードND1及び第2ノードND2の電位は、基本的には従前の状態を維持する。
【0122】
[期間−TP(2)3](図5、図7の(A)及び(B)参照)
この[期間−TP(2)3]において、第1回目の閾値電圧キャンセル処理を行う。走査線SCLmをハイレベルとし表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。第1ノードND1の電位は、VOfs(0ボルト)である。
【0123】
次いで、電源部100から給電線PS1mに供給される電圧を、初期化電圧VCC-Lから駆動電圧VCC-Hに切り替える。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、第2ノードND2の電位が上昇する。
【0124】
この[期間−TP(2)3]が充分長ければ、駆動トランジスタTRDのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達し、駆動トランジスタTRDは非導通状態となる。即ち、第2ノードND2の電位が(VOfs−Vth)に近づき、最終的に(VOfs−Vth)となる。しかしながら、図5に示す例では、[期間−TP(2)3]の長さは、第2ノードND2の電位を充分変化させるには足りない長さであり、[期間−TP(2)3]の終期において、第2ノードND2の電位は、VCC-L<V1<(VOfs−Vth)という関係を満たす或る電位V1に達する。
【0125】
[期間−TP(2)4](図5、図7の(C)参照)
この[期間−TP(2)4]においては、走査線SCLmをローレベルとし、表示素子10の書込みトランジスタTRWは非導通状態とする。その結果、第1ノードND1は浮遊状態となる。
【0126】
電源部100から駆動トランジスタTRDの一方のソース/ドレイン領域に駆動電圧VCC-Hが印加されているので、第2ノードND2の電位は、電位V1から或る電位V2に上昇する。一方、駆動トランジスタTRDのゲート電極は浮遊状態であり、容量部C1が存在するが故に、ブートストラップ動作が駆動トランジスタTRDのゲート電極に生ずる。従って、第1ノードND1の電位は、第2ノードND2の電位変化に倣って上昇する。
【0127】
次の[期間−TP(2)5]における動作の前提として、[期間−TP(2)5]の始期において、第2ノードND2の電位が(VOfs−Vth)よりも低いことが必要となる。[期間−TP(2)4]の長さは、V2<(VOfs-L−Vth)の条件を満たすように、表示装置の設計上設定されている。
【0128】
[期間−TP(2)5](図5、図7の(D)及び図8の(A)参照)
この[期間−TP(2)5]において、第2回目の閾値電圧キャンセル処理を行う。走査線SCLmからの走査信号に基づいて、表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。第1ノードND1の電位は、ブートストラップ動作によって上昇した電位から、再度VOfs(0ボルト)となる。
【0129】
ここで、容量部C1の値を値c1とし、発光部ELPの容量CELの値を値cELとする。そして、駆動トランジスタTRDのゲート電極と他方のソース/ドレイン領域との間の寄生容量の値をcgsとする。第1ノードND1と第2ノードND2との間の容量値を符号cAで表せば、cA=c1+cgsである。また、第2ノードND2と第2の給電線PS2との間の容量値を符号cBと表せば、cB=cELである。尚、発光部ELPの両端に、追加の容量部が並列に接続されている構成であってもよいが、その場合には、cBには更に追加の容量部の容量値が加算される。
【0130】
第1ノードND1の電位が変化すると、第1ノードND1と第2ノードND2との間の電位差も変化する。即ち、第1ノードND1の電位の変化分に基づく電荷が、第1ノードND1と第2ノードND2との間の容量値と、第2ノードND2と第2の給電線PS2との間の容量値に応じて、振り分けられる。然るに、値cB(=cEL)が、値cA(=c1+cgs)と比較して充分に大きな値であれば、第2ノードND2の電位の変化は小さい。そして、一般に、発光部ELPの容量CELの値cELは、容量部C1の値c1及び駆動トランジスタTRDの寄生容量の値cgsよりも大きい。以下、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮せずに説明を行う。尚、図5に示した駆動のタイミングチャートにおいては、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮せずに示した。
【0131】
電源部100から駆動トランジスタTRDの一方のソース/ドレイン領域に駆動電圧VCC-Hが印加されているので、基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、第2ノードND2の電位は、電位V2から上昇し、基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって変化する。そして、駆動トランジスタTRDのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達すると、駆動トランジスタTRDが非導通状態となる。この状態にあっては、第2ノードND2の電位は、概ね(VOfs−Vth)である。ここで、以下の式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
【0132】
(VOfs−Vth)<(Vth-EL+VCat) (2)
【0133】
この[期間−TP(2)5]にあっては、第2ノードND2の電位は、最終的に、(VOfs−Vth)となる。即ち、駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存して、第2ノードND2の電位は決定される。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。[期間−TP(2)5]の終期において、走査線SCLmからの走査信号に基づいて、書込みトランジスタTRWを導通状態から非導通状態とする。
【0134】
[期間−TP(2)6](図5、図8の(B)参照)
書込みトランジスタTRWの非導通状態をこの期間の間維持する。基準電圧期間が終了し、データ線DTLnに第1の映像信号VSig1_mが供給される。[期間−TP(2)5]において駆動トランジスタTRDが非導通状態に達しているとすれば、実質上、第1ノードND1と第2ノードND2の電位は変化しない。尚、[期間−TP(2)5]で行う閾値電圧キャンセル処理において駆動トランジスタTRDが非導通状態に達していない場合には、[期間−TP(2)6]においてブートストラップ動作が生じ、第1ノードND1と第2ノードND2の電位は多少上昇する。
【0135】
[期間−TP(2)7](図5、図8の(C)及び(D)、並びに、図(9)の(A)参照)
この[期間−TP(2)7]内において、上述した第1の書込み処理と第2の書込み処理を行う。図5に示すように、表示素子10にあっては[期間−TP(2)7]において第2ノードND2の電位が変化する。この電位の上昇量(図5に示すΔV1やΔV2)については上述した通りであるので説明を省略する。
【0136】
駆動トランジスタTRDのゲート電極(第1ノードND1)の電位をVg、駆動トランジスタTRDの他方のソース/ドレイン領域(第2ノードND2)の電位をVsとしたとき、上述した第2ノードND2の電位の上昇を考慮しなければ、Vgの値、Vsの値は以下のとおりとなる。第1ノードND1と第2ノードND2の電位差、即ち、駆動トランジスタTRDのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、以下の式(3)で表すことができる。
【0137】
Vg =VSig2_m
Vs ≒VOfs−Vth
Vgs≒VSig2_m−(VOfs−Vth) (3)
【0138】
即ち、上述した第2ノードND2の電位の上昇を考慮しなければ、駆動トランジスタTRDに対する書込み処理において得られたVgsは、第2の映像信号VSig2_m、駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存している。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。
【0139】
上述した駆動方法にあっては、駆動トランジスタTRDの一方のソース/ドレイン領域には電源部100から駆動電圧VCC-Hが印加された状態で、駆動トランジスタTRDのゲート電極に第1の映像信号VSig1と第2の映像信号VSig2が印加される。このため、図5に示すように、第2ノードND2の電位は、第1の書込み処理においてΔV1上昇し、第2の書込み処理においてΔV2上昇する。ここで、駆動トランジスタTRDのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、式(3)から以下の式(4)のように変形される。
【0140】
Vgs≒VSig2_m−(VOfs−Vth)−ΔV1−ΔV2 (4)
【0141】
また、駆動トランジスタTRDの他方のソース/ドレイン領域における電位(VOfs−Vth+ΔV1+ΔV2)が以下の式(2’)を満足するように、第1の書込み処理を行う期間の長さ「t1」や第2の書込み処理を行う期間の長さ「t2」の上限は決定されている。[期間−TP(2)7]において発光部ELPが発光することはない。
【0142】
(VOfs−Vth+ΔV1+ΔV2)<(Vth-EL+VCat) (2’)
【0143】
[期間−TP(2)8](図5、図9の(B)及び(C)参照)
駆動トランジスタTRDの一方のソース/ドレイン領域に電源部100から駆動電圧VCC-Hが印加された状態を維持する。表示素子10にあっては、容量部C1に書込み処理によって、第2の映像信号VSig2_m、基準電圧VOfs、閾値電圧Vth、及び、電位補正値ΔV1等に基づいた電圧が保持されている。走査線SCLからの走査信号は終了しているので、書込みトランジスタTRWは非導通状態となる。従って、駆動トランジスタTRDのゲート電極が浮遊状態となることによって、書込み処理によって容量部C1に保持された電圧の値に応じた電流が駆動トランジスタTRDを介して発光部ELPに流れて発光部ELPが発光する。
【0144】
表示素子10の動作について、より具体的に説明する。駆動トランジスタTRDの一方のソース/ドレイン領域に電源部100から駆動電圧VCC-Hが印加された状態を維持しており、第1ノードND1は、データ線DTLnから電気的に切り離されている。従って、以上の結果として、第2ノードND2の電位は上昇する(図9の(B))。
【0145】
ここで、上述したとおり、駆動トランジスタTRDのゲート電極は浮遊状態にあり、しかも、容量部C1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタTRDのゲート電極に生じ、第1ノードND1の電位も上昇する。その結果、駆動トランジスタTRDのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、式(4)の値を保持する。
【0146】
また、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を超えるので、発光部ELPは発光を開始する(図9の(C)参照)。このとき、発光部ELPを流れる電流は、駆動トランジスタTRDのドレイン領域からソース領域へと流れるドレイン電流Idsであるので、式(1)で表すことができる。ここで、式(1)と式(4)から、式(1)は、以下の式(5)にように変形することができる。
【0147】
Ids=k・μ・(VSig2_m−VOfs−ΔV1−ΔV2)2 (5)
【0148】
従って、発光部ELPを流れるドレイン電流Idsは、基準電圧VOfsを0ボルトに設定したとした場合、第2の映像信号VSig2_mの値から、電位補正値ΔV1と、ΔV2の値を減じた値の2乗に比例する。云い換えれば、発光部ELPを流れるドレイン電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTRDの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTRDの閾値電圧Vthの影響を受けない。そして、第(n,m)番目を構成する表示素子10の輝度は、係るドレイン電流Idsに対応した値である。
【0149】
そして、発光部ELPの発光状態を第(m+m’−1)番目の水平走査期間まで継続する。この第(m+m’−1)番目の水平走査期間の終期は、[期間−TP(2)-1]の終期に相当する。ここで、「m’」は、1<m’<Mの関係を満たし、表示装置において所定の値である。換言すれば、発光部ELPは、[期間−TP(2)8]の始期から第(m+m’)番目の水平走査期間Hm+m'の直前まで駆動され、この期間が発光期間となる。
【0150】
以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した表示装置の構成や構造、表示装置の製造方法の工程、表示装置や表示素子の駆動方法の工程は例示であり、適宜変更することができる。
【0151】
実施例においては、データ線への第1の映像信号の供給が終了した後、第2の映像信号の供給が始まるまでの間に、データ線に基準電圧を供給するとしたが、これに限るものではない。例えば、基準電圧期間の経過後第1の映像信号の供給を開始するまでの間、基準電圧を引き続きデータ線に供給し、第1の映像信号の供給が終了した後直ちに第2の映像信号を供給するといった構成とすることもできる。この構成にあっては、第1の映像信号を供給する始期を変えることによって、第1の書込み処理を行う期間の長さを調整することができる。
【0152】
実施例においては、駆動トランジスタTRDがnチャネル型であるとして説明した。駆動トランジスタTRDをpチャネル型トランジスタとする場合には、発光部ELPのアノード電極とカソード電極とを入れ替えた結線をすればよい。尚、この構成にあってはドレイン電流Idsの流れる向きが変わるので、給電線PS1等に供給される電圧の値等を適宜変更すればよい。
【0153】
また、表示素子10を構成する駆動回路11が、更に他のトランジスタを備えている構成であってもよい。図16に、第1ノードND1に接続されたトランジスタ(第1トランジスタTR1)、第2トランジスタTR2、及び、第3トランジスタTR3を備えた構成を示す。尚、これら3つのトランジスタのうち、1つ又は2つのトランジスタを備えた構成であってもよい。
【0154】
第1トランジスタTR1においては、一方のソース/ドレイン領域は、基準電圧VOfsが印加され、他方のソース/ドレイン領域は、第1ノードND1に接続されている。第1トランジスタ制御線AZ1を介して第1トランジスタ制御回路103からの制御信号が第1トランジスタTR2のゲート電極に印加され、第1トランジスタTR1の導通状態/非導通状態を制御する。これにより、第1ノードND1の電位を設定することができる。
【0155】
第2トランジスタTR2においては、一方のソース/ドレイン領域は、初期化電圧VCC-Lが印加され、他方のソース/ドレイン領域は、第2ノードND2に接続されている。第2トランジスタ制御線AZ2を介して第2トランジスタ制御回路104からの制御信号が第2トランジスタTR2のゲート電極に印加され、第2トランジスタTR1の導通状態/非導通状態を制御する。これにより、第2ノードND2の電位を初期化することができる。
【0156】
第3トランジスタTR3は、駆動トランジスタTRDの一方のソース/ドレイン領域と電源線PS1との間に接続されており、第3トランジスタ制御線CLを介して第3トランジスタ制御回路105からの制御信号が第3トランジスタTR3のゲート電極に印加される。
【符号の説明】
【0157】
TRW・・・書込みトランジスタ、TRD・・・駆動トランジスタ、TR1・・・第1トランジスタ、TR2・・・第2トランジスタ、TR3・・・第3トランジスタ、C1・・・容量部、ELP・・・有機エレクトロルミネッセンス発光部、CEL・・・発光部ELPの容量、ND1・・・第1ノード、ND2・・・第2ノード、SCL・・・走査線、DTL・・・データ線、PS1・・・給電線、PS2・・・第2の給電線、AZ1・・・第1トランジスタ制御線、AZ2・・・第2トランジスタ制御線、CL・・・第3トランジスタ制御線、DL・・・表示素子行、10・・・表示素子、11・・・駆動回路、20・・・支持体、21・・・基板、31・・・ゲート電極、32・・・ゲート絶縁層、33・・・半導体層、34・・・チャネル形成領域、35,35・・・ソース/ドレイン領域、36・・・他方の電極、37・・・一方の電極、38・・・配線、39・・・配線、40・・・層間絶縁層、51・・・アノード電極、52・・・正孔輸送層、発光層及び電子輸送層、53・・・カソード電極、54・・・第2層間絶縁層、55,56・・・コンタクトホール、100・・・電源部、101・・・走査回路、102・・・信号出力回路、102A・・・映像信号生成部、102B・・・基準電圧生成部、102C・・・信号切替部、102D・・・セレクタ、102E・・・パルス発生回路、103・・・第1トランジスタ制御回路、104・・・第2トランジスタ制御回路、105・・・第3トランジスタ制御回路
【特許請求の範囲】
【請求項1】
第1の方向と第2の方向とに2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示装置の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する表示装置の駆動方法。
【請求項2】
容量部を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタの他方のソース/ドレイン領域とゲート電極に接続されており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加しているときに駆動トランジスタに電流が流れ、第1の映像信号の値と第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、駆動トランジスタの他方のソース/ドレイン領域の電位が変化し、容量部に保持される電圧の値が調整される請求項1に記載の表示装置の駆動方法。
【請求項3】
表示装置は、更に、第1の方向に延びる複数の走査線と、第2の方向に延びる複数のデータ線とを備えており、
駆動回路は、走査線に接続されたゲート電極と、データ線に接続された一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続された他方のソース/ドレイン領域とを有する書込みトランジスタを更に備えており、
走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から第1の映像信号を駆動トランジスタのゲート電極に印加し、次いで、データ線から第2の映像信号を駆動トランジスタのゲート電極に印加し、その後、走査信号が終了して書込みトランジスタが非導通状態となることによって駆動トランジスタのゲート電極を浮遊状態とする請求項1又は請求項2に記載の表示装置の駆動方法。
【請求項4】
表示装置は、更に、第1の方向に延びる複数の給電線を備えており、
駆動トランジスタの一方のソース/ドレイン領域は給電線に接続されており、給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加する請求項1に記載の表示装置の駆動方法。
【請求項5】
第1の書込み処理の前に、
基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース/ドレイン領域の電位とを初期化し、次いで、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、以て、駆動トランジスタの他方のソース/ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う請求項1に記載の表示装置の駆動方法。
【請求項6】
表示装置は、更に、第1の方向に延びる複数の走査線と、第2の方向に延びる複数のデータ線とを備えており、
駆動回路は、走査線に接続されたゲート電極と、データ線に接続された一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続された他方のソース/ドレイン領域とを有する書込みトランジスタを更に備えており、
走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から、第1の映像信号と第2の映像信号と基準電圧を駆動トランジスタのゲート電極に印加する請求項5に記載の表示装置の駆動方法。
【請求項7】
表示装置は、更に、第1の方向に延びる複数の給電線を備えており、
駆動トランジスタの一方のソース/ドレイン領域は給電線に接続されており、給電線から駆動電圧と初期化電圧を駆動トランジスタの一方のソース/ドレイン領域に印加する請求項5又は請求項6に記載の表示装置の駆動方法。
【請求項8】
信号出力回路、走査回路及び電源部、並びに、
第1の方向と第2の方向とに2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示装置であって、
電源部の動作に基づいて所定の駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加された状態で、信号出力回路の動作に基づいて第1の映像信号が駆動トランジスタのゲート電極に印加されて第1の書込み処理が行われ、次いで、信号出力回路の動作に基づいて第2の映像信号が駆動トランジスタのゲート電極に印加されて第2の書込み処理が行われ、その後、走査回路の動作に基づいて駆動トランジスタのゲート電極が浮遊状態とされることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光し、
第1の書込み処理において、第1の映像信号が駆動トランジスタのゲート電極に印加される期間の長さが調整され、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度が制御される表示装置。
【請求項9】
駆動回路及び電流駆動型の発光部を有しており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示素子の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する表示素子の駆動方法。
【請求項1】
第1の方向と第2の方向とに2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示装置の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する表示装置の駆動方法。
【請求項2】
容量部を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタの他方のソース/ドレイン領域とゲート電極に接続されており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加しているときに駆動トランジスタに電流が流れ、第1の映像信号の値と第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値に基づいて、駆動トランジスタの他方のソース/ドレイン領域の電位が変化し、容量部に保持される電圧の値が調整される請求項1に記載の表示装置の駆動方法。
【請求項3】
表示装置は、更に、第1の方向に延びる複数の走査線と、第2の方向に延びる複数のデータ線とを備えており、
駆動回路は、走査線に接続されたゲート電極と、データ線に接続された一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続された他方のソース/ドレイン領域とを有する書込みトランジスタを更に備えており、
走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から第1の映像信号を駆動トランジスタのゲート電極に印加し、次いで、データ線から第2の映像信号を駆動トランジスタのゲート電極に印加し、その後、走査信号が終了して書込みトランジスタが非導通状態となることによって駆動トランジスタのゲート電極を浮遊状態とする請求項1又は請求項2に記載の表示装置の駆動方法。
【請求項4】
表示装置は、更に、第1の方向に延びる複数の給電線を備えており、
駆動トランジスタの一方のソース/ドレイン領域は給電線に接続されており、給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加する請求項1に記載の表示装置の駆動方法。
【請求項5】
第1の書込み処理の前に、
基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース/ドレイン領域の電位とを初期化し、次いで、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、以て、駆動トランジスタの他方のソース/ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う請求項1に記載の表示装置の駆動方法。
【請求項6】
表示装置は、更に、第1の方向に延びる複数の走査線と、第2の方向に延びる複数のデータ線とを備えており、
駆動回路は、走査線に接続されたゲート電極と、データ線に接続された一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続された他方のソース/ドレイン領域とを有する書込みトランジスタを更に備えており、
走査線からの走査信号によって書込みトランジスタを導通状態とし、データ線から、第1の映像信号と第2の映像信号と基準電圧を駆動トランジスタのゲート電極に印加する請求項5に記載の表示装置の駆動方法。
【請求項7】
表示装置は、更に、第1の方向に延びる複数の給電線を備えており、
駆動トランジスタの一方のソース/ドレイン領域は給電線に接続されており、給電線から駆動電圧と初期化電圧を駆動トランジスタの一方のソース/ドレイン領域に印加する請求項5又は請求項6に記載の表示装置の駆動方法。
【請求項8】
信号出力回路、走査回路及び電源部、並びに、
第1の方向と第2の方向とに2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
を備えており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示装置であって、
電源部の動作に基づいて所定の駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加された状態で、信号出力回路の動作に基づいて第1の映像信号が駆動トランジスタのゲート電極に印加されて第1の書込み処理が行われ、次いで、信号出力回路の動作に基づいて第2の映像信号が駆動トランジスタのゲート電極に印加されて第2の書込み処理が行われ、その後、走査回路の動作に基づいて駆動トランジスタのゲート電極が浮遊状態とされることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光し、
第1の書込み処理において、第1の映像信号が駆動トランジスタのゲート電極に印加される期間の長さが調整され、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度が制御される表示装置。
【請求項9】
駆動回路及び電流駆動型の発光部を有しており、
駆動回路は、ゲート電極とソース/ドレイン領域とを有する駆動トランジスタ、及び、容量部を少なくとも備えており、駆動トランジスタのソース/ドレイン領域を介して発光部に電流が流れる表示素子の駆動方法であって、
所定の駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、第1の映像信号を駆動トランジスタのゲート電極に印加する第1の書込み処理を行い、次いで、第2の映像信号を駆動トランジスタのゲート電極に印加する第2の書込み処理を行い、その後、駆動トランジスタのゲート電極を浮遊状態とすることによって、駆動トランジスタのソース領域に対するゲート電極の電圧を保持するための容量部に保持された電圧の値に応じた電流が、駆動トランジスタを介して発光部に流れて発光部が発光する、
工程を備えており、
第1の書込み処理において、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さを調整し、以て、第1の映像信号の値と、第1の映像信号を駆動トランジスタのゲート電極に印加する期間の長さの値と、第2の映像信号の値とに基づいて、発光部が発光する輝度を制御する表示素子の駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2011−170244(P2011−170244A)
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願番号】特願2010−35915(P2010−35915)
【出願日】平成22年2月22日(2010.2.22)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願日】平成22年2月22日(2010.2.22)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]