表示装置
【課題】発光素子に流れる電流を制御するドライバー素子の閾値電圧を効果的に補償する。
【解決手段】各画素に、画素選択スイッチング素子21と、電流制御ドライバー素子22と、静電容量23と、有機ELなどの電流発光素子24を設け、発光素子24が発光する際のドライバー素子22のゲート電極とドレイン電極との間に静電容量23を配置する。発光素子24がオフの状態で、閾値電圧検出基準電圧をドライバー素子22のゲートに供給すると共に、ソースにゲート電圧とほぼ同一の電圧を供給してゲート・ドレイン電極間の閾値電圧を検出し、これを静電容量23に蓄える。次に、閾値検出の際に、ドライバー素子22のゲート電極に与えていた電位よりドライバー素子22をオフする方向の信号電圧を書き込むことで、閾値電圧に信号電圧を重畳する。
【解決手段】各画素に、画素選択スイッチング素子21と、電流制御ドライバー素子22と、静電容量23と、有機ELなどの電流発光素子24を設け、発光素子24が発光する際のドライバー素子22のゲート電極とドレイン電極との間に静電容量23を配置する。発光素子24がオフの状態で、閾値電圧検出基準電圧をドライバー素子22のゲートに供給すると共に、ソースにゲート電圧とほぼ同一の電圧を供給してゲート・ドレイン電極間の閾値電圧を検出し、これを静電容量23に蓄える。次に、閾値検出の際に、ドライバー素子22のゲート電極に与えていた電位よりドライバー素子22をオフする方向の信号電圧を書き込むことで、閾値電圧に信号電圧を重畳する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画素毎にドライバー素子を用いて発光素子を駆動するアクティブマトリックス型の表示装置に関する。
【背景技術】
【0002】
自ら発光する有機エレクトロルミネッセンス(EL)素子を用いた有機EL表示装置は、液晶表示装置で必要なバックライトが不要で装置の薄型化に最適であるとともに、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。なお、有機EL表示装置に用いられる有機EL素子は、その発光輝度が流れる電流値により制御される点で、電圧により表示が制御される液晶セルを用いる液晶表示装置等と異なっている。
【0003】
図7に、従来から知られているアクティブマトリックス方式の有機EL表示装置における画素回路を示す。この画素回路は、カソード側が負電源線108に接続された発光素子104と、ソース電極が発光素子104のアノード側に接続され、ドレイン電極が正電源線107に接続されたドライバー素子102と、ドライバー素子102のゲート電極とソース電極との間に接続された静電容量103と、ソースもしくはドレイン電極がドライバー素子102のゲート電極に、ドレインもしくはソース電極が信号線105に、ゲート電極が走査線106にそれぞれ接続されたスイッチング素子101とを有する。ここで、スイッチング素子101およびドライバー素子102は薄膜トランジスタ(TFT)である。
【0004】
上記画素回路の動作を以下に説明する。まず、ドライバー素子102のゲート・ソース電極間にドライバー素子102の閾値電圧より大きな電圧が静電容量103により安定的に保持されていると仮定する。従って、ドライバー素子102は、オンしている。
【0005】
この状態で、負電源線108を正電源線107の電圧GNDより高レベルとする。ドライバー素子102をオン状態のままに保ち、発光素子104のアノード電極の電位が正電源線107の電位GNDと同電位なり、発光素子104に逆バイアス電圧が印加される。
【0006】
つぎに、走査線106を高レベルとしスイッチング素子101をオン状態とした後、信号線105の電位をドライバー素子102のゲート電極に印加する。この信号線の電位は正電源線107の電位GNDと同電位である。これにより、発光素子104のアノード電極の電位は発光素子104の静電容量成分と静電容量103の容量比に応じてドライバー素子102のゲート電位GNDより低くなり、ドライバー素子102はオフとなる。
【0007】
つぎに、負電源線108を正電源線107と同電位GNDに下げると、ドライバー素子12のソースは負電源線の電圧降下に従って下がるが、ドライバー素子102のゲート電位はGNDであり、ドライバー素子102はオン状態となる。このため、ドライバー素子102を通して正電源線107から電流が発光素子104のアノード電極に供給され、徐々に発光素子104のアノード電極の電位は、ドライバー素子102のゲート電極と発光素子104のアノード電極の電位との電位差がドライバー素子102の閾値電圧と等しくなるまで上昇しつづける。
【0008】
その後に走査線106の電位を低レベルとして、ドライバー素子102のソース電極に静電容量103および発光素子104の静電容量成分によってドライバー素子102の閾値電圧を保持することができる。
【0009】
このように、静電容量103にドライバー素子102の閾値電圧Vtを保持する工程を以下「閾値電圧検出」と呼ぶこととする。
【0010】
つぎに、信号線105にデータ電圧Vdataを供給しておくと共に、走査線106を高レベルとして信号線105のデータ電圧Vdataをドライバー素子102のゲート電極に印加すると、その瞬間に静電容量103の容量値Csと発光素子104の静電容量値Coledの容量比により、ドライバー素子102のソース電極が変化し、ドライバー素子102のゲート・ソース電極間電位は以下のようになる。
【0011】
Vgs={Cs/(Cs+Coled)}・Vdata+Vt (式1)
【0012】
この電位差Vgsは静電容量103によって安定的に保持される。このデータ電圧を加算する工程を以下「書き込み」と呼ぶことにする。
【0013】
そして、正電源線107と負電源線108との間の電位差が、発光素子104の閾値電圧より充分大きくなるように負電源線108を低くすると、上記工程にて静電容量103に保持された電圧に応じてドライバー素子102は発光素子104に流れる電流を制御し、発光素子104はその電流値に応じた輝度で発光しつづける。
【0014】
上述のように図7に示す画素回路では一度輝度情報の書き込みを行えば、つぎにこの書き込み状態が解消されるまでの間、発光素子104は一定の輝度で発光を継続する(たとえば、特許文献1参照)。
【0015】
【特許文献1】US2004/0174349A1(第2頁、第1図)
【発明の開示】
【発明が解決しようとする課題】
【0016】
しかしながら、前記書き込み工程の際にスイッチング素子101を通してデータ電圧を印加すると式1にあるように、その瞬間にドライバー素子102はオン状態となる。従って、静電容量103と発光素子104との間のノードに保持されていたドライバー素子102の閾値電圧は消失しやすく、式1で表されるように閾値電圧の情報を正確に重畳することは困難である。特に、データ電圧Vdataが大きくになるにつれ、また書き込み時間が長くなるにつれ閾値電圧の消失する度合いは大きくなる。
【課題を解決するための手段】
【0017】
本発明は、供給される電流に応じて発光する発光素子と、前記発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、前記データ書き込み手段によって書き込まれた信号電圧に応じて前記発光素子に供給される電流値を制御する電流値制御手段と、前記発光素子に電流を供給する電源線と、を備えたアクティブマトリックス型の表示装置において、前記データ書き込み手段は、発光輝度に対応した電位を供給する信号線と、前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、前記スイッチング素子を制御する走査線と、前記走査線を制御する走査線駆動回路と、を備え、前記電流値制御手段は、前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、前記ドライバー素子のゲート電極に接続され、このゲート電極について、少なくとも前記書き込まれた信号電圧および前記ドライバー素子の駆動閾値電圧を、前記発光素子の発光期間の間保持する静電容量と、を備え、前記駆動閾値電圧は前記ドライバー素子の発光時におけるゲート電極とドレイン電極との間における駆動閾値電圧である。
【0018】
そして、前記信号線には、前記発光素子の発光輝度に対応する信号電圧を供給する期間の間に閾値検出のための閾値検出電圧が供給される期間が挿入されることが好適である。
【0019】
さらに、前記スイッチング素子は、前記駆動閾値電圧の検出時において導通状態であることが好適である。
【0020】
また、前記静電容量は第1電極が前記ドライバー素子のゲート電極に、第2電極が前記ドライバー素子のドレイン電極に接続されていることが好適である。
【0021】
さらに、前記電源線の電圧を制御し、発光素子の導通状態と非導通状態とを切り替える電源線制御手段を備えることが好適である。
【0022】
また、前記ドライバー素子のゲート電極と、ドレイン電極またはソース電極との間には、短絡用のスイッチング素子が設けられていないことが好適である。
【発明の効果】
【0023】
本発明によれば、ドライバー素子のゲート電極について、少なくとも信号電圧およびドライバー素子の駆動閾値電圧を静電容量で保持する。従って、信号電圧の書き込みの際に、静電容量に保持されていたドライバー素子の閾値電圧を失うことなく閾値電圧に画素データ信号を重畳することが可能となる。そして、スイッチング素子を導通状態に保持したまま、閾値電圧を設定することも可能となる。
【発明を実施するための最良の形態】
【0024】
以下に、図面を用いて本発明の具体的な態様を説明する。ただし、発明の範囲を図示例に限定するものではない。
【0025】
〔第1の基本形態〕
図1に本発明の基本形態に係る表示装置の回路構成、図2にそのタイミングチャートを示す。
【0026】
表示装置は、マトリクス配置された多数の画素からなり、各画素には、発光素子である有機EL発光素子(OLED)と、その発光を制御する回路が設けられている。
【0027】
正電源供給回路4は、正電源電圧VDDを出力するが、所定のタイミングで負電源電圧VSSより低い電圧Vpを切り替え出力し、これを各画素に供給する。信号線駆動回路2は、垂直ライン毎に設けられる各信号線15に各画素の表示すべき信号電圧Vdataを供給し、走査線駆動回路3は、水平ライン毎に設けられる走査線16の駆動信号を供給する。負電源供給回路5は発光素子に電流を流すための負電源電圧VSSを各画素に供給する。
【0028】
各画素回路において、正電源供給回路4には、正電源線17が接続されており、この正電源線17が各画素回路の発光素子14のアノード電極に接続されている。発光素子14のカソード電極には、n型のドライバー素子12のドレイン電極が接続されており、このドライバー素子12のソース電極が負電源線18に接続されている。ドライバー素子12のゲート電極とドレイン電極との間には、静電容量13が接続されている。
【0029】
ドライバー素子12のゲート電極には、スイッチング素子11のソースが接続され、スイッチング素子11のドレインは信号線15に接続されている。スイッチング素子11のゲート電極には、走査線16が接続されている。
【0030】
ここで、スイッチング素子11は、n型TFTを採用したが、p型TFTを採用することもできる。なお、型を変更した場合には、走査線16に供給する信号の極性を反転する必要がある。ドライバー素子12はn型TFTである。
【0031】
上記画素回路の動作を図2のタイミングチャートおよび図3を用いて説明する。
【0032】
まず、ドライバー素子12のゲート電極には前フレームにおいて(Vdata+Vt)が静電容量13によって保持されているものとする。Vdataは、当該画素の発光素子14の発光量についての輝度データであり、Vtは当該画素のドライバー素子12の閾値電圧である。
【0033】
この状態において、当該画素(当該水平ライン)の書き込みタイミングになった場合には、走査線16をスイッチング素子11が導通する電位(この例ではHレベル)とする。また、信号線15の電位を負電源線18の電位VSSと同電位として、ドライバー素子12をオフ状態にする。
【0034】
つぎに、図3Aに示すように正電源線17の電位をVSSよりも低いVpとする。発光素子14の電圧降下をVoledとすれば、正電源線17の電位がVDDであったときにドライバー素子12のドレイン電極の電位は、VDD−Voledであったはずで、正電源線17の電位がVDDからVpとなると、その差が発光素子14の容量成分Coledと、静電容量13の容量成分Csで分配される。従って、正電源線17の電位がVpになった瞬間ドライバー素子12のドレイン電極の電位は、VDD−Voled+{Coled/(Cs+Coled)}(Vp−VDD)である。ここで、補償したいドライバー素子12の閾値電圧の範囲の最大値をVt(TFT)(>0)とすると、
VSS−Vt(TFT)>=VDD−Voled
+{Coled/(Cs+Coled)}(Vp−VDD) (式2)
となるようにVpを設定する。すなわち、ドライバー素子12のドレイン電圧がそのゲートおよびソース電圧であるVSSからVt(TFT)を引いた値より低いものに設定する。
【0035】
従って、正電源線17がVpになった瞬間からドライバー素子12の閾値電圧検出工程(1)が開始される。そして、図3Aに示すようにドライバー素子12のソースからドレインに電流が流れ、ドライバー素子12のドレイン電極にはVSS−Vtの電位が発生する(図3B)。なお、この閾値電圧検出工程(1)は、全画素について一緒に行う。
【0036】
つぎに、走査線16をスイッチング素子11が非導通状態となるよう(この例ではLレベル)にし、各画素への画素信号の書き込み工程(2)に入る。すなわち、信号線15の電位をVdataとした後、再び走査線16をスイッチング素子11が導通状態となるように設定し、ドライバー素子12のゲート電位をVdata(<VSS)とする。これによって、ドライバー素子12のゲート電圧がVSSからVdataに変化し、その変化量が、静電容量13の容量Csおよび発光素子14の容量Coledによって分配され、電位がVSS−Vtであったドライバー素子12のドレイン電極は、VSS−Vt+{Cs/(Cs+Coled)}(Vdata−VSS)となる(図3C)。
【0037】
従って、このときに、静電容量13には、Vdata−(VSS−Vt+{Cs/(Cs+Coled)}(Vdata−VSS))だけ充電されていることになる。
【0038】
なお、この書き込み工程(2)は、図2に示すように、線順次で行う。ただし、1水平ラインについて、同時にデータ書き込みを行ってもよいし、点順次でデータ書き込みを行ってもよい。
【0039】
つぎに、正電源線17を発光素子14に印加される電圧が発光素子14の閾値電圧より充分大きくなるようにVDDとする。これによって、ドライバー素子12のドレイン電圧はVDD−Voledとなる。従って、ドライバー素子12のゲート電圧は、VDD−Voledに静電容量13の充電電圧Vdata−(VSS−Vt+{Cs/(Cs+Coled)}(Vdata−VSS))=(1−{Cs/(Cs+Coled)})(Vdata−VSS)+Vtを加算した値になる。
【0040】
このため、そのときドライバー素子12のゲート・ソース電極間の電位差は
Vgs=VDD−Voled−VSS
+(Vdata−VSS){Coled/(Cs+Coled)}+Vt(式3)
となる(図3D)。
【0041】
よって、ドライバー素子12に流れる電流idは、
id=(β/2)(Vgs−Vt)2
=(β/2)(VDD−Voled−VSS
+(Vdata−VSS){Coled/(Cs+Coled)})2(式4)
のようになる。
【0042】
この電流idが発光素子14に供給される。このidは、Vtに無関係であり、これによって、発光素子14の発光ドライバー素子12の閾値電圧は補償される。
【0043】
特に、本基本形態においては、発光素子14が発光する際のドライバー素子12のゲート電極とドレイン電極との間に静電容量を設置し、発光素子14が発光する際のドライバー素子12のゲート・ドレイン電極間の閾値電圧を検出する。そして、この閾値電圧検出時にドライバー素子12のゲート電極に与えていた電位より低い電圧を画素信号とすることで、信号書き込み工程の際に、静電容量13に保持されていたドライバー素子12の閾値電圧Vtを失うことなく、ドライバー素子12のゲートに輝度データVdataを重畳することが可能となる。
【0044】
〔第2の基本形態〕
図4に本発明が適用された別の表示装置の回路構成を、図5にそのタイミングチャートを示す。
【0045】
この装置では、カソード電極が負電源線18に接続された発光素子24と、ドレイン電極が発光素子24のアノード電極とソース電極が正電源線17に接続されたドライバー素子22と、ドライバー素子22のゲート電極とドレイン電極との間に接続された静電容量23と、ソースもしくはドレイン電極がドライバー素子22のゲート電極に、ドレインもしくはソース電極が信号線15に、ゲート電極が走査線26にそれぞれ接続されたスイッチング素子21とを有する。スイッチング素子21はn形もしくはp形TFTおよびドライバー素子22はp型TFTである。
【0046】
上記画素回路の動作を図5のタイミングチャートおよび図6を用いて説明する。ドライバー素子22のゲート電極には前フレームにおいて(Vdata−Vt)が静電容量23によって保持されているものとする。
【0047】
まず、走査線26をスイッチング素子21が導通する電位(この例ではHレベル)とし、信号線の電位を正電源線17と同電位VDDとしてドライバー素子22をオフ状態にする。つぎに図6Aに示すように負電源線18の電位をVDDより高いVpとする。負電源線18の電位がVpになった瞬間ドライバー素子22のドレイン電極の電位はVoled+{Coled/(Cs+Coled)}(Vp−VSS)である。ここで補償したいドライバー素子12の閾値電圧の範囲をVt(TFT)(<0)とすると、
VDD−Vt(TFT)
<=Voled+{Coled/(Cs+Coled)}(Vp−VDD)(式5)
となるようにVpを設定する。
【0048】
負電源線18がVpになった瞬間からドライバー素子22の閾値電圧検出工程(1)が開始される。そして、ドライバー素子22のドレイン電極にはVDD−Vtの電位が発生する(図6B)。
【0049】
つぎに、走査線16をスイッチング素子21が非導通状態となるよう(この例ではLレベル)にし、各画素への画素信号の書き込み工程(2)に入る。信号線15の電位をVdataとした後、再び走査線16をスイッチング素子21が導通状態となるよう(この例ではHレベル)に設定し、ドライバー素子22のゲート電位をVdata(>VDD)とする。これによって、ドライバー素子22のドレイン電極はVDD+{Cs/(Cs+Coled)}(Vdata−VDD)−Vtとなる(図6C)。
【0050】
つぎに、負電源線18を発光素子24に印加される電圧が発光素子24の閾値電圧より充分低くなるようにVSSとすると共に、走査線16によりスイッチング素子11をオフする。これにより、ドライバー素子12のドレイン電圧は、VSS+Voledとなり、従ってドライバー素子12のゲート電圧は、Vss+Voled+(1−{Cs/(Cs+Coled)}(Vdata−VDD)+Vtとなる。
【0051】
従って、そのときドライバー素子22のソース・ゲート電極間の電位差は
Vsg=VDD−Voled−VSS
+(Vdata−VDD){Coled/(Cs+Coled)}−Vt(式6)
となる(図6D)。
【0052】
よって、ドライバー素子22に流れる電流は、
id=(β/2)(Vsg+Vt)2=(β/2)(VDD−Voled−VSS+(Vdata−VDD){Coled/(Cs+Coled)})2 (式7)
以上により、ドライバー素子22の閾値電圧は補償される。
【0053】
[実施の形態]
次に、本発明の実施形態に係る表示装置について説明する。図8に回路構成を、図9にそのタイミングチャートを示す。この回路構成は、上述の図4と同じであるが、図1の構成を採用してもよい。
【0054】
このように、各信号線15に供給される信号は、各行の画素の輝度に対応する信号電圧(データ)間に閾値電圧検出基準電圧である0Vが供給される期間Bが挿入されている。すなわち、n行目のデータと、n+1行目のデータの間に閾値電圧検出基準電圧を挿入してある。
【0055】
また、各行に対応して設けられている走査線16(n)は、閾値電圧検出工程からHレベルVgHとなり、データの書き込みが終了した場合にLレベルVgLとなる。従って、スイッチング素子11は、閾値電圧検出工程において導通状態になっている。
【0056】
上述の基本形態と同様に、正電源線17をVDDから0Vへ変化させると閾値電圧検出工程が開始される。この閾値検出工程(期間)において、信号線15には各行のデータと、閾値電圧検出基準電圧が交互に供給される。そして、期間B1,B2,・・・,Bjのj行分のデータ書き込み期間おいて、ドライバー素子22の閾値電圧が検出される。すなわち、図10に示されるように、ドライバー素子22のドレイン電極電圧VN2は、徐々にゲート電極電圧VN1より、閾値電圧VTだけ低い電圧にセットされる。
【0057】
ここで、この期間において発光素子24と接続されたドライバー素子22のドレイン電極のポテンシャルVN2は発光素子24の閾値電圧より小さいことが望ましく、ドライバー素子22のドレイン電極のポテンシャルの最大値が発光素子24の閾値電圧より小さいことが好適である。このための条件は、式7のように表される。なお、N1、N2,N3をそれぞれドライバー素子22のゲート、ドレイン、ソース電極とする。
【0058】
【化1】
この条件の下に、発光素子24の閾値電圧はドライバー素子22のドレイン電極に記録される。
【0059】
この例では、正電源線17の電圧が0Vであり、その状態で信号線16の信号電圧が0Vになった場合に、ドライバー素子22のゲート電圧VN1、ソース電圧VN3が0Vとなり、一方ドレイン電極N2の電圧VN2が0Vよりも閾値電圧VTだけ低い電圧−VTになる。
【化2】
【0060】
一方、式(7)が満たされない場合は、閾値電圧検出基準電圧をVP(<0)とし、信号線15および正電源線17の電位は0VではなくVPとするべきである。
これによって、式(7)のかわりに
【化3】
が成立するようにVPを決定すれば、ドライバー素子22のドレイン電極N2にドライバー素子22の閾値電圧VTが記録される。
【0061】
その後、走査線16を信号線15の電位をVdata(n)としながらスイッチング素子21がオンしていると、ドライバー素子22のゲート、ソース、ドレイン電極の電位は、
【化4】
となる。
よって、静電容量23には、
【化5】
が記録される。そして、この状態で、走査線16(n)をLレベルとしてスイッチング素子21をオフすることで、この状態が確定する。
【0062】
その後、正電源線17の電位を閾値電圧検出基準電位からVDDとし、発光過程に移行する。そのとき、
【化6】
となるので、
【化7】
結局、
【化8】
となり、ドライバー素子22の閾値電圧に依存しない電流が流れる。
【0063】
なお、COLEDは発光素子24の容量、Csは静電容量23の容量、Isdはドライバー素子22のソースドレイン電流、Vsgはドライバー素子22のソースドレイン間電圧、V‘OLEDは、電流Isdが流れて発光しているときの発光素子24の電圧降下である。
【0064】
このように、本実施形態によれば、信号線15に供給する各画素への信号電圧の間に閾値電圧検出基準電圧を挿入するため、スイッチング素子21を導通状態として、ドライバー素子22のドレイン電極への閾値電圧のセットが可能となる。
【図面の簡単な説明】
【0065】
【図1】本発明の基本形態1の構成を示す図である。
【図2】基本形態1のタイミングチャートである。
【図3A】図2の閾値電圧検出工程(1)初期の状態を示す図である。
【図3B】図2の閾値電圧検出工程(1)末期の状態を示す図である。
【図3C】図2の書き込み工程(2)の状態を示す図である。
【図3D】図2の発光工程(3)の状態を示す図である。
【図4】本発明の基本形態2の構成を示す図である。
【図5】基本形態2のタイミングチャートである。
【図6A】図5の閾値電圧検出工程(1)初期の状態を示す図である。
【図6B】図5の閾値電圧検出工程(1)末期の状態を示す図である。
【図6C】図5の書き込み工程(2)の状態を示す図である。
【図6D】図5の発光工程(3)の状態を示す図である。
【図7】従来の画素回路の構成を示す図である。
【図8】本発明の実施形態の構成を示す図である。
【図9】実施形態のタイミングチャートである。
【図10】各部の電圧の状態を示す図である。
【符号の説明】
【0066】
1 画素回路、2 信号線駆動回路、3 走査線駆動回路、4 正電源供給回路、5 負電源供給回路、11,21,101 スイッチング素子、12、22,102 ドライバー素子、13,23,103 静電容量、14,24,104 発光素子、15,105 信号線、16,26,106 走査線、17,107 正電源線、18,108 負電源線。
【技術分野】
【0001】
本発明は、画素毎にドライバー素子を用いて発光素子を駆動するアクティブマトリックス型の表示装置に関する。
【背景技術】
【0002】
自ら発光する有機エレクトロルミネッセンス(EL)素子を用いた有機EL表示装置は、液晶表示装置で必要なバックライトが不要で装置の薄型化に最適であるとともに、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。なお、有機EL表示装置に用いられる有機EL素子は、その発光輝度が流れる電流値により制御される点で、電圧により表示が制御される液晶セルを用いる液晶表示装置等と異なっている。
【0003】
図7に、従来から知られているアクティブマトリックス方式の有機EL表示装置における画素回路を示す。この画素回路は、カソード側が負電源線108に接続された発光素子104と、ソース電極が発光素子104のアノード側に接続され、ドレイン電極が正電源線107に接続されたドライバー素子102と、ドライバー素子102のゲート電極とソース電極との間に接続された静電容量103と、ソースもしくはドレイン電極がドライバー素子102のゲート電極に、ドレインもしくはソース電極が信号線105に、ゲート電極が走査線106にそれぞれ接続されたスイッチング素子101とを有する。ここで、スイッチング素子101およびドライバー素子102は薄膜トランジスタ(TFT)である。
【0004】
上記画素回路の動作を以下に説明する。まず、ドライバー素子102のゲート・ソース電極間にドライバー素子102の閾値電圧より大きな電圧が静電容量103により安定的に保持されていると仮定する。従って、ドライバー素子102は、オンしている。
【0005】
この状態で、負電源線108を正電源線107の電圧GNDより高レベルとする。ドライバー素子102をオン状態のままに保ち、発光素子104のアノード電極の電位が正電源線107の電位GNDと同電位なり、発光素子104に逆バイアス電圧が印加される。
【0006】
つぎに、走査線106を高レベルとしスイッチング素子101をオン状態とした後、信号線105の電位をドライバー素子102のゲート電極に印加する。この信号線の電位は正電源線107の電位GNDと同電位である。これにより、発光素子104のアノード電極の電位は発光素子104の静電容量成分と静電容量103の容量比に応じてドライバー素子102のゲート電位GNDより低くなり、ドライバー素子102はオフとなる。
【0007】
つぎに、負電源線108を正電源線107と同電位GNDに下げると、ドライバー素子12のソースは負電源線の電圧降下に従って下がるが、ドライバー素子102のゲート電位はGNDであり、ドライバー素子102はオン状態となる。このため、ドライバー素子102を通して正電源線107から電流が発光素子104のアノード電極に供給され、徐々に発光素子104のアノード電極の電位は、ドライバー素子102のゲート電極と発光素子104のアノード電極の電位との電位差がドライバー素子102の閾値電圧と等しくなるまで上昇しつづける。
【0008】
その後に走査線106の電位を低レベルとして、ドライバー素子102のソース電極に静電容量103および発光素子104の静電容量成分によってドライバー素子102の閾値電圧を保持することができる。
【0009】
このように、静電容量103にドライバー素子102の閾値電圧Vtを保持する工程を以下「閾値電圧検出」と呼ぶこととする。
【0010】
つぎに、信号線105にデータ電圧Vdataを供給しておくと共に、走査線106を高レベルとして信号線105のデータ電圧Vdataをドライバー素子102のゲート電極に印加すると、その瞬間に静電容量103の容量値Csと発光素子104の静電容量値Coledの容量比により、ドライバー素子102のソース電極が変化し、ドライバー素子102のゲート・ソース電極間電位は以下のようになる。
【0011】
Vgs={Cs/(Cs+Coled)}・Vdata+Vt (式1)
【0012】
この電位差Vgsは静電容量103によって安定的に保持される。このデータ電圧を加算する工程を以下「書き込み」と呼ぶことにする。
【0013】
そして、正電源線107と負電源線108との間の電位差が、発光素子104の閾値電圧より充分大きくなるように負電源線108を低くすると、上記工程にて静電容量103に保持された電圧に応じてドライバー素子102は発光素子104に流れる電流を制御し、発光素子104はその電流値に応じた輝度で発光しつづける。
【0014】
上述のように図7に示す画素回路では一度輝度情報の書き込みを行えば、つぎにこの書き込み状態が解消されるまでの間、発光素子104は一定の輝度で発光を継続する(たとえば、特許文献1参照)。
【0015】
【特許文献1】US2004/0174349A1(第2頁、第1図)
【発明の開示】
【発明が解決しようとする課題】
【0016】
しかしながら、前記書き込み工程の際にスイッチング素子101を通してデータ電圧を印加すると式1にあるように、その瞬間にドライバー素子102はオン状態となる。従って、静電容量103と発光素子104との間のノードに保持されていたドライバー素子102の閾値電圧は消失しやすく、式1で表されるように閾値電圧の情報を正確に重畳することは困難である。特に、データ電圧Vdataが大きくになるにつれ、また書き込み時間が長くなるにつれ閾値電圧の消失する度合いは大きくなる。
【課題を解決するための手段】
【0017】
本発明は、供給される電流に応じて発光する発光素子と、前記発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、前記データ書き込み手段によって書き込まれた信号電圧に応じて前記発光素子に供給される電流値を制御する電流値制御手段と、前記発光素子に電流を供給する電源線と、を備えたアクティブマトリックス型の表示装置において、前記データ書き込み手段は、発光輝度に対応した電位を供給する信号線と、前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、前記スイッチング素子を制御する走査線と、前記走査線を制御する走査線駆動回路と、を備え、前記電流値制御手段は、前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、前記ドライバー素子のゲート電極に接続され、このゲート電極について、少なくとも前記書き込まれた信号電圧および前記ドライバー素子の駆動閾値電圧を、前記発光素子の発光期間の間保持する静電容量と、を備え、前記駆動閾値電圧は前記ドライバー素子の発光時におけるゲート電極とドレイン電極との間における駆動閾値電圧である。
【0018】
そして、前記信号線には、前記発光素子の発光輝度に対応する信号電圧を供給する期間の間に閾値検出のための閾値検出電圧が供給される期間が挿入されることが好適である。
【0019】
さらに、前記スイッチング素子は、前記駆動閾値電圧の検出時において導通状態であることが好適である。
【0020】
また、前記静電容量は第1電極が前記ドライバー素子のゲート電極に、第2電極が前記ドライバー素子のドレイン電極に接続されていることが好適である。
【0021】
さらに、前記電源線の電圧を制御し、発光素子の導通状態と非導通状態とを切り替える電源線制御手段を備えることが好適である。
【0022】
また、前記ドライバー素子のゲート電極と、ドレイン電極またはソース電極との間には、短絡用のスイッチング素子が設けられていないことが好適である。
【発明の効果】
【0023】
本発明によれば、ドライバー素子のゲート電極について、少なくとも信号電圧およびドライバー素子の駆動閾値電圧を静電容量で保持する。従って、信号電圧の書き込みの際に、静電容量に保持されていたドライバー素子の閾値電圧を失うことなく閾値電圧に画素データ信号を重畳することが可能となる。そして、スイッチング素子を導通状態に保持したまま、閾値電圧を設定することも可能となる。
【発明を実施するための最良の形態】
【0024】
以下に、図面を用いて本発明の具体的な態様を説明する。ただし、発明の範囲を図示例に限定するものではない。
【0025】
〔第1の基本形態〕
図1に本発明の基本形態に係る表示装置の回路構成、図2にそのタイミングチャートを示す。
【0026】
表示装置は、マトリクス配置された多数の画素からなり、各画素には、発光素子である有機EL発光素子(OLED)と、その発光を制御する回路が設けられている。
【0027】
正電源供給回路4は、正電源電圧VDDを出力するが、所定のタイミングで負電源電圧VSSより低い電圧Vpを切り替え出力し、これを各画素に供給する。信号線駆動回路2は、垂直ライン毎に設けられる各信号線15に各画素の表示すべき信号電圧Vdataを供給し、走査線駆動回路3は、水平ライン毎に設けられる走査線16の駆動信号を供給する。負電源供給回路5は発光素子に電流を流すための負電源電圧VSSを各画素に供給する。
【0028】
各画素回路において、正電源供給回路4には、正電源線17が接続されており、この正電源線17が各画素回路の発光素子14のアノード電極に接続されている。発光素子14のカソード電極には、n型のドライバー素子12のドレイン電極が接続されており、このドライバー素子12のソース電極が負電源線18に接続されている。ドライバー素子12のゲート電極とドレイン電極との間には、静電容量13が接続されている。
【0029】
ドライバー素子12のゲート電極には、スイッチング素子11のソースが接続され、スイッチング素子11のドレインは信号線15に接続されている。スイッチング素子11のゲート電極には、走査線16が接続されている。
【0030】
ここで、スイッチング素子11は、n型TFTを採用したが、p型TFTを採用することもできる。なお、型を変更した場合には、走査線16に供給する信号の極性を反転する必要がある。ドライバー素子12はn型TFTである。
【0031】
上記画素回路の動作を図2のタイミングチャートおよび図3を用いて説明する。
【0032】
まず、ドライバー素子12のゲート電極には前フレームにおいて(Vdata+Vt)が静電容量13によって保持されているものとする。Vdataは、当該画素の発光素子14の発光量についての輝度データであり、Vtは当該画素のドライバー素子12の閾値電圧である。
【0033】
この状態において、当該画素(当該水平ライン)の書き込みタイミングになった場合には、走査線16をスイッチング素子11が導通する電位(この例ではHレベル)とする。また、信号線15の電位を負電源線18の電位VSSと同電位として、ドライバー素子12をオフ状態にする。
【0034】
つぎに、図3Aに示すように正電源線17の電位をVSSよりも低いVpとする。発光素子14の電圧降下をVoledとすれば、正電源線17の電位がVDDであったときにドライバー素子12のドレイン電極の電位は、VDD−Voledであったはずで、正電源線17の電位がVDDからVpとなると、その差が発光素子14の容量成分Coledと、静電容量13の容量成分Csで分配される。従って、正電源線17の電位がVpになった瞬間ドライバー素子12のドレイン電極の電位は、VDD−Voled+{Coled/(Cs+Coled)}(Vp−VDD)である。ここで、補償したいドライバー素子12の閾値電圧の範囲の最大値をVt(TFT)(>0)とすると、
VSS−Vt(TFT)>=VDD−Voled
+{Coled/(Cs+Coled)}(Vp−VDD) (式2)
となるようにVpを設定する。すなわち、ドライバー素子12のドレイン電圧がそのゲートおよびソース電圧であるVSSからVt(TFT)を引いた値より低いものに設定する。
【0035】
従って、正電源線17がVpになった瞬間からドライバー素子12の閾値電圧検出工程(1)が開始される。そして、図3Aに示すようにドライバー素子12のソースからドレインに電流が流れ、ドライバー素子12のドレイン電極にはVSS−Vtの電位が発生する(図3B)。なお、この閾値電圧検出工程(1)は、全画素について一緒に行う。
【0036】
つぎに、走査線16をスイッチング素子11が非導通状態となるよう(この例ではLレベル)にし、各画素への画素信号の書き込み工程(2)に入る。すなわち、信号線15の電位をVdataとした後、再び走査線16をスイッチング素子11が導通状態となるように設定し、ドライバー素子12のゲート電位をVdata(<VSS)とする。これによって、ドライバー素子12のゲート電圧がVSSからVdataに変化し、その変化量が、静電容量13の容量Csおよび発光素子14の容量Coledによって分配され、電位がVSS−Vtであったドライバー素子12のドレイン電極は、VSS−Vt+{Cs/(Cs+Coled)}(Vdata−VSS)となる(図3C)。
【0037】
従って、このときに、静電容量13には、Vdata−(VSS−Vt+{Cs/(Cs+Coled)}(Vdata−VSS))だけ充電されていることになる。
【0038】
なお、この書き込み工程(2)は、図2に示すように、線順次で行う。ただし、1水平ラインについて、同時にデータ書き込みを行ってもよいし、点順次でデータ書き込みを行ってもよい。
【0039】
つぎに、正電源線17を発光素子14に印加される電圧が発光素子14の閾値電圧より充分大きくなるようにVDDとする。これによって、ドライバー素子12のドレイン電圧はVDD−Voledとなる。従って、ドライバー素子12のゲート電圧は、VDD−Voledに静電容量13の充電電圧Vdata−(VSS−Vt+{Cs/(Cs+Coled)}(Vdata−VSS))=(1−{Cs/(Cs+Coled)})(Vdata−VSS)+Vtを加算した値になる。
【0040】
このため、そのときドライバー素子12のゲート・ソース電極間の電位差は
Vgs=VDD−Voled−VSS
+(Vdata−VSS){Coled/(Cs+Coled)}+Vt(式3)
となる(図3D)。
【0041】
よって、ドライバー素子12に流れる電流idは、
id=(β/2)(Vgs−Vt)2
=(β/2)(VDD−Voled−VSS
+(Vdata−VSS){Coled/(Cs+Coled)})2(式4)
のようになる。
【0042】
この電流idが発光素子14に供給される。このidは、Vtに無関係であり、これによって、発光素子14の発光ドライバー素子12の閾値電圧は補償される。
【0043】
特に、本基本形態においては、発光素子14が発光する際のドライバー素子12のゲート電極とドレイン電極との間に静電容量を設置し、発光素子14が発光する際のドライバー素子12のゲート・ドレイン電極間の閾値電圧を検出する。そして、この閾値電圧検出時にドライバー素子12のゲート電極に与えていた電位より低い電圧を画素信号とすることで、信号書き込み工程の際に、静電容量13に保持されていたドライバー素子12の閾値電圧Vtを失うことなく、ドライバー素子12のゲートに輝度データVdataを重畳することが可能となる。
【0044】
〔第2の基本形態〕
図4に本発明が適用された別の表示装置の回路構成を、図5にそのタイミングチャートを示す。
【0045】
この装置では、カソード電極が負電源線18に接続された発光素子24と、ドレイン電極が発光素子24のアノード電極とソース電極が正電源線17に接続されたドライバー素子22と、ドライバー素子22のゲート電極とドレイン電極との間に接続された静電容量23と、ソースもしくはドレイン電極がドライバー素子22のゲート電極に、ドレインもしくはソース電極が信号線15に、ゲート電極が走査線26にそれぞれ接続されたスイッチング素子21とを有する。スイッチング素子21はn形もしくはp形TFTおよびドライバー素子22はp型TFTである。
【0046】
上記画素回路の動作を図5のタイミングチャートおよび図6を用いて説明する。ドライバー素子22のゲート電極には前フレームにおいて(Vdata−Vt)が静電容量23によって保持されているものとする。
【0047】
まず、走査線26をスイッチング素子21が導通する電位(この例ではHレベル)とし、信号線の電位を正電源線17と同電位VDDとしてドライバー素子22をオフ状態にする。つぎに図6Aに示すように負電源線18の電位をVDDより高いVpとする。負電源線18の電位がVpになった瞬間ドライバー素子22のドレイン電極の電位はVoled+{Coled/(Cs+Coled)}(Vp−VSS)である。ここで補償したいドライバー素子12の閾値電圧の範囲をVt(TFT)(<0)とすると、
VDD−Vt(TFT)
<=Voled+{Coled/(Cs+Coled)}(Vp−VDD)(式5)
となるようにVpを設定する。
【0048】
負電源線18がVpになった瞬間からドライバー素子22の閾値電圧検出工程(1)が開始される。そして、ドライバー素子22のドレイン電極にはVDD−Vtの電位が発生する(図6B)。
【0049】
つぎに、走査線16をスイッチング素子21が非導通状態となるよう(この例ではLレベル)にし、各画素への画素信号の書き込み工程(2)に入る。信号線15の電位をVdataとした後、再び走査線16をスイッチング素子21が導通状態となるよう(この例ではHレベル)に設定し、ドライバー素子22のゲート電位をVdata(>VDD)とする。これによって、ドライバー素子22のドレイン電極はVDD+{Cs/(Cs+Coled)}(Vdata−VDD)−Vtとなる(図6C)。
【0050】
つぎに、負電源線18を発光素子24に印加される電圧が発光素子24の閾値電圧より充分低くなるようにVSSとすると共に、走査線16によりスイッチング素子11をオフする。これにより、ドライバー素子12のドレイン電圧は、VSS+Voledとなり、従ってドライバー素子12のゲート電圧は、Vss+Voled+(1−{Cs/(Cs+Coled)}(Vdata−VDD)+Vtとなる。
【0051】
従って、そのときドライバー素子22のソース・ゲート電極間の電位差は
Vsg=VDD−Voled−VSS
+(Vdata−VDD){Coled/(Cs+Coled)}−Vt(式6)
となる(図6D)。
【0052】
よって、ドライバー素子22に流れる電流は、
id=(β/2)(Vsg+Vt)2=(β/2)(VDD−Voled−VSS+(Vdata−VDD){Coled/(Cs+Coled)})2 (式7)
以上により、ドライバー素子22の閾値電圧は補償される。
【0053】
[実施の形態]
次に、本発明の実施形態に係る表示装置について説明する。図8に回路構成を、図9にそのタイミングチャートを示す。この回路構成は、上述の図4と同じであるが、図1の構成を採用してもよい。
【0054】
このように、各信号線15に供給される信号は、各行の画素の輝度に対応する信号電圧(データ)間に閾値電圧検出基準電圧である0Vが供給される期間Bが挿入されている。すなわち、n行目のデータと、n+1行目のデータの間に閾値電圧検出基準電圧を挿入してある。
【0055】
また、各行に対応して設けられている走査線16(n)は、閾値電圧検出工程からHレベルVgHとなり、データの書き込みが終了した場合にLレベルVgLとなる。従って、スイッチング素子11は、閾値電圧検出工程において導通状態になっている。
【0056】
上述の基本形態と同様に、正電源線17をVDDから0Vへ変化させると閾値電圧検出工程が開始される。この閾値検出工程(期間)において、信号線15には各行のデータと、閾値電圧検出基準電圧が交互に供給される。そして、期間B1,B2,・・・,Bjのj行分のデータ書き込み期間おいて、ドライバー素子22の閾値電圧が検出される。すなわち、図10に示されるように、ドライバー素子22のドレイン電極電圧VN2は、徐々にゲート電極電圧VN1より、閾値電圧VTだけ低い電圧にセットされる。
【0057】
ここで、この期間において発光素子24と接続されたドライバー素子22のドレイン電極のポテンシャルVN2は発光素子24の閾値電圧より小さいことが望ましく、ドライバー素子22のドレイン電極のポテンシャルの最大値が発光素子24の閾値電圧より小さいことが好適である。このための条件は、式7のように表される。なお、N1、N2,N3をそれぞれドライバー素子22のゲート、ドレイン、ソース電極とする。
【0058】
【化1】
この条件の下に、発光素子24の閾値電圧はドライバー素子22のドレイン電極に記録される。
【0059】
この例では、正電源線17の電圧が0Vであり、その状態で信号線16の信号電圧が0Vになった場合に、ドライバー素子22のゲート電圧VN1、ソース電圧VN3が0Vとなり、一方ドレイン電極N2の電圧VN2が0Vよりも閾値電圧VTだけ低い電圧−VTになる。
【化2】
【0060】
一方、式(7)が満たされない場合は、閾値電圧検出基準電圧をVP(<0)とし、信号線15および正電源線17の電位は0VではなくVPとするべきである。
これによって、式(7)のかわりに
【化3】
が成立するようにVPを決定すれば、ドライバー素子22のドレイン電極N2にドライバー素子22の閾値電圧VTが記録される。
【0061】
その後、走査線16を信号線15の電位をVdata(n)としながらスイッチング素子21がオンしていると、ドライバー素子22のゲート、ソース、ドレイン電極の電位は、
【化4】
となる。
よって、静電容量23には、
【化5】
が記録される。そして、この状態で、走査線16(n)をLレベルとしてスイッチング素子21をオフすることで、この状態が確定する。
【0062】
その後、正電源線17の電位を閾値電圧検出基準電位からVDDとし、発光過程に移行する。そのとき、
【化6】
となるので、
【化7】
結局、
【化8】
となり、ドライバー素子22の閾値電圧に依存しない電流が流れる。
【0063】
なお、COLEDは発光素子24の容量、Csは静電容量23の容量、Isdはドライバー素子22のソースドレイン電流、Vsgはドライバー素子22のソースドレイン間電圧、V‘OLEDは、電流Isdが流れて発光しているときの発光素子24の電圧降下である。
【0064】
このように、本実施形態によれば、信号線15に供給する各画素への信号電圧の間に閾値電圧検出基準電圧を挿入するため、スイッチング素子21を導通状態として、ドライバー素子22のドレイン電極への閾値電圧のセットが可能となる。
【図面の簡単な説明】
【0065】
【図1】本発明の基本形態1の構成を示す図である。
【図2】基本形態1のタイミングチャートである。
【図3A】図2の閾値電圧検出工程(1)初期の状態を示す図である。
【図3B】図2の閾値電圧検出工程(1)末期の状態を示す図である。
【図3C】図2の書き込み工程(2)の状態を示す図である。
【図3D】図2の発光工程(3)の状態を示す図である。
【図4】本発明の基本形態2の構成を示す図である。
【図5】基本形態2のタイミングチャートである。
【図6A】図5の閾値電圧検出工程(1)初期の状態を示す図である。
【図6B】図5の閾値電圧検出工程(1)末期の状態を示す図である。
【図6C】図5の書き込み工程(2)の状態を示す図である。
【図6D】図5の発光工程(3)の状態を示す図である。
【図7】従来の画素回路の構成を示す図である。
【図8】本発明の実施形態の構成を示す図である。
【図9】実施形態のタイミングチャートである。
【図10】各部の電圧の状態を示す図である。
【符号の説明】
【0066】
1 画素回路、2 信号線駆動回路、3 走査線駆動回路、4 正電源供給回路、5 負電源供給回路、11,21,101 スイッチング素子、12、22,102 ドライバー素子、13,23,103 静電容量、14,24,104 発光素子、15,105 信号線、16,26,106 走査線、17,107 正電源線、18,108 負電源線。
【特許請求の範囲】
【請求項1】
供給される電流に応じて発光する発光素子と、
前記発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、
前記データ書き込み手段によって書き込まれた信号電圧に応じて前記発光素子に供給される電流値を制御する電流値制御手段と、
前記発光素子に電流を供給する電源線と、
を備えたアクティブマトリックス型の表示装置において、
前記データ書き込み手段は、
発光輝度に対応した電位を供給する信号線と、
前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、
前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、
前記スイッチング素子を制御する走査線と、
前記走査線を制御する走査線駆動回路と、
を備え、
前記電流値制御手段は、
前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、
前記ドライバー素子のゲート電極に接続され、このゲート電極について、少なくとも前記書き込まれた信号電圧および前記ドライバー素子の駆動閾値電圧を、前記発光素子の発光期間の間保持する静電容量と、
を備え、
前記駆動閾値電圧は前記ドライバー素子の発光時におけるゲート電極とドレイン電極との間における駆動閾値電圧であり、
前記信号線には、前記発光素子の発光輝度に対応する信号電圧を供給する期間の間に前記駆動閾値検出のための駆動閾値検出電圧が供給される期間が挿入されることを特徴とする表示装置。
【請求項2】
供給される電流に応じて発光する発光素子と、
前記発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、
前記データ書き込み手段によって書き込まれた信号電圧に応じて前記発光素子に供給される電流値を制御する電流値制御手段と、
前記発光素子に電流を供給する電源線と、
を備えたアクティブマトリックス型の表示装置において、
前記データ書き込み手段は、
発光輝度に対応した電位を供給する信号線と、
前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、
前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、
前記スイッチング素子を制御する走査線と、
前記走査線を制御する走査線駆動回路と、
を備え、
前記電流値制御手段は、
前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、
前記ドライバー素子のゲート電極に接続され、このゲート電極について、少なくとも前記書き込まれた信号電圧および前記ドライバー素子の駆動閾値電圧を、前記発光素子の発光期間の間保持する静電容量と、
を備え、
前記駆動閾値電圧は前記ドライバー素子の発光時におけるゲート電極とドレイン電極との間における駆動閾値電圧であり、
前記スイッチング素子は、前記駆動閾値電圧の検出時において導通状態であることを特徴とする表示装置。
【請求項3】
供給される電流に応じて発光する発光素子と、
前記発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、
前記データ書き込み手段によって書き込まれた信号電圧に応じて前記発光素子に供給される電流値を制御する電流値制御手段と、
前記発光素子に電流を供給する電源線と、
を備えたアクティブマトリックス型の表示装置において、
前記データ書き込み手段は、
発光輝度に対応した電位を供給する信号線と、
前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、
前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、
前記スイッチング素子を制御する走査線と、
前記走査線を制御する走査線駆動回路と、
を備え、
前記電流値制御手段は、
前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、
前記ドライバー素子のゲート電極に接続され、このゲート電極について、少なくとも前記書き込まれた信号電圧および前記ドライバー素子の駆動閾値電圧を、前記発光素子の発光期間の間保持する静電容量と、
を備え、
前記駆動閾値電圧は前記ドライバー素子の発光時におけるゲート電極とドレイン電極との間における駆動閾値電圧であり、
前記信号線には、前記発光素子の発光輝度に対応する信号電圧を供給する期間の間に閾値検出のための閾値検出電圧が供給される期間が挿入され、
前記スイッチング素子は、前記駆動閾値電圧の検出時において導通状態であることを特徴とする表示装置。
【請求項4】
請求項1〜3のいずれか1つに記載の表示装置において、
前記静電容量は第1電極が前記ドライバー素子のゲート電極に、第2電極が前記ドライバー素子のドレイン電極に接続されていることを特徴とする表示装置。
【請求項5】
請求項1〜4のいずれか1つに記載の表示装置において、
さらに、
前記電源線の電圧を制御し、発光素子の導通状態と非導通状態とを切り替える電源線制御手段を備えることを特徴とする表示装置。
【請求項6】
請求項1〜5のいずれか1つに記載の表示装置において、
前記ドライバー素子のゲート電極と、ドレイン電極またはソース電極との間には、短絡用のスイッチング素子が設けられていないことを特徴とする表示装置。
【請求項1】
供給される電流に応じて発光する発光素子と、
前記発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、
前記データ書き込み手段によって書き込まれた信号電圧に応じて前記発光素子に供給される電流値を制御する電流値制御手段と、
前記発光素子に電流を供給する電源線と、
を備えたアクティブマトリックス型の表示装置において、
前記データ書き込み手段は、
発光輝度に対応した電位を供給する信号線と、
前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、
前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、
前記スイッチング素子を制御する走査線と、
前記走査線を制御する走査線駆動回路と、
を備え、
前記電流値制御手段は、
前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、
前記ドライバー素子のゲート電極に接続され、このゲート電極について、少なくとも前記書き込まれた信号電圧および前記ドライバー素子の駆動閾値電圧を、前記発光素子の発光期間の間保持する静電容量と、
を備え、
前記駆動閾値電圧は前記ドライバー素子の発光時におけるゲート電極とドレイン電極との間における駆動閾値電圧であり、
前記信号線には、前記発光素子の発光輝度に対応する信号電圧を供給する期間の間に前記駆動閾値検出のための駆動閾値検出電圧が供給される期間が挿入されることを特徴とする表示装置。
【請求項2】
供給される電流に応じて発光する発光素子と、
前記発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、
前記データ書き込み手段によって書き込まれた信号電圧に応じて前記発光素子に供給される電流値を制御する電流値制御手段と、
前記発光素子に電流を供給する電源線と、
を備えたアクティブマトリックス型の表示装置において、
前記データ書き込み手段は、
発光輝度に対応した電位を供給する信号線と、
前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、
前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、
前記スイッチング素子を制御する走査線と、
前記走査線を制御する走査線駆動回路と、
を備え、
前記電流値制御手段は、
前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、
前記ドライバー素子のゲート電極に接続され、このゲート電極について、少なくとも前記書き込まれた信号電圧および前記ドライバー素子の駆動閾値電圧を、前記発光素子の発光期間の間保持する静電容量と、
を備え、
前記駆動閾値電圧は前記ドライバー素子の発光時におけるゲート電極とドレイン電極との間における駆動閾値電圧であり、
前記スイッチング素子は、前記駆動閾値電圧の検出時において導通状態であることを特徴とする表示装置。
【請求項3】
供給される電流に応じて発光する発光素子と、
前記発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、
前記データ書き込み手段によって書き込まれた信号電圧に応じて前記発光素子に供給される電流値を制御する電流値制御手段と、
前記発光素子に電流を供給する電源線と、
を備えたアクティブマトリックス型の表示装置において、
前記データ書き込み手段は、
発光輝度に対応した電位を供給する信号線と、
前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、
前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、
前記スイッチング素子を制御する走査線と、
前記走査線を制御する走査線駆動回路と、
を備え、
前記電流値制御手段は、
前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、
前記ドライバー素子のゲート電極に接続され、このゲート電極について、少なくとも前記書き込まれた信号電圧および前記ドライバー素子の駆動閾値電圧を、前記発光素子の発光期間の間保持する静電容量と、
を備え、
前記駆動閾値電圧は前記ドライバー素子の発光時におけるゲート電極とドレイン電極との間における駆動閾値電圧であり、
前記信号線には、前記発光素子の発光輝度に対応する信号電圧を供給する期間の間に閾値検出のための閾値検出電圧が供給される期間が挿入され、
前記スイッチング素子は、前記駆動閾値電圧の検出時において導通状態であることを特徴とする表示装置。
【請求項4】
請求項1〜3のいずれか1つに記載の表示装置において、
前記静電容量は第1電極が前記ドライバー素子のゲート電極に、第2電極が前記ドライバー素子のドレイン電極に接続されていることを特徴とする表示装置。
【請求項5】
請求項1〜4のいずれか1つに記載の表示装置において、
さらに、
前記電源線の電圧を制御し、発光素子の導通状態と非導通状態とを切り替える電源線制御手段を備えることを特徴とする表示装置。
【請求項6】
請求項1〜5のいずれか1つに記載の表示装置において、
前記ドライバー素子のゲート電極と、ドレイン電極またはソース電極との間には、短絡用のスイッチング素子が設けられていないことを特徴とする表示装置。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2007−310034(P2007−310034A)
【公開日】平成19年11月29日(2007.11.29)
【国際特許分類】
【出願番号】特願2006−137080(P2006−137080)
【出願日】平成18年5月16日(2006.5.16)
【出願人】(590000846)イーストマン コダック カンパニー (1,594)
【Fターム(参考)】
【公開日】平成19年11月29日(2007.11.29)
【国際特許分類】
【出願日】平成18年5月16日(2006.5.16)
【出願人】(590000846)イーストマン コダック カンパニー (1,594)
【Fターム(参考)】
[ Back to top ]