表示装置
【課題】発光素子の劣化に応じて、発光輝度を補正するようにする。
【解決手段】表示部以外に、非表示部7と、非表示部駆動制御回路9とを備え、非表示部駆動制御回路9は、累積輝度値の最大値を検出するピークホールド回路901と、ピークホールド回路901で検出した累積輝度値の最大値をフレーム周期の任意のタイミングで保持するラッチ回路902と、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差である更新値を演算する減算器903と、更新値に基づいて、非表示部7に配置された画素を駆動する駆動回路906−908と、を備える。
【解決手段】表示部以外に、非表示部7と、非表示部駆動制御回路9とを備え、非表示部駆動制御回路9は、累積輝度値の最大値を検出するピークホールド回路901と、ピークホールド回路901で検出した累積輝度値の最大値をフレーム周期の任意のタイミングで保持するラッチ回路902と、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差である更新値を演算する減算器903と、更新値に基づいて、非表示部7に配置された画素を駆動する駆動回路906−908と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置に関し、特に、発光素子の劣化に基づいた輝度補正を行う表示装置に関する。
【背景技術】
【0002】
有機EL表示装置は、自発光素子であり、液晶表示装置などに必要なバックライトが不要となるため、軽量・薄型化が容易である。また、応答速度が数μs程度と非常に高速であるため、残像などの問題がないことから、実用化を目指した開発が盛んに行われている。
【0003】
図15は従来の有機EL表示装置の構成例を示すブロック図である。
【0004】
有機EL表示装置は、信号制御回路1、電源回路2、フレームメモリ3、データ線駆動回路4、走査線駆動回路5及び表示部6から構成される。
【0005】
表示部6は、映像を表示するためにm×nのマトリクス状に配列された画素アレイを具備する。
【0006】
信号制御回路1は、外部から供給される映像信号、同期信号、クロック信号などから、各種制御に必要なクロック信号、データ信号、制御信号などをフレームメモリ3、データ線駆動回路4及び走査線駆動回路5などへ供給する。
【0007】
そして、映像を表示するために必要な画像データ変換処理、データ転送処理及びタイミング制御処理などを行うものである。
【0008】
電源回路2は、表示装置を構成する各部への電源供給を行うものであり、図15において、表示部6の電源供給ライン(Vdd)及び共通電極(GND)への供給を示している。
【0009】
フレームメモリ3は、映像を表示するための輝度情報を有する画像データを格納するための記憶回路である。
【0010】
走査線駆動回路5は、データ線駆動回路4から表示部6に配置した画素へのデータ・プログラミング処理のタイミング制御を行う。
【0011】
図16は走査線駆動回路5の構成例を示すブロック図である。また、図17は図16に示す走査線駆動回路5の駆動タイミングを示すタイミングチャートである。
【0012】
信号制御回路1は、フレームメモリ3からデータ線駆動回路4への画像データを転送するために、垂直同期信号及び水平同期信号を生成する。
【0013】
そして、データ線駆動回路4から表示部6に配置した画素へのデータ・プログラミング処理を行うためのクロック信号CLK#3、垂直開始信号、書き込み信号を生成し、走査線駆動回路5へ出力する。
【0014】
走査線駆動回路5は、シフトレジスタ501、論理積回路502及び出力回路503から構成される。
【0015】
シフトレジスタ501には、データ転送の開始を示す垂直開始信号と水平同期周期のクロック信号CLK#3を入力する。
【0016】
シフトレジスタ501は、パネルの有効走査線数であるm個以上で、走査線数以下の内部レジスタを具備する。そして、垂直開始信号をCLK#3に従って順次出力することで、線順次走査を行うための走査線選択信号を生成する。
【0017】
論理積回路502には、シフトレジスタ501の出力である走査線選択信号と信号制御回路1の出力である書き込み信号を入力する。書き込み信号は、表示部6に配置した画素へのデータ・プログラミング処理を行うための所望のタイミングを示す制御信号である。この論理積回路502にて、走査線選択信号と書き込み信号の論理積をとり、出力回路503を介して走査線信号S1〜Smとして出力する。
【0018】
データ線駆動回路4は、映像信号である1走査分の画像データをフレームメモリ3から表示部6へ転送処理する。
【0019】
図18はデータ線駆動回路4の構成例を示すブロック図である。また、図19は図18に示すデータ線駆動回路4の駆動タイミングを示すタイミングチャートである。
【0020】
信号制御回路1は、不図示のアドレスバス、データバス、リード制御信号及びクロック信号CLK#1によって、フレームメモリ3からデータ線駆動回路4への画像データを転送する。
【0021】
そして、データ線駆動回路4が画像データを受信するために必要なクロック信号CLK#2及び水平同期周期のラッチ信号を生成する。
【0022】
データ線駆動回路4は、シフトレジスタ401、ラッチ回路402、D/A変換器403及び出力回路404から構成される。
【0023】
シフトレジスタ401は、少なくとも表示画素数n以上の内部レジスタを具備する。シフトレジスタ401は、フレームメモリ3から転送される1走査分の画像データを、クロック信号CLK#2に同期して内部レジスタに転送し、画像データをシリアル−パラレル変換する。
【0024】
ラッチ回路402は、信号制御回路1から出力される水平同期周期のラッチ信号によって、シフトレジスタ401の出力ビットをラッチし、1走査分の画像データを1走査期間保持する。
【0025】
ラッチされた画像データは、D/A変換器403へ入力され、アナログ信号に変換された後、出力回路404よりデータ線信号D1〜Dnとして出力され、表示部6に配置した画素へ供給される。
【0026】
図20は、表示部6に配置した画素の具体的な構成例を示す回路図である。
【0027】
画素は、直交配列された走査線とデータ線の交差部に配置され、スイッチング用トランジスタTr1、駆動用トランジスタTr2、保持容量Cs、有機EL素子OLEDから構成されている。
【0028】
スイッチング用トランジスタTr1は走査線信号によって動作するスイッチングトランジスタとして機能し、データ線信号を保持容量Csに保持するサンプリング回路として動作する。駆動用トランジスタTr2は、保持容量Csに保持された信号電位に応じて有機EL素子OLEDを発光駆動する駆動制御回路として動作する。
【0029】
したがって、走査線信号によってデータ線信号をプログラミングされた画素は、その信号電位に応じた駆動状態を1フレーム期間保持する。
【0030】
図21は、特許文献1に記載される有機EL表示装置の構成例を示すブロック図である。
【0031】
映像を表示する表示部6と映像を表示しない非表示部7を備え、非表示部7は発光素子を具備した画素と発光輝度の変化量を検知する計測回路を有する。
【0032】
非表示部7に配置された画素は、表示部6に配置された画素の中から任意に選ばれた画素と同じ走査線信号とデータ線信号が入力され、駆動制御される。
【0033】
そして、この駆動制御に応じて発光した輝度を非表示部7に配置した計測回路によって検知する。
【0034】
この検知した輝度情報をもとに、画像データ補正回路11にて補正データが生成され、表示部6画素の輝度が補正され、同時に非表示部7画素の輝度も補正される。
【特許文献1】特開2001−265283号公報
【発明の開示】
【発明が解決しようとする課題】
【0035】
しかしながら、駆動用トランジスタTr2の閾値変動や有機EL素子OLEDの経時変動などによる特性変動が、発光輝度に大きな影響を与える。
【0036】
そのため、有機EL表示装置を実用化する上で、輝度変動に伴う輝度ムラや色ずれ(カラーバランス崩れ)などを解決する必要があった。
【0037】
これら輝度変動に対する対策として、フォワード制御法を用いた輝度補正方法がある。
【0038】
ところが、有機EL材料は、水分、酸素、光、熱、不純物に非常に弱く、製造工程の条件や駆動条件により、有機EL材料の劣化速度が大きく異なる。
【0039】
そのため、フォワード制御による輝度補正方法を用いるためには、製造工程上のバラツキを抑制する必要があり、歩留りが低下し、コストが高くなることがあった。
【0040】
また、輝度変動に対する対策として、フィードバック制御法を用いた輝度補正方法がある。
【0041】
しかし、表示部6に配置している画素に光検出素子や、駆動電圧などの検出用信号線などのフィードバック回路を設ける必要があるため、開口率が低下し、配線負荷容量が増加する。
【0042】
その結果、要求仕様としてのピーク発光輝度の上昇、発熱などの温度上昇により、発光素子の劣化を加速させることがあった。
【0043】
さらに、特許文献1に記載される技術によれば、任意に選択した表示部6の画素に対する輝度補正を行うことが可能だが、他の多くの画素は駆動条件が異なり、劣化特性も異なる。そのため、表示部6に配置したすべての画素に対する補正ができないことがあった。
【0044】
そこで、本発明は、発光素子の劣化に応じて、発光輝度を補正するようにする技術を提供することを目的とする。
【課題を解決するための手段】
【0045】
本発明は、上記課題を解決するための手段として、発光素子を具備する複数の画素が配置され、映像を表示するための表示部と、発光素子を具備する画素と該発光素子の輝度を計測する計測回路とが配置され、映像を表示しない非表示部と、前記表示部の各画素の累積輝度値を演算し、記憶するための累積演算処理回路と、前記累積輝度値に基づいて、前記非表示部に配置された画素を制御する非表示部駆動制御回路と、前記累積輝度値に基づいて、前記表示部に配置された画素の輝度を補正する補正処理回路と、を備える表示装置において、前記非表示部駆動制御回路は、前記累積輝度値の最大値を検出するピークホールド回路と、該ピークホールド回路で検出した前記累積輝度値の最大値をフレーム周期の任意のタイミングで保持するラッチ回路と、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差である更新値を演算する減算器と、該更新値に基づいて、前記非表示部に配置された画素を駆動する駆動回路と、を備えることを特徴とする。
【発明の効果】
【0046】
本発明によれば、映像を表示する表示部6の他に、画素の発光特性をモニターするための非表示部7を設けることで、表示部6の開口率の低下や配線負荷容量の増加を招くことなく、発光素子特性を計測することができる。
【0047】
表示部6に配置した各画素の累積輝度値を演算し、その最大値の更新値ΔPmaxに応じて非表示部7に配置した画素を駆動制御することで、表示部6に配置した画素のなかで、最もストレス条件が厳しい画素と同等の駆動が行える。
【0048】
また、補正処理回路によって行われる輝度補正制御も累積輝度値に反映されるため、表示部6と非表示部7の画素の駆動条件は同等である。
【0049】
上記したように、表示部6と非表示部7とに配置した画素は同等の駆動が行え、発光素子特性を計測することができるため、製造工程上のバラツキを緩和させることが可能となる。
【0050】
また、表示部6にフィードバック回路を設ける必要がないため、開口率が向上し、配線負荷容量の増加を抑制することができる。その結果、要求仕様としてのピーク発光輝度の軽減、発熱などの温度上昇を抑制することができ、劣化を抑制する効果がある。
【0051】
さらに、表示部6に配置した各画素のうち、最大累積輝度値をとり得る画素は、映像信号に応じて変化するため、特定の画素に限定されることはない。そのため、非表示部7に配置した画素と同等の駆動を行う表示部6の画素は、表示部6に配置した全ての画素が対象となる。
【発明を実施するための最良の形態】
【0052】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【0053】
(実施形態1)
図1は、本発明の一実施形態としてのアクティブマトリクス型表示装置の構成を示すブロック図である。
【0054】
本実施の形態の表示装置は、図15に示す構成に加え、映像を示す映像信号を表示しない非表示部7と、累積演算処理回路8と、非表示部駆動制御回路9と、補正処理回路10とを備えている。
【0055】
累積演算処理回路8は、累積演算メモリ801と、加算器802とを備える。
【0056】
累積演算メモリ801は、表示部6のm×nマトリクスを構成する画素ごとの累積輝度値を記憶する。
【0057】
加算器802は、フレームメモリ3から出力された映像信号に対する劣化補正を行った輝度値と累積演算メモリ801に記憶されている累積輝度値との加算演算を行う。
【0058】
ここで、本実施の形態の表示装置として、フルハイビジョンテレビに対応する有機EL表示装置を想定する。具体的な性能として、フレーム周波数120Hz、プログレッシブ走査、画素数1920×1080(m=1080、n=1920)、量子化ビット数16ビット、装置の保証耐久時間を10万時間と仮定する。
【0059】
このとき、累積演算メモリに必要な最小アドレス空間は2Mビットである。
【0060】
また、各フレームの累積輝度値を整数型データとして記憶するのに必要な値は、120×3600×100000×216<255であり、1画素当たり8バイトのデータ容量があれば十分である。
【0061】
したがって、RGBの三色でフルカラー表示を行う場合に必要な累積演算メモリの容量は、2メガビット×8バイト×(RGB)=48Mバイトとなる。
【0062】
累積演算メモリ801としては、不揮発性メモリが望ましいが、書き込みサイクル数や高速動作の課題を抱えている。
【0063】
そこで、DRAMなどの揮発性メモリと不揮発性メモリを併用する構成にしてもよい。通常の累積演算処理には揮発性メモリを使用し、電源の起動時やシャットダウン時に揮発性メモリと不揮発性メモリとのデータ転送ステップを使用する。
【0064】
非表示部駆動制御回路9は、ピークホールド回路901、ラッチ回路902、減算器903、比較器904、ラッチ回路905A、ラッチ回路905B、切換器906、D/A変換器907及び出力回路908を備える。
【0065】
ピークホールド回路901は、表示部6のm×nマトリクスを構成する画素ごとの累積輝度値P(i,j)の最大値である最大累積輝度値P(i,j)maxを保持し出力する。出力された最大累積輝度値P(i,j)maxは、ラッチ回路902、減算器903及び比較器904に入力される。
【0066】
ラッチ回路902は、フレーム周期(垂直同期信号周期)の任意タイミングで最大累積輝度値P(i,j)maxをラッチし、直前のフレームでの最大累積輝度値Pmaxを出力する。
【0067】
減算器903は、ピークホールド回路901の出力である最大累積輝度値P(i,j)maxと、ラッチ回路902の出力である直前のフレームの最大累積輝度値Pmaxとの減算値{P(i,j)max−Pmax}とを出力する。すなわち、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差を演算している。
【0068】
そして、ラッチ回路905Aによって、フレーム周期(垂直同期信号周期)の任意タイミングで減算値{P(i,j)max−Pmax}をラッチし、更新値ΔPmaxを出力する。
【0069】
更新値ΔPmaxは、切換器906を介してD/A変換器907にてアナログ信号に変換され、出力回路908より出力することで、非表示部7に配置した画素を駆動する制御信号として用いる。
【0070】
切換器906は、信号制御回路より出力される切換信号に応じて、更新値ΔPmaxと所望の基準値との切換制御を行うことができ、非表示部7に配置した画素を駆動する制御信号を切り換えることができる。
【0071】
比較器904は、ピークホールド回路901の出力である現フレームの最大累積輝度値P(i,j)maxと、ラッチ回路902の出力である直前のフレームの最大累積輝度値Pmaxとの比較演算を行う。そして、最大累積輝度値P(i,j)maxの更新有無を示す最大値更新フラグ信号を出力する。それから、ラッチ回路905Bによって、フレーム周期(垂直同期信号周期)の任意タイミングで最大値更新フラグ信号をラッチし出力する。
【0072】
なお、前記累積輝度値P(i,j)は、補正処理回路10によって各画素の劣化特性を補正した輝度値に基づいて演算されている。
【0073】
非表示部7は、映像信号を表示するものではなく、駆動用トランジスタTr2や有機EL素子OLEDの経時変動をモニターするためのものであり、少なくとも一つの画素と計測回路を具備する。
【0074】
非表示部7に配置する画素は、表示部6に配置する画素と同一条件下で、同時に形成することが望ましく、複数の発光色に対応した複数個の画素を配置してもよい。また、非表示部7に配置する画素は表示部6のm×nマトリクスを構成する領域以外であれば、どの位置に配置してもよい。さらに、製造工程上の同一条件下で製造される個別の基板であってもよい。
【0075】
図2は、非表示部7に配置された画素の構成例を示す回路図である。
【0076】
非表示部7に配置される画素は、更新値ΔPmax又は基準値に応じた信号電位にて、有機EL素子OLEDを発光制御する駆動用トランジスタTr2を具備する。
【0077】
有機EL素子の発した光は、受光素子としてのフォトダイオードPDで受光され、受光量に応じた光電流がI−V変換器701で電圧変換され、A/D変換器702でデジタル変換される。この電圧を検知することで、輝度計測回路は有機EL素子の発光輝度を検知する。
【0078】
駆動用トランジスタTr2のソース電圧又は有機EL素子OLEDのアノードの電圧を検出する電圧検出器703とA/D変換器704でデジタル変換する。このようにすることで、駆動用トランジスタのゲート−ソース間電圧又は有機EL素子の順方向電圧値を検知する電圧計測回路を備える。
【0079】
駆動用トランジスタTr2によって制御された有機EL素子を流れる駆動電流は、カレントミラー回路を構成するトランジスタ705、トランジスタ706、抵抗707及び差動アンプ708によって電流−電圧変換される。その後、A/D変換器704でデジタル変換することで駆動電流を検知する電流計測回路を備える。
【0080】
次に、非表示部7の画素の特性を測定し、映像信号(輝度値)を補正するための補正値を得る動作について説明する。
【0081】
図3は、本実施の形態の制御例を示すフローチャートである。
【0082】
本実施の形態の動作の概要を説明する。
【0083】
映像信号を表示した後、垂直ブランキング期間に、処理の実行可否を判定し、非表示部7に配置した画素を測定し、輝度補正データを算出し、ルックアップテーブルLUT1001に補正データを書き込む。このようにすることで、補正用のルックアップテーブルを作成する。
【0084】
信号制御回路1は、最大累積輝度値Pmaxの更新有無を示す最大値更新フラグを検知し、最大累積輝度値Pmaxの更新がなければ、以降のステップを実行せずに終了する(ステップS101/No)。
【0085】
最大累積輝度値Pmaxが更新された状態であれば(ステップS101/Yes)、ステップS102へ進む。
【0086】
最大累積輝度値Pmaxの値を読み込む(ステップS102)。
【0087】
最大累積輝度値Pmaxが所望の区分域を越えたか否かを判断する(ステップS103)。所望の区分域としては、特性変動が許容範囲内に収まるものであればよく、特に値を限定する必要はない。
【0088】
すなわち、最大累積輝度値Pmaxの値が所望の区分域内であれば、特性許容範囲内と判断して処理を終了する(ステップS103/No)。
【0089】
また、最大累積輝度値Pmaxが所望の区分域を越えていれば(ステップS103/Yes)、特性変動を確認する必要がある範囲と判断し、以降の補正データ生成ルーチンを実行する。
【0090】
以下、補正データ生成ルーチンについて説明する。
【0091】
切換器906の制御信号を基準値に切り換えることで、非表示部7の画素を駆動制御する信号を所望の基準値とする(ステップS201)。
【0092】
非表示部7の画素に具備された有機EL素子OLEDの基準値に対する輝度を、上記した輝度計測回路で検知する(ステップS202)。
【0093】
切換器906の制御信号を更新値ΔPmaxに切り換えることで、非表示部7の画素を駆動制御する信号を表示部6の画素の駆動ストレス条件と同等とする(ステップS203)。
【0094】
有機EL素子OLEDの発光効率劣化を補正する手段として、工場出荷時に設定されている初期値Loと、輝度計測回路で検知した輝度値Lとから算出される比率Lo/Lを補正値とする(ステップS204)。
【0095】
ステップS204で求めた補正値をルックアップテーブル LUT1001の区分域に該当するアドレスに記憶させる(ステップS205)。
【0096】
上記したように、表示部6に配置した画素の中からストレス条件が最も厳しい画素と同等の駆動を行った非表示部7の画素の劣化特性を測定することで、精度の高い輝度補正値を得ることが可能となる。
【0097】
次に、映像信号を補正する方法について説明する。
【0098】
映像信号の輝度補正を行うための補正処理回路10は、ルックアップテーブルLUT1001及び乗算器1002から構成される。
【0099】
ルックアップテーブルLUT1001には、上記したように累積輝度値に応じた輝度劣化を補正するための比率が記録されている。
【0100】
そのため、ルックアップテーブルLUT1001の補正値と映像信号(輝度値)との乗算演算を乗算器1002で行うことにより、各画素の劣化特性を補正した映像信号が得られる。
【0101】
この補正処理を行った映像信号をデータ線駆動回路4へ転送することで、輝度変動の少ない映像を表示部6で表示することができる。
【0102】
また、補正処理を行った映像信号を累積演算処理回路8へ転送する。このようにすることで、累積演算値を演算・記録するとともに、非表示部駆動制御回路9によって非表示部7に配置した画素を駆動し、表示部6の画素の中からストレス条件が最も厳しい画素と同等の駆動を行う。
【0103】
図4は、本実施の形態の有機EL表示装置の表示部6に2×3マトリクス画素を配列した擬似表示部と5フレーム分の擬似映像信号(輝度値)を示す図である。
【0104】
表示フレームは、VF(1)⇒VF(2)⇒VF(3)⇒VF(4)⇒VF(5)と移行し、各フレームの映像信号は2×3マトリクス画素の輝度値として記載してある。
【0105】
図5は、図4の擬似パラメータと仮想パラメータを用いたルックアップテーブルLUT1001のメモリマップ概念を示す模式図である。
【0106】
ルックアップテーブルLUT1001は、累積輝度値の区分域を0〜6、7〜12、13〜18、19〜24…のように区分域を仮定し、アドレスマッピングしている。
【0107】
図6−8は、図4と図5で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【0108】
以下、図4−8を参照しながら説明する。
【0109】
1番目の表示フレームVF(1)を表示するため、垂直同期信号と水平同期信号に従って、フレームメモリ3と累積演算メモリ801のアドレスが画素(1,1)にセットされる。
【0110】
そして、出力制御信号であるリード信号RDによってデータが出力される。
【0111】
フレームメモリ3からは、1番目の表示フレームVF(1)の画素(1,1)の輝度値”3”が出力され、累積演算メモリ801からは累積輝度値”0”が出力される。
【0112】
累積演算メモリ801の出力である累積輝度値”0”は、累積演算処理回路に配置してある加算器802と補正処理回路10に配置してあるルックアップテーブルLUT1001に入力する。
【0113】
いま、ルックアップテーブルLUT1001は、図6に示すように工場出荷時の初期状態であり、入力される累積輝度値”0”〜”6”に対して、補正値”1.0”が設定されている。そのため、ルックアップテーブルLUT1001は、入力された累積輝度値”0”に対して、補正値”1.0”を出力する。
【0114】
この補正値”1.0”とフレームメモリ3からの輝度値”3”とを乗算器1002にて乗算演算し、表示部6に配置した画素(1,1)の劣化特性を補正した輝度値”3”を得る。
【0115】
乗算器1002の出力である劣化特性を補正した輝度値は、データ線駆動回路4へ供給されるとともに、累積演算処理回路8に配置してある加算器802へ転送する。
【0116】
加算器802は、累積演算メモリ801の出力である累積輝度値”0”と乗算器1002の出力である画素(1,1)の劣化特性を補正した輝度値”3”とを加算演算しP(1,1)=”3”を得る。そして、累積演算メモリ801の制御信号であるライト信号WRによって、累積演算メモリ801に記録される。
【0117】
また、加算器802の演算結果である累積輝度P(1,1)=”3”は、非表示部駆動制御回路9に配置してあるピークホールド回路901に入力する。いま、ピークホールド回路901の値が”0”であるため、その出力である最大累積輝度値P(i,j)maxは”3”に更新・保持される。このとき、ラッチ回路902の出力である前表示フレームの最大累積輝度値Pmaxは”0”である。そのため、減算器903出力である減算値{P(i,j)max−Pmax}が”3”となるとともに、最大累積輝度値が更新されたことを示す比較器904の出力は”H”となる。
【0118】
引き続き、次の画素を処理するため、水平同期信号に従ってフレームメモリ3と累積演算メモリ801のアドレスが画素(1,2)にセットされ、出力制御信号であるリード信号RDによってデータが出力される。
【0119】
フレームメモリ3からは、1番目の表示フレームVF(1)の画素(1,2)の輝度値”2”が出力され、累積演算メモリ801からは累積輝度値”0”が出力される。
【0120】
累積演算メモリ801の出力である累積輝度値”0”は、累積演算処理回路に配置してある加算器802と補正処理回路10に配置してあるルックアップテーブルLUT1001に入力する。
【0121】
ルックアップテーブルLUT1001は、入力された累積輝度値”0”に対して補正値”1.0”を出力する。
【0122】
乗算器1002は、フレームメモリ3からの輝度値”2”と補正値”1.0”との乗算演算を行い、画素(1,2)の劣化特性を補正した輝度値”2”を得る。この輝度値は、データ線駆動回路4へ供給されるとともに、累積演算処理回路8に配置してある加算器802へ転送する。
【0123】
加算器802は、累積演算メモリ801の出力である累積輝度値”0”と乗算器1002の出力である画素(1,2)の劣化特性を補正した輝度値”2”とを加算演算しP(1,2)=”2”を得る。そして、累積演算メモリ801の制御信号であるライト信号WRによって、累積演算メモリ801に記録される。
【0124】
また、加算器802の演算結果である累積輝度P(1,2)=”2”は、非表示部駆動制御回路9に配置してあるピークホールド回路901に入力する。いま、ピークホールド回路901の最大累積輝度値P(i,j)maxが”3”であるため、その値が保持され、以降の出力段に対する変化は生じない。
【0125】
引き続き、画素(1,3)⇒(2,1)⇒(2,2)⇒(2,3)と同様の動作を繰り返すため、説明を省略する。
【0126】
なお、1フレーム期間内での最大累積輝度値P(i,j)maxが更新される画素(2,1)の場合には、画素(1,1)と同様の動作が行われる。また、それ以外の画素(1,3)、(2,2)、(2,3)については、1フレーム期間内での最大累積輝度値P(i,j)maxが更新されず、画素(1,2)と同様の動作をする。
【0127】
1番目の表示フレームVF(1)の全画素に対して上記動作を行う。そして、表示部6にVF(1)の表示が行われた後の垂直ブランキング期間において、フレーム周期(垂直同期信号周期)の任意タイミングでラッチ信号が信号制御回路1より出力される。このラッチ信号は、各ラッチ回路902、905A、905Bのラッチ動作を制御する制御信号である。
【0128】
ラッチ回路905Aは、このラッチ信号によって減算器903の出力である減算値{P(i,j)max−Pmax}=”4”をラッチし、更新値ΔPmax=”4”を得る。
【0129】
この更新値ΔPmaxは、切換器906、D/A変換器907及び出力回路908を介して、非表示部7に配置した駆動用トランジスタTr2に供給される。そして、この信号電位に応じた有機EL素子の発光制御を行い、1フレーム期間(1垂直同期周期)この状態を保持する。
【0130】
また、ラッチ回路905Bは、最大累積更新値の更新有無を示す比較器904の出力をラッチし、最大値更新フラグ信号を”H”とする。
【0131】
ラッチ回路902は、最大累積輝度値P(i,j)maxをラッチし、前表示フレームの最大累積輝度値Pmaxを更新する。そして、ラッチ回路902は減算器903の出力である減算値{P(i,j)max−Pmax}と、最大累積更新値の更新の有無を示す比較器904の出力をリセットする。
【0132】
1番目の表示フレームVF(1)表示後の垂直ブランキング期間において、ラッチ信号を出力した信号制御回路1は、上記した図3のソフトウェア処理を実行する。
【0133】
ラッチ回路905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”H”であることから(ステップS101/Yes)、次のステップに進む。
【0134】
最大累積輝度値Pmaxを読み込む(ステップS102)。
【0135】
最大累積輝度値Pmax=”4”は、所望の区分域”0〜6”を超えていないため、本動作を終了する(ステップS103/No)。
【0136】
信号制御回路1は、垂直ブランキング期間経過後、2番目の表示フレームVF(2)に対する表示動作を行う。なお、説明を簡単にするため、VF(1)と同様の動作説明は省略する。
【0137】
いま、累積演算メモリ801に記録されている全画素の累積輝度値は、最大累積輝度値”4”以下の値である。そのため、ルックアップテーブルLUT1001から出力される全ての補正値は”1.0”であり、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は、同じ値をとる。
【0138】
信号制御回路1は、2番目の表示フレームVF(2)表示後の垂直ブランキング期間において、ラッチ回路902、905A及び905Bのラッチ動作を制御するラッチ信号を出力する。
【0139】
このラッチ信号によって、ラッチ回路905Aは、現フレームVF(2)と前フレームVF(1)との最大累積輝度値の更新値ΔPmax=”5”を得る。また、ラッチ回路905Bは、最大値更新フラグ信号を”H”とする。
【0140】
信号制御回路1は、2番目の表示フレームVF(2)表示後の垂直ブランキング期間において、上記した図3のソフトウェア処理を実行する。
【0141】
ラッチ回路905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”H”であることから(ステップS101/Yes)、次のステップに進む。
【0142】
最大累積輝度値Pmaxを読み込む(ステップS102)。
【0143】
最大累積輝度値Pmax=”9”は、所望の区分域”0〜6”を超えているため、ステップS201以降の補正データ生成ルーチンを実行する(ステップS103/Yes)。
【0144】
基準値に対する画素の劣化特性から求めた補正値が”1.1”と仮定すると(ステップS201〜S204)、ルックアップテーブルLUT1001の区分域”7〜12”に該当するアドレス空間に補正値”1.1”を記録する(ステップS205)。
【0145】
信号制御回路1は、垂直ブランキング期間経過後、3番目の表示フレームVF(3)に対する表示動作を行う。
【0146】
いま、累積演算メモリ801に記録されている全画素の累積輝度値は、最大累積輝度値”9”以下の値である。ルックアップテーブルLUT1001は、累積輝度値が”0”〜”6”の場合に”1.0”、累積輝度値が”7”〜”12”の場合に”1.1”を補正値として出力する。
【0147】
したがって、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は異なる値をとる可能性がある。
【0148】
しかし、用いている擬似パラメータでは、乗算器1002の演算結果が丸め誤差範囲内に収まっているため、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は、同じ値となっている。
【0149】
信号制御回路1は、3番目の表示フレームVF(3)表示後の垂直ブランキング期間において、ラッチ回路902、905A及び905Bのラッチ動作を制御するラッチ信号を出力する。
【0150】
このラッチ信号によって、ラッチ回路905Aは、現フレームVF(3)と前フレームVF(2)との最大累積輝度値の更新値ΔPmax=”6”を得る。また、ラッチ回路905Bは、最大値更新フラグ信号を”H”とする。
【0151】
信号制御回路1は、3番目の表示フレームVF(3)表示後の垂直ブランキング期間において、上記した図3のソフトウェア処理を実行する。
【0152】
905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”H”であることから(ステップS101/Yes)、次のステップに進む。
【0153】
最大累積輝度値Pmaxを読み込む(ステップS102)。
【0154】
最大累積輝度値Pmax=”15”は、所望の区分域”7〜12”を超えているため、ステップS201以降の補正データ生成ルーチンを実行する(ステップS103)。
【0155】
基準値に対する画素の劣化特性から求めた補正値が”1.2”と仮定すると(ステップS201〜S204)、ルックアップテーブルLUT1001の区分域”13〜18”に該当するアドレス空間に補正値”1.2”を記録する(ステップS205)。
【0156】
信号制御回路1は、垂直ブランキング期間経過後、4番目の表示フレームVF(4)に対する表示動作を行う。
【0157】
いま、累積演算メモリ801に記録されている全画素の累積輝度値は最大累積輝度値”15”以下の値である。ルックアップテーブルLUT1001は、累積輝度値が”0”〜”6”の場合に”1.0”、累積輝度値が”7”〜”12”の場合に”1.1”、累積輝度値が”13”〜”18”の場合に”1.2”を補正値として出力する。
【0158】
したがって、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は異なる値をとる可能性がある。
【0159】
しかし、用いている擬似パラメータでは、乗算器1002の演算結果が丸め誤差範囲内に収まっているため、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は、同じ値となっている。
【0160】
また、4番目の表示フレームVF(4)の映像信号は、最大累積輝度値が前表示フレームVF(3)の時と同じであり、更新されていない。
【0161】
信号制御回路1は、4番目の表示フレームVF(4)表示後の垂直ブランキング期間において、ラッチ回路902、905A及び905Bのラッチ動作を制御するラッチ信号を出力する。
【0162】
このラッチ信号によって、ラッチ回路905Aは、現フレームVF(4)と前フレームVF(3)との最大累積輝度値の更新値ΔPmax=”0”を得る。また、ラッチ回路905Bは、最大値更新フラグ信号を”L”とする。
【0163】
信号制御回路1は、4番目の表示フレームVF(4)表示後の垂直ブランキング期間において、上記した図3のソフトウェア処理を実行する。
【0164】
905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新が無いことを示す”L”であることから(ステップS101/No)、本動作を終了する。
【0165】
信号制御回路1は、垂直ブランキング期間経過後、5番目の表示フレームVF(5)に対する表示動作を行う。
【0166】
いま、累積演算メモリ801に記録されている全画素の累積輝度値は、最大累積輝度値”15”以下の値である。ルックアップテーブルLUT1001は、累積輝度値が”0”〜”6”の場合に”1.0”、累積輝度値が”7”〜”12”の場合に”1.1”、累積輝度値が”13”〜”18”の場合に”1.2”を補正値として出力する。
【0167】
したがって、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は、異なる値をとる可能性がある。
【0168】
このとき、画素(1,1)以外で用いている擬似パラメータでは、乗算器1002の演算結果が丸め誤差範囲内に収まっているため、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は同じ値となっている。
【0169】
画素(1,1)の場合、フレームメモリ3からの輝度値”8”と、ルックアップテーブルLUT1001からの累積輝度値”13”に対する補正値”1.2”とから、乗算器1002の劣化特性を補正した輝度値は”9”を得る。
【0170】
この輝度値”9”は、データ線駆動回路4へ転送するとともに、累積演算処理回路8に配置してある加算器802へ転送する。
【0171】
加算器802は、累積演算メモリ801の出力である累積輝度値”13”と乗算器1002の出力である画素(1,1)の劣化特性を補正した輝度値”9”とを加算演算しP(1,1)=”22”を得る。そして、累積演算メモリ801へ記録される。
【0172】
また、加算器802の演算結果である累積輝度値P(1,1)=”22”は、非表示部駆動制御回路9に配置してあるピークホールド回路901に入力する。いま、ピークホールド回路901の値が”15”であるため、その出力である最大累積輝度値P(i,j)maxは”22”に更新・保持される。
【0173】
このとき、前フレームVF(4)の最大累積輝度値Pmaxは”15”であるため、減算器903の出力である減算値{P(i,j)max−Pmax}が”7”となる。同時に、最大累積輝度値が更新されたことを示す比較器904の出力は”H”となる。
【0174】
引き続き、他の画素を処理した信号制御回路1は、5番目の表示フレームVF(5)表示後の垂直ブランキング期間において、ラッチ回路902、905A、905Bのラッチ動作を制御するラッチ信号を出力する。
【0175】
このラッチ信号によって、ラッチ回路905Aは、現フレームVF(5)と前フレームVF(4)との最大累積輝度値の更新値ΔPmax=”7”を得る。また、ラッチ回路905Bは、最大値更新フラグ信号を”H”とする。
【0176】
信号制御回路1は、5番目の表示フレームVF(5)表示後の垂直ブランキング期間において、上記した図3のソフトウェア処理を実行する。
【0177】
905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”H”であることから(ステップS101/Yes)、次のステップに進む。
【0178】
最大累積輝度値Pmaxを読み込む(ステップS102)。
【0179】
最大累積輝度値Pmax=”22”は、所望の区分域”13〜18”を超えているため、S201以降の補正データ生成ルーチンを実行する(ステップS103/Yes)。
【0180】
基準値に対する画素の劣化特性から求めた補正値が”1.3”と仮定すると(ステップS201〜S204)、ルックアップテーブルLUT1001の区分域”19〜24”に該当するアドレス空間に補正値”1.3”を記録する(ステップS205)。
【0181】
図9は、図4−8で用いた仮想パラメータを用いた映像信号の変化を説明するための模式図である。
【0182】
図9には、以下の六つの値が示されている。
【0183】
(1)表示フレームVF(1)〜VF(5)の映像信号である輝度値
(2)ルックアップテーブルLUT1001の累積輝度値P(i,j)に対する補正値
(3)乗算器1002の出力である劣化特性を補正した輝度値
(4)表示部6に配置した各画素の累積輝度値P(i,j)
(5)フレーム期間ごとの最大累積輝度値P(i,j)max
(6)その更新値ΔPmax
ここで、最大累積輝度値P(i,j)maxをとる駆動ストレスの最も高い画素は、表示フレームVF(1)〜VF(4)では画素(2,1)であるが、表示フレームVF(5)では画素(1,1)である。
【0184】
このように、最大累積輝度値P(i,j)maxをとる画素は、表示部6に配置した全ての画素が対象となっている。
【0185】
また、更新値ΔPmaxによって、非表示部7に配置した画素を駆動するため、非表示部画素の更新値ΔPmaxの累積演算値は表示部6の最大累積輝度値P(i,j)maxと同じ値となる。これは駆動条件が同等であることを示している。
【0186】
また、表示フレームVF(5)の画素(1,1)の輝度値”8”は劣化補正した輝度値”9”となる。補正処理回路によって行われる輝度補正制御も累積輝度値に反映されていることを示している。
【0187】
さらに、垂直ブランキング期間に実行された補正データ生成ルーチンによって累積輝度値と劣化特性の相関関係が得られる。そのため、累積輝度値に基づいて表示部6に配置した全ての画素に対して、輝度補正を実施することができる。
【0188】
(実施形態2)
非表示部駆動制御回路9において、更新値ΔPmaxを求める他の回路構成例を図10に示し、図11にその動作を説明するためのタイミングチャートを示し、以下説明する。
【0189】
非表示部駆動制御回路9は、切換器909、二つのピークホールド回路901A、901B、減算器903及びラッチ回路905Aから構成される。
【0190】
信号制御回路1の不図示の垂直同期信号に従って、表示部6に映像を表示する垂直表示期間に、累積演算処理回路8から累積輝度値P(i,j)が転送され、切換器909に入力する。
【0191】
切換器909は制御信号回路1からのフレーム選択信号によって制御され、累積輝度値P(i,j)を二つのピークホールド回路901A及び901Bのいずれか一方へ転送する。
【0192】
このフレーム選択信号は、垂直同期信号を1/2分周した信号であり、フレーム単位で累積輝度値P(i,j)を二つのピークホールド回路901A及び901Bに交互に出力する。
【0193】
二つのピークホールド回路901A及び901Bのうち、フレーム選択信号が有効な場合、1フレーム期間に転送される累積輝度値P(i,j)の最大累積輝度値P(i,j)maxを更新・保持する。
【0194】
また、フレーム選択信号が無効となると、最大累積輝度値P(i,j)maxを前フレームの累積輝度値Pmaxとして自動的に保持する。
【0195】
この二つのピークホールド回路901A及び901Bの現フレームの最大累積輝度値P(i,j)maxと前フレームの最大輝度値Pmaxとを減算器903で減算演算する。その結果、更新値ΔPmax={P(i,j)max−Pmax}が求まる。
【0196】
表示部6の1フレーム期間の累積輝度値P(i,j)の転送が完了した垂直ブランキング期間に、信号制御回路1は、1フレーム期間(垂直同期信号周期)の任意タイミングでラッチ信号を出力する。
【0197】
ラッチ回路905は、ラッチ信号に従って、更新値ΔPmaxを1フレーム期間保持する。
【0198】
(実施形態3)
非表示部駆動制御回路9において、更新値ΔPmaxの更新有無を判別する最大値更新フラグを求める他の回路構成例を図12に示し、図13にその動作を説明するためのタイミングチャートを示し、説明する。
【0199】
非表示部駆動制御回路9は、ピークホールド回路901、ラッチ回路902、減算器903、ラッチ回路905及び比較器910から構成される。
【0200】
信号制御回路1の不図示の垂直同期信号に従って、表示部6に映像を表示する垂直表示期間に、累積演算処理回路8から累積輝度値P(i,j)が転送され、ピークホールド回路901に入力する。
【0201】
ピークホールド回路901は、転送された累積輝度値P(i,j)の最大累積輝度値P(i,j)maxを更新・保持する。この最大累積輝度値P(i,j)maxは、ラッチ回路902と減算器903へ入力する。
【0202】
ここで、ラッチ回路902とラッチ回路905のラッチ動作を制御するラッチ信号は、垂直ブランキング期間に、1フレーム周期(垂直同期信号周期)の任意タイミングで信号制御回路1から出力される。垂直ブランキング期間に、表示部6の1フレーム期間の累積輝度値P(i,j)の転送が完了する。
【0203】
ラッチ回路902は、信号制御回路1からのラッチ信号によって、最大累積輝度値P(i,j)maxを前フレームの最大累積輝度値Pmaxとして1フレーム期間保持する。
【0204】
減算器903は、ピークホールド回路901の出力である最大累積輝度値P(i,j)maxと前フレームの最大累積輝度値Pmaxとの減算値{P(i,j)max−Pmax}を出力し、ラッチ信号によってリセットされる。
【0205】
この減算値{P(i,j)max−Pmax}は、ラッチ回路905によってラッチされ、更新値ΔPmaxとして1フレーム期間保持する。
【0206】
この更新値ΔPmaxは、比較器910へ入力する。
【0207】
比較器910は、入力した更新値ΔPmaxによって、累積輝度値の更新有無を判別することが可能であり、更新値ΔPmaxが”0”の場合に”L”を出力し、”0”以外の場合には”H”を出力する。
【0208】
(実施形態4)
非表示部駆動制御回路9において、累積輝度値に対する補正処理の精度を上げるための他の回路構成例を図14に示し、説明する。
【0209】
累積輝度値を用いた輝度補正能力を向上させるには、ラグランジュの補間法、スプライン関数による補間法、エイトケン法又はエイトケン・ネヴィル法に代表される補間法を用いることが有効である。
【0210】
この補間法を用いるためには、少なくとも累積輝度値が異なる複数のデータを得る必要があり、本回路構成は、それを鑑みて構成したものである。また、上記した実施形態と同様の内容は省略し、以下相違点について説明する。
【0211】
非表示部7には、劣化特性をモニターするために、駆動用トランジスタ710、有機EL素子711を具備した複数の画素と計測回路712、計測値を読み込むためのマルチプレクサ回路713を構成する。
【0212】
非表示部駆動制御回路9は、更新値ΔPmaxを規格化し規格値とする規格化回路911、非表示部7に配置した画素に対応した複数の駆動回路906〜908を構成する。
【0213】
規格化回路911は、更新値ΔPmax規格化するための参考値として、等倍、3/4倍、1/2倍、1/4倍に規格化して駆動するものである。
【0214】
不図示の切換信号#A〜#Dは、非表示部7に配置したマルチプレクサ回路713と、非表示部駆動制御回路9に配置した切換器706と連動しており、上述した補正データ生成ルーチンと同様の動作が可能である。
【0215】
したがって、表示部6に配置した画素の中で最も駆動ストレス条件が厳しい画素である最大累積輝度値で規格化した、累積輝度値の異なる複数の劣化特性を得ることができる。
【0216】
このデータと公知技術である補間法を用いることで、より高精度な輝度補正データ生成や輝度補正処理が行える。
【0217】
上記の実施形態では、表示装置として、有機EL表示装置を用いているが、本発明はこれに限定されず、プラズマ表示装置、FED(電界放出ディスプレイ)などにも適用できる。
【産業上の利用可能性】
【0218】
本発明は、表示装置に利用可能であり、特に、有機EL表示装置に利用可能である。
【図面の簡単な説明】
【0219】
【図1】本発明の一実施形態としてのアクティブマトリクス型表示装置の構成を示すブロック図である。
【図2】非表示部7に配置された画素の構成例を示す回路図である。
【図3】本発明の一実施の形態としてのアクティブマトリクス型表示装置の制御例を示すフローチャートである。
【図4】本発明の一実施の形態としての有機EL表示装置の表示部に2×3マトリクス画素を配列した擬似表示部と5フレーム分の擬似映像信号(輝度値)を示す図である。
【図5】図4の擬似パラメータと仮想パラメータを用いたルックアップテーブルLUT1001のメモリマップ概念を示す模式図である。
【図6】図4と図5で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【図7】図4と図5で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【図8】図4と図5で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【図9】図4−6で用いた仮想パラメータを用いた映像信号に変化を説明するための模式図である。
【図10】非表示部駆動制御回路の他の構成例を示す図である。
【図11】図10で示した非表示部駆動制御回路の動作を示すタイミングチャートである。
【図12】非表示部駆動制御回路の他の構成例を示す図である。
【図13】図12で示した非表示部駆動制御回路の動作を示すタイミングチャートである。
【図14】非表示部駆動制御回路の他の構成例を示す図である。
【図15】従来の有機EL表示装置の構成例を示した図である。
【図16】走査線駆動回路5の構成例を示すブロック図である。
【図17】図16に示す走査線駆動回路5の駆動タイミングを示すタイミングチャートである。
【図18】データ線駆動回路4の構成例を示すブロック図である。
【図19】図18に示すデータ線駆動回路4の駆動タイミングを示すタイミングチャートである。
【図20】表示部6に配置した画素の具体的な構成例を示す回路図である。
【図21】特許文献1に記載される有機EL表示装置の構成例を示すブロック図である。
【符号の説明】
【0220】
1 信号制御回路
2 電源回路
3 フレームメモリ
4 データ線駆動回路
5 走査線駆動回路
6 表示部
7 非表示部
8 累積演算処理回路
801 累積演算メモリ
802 加算器
9 非表示部駆動制御回路
901 ピークホールド回路
902 ラッチ回路
903 減算器
904 比較器
905 ラッチ回路
906 切換器
907 D/A変換器
908 出力回路
909 切換器
910 比較器
911 乗算器
10 補正処理回路
1001 ルックアップテーブル(LUT)
1002 乗算器
11 画像データ補正回路
【技術分野】
【0001】
本発明は、表示装置に関し、特に、発光素子の劣化に基づいた輝度補正を行う表示装置に関する。
【背景技術】
【0002】
有機EL表示装置は、自発光素子であり、液晶表示装置などに必要なバックライトが不要となるため、軽量・薄型化が容易である。また、応答速度が数μs程度と非常に高速であるため、残像などの問題がないことから、実用化を目指した開発が盛んに行われている。
【0003】
図15は従来の有機EL表示装置の構成例を示すブロック図である。
【0004】
有機EL表示装置は、信号制御回路1、電源回路2、フレームメモリ3、データ線駆動回路4、走査線駆動回路5及び表示部6から構成される。
【0005】
表示部6は、映像を表示するためにm×nのマトリクス状に配列された画素アレイを具備する。
【0006】
信号制御回路1は、外部から供給される映像信号、同期信号、クロック信号などから、各種制御に必要なクロック信号、データ信号、制御信号などをフレームメモリ3、データ線駆動回路4及び走査線駆動回路5などへ供給する。
【0007】
そして、映像を表示するために必要な画像データ変換処理、データ転送処理及びタイミング制御処理などを行うものである。
【0008】
電源回路2は、表示装置を構成する各部への電源供給を行うものであり、図15において、表示部6の電源供給ライン(Vdd)及び共通電極(GND)への供給を示している。
【0009】
フレームメモリ3は、映像を表示するための輝度情報を有する画像データを格納するための記憶回路である。
【0010】
走査線駆動回路5は、データ線駆動回路4から表示部6に配置した画素へのデータ・プログラミング処理のタイミング制御を行う。
【0011】
図16は走査線駆動回路5の構成例を示すブロック図である。また、図17は図16に示す走査線駆動回路5の駆動タイミングを示すタイミングチャートである。
【0012】
信号制御回路1は、フレームメモリ3からデータ線駆動回路4への画像データを転送するために、垂直同期信号及び水平同期信号を生成する。
【0013】
そして、データ線駆動回路4から表示部6に配置した画素へのデータ・プログラミング処理を行うためのクロック信号CLK#3、垂直開始信号、書き込み信号を生成し、走査線駆動回路5へ出力する。
【0014】
走査線駆動回路5は、シフトレジスタ501、論理積回路502及び出力回路503から構成される。
【0015】
シフトレジスタ501には、データ転送の開始を示す垂直開始信号と水平同期周期のクロック信号CLK#3を入力する。
【0016】
シフトレジスタ501は、パネルの有効走査線数であるm個以上で、走査線数以下の内部レジスタを具備する。そして、垂直開始信号をCLK#3に従って順次出力することで、線順次走査を行うための走査線選択信号を生成する。
【0017】
論理積回路502には、シフトレジスタ501の出力である走査線選択信号と信号制御回路1の出力である書き込み信号を入力する。書き込み信号は、表示部6に配置した画素へのデータ・プログラミング処理を行うための所望のタイミングを示す制御信号である。この論理積回路502にて、走査線選択信号と書き込み信号の論理積をとり、出力回路503を介して走査線信号S1〜Smとして出力する。
【0018】
データ線駆動回路4は、映像信号である1走査分の画像データをフレームメモリ3から表示部6へ転送処理する。
【0019】
図18はデータ線駆動回路4の構成例を示すブロック図である。また、図19は図18に示すデータ線駆動回路4の駆動タイミングを示すタイミングチャートである。
【0020】
信号制御回路1は、不図示のアドレスバス、データバス、リード制御信号及びクロック信号CLK#1によって、フレームメモリ3からデータ線駆動回路4への画像データを転送する。
【0021】
そして、データ線駆動回路4が画像データを受信するために必要なクロック信号CLK#2及び水平同期周期のラッチ信号を生成する。
【0022】
データ線駆動回路4は、シフトレジスタ401、ラッチ回路402、D/A変換器403及び出力回路404から構成される。
【0023】
シフトレジスタ401は、少なくとも表示画素数n以上の内部レジスタを具備する。シフトレジスタ401は、フレームメモリ3から転送される1走査分の画像データを、クロック信号CLK#2に同期して内部レジスタに転送し、画像データをシリアル−パラレル変換する。
【0024】
ラッチ回路402は、信号制御回路1から出力される水平同期周期のラッチ信号によって、シフトレジスタ401の出力ビットをラッチし、1走査分の画像データを1走査期間保持する。
【0025】
ラッチされた画像データは、D/A変換器403へ入力され、アナログ信号に変換された後、出力回路404よりデータ線信号D1〜Dnとして出力され、表示部6に配置した画素へ供給される。
【0026】
図20は、表示部6に配置した画素の具体的な構成例を示す回路図である。
【0027】
画素は、直交配列された走査線とデータ線の交差部に配置され、スイッチング用トランジスタTr1、駆動用トランジスタTr2、保持容量Cs、有機EL素子OLEDから構成されている。
【0028】
スイッチング用トランジスタTr1は走査線信号によって動作するスイッチングトランジスタとして機能し、データ線信号を保持容量Csに保持するサンプリング回路として動作する。駆動用トランジスタTr2は、保持容量Csに保持された信号電位に応じて有機EL素子OLEDを発光駆動する駆動制御回路として動作する。
【0029】
したがって、走査線信号によってデータ線信号をプログラミングされた画素は、その信号電位に応じた駆動状態を1フレーム期間保持する。
【0030】
図21は、特許文献1に記載される有機EL表示装置の構成例を示すブロック図である。
【0031】
映像を表示する表示部6と映像を表示しない非表示部7を備え、非表示部7は発光素子を具備した画素と発光輝度の変化量を検知する計測回路を有する。
【0032】
非表示部7に配置された画素は、表示部6に配置された画素の中から任意に選ばれた画素と同じ走査線信号とデータ線信号が入力され、駆動制御される。
【0033】
そして、この駆動制御に応じて発光した輝度を非表示部7に配置した計測回路によって検知する。
【0034】
この検知した輝度情報をもとに、画像データ補正回路11にて補正データが生成され、表示部6画素の輝度が補正され、同時に非表示部7画素の輝度も補正される。
【特許文献1】特開2001−265283号公報
【発明の開示】
【発明が解決しようとする課題】
【0035】
しかしながら、駆動用トランジスタTr2の閾値変動や有機EL素子OLEDの経時変動などによる特性変動が、発光輝度に大きな影響を与える。
【0036】
そのため、有機EL表示装置を実用化する上で、輝度変動に伴う輝度ムラや色ずれ(カラーバランス崩れ)などを解決する必要があった。
【0037】
これら輝度変動に対する対策として、フォワード制御法を用いた輝度補正方法がある。
【0038】
ところが、有機EL材料は、水分、酸素、光、熱、不純物に非常に弱く、製造工程の条件や駆動条件により、有機EL材料の劣化速度が大きく異なる。
【0039】
そのため、フォワード制御による輝度補正方法を用いるためには、製造工程上のバラツキを抑制する必要があり、歩留りが低下し、コストが高くなることがあった。
【0040】
また、輝度変動に対する対策として、フィードバック制御法を用いた輝度補正方法がある。
【0041】
しかし、表示部6に配置している画素に光検出素子や、駆動電圧などの検出用信号線などのフィードバック回路を設ける必要があるため、開口率が低下し、配線負荷容量が増加する。
【0042】
その結果、要求仕様としてのピーク発光輝度の上昇、発熱などの温度上昇により、発光素子の劣化を加速させることがあった。
【0043】
さらに、特許文献1に記載される技術によれば、任意に選択した表示部6の画素に対する輝度補正を行うことが可能だが、他の多くの画素は駆動条件が異なり、劣化特性も異なる。そのため、表示部6に配置したすべての画素に対する補正ができないことがあった。
【0044】
そこで、本発明は、発光素子の劣化に応じて、発光輝度を補正するようにする技術を提供することを目的とする。
【課題を解決するための手段】
【0045】
本発明は、上記課題を解決するための手段として、発光素子を具備する複数の画素が配置され、映像を表示するための表示部と、発光素子を具備する画素と該発光素子の輝度を計測する計測回路とが配置され、映像を表示しない非表示部と、前記表示部の各画素の累積輝度値を演算し、記憶するための累積演算処理回路と、前記累積輝度値に基づいて、前記非表示部に配置された画素を制御する非表示部駆動制御回路と、前記累積輝度値に基づいて、前記表示部に配置された画素の輝度を補正する補正処理回路と、を備える表示装置において、前記非表示部駆動制御回路は、前記累積輝度値の最大値を検出するピークホールド回路と、該ピークホールド回路で検出した前記累積輝度値の最大値をフレーム周期の任意のタイミングで保持するラッチ回路と、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差である更新値を演算する減算器と、該更新値に基づいて、前記非表示部に配置された画素を駆動する駆動回路と、を備えることを特徴とする。
【発明の効果】
【0046】
本発明によれば、映像を表示する表示部6の他に、画素の発光特性をモニターするための非表示部7を設けることで、表示部6の開口率の低下や配線負荷容量の増加を招くことなく、発光素子特性を計測することができる。
【0047】
表示部6に配置した各画素の累積輝度値を演算し、その最大値の更新値ΔPmaxに応じて非表示部7に配置した画素を駆動制御することで、表示部6に配置した画素のなかで、最もストレス条件が厳しい画素と同等の駆動が行える。
【0048】
また、補正処理回路によって行われる輝度補正制御も累積輝度値に反映されるため、表示部6と非表示部7の画素の駆動条件は同等である。
【0049】
上記したように、表示部6と非表示部7とに配置した画素は同等の駆動が行え、発光素子特性を計測することができるため、製造工程上のバラツキを緩和させることが可能となる。
【0050】
また、表示部6にフィードバック回路を設ける必要がないため、開口率が向上し、配線負荷容量の増加を抑制することができる。その結果、要求仕様としてのピーク発光輝度の軽減、発熱などの温度上昇を抑制することができ、劣化を抑制する効果がある。
【0051】
さらに、表示部6に配置した各画素のうち、最大累積輝度値をとり得る画素は、映像信号に応じて変化するため、特定の画素に限定されることはない。そのため、非表示部7に配置した画素と同等の駆動を行う表示部6の画素は、表示部6に配置した全ての画素が対象となる。
【発明を実施するための最良の形態】
【0052】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【0053】
(実施形態1)
図1は、本発明の一実施形態としてのアクティブマトリクス型表示装置の構成を示すブロック図である。
【0054】
本実施の形態の表示装置は、図15に示す構成に加え、映像を示す映像信号を表示しない非表示部7と、累積演算処理回路8と、非表示部駆動制御回路9と、補正処理回路10とを備えている。
【0055】
累積演算処理回路8は、累積演算メモリ801と、加算器802とを備える。
【0056】
累積演算メモリ801は、表示部6のm×nマトリクスを構成する画素ごとの累積輝度値を記憶する。
【0057】
加算器802は、フレームメモリ3から出力された映像信号に対する劣化補正を行った輝度値と累積演算メモリ801に記憶されている累積輝度値との加算演算を行う。
【0058】
ここで、本実施の形態の表示装置として、フルハイビジョンテレビに対応する有機EL表示装置を想定する。具体的な性能として、フレーム周波数120Hz、プログレッシブ走査、画素数1920×1080(m=1080、n=1920)、量子化ビット数16ビット、装置の保証耐久時間を10万時間と仮定する。
【0059】
このとき、累積演算メモリに必要な最小アドレス空間は2Mビットである。
【0060】
また、各フレームの累積輝度値を整数型データとして記憶するのに必要な値は、120×3600×100000×216<255であり、1画素当たり8バイトのデータ容量があれば十分である。
【0061】
したがって、RGBの三色でフルカラー表示を行う場合に必要な累積演算メモリの容量は、2メガビット×8バイト×(RGB)=48Mバイトとなる。
【0062】
累積演算メモリ801としては、不揮発性メモリが望ましいが、書き込みサイクル数や高速動作の課題を抱えている。
【0063】
そこで、DRAMなどの揮発性メモリと不揮発性メモリを併用する構成にしてもよい。通常の累積演算処理には揮発性メモリを使用し、電源の起動時やシャットダウン時に揮発性メモリと不揮発性メモリとのデータ転送ステップを使用する。
【0064】
非表示部駆動制御回路9は、ピークホールド回路901、ラッチ回路902、減算器903、比較器904、ラッチ回路905A、ラッチ回路905B、切換器906、D/A変換器907及び出力回路908を備える。
【0065】
ピークホールド回路901は、表示部6のm×nマトリクスを構成する画素ごとの累積輝度値P(i,j)の最大値である最大累積輝度値P(i,j)maxを保持し出力する。出力された最大累積輝度値P(i,j)maxは、ラッチ回路902、減算器903及び比較器904に入力される。
【0066】
ラッチ回路902は、フレーム周期(垂直同期信号周期)の任意タイミングで最大累積輝度値P(i,j)maxをラッチし、直前のフレームでの最大累積輝度値Pmaxを出力する。
【0067】
減算器903は、ピークホールド回路901の出力である最大累積輝度値P(i,j)maxと、ラッチ回路902の出力である直前のフレームの最大累積輝度値Pmaxとの減算値{P(i,j)max−Pmax}とを出力する。すなわち、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差を演算している。
【0068】
そして、ラッチ回路905Aによって、フレーム周期(垂直同期信号周期)の任意タイミングで減算値{P(i,j)max−Pmax}をラッチし、更新値ΔPmaxを出力する。
【0069】
更新値ΔPmaxは、切換器906を介してD/A変換器907にてアナログ信号に変換され、出力回路908より出力することで、非表示部7に配置した画素を駆動する制御信号として用いる。
【0070】
切換器906は、信号制御回路より出力される切換信号に応じて、更新値ΔPmaxと所望の基準値との切換制御を行うことができ、非表示部7に配置した画素を駆動する制御信号を切り換えることができる。
【0071】
比較器904は、ピークホールド回路901の出力である現フレームの最大累積輝度値P(i,j)maxと、ラッチ回路902の出力である直前のフレームの最大累積輝度値Pmaxとの比較演算を行う。そして、最大累積輝度値P(i,j)maxの更新有無を示す最大値更新フラグ信号を出力する。それから、ラッチ回路905Bによって、フレーム周期(垂直同期信号周期)の任意タイミングで最大値更新フラグ信号をラッチし出力する。
【0072】
なお、前記累積輝度値P(i,j)は、補正処理回路10によって各画素の劣化特性を補正した輝度値に基づいて演算されている。
【0073】
非表示部7は、映像信号を表示するものではなく、駆動用トランジスタTr2や有機EL素子OLEDの経時変動をモニターするためのものであり、少なくとも一つの画素と計測回路を具備する。
【0074】
非表示部7に配置する画素は、表示部6に配置する画素と同一条件下で、同時に形成することが望ましく、複数の発光色に対応した複数個の画素を配置してもよい。また、非表示部7に配置する画素は表示部6のm×nマトリクスを構成する領域以外であれば、どの位置に配置してもよい。さらに、製造工程上の同一条件下で製造される個別の基板であってもよい。
【0075】
図2は、非表示部7に配置された画素の構成例を示す回路図である。
【0076】
非表示部7に配置される画素は、更新値ΔPmax又は基準値に応じた信号電位にて、有機EL素子OLEDを発光制御する駆動用トランジスタTr2を具備する。
【0077】
有機EL素子の発した光は、受光素子としてのフォトダイオードPDで受光され、受光量に応じた光電流がI−V変換器701で電圧変換され、A/D変換器702でデジタル変換される。この電圧を検知することで、輝度計測回路は有機EL素子の発光輝度を検知する。
【0078】
駆動用トランジスタTr2のソース電圧又は有機EL素子OLEDのアノードの電圧を検出する電圧検出器703とA/D変換器704でデジタル変換する。このようにすることで、駆動用トランジスタのゲート−ソース間電圧又は有機EL素子の順方向電圧値を検知する電圧計測回路を備える。
【0079】
駆動用トランジスタTr2によって制御された有機EL素子を流れる駆動電流は、カレントミラー回路を構成するトランジスタ705、トランジスタ706、抵抗707及び差動アンプ708によって電流−電圧変換される。その後、A/D変換器704でデジタル変換することで駆動電流を検知する電流計測回路を備える。
【0080】
次に、非表示部7の画素の特性を測定し、映像信号(輝度値)を補正するための補正値を得る動作について説明する。
【0081】
図3は、本実施の形態の制御例を示すフローチャートである。
【0082】
本実施の形態の動作の概要を説明する。
【0083】
映像信号を表示した後、垂直ブランキング期間に、処理の実行可否を判定し、非表示部7に配置した画素を測定し、輝度補正データを算出し、ルックアップテーブルLUT1001に補正データを書き込む。このようにすることで、補正用のルックアップテーブルを作成する。
【0084】
信号制御回路1は、最大累積輝度値Pmaxの更新有無を示す最大値更新フラグを検知し、最大累積輝度値Pmaxの更新がなければ、以降のステップを実行せずに終了する(ステップS101/No)。
【0085】
最大累積輝度値Pmaxが更新された状態であれば(ステップS101/Yes)、ステップS102へ進む。
【0086】
最大累積輝度値Pmaxの値を読み込む(ステップS102)。
【0087】
最大累積輝度値Pmaxが所望の区分域を越えたか否かを判断する(ステップS103)。所望の区分域としては、特性変動が許容範囲内に収まるものであればよく、特に値を限定する必要はない。
【0088】
すなわち、最大累積輝度値Pmaxの値が所望の区分域内であれば、特性許容範囲内と判断して処理を終了する(ステップS103/No)。
【0089】
また、最大累積輝度値Pmaxが所望の区分域を越えていれば(ステップS103/Yes)、特性変動を確認する必要がある範囲と判断し、以降の補正データ生成ルーチンを実行する。
【0090】
以下、補正データ生成ルーチンについて説明する。
【0091】
切換器906の制御信号を基準値に切り換えることで、非表示部7の画素を駆動制御する信号を所望の基準値とする(ステップS201)。
【0092】
非表示部7の画素に具備された有機EL素子OLEDの基準値に対する輝度を、上記した輝度計測回路で検知する(ステップS202)。
【0093】
切換器906の制御信号を更新値ΔPmaxに切り換えることで、非表示部7の画素を駆動制御する信号を表示部6の画素の駆動ストレス条件と同等とする(ステップS203)。
【0094】
有機EL素子OLEDの発光効率劣化を補正する手段として、工場出荷時に設定されている初期値Loと、輝度計測回路で検知した輝度値Lとから算出される比率Lo/Lを補正値とする(ステップS204)。
【0095】
ステップS204で求めた補正値をルックアップテーブル LUT1001の区分域に該当するアドレスに記憶させる(ステップS205)。
【0096】
上記したように、表示部6に配置した画素の中からストレス条件が最も厳しい画素と同等の駆動を行った非表示部7の画素の劣化特性を測定することで、精度の高い輝度補正値を得ることが可能となる。
【0097】
次に、映像信号を補正する方法について説明する。
【0098】
映像信号の輝度補正を行うための補正処理回路10は、ルックアップテーブルLUT1001及び乗算器1002から構成される。
【0099】
ルックアップテーブルLUT1001には、上記したように累積輝度値に応じた輝度劣化を補正するための比率が記録されている。
【0100】
そのため、ルックアップテーブルLUT1001の補正値と映像信号(輝度値)との乗算演算を乗算器1002で行うことにより、各画素の劣化特性を補正した映像信号が得られる。
【0101】
この補正処理を行った映像信号をデータ線駆動回路4へ転送することで、輝度変動の少ない映像を表示部6で表示することができる。
【0102】
また、補正処理を行った映像信号を累積演算処理回路8へ転送する。このようにすることで、累積演算値を演算・記録するとともに、非表示部駆動制御回路9によって非表示部7に配置した画素を駆動し、表示部6の画素の中からストレス条件が最も厳しい画素と同等の駆動を行う。
【0103】
図4は、本実施の形態の有機EL表示装置の表示部6に2×3マトリクス画素を配列した擬似表示部と5フレーム分の擬似映像信号(輝度値)を示す図である。
【0104】
表示フレームは、VF(1)⇒VF(2)⇒VF(3)⇒VF(4)⇒VF(5)と移行し、各フレームの映像信号は2×3マトリクス画素の輝度値として記載してある。
【0105】
図5は、図4の擬似パラメータと仮想パラメータを用いたルックアップテーブルLUT1001のメモリマップ概念を示す模式図である。
【0106】
ルックアップテーブルLUT1001は、累積輝度値の区分域を0〜6、7〜12、13〜18、19〜24…のように区分域を仮定し、アドレスマッピングしている。
【0107】
図6−8は、図4と図5で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【0108】
以下、図4−8を参照しながら説明する。
【0109】
1番目の表示フレームVF(1)を表示するため、垂直同期信号と水平同期信号に従って、フレームメモリ3と累積演算メモリ801のアドレスが画素(1,1)にセットされる。
【0110】
そして、出力制御信号であるリード信号RDによってデータが出力される。
【0111】
フレームメモリ3からは、1番目の表示フレームVF(1)の画素(1,1)の輝度値”3”が出力され、累積演算メモリ801からは累積輝度値”0”が出力される。
【0112】
累積演算メモリ801の出力である累積輝度値”0”は、累積演算処理回路に配置してある加算器802と補正処理回路10に配置してあるルックアップテーブルLUT1001に入力する。
【0113】
いま、ルックアップテーブルLUT1001は、図6に示すように工場出荷時の初期状態であり、入力される累積輝度値”0”〜”6”に対して、補正値”1.0”が設定されている。そのため、ルックアップテーブルLUT1001は、入力された累積輝度値”0”に対して、補正値”1.0”を出力する。
【0114】
この補正値”1.0”とフレームメモリ3からの輝度値”3”とを乗算器1002にて乗算演算し、表示部6に配置した画素(1,1)の劣化特性を補正した輝度値”3”を得る。
【0115】
乗算器1002の出力である劣化特性を補正した輝度値は、データ線駆動回路4へ供給されるとともに、累積演算処理回路8に配置してある加算器802へ転送する。
【0116】
加算器802は、累積演算メモリ801の出力である累積輝度値”0”と乗算器1002の出力である画素(1,1)の劣化特性を補正した輝度値”3”とを加算演算しP(1,1)=”3”を得る。そして、累積演算メモリ801の制御信号であるライト信号WRによって、累積演算メモリ801に記録される。
【0117】
また、加算器802の演算結果である累積輝度P(1,1)=”3”は、非表示部駆動制御回路9に配置してあるピークホールド回路901に入力する。いま、ピークホールド回路901の値が”0”であるため、その出力である最大累積輝度値P(i,j)maxは”3”に更新・保持される。このとき、ラッチ回路902の出力である前表示フレームの最大累積輝度値Pmaxは”0”である。そのため、減算器903出力である減算値{P(i,j)max−Pmax}が”3”となるとともに、最大累積輝度値が更新されたことを示す比較器904の出力は”H”となる。
【0118】
引き続き、次の画素を処理するため、水平同期信号に従ってフレームメモリ3と累積演算メモリ801のアドレスが画素(1,2)にセットされ、出力制御信号であるリード信号RDによってデータが出力される。
【0119】
フレームメモリ3からは、1番目の表示フレームVF(1)の画素(1,2)の輝度値”2”が出力され、累積演算メモリ801からは累積輝度値”0”が出力される。
【0120】
累積演算メモリ801の出力である累積輝度値”0”は、累積演算処理回路に配置してある加算器802と補正処理回路10に配置してあるルックアップテーブルLUT1001に入力する。
【0121】
ルックアップテーブルLUT1001は、入力された累積輝度値”0”に対して補正値”1.0”を出力する。
【0122】
乗算器1002は、フレームメモリ3からの輝度値”2”と補正値”1.0”との乗算演算を行い、画素(1,2)の劣化特性を補正した輝度値”2”を得る。この輝度値は、データ線駆動回路4へ供給されるとともに、累積演算処理回路8に配置してある加算器802へ転送する。
【0123】
加算器802は、累積演算メモリ801の出力である累積輝度値”0”と乗算器1002の出力である画素(1,2)の劣化特性を補正した輝度値”2”とを加算演算しP(1,2)=”2”を得る。そして、累積演算メモリ801の制御信号であるライト信号WRによって、累積演算メモリ801に記録される。
【0124】
また、加算器802の演算結果である累積輝度P(1,2)=”2”は、非表示部駆動制御回路9に配置してあるピークホールド回路901に入力する。いま、ピークホールド回路901の最大累積輝度値P(i,j)maxが”3”であるため、その値が保持され、以降の出力段に対する変化は生じない。
【0125】
引き続き、画素(1,3)⇒(2,1)⇒(2,2)⇒(2,3)と同様の動作を繰り返すため、説明を省略する。
【0126】
なお、1フレーム期間内での最大累積輝度値P(i,j)maxが更新される画素(2,1)の場合には、画素(1,1)と同様の動作が行われる。また、それ以外の画素(1,3)、(2,2)、(2,3)については、1フレーム期間内での最大累積輝度値P(i,j)maxが更新されず、画素(1,2)と同様の動作をする。
【0127】
1番目の表示フレームVF(1)の全画素に対して上記動作を行う。そして、表示部6にVF(1)の表示が行われた後の垂直ブランキング期間において、フレーム周期(垂直同期信号周期)の任意タイミングでラッチ信号が信号制御回路1より出力される。このラッチ信号は、各ラッチ回路902、905A、905Bのラッチ動作を制御する制御信号である。
【0128】
ラッチ回路905Aは、このラッチ信号によって減算器903の出力である減算値{P(i,j)max−Pmax}=”4”をラッチし、更新値ΔPmax=”4”を得る。
【0129】
この更新値ΔPmaxは、切換器906、D/A変換器907及び出力回路908を介して、非表示部7に配置した駆動用トランジスタTr2に供給される。そして、この信号電位に応じた有機EL素子の発光制御を行い、1フレーム期間(1垂直同期周期)この状態を保持する。
【0130】
また、ラッチ回路905Bは、最大累積更新値の更新有無を示す比較器904の出力をラッチし、最大値更新フラグ信号を”H”とする。
【0131】
ラッチ回路902は、最大累積輝度値P(i,j)maxをラッチし、前表示フレームの最大累積輝度値Pmaxを更新する。そして、ラッチ回路902は減算器903の出力である減算値{P(i,j)max−Pmax}と、最大累積更新値の更新の有無を示す比較器904の出力をリセットする。
【0132】
1番目の表示フレームVF(1)表示後の垂直ブランキング期間において、ラッチ信号を出力した信号制御回路1は、上記した図3のソフトウェア処理を実行する。
【0133】
ラッチ回路905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”H”であることから(ステップS101/Yes)、次のステップに進む。
【0134】
最大累積輝度値Pmaxを読み込む(ステップS102)。
【0135】
最大累積輝度値Pmax=”4”は、所望の区分域”0〜6”を超えていないため、本動作を終了する(ステップS103/No)。
【0136】
信号制御回路1は、垂直ブランキング期間経過後、2番目の表示フレームVF(2)に対する表示動作を行う。なお、説明を簡単にするため、VF(1)と同様の動作説明は省略する。
【0137】
いま、累積演算メモリ801に記録されている全画素の累積輝度値は、最大累積輝度値”4”以下の値である。そのため、ルックアップテーブルLUT1001から出力される全ての補正値は”1.0”であり、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は、同じ値をとる。
【0138】
信号制御回路1は、2番目の表示フレームVF(2)表示後の垂直ブランキング期間において、ラッチ回路902、905A及び905Bのラッチ動作を制御するラッチ信号を出力する。
【0139】
このラッチ信号によって、ラッチ回路905Aは、現フレームVF(2)と前フレームVF(1)との最大累積輝度値の更新値ΔPmax=”5”を得る。また、ラッチ回路905Bは、最大値更新フラグ信号を”H”とする。
【0140】
信号制御回路1は、2番目の表示フレームVF(2)表示後の垂直ブランキング期間において、上記した図3のソフトウェア処理を実行する。
【0141】
ラッチ回路905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”H”であることから(ステップS101/Yes)、次のステップに進む。
【0142】
最大累積輝度値Pmaxを読み込む(ステップS102)。
【0143】
最大累積輝度値Pmax=”9”は、所望の区分域”0〜6”を超えているため、ステップS201以降の補正データ生成ルーチンを実行する(ステップS103/Yes)。
【0144】
基準値に対する画素の劣化特性から求めた補正値が”1.1”と仮定すると(ステップS201〜S204)、ルックアップテーブルLUT1001の区分域”7〜12”に該当するアドレス空間に補正値”1.1”を記録する(ステップS205)。
【0145】
信号制御回路1は、垂直ブランキング期間経過後、3番目の表示フレームVF(3)に対する表示動作を行う。
【0146】
いま、累積演算メモリ801に記録されている全画素の累積輝度値は、最大累積輝度値”9”以下の値である。ルックアップテーブルLUT1001は、累積輝度値が”0”〜”6”の場合に”1.0”、累積輝度値が”7”〜”12”の場合に”1.1”を補正値として出力する。
【0147】
したがって、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は異なる値をとる可能性がある。
【0148】
しかし、用いている擬似パラメータでは、乗算器1002の演算結果が丸め誤差範囲内に収まっているため、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は、同じ値となっている。
【0149】
信号制御回路1は、3番目の表示フレームVF(3)表示後の垂直ブランキング期間において、ラッチ回路902、905A及び905Bのラッチ動作を制御するラッチ信号を出力する。
【0150】
このラッチ信号によって、ラッチ回路905Aは、現フレームVF(3)と前フレームVF(2)との最大累積輝度値の更新値ΔPmax=”6”を得る。また、ラッチ回路905Bは、最大値更新フラグ信号を”H”とする。
【0151】
信号制御回路1は、3番目の表示フレームVF(3)表示後の垂直ブランキング期間において、上記した図3のソフトウェア処理を実行する。
【0152】
905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”H”であることから(ステップS101/Yes)、次のステップに進む。
【0153】
最大累積輝度値Pmaxを読み込む(ステップS102)。
【0154】
最大累積輝度値Pmax=”15”は、所望の区分域”7〜12”を超えているため、ステップS201以降の補正データ生成ルーチンを実行する(ステップS103)。
【0155】
基準値に対する画素の劣化特性から求めた補正値が”1.2”と仮定すると(ステップS201〜S204)、ルックアップテーブルLUT1001の区分域”13〜18”に該当するアドレス空間に補正値”1.2”を記録する(ステップS205)。
【0156】
信号制御回路1は、垂直ブランキング期間経過後、4番目の表示フレームVF(4)に対する表示動作を行う。
【0157】
いま、累積演算メモリ801に記録されている全画素の累積輝度値は最大累積輝度値”15”以下の値である。ルックアップテーブルLUT1001は、累積輝度値が”0”〜”6”の場合に”1.0”、累積輝度値が”7”〜”12”の場合に”1.1”、累積輝度値が”13”〜”18”の場合に”1.2”を補正値として出力する。
【0158】
したがって、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は異なる値をとる可能性がある。
【0159】
しかし、用いている擬似パラメータでは、乗算器1002の演算結果が丸め誤差範囲内に収まっているため、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は、同じ値となっている。
【0160】
また、4番目の表示フレームVF(4)の映像信号は、最大累積輝度値が前表示フレームVF(3)の時と同じであり、更新されていない。
【0161】
信号制御回路1は、4番目の表示フレームVF(4)表示後の垂直ブランキング期間において、ラッチ回路902、905A及び905Bのラッチ動作を制御するラッチ信号を出力する。
【0162】
このラッチ信号によって、ラッチ回路905Aは、現フレームVF(4)と前フレームVF(3)との最大累積輝度値の更新値ΔPmax=”0”を得る。また、ラッチ回路905Bは、最大値更新フラグ信号を”L”とする。
【0163】
信号制御回路1は、4番目の表示フレームVF(4)表示後の垂直ブランキング期間において、上記した図3のソフトウェア処理を実行する。
【0164】
905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新が無いことを示す”L”であることから(ステップS101/No)、本動作を終了する。
【0165】
信号制御回路1は、垂直ブランキング期間経過後、5番目の表示フレームVF(5)に対する表示動作を行う。
【0166】
いま、累積演算メモリ801に記録されている全画素の累積輝度値は、最大累積輝度値”15”以下の値である。ルックアップテーブルLUT1001は、累積輝度値が”0”〜”6”の場合に”1.0”、累積輝度値が”7”〜”12”の場合に”1.1”、累積輝度値が”13”〜”18”の場合に”1.2”を補正値として出力する。
【0167】
したがって、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は、異なる値をとる可能性がある。
【0168】
このとき、画素(1,1)以外で用いている擬似パラメータでは、乗算器1002の演算結果が丸め誤差範囲内に収まっているため、フレームメモリ3の輝度値と乗算器1002の劣化特性を補正した輝度値は同じ値となっている。
【0169】
画素(1,1)の場合、フレームメモリ3からの輝度値”8”と、ルックアップテーブルLUT1001からの累積輝度値”13”に対する補正値”1.2”とから、乗算器1002の劣化特性を補正した輝度値は”9”を得る。
【0170】
この輝度値”9”は、データ線駆動回路4へ転送するとともに、累積演算処理回路8に配置してある加算器802へ転送する。
【0171】
加算器802は、累積演算メモリ801の出力である累積輝度値”13”と乗算器1002の出力である画素(1,1)の劣化特性を補正した輝度値”9”とを加算演算しP(1,1)=”22”を得る。そして、累積演算メモリ801へ記録される。
【0172】
また、加算器802の演算結果である累積輝度値P(1,1)=”22”は、非表示部駆動制御回路9に配置してあるピークホールド回路901に入力する。いま、ピークホールド回路901の値が”15”であるため、その出力である最大累積輝度値P(i,j)maxは”22”に更新・保持される。
【0173】
このとき、前フレームVF(4)の最大累積輝度値Pmaxは”15”であるため、減算器903の出力である減算値{P(i,j)max−Pmax}が”7”となる。同時に、最大累積輝度値が更新されたことを示す比較器904の出力は”H”となる。
【0174】
引き続き、他の画素を処理した信号制御回路1は、5番目の表示フレームVF(5)表示後の垂直ブランキング期間において、ラッチ回路902、905A、905Bのラッチ動作を制御するラッチ信号を出力する。
【0175】
このラッチ信号によって、ラッチ回路905Aは、現フレームVF(5)と前フレームVF(4)との最大累積輝度値の更新値ΔPmax=”7”を得る。また、ラッチ回路905Bは、最大値更新フラグ信号を”H”とする。
【0176】
信号制御回路1は、5番目の表示フレームVF(5)表示後の垂直ブランキング期間において、上記した図3のソフトウェア処理を実行する。
【0177】
905Bの出力である最大値更新フラグを読み込み、最大累積輝度値の更新があったことを示す”H”であることから(ステップS101/Yes)、次のステップに進む。
【0178】
最大累積輝度値Pmaxを読み込む(ステップS102)。
【0179】
最大累積輝度値Pmax=”22”は、所望の区分域”13〜18”を超えているため、S201以降の補正データ生成ルーチンを実行する(ステップS103/Yes)。
【0180】
基準値に対する画素の劣化特性から求めた補正値が”1.3”と仮定すると(ステップS201〜S204)、ルックアップテーブルLUT1001の区分域”19〜24”に該当するアドレス空間に補正値”1.3”を記録する(ステップS205)。
【0181】
図9は、図4−8で用いた仮想パラメータを用いた映像信号の変化を説明するための模式図である。
【0182】
図9には、以下の六つの値が示されている。
【0183】
(1)表示フレームVF(1)〜VF(5)の映像信号である輝度値
(2)ルックアップテーブルLUT1001の累積輝度値P(i,j)に対する補正値
(3)乗算器1002の出力である劣化特性を補正した輝度値
(4)表示部6に配置した各画素の累積輝度値P(i,j)
(5)フレーム期間ごとの最大累積輝度値P(i,j)max
(6)その更新値ΔPmax
ここで、最大累積輝度値P(i,j)maxをとる駆動ストレスの最も高い画素は、表示フレームVF(1)〜VF(4)では画素(2,1)であるが、表示フレームVF(5)では画素(1,1)である。
【0184】
このように、最大累積輝度値P(i,j)maxをとる画素は、表示部6に配置した全ての画素が対象となっている。
【0185】
また、更新値ΔPmaxによって、非表示部7に配置した画素を駆動するため、非表示部画素の更新値ΔPmaxの累積演算値は表示部6の最大累積輝度値P(i,j)maxと同じ値となる。これは駆動条件が同等であることを示している。
【0186】
また、表示フレームVF(5)の画素(1,1)の輝度値”8”は劣化補正した輝度値”9”となる。補正処理回路によって行われる輝度補正制御も累積輝度値に反映されていることを示している。
【0187】
さらに、垂直ブランキング期間に実行された補正データ生成ルーチンによって累積輝度値と劣化特性の相関関係が得られる。そのため、累積輝度値に基づいて表示部6に配置した全ての画素に対して、輝度補正を実施することができる。
【0188】
(実施形態2)
非表示部駆動制御回路9において、更新値ΔPmaxを求める他の回路構成例を図10に示し、図11にその動作を説明するためのタイミングチャートを示し、以下説明する。
【0189】
非表示部駆動制御回路9は、切換器909、二つのピークホールド回路901A、901B、減算器903及びラッチ回路905Aから構成される。
【0190】
信号制御回路1の不図示の垂直同期信号に従って、表示部6に映像を表示する垂直表示期間に、累積演算処理回路8から累積輝度値P(i,j)が転送され、切換器909に入力する。
【0191】
切換器909は制御信号回路1からのフレーム選択信号によって制御され、累積輝度値P(i,j)を二つのピークホールド回路901A及び901Bのいずれか一方へ転送する。
【0192】
このフレーム選択信号は、垂直同期信号を1/2分周した信号であり、フレーム単位で累積輝度値P(i,j)を二つのピークホールド回路901A及び901Bに交互に出力する。
【0193】
二つのピークホールド回路901A及び901Bのうち、フレーム選択信号が有効な場合、1フレーム期間に転送される累積輝度値P(i,j)の最大累積輝度値P(i,j)maxを更新・保持する。
【0194】
また、フレーム選択信号が無効となると、最大累積輝度値P(i,j)maxを前フレームの累積輝度値Pmaxとして自動的に保持する。
【0195】
この二つのピークホールド回路901A及び901Bの現フレームの最大累積輝度値P(i,j)maxと前フレームの最大輝度値Pmaxとを減算器903で減算演算する。その結果、更新値ΔPmax={P(i,j)max−Pmax}が求まる。
【0196】
表示部6の1フレーム期間の累積輝度値P(i,j)の転送が完了した垂直ブランキング期間に、信号制御回路1は、1フレーム期間(垂直同期信号周期)の任意タイミングでラッチ信号を出力する。
【0197】
ラッチ回路905は、ラッチ信号に従って、更新値ΔPmaxを1フレーム期間保持する。
【0198】
(実施形態3)
非表示部駆動制御回路9において、更新値ΔPmaxの更新有無を判別する最大値更新フラグを求める他の回路構成例を図12に示し、図13にその動作を説明するためのタイミングチャートを示し、説明する。
【0199】
非表示部駆動制御回路9は、ピークホールド回路901、ラッチ回路902、減算器903、ラッチ回路905及び比較器910から構成される。
【0200】
信号制御回路1の不図示の垂直同期信号に従って、表示部6に映像を表示する垂直表示期間に、累積演算処理回路8から累積輝度値P(i,j)が転送され、ピークホールド回路901に入力する。
【0201】
ピークホールド回路901は、転送された累積輝度値P(i,j)の最大累積輝度値P(i,j)maxを更新・保持する。この最大累積輝度値P(i,j)maxは、ラッチ回路902と減算器903へ入力する。
【0202】
ここで、ラッチ回路902とラッチ回路905のラッチ動作を制御するラッチ信号は、垂直ブランキング期間に、1フレーム周期(垂直同期信号周期)の任意タイミングで信号制御回路1から出力される。垂直ブランキング期間に、表示部6の1フレーム期間の累積輝度値P(i,j)の転送が完了する。
【0203】
ラッチ回路902は、信号制御回路1からのラッチ信号によって、最大累積輝度値P(i,j)maxを前フレームの最大累積輝度値Pmaxとして1フレーム期間保持する。
【0204】
減算器903は、ピークホールド回路901の出力である最大累積輝度値P(i,j)maxと前フレームの最大累積輝度値Pmaxとの減算値{P(i,j)max−Pmax}を出力し、ラッチ信号によってリセットされる。
【0205】
この減算値{P(i,j)max−Pmax}は、ラッチ回路905によってラッチされ、更新値ΔPmaxとして1フレーム期間保持する。
【0206】
この更新値ΔPmaxは、比較器910へ入力する。
【0207】
比較器910は、入力した更新値ΔPmaxによって、累積輝度値の更新有無を判別することが可能であり、更新値ΔPmaxが”0”の場合に”L”を出力し、”0”以外の場合には”H”を出力する。
【0208】
(実施形態4)
非表示部駆動制御回路9において、累積輝度値に対する補正処理の精度を上げるための他の回路構成例を図14に示し、説明する。
【0209】
累積輝度値を用いた輝度補正能力を向上させるには、ラグランジュの補間法、スプライン関数による補間法、エイトケン法又はエイトケン・ネヴィル法に代表される補間法を用いることが有効である。
【0210】
この補間法を用いるためには、少なくとも累積輝度値が異なる複数のデータを得る必要があり、本回路構成は、それを鑑みて構成したものである。また、上記した実施形態と同様の内容は省略し、以下相違点について説明する。
【0211】
非表示部7には、劣化特性をモニターするために、駆動用トランジスタ710、有機EL素子711を具備した複数の画素と計測回路712、計測値を読み込むためのマルチプレクサ回路713を構成する。
【0212】
非表示部駆動制御回路9は、更新値ΔPmaxを規格化し規格値とする規格化回路911、非表示部7に配置した画素に対応した複数の駆動回路906〜908を構成する。
【0213】
規格化回路911は、更新値ΔPmax規格化するための参考値として、等倍、3/4倍、1/2倍、1/4倍に規格化して駆動するものである。
【0214】
不図示の切換信号#A〜#Dは、非表示部7に配置したマルチプレクサ回路713と、非表示部駆動制御回路9に配置した切換器706と連動しており、上述した補正データ生成ルーチンと同様の動作が可能である。
【0215】
したがって、表示部6に配置した画素の中で最も駆動ストレス条件が厳しい画素である最大累積輝度値で規格化した、累積輝度値の異なる複数の劣化特性を得ることができる。
【0216】
このデータと公知技術である補間法を用いることで、より高精度な輝度補正データ生成や輝度補正処理が行える。
【0217】
上記の実施形態では、表示装置として、有機EL表示装置を用いているが、本発明はこれに限定されず、プラズマ表示装置、FED(電界放出ディスプレイ)などにも適用できる。
【産業上の利用可能性】
【0218】
本発明は、表示装置に利用可能であり、特に、有機EL表示装置に利用可能である。
【図面の簡単な説明】
【0219】
【図1】本発明の一実施形態としてのアクティブマトリクス型表示装置の構成を示すブロック図である。
【図2】非表示部7に配置された画素の構成例を示す回路図である。
【図3】本発明の一実施の形態としてのアクティブマトリクス型表示装置の制御例を示すフローチャートである。
【図4】本発明の一実施の形態としての有機EL表示装置の表示部に2×3マトリクス画素を配列した擬似表示部と5フレーム分の擬似映像信号(輝度値)を示す図である。
【図5】図4の擬似パラメータと仮想パラメータを用いたルックアップテーブルLUT1001のメモリマップ概念を示す模式図である。
【図6】図4と図5で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【図7】図4と図5で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【図8】図4と図5で示した擬似パラメータを用いた場合の動作を示すタイミングチャートである。
【図9】図4−6で用いた仮想パラメータを用いた映像信号に変化を説明するための模式図である。
【図10】非表示部駆動制御回路の他の構成例を示す図である。
【図11】図10で示した非表示部駆動制御回路の動作を示すタイミングチャートである。
【図12】非表示部駆動制御回路の他の構成例を示す図である。
【図13】図12で示した非表示部駆動制御回路の動作を示すタイミングチャートである。
【図14】非表示部駆動制御回路の他の構成例を示す図である。
【図15】従来の有機EL表示装置の構成例を示した図である。
【図16】走査線駆動回路5の構成例を示すブロック図である。
【図17】図16に示す走査線駆動回路5の駆動タイミングを示すタイミングチャートである。
【図18】データ線駆動回路4の構成例を示すブロック図である。
【図19】図18に示すデータ線駆動回路4の駆動タイミングを示すタイミングチャートである。
【図20】表示部6に配置した画素の具体的な構成例を示す回路図である。
【図21】特許文献1に記載される有機EL表示装置の構成例を示すブロック図である。
【符号の説明】
【0220】
1 信号制御回路
2 電源回路
3 フレームメモリ
4 データ線駆動回路
5 走査線駆動回路
6 表示部
7 非表示部
8 累積演算処理回路
801 累積演算メモリ
802 加算器
9 非表示部駆動制御回路
901 ピークホールド回路
902 ラッチ回路
903 減算器
904 比較器
905 ラッチ回路
906 切換器
907 D/A変換器
908 出力回路
909 切換器
910 比較器
911 乗算器
10 補正処理回路
1001 ルックアップテーブル(LUT)
1002 乗算器
11 画像データ補正回路
【特許請求の範囲】
【請求項1】
発光素子を具備する複数の画素が配置され、映像を表示するための表示部と、
発光素子を具備する画素と該発光素子の輝度を計測する計測回路とが配置され、映像を表示しない非表示部と、
前記表示部の各画素の累積輝度値を演算し、記憶するための累積演算処理回路と、
前記累積輝度値に基づいて、前記非表示部に配置された画素を制御する非表示部駆動制御回路と、
前記累積輝度値に基づいて、前記表示部に配置された画素の輝度を補正する補正処理回路と、を備える表示装置において、
前記非表示部駆動制御回路は、前記累積輝度値の最大値を検出するピークホールド回路と、
該ピークホールド回路で検出した前記累積輝度値の最大値をフレーム周期の任意のタイミングで保持するラッチ回路と、
直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差である更新値を演算する減算器と、
該更新値に基づいて、前記非表示部に配置された画素を駆動する駆動回路と、を備えることを特徴とする表示装置。
【請求項2】
前記非表示部駆動制御回路は、前記更新値を規格化する規格化回路をさらに備え、
前記非表示部は、複数の発光素子を備え、
前記駆動回路は、前記規格化回路の規格値に基づいて、前記非表示部の画素を駆動することを特徴とする請求項1記載の表示装置。
【請求項3】
前記非表示部駆動制御回路は、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値とを比較する比較器をさらに備え、
該比較器が比較した結果に基づいて、前記更新値の更新の有無を判別することを特徴とする請求項1記載の表示装置。
【請求項4】
前記非表示部駆動制御回路は、前記更新値と0とを比較する比較器をさらに備え、
該比較器が比較した結果に基づいて、前記更新値の更新の有無を判別することを特徴とする請求項1記載の表示装置。
【請求項5】
前記非表示部は、該非表示部に配置される発光素子が発光した光を受光する受光素子と、
該受光素子が受光した光の光量を計測する計測回路と、をさらに備え、
前記映像を示す映像信号の垂直ブランキング期間に、前記累積輝度値と発光特性とを検出することを特徴する請求項1から4のいずれか1項記載の表示装置。
【請求項6】
前記垂直ブランキング期間に、前記検出した累積輝度値及び発光特性に基づき、前記累積輝度値の最大値に対する映像信号の補正データを生成することを特徴とする請求項5記載の表示装置。
【請求項7】
前記補正処理回路は、前記累積輝度値に対する映像信号の補正データを記録したルックアップテーブルをさらに備え、
前記映像を示す映像信号の垂直ブランキング期間に、前記累積輝度値に対する映像信号の補正データを前記ルックアップテーブルに記録することを特徴とする請求項1から6のいずれか1項記載の表示装置。
【請求項8】
前記累積演算処理回路は、前記補正処理回路によって補正された輝度値に基づいて、前記表示部に配置された各画素の累積輝度値を演算することを特徴とする請求項1記載の表示装置。
【請求項1】
発光素子を具備する複数の画素が配置され、映像を表示するための表示部と、
発光素子を具備する画素と該発光素子の輝度を計測する計測回路とが配置され、映像を表示しない非表示部と、
前記表示部の各画素の累積輝度値を演算し、記憶するための累積演算処理回路と、
前記累積輝度値に基づいて、前記非表示部に配置された画素を制御する非表示部駆動制御回路と、
前記累積輝度値に基づいて、前記表示部に配置された画素の輝度を補正する補正処理回路と、を備える表示装置において、
前記非表示部駆動制御回路は、前記累積輝度値の最大値を検出するピークホールド回路と、
該ピークホールド回路で検出した前記累積輝度値の最大値をフレーム周期の任意のタイミングで保持するラッチ回路と、
直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値との差である更新値を演算する減算器と、
該更新値に基づいて、前記非表示部に配置された画素を駆動する駆動回路と、を備えることを特徴とする表示装置。
【請求項2】
前記非表示部駆動制御回路は、前記更新値を規格化する規格化回路をさらに備え、
前記非表示部は、複数の発光素子を備え、
前記駆動回路は、前記規格化回路の規格値に基づいて、前記非表示部の画素を駆動することを特徴とする請求項1記載の表示装置。
【請求項3】
前記非表示部駆動制御回路は、直前のフレームの累積輝度値の最大値と、現フレームの累積輝度値の最大値とを比較する比較器をさらに備え、
該比較器が比較した結果に基づいて、前記更新値の更新の有無を判別することを特徴とする請求項1記載の表示装置。
【請求項4】
前記非表示部駆動制御回路は、前記更新値と0とを比較する比較器をさらに備え、
該比較器が比較した結果に基づいて、前記更新値の更新の有無を判別することを特徴とする請求項1記載の表示装置。
【請求項5】
前記非表示部は、該非表示部に配置される発光素子が発光した光を受光する受光素子と、
該受光素子が受光した光の光量を計測する計測回路と、をさらに備え、
前記映像を示す映像信号の垂直ブランキング期間に、前記累積輝度値と発光特性とを検出することを特徴する請求項1から4のいずれか1項記載の表示装置。
【請求項6】
前記垂直ブランキング期間に、前記検出した累積輝度値及び発光特性に基づき、前記累積輝度値の最大値に対する映像信号の補正データを生成することを特徴とする請求項5記載の表示装置。
【請求項7】
前記補正処理回路は、前記累積輝度値に対する映像信号の補正データを記録したルックアップテーブルをさらに備え、
前記映像を示す映像信号の垂直ブランキング期間に、前記累積輝度値に対する映像信号の補正データを前記ルックアップテーブルに記録することを特徴とする請求項1から6のいずれか1項記載の表示装置。
【請求項8】
前記累積演算処理回路は、前記補正処理回路によって補正された輝度値に基づいて、前記表示部に配置された各画素の累積輝度値を演算することを特徴とする請求項1記載の表示装置。
【図4】
【図7】
【図8】
【図9】
【図1】
【図2】
【図3】
【図5】
【図6】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図7】
【図8】
【図9】
【図1】
【図2】
【図3】
【図5】
【図6】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2009−271184(P2009−271184A)
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願番号】特願2008−119729(P2008−119729)
【出願日】平成20年5月1日(2008.5.1)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願日】平成20年5月1日(2008.5.1)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]