被試験装置の試験方法
【課題】簡単な構成でデバイスの回路規模を増やすことなく試験を行うことが可能な被試験装置の試験方法を提供する。
【解決手段】トランスミッタ端子ｔｘ及びレシーバ端子ｒｘを具備した被試験装置であるＬＳＩチップ１１の上方に、伝送線路２２を有する部材２０を配置し、伝送線路２２を介してトランスミッタ端子ｔｘとレシーバ端子ｒｘとを電気的に接続させて、トランスミッタ端子ｔｘとレシーバ端子ｒｘとを電気的に接続した状態で、ＬＳＩチップ１１を試験する。
【解決手段】トランスミッタ端子ｔｘ及びレシーバ端子ｒｘを具備した被試験装置であるＬＳＩチップ１１の上方に、伝送線路２２を有する部材２０を配置し、伝送線路２２を介してトランスミッタ端子ｔｘとレシーバ端子ｒｘとを電気的に接続させて、トランスミッタ端子ｔｘとレシーバ端子ｒｘとを電気的に接続した状態で、ＬＳＩチップ１１を試験する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ループバック試験が行われる半導体装置に関する。
【背景技術】
【０００２】
近年、ネットワーク分野で使用されるルータなどの機器の高速化はめざましい。
しかしながら、高速なＩ／Ｏ（入出力）回路などの半導体装置に対応する高い周波数帯域で試験を実施し、その特性を保証するためには、高機能の試験回路（テスタ）が必要となり、試験コストの増加を招いてしまう。
【０００３】
安価なテスタでも、高い周波数帯域で半導体装置の試験を可能にする技術として、ループバック試験が知られている（たとえば、特許文献１参照）。
ループバック試験とは、被試験デバイスから高周波の出力信号を発生させ、その出力信号をループバック回路により、自身の受信端子に入力することで、テスタでは発生できない周波数帯域での試験を実施可能にする試験手法である。
【０００４】
図１４は、ループバック回路の一例を示す図である。
被試験デバイス８０は、トランスミッタ（送信）端子ｔｘ０，ｔｘ１，…，ｔｘｎと、レシーバ（受信）端子ｒｘ０，ｒｘ１，…，ｒｘｎと、テスト入力端子ＴＥＳＴ ＩＮと、テスト出力端子ＴＥＳＴ ＯＵＴを有している。ループバック試験の際は、図のようにトランスミッタ端子ｔｘ０〜ｔｘｎとレシーバ端子ｒｘ０〜ｒｘｎを、図示しない試験用測定ボードでループさせ、ループバック回路を構成させる。また、被試験デバイス８０内には、ＢＩＳＴ（Built-In Self Test）回路など図示しない試験回路が内蔵されている。
【０００５】
このような、被試験デバイス８０に、テスタ８１よりテスト信号がテスト入力端子ＴＥＳＴ ＩＮに入力されると、トランスミッタ端子ｔｘ０〜ｔｘｎから高速な出力信号が出力され、レシーバ端子ｒｘ０〜ｒｘｎに入力される。このとき正しく受信できていれば、テスト出力端子ＴＥＳＴ ＯＵＴから、たとえば、“１”が出力され、正しく受信できていない場合には、“０”が出力される。テスタ８１は、この出力を評価することで、被試験デバイス８０を評価する。
【０００６】
図１５は、ループバック回路の他の例を示す図である。
この例では、被試験デバイス９０内で、Ｉ／Ｏ回路９１のトランスミッタ端子Ｔｘ０，Ｔｘ１，…，Ｔｘｎと、レシーバ端子Ｒｘ０，Ｒｘ１，…，Ｒｘｎを接続することで、ループバック回路を形成している。図１５ではテスタは省略しているが、被試験デバイス９０のトランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎ及びテスト入力端子ＴＥＳＴ ＩＮと、テスト出力端子ＴＥＳＴ ＯＵＴに接続している。
【０００７】
これにより、被試験デバイス９０の内部で前述のようなループバック試験が行われる。
また、この例では、被試験デバイス９０のトランスミッタ端子ｔｘ０〜ｔｘｎと、Ｉ／Ｏ回路９１のトランスミッタ端子Ｔｘ０〜Ｔｘｎ間に、トランスファリレー回路９２ａを配置している。同様に、被試験デバイス９０のレシーバ端子ｒｘ０〜ｒｘｎと、Ｉ／Ｏ回路９１のレシーバ端子Ｒｘ０〜Ｒｘｎ間に、トランスファリレー回路９２ｂを配置している。これにより、ループバック試験を行わない場合には、被試験デバイス９０のトランスミッタ端子ｔｘ０〜ｔｘｎと、Ｉ／Ｏ回路９１のトランスミッタ端子Ｔｘ０〜Ｔｘｎとを接続する。また、被試験デバイス９０のレシーバ端子ｒｘ０〜ｒｘｎと、Ｉ／Ｏ回路９１のレシーバ端子Ｒｘ０〜Ｒｘｎとを接続する。
【特許文献１】特開２００７−２７１４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、試験用測定ボードにループバック回路を形成する場合には、ループ経路に悪影響を与えないようにＬＣＲ特性の優れたボード設計をする必要があるなど手間やコストがかかった。
【０００９】
また、被試験デバイス内にループバック回路を設計する場合には、回路規模が大きくなり、回路設計が困難となる問題があった。
上記の点を鑑みて、本発明者らは、簡単な構成でデバイスの回路規模を増やすことなく試験を行うことが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、以下のような半導体装置が提供される。この半導体装置は、基板上に配置され、送信端子及び受信端子を具備した被試験装置と、前記基板の上部に配置された部材に形成された伝送線路と、を有し、前記伝送線路が、前記送信端子及び前記受信端子に電気的に接続されループバック回路を構成している。
【発明の効果】
【００１１】
簡単な構成でデバイスの回路規模を増やすことなく試験を行うことができる。
【発明を実施するための最良の形態】
【００１２】
以下、本実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の半導体装置の構成を示す断面構成図である。
パッケージ基板１０上には、ＬＳＩ（Large Scale Integrated circuit）チップ１１が搭載されている。ＬＳＩチップ１１は、Ｉ／Ｏ回路などの被試験デバイスであり、図１４で示したようなトランスミッタ端子ｔｘ０〜ｔｘｎ、レシーバ端子ｒｘ０〜ｒｘｎ、テスト入力端子ＴＥＳＴ ＩＮ、テスト出力端子ＴＥＳＴ ＯＵＴを有している。なお、図１では、トランスミッタ端子ｔｘ０〜ｔｘｎの１つを“ｔｘ”で示し、レシーバ端子ｒｘ０〜ｒｘｎの１つを“ｒｘ”で示している。テスト入力端子ＴＥＳＴ ＩＮ、テスト出力端子ＴＥＳＴ ＯＵＴについては、図示を省略している。
【００１３】
ＬＳＩチップ１１の各端子は、ボンディングワイヤを介して、パッケージ基板１０上のボンディングパッドに電気的に接続されている。たとえば、図１のトランスミッタ端子ｔｘは、ボンディングワイヤ１２ａを介してボンディングパッド１３ａに接続し、レシーバ端子ｒｘは、ボンディングワイヤ１２ｂを介してボンディングパッド１３ｂに接続している。
【００１４】
さらに、パッケージ基板１０上には、信号端子（たとえば、信号端子１４ａ，１４ｂ）と、ＧＮＤ（接地）端子（たとえば、ＧＮＤ端子１５ａ，１５ｂ）が配置されている。
信号端子及びＧＮＤ端子としては、金を用いるのが好ましいが、銀、銅、半田またはニッケルなどを用いてもよい。
【００１５】
また、信号端子は、パッケージ基板１０の表面に形成されたリードフレームなどの配線を介してボンディングパッドと電気的に接続されている。たとえば、信号端子１４ａは、リードフレーム１６ａを介して、ボンディングバッド１３ａと接続しており、信号端子１４ｂは、リードフレーム１６ｂを介して、ボンディングパッド１３ｂと接続している。
【００１６】
各ボンディングパッド１３ａ，１３ｂは、ビア１７ａ，１７ｂを介して、パッケージ基板１０の裏面に形成された複数の半田ボール１８の何れかに、電気的に接続されている。なお、ビア１７ａ，１７ｂは、信号端子１４ａ，１４ｂから半田ボール１８に接続するようにしてもよい。
【００１７】
また、ＬＳＩチップ１１は、パッケージ樹脂１９によって覆われている。
さらに、本実施の形態の半導体装置は、パッケージ基板１０の上部に、たとえば、強化プラスチックやセラミックなどで作られた蓋状の部材２０を配置している。部材２０内部には、ノイズ対策のためＧＮＤ線２１でシールドされた伝送線路２２が形成されている。ＧＮＤ線２１や伝送線路２２としては、たとえば、銅またはアルミニウムなどが用いられる。
【００１８】
ＧＮＤ線２１の両端には、パッケージ基板１０上のＧＮＤ端子１５ａ，１５ｂと接続するための電極パッド（以下単にパッドという）２３ａ，２３ｂが接続されている。伝送線路２２の両端には、パッケージ基板１０の信号端子１４ａ，１４ｂと接続するためのパッド２４ａ，２４ｂが接続されている。パッド２３ａ，２３ｂ，２４ａ，２４ｂとしては、金を用いるのが好ましいが、銀、銅、半田またはニッケルなどを用いてもよい。
【００１９】
パッケージ基板１０上の信号端子１４ａ，１４ｂと、部材２０のパッド２４ａ，２４ｂを圧着することで、トランスミッタ端子ｔｘと、レシーバ端子ｒｘとが、伝送線路２２を用いたループ経路によって電気的に接続され、ループバック回路が構成される。
【００２０】
なお、部材２０は、パッケージ基板１０に対して取り外し可能となっている。ループバック試験を行わないときは、部材２０は、パッケージ基板１０から取り外される。これにより、他の試験を行う際などに影響を与えることがない。
【００２１】
図２は、第１の実施の形態の半導体装置の構成を示す上面図である。
部材２０中に形成された構成及び部材２０の下にある構成を点線で示している。
ここでは図示を省略しているＬＳＩチップ１１のトランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎに応じて、ＧＮＤ線２１−０，２１−１，…，２１−ｎ、伝送線路２２−０，２２−１，…，２２−ｎが部材２０内に形成されている。また、パッド２３ａ−０〜２３ａ−ｎ，２３ｂ−０〜２３ｂ−ｎ，２４ａ−０〜２４ａ−ｎ，２４ｂ−０〜２４ｂ−ｎが設けられている。図１で示したような、信号端子１４ａ，１４ｂ、ＧＮＤ端子１５ａ，１５ｂも同様に、トランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎに応じて設けられているが、図２では図示を省略している。
【００２２】
試験時には、図１、図２のような半導体装置を、半田ボール１８により、図示しない試験用測定ボードに接続する。ループバック試験時には、トランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎと電気的に接続されている半田ボール１８は、試験用測定ボード上で選択されず、電気的に開放状態となり、ループ経路が保たれる。このとき、試験用測定ボードからは、ＬＳＩチップ１１の図示しないテスト入力端子と接続された半田ボール１８を介して、テスト用の信号がＬＳＩチップ１１に入力される。そして、試験結果は、ＬＳＩチップ１１の図示しないテスト出力端子と接続された半田ボール１８を介して、試験用測定ボードに出力される。たとえば、トランスミッタ端子ｔｘ０〜ｔｘｎから出力された信号をレシーバ端子ｒｘ０〜ｒｘｎで正しく受信できていれば、テスト出力端子ＴＥＳＴ ＯＵＴから、たとえば、“１”が出力され、正しく受信できていない場合には、“０”が出力される。
【００２３】
図３は、試験工程の一例を示すフローチャートである。
試験を開始すると、まず、図１、図２で示したような伝送線路２２−０〜２２−ｎが形成された蓋状の部材２０をパッケージ基板１０に取り付け（ステップＳ１）、半導体装置を試験用測定ボードに接続してループバック試験を行う（ステップＳ２）。ここで、良品と判定された場合には、ループバック試験用の部材２０を取り外し（ステップＳ３）、製品用の蓋（ＬＩＤ）を取り付ける（ステップＳ４）。その後、ループバック試験以外の通常の試験を行い（ステップＳ５）、良品と判定された場合には出荷し、不良品と判定された場合には未出荷とする。一方、ループバック試験時に不良品と判定された場合には、ループバック試験用の部材２０を取り外し（ステップＳ６）、未出荷とする。
【００２４】
以上のように、第１の実施の形態の半導体装置によれば、パッケージ基板１０の上部に形成された伝送線路２２−０〜２２−ｎによって、ループバック回路の一部を構成するので、少ない回路面積でループバック試験を実施できる。ＬＳＩチップ１１内に、ループバック回路を構成する必要がないため、回路規模の増大を招かない。
【００２５】
また、試験用測定ボードにループバック回路を形成する必要がないため、試験用測定ボードの構成を簡略化できる。
なお、上記の例では、伝送線路２２−０〜２２−ｎ、ＧＮＤ線２１−０〜２１−ｎを、部材２０に埋め込んであるが、これに限定されない。たとえば、部材２０の周囲に配線するようにしてもよい。
【００２６】
次に、第２の実施の形態の半導体装置を説明する。
図４は、第２の実施の形態の半導体装置の構成を示す断面構成図である。
第１の実施の形態の半導体装置と同様の構成要素については同一符号を付している。
【００２７】
第２の実施の形態の半導体装置では、ＬＳＩチップ１１を、バンプ３０ａ，３０ｂにより、パッケージ基板１０にフリップチップ実装している。図４では、ＬＳＩチップ１１のトランスミッタ端子ｔｘとレシーバ端子ｒｘ接続されたバンプ３０ａ，３０ｂを、それぞれリードフレーム１６ａ，１６ｂに電気的に接続している。このとき、部材２０のバッド２４ａ，２４ｂをパッケージ基板１０の信号端子１４ａ，１４ｂに圧着することで、ループバック回路を構成することができる。これにより、前述した第１の実施の形態の半導体装置と同様の効果を得ることができる。
【００２８】
さらに、第２の実施の形態の半導体装置では、フリップチップ実装を採用することで、実装面積を更に小さくできる。また、図１のようなボンディングワイヤ１２ａ，１２ｂを用いないので、ループバック回路のループ経路を短くでき、電気的特性を向上できる。
【００２９】
次に、第３の実施の形態の半導体装置を説明する。
図５は、第３の実施の形態の半導体装置の構成を示す断面構成図である。
図４で示した第２の実施の形態の半導体装置と同様の構成については同一符号を付している。
【００３０】
第３の実施の形態の半導体装置は、図１の信号端子１４ａ，１４ｂの代わりに、ピン４０ａ，４０ｂを、ＧＮＤ端子１５ａ，１５ｂの代わりに、ピン４１ａ，４１ｂをそれぞれパッケージ基板１０上に設けている。ピン４０ａ，４０ｂ，４１ａ，４１ｂには、たとえば、金メッキが施されている。部材２０側の接合部は、たとえば、以下のような構成となっている。
【００３１】
図６は、接合部の拡大図である。
ここでは、伝送線路２２とピン４０ａとを電気的に接続する構成を示している。図のように、伝送線路２２の一端に埋め込まれた金属部材４２とバネ材４３によって、ピン４０ａが固定されるような構成となっている。金属部材４２とバネ材４３には、たとえば、金メッキが施されている。ＧＮＤ線２１と、ピン４１ａとの接合部分についても同様の構成である。
【００３２】
このような、第３の実施の形態の半導体装置においても、第２の実施の形態の半導体装置と同様の効果が得られる。また、部材２０をパッケージ基板１０から容易に確実に取り外したり、取り付けたりすることができる。
【００３３】
なお、第１の実施の形態の半導体装置と同様に、ワイヤボンディングを用いてＬＳＩチップ１１をパッケージ基板１０に実装するようにしてもよい。
次に、第４の実施の形態の半導体装置を説明する。
【００３４】
図７は、第４の実施の形態の半導体装置の構成を示す断面構成図である。
第２の実施の形態の半導体装置と同様の構成については、同一符号を付している。
第４の実施の形態の半導体装置は、部材２０の上面にフレキシブル回路基板５０を配置している。フレキシブル回路基板５０には、伝送線路５０ａと、ノイズ対策のため、伝送線路５０ａをシールドするＧＮＤ線５０ｂが形成されている。伝送線路５０ａは、部材２０の下面から上面を貫通するビア５１ａ，５１ｂを介して、信号が入出力されるパッド２４ａ，２４ｂと接続されている。ＧＮＤ線５０ｂも同様に、部材２０の下面から上面を貫通するビア５２ａ，５２ｂを介して、ＧＮＤとなるパッド２３ａ，２３ｂに接続される。
【００３５】
このような半導体装置において、部材２０のバッド２４ａ，２４ｂをパッケージ基板１０の信号端子１４ａ，１４ｂに圧着することで、ループバック回路を構成することができる。
【００３６】
図８は、第４の実施の形態の半導体装置の上面図である。
点線は、部材２０の下部にある構成を示している。
フレキシブル回路基板５０は、ＬＳＩチップ１１のトランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎに応じて設けられたパッド２３ａ−０〜２３ａ−ｎ，２３ｂ−０〜２３ｂ−ｎ，２４ａ−０〜２４ａ−ｎ，２４ｂ−０〜２４ｂ−ｎと接続される。
【００３７】
このような、第４の実施の形態の半導体装置においても、第２の実施の形態の半導体装置と同様の効果が得られる。また、ループバック回路を、ビア５１ａ，５１ｂと、部材２０の上面に配置したフレキシブル回路基板５０を用いて実現しているので、図１などのように部材２０内に伝送線路２２を形成する場合よりも部材２０の加工が容易になる。
【００３８】
なお、第１の実施の形態の半導体装置と同様に、ワイヤボンディングを用いてＬＳＩチップ１１をパッケージ基板１０に実装するようにしてもよい。
また、第３の実施の形態の半導体装置と同様に、ピンにより、パッケージ基板１０と部材２０とを接続してもよい。
【００３９】
次に、第５の実施の形態の半導体装置を説明する。
図９は、第５の実施の形態の半導体装置の構成を示す断面構成図である。
第２の実施の形態の半導体装置と同様の構成については、同一符号を付している。
【００４０】
第５の実施の形態の半導体装置は、パッケージ基板１０上で、トランスミッタ端子ｔｘとリードフレーム６０ｂを介して接続された信号端子６１ａと、レシーバ端子ｒｘとリードフレーム６０ａを介して接続された信号端子６１ｂを隣接して配置している。さらに、部材２０の下面に、ノイズ対策のためのシールド部材６２で覆われ、信号端子６１ａ，６１ｂとの接触面を露出した金属部材６３を有している。シールド部材６２及び金属部材６３としては、銅またはアルミニウムが用いられる。
【００４１】
金属部材６３を、信号端子６１ａ，６１ｂと圧着することにより、金属部材６３をループ経路の一部としたループバック回路が構成される。
図１０は、第５の実施の形態の半導体装置の上面図である。
【００４２】
点線で、部材２０の下部にある構成を示している。
ここでは、ＬＳＩチップ１１のレシーバ端子ｒｘ０〜ｒｘｎと、トランスミッタ端子ｔｘ０〜ｔｘｎの数に対応した構成を示している。すなわち、レシーバ端子ｒｘ０〜ｒｘｎに対して、リードフレーム６０ａ−０，６０ａ−１，…，６０ａ−ｎを介して電気的に接続された信号端子６１ａ−０，６１ａ−１，…，６１ａ−ｎを有している。また、トランスミッタ端子ｔｘ０〜ｔｘｎに対して、リードフレーム６０ｂ−０，６０ｂ−１，…，６０ｂ−ｎを介して電気的に接続された信号端子６１ｂ−０，６１ｂ−１，…，６１ｂ−ｎを有している。
【００４３】
また、隣接する信号端子６１ａ−０〜６１ａ−ｎと、信号端子６１ｂ−０〜６１ｂ−ｎとを電気的に接続するための、部材２０の下面に形成される金属部材６３−０，６３−１，…，６３−ｎを有している。また、金属部材６３−０〜６３−ｎをシールドするシールド部材６２−０，６２−１，…，６２−ｎを有している。
【００４４】
このような第５の実施の形態の半導体装置によれば、第２の実施の形態の半導体装置と同様の効果が得られるとともに、ループバック回路のループ経路を短くできるので、特性のよいループバック試験を行うことができる。また、部材２０の加工が容易である。
【００４５】
なお、図９の例では、リードフレーム６０ｂは、パッケージ基板１０内の層を通るように形成されているが、パッケージ基板１０の表面に形成するようにしてもよい。
また、ビア１７ａ，１７ｂは、信号端子６１ａ，６１ｂと半田ボール１８とを接続するように形成してもよい。
【００４６】
次に、第６の実施の形態の半導体装置を説明する。
図１１は、第６の実施の形態の半導体装置の構成を示す断面構成図である。
第１の実施の形態と同様の構成については、同一符号を付している。
【００４７】
第６の実施の形態の半導体装置は、パッケージ樹脂１９上にＧＮＤ線７０でシールドされた伝送線路となるヒューズ７１を有している。ヒューズ７１としては、たとえば、アルミニウムが用いられる。ヒューズ７１の一端は、たとえば、半田７２ａにより、トランスミッタ端子ｔｘからボンディングパッド１３ａに伸びるボンディングワイヤ１２ａと電気的に接続されている。また、ヒューズ７１の他端は、たとえば、半田７２ｂにより、レシーバ端子ｒｘからボンディングパッド１３ｂに伸びるボンディングワイヤ１２ｂと電気的に接続されている。これにより、ヒューズ７１をループ経路の一部としたループバック回路が構成されている。
【００４８】
図１２は、第６の実施の形態の半導体装置の上面図である。
ここでは図示を省略しているＬＳＩチップ１１のトランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎに応じて、ＧＮＤ線７０−０，７０−１，…，７０−ｎでシールドされたヒューズ７１−０，７１−１，…，７１−ｎが形成されている。ヒューズ７１−０〜７１−ｎの一端は、半田７２ａ−０，７２ａ−１，…，７２ａ−ｎと、図示しないボンディングワイヤを介して、トランスミッタ端子ｔｘ０〜ｔｘｎに接続している。ヒューズ７１−０〜７１−ｎの他端は、半田７２ｂ−０，７２ｂ−１，…，７２ｂ−ｎと図示しないボンディングワイヤを介して、レシーバ端子ｒｘ０〜ｒｘｎに接続している。
【００４９】
また、図中のヒューズ７１−０〜７１−ｎ上に示された×印は、トリミングポイントを示している。ループバック試験後には、レーザや刃などを用いて、このトリミングポイントでヒューズ７１−０〜７１−ｎを切断する。
【００５０】
図１３は、第６の実施の形態の半導体装置を用いた場合の、試験工程の一例を示すフローチャートである。
試験を開始すると、まず、パッケージ樹脂１９上に、図１２で示したようなヒューズ７１−０〜７１−ｎを取り付ける（ステップＳ１０）。その後、半導体装置を試験用測定ボードに接続してループバック試験を行う（ステップＳ１１）。ここで、良品と判定された場合には、ヒューズ７１−０〜７１−ｎを図１２で示したようなトリミングポイントで切断する（ステップＳ１２）。その後、ループバック試験以外の通常の試験を行い（ステップＳ１３）、良品と判定された場合には出荷し、不良品と判定された場合には未出荷とする。また、ループバック試験時に不良品と判定された場合にも、未出荷とする。
【００５１】
以上のように、第６の実施の形態の半導体装置によれば、第１の実施の形態の半導体装置と同様の効果が得られる。さらに、パッケージ樹脂１９上のヒューズ７１−０〜７１−ｎに、ループバック回路の一部を構成させているので、ループバック試験用の部材２０を必要としない。また、ループバック試験後は、ヒューズ７１−０〜７１−ｎを切断するだけで、パッケージ樹脂１９をそのまま使用できる。これにより、他の試験を行う際などに影響を与えることがない。
【００５２】
以上、第１乃至第６の実施の形態の半導体装置を説明してきたが、本発明は上記の記載に限定されるものではない。
たとえば、第１乃至第４の実施の形態では、リードフレーム１６ａ，１６ｂは、パッケージ基板１０の表面に形成するとしているが、パッケージ基板１０の内部の層に形成するようにしてもよい。
【００５３】
また、たとえば、第１，第２及び第４の実施の形態において、部材２０の下面に形成するパッドの代わりにスプリングピンなどを用いてもよい。
また、第４の実施の形態の半導体装置において、フレキシブル回路基板の代わりに、第６の実施の形態の半導体装置のようなヒューズを用いてもよい。その場合、ループバック試験後に、ヒューズを切断することで、部材２０をそのままＬＩＤとして用いることができる。
【図面の簡単な説明】
【００５４】
【図１】第１の実施の形態の半導体装置の構成を示す断面構成図である。
【図２】第１の実施の形態の半導体装置の構成を示す上面図である。
【図３】試験工程の一例を示すフローチャートである。
【図４】第２の実施の形態の半導体装置の構成を示す断面構成図である。
【図５】第３の実施の形態の半導体装置の構成を示す断面構成図である。
【図６】接合部の拡大図である。
【図７】第４の実施の形態の半導体装置の構成を示す断面構成図である。
【図８】第４の実施の形態の半導体装置の上面図である。
【図９】第５の実施の形態の半導体装置の構成を示す断面構成図である。
【図１０】第５の実施の形態の半導体装置の上面図である。
【図１１】第６の実施の形態の半導体装置の構成を示す断面構成図である。
【図１２】第６の実施の形態の半導体装置の上面図である。
【図１３】第６の実施の形態の半導体装置を用いた場合の、試験工程の一例を示すフローチャートである。
【図１４】ループバック回路の一例を示す図である。
【図１５】ループバック回路の他の例を示す図である。
【符号の説明】
【００５５】
１０ パッケージ基板
１１ ＬＳＩチップ
１２ａ，１２ｂ ボンディングワイヤ
１３ａ，１３ｂ ボンディングパッド
１４ａ，１４ｂ 信号端子
１５ａ，１５ｂ ＧＮＤ端子
１６ａ，１６ｂ リードフレーム
１７ａ，１７ｂ ビア
１８ 半田ボール
１９ パッケージ樹脂
２０ 部材
２１ ＧＮＤ線
２２ 伝送線路
２３ａ，２３ｂ，２４ａ，２４ｂ パッド
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ループバック試験が行われる半導体装置に関する。
【背景技術】
【０００２】
近年、ネットワーク分野で使用されるルータなどの機器の高速化はめざましい。
しかしながら、高速なＩ／Ｏ（入出力）回路などの半導体装置に対応する高い周波数帯域で試験を実施し、その特性を保証するためには、高機能の試験回路（テスタ）が必要となり、試験コストの増加を招いてしまう。
【０００３】
安価なテスタでも、高い周波数帯域で半導体装置の試験を可能にする技術として、ループバック試験が知られている（たとえば、特許文献１参照）。
ループバック試験とは、被試験デバイスから高周波の出力信号を発生させ、その出力信号をループバック回路により、自身の受信端子に入力することで、テスタでは発生できない周波数帯域での試験を実施可能にする試験手法である。
【０００４】
図１４は、ループバック回路の一例を示す図である。
被試験デバイス８０は、トランスミッタ（送信）端子ｔｘ０，ｔｘ１，…，ｔｘｎと、レシーバ（受信）端子ｒｘ０，ｒｘ１，…，ｒｘｎと、テスト入力端子ＴＥＳＴ ＩＮと、テスト出力端子ＴＥＳＴ ＯＵＴを有している。ループバック試験の際は、図のようにトランスミッタ端子ｔｘ０〜ｔｘｎとレシーバ端子ｒｘ０〜ｒｘｎを、図示しない試験用測定ボードでループさせ、ループバック回路を構成させる。また、被試験デバイス８０内には、ＢＩＳＴ（Built-In Self Test）回路など図示しない試験回路が内蔵されている。
【０００５】
このような、被試験デバイス８０に、テスタ８１よりテスト信号がテスト入力端子ＴＥＳＴ ＩＮに入力されると、トランスミッタ端子ｔｘ０〜ｔｘｎから高速な出力信号が出力され、レシーバ端子ｒｘ０〜ｒｘｎに入力される。このとき正しく受信できていれば、テスト出力端子ＴＥＳＴ ＯＵＴから、たとえば、“１”が出力され、正しく受信できていない場合には、“０”が出力される。テスタ８１は、この出力を評価することで、被試験デバイス８０を評価する。
【０００６】
図１５は、ループバック回路の他の例を示す図である。
この例では、被試験デバイス９０内で、Ｉ／Ｏ回路９１のトランスミッタ端子Ｔｘ０，Ｔｘ１，…，Ｔｘｎと、レシーバ端子Ｒｘ０，Ｒｘ１，…，Ｒｘｎを接続することで、ループバック回路を形成している。図１５ではテスタは省略しているが、被試験デバイス９０のトランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎ及びテスト入力端子ＴＥＳＴ ＩＮと、テスト出力端子ＴＥＳＴ ＯＵＴに接続している。
【０００７】
これにより、被試験デバイス９０の内部で前述のようなループバック試験が行われる。
また、この例では、被試験デバイス９０のトランスミッタ端子ｔｘ０〜ｔｘｎと、Ｉ／Ｏ回路９１のトランスミッタ端子Ｔｘ０〜Ｔｘｎ間に、トランスファリレー回路９２ａを配置している。同様に、被試験デバイス９０のレシーバ端子ｒｘ０〜ｒｘｎと、Ｉ／Ｏ回路９１のレシーバ端子Ｒｘ０〜Ｒｘｎ間に、トランスファリレー回路９２ｂを配置している。これにより、ループバック試験を行わない場合には、被試験デバイス９０のトランスミッタ端子ｔｘ０〜ｔｘｎと、Ｉ／Ｏ回路９１のトランスミッタ端子Ｔｘ０〜Ｔｘｎとを接続する。また、被試験デバイス９０のレシーバ端子ｒｘ０〜ｒｘｎと、Ｉ／Ｏ回路９１のレシーバ端子Ｒｘ０〜Ｒｘｎとを接続する。
【特許文献１】特開２００７−２７１４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、試験用測定ボードにループバック回路を形成する場合には、ループ経路に悪影響を与えないようにＬＣＲ特性の優れたボード設計をする必要があるなど手間やコストがかかった。
【０００９】
また、被試験デバイス内にループバック回路を設計する場合には、回路規模が大きくなり、回路設計が困難となる問題があった。
上記の点を鑑みて、本発明者らは、簡単な構成でデバイスの回路規模を増やすことなく試験を行うことが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、以下のような半導体装置が提供される。この半導体装置は、基板上に配置され、送信端子及び受信端子を具備した被試験装置と、前記基板の上部に配置された部材に形成された伝送線路と、を有し、前記伝送線路が、前記送信端子及び前記受信端子に電気的に接続されループバック回路を構成している。
【発明の効果】
【００１１】
簡単な構成でデバイスの回路規模を増やすことなく試験を行うことができる。
【発明を実施するための最良の形態】
【００１２】
以下、本実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の半導体装置の構成を示す断面構成図である。
パッケージ基板１０上には、ＬＳＩ（Large Scale Integrated circuit）チップ１１が搭載されている。ＬＳＩチップ１１は、Ｉ／Ｏ回路などの被試験デバイスであり、図１４で示したようなトランスミッタ端子ｔｘ０〜ｔｘｎ、レシーバ端子ｒｘ０〜ｒｘｎ、テスト入力端子ＴＥＳＴ ＩＮ、テスト出力端子ＴＥＳＴ ＯＵＴを有している。なお、図１では、トランスミッタ端子ｔｘ０〜ｔｘｎの１つを“ｔｘ”で示し、レシーバ端子ｒｘ０〜ｒｘｎの１つを“ｒｘ”で示している。テスト入力端子ＴＥＳＴ ＩＮ、テスト出力端子ＴＥＳＴ ＯＵＴについては、図示を省略している。
【００１３】
ＬＳＩチップ１１の各端子は、ボンディングワイヤを介して、パッケージ基板１０上のボンディングパッドに電気的に接続されている。たとえば、図１のトランスミッタ端子ｔｘは、ボンディングワイヤ１２ａを介してボンディングパッド１３ａに接続し、レシーバ端子ｒｘは、ボンディングワイヤ１２ｂを介してボンディングパッド１３ｂに接続している。
【００１４】
さらに、パッケージ基板１０上には、信号端子（たとえば、信号端子１４ａ，１４ｂ）と、ＧＮＤ（接地）端子（たとえば、ＧＮＤ端子１５ａ，１５ｂ）が配置されている。
信号端子及びＧＮＤ端子としては、金を用いるのが好ましいが、銀、銅、半田またはニッケルなどを用いてもよい。
【００１５】
また、信号端子は、パッケージ基板１０の表面に形成されたリードフレームなどの配線を介してボンディングパッドと電気的に接続されている。たとえば、信号端子１４ａは、リードフレーム１６ａを介して、ボンディングバッド１３ａと接続しており、信号端子１４ｂは、リードフレーム１６ｂを介して、ボンディングパッド１３ｂと接続している。
【００１６】
各ボンディングパッド１３ａ，１３ｂは、ビア１７ａ，１７ｂを介して、パッケージ基板１０の裏面に形成された複数の半田ボール１８の何れかに、電気的に接続されている。なお、ビア１７ａ，１７ｂは、信号端子１４ａ，１４ｂから半田ボール１８に接続するようにしてもよい。
【００１７】
また、ＬＳＩチップ１１は、パッケージ樹脂１９によって覆われている。
さらに、本実施の形態の半導体装置は、パッケージ基板１０の上部に、たとえば、強化プラスチックやセラミックなどで作られた蓋状の部材２０を配置している。部材２０内部には、ノイズ対策のためＧＮＤ線２１でシールドされた伝送線路２２が形成されている。ＧＮＤ線２１や伝送線路２２としては、たとえば、銅またはアルミニウムなどが用いられる。
【００１８】
ＧＮＤ線２１の両端には、パッケージ基板１０上のＧＮＤ端子１５ａ，１５ｂと接続するための電極パッド（以下単にパッドという）２３ａ，２３ｂが接続されている。伝送線路２２の両端には、パッケージ基板１０の信号端子１４ａ，１４ｂと接続するためのパッド２４ａ，２４ｂが接続されている。パッド２３ａ，２３ｂ，２４ａ，２４ｂとしては、金を用いるのが好ましいが、銀、銅、半田またはニッケルなどを用いてもよい。
【００１９】
パッケージ基板１０上の信号端子１４ａ，１４ｂと、部材２０のパッド２４ａ，２４ｂを圧着することで、トランスミッタ端子ｔｘと、レシーバ端子ｒｘとが、伝送線路２２を用いたループ経路によって電気的に接続され、ループバック回路が構成される。
【００２０】
なお、部材２０は、パッケージ基板１０に対して取り外し可能となっている。ループバック試験を行わないときは、部材２０は、パッケージ基板１０から取り外される。これにより、他の試験を行う際などに影響を与えることがない。
【００２１】
図２は、第１の実施の形態の半導体装置の構成を示す上面図である。
部材２０中に形成された構成及び部材２０の下にある構成を点線で示している。
ここでは図示を省略しているＬＳＩチップ１１のトランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎに応じて、ＧＮＤ線２１−０，２１−１，…，２１−ｎ、伝送線路２２−０，２２−１，…，２２−ｎが部材２０内に形成されている。また、パッド２３ａ−０〜２３ａ−ｎ，２３ｂ−０〜２３ｂ−ｎ，２４ａ−０〜２４ａ−ｎ，２４ｂ−０〜２４ｂ−ｎが設けられている。図１で示したような、信号端子１４ａ，１４ｂ、ＧＮＤ端子１５ａ，１５ｂも同様に、トランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎに応じて設けられているが、図２では図示を省略している。
【００２２】
試験時には、図１、図２のような半導体装置を、半田ボール１８により、図示しない試験用測定ボードに接続する。ループバック試験時には、トランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎと電気的に接続されている半田ボール１８は、試験用測定ボード上で選択されず、電気的に開放状態となり、ループ経路が保たれる。このとき、試験用測定ボードからは、ＬＳＩチップ１１の図示しないテスト入力端子と接続された半田ボール１８を介して、テスト用の信号がＬＳＩチップ１１に入力される。そして、試験結果は、ＬＳＩチップ１１の図示しないテスト出力端子と接続された半田ボール１８を介して、試験用測定ボードに出力される。たとえば、トランスミッタ端子ｔｘ０〜ｔｘｎから出力された信号をレシーバ端子ｒｘ０〜ｒｘｎで正しく受信できていれば、テスト出力端子ＴＥＳＴ ＯＵＴから、たとえば、“１”が出力され、正しく受信できていない場合には、“０”が出力される。
【００２３】
図３は、試験工程の一例を示すフローチャートである。
試験を開始すると、まず、図１、図２で示したような伝送線路２２−０〜２２−ｎが形成された蓋状の部材２０をパッケージ基板１０に取り付け（ステップＳ１）、半導体装置を試験用測定ボードに接続してループバック試験を行う（ステップＳ２）。ここで、良品と判定された場合には、ループバック試験用の部材２０を取り外し（ステップＳ３）、製品用の蓋（ＬＩＤ）を取り付ける（ステップＳ４）。その後、ループバック試験以外の通常の試験を行い（ステップＳ５）、良品と判定された場合には出荷し、不良品と判定された場合には未出荷とする。一方、ループバック試験時に不良品と判定された場合には、ループバック試験用の部材２０を取り外し（ステップＳ６）、未出荷とする。
【００２４】
以上のように、第１の実施の形態の半導体装置によれば、パッケージ基板１０の上部に形成された伝送線路２２−０〜２２−ｎによって、ループバック回路の一部を構成するので、少ない回路面積でループバック試験を実施できる。ＬＳＩチップ１１内に、ループバック回路を構成する必要がないため、回路規模の増大を招かない。
【００２５】
また、試験用測定ボードにループバック回路を形成する必要がないため、試験用測定ボードの構成を簡略化できる。
なお、上記の例では、伝送線路２２−０〜２２−ｎ、ＧＮＤ線２１−０〜２１−ｎを、部材２０に埋め込んであるが、これに限定されない。たとえば、部材２０の周囲に配線するようにしてもよい。
【００２６】
次に、第２の実施の形態の半導体装置を説明する。
図４は、第２の実施の形態の半導体装置の構成を示す断面構成図である。
第１の実施の形態の半導体装置と同様の構成要素については同一符号を付している。
【００２７】
第２の実施の形態の半導体装置では、ＬＳＩチップ１１を、バンプ３０ａ，３０ｂにより、パッケージ基板１０にフリップチップ実装している。図４では、ＬＳＩチップ１１のトランスミッタ端子ｔｘとレシーバ端子ｒｘ接続されたバンプ３０ａ，３０ｂを、それぞれリードフレーム１６ａ，１６ｂに電気的に接続している。このとき、部材２０のバッド２４ａ，２４ｂをパッケージ基板１０の信号端子１４ａ，１４ｂに圧着することで、ループバック回路を構成することができる。これにより、前述した第１の実施の形態の半導体装置と同様の効果を得ることができる。
【００２８】
さらに、第２の実施の形態の半導体装置では、フリップチップ実装を採用することで、実装面積を更に小さくできる。また、図１のようなボンディングワイヤ１２ａ，１２ｂを用いないので、ループバック回路のループ経路を短くでき、電気的特性を向上できる。
【００２９】
次に、第３の実施の形態の半導体装置を説明する。
図５は、第３の実施の形態の半導体装置の構成を示す断面構成図である。
図４で示した第２の実施の形態の半導体装置と同様の構成については同一符号を付している。
【００３０】
第３の実施の形態の半導体装置は、図１の信号端子１４ａ，１４ｂの代わりに、ピン４０ａ，４０ｂを、ＧＮＤ端子１５ａ，１５ｂの代わりに、ピン４１ａ，４１ｂをそれぞれパッケージ基板１０上に設けている。ピン４０ａ，４０ｂ，４１ａ，４１ｂには、たとえば、金メッキが施されている。部材２０側の接合部は、たとえば、以下のような構成となっている。
【００３１】
図６は、接合部の拡大図である。
ここでは、伝送線路２２とピン４０ａとを電気的に接続する構成を示している。図のように、伝送線路２２の一端に埋め込まれた金属部材４２とバネ材４３によって、ピン４０ａが固定されるような構成となっている。金属部材４２とバネ材４３には、たとえば、金メッキが施されている。ＧＮＤ線２１と、ピン４１ａとの接合部分についても同様の構成である。
【００３２】
このような、第３の実施の形態の半導体装置においても、第２の実施の形態の半導体装置と同様の効果が得られる。また、部材２０をパッケージ基板１０から容易に確実に取り外したり、取り付けたりすることができる。
【００３３】
なお、第１の実施の形態の半導体装置と同様に、ワイヤボンディングを用いてＬＳＩチップ１１をパッケージ基板１０に実装するようにしてもよい。
次に、第４の実施の形態の半導体装置を説明する。
【００３４】
図７は、第４の実施の形態の半導体装置の構成を示す断面構成図である。
第２の実施の形態の半導体装置と同様の構成については、同一符号を付している。
第４の実施の形態の半導体装置は、部材２０の上面にフレキシブル回路基板５０を配置している。フレキシブル回路基板５０には、伝送線路５０ａと、ノイズ対策のため、伝送線路５０ａをシールドするＧＮＤ線５０ｂが形成されている。伝送線路５０ａは、部材２０の下面から上面を貫通するビア５１ａ，５１ｂを介して、信号が入出力されるパッド２４ａ，２４ｂと接続されている。ＧＮＤ線５０ｂも同様に、部材２０の下面から上面を貫通するビア５２ａ，５２ｂを介して、ＧＮＤとなるパッド２３ａ，２３ｂに接続される。
【００３５】
このような半導体装置において、部材２０のバッド２４ａ，２４ｂをパッケージ基板１０の信号端子１４ａ，１４ｂに圧着することで、ループバック回路を構成することができる。
【００３６】
図８は、第４の実施の形態の半導体装置の上面図である。
点線は、部材２０の下部にある構成を示している。
フレキシブル回路基板５０は、ＬＳＩチップ１１のトランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎに応じて設けられたパッド２３ａ−０〜２３ａ−ｎ，２３ｂ−０〜２３ｂ−ｎ，２４ａ−０〜２４ａ−ｎ，２４ｂ−０〜２４ｂ−ｎと接続される。
【００３７】
このような、第４の実施の形態の半導体装置においても、第２の実施の形態の半導体装置と同様の効果が得られる。また、ループバック回路を、ビア５１ａ，５１ｂと、部材２０の上面に配置したフレキシブル回路基板５０を用いて実現しているので、図１などのように部材２０内に伝送線路２２を形成する場合よりも部材２０の加工が容易になる。
【００３８】
なお、第１の実施の形態の半導体装置と同様に、ワイヤボンディングを用いてＬＳＩチップ１１をパッケージ基板１０に実装するようにしてもよい。
また、第３の実施の形態の半導体装置と同様に、ピンにより、パッケージ基板１０と部材２０とを接続してもよい。
【００３９】
次に、第５の実施の形態の半導体装置を説明する。
図９は、第５の実施の形態の半導体装置の構成を示す断面構成図である。
第２の実施の形態の半導体装置と同様の構成については、同一符号を付している。
【００４０】
第５の実施の形態の半導体装置は、パッケージ基板１０上で、トランスミッタ端子ｔｘとリードフレーム６０ｂを介して接続された信号端子６１ａと、レシーバ端子ｒｘとリードフレーム６０ａを介して接続された信号端子６１ｂを隣接して配置している。さらに、部材２０の下面に、ノイズ対策のためのシールド部材６２で覆われ、信号端子６１ａ，６１ｂとの接触面を露出した金属部材６３を有している。シールド部材６２及び金属部材６３としては、銅またはアルミニウムが用いられる。
【００４１】
金属部材６３を、信号端子６１ａ，６１ｂと圧着することにより、金属部材６３をループ経路の一部としたループバック回路が構成される。
図１０は、第５の実施の形態の半導体装置の上面図である。
【００４２】
点線で、部材２０の下部にある構成を示している。
ここでは、ＬＳＩチップ１１のレシーバ端子ｒｘ０〜ｒｘｎと、トランスミッタ端子ｔｘ０〜ｔｘｎの数に対応した構成を示している。すなわち、レシーバ端子ｒｘ０〜ｒｘｎに対して、リードフレーム６０ａ−０，６０ａ−１，…，６０ａ−ｎを介して電気的に接続された信号端子６１ａ−０，６１ａ−１，…，６１ａ−ｎを有している。また、トランスミッタ端子ｔｘ０〜ｔｘｎに対して、リードフレーム６０ｂ−０，６０ｂ−１，…，６０ｂ−ｎを介して電気的に接続された信号端子６１ｂ−０，６１ｂ−１，…，６１ｂ−ｎを有している。
【００４３】
また、隣接する信号端子６１ａ−０〜６１ａ−ｎと、信号端子６１ｂ−０〜６１ｂ−ｎとを電気的に接続するための、部材２０の下面に形成される金属部材６３−０，６３−１，…，６３−ｎを有している。また、金属部材６３−０〜６３−ｎをシールドするシールド部材６２−０，６２−１，…，６２−ｎを有している。
【００４４】
このような第５の実施の形態の半導体装置によれば、第２の実施の形態の半導体装置と同様の効果が得られるとともに、ループバック回路のループ経路を短くできるので、特性のよいループバック試験を行うことができる。また、部材２０の加工が容易である。
【００４５】
なお、図９の例では、リードフレーム６０ｂは、パッケージ基板１０内の層を通るように形成されているが、パッケージ基板１０の表面に形成するようにしてもよい。
また、ビア１７ａ，１７ｂは、信号端子６１ａ，６１ｂと半田ボール１８とを接続するように形成してもよい。
【００４６】
次に、第６の実施の形態の半導体装置を説明する。
図１１は、第６の実施の形態の半導体装置の構成を示す断面構成図である。
第１の実施の形態と同様の構成については、同一符号を付している。
【００４７】
第６の実施の形態の半導体装置は、パッケージ樹脂１９上にＧＮＤ線７０でシールドされた伝送線路となるヒューズ７１を有している。ヒューズ７１としては、たとえば、アルミニウムが用いられる。ヒューズ７１の一端は、たとえば、半田７２ａにより、トランスミッタ端子ｔｘからボンディングパッド１３ａに伸びるボンディングワイヤ１２ａと電気的に接続されている。また、ヒューズ７１の他端は、たとえば、半田７２ｂにより、レシーバ端子ｒｘからボンディングパッド１３ｂに伸びるボンディングワイヤ１２ｂと電気的に接続されている。これにより、ヒューズ７１をループ経路の一部としたループバック回路が構成されている。
【００４８】
図１２は、第６の実施の形態の半導体装置の上面図である。
ここでは図示を省略しているＬＳＩチップ１１のトランスミッタ端子ｔｘ０〜ｔｘｎと、レシーバ端子ｒｘ０〜ｒｘｎに応じて、ＧＮＤ線７０−０，７０−１，…，７０−ｎでシールドされたヒューズ７１−０，７１−１，…，７１−ｎが形成されている。ヒューズ７１−０〜７１−ｎの一端は、半田７２ａ−０，７２ａ−１，…，７２ａ−ｎと、図示しないボンディングワイヤを介して、トランスミッタ端子ｔｘ０〜ｔｘｎに接続している。ヒューズ７１−０〜７１−ｎの他端は、半田７２ｂ−０，７２ｂ−１，…，７２ｂ−ｎと図示しないボンディングワイヤを介して、レシーバ端子ｒｘ０〜ｒｘｎに接続している。
【００４９】
また、図中のヒューズ７１−０〜７１−ｎ上に示された×印は、トリミングポイントを示している。ループバック試験後には、レーザや刃などを用いて、このトリミングポイントでヒューズ７１−０〜７１−ｎを切断する。
【００５０】
図１３は、第６の実施の形態の半導体装置を用いた場合の、試験工程の一例を示すフローチャートである。
試験を開始すると、まず、パッケージ樹脂１９上に、図１２で示したようなヒューズ７１−０〜７１−ｎを取り付ける（ステップＳ１０）。その後、半導体装置を試験用測定ボードに接続してループバック試験を行う（ステップＳ１１）。ここで、良品と判定された場合には、ヒューズ７１−０〜７１−ｎを図１２で示したようなトリミングポイントで切断する（ステップＳ１２）。その後、ループバック試験以外の通常の試験を行い（ステップＳ１３）、良品と判定された場合には出荷し、不良品と判定された場合には未出荷とする。また、ループバック試験時に不良品と判定された場合にも、未出荷とする。
【００５１】
以上のように、第６の実施の形態の半導体装置によれば、第１の実施の形態の半導体装置と同様の効果が得られる。さらに、パッケージ樹脂１９上のヒューズ７１−０〜７１−ｎに、ループバック回路の一部を構成させているので、ループバック試験用の部材２０を必要としない。また、ループバック試験後は、ヒューズ７１−０〜７１−ｎを切断するだけで、パッケージ樹脂１９をそのまま使用できる。これにより、他の試験を行う際などに影響を与えることがない。
【００５２】
以上、第１乃至第６の実施の形態の半導体装置を説明してきたが、本発明は上記の記載に限定されるものではない。
たとえば、第１乃至第４の実施の形態では、リードフレーム１６ａ，１６ｂは、パッケージ基板１０の表面に形成するとしているが、パッケージ基板１０の内部の層に形成するようにしてもよい。
【００５３】
また、たとえば、第１，第２及び第４の実施の形態において、部材２０の下面に形成するパッドの代わりにスプリングピンなどを用いてもよい。
また、第４の実施の形態の半導体装置において、フレキシブル回路基板の代わりに、第６の実施の形態の半導体装置のようなヒューズを用いてもよい。その場合、ループバック試験後に、ヒューズを切断することで、部材２０をそのままＬＩＤとして用いることができる。
【図面の簡単な説明】
【００５４】
【図１】第１の実施の形態の半導体装置の構成を示す断面構成図である。
【図２】第１の実施の形態の半導体装置の構成を示す上面図である。
【図３】試験工程の一例を示すフローチャートである。
【図４】第２の実施の形態の半導体装置の構成を示す断面構成図である。
【図５】第３の実施の形態の半導体装置の構成を示す断面構成図である。
【図６】接合部の拡大図である。
【図７】第４の実施の形態の半導体装置の構成を示す断面構成図である。
【図８】第４の実施の形態の半導体装置の上面図である。
【図９】第５の実施の形態の半導体装置の構成を示す断面構成図である。
【図１０】第５の実施の形態の半導体装置の上面図である。
【図１１】第６の実施の形態の半導体装置の構成を示す断面構成図である。
【図１２】第６の実施の形態の半導体装置の上面図である。
【図１３】第６の実施の形態の半導体装置を用いた場合の、試験工程の一例を示すフローチャートである。
【図１４】ループバック回路の一例を示す図である。
【図１５】ループバック回路の他の例を示す図である。
【符号の説明】
【００５５】
１０ パッケージ基板
１１ ＬＳＩチップ
１２ａ，１２ｂ ボンディングワイヤ
１３ａ，１３ｂ ボンディングパッド
１４ａ，１４ｂ 信号端子
１５ａ，１５ｂ ＧＮＤ端子
１６ａ，１６ｂ リードフレーム
１７ａ，１７ｂ ビア
１８ 半田ボール
１９ パッケージ樹脂
２０ 部材
２１ ＧＮＤ線
２２ 伝送線路
２３ａ，２３ｂ，２４ａ，２４ｂ パッド
【特許請求の範囲】
【請求項１】
基板上に配置され、送信端子及び受信端子を具備した被試験装置と、
前記基板の上部に配置された部材に形成された伝送線路と、を有し、
前記伝送線路が、前記送信端子及び前記受信端子に電気的に接続されループバック回路を構成していることを特徴とする半導体装置。
【請求項２】
前記部材は、前記被試験装置を覆うような蓋状部材であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記送信端子に電気的に接続された第１の端子と、前記第１の端子に隣接して前記基板上に配置され、前記受信端子に電気的に接続された第２の端子とを有し、前記伝送線路は、前記部材の下面に形成され、前記第１の端子及び前記第２の端子と接触する金属部材であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記伝送線路は、前記部材の下面から上面を貫通するビアと、上面で前記ビアと接続するフレキシブル回路基板であることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記伝送線路は、前記部材の上部に形成されたヒューズであることを特徴とする請求項１または２に記載の半導体装置。
【請求項１】
基板上に配置され、送信端子及び受信端子を具備した被試験装置と、
前記基板の上部に配置された部材に形成された伝送線路と、を有し、
前記伝送線路が、前記送信端子及び前記受信端子に電気的に接続されループバック回路を構成していることを特徴とする半導体装置。
【請求項２】
前記部材は、前記被試験装置を覆うような蓋状部材であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記送信端子に電気的に接続された第１の端子と、前記第１の端子に隣接して前記基板上に配置され、前記受信端子に電気的に接続された第２の端子とを有し、前記伝送線路は、前記部材の下面に形成され、前記第１の端子及び前記第２の端子と接触する金属部材であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記伝送線路は、前記部材の下面から上面を貫通するビアと、上面で前記ビアと接続するフレキシブル回路基板であることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記伝送線路は、前記部材の上部に形成されたヒューズであることを特徴とする請求項１または２に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００９−３００１２６（Ｐ２００９−３００１２６Ａ）
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願番号】特願２００８−１５２３５９（Ｐ２００８−１５２３５９）
【出願日】平成２０年６月１１日（２００８．６．１１）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願日】平成２０年６月１１日（２００８．６．１１）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]