【課題】ＩＣチップなどの電子部品が実装されたプリント基板の電気的特性を作業性よく検査できるようにした基板検査用治具に関する。
【解決手段】プリント基板１０の電気的特性を検査するときに用いる基板検査用治具１であって、プリント基板１０に載置するスペーサ部２と、スペーサ部２に接続されるとともに、ＩＣチップ１１の電極端子１１ａの電極端子の配列方向に沿って配置された導電性を有するグランドプレート部３（プレート固定部６、ガイド軸７、プレート可動部８）と、スペーサ部２をプリント基板１０上に固定するネジ４とを備え、グランドプレート部３は、プリント基板１０に接触しないようにして該プリント基板１０の上方に配置されるとともに、スペーサ部とネジ４を介してプリント基板１０の所定電位が設定される。 （もっと読む）

【課題】安価でしかも簡素な構成でありながら、基板の大型化や接続不良の発生を抑制することができる検査用電極付き基板を提供する。また、単体検査の段階で装置接続後の総合的な品質を保証する提供する。
【解決手段】本発明は、本体基板実装用接続部２と、本体基板実装用接続部２に隣接する検査用接続部３と、本体基板実装用接続部２と検査用接続部３との間に設けられた切断エリア９と、切断エリア９を跨って本体基板実装用接続部２の配線パターン６と検査用接続部３の検査基板接続用電極８を含む配線パターン６を直線状に接続する本体基板接続用電極７と、を備える。また、検査用接続部３を屈曲させ、本体基板と同一構成の検査基板に実装する。 （もっと読む）

【課題】高周波ＩＣが設計通りの特性で動作するかどうかをモジュールの完成後であっても、検査できる高周波モジュールを提供する。
【解決手段】高周波モジュール１０は、電極パターンが形成された複数の誘電体層を有する積層体と、スイッチ素子１１に印加された負電圧を出力するテスト端子ＰＴを有し、積層体の表面に実装されたスイッチ素子１１とが一体成型されている。積層体には、裏面に信号を外部へ出力する外部接続用のテスト外部端子ＰＴｅｓｔが設けられている。積層体には、テスト端子ＰＴとテスト外部端子ＰＴｅｓｔとを電気的に接続する電圧伝送経路を有している。 （もっと読む）

【課題】 従来に比べて、信頼性の高い自己診断可能な電子回路及び磁界検出装置を提供することを目的としている。
【解決手段】 検出回路２１と、検出回路からの検出信号を増幅させるオペアンプ２３と、検出回路と前記オペアンプとの間に接続されたマルチプレクサ２２と、オペアンプからの検出信号を演算処理するマイクロプロセッサ２４と、を有する。そして、高電圧の第１の診断信号と低電圧の第２の診断信号を夫々生成するための診断回路２５を有する。診断回路２５はマルチプレクサ２２に接続され、マルチプレクサ２２により選択された各診断信号３２，３３がオペアンプ２３を介してマイクロプロセッサ２４に入力可能とされている。マイクロプロセッサ２４では、第１の診断信号及び第２の診断信号に基づいて、電子回路が正常に機能しているか否かを診断可能とされている。 （もっと読む）

【課題】半導体装置の小型化を図りつつ、正確な故障箇所の位置の特定を可能とする。
【解決手段】半導体基板１０の他面に溝部を形成する工程と、部品２０と溝部の位置関係を示すレイアウトデータを取得する工程と、部品２０に電圧を印加することにより、部品２０の故障箇所５０を発光させるとともに、故障箇所５０からの発光を溝部の内部へ伝播させる工程と、故障箇所５０からの発光により生じる第１の発光部の位置、および故障箇所５０からの発光が溝部の内部を伝播することによって生じる第２の発光部の位置を他面側から検出する工程と、第１の発光部の位置および第２の発光部の位置から、溝部の位置を推定する工程と、推定した溝部の位置に対する第１の発光部の相対位置と、レイアウトデータにおける溝部の位置とを用いて、故障箇所を特定する工程と、を備える。 （もっと読む）

【課題】狭ピッチの部品でも、部品や基板の破壊発生がなく容易に目的のチップ状電子部品端子の信号にプローブを接触不良なく測定することが可能なチップ状電子部品及びチップ状電子部品の搭載方法を提供する。
【解決手段】電子回路基板に搭載するチップ状電子部品であって、チップ状電子部品の搭載面の反対面には、該搭載面と電気的に導通すると共に、一端が前記チップ状電子部品の側面に開放されて他端が壁部となっている彫り込み方向の溝部を有する。 （もっと読む）

【課題】回路基板に搭載した電子部品の接続部の破壊による電子部品の寿命を、電子部品の接続部が実際に破壊する前に予測することを可能にする。
【解決手段】
電子部品を実装した回路基板に熱伝導部材を介して実装した半導体装置の寿命を予測する方法において、回路基板上に第１の熱伝導部材を介して実装した半導体装置と回路基板上に第１の熱伝導部材よりも熱伝導率が小さい第２の熱伝導部材を介して実装した余命診断部とに同期して通電し、同期して通電することを繰返すことにより余命診断部で発生する故障を検出し、検出した余命診断部に発生した故障から半導体装置の寿命を予測する
ようにした。 （もっと読む）

【課題】能動素子及び受動素子が基板の内部に実装された埋め込み回路基板において、夫々の素子の連結状態をテストするための基板構造及びそのテスト方法を提供する。
【解決手段】回路基板及び前記回路基板の内部に実装された素子のテスト方法が開始される。本発明の一実施形態による回路基板は、回路基板の内部に実装されて、一つ以上の接続端子を含む能動素子、一端が前記能動素子の接続端子のうち一つと電気的に連結されて、他端が前記回路基板の表面の信号パッドと電気的に連結される受動素子、及び前記受動素子の前記一端と電気的に連結されるテストパッドを含む。本発明によれば、能動素子及び受動素子が基板の内部に実装された場合にも夫々の素子の連結状態を効果的にテストすることができて、回路基板の不良の有無を容易に判別することができる。 （もっと読む）

【課題】サイズやコストを増大させることなく、テスト容易なシステムインパッケージを実現する。
【解決手段】テスト容易化回路内装ＳＩＰ１ｂは、少なくともその１つに集積回路チップ２が搭載された複数のコア基板３，４ｂ，５を、絶縁樹脂層７を介して貼り合わせて構成するとともに、コア基板３，５に形成された配線層３１，５１を、スルーホール６を介して接続して構成される。このうち、コア基板４ｂには、半導体層が形成されており、コア基板４ｂには、その半導体層を用いたトランジスタ素子が形成され、さらに、そのトランジスタ素子がコア基板４ｂに含まれる配線層の配線で接続されることによって、集積回路チップ２のテストを容易化するためのテスト容易化回路が形成されている。 （もっと読む）

【課題】カーケンダルボイドやエレクトロマグレーションよる例えば能動素子と回路パターンを接続する接合材の接合部に対応する破断を検出して能動素子の接合部を含む回路基板の故障を予兆することが可能なモジュールを提供する。
【解決手段】第１導体で形成された回路パターンを有する回路基板と、前記第１導体とは異なる第２導体で形成された接合材と、前記接合材により前記回路パターンに接合された受動素子および能動素子と、前記回路基板に信号回路と別に設けられた検出回路とを備え、前記検出回路は前記回路基板に設けられ、前記第１の導体と前記第２の導体とを電気的に接続した検出器と、前記検出器に電流を流す電源部と、前記検出器の一方の導体と前記電源の間に介在され、前記第１、第２の導体間の電気的特性を測定する計測部とを備えること特徴とするモジュール。 （もっと読む）

【課題】ＰＫＧ基板サイズの大型化、高価格化及びスイッチ接点による信号品質の低下を解決し得る検査用基板を提供する。
【解決手段】本発明の検査用基板１０は、信号送受信機能を有するＬＳＩ１１が実装されたＰＫＧ基板１２と、割り基板１３とが、後の工程で切り離される切り離し線１４を介して一体化されている。ＰＫＧ基板１２には、ＬＳＩ１１が送信する信号の経路となる信号送信パターン１５と、ＬＳＩ１１が受信する信号の経路となる信号受信パターン１６とが形成されている。割り基板１３には、信号送信パターン１５と信号受信パターン１６とを繋ぎ信号の経路となるループバックパターン１７が形成されている。 （もっと読む）

【課題】アナログ・デジタル混載試験装置により試験される被試験半導体装置の進化はきわめて短期間のうちに行われるようになってきている。そのため、設備投資や開発・改造費用の回収をした程度のタイミングで試験モジュールの改定が必要となる場合もあり、コスト的に優位となるアナログ処理とデジタル処理とを混載した半導体集積回路の試験装置を低価格で開発・改造するための技術が求められている。
【解決手段】アナログ回路の試験をインターフェースボード１で行い、デジタル試験装置３からインターフェースボード１に試験シーケンスを伝えるようにした。アナログ回路の試験を低ＴＡＴで開発・改造し得るインターフェースボード１で行うため、設備投資や開発・改造費用の回収が容易になった。また、ＤＵＴの直近で試験できることから、配線による位相回転や雑音の流入が抑えられ、アナログ回路の試験を高い精度をもって行えるようになった。 （もっと読む）

【課題】簡単な構成でデバイスの回路規模を増やすことなく試験を行うことが可能な被試験装置の試験方法を提供する。
【解決手段】トランスミッタ端子ｔｘ及びレシーバ端子ｒｘを具備した被試験装置であるＬＳＩチップ１１の上方に、伝送線路２２を有する部材２０を配置し、伝送線路２２を介してトランスミッタ端子ｔｘとレシーバ端子ｒｘとを電気的に接続させて、トランスミッタ端子ｔｘとレシーバ端子ｒｘとを電気的に接続した状態で、ＬＳＩチップ１１を試験する。 （もっと読む）

【解決手段】１つのダイから多数のダイまでを受け入れることができるストリップ形状パッケージが提供されている。導電路が、パッケージのエッジにプリント（または、一体的に形成）されており、ストリップ形状パッケージと組み合わせることによって、パッケージリードを用いることなく試験電子機器への電気的接続を提供する相補的なソケットが提供されうる。ストリップ形状パッケージは、セラミックまたはその他の温度耐性材料から形成されてよい。ストリップ形状パッケージは、１または複数のダイをストリップ形状パッケージに取り付けることを可能にする少なくとも１つの「ウェル」位置を有してよい。ストリップは、個々のダイハウジング（および、関連する一体形成された導電路）の間のセパレータとして機能するよう構成された切り欠きを有してよい。 （もっと読む）

【課題】電子部品と基板との間のはんだ接合が破断しているか否かを、確実に検知することが可能な電子回路基板を提供する。
【解決手段】電子回路基板１は、基板本体１０と電子部品１１を接合するはんだ接合部１２の状態を、はんだ接合部１２に含まれる２点間で監視し、破断を検知する監視手段１３を備える。監視手段１３は、基板本体１０と電子部品１１との間のはんだ接合部のうち、一定以上の熱ストレスによって破断するはんだ接合部１２の状態を監視することが好ましい。 （もっと読む）

【課題】電子部品の高密度実装や半導体モジュールの構造設計、検査および故障解析などが容易である半導体モジュールとその検査装置を提供し、さらには、高周波回路を有する小型の半導体モジュールにおいて、内部配線の影響による高周波特性の劣化が防止あるいはより低減され且つ検査の利便性に優れた半導体モジュールを提供すること。
【解決手段】半導体モジュール１は、４つの層からなる多層構造を有する多層基板１１と、ビア１２ａおよび配線パターン１２ｂから構成される内部配線１２と、それぞれ異なる層に設けられた配線パターン１２ｂ上に設けられた内部電極１６と、多層基板１１に実装された電子部品１３，１４と、多層基板１１の上面に形成されたスルーホール１７とを備える。また、半導体モジュール１の検査の際には、スルーホール１７を通じて、検査装置３０のプローブ２２が内部電極１６と電気的に接続される。 （もっと読む）

【課題】積層実装構造体形成後（製造後）において各基板の検査が可能である積層実装構造体を提供する。
【解決手段】第１の電子部品を備えた第１の基板１０と、第１の基板１０に対向して配置され、第２の電子部品を備えた第２の基板２０と、第２の電子部品を収納する空間を備えた中間部材４０と、中間部材４０に設けられた導電部材７と、第１の電子部品の動作を検査するための電極として、第１の電子部品に電気的に接続された第１の検査用電極１１ａ等と、導電部材７に電気的に接続するための電極として、第２の電子部品に電気的に接続された第２の基板側接続電極２２ａ等と、第２の電子部品の動作を検査するための電極として、第１の基板に設けられた電極であって、導電部材７及び第２の基板側接続電極２２ａ等を介して第２の電子部品に電気的に接続された第２の検査用電極１２ａ等とを備える。 （もっと読む）

【課題】テストヘッドの汎用性を維持しつつ、アナログ試験モジュールをテストヘッドに設けることができるＩＣテスタを実現することを目的にする。
【解決手段】本発明は、アナログ試験モジュールをテストヘッドの内部に搭載し、被試験対象を試験するＩＣテスタであって、アナログ試験モジュールは、メイン基板と、このメイン基板の前後にコネクタにより接続し、前半領域の両面に設けられる第１のアナログ回路、後半領域の両面に設けられ、第１のアナログ回路と電気的に接続する第１のデジタル回路を有し、アナログ試験を行う第１のサブ基板と、メイン基板の第１のサブ基板と反対側に、前後にコネクタにより接続し、前半領域の両面に第２のアナログ回路、後半領域の両面に設けられ、第２のアナログ回路と電気的に接続する第２のデジタル回路を有し、アナログ試験を行う第２のサブ基板とを備えたことを特徴とするものである。 （もっと読む）

【課題】基板の実装密度を向上させる電子回路基板とそのテスト装置を提供すること。
【解決手段】位置決めピンを有するテスト装置に装着してテストプローブの接触によりテストを行う複数のテストパッドを備えた電子回路基板において、テスト装置の位置決めピンに挿入して位置決めを行う基準貫通孔が形成され、テストパッドと基準貫通孔との距離が近くなるほどテストパッドの表面積が小さく形成されている。 （もっと読む）

【課題】周辺部品を含めた実際の動作状況にありながらも、評価対象とする半導体装置単体の、高周波ノイズに対する耐量を評価することのできる半導体評価装置を提供する。
【解決手段】半導体評価装置は、評価対象とする半導体装置２０が実装され、該半導体装置２０が有する複数の端子の各別に専用の第１コネクタ２１ａを有する第１実装基板２１と、半導体装置２０の周辺部品２２が実装され、該周辺部品２２と電気的に接続された第２コネクタ２３ａを有する第２実装基板２３とを有する。そして、半導体装置２０の注入端子２１ｂ及びモニタ端子２１ｃから第１コネクタ２１ａまでの配線２１ｄは、そのインピーダンスが同一となるインピーダンス整合された上で、第１実装基板２１に形成されており、周辺部品と第２コネクタとの間には、伝達する電気信号のうちの交流成分が伝達することを抑制するバイアスティが介在している。 （もっと読む）