補正回路及び通信装置
【課題】物理量の変化に起因して生じる電気回路の特性変化に応じた特性補正値を記憶した記憶素子から、同じ値の特性補正値が続けて読み出される機会を低減する。
【解決手段】補正回路３４は、読み出し順序が定められる複数アドレスの各々に、補正値と、次に読み出されるアドレスから補正値を読み出す可否を指定する指定値と、が格納されるメモリ４０、読み出し順序に従いメモリ４０の読み出しアドレスを生成するアドレス生成回路４１、及び、第１アドレスの次に読み出される第２アドレスへと読み出しアドレスが変化する場合に、第１アドレスに対応する指定値に基づいて、メモリ４０の読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路５０を備える。
【解決手段】補正回路３４は、読み出し順序が定められる複数アドレスの各々に、補正値と、次に読み出されるアドレスから補正値を読み出す可否を指定する指定値と、が格納されるメモリ４０、読み出し順序に従いメモリ４０の読み出しアドレスを生成するアドレス生成回路４１、及び、第１アドレスの次に読み出される第２アドレスへと読み出しアドレスが変化する場合に、第１アドレスに対応する指定値に基づいて、メモリ４０の読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路５０を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で論じられる実施態様は、特定の物理量の変化に起因して電気回路が電気信号に及ぼす作用量が変化する特性を補正する補正回路及びこのような補正回路を利用する通信装置に関する。
【背景技術】
【０００２】
電気回路が電気信号に及ぼす作用量は、特定の物理量の変化に起因して変化する特性を持つ。このような電気回路、作用量及び特性の例としては、例えば、アナログフィルタの通過利得の周波数特性、アナログ回路の利得の温度特性、出力アンプの利得の歪み特性などがある。
【０００３】
このような作用量に関して、物理量の変化に対する特性が既知であればこの特性と逆の特性を持つ補正値を電気信号に乗ずれば特性を補正することができる。本明細書において、特定の物理量の変化に起因して変化する、電気回路が電気信号に及ぼす作用量の特性の補正に用いる補正値を「特性補正値」と表記することがある。
【０００４】
例えば、アナログ系回路の周波数特性に応じた補正値を格納する補正値記憶部と、サブキャリア信号にこの補正値を掛け合わせる補正部を有する無線装置が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３２９５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述の無線装置の場合、物理量の変化に対する作用量の変化の割合が小さいと、異なる物理量に対する複数の補正値を補正値記憶部からそれぞれ読み出した場合に、同じ補正値が続けて読み出されることが生じる。このような場合に、同じ補正値をメモリから続けて読み出すことを省略できれば消費電力を低減できる。
【０００７】
開示の装置は、特定の物理量の変化に起因して生じる電気回路の特性変化に応じた補正値を記憶した記憶素子から、同じ値の補正値が続けて読み出される機会を低減することを目的とする。
【課題を解決するための手段】
【０００８】
装置の一観点によれば補正回路が与えられる。補正回路は、読み出し順序が定められる複数アドレスの各々に、補正値と、このアドレスの次に続く少なくとも１つのアドレスから他の補正値を読み出す可否を指定する指定値と、が格納されるメモリ、読み出し順序に従いメモリの読み出しアドレスを生成するアドレス生成回路、及び、第１アドレスの次に続く少なくとも１つの第２アドレスへと読み出しアドレスが変化する場合に、第１アドレスから読み出される指定値に基づいて、メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路を備える。
【０００９】
装置の他の一観点によれば通信装置が与えられる。通信装置は、送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、読み出し順序が定められる複数アドレスの各々に、各サブキャリアにおけるアナログ回路の周波数特性を補正する補正値と、このアドレスの次に続く少なくとも１つのアドレスから他の補正値を読み出す可否を指定する指定値が格納されるメモリ、読み出し順序に従いメモリの読み出しアドレスを生成するアドレス生成回路、メモリから読み出した補正値に基づいてサブキャリアにそれぞれマッピングされる通信信号の信号成分を補正する補正回路、及び、第１アドレスの次に続く少なくとも１つの第２アドレスへと読み出しアドレスが変化する場合に、第１アドレスから読み出される指定値に基づいて、メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路を備える。
【００１０】
装置の他の一観点によれば通信装置が与えられる。通信装置は、送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、サブキャリアの配置順に並ぶ複数アドレスに、各サブキャリアにおけるアナログ回路の周波数特性をそれぞれ補正する補正値が格納されるメモリ、メモリから読み出した補正値に基づいてサブキャリアにマッピングされる通信信号の各信号成分を補正する補正回路、及び、第１サブキャリアにおける補正値と第１サブキャリアに隣接する第２サブキャリアにおける補正値との差が所定範囲内の場合に、第１サブキャリアにおける補正値に続いてメモリから第２サブキャリアの補正値を読み出すためのイネーブル信号を無効にするイネーブル制御回路を備える。
【発明の効果】
【００１１】
本件開示の補正回路または通信装置によれば、特定の物理量の変化に起因して生じる電気回路の特性変化に応じた補正値を記憶した記憶素子から、同じ値の補正値が続けて読み出される機会を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】移動局装置のハードウエア構成の一例を示す図である。
【図２】移動局装置の構成例の第１例を示す図である。
【図３】アナログフィルタの通過利得の周波数特性図である。
【図４】周波数特性補正部の第１例を示す図である。
【図５】補正係数テーブルの一例を示す図である。
【図６】図４の周波数特性補正部の各部の信号のタイムチャートである。
【図７】補正係数書き換え部の一例を示す図である。
【図８】周波数特性補正部の第２例を示す図である。
【図９】図８の周波数特性補正部の各部の信号のタイムチャートである。
【図１０】移動局装置の構成例の第２例を示す図である。
【図１１】基地局装置のハードウエア構成の一例を示す図である。
【図１２】基地局装置の構成例の第１例を示す図である。
【図１３】基地局装置の構成例の第２例を示す図である。
【発明を実施するための形態】
【００１３】
以下、添付する図面を参照して実施例について説明する。以下の説明では、補正値の例として、送信信号又は受信信号が通過する通信装置のアナログ回路の周波数特性を補正する補正係数を用いる特性補正回路について説明する。ある実施例における説明では、より具体的に、送信信号又は受信信号をフィルタリングするアナログフィルタの周波数特性を補正する補正係数を用いる特性補正回路について説明する。但し、本明細書に開示される特性補正回路は、以下に記載される実施例に限定されることなく、特定の物理量の変化に起因して変化する様々な電気回路の特性を補正する回路に適用可能である。
【００１４】
以下では、本願の補正回路が適用される装置の一例として、移動局装置に適用する実施例を説明する。図１は、開示の移動局装置のハードウエア構成の一例を示す図である。移動局装置１は、ＳＣ−ＦＤＭＡ（Single-Carrier Frequency-Division Multiple. Access）方式に従って送信信号を変調し、ＯＦＤＭＡ（Orthogonal Frequency Division Multiple Access）方式に従って受信信号を復調する。
【００１５】
移動局装置１は、アンテナ２、ＲＦ部（無線部）３、システム制御部４、アプリケーション部５及び入出力部６を備える。なお、添付する図面及び以下の説明において無線周波数を「ＲＦ」と表記することがある。アンテナ２は、基地局装置から到来する電波を受信しＲＦ部３へ入力する。また、アンテナ２は、ＲＦ部３から出力される無線周波数信号を空間中に送信する。
【００１６】
ＲＦ部３は、システム制御部４から入力されるディジタル形式のベースバンド信号をアナログ信号に変換し、無線周波数信号に変換してアンテナ２へ供給する。また、ＲＦ部３は、アンテナ２から入力される無線周波数信号の周波数を変換した後にディジタル信号に変換することによりベースバンド信号を再生する。ＲＦ部３は、再生したベースバンド信号をシステム制御部４へ入力する。ＲＦ部３は、ＲＦ信号処理回路１０、低雑音増幅器１１、電力増幅器１２及びスイッチ１３を備える。なお、添付する図面及び以下の説明において低雑音増幅器、電力増幅器及びスイッチを、それぞれ「ＬＮＡ」、「ＰＡ」及び「ＳＷ」と表記することがある。
【００１７】
ＲＦ信号処理回路１０は、信号の周波数変換及びフィルタリングを行う。ＬＮＡ１１及びＰＡ１２は、それぞれ受信信号及び送信信号の電力を増幅する。ＳＷ１３は、時分割によってアンテナ２による送信及び受信を切り換える。システム制御部４は、送信及び受信されるディジタル形式のベースバンド信号に対する信号処理、及び送受信される音声信号、画像信号及び映像信号の符号化及び復号化処理を行う。なお、添付する図面及び以下の説明においてベースバンドを「ＢＢ」と表記することがある。システム制御部４は、ＢＢ処理回路１４及びマルチメディアプロセッサ１５を備える。
【００１８】
ＢＢ処理回路１４は、送信及び受信されるディジタル形式のベースバンド信号に対する信号処理を行う。ある実施例においてＢＢ処理回路１４は、以下に説明する信号処理を、論理回路によって実行してよい。このような論理回路は、たとえは大規模集積回路ＬＳＩ（large scale integration）や、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてよい。また、ＢＢ処理回路１４は、以下に説明する信号処理を実行するプロセッサと、このプロセッサにより実行されるプログラムを格納するメモリによって実現されてよい。ＢＢ処理回路１４は、ベースバンド信号の１次変復調処理、ＳＣ−ＦＤＭＡ方式に従う変調処理、ＯＦＤＭＡ方式に従う復調処理を実行する。
【００１９】
アプリケーション部５は、移動局装置１が送受信するユーザデータに関連する情報処理を実施する。アプリケーション部５は、ユーザデータの情報処理を実行するアプリケーションプロセッサ１６と、アプリケーションプロセッサ１６により実行されるアプリケーションプログラムを記憶する記憶部１７を備える。
【００２０】
入出力部６は、移動局装置１に対するユーザデータの入力の受け付け、又は移動局装置１からのユーザデータの出力を行う。入出力部６は、例えばマイク１８、キーパッド１９、カメラ２０、スピーカ２１、表示装置２２、メモリカードスロット２３、ＧＰＳ（Global Positioning System）装置２４や、非接触ＩＣ（integrated circuit）カードもしくはその読み取り装置２５を備えていてよい。
【００２１】
図２は、図１に示すハードウエアによって実現される移動局装置１の構成例の第１例を示す図である。なお、図２は、以下の説明に関係する機能を中心として示している。移動局装置１は、符号化部３０、変調部３１、離散フーリエ変換部３２、マッピング部３３、周波数特性補正部３４、補正係数書き換え部３５、逆高速フーリエ変換部３６を備える。これらの構成要素３０〜３６の処理は、図１に示すＢＢ処理回路１４によって実行される。また、ＲＦ信号処理回路１０は、送信信号をフィルタリングするためのアナログフィルタ３７を備える。なお、添付する図面及び以下の説明において離散フーリエ変換及び逆高速フーリエ変換を、それぞれ「ＤＦＴ」及び「ＩＦＦＴ」と表記することがある。
【００２２】
符号化部３０は、送信信号のチャネル符号化を行う。変調部３１は、符号化された信号の１次変調を行う。ＤＦＴ部３２は、ＤＦＴ処理によって、１次変調された送信信号を周波数領域信号へ変換する。マッピング部３３は、ＤＦＴ部３２から出力される周波数領域信号を、予め割り当てられたサブキャリアへマッピングする。
【００２３】
周波数特性補正部３４は、アナログフィルタ３７の通過利得の周波数特性の補正係数を格納する。図３を参照して、アナログフィルタ３７の通過利得の周波数特性とその補正係数を説明する。アナログフィルタ３７を通過する信号の通過利得の大きさは通過する信号の周波数によって変化する。図３において、通過利得の周波数特性を実線にて示す。
【００２４】
周波数特性補正部３４は、各サブキャリアの周波数毎に補正係数を内蔵メモリに格納する。補正係数の値は、補正係数の周波数特性が、アナログフィルタ３７の周波数特性と逆の特性を持つように定められる。図３において、補正係数の周波数特性を一点鎖線にて示す。この補正係数を各サブキャリアの信号に乗じると、周波数特性補正部３４とアナログフィルタ３７が与える利得を、サブキャリアに関わらず一様にすることができる。
【００２５】
図２を参照する。周波数特性補正部３４は、サブキャリア毎に周波数領域信号に補正係数を乗じることによって、アナログフィルタ３７の周波数特性を補正する。
【００２６】
補正係数書き換え部３５は、移動局装置１の動作開始時に、周波数特性補正部３４の内蔵メモリに補正係数を書き込む。または、補正係数書き換え部３５は、移動局装置１の使用周波数帯域の変更があった場合に、周波数特性補正部３４の内蔵メモリに格納される補正係数を書き換える。ＩＦＦＴ部３６は、ＩＦＦＴ処理によって、周波数特性補正部３４によって補正された各サブキャリアの周波数領域信号を時間領域信号へ変換する。ＩＦＦＴ部３６から出力される時間領域信号は、アナログフィルタ３７によってフィルタリングされた後に、アンテナ２を介して空間中へ送信される。
【００２７】
図４は、周波数特性補正部３４の第１例を示す図である。周波数特性補正部３４は、メモリ４０、アドレス生成部４１、フリップフロップ４２ｉ、４２ｑ、４３、４５ｉ、４５ｑ、４７ｉ及び４７ｑ、乗算器４４ｉ及び４４ｑ、ビット切り出し器４６ｉ及び４６ｑ、マスク信号生成部５０及びＡＮＤ回路５１を備える。添付する図面及び以下の説明においてフリップフロップを、「ＦＦ」と表記することがある。また、アドレス生成部４１、各フリップフロップ４２ｉ、４２ｑ、４３、４５ｉ、４５ｑ、４７ｉ及び４７ｑにはクロック信号ＣＬＫが与えられるが、図４において図示を省略する。
【００２８】
マッピング部３３から出力される周波数領域信号のｎビットのＩ成分信号及びＱ成分信号は、サブキャリアの配列順に周波数特性補正部３４へ入力される。入力されたＩ成分信号及びＱ成分信号は、それぞれＦＦ４２ｉ及び４２ｑにラッチされる。メモリ４０には、サブキャリア毎に乗じるべき補正係数がサブキャリアの配列順に格納されている。
【００２９】
図５は、メモリ４０に記憶され、サブキャリア毎に乗じるべき補正係数が格納される補正係数テーブルの一例を示す図である。補正係数テーブルは、情報要素「サブキャリア」、「補正係数」及び「指定値」を含んでいてよい。情報要素「サブキャリア」は、マッピング部３３から出力される周波数領域信号の各サブキャリアの識別子を示す。
【００３０】
情報要素「補正係数」は、各サブキャリアに乗じるべき補正係数を示す。情報要素「指定値」は、この指定値に対応する補正係数の格納アドレスの次のアドレスから補正係数を読み出すか可否を指定する指定値を示す。図５の例では、例えば識別子「０」が割り当てられる最初のサブキャリアに乗じる補正係数の値は「ａ０」である。また、この補正係数に対応して補正係数テーブルに格納される指定値の値は、「ｖ０」である。指定値「ｖ０」は、この補正係数が格納される次のアドレス、すなわち、識別子「１」が割り当てられる最初のサブキャリアに乗じる補正係数の読み出し可否を示す。なお、本実施例では情報要素「補正係数」及び「指定値」のそれぞれのビット数は、ｍビット及び１ビットである。
【００３１】
例えば、指定値は、読み出し可否をそれぞれ論理値「Ｌ」及び「Ｈ」に対応する値で示すフラグ情報であってよい。例えば、指定値は、この指定値に対応して格納される補正係数と、この補正係数の格納アドレスの次のアドレスに格納される補正係数とが同一である場合には値「Ｈ」を有し、そうでない場合には値「Ｌ」を有していてよい。
【００３２】
図４を参照する。Ｉ成分信号及びＱ成分信号が入力される間、周波数特性補正部３４に、値「Ｈ」を持つイネーブル信号ＥＮが入力される。また、タイミングパルス信号ＴＯＰとして値「Ｈ」のパルス信号が入力されることにより、先頭のサブキャリアにマッピングされたＩ成分信号及びＱ成分信号が入力されるタイミングが示される。アドレス生成部４１は、イネーブル信号ＥＮが「Ｈ」である間、クロック信号によってメモリ４０の読み出しアドレスＡＤＤの値をインクリメントする。また、タイミングパルス信号ＴＯＰをロード端子ＬＤにて受信し、先頭のサブキャリアにマッピングされたＩ成分信号及びＱ成分信号が入力されると、アドレスＡＤＤの値を「０」にリセットする。
【００３３】
アドレス生成部４１から出力されるアドレスＡＤＤは、メモリ４０のアドレス端子に入力される。読み出しイネーブル信号ＲＥＮが「Ｈ」である場合には、メモリ４０からデータＤＡＴＡとして出力される補正係数及び指定値は、アドレスの変更に応じて更新される。メモリ４０から読み出された補正係数はＦＦ４３にラッチされ、次のクロック周期で、乗算器４４ｉ及び４４ｑによりＩ成分信号及びＱ成分信号に乗じられる。
【００３４】
補正係数が乗じられることによって補正されたＩ成分信号及びＱ成分信号の有効ビット数は、ｋビットに増加するが、その後、ＦＦ４５ｉ及び４５ｑを経てビット切り出し器４６ｉ及び４６ｑに入力される。Ｉ成分信号及びＱ成分信号は、ビット切り出し器４６ｉ及び４６ｑによってそのビット数が削減され、ＦＦ４７ｉ及び４７ｑを経て周波数特性補正部３４から出力される。
【００３５】
メモリ４０から読み出された指定値は、マスク信号生成部５０に入力される。マスク信号生成部５０は、指定値に基づいて、メモリ４０の読み出しイネーブル信号ＲＥＮを無効化するマスク信号を生成する。マスク信号の値が「Ｈ」及び「Ｌ」である場合に、メモリ４０の読み出しイネーブル信号ＲＥＮはそれぞれ無効及び有効になる。ＡＮＤ回路５１は、イネーブル信号ＥＮと、マスク信号生成部５０により生成されるマスク信号の反転信号の論理積信号を、読み出しイネーブル信号ＲＥＮとして生成する。すなわち、ＡＮＤ回路５１は、マスク信号によって読み出しイネーブル信号ＲＥＮを無効化する。
【００３６】
マスク信号生成部５０は、ＯＲ演算回路５２、ＡＮＤ演算回路５３及びＦＦ５４を備える。ＯＲ演算回路５２は、タイミングパルス信号ＴＯＰと、ＦＦ５４からＡＮＤ回路５１へ出力されるマスク信号の論理和信号を生成する。ＡＮＤ演算回路５３は、この論理和信号と指定値が指定する論理値との間の論理積信号を、次のアドレスのデータを読み出すクロック周期で読み出しイネーブル信号ＲＥＮを無効化するマスク信号として生成する。
【００３７】
読み出しイネーブル信号ＲＥＮを無効化されると、アドレス生成部４１から出力されるアドレスＡＤＤが変化してもメモリ４０から出力されるデータは更新されない。したがって、連続するアドレスに同じ補正係数が格納される場合、２番目のアドレスから補正係数を読み出す周期で読み出しイネーブル信号ＲＥＮを無効化することにより、同一の補正係数の重複読み出しが回避される。
【００３８】
ＯＲ演算回路５２により生成される論理和信号によって、タイミングパルス信号ＴＯＰ又は、現在、読み出しイネーブル信号ＲＥＮを無効化しているマスク信号の値が「Ｈ」である場合は、ＦＦ５４にラッチされるマスク信号の値は「Ｌ」にリセットされる。それ以外の場合には、指定値が「Ｈ」であれば、ＦＦ５４にラッチされるマスク信号の値は「Ｈ」に設定される。
【００３９】
タイミングパルス信号ＴＯＰの値によってマスク信号を「Ｌ」にリセットするのは、動作開始時に最初に先頭のサブキャリアが入力された場合は、必ず補正係数をメモリ４０から読み出すためである。現在のマスク信号の値が「Ｈ」の場合にマスク信号を「Ｌ」にリセットするのは、マスク信号の値が「Ｈ」のまま固定されることを防ぐためである。すなわち、マスク信号が読み出しイネーブル信号ＲＥＮを無効化している間は、メモリ４０から出力される指定値の値は、読み出し不可を示す前回値「Ｈ」の値のまま更新されない。このため、マスク信号生成部５０は、ＦＦ５４から出力されるマスク信号の値が「Ｈ」の期間において、ＦＦ５４がラッチするマスク信号の値を「Ｌ」をリセットする。
【００４０】
続いて、図６を参照して周波数特性補正部３４の各部の信号のタイムチャートを説明する。タイミングチャートの第１段〜第４段、第７段及び第８段の信号は、それぞれクロック信号ＣＬＫ、タイミングパルス信号ＴＯＰ、イネーブル信号ＥＮ、アドレス生成部４１の生成アドレスＡＤＤ、マスク信号及び読み出しイネーブル信号ＲＥＮを示す。タイミングチャートの第５段及び第６段の信号は、第４段のアドレスＡＤＤに格納される補正係数及び指定値の値を示す。
【００４１】
いま、周期Ｔ０、Ｔ１、…Ｔ１１９９においてそれぞれ第１番目〜第１２００番目のサブキャリアにマッピングされた周波数領域信号が周波数特性補正部３４に入力される。周期Ｔ０に先行する周期Ｔ（−１）において、先頭サブキャリアの信号の入力タイミングを指定するためのタイミングパルス信号ＴＯＰが入力される。また、周波数領域信号が入力される周期Ｔ０〜Ｔ１１９９の間、イネーブル信号ＥＮは値「Ｈ」を持つ。タイミングパルス信号ＴＯＰによるリセット、及びイネーブル信号ＥＮの入力によって、アドレス生成部４１の生成アドレスＡＤＤの値は、周期Ｔ０〜Ｔ１１９９においてそれぞれ「０」〜「１１９９」になる。
【００４２】
第５段の補正係数の値に示すように、メモリ４０のアドレス「０」、「１」、「２」、「３」、「４」、「５」…には、それぞれ補正係数「０．９１」、「０．９２」、「０．９２」、「０．９３」、「０．９３」、「０．９３」…が格納されている。また、第６段の指定値に示すように、メモリ４０のアドレス「０」、「１」、「２」、「３」、「４」、「５」…には、それぞれ指定値「Ｌ」、「Ｈ」、「Ｌ」、「Ｈ」、「Ｈ」、「Ｌ」…が格納されている。
【００４３】
アドレス「１」及び「２」には、同一の補正係数「０．９２」が格納される。このため、アドレス「１」から読み出した補正係数と同じ補正係数を周期Ｔ２に読み出すことを停止するように、アドレス「１」に格納される指定値は「Ｈ」に設定される。また、アドレス「３」〜「５」には、同一の補正係数「０．９３」が格納される。このため、アドレス「３」及び「４」に格納される指定値は「Ｈ」に設定される。
【００４４】
第７段を参照すると、周期Ｔ１及びＴ３で読み出された指定値「Ｈ」に起因して、周期Ｔ２及びＴ４にマスク信号生成部５０から出力されるマスク信号の値は「Ｈ」に設定される。また周期Ｔ４におけるマスク信号の値が「Ｈ」であるため、ＯＲ演算回路５２により生成される論理和信号によって、周期Ｔ５におけるマスク信号はリセットされ、マスク信号の値は「Ｌ」になる。
【００４５】
第８段を参照すると、イネーブル信号ＥＮが「Ｈ」である期間のうち、マスク信号が「Ｈ」である周期Ｔ２、Ｔ４、Ｔ７…において、読み出しイネーブル信号ＲＥＮが無効化され、読み出しイネーブル信号ＲＥＮの値は「Ｌ」になる。
【００４６】
続いて、補正係数書き換え部３５の構成及び処理について説明する。図７は、補正係数書き換え部３５の一例を示す図である。補正係数書き換え部３５は、移動局装置１が動作を開始する場合、又は使用周波数帯域を変更する場合に、アナログフィルタ３７の周波数特性の補償係数を格納した周波数特性テーブルから、移動局装置１の使用帯域の補償係数を読み出す。補正係数書き換え部３５は、読み出した補償係数を、周波数特性補正部３４が周波数領域信号に乗じる補正係数に変換して、メモリ４０内の補正係数テーブルに格納する。
【００４７】
補正係数書き換え部３５は、不揮発性メモリ６３と、補間部６０と、係数変換部６１と、指定値決定部６２を備える。不揮発性メモリ６３は、周波数特性テーブルを格納する。補間部６０は、周波数特性テーブルに格納された各周波数ｆ０〜ｆＭのそれぞれの補償係数ｃ０〜ｃＭのうち、移動局装置１の使用帯域の範囲に応じた補償係数を読み出す。補間部６０は、周波数特性テーブルに補償係数が格納された各周波数の間に位置するサブキャリアにおける補償係数を線形補間により算出する。
【００４８】
係数変換部６１は、補間部６０により算出された補償係数を、デシベル形式からリニア値へ変換することによって補正係数を決定する。変換後の補正係数は、補正係数テーブルに格納される。指定値決定部６２は、係数変換部６１により変換された補正係数に基づいて、指定値を決定し、補正係数テーブルに格納する。
【００４９】
本実施例によれば、各サブキャリアに対する補正係数をメモリ４０から順次読み出す際に、隣接するサブキャリアに対する補正係数が同じ値であれば、同じ特性補正値を続けて読み出すことを省略することができる。この結果、本実施例によれば、消費電力を低減できる。
【００５０】
また、各サブキャリアに対する補正係数がメモリ４０に格納されているため、補正係数は、移動局装置１のアナログ回路、例えばアナログフィルタ３７の個々の個体差に応じて、適宜書き換えられることができる。本実施例によれば、メモリ４０に格納された補正係数のうち、どの補正係数の読み出しを省略するかを指定する指定値もメモリ４０に格納する。このため、メモリ４０内のどのアドレスに格納された補正係数の読み出しを省略するかを、メモリ４０内に書き込まれた補正係数に応じて適宜変更することができる。
【００５１】
また、補正係数書き換え部３５は、移動局装置１の使用周波数帯の変更に伴って、メモリ４０に格納される補正係数を書き換える。本実施例によれば、指定値をメモリ４０に格納することによって、補正係数の書き換えに伴って、メモリ４０内のどのアドレスに格納された補正係数の読み出しを省略するかを適宜変更することができる。
【００５２】
続いて、周波数特性補正部３４の他の実施例について説明する。図４を参照して上述した周波数特性補正部３４の例では、補正係数テーブルの指定値は、ある補正係数の格納アドレスの次のアドレスから補正係数を読み出すか可否を指定する。例えば、ある補正係数と、その格納アドレスの次のアドレスに格納される補正係数とが同じ値であるか否かを指定する。このため、１つのアドレスに格納される指定値によって、最大１回分の読み出しを省略することができる。
【００５３】
以下に説明する周波数特性補正部３４の実施例における指定値は、ある補正係数の格納アドレスに続く１以上のアドレスであって、補正係数が読み出されないアドレスの数を指定する。例えば、指定値は、ある補正係数の格納アドレスに続く１以上のアドレスであって、ある補正係数と同じ値の補正係数が格納されるアドレスの数を指定する。Ｋビットの指定値を使用すれば、読み出しを省略するアドレス数は０〜（２K−１）個の範囲で指定可能である。
【００５４】
図８は、周波数特性補正部３４の第２例を示す図である。図４に示す周波数特性補正部３４の構成要素と同様の構成要素には図４で使用した参照符号と同じ参照符号を付し、同一の機能については説明を省略する。図示の例では、２ビットの指定値を使用するが、当業者には、２ビットよりも大きな指定数が使用できるように図８を修正することは容易である。
【００５５】
マスク信号生成部は、ＡＮＤ回路５４及び５５、ＯＲ回路５６及び５８、並びにカウンタ５７を備える。カウンタ５７には、クロック信号ＣＬＫが与えられるが、図８において図示を省略する。ＡＮＤ回路５４及び５５は、それぞれ指定値の第１ビット及び第２ビットとタイミングパルス信号ＴＯＰとの論理積信号を生成し、カウンタ５７のカウント数入力端子Ｄ０及びＤ１に入力する。
【００５６】
カウンタ５７は、クロック信号が入力される度に、カウント数入力端子Ｄ０及びＤ１に入力された指定値の分だけ、カウントダウンを行う。カウンタ５７は、現在のカウント値を出力端子Ｑ０及びＱ１から出力する。ＯＲ回路５８は、Ｑ０及びＱ１の論理和信号をマスク信号として生成する。
【００５７】
カウンタ５７によるカウント中は、出力Ｑ０及びＱ１の少なくとも一方が「Ｈ」であるため、マスク信号の値は「Ｈ」に設定される。その結果、読み出しイネーブル信号ＲＥＮが無効化される。カウントが終了すると、カウント終了後にＱ０及びＱ１の値がいずれも「Ｌ」になり、マスク信号の値が「Ｌ」に設定される。その結果、読み出しイネーブル信号ＲＥＮが有効化される。また、タイミングパルス信号ＴＯＰが入力されると、カウント数入力端子Ｄ０及びＤ１の値がいずれも「Ｌ」に設定され、カウンタ５７のカウント数が「０」にリセットされるため、マスク信号の値が「Ｌ」に設定される。
【００５８】
図９を参照して、図８の周波数特性補正部３４の各部の信号のタイムチャートを説明する。タイミングチャートの第１段〜第４段の信号は、それぞれクロック信号ＣＬＫ、タイミングパルス信号ＴＯＰ、イネーブル信号ＥＮ、アドレス生成部４１の生成アドレスＡＤＤを示す。タイミングチャートの第５段及び第６段の信号は、第４段のアドレスＡＤＤに格納される補正係数及び指定値の値を示す。タイミングチャートの第７段〜第９段は、それぞれカウンタ５７の出力、マスク信号及び読み出しイネーブル信号ＲＥＮを示す。
【００５９】
図６の説明と同様に、周期Ｔ（−１）において、タイミングパルス信号ＴＯＰが入力される。また、周波数領域信号が入力される周期Ｔ０〜Ｔ１１９９の間、イネーブル信号ＥＮは値「Ｈ」を持つ。アドレス生成部４１の生成アドレスＡＤＤの値は、周期Ｔ０〜Ｔ１１９９においてそれぞれ「０」〜「１１９９」である。
【００６０】
第５段の補正係数の値に示すように、メモリ４０のアドレス「０」、「１」、「２」、「３」、「４」及び「５」には、それぞれ補正係数「０．９１」、「０．９２」、「０．９２」、「０．９３」、「０．９３」及び「０．９３」が格納されている。また、アドレス「６」、「７」、「８」、「９」、「１０」…には、全て補正係数「０．９４」が格納されている。
【００６１】
第６段の指定値に示すように、メモリ４０のアドレス「０」、「１」、「３」及び「６」には、それぞれ２進数表記で「００」、「０１」、「１０」及び「１１」の値の指定値が格納されている。これらの指定値の１０進表記は、それぞれ「０」、「１」、「２」、及び「３」となる。
【００６２】
アドレス「０」に格納される補正係数と次のアドレス「１」に格納される補正係数の値は異なる。したがって、アドレス「０」の後にカウンタ５７がカウントを行いマスク信号の値が「Ｈ」にならないように、アドレス「０」には、指定値「００」が格納されている。
【００６３】
アドレス「１」に続く１個のアドレス「２」には、アドレス「１」の補正係数「０．９２」と同一の補正係数が格納される。したがって、アドレス「１」の後にカウンタ５７が１クロック周期だけカウントを行い、その間だけマスク信号の値が「Ｈ」になるように、アドレス「１」には、指定値「０１」が格納されている。
【００６４】
また、アドレス「３」に続く２個のアドレス「４」及び「５」には、アドレス「３」の補正係数「０．９３」と同一の補正係数が格納される。したがって、アドレス「３」の後にカウンタ５７が２クロック周期だけカウントを行い、その間だけマスク信号の値が「Ｈ」になるように、アドレス「３」には、指定値「１０」が格納されている。
【００６５】
また、アドレス「６」に続く４個のアドレス「７」〜「１０」には、アドレス「６」の補正係数「０．９４」と同一の補正係数が格納される。しかし、指定値が表現できる最大数は「３」であるため、アドレス「６」の後にカウンタ５７が３クロック周期だけカウントを行い、その間だけマスク信号の値が「Ｈ」になるように、アドレス「６」には、指定値「１１」が格納されている。
【００６６】
第７段を参照すると、カウンタ５７に指定値「００」、「０１」、「１０」及び「１１」が入力された周期Ｔ０、Ｔ１、Ｔ３及びＴ６の次の周期Ｔ１、Ｔ２、Ｔ４及びＴ７に置いて、それぞれカウンタ５７の出力は、「０」、「１」、「２」及び「３」になる。このため、カウンタ５７によるカウントダウンの結果、周期Ｔ３、Ｔ５、Ｔ６、Ｔ８、Ｔ９及びＴ１０におけるカウンタ５７の出力は、それぞれ「０」、「１」、「０」、「２」、「１」及び「０」となる。
【００６７】
第８段を参照すると、カウンタ５７の出力が「０」でない周期Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８及びＴ９において、マスク信号の値は「Ｈ」に設定される。第９段を参照すると、イネーブル信号ＥＮが「Ｈ」である期間のうち、周期Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８及びＴ９において読み出しイネーブル信号ＲＥＮが無効化され、読み出しイネーブル信号ＲＥＮの値は「Ｌ」になる。
【００６８】
本実施例によれば、Ｋビットの指定値を使用することによって、１つのアドレスに格納される指定値に対して、最大（２K−１）個のアドレスの読み出しを省略することができる。このため、読み出し回数を更に低減させて、消費電力を低減することが可能である。
【００６９】
続いて、移動局装置１の他の実施例について説明する。図２を参照して上述した移動局装置１において、周波数特性補正部３４は、送信信号が通過するアナログ回路が送信信号に与える作用の周波数特性を補正した。以下に説明する移動局装置１は、受信信号が通過するアナログ回路が受信信号に与える作用の周波数特性を補正する周波数特性補正部を備える。
【００７０】
図１０は、移動局装置１の構成例の第２例を示す図である。なお、図１０は、以下の説明に関係する機能を中心として示している。移動局装置１は、高速フーリエ変換部６４、周波数特性補正部６５、復調部６６、復号化部６７及び補正係数書き換え部６８を備える。これらの構成要素６４〜６８の処理は、図１に示すＢＢ処理回路１４によって実行される。また、ＲＦ信号処理回路１０は、受信信号をフィルタリングするためのアナログフィルタ６３を備える。なお、添付する図面及び以下の説明において高速フーリエ変換を「ＦＦＴ」と表記することがある。
【００７１】
ＦＦＴ部６４は、アンテナ２により受信されてアナログフィルタ６３を通過したＯＦＤＭＡ信号から、サブキャリアにマッピングされた周波数領域信号を再生する。周波数特性補正部３４は、サブキャリア毎に周波数領域信号に補正係数を乗じることによって、アナログフィルタ６３の周波数特性を補正する。復調部６６は、補正済みの周波数領域信号に対して１次変調に対応する復調処理を施すことによって、チャネル符号化済みの信号を再生する。復号化部６７は、この信号を復号化することにより受信信号を再生する。
【００７２】
補正係数書き換え部６８は、移動局装置１の使用開始時、又は使用周波数帯域の変更があった場合に、周波数特性補正部６５の内蔵メモリに補正係数を書き込む。周波数特性補正部６５及び補正係数書き換え部６８の構成及び処理は、上述の周波数特性補正部３４及び補正係数書き換え部３５の構成及び処理と同様であってよい。
【００７３】
本実施例に示すように、本明細書に開示される特性補正回路及びその処理は、送信回路だけでなく受信回路における補正にも適用可能である。
【００７４】
続いて、通信装置の他の実施例について説明する。本明細書に開示される特性補正回路及びその処理は、移動局装置１だけでなく基地局装置において無線信号を送受信する通信回路にも適用可能である。
【００７５】
図１１は、基地局装置のハードウエア構成の一例を示す図である。基地局装置７０は、ＳＣ−ＦＤＭＡ方式に従って受信信号を復調し、ＯＦＤＭＡ方式に従って送信信号を変調する。基地局装置７０は、アンテナ７１、ＲＦ部７２、ＢＢ処理部７３、制御部７４及びネットワークインタフェース７５を備える。
【００７６】
アンテナ７１は、移動局装置１から到来する電波を受信しＲＦ部７２へ入力する。また、アンテナ７１は、ＲＦ部７２から出力される無線周波数信号を空間中に送信する。ＲＦ部７２は、ＢＢ処理部７３から入力されるディジタル形式のＢＢ信号をアナログ信号に変換し、無線周波数信号に変換してアンテナ７１へ供給する。また、ＲＦ部７２は、アンテナ７１から入力される無線周波数信号の周波数を変換した後にディジタル信号に変換することによりＢＢ信号を再生する。ＲＦ部７２は、再生したＢＢ信号をＢＢ処理部７３へ入力する。ＲＦ部７２は、ＲＦ信号処理回路７６、ＬＮＡ７７、ＰＡ７８及びＳＷ７９を備える。これらの構成要素７６〜７９の機能は、図１のＲＦ信号処理回路１０、ＬＮＡ１１、ＰＡ１２及びＳＷ１３と同様である。
【００７７】
ＢＢ処理部７３は、送信及び受信されるディジタル形式のベースバンド信号に対する信号処理を行う。ある実施例においてＢＢ処理部７３は、以下に説明する信号処理を、論理回路によって実行してよい。このような論理回路は、たとえは大規模集積回路ＬＳＩ（large scale integration）や、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてよい。また、ＢＢ処理部７３は、以下に説明する信号処理を実行するプロセッサと、このプロセッサにより実行されるプログラムを格納するメモリによって実現されてよい。ＢＢ処理部７３は、ベースバンド信号の１次変復調処理、ＳＣ−ＦＤＭＡ方式に従う変調処理、ＯＦＤＭＡ方式に従う復調処理を実行する。
【００７８】
制御部７４は、各移動局装置１に割り当てるリソース制御処理や、ハンドオーバ処理、呼接続処理など、基地局装置７０の制御処理を行う。ある実施例において制御部７４は、以下に説明する信号処理を、論理回路によって実行してよい。このような論理回路は、たとえは大規模集積回路ＬＳＩ（large scale integration）や、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてよい。また、制御部７４は、以下に説明する信号処理を実行するプロセッサと、このプロセッサにより実行されるプログラムを格納するメモリによって実現されてよい。ネットワークインタフェース７５は、有線ネットワークを介した、基地局装置７０と他の基地局装置や上位のネットワーク装置との間の信号の送受のための信号処理を行う。
【００７９】
図１２は、基地局装置７０の構成例の第１例を示す図である。なお、図１２は、以下の説明に関係する機能を中心として示している。ＢＢ処理部７３は、符号化部８５、変調部８６、周波数特性補正部８７、ＩＦＦＴ部８８、補正係数書き換え部８９を備える。また、ＲＦ信号処理回路７６は、送信信号をフィルタリングするためのアナログフィルタ９０を備える。
【００８０】
符号化部８５は、送信信号のチャネル符号化を行う。変調部８６は、符号化された信号の１次変調を行う。周波数特性補正部８７は、各サブキャリアにマッピングされる周波数領域信号のそれぞれに補正係数を乗じることによって、アナログフィルタ９０の周波数特性を補正する。ＩＦＦＴ部８８は、周波数領域信号にＩＦＦＴ処理を施すことによって、ＯＦＤＭＡ信号を生成する。ＯＦＤＭＡ信号は、ＲＦ信号処理回路７６のアナログフィルタ９０を通過した後、アンテナ７１から送信される。
【００８１】
補正係数書き換え部８９は、送信相手の移動局装置１の使用開始時、移動局装置１に割り当てた使用周波数帯域の変更があった場合に、周波数特性補正部８７が使用する補正係数を書き換える。周波数特性補正部８７及び補正係数書き換え部８９の処理は、上述の周波数特性補正部３４及び補正係数書き換え部３５の処理と同様であってよい。
【００８２】
本実施例に示すように、本明細書に開示される特性補正回路及びその処理は、移動局装置だけでなく、基地局装置の送信回路における補正にも適用可能である。
【００８３】
続いて、基地局装置７０の他の実施例について説明する。基地局装置７０は、受信信号が通過するアナログ回路が受信信号に与える作用の周波数特性を補正する周波数特性補正部を備えていてもよい。図１３は、基地局装置７０の構成例の第２例を示す図である。なお、図１３は、以下の説明に関係する機能を中心として示している。基地局装置７０は、ＦＦＴ部９２、周波数特性補正部９３、デマッピング部９４、逆離散フーリエ変換部９５、復調部９６、復号化部９７及び補正係数書き換え部９８を備える。また、ＲＦ信号処理回路７６は、受信信号をフィルタリングするためのアナログフィルタ９１を備える。なお、添付する図面及び以下の説明において逆離散フーリエ変換を「ＩＤＦＴ」と表記することがある。
【００８４】
ＦＦＴ部９２は、アンテナ７１により受信されてアナログフィルタ９１を通過したＳＣ−ＦＤＭＡ信号から、サブキャリアにマッピングされた周波数領域信号を再生する。周波数特性補正部９３は、サブキャリア毎に周波数領域信号に補正係数を乗じることによって、アナログフィルタ９１の周波数特性を補正する。
【００８５】
デマッピング部９４は、サブキャリアにマッピングされた周波数領域信号のうち、各移動局装置１に割り当てた周波数領域信号を抽出する。ＩＤＦＴ部９５は、ＩＤＦＴ処理を施すことによって抽出された周波数領域信号を時間領域信号に変換する。復調部９６は、変換後の時間領域信号に対して１次変調に対応する復調処理を施すことによって、チャネル符号化済みの信号を再生する。復号化部９７は、この信号を復号化することにより受信信号を再生する。
【００８６】
補正係数書き換え部９８は、送信相手の移動局装置１の使用開始時、又は移動局装置１に割り当てた使用周波数帯域の変更があった場合に、周波数特性補正部９３が使用する補正係数を書き換える。周波数特性補正部９３及び補正係数書き換え部９８の処理は、上述の周波数特性補正部３４及び補正係数書き換え部３５の処理と同様であってよい。
【００８７】
本実施例に示すように、本明細書に開示される特性補正回路及びその処理は、基地局装置の送信回路だけでなく受信回路における補正にも適用可能である。
【符号の説明】
【００８８】
１ 移動局装置
３４ 周波数特性補正部
３７ アナログフィルタ
４０ メモリ
４１ アドレス生成部
５０ マスク信号生成部
７０ 基地局装置
【技術分野】
【０００１】
本明細書で論じられる実施態様は、特定の物理量の変化に起因して電気回路が電気信号に及ぼす作用量が変化する特性を補正する補正回路及びこのような補正回路を利用する通信装置に関する。
【背景技術】
【０００２】
電気回路が電気信号に及ぼす作用量は、特定の物理量の変化に起因して変化する特性を持つ。このような電気回路、作用量及び特性の例としては、例えば、アナログフィルタの通過利得の周波数特性、アナログ回路の利得の温度特性、出力アンプの利得の歪み特性などがある。
【０００３】
このような作用量に関して、物理量の変化に対する特性が既知であればこの特性と逆の特性を持つ補正値を電気信号に乗ずれば特性を補正することができる。本明細書において、特定の物理量の変化に起因して変化する、電気回路が電気信号に及ぼす作用量の特性の補正に用いる補正値を「特性補正値」と表記することがある。
【０００４】
例えば、アナログ系回路の周波数特性に応じた補正値を格納する補正値記憶部と、サブキャリア信号にこの補正値を掛け合わせる補正部を有する無線装置が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３２９５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述の無線装置の場合、物理量の変化に対する作用量の変化の割合が小さいと、異なる物理量に対する複数の補正値を補正値記憶部からそれぞれ読み出した場合に、同じ補正値が続けて読み出されることが生じる。このような場合に、同じ補正値をメモリから続けて読み出すことを省略できれば消費電力を低減できる。
【０００７】
開示の装置は、特定の物理量の変化に起因して生じる電気回路の特性変化に応じた補正値を記憶した記憶素子から、同じ値の補正値が続けて読み出される機会を低減することを目的とする。
【課題を解決するための手段】
【０００８】
装置の一観点によれば補正回路が与えられる。補正回路は、読み出し順序が定められる複数アドレスの各々に、補正値と、このアドレスの次に続く少なくとも１つのアドレスから他の補正値を読み出す可否を指定する指定値と、が格納されるメモリ、読み出し順序に従いメモリの読み出しアドレスを生成するアドレス生成回路、及び、第１アドレスの次に続く少なくとも１つの第２アドレスへと読み出しアドレスが変化する場合に、第１アドレスから読み出される指定値に基づいて、メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路を備える。
【０００９】
装置の他の一観点によれば通信装置が与えられる。通信装置は、送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、読み出し順序が定められる複数アドレスの各々に、各サブキャリアにおけるアナログ回路の周波数特性を補正する補正値と、このアドレスの次に続く少なくとも１つのアドレスから他の補正値を読み出す可否を指定する指定値が格納されるメモリ、読み出し順序に従いメモリの読み出しアドレスを生成するアドレス生成回路、メモリから読み出した補正値に基づいてサブキャリアにそれぞれマッピングされる通信信号の信号成分を補正する補正回路、及び、第１アドレスの次に続く少なくとも１つの第２アドレスへと読み出しアドレスが変化する場合に、第１アドレスから読み出される指定値に基づいて、メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路を備える。
【００１０】
装置の他の一観点によれば通信装置が与えられる。通信装置は、送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、サブキャリアの配置順に並ぶ複数アドレスに、各サブキャリアにおけるアナログ回路の周波数特性をそれぞれ補正する補正値が格納されるメモリ、メモリから読み出した補正値に基づいてサブキャリアにマッピングされる通信信号の各信号成分を補正する補正回路、及び、第１サブキャリアにおける補正値と第１サブキャリアに隣接する第２サブキャリアにおける補正値との差が所定範囲内の場合に、第１サブキャリアにおける補正値に続いてメモリから第２サブキャリアの補正値を読み出すためのイネーブル信号を無効にするイネーブル制御回路を備える。
【発明の効果】
【００１１】
本件開示の補正回路または通信装置によれば、特定の物理量の変化に起因して生じる電気回路の特性変化に応じた補正値を記憶した記憶素子から、同じ値の補正値が続けて読み出される機会を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】移動局装置のハードウエア構成の一例を示す図である。
【図２】移動局装置の構成例の第１例を示す図である。
【図３】アナログフィルタの通過利得の周波数特性図である。
【図４】周波数特性補正部の第１例を示す図である。
【図５】補正係数テーブルの一例を示す図である。
【図６】図４の周波数特性補正部の各部の信号のタイムチャートである。
【図７】補正係数書き換え部の一例を示す図である。
【図８】周波数特性補正部の第２例を示す図である。
【図９】図８の周波数特性補正部の各部の信号のタイムチャートである。
【図１０】移動局装置の構成例の第２例を示す図である。
【図１１】基地局装置のハードウエア構成の一例を示す図である。
【図１２】基地局装置の構成例の第１例を示す図である。
【図１３】基地局装置の構成例の第２例を示す図である。
【発明を実施するための形態】
【００１３】
以下、添付する図面を参照して実施例について説明する。以下の説明では、補正値の例として、送信信号又は受信信号が通過する通信装置のアナログ回路の周波数特性を補正する補正係数を用いる特性補正回路について説明する。ある実施例における説明では、より具体的に、送信信号又は受信信号をフィルタリングするアナログフィルタの周波数特性を補正する補正係数を用いる特性補正回路について説明する。但し、本明細書に開示される特性補正回路は、以下に記載される実施例に限定されることなく、特定の物理量の変化に起因して変化する様々な電気回路の特性を補正する回路に適用可能である。
【００１４】
以下では、本願の補正回路が適用される装置の一例として、移動局装置に適用する実施例を説明する。図１は、開示の移動局装置のハードウエア構成の一例を示す図である。移動局装置１は、ＳＣ−ＦＤＭＡ（Single-Carrier Frequency-Division Multiple. Access）方式に従って送信信号を変調し、ＯＦＤＭＡ（Orthogonal Frequency Division Multiple Access）方式に従って受信信号を復調する。
【００１５】
移動局装置１は、アンテナ２、ＲＦ部（無線部）３、システム制御部４、アプリケーション部５及び入出力部６を備える。なお、添付する図面及び以下の説明において無線周波数を「ＲＦ」と表記することがある。アンテナ２は、基地局装置から到来する電波を受信しＲＦ部３へ入力する。また、アンテナ２は、ＲＦ部３から出力される無線周波数信号を空間中に送信する。
【００１６】
ＲＦ部３は、システム制御部４から入力されるディジタル形式のベースバンド信号をアナログ信号に変換し、無線周波数信号に変換してアンテナ２へ供給する。また、ＲＦ部３は、アンテナ２から入力される無線周波数信号の周波数を変換した後にディジタル信号に変換することによりベースバンド信号を再生する。ＲＦ部３は、再生したベースバンド信号をシステム制御部４へ入力する。ＲＦ部３は、ＲＦ信号処理回路１０、低雑音増幅器１１、電力増幅器１２及びスイッチ１３を備える。なお、添付する図面及び以下の説明において低雑音増幅器、電力増幅器及びスイッチを、それぞれ「ＬＮＡ」、「ＰＡ」及び「ＳＷ」と表記することがある。
【００１７】
ＲＦ信号処理回路１０は、信号の周波数変換及びフィルタリングを行う。ＬＮＡ１１及びＰＡ１２は、それぞれ受信信号及び送信信号の電力を増幅する。ＳＷ１３は、時分割によってアンテナ２による送信及び受信を切り換える。システム制御部４は、送信及び受信されるディジタル形式のベースバンド信号に対する信号処理、及び送受信される音声信号、画像信号及び映像信号の符号化及び復号化処理を行う。なお、添付する図面及び以下の説明においてベースバンドを「ＢＢ」と表記することがある。システム制御部４は、ＢＢ処理回路１４及びマルチメディアプロセッサ１５を備える。
【００１８】
ＢＢ処理回路１４は、送信及び受信されるディジタル形式のベースバンド信号に対する信号処理を行う。ある実施例においてＢＢ処理回路１４は、以下に説明する信号処理を、論理回路によって実行してよい。このような論理回路は、たとえは大規模集積回路ＬＳＩ（large scale integration）や、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてよい。また、ＢＢ処理回路１４は、以下に説明する信号処理を実行するプロセッサと、このプロセッサにより実行されるプログラムを格納するメモリによって実現されてよい。ＢＢ処理回路１４は、ベースバンド信号の１次変復調処理、ＳＣ−ＦＤＭＡ方式に従う変調処理、ＯＦＤＭＡ方式に従う復調処理を実行する。
【００１９】
アプリケーション部５は、移動局装置１が送受信するユーザデータに関連する情報処理を実施する。アプリケーション部５は、ユーザデータの情報処理を実行するアプリケーションプロセッサ１６と、アプリケーションプロセッサ１６により実行されるアプリケーションプログラムを記憶する記憶部１７を備える。
【００２０】
入出力部６は、移動局装置１に対するユーザデータの入力の受け付け、又は移動局装置１からのユーザデータの出力を行う。入出力部６は、例えばマイク１８、キーパッド１９、カメラ２０、スピーカ２１、表示装置２２、メモリカードスロット２３、ＧＰＳ（Global Positioning System）装置２４や、非接触ＩＣ（integrated circuit）カードもしくはその読み取り装置２５を備えていてよい。
【００２１】
図２は、図１に示すハードウエアによって実現される移動局装置１の構成例の第１例を示す図である。なお、図２は、以下の説明に関係する機能を中心として示している。移動局装置１は、符号化部３０、変調部３１、離散フーリエ変換部３２、マッピング部３３、周波数特性補正部３４、補正係数書き換え部３５、逆高速フーリエ変換部３６を備える。これらの構成要素３０〜３６の処理は、図１に示すＢＢ処理回路１４によって実行される。また、ＲＦ信号処理回路１０は、送信信号をフィルタリングするためのアナログフィルタ３７を備える。なお、添付する図面及び以下の説明において離散フーリエ変換及び逆高速フーリエ変換を、それぞれ「ＤＦＴ」及び「ＩＦＦＴ」と表記することがある。
【００２２】
符号化部３０は、送信信号のチャネル符号化を行う。変調部３１は、符号化された信号の１次変調を行う。ＤＦＴ部３２は、ＤＦＴ処理によって、１次変調された送信信号を周波数領域信号へ変換する。マッピング部３３は、ＤＦＴ部３２から出力される周波数領域信号を、予め割り当てられたサブキャリアへマッピングする。
【００２３】
周波数特性補正部３４は、アナログフィルタ３７の通過利得の周波数特性の補正係数を格納する。図３を参照して、アナログフィルタ３７の通過利得の周波数特性とその補正係数を説明する。アナログフィルタ３７を通過する信号の通過利得の大きさは通過する信号の周波数によって変化する。図３において、通過利得の周波数特性を実線にて示す。
【００２４】
周波数特性補正部３４は、各サブキャリアの周波数毎に補正係数を内蔵メモリに格納する。補正係数の値は、補正係数の周波数特性が、アナログフィルタ３７の周波数特性と逆の特性を持つように定められる。図３において、補正係数の周波数特性を一点鎖線にて示す。この補正係数を各サブキャリアの信号に乗じると、周波数特性補正部３４とアナログフィルタ３７が与える利得を、サブキャリアに関わらず一様にすることができる。
【００２５】
図２を参照する。周波数特性補正部３４は、サブキャリア毎に周波数領域信号に補正係数を乗じることによって、アナログフィルタ３７の周波数特性を補正する。
【００２６】
補正係数書き換え部３５は、移動局装置１の動作開始時に、周波数特性補正部３４の内蔵メモリに補正係数を書き込む。または、補正係数書き換え部３５は、移動局装置１の使用周波数帯域の変更があった場合に、周波数特性補正部３４の内蔵メモリに格納される補正係数を書き換える。ＩＦＦＴ部３６は、ＩＦＦＴ処理によって、周波数特性補正部３４によって補正された各サブキャリアの周波数領域信号を時間領域信号へ変換する。ＩＦＦＴ部３６から出力される時間領域信号は、アナログフィルタ３７によってフィルタリングされた後に、アンテナ２を介して空間中へ送信される。
【００２７】
図４は、周波数特性補正部３４の第１例を示す図である。周波数特性補正部３４は、メモリ４０、アドレス生成部４１、フリップフロップ４２ｉ、４２ｑ、４３、４５ｉ、４５ｑ、４７ｉ及び４７ｑ、乗算器４４ｉ及び４４ｑ、ビット切り出し器４６ｉ及び４６ｑ、マスク信号生成部５０及びＡＮＤ回路５１を備える。添付する図面及び以下の説明においてフリップフロップを、「ＦＦ」と表記することがある。また、アドレス生成部４１、各フリップフロップ４２ｉ、４２ｑ、４３、４５ｉ、４５ｑ、４７ｉ及び４７ｑにはクロック信号ＣＬＫが与えられるが、図４において図示を省略する。
【００２８】
マッピング部３３から出力される周波数領域信号のｎビットのＩ成分信号及びＱ成分信号は、サブキャリアの配列順に周波数特性補正部３４へ入力される。入力されたＩ成分信号及びＱ成分信号は、それぞれＦＦ４２ｉ及び４２ｑにラッチされる。メモリ４０には、サブキャリア毎に乗じるべき補正係数がサブキャリアの配列順に格納されている。
【００２９】
図５は、メモリ４０に記憶され、サブキャリア毎に乗じるべき補正係数が格納される補正係数テーブルの一例を示す図である。補正係数テーブルは、情報要素「サブキャリア」、「補正係数」及び「指定値」を含んでいてよい。情報要素「サブキャリア」は、マッピング部３３から出力される周波数領域信号の各サブキャリアの識別子を示す。
【００３０】
情報要素「補正係数」は、各サブキャリアに乗じるべき補正係数を示す。情報要素「指定値」は、この指定値に対応する補正係数の格納アドレスの次のアドレスから補正係数を読み出すか可否を指定する指定値を示す。図５の例では、例えば識別子「０」が割り当てられる最初のサブキャリアに乗じる補正係数の値は「ａ０」である。また、この補正係数に対応して補正係数テーブルに格納される指定値の値は、「ｖ０」である。指定値「ｖ０」は、この補正係数が格納される次のアドレス、すなわち、識別子「１」が割り当てられる最初のサブキャリアに乗じる補正係数の読み出し可否を示す。なお、本実施例では情報要素「補正係数」及び「指定値」のそれぞれのビット数は、ｍビット及び１ビットである。
【００３１】
例えば、指定値は、読み出し可否をそれぞれ論理値「Ｌ」及び「Ｈ」に対応する値で示すフラグ情報であってよい。例えば、指定値は、この指定値に対応して格納される補正係数と、この補正係数の格納アドレスの次のアドレスに格納される補正係数とが同一である場合には値「Ｈ」を有し、そうでない場合には値「Ｌ」を有していてよい。
【００３２】
図４を参照する。Ｉ成分信号及びＱ成分信号が入力される間、周波数特性補正部３４に、値「Ｈ」を持つイネーブル信号ＥＮが入力される。また、タイミングパルス信号ＴＯＰとして値「Ｈ」のパルス信号が入力されることにより、先頭のサブキャリアにマッピングされたＩ成分信号及びＱ成分信号が入力されるタイミングが示される。アドレス生成部４１は、イネーブル信号ＥＮが「Ｈ」である間、クロック信号によってメモリ４０の読み出しアドレスＡＤＤの値をインクリメントする。また、タイミングパルス信号ＴＯＰをロード端子ＬＤにて受信し、先頭のサブキャリアにマッピングされたＩ成分信号及びＱ成分信号が入力されると、アドレスＡＤＤの値を「０」にリセットする。
【００３３】
アドレス生成部４１から出力されるアドレスＡＤＤは、メモリ４０のアドレス端子に入力される。読み出しイネーブル信号ＲＥＮが「Ｈ」である場合には、メモリ４０からデータＤＡＴＡとして出力される補正係数及び指定値は、アドレスの変更に応じて更新される。メモリ４０から読み出された補正係数はＦＦ４３にラッチされ、次のクロック周期で、乗算器４４ｉ及び４４ｑによりＩ成分信号及びＱ成分信号に乗じられる。
【００３４】
補正係数が乗じられることによって補正されたＩ成分信号及びＱ成分信号の有効ビット数は、ｋビットに増加するが、その後、ＦＦ４５ｉ及び４５ｑを経てビット切り出し器４６ｉ及び４６ｑに入力される。Ｉ成分信号及びＱ成分信号は、ビット切り出し器４６ｉ及び４６ｑによってそのビット数が削減され、ＦＦ４７ｉ及び４７ｑを経て周波数特性補正部３４から出力される。
【００３５】
メモリ４０から読み出された指定値は、マスク信号生成部５０に入力される。マスク信号生成部５０は、指定値に基づいて、メモリ４０の読み出しイネーブル信号ＲＥＮを無効化するマスク信号を生成する。マスク信号の値が「Ｈ」及び「Ｌ」である場合に、メモリ４０の読み出しイネーブル信号ＲＥＮはそれぞれ無効及び有効になる。ＡＮＤ回路５１は、イネーブル信号ＥＮと、マスク信号生成部５０により生成されるマスク信号の反転信号の論理積信号を、読み出しイネーブル信号ＲＥＮとして生成する。すなわち、ＡＮＤ回路５１は、マスク信号によって読み出しイネーブル信号ＲＥＮを無効化する。
【００３６】
マスク信号生成部５０は、ＯＲ演算回路５２、ＡＮＤ演算回路５３及びＦＦ５４を備える。ＯＲ演算回路５２は、タイミングパルス信号ＴＯＰと、ＦＦ５４からＡＮＤ回路５１へ出力されるマスク信号の論理和信号を生成する。ＡＮＤ演算回路５３は、この論理和信号と指定値が指定する論理値との間の論理積信号を、次のアドレスのデータを読み出すクロック周期で読み出しイネーブル信号ＲＥＮを無効化するマスク信号として生成する。
【００３７】
読み出しイネーブル信号ＲＥＮを無効化されると、アドレス生成部４１から出力されるアドレスＡＤＤが変化してもメモリ４０から出力されるデータは更新されない。したがって、連続するアドレスに同じ補正係数が格納される場合、２番目のアドレスから補正係数を読み出す周期で読み出しイネーブル信号ＲＥＮを無効化することにより、同一の補正係数の重複読み出しが回避される。
【００３８】
ＯＲ演算回路５２により生成される論理和信号によって、タイミングパルス信号ＴＯＰ又は、現在、読み出しイネーブル信号ＲＥＮを無効化しているマスク信号の値が「Ｈ」である場合は、ＦＦ５４にラッチされるマスク信号の値は「Ｌ」にリセットされる。それ以外の場合には、指定値が「Ｈ」であれば、ＦＦ５４にラッチされるマスク信号の値は「Ｈ」に設定される。
【００３９】
タイミングパルス信号ＴＯＰの値によってマスク信号を「Ｌ」にリセットするのは、動作開始時に最初に先頭のサブキャリアが入力された場合は、必ず補正係数をメモリ４０から読み出すためである。現在のマスク信号の値が「Ｈ」の場合にマスク信号を「Ｌ」にリセットするのは、マスク信号の値が「Ｈ」のまま固定されることを防ぐためである。すなわち、マスク信号が読み出しイネーブル信号ＲＥＮを無効化している間は、メモリ４０から出力される指定値の値は、読み出し不可を示す前回値「Ｈ」の値のまま更新されない。このため、マスク信号生成部５０は、ＦＦ５４から出力されるマスク信号の値が「Ｈ」の期間において、ＦＦ５４がラッチするマスク信号の値を「Ｌ」をリセットする。
【００４０】
続いて、図６を参照して周波数特性補正部３４の各部の信号のタイムチャートを説明する。タイミングチャートの第１段〜第４段、第７段及び第８段の信号は、それぞれクロック信号ＣＬＫ、タイミングパルス信号ＴＯＰ、イネーブル信号ＥＮ、アドレス生成部４１の生成アドレスＡＤＤ、マスク信号及び読み出しイネーブル信号ＲＥＮを示す。タイミングチャートの第５段及び第６段の信号は、第４段のアドレスＡＤＤに格納される補正係数及び指定値の値を示す。
【００４１】
いま、周期Ｔ０、Ｔ１、…Ｔ１１９９においてそれぞれ第１番目〜第１２００番目のサブキャリアにマッピングされた周波数領域信号が周波数特性補正部３４に入力される。周期Ｔ０に先行する周期Ｔ（−１）において、先頭サブキャリアの信号の入力タイミングを指定するためのタイミングパルス信号ＴＯＰが入力される。また、周波数領域信号が入力される周期Ｔ０〜Ｔ１１９９の間、イネーブル信号ＥＮは値「Ｈ」を持つ。タイミングパルス信号ＴＯＰによるリセット、及びイネーブル信号ＥＮの入力によって、アドレス生成部４１の生成アドレスＡＤＤの値は、周期Ｔ０〜Ｔ１１９９においてそれぞれ「０」〜「１１９９」になる。
【００４２】
第５段の補正係数の値に示すように、メモリ４０のアドレス「０」、「１」、「２」、「３」、「４」、「５」…には、それぞれ補正係数「０．９１」、「０．９２」、「０．９２」、「０．９３」、「０．９３」、「０．９３」…が格納されている。また、第６段の指定値に示すように、メモリ４０のアドレス「０」、「１」、「２」、「３」、「４」、「５」…には、それぞれ指定値「Ｌ」、「Ｈ」、「Ｌ」、「Ｈ」、「Ｈ」、「Ｌ」…が格納されている。
【００４３】
アドレス「１」及び「２」には、同一の補正係数「０．９２」が格納される。このため、アドレス「１」から読み出した補正係数と同じ補正係数を周期Ｔ２に読み出すことを停止するように、アドレス「１」に格納される指定値は「Ｈ」に設定される。また、アドレス「３」〜「５」には、同一の補正係数「０．９３」が格納される。このため、アドレス「３」及び「４」に格納される指定値は「Ｈ」に設定される。
【００４４】
第７段を参照すると、周期Ｔ１及びＴ３で読み出された指定値「Ｈ」に起因して、周期Ｔ２及びＴ４にマスク信号生成部５０から出力されるマスク信号の値は「Ｈ」に設定される。また周期Ｔ４におけるマスク信号の値が「Ｈ」であるため、ＯＲ演算回路５２により生成される論理和信号によって、周期Ｔ５におけるマスク信号はリセットされ、マスク信号の値は「Ｌ」になる。
【００４５】
第８段を参照すると、イネーブル信号ＥＮが「Ｈ」である期間のうち、マスク信号が「Ｈ」である周期Ｔ２、Ｔ４、Ｔ７…において、読み出しイネーブル信号ＲＥＮが無効化され、読み出しイネーブル信号ＲＥＮの値は「Ｌ」になる。
【００４６】
続いて、補正係数書き換え部３５の構成及び処理について説明する。図７は、補正係数書き換え部３５の一例を示す図である。補正係数書き換え部３５は、移動局装置１が動作を開始する場合、又は使用周波数帯域を変更する場合に、アナログフィルタ３７の周波数特性の補償係数を格納した周波数特性テーブルから、移動局装置１の使用帯域の補償係数を読み出す。補正係数書き換え部３５は、読み出した補償係数を、周波数特性補正部３４が周波数領域信号に乗じる補正係数に変換して、メモリ４０内の補正係数テーブルに格納する。
【００４７】
補正係数書き換え部３５は、不揮発性メモリ６３と、補間部６０と、係数変換部６１と、指定値決定部６２を備える。不揮発性メモリ６３は、周波数特性テーブルを格納する。補間部６０は、周波数特性テーブルに格納された各周波数ｆ０〜ｆＭのそれぞれの補償係数ｃ０〜ｃＭのうち、移動局装置１の使用帯域の範囲に応じた補償係数を読み出す。補間部６０は、周波数特性テーブルに補償係数が格納された各周波数の間に位置するサブキャリアにおける補償係数を線形補間により算出する。
【００４８】
係数変換部６１は、補間部６０により算出された補償係数を、デシベル形式からリニア値へ変換することによって補正係数を決定する。変換後の補正係数は、補正係数テーブルに格納される。指定値決定部６２は、係数変換部６１により変換された補正係数に基づいて、指定値を決定し、補正係数テーブルに格納する。
【００４９】
本実施例によれば、各サブキャリアに対する補正係数をメモリ４０から順次読み出す際に、隣接するサブキャリアに対する補正係数が同じ値であれば、同じ特性補正値を続けて読み出すことを省略することができる。この結果、本実施例によれば、消費電力を低減できる。
【００５０】
また、各サブキャリアに対する補正係数がメモリ４０に格納されているため、補正係数は、移動局装置１のアナログ回路、例えばアナログフィルタ３７の個々の個体差に応じて、適宜書き換えられることができる。本実施例によれば、メモリ４０に格納された補正係数のうち、どの補正係数の読み出しを省略するかを指定する指定値もメモリ４０に格納する。このため、メモリ４０内のどのアドレスに格納された補正係数の読み出しを省略するかを、メモリ４０内に書き込まれた補正係数に応じて適宜変更することができる。
【００５１】
また、補正係数書き換え部３５は、移動局装置１の使用周波数帯の変更に伴って、メモリ４０に格納される補正係数を書き換える。本実施例によれば、指定値をメモリ４０に格納することによって、補正係数の書き換えに伴って、メモリ４０内のどのアドレスに格納された補正係数の読み出しを省略するかを適宜変更することができる。
【００５２】
続いて、周波数特性補正部３４の他の実施例について説明する。図４を参照して上述した周波数特性補正部３４の例では、補正係数テーブルの指定値は、ある補正係数の格納アドレスの次のアドレスから補正係数を読み出すか可否を指定する。例えば、ある補正係数と、その格納アドレスの次のアドレスに格納される補正係数とが同じ値であるか否かを指定する。このため、１つのアドレスに格納される指定値によって、最大１回分の読み出しを省略することができる。
【００５３】
以下に説明する周波数特性補正部３４の実施例における指定値は、ある補正係数の格納アドレスに続く１以上のアドレスであって、補正係数が読み出されないアドレスの数を指定する。例えば、指定値は、ある補正係数の格納アドレスに続く１以上のアドレスであって、ある補正係数と同じ値の補正係数が格納されるアドレスの数を指定する。Ｋビットの指定値を使用すれば、読み出しを省略するアドレス数は０〜（２K−１）個の範囲で指定可能である。
【００５４】
図８は、周波数特性補正部３４の第２例を示す図である。図４に示す周波数特性補正部３４の構成要素と同様の構成要素には図４で使用した参照符号と同じ参照符号を付し、同一の機能については説明を省略する。図示の例では、２ビットの指定値を使用するが、当業者には、２ビットよりも大きな指定数が使用できるように図８を修正することは容易である。
【００５５】
マスク信号生成部は、ＡＮＤ回路５４及び５５、ＯＲ回路５６及び５８、並びにカウンタ５７を備える。カウンタ５７には、クロック信号ＣＬＫが与えられるが、図８において図示を省略する。ＡＮＤ回路５４及び５５は、それぞれ指定値の第１ビット及び第２ビットとタイミングパルス信号ＴＯＰとの論理積信号を生成し、カウンタ５７のカウント数入力端子Ｄ０及びＤ１に入力する。
【００５６】
カウンタ５７は、クロック信号が入力される度に、カウント数入力端子Ｄ０及びＤ１に入力された指定値の分だけ、カウントダウンを行う。カウンタ５７は、現在のカウント値を出力端子Ｑ０及びＱ１から出力する。ＯＲ回路５８は、Ｑ０及びＱ１の論理和信号をマスク信号として生成する。
【００５７】
カウンタ５７によるカウント中は、出力Ｑ０及びＱ１の少なくとも一方が「Ｈ」であるため、マスク信号の値は「Ｈ」に設定される。その結果、読み出しイネーブル信号ＲＥＮが無効化される。カウントが終了すると、カウント終了後にＱ０及びＱ１の値がいずれも「Ｌ」になり、マスク信号の値が「Ｌ」に設定される。その結果、読み出しイネーブル信号ＲＥＮが有効化される。また、タイミングパルス信号ＴＯＰが入力されると、カウント数入力端子Ｄ０及びＤ１の値がいずれも「Ｌ」に設定され、カウンタ５７のカウント数が「０」にリセットされるため、マスク信号の値が「Ｌ」に設定される。
【００５８】
図９を参照して、図８の周波数特性補正部３４の各部の信号のタイムチャートを説明する。タイミングチャートの第１段〜第４段の信号は、それぞれクロック信号ＣＬＫ、タイミングパルス信号ＴＯＰ、イネーブル信号ＥＮ、アドレス生成部４１の生成アドレスＡＤＤを示す。タイミングチャートの第５段及び第６段の信号は、第４段のアドレスＡＤＤに格納される補正係数及び指定値の値を示す。タイミングチャートの第７段〜第９段は、それぞれカウンタ５７の出力、マスク信号及び読み出しイネーブル信号ＲＥＮを示す。
【００５９】
図６の説明と同様に、周期Ｔ（−１）において、タイミングパルス信号ＴＯＰが入力される。また、周波数領域信号が入力される周期Ｔ０〜Ｔ１１９９の間、イネーブル信号ＥＮは値「Ｈ」を持つ。アドレス生成部４１の生成アドレスＡＤＤの値は、周期Ｔ０〜Ｔ１１９９においてそれぞれ「０」〜「１１９９」である。
【００６０】
第５段の補正係数の値に示すように、メモリ４０のアドレス「０」、「１」、「２」、「３」、「４」及び「５」には、それぞれ補正係数「０．９１」、「０．９２」、「０．９２」、「０．９３」、「０．９３」及び「０．９３」が格納されている。また、アドレス「６」、「７」、「８」、「９」、「１０」…には、全て補正係数「０．９４」が格納されている。
【００６１】
第６段の指定値に示すように、メモリ４０のアドレス「０」、「１」、「３」及び「６」には、それぞれ２進数表記で「００」、「０１」、「１０」及び「１１」の値の指定値が格納されている。これらの指定値の１０進表記は、それぞれ「０」、「１」、「２」、及び「３」となる。
【００６２】
アドレス「０」に格納される補正係数と次のアドレス「１」に格納される補正係数の値は異なる。したがって、アドレス「０」の後にカウンタ５７がカウントを行いマスク信号の値が「Ｈ」にならないように、アドレス「０」には、指定値「００」が格納されている。
【００６３】
アドレス「１」に続く１個のアドレス「２」には、アドレス「１」の補正係数「０．９２」と同一の補正係数が格納される。したがって、アドレス「１」の後にカウンタ５７が１クロック周期だけカウントを行い、その間だけマスク信号の値が「Ｈ」になるように、アドレス「１」には、指定値「０１」が格納されている。
【００６４】
また、アドレス「３」に続く２個のアドレス「４」及び「５」には、アドレス「３」の補正係数「０．９３」と同一の補正係数が格納される。したがって、アドレス「３」の後にカウンタ５７が２クロック周期だけカウントを行い、その間だけマスク信号の値が「Ｈ」になるように、アドレス「３」には、指定値「１０」が格納されている。
【００６５】
また、アドレス「６」に続く４個のアドレス「７」〜「１０」には、アドレス「６」の補正係数「０．９４」と同一の補正係数が格納される。しかし、指定値が表現できる最大数は「３」であるため、アドレス「６」の後にカウンタ５７が３クロック周期だけカウントを行い、その間だけマスク信号の値が「Ｈ」になるように、アドレス「６」には、指定値「１１」が格納されている。
【００６６】
第７段を参照すると、カウンタ５７に指定値「００」、「０１」、「１０」及び「１１」が入力された周期Ｔ０、Ｔ１、Ｔ３及びＴ６の次の周期Ｔ１、Ｔ２、Ｔ４及びＴ７に置いて、それぞれカウンタ５７の出力は、「０」、「１」、「２」及び「３」になる。このため、カウンタ５７によるカウントダウンの結果、周期Ｔ３、Ｔ５、Ｔ６、Ｔ８、Ｔ９及びＴ１０におけるカウンタ５７の出力は、それぞれ「０」、「１」、「０」、「２」、「１」及び「０」となる。
【００６７】
第８段を参照すると、カウンタ５７の出力が「０」でない周期Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８及びＴ９において、マスク信号の値は「Ｈ」に設定される。第９段を参照すると、イネーブル信号ＥＮが「Ｈ」である期間のうち、周期Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８及びＴ９において読み出しイネーブル信号ＲＥＮが無効化され、読み出しイネーブル信号ＲＥＮの値は「Ｌ」になる。
【００６８】
本実施例によれば、Ｋビットの指定値を使用することによって、１つのアドレスに格納される指定値に対して、最大（２K−１）個のアドレスの読み出しを省略することができる。このため、読み出し回数を更に低減させて、消費電力を低減することが可能である。
【００６９】
続いて、移動局装置１の他の実施例について説明する。図２を参照して上述した移動局装置１において、周波数特性補正部３４は、送信信号が通過するアナログ回路が送信信号に与える作用の周波数特性を補正した。以下に説明する移動局装置１は、受信信号が通過するアナログ回路が受信信号に与える作用の周波数特性を補正する周波数特性補正部を備える。
【００７０】
図１０は、移動局装置１の構成例の第２例を示す図である。なお、図１０は、以下の説明に関係する機能を中心として示している。移動局装置１は、高速フーリエ変換部６４、周波数特性補正部６５、復調部６６、復号化部６７及び補正係数書き換え部６８を備える。これらの構成要素６４〜６８の処理は、図１に示すＢＢ処理回路１４によって実行される。また、ＲＦ信号処理回路１０は、受信信号をフィルタリングするためのアナログフィルタ６３を備える。なお、添付する図面及び以下の説明において高速フーリエ変換を「ＦＦＴ」と表記することがある。
【００７１】
ＦＦＴ部６４は、アンテナ２により受信されてアナログフィルタ６３を通過したＯＦＤＭＡ信号から、サブキャリアにマッピングされた周波数領域信号を再生する。周波数特性補正部３４は、サブキャリア毎に周波数領域信号に補正係数を乗じることによって、アナログフィルタ６３の周波数特性を補正する。復調部６６は、補正済みの周波数領域信号に対して１次変調に対応する復調処理を施すことによって、チャネル符号化済みの信号を再生する。復号化部６７は、この信号を復号化することにより受信信号を再生する。
【００７２】
補正係数書き換え部６８は、移動局装置１の使用開始時、又は使用周波数帯域の変更があった場合に、周波数特性補正部６５の内蔵メモリに補正係数を書き込む。周波数特性補正部６５及び補正係数書き換え部６８の構成及び処理は、上述の周波数特性補正部３４及び補正係数書き換え部３５の構成及び処理と同様であってよい。
【００７３】
本実施例に示すように、本明細書に開示される特性補正回路及びその処理は、送信回路だけでなく受信回路における補正にも適用可能である。
【００７４】
続いて、通信装置の他の実施例について説明する。本明細書に開示される特性補正回路及びその処理は、移動局装置１だけでなく基地局装置において無線信号を送受信する通信回路にも適用可能である。
【００７５】
図１１は、基地局装置のハードウエア構成の一例を示す図である。基地局装置７０は、ＳＣ−ＦＤＭＡ方式に従って受信信号を復調し、ＯＦＤＭＡ方式に従って送信信号を変調する。基地局装置７０は、アンテナ７１、ＲＦ部７２、ＢＢ処理部７３、制御部７４及びネットワークインタフェース７５を備える。
【００７６】
アンテナ７１は、移動局装置１から到来する電波を受信しＲＦ部７２へ入力する。また、アンテナ７１は、ＲＦ部７２から出力される無線周波数信号を空間中に送信する。ＲＦ部７２は、ＢＢ処理部７３から入力されるディジタル形式のＢＢ信号をアナログ信号に変換し、無線周波数信号に変換してアンテナ７１へ供給する。また、ＲＦ部７２は、アンテナ７１から入力される無線周波数信号の周波数を変換した後にディジタル信号に変換することによりＢＢ信号を再生する。ＲＦ部７２は、再生したＢＢ信号をＢＢ処理部７３へ入力する。ＲＦ部７２は、ＲＦ信号処理回路７６、ＬＮＡ７７、ＰＡ７８及びＳＷ７９を備える。これらの構成要素７６〜７９の機能は、図１のＲＦ信号処理回路１０、ＬＮＡ１１、ＰＡ１２及びＳＷ１３と同様である。
【００７７】
ＢＢ処理部７３は、送信及び受信されるディジタル形式のベースバンド信号に対する信号処理を行う。ある実施例においてＢＢ処理部７３は、以下に説明する信号処理を、論理回路によって実行してよい。このような論理回路は、たとえは大規模集積回路ＬＳＩ（large scale integration）や、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてよい。また、ＢＢ処理部７３は、以下に説明する信号処理を実行するプロセッサと、このプロセッサにより実行されるプログラムを格納するメモリによって実現されてよい。ＢＢ処理部７３は、ベースバンド信号の１次変復調処理、ＳＣ−ＦＤＭＡ方式に従う変調処理、ＯＦＤＭＡ方式に従う復調処理を実行する。
【００７８】
制御部７４は、各移動局装置１に割り当てるリソース制御処理や、ハンドオーバ処理、呼接続処理など、基地局装置７０の制御処理を行う。ある実施例において制御部７４は、以下に説明する信号処理を、論理回路によって実行してよい。このような論理回路は、たとえは大規模集積回路ＬＳＩ（large scale integration）や、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてよい。また、制御部７４は、以下に説明する信号処理を実行するプロセッサと、このプロセッサにより実行されるプログラムを格納するメモリによって実現されてよい。ネットワークインタフェース７５は、有線ネットワークを介した、基地局装置７０と他の基地局装置や上位のネットワーク装置との間の信号の送受のための信号処理を行う。
【００７９】
図１２は、基地局装置７０の構成例の第１例を示す図である。なお、図１２は、以下の説明に関係する機能を中心として示している。ＢＢ処理部７３は、符号化部８５、変調部８６、周波数特性補正部８７、ＩＦＦＴ部８８、補正係数書き換え部８９を備える。また、ＲＦ信号処理回路７６は、送信信号をフィルタリングするためのアナログフィルタ９０を備える。
【００８０】
符号化部８５は、送信信号のチャネル符号化を行う。変調部８６は、符号化された信号の１次変調を行う。周波数特性補正部８７は、各サブキャリアにマッピングされる周波数領域信号のそれぞれに補正係数を乗じることによって、アナログフィルタ９０の周波数特性を補正する。ＩＦＦＴ部８８は、周波数領域信号にＩＦＦＴ処理を施すことによって、ＯＦＤＭＡ信号を生成する。ＯＦＤＭＡ信号は、ＲＦ信号処理回路７６のアナログフィルタ９０を通過した後、アンテナ７１から送信される。
【００８１】
補正係数書き換え部８９は、送信相手の移動局装置１の使用開始時、移動局装置１に割り当てた使用周波数帯域の変更があった場合に、周波数特性補正部８７が使用する補正係数を書き換える。周波数特性補正部８７及び補正係数書き換え部８９の処理は、上述の周波数特性補正部３４及び補正係数書き換え部３５の処理と同様であってよい。
【００８２】
本実施例に示すように、本明細書に開示される特性補正回路及びその処理は、移動局装置だけでなく、基地局装置の送信回路における補正にも適用可能である。
【００８３】
続いて、基地局装置７０の他の実施例について説明する。基地局装置７０は、受信信号が通過するアナログ回路が受信信号に与える作用の周波数特性を補正する周波数特性補正部を備えていてもよい。図１３は、基地局装置７０の構成例の第２例を示す図である。なお、図１３は、以下の説明に関係する機能を中心として示している。基地局装置７０は、ＦＦＴ部９２、周波数特性補正部９３、デマッピング部９４、逆離散フーリエ変換部９５、復調部９６、復号化部９７及び補正係数書き換え部９８を備える。また、ＲＦ信号処理回路７６は、受信信号をフィルタリングするためのアナログフィルタ９１を備える。なお、添付する図面及び以下の説明において逆離散フーリエ変換を「ＩＤＦＴ」と表記することがある。
【００８４】
ＦＦＴ部９２は、アンテナ７１により受信されてアナログフィルタ９１を通過したＳＣ−ＦＤＭＡ信号から、サブキャリアにマッピングされた周波数領域信号を再生する。周波数特性補正部９３は、サブキャリア毎に周波数領域信号に補正係数を乗じることによって、アナログフィルタ９１の周波数特性を補正する。
【００８５】
デマッピング部９４は、サブキャリアにマッピングされた周波数領域信号のうち、各移動局装置１に割り当てた周波数領域信号を抽出する。ＩＤＦＴ部９５は、ＩＤＦＴ処理を施すことによって抽出された周波数領域信号を時間領域信号に変換する。復調部９６は、変換後の時間領域信号に対して１次変調に対応する復調処理を施すことによって、チャネル符号化済みの信号を再生する。復号化部９７は、この信号を復号化することにより受信信号を再生する。
【００８６】
補正係数書き換え部９８は、送信相手の移動局装置１の使用開始時、又は移動局装置１に割り当てた使用周波数帯域の変更があった場合に、周波数特性補正部９３が使用する補正係数を書き換える。周波数特性補正部９３及び補正係数書き換え部９８の処理は、上述の周波数特性補正部３４及び補正係数書き換え部３５の処理と同様であってよい。
【００８７】
本実施例に示すように、本明細書に開示される特性補正回路及びその処理は、基地局装置の送信回路だけでなく受信回路における補正にも適用可能である。
【符号の説明】
【００８８】
１ 移動局装置
３４ 周波数特性補正部
３７ アナログフィルタ
４０ メモリ
４１ アドレス生成部
５０ マスク信号生成部
７０ 基地局装置
【特許請求の範囲】
【請求項１】
読み出し順序が定められる複数アドレスの各々に、補正値と、次に読み出されるアドレスから補正値を読み出す可否を指定する指定値と、が格納されるメモリ、
前記読み出し順序に従い前記メモリの読み出しアドレスを生成するアドレス生成回路、及び、
第１アドレスの次に読み出される第２アドレスへと読み出しアドレスが変化する場合に、前記第１アドレスに対応する指定値に基づいて、前記メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路、
を備えることを特徴とする補正回路。
【請求項２】
前記イネーブル制御回路は、イネーブル信号が無効化された後に読み出しアドレスが変化する場合に、イネーブル信号を有効にする有効化回路を備えることを特徴とする請求項１に記載の補正回路。
【請求項３】
前記指定値は、前記第１アドレスの次の前記第２アドレスから補正値を読み出す可否を示す論理値であり、
前記イネーブル制御回路は、入力信号として与えられる前記指定値をラッチして、前記イネーブル信号のマスク信号として出力するラッチ回路を備え、
前記有効化回路は、前記マスク信号によって、前記ラッチ回路の前記入力信号をリセットするリセット回路を備えることを特徴とする請求項２に記載の補正回路。
【請求項４】
前記指定値は、前記第１アドレスに格納された特性補正値と、前記第１アドレスの次のアドレスに格納される特性補正値が同じであることを示す論理値であることを特徴とする請求項１〜３のいずれか一項に記載の特性補正回路。
【請求項５】
前記指定値は、補正値が読み出されない前記第２アドレスの個数を指定し、
読み出しアドレスが前記第２アドレスへと変化する場合に、前記指定値の値に対応する読み出しアドレスの変化回数のカウントを開始するカウンタ回路、及び、
前記カウンタ回路によるカウント中に前記イネーブル信号のマスク信号を出力するマスク信号生成回路、を備えることを特徴とする請求項２に記載の補正回路。
【請求項６】
前記指定値は、前記第１アドレスに格納された特性補正値と同じ値の特性補正値が格納される、前記第１アドレスの次に続くアドレスの数を指定することを特徴とする請求項１、２及び５のいずれか一項に記載の特性補正回路。
【請求項７】
前記メモリは書き換え可能メモリであって、
前記補正回路は、前記メモリに格納する前記補正値と前記指定値を書き換える書き換え回路を備えることを特徴とする請求項１〜６のいずれか一項に記載の補正回路。
【請求項８】
送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、
読み出し順序が定められる複数アドレスの各々に、各サブキャリアにおける前記アナログ回路の周波数特性を補正する補正値と、次に読み出されるアドレスから補正値を読み出す可否を指定する指定値と、が格納されるメモリ、
前記読み出し順序に従い前記メモリの読み出しアドレスを生成するアドレス生成回路、
前記メモリから読み出した補正値に基づいてサブキャリアにそれぞれマッピングされる前記通信信号の信号成分を補正する補正回路、及び、
第１アドレスの次に読み出される第２アドレスへと読み出しアドレスが変化する場合に、前記第１アドレスに対応する指定値に基づいて、前記メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路、
を備えることを特徴とする通信装置。
【請求項９】
送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、
サブキャリアの配置順に並ぶ複数アドレスに、各サブキャリアにおける前記アナログ回路の周波数特性をそれぞれ補正する補正値が格納されるメモリ、
前記メモリから読み出した補正値に基づいてサブキャリアにマッピングされる前記通信信号の各信号成分を補正する補正回路、及び、
第１サブキャリアにおける補正値と前記第１サブキャリアに隣接する第２サブキャリアにおける補正値との差が所定範囲内の場合に、前記第１サブキャリアにおける補正値に続いて前記メモリから前記第２サブキャリアの補正値を読み出すためのイネーブル信号を無効にするイネーブル制御回路、
を備える通信装置。
【請求項１】
読み出し順序が定められる複数アドレスの各々に、補正値と、次に読み出されるアドレスから補正値を読み出す可否を指定する指定値と、が格納されるメモリ、
前記読み出し順序に従い前記メモリの読み出しアドレスを生成するアドレス生成回路、及び、
第１アドレスの次に読み出される第２アドレスへと読み出しアドレスが変化する場合に、前記第１アドレスに対応する指定値に基づいて、前記メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路、
を備えることを特徴とする補正回路。
【請求項２】
前記イネーブル制御回路は、イネーブル信号が無効化された後に読み出しアドレスが変化する場合に、イネーブル信号を有効にする有効化回路を備えることを特徴とする請求項１に記載の補正回路。
【請求項３】
前記指定値は、前記第１アドレスの次の前記第２アドレスから補正値を読み出す可否を示す論理値であり、
前記イネーブル制御回路は、入力信号として与えられる前記指定値をラッチして、前記イネーブル信号のマスク信号として出力するラッチ回路を備え、
前記有効化回路は、前記マスク信号によって、前記ラッチ回路の前記入力信号をリセットするリセット回路を備えることを特徴とする請求項２に記載の補正回路。
【請求項４】
前記指定値は、前記第１アドレスに格納された特性補正値と、前記第１アドレスの次のアドレスに格納される特性補正値が同じであることを示す論理値であることを特徴とする請求項１〜３のいずれか一項に記載の特性補正回路。
【請求項５】
前記指定値は、補正値が読み出されない前記第２アドレスの個数を指定し、
読み出しアドレスが前記第２アドレスへと変化する場合に、前記指定値の値に対応する読み出しアドレスの変化回数のカウントを開始するカウンタ回路、及び、
前記カウンタ回路によるカウント中に前記イネーブル信号のマスク信号を出力するマスク信号生成回路、を備えることを特徴とする請求項２に記載の補正回路。
【請求項６】
前記指定値は、前記第１アドレスに格納された特性補正値と同じ値の特性補正値が格納される、前記第１アドレスの次に続くアドレスの数を指定することを特徴とする請求項１、２及び５のいずれか一項に記載の特性補正回路。
【請求項７】
前記メモリは書き換え可能メモリであって、
前記補正回路は、前記メモリに格納する前記補正値と前記指定値を書き換える書き換え回路を備えることを特徴とする請求項１〜６のいずれか一項に記載の補正回路。
【請求項８】
送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、
読み出し順序が定められる複数アドレスの各々に、各サブキャリアにおける前記アナログ回路の周波数特性を補正する補正値と、次に読み出されるアドレスから補正値を読み出す可否を指定する指定値と、が格納されるメモリ、
前記読み出し順序に従い前記メモリの読み出しアドレスを生成するアドレス生成回路、
前記メモリから読み出した補正値に基づいてサブキャリアにそれぞれマッピングされる前記通信信号の信号成分を補正する補正回路、及び、
第１アドレスの次に読み出される第２アドレスへと読み出しアドレスが変化する場合に、前記第１アドレスに対応する指定値に基づいて、前記メモリの読み出しデータを更新させるイネーブル信号を無効にするイネーブル制御回路、
を備えることを特徴とする通信装置。
【請求項９】
送信信号及び受信信号のいずれかである通信信号が経由するアナログ回路、
サブキャリアの配置順に並ぶ複数アドレスに、各サブキャリアにおける前記アナログ回路の周波数特性をそれぞれ補正する補正値が格納されるメモリ、
前記メモリから読み出した補正値に基づいてサブキャリアにマッピングされる前記通信信号の各信号成分を補正する補正回路、及び、
第１サブキャリアにおける補正値と前記第１サブキャリアに隣接する第２サブキャリアにおける補正値との差が所定範囲内の場合に、前記第１サブキャリアにおける補正値に続いて前記メモリから前記第２サブキャリアの補正値を読み出すためのイネーブル信号を無効にするイネーブル制御回路、
を備える通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−９３８０９（Ｐ２０１３−９３８０９Ａ）
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願番号】特願２０１１−２３６１０１（Ｐ２０１１−２３６１０１）
【出願日】平成２３年１０月２７日（２０１１．１０．２７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願日】平成２３年１０月２７日（２０１１．１０．２７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]