複合半導体装置
【目的】コンデンサをＧＮＤ電位となる半導体基板の裏面に低コストで接続した複合半導体装置を提供することである。
【解決手段】ＧＮＤ電位となるｐ型半導体基板１の裏面２に薄型コンデンサ７の電極９を導電型ＤＡＦ８（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）や導電性接着剤で接続し、ｐ型半導体基板１の表面３の電極５、６と薄型インダクタ１２の端子１３、１６をバンプ１９、２０で接続して積層することにより、ノイズの発生を抑制し製造コストを低減でき、また実装面積を小さくできる。
【解決手段】ＧＮＤ電位となるｐ型半導体基板１の裏面２に薄型コンデンサ７の電極９を導電型ＤＡＦ８（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）や導電性接着剤で接続し、ｐ型半導体基板１の表面３の電極５、６と薄型インダクタ１２の端子１３、１６をバンプ１９、２０で接続して積層することにより、ノイズの発生を抑制し製造コストを低減でき、また実装面積を小さくできる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、携帯機器などに搭載されるＤＣ−ＤＣコンバータなどを構成する複合半導体装置であって、集積回路（ＩＣ）を形成した半導体基板（半導体チップ）に薄型コンデンサなどを積層した小型で薄型の複合半導体装置に関する。
【背景技術】
【０００２】
携帯電話、デジタルカメラ及びデジタルビデオカメラに代表される携帯型電子機器に使用されるＤＣ−ＤＣコンバータは、電源ＩＣとは別にインダクタやコンデンサなどを外付けした構成となっている。年々小型化している携帯型電子機器に対応するため、ＤＣ−ＤＣコンバータを実装したＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：プリント基板）も面積を小さくする必要がある。
【０００３】
多数のＤＣ−ＤＣコンバータをそれぞれ駆動する制御回路を集積した多チャンネルの電源ＩＣが近年多用されるようになったが、インダクタおよびコンデンサが外付けであるため小型化には限界がある。
図９は、ＤＣ−ＤＣコンバータの要部回路構成図である。電源ＩＣ５０にインダクタＬとこのインダクタＬにコンデンサＣの一方の電極が接続し、接続点がＤＣ−ＤＣコンバータの主直端子であるＶＤＤ端子と接続する。また電源ＩＣ５０のＧＮＤとコンデンサＣの他方の電極が接続し、接続点がＤＣ−ＤＣコンバータのＧＮＤ端子と接続する。このＶＤＤ端子とＧＮＤ端子は負荷と接続する。多チャネルの電源ＩＣ５０は、複数のインダクタＬにそれぞれ接続する制御回路が集積されている。
【０００４】
図１０は、６チャネルを集積する電源ＩＣと６個のインダクタと６個のコンデンサと６個の負荷であるＩＣを搭載したＰＣＢを示す図である。
電源ＩＣ５０ａに６個のチャネルが形成され、各チャネルに配線６１で６個のインダクタＬと接続し、これらのインダクタＬと６個のコンデンサＣがそれぞれ接続し、これらのインダクタＬとコンデンサＣとのそれぞれの接続点に各負荷５１〜５６が接続される。電源ＩＣ５０ａ、インダクタＬ、コンデンサＣおよび負荷５１〜５６であるＩＣはＰＣＢ１００上に固着している。
【０００５】
この図のように多チャンネルを集積する電源ＩＣ５０ａを用いると、インダクタＬやコンデンサＣが電源ＩＣ５０ａの近くに配置することが困難となる。また、電力供給先である負荷５１〜５６（ＩＣなどのデバイス）までの距離が遠くなる。このことにより電源ＩＣ５０ａとインダクタＬやコンデンサＣを結ぶ配線６１が長くなり配線６１からノイズ６３が発生する。また、負荷５１〜５６までの配線６２が長くなり配線インダクタンス６４による電圧振動により電源ＩＣ５０ａが不安定な動作をしたり、負荷５１〜５６で消費される電流が急変した時などに負荷５１〜５６に供給される電流による電圧降下で負荷５１〜５６であるＩＣが本来の性能を発揮できない等の問題が生じる。
【０００６】
これらの問題を解決するために、図１１に示すように、単チャネルの電源ＩＣとインダクタやコンデンサを一体化して複合半導体装置７１〜７６を形成し、この一体化された複合半導体装置７１〜７６を負荷５１〜５６近傍に配置して負荷５１〜５６までの配線７７の長さを短くすることが行われている。また、この場合はＰＣＢ１０１の面積も小さくすることができる。
【０００７】
特許文献１によれば、図１２に示すように、集積回路が形成された半導体基板８１の裏面にバッファ層８３を形成し、このバッファ層８３上に誘電体層８５をエピタキシャル成長させて薄型コンデンサを形成し、さらに薄型コンデンサに薄型インダクタ８７を形成することが開示されている。図中の符号で８２は集積回路を構成する素子を形成した素子形成領域、８４、８６は薄型コンデンサの電極である。
【０００８】
特許文献２によれば、図１３に示すように、電源ＩＣを形成した半導体基板９１の表側の表面と薄型インダクタ９２の端子９３の表面をバンプ９４で接続し、薄型インダクタ９２の端子９３の裏面と薄型コンデンサ９５の電極９６を導電性接着剤で固着することが開示されている。
【特許文献１】特開２００２−５７０３７号公報
【特許文献２】特開２００４−７２８１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献１では、薄型コンデンサを半導体基板８１の裏面にエピタキシャル成長で形成するため、製造方法が複雑であり、コストが高くなる。また、製造プロセスのバラツキによりコンデンサ特性のばらつきが大きくなる傾向にある。
また、特許文献２では、半導体基板９１と薄型インダクタ９２の端子９３の表面をバンプで接続し、薄型インダクタ９２の端子９３の裏面に薄型コンデンサ９５の電極９６を導電性接着剤で接続しているため、半導体基板９１と薄型コンデンサ９５の電気的接続は、バンプ９４、薄型インダクタ９２を貫通する端子９３および薄型コンデンサ９５の電極９６を介したものになっている。薄型コンデンサ９５の一方の電極にＧＮＤを接続するのもこの経路によることになるが、コストやノイズに関する特性を向上させるためには、この接続をより直接的にとることが必要になる。
【００１０】
この発明の目的は、前記の課題を解決して、コンデンサをＧＮＤ電位となる半導体基板の裏面に低コストで接続した複合半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、薄型コンデンサと、該薄型コンデンサの一方の電極とＧＮＤ（接地）電位となる裏面が導電性ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を介して固着される半導体基板とを有する構成とする。
また、前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有する。この薄型インダクタの他方の端子と、前記薄型コンデンサの他方の電極とをワイヤボンディングで接続した構成とする。
【００１２】
また、前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有する。前記半導体基板の裏面に金属膜を形成し、この金属膜と前記インダクタに形成したＧＮＤ端子をワイヤボンディングで接続した構成とする。
また、前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、前記半導体基板の裏面に金属膜を形成し、該金属膜と前記電極を前記半導体基板を貫通する接続導体で接続する構成とする。
【００１３】
また、前記半導体基板の導電型をｐ型とすることで、半導体基板の裏面をＧＮＤ電位とすることができる。
また、前記導電性ＤＡＦの代わりに導電性接着剤を用いてもよい。
また、前記導電性接着剤はＡｇペーストもしくははんだであるとよい。
また、前記半導体基板の裏面に金属膜を形成し、該金属膜を介して前記薄型コンデンサの一方の電極と前記半導体基板の裏面が固着されるとよい。
【発明の効果】
【００１４】
この発明によれば、ＧＮＤ電位となるｐ型半導体基板の裏面に薄型コンデンサの電極を導電型ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）や導電性接着剤で接続し、ｐ型半導体基板の表面の電極と薄型インダクタの端子をバンプで接続して積層することにより、製造コストを低減でき、また実装面積を小さくできる。
また、薄型コンデンサをｐ型半導体基板の裏面に導電性ＤＡＦで貼り付け固着することでワイヤボンディングによるＧＮＤ電位をとることが不要となり、また薄型コンデンサの電極構造を簡易なものにでき製造コストを低減できる。
【００１５】
ｐ型半導体基板の裏面に導電膜を形成しこの導電膜とＧＮＤ端子をワイヤボンディグもしくはこの導電膜とｐ型半導体基板の表側の表面に形成した電極をｐ型半導体基板を貫通する接続導体で接続することで、ｐ型半導体基板の裏面のＧＮＤ電位を安定化できる。
また、ＤＣ−ＤＣコンデンサの構成要素である電源ＩＣ（制御回路）、薄型インダクタ、薄型コンデンサが最短距離で接続されているため、ノイズの発生を抑制し、ＤＣ−ＤＣコンバータ本来の特性を発揮できる。
【発明を実施するための最良の形態】
【００１６】
実施の形態をＤＣ−ＤＣコンバータを構成する半導体基板と薄型コンデンサと薄型インダクタを積層した構造を例に挙げて以下の実施例で説明する。
【実施例１】
【００１７】
図１は、この発明の第１実施例の複合半導体装置の要部断面図である。薄型インダクタ１２に設けられたＧＮＤ端子１３（後述の図５に示すように、この端子は必ずしもインダクタ（コイル）本体とは接続されていない）とｐ型半導体基板１（半導体チップの基板）の表側（電源ＩＣを構成するＭＯＳＦＥＴなどの素子形成領域４がある側）の表面３に形成した電極５をバンプ１９（フリップチップボンディング）により接続し、薄型インダクタ１２の別の端子１６（図５に示すように、インダクタ（コイル）本体の一方の端子に接続される）とｐ型半導体基板１の表側の表面３に形成した別の端子６をバンプ１９で接続する。ｐ型半導体基板１の裏面２（ＧＮＤ電位となる側）と薄型コンデンサ７の電極９を導電性ＤＡＦ８（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を介して貼り付けで固着することで接続する。薄型コンデンサ７の電極１１と薄型インダクタ１２の図示しない他の端子２７とワイヤボンディング２１で接続する。その後で全体を樹脂モールド２２で封止する。前記の薄型コンデンサ７は平行平板型コンデンサで誘電体１０を平行平板である電極９、１１で挟んだ構成でチップ状をしている。
【００１８】
導電性ＤＡＦ８により薄型コンデンサ７の電極９はｐ型半導体基板１の裏面２と電気的に同電位となる。薄型インダクタ１２の電極１４はＧＮＤと接続し、ＧＮＤ端子１４は薄型インダクタ１２のフェライト１２ａに開けた貫通孔に形成した接続導体１５を介してＧＮＤ端子１３と接続する。このＧＮＤ端子１３と接続するバンプ１９を介して半導体基板７の表面３に形成した電極５はＧＮＤ電位となる。この電極５は素子形成領域４以外の箇所のｐ型半導体基板１に接続されているため、ｐ型半導体基板１の内部を通して裏面２はＧＮＤ電位となる。
【００１９】
ｐ型半導体基板１がＧＮＤ電位となっているため、薄型コンデンサ７の電極９を導電性ＤＡＦ８を介してＧＮＤ電位とすることができる。また、薄型コンデンサ７の他方の電極１１はワイヤボンディング２１により、図示していない薄型インダクタ１２の他方の端子（２７：図５参照）へ直接接続される。
導電性ＤＡＦ８で薄型コンデンサ７とｐ型半導体基板１を貼りあわせて固着して接続することで、特許文献１の場合と比べて製造プロセスが簡略化でき低コスト化できる。また、個別に形成した薄型コンデンサ７とｐ型半導体基板１（電源ＩＣ）をそれぞれ導電性ＤＡＦ８を介して貼りあわせて接続するので、特許文献１の薄型コンデンサ７と電源ＩＣを一緒に半導体プロセスで形成する場合と比べて、薄型コンデンサ７や電源ＩＣの特性ばらつきを小さくすることができる。
【００２０】
また、ＧＮＤ電位となっているｐ型半導体基板１の裏面２と薄型コンデンサ７の一方の電極９を接続することで、薄型コンデンサ７の一方の電極９の電位をワイヤボンディングでＧＮＤ端子１３に接続することなくＧＮＤ電位とすることができる。また、これにより、薄型コンデンサに関し、図１３の電極９６のような電極構造は不要となる
また、前記の薄型インダクタ１２から樹脂モールド２２上面までの高さＨを、携帯電話などに搭載する場合には１．２ｍｍ以下とする。
【００２１】
尚、図中の符号で１７は薄型インダクタ１２の端子、１８は接続導体を示す。
【実施例２】
【００２２】
図２は、この発明の第２実施例の複合半導体装置の要部断面図である。図１との違いは、導電性ＤＡＦ８をＡｇペーストやはんだなどの導電性接着剤２３に代えた点である。この場合も図１と同様の効果が得られる。
図１および図２の場合には、図３に示すように、薄型コンデンサ７から図示しないＧＮＤ端子１３と接続する裏面の電極５に向かって流れる電流ｉが大きいと、ｐ型半導体基板１の縦方向の抵抗２４により電圧降下を生じて裏面２のＧＮＤ電位が不安定となる。それを防止する方法を次の実施例で説明する。
【実施例３】
【００２３】
図４は、この発明の第３実施例の複合半導体装置の要部断面図である。ｐ型半導体基板１の裏面２に金属膜２５を形成し、この金属膜２５と薄型インダクタのＧＮＤ端子１
３をワイヤボンディング２６で接続する。また、薄型コンデンサ１２の電極９と
ｐ型半導体基板１の裏面２との接続は導電性ＤＡＦ８で行うことで、図１や図２と同様の効果が得られる。
【００２４】
また、図示しないが、ｐ型半導体基板１に貫通孔を開けて金属膜２５と電極５を点線で示す接続導体２９で結合してワイヤボンディング２６を省いても勿論構わない。
これにより図１や図２のようにｐ型半導体基板１の裏面２を直接ＧＮＤに接続するので、薄型コンデンサ７からの電流ｉによる電圧降下の影響が少なくｐ型半導体基板１の裏面２のＧＮＤ電位を安定化できる。
【００２５】
つまり、図１の場合は、薄型コンデンサ７に流れる電流ｉが比較的小さな場合に適用できる。この電流ｉが大きくなると、ｐ型半導体基板１での電圧降下が大きくなり、ｐ型半導体基板１の裏面２のＧＮＤ電位を変動させるので適用できない。
一方、図４の場合は、ｐ型半導体基板１の裏面２に金属膜２５を形成し、この金属膜２５と薄型インダクタ１のＧＮＤ端子１３をワイヤボンディング２６で接続することで、薄型コンデンサ７の電流ｉがｐ型半導体基板１を縦方向に通らなくなり、そのため電圧降下が小さくなり、ｐ型半導体基板１の裏面２のＧＮＤ電位を安定化できる。
【００２６】
図５は、薄型インダクタの要部平面図である。薄型インダクタ１２はフェライト１２ａにコイルを形成し、コイルの端子１６、２７をフェライト１２ａの表面に形成する。その他にフェライト１２ａにＧＮＤ端子１３やｐ型半導体基板１の他の電極とバンプで接続する端子をフェライト１２ａの周辺にフェライト１２ａを貫通するように形成する。
尚、第１実施例〜第３実施例ではｐ型半導体基板１に薄型コンデンサ７と薄型インダクタ１２を積層した場合について説明したが、薄型コンデンサ７のみｐ半導体基板１に積層し、インダクタを個別に外付けしても構わない。
【実施例４】
【００２７】
図６は、この発明の第４実施例の複合半導体装置の要部断面図である。ｐ型半導体基
板１の裏面２の全域に金属膜２８を形成し、この金属膜２８と薄型インダクタ１２のＧＮＤ端子１３をワイヤボンディング２６で接続する。この場合も裏面電極２６と電極５をワイヤボンディング２６の代わりに点線で示す接続導体２９で結合してもよい。このように裏面２全面に金属膜２８を形成すると、裏面２に生ずる自然酸化膜に対処できるとともに、薄型コンデンサ７を流れる電流ｉは金属膜２６を流れてｐ型半導体基板１の内部に流れなくなるので、図４の場合より裏面２のＧＮＤ電位は一層安定化できる。また、薄型コンデンサ１２の電極９とｐ型半導体基板１の裏面２に形成した金属膜２８との接続を導電性ＤＡＦ８で行うことで、図１や図２と同様の効果が得られる。
【００２８】
また、図７に示すように、負荷（５１〜５６）のＩＣを形成した半導体基板３１の裏面３２に導電性ＤＡＦ８でＩＣの電源安定化用のコンデンサとなる薄型コンデンサ３５を固着して利用してもよい。この場合も裏面３２はＧＮＤ電位とする。
尚、本実施例においても、裏面２からＧＮＤ端子１３に流れる電流が小さい場合は、ワイヤボンディング２６や接続導体２９をもうけなくてもよい。
【００２９】
図８は、ＤＣ−ＤＣコンバータの回路構成に、図１の構成部を番号で示した図である。ｐ型半導体基板１は電源ＩＣが形成されており、Ｌは薄型インダクタ１２、Ｃは薄型コンデンサ７である。また電極５とＧＮＤ端子１３はバンプ１９で接続し、電極６と端子１６はバンプ２０で接続し、端子２７と電極１１はワイヤボンディング２１で接続し、電極９はｐ型半導体基板１の裏面２と導電性ＤＡＦ８で接続する。
【００３０】
また、ｐ型半導体基板１をｎ型半導体基板に代えた場合もある。この場合もｎ型半導体基板の裏面をＧＮＤ電位とし、表側の表面をマイナス電位とする。ｎ型半導体基板の表側の表面層にはｐ型ウェル領域が形成される。
また、図８、９は降圧型のコンバータを規定したものであるが、本発明の実施の形態はこれに限るものではなく、昇圧型や極性逆転型のＤＣ−ＤＣコンバータ、シリーズレギュレータ（この場合、インダクタは不要となる）であってもよい。特に極性逆転型のＤＣ−ＤＣの場合は、図５に示すインダクタ１２の端子１３と１６を同じものにすることができる。
【図面の簡単な説明】
【００３１】
【図１】この発明の第１実施例の複合半導体装置の要部断面図
【図２】この発明の第２実施例の複合半導体装置の要部断面図
【図３】ＧＮＤに向かって流れる電流ｉが半導体基板の内部を流れる様子を示す図
【図４】この発明の第３実施例の複合半導体装置の要部断面図
【図５】薄型インダクタの要部平面図
【図６】この発明の第４実施例の複合半導体装置の要部断面図
【図７】負荷となるＩＣに電源安定化用の薄型コンデンサを積層した要部断面図
【図８】ＤＣ−ＤＣコンバータの回路構成に、図１の構成部を番号で示した図
【図９】ＤＣ−ＤＣコンバータの要部回路構成図
【図１０】６チャネルを集積する電源ＩＣと６個のインダクタと６個のコンデンサと６個の負荷であるＩＣを搭載したＰＣＢの平面図
【図１１】複合半導体装置と負荷を搭載したＰＣＢの平面図
【図１２】従来の複合半導体装置の要部断面図
【図１３】従来の別の複合半導体装置の要部断面図
【符号の説明】
【００３２】
１ ｐ型半導体基板
２、３２ 裏面
３、３３ 表側の表面（素子形成領域がある側）
４、３４ 素子形成領域
５、６、９、１１ 電極
７、３５ 薄型コンデンサ
８ 導電性ＤＡＦ
１０ 誘電体
１２ 薄型インダクタ
１２ａ フェライト
１３、１４ ＧＮＤ端子
１５、１８、２９ 接続導体
１６、１７、２７ 端子
１９、２０ バンプ
２１、２６ ワイヤボンディング
２２ 樹脂モールド
２３ 導電性接着剤
２４ 抵抗
２５、２８ 金属膜
３１ 半導体基板
【技術分野】
【０００１】
この発明は、携帯機器などに搭載されるＤＣ−ＤＣコンバータなどを構成する複合半導体装置であって、集積回路（ＩＣ）を形成した半導体基板（半導体チップ）に薄型コンデンサなどを積層した小型で薄型の複合半導体装置に関する。
【背景技術】
【０００２】
携帯電話、デジタルカメラ及びデジタルビデオカメラに代表される携帯型電子機器に使用されるＤＣ−ＤＣコンバータは、電源ＩＣとは別にインダクタやコンデンサなどを外付けした構成となっている。年々小型化している携帯型電子機器に対応するため、ＤＣ−ＤＣコンバータを実装したＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：プリント基板）も面積を小さくする必要がある。
【０００３】
多数のＤＣ−ＤＣコンバータをそれぞれ駆動する制御回路を集積した多チャンネルの電源ＩＣが近年多用されるようになったが、インダクタおよびコンデンサが外付けであるため小型化には限界がある。
図９は、ＤＣ−ＤＣコンバータの要部回路構成図である。電源ＩＣ５０にインダクタＬとこのインダクタＬにコンデンサＣの一方の電極が接続し、接続点がＤＣ−ＤＣコンバータの主直端子であるＶＤＤ端子と接続する。また電源ＩＣ５０のＧＮＤとコンデンサＣの他方の電極が接続し、接続点がＤＣ−ＤＣコンバータのＧＮＤ端子と接続する。このＶＤＤ端子とＧＮＤ端子は負荷と接続する。多チャネルの電源ＩＣ５０は、複数のインダクタＬにそれぞれ接続する制御回路が集積されている。
【０００４】
図１０は、６チャネルを集積する電源ＩＣと６個のインダクタと６個のコンデンサと６個の負荷であるＩＣを搭載したＰＣＢを示す図である。
電源ＩＣ５０ａに６個のチャネルが形成され、各チャネルに配線６１で６個のインダクタＬと接続し、これらのインダクタＬと６個のコンデンサＣがそれぞれ接続し、これらのインダクタＬとコンデンサＣとのそれぞれの接続点に各負荷５１〜５６が接続される。電源ＩＣ５０ａ、インダクタＬ、コンデンサＣおよび負荷５１〜５６であるＩＣはＰＣＢ１００上に固着している。
【０００５】
この図のように多チャンネルを集積する電源ＩＣ５０ａを用いると、インダクタＬやコンデンサＣが電源ＩＣ５０ａの近くに配置することが困難となる。また、電力供給先である負荷５１〜５６（ＩＣなどのデバイス）までの距離が遠くなる。このことにより電源ＩＣ５０ａとインダクタＬやコンデンサＣを結ぶ配線６１が長くなり配線６１からノイズ６３が発生する。また、負荷５１〜５６までの配線６２が長くなり配線インダクタンス６４による電圧振動により電源ＩＣ５０ａが不安定な動作をしたり、負荷５１〜５６で消費される電流が急変した時などに負荷５１〜５６に供給される電流による電圧降下で負荷５１〜５６であるＩＣが本来の性能を発揮できない等の問題が生じる。
【０００６】
これらの問題を解決するために、図１１に示すように、単チャネルの電源ＩＣとインダクタやコンデンサを一体化して複合半導体装置７１〜７６を形成し、この一体化された複合半導体装置７１〜７６を負荷５１〜５６近傍に配置して負荷５１〜５６までの配線７７の長さを短くすることが行われている。また、この場合はＰＣＢ１０１の面積も小さくすることができる。
【０００７】
特許文献１によれば、図１２に示すように、集積回路が形成された半導体基板８１の裏面にバッファ層８３を形成し、このバッファ層８３上に誘電体層８５をエピタキシャル成長させて薄型コンデンサを形成し、さらに薄型コンデンサに薄型インダクタ８７を形成することが開示されている。図中の符号で８２は集積回路を構成する素子を形成した素子形成領域、８４、８６は薄型コンデンサの電極である。
【０００８】
特許文献２によれば、図１３に示すように、電源ＩＣを形成した半導体基板９１の表側の表面と薄型インダクタ９２の端子９３の表面をバンプ９４で接続し、薄型インダクタ９２の端子９３の裏面と薄型コンデンサ９５の電極９６を導電性接着剤で固着することが開示されている。
【特許文献１】特開２００２−５７０３７号公報
【特許文献２】特開２００４−７２８１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献１では、薄型コンデンサを半導体基板８１の裏面にエピタキシャル成長で形成するため、製造方法が複雑であり、コストが高くなる。また、製造プロセスのバラツキによりコンデンサ特性のばらつきが大きくなる傾向にある。
また、特許文献２では、半導体基板９１と薄型インダクタ９２の端子９３の表面をバンプで接続し、薄型インダクタ９２の端子９３の裏面に薄型コンデンサ９５の電極９６を導電性接着剤で接続しているため、半導体基板９１と薄型コンデンサ９５の電気的接続は、バンプ９４、薄型インダクタ９２を貫通する端子９３および薄型コンデンサ９５の電極９６を介したものになっている。薄型コンデンサ９５の一方の電極にＧＮＤを接続するのもこの経路によることになるが、コストやノイズに関する特性を向上させるためには、この接続をより直接的にとることが必要になる。
【００１０】
この発明の目的は、前記の課題を解決して、コンデンサをＧＮＤ電位となる半導体基板の裏面に低コストで接続した複合半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、薄型コンデンサと、該薄型コンデンサの一方の電極とＧＮＤ（接地）電位となる裏面が導電性ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を介して固着される半導体基板とを有する構成とする。
また、前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有する。この薄型インダクタの他方の端子と、前記薄型コンデンサの他方の電極とをワイヤボンディングで接続した構成とする。
【００１２】
また、前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有する。前記半導体基板の裏面に金属膜を形成し、この金属膜と前記インダクタに形成したＧＮＤ端子をワイヤボンディングで接続した構成とする。
また、前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、前記半導体基板の裏面に金属膜を形成し、該金属膜と前記電極を前記半導体基板を貫通する接続導体で接続する構成とする。
【００１３】
また、前記半導体基板の導電型をｐ型とすることで、半導体基板の裏面をＧＮＤ電位とすることができる。
また、前記導電性ＤＡＦの代わりに導電性接着剤を用いてもよい。
また、前記導電性接着剤はＡｇペーストもしくははんだであるとよい。
また、前記半導体基板の裏面に金属膜を形成し、該金属膜を介して前記薄型コンデンサの一方の電極と前記半導体基板の裏面が固着されるとよい。
【発明の効果】
【００１４】
この発明によれば、ＧＮＤ電位となるｐ型半導体基板の裏面に薄型コンデンサの電極を導電型ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）や導電性接着剤で接続し、ｐ型半導体基板の表面の電極と薄型インダクタの端子をバンプで接続して積層することにより、製造コストを低減でき、また実装面積を小さくできる。
また、薄型コンデンサをｐ型半導体基板の裏面に導電性ＤＡＦで貼り付け固着することでワイヤボンディングによるＧＮＤ電位をとることが不要となり、また薄型コンデンサの電極構造を簡易なものにでき製造コストを低減できる。
【００１５】
ｐ型半導体基板の裏面に導電膜を形成しこの導電膜とＧＮＤ端子をワイヤボンディグもしくはこの導電膜とｐ型半導体基板の表側の表面に形成した電極をｐ型半導体基板を貫通する接続導体で接続することで、ｐ型半導体基板の裏面のＧＮＤ電位を安定化できる。
また、ＤＣ−ＤＣコンデンサの構成要素である電源ＩＣ（制御回路）、薄型インダクタ、薄型コンデンサが最短距離で接続されているため、ノイズの発生を抑制し、ＤＣ−ＤＣコンバータ本来の特性を発揮できる。
【発明を実施するための最良の形態】
【００１６】
実施の形態をＤＣ−ＤＣコンバータを構成する半導体基板と薄型コンデンサと薄型インダクタを積層した構造を例に挙げて以下の実施例で説明する。
【実施例１】
【００１７】
図１は、この発明の第１実施例の複合半導体装置の要部断面図である。薄型インダクタ１２に設けられたＧＮＤ端子１３（後述の図５に示すように、この端子は必ずしもインダクタ（コイル）本体とは接続されていない）とｐ型半導体基板１（半導体チップの基板）の表側（電源ＩＣを構成するＭＯＳＦＥＴなどの素子形成領域４がある側）の表面３に形成した電極５をバンプ１９（フリップチップボンディング）により接続し、薄型インダクタ１２の別の端子１６（図５に示すように、インダクタ（コイル）本体の一方の端子に接続される）とｐ型半導体基板１の表側の表面３に形成した別の端子６をバンプ１９で接続する。ｐ型半導体基板１の裏面２（ＧＮＤ電位となる側）と薄型コンデンサ７の電極９を導電性ＤＡＦ８（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を介して貼り付けで固着することで接続する。薄型コンデンサ７の電極１１と薄型インダクタ１２の図示しない他の端子２７とワイヤボンディング２１で接続する。その後で全体を樹脂モールド２２で封止する。前記の薄型コンデンサ７は平行平板型コンデンサで誘電体１０を平行平板である電極９、１１で挟んだ構成でチップ状をしている。
【００１８】
導電性ＤＡＦ８により薄型コンデンサ７の電極９はｐ型半導体基板１の裏面２と電気的に同電位となる。薄型インダクタ１２の電極１４はＧＮＤと接続し、ＧＮＤ端子１４は薄型インダクタ１２のフェライト１２ａに開けた貫通孔に形成した接続導体１５を介してＧＮＤ端子１３と接続する。このＧＮＤ端子１３と接続するバンプ１９を介して半導体基板７の表面３に形成した電極５はＧＮＤ電位となる。この電極５は素子形成領域４以外の箇所のｐ型半導体基板１に接続されているため、ｐ型半導体基板１の内部を通して裏面２はＧＮＤ電位となる。
【００１９】
ｐ型半導体基板１がＧＮＤ電位となっているため、薄型コンデンサ７の電極９を導電性ＤＡＦ８を介してＧＮＤ電位とすることができる。また、薄型コンデンサ７の他方の電極１１はワイヤボンディング２１により、図示していない薄型インダクタ１２の他方の端子（２７：図５参照）へ直接接続される。
導電性ＤＡＦ８で薄型コンデンサ７とｐ型半導体基板１を貼りあわせて固着して接続することで、特許文献１の場合と比べて製造プロセスが簡略化でき低コスト化できる。また、個別に形成した薄型コンデンサ７とｐ型半導体基板１（電源ＩＣ）をそれぞれ導電性ＤＡＦ８を介して貼りあわせて接続するので、特許文献１の薄型コンデンサ７と電源ＩＣを一緒に半導体プロセスで形成する場合と比べて、薄型コンデンサ７や電源ＩＣの特性ばらつきを小さくすることができる。
【００２０】
また、ＧＮＤ電位となっているｐ型半導体基板１の裏面２と薄型コンデンサ７の一方の電極９を接続することで、薄型コンデンサ７の一方の電極９の電位をワイヤボンディングでＧＮＤ端子１３に接続することなくＧＮＤ電位とすることができる。また、これにより、薄型コンデンサに関し、図１３の電極９６のような電極構造は不要となる
また、前記の薄型インダクタ１２から樹脂モールド２２上面までの高さＨを、携帯電話などに搭載する場合には１．２ｍｍ以下とする。
【００２１】
尚、図中の符号で１７は薄型インダクタ１２の端子、１８は接続導体を示す。
【実施例２】
【００２２】
図２は、この発明の第２実施例の複合半導体装置の要部断面図である。図１との違いは、導電性ＤＡＦ８をＡｇペーストやはんだなどの導電性接着剤２３に代えた点である。この場合も図１と同様の効果が得られる。
図１および図２の場合には、図３に示すように、薄型コンデンサ７から図示しないＧＮＤ端子１３と接続する裏面の電極５に向かって流れる電流ｉが大きいと、ｐ型半導体基板１の縦方向の抵抗２４により電圧降下を生じて裏面２のＧＮＤ電位が不安定となる。それを防止する方法を次の実施例で説明する。
【実施例３】
【００２３】
図４は、この発明の第３実施例の複合半導体装置の要部断面図である。ｐ型半導体基板１の裏面２に金属膜２５を形成し、この金属膜２５と薄型インダクタのＧＮＤ端子１
３をワイヤボンディング２６で接続する。また、薄型コンデンサ１２の電極９と
ｐ型半導体基板１の裏面２との接続は導電性ＤＡＦ８で行うことで、図１や図２と同様の効果が得られる。
【００２４】
また、図示しないが、ｐ型半導体基板１に貫通孔を開けて金属膜２５と電極５を点線で示す接続導体２９で結合してワイヤボンディング２６を省いても勿論構わない。
これにより図１や図２のようにｐ型半導体基板１の裏面２を直接ＧＮＤに接続するので、薄型コンデンサ７からの電流ｉによる電圧降下の影響が少なくｐ型半導体基板１の裏面２のＧＮＤ電位を安定化できる。
【００２５】
つまり、図１の場合は、薄型コンデンサ７に流れる電流ｉが比較的小さな場合に適用できる。この電流ｉが大きくなると、ｐ型半導体基板１での電圧降下が大きくなり、ｐ型半導体基板１の裏面２のＧＮＤ電位を変動させるので適用できない。
一方、図４の場合は、ｐ型半導体基板１の裏面２に金属膜２５を形成し、この金属膜２５と薄型インダクタ１のＧＮＤ端子１３をワイヤボンディング２６で接続することで、薄型コンデンサ７の電流ｉがｐ型半導体基板１を縦方向に通らなくなり、そのため電圧降下が小さくなり、ｐ型半導体基板１の裏面２のＧＮＤ電位を安定化できる。
【００２６】
図５は、薄型インダクタの要部平面図である。薄型インダクタ１２はフェライト１２ａにコイルを形成し、コイルの端子１６、２７をフェライト１２ａの表面に形成する。その他にフェライト１２ａにＧＮＤ端子１３やｐ型半導体基板１の他の電極とバンプで接続する端子をフェライト１２ａの周辺にフェライト１２ａを貫通するように形成する。
尚、第１実施例〜第３実施例ではｐ型半導体基板１に薄型コンデンサ７と薄型インダクタ１２を積層した場合について説明したが、薄型コンデンサ７のみｐ半導体基板１に積層し、インダクタを個別に外付けしても構わない。
【実施例４】
【００２７】
図６は、この発明の第４実施例の複合半導体装置の要部断面図である。ｐ型半導体基
板１の裏面２の全域に金属膜２８を形成し、この金属膜２８と薄型インダクタ１２のＧＮＤ端子１３をワイヤボンディング２６で接続する。この場合も裏面電極２６と電極５をワイヤボンディング２６の代わりに点線で示す接続導体２９で結合してもよい。このように裏面２全面に金属膜２８を形成すると、裏面２に生ずる自然酸化膜に対処できるとともに、薄型コンデンサ７を流れる電流ｉは金属膜２６を流れてｐ型半導体基板１の内部に流れなくなるので、図４の場合より裏面２のＧＮＤ電位は一層安定化できる。また、薄型コンデンサ１２の電極９とｐ型半導体基板１の裏面２に形成した金属膜２８との接続を導電性ＤＡＦ８で行うことで、図１や図２と同様の効果が得られる。
【００２８】
また、図７に示すように、負荷（５１〜５６）のＩＣを形成した半導体基板３１の裏面３２に導電性ＤＡＦ８でＩＣの電源安定化用のコンデンサとなる薄型コンデンサ３５を固着して利用してもよい。この場合も裏面３２はＧＮＤ電位とする。
尚、本実施例においても、裏面２からＧＮＤ端子１３に流れる電流が小さい場合は、ワイヤボンディング２６や接続導体２９をもうけなくてもよい。
【００２９】
図８は、ＤＣ−ＤＣコンバータの回路構成に、図１の構成部を番号で示した図である。ｐ型半導体基板１は電源ＩＣが形成されており、Ｌは薄型インダクタ１２、Ｃは薄型コンデンサ７である。また電極５とＧＮＤ端子１３はバンプ１９で接続し、電極６と端子１６はバンプ２０で接続し、端子２７と電極１１はワイヤボンディング２１で接続し、電極９はｐ型半導体基板１の裏面２と導電性ＤＡＦ８で接続する。
【００３０】
また、ｐ型半導体基板１をｎ型半導体基板に代えた場合もある。この場合もｎ型半導体基板の裏面をＧＮＤ電位とし、表側の表面をマイナス電位とする。ｎ型半導体基板の表側の表面層にはｐ型ウェル領域が形成される。
また、図８、９は降圧型のコンバータを規定したものであるが、本発明の実施の形態はこれに限るものではなく、昇圧型や極性逆転型のＤＣ−ＤＣコンバータ、シリーズレギュレータ（この場合、インダクタは不要となる）であってもよい。特に極性逆転型のＤＣ−ＤＣの場合は、図５に示すインダクタ１２の端子１３と１６を同じものにすることができる。
【図面の簡単な説明】
【００３１】
【図１】この発明の第１実施例の複合半導体装置の要部断面図
【図２】この発明の第２実施例の複合半導体装置の要部断面図
【図３】ＧＮＤに向かって流れる電流ｉが半導体基板の内部を流れる様子を示す図
【図４】この発明の第３実施例の複合半導体装置の要部断面図
【図５】薄型インダクタの要部平面図
【図６】この発明の第４実施例の複合半導体装置の要部断面図
【図７】負荷となるＩＣに電源安定化用の薄型コンデンサを積層した要部断面図
【図８】ＤＣ−ＤＣコンバータの回路構成に、図１の構成部を番号で示した図
【図９】ＤＣ−ＤＣコンバータの要部回路構成図
【図１０】６チャネルを集積する電源ＩＣと６個のインダクタと６個のコンデンサと６個の負荷であるＩＣを搭載したＰＣＢの平面図
【図１１】複合半導体装置と負荷を搭載したＰＣＢの平面図
【図１２】従来の複合半導体装置の要部断面図
【図１３】従来の別の複合半導体装置の要部断面図
【符号の説明】
【００３２】
１ ｐ型半導体基板
２、３２ 裏面
３、３３ 表側の表面（素子形成領域がある側）
４、３４ 素子形成領域
５、６、９、１１ 電極
７、３５ 薄型コンデンサ
８ 導電性ＤＡＦ
１０ 誘電体
１２ 薄型インダクタ
１２ａ フェライト
１３、１４ ＧＮＤ端子
１５、１８、２９ 接続導体
１６、１７、２７ 端子
１９、２０ バンプ
２１、２６ ワイヤボンディング
２２ 樹脂モールド
２３ 導電性接着剤
２４ 抵抗
２５、２８ 金属膜
３１ 半導体基板
【特許請求の範囲】
【請求項１】
薄型コンデンサと、該薄型コンデンサの一方の電極とＧＮＤ電位となる裏面が導電性ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を介して固着される半導体基板とを有することを特徴とする複合半導体装置。
【請求項２】
前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、該薄型インダクタの他方の端子と、前記薄型コンデンサの他方の電極とをワイヤボンディングで接続したことを特徴とする請求項１に記載の複合半導体装置。
【請求項３】
前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、前記半導体基板の裏面に金属膜を形成し、該金属膜と前記インダクタに形成したＧＮＤ端子をワイヤボンディングで接続したことを特徴とする請求項１に記載の複合半導体装置。
【請求項４】
前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、前記半導体基板の裏面に金属膜を形成し、該金属膜と前記電極とを前記半導体基板を貫通する接続導体で接続したことを特徴とする請求項１に記載の複合半導体装置。
【請求項５】
前記半導体基板の導電型がｐ型であることを特徴とする請求項１〜４のいずれか一項に記載の複合半導体装置。
【請求項６】
前記導電性ＤＡＦの代わりに導電性接着剤を用いることを特徴とする請求項１に記載の複合半導体装置。
【請求項７】
前記導電性接着剤がＡｇペーストもしくははんだであることを特徴とする請求項６に記載の複合半導体装置。
【請求項８】
前記半導体基板の裏面に金属膜を形成し、該金属膜を介して前記薄型コンデンサの一方の電極と前記半導体基板の裏面が固着されることを特徴とする請求項１、２、３、４、６、７のいすれか一項に記載の複合半導体装置。
【請求項１】
薄型コンデンサと、該薄型コンデンサの一方の電極とＧＮＤ電位となる裏面が導電性ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を介して固着される半導体基板とを有することを特徴とする複合半導体装置。
【請求項２】
前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、該薄型インダクタの他方の端子と、前記薄型コンデンサの他方の電極とをワイヤボンディングで接続したことを特徴とする請求項１に記載の複合半導体装置。
【請求項３】
前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、前記半導体基板の裏面に金属膜を形成し、該金属膜と前記インダクタに形成したＧＮＤ端子をワイヤボンディングで接続したことを特徴とする請求項１に記載の複合半導体装置。
【請求項４】
前記半導体基板の素子が形成される表側の表面に形成した電極と一方の端子がバンプで固着される薄型インダクタを有し、前記半導体基板の裏面に金属膜を形成し、該金属膜と前記電極とを前記半導体基板を貫通する接続導体で接続したことを特徴とする請求項１に記載の複合半導体装置。
【請求項５】
前記半導体基板の導電型がｐ型であることを特徴とする請求項１〜４のいずれか一項に記載の複合半導体装置。
【請求項６】
前記導電性ＤＡＦの代わりに導電性接着剤を用いることを特徴とする請求項１に記載の複合半導体装置。
【請求項７】
前記導電性接着剤がＡｇペーストもしくははんだであることを特徴とする請求項６に記載の複合半導体装置。
【請求項８】
前記半導体基板の裏面に金属膜を形成し、該金属膜を介して前記薄型コンデンサの一方の電極と前記半導体基板の裏面が固着されることを特徴とする請求項１、２、３、４、６、７のいすれか一項に記載の複合半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００８−２５１９０１（Ｐ２００８−２５１９０１Ａ）
【公開日】平成２０年１０月１６日（２００８．１０．１６）
【国際特許分類】
【出願番号】特願２００７−９２３１０（Ｐ２００７−９２３１０）
【出願日】平成１９年３月３０日（２００７．３．３０）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
【公開日】平成２０年１０月１６日（２００８．１０．１６）
【国際特許分類】
【出願日】平成１９年３月３０日（２００７．３．３０）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
[ Back to top ]