記憶装置、電子機器、および基板アセンブリ
【課題】回路基板が筐体に接続された状態で生じる回路基板の撓みによる不都合が生じにくい記憶装置、電子機器、および基板アセンブリを得る。
【解決手段】筐体と回路基板４Ａとモジュール５Ｂとを備え、回路基板４Ａは筐体内に収容され第一面と、この第一面の反対側に位置された第二面とを有する。モジュール５Ｂは回路基板４Ａの第一面または第二面に設けられる。回路基板４Ａの周縁部４ｄには第一切欠４ｇと筐体と接続される筐体接続部１８ｅとが設けられる。第一切欠４ｇには回路基板４Ａのモジュール５Ｂが固定されるモジュール固定領域Ｐ１と、筐体接続部１８ｅとの間に位置された領域に向けて進出した第二切欠４ｈが設けられる。
【解決手段】筐体と回路基板４Ａとモジュール５Ｂとを備え、回路基板４Ａは筐体内に収容され第一面と、この第一面の反対側に位置された第二面とを有する。モジュール５Ｂは回路基板４Ａの第一面または第二面に設けられる。回路基板４Ａの周縁部４ｄには第一切欠４ｇと筐体と接続される筐体接続部１８ｅとが設けられる。第一切欠４ｇには回路基板４Ａのモジュール５Ｂが固定されるモジュール固定領域Ｐ１と、筐体接続部１８ｅとの間に位置された領域に向けて進出した第二切欠４ｈが設けられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、記憶装置、電子機器、および基板アセンブリに関する。
【背景技術】
【０００２】
従来、不揮発性半導体メモリ等のモジュールが設けられた回路基板が筐体内に収容された電子機器が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２８９２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の電子機器では、回路基板が筐体に接続された際に回路基板が撓むと、回路基板とこの回路基板に設けられたモジュールとの接続強度が、局所的に低くなる虞があった。
【０００５】
そこで、本発明の実施形態は、回路基板が筐体に接続された状態で生じる回路基板の撓みによる不都合が生じにくい記憶装置、電子機器、および基板アセンブリを得ることを、目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の実施形態にかかる記憶装置にあっては、筐体と、回路基板と、モジュールと、を備える。回路基板は、筐体内に収容され、第一面とこの第一面の反対側に位置された第二面とを有する。モジュールは、回路基板の第一面または第二面に設けられる。回路基板の周縁部には、第一切欠と、筐体と接続される筐体接続部と、が設けられる。第一切欠には、回路基板のモジュールが固定されるモジュール固定領域と筐体接続部との間に位置された領域に向けて進出した第二切欠が設けられる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の第１実施形態にかかる記憶装置の一例が示された斜視図である。
【図２】図２は、本発明の第１実施形態にかかる記憶装置の一例を別の角度から見た斜視図である。
【図３】図３は、本発明の第１実施形態にかかる記憶装置の一例が示された分解斜視図である。
【図４】図４は、本発明の第１実施形態にかかる記憶装置の第一基板の一例が示された斜視図である。
【図５】図５は、本発明の第１実施形態にかかる記憶装置の第一基板の一例の一部が示された平面図である。
【図６】図６は、本発明の第２実施形態にかかる電子機器の一例が示された斜視図である。
【図７】図７は、本発明の第３実施形態にかかる電子機器の一例が示された斜視図である。
【発明を実施するための形態】
【０００８】
以下に示される複数の実施形態には同様の構成が含まれている。よって、以下では、それら同様の構成には共通の符号が付与され、重複する説明が省略される。
【０００９】
＜第１実施形態＞
本実施形態では、一部の図中で、便宜上、方向が規定されている。具体的には、半導体記憶装置１の矩形状の天面あるいは底面の短手方向がＸ方向、長手方向がＹ方向、厚み方向がＺ方向と規定される。
【００１０】
本実施形態にかかる電子機器および記憶装置の一例である半導体記憶装置１は、ＳＳＤ（solid state drive）であり、パーソナルコンピュータ、サーバ、ストレージボックス等の電子機器（図示されず）に装着されたり、それらの筐体（図示されず）内に収容されたりする。図１，２に示されるように、半導体記憶装置１は、扁平な直方体状の外観を呈しており、平面視（すなわち、Ｚ方向の視線）では、長方形状に形成されている。この半導体記憶装置１は、底壁（第一壁）２ａ、天壁（第二壁）２ｂ、および側壁（第三壁）２ｃを形成する筐体２を備えている。底壁２ａ、天壁２ｂ、および側壁２ｃは、外壁、壁部の一例である。図２に示されるように、筐体２の一部（本実施形態では側壁２ｃおよび底壁２ａの一部）が切り欠かれ、外部接続用のコネクタ３が露出している。
【００１１】
図３に示されるように、筐体２の内部には、複数（本実施形態では二つ）の回路基板（プリント基板、プリント配線板、配線基板、リジッド基板）としての第一基板４Ａおよび第二基板４Ｂが、間隔をあけて積み重ねた状態で収容されている。そして、図３，４に示されるように、第一基板４Ａおよび第二基板４Ｂには、それぞれ複数の半導体素子（モジュール、電子部品、部品）が設けられている。本実施形態では、半導体素子として、ＳＯＣ（system-on-a-chip）による素子（以下、ＳＯＣと記す）５Ａや、ＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤと記す）５Ｂ、ＤＤＲ ＲＡＭ（double data rate random access memory、以下ＤＤＲと記す）５Ｃ、キャパシタ５Ｄ等が実装されている。ＳＯＣ５Ａは、ＣＰＵ（central processing unit）や、コントローラ等が統合されたチップであり、ＮＡＮＤ５ＢやＤＤＲ５Ｃに対するデータのリードライトを制御する。また、ＳＯＣ５Ａは、コネクタ３を介して、シリアルＡＴＡ（serial advanced technology attachment、ＳＡＴＡ）等の規格で、半導体記憶装置１が装着される電子機器のホストコントローラ等との間でのデータの授受を制御する。ＮＡＮＤ５Ｂは、不揮発性半導体メモリである。また、キャパシタ５Ｄは、電子機器からの電源電力の供給を補う役割を果たす。なお、これら半導体素子は、いずれも発熱する発熱体である。なお、本実施形態では、ＳＯＣ５Ａの発熱量が最も大きい。
【００１２】
第一基板４Ａおよび第二基板４Ｂは、一例としては、ＰＣＢ（printed circuit board）として構成される。半導体素子（ＳＯＣ５Ａ，ＮＡＮＤ５Ｂ，ＤＤＲ５Ｃ，キャパシタ５Ｄ）は、第一基板４Ａおよび第二基板４Ｂの上面（第一面）４ａおよび下面（第二面）４ｂのうち少なくとも一方（本実施形態では両方）に、例えば表面実装等によって実装される。なお、上面４ａおよび下面４ｂは、便宜上の名称であって、第一基板４Ａおよび第二基板４Ｂの装着姿勢を限定するものではない。
【００１３】
図３に示されるように、本実施形態では、半導体記憶装置１は、ベース６、第一基板４Ａ、中間部材７、第二基板４Ｂ、およびカバー８を備えている。本実施形態では、一例として、ベース６は、主として筐体２の底壁２ａを構成している。また、カバー８は、主として筐体２の天壁２ｂと側壁２ｃの一部とを構成している。また、中間部材７は、主として第一基板４Ａと第二基板４Ｂとの間に介在する隔壁９と側壁２ｃの一部とを構成している。本実施形態では、これらベース６、第一基板４Ａ、中間部材７、第二基板４Ｂ、およびカバー８が、ねじ１０やスタッド１１等の固定具（接続具、締結具、図１，３参照）によって一体化されている。ベース６、中間部材７、およびカバー８は、筐体２、および筐体２を構成する部品（構成部品、分割体）の一例である。第一基板４Ａ、中間部材７、およびカバー８には、ベース６、第一基板４Ａ、中間部材７、およびカバー８を一体的に固定する（接続する）ねじ１０が挿通する貫通部の一例として、貫通孔１８ｅが設けられている。本実施形態では、一例として、ねじ１０は、カバー８側から貫通孔１８ｅに挿通され、ベース６に設けられた結合部の一例である雌ねじ孔１８ｆに結合される。
【００１４】
また、図３に示されるように、本実施形態では、ベース６の上面６ａには、カバー８側に向けて突出する複数のピン１８ａが設けられている。そして、第一基板４Ａおよび中間部材７には、このピン１８ａが貫通する貫通孔１８ｂが設けられている。本実施形態では、これらピン１８ａと貫通孔１８ｂとによって、ベース６、第一基板４Ａ、および中間部材７がＸ方向およびＹ方向に位置決めされている。貫通孔１８ｂは、貫通部の一例である。また、中間部材７の相互に対向する隅部には、カバー８側に向けて突出するリブ１８ｃが設けられている。そして、カバー８には、このリブ１８ｃに嵌合する切欠１８ｄが設けられている。本実施形態では、これらリブ１８ｃと切欠１８ｄとによって、中間部材７およびカバー８がＸ方向およびＹ方向に位置決めされている。
【００１５】
本実施形態では、筐体２（および隔壁９）を構成するベース６、中間部材７、およびカバー８は、いずれも、熱伝導性が比較的高い材料（例えば、アルミニウム合金、ステンレススチール、銅合金等の金属材料）で構成されている。これにより、発熱体としての半導体素子（ＳＯＣ５Ａ，ＮＡＮＤ５Ｂ，ＤＤＲ５Ｃ，キャパシタ５Ｄ）で生じた熱を、筐体２や隔壁９を介して、半導体記憶装置１の外へ放出しやすくなり、筐体２内が高温になるのを抑制しやすくなる。
【００１６】
また、筐体２（および隔壁９）を構成するベース６や、中間部材７、カバー８等の表面には、放熱性の高い材料による被膜（図示されず）を形成するのが好適である。具体的には、例えば、放熱性の良好なフィラー（例えば、絶縁の場合はセラミック粒子等、非絶縁の場合は金属粒子、カーボンファイバ等）を含む塗料で塗装することで、このような被膜を形成することができる。これにより、発熱体としての半導体素子で生じた熱を、被膜を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。なお、被膜は、放熱性の高いシートを貼付するなどして形成することもできる。
【００１７】
また、図１〜３等に示されるように、筐体２を構成するベース６や、中間部材７、カバー８等には、筐体２の内外で空気を通流させる通気口２ｄを形成するのが好適である。これにより、発熱体としての半導体素子で生じた熱を、通気口２ｄを通る空気によって半導体記憶装置１の外へ排出することができるため、筐体２内が高温になるのをより一層抑制しやすくなる。この通気口２ｄは、発熱量の大きい半導体素子（例えばＳＯＣ５Ａ等）に対向する位置や、近い位置に形成するのが好適である。なお、放熱性をより一層高めるため、筐体２の外表面に、フィン等の凹凸形状を設けることもできる。
【００１８】
図４に示されるように、第一基板４Ａの下面４ｂには、ＳＯＣ５Ａや、ＮＡＮＤ５Ｂ、ＤＤＲ５Ｃ等の半導体素子が実装されている。そして、図３に示されるように、第一基板４Ａの下面４ｂに対向するベース６の上面６ａには、各半導体素子（５Ａ，５Ｂ，５Ｃ）の中央部に対向する突出部１２が設けられている。突出部１２は、比較的高さの低い角柱状に形成されている。突出部１２の頂面は、上面６ａと平行な平坦面状に形成されている。また、突出部１２の高さは、各半導体素子（５Ａ，５Ｂ，５Ｃ）と干渉しない高さに設定されている。このような構成により、本実施形態では、突出部１２を対応する半導体素子（５Ａ，５Ｂ，５Ｃ）に近接させることができるため、発熱体としての各半導体素子（５Ａ，５Ｂ，５Ｃ）で生じた熱を、突出部１２およびベース６を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。
【００１９】
さらに、図３に示されるように、本実施形態では、突出部１２の頂面上に、介装部材１３が設けられている。介装部材１３は、各半導体素子（５Ａ，５Ｂ，５Ｃ）と突出部１２との間に介在し、一例としては、挟持される。介装部材１３は、可撓性（弾性）を有しかつ扁平な矩形のシート状に形成され、一例としては、頂面上に接着等することで取り付けられる。この介装部材１３は、熱伝導性が比較的高い材料（例えば、アクリル樹脂、フッ素樹脂、ポリアミド樹脂等）で構成される。このような構成により、発熱体としての各半導体素子（５Ａ，５Ｂ，５Ｃ）で生じた熱が、介装部材１３、突出部１２、およびベース６を介して半導体記憶装置１の外へより一層放出されやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。なお、このような突出部１２や介装部材１３は、中間部材７（隔壁９）や、カバー８にも、設けられうる。
【００２０】
また、図３に示されるように、第一基板４Ａの上面４ａ上には、基板間接続部１６としてのスタッド１１が取り付けられている。また、中間部材７の隔壁９には、このスタッド１１を表裏に貫通させる貫通孔９ａが設けられている。また、貫通孔９ａを貫通したスタッド１１に対応して、第二基板４Ｂには、ねじ１０を挿通させる貫通孔４ｃが設けられている。そして、第二基板４Ｂの上面４ａ側から貫通孔４ｃを挿通されたねじ１０がスタッド１１に結合される（接続される）ことで、第一基板４Ａと第二基板４Ｂとが結合（接続）される。さらに、隔壁９には、第一基板４Ａに設けられたコネクタ１５Ｍおよび第二基板４Ｂに設けられたコネクタ（図示されず）を貫通させる細長い矩形状の貫通孔９ｂが形成されている。貫通孔９ａ，９ｂと、対応するスタッド１１ならびにコネクタ１５Ｍとの間には、所定のクリアランスが設定され、隔壁９（中間部材７）と、スタッド１１およびコネクタ１５Ｍとが、相互に接触しないように構成されている。また、クリアランスにより、隔壁９の表裏の空間同士が連通するため、空気の通流（対流）による排熱効果を得ることができる。
【００２１】
図４は、第一基板４Ａに素子５Ａ〜５Ｃ等が設けられて構成された基板アセンブリ２０の一例が示された斜視図である。図５は、第一基板４Ａの一部の一例が示された平面図である。図４に示されるように、第一基板４Ａは、矩形状（長方形状）に形成され、四つの端部（辺部）４ｄと、四つの角部４ｅと、を有する。第一基板４Ａの周縁部（本実施形態では、一例として四つの角部４ｅ）には、筐体２との接続部の一例として、貫通部（本実施形態では、一例として貫通孔１８ｅ）が設けられている。貫通部を貫通した結合具の一例としてのねじ１０（図３参照）が、筐体２の結合部（本実施形態では、一例として雌ねじ孔１８ｆ、図３参照）に結合され、これにより、第一基板４Ａが筐体２に接続（固定）されている。貫通孔１８ｅは、筐体２に接続される筐体接続部の一例である。
【００２２】
第一基板４Ａの周縁部（本実施形態では、一例として角部４ｅに近い端部４ｄ）には、第一切欠４ｇが設けられている。この第一切欠４ｇは、筐体２としてのベース６に設けられた結合部６ｂ（図３参照）との干渉を避けるために設けられている。結合部６ｂには、側方（周縁部より外側、側外方、一例としてはＸ方向）に向けて開口された雌ねじ孔６ｃが設けられている。雌ねじ孔６ｃは、接続部の一例である。この雌ねじ孔６ｃに結合されるねじ（図示されず）によって、半導体記憶装置１が電子機器（図示されず）に固定される。
【００２３】
図５に示されるように、第一切欠４ｇは、相互に対向した二つの端部４ｄから相互に近接する方向に延びている。第一切欠４ｇは、端部４ｄに近い位置では一定幅の帯状に形成され、端部４ｄから離れた位置では円弧状（半円状）に形成されている。第一基板４Ａには、この第一切欠４ｇが設けられたことにより、筐体接続部としての貫通孔１８ｅを有したアーム４ｉが形成されている。本実施形態では、第一基板４Ａに第一切欠４ｇ（およびアーム４ｉ）が設けられたことで、一例としては、筐体接続部としての貫通孔１８ｅと半導体素子（モジュール）としてのＮＡＮＤ５Ｂが固定されるモジュール固定領域Ｐ１との間の領域Ｐ２を、比較的細く形成することができ、第一切欠４ｇが設けられなかった場合に比べて、領域Ｐ２が撓みやすく（変形しやすく、曲がりやすく）なる。一例としては、第一基板４Ａが筐体接続部としての貫通孔１８ｅを介して筐体２に接続された際に、第一基板４Ａが硬いと、第一基板４Ａが筐体２に固定（接続）された際に、第一基板４Ａと筐体２としてのベース６との寸法誤差（製造ばらつき）等によって、第一基板４Ａのモジュール固定領域Ｐ１が撓み、この撓みによって、モジュールとしてのＮＡＮＤ５Ｂと第一基板４Ａとの接続強度が低下する虞がある。この点、本実施形態では、第一切欠４ｇおよびアーム４ｉが設けられたことで、第一基板４Ａの領域Ｐ２が撓みやすくなり、その分、モジュール固定領域Ｐ１が撓みにくくなるので、一例としては、第一基板４Ａの変形に伴うＮＡＮＤ５Ｂの接続強度の低下を抑制しやすくなる。また、加熱された場合等に、第一基板４Ａと筐体２との線膨張係数の差異によって、第一基板４Ａに撓みが生じるような場合等、他の要因で第一基板４Ａに撓みが生じるような場合においても、上記構成が有効となる場合がある。
【００２４】
さらに、本実施形態では、図５に示されるように、第一基板４Ａには、第一切欠４ｇの縁から筐体接続部としての貫通孔１８ｅと半導体素子（モジュール）としてのＮＡＮＤ５Ｂが固定されるモジュール固定領域Ｐ１との間の領域Ｐ２に向けて進出した第二切欠４ｈが設けられた。これにより、領域Ｐ２がさらに狭くなって狭窄領域Ｐ３が形成され、第一基板４Ａの領域Ｐ２がより一層撓みやすくなり、モジュール固定領域Ｐ１がより撓みにくくなるので、一例としては、第一基板４Ａの変形に伴うＮＡＮＤ５Ｂの接続強度の低下をより一層抑制しやすくなる。
【００２５】
また、本実施形態では、筐体２としてのベース６に設けられたピン１８ａ（図３参照）が挿入される貫通部としての貫通孔１８ｂが、第一切欠４ｇに対して第二切欠４ｈの反対側に位置された。よって、位置決めに利用される貫通孔１８ｂを、第一基板４Ａの撓みやすい領域Ｐ２，Ｐ３から離間させて位置させることができるため、一例としては、第一基板４Ａの変形によって位置決め精度が低下するのを抑制することができる。
【００２６】
＜第２実施形態＞
本実施形態にかかる電子機器３０は、図６に示されるように、箱形のサーバとして構成されており、直方体状の筐体３１を備えている。筐体３１は、第一の分割体（第一部分、第一部品）３２と第二の分割体（第二部分、第二部品）３３とを有している。筐体３１の内部には、プレート状あるいはフレーム状の図示しない骨格部材が設けられており、第一の分割体３２は、ねじ３４等を介して骨格部材に固定される。また、第二の分割体３３は、第一の分割体３２に対して着脱可能に取り付けられている。オペレータ（ユーザ）は、第一の分割体３２から第二の分割体３３を取り外して筐体３１の内部を露出させ、骨格部材等に対して半導体記憶装置１を着脱することができる。筐体３１の内部には、複数の半導体記憶装置１を収容することができる。
【００２７】
また、電子機器３０の長手方向一方側には、プレート３５が設けられている。また、電子機器３０には、カードスロット３７ａ，３７ｂが設けられたカード収容部３６が設けられている。プレート３５には、カードスロット３７ａ，３７ｂに対応するスリット３８や、通気口として機能する開口３９が形成されている。また、この電子機器３０には、開口３９のうち一つに対応して、ロック機構４０が設けられている。
【００２８】
この電子機器３０には、上記第１実施形態で例示された筐体２を有した複数の半導体記憶装置１を装備することができる。また、半導体記憶装置１の筐体２を除く内部構成（すなわち、第一基板４Ａおよび第二基板４Ｂや隔壁９等）が、電子機器３０の筐体３１内に収容された構成とすることもできる。その場合、電子機器３０の筐体３１が、半導体記憶装置１の筐体も兼ねることになる。
【００２９】
＜第３実施形態＞
本実施形態にかかる電子機器１００は、図７に示されるように、所謂ノート型のパーソナルコンピュータとして構成されており、矩形状の扁平な第一の本体部１０２と、矩形状の扁平な第二の本体部１０３と、を備えている。これら第一の本体部１０２および第二の本体部１０３は、ヒンジ機構１０４によって、回動軸Ａｘ回りに、図７に示す展開状態と図示しない折り畳み状態との間で相対回動可能に、接続されている。
【００３０】
第一の本体部１０２には、筐体１０２ａの外面としての表面（上面、天面、第一面）１０２ｂ側に露出する状態で、入力操作部としてのキーボード１０５や、ポインティングデバイス１０７、クリックボタン１０８等が設けられている。一方、第二の本体部１０３には、筐体１０３ａの外面としての表面（前面）１０３ｂに設けられた開口部１０３ｃから露出する状態で、ＬＣＤ（Liquid Crystal Display）等のディスプレイパネル（表示装置、表示モジュール、モジュール）１０６が設けられている。図７に示す展開状態では、キーボード１０５やディスプレイパネル１０６等が露出し、ユーザが使用可能な状態となる。一方、折り畳み状態（図示されず）では、表面１０２ｂ，１０３ｂ同士が相互に近接した状態で対向して、キーボード１０５や、ディスプレイ１０６、ポインティングデバイス１０７、クリックボタン１０８等が、筐体１０２ａ，１０３ａによって隠された状態となる。
【００３１】
本実施形態では、第一の本体部１０２の筐体１０２ａに、上記第１実施形態で例示した半導体記憶装置１が取り付けられている。具体的には、例えば、筐体１０２ａの裏面（図示されず）に、半導体記憶装置１の収容部としての凹部（図示されず）が設けられ、その凹部に半導体記憶装置１が収容される。その場合、第一の本体部１０２には、凹部に臨む状態で、半導体記憶装置１のコネクタ３に対応するコネクタ（図示されず）が設けられ、当該コネクタと半導体記憶装置１のコネクタ３とが接続される。また、筐体１０２ａの裏面には、半導体記憶装置１が収容された状態で凹部を覆う蓋（図示されず）が取り付けられる。
【００３２】
また、半導体記憶装置１の筐体２を除く内部構成（すなわち、第一基板４Ａおよび第二基板４Ｂや隔壁９等）が、電子機器１００の筐体１０２ａ内に収容された構成とすることもできる。その場合、電子機器１００の筐体１０２ａが、半導体記憶装置１の筐体も兼ねることになる。なお、半導体記憶装置１は、第二の本体部１０３の筐体１０３ａ内に設けることができるし、複数の半導体記憶装置１を、電子機器１００の筐体１０２ａ（または筐体１０３ａ）の内部に、設けることもできる。
【００３３】
以上、本発明の好適な実施形態について例示したが、本発明は上記実施形態には限定されず、種々の変形が可能である。例えば、本発明は、回路基板を有した半導体記憶装置以外の電子機器に適用することができる。また、各実施形態や実施例の構成を部分的に組み合わせて構成することができる。また、電子機器、記憶装置、半導体記憶装置、回路基板、モジュール、モジュール固定領域、領域、第一切欠、第二切欠、貫通部等のスペック（構造や、種類、方向（上下、左右）、形状、大きさ、長さ、幅、厚さ、高さ、数、配置、位置、材質等）は、適宜に変更して実施することができる。
【００３４】
本実施形態によれば、一例としては、回路基板が筐体に接続された状態で生じる回路基板の撓みによる不都合が生じにくい記憶装置、電子機器、および基板アセンブリを得ることができる。
【符号の説明】
【００３５】
１…半導体記憶装置（電子機器）、２…筐体、４Ａ…第一基板（回路基板）、４ａ…上面（第一面）、４ｂ…下面（第二面）、４ｄ…端部（辺部、周縁部）、４ｅ…角部（周縁部）、４ｇ…第一切欠、４ｈ…第二切欠、５Ａ〜５Ｄ…素子（モジュール）、１８ｂ…貫通孔（貫通部）、１８ｅ…貫通孔（筐体接続部）、２０…基板アセンブリ、１００…電子機器、Ｐ１…モジュール固定領域、Ｐ２…モジュール固定領域と筐体接続部との間に位置された領域。
【技術分野】
【０００１】
本発明の実施形態は、記憶装置、電子機器、および基板アセンブリに関する。
【背景技術】
【０００２】
従来、不揮発性半導体メモリ等のモジュールが設けられた回路基板が筐体内に収容された電子機器が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２８９２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の電子機器では、回路基板が筐体に接続された際に回路基板が撓むと、回路基板とこの回路基板に設けられたモジュールとの接続強度が、局所的に低くなる虞があった。
【０００５】
そこで、本発明の実施形態は、回路基板が筐体に接続された状態で生じる回路基板の撓みによる不都合が生じにくい記憶装置、電子機器、および基板アセンブリを得ることを、目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の実施形態にかかる記憶装置にあっては、筐体と、回路基板と、モジュールと、を備える。回路基板は、筐体内に収容され、第一面とこの第一面の反対側に位置された第二面とを有する。モジュールは、回路基板の第一面または第二面に設けられる。回路基板の周縁部には、第一切欠と、筐体と接続される筐体接続部と、が設けられる。第一切欠には、回路基板のモジュールが固定されるモジュール固定領域と筐体接続部との間に位置された領域に向けて進出した第二切欠が設けられる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の第１実施形態にかかる記憶装置の一例が示された斜視図である。
【図２】図２は、本発明の第１実施形態にかかる記憶装置の一例を別の角度から見た斜視図である。
【図３】図３は、本発明の第１実施形態にかかる記憶装置の一例が示された分解斜視図である。
【図４】図４は、本発明の第１実施形態にかかる記憶装置の第一基板の一例が示された斜視図である。
【図５】図５は、本発明の第１実施形態にかかる記憶装置の第一基板の一例の一部が示された平面図である。
【図６】図６は、本発明の第２実施形態にかかる電子機器の一例が示された斜視図である。
【図７】図７は、本発明の第３実施形態にかかる電子機器の一例が示された斜視図である。
【発明を実施するための形態】
【０００８】
以下に示される複数の実施形態には同様の構成が含まれている。よって、以下では、それら同様の構成には共通の符号が付与され、重複する説明が省略される。
【０００９】
＜第１実施形態＞
本実施形態では、一部の図中で、便宜上、方向が規定されている。具体的には、半導体記憶装置１の矩形状の天面あるいは底面の短手方向がＸ方向、長手方向がＹ方向、厚み方向がＺ方向と規定される。
【００１０】
本実施形態にかかる電子機器および記憶装置の一例である半導体記憶装置１は、ＳＳＤ（solid state drive）であり、パーソナルコンピュータ、サーバ、ストレージボックス等の電子機器（図示されず）に装着されたり、それらの筐体（図示されず）内に収容されたりする。図１，２に示されるように、半導体記憶装置１は、扁平な直方体状の外観を呈しており、平面視（すなわち、Ｚ方向の視線）では、長方形状に形成されている。この半導体記憶装置１は、底壁（第一壁）２ａ、天壁（第二壁）２ｂ、および側壁（第三壁）２ｃを形成する筐体２を備えている。底壁２ａ、天壁２ｂ、および側壁２ｃは、外壁、壁部の一例である。図２に示されるように、筐体２の一部（本実施形態では側壁２ｃおよび底壁２ａの一部）が切り欠かれ、外部接続用のコネクタ３が露出している。
【００１１】
図３に示されるように、筐体２の内部には、複数（本実施形態では二つ）の回路基板（プリント基板、プリント配線板、配線基板、リジッド基板）としての第一基板４Ａおよび第二基板４Ｂが、間隔をあけて積み重ねた状態で収容されている。そして、図３，４に示されるように、第一基板４Ａおよび第二基板４Ｂには、それぞれ複数の半導体素子（モジュール、電子部品、部品）が設けられている。本実施形態では、半導体素子として、ＳＯＣ（system-on-a-chip）による素子（以下、ＳＯＣと記す）５Ａや、ＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤと記す）５Ｂ、ＤＤＲ ＲＡＭ（double data rate random access memory、以下ＤＤＲと記す）５Ｃ、キャパシタ５Ｄ等が実装されている。ＳＯＣ５Ａは、ＣＰＵ（central processing unit）や、コントローラ等が統合されたチップであり、ＮＡＮＤ５ＢやＤＤＲ５Ｃに対するデータのリードライトを制御する。また、ＳＯＣ５Ａは、コネクタ３を介して、シリアルＡＴＡ（serial advanced technology attachment、ＳＡＴＡ）等の規格で、半導体記憶装置１が装着される電子機器のホストコントローラ等との間でのデータの授受を制御する。ＮＡＮＤ５Ｂは、不揮発性半導体メモリである。また、キャパシタ５Ｄは、電子機器からの電源電力の供給を補う役割を果たす。なお、これら半導体素子は、いずれも発熱する発熱体である。なお、本実施形態では、ＳＯＣ５Ａの発熱量が最も大きい。
【００１２】
第一基板４Ａおよび第二基板４Ｂは、一例としては、ＰＣＢ（printed circuit board）として構成される。半導体素子（ＳＯＣ５Ａ，ＮＡＮＤ５Ｂ，ＤＤＲ５Ｃ，キャパシタ５Ｄ）は、第一基板４Ａおよび第二基板４Ｂの上面（第一面）４ａおよび下面（第二面）４ｂのうち少なくとも一方（本実施形態では両方）に、例えば表面実装等によって実装される。なお、上面４ａおよび下面４ｂは、便宜上の名称であって、第一基板４Ａおよび第二基板４Ｂの装着姿勢を限定するものではない。
【００１３】
図３に示されるように、本実施形態では、半導体記憶装置１は、ベース６、第一基板４Ａ、中間部材７、第二基板４Ｂ、およびカバー８を備えている。本実施形態では、一例として、ベース６は、主として筐体２の底壁２ａを構成している。また、カバー８は、主として筐体２の天壁２ｂと側壁２ｃの一部とを構成している。また、中間部材７は、主として第一基板４Ａと第二基板４Ｂとの間に介在する隔壁９と側壁２ｃの一部とを構成している。本実施形態では、これらベース６、第一基板４Ａ、中間部材７、第二基板４Ｂ、およびカバー８が、ねじ１０やスタッド１１等の固定具（接続具、締結具、図１，３参照）によって一体化されている。ベース６、中間部材７、およびカバー８は、筐体２、および筐体２を構成する部品（構成部品、分割体）の一例である。第一基板４Ａ、中間部材７、およびカバー８には、ベース６、第一基板４Ａ、中間部材７、およびカバー８を一体的に固定する（接続する）ねじ１０が挿通する貫通部の一例として、貫通孔１８ｅが設けられている。本実施形態では、一例として、ねじ１０は、カバー８側から貫通孔１８ｅに挿通され、ベース６に設けられた結合部の一例である雌ねじ孔１８ｆに結合される。
【００１４】
また、図３に示されるように、本実施形態では、ベース６の上面６ａには、カバー８側に向けて突出する複数のピン１８ａが設けられている。そして、第一基板４Ａおよび中間部材７には、このピン１８ａが貫通する貫通孔１８ｂが設けられている。本実施形態では、これらピン１８ａと貫通孔１８ｂとによって、ベース６、第一基板４Ａ、および中間部材７がＸ方向およびＹ方向に位置決めされている。貫通孔１８ｂは、貫通部の一例である。また、中間部材７の相互に対向する隅部には、カバー８側に向けて突出するリブ１８ｃが設けられている。そして、カバー８には、このリブ１８ｃに嵌合する切欠１８ｄが設けられている。本実施形態では、これらリブ１８ｃと切欠１８ｄとによって、中間部材７およびカバー８がＸ方向およびＹ方向に位置決めされている。
【００１５】
本実施形態では、筐体２（および隔壁９）を構成するベース６、中間部材７、およびカバー８は、いずれも、熱伝導性が比較的高い材料（例えば、アルミニウム合金、ステンレススチール、銅合金等の金属材料）で構成されている。これにより、発熱体としての半導体素子（ＳＯＣ５Ａ，ＮＡＮＤ５Ｂ，ＤＤＲ５Ｃ，キャパシタ５Ｄ）で生じた熱を、筐体２や隔壁９を介して、半導体記憶装置１の外へ放出しやすくなり、筐体２内が高温になるのを抑制しやすくなる。
【００１６】
また、筐体２（および隔壁９）を構成するベース６や、中間部材７、カバー８等の表面には、放熱性の高い材料による被膜（図示されず）を形成するのが好適である。具体的には、例えば、放熱性の良好なフィラー（例えば、絶縁の場合はセラミック粒子等、非絶縁の場合は金属粒子、カーボンファイバ等）を含む塗料で塗装することで、このような被膜を形成することができる。これにより、発熱体としての半導体素子で生じた熱を、被膜を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。なお、被膜は、放熱性の高いシートを貼付するなどして形成することもできる。
【００１７】
また、図１〜３等に示されるように、筐体２を構成するベース６や、中間部材７、カバー８等には、筐体２の内外で空気を通流させる通気口２ｄを形成するのが好適である。これにより、発熱体としての半導体素子で生じた熱を、通気口２ｄを通る空気によって半導体記憶装置１の外へ排出することができるため、筐体２内が高温になるのをより一層抑制しやすくなる。この通気口２ｄは、発熱量の大きい半導体素子（例えばＳＯＣ５Ａ等）に対向する位置や、近い位置に形成するのが好適である。なお、放熱性をより一層高めるため、筐体２の外表面に、フィン等の凹凸形状を設けることもできる。
【００１８】
図４に示されるように、第一基板４Ａの下面４ｂには、ＳＯＣ５Ａや、ＮＡＮＤ５Ｂ、ＤＤＲ５Ｃ等の半導体素子が実装されている。そして、図３に示されるように、第一基板４Ａの下面４ｂに対向するベース６の上面６ａには、各半導体素子（５Ａ，５Ｂ，５Ｃ）の中央部に対向する突出部１２が設けられている。突出部１２は、比較的高さの低い角柱状に形成されている。突出部１２の頂面は、上面６ａと平行な平坦面状に形成されている。また、突出部１２の高さは、各半導体素子（５Ａ，５Ｂ，５Ｃ）と干渉しない高さに設定されている。このような構成により、本実施形態では、突出部１２を対応する半導体素子（５Ａ，５Ｂ，５Ｃ）に近接させることができるため、発熱体としての各半導体素子（５Ａ，５Ｂ，５Ｃ）で生じた熱を、突出部１２およびベース６を介して半導体記憶装置１の外へより一層放出しやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。
【００１９】
さらに、図３に示されるように、本実施形態では、突出部１２の頂面上に、介装部材１３が設けられている。介装部材１３は、各半導体素子（５Ａ，５Ｂ，５Ｃ）と突出部１２との間に介在し、一例としては、挟持される。介装部材１３は、可撓性（弾性）を有しかつ扁平な矩形のシート状に形成され、一例としては、頂面上に接着等することで取り付けられる。この介装部材１３は、熱伝導性が比較的高い材料（例えば、アクリル樹脂、フッ素樹脂、ポリアミド樹脂等）で構成される。このような構成により、発熱体としての各半導体素子（５Ａ，５Ｂ，５Ｃ）で生じた熱が、介装部材１３、突出部１２、およびベース６を介して半導体記憶装置１の外へより一層放出されやすくなり、筐体２内が高温になるのをより一層抑制しやすくなる。なお、このような突出部１２や介装部材１３は、中間部材７（隔壁９）や、カバー８にも、設けられうる。
【００２０】
また、図３に示されるように、第一基板４Ａの上面４ａ上には、基板間接続部１６としてのスタッド１１が取り付けられている。また、中間部材７の隔壁９には、このスタッド１１を表裏に貫通させる貫通孔９ａが設けられている。また、貫通孔９ａを貫通したスタッド１１に対応して、第二基板４Ｂには、ねじ１０を挿通させる貫通孔４ｃが設けられている。そして、第二基板４Ｂの上面４ａ側から貫通孔４ｃを挿通されたねじ１０がスタッド１１に結合される（接続される）ことで、第一基板４Ａと第二基板４Ｂとが結合（接続）される。さらに、隔壁９には、第一基板４Ａに設けられたコネクタ１５Ｍおよび第二基板４Ｂに設けられたコネクタ（図示されず）を貫通させる細長い矩形状の貫通孔９ｂが形成されている。貫通孔９ａ，９ｂと、対応するスタッド１１ならびにコネクタ１５Ｍとの間には、所定のクリアランスが設定され、隔壁９（中間部材７）と、スタッド１１およびコネクタ１５Ｍとが、相互に接触しないように構成されている。また、クリアランスにより、隔壁９の表裏の空間同士が連通するため、空気の通流（対流）による排熱効果を得ることができる。
【００２１】
図４は、第一基板４Ａに素子５Ａ〜５Ｃ等が設けられて構成された基板アセンブリ２０の一例が示された斜視図である。図５は、第一基板４Ａの一部の一例が示された平面図である。図４に示されるように、第一基板４Ａは、矩形状（長方形状）に形成され、四つの端部（辺部）４ｄと、四つの角部４ｅと、を有する。第一基板４Ａの周縁部（本実施形態では、一例として四つの角部４ｅ）には、筐体２との接続部の一例として、貫通部（本実施形態では、一例として貫通孔１８ｅ）が設けられている。貫通部を貫通した結合具の一例としてのねじ１０（図３参照）が、筐体２の結合部（本実施形態では、一例として雌ねじ孔１８ｆ、図３参照）に結合され、これにより、第一基板４Ａが筐体２に接続（固定）されている。貫通孔１８ｅは、筐体２に接続される筐体接続部の一例である。
【００２２】
第一基板４Ａの周縁部（本実施形態では、一例として角部４ｅに近い端部４ｄ）には、第一切欠４ｇが設けられている。この第一切欠４ｇは、筐体２としてのベース６に設けられた結合部６ｂ（図３参照）との干渉を避けるために設けられている。結合部６ｂには、側方（周縁部より外側、側外方、一例としてはＸ方向）に向けて開口された雌ねじ孔６ｃが設けられている。雌ねじ孔６ｃは、接続部の一例である。この雌ねじ孔６ｃに結合されるねじ（図示されず）によって、半導体記憶装置１が電子機器（図示されず）に固定される。
【００２３】
図５に示されるように、第一切欠４ｇは、相互に対向した二つの端部４ｄから相互に近接する方向に延びている。第一切欠４ｇは、端部４ｄに近い位置では一定幅の帯状に形成され、端部４ｄから離れた位置では円弧状（半円状）に形成されている。第一基板４Ａには、この第一切欠４ｇが設けられたことにより、筐体接続部としての貫通孔１８ｅを有したアーム４ｉが形成されている。本実施形態では、第一基板４Ａに第一切欠４ｇ（およびアーム４ｉ）が設けられたことで、一例としては、筐体接続部としての貫通孔１８ｅと半導体素子（モジュール）としてのＮＡＮＤ５Ｂが固定されるモジュール固定領域Ｐ１との間の領域Ｐ２を、比較的細く形成することができ、第一切欠４ｇが設けられなかった場合に比べて、領域Ｐ２が撓みやすく（変形しやすく、曲がりやすく）なる。一例としては、第一基板４Ａが筐体接続部としての貫通孔１８ｅを介して筐体２に接続された際に、第一基板４Ａが硬いと、第一基板４Ａが筐体２に固定（接続）された際に、第一基板４Ａと筐体２としてのベース６との寸法誤差（製造ばらつき）等によって、第一基板４Ａのモジュール固定領域Ｐ１が撓み、この撓みによって、モジュールとしてのＮＡＮＤ５Ｂと第一基板４Ａとの接続強度が低下する虞がある。この点、本実施形態では、第一切欠４ｇおよびアーム４ｉが設けられたことで、第一基板４Ａの領域Ｐ２が撓みやすくなり、その分、モジュール固定領域Ｐ１が撓みにくくなるので、一例としては、第一基板４Ａの変形に伴うＮＡＮＤ５Ｂの接続強度の低下を抑制しやすくなる。また、加熱された場合等に、第一基板４Ａと筐体２との線膨張係数の差異によって、第一基板４Ａに撓みが生じるような場合等、他の要因で第一基板４Ａに撓みが生じるような場合においても、上記構成が有効となる場合がある。
【００２４】
さらに、本実施形態では、図５に示されるように、第一基板４Ａには、第一切欠４ｇの縁から筐体接続部としての貫通孔１８ｅと半導体素子（モジュール）としてのＮＡＮＤ５Ｂが固定されるモジュール固定領域Ｐ１との間の領域Ｐ２に向けて進出した第二切欠４ｈが設けられた。これにより、領域Ｐ２がさらに狭くなって狭窄領域Ｐ３が形成され、第一基板４Ａの領域Ｐ２がより一層撓みやすくなり、モジュール固定領域Ｐ１がより撓みにくくなるので、一例としては、第一基板４Ａの変形に伴うＮＡＮＤ５Ｂの接続強度の低下をより一層抑制しやすくなる。
【００２５】
また、本実施形態では、筐体２としてのベース６に設けられたピン１８ａ（図３参照）が挿入される貫通部としての貫通孔１８ｂが、第一切欠４ｇに対して第二切欠４ｈの反対側に位置された。よって、位置決めに利用される貫通孔１８ｂを、第一基板４Ａの撓みやすい領域Ｐ２，Ｐ３から離間させて位置させることができるため、一例としては、第一基板４Ａの変形によって位置決め精度が低下するのを抑制することができる。
【００２６】
＜第２実施形態＞
本実施形態にかかる電子機器３０は、図６に示されるように、箱形のサーバとして構成されており、直方体状の筐体３１を備えている。筐体３１は、第一の分割体（第一部分、第一部品）３２と第二の分割体（第二部分、第二部品）３３とを有している。筐体３１の内部には、プレート状あるいはフレーム状の図示しない骨格部材が設けられており、第一の分割体３２は、ねじ３４等を介して骨格部材に固定される。また、第二の分割体３３は、第一の分割体３２に対して着脱可能に取り付けられている。オペレータ（ユーザ）は、第一の分割体３２から第二の分割体３３を取り外して筐体３１の内部を露出させ、骨格部材等に対して半導体記憶装置１を着脱することができる。筐体３１の内部には、複数の半導体記憶装置１を収容することができる。
【００２７】
また、電子機器３０の長手方向一方側には、プレート３５が設けられている。また、電子機器３０には、カードスロット３７ａ，３７ｂが設けられたカード収容部３６が設けられている。プレート３５には、カードスロット３７ａ，３７ｂに対応するスリット３８や、通気口として機能する開口３９が形成されている。また、この電子機器３０には、開口３９のうち一つに対応して、ロック機構４０が設けられている。
【００２８】
この電子機器３０には、上記第１実施形態で例示された筐体２を有した複数の半導体記憶装置１を装備することができる。また、半導体記憶装置１の筐体２を除く内部構成（すなわち、第一基板４Ａおよび第二基板４Ｂや隔壁９等）が、電子機器３０の筐体３１内に収容された構成とすることもできる。その場合、電子機器３０の筐体３１が、半導体記憶装置１の筐体も兼ねることになる。
【００２９】
＜第３実施形態＞
本実施形態にかかる電子機器１００は、図７に示されるように、所謂ノート型のパーソナルコンピュータとして構成されており、矩形状の扁平な第一の本体部１０２と、矩形状の扁平な第二の本体部１０３と、を備えている。これら第一の本体部１０２および第二の本体部１０３は、ヒンジ機構１０４によって、回動軸Ａｘ回りに、図７に示す展開状態と図示しない折り畳み状態との間で相対回動可能に、接続されている。
【００３０】
第一の本体部１０２には、筐体１０２ａの外面としての表面（上面、天面、第一面）１０２ｂ側に露出する状態で、入力操作部としてのキーボード１０５や、ポインティングデバイス１０７、クリックボタン１０８等が設けられている。一方、第二の本体部１０３には、筐体１０３ａの外面としての表面（前面）１０３ｂに設けられた開口部１０３ｃから露出する状態で、ＬＣＤ（Liquid Crystal Display）等のディスプレイパネル（表示装置、表示モジュール、モジュール）１０６が設けられている。図７に示す展開状態では、キーボード１０５やディスプレイパネル１０６等が露出し、ユーザが使用可能な状態となる。一方、折り畳み状態（図示されず）では、表面１０２ｂ，１０３ｂ同士が相互に近接した状態で対向して、キーボード１０５や、ディスプレイ１０６、ポインティングデバイス１０７、クリックボタン１０８等が、筐体１０２ａ，１０３ａによって隠された状態となる。
【００３１】
本実施形態では、第一の本体部１０２の筐体１０２ａに、上記第１実施形態で例示した半導体記憶装置１が取り付けられている。具体的には、例えば、筐体１０２ａの裏面（図示されず）に、半導体記憶装置１の収容部としての凹部（図示されず）が設けられ、その凹部に半導体記憶装置１が収容される。その場合、第一の本体部１０２には、凹部に臨む状態で、半導体記憶装置１のコネクタ３に対応するコネクタ（図示されず）が設けられ、当該コネクタと半導体記憶装置１のコネクタ３とが接続される。また、筐体１０２ａの裏面には、半導体記憶装置１が収容された状態で凹部を覆う蓋（図示されず）が取り付けられる。
【００３２】
また、半導体記憶装置１の筐体２を除く内部構成（すなわち、第一基板４Ａおよび第二基板４Ｂや隔壁９等）が、電子機器１００の筐体１０２ａ内に収容された構成とすることもできる。その場合、電子機器１００の筐体１０２ａが、半導体記憶装置１の筐体も兼ねることになる。なお、半導体記憶装置１は、第二の本体部１０３の筐体１０３ａ内に設けることができるし、複数の半導体記憶装置１を、電子機器１００の筐体１０２ａ（または筐体１０３ａ）の内部に、設けることもできる。
【００３３】
以上、本発明の好適な実施形態について例示したが、本発明は上記実施形態には限定されず、種々の変形が可能である。例えば、本発明は、回路基板を有した半導体記憶装置以外の電子機器に適用することができる。また、各実施形態や実施例の構成を部分的に組み合わせて構成することができる。また、電子機器、記憶装置、半導体記憶装置、回路基板、モジュール、モジュール固定領域、領域、第一切欠、第二切欠、貫通部等のスペック（構造や、種類、方向（上下、左右）、形状、大きさ、長さ、幅、厚さ、高さ、数、配置、位置、材質等）は、適宜に変更して実施することができる。
【００３４】
本実施形態によれば、一例としては、回路基板が筐体に接続された状態で生じる回路基板の撓みによる不都合が生じにくい記憶装置、電子機器、および基板アセンブリを得ることができる。
【符号の説明】
【００３５】
１…半導体記憶装置（電子機器）、２…筐体、４Ａ…第一基板（回路基板）、４ａ…上面（第一面）、４ｂ…下面（第二面）、４ｄ…端部（辺部、周縁部）、４ｅ…角部（周縁部）、４ｇ…第一切欠、４ｈ…第二切欠、５Ａ〜５Ｄ…素子（モジュール）、１８ｂ…貫通孔（貫通部）、１８ｅ…貫通孔（筐体接続部）、２０…基板アセンブリ、１００…電子機器、Ｐ１…モジュール固定領域、Ｐ２…モジュール固定領域と筐体接続部との間に位置された領域。
【特許請求の範囲】
【請求項１】
筐体と、
前記筐体内に収容され、第一面とこの第一面の反対側に位置された第二面とを有した回路基板と、
前記回路基板の前記第一面または前記第二面に設けられたモジュールと、
を備え、
前記回路基板の周縁部に、第一切欠と、前記筐体と接続される筐体接続部と、が設けられ、
前記第一切欠に、前記回路基板の前記モジュールが固定されるモジュール固定領域と前記筐体接続部との間に位置された領域に向けて進出した第二切欠が設けられた、
記憶装置。
【請求項２】
前記回路基板の前記第一切欠に対して前記第二切欠の反対側となる位置に、前記回路基板と前記筐体とを位置決めする貫通部が設けられた、
請求項１に記載の記憶装置。
【請求項３】
請求項１または２に記載の記憶装置を備えた電子機器。
【請求項４】
筐体と、
前記筐体内に収容され、第一面とこの第一面の反対側に位置された第二面とを有した回路基板と、
前記回路基板の前記第一面または前記第二面に設けられたモジュールと、
を備え、
前記回路基板の周縁部に、第一切欠と、前記筐体と接続される筐体接続部と、が設けられ、
前記第一切欠に、前記回路基板の前記モジュールが固定されるモジュール固定領域と前記筐体接続部との間に位置された領域に向けて進出した第二切欠が設けられた、
電子機器。
【請求項５】
第一面とこの第一面の反対側に位置された第二面とを有した回路基板と、
前記回路基板の前記第一面または前記第二面に設けられたモジュールと、
を備え、
前記回路基板の周縁部に、第一切欠と、前記第一面側と前記第二面側とを貫通する貫通部と、が設けられ、
前記第一切欠に、前記回路基板の前記モジュールが固定されるモジュール固定領域と前記貫通部との間に位置された領域に向けて進出した第二切欠が設けられた、
基板アセンブリ。
【請求項１】
筐体と、
前記筐体内に収容され、第一面とこの第一面の反対側に位置された第二面とを有した回路基板と、
前記回路基板の前記第一面または前記第二面に設けられたモジュールと、
を備え、
前記回路基板の周縁部に、第一切欠と、前記筐体と接続される筐体接続部と、が設けられ、
前記第一切欠に、前記回路基板の前記モジュールが固定されるモジュール固定領域と前記筐体接続部との間に位置された領域に向けて進出した第二切欠が設けられた、
記憶装置。
【請求項２】
前記回路基板の前記第一切欠に対して前記第二切欠の反対側となる位置に、前記回路基板と前記筐体とを位置決めする貫通部が設けられた、
請求項１に記載の記憶装置。
【請求項３】
請求項１または２に記載の記憶装置を備えた電子機器。
【請求項４】
筐体と、
前記筐体内に収容され、第一面とこの第一面の反対側に位置された第二面とを有した回路基板と、
前記回路基板の前記第一面または前記第二面に設けられたモジュールと、
を備え、
前記回路基板の周縁部に、第一切欠と、前記筐体と接続される筐体接続部と、が設けられ、
前記第一切欠に、前記回路基板の前記モジュールが固定されるモジュール固定領域と前記筐体接続部との間に位置された領域に向けて進出した第二切欠が設けられた、
電子機器。
【請求項５】
第一面とこの第一面の反対側に位置された第二面とを有した回路基板と、
前記回路基板の前記第一面または前記第二面に設けられたモジュールと、
を備え、
前記回路基板の周縁部に、第一切欠と、前記第一面側と前記第二面側とを貫通する貫通部と、が設けられ、
前記第一切欠に、前記回路基板の前記モジュールが固定されるモジュール固定領域と前記貫通部との間に位置された領域に向けて進出した第二切欠が設けられた、
基板アセンブリ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２１６６７２（Ｐ２０１２−２１６６７２Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１１−８０６７４（Ｐ２０１１−８０６７４）
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]