試験装置
【課題】電源電圧変動を制御可能な試験装置を提供する。
【解決手段】試験装置２は、被試験デバイス（ＤＵＴ）１を試験する。メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に供給すべき電力信号ＶＤＤを生成する。メイン電源１０の出力端子Ｐ４とＤＵＴ１の電源端子Ｐ１の間の電源ライン上には、可変電源経路部３０が設けられる。可変電源経路部３０は、その電気的特性が可変に構成される。制御部３２は、可変電源経路部３０の電気的特性を制御する。
【解決手段】試験装置２は、被試験デバイス（ＤＵＴ）１を試験する。メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に供給すべき電力信号ＶＤＤを生成する。メイン電源１０の出力端子Ｐ４とＤＵＴ１の電源端子Ｐ１の間の電源ライン上には、可変電源経路部３０が設けられる。可変電源経路部３０は、その電気的特性が可変に構成される。制御部３２は、可変電源経路部３０の電気的特性を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の安定化技術に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）テクノロジを用いたＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、メモリなどの半導体集積回路（以下、ＤＵＴという）を試験する際、ＤＵＴ内のフリップフロップやラッチは、クロックが供給される動作中は電流が流れ、クロックが停止すると回路が静的な状態となって電流が減少する。したがって、ＤＵＴの動作電流（負荷電流）の合計は、試験の内容などに応じて時々刻々と変動する。
【０００３】
ＤＵＴに電力を供給する電源回路はレギュレータを用いて構成され、理想的には負荷電流にかかわらず一定の電力を供給可能である。しかしながら実際の電源回路は、無視できない出力インピーダンスを有し、また電源回路とＤＵＴの間にも無視できないインピーダンス成分が存在するため、負荷変動によって電源電圧が変動してしまう。
【０００４】
電源電圧の変動は、ＤＵＴの試験マージンに深刻な影響を及ぼす。また電源電圧の変動は、試験装置内のその他の回路ブロック、たとえばＤＵＴに供給するパターンを生成するパターン発生器や、パターンの遷移タイミングを制御するためのタイミング発生器の動作に影響を及ぼし、試験精度を悪化させる。
【０００５】
この問題を解決するために、ＤＵＴに供給されるテストパターンに応じて、電源電圧を補正し、ＤＵＴ端での電源電圧を安定化させる技術が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２０５８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示される技術では、ＤＵＴに印加するテストパターンを読み取ってから電源電圧を補償するため、急峻な電源電圧に追従できず、試験パターンに対して電源電圧補償の遅れが生ずる可能性がある。また電源補償回路が電源回路の一部として構成されるため、電源回路とＤＵＴの間のインピーダンスにより制限された周波数帯域でしか補償することができない。また、補償する電源変動の可変量、分解能に応じた多ビットのＤ／Ａコンバータが必要となる。
【０００８】
本発明はこうした課題に鑑みてなされたものであり、その目的のひとつは、電源電圧変動を制御可能な試験装置の提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、被試験デバイスを試験する試験装置に関する。試験装置は、被試験デバイスの電源端子に供給すべき電力信号を生成するメイン電源と、メイン電源の出力端子と被試験デバイスの電源端子の間に設けられ、その電気的特性が可変に構成された可変電源経路部と、可変電源経路部の電気的特性を制御する制御部と、を備える。
【００１０】
この態様によると、メイン電源から被試験デバイスの電源端子に至る電力信号の電源経路の電気的特性を変化させることにより、メイン電源の特性を変化させることなく、電源環境を変化させることができ、電源電圧変動を制御できる。
本明細書において、「電源環境」とは、電源信号を生成し、それを被試験デバイスに供給する環境を意味し、具体的には、電源および電源ライン、バイパスコンデンサ、後述する電源補償回路等を含んだ回路を意味する。また「電源環境の特性」あるいは「電源環境特性」とは、電源環境全体としての特性を意味し、電源および電源補償回路の特性を意味する「電源特性」とは区別される。
【００１１】
ある態様の試験装置は、複数のドライバ、複数のインタフェース回路、パターン発生器をさらに備えてもよい。複数のドライバはそれぞれ、被試験デバイスの複数の入出力端子の対応するひとつに割り当てられる。複数のインタフェース回路はそれぞれ、複数のドライバの対応するひとつに割り当てられ、それぞれが入力されたパターン信号を整形して対応するドライバへと出力する。パターン発生器は、（１）被試験デバイスの入出力端子に割り当てられたドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応するインタフェース回路に対して出力する。
【００１２】
制御部は、被試験デバイスの電源端子の電圧波形が、目標とする電源電圧波形に近づくように、可変電源経路部の電気的特性を設定してもよい。
【００１３】
制御部は、目標とする電源電圧波形と、被試験デバイスの回路情報と、メイン電源の情報にもとづき、可変電源経路部の電気的特性を演算により導出する特性算出部を含んでもよい。
【００１４】
制御部は、被試験デバイスの回路情報と、エミュレートの目標となる電源環境の情報にもとづき、目標とする電源電圧波形を導出する目標波形演算部を含んでもよい。
被試験デバイスの回路情報から、テストパターンに対する被試験デバイスの動作電流の応答特性が計算することができる。したがって、実使用状態における電源環境（実電源環境）の特性（目標電源環境特性）が既知であれば、実電源環境における電源電圧の波形（目標電圧波形）は演算処理により推定できる。
【００１５】
制御部は、電源端子に発生する電源電圧を測定する電圧測定部と、測定された電源電圧の波形が、目標とする電源電圧波形に近づくように、可変電源経路部の電気的特性を設定するフィードバック制御部と、を含んでもよい。
【００１６】
フィードバック制御部は、電圧測定部が測定した電源電圧の波形から、現在の可変電源経路部の電気的特性を算出し、可変電源経路部の電気的特性の設定値と、算出された実際の可変電源経路部の電気的特性の差分に応じて、可変電源経路部の電気的特性をフィードバックにより調整してもよい。
【００１７】
フィードバック制御部は、可変電源経路部の制御可能なパラメータをスイープし、測定された電源電圧の波形が目標とする電源電圧波形に最も近くなる値を検出してもよい。
【００１８】
ある態様の試験装置は、電源補償回路をさらに備える。電源補償回路は、制御信号に応じて制御されるスイッチ素子を含み、スイッチ素子がオンした状態において補償パルス電流を生成し、補償パルス電流をメイン電源とは別経路から電源端子に注入し、またはメイン電源から被試験デバイスへと流れる電源電流から、補償パルス電流を被試験デバイスとは別経路に引きこむ。複数のドライバの少なくともひとつは、スイッチ素子に割り当てられ、パターン発生器は、（２）スイッチ素子に割り当てられたドライバが出力すべきスイッチ素子に対する制御信号を記述する制御パターンであって、テストパターンに応じてあらかじめ定められた制御パターンを、そのドライバに対応するインタフェース回路に対して出力するように構成されてもよい。
【００１９】
テストパターンが既知であるとき、そのテストパターンが供給された被試験デバイスの内部回路の動作率は推定可能であるため、被試験デバイスの動作電流の時間波形は予測することができる。そして、予測される動作電流に応じて制御パターンを規定することにより、メイン電源では追従しきれない成分を補償パルス電流によって補うことができ、あるいはメイン電源で追従できない成分を意図的に補償パルス電流により注入することができる。その結果、電源端子の電源電圧を一定に保つことができ、あるいは故意に電源電圧変動を引き起こすことにより、任意の電源環境をエミュレートすることができる。
【００２０】
可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともひとつを含んでもよい。
【００２１】
可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともふたつが、直列および／または並列に接続されて構成されるネットワーク回路を含んでもよい。
【００２２】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２３】
本発明のある態様によれば、電源電圧変動を制御できる。
【図面の簡単な説明】
【００２４】
【図１】実施の形態に係る試験装置の構成を示す回路図である。
【図２】動作電流ＩＯＰ、電源電流ＩＤＤ、ソース補償電流ＩＣＭＰおよびパルス幅変調されたソースパルス電流ＩＳＲＣの一例を示す波形図である。
【図３】図３（ａ）〜（ｃ）は、可変電源経路部の構成例を示す回路図である。
【図４】図４（ａ）〜（ｇ）は、可変抵抗、可変インダクタ、可変キャパシタ、可変伝送路の構成例を示す回路図である。
【図５】制御部の構成例を示すブロック図である。
【図６】変形例に係る試験装置の構成を示す回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２６】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２７】
図１は、実施の形態に係る試験装置２の構成を示す回路図である。図１には試験装置２に加えて、試験対象の半導体デバイス（以下、ＤＵＴと称す）１が示される。
【００２８】
ＤＵＴ１は、複数のピンを備え、その中の少なくともひとつが電源電圧ＶＤＤを受けるための電源端子Ｐ１であり、別の少なくともひとつが接地端子Ｐ２である。複数の入出力（Ｉ／Ｏ）端子Ｐ３は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置２から出力される試験信号（テストパターン）ＳＴＥＳＴを受け、あるいは試験信号ＳＴＥＳＴに応じたデータを試験装置２に対して出力する。図１には、試験装置２の構成のうち、ＤＵＴ１に対して試験信号を与える構成が示されており、ＤＵＴ１からの信号を評価するための構成は省略されている。
【００２９】
試験装置２は、メイン電源１０、パターン発生器ＰＧ、複数のタイミング発生器ＴＧおよび波形整形器ＦＣ、複数のドライバＤＲ、電源補償回路１２、可変電源経路部３０、制御部３２を備える。
【００３０】
試験装置２は複数ｎ個のチャンネルＣＨ１〜ＣＨｎを備えており、その中のいくつか（ＣＨ１〜ＣＨ４）がＤＵＴ１の複数のＩ／Ｏ端子Ｐ３に割り当てられる。図１では、ｎ＝６の場合が示されるが、実際の試験装置２のチャンネル数は、数百〜数千のオーダーである。
【００３１】
メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に供給すべき電源信号を生成する。電源信号は、直流電圧もしくは直流電流であり、メイン電源１０は、直流電圧源もしくは直流電流源で構成されうる。図１のメイン電源１０は直流電圧源であり、電源信号として直流の電源電圧ＶＤＤを生成する。電源端子Ｐ１には、ＤＵＴ１の直近に大容量の平滑化用キャパシタ（バイパスコンデンサ）Ｃｓが接続される。
【００３２】
たとえばメイン電源１０は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子Ｐ１に供給される電源電圧ＶＤＤが目標値と一致するように、メイン電源１０の出力端子Ｐ４の電圧ＶＯＵＴをフィードバック制御する。あるいは、メイン電源１０は、電源電圧ＶＤＤが目標値と一致するように値が調節されるデジタル制御値を生成するデジタル信号処理回路と、デジタル制御値をデジタル／アナログ変換することにより電圧ＶＯＵＴを生成するＤ／Ａコンバータを含んでもよい。
【００３３】
メイン電源１０は、ＤＵＴ１に対する電源電圧の他、試験装置２内部のその他のブロックに対する電源電圧も生成する。メイン電源１０からＤＵＴ１の電源端子Ｐ１への出力電流を、電源電流ＩＤＤと称する。
【００３４】
メイン電源１０は、有限の応答速度を有する電圧・電流源であるため、その負荷電流、つまりＤＵＴ１の動作電流ＩＯＰの急峻な変化に追従できない場合がある。たとえば動作電流ＩＯＰがステップ状に変化するとき、電源電圧ＶＤＤはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧ＶＤＤの変動は、ＤＵＴ１の正確な試験を妨げる。なぜならＤＵＴ１にエラーが検出されたとき、それがＤＵＴ１の製造不良によるものなのか、電源電圧ＶＤＤの変動によるものなのかを区別することができないからである。
【００３５】
電源補償回路１２は、メイン電源１０の応答速度を補うために設けられる。ＤＵＴ１の設計者は、ある既知の試験信号ＳＴＥＳＴ（テストパターンＳＰＴＮ）が供給された状態において、ＤＵＴ１の内部回路の動作率などの時間推移を推定可能であるから、ＤＵＴ１の動作電流ＩＯＰの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。
【００３６】
一方、メイン電源１０の応答速度（利得、フィードバック帯域）が既知であれば、予測される動作電流ＩＯＰに応答してメイン電源１０が生成する電源電流ＩＤＤもまた予測することができる。そうすると、予測される動作電流ＩＯＰと電源電流ＩＤＤの差分を、電源補償回路１２によって補うことにより、電源電圧ＶＤＤを安定化することができる。
【００３７】
電源補償回路１２は、補助電源１２ａ、ソーススイッチ１２ｂ、シンクスイッチ１２ｃを備える。ソーススイッチ１２ｂ、シンクスイッチ１２ｃはそれぞれ、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を利用したスイッチであり、それぞれが制御信号ＳＣＮＴ１、ＳＣＮＴ２に応じて制御される。補助電源１２ａは、電源電圧ＶＤＤより高い電圧を生成する電圧源であってもよいし、あるいは電源端子Ｐ１に流れ込む電流を生成する電流源であってもよい。
【００３８】
ソーススイッチ１２ｂは、補助電源１２ａの出力端子とＤＵＴ１の電源端子Ｐ１の間に設けられる。ソーススイッチ１２ｂが制御信号ＳＣＮＴ１に応じてオンすると、補償パルス電流（ソースパルス電流ともいう）Ｉｓが生成される。電源補償回路１２は、ソースパルス電流ＩＳＲＣをメイン電源１０とは別経路から電源端子Ｐ１に注入する。シンクスイッチ１２ｃは、別の固定電圧端子（たとえば接地端子）とＤＵＴ１の電源端子Ｐ１の間に設けられる。シンクスイッチ１２ｃが制御信号ＳＣＮＴ２に応じてオンすると、補償パルス電流ＩＳＩＮＫ（シンクパルス電流ともいう）が生成される。電源補償回路１２は、電源端子Ｐ１に流れ込む電源電流ＩＤＤから、シンクパルス電流ＩＳＩＮＫを、ＤＵＴ１とは別経路に引きこむ。
【００３９】
ＤＵＴ１の電源端子Ｐ１に流れ込む電流を、動作電流をＩＯＰとすると、電流保存則から、式（１）が成り立つ。
ＩＯＰ＝ＩＤＤ＋ＩＳＲＣ−ＩＳＩＮＫ …（１）
【００４０】
ドライバＤＲ１〜ＤＲ６のうち、ドライバＤＲ６は、ソーススイッチ１２ｂに割り当てられ、ドライバＤＲ５はシンクスイッチ１２ｃに割り当てられる。別の少なくともひとつのドライバＤＲ１〜ＤＲ４は、それぞれ、ＤＵＴ１の少なくともひとつのＩ／Ｏ端子Ｐ３に割り当てられる。
【００４１】
波形整形器ＦＣおよびタイミング発生器ＴＧをインタフェース回路４と総称する。複数の４１〜４６は、チャンネルＣＨ１〜ＣＨ６ごと、言い換えればドライバＤＲ１〜ＤＲ６ごとに設けられる。ｉ番目（１≦ｉ≦６）のインタフェース回路４ｉは、入力されたパターン信号ＳＰＴＮｉをドライバＤＲに適した信号形式に整形し、対応するドライバＤＲｉへと出力する。
【００４２】
パターン発生器ＰＧは、テストプログラムにもとづき、インタフェース回路４１〜４６に対するパターン信号ＳＰＴＮ１〜ＳＰＴＮ６を生成する。具体的にパターン発生器ＰＧは、ＤＵＴ１のＩ／Ｏ端子Ｐ３に割り当てられたドライバＤＲ１〜ＤＲ４に対しては、各ドライバＤＲｉが生成すべき試験信号ＳＴＥＳＴｉを記述するテストパターンＳＰＴＮ１〜ＳＰＴＮ４を、そのドライバＤＲｉに対応するインタフェース回路４ｉに対して出力する。テストパターンＳＰＴＮｉは、試験信号ＳＴＥＳＴｉの各サイクル（ユニットインターバル）におけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。
【００４３】
またパターン発生器ＰＧは、ソーススイッチ１２ｂ、シンクスイッチ１２ｃに割り当てられたドライバＤＲ６、ＤＲ５が出力すべき制御信号ＳＣＮＴ１、ＳＣＮＴ２を記述する制御パターンＳＰＴＮ６、ＳＰＴＮ５を生成し、対応するインタフェース回路４６、４５に出力する。制御パターンＳＰＴＮ６、ＳＰＴＮ５はそれぞれ、各サイクルにおけるソーススイッチ１２ｂ、シンクスイッチ１２ｃのオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。制御パターンＳＰＴＮ５、ＳＰＴＮ６は、試験信号ＳＴＥＳＴが供給された状態において電源端子Ｐ１の電源電圧ＶＤＤが一定となるようにテストパターンＳＰＴＮ１〜ＳＰＴＮ４に応じて定められている。
【００４４】
上述のように、テストパターンＳＰＴＮ１〜ＳＰＴＮ４が既知であれば、ＤＵＴ１の動作電流ＩＯＰの時間波形が予測でき、電源電圧ＶＤＤを一定に保つために発生すべき補償電流ＩＣＭＰ１、ＩＣＭＰ２の時間波形を計算することができる。
予測される動作電流ＩＯＰが電源電流ＩＤＤより大きい場合、電源補償回路１２はソース補償電流ＩＣＭＰ１を発生して不足する電流を補う。ソース補償電流ＩＣＭＰ１に必要な電流波形は予測可能であるから、それが適切に得られるようにソーススイッチ１２ｂを制御する。たとえばソーススイッチ１２ｂを、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。
【００４５】
図２は、動作電流ＩＯＰ、電源電流ＩＤＤ、ソース補償電流ＩＣＭＰ１およびパルス幅変調されたソースパルス電流ＩＳＲＣの一例を示す波形図である。ある試験信号ＳＴＥＳＴが供給されたＤＵＴ１の動作電流ＩＯＰがステップ状に増加したとする。これに応答して、メイン電源１０から電源電流ＩＤＤが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、ＤＵＴ１に供給すべき電流が不足する。その結果、補償電流ＩＣＭＰ１を供給しなければ、電源電圧ＶＤＤは破線（i）で示すように低下する。
【００４６】
電源補償回路１２は、動作電流ＩＯＰと電源電流ＩＤＤの差分に対応するソース補償電流ＩＣＭＰ１を生成する。ソース補償電流ＩＣＭＰ１は、制御信号ＳＣＮＴ１に応じて生成されるソースパルス電流ＩＳＲＣの畳み込みで与えられる。ソース補償電流ＩＣＭＰ１は、動作電流ＩＯＰの変化直後に最大量必要であり、その後、徐々に低下させる必要がある。そこで、ソーススイッチ１２ｂのオン時間（デューティ比）を、時間とともに低下させることにより、必要なソース補償電流ＩＣＭＰ１を生成できる。
【００４７】
試験装置２のすべてのチャンネルがテストレートに応じて同期動作する場合、制御信号ＳＣＮＴ１の周期は、ＤＵＴ１に供給されるデータの周期（ユニットインターバル）、もしくはその整数倍、あるいは整数分の１に相当する。たとえばユニットインターバルが４ｎｓのシステムにおいて、制御信号ＳＣＮＴ１の周期が４ｎｓであれば、制御信号ＳＣＮＴ１に含まれる各パルスのオン期間ＴＯＮが、０〜４ｎｓの間で調節されうる。メイン電源１０の応答速度は数百ｎｓ〜数μｓのオーダーであるため、補償電流ＩＣＭＰ１の波形は、制御信号ＳＣＮＴ１に含まれる数百個のパルスによって制御できる。当業者であれば、ソース補償電流ＩＣＭＰ１の波形から、それを生成するために必要な制御信号ＳＣＮＴ１を導出する方法については理解できるため、説明を省略する。
【００４８】
反対に動作電流ＩＯＰが電源電流ＩＤＤより小さい場合、電源補償回路１２はシンク補償電流ＩＣＭＰ２が得られるように、シンクパルス電流ＩＳＩＮＫを発生して、過剰な電流を引き抜く。
【００４９】
電源補償回路１２を設けることにより、メイン電源１０の応答速度の不足を補い、図２に実線で示すように、電源電圧ＶＤＤを一定に保つことができる。
【００５０】
可変電源経路部３０は、メイン電源１０の出力端子Ｐ４からＤＵＴ１の電源端子Ｐ１に至る電力信号ＶＤＤの経路上に設けられる。可変電源経路部３０の電気的特性は、可変に構成される。調節可能な電気的特性とは、
（１）抵抗
（２）インダクタンス
（３）キャパシタンス
（４）電気長（遅延量）
などが例示される。抵抗、インダクタンス、キャパシタンスは、電力信号の主経路上の直列な成分、主経路に対して並列な成分、あるいは、主経路から接地端子に分岐するシャント成分として存在しうる。
【００５１】
メイン電源１０には、ＤＵＴ１の電源端子Ｐ１に生ずる電源電圧ＶＤＤに応じたフィードバック信号ＶＦＢがフィードバックされる。すなわち可変電源経路部３０は、メイン電源１０のフィードバックループの中に配置されることに着目すべきである。
【００５２】
可変電源経路部３０は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインを用いて構成しうる。図３（ａ）〜（ｃ）は、可変電源経路部３０の構成例を示す回路図である。可変電源経路部３０は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインをはじめとする可変素子の少なくとも二つを含むネットワーク回路として構成される。可変素子は、直列および／または並列に接続される。
【００５３】
図３（ａ）の可変電源経路部３０において、直列可変抵抗ＲＳＲＳ、直列可変インダクタンスＬＳＲＳ、可変遅延回路ＴＳＲＳは、メイン電源１０側の入力端子ＩＮと、ＤＵＴ１の電源端子Ｐ１側の出力端子ＯＵＴを結ぶ主経路を形成するように直列に接続される。シャント可変キャパシタＣＳＨＵＮＴは、主経路から分岐するように設けられる。
【００５４】
図３（ｂ）の可変電源経路部３０は、図３（ａ）のネットワークに加えて、シャント可変抵抗ＲＳＨＵＮＴ、並列可変キャパシタＣＰＲＬを含む。シャント可変抵抗ＲＳＨＵＮＴは、主経路から接地に分岐するように設けられる。並列可変キャパシタＣＰＲＬは、主経路の一部あるいは全部に対して並列に設けられる。
【００５５】
図３（ｃ）の可変電源経路部３０は、図３（ａ）の可変電源経路部３０が複数個、直列に接続される。図３（ｂ）の可変電源経路部３０を複数個、直列に設けてもよいし、図３（ａ）と図３（ｂ）の可変電源経路部３０を組み合わせて直列に接続してもよい。
【００５６】
図４（ａ）〜（ｇ）は、可変抵抗、可変インダクタ、可変キャパシタ、可変伝送路の構成例を示す回路図である。図４（ａ）の可変抵抗は、抵抗Ｒ１、Ｒ２、スイッチＳＷ１〜ＳＷ４を含む。スイッチＳＷ１、ＳＷ２は制御信号Ｓ２０に応じて連動して第１状態φ１、第２状態φ２が切りかえ可能となっており、第１状態φ１において、抵抗Ｒ１が、可変抵抗の両端間に挿入され、第２状態φ２において、抵抗Ｒ１がバイパスされる。スイッチＳＷ３、ＳＷ４は連動しており、制御信号Ｓ１２に応じて制御される。
【００５７】
図４（ｂ）の可変抵抗では、その両端間にスイッチＳＷ７が設けられ、それと並列な経路に、抵抗Ｒ３とスイッチＳＷ５が直列に設けられる。抵抗Ｒ４とスイッチＳＷ６も、スイッチＳＷ７と並列な経路に設けられる。
【００５８】
図４（ｃ）、（ｄ）の可変インダクタは、図４（ａ）、（ｂ）の抵抗Ｒ１、Ｒ２をインダクタＬ１、Ｌ２に置換したものである。図４（ｅ）、（ｆ）の可変キャパシタは、図４（ａ）、（ｂ）の抵抗Ｒ１、Ｒ２をキャパシタＣ１、Ｃ２に置換したものである。図４（ｇ）の可変伝送路は、図４（ａ）の抵抗Ｒ１、Ｒ２を伝送路Ｔ１、Ｔ２に置換したものである。なお、各可変素子において並列、もしくは直列に設けられているスイッチ、抵抗、インダクタ、キャパシタ、伝送路の個数および回路定数は、要求される特性に応じて設計すればよい。
【００５９】
図４（ａ）〜（ｈ）の可変素子を組み合わせることにより、可変電源経路部３０を構成することができる。可変素子の回路定数はデジタル制御可能であり、試験装置にとって好都合である。なお可変素子の構成は限定されず、公知の、あるいは将来利用可能な任意の構成を取りうる。たとえば可変素子は、アナログ制御により回路定数が変更可能であってもよい。
【００６０】
図２に戻る。制御部３２は、所望の電源環境が得られるように可変電源経路部３０の電気的特性を制御する。
制御部３２は、試験装置２のユーザの設定、あるいはオフラインのコンピュータにより計算された結果にもとづいて、可変電源経路部３０の電気的特性を設定するための制御データＳ１０を生成し、可変電源経路部３０へと出力する。
【００６１】
以上が試験装置２の構成である。
【００６２】
可変電源経路部３０の電気的特性を変化させることにより、大きく２つの効果を得ることができる。
【００６３】
第１の効果は、可変電源経路部３０によって、電源ラインの特性を制御できることである。実電源環境におけるＤＵＴ１と電源を接続する電源ラインのインピーダンスは、ＤＵＴ１の用途に応じてさまざまである。図２の試験装置２によれば、可変電源経路部３０によって、電源ラインの特性を変化させることができる。
【００６４】
たとえばあるＤＵＴ１について、低損失の電源ラインを有する電源環境での利用が想定される場合、制御部３２は、可変電源経路部３０の直列抵抗ＲＳＲＳの抵抗値を小さく設定する。反対に損失が大きな電源ラインを有する電源環境での利用が想定されるＤＵＴ１に対しては、可変電源経路部３０の直列抵抗ＲＳＲＳの抵抗値を大きく設定すればよい。
【００６５】
あるいは、ＤＵＴ１が使用される電源環境において、ＤＵＴ１が実装されるプリント基板の厚みはさまざまである。電源ラインがプリント基板の表層に形成される場合、電源ラインと、それと隣接するグランド層との距離は、基板の厚みに応じて変化する。これは、電源環境ごとに、電源ラインのシャントキャパシタの容量値が異なることを意味する。そこで可変電源経路部３０は、ＤＵＴ１が使用される電源環境に応じて、シャントキャパシタＣＳＨＵＮＴの容量値を設定してもよい。
【００６６】
第２の効果は、可変電源経路部３０によって、メイン電源１０の応答特性（ループゲイン）を制御できる点である。上述のように可変電源経路部３０は、メイン電源１０のフィードバックループの中に配置されため、可変電源経路部３０の電気的特性は、メイン電源１０の応答特性（ループゲイン）に影響する。
【００６７】
いま、可変電源経路部３０を含む経路のインピーダンスは、メイン電源１０の出力電圧ＶＯＵＴから電源電圧ＶＤＤへの伝達関数Ｈ（ｓ）と把握することができる。したがって、可変電源経路部３０の電気的特性、すなわち伝達関数を制御することにより、電源電圧ＶＤＤのリンギングの量、あるいは周波数を制御したり、電源電圧ＶＤＤのオーバーシュート量、アンダーシュート量を制御したり、電源電圧ＶＤＤのセトリング時間を制御することができる。
【００６８】
このように試験装置２によれば、第１、第２の効果によって、可変電源経路部３０の電気的特性に応じて、メイン電源１０および可変電源経路部３０が形成する電源環境（試験電源環境）を変化させることができる。
【００６９】
続いて、電源環境のエミュレートについて説明する。
一般に、ＤＵＴ１とともにセットに搭載される電源の性能は、試験装置２のメイン電源１０よりも性能が低い。つまりＤＵＴ１は、実使用時において、試験環境よりも大きな電源電圧変動にさらされることになる。したがって、試験装置２によるテストをパスしたからといって、実使用環境において正常に動作するとは限らないという問題が生ずる。かかる事情から、ＤＵＴ１の試験を、その実使用時と同じ電源環境で行いたいという要請がある。
【００７０】
上述のように、試験装置２によれば試験電源環境を変化させることができ、それにより、あるテストパターンをＤＵＴ１に与えたときの、電源電圧ＶＤＤの波形を制御することができる。したがって、試験装置２によれば、電源電圧ＶＤＤの波形を、実使用環境における電源電圧の波形に近づけることが可能となる。
【００７１】
図５は、制御部３２の構成例を示すブロック図である。制御部３２は、オフラインのコンピュータであってもよいし、専用に設計されたＤＳＰ（Digital Signal Processor）であってもよい。
【００７２】
制御部３２には、以下のデータが与えられる。
Ｓ１１： ＤＵＴ１の回路情報を示す回路データ
ＳＰＴＮ： ＤＵＴ１に与えられるテストパターン
Ｓ１３： エミュレートの目標となる実使用時の電源環境の特性（目標電源環境特性）を示すデータ（目標環境特性データ）
Ｓ１５： メイン電源１０（および電源補償回路１２）の特性を示すデータ（試験電源特性データ）
制御部３２は、これらのデータにもとづき、制御データＳ１０を生成する。
【００７３】
制御部３２は、目標電圧波形算出部３４および特性算出部３６を備える。
【００７４】
実使用状態における電源環境（実電源環境）の特性（目標電源環境特性）が既知であれば、実電源環境における電源電圧ＶＤＤの波形（目標電圧波形）ＶＴＧＴ（ｔ）は、演算処理により推定できる。
【００７５】
目標電圧波形算出部３４は、テストパターンＳＰＴＮ、回路データＳ１１、目標電源環境特性データＳ１３にもとづき、目標電源環境において発生するであろう電源電圧ＶＤＤの波形（目標電圧波形）ＶＴＧＴ（ｔ）を算出し、目標電圧波形ＶＴＧＴ（ｔ）を記述する目標電圧波形データＳ１４を生成する。
【００７６】
目標電圧波形算出部３４は、動作電流算出部３８を含んでもよい。
ネットリスト、マスクデータをはじめとするＤＵＴ１の回路情報を示す回路データＳ１１が与えられると、テストパターンＳＰＴＮを与えたときのＤＵＴ１の動作電流ＩＯＰの時間波形ＩＯＰ（ｔ）を計算することができる。動作電流算出部３８は、動作電流の時間波形ＩＯＰ（ｔ）を算出し、それを記述する動作電流波形データＳ１２を生成する。
【００７７】
目標電圧波形算出部３４は、動作電流波形データＳ１２が示す動作電流ＩＯＰの波形と、目標電源環境特性データＳ１３にもとづき、目標電源環境において発生するであろう電源電圧ＶＤＤの時間波形、すなわち目標電圧波形ＶＴＧＴ（ｔ）を計算する。
【００７８】
なお目標電源波形ＶＴＧＴ（ｔ）は、実使用環境において実測してもよいし、ユーザが作成してもよい。この場合、目標電圧波形算出部３４は省略される。
【００７９】
試験装置２においてメイン電源１０および可変電源経路部３０双方の電気的特性が既知であるとき、試験装置２の電源環境（試験電源環境）における電源電圧ＶＤＤの波形（試験電源電圧波形）ＶＤＤ（ｔ）も計算することができる。反対に、電源電圧波形ＶＤＤ（ｔ）、すなわち目標電圧波形ＶＴＧＴ（ｔ）が与えられれば、試験電源環境に必要とされる特性が算出できる。そして試験電源環境に必要な特性と、メイン電源１０（および電源補償回路１２）の電気的特性から、目標電圧波形ＶＴＧＴ（ｔ）を得るために必要な可変電源経路部３０の電気的特性を演算により算出できる。
【００８０】
特性算出部３６は、回路データＳ１１、テストパターンＳＰＴＮ、目標電圧波形データＳ１４および試験電源特性データＳ１５にもとづき、可変電源経路部３０の電気的特性を指示する制御データＳ１０を生成する。
【００８１】
特性算出部３６は、動作電流算出部３８を含んでもよい。この場合、特性算出部３６は、動作電流波形データＳ１２と、目標電圧波形データＳ１４、および試験電源特性データＳ１５にもとづき、制御データＳ１０を算出する。
【００８２】
図５の制御部３２によれば、試験環境における電源電圧波形を、目標電圧波形に近づけることができる。
【００８３】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００８４】
図６は、変形例に係る試験装置２ａの構成を示す回路図である。図５の制御部３２は、フィードバック制御により、静的に、あるいは動的に、可変電源経路部３０の電気的特性を制御する。試験装置２ａの制御部３２ａは、電圧測定部４０と、フィードバック制御部４２を含む。
【００８５】
可変電源経路部３０の電気的特性を決定するために、キャリブレーション工程が実行される。キャリブレーション工程において、パターン発生器ＰＧは、所定のテストパターンを発生する。このときＤＵＴ１の電源端子Ｐ１には、所定の初期状態に設定された可変電源経路部３０を介して、電源信号ＶＤＤが供給される。
【００８６】
ＤＵＴ１には、テストパターンに応じた動作電流ＩＯＰが流れる。その結果、電源電圧ＶＤＤは変動する。電圧測定部４０は、このときの電源電圧ＶＤＤの波形を観測する。フィードバック制御部４２は、測定された電源電圧ＶＤＤの波形ＶＤＤ（ｔ）と目標電圧波形ＶＴＧＴ（ｔ）の差分を算出し、差分がゼロとなるように、すなわちＶＤＤ（ｔ）とＶＴＧＴ（ｔ）が一致するように、可変電源経路部３０に与えるべき電気的特性を決定する。目標電圧波形ＶＴＧＴ（ｔ）は、図５の目標電圧波形算出部３４により計算してもよい。
【００８７】
図５の制御部３２と、図６の制御部３２ａを組み合わせてもよい。たとえば、図５の制御部３２によって、可変電源経路部３０の初期パラメータを算出し、設定する。続いて、電圧測定部４０により、実際の電源電圧波形ＶＤＤ（ｔ）を測定する。
ＤＵＴ１、メイン電源１０や電源補償回路１２、可変電源経路部３０が設計通りに動作する場合、電源電圧波形ＶＤＤ（ｔ）は、目標電圧波形ＶＴＧＴ（ｔ）と一致する。しかしながら、現実的には、ＤＵＴ１、メイン電源１０や電源補償回路１２、可変電源経路部３０のばらつき、温度変動の影響、あるいは波形を演算する際の誤差によって、両者を一致させることが難しい場合がある。この場合、目標電圧波形算出部３４は、電源電圧波形ＶＤＤ（ｔ）と目標電圧波形ＶＴＧＴ（ｔ）の差がゼロとなるように、可変電源経路部３０の特性をフィードバックにより微調整してもよい。
【００８８】
あるいは、図５のフィードバック制御部４２は、電圧測定部４０が測定した電源電圧ＶＤＤ（ｔ）から、実際の可変電源経路部３０の電気的特性を算出し、可変電源経路部３０の電気的特性の設定値と、実際の可変電源経路部３０の電気的特性の差分に応じて、あるいは差分がゼロとなるように、可変電源経路部３０の電気的特性をフィードバックにより微調整してもよい。
【００８９】
あるいはフィードバック制御部４２は、可変電源経路部３０に制御可能なパラメータをスイープし、測定された電源電圧波形ＶＤＤ（ｔ）が目標電圧波形ＶＴＧＴ（ｔ）に最も近くなる値を検出してもよい。
【００９０】
電源補償回路１２によるパルス電流ＩＳＲＣ、ＩＳＩＮＫの生成方法には、以下の変形例が存在する。
（第１の変形例）
実施の形態では、パルス電流ＩＳＲＣ、ＩＳＩＮＫがパルス幅変調される場合を説明したが、本発明はそれに限定されない。たとえばパルス電流ＩＳＲＣ、ＩＳＩＮＫはパルス密度変調されてもよい。この場合、パターン発生器ＰＧは、必要な補償電流ＩＣＭＰ１、ＩＣＭＰ２が得られるようにパルス密度変調された制御パターンＳＰＴＮ５、ＳＰＴＮ６を生成してもよい。
【００９１】
（第２の変形例）
あるいはパルス電流ＩＳＲＣ、ＩＳＩＮＫは、多値信号に応じてパルス振幅変調されてもよい。たとえばドライバＤＲが多値ドライバである場合には、制御信号ＳＣＮＴ１、ＳＣＮＴ２のレベルに応じて、パルス電流ＩＳＲＣ、ＩＳＩＮＫの振幅が変化する。パターン発生器ＰＧは、必要な補償電流ＩＣＭＰ１、ＩＣＭＰ２が得られるような制御パターンＳＰＴＮ５、ＳＰＴＮ６を生成する。
【００９２】
（第３の変形例）
パルス電流ＩＳＲＣ、ＩＳＩＮＫを、パルス振幅変調するために、ソーススイッチ１２ｂ、シンクスイッチ１２ｃをそれぞれ、並列に接続された複数のスイッチで構成し、各スイッチごとにドライバＤＲを割り当て、制御信号ＳＣＮＴを生成してもよい。この場合、制御信号ＳＣＮＴに応じて、オンするスイッチの個数を変化させることにより、パルス電流ＩＳＲＣ、ＩＳＩＮＫの振幅を制御できる。
【００９３】
（第４の変形例）
パルス電流ＩＳＲＣ、ＩＳＩＮＫは、ΔΣ変調されてもよい。この場合、パターン発生器ＰＧは、必要な補償電流ＩＣＭＰ１、ＩＣＭＰ２が得られるようにΔΣ変調された制御パターンＳＰＴＮ５、ＳＰＴＮ６を生成する。
【００９４】
（第５の変形例）
パルス電流ＩＳＲＣ、ＩＳＩＮＫは、パルス周波数変調されてもよい。この場合、パターン発生器ＰＧは、必要な補償電流ＩＣＭＰ１、ＩＣＭＰ２が得られるようにパルス周波数変調された制御パターンＳＰＴＮ５、ＳＰＴＮ６を生成する。
【００９５】
（第６の変形例）
実施の形態では、ソーススイッチ１２ｂとシンクスイッチ１２ｃを設け、ソース補償電流ＩＣＭＰ１、シンク補償電流ＩＣＭＰ２を生成する構成を説明したが、一方のみを設けてもよい。
【００９６】
以上の実施の形態および変形例をまとめると、以下の通りである。すなわち、試験工程において、必要な補償電流ＩＣＭＰを生成するためには、パルス電流ＩＳＲＣ、ＩＳＩＮＫに対して以下の変調のいずれか、あるいはいくつかの組み合わせが施される。
（i）パルス幅変調
（ii）パルス振幅変調
（iii）パルス密度変調
（iv）ΔΣ変調
（v）パルス周波数変調
（vi）これらに類する変調
【００９７】
なお実施の形態では、補償電流ＩＣＭＰによって電源電圧の変動がゼロであるような、つまり出力インピーダンスがゼロの理想電源の環境を実現する場合を説明したが、本発明はそれに限定されない。つまり、意図的な電源電圧変動を引き起こすような補償電流ＩＣＭＰの波形を計算し、その補償電流波形が得られるように制御パターンを規定しておいてもよい。この場合、制御パターンに応じて任意の電源環境をエミュレートすることが可能となる。
【００９８】
実施の形態では、可変電源経路部３０を、電源補償回路１２と組み合わせることにより、理想的な、あるいは任意の電源環境を実現する構成を説明したが、電源補償回路１２を省略してもよい。
【００９９】
実施の形態では、メイン電源１０に対して、ＤＵＴ１の電源端子Ｐ１の直近の電源電圧ＶＤＤがフィードバックされる場合を説明したが、可変電源経路部３０よりもメイン電源１０側のノードの電圧がフィードバックされてもよい。
【０１００】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１０１】
１…ＤＵＴ、２…試験装置、ＰＧ…パターン発生器、ＴＧ…タイミング発生器、ＦＣ…波形整形器、４…インタフェース回路、ＤＲ…ドライバ、１０…メイン電源、１２…電源補償回路、３０…可変電源経路部、３２…制御部、３４…目標電圧波形算出部、３６…特性算出部、３８…動作電流算出部、４０…電圧測定部、４２…フィードバック制御部、１２ａ…補助電源、１２ｂ…ソーススイッチ、１２ｃ…シンクスイッチ、Ｐ１…電源端子、Ｐ２…接地端子、Ｐ３…Ｉ／Ｏ端子。
【技術分野】
【０００１】
本発明は、電源の安定化技術に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）テクノロジを用いたＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、メモリなどの半導体集積回路（以下、ＤＵＴという）を試験する際、ＤＵＴ内のフリップフロップやラッチは、クロックが供給される動作中は電流が流れ、クロックが停止すると回路が静的な状態となって電流が減少する。したがって、ＤＵＴの動作電流（負荷電流）の合計は、試験の内容などに応じて時々刻々と変動する。
【０００３】
ＤＵＴに電力を供給する電源回路はレギュレータを用いて構成され、理想的には負荷電流にかかわらず一定の電力を供給可能である。しかしながら実際の電源回路は、無視できない出力インピーダンスを有し、また電源回路とＤＵＴの間にも無視できないインピーダンス成分が存在するため、負荷変動によって電源電圧が変動してしまう。
【０００４】
電源電圧の変動は、ＤＵＴの試験マージンに深刻な影響を及ぼす。また電源電圧の変動は、試験装置内のその他の回路ブロック、たとえばＤＵＴに供給するパターンを生成するパターン発生器や、パターンの遷移タイミングを制御するためのタイミング発生器の動作に影響を及ぼし、試験精度を悪化させる。
【０００５】
この問題を解決するために、ＤＵＴに供給されるテストパターンに応じて、電源電圧を補正し、ＤＵＴ端での電源電圧を安定化させる技術が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２０５８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示される技術では、ＤＵＴに印加するテストパターンを読み取ってから電源電圧を補償するため、急峻な電源電圧に追従できず、試験パターンに対して電源電圧補償の遅れが生ずる可能性がある。また電源補償回路が電源回路の一部として構成されるため、電源回路とＤＵＴの間のインピーダンスにより制限された周波数帯域でしか補償することができない。また、補償する電源変動の可変量、分解能に応じた多ビットのＤ／Ａコンバータが必要となる。
【０００８】
本発明はこうした課題に鑑みてなされたものであり、その目的のひとつは、電源電圧変動を制御可能な試験装置の提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、被試験デバイスを試験する試験装置に関する。試験装置は、被試験デバイスの電源端子に供給すべき電力信号を生成するメイン電源と、メイン電源の出力端子と被試験デバイスの電源端子の間に設けられ、その電気的特性が可変に構成された可変電源経路部と、可変電源経路部の電気的特性を制御する制御部と、を備える。
【００１０】
この態様によると、メイン電源から被試験デバイスの電源端子に至る電力信号の電源経路の電気的特性を変化させることにより、メイン電源の特性を変化させることなく、電源環境を変化させることができ、電源電圧変動を制御できる。
本明細書において、「電源環境」とは、電源信号を生成し、それを被試験デバイスに供給する環境を意味し、具体的には、電源および電源ライン、バイパスコンデンサ、後述する電源補償回路等を含んだ回路を意味する。また「電源環境の特性」あるいは「電源環境特性」とは、電源環境全体としての特性を意味し、電源および電源補償回路の特性を意味する「電源特性」とは区別される。
【００１１】
ある態様の試験装置は、複数のドライバ、複数のインタフェース回路、パターン発生器をさらに備えてもよい。複数のドライバはそれぞれ、被試験デバイスの複数の入出力端子の対応するひとつに割り当てられる。複数のインタフェース回路はそれぞれ、複数のドライバの対応するひとつに割り当てられ、それぞれが入力されたパターン信号を整形して対応するドライバへと出力する。パターン発生器は、（１）被試験デバイスの入出力端子に割り当てられたドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応するインタフェース回路に対して出力する。
【００１２】
制御部は、被試験デバイスの電源端子の電圧波形が、目標とする電源電圧波形に近づくように、可変電源経路部の電気的特性を設定してもよい。
【００１３】
制御部は、目標とする電源電圧波形と、被試験デバイスの回路情報と、メイン電源の情報にもとづき、可変電源経路部の電気的特性を演算により導出する特性算出部を含んでもよい。
【００１４】
制御部は、被試験デバイスの回路情報と、エミュレートの目標となる電源環境の情報にもとづき、目標とする電源電圧波形を導出する目標波形演算部を含んでもよい。
被試験デバイスの回路情報から、テストパターンに対する被試験デバイスの動作電流の応答特性が計算することができる。したがって、実使用状態における電源環境（実電源環境）の特性（目標電源環境特性）が既知であれば、実電源環境における電源電圧の波形（目標電圧波形）は演算処理により推定できる。
【００１５】
制御部は、電源端子に発生する電源電圧を測定する電圧測定部と、測定された電源電圧の波形が、目標とする電源電圧波形に近づくように、可変電源経路部の電気的特性を設定するフィードバック制御部と、を含んでもよい。
【００１６】
フィードバック制御部は、電圧測定部が測定した電源電圧の波形から、現在の可変電源経路部の電気的特性を算出し、可変電源経路部の電気的特性の設定値と、算出された実際の可変電源経路部の電気的特性の差分に応じて、可変電源経路部の電気的特性をフィードバックにより調整してもよい。
【００１７】
フィードバック制御部は、可変電源経路部の制御可能なパラメータをスイープし、測定された電源電圧の波形が目標とする電源電圧波形に最も近くなる値を検出してもよい。
【００１８】
ある態様の試験装置は、電源補償回路をさらに備える。電源補償回路は、制御信号に応じて制御されるスイッチ素子を含み、スイッチ素子がオンした状態において補償パルス電流を生成し、補償パルス電流をメイン電源とは別経路から電源端子に注入し、またはメイン電源から被試験デバイスへと流れる電源電流から、補償パルス電流を被試験デバイスとは別経路に引きこむ。複数のドライバの少なくともひとつは、スイッチ素子に割り当てられ、パターン発生器は、（２）スイッチ素子に割り当てられたドライバが出力すべきスイッチ素子に対する制御信号を記述する制御パターンであって、テストパターンに応じてあらかじめ定められた制御パターンを、そのドライバに対応するインタフェース回路に対して出力するように構成されてもよい。
【００１９】
テストパターンが既知であるとき、そのテストパターンが供給された被試験デバイスの内部回路の動作率は推定可能であるため、被試験デバイスの動作電流の時間波形は予測することができる。そして、予測される動作電流に応じて制御パターンを規定することにより、メイン電源では追従しきれない成分を補償パルス電流によって補うことができ、あるいはメイン電源で追従できない成分を意図的に補償パルス電流により注入することができる。その結果、電源端子の電源電圧を一定に保つことができ、あるいは故意に電源電圧変動を引き起こすことにより、任意の電源環境をエミュレートすることができる。
【００２０】
可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともひとつを含んでもよい。
【００２１】
可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともふたつが、直列および／または並列に接続されて構成されるネットワーク回路を含んでもよい。
【００２２】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２３】
本発明のある態様によれば、電源電圧変動を制御できる。
【図面の簡単な説明】
【００２４】
【図１】実施の形態に係る試験装置の構成を示す回路図である。
【図２】動作電流ＩＯＰ、電源電流ＩＤＤ、ソース補償電流ＩＣＭＰおよびパルス幅変調されたソースパルス電流ＩＳＲＣの一例を示す波形図である。
【図３】図３（ａ）〜（ｃ）は、可変電源経路部の構成例を示す回路図である。
【図４】図４（ａ）〜（ｇ）は、可変抵抗、可変インダクタ、可変キャパシタ、可変伝送路の構成例を示す回路図である。
【図５】制御部の構成例を示すブロック図である。
【図６】変形例に係る試験装置の構成を示す回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２６】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２７】
図１は、実施の形態に係る試験装置２の構成を示す回路図である。図１には試験装置２に加えて、試験対象の半導体デバイス（以下、ＤＵＴと称す）１が示される。
【００２８】
ＤＵＴ１は、複数のピンを備え、その中の少なくともひとつが電源電圧ＶＤＤを受けるための電源端子Ｐ１であり、別の少なくともひとつが接地端子Ｐ２である。複数の入出力（Ｉ／Ｏ）端子Ｐ３は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置２から出力される試験信号（テストパターン）ＳＴＥＳＴを受け、あるいは試験信号ＳＴＥＳＴに応じたデータを試験装置２に対して出力する。図１には、試験装置２の構成のうち、ＤＵＴ１に対して試験信号を与える構成が示されており、ＤＵＴ１からの信号を評価するための構成は省略されている。
【００２９】
試験装置２は、メイン電源１０、パターン発生器ＰＧ、複数のタイミング発生器ＴＧおよび波形整形器ＦＣ、複数のドライバＤＲ、電源補償回路１２、可変電源経路部３０、制御部３２を備える。
【００３０】
試験装置２は複数ｎ個のチャンネルＣＨ１〜ＣＨｎを備えており、その中のいくつか（ＣＨ１〜ＣＨ４）がＤＵＴ１の複数のＩ／Ｏ端子Ｐ３に割り当てられる。図１では、ｎ＝６の場合が示されるが、実際の試験装置２のチャンネル数は、数百〜数千のオーダーである。
【００３１】
メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に供給すべき電源信号を生成する。電源信号は、直流電圧もしくは直流電流であり、メイン電源１０は、直流電圧源もしくは直流電流源で構成されうる。図１のメイン電源１０は直流電圧源であり、電源信号として直流の電源電圧ＶＤＤを生成する。電源端子Ｐ１には、ＤＵＴ１の直近に大容量の平滑化用キャパシタ（バイパスコンデンサ）Ｃｓが接続される。
【００３２】
たとえばメイン電源１０は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子Ｐ１に供給される電源電圧ＶＤＤが目標値と一致するように、メイン電源１０の出力端子Ｐ４の電圧ＶＯＵＴをフィードバック制御する。あるいは、メイン電源１０は、電源電圧ＶＤＤが目標値と一致するように値が調節されるデジタル制御値を生成するデジタル信号処理回路と、デジタル制御値をデジタル／アナログ変換することにより電圧ＶＯＵＴを生成するＤ／Ａコンバータを含んでもよい。
【００３３】
メイン電源１０は、ＤＵＴ１に対する電源電圧の他、試験装置２内部のその他のブロックに対する電源電圧も生成する。メイン電源１０からＤＵＴ１の電源端子Ｐ１への出力電流を、電源電流ＩＤＤと称する。
【００３４】
メイン電源１０は、有限の応答速度を有する電圧・電流源であるため、その負荷電流、つまりＤＵＴ１の動作電流ＩＯＰの急峻な変化に追従できない場合がある。たとえば動作電流ＩＯＰがステップ状に変化するとき、電源電圧ＶＤＤはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧ＶＤＤの変動は、ＤＵＴ１の正確な試験を妨げる。なぜならＤＵＴ１にエラーが検出されたとき、それがＤＵＴ１の製造不良によるものなのか、電源電圧ＶＤＤの変動によるものなのかを区別することができないからである。
【００３５】
電源補償回路１２は、メイン電源１０の応答速度を補うために設けられる。ＤＵＴ１の設計者は、ある既知の試験信号ＳＴＥＳＴ（テストパターンＳＰＴＮ）が供給された状態において、ＤＵＴ１の内部回路の動作率などの時間推移を推定可能であるから、ＤＵＴ１の動作電流ＩＯＰの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。
【００３６】
一方、メイン電源１０の応答速度（利得、フィードバック帯域）が既知であれば、予測される動作電流ＩＯＰに応答してメイン電源１０が生成する電源電流ＩＤＤもまた予測することができる。そうすると、予測される動作電流ＩＯＰと電源電流ＩＤＤの差分を、電源補償回路１２によって補うことにより、電源電圧ＶＤＤを安定化することができる。
【００３７】
電源補償回路１２は、補助電源１２ａ、ソーススイッチ１２ｂ、シンクスイッチ１２ｃを備える。ソーススイッチ１２ｂ、シンクスイッチ１２ｃはそれぞれ、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を利用したスイッチであり、それぞれが制御信号ＳＣＮＴ１、ＳＣＮＴ２に応じて制御される。補助電源１２ａは、電源電圧ＶＤＤより高い電圧を生成する電圧源であってもよいし、あるいは電源端子Ｐ１に流れ込む電流を生成する電流源であってもよい。
【００３８】
ソーススイッチ１２ｂは、補助電源１２ａの出力端子とＤＵＴ１の電源端子Ｐ１の間に設けられる。ソーススイッチ１２ｂが制御信号ＳＣＮＴ１に応じてオンすると、補償パルス電流（ソースパルス電流ともいう）Ｉｓが生成される。電源補償回路１２は、ソースパルス電流ＩＳＲＣをメイン電源１０とは別経路から電源端子Ｐ１に注入する。シンクスイッチ１２ｃは、別の固定電圧端子（たとえば接地端子）とＤＵＴ１の電源端子Ｐ１の間に設けられる。シンクスイッチ１２ｃが制御信号ＳＣＮＴ２に応じてオンすると、補償パルス電流ＩＳＩＮＫ（シンクパルス電流ともいう）が生成される。電源補償回路１２は、電源端子Ｐ１に流れ込む電源電流ＩＤＤから、シンクパルス電流ＩＳＩＮＫを、ＤＵＴ１とは別経路に引きこむ。
【００３９】
ＤＵＴ１の電源端子Ｐ１に流れ込む電流を、動作電流をＩＯＰとすると、電流保存則から、式（１）が成り立つ。
ＩＯＰ＝ＩＤＤ＋ＩＳＲＣ−ＩＳＩＮＫ …（１）
【００４０】
ドライバＤＲ１〜ＤＲ６のうち、ドライバＤＲ６は、ソーススイッチ１２ｂに割り当てられ、ドライバＤＲ５はシンクスイッチ１２ｃに割り当てられる。別の少なくともひとつのドライバＤＲ１〜ＤＲ４は、それぞれ、ＤＵＴ１の少なくともひとつのＩ／Ｏ端子Ｐ３に割り当てられる。
【００４１】
波形整形器ＦＣおよびタイミング発生器ＴＧをインタフェース回路４と総称する。複数の４１〜４６は、チャンネルＣＨ１〜ＣＨ６ごと、言い換えればドライバＤＲ１〜ＤＲ６ごとに設けられる。ｉ番目（１≦ｉ≦６）のインタフェース回路４ｉは、入力されたパターン信号ＳＰＴＮｉをドライバＤＲに適した信号形式に整形し、対応するドライバＤＲｉへと出力する。
【００４２】
パターン発生器ＰＧは、テストプログラムにもとづき、インタフェース回路４１〜４６に対するパターン信号ＳＰＴＮ１〜ＳＰＴＮ６を生成する。具体的にパターン発生器ＰＧは、ＤＵＴ１のＩ／Ｏ端子Ｐ３に割り当てられたドライバＤＲ１〜ＤＲ４に対しては、各ドライバＤＲｉが生成すべき試験信号ＳＴＥＳＴｉを記述するテストパターンＳＰＴＮ１〜ＳＰＴＮ４を、そのドライバＤＲｉに対応するインタフェース回路４ｉに対して出力する。テストパターンＳＰＴＮｉは、試験信号ＳＴＥＳＴｉの各サイクル（ユニットインターバル）におけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。
【００４３】
またパターン発生器ＰＧは、ソーススイッチ１２ｂ、シンクスイッチ１２ｃに割り当てられたドライバＤＲ６、ＤＲ５が出力すべき制御信号ＳＣＮＴ１、ＳＣＮＴ２を記述する制御パターンＳＰＴＮ６、ＳＰＴＮ５を生成し、対応するインタフェース回路４６、４５に出力する。制御パターンＳＰＴＮ６、ＳＰＴＮ５はそれぞれ、各サイクルにおけるソーススイッチ１２ｂ、シンクスイッチ１２ｃのオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。制御パターンＳＰＴＮ５、ＳＰＴＮ６は、試験信号ＳＴＥＳＴが供給された状態において電源端子Ｐ１の電源電圧ＶＤＤが一定となるようにテストパターンＳＰＴＮ１〜ＳＰＴＮ４に応じて定められている。
【００４４】
上述のように、テストパターンＳＰＴＮ１〜ＳＰＴＮ４が既知であれば、ＤＵＴ１の動作電流ＩＯＰの時間波形が予測でき、電源電圧ＶＤＤを一定に保つために発生すべき補償電流ＩＣＭＰ１、ＩＣＭＰ２の時間波形を計算することができる。
予測される動作電流ＩＯＰが電源電流ＩＤＤより大きい場合、電源補償回路１２はソース補償電流ＩＣＭＰ１を発生して不足する電流を補う。ソース補償電流ＩＣＭＰ１に必要な電流波形は予測可能であるから、それが適切に得られるようにソーススイッチ１２ｂを制御する。たとえばソーススイッチ１２ｂを、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。
【００４５】
図２は、動作電流ＩＯＰ、電源電流ＩＤＤ、ソース補償電流ＩＣＭＰ１およびパルス幅変調されたソースパルス電流ＩＳＲＣの一例を示す波形図である。ある試験信号ＳＴＥＳＴが供給されたＤＵＴ１の動作電流ＩＯＰがステップ状に増加したとする。これに応答して、メイン電源１０から電源電流ＩＤＤが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、ＤＵＴ１に供給すべき電流が不足する。その結果、補償電流ＩＣＭＰ１を供給しなければ、電源電圧ＶＤＤは破線（i）で示すように低下する。
【００４６】
電源補償回路１２は、動作電流ＩＯＰと電源電流ＩＤＤの差分に対応するソース補償電流ＩＣＭＰ１を生成する。ソース補償電流ＩＣＭＰ１は、制御信号ＳＣＮＴ１に応じて生成されるソースパルス電流ＩＳＲＣの畳み込みで与えられる。ソース補償電流ＩＣＭＰ１は、動作電流ＩＯＰの変化直後に最大量必要であり、その後、徐々に低下させる必要がある。そこで、ソーススイッチ１２ｂのオン時間（デューティ比）を、時間とともに低下させることにより、必要なソース補償電流ＩＣＭＰ１を生成できる。
【００４７】
試験装置２のすべてのチャンネルがテストレートに応じて同期動作する場合、制御信号ＳＣＮＴ１の周期は、ＤＵＴ１に供給されるデータの周期（ユニットインターバル）、もしくはその整数倍、あるいは整数分の１に相当する。たとえばユニットインターバルが４ｎｓのシステムにおいて、制御信号ＳＣＮＴ１の周期が４ｎｓであれば、制御信号ＳＣＮＴ１に含まれる各パルスのオン期間ＴＯＮが、０〜４ｎｓの間で調節されうる。メイン電源１０の応答速度は数百ｎｓ〜数μｓのオーダーであるため、補償電流ＩＣＭＰ１の波形は、制御信号ＳＣＮＴ１に含まれる数百個のパルスによって制御できる。当業者であれば、ソース補償電流ＩＣＭＰ１の波形から、それを生成するために必要な制御信号ＳＣＮＴ１を導出する方法については理解できるため、説明を省略する。
【００４８】
反対に動作電流ＩＯＰが電源電流ＩＤＤより小さい場合、電源補償回路１２はシンク補償電流ＩＣＭＰ２が得られるように、シンクパルス電流ＩＳＩＮＫを発生して、過剰な電流を引き抜く。
【００４９】
電源補償回路１２を設けることにより、メイン電源１０の応答速度の不足を補い、図２に実線で示すように、電源電圧ＶＤＤを一定に保つことができる。
【００５０】
可変電源経路部３０は、メイン電源１０の出力端子Ｐ４からＤＵＴ１の電源端子Ｐ１に至る電力信号ＶＤＤの経路上に設けられる。可変電源経路部３０の電気的特性は、可変に構成される。調節可能な電気的特性とは、
（１）抵抗
（２）インダクタンス
（３）キャパシタンス
（４）電気長（遅延量）
などが例示される。抵抗、インダクタンス、キャパシタンスは、電力信号の主経路上の直列な成分、主経路に対して並列な成分、あるいは、主経路から接地端子に分岐するシャント成分として存在しうる。
【００５１】
メイン電源１０には、ＤＵＴ１の電源端子Ｐ１に生ずる電源電圧ＶＤＤに応じたフィードバック信号ＶＦＢがフィードバックされる。すなわち可変電源経路部３０は、メイン電源１０のフィードバックループの中に配置されることに着目すべきである。
【００５２】
可変電源経路部３０は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインを用いて構成しうる。図３（ａ）〜（ｃ）は、可変電源経路部３０の構成例を示す回路図である。可変電源経路部３０は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインをはじめとする可変素子の少なくとも二つを含むネットワーク回路として構成される。可変素子は、直列および／または並列に接続される。
【００５３】
図３（ａ）の可変電源経路部３０において、直列可変抵抗ＲＳＲＳ、直列可変インダクタンスＬＳＲＳ、可変遅延回路ＴＳＲＳは、メイン電源１０側の入力端子ＩＮと、ＤＵＴ１の電源端子Ｐ１側の出力端子ＯＵＴを結ぶ主経路を形成するように直列に接続される。シャント可変キャパシタＣＳＨＵＮＴは、主経路から分岐するように設けられる。
【００５４】
図３（ｂ）の可変電源経路部３０は、図３（ａ）のネットワークに加えて、シャント可変抵抗ＲＳＨＵＮＴ、並列可変キャパシタＣＰＲＬを含む。シャント可変抵抗ＲＳＨＵＮＴは、主経路から接地に分岐するように設けられる。並列可変キャパシタＣＰＲＬは、主経路の一部あるいは全部に対して並列に設けられる。
【００５５】
図３（ｃ）の可変電源経路部３０は、図３（ａ）の可変電源経路部３０が複数個、直列に接続される。図３（ｂ）の可変電源経路部３０を複数個、直列に設けてもよいし、図３（ａ）と図３（ｂ）の可変電源経路部３０を組み合わせて直列に接続してもよい。
【００５６】
図４（ａ）〜（ｇ）は、可変抵抗、可変インダクタ、可変キャパシタ、可変伝送路の構成例を示す回路図である。図４（ａ）の可変抵抗は、抵抗Ｒ１、Ｒ２、スイッチＳＷ１〜ＳＷ４を含む。スイッチＳＷ１、ＳＷ２は制御信号Ｓ２０に応じて連動して第１状態φ１、第２状態φ２が切りかえ可能となっており、第１状態φ１において、抵抗Ｒ１が、可変抵抗の両端間に挿入され、第２状態φ２において、抵抗Ｒ１がバイパスされる。スイッチＳＷ３、ＳＷ４は連動しており、制御信号Ｓ１２に応じて制御される。
【００５７】
図４（ｂ）の可変抵抗では、その両端間にスイッチＳＷ７が設けられ、それと並列な経路に、抵抗Ｒ３とスイッチＳＷ５が直列に設けられる。抵抗Ｒ４とスイッチＳＷ６も、スイッチＳＷ７と並列な経路に設けられる。
【００５８】
図４（ｃ）、（ｄ）の可変インダクタは、図４（ａ）、（ｂ）の抵抗Ｒ１、Ｒ２をインダクタＬ１、Ｌ２に置換したものである。図４（ｅ）、（ｆ）の可変キャパシタは、図４（ａ）、（ｂ）の抵抗Ｒ１、Ｒ２をキャパシタＣ１、Ｃ２に置換したものである。図４（ｇ）の可変伝送路は、図４（ａ）の抵抗Ｒ１、Ｒ２を伝送路Ｔ１、Ｔ２に置換したものである。なお、各可変素子において並列、もしくは直列に設けられているスイッチ、抵抗、インダクタ、キャパシタ、伝送路の個数および回路定数は、要求される特性に応じて設計すればよい。
【００５９】
図４（ａ）〜（ｈ）の可変素子を組み合わせることにより、可変電源経路部３０を構成することができる。可変素子の回路定数はデジタル制御可能であり、試験装置にとって好都合である。なお可変素子の構成は限定されず、公知の、あるいは将来利用可能な任意の構成を取りうる。たとえば可変素子は、アナログ制御により回路定数が変更可能であってもよい。
【００６０】
図２に戻る。制御部３２は、所望の電源環境が得られるように可変電源経路部３０の電気的特性を制御する。
制御部３２は、試験装置２のユーザの設定、あるいはオフラインのコンピュータにより計算された結果にもとづいて、可変電源経路部３０の電気的特性を設定するための制御データＳ１０を生成し、可変電源経路部３０へと出力する。
【００６１】
以上が試験装置２の構成である。
【００６２】
可変電源経路部３０の電気的特性を変化させることにより、大きく２つの効果を得ることができる。
【００６３】
第１の効果は、可変電源経路部３０によって、電源ラインの特性を制御できることである。実電源環境におけるＤＵＴ１と電源を接続する電源ラインのインピーダンスは、ＤＵＴ１の用途に応じてさまざまである。図２の試験装置２によれば、可変電源経路部３０によって、電源ラインの特性を変化させることができる。
【００６４】
たとえばあるＤＵＴ１について、低損失の電源ラインを有する電源環境での利用が想定される場合、制御部３２は、可変電源経路部３０の直列抵抗ＲＳＲＳの抵抗値を小さく設定する。反対に損失が大きな電源ラインを有する電源環境での利用が想定されるＤＵＴ１に対しては、可変電源経路部３０の直列抵抗ＲＳＲＳの抵抗値を大きく設定すればよい。
【００６５】
あるいは、ＤＵＴ１が使用される電源環境において、ＤＵＴ１が実装されるプリント基板の厚みはさまざまである。電源ラインがプリント基板の表層に形成される場合、電源ラインと、それと隣接するグランド層との距離は、基板の厚みに応じて変化する。これは、電源環境ごとに、電源ラインのシャントキャパシタの容量値が異なることを意味する。そこで可変電源経路部３０は、ＤＵＴ１が使用される電源環境に応じて、シャントキャパシタＣＳＨＵＮＴの容量値を設定してもよい。
【００６６】
第２の効果は、可変電源経路部３０によって、メイン電源１０の応答特性（ループゲイン）を制御できる点である。上述のように可変電源経路部３０は、メイン電源１０のフィードバックループの中に配置されため、可変電源経路部３０の電気的特性は、メイン電源１０の応答特性（ループゲイン）に影響する。
【００６７】
いま、可変電源経路部３０を含む経路のインピーダンスは、メイン電源１０の出力電圧ＶＯＵＴから電源電圧ＶＤＤへの伝達関数Ｈ（ｓ）と把握することができる。したがって、可変電源経路部３０の電気的特性、すなわち伝達関数を制御することにより、電源電圧ＶＤＤのリンギングの量、あるいは周波数を制御したり、電源電圧ＶＤＤのオーバーシュート量、アンダーシュート量を制御したり、電源電圧ＶＤＤのセトリング時間を制御することができる。
【００６８】
このように試験装置２によれば、第１、第２の効果によって、可変電源経路部３０の電気的特性に応じて、メイン電源１０および可変電源経路部３０が形成する電源環境（試験電源環境）を変化させることができる。
【００６９】
続いて、電源環境のエミュレートについて説明する。
一般に、ＤＵＴ１とともにセットに搭載される電源の性能は、試験装置２のメイン電源１０よりも性能が低い。つまりＤＵＴ１は、実使用時において、試験環境よりも大きな電源電圧変動にさらされることになる。したがって、試験装置２によるテストをパスしたからといって、実使用環境において正常に動作するとは限らないという問題が生ずる。かかる事情から、ＤＵＴ１の試験を、その実使用時と同じ電源環境で行いたいという要請がある。
【００７０】
上述のように、試験装置２によれば試験電源環境を変化させることができ、それにより、あるテストパターンをＤＵＴ１に与えたときの、電源電圧ＶＤＤの波形を制御することができる。したがって、試験装置２によれば、電源電圧ＶＤＤの波形を、実使用環境における電源電圧の波形に近づけることが可能となる。
【００７１】
図５は、制御部３２の構成例を示すブロック図である。制御部３２は、オフラインのコンピュータであってもよいし、専用に設計されたＤＳＰ（Digital Signal Processor）であってもよい。
【００７２】
制御部３２には、以下のデータが与えられる。
Ｓ１１： ＤＵＴ１の回路情報を示す回路データ
ＳＰＴＮ： ＤＵＴ１に与えられるテストパターン
Ｓ１３： エミュレートの目標となる実使用時の電源環境の特性（目標電源環境特性）を示すデータ（目標環境特性データ）
Ｓ１５： メイン電源１０（および電源補償回路１２）の特性を示すデータ（試験電源特性データ）
制御部３２は、これらのデータにもとづき、制御データＳ１０を生成する。
【００７３】
制御部３２は、目標電圧波形算出部３４および特性算出部３６を備える。
【００７４】
実使用状態における電源環境（実電源環境）の特性（目標電源環境特性）が既知であれば、実電源環境における電源電圧ＶＤＤの波形（目標電圧波形）ＶＴＧＴ（ｔ）は、演算処理により推定できる。
【００７５】
目標電圧波形算出部３４は、テストパターンＳＰＴＮ、回路データＳ１１、目標電源環境特性データＳ１３にもとづき、目標電源環境において発生するであろう電源電圧ＶＤＤの波形（目標電圧波形）ＶＴＧＴ（ｔ）を算出し、目標電圧波形ＶＴＧＴ（ｔ）を記述する目標電圧波形データＳ１４を生成する。
【００７６】
目標電圧波形算出部３４は、動作電流算出部３８を含んでもよい。
ネットリスト、マスクデータをはじめとするＤＵＴ１の回路情報を示す回路データＳ１１が与えられると、テストパターンＳＰＴＮを与えたときのＤＵＴ１の動作電流ＩＯＰの時間波形ＩＯＰ（ｔ）を計算することができる。動作電流算出部３８は、動作電流の時間波形ＩＯＰ（ｔ）を算出し、それを記述する動作電流波形データＳ１２を生成する。
【００７７】
目標電圧波形算出部３４は、動作電流波形データＳ１２が示す動作電流ＩＯＰの波形と、目標電源環境特性データＳ１３にもとづき、目標電源環境において発生するであろう電源電圧ＶＤＤの時間波形、すなわち目標電圧波形ＶＴＧＴ（ｔ）を計算する。
【００７８】
なお目標電源波形ＶＴＧＴ（ｔ）は、実使用環境において実測してもよいし、ユーザが作成してもよい。この場合、目標電圧波形算出部３４は省略される。
【００７９】
試験装置２においてメイン電源１０および可変電源経路部３０双方の電気的特性が既知であるとき、試験装置２の電源環境（試験電源環境）における電源電圧ＶＤＤの波形（試験電源電圧波形）ＶＤＤ（ｔ）も計算することができる。反対に、電源電圧波形ＶＤＤ（ｔ）、すなわち目標電圧波形ＶＴＧＴ（ｔ）が与えられれば、試験電源環境に必要とされる特性が算出できる。そして試験電源環境に必要な特性と、メイン電源１０（および電源補償回路１２）の電気的特性から、目標電圧波形ＶＴＧＴ（ｔ）を得るために必要な可変電源経路部３０の電気的特性を演算により算出できる。
【００８０】
特性算出部３６は、回路データＳ１１、テストパターンＳＰＴＮ、目標電圧波形データＳ１４および試験電源特性データＳ１５にもとづき、可変電源経路部３０の電気的特性を指示する制御データＳ１０を生成する。
【００８１】
特性算出部３６は、動作電流算出部３８を含んでもよい。この場合、特性算出部３６は、動作電流波形データＳ１２と、目標電圧波形データＳ１４、および試験電源特性データＳ１５にもとづき、制御データＳ１０を算出する。
【００８２】
図５の制御部３２によれば、試験環境における電源電圧波形を、目標電圧波形に近づけることができる。
【００８３】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００８４】
図６は、変形例に係る試験装置２ａの構成を示す回路図である。図５の制御部３２は、フィードバック制御により、静的に、あるいは動的に、可変電源経路部３０の電気的特性を制御する。試験装置２ａの制御部３２ａは、電圧測定部４０と、フィードバック制御部４２を含む。
【００８５】
可変電源経路部３０の電気的特性を決定するために、キャリブレーション工程が実行される。キャリブレーション工程において、パターン発生器ＰＧは、所定のテストパターンを発生する。このときＤＵＴ１の電源端子Ｐ１には、所定の初期状態に設定された可変電源経路部３０を介して、電源信号ＶＤＤが供給される。
【００８６】
ＤＵＴ１には、テストパターンに応じた動作電流ＩＯＰが流れる。その結果、電源電圧ＶＤＤは変動する。電圧測定部４０は、このときの電源電圧ＶＤＤの波形を観測する。フィードバック制御部４２は、測定された電源電圧ＶＤＤの波形ＶＤＤ（ｔ）と目標電圧波形ＶＴＧＴ（ｔ）の差分を算出し、差分がゼロとなるように、すなわちＶＤＤ（ｔ）とＶＴＧＴ（ｔ）が一致するように、可変電源経路部３０に与えるべき電気的特性を決定する。目標電圧波形ＶＴＧＴ（ｔ）は、図５の目標電圧波形算出部３４により計算してもよい。
【００８７】
図５の制御部３２と、図６の制御部３２ａを組み合わせてもよい。たとえば、図５の制御部３２によって、可変電源経路部３０の初期パラメータを算出し、設定する。続いて、電圧測定部４０により、実際の電源電圧波形ＶＤＤ（ｔ）を測定する。
ＤＵＴ１、メイン電源１０や電源補償回路１２、可変電源経路部３０が設計通りに動作する場合、電源電圧波形ＶＤＤ（ｔ）は、目標電圧波形ＶＴＧＴ（ｔ）と一致する。しかしながら、現実的には、ＤＵＴ１、メイン電源１０や電源補償回路１２、可変電源経路部３０のばらつき、温度変動の影響、あるいは波形を演算する際の誤差によって、両者を一致させることが難しい場合がある。この場合、目標電圧波形算出部３４は、電源電圧波形ＶＤＤ（ｔ）と目標電圧波形ＶＴＧＴ（ｔ）の差がゼロとなるように、可変電源経路部３０の特性をフィードバックにより微調整してもよい。
【００８８】
あるいは、図５のフィードバック制御部４２は、電圧測定部４０が測定した電源電圧ＶＤＤ（ｔ）から、実際の可変電源経路部３０の電気的特性を算出し、可変電源経路部３０の電気的特性の設定値と、実際の可変電源経路部３０の電気的特性の差分に応じて、あるいは差分がゼロとなるように、可変電源経路部３０の電気的特性をフィードバックにより微調整してもよい。
【００８９】
あるいはフィードバック制御部４２は、可変電源経路部３０に制御可能なパラメータをスイープし、測定された電源電圧波形ＶＤＤ（ｔ）が目標電圧波形ＶＴＧＴ（ｔ）に最も近くなる値を検出してもよい。
【００９０】
電源補償回路１２によるパルス電流ＩＳＲＣ、ＩＳＩＮＫの生成方法には、以下の変形例が存在する。
（第１の変形例）
実施の形態では、パルス電流ＩＳＲＣ、ＩＳＩＮＫがパルス幅変調される場合を説明したが、本発明はそれに限定されない。たとえばパルス電流ＩＳＲＣ、ＩＳＩＮＫはパルス密度変調されてもよい。この場合、パターン発生器ＰＧは、必要な補償電流ＩＣＭＰ１、ＩＣＭＰ２が得られるようにパルス密度変調された制御パターンＳＰＴＮ５、ＳＰＴＮ６を生成してもよい。
【００９１】
（第２の変形例）
あるいはパルス電流ＩＳＲＣ、ＩＳＩＮＫは、多値信号に応じてパルス振幅変調されてもよい。たとえばドライバＤＲが多値ドライバである場合には、制御信号ＳＣＮＴ１、ＳＣＮＴ２のレベルに応じて、パルス電流ＩＳＲＣ、ＩＳＩＮＫの振幅が変化する。パターン発生器ＰＧは、必要な補償電流ＩＣＭＰ１、ＩＣＭＰ２が得られるような制御パターンＳＰＴＮ５、ＳＰＴＮ６を生成する。
【００９２】
（第３の変形例）
パルス電流ＩＳＲＣ、ＩＳＩＮＫを、パルス振幅変調するために、ソーススイッチ１２ｂ、シンクスイッチ１２ｃをそれぞれ、並列に接続された複数のスイッチで構成し、各スイッチごとにドライバＤＲを割り当て、制御信号ＳＣＮＴを生成してもよい。この場合、制御信号ＳＣＮＴに応じて、オンするスイッチの個数を変化させることにより、パルス電流ＩＳＲＣ、ＩＳＩＮＫの振幅を制御できる。
【００９３】
（第４の変形例）
パルス電流ＩＳＲＣ、ＩＳＩＮＫは、ΔΣ変調されてもよい。この場合、パターン発生器ＰＧは、必要な補償電流ＩＣＭＰ１、ＩＣＭＰ２が得られるようにΔΣ変調された制御パターンＳＰＴＮ５、ＳＰＴＮ６を生成する。
【００９４】
（第５の変形例）
パルス電流ＩＳＲＣ、ＩＳＩＮＫは、パルス周波数変調されてもよい。この場合、パターン発生器ＰＧは、必要な補償電流ＩＣＭＰ１、ＩＣＭＰ２が得られるようにパルス周波数変調された制御パターンＳＰＴＮ５、ＳＰＴＮ６を生成する。
【００９５】
（第６の変形例）
実施の形態では、ソーススイッチ１２ｂとシンクスイッチ１２ｃを設け、ソース補償電流ＩＣＭＰ１、シンク補償電流ＩＣＭＰ２を生成する構成を説明したが、一方のみを設けてもよい。
【００９６】
以上の実施の形態および変形例をまとめると、以下の通りである。すなわち、試験工程において、必要な補償電流ＩＣＭＰを生成するためには、パルス電流ＩＳＲＣ、ＩＳＩＮＫに対して以下の変調のいずれか、あるいはいくつかの組み合わせが施される。
（i）パルス幅変調
（ii）パルス振幅変調
（iii）パルス密度変調
（iv）ΔΣ変調
（v）パルス周波数変調
（vi）これらに類する変調
【００９７】
なお実施の形態では、補償電流ＩＣＭＰによって電源電圧の変動がゼロであるような、つまり出力インピーダンスがゼロの理想電源の環境を実現する場合を説明したが、本発明はそれに限定されない。つまり、意図的な電源電圧変動を引き起こすような補償電流ＩＣＭＰの波形を計算し、その補償電流波形が得られるように制御パターンを規定しておいてもよい。この場合、制御パターンに応じて任意の電源環境をエミュレートすることが可能となる。
【００９８】
実施の形態では、可変電源経路部３０を、電源補償回路１２と組み合わせることにより、理想的な、あるいは任意の電源環境を実現する構成を説明したが、電源補償回路１２を省略してもよい。
【００９９】
実施の形態では、メイン電源１０に対して、ＤＵＴ１の電源端子Ｐ１の直近の電源電圧ＶＤＤがフィードバックされる場合を説明したが、可変電源経路部３０よりもメイン電源１０側のノードの電圧がフィードバックされてもよい。
【０１００】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１０１】
１…ＤＵＴ、２…試験装置、ＰＧ…パターン発生器、ＴＧ…タイミング発生器、ＦＣ…波形整形器、４…インタフェース回路、ＤＲ…ドライバ、１０…メイン電源、１２…電源補償回路、３０…可変電源経路部、３２…制御部、３４…目標電圧波形算出部、３６…特性算出部、３８…動作電流算出部、４０…電圧測定部、４２…フィードバック制御部、１２ａ…補助電源、１２ｂ…ソーススイッチ、１２ｃ…シンクスイッチ、Ｐ１…電源端子、Ｐ２…接地端子、Ｐ３…Ｉ／Ｏ端子。
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源端子に供給すべき電力信号を生成するメイン電源と、
前記メイン電源の出力端子と前記被試験デバイスの前記電源端子の間に設けられ、その電気的特性が可変に構成された可変電源経路部と、
前記可変電源経路部の前記電気的特性を制御する制御部と、
を備えることを特徴とする試験装置。
【請求項２】
それぞれが、前記被試験デバイスの複数の入出力端子の対応するひとつに割り当てられる、複数のドライバと、
それぞれが前記複数のドライバの対応するひとつに割り当てられた複数のインタフェース回路であって、それぞれが入力されたパターン信号を整形して対応するドライバへと出力する、複数のインタフェース回路と、
（１）前記被試験デバイスの入出力端子に割り当てられた前記ドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応する前記インタフェース回路に対して出力するパターン発生器と、
をさらに備えることを特徴とする請求項１に記載の試験装置。
【請求項３】
前記制御部は、前記被試験デバイスの電源端子の電圧波形が、目標とする電源電圧波形に近づくように、前記可変電源経路部の電気的特性を設定することを特徴とする請求項１または２に記載の試験装置。
【請求項４】
前記制御部は、
前記目標とする電源電圧波形と、前記被試験デバイスの回路情報と、前記メイン電源の情報にもとづき、前記可変電源経路部に設定すべき電気的特性を演算により導出する特性算出部を含むことを特徴とする請求項３に記載の試験装置。
【請求項５】
前記制御部は、
前記被試験デバイスの回路情報と、エミュレートの目標となる電源環境の情報にもとづき、前記目標とする電源電圧波形を導出する目標波形演算部を含むことを特徴とする請求項３または４に記載の試験装置。
【請求項６】
前記制御部は、
前記電源端子に発生する電源電圧を測定する電圧測定部と、
測定された前記電源電圧の波形が、前記目標とする電源電圧波形に近づくように、前記可変電源経路部の前記電気的特性を設定するフィードバック制御部と、
を含むことを特徴とする請求項３に記載の試験装置。
【請求項７】
前記フィードバック制御部は、
前記電圧測定部が測定した電源電圧の波形から、現在の可変電源経路部の電気的特性を算出し、前記可変電源経路部の電気的特性の設定値と、算出された実際の可変電源経路部の電気的特性の差分に応じて、前記可変電源経路部の電気的特性をフィードバックにより調整することを特徴とする請求項６に記載の試験装置。
【請求項８】
前記フィードバック制御部は、前記可変電源経路部の制御可能なパラメータをスイープし、測定された前記電源電圧の波形が目標とする電源電圧波形に最も近くなる値を検出することを特徴とする請求項６に記載の試験装置。
【請求項９】
制御信号に応じて制御されるスイッチ素子を含み、前記スイッチ素子がオンした状態において補償パルス電流を生成し、前記補償パルス電流を前記メイン電源とは別経路から前記電源端子に注入し、または前記メイン電源から前記被試験デバイスへと流れる電源電流から、前記補償パルス電流を前記被試験デバイスとは別経路に引きこむ電源補償回路をさらに備え、
前記複数のドライバの少なくともひとつは、前記スイッチ素子に割り当てられ、
前記パターン発生器は、（２）前記スイッチ素子に割り当てられた前記ドライバが出力すべき前記スイッチ素子に対する前記制御信号を記述する制御パターンであって、前記テストパターンに応じてあらかじめ定められた制御パターンを、そのドライバに対応する前記インタフェース回路に対して出力するように構成されることを特徴とする請求項２に記載の試験装置。
【請求項１０】
前記可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともひとつを含むことを特徴とする請求項１から８のいずれかに記載の試験装置。
【請求項１１】
前記可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともふたつが、直列および／または並列に接続されて構成されるネットワーク回路を含むことを特徴とする請求項１から８のいずれかに記載の試験装置。
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源端子に供給すべき電力信号を生成するメイン電源と、
前記メイン電源の出力端子と前記被試験デバイスの前記電源端子の間に設けられ、その電気的特性が可変に構成された可変電源経路部と、
前記可変電源経路部の前記電気的特性を制御する制御部と、
を備えることを特徴とする試験装置。
【請求項２】
それぞれが、前記被試験デバイスの複数の入出力端子の対応するひとつに割り当てられる、複数のドライバと、
それぞれが前記複数のドライバの対応するひとつに割り当てられた複数のインタフェース回路であって、それぞれが入力されたパターン信号を整形して対応するドライバへと出力する、複数のインタフェース回路と、
（１）前記被試験デバイスの入出力端子に割り当てられた前記ドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応する前記インタフェース回路に対して出力するパターン発生器と、
をさらに備えることを特徴とする請求項１に記載の試験装置。
【請求項３】
前記制御部は、前記被試験デバイスの電源端子の電圧波形が、目標とする電源電圧波形に近づくように、前記可変電源経路部の電気的特性を設定することを特徴とする請求項１または２に記載の試験装置。
【請求項４】
前記制御部は、
前記目標とする電源電圧波形と、前記被試験デバイスの回路情報と、前記メイン電源の情報にもとづき、前記可変電源経路部に設定すべき電気的特性を演算により導出する特性算出部を含むことを特徴とする請求項３に記載の試験装置。
【請求項５】
前記制御部は、
前記被試験デバイスの回路情報と、エミュレートの目標となる電源環境の情報にもとづき、前記目標とする電源電圧波形を導出する目標波形演算部を含むことを特徴とする請求項３または４に記載の試験装置。
【請求項６】
前記制御部は、
前記電源端子に発生する電源電圧を測定する電圧測定部と、
測定された前記電源電圧の波形が、前記目標とする電源電圧波形に近づくように、前記可変電源経路部の前記電気的特性を設定するフィードバック制御部と、
を含むことを特徴とする請求項３に記載の試験装置。
【請求項７】
前記フィードバック制御部は、
前記電圧測定部が測定した電源電圧の波形から、現在の可変電源経路部の電気的特性を算出し、前記可変電源経路部の電気的特性の設定値と、算出された実際の可変電源経路部の電気的特性の差分に応じて、前記可変電源経路部の電気的特性をフィードバックにより調整することを特徴とする請求項６に記載の試験装置。
【請求項８】
前記フィードバック制御部は、前記可変電源経路部の制御可能なパラメータをスイープし、測定された前記電源電圧の波形が目標とする電源電圧波形に最も近くなる値を検出することを特徴とする請求項６に記載の試験装置。
【請求項９】
制御信号に応じて制御されるスイッチ素子を含み、前記スイッチ素子がオンした状態において補償パルス電流を生成し、前記補償パルス電流を前記メイン電源とは別経路から前記電源端子に注入し、または前記メイン電源から前記被試験デバイスへと流れる電源電流から、前記補償パルス電流を前記被試験デバイスとは別経路に引きこむ電源補償回路をさらに備え、
前記複数のドライバの少なくともひとつは、前記スイッチ素子に割り当てられ、
前記パターン発生器は、（２）前記スイッチ素子に割り当てられた前記ドライバが出力すべき前記スイッチ素子に対する前記制御信号を記述する制御パターンであって、前記テストパターンに応じてあらかじめ定められた制御パターンを、そのドライバに対応する前記インタフェース回路に対して出力するように構成されることを特徴とする請求項２に記載の試験装置。
【請求項１０】
前記可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともひとつを含むことを特徴とする請求項１から８のいずれかに記載の試験装置。
【請求項１１】
前記可変電源経路部は、可変抵抗、可変インダクタンス、可変キャパシタンス、可変伝送ラインの少なくともふたつが、直列および／または並列に接続されて構成されるネットワーク回路を含むことを特徴とする請求項１から８のいずれかに記載の試験装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−８８１４６（Ｐ２０１３−８８１４６Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２２６１３２（Ｐ２０１１−２２６１３２）
【出願日】平成２３年１０月１３日（２０１１．１０．１３）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月１３日（２０１１．１０．１３）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【Ｆターム（参考）】
[ Back to top ]