負荷制御装置
【課題】駆動回路の消費電力を小さく抑えることが可能な負荷制御装置を提供する。
【解決手段】駆動回路２０は、双方向スイッチ１０にゲート電圧Ｖｇ１，Ｖｇ２を印加するゲート駆動部２１と、ゲート駆動部２１の動作を制御する制御部２２とを有している。さらに駆動回路２０は、双方向スイッチ１０にゲート端子から流れ込むゲート電流Ｉｇ１，Ｉｇ２を検出する電流検出部４０を有しており、電流検出部４０の検出値が制御部２２へ入力される。制御部２２は、外部から入力されるオンオフ信号と、電流検出部４０から入力される検出値との両方に基づいて、ゲート駆動部２１に与える駆動信号を決定する。ここで、制御部２２は、オンオフ信号が「Ｈ」の期間において、低電位側のゲート電流Ｉｇ１，Ｉｇ２が小さくなるほどゲート電圧Ｖｇ１，Ｖｇ２が大きくなるように、ゲート駆動部２１に与える駆動信号を調節する。
【解決手段】駆動回路２０は、双方向スイッチ１０にゲート電圧Ｖｇ１，Ｖｇ２を印加するゲート駆動部２１と、ゲート駆動部２１の動作を制御する制御部２２とを有している。さらに駆動回路２０は、双方向スイッチ１０にゲート端子から流れ込むゲート電流Ｉｇ１，Ｉｇ２を検出する電流検出部４０を有しており、電流検出部４０の検出値が制御部２２へ入力される。制御部２２は、外部から入力されるオンオフ信号と、電流検出部４０から入力される検出値との両方に基づいて、ゲート駆動部２１に与える駆動信号を決定する。ここで、制御部２２は、オンオフ信号が「Ｈ」の期間において、低電位側のゲート電流Ｉｇ１，Ｉｇ２が小さくなるほどゲート電圧Ｖｇ１，Ｖｇ２が大きくなるように、ゲート駆動部２１に与える駆動信号を調節する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子をオン・オフさせることにより、負荷への電力の供給・停止を切り替える負荷制御装置に関する。
【背景技術】
【０００２】
従来から、この種の負荷制御装置には、スイッチング素子としてＭＯＳＦＥＴ（Metal-Oxide-SemiconductorField-Effect Transistor）やＩＧＢＴ（Insulated GateBipolar Transistor）が用いられることが一般的である。一方、近年では、スイッチング素子として、より耐圧を高く、且つオン抵抗を低くできるワイドバンドギャップ半導体（炭化珪素：ＳｉＣ、ガリウムナイトライド：ＧａＮなど）を用いた素子が注目されている。
【０００３】
この種のスイッチング素子は、ドレイン端子・ソース端子間に電圧が印加された状態で、ゲート端子・ソース端子間に印加されるゲート電圧が変化すると、ドレイン端子・ソース端子間の電流経路に流れるドレイン電流が変化する。要するに、上記スイッチング素子は、ゲート電圧が閾値を下回る場合にドレイン端子・ソース端子間の電流経路が遮断され、ゲート電圧が閾値を超える場合にドレイン端子・ソース端子間の電流経路が導通するノーマリオフ型のスイッチ素子を構成する。
【０００４】
ところで、２個の上記スイッチング素子がソース端子同士を接続するように直列接続された回路と等価であって、ゲート電圧の制御に応じて双方向の電流経路を遮断・導通することができる双方向スイッチも知られている。この種の双方向スイッチは、一対のゲート端子に対するゲート電圧を個別に制御する駆動回路（ゲート駆動回路）と組み合わされて、負荷制御装置を構成する（たとえば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−５７２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１においてはゲート電圧（制御電圧）は固定であり、スイッチング素子に流れる電流を大きくしようとすれば高いゲート電圧が必要になる。また、特許文献１に記載されているようにスイッチング素子がジャンクションゲート構造である場合、ゲート電圧の増加はゲート電流の増加を引き起こし、結果的にスイッチング素子をオンするために必要な電力が増加する。この電力は、スイッチング素子を駆動する駆動回路から供給されるので、駆動回路の消費電力が増加するという問題がある。
【０００７】
本発明は上記事由に鑑みて為されており、駆動回路の消費電力を小さく抑えることが可能な負荷制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の負荷制御装置は、第１端子と第２端子と制御端子とを有するスイッチング素子が２個直列に接続された双方向スイッチと、前記双方向スイッチの前記制御端子に制御電圧を印加して前記双方向スイッチの前記第１端子・前記第２端子間のオンオフを切り替える駆動回路とを備え、前記駆動回路は、前記双方向スイッチに前記制御電圧を印加する素子駆動部と、前記素子駆動部を制御し前記制御電圧の大きさを決定する制御部と、前記双方向スイッチに前記制御端子から流れ込む電流を制御電流として検出する電流検出部とを有し、前記制御部は、２個の前記スイッチング素子のうち低電位側の前記スイッチング素子の前記制御電流が小さくなるほど前記制御電圧が高くなり、当該制御電流が大きくなるほど前記制御電圧が低くなるように、前記電流検出部で検出された前記制御電流の大きさに応じて前記制御電圧の大きさを変化させることを特徴とする。
【０００９】
この負荷制御装置において、前記素子駆動部は、前記制御部から出力される周期的な駆動信号によりオンオフ制御されるスイッチ要素を具備し、トランスの一次側に流れる電流を前記スイッチ要素でスイッチングすることにより前記トランスの二次側に前記制御電圧を発生するフライバックコンバータからなり、前記フライバックコンバータは前記スイッチング素子ごとに設けられており、前記電流検出部は、前記トランスの一次側に流れる電流を前記トランスごとに個別に検出することにより、前記制御電流を前記スイッチング素子ごとに個別に検出することが望ましい。
【００１０】
この負荷制御装置において、前記素子駆動部は、前記制御部から出力される周期的な駆動信号によりオンオフ制御されるスイッチ要素を具備し、トランスの一次側に流れる電流を前記スイッチ要素でスイッチングすることにより前記トランスの二次側に前記制御電圧を発生するフライバックコンバータと、前記制御電圧の大きさに応じて前記制御電流の上限値を制限する電流制限部とを有しており、前記フライバックコンバータは１つの前記トランスに設けられている２つの二次巻線を前記スイッチング素子ごとに接続しており、前記電流検出部は、前記トランスの一次側に流れる電流を検出することにより、２個の前記スイッチング素子における前記制御電流の和を検出することがより望ましい。
【００１１】
この負荷制御装置において、前記制御部は、前記制御電圧を上昇させてから所定時間に亘っては、前記制御電流が大きくなっても前記制御電圧を低下させない不感期間とすることがより望ましい。
【００１２】
この負荷制御装置において、前記制御部は、前記双方向スイッチがオンしてから所定時間に亘っては、前記制御電流に依らずに、前記制御電圧の調節可能な範囲内における最大値に前記制御電圧を維持する始動期間とすることがより望ましい。
【００１３】
この負荷制御装置において、前記スイッチング素子はワイドバンドギャップの半導体材料を用いて構成されていることがより望ましい。
【発明の効果】
【００１４】
本発明は、低電位側の制御電流が大きくなるほど制御電圧が低くなるように、電流検出部で検出された制御電流の大きさに応じて制御電圧の大きさを変化させるので、制御電圧が固定されている場合に比べて駆動回路の消費電力を小さく抑えられるという利点がある。
【図面の簡単な説明】
【００１５】
【図１】実施形態１の構成を示す概略図である。
【図２】同上の動作の説明図である。
【図３】同上の概略構成を示す回路図である。
【図４】同上に用いるフライバックコンバータの動作の説明図である。
【図５】同上の動作の回路図である。
【図６】実施形態２の概略構成を示す回路図である。
【図７】同上の動作の説明図である。
【発明を実施するための形態】
【００１６】
（実施形態１）
本実施形態の負荷制御装置１は、図１に示すように、双方向に流れる電流をオン・オフする双方向スイッチ１０と、双方向スイッチ１０の導通（オン）・遮断（オフ）を切り替える駆動回路２０とを備えている。図１の例では、負荷制御装置１は、交流電源３２から負荷（電気機器等）３１への供給電力のスイッチングに用いられており、双方向スイッチ１０が交流電源３２と負荷３１との間に挿入されている。
【００１７】
双方向スイッチ１０は、それぞれトランジスタからなる第１および第２のスイッチング素子１１，１２を一体に有する素子である。なお、以下では第１および第２のスイッチング素子１１，１２に共通する点については、両スイッチング素子１１，１２を特に区別せずに説明する。
【００１８】
第１および第２の各スイッチング素子１１，１２は制御端子としてのゲート端子と、第１端子・第２端子としてのドレイン端子とソース端子とを有する。詳しくは後述するが、スイッチング素子１１，１２は窒化物系半導体などのワイドバンドギャップの半導体材料を用いたＦＥＴ（Field-EffectTransistor）からなる。ワイドバンドギャップとは、たとえばシリコン（Ｓｉ）のバンドギャップ（１．１ｅＶ）の２倍以上のバンドギャップ（２．２ｅＶ以上）をいう。これにより、双方向スイッチ１０は、導通（オン）状態での電流経路に存在する電気抵抗であるオン抵抗が比較的低く且つ大電流にも対応可能であって高耐圧のパワーデバイスを実現することが可能になる。ここでいうワイドバンドギャップ半導体とは、たとえば周期律表第２周期の軽元素を構成要素とする半導体と定義されており、窒化物系半導体のほか、炭化珪素（ＳｉＣ）なども含んでいる。
【００１９】
双方向スイッチ１０は、第１のスイッチング素子１１のドレイン端子・ソース端子間の電流経路と、第２のスイッチング素子１２のドレイン端子・ソース端子間の電流経路とが直列に接続されて構成されている。ここでは、両スイッチング素子１１，１２は、互いのドレイン端子同士が接続され、第１のスイッチング素子１１のソース端子が交流電源３２に接続され、第２のスイッチング素子１２のソース端子が負荷３１に接続されている。
【００２０】
駆動回路２０は、第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子にそれぞれ接続されており、各スイッチング素子１１，１２のゲート端子・ソース端子間に制御電圧としてのゲート電圧Ｖｇ１，Ｖｇ２を印加する。ここで、駆動回路２０は、両方のスイッチング素子１１，１２に対して同値のゲート電圧を印加するので、以下、各スイッチング素子１１，１２にそれぞれ印加されるゲート電圧Ｖｇ１とゲート電圧Ｖｇ２とを特に区別しないときには単に「ゲート電圧Ｖｇ」という。
【００２１】
駆動回路２０は、ゲート電圧Ｖｇを制御することにより、各スイッチング素子１１，１２のドレイン端子・ソース端子間の電流経路の導通・遮断を切り替え、双方向スイッチ１０をオンオフ制御する。スイッチング素子１１，１２は、ゲート電圧Ｖｇが所定の閾値を下回る場合にドレイン端子・ソース端子間の電流経路が遮断され、ゲート電圧Ｖｇが閾値を超える場合にドレイン端子・ソース端子間の電流経路が導通するノーマリオフ型のスイッチ素子を構成する。
【００２２】
ここで、駆動回路２０は、双方向スイッチ１０にゲート電圧Ｖｇを印加する素子駆動部としてのゲート駆動部２１と、ゲート駆動部２１の動作を制御する制御部２２とを有している。ゲート駆動部２１は、出力電圧（ゲート電圧Ｖｇ）の大きさが可変である直流電圧源からなる。制御部２２は、外部からのオンオフ信号を受け、オンオフ信号が「Ｈ」の期間に双方向スイッチ１０にゲート電圧Ｖｇが印加され双方向スイッチ１０がオンするように、ゲート駆動部２１に対して駆動信号を出力する。駆動信号を受けたゲート駆動部２１は、駆動信号によって決まる大きさのゲート電圧Ｖｇを第１および第２の両スイッチング素子１１，１２に印加する。
【００２３】
次に、本実施形態における双方向スイッチ１０の基本的な構造および動作について簡単に説明する。
【００２４】
双方向スイッチ１０を構成する各スイッチング素子１１，１２は、ガリウムナイトライド（ＧａＮ）などの窒化系物系半導体材料を用いたＦＥＴであって、本実施形態ではＡｌＧａＮ／ＧａＮヘテロ接合を用いたＦＥＴを採用している。
【００２５】
このスイッチング素子１１，１２を用いた双方向スイッチ１０は、ＪＦＥＴ（junction FET）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor FET）の特性と同じく、図２（ａ）に示すようにゲート電圧Ｖｇの大きさに応じて素子電流Ｉｄの最大値が決定される。ここでいう素子電流Ｉｄは、双方向スイッチ１０の両端間を流れる電流であって、各スイッチング素子１１，１２のドレイン電流に相当する。
【００２６】
図２（ａ）では、ゲート電圧ＶｇがＧ１，Ｇ２，Ｇ３（Ｇ１＜Ｇ２＜Ｇ３）のそれぞれの場合における、双方向スイッチ１０の両端に掛かる電圧（以下、「極間電圧」という）Ｖｓ（横軸）と素子電流Ｉｄ（縦軸）との関係を表している。ここで、ゲート電圧Ｖｇ＝Ｇ１のときの素子電流Ｉｄの最大値は「Ｉ１」、ゲート電圧Ｖｇ＝Ｇ２のときの素子電流Ｉｄの最大値は「Ｉ２」、ゲート電圧Ｖｇ＝Ｇ３のときの素子電流Ｉｄの最大値は「Ｉ３」である（Ｉ１＜Ｉ２＜Ｉ３）。つまり、双方向スイッチ１０は、ゲート電圧Ｖｇが高くなるほど両端間に流せる電流の最大値が大きくなる。
【００２７】
なお、ゲート電圧Ｖｇが十分大きければ図２（ａ）に示すように極間電圧Ｖｓと素子電流Ｉｄとは略比例関係にある。図２（ａ）の例では、極間電圧Ｖｓ＝Ｖ１のときに素子電流Ｉｄ＝Ｉ１、極間電圧Ｖｓ＝Ｖ２のときに素子電流Ｉｄ＝Ｉ２、極間電圧Ｖｓ＝Ｖ３のときに素子電流Ｉｄ＝Ｉ３となる（Ｖ１＜Ｖ２＜Ｖ３）。
【００２８】
また、各スイッチング素子１１，１２は、ジャンクションゲート構造を持ち、図２（ｂ）に示すようにゲート電圧Ｖｇ（横軸）が大きくなるに連れてゲート端子から流れ込む制御電流としてのゲート電流Ｉｇ（縦軸）が増加する特性を有している。そのため、スイッチング素子１１，１２はゲート電圧Ｖｇが大きくなればゲート電力（Ｖｇ×Ｉｇ）も大きくなる。このゲート電力は、スイッチング素子１１，１２をオンするために駆動回路２０のゲート駆動部２１から供給されるので、ゲート電圧Ｖｇが大きくなると駆動回路２０の消費電力が増加することになる。
【００２９】
さらにまた、この双方向スイッチ１０は、図２（ｃ）に示すように極間電圧Ｖｓ（横軸）の大きさに応じて各スイッチング素子１１，１２のゲート電流Ｉｇ（縦軸）の大きさが変化する。ここで、極間電圧Ｖｓに対するゲート電流Ｉｇの大きさは、極間電圧Ｖｓについて高電位側になるスイッチング素子と低電位側になるスイッチング素子とで異なる。本実施形態では負荷制御装置１は交流電源３２に接続されているので、双方向スイッチ１０に印加される極間電圧Ｖｓの極性は周期的に入れ替わるので、高電位側と低電位側とは交互に入れ替わることになる。
【００３０】
すなわち、低電位側のスイッチング素子においては、図２（ｃ）に実線で示すように極間電圧Ｖｓが増加するに従ってゲート電流Ｉｇは減少する。一方、高電位側のスイッチング素子においては、図２（ｃ）に二点鎖線で示すように極間電圧Ｖｓが増加するに従ってゲート電流Ｉｇは増加する。また、低電位側のスイッチング素子と高電位側のスイッチング素子とは、ゲート電圧Ｖｇが同値であれば極間電圧Ｖｓがゼロのときのゲート電流Ｉｇが同値になる。なお、いずれのスイッチング素子１１，１２においても、極間電圧Ｖｓがある大きさを超えるとゲート電流Ｉｇは一定となる。
【００３１】
低電位側のスイッチング素子において、極間電圧Ｖｓの増加に従ってゲート電流Ｉｇが減少するのは以下の理由による。つまり、各スイッチング素子１１，１２のゲート端子とその直下との間にはダイオードが形成されており、このダイオードに印加される順方向電圧が低下するとゲート電流Ｉｇが減少することになる。ここで、極間電圧Ｖｓが増加すると、素子電流Ｉｄが増加するためドレイン端子・ソース端子間の抵抗（チャネル抵抗）によってゲート端子直下の電位が上昇し、上記ダイオードの順方向電圧が低下してゲート電流Ｉｇは減少する。
【００３２】
一方、高電位側のスイッチング素子において、極間電圧Ｖｓの増加に従ってゲート電流Ｉｇが増加するのは以下の理由による。ここでは、第１のスイッチング素子１１が高電位側となる場合を例とし、スイッチング素子１１の第１端子・第２端子のうち素子電流Ｉｄに対して上流側になる端子をドレイン端子、下流側になる端子をソース端子として説明する。
【００３３】
素子電流Ｉｄが十分に小さいときには極間電圧Ｖｓが略ゼロであるため、スイッチング素子１１のドレイン端子とソース端子とは略同電位になる。したがって、駆動回路２０がスイッチング素子１１のドレイン端子・ゲート端子間に印加するゲート電圧Ｖｇと同等の電圧が、スイッチング素子１１のソース端子・ゲート端子間にも印加されることになる。これに対して、極間電圧Ｖｓが増加して素子電流Ｉｄが増加すると、スイッチング素子１１のドレイン端子の電位はソース端子の電位よりも高くなるため、スイッチング素子１１のソース端子・ゲート端子間にはゲート電圧Ｖｇより大きな電圧が印加されることになる。スイッチング素子１１のソース端子・ゲート端子間電圧が増加するとゲート電流Ｉｇは増加する関係にあるため、結果的に、高電位側のスイッチング素子においては、極間電圧Ｖｓが増加するとゲート電流Ｉｇが増加する。
【００３４】
ところで、本実施形態の負荷制御装置１は、双方向スイッチ１０の各スイッチング素子１１，１２に流れ込むゲート電流Ｉｇ１，Ｉｇ２を検出する電流検出部４０を駆動回路２０に備え、電流検出部４０の検出値が制御部２２へ入力されるように構成されている。以下、第１のスイッチング素子１１のゲート電流Ｉｇ１と第２のスイッチング素子１２のゲート電流Ｉｇ２とを特に区別しないときには単に「ゲート電流Ｉｇ」という。
【００３５】
ゲート電流Ｉｇは、上述したように極間電圧Ｖｓの増加に伴い、低電位側のスイッチング素子では減少し、高電位側のスイッチング素子では増加する。ここで、極間電圧Ｖｓは双方向スイッチ１０の両端間を通して負荷３１に流れる負荷電流（＝素子電流）ＩＬの大きさに応じて変動するので、結果的に、電流検出部４０の検出値（ゲート電流Ｉｇ）には負荷３１に流れる負荷電流ＩＬの大きさが反映されることになる。
【００３６】
また、上述のようにゲート電流Ｉｇの大きさは高電位側のスイッチング素子と低電位側のスイッチング素子とで異なるので、本実施形態では、電流検出部４０は第１および第２の各スイッチング素子１１，１２ごとに個別に設けられている。制御部２２には、各電流検出部４０の検出値が個別に入力される。
【００３７】
制御部２２は、外部から入力されるオンオフ信号と、電流検出部４０から入力される検出値（ゲート電流Ｉｇ）との両方に基づいて、ゲート駆動部２１に与える駆動信号を決定する。つまり、制御部２２は、オンオフ信号が「Ｈ」の期間において、ゲート電流Ｉｇの大きさに応じたゲート電圧Ｖｇが双方向スイッチ１０に印加されるように、ゲート駆動部２１に与える駆動信号を調節する。ここでは、制御部２２は、２個のスイッチング素子１１，１２のうち低電位側のスイッチング素子のゲート電流Ｉｇが小さくなるほどゲート電圧Ｖｇが大きくなるように、駆動信号を変化させる。したがって、双方向スイッチ１０は、電流検出部４０の検出値に応じたゲート電圧Ｖｇで駆動されることになる。
【００３８】
ここにおいて、ゲート電流Ｉｇは高電位側のスイッチング素子と低電位側のスイッチング素子とで異なるが、上述のように高電位側と低電位側とは交互に入れ替わるので、どちらのスイッチング素子１１，１２が低電位側であるか特定することはできない。ただし、本実施形態のようにゲート電圧Ｖｇが同値であれば、図２（ｃ）に示すように高電位側と低電位側とでは低電位側のスイッチング素子の方がゲート電流Ｉｇは極間電圧Ｖｓの大きさに関わらず小さくなる。そこで、本実施形態では、制御部２２は、２つの電流検出部４０にて検出される各スイッチング素子１１，１２のゲート電流Ｉｇのうち、小さい方のゲート電流Ｉｇを低電位側のスイッチング素子のゲート電流Ｉｇとして用いる。
【００３９】
以下の説明では、駆動回路２０がゲート電圧Ｖｇの大きさをＧ１，Ｇ２，Ｇ３の３段階で変化させる場合を例示し、駆動回路２０がゲート電圧Ｖｇを切り替えるときの基準となる極間電圧Ｖｓの閾値をＶ１，Ｖ２，Ｖ３（Ｖ１＜Ｖ２＜Ｖ３）とする（図２（ａ）参照）。要するに、制御部２２は、極間電圧ＶｓがＶｓ≦Ｖ１のときにゲート電圧Ｖｇ＝Ｇ１となり、極間電圧ＶｓがＶ１＜Ｖｓ≦Ｖ２のときにゲート電圧Ｖｇ＝Ｇ２となり、極間電圧ＶｓがＶ２＜Ｖｓ≦Ｖ３のときにゲート電圧Ｖｇ＝Ｇ３となるように、駆動信号を決定する。
【００４０】
ここで、極間電圧Ｖｓ＝Ｖ１となるのは、図２（ｃ）に示すようにゲート電圧Ｖｇ＝Ｇ１で低電位側のゲート電流Ｉｇが「Ｉｔ１」のときである。同様に、極間電圧Ｖｓ＝Ｖ２となるのは、ゲート電圧Ｖｇ＝Ｇ２で低電位側のゲート電流Ｉｇが「Ｉｔ２」のときであり、極間電圧Ｖｓ＝Ｖ３となるのは、ゲート電圧Ｖｇ＝Ｇ３で低電位側のゲート電流Ｉｇが「Ｉｔ３」のときである。そこで、制御部２２は、ゲート電圧Ｖｇ＝Ｇ１のときに低電位側のゲート電流ＩｇがＩｇ＞Ｉｔ１であればゲート電圧Ｖｇ＝Ｇ１になり、このゲート電流ＩｇがＩｇ≦Ｉｔ１になればゲート電圧Ｖｇ＝Ｇ２になるように、駆動信号を決定する。同様に、制御部２２は、ゲート電圧Ｖｇ＝Ｇ２のときに低電位側のゲート電流ＩｇがＩｇ≦Ｉｔ２になれば、ゲート電圧Ｖｇ＝Ｇ３になるように駆動信号を決定する。
【００４１】
次に、本実施形態の負荷制御装置１の動作について説明する。
【００４２】
オンオフ信号が「Ｈ」になると、制御部２２からの駆動信号によりゲート駆動部２１が駆動され、ゲート駆動部２１からのゲート電圧Ｖｇにより双方向スイッチ１０がオンして負荷３１に負荷電流ＩＬが流れ始める。ここで、駆動回路２０は、オンオフ信号が「Ｈ」に変化した直後にはゲート電圧ＶｇをＧ１，Ｇ２，Ｇ３のうち最も低いＧ１に設定する。したがって、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｔ１より大きければ、ゲート電圧Ｖｇを初期値（Ｇ１）から変化させないように駆動信号を固定する。
【００４３】
負荷電流ＩＬが増加してＩ１に達し、極間電圧ＶｓがＶ１を超えると、低電位側のゲート電流ＩｇはＩｔ１以下になるため、制御部２２は、ゲート電圧ＶｇをＧ１からＧ２（＞Ｇ１）に変化させるように、ゲート駆動部２１に与える駆動信号を変化させる。その後、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｔ２よりも大きい間は、ゲート電圧ＶｇをＧ２から変化させないように駆動信号を固定する。
【００４４】
負荷電流ＩＬがさらに増加してＩ２に達し、極間電圧ＶｓがＶ２を超えると、低電位側のゲート電流ＩｇはＩｔ２以下になるため、制御部２２は、ゲート電圧ＶｇをＧ２からＧ３（＞Ｇ２）に変化させるように、ゲート駆動部２１に与える駆動信号を変化させる。その後、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｔ３よりも大きい間は、ゲート電圧ＶｇをＧ３から変化させないように駆動信号を固定する。
【００４５】
すなわち、駆動回路２０は、電流検出部４０で検出される低電位側のゲート電流Ｉｇが所定の閾値（Ｉｔ１，Ｉｔ２）以下になる度に、双方向スイッチ１０に印加されるゲート電圧Ｖｇを高くするように動作する。
【００４６】
その後、オンオフ信号が「Ｌ」になると、制御部２２からの出力が停止してゲート駆動部２１の動作が停止し、ゲート電圧Ｖｇがゼロになることにより双方向スイッチ１０がオフして負荷電流ＩＬが停止する。再びオンオフ信号が「Ｈ」になると、制御部２２からの駆動信号によりゲート駆動部２１が再駆動され、ゲート駆動部２１からのゲート電圧Ｖｇ（＝Ｇ１）により双方向スイッチ１０がオンして負荷３１に負荷電流ＩＬが流れ始める。
【００４７】
また、オンオフ信号が「Ｈ」の期間中において、負荷電流ＩＬは増加するだけではなく減少することもあるため、一旦閾値を超えた極間電圧Ｖｓが、負荷電流ＩＬの減少に伴い低下して閾値を下回る場合がある。この場合における負荷制御装置１の動作について以下に説明する。
【００４８】
極間電圧Ｖｓ＝Ｖ１となるのは、ゲート電圧Ｖｇ＝Ｇ１で低電位側のゲート電流Ｉｇ＝Ｉｔ１のときの他、ゲート電圧Ｖｇ＝Ｇ３で低電位側のゲート電流Ｉｇが「Ｉｔ３１」のとき、ゲート電圧Ｖｇ＝Ｇ２で低電位側のゲート電流Ｉｇが「Ｉｔ２１」のときがある。また、極間電圧Ｖｓ＝Ｖ２となるのは、ゲート電圧Ｖｇ＝Ｇ２で低電位側のゲート電流Ｉｇ＝Ｉｔ２のときの他、ゲート電圧Ｖｇ＝Ｇ３で低電位側のゲート電流Ｉｇが「Ｉｔ３２」（＜Ｉｔ３１）のときがある。
【００４９】
そこで、制御部２２は、ゲート電圧Ｖｇ＝Ｇ３のときに低電位側のゲート電流ＩｇがＩｔ３２＜Ｉｇ≦Ｉｔ３１になればゲート電圧Ｖｇ＝Ｇ２になり、このゲート電流ＩｇがＩｇ＞Ｉｔ３１になればゲート電圧Ｖｇ＝Ｇ１になるように、駆動信号を決定する。同様に、制御部２２は、ゲート電圧Ｖｇ＝Ｇ２のときに低電位側のゲート電流ＩｇがＩｇ＞Ｉｔ２１になれば、ゲート電圧Ｖｇ＝Ｇ１になるように駆動信号を決定する。
【００５０】
したがって、ゲート電圧Ｖｇ＝Ｇ３の場合において、負荷電流ＩＬが減少してＩ２に達し、極間電圧ＶｓがＶ２以下になると、低電位側のゲート電流ＩｇはＩｔ３２を超えるため、制御部２２は、ゲート電圧ＶｇをＧ２に変化させるように、駆動信号を変化させる。その後、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｔ２＜Ｉｇ≦Ｉｔ２１の範囲内にある間は、ゲート電圧ＶｇをＧ２から変化させないように駆動信号を固定する。
【００５１】
負荷電流ＩＬがさらに減少してＩ１に達し、極間電圧ＶｓがＶ１以下になると、低電位側のゲート電流ＩｇはＩｔ２１を超えるため、制御部２２は、ゲート電圧ＶｇをＧ２からＧ１に変化させるように、ゲート駆動部２１に与える駆動信号を変化させる。その後、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｇ＞Ｉｔ１の範囲内にある間は、ゲート電圧ＶｇをＧ１から変化させないように駆動信号を固定する。
【００５２】
すなわち、駆動回路２０は、電流検出部４０で検出される低電位側のゲート電流Ｉｇが所定の閾値（Ｉｔ３１，Ｉｔ３２，Ｉｔ２１）を超える度に、双方向スイッチ１０に印加されるゲート電圧Ｖｇを低くするように動作する。
【００５３】
ただし、ゲート電圧Ｖｇを下げるための極間電圧Ｖｓの閾値と、ゲート電圧Ｖｇを上げるための極間電圧Ｖｓの閾値との間に差が付けられていてもよい。たとえば、ゲート電圧ＶｇをＧ１からＧ２に上げるための極間電圧Ｖｓの閾値がＶ１であれば、ゲート電圧ＶｇをＧ２からＧ１へ下げるための極間電圧Ｖｓの閾値はＶ１よりも小さいＶ１１であってもよい。これにより、極間電圧Ｖｓが上昇して制御部２２がゲート電圧ＶｇをＧ１からＧ２に切り替えた後、負荷電流ＩＬのリンギングなどにより極間電圧Ｖｓが一時的に低下しても、制御部２２はゲート電圧ＶｇをＧ２に保つことが可能である。つまり、ゲート電圧Ｖｇの頻繁な切り替えに伴い生じる損失を低減することができる。
【００５４】
次に、本実施形態の負荷制御装置１の具体的な構成について図３を参照して説明する。なお、図１ではスイッチング素子１１，１２の等価回路で双方向スイッチ１０が表されていたのに対し、図３では双方向スイッチ１０は１つの素子として表されているが、いずれの双方向スイッチ１０も機能は同一である。
【００５５】
負荷制御装置１は、ゲート駆動部２１が、トランス２３，２４と、トランス２３，２４の一次巻線２３１，２４１に直列に接続されたスイッチ要素としてのトランジスタ（ここではＭＯＳＦＥＴ）２５，２６とを有するフライバックコンバータから構成されている。ここで、ゲート駆動部２１は、第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子間にゲート電圧Ｖｇ１，Ｖｇ２をそれぞれ印加するため、フライバックコンバータは各スイッチング素子１１に対応してそれぞれ設けられている。
【００５６】
一次巻線２３１，２４１とトランジスタ２５，２６との直列回路には、直流電源（図示せず）から一定の直流電圧Ｖｄｄが印加されており、トランジスタ２５，２６のゲート端子には制御部２２から周期的な矩形波からなる駆動信号が入力されている。これにより、駆動信号が「Ｈ」、「Ｌ」を交互に繰り返すことによって一次巻線２３１，２４１に間欠的に電流が流れ、各トランス２３，２４の二次巻線２３２，２４２に電圧が発生することになる。
【００５７】
第１のスイッチング素子１１駆動用のトランス２３の二次巻線２３２は、両端間にダイオードＤ１を介してコンデンサＣ１が接続されており、電圧発生時にダイオードＤ１を介してコンデンサＣ１を充電する。同様に、第２のスイッチング素子１２駆動用のトランス２４の二次巻線２４２は、両端間にダイオードＤ２を介してコンデンサＣ２が接続されており、電圧発生時にダイオードＤ２を介してコンデンサＣ２を充電する。各コンデンサＣ１，Ｃ２は、それぞれ第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子間に接続されている。
【００５８】
これにより、ゲート駆動部２１は、コンデンサＣ１の両端に生じる電圧をゲート電圧Ｖｇ１として第１のスイッチング素子１１に印加し、コンデンサＣ２の両端に生じる電圧をゲート電圧Ｖｇ２として第２のスイッチング素子１２に印加する。第１のスイッチング素子１１に印加されるゲート電圧Ｖｇ１と第２のスイッチング素子１２に印加されるゲート電圧Ｖｇ２とは、たとえば両トランス２３，２４の巻数比を調節するなどして異なる値とすることもできるが、本実施形態では同値である。
【００５９】
一方、制御部２２は、電流検出部４０で検出される低電位側のゲート電流Ｉｇの大きさに応じてオンデューティが決まる矩形波を、駆動信号としてゲート駆動部２１に出力する。これにより、ゲート駆動部２１は、低電位側のゲート電流Ｉｇの大きさに応じたオンデューティにてＰＷＭ（Pulse WidthModulation）制御されることになる。
【００６０】
図４は、ゲート駆動部２１を構成しているフライバックコンバータのＰＷＭ制御時の動作の説明図である。ここでは、第２のスイッチング素子１２駆動用のフライバックコンバータについて説明するが、第１のスイッチング素子１１駆動用のフライバックコンバータについても同様である。
【００６１】
トランジスタ２６が駆動信号によりオンオフ制御されると、図４（ａ）に示すようにトランス２４の一次巻線２４１に一次側電流Ｉｐが流れ、トランス２４の二次巻線２４２には二次側電圧Ｖｏが発生する。これにより、ダイオードＤ２を通して二次側電流Ｉｓが流れてコンデンサＣ２が充電され、フライバックコンバータの出力端間には下記数１の式で表されるゲート電圧Ｖｇ２が生じる。数１では、Ｄは駆動信号のオンデューティ、Ｎｓはトランス２４の二次巻線２４２の巻数、Ｎｐは一次巻線２４１の巻数、Ｖｄｄは一次巻線２４１とトランジスタ２６との直列回路に印加される直流電圧を表している。
【００６２】
【数１】
【００６３】
このフライバックコンバータは、重負荷状態（負荷抵抗が小さいとき）では、トランス２４に電流が連続的に流れる電流連続モード（臨界モードを含む）で動作する。電流連続モードにおいては、トランス２４の一次巻線２４１を流れる一次側電流Ｉｐは、一次巻線２４１のインダクタンスをＬｐとしてＶｄｄ／Ｌｐで表される傾きで、トランジスタ２６がオンの期間（図４の「Ｔｏｎ」の期間）に時間経過に伴って増加する。また、トランス２４の二次巻線２４２を流れる二次側電流Ｉｓは、二次巻線２４２のインダクタンスをＬｓとして−Ｖｏ／Ｌｓで表される傾きでトランジスタ２６がオフの期間（図４の「Ｔｏｆｆ」の期間）に時間経過に伴って減少する。
【００６４】
ここで、フライバックコンバータは、図４（ｂ），（ｃ）に示すように電流連続モード（臨界モードを含む）においては出力電流（つまりゲート電流Ｉｇ）Ｉｏが増加すると、その増加分に応じて一次側電流Ｉｐと二次側電流Ｉｓとの両方が増加する。つまり、図４（ｂ）の臨界モードにある状態で出力電流Ｉｏが増加すると、一次側電流Ｉｐおよび二次側電流Ｉｓが出力電流Ｉｏの増加分に応じて増加し（図４（ｃ）の斜線部分）、図４（ｃ）の電流連続モードへ移行する。なお、図４（ｂ）は臨界モードにおける一次側電流Ｉｐ（上段）と二次側電流Ｉｓ（下段）を表し、図４（ｃ）は電流連続モードにおける一次側電流Ｉｐ（上段）と二次側電流Ｉｓ（下段）を表している。
【００６５】
そこで、本実施形態では、電流検出部４０は、各一次巻線２３１，２４１とそれぞれ直列になるようにトランス２３，２４ごとに個別に設けられており、各トランス２３，２４の一次側電流Ｉｐを個別に検出する（図３参照）。このように、トランス２３，２４ごとに一次側電流２３１，２４１を電流検出部４０で個別に検出することにより、電流検出部４０は、各フライバックコンバータの出力電流Ｉｏ、つまり各スイッチング素子１１，１２のゲート電流Ｉｇを個別に検出することができる。
【００６６】
そのため、トランス２３，２４以外には、絶縁用のフォトカプラや高耐圧部品を用いることなく、電流検出部４０は、制御部２２と絶縁された双方向スイッチ１０のゲート電流Ｉｇを制御部２２側で検出でき、負荷制御装置１の小型化が可能になる。要するに、電流検出部４０がトランス２３，２４の二次側で各スイッチング素子１１，１２のゲート電流Ｉｇを検出する構成に比べると、二次側で検出したゲート電流を一次側（制御部２２側）に出力する必要がないため高耐圧部品の部品点数を少なくできる。
【００６７】
以上説明した構成によれば、負荷制御装置１は、負荷３１に流れる負荷電流ＩＬが小さければゲート電圧Ｖｇを低くでき、双方向スイッチ１０を駆動するために消費される電力（ゲート電力）を小さく抑えることができるという利点がある。すなわち、駆動回路２０は、ゲート電圧Ｖｇを一定値に固定するのではなく、双方向スイッチ１０のゲート電流Ｉｇの大きさに応じてゲート電圧Ｖｇを変化させるので、負荷電流ＩＬの大きさに合わせた適切なゲート電圧Ｖｇで双方向スイッチ１０を駆動できる。
【００６８】
したがって、負荷制御装置１は、比較的大きな負荷電流ＩＬに対応させられる場合でも、負荷電流ＩＬが小さいときには双方向スイッチ１０に印加されるゲート電圧Ｖｇを低く抑えることができる。これにより、負荷制御装置１は、ゲート端子から流れ込むゲート電流Ｉｇも小さく抑えることができ、双方向スイッチ１０を駆動するために駆動回路２０から供給される電力、つまり駆動回路２０の消費電力も比較的小さく抑えることが可能になる。
【００６９】
また、本実施形態では、駆動回路２０は、負荷電流ＩＬの増加に伴いゲート電圧Ｖｓを高くするだけでなく、負荷電流ＩＬの減少に伴いゲート電圧Ｖｓを低下させるので、負荷電流ＩＬが減少した場合でも消費電力を低減することができる。そのため、負荷制御装置１は、双方向スイッチ１０がオンした直後に突入電流が生じる負荷３１に用いられる場合でも、突入電流で一時的に増加した負荷電流ＩＬが減少した後には、ゲート電圧Ｖｓを低くして駆動回路２０の消費電力を低減することができる。
【００７０】
ここにおいて、負荷制御装置１は、上述したような突入電流に対応するため、オンオフ信号が「Ｈ」に切り替わってから所定の始動期間に亘っては、極間電圧Ｖｓに依らずにゲート電圧Ｖｇを最大値（ここではＶｇ＝Ｇ３）に維持するように構成されていてもよい。すなわち、始動期間には突入電流によって大きな負荷電流ＩＬが流れることがあるため、制御部２２は、双方向スイッチ１０がオンした直後の所定時間（始動期間）には、ゲート電圧Ｖｇを最大値に固定して大きな負荷電流ＩＬを流せる状態とする。この始動期間においては、制御部２２は、電流検出部４０から入力される検出値（ゲート電流Ｉｇ）が変化しても、ゲート電圧Ｖｇの切り替えは行わない。始動期間が経過すると、負荷制御装置１は、上述したようにゲート電流Ｉｇに応じてゲート電圧Ｖｇを切り替える動作に移行する。
【００７１】
この構成によれば、双方向スイッチ１０がオンした直後に、ゲート電圧Ｖｇが最大値に固定されるので、ゲート電圧ＶｇがＧ１からＧ２、Ｇ２からＧ３へと段階的に切り替えられる場合に比べ、ゲート電圧Ｖｇの切り替えに伴う損失を小さく抑えることができる。しかも、始動期間の経過後には、ゲート電圧Ｖｇを低下させることができるので、駆動回路２０の消費電力を低減することができる。
【００７２】
また、負荷制御装置１は、素子電流（＝負荷電流）Ｉｄが増加するのに伴ってゲート電圧Ｖｇを高くするが、ゲート電圧Ｖｇの切り替え時には双方向スイッチ１０が飽和領域に入るため、図５に示すように極間電圧Ｖｓが一時的に高くなる。極間電圧Ｖｓが高くなると双方向スイッチ１０の発熱量が増大するので、結果的に、ゲート電圧Ｖｇが頻繁に切り替えわると双方向スイッチ１０での損失が大きくなる。
【００７３】
そこで、本実施形態の他の例として、負荷制御装置１は、ゲート電圧Ｖｇを上昇させた後の一定時間はゲート電圧Ｖｇを低下させる動作を行わないように構成されていてもよい。すなわち、制御部２２は、ゲート電圧Ｖｇを上昇させた時点から一定時間の不感期間を設定し、この不感期間には電流検出部４０から入力される検出値（ゲート電流Ｉｇ）が増加しても、ゲート電圧Ｖｇを低下させる動作は行わない。ただし、不感期間においても、制御部２２は、ゲート電流Ｉｇの減少に伴ってゲート電圧Ｖｇを上昇させる動作については行う。不感期間が経過すると、駆動回路２０は、その時点でのゲート電流Ｉｇに応じてゲート電圧Ｖｇを切り替える動作に移行する。この機能は、たとえばピークホールド回路を用いて、不感期間の間はゲート電圧Ｖｇがピーク値に保持されるように駆動回路２０を構成することにより実現される。
【００７４】
この構成では、負荷電流ＩＬのリンギングなどにより極間電圧Ｖｓが頻繁に変動する場合に、一旦上がったゲート電圧Ｖｇは不感期間が経過するまでは低下させられることがなく、ゲート電圧Ｖｇの頻繁な切り替えに伴い生じる損失を低減することができる。
【００７５】
なお、スイッチング素子１１，１２はゲート端子とドレイン端子とソース端子とを有するトランジスタであればよく、ワイドバンドギャップの半導体材料を用いたＦＥＴに限らない。
【００７６】
また、上記実施形態では、駆動回路２０が低電位側のゲート電流Ｉｇの閾値を用いてゲート電圧ＶｇをＧ１，Ｇ２，Ｇ３の３段階で変化させる場合を例示したが、この例に限らず、ゲート電圧Ｖｇはゲート電流Ｉｇの大きさに応じて連続的に変化してもよい。すなわち制御部２２は、低電位側のゲート電流Ｉｇが小さくなるほどゲート電圧Ｖｇが高くなり、低電位側のゲート電流Ｉｇが大きくなるほどゲート電圧Ｖｇが低くなるように、低電位側のゲート電流Ｉｇの大きさに応じてゲート電圧Ｖｇを変化させる構成であればよい。
【００７７】
（実施形態２）
本実施形態の負荷制御装置１は、図６に示すようにゲート駆動部２１を構成するトランス２３が１つである点が実施形態１の負荷制御装置１と相違する。
【００７８】
本実施形態では、ゲート駆動部２１は、第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子間にゲート電圧Ｖｇ１，Ｖｇ２をそれぞれ印加するため、第１の二次巻線２３２と第２の二次巻線２３３とを有するトランス２３が用いられている。一次巻線２３１とトランジスタ２５との直列回路には、直流電源（図示せず）から一定の直流電圧Ｖｄｄが印加されており、トランジスタ２５のゲート端子には制御部２２から周期的な矩形波からなる駆動信号が入力されている。これにより、駆動信号が「Ｈ」、「Ｌ」を交互に繰り返すことによって一次巻線２３１に間欠的に電流が流れ、第１および第２の各二次巻線２３２，２３３に電圧が発生することになる。
【００７９】
第１の二次巻線２３２は、両端間にダイオードＤ１を介してコンデンサＣ１が接続されており、電圧発生時にダイオードＤ１を介してコンデンサＣ１を充電する。同様に、第２の二次巻線２３３は、両端間にダイオードＤ２を介してコンデンサＣ２が接続されており、電圧発生時にダイオードＤ２を介してコンデンサＣ２を充電する。各コンデンサＣ１，Ｃ２は、それぞれ第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子間に接続されている。
【００８０】
これにより、ゲート駆動部２１は、コンデンサＣ１の両端に生じる電圧をゲート電圧Ｖｇ１として第１のスイッチング素子１１に印加し、コンデンサＣ２の両端に生じる電圧をゲート電圧Ｖｇ２として第２のスイッチング素子１２に印加する。第１のスイッチング素子１１に印加されるゲート電圧Ｖｇ１と第２のスイッチング素子１２に印加されるゲート電圧Ｖｇ２とは、たとえば両二次巻線２３２，２３３の巻数比を調節するなどして異なる値とすることもできるが、本実施形態では同値である。
【００８１】
電流検出部４０は、トランス２３の一次巻線２３１と直列に接続されており、一次巻線２３１を流れる一次側電流Ｉｐを検出する。ここで、トランス２３の第１および第２の二次巻線２３２，２３３には、それぞれ各スイッチング素子１１，１２のゲート電流Ｉｇ１，Ｉｇ２に相当する大きさの二次側電流Ｉｓが流れる。そのため、電流検出部４０では、第１および第２の両スイッチング素子１１，１２のゲート電流Ｉｇ１，Ｉｇ２の和を検出することができる。
【００８２】
ところで、本実施形態のゲート駆動部２１は、フライバックコンバータの出力電圧の大きさに応じてゲート電流Ｉｇの上限値を制限する電流制限部２７をさらに有している。電流制限部２７は、二次巻線２３２，２３３ごとに設けられており、それぞれコンデンサＣ１，Ｃ２の両端に生じるゲート電圧Ｖｇ１，Ｖｇ２の大きさに応じてゲート電流Ｉｇ１，Ｉｇ２の上限値を制限する。具体的には、電流制限部２７は、図７（ａ）に示すように、低電位側のゲート電流Ｉｇの最大値が上限となるようにゲート電圧Ｖｇの大きさに応じてゲート電流Ｉｇを制限する。つまり、電流制限部２７により、高電位側のゲート電流Ｉｇが、ゲート電圧Ｖｇごとに定められた上限値Ｉｍ１，Ｉｍ２，Ｉｍ３に制限されることになる。なお、図７（ａ）では、低電位側（実線）と高電位側（二点鎖線）とのそれぞれについて、極間電圧Ｖｓ（横軸）とゲート電流Ｉｇ（縦軸）との関係を示している。
【００８３】
そのため、電流検出部４０で検出されるゲート電流Ｉｇ１，Ｉｇ２の和（Ｉｇ１＋Ｉｇ２）は、図７（ｂ）に示すように図７（ａ）の低電位側のゲート電流Ｉｇが各上限値Ｉｍ１，Ｉｍ２，Ｉｍ３の分だけ底上げされた値となる。したがって、制御部２２では、上限値Ｉｍ１，Ｉｍ２，Ｉｍ３が既知であれば、電流検出部４０で検出されるゲート電流Ｉｇ１，Ｉｇ２の和から各上限値Ｉｍ１，Ｉｍ２，Ｉｍ３を差し引くことにより、低電位側のゲート電流Ｉｇを求めることができる。
【００８４】
以上説明した本実施形態の負荷制御装置１によれば、実施形態１のようにトランスを２つ用いることなく、１つのトランス２３の一次側電流Ｉｐから低電位側のゲート電流Ｉｇを検出することができる。そのため、トランスを２つ用いる場合に比べて、負荷制御装置１の小型化を図ることができるという利点がある。
【００８５】
その他の構成および機能は実施形態１と同様である。
【符号の説明】
【００８６】
１ 負荷制御装置
１０ 双方向スイッチ
１１ （第１の）スイッチング素子
１２ （第２の）スイッチング素子
２０ 駆動回路
２１ ゲート駆動部（素子駆動部）
２２ 制御部
２３，２４ トランス
２５，２６ トランジスタ（スイッチ要素）
２７ 電流制限部
４０ 電流検出部
Ｖｇ１，Ｖｇ２ ゲート電圧（制御電圧）
Ｉｇ１，Ｉｇ２ ゲート電流（制御電流）
【技術分野】
【０００１】
本発明は、スイッチング素子をオン・オフさせることにより、負荷への電力の供給・停止を切り替える負荷制御装置に関する。
【背景技術】
【０００２】
従来から、この種の負荷制御装置には、スイッチング素子としてＭＯＳＦＥＴ（Metal-Oxide-SemiconductorField-Effect Transistor）やＩＧＢＴ（Insulated GateBipolar Transistor）が用いられることが一般的である。一方、近年では、スイッチング素子として、より耐圧を高く、且つオン抵抗を低くできるワイドバンドギャップ半導体（炭化珪素：ＳｉＣ、ガリウムナイトライド：ＧａＮなど）を用いた素子が注目されている。
【０００３】
この種のスイッチング素子は、ドレイン端子・ソース端子間に電圧が印加された状態で、ゲート端子・ソース端子間に印加されるゲート電圧が変化すると、ドレイン端子・ソース端子間の電流経路に流れるドレイン電流が変化する。要するに、上記スイッチング素子は、ゲート電圧が閾値を下回る場合にドレイン端子・ソース端子間の電流経路が遮断され、ゲート電圧が閾値を超える場合にドレイン端子・ソース端子間の電流経路が導通するノーマリオフ型のスイッチ素子を構成する。
【０００４】
ところで、２個の上記スイッチング素子がソース端子同士を接続するように直列接続された回路と等価であって、ゲート電圧の制御に応じて双方向の電流経路を遮断・導通することができる双方向スイッチも知られている。この種の双方向スイッチは、一対のゲート端子に対するゲート電圧を個別に制御する駆動回路（ゲート駆動回路）と組み合わされて、負荷制御装置を構成する（たとえば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−５７２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１においてはゲート電圧（制御電圧）は固定であり、スイッチング素子に流れる電流を大きくしようとすれば高いゲート電圧が必要になる。また、特許文献１に記載されているようにスイッチング素子がジャンクションゲート構造である場合、ゲート電圧の増加はゲート電流の増加を引き起こし、結果的にスイッチング素子をオンするために必要な電力が増加する。この電力は、スイッチング素子を駆動する駆動回路から供給されるので、駆動回路の消費電力が増加するという問題がある。
【０００７】
本発明は上記事由に鑑みて為されており、駆動回路の消費電力を小さく抑えることが可能な負荷制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の負荷制御装置は、第１端子と第２端子と制御端子とを有するスイッチング素子が２個直列に接続された双方向スイッチと、前記双方向スイッチの前記制御端子に制御電圧を印加して前記双方向スイッチの前記第１端子・前記第２端子間のオンオフを切り替える駆動回路とを備え、前記駆動回路は、前記双方向スイッチに前記制御電圧を印加する素子駆動部と、前記素子駆動部を制御し前記制御電圧の大きさを決定する制御部と、前記双方向スイッチに前記制御端子から流れ込む電流を制御電流として検出する電流検出部とを有し、前記制御部は、２個の前記スイッチング素子のうち低電位側の前記スイッチング素子の前記制御電流が小さくなるほど前記制御電圧が高くなり、当該制御電流が大きくなるほど前記制御電圧が低くなるように、前記電流検出部で検出された前記制御電流の大きさに応じて前記制御電圧の大きさを変化させることを特徴とする。
【０００９】
この負荷制御装置において、前記素子駆動部は、前記制御部から出力される周期的な駆動信号によりオンオフ制御されるスイッチ要素を具備し、トランスの一次側に流れる電流を前記スイッチ要素でスイッチングすることにより前記トランスの二次側に前記制御電圧を発生するフライバックコンバータからなり、前記フライバックコンバータは前記スイッチング素子ごとに設けられており、前記電流検出部は、前記トランスの一次側に流れる電流を前記トランスごとに個別に検出することにより、前記制御電流を前記スイッチング素子ごとに個別に検出することが望ましい。
【００１０】
この負荷制御装置において、前記素子駆動部は、前記制御部から出力される周期的な駆動信号によりオンオフ制御されるスイッチ要素を具備し、トランスの一次側に流れる電流を前記スイッチ要素でスイッチングすることにより前記トランスの二次側に前記制御電圧を発生するフライバックコンバータと、前記制御電圧の大きさに応じて前記制御電流の上限値を制限する電流制限部とを有しており、前記フライバックコンバータは１つの前記トランスに設けられている２つの二次巻線を前記スイッチング素子ごとに接続しており、前記電流検出部は、前記トランスの一次側に流れる電流を検出することにより、２個の前記スイッチング素子における前記制御電流の和を検出することがより望ましい。
【００１１】
この負荷制御装置において、前記制御部は、前記制御電圧を上昇させてから所定時間に亘っては、前記制御電流が大きくなっても前記制御電圧を低下させない不感期間とすることがより望ましい。
【００１２】
この負荷制御装置において、前記制御部は、前記双方向スイッチがオンしてから所定時間に亘っては、前記制御電流に依らずに、前記制御電圧の調節可能な範囲内における最大値に前記制御電圧を維持する始動期間とすることがより望ましい。
【００１３】
この負荷制御装置において、前記スイッチング素子はワイドバンドギャップの半導体材料を用いて構成されていることがより望ましい。
【発明の効果】
【００１４】
本発明は、低電位側の制御電流が大きくなるほど制御電圧が低くなるように、電流検出部で検出された制御電流の大きさに応じて制御電圧の大きさを変化させるので、制御電圧が固定されている場合に比べて駆動回路の消費電力を小さく抑えられるという利点がある。
【図面の簡単な説明】
【００１５】
【図１】実施形態１の構成を示す概略図である。
【図２】同上の動作の説明図である。
【図３】同上の概略構成を示す回路図である。
【図４】同上に用いるフライバックコンバータの動作の説明図である。
【図５】同上の動作の回路図である。
【図６】実施形態２の概略構成を示す回路図である。
【図７】同上の動作の説明図である。
【発明を実施するための形態】
【００１６】
（実施形態１）
本実施形態の負荷制御装置１は、図１に示すように、双方向に流れる電流をオン・オフする双方向スイッチ１０と、双方向スイッチ１０の導通（オン）・遮断（オフ）を切り替える駆動回路２０とを備えている。図１の例では、負荷制御装置１は、交流電源３２から負荷（電気機器等）３１への供給電力のスイッチングに用いられており、双方向スイッチ１０が交流電源３２と負荷３１との間に挿入されている。
【００１７】
双方向スイッチ１０は、それぞれトランジスタからなる第１および第２のスイッチング素子１１，１２を一体に有する素子である。なお、以下では第１および第２のスイッチング素子１１，１２に共通する点については、両スイッチング素子１１，１２を特に区別せずに説明する。
【００１８】
第１および第２の各スイッチング素子１１，１２は制御端子としてのゲート端子と、第１端子・第２端子としてのドレイン端子とソース端子とを有する。詳しくは後述するが、スイッチング素子１１，１２は窒化物系半導体などのワイドバンドギャップの半導体材料を用いたＦＥＴ（Field-EffectTransistor）からなる。ワイドバンドギャップとは、たとえばシリコン（Ｓｉ）のバンドギャップ（１．１ｅＶ）の２倍以上のバンドギャップ（２．２ｅＶ以上）をいう。これにより、双方向スイッチ１０は、導通（オン）状態での電流経路に存在する電気抵抗であるオン抵抗が比較的低く且つ大電流にも対応可能であって高耐圧のパワーデバイスを実現することが可能になる。ここでいうワイドバンドギャップ半導体とは、たとえば周期律表第２周期の軽元素を構成要素とする半導体と定義されており、窒化物系半導体のほか、炭化珪素（ＳｉＣ）なども含んでいる。
【００１９】
双方向スイッチ１０は、第１のスイッチング素子１１のドレイン端子・ソース端子間の電流経路と、第２のスイッチング素子１２のドレイン端子・ソース端子間の電流経路とが直列に接続されて構成されている。ここでは、両スイッチング素子１１，１２は、互いのドレイン端子同士が接続され、第１のスイッチング素子１１のソース端子が交流電源３２に接続され、第２のスイッチング素子１２のソース端子が負荷３１に接続されている。
【００２０】
駆動回路２０は、第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子にそれぞれ接続されており、各スイッチング素子１１，１２のゲート端子・ソース端子間に制御電圧としてのゲート電圧Ｖｇ１，Ｖｇ２を印加する。ここで、駆動回路２０は、両方のスイッチング素子１１，１２に対して同値のゲート電圧を印加するので、以下、各スイッチング素子１１，１２にそれぞれ印加されるゲート電圧Ｖｇ１とゲート電圧Ｖｇ２とを特に区別しないときには単に「ゲート電圧Ｖｇ」という。
【００２１】
駆動回路２０は、ゲート電圧Ｖｇを制御することにより、各スイッチング素子１１，１２のドレイン端子・ソース端子間の電流経路の導通・遮断を切り替え、双方向スイッチ１０をオンオフ制御する。スイッチング素子１１，１２は、ゲート電圧Ｖｇが所定の閾値を下回る場合にドレイン端子・ソース端子間の電流経路が遮断され、ゲート電圧Ｖｇが閾値を超える場合にドレイン端子・ソース端子間の電流経路が導通するノーマリオフ型のスイッチ素子を構成する。
【００２２】
ここで、駆動回路２０は、双方向スイッチ１０にゲート電圧Ｖｇを印加する素子駆動部としてのゲート駆動部２１と、ゲート駆動部２１の動作を制御する制御部２２とを有している。ゲート駆動部２１は、出力電圧（ゲート電圧Ｖｇ）の大きさが可変である直流電圧源からなる。制御部２２は、外部からのオンオフ信号を受け、オンオフ信号が「Ｈ」の期間に双方向スイッチ１０にゲート電圧Ｖｇが印加され双方向スイッチ１０がオンするように、ゲート駆動部２１に対して駆動信号を出力する。駆動信号を受けたゲート駆動部２１は、駆動信号によって決まる大きさのゲート電圧Ｖｇを第１および第２の両スイッチング素子１１，１２に印加する。
【００２３】
次に、本実施形態における双方向スイッチ１０の基本的な構造および動作について簡単に説明する。
【００２４】
双方向スイッチ１０を構成する各スイッチング素子１１，１２は、ガリウムナイトライド（ＧａＮ）などの窒化系物系半導体材料を用いたＦＥＴであって、本実施形態ではＡｌＧａＮ／ＧａＮヘテロ接合を用いたＦＥＴを採用している。
【００２５】
このスイッチング素子１１，１２を用いた双方向スイッチ１０は、ＪＦＥＴ（junction FET）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor FET）の特性と同じく、図２（ａ）に示すようにゲート電圧Ｖｇの大きさに応じて素子電流Ｉｄの最大値が決定される。ここでいう素子電流Ｉｄは、双方向スイッチ１０の両端間を流れる電流であって、各スイッチング素子１１，１２のドレイン電流に相当する。
【００２６】
図２（ａ）では、ゲート電圧ＶｇがＧ１，Ｇ２，Ｇ３（Ｇ１＜Ｇ２＜Ｇ３）のそれぞれの場合における、双方向スイッチ１０の両端に掛かる電圧（以下、「極間電圧」という）Ｖｓ（横軸）と素子電流Ｉｄ（縦軸）との関係を表している。ここで、ゲート電圧Ｖｇ＝Ｇ１のときの素子電流Ｉｄの最大値は「Ｉ１」、ゲート電圧Ｖｇ＝Ｇ２のときの素子電流Ｉｄの最大値は「Ｉ２」、ゲート電圧Ｖｇ＝Ｇ３のときの素子電流Ｉｄの最大値は「Ｉ３」である（Ｉ１＜Ｉ２＜Ｉ３）。つまり、双方向スイッチ１０は、ゲート電圧Ｖｇが高くなるほど両端間に流せる電流の最大値が大きくなる。
【００２７】
なお、ゲート電圧Ｖｇが十分大きければ図２（ａ）に示すように極間電圧Ｖｓと素子電流Ｉｄとは略比例関係にある。図２（ａ）の例では、極間電圧Ｖｓ＝Ｖ１のときに素子電流Ｉｄ＝Ｉ１、極間電圧Ｖｓ＝Ｖ２のときに素子電流Ｉｄ＝Ｉ２、極間電圧Ｖｓ＝Ｖ３のときに素子電流Ｉｄ＝Ｉ３となる（Ｖ１＜Ｖ２＜Ｖ３）。
【００２８】
また、各スイッチング素子１１，１２は、ジャンクションゲート構造を持ち、図２（ｂ）に示すようにゲート電圧Ｖｇ（横軸）が大きくなるに連れてゲート端子から流れ込む制御電流としてのゲート電流Ｉｇ（縦軸）が増加する特性を有している。そのため、スイッチング素子１１，１２はゲート電圧Ｖｇが大きくなればゲート電力（Ｖｇ×Ｉｇ）も大きくなる。このゲート電力は、スイッチング素子１１，１２をオンするために駆動回路２０のゲート駆動部２１から供給されるので、ゲート電圧Ｖｇが大きくなると駆動回路２０の消費電力が増加することになる。
【００２９】
さらにまた、この双方向スイッチ１０は、図２（ｃ）に示すように極間電圧Ｖｓ（横軸）の大きさに応じて各スイッチング素子１１，１２のゲート電流Ｉｇ（縦軸）の大きさが変化する。ここで、極間電圧Ｖｓに対するゲート電流Ｉｇの大きさは、極間電圧Ｖｓについて高電位側になるスイッチング素子と低電位側になるスイッチング素子とで異なる。本実施形態では負荷制御装置１は交流電源３２に接続されているので、双方向スイッチ１０に印加される極間電圧Ｖｓの極性は周期的に入れ替わるので、高電位側と低電位側とは交互に入れ替わることになる。
【００３０】
すなわち、低電位側のスイッチング素子においては、図２（ｃ）に実線で示すように極間電圧Ｖｓが増加するに従ってゲート電流Ｉｇは減少する。一方、高電位側のスイッチング素子においては、図２（ｃ）に二点鎖線で示すように極間電圧Ｖｓが増加するに従ってゲート電流Ｉｇは増加する。また、低電位側のスイッチング素子と高電位側のスイッチング素子とは、ゲート電圧Ｖｇが同値であれば極間電圧Ｖｓがゼロのときのゲート電流Ｉｇが同値になる。なお、いずれのスイッチング素子１１，１２においても、極間電圧Ｖｓがある大きさを超えるとゲート電流Ｉｇは一定となる。
【００３１】
低電位側のスイッチング素子において、極間電圧Ｖｓの増加に従ってゲート電流Ｉｇが減少するのは以下の理由による。つまり、各スイッチング素子１１，１２のゲート端子とその直下との間にはダイオードが形成されており、このダイオードに印加される順方向電圧が低下するとゲート電流Ｉｇが減少することになる。ここで、極間電圧Ｖｓが増加すると、素子電流Ｉｄが増加するためドレイン端子・ソース端子間の抵抗（チャネル抵抗）によってゲート端子直下の電位が上昇し、上記ダイオードの順方向電圧が低下してゲート電流Ｉｇは減少する。
【００３２】
一方、高電位側のスイッチング素子において、極間電圧Ｖｓの増加に従ってゲート電流Ｉｇが増加するのは以下の理由による。ここでは、第１のスイッチング素子１１が高電位側となる場合を例とし、スイッチング素子１１の第１端子・第２端子のうち素子電流Ｉｄに対して上流側になる端子をドレイン端子、下流側になる端子をソース端子として説明する。
【００３３】
素子電流Ｉｄが十分に小さいときには極間電圧Ｖｓが略ゼロであるため、スイッチング素子１１のドレイン端子とソース端子とは略同電位になる。したがって、駆動回路２０がスイッチング素子１１のドレイン端子・ゲート端子間に印加するゲート電圧Ｖｇと同等の電圧が、スイッチング素子１１のソース端子・ゲート端子間にも印加されることになる。これに対して、極間電圧Ｖｓが増加して素子電流Ｉｄが増加すると、スイッチング素子１１のドレイン端子の電位はソース端子の電位よりも高くなるため、スイッチング素子１１のソース端子・ゲート端子間にはゲート電圧Ｖｇより大きな電圧が印加されることになる。スイッチング素子１１のソース端子・ゲート端子間電圧が増加するとゲート電流Ｉｇは増加する関係にあるため、結果的に、高電位側のスイッチング素子においては、極間電圧Ｖｓが増加するとゲート電流Ｉｇが増加する。
【００３４】
ところで、本実施形態の負荷制御装置１は、双方向スイッチ１０の各スイッチング素子１１，１２に流れ込むゲート電流Ｉｇ１，Ｉｇ２を検出する電流検出部４０を駆動回路２０に備え、電流検出部４０の検出値が制御部２２へ入力されるように構成されている。以下、第１のスイッチング素子１１のゲート電流Ｉｇ１と第２のスイッチング素子１２のゲート電流Ｉｇ２とを特に区別しないときには単に「ゲート電流Ｉｇ」という。
【００３５】
ゲート電流Ｉｇは、上述したように極間電圧Ｖｓの増加に伴い、低電位側のスイッチング素子では減少し、高電位側のスイッチング素子では増加する。ここで、極間電圧Ｖｓは双方向スイッチ１０の両端間を通して負荷３１に流れる負荷電流（＝素子電流）ＩＬの大きさに応じて変動するので、結果的に、電流検出部４０の検出値（ゲート電流Ｉｇ）には負荷３１に流れる負荷電流ＩＬの大きさが反映されることになる。
【００３６】
また、上述のようにゲート電流Ｉｇの大きさは高電位側のスイッチング素子と低電位側のスイッチング素子とで異なるので、本実施形態では、電流検出部４０は第１および第２の各スイッチング素子１１，１２ごとに個別に設けられている。制御部２２には、各電流検出部４０の検出値が個別に入力される。
【００３７】
制御部２２は、外部から入力されるオンオフ信号と、電流検出部４０から入力される検出値（ゲート電流Ｉｇ）との両方に基づいて、ゲート駆動部２１に与える駆動信号を決定する。つまり、制御部２２は、オンオフ信号が「Ｈ」の期間において、ゲート電流Ｉｇの大きさに応じたゲート電圧Ｖｇが双方向スイッチ１０に印加されるように、ゲート駆動部２１に与える駆動信号を調節する。ここでは、制御部２２は、２個のスイッチング素子１１，１２のうち低電位側のスイッチング素子のゲート電流Ｉｇが小さくなるほどゲート電圧Ｖｇが大きくなるように、駆動信号を変化させる。したがって、双方向スイッチ１０は、電流検出部４０の検出値に応じたゲート電圧Ｖｇで駆動されることになる。
【００３８】
ここにおいて、ゲート電流Ｉｇは高電位側のスイッチング素子と低電位側のスイッチング素子とで異なるが、上述のように高電位側と低電位側とは交互に入れ替わるので、どちらのスイッチング素子１１，１２が低電位側であるか特定することはできない。ただし、本実施形態のようにゲート電圧Ｖｇが同値であれば、図２（ｃ）に示すように高電位側と低電位側とでは低電位側のスイッチング素子の方がゲート電流Ｉｇは極間電圧Ｖｓの大きさに関わらず小さくなる。そこで、本実施形態では、制御部２２は、２つの電流検出部４０にて検出される各スイッチング素子１１，１２のゲート電流Ｉｇのうち、小さい方のゲート電流Ｉｇを低電位側のスイッチング素子のゲート電流Ｉｇとして用いる。
【００３９】
以下の説明では、駆動回路２０がゲート電圧Ｖｇの大きさをＧ１，Ｇ２，Ｇ３の３段階で変化させる場合を例示し、駆動回路２０がゲート電圧Ｖｇを切り替えるときの基準となる極間電圧Ｖｓの閾値をＶ１，Ｖ２，Ｖ３（Ｖ１＜Ｖ２＜Ｖ３）とする（図２（ａ）参照）。要するに、制御部２２は、極間電圧ＶｓがＶｓ≦Ｖ１のときにゲート電圧Ｖｇ＝Ｇ１となり、極間電圧ＶｓがＶ１＜Ｖｓ≦Ｖ２のときにゲート電圧Ｖｇ＝Ｇ２となり、極間電圧ＶｓがＶ２＜Ｖｓ≦Ｖ３のときにゲート電圧Ｖｇ＝Ｇ３となるように、駆動信号を決定する。
【００４０】
ここで、極間電圧Ｖｓ＝Ｖ１となるのは、図２（ｃ）に示すようにゲート電圧Ｖｇ＝Ｇ１で低電位側のゲート電流Ｉｇが「Ｉｔ１」のときである。同様に、極間電圧Ｖｓ＝Ｖ２となるのは、ゲート電圧Ｖｇ＝Ｇ２で低電位側のゲート電流Ｉｇが「Ｉｔ２」のときであり、極間電圧Ｖｓ＝Ｖ３となるのは、ゲート電圧Ｖｇ＝Ｇ３で低電位側のゲート電流Ｉｇが「Ｉｔ３」のときである。そこで、制御部２２は、ゲート電圧Ｖｇ＝Ｇ１のときに低電位側のゲート電流ＩｇがＩｇ＞Ｉｔ１であればゲート電圧Ｖｇ＝Ｇ１になり、このゲート電流ＩｇがＩｇ≦Ｉｔ１になればゲート電圧Ｖｇ＝Ｇ２になるように、駆動信号を決定する。同様に、制御部２２は、ゲート電圧Ｖｇ＝Ｇ２のときに低電位側のゲート電流ＩｇがＩｇ≦Ｉｔ２になれば、ゲート電圧Ｖｇ＝Ｇ３になるように駆動信号を決定する。
【００４１】
次に、本実施形態の負荷制御装置１の動作について説明する。
【００４２】
オンオフ信号が「Ｈ」になると、制御部２２からの駆動信号によりゲート駆動部２１が駆動され、ゲート駆動部２１からのゲート電圧Ｖｇにより双方向スイッチ１０がオンして負荷３１に負荷電流ＩＬが流れ始める。ここで、駆動回路２０は、オンオフ信号が「Ｈ」に変化した直後にはゲート電圧ＶｇをＧ１，Ｇ２，Ｇ３のうち最も低いＧ１に設定する。したがって、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｔ１より大きければ、ゲート電圧Ｖｇを初期値（Ｇ１）から変化させないように駆動信号を固定する。
【００４３】
負荷電流ＩＬが増加してＩ１に達し、極間電圧ＶｓがＶ１を超えると、低電位側のゲート電流ＩｇはＩｔ１以下になるため、制御部２２は、ゲート電圧ＶｇをＧ１からＧ２（＞Ｇ１）に変化させるように、ゲート駆動部２１に与える駆動信号を変化させる。その後、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｔ２よりも大きい間は、ゲート電圧ＶｇをＧ２から変化させないように駆動信号を固定する。
【００４４】
負荷電流ＩＬがさらに増加してＩ２に達し、極間電圧ＶｓがＶ２を超えると、低電位側のゲート電流ＩｇはＩｔ２以下になるため、制御部２２は、ゲート電圧ＶｇをＧ２からＧ３（＞Ｇ２）に変化させるように、ゲート駆動部２１に与える駆動信号を変化させる。その後、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｔ３よりも大きい間は、ゲート電圧ＶｇをＧ３から変化させないように駆動信号を固定する。
【００４５】
すなわち、駆動回路２０は、電流検出部４０で検出される低電位側のゲート電流Ｉｇが所定の閾値（Ｉｔ１，Ｉｔ２）以下になる度に、双方向スイッチ１０に印加されるゲート電圧Ｖｇを高くするように動作する。
【００４６】
その後、オンオフ信号が「Ｌ」になると、制御部２２からの出力が停止してゲート駆動部２１の動作が停止し、ゲート電圧Ｖｇがゼロになることにより双方向スイッチ１０がオフして負荷電流ＩＬが停止する。再びオンオフ信号が「Ｈ」になると、制御部２２からの駆動信号によりゲート駆動部２１が再駆動され、ゲート駆動部２１からのゲート電圧Ｖｇ（＝Ｇ１）により双方向スイッチ１０がオンして負荷３１に負荷電流ＩＬが流れ始める。
【００４７】
また、オンオフ信号が「Ｈ」の期間中において、負荷電流ＩＬは増加するだけではなく減少することもあるため、一旦閾値を超えた極間電圧Ｖｓが、負荷電流ＩＬの減少に伴い低下して閾値を下回る場合がある。この場合における負荷制御装置１の動作について以下に説明する。
【００４８】
極間電圧Ｖｓ＝Ｖ１となるのは、ゲート電圧Ｖｇ＝Ｇ１で低電位側のゲート電流Ｉｇ＝Ｉｔ１のときの他、ゲート電圧Ｖｇ＝Ｇ３で低電位側のゲート電流Ｉｇが「Ｉｔ３１」のとき、ゲート電圧Ｖｇ＝Ｇ２で低電位側のゲート電流Ｉｇが「Ｉｔ２１」のときがある。また、極間電圧Ｖｓ＝Ｖ２となるのは、ゲート電圧Ｖｇ＝Ｇ２で低電位側のゲート電流Ｉｇ＝Ｉｔ２のときの他、ゲート電圧Ｖｇ＝Ｇ３で低電位側のゲート電流Ｉｇが「Ｉｔ３２」（＜Ｉｔ３１）のときがある。
【００４９】
そこで、制御部２２は、ゲート電圧Ｖｇ＝Ｇ３のときに低電位側のゲート電流ＩｇがＩｔ３２＜Ｉｇ≦Ｉｔ３１になればゲート電圧Ｖｇ＝Ｇ２になり、このゲート電流ＩｇがＩｇ＞Ｉｔ３１になればゲート電圧Ｖｇ＝Ｇ１になるように、駆動信号を決定する。同様に、制御部２２は、ゲート電圧Ｖｇ＝Ｇ２のときに低電位側のゲート電流ＩｇがＩｇ＞Ｉｔ２１になれば、ゲート電圧Ｖｇ＝Ｇ１になるように駆動信号を決定する。
【００５０】
したがって、ゲート電圧Ｖｇ＝Ｇ３の場合において、負荷電流ＩＬが減少してＩ２に達し、極間電圧ＶｓがＶ２以下になると、低電位側のゲート電流ＩｇはＩｔ３２を超えるため、制御部２２は、ゲート電圧ＶｇをＧ２に変化させるように、駆動信号を変化させる。その後、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｔ２＜Ｉｇ≦Ｉｔ２１の範囲内にある間は、ゲート電圧ＶｇをＧ２から変化させないように駆動信号を固定する。
【００５１】
負荷電流ＩＬがさらに減少してＩ１に達し、極間電圧ＶｓがＶ１以下になると、低電位側のゲート電流ＩｇはＩｔ２１を超えるため、制御部２２は、ゲート電圧ＶｇをＧ２からＧ１に変化させるように、ゲート駆動部２１に与える駆動信号を変化させる。その後、制御部２２は、電流検出部４０で検出される低電位側のゲート電流ＩｇがＩｇ＞Ｉｔ１の範囲内にある間は、ゲート電圧ＶｇをＧ１から変化させないように駆動信号を固定する。
【００５２】
すなわち、駆動回路２０は、電流検出部４０で検出される低電位側のゲート電流Ｉｇが所定の閾値（Ｉｔ３１，Ｉｔ３２，Ｉｔ２１）を超える度に、双方向スイッチ１０に印加されるゲート電圧Ｖｇを低くするように動作する。
【００５３】
ただし、ゲート電圧Ｖｇを下げるための極間電圧Ｖｓの閾値と、ゲート電圧Ｖｇを上げるための極間電圧Ｖｓの閾値との間に差が付けられていてもよい。たとえば、ゲート電圧ＶｇをＧ１からＧ２に上げるための極間電圧Ｖｓの閾値がＶ１であれば、ゲート電圧ＶｇをＧ２からＧ１へ下げるための極間電圧Ｖｓの閾値はＶ１よりも小さいＶ１１であってもよい。これにより、極間電圧Ｖｓが上昇して制御部２２がゲート電圧ＶｇをＧ１からＧ２に切り替えた後、負荷電流ＩＬのリンギングなどにより極間電圧Ｖｓが一時的に低下しても、制御部２２はゲート電圧ＶｇをＧ２に保つことが可能である。つまり、ゲート電圧Ｖｇの頻繁な切り替えに伴い生じる損失を低減することができる。
【００５４】
次に、本実施形態の負荷制御装置１の具体的な構成について図３を参照して説明する。なお、図１ではスイッチング素子１１，１２の等価回路で双方向スイッチ１０が表されていたのに対し、図３では双方向スイッチ１０は１つの素子として表されているが、いずれの双方向スイッチ１０も機能は同一である。
【００５５】
負荷制御装置１は、ゲート駆動部２１が、トランス２３，２４と、トランス２３，２４の一次巻線２３１，２４１に直列に接続されたスイッチ要素としてのトランジスタ（ここではＭＯＳＦＥＴ）２５，２６とを有するフライバックコンバータから構成されている。ここで、ゲート駆動部２１は、第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子間にゲート電圧Ｖｇ１，Ｖｇ２をそれぞれ印加するため、フライバックコンバータは各スイッチング素子１１に対応してそれぞれ設けられている。
【００５６】
一次巻線２３１，２４１とトランジスタ２５，２６との直列回路には、直流電源（図示せず）から一定の直流電圧Ｖｄｄが印加されており、トランジスタ２５，２６のゲート端子には制御部２２から周期的な矩形波からなる駆動信号が入力されている。これにより、駆動信号が「Ｈ」、「Ｌ」を交互に繰り返すことによって一次巻線２３１，２４１に間欠的に電流が流れ、各トランス２３，２４の二次巻線２３２，２４２に電圧が発生することになる。
【００５７】
第１のスイッチング素子１１駆動用のトランス２３の二次巻線２３２は、両端間にダイオードＤ１を介してコンデンサＣ１が接続されており、電圧発生時にダイオードＤ１を介してコンデンサＣ１を充電する。同様に、第２のスイッチング素子１２駆動用のトランス２４の二次巻線２４２は、両端間にダイオードＤ２を介してコンデンサＣ２が接続されており、電圧発生時にダイオードＤ２を介してコンデンサＣ２を充電する。各コンデンサＣ１，Ｃ２は、それぞれ第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子間に接続されている。
【００５８】
これにより、ゲート駆動部２１は、コンデンサＣ１の両端に生じる電圧をゲート電圧Ｖｇ１として第１のスイッチング素子１１に印加し、コンデンサＣ２の両端に生じる電圧をゲート電圧Ｖｇ２として第２のスイッチング素子１２に印加する。第１のスイッチング素子１１に印加されるゲート電圧Ｖｇ１と第２のスイッチング素子１２に印加されるゲート電圧Ｖｇ２とは、たとえば両トランス２３，２４の巻数比を調節するなどして異なる値とすることもできるが、本実施形態では同値である。
【００５９】
一方、制御部２２は、電流検出部４０で検出される低電位側のゲート電流Ｉｇの大きさに応じてオンデューティが決まる矩形波を、駆動信号としてゲート駆動部２１に出力する。これにより、ゲート駆動部２１は、低電位側のゲート電流Ｉｇの大きさに応じたオンデューティにてＰＷＭ（Pulse WidthModulation）制御されることになる。
【００６０】
図４は、ゲート駆動部２１を構成しているフライバックコンバータのＰＷＭ制御時の動作の説明図である。ここでは、第２のスイッチング素子１２駆動用のフライバックコンバータについて説明するが、第１のスイッチング素子１１駆動用のフライバックコンバータについても同様である。
【００６１】
トランジスタ２６が駆動信号によりオンオフ制御されると、図４（ａ）に示すようにトランス２４の一次巻線２４１に一次側電流Ｉｐが流れ、トランス２４の二次巻線２４２には二次側電圧Ｖｏが発生する。これにより、ダイオードＤ２を通して二次側電流Ｉｓが流れてコンデンサＣ２が充電され、フライバックコンバータの出力端間には下記数１の式で表されるゲート電圧Ｖｇ２が生じる。数１では、Ｄは駆動信号のオンデューティ、Ｎｓはトランス２４の二次巻線２４２の巻数、Ｎｐは一次巻線２４１の巻数、Ｖｄｄは一次巻線２４１とトランジスタ２６との直列回路に印加される直流電圧を表している。
【００６２】
【数１】
【００６３】
このフライバックコンバータは、重負荷状態（負荷抵抗が小さいとき）では、トランス２４に電流が連続的に流れる電流連続モード（臨界モードを含む）で動作する。電流連続モードにおいては、トランス２４の一次巻線２４１を流れる一次側電流Ｉｐは、一次巻線２４１のインダクタンスをＬｐとしてＶｄｄ／Ｌｐで表される傾きで、トランジスタ２６がオンの期間（図４の「Ｔｏｎ」の期間）に時間経過に伴って増加する。また、トランス２４の二次巻線２４２を流れる二次側電流Ｉｓは、二次巻線２４２のインダクタンスをＬｓとして−Ｖｏ／Ｌｓで表される傾きでトランジスタ２６がオフの期間（図４の「Ｔｏｆｆ」の期間）に時間経過に伴って減少する。
【００６４】
ここで、フライバックコンバータは、図４（ｂ），（ｃ）に示すように電流連続モード（臨界モードを含む）においては出力電流（つまりゲート電流Ｉｇ）Ｉｏが増加すると、その増加分に応じて一次側電流Ｉｐと二次側電流Ｉｓとの両方が増加する。つまり、図４（ｂ）の臨界モードにある状態で出力電流Ｉｏが増加すると、一次側電流Ｉｐおよび二次側電流Ｉｓが出力電流Ｉｏの増加分に応じて増加し（図４（ｃ）の斜線部分）、図４（ｃ）の電流連続モードへ移行する。なお、図４（ｂ）は臨界モードにおける一次側電流Ｉｐ（上段）と二次側電流Ｉｓ（下段）を表し、図４（ｃ）は電流連続モードにおける一次側電流Ｉｐ（上段）と二次側電流Ｉｓ（下段）を表している。
【００６５】
そこで、本実施形態では、電流検出部４０は、各一次巻線２３１，２４１とそれぞれ直列になるようにトランス２３，２４ごとに個別に設けられており、各トランス２３，２４の一次側電流Ｉｐを個別に検出する（図３参照）。このように、トランス２３，２４ごとに一次側電流２３１，２４１を電流検出部４０で個別に検出することにより、電流検出部４０は、各フライバックコンバータの出力電流Ｉｏ、つまり各スイッチング素子１１，１２のゲート電流Ｉｇを個別に検出することができる。
【００６６】
そのため、トランス２３，２４以外には、絶縁用のフォトカプラや高耐圧部品を用いることなく、電流検出部４０は、制御部２２と絶縁された双方向スイッチ１０のゲート電流Ｉｇを制御部２２側で検出でき、負荷制御装置１の小型化が可能になる。要するに、電流検出部４０がトランス２３，２４の二次側で各スイッチング素子１１，１２のゲート電流Ｉｇを検出する構成に比べると、二次側で検出したゲート電流を一次側（制御部２２側）に出力する必要がないため高耐圧部品の部品点数を少なくできる。
【００６７】
以上説明した構成によれば、負荷制御装置１は、負荷３１に流れる負荷電流ＩＬが小さければゲート電圧Ｖｇを低くでき、双方向スイッチ１０を駆動するために消費される電力（ゲート電力）を小さく抑えることができるという利点がある。すなわち、駆動回路２０は、ゲート電圧Ｖｇを一定値に固定するのではなく、双方向スイッチ１０のゲート電流Ｉｇの大きさに応じてゲート電圧Ｖｇを変化させるので、負荷電流ＩＬの大きさに合わせた適切なゲート電圧Ｖｇで双方向スイッチ１０を駆動できる。
【００６８】
したがって、負荷制御装置１は、比較的大きな負荷電流ＩＬに対応させられる場合でも、負荷電流ＩＬが小さいときには双方向スイッチ１０に印加されるゲート電圧Ｖｇを低く抑えることができる。これにより、負荷制御装置１は、ゲート端子から流れ込むゲート電流Ｉｇも小さく抑えることができ、双方向スイッチ１０を駆動するために駆動回路２０から供給される電力、つまり駆動回路２０の消費電力も比較的小さく抑えることが可能になる。
【００６９】
また、本実施形態では、駆動回路２０は、負荷電流ＩＬの増加に伴いゲート電圧Ｖｓを高くするだけでなく、負荷電流ＩＬの減少に伴いゲート電圧Ｖｓを低下させるので、負荷電流ＩＬが減少した場合でも消費電力を低減することができる。そのため、負荷制御装置１は、双方向スイッチ１０がオンした直後に突入電流が生じる負荷３１に用いられる場合でも、突入電流で一時的に増加した負荷電流ＩＬが減少した後には、ゲート電圧Ｖｓを低くして駆動回路２０の消費電力を低減することができる。
【００７０】
ここにおいて、負荷制御装置１は、上述したような突入電流に対応するため、オンオフ信号が「Ｈ」に切り替わってから所定の始動期間に亘っては、極間電圧Ｖｓに依らずにゲート電圧Ｖｇを最大値（ここではＶｇ＝Ｇ３）に維持するように構成されていてもよい。すなわち、始動期間には突入電流によって大きな負荷電流ＩＬが流れることがあるため、制御部２２は、双方向スイッチ１０がオンした直後の所定時間（始動期間）には、ゲート電圧Ｖｇを最大値に固定して大きな負荷電流ＩＬを流せる状態とする。この始動期間においては、制御部２２は、電流検出部４０から入力される検出値（ゲート電流Ｉｇ）が変化しても、ゲート電圧Ｖｇの切り替えは行わない。始動期間が経過すると、負荷制御装置１は、上述したようにゲート電流Ｉｇに応じてゲート電圧Ｖｇを切り替える動作に移行する。
【００７１】
この構成によれば、双方向スイッチ１０がオンした直後に、ゲート電圧Ｖｇが最大値に固定されるので、ゲート電圧ＶｇがＧ１からＧ２、Ｇ２からＧ３へと段階的に切り替えられる場合に比べ、ゲート電圧Ｖｇの切り替えに伴う損失を小さく抑えることができる。しかも、始動期間の経過後には、ゲート電圧Ｖｇを低下させることができるので、駆動回路２０の消費電力を低減することができる。
【００７２】
また、負荷制御装置１は、素子電流（＝負荷電流）Ｉｄが増加するのに伴ってゲート電圧Ｖｇを高くするが、ゲート電圧Ｖｇの切り替え時には双方向スイッチ１０が飽和領域に入るため、図５に示すように極間電圧Ｖｓが一時的に高くなる。極間電圧Ｖｓが高くなると双方向スイッチ１０の発熱量が増大するので、結果的に、ゲート電圧Ｖｇが頻繁に切り替えわると双方向スイッチ１０での損失が大きくなる。
【００７３】
そこで、本実施形態の他の例として、負荷制御装置１は、ゲート電圧Ｖｇを上昇させた後の一定時間はゲート電圧Ｖｇを低下させる動作を行わないように構成されていてもよい。すなわち、制御部２２は、ゲート電圧Ｖｇを上昇させた時点から一定時間の不感期間を設定し、この不感期間には電流検出部４０から入力される検出値（ゲート電流Ｉｇ）が増加しても、ゲート電圧Ｖｇを低下させる動作は行わない。ただし、不感期間においても、制御部２２は、ゲート電流Ｉｇの減少に伴ってゲート電圧Ｖｇを上昇させる動作については行う。不感期間が経過すると、駆動回路２０は、その時点でのゲート電流Ｉｇに応じてゲート電圧Ｖｇを切り替える動作に移行する。この機能は、たとえばピークホールド回路を用いて、不感期間の間はゲート電圧Ｖｇがピーク値に保持されるように駆動回路２０を構成することにより実現される。
【００７４】
この構成では、負荷電流ＩＬのリンギングなどにより極間電圧Ｖｓが頻繁に変動する場合に、一旦上がったゲート電圧Ｖｇは不感期間が経過するまでは低下させられることがなく、ゲート電圧Ｖｇの頻繁な切り替えに伴い生じる損失を低減することができる。
【００７５】
なお、スイッチング素子１１，１２はゲート端子とドレイン端子とソース端子とを有するトランジスタであればよく、ワイドバンドギャップの半導体材料を用いたＦＥＴに限らない。
【００７６】
また、上記実施形態では、駆動回路２０が低電位側のゲート電流Ｉｇの閾値を用いてゲート電圧ＶｇをＧ１，Ｇ２，Ｇ３の３段階で変化させる場合を例示したが、この例に限らず、ゲート電圧Ｖｇはゲート電流Ｉｇの大きさに応じて連続的に変化してもよい。すなわち制御部２２は、低電位側のゲート電流Ｉｇが小さくなるほどゲート電圧Ｖｇが高くなり、低電位側のゲート電流Ｉｇが大きくなるほどゲート電圧Ｖｇが低くなるように、低電位側のゲート電流Ｉｇの大きさに応じてゲート電圧Ｖｇを変化させる構成であればよい。
【００７７】
（実施形態２）
本実施形態の負荷制御装置１は、図６に示すようにゲート駆動部２１を構成するトランス２３が１つである点が実施形態１の負荷制御装置１と相違する。
【００７８】
本実施形態では、ゲート駆動部２１は、第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子間にゲート電圧Ｖｇ１，Ｖｇ２をそれぞれ印加するため、第１の二次巻線２３２と第２の二次巻線２３３とを有するトランス２３が用いられている。一次巻線２３１とトランジスタ２５との直列回路には、直流電源（図示せず）から一定の直流電圧Ｖｄｄが印加されており、トランジスタ２５のゲート端子には制御部２２から周期的な矩形波からなる駆動信号が入力されている。これにより、駆動信号が「Ｈ」、「Ｌ」を交互に繰り返すことによって一次巻線２３１に間欠的に電流が流れ、第１および第２の各二次巻線２３２，２３３に電圧が発生することになる。
【００７９】
第１の二次巻線２３２は、両端間にダイオードＤ１を介してコンデンサＣ１が接続されており、電圧発生時にダイオードＤ１を介してコンデンサＣ１を充電する。同様に、第２の二次巻線２３３は、両端間にダイオードＤ２を介してコンデンサＣ２が接続されており、電圧発生時にダイオードＤ２を介してコンデンサＣ２を充電する。各コンデンサＣ１，Ｃ２は、それぞれ第１および第２の各スイッチング素子１１，１２のゲート端子・ソース端子間に接続されている。
【００８０】
これにより、ゲート駆動部２１は、コンデンサＣ１の両端に生じる電圧をゲート電圧Ｖｇ１として第１のスイッチング素子１１に印加し、コンデンサＣ２の両端に生じる電圧をゲート電圧Ｖｇ２として第２のスイッチング素子１２に印加する。第１のスイッチング素子１１に印加されるゲート電圧Ｖｇ１と第２のスイッチング素子１２に印加されるゲート電圧Ｖｇ２とは、たとえば両二次巻線２３２，２３３の巻数比を調節するなどして異なる値とすることもできるが、本実施形態では同値である。
【００８１】
電流検出部４０は、トランス２３の一次巻線２３１と直列に接続されており、一次巻線２３１を流れる一次側電流Ｉｐを検出する。ここで、トランス２３の第１および第２の二次巻線２３２，２３３には、それぞれ各スイッチング素子１１，１２のゲート電流Ｉｇ１，Ｉｇ２に相当する大きさの二次側電流Ｉｓが流れる。そのため、電流検出部４０では、第１および第２の両スイッチング素子１１，１２のゲート電流Ｉｇ１，Ｉｇ２の和を検出することができる。
【００８２】
ところで、本実施形態のゲート駆動部２１は、フライバックコンバータの出力電圧の大きさに応じてゲート電流Ｉｇの上限値を制限する電流制限部２７をさらに有している。電流制限部２７は、二次巻線２３２，２３３ごとに設けられており、それぞれコンデンサＣ１，Ｃ２の両端に生じるゲート電圧Ｖｇ１，Ｖｇ２の大きさに応じてゲート電流Ｉｇ１，Ｉｇ２の上限値を制限する。具体的には、電流制限部２７は、図７（ａ）に示すように、低電位側のゲート電流Ｉｇの最大値が上限となるようにゲート電圧Ｖｇの大きさに応じてゲート電流Ｉｇを制限する。つまり、電流制限部２７により、高電位側のゲート電流Ｉｇが、ゲート電圧Ｖｇごとに定められた上限値Ｉｍ１，Ｉｍ２，Ｉｍ３に制限されることになる。なお、図７（ａ）では、低電位側（実線）と高電位側（二点鎖線）とのそれぞれについて、極間電圧Ｖｓ（横軸）とゲート電流Ｉｇ（縦軸）との関係を示している。
【００８３】
そのため、電流検出部４０で検出されるゲート電流Ｉｇ１，Ｉｇ２の和（Ｉｇ１＋Ｉｇ２）は、図７（ｂ）に示すように図７（ａ）の低電位側のゲート電流Ｉｇが各上限値Ｉｍ１，Ｉｍ２，Ｉｍ３の分だけ底上げされた値となる。したがって、制御部２２では、上限値Ｉｍ１，Ｉｍ２，Ｉｍ３が既知であれば、電流検出部４０で検出されるゲート電流Ｉｇ１，Ｉｇ２の和から各上限値Ｉｍ１，Ｉｍ２，Ｉｍ３を差し引くことにより、低電位側のゲート電流Ｉｇを求めることができる。
【００８４】
以上説明した本実施形態の負荷制御装置１によれば、実施形態１のようにトランスを２つ用いることなく、１つのトランス２３の一次側電流Ｉｐから低電位側のゲート電流Ｉｇを検出することができる。そのため、トランスを２つ用いる場合に比べて、負荷制御装置１の小型化を図ることができるという利点がある。
【００８５】
その他の構成および機能は実施形態１と同様である。
【符号の説明】
【００８６】
１ 負荷制御装置
１０ 双方向スイッチ
１１ （第１の）スイッチング素子
１２ （第２の）スイッチング素子
２０ 駆動回路
２１ ゲート駆動部（素子駆動部）
２２ 制御部
２３，２４ トランス
２５，２６ トランジスタ（スイッチ要素）
２７ 電流制限部
４０ 電流検出部
Ｖｇ１，Ｖｇ２ ゲート電圧（制御電圧）
Ｉｇ１，Ｉｇ２ ゲート電流（制御電流）
【特許請求の範囲】
【請求項１】
第１端子と第２端子と制御端子とを有するスイッチング素子が２個直列に接続された双方向スイッチと、前記双方向スイッチの前記制御端子に制御電圧を印加して前記双方向スイッチの前記第１端子・前記第２端子間のオンオフを切り替える駆動回路とを備え、
前記駆動回路は、前記双方向スイッチに前記制御電圧を印加する素子駆動部と、前記素子駆動部を制御し前記制御電圧の大きさを決定する制御部と、前記双方向スイッチに前記制御端子から流れ込む電流を制御電流として検出する電流検出部とを有し、前記制御部は、２個の前記スイッチング素子のうち低電位側の前記スイッチング素子の前記制御電流が小さくなるほど前記制御電圧が高くなり、当該制御電流が大きくなるほど前記制御電圧が低くなるように、前記電流検出部で検出された前記制御電流の大きさに応じて前記制御電圧の大きさを変化させることを特徴とする負荷制御装置。
【請求項２】
前記素子駆動部は、前記制御部から出力される周期的な駆動信号によりオンオフ制御されるスイッチ要素を具備し、トランスの一次側に流れる電流を前記スイッチ要素でスイッチングすることにより前記トランスの二次側に前記制御電圧を発生するフライバックコンバータからなり、前記フライバックコンバータは前記スイッチング素子ごとに設けられており、前記電流検出部は、前記トランスの一次側に流れる電流を前記トランスごとに個別に検出することにより、前記制御電流を前記スイッチング素子ごとに個別に検出することを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
前記素子駆動部は、前記制御部から出力される周期的な駆動信号によりオンオフ制御されるスイッチ要素を具備し、トランスの一次側に流れる電流を前記スイッチ要素でスイッチングすることにより前記トランスの二次側に前記制御電圧を発生するフライバックコンバータと、前記制御電圧の大きさに応じて前記制御電流の上限値を制限する電流制限部とを有しており、前記フライバックコンバータは１つの前記トランスに設けられている２つの二次巻線を前記スイッチング素子ごとに接続しており、前記電流検出部は、前記トランスの一次側に流れる電流を検出することにより、２個の前記スイッチング素子における前記制御電流の和を検出することを特徴とする請求項１に記載の負荷制御装置。
【請求項４】
前記制御部は、前記制御電圧を上昇させてから所定時間に亘っては、前記制御電流が大きくなっても前記制御電圧を低下させない不感期間とすることを特徴とする請求項１ないし請求項３のいずれか１項に記載の負荷制御装置。
【請求項５】
前記制御部は、前記双方向スイッチがオンしてから所定時間に亘っては、前記制御電流に依らずに、前記制御電圧の調節可能な範囲内における最大値に前記制御電圧を維持する始動期間とすることを特徴とする請求項１ないし請求項４のいずれか１項に記載の負荷制御装置。
【請求項６】
前記スイッチング素子はワイドバンドギャップの半導体材料を用いて構成されていることを特徴とする請求項１ないし請求項５のいずれか１項に記載の負荷制御装置。
【請求項１】
第１端子と第２端子と制御端子とを有するスイッチング素子が２個直列に接続された双方向スイッチと、前記双方向スイッチの前記制御端子に制御電圧を印加して前記双方向スイッチの前記第１端子・前記第２端子間のオンオフを切り替える駆動回路とを備え、
前記駆動回路は、前記双方向スイッチに前記制御電圧を印加する素子駆動部と、前記素子駆動部を制御し前記制御電圧の大きさを決定する制御部と、前記双方向スイッチに前記制御端子から流れ込む電流を制御電流として検出する電流検出部とを有し、前記制御部は、２個の前記スイッチング素子のうち低電位側の前記スイッチング素子の前記制御電流が小さくなるほど前記制御電圧が高くなり、当該制御電流が大きくなるほど前記制御電圧が低くなるように、前記電流検出部で検出された前記制御電流の大きさに応じて前記制御電圧の大きさを変化させることを特徴とする負荷制御装置。
【請求項２】
前記素子駆動部は、前記制御部から出力される周期的な駆動信号によりオンオフ制御されるスイッチ要素を具備し、トランスの一次側に流れる電流を前記スイッチ要素でスイッチングすることにより前記トランスの二次側に前記制御電圧を発生するフライバックコンバータからなり、前記フライバックコンバータは前記スイッチング素子ごとに設けられており、前記電流検出部は、前記トランスの一次側に流れる電流を前記トランスごとに個別に検出することにより、前記制御電流を前記スイッチング素子ごとに個別に検出することを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
前記素子駆動部は、前記制御部から出力される周期的な駆動信号によりオンオフ制御されるスイッチ要素を具備し、トランスの一次側に流れる電流を前記スイッチ要素でスイッチングすることにより前記トランスの二次側に前記制御電圧を発生するフライバックコンバータと、前記制御電圧の大きさに応じて前記制御電流の上限値を制限する電流制限部とを有しており、前記フライバックコンバータは１つの前記トランスに設けられている２つの二次巻線を前記スイッチング素子ごとに接続しており、前記電流検出部は、前記トランスの一次側に流れる電流を検出することにより、２個の前記スイッチング素子における前記制御電流の和を検出することを特徴とする請求項１に記載の負荷制御装置。
【請求項４】
前記制御部は、前記制御電圧を上昇させてから所定時間に亘っては、前記制御電流が大きくなっても前記制御電圧を低下させない不感期間とすることを特徴とする請求項１ないし請求項３のいずれか１項に記載の負荷制御装置。
【請求項５】
前記制御部は、前記双方向スイッチがオンしてから所定時間に亘っては、前記制御電流に依らずに、前記制御電圧の調節可能な範囲内における最大値に前記制御電圧を維持する始動期間とすることを特徴とする請求項１ないし請求項４のいずれか１項に記載の負荷制御装置。
【請求項６】
前記スイッチング素子はワイドバンドギャップの半導体材料を用いて構成されていることを特徴とする請求項１ないし請求項５のいずれか１項に記載の負荷制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１４７６４７（Ｐ２０１２−１４７６４７Ａ）
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願番号】特願２０１１−６２８６（Ｐ２０１１−６２８６）
【出願日】平成２３年１月１４日（２０１１．１．１４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願日】平成２３年１月１４日（２０１１．１．１４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]