遊技機
【課題】バックアップされた遊技機を制御する制御手段の記憶装置の記憶内容をクリアスイッチにて消去するときに、クリアスイッチ操作者の作業負担を軽減する。
【解決手段】メイン制御基板４４及びランプ制御基板３７は、起動すると実際の初期設定等のプログラムを実行した後に、遅延処理としてソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延する。ランプ制御基板３７は、メイン制御基板４４よりも短い遅延時間を設定し、この遅延時間が経過した時点で、ＣＰＵ７０は、７セグメントＬＥＤ７５にＲＡＭクリアスイッチ６０を押下操作するタイミングをカウントダウン表示する。これにより、メイン制御基板４４の起動が長時間かかる遊技機であっても、ＲＡＭクリアスイッチ６０を長い間押し続けなければならないという手間が省ける。
【解決手段】メイン制御基板４４及びランプ制御基板３７は、起動すると実際の初期設定等のプログラムを実行した後に、遅延処理としてソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延する。ランプ制御基板３７は、メイン制御基板４４よりも短い遅延時間を設定し、この遅延時間が経過した時点で、ＣＰＵ７０は、７セグメントＬＥＤ７５にＲＡＭクリアスイッチ６０を押下操作するタイミングをカウントダウン表示する。これにより、メイン制御基板４４の起動が長時間かかる遊技機であっても、ＲＡＭクリアスイッチ６０を長い間押し続けなければならないという手間が省ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチンコ機等の遊技機に係わり、特に電源が遮断されても遊技機を制御する制御手段の記憶装置の記憶内容をバックアップできると共に、そのバックアップした記憶装置の記憶内容を強制的に消去して初期化する記憶消去手段を備えた遊技機に関する。
【背景技術】
【０００２】
従来より、パチンコ機等の遊技機は、遊技内容を主に実行するためのメイン制御基板や、このメイン制御基板からの指示（コマンド）に従って遊技内容を補助的に実行するための複数種類のサブ制御基板が設けられている。サブ制御基板には、遊技球の払出を制御する払出制御基板の他、図柄合わせゲーム（スロットゲーム）を行う液晶等の表示装置を制御する表示制御基板、ランプやＬＥＤ等の点灯態様を制御するランプ制御基板、さらにはスピーカ等から所望の音楽や音声等を発生させる音制御基板等がある。なお、これらの制御基板は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を中心としたマイクロコンピュータが搭載されるようになっている。
【０００３】
ところで、近年、遊技機には、閉店時や停電時等に当該遊技機に供給される電源電圧が遮断されると、その遮断時点における遊技情報をＲＡＭ等の記憶装置（以下、単にＲＡＭともいう）に記憶保持させるバックアップ機能が設けられているものがある。このバックアップ機能によれば、復電後にはＲＡＭに記憶保持させた遊技情報に基づいて、遊技を電源電圧が遮断される直前の状態から再開させることができるため、例えば営業時間中の停電事故による遊技者への不利益を防止することが可能になる。
【０００４】
しかし、その一方では、バックアップ機能により記憶保持させた遊技情報を消去してＲＡＭを初期化したい場合もある。このような場合としては、例えば、前日に大当り確率が高確率状態のまま閉店時間を迎え、翌日の開店時には高確率状態で遊技が開始される場合や、あるいは、遊技機を工場から出荷する場合等が考えられる。前者の場合には、そのまま開店時から高確率状態で遊技が開始されると、遊技店は不利益を被ることになり、また後者の場合には、確実に遊技機の状態を初期状態にしておきたいからである。
【０００５】
そこで、このようなバックアップ機能を搭載した遊技機に、開店時等にバックアップされたＲＡＭの記憶内容を強制的に消去して初期化するクリアスイッチを設けた技術が提案されている。この技術では、開店時等にクリアスイッチを継続してオン操作しながら電源スイッチを入れる（以下、「電源投入」ともいう）ことで、バックアップされたＲＡＭの記憶内容を消去するようになっており、これによりクリアスイッチの誤操作による不用意なＲＡＭの初期化も防止するようになっている（例えば、特許文献１参照、以下従来技術という）。
【特許文献１】特開２００１−３４６９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかして、最近の遊技機においては、遊技演出の興趣向上のために、液晶等の表示装置をはじめとするサブ制御基板が高性能化されてきており、電源投入時からサブ制御基板が全て立ち上がるまでの時間が長くなっている（例えば１０秒前後）。上述したように、各サブ制御基板は、メイン制御基板からのコマンドに従って動作するので、従って電源投入後、各サブ制御基板が確実にメイン制御基板からの最初のコマンドを受信できるよう、メイン制御基板はサブ制御基板が全て立ち上がった後に起動するようになっている。
【０００７】
なお、本文において「立ち上がる」とは、各種制御基板が電源投入されたときや停電が復旧復帰したとき等の復電時に、ＣＰＵが初期設定等のプログラム処理を終了した時点を言い、この状態ではサブ制御基板は、メイン制御基板からのコマンドを受信できる状態であり、一方「起動」とは、各種制御基板が電源投入されたときや停電が復旧復帰したとき等の復電時に、ＣＰＵが初期設定等のプログラム処理を開始する時点を言い、この状態ではサブ制御基板は、メイン制御基板からのコマンドを受信できない状態である。
【０００８】
しかしながら、上記従来技術では、メイン制御基板のＲＡＭをクリアスイッチにより初期化する場合、少なくとも電源投入時からメイン制御基板が起動するまでの間、クリアスイッチをオン操作し続けなければならず、従ってこのようにサブ制御基板が高性能化されている遊技機においてメイン制御基板のＲＡＭを初期化する場合には、長時間クリアスイッチをオン操作し続けなければならないという煩わしい作業が必要となる。特に、相当数の遊技機のＲＡＭを初期化しなければならない開店時には、他の準備作業も多く店員の負担は大きくなる。
【０００９】
本発明は、このような課題を解決するためになされたもので、その目的とするところは、バックアップされた遊技機を制御する制御手段の記憶装置の記憶内容をクリアスイッチにて消去するときに、クリアスイッチを操作する者の作業負担を軽減することのできる遊技機を提供することにある。
【課題を解決するための手段】
【００１０】
このような問題を解決するために、本発明の遊技機は、請求項１に記載したように、遊技の制御を行う主制御手段と、該主制御手段からの指令信号に基づいて各種遊技装置の制御を行う副制御手段と、前記主制御手段及び前記副制御手段に所定の作動電源を生成して供給する電源手段と、該電源手段からの電源供給開始時に、前記主制御手段を前記副制御手段よりも遅れて立ち上げる遅延手段と、前記主制御手段の遊技制御に係わる遊技情報を記憶する記憶手段と、前記電源手段からの電源供給が遮断された場合に、前記記憶手段にバックアップ用電源を供給するバックアップ電源供給手段と、オン操作することによりクリア信号を前記主制御手段に出力するためのクリアスイッチと、前記主制御手段が立ち上ったときに該クリア信号が入力されていることに基づいて、前記記憶手段が記憶している遊技情報を消去する記憶消去手段と、を備えた遊技機において、前記クリアスイッチをオン操作させるタイミングに係わる情報を所定の報知装置に報知させるマイクロコンピュータ等で構成される報知制御手段を備え、該報知制御手段は、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、前記主制御手段が立ち上がる所定時間前まで所定のプログラム処理を実行することにより遅延させる報知制御遅延処理手段を備え、前記報知制御手段は、該報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、前記報知装置に前記クリアスイッチをオン操作させるタイミングに係わる情報を報知させるようにしたことを特徴とする。
【００１１】
また、請求項２に記載の遊技機は、請求項１に記載の遊技機において、前記クリアスイッチは、押下操作されている間だけオン状態となるプッシュボタンタイプであることを特徴とする。
【００１２】
また、請求項３に記載の遊技機は、請求項１または請求項２に記載の遊技機において、前記主制御手段及び前記副制御手段は、それぞれマイクロコンピュータを備え、前記遅延手段は、電源供給開始時に前記主制御手段における初期設定終了後に実行されるプログラム処理の開始時期を、前記副制御手段が立ち上ってから所定時間経過するまで所定のプログラム処理を実行することにより遅延させる主制御遅延処理手段とし、前記報知制御手段は、前記報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、前記報知装置に前記クリアスイッチをオン操作させるタイミングに係わる情報を報知させるようにしたことを特徴とする。
【００１３】
また、請求項４に記載の遊技機は、請求項３に記載の遊技機において、遊技者に遊技媒体の払出を行う遊技媒体払出装置を備え、前記副制御手段は、該遊技媒体払出装置を制御する払出制御手段を含み、該払出制御手段は、払出制御に係わる情報を記憶する払出記憶手段を備え、前記バックアップ電源供給手段は、前記電源手段からの電源供給が遮断された場合に、前記払出記憶手段にもバックアップ用電源を供給するものとし、前記主制御遅延処理手段が実行する所定の前記プログラム処理は、前記遊技媒体払出装置から払出された遊技媒体の払出数をチェックする処理としたことを特徴とする。
【００１４】
また、請求項５に記載の遊技機は、請求項３または請求項４に記載の遊技機において、前記報知制御手段は、前記副制御手段としたことことを特徴とする。
また、請求項６に記載の遊技機は、請求項１乃至請求項５の何れかに記載の遊技機において、前記報知装置は表示装置または／及び音声装置であるとし、前記報知制御手段は、該表示装置または／及び該音声装置に前記クリアスイッチをオン操作させるタイミングを所定の報知態様にて報知させるようにしたことを特徴とする。
【００１５】
また、請求項７に記載の遊技機は、請求項６に記載の遊技機において、前記報知態様を予め複数設け、該複数設けた報知態様の中から所望の報知態様を選択できる選択手段を設けたことを特徴とする。
【００１６】
また、請求項８に記載の遊技機は、請求項１乃至請求項７の何れかに記載の遊技機において、前記記憶消去手段により前記記憶手段が記憶していた遊技情報が消去されたときは、前記主制御手段は、前記報知制御手段にクリア成信号を出力し、前記報知制御手段は、該クリア成信号を入力した場合には、前記記憶手段が記憶していた遊技情報が消去された旨を前記報知装置に報知させることを特徴とする。
【発明の効果】
【００１７】
請求項１の発明では、主制御手段は遊技の制御を行い、副制御手段は、主制御手段からの指令信号（例えばストローブ信号やコマンド信号等）に基づいて各種遊技装置の制御を行う。例えば遊技機がパチンコ機の場合には、各種遊技装置としては、表示装置、球払出装置、打球発射装置、電動役物、発光装置、音声装置等が挙げられる。
【００１８】
そして電源手段から主制御手段及び副制御手段に所定の作動電源の供給が開始されると（例えば電源スイッチをオンにしたときや停電が復旧復帰したとき）、主制御手段は、遅延手段により副制御手段よりも遅れて立ち上がるようになっており、これにより副制御手段は、確実に主制御手段からの指令信号を受信することができる。即ち、電源の供給が開始されると、副制御手段が主制御手段からの最初の指令信号を確実に受信できるようになっており、従って副制御手段は主制御手段からの指令信号を取りこぼすことはない。
【００１９】
なお、副制御手段が複数ある場合には、主制御手段の立ち上がる時期は、主制御手段からの指令信号を受け取れる状態になるまでの時間、即ち電源の供給が開始されてから立ち上がるまでの時間が最も遅い副制御手段を対象に設定される。例えば、最近のパチンコ機では、立ち上がるまでの時間が最も遅い副制御手段としては表示装置を制御する表示制御手段が挙げられ、この場合、電源の供給が開始されてから主制御手段が立ち上がる時間は１０秒以上に設定される機種もある。
【００２０】
ここで、主制御手段は、遊技制御に係わる遊技情報を記憶手段に記憶するようになっており、この記憶手段は、電源手段からの電源供給が遮断された場合には（例えば電源スイッチをオフにしたときや停電が発生したときには）、バックアップ電源供給手段によりバックアップ用電源が供給されるようになっている。つまり主制御手段の記憶手段は、電源供給が遮断された場合には、バックアップされてその記憶内容が保持されるようになっている。
【００２１】
また、記憶手段が記憶している遊技情報を消去したいときは、クリアスイッチをオン操作することによりクリア信号を主制御手段に出力するのであるが、これは、記憶消去手段により、主制御手段が立ち上ったときにクリア信号が入力されていることに基づいて、記憶手段が記憶している遊技情報を消去するようになっている。つまり、電源の供給が開始されて主制御手段が立ち上ったときにクリアスイッチがオン操作されていれば、記憶手段の記憶内容は消去される。
【００２２】
そしてこのような構成において、本発明の遊技機は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を中心としたマイクロコンピュータ等で構成される報知制御手段を備え、この報知制御手段が、クリアスイッチをオン操作させるタイミングに係わる情報を所定の報知装置に報知させる。
【００２３】
ここで報知制御手段は、報知制御遅延処理手段を備え、この報知制御遅延処理手段が、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、主制御手段が立ち上がる所定時間前まで所定のプログラム処理を実行することにより遅延させる。つまり、報知制御遅延処理手段は、電源供給開始時の初期設定終了後に所定のプログラム処理を実行することで、本来初期設定終了後に実行されるプログラム処理の開始時期を遅延させている。そして、この報知制御遅延処理手段が行う遅延処理、即ち所定のプログラム処理は、主制御手段が立ち上がる所定時間前まで実行されることになる。
【００２４】
これは換言すれば、見かけ上、初期設定の終了時期を遅延することになり、即ち報知制御手段は、この報知制御遅延処理手段が行う遅延処理が終了すると立ち上がることになる。そして、この報知制御手段が立ち上がる時期は、主制御手段が立ち上がる所定時間前となっている。なお、報知制御遅延処理手段が行う遅延処理としての所定のプログラム処理は、種々考えられ、例えば、汎用レジスタに遅延時間に相当する値を設定し、レジスタの値を−１（ディクリメント）する処理を、レジスタの値が０になるまで繰り返す処理等が挙げられる。
【００２５】
そして報知制御手段は、この報知制御遅延処理手段が実行する遅延処理としての所定のプログラム処理が終了したとき、報知装置にクリアスイッチをオン操作させるタイミングに係わる情報を報知させる。即ち、報知装置は、電源の供給が開始されて主制御手段が立ち上ったときにクリアスイッチがオン操作されているように、主制御手段が立ち上がる所定時間前にクリアスイッチをオン操作させるタイミングに係わる情報を報知する。
【００２６】
以上のような構成による請求項１の発明によれば、バックアップされている記憶手段の記憶内容をクリアスイッチをオン操作して消去する際、報知装置からの報知により、クリアスイッチの操作者はクリアスイッチをオン操作するタイミングが判るようになり、その結果、適切にクリアスイッチを操作することができるようになる。これにより、バックアップされている記憶手段の記憶内容を確実に消去することが可能となる。
【００２７】
また、ソフトウェアによる遅延処理としての所定のプログラム処理の実行時間は、容易に変更することができるので、即ち報知装置からのクリアスイッチをオン操作させるタイミングに係わる情報の報知時期は、簡単なプログラムの変更で容易に実行することができるので、極めて使い勝手がよい。
【００２８】
また、この遅延処理をソフトウェアによるプログラム処理により実行するようにしたことで、遅延処理を行うためのハードウェア資源（例えば遅延回路）が不要となり、開発者の回路設計を容易にすると共に、コストダウンがはかれる。さらに、ハードウェア資源が不要になることで、その分遊技機の活用できるスペースが増え、その結果、遊技機の限られたスペースを有効に活用することが可能となる。
【００２９】
また、請求項２に記載の遊技機は、請求項１に記載の遊技機において、クリアスイッチを、押下操作されている間だけオン状態となるプッシュボタンタイプ（リターンタイプ）としている。記憶手段の記憶内容をクリアすると、その時点で遊技機の状態が初期状態に戻ることを意味し、従ってクリアスイッチをオンオフ操作するとその状態を保持するタイプ（モメンタリタイプ）とした場合には、誤操作により不用意に記憶手段の記憶内容を消去してしまう蓋然性が高くなる。
【００３０】
その点、クリアスイッチをリターンタイプとした場合には、不用意な誤操作は低減されるが、一方では、クリアスイッチを押し続けなければクリア信号が送出されず、従って記憶手段の記憶内容をクリアする作業が煩雑となる。特に、電源の供給が開始されてから主制御手段が立ち上がるまでの時間が長くなっている場合には、従来であればリターンタイプのクリアスイッチは、いつ主制御手段が立ち上がるかわからないので、電源の供給が開始されてから主制御手段が立ち上がるのを確認するまでの長い時間押し続けなければならない。
【００３１】
ところが本発明によれば、報知装置からの報知により、クリアスイッチの操作者はクリアスイッチをオン操作するタイミングが判るようになっている。従って、例え電源の供給が開始されてから主制御手段が立ち上がるまでの時間が長くなっている場合であっても、クリアスイッチを長い時間押し続けなければならないといった手間が省け、これにより、クリアスイッチがリターンタイプであってもその操作時間が短縮され、作業性が向上する。即ち、本発明によれば、記憶手段の記憶内容をクリアする場合、不用意な誤操作を防止しつつその作業性が向上するという極めて顕著な効果を奏する。
【００３２】
また、請求項３に記載の遊技機は、請求項１または請求項２に記載の遊技機において、主制御手段及び副制制御手段は、それぞれＣＰＵ、ＲＯＭ、ＲＡＭ等を中心としたマイクロコンピュータを備えている。そして電源手段からの電源供給開始時に、主制御手段を副制御手段よりも遅れて立ち上げる遅延手段を主制御遅延処理手段とし、この主制御遅延処理手段が、電源供給開始時に主制御手段における初期設定終了後に実行されるプログラム処理の開始時期を、副制御手段が立ち上ってから所定時間経過するまで所定のプログラム処理を実行することにより、主制御手段を副制御手段よりも所定時間遅れて立ち上げる。
【００３３】
つまり、主制御手段は、報知制御手段と同様に、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、所定のプログラム処理を実行することにより副制御手段が立ち上ってから所定時間経過するまで遅延させている。これは換言すれば、見かけ上、初期設定の終了時期を遅延することになり、即ち主制御手段は、この主制御遅延処理手段が行う遅延処理が終了すると、副制御手段よりも所定時間遅れて立ち上がることになる。なお、主制御遅延処理手段が行う遅延処理としての所定のプログラム処理は、上記した報知制御遅延処理手段が行う遅延処理としての所定のプログラム処理と同様である。そして報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、報知制御手段は、報知装置にクリアスイッチをオン操作させるタイミングに係わる情報を報知させる。
【００３４】
このような構成による請求項３の発明によれば、報知制御手段は、主制御遅延処理手段と同様な構成の報知制御遅延処理手段が実行する遅延処理としてのソフトウェアによるプログラム処理に基づいて、報知装置にクリアスイッチをオン操作させるタイミングに係わる情報を報知するようになっているので、即ち報知制御手段は、主制御手段と同様な構成の遅延処理手段によって遅延時間を判断するので、報知装置が報知するクリアスイッチのオン操作のタイミングを、高い精度でほとんど誤差なく実行することができる。
【００３５】
また、請求項４に記載の遊技機は、請求項３に記載の遊技機において、遊技者に遊技媒体の払出を行う遊技媒体払出装置を備えており、この遊技媒体払出装置により、遊技者に遊技媒体の払出が行われる。例えば、遊技機がパチンコ機の場合には、遊技媒体はパチンコ球であり、遊技の報賞として、あるいは金員の投入等に基づいてこの払出装置からパチンコ球が払出されるようになっている。
【００３６】
ここで遊技媒体払出装置を制御する払出制御手段は、主制御手段からの指令信号に基づいて動作する副制御手段の一つであり、つまり払出制御手段は、主制御手段からの指令信号に基づいて遊技媒体払出装置の制御を行う。そして払出制御手段は、払出制御に係わる情報を記憶する払出記憶手段を備えており、この払出記憶手段は、主制御手段の記憶手段と同様に、電源手段からの電源供給が遮断された場合には（例えば電源スイッチをオフにしたときや停電が発生したときには）、バックアップ電源供給手段によりバックアップ用電源が供給されるようになっている。つまり本発明の遊技機では、主制御手段の記憶手段及び払出制御手段の払出記憶手段は、電源供給が遮断された場合には、両者共にバックアップされてその記憶内容が保持されるようになっている。
【００３７】
そしてこのような構成において、本発明の遊技機は、主制御遅延処理手段が実行する遅延処理としての所定のプログラム処理は、遊技媒体払出装置から払出された遊技媒体の払出数をチェックする処理としている。つまり、主制御手段は、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、遊技媒体払出装置から払出された遊技媒体の払出数をチェックする処理を繰り返し実行して遅延時間を作成することにより、副制御手段が立ち上ってから所定時間経過するまで遅延させている。
【００３８】
このような構成による請求項４の発明によれば、主制御手段が立ち上がる前に、副制御手段としての払出制御手段が立ち上がって、払出記憶手段に記憶されていた未払いの総払出球数に基づいて遊技媒体払出装置が遊技媒体を払出してしまった場合でも、主制御手段は正確な未払いの総払出球数を把握することができ、これにより主制御手段は、以後の処理において、遊技場と遊技者双方に不利益を与えることなく適切に実行することができる。即ち、主制御手段の記憶手段及び払出制御手段の払出記憶手段の両者を共にバックアップしてその記憶内容を保持しつつ、このような未払いの払出球数も適正に管理することで、例え停電等で電源が遮断された場合であっても、電源の供給が再開されたときには、遊技状態を電源が遮断される前の状態により近い状態で戻すことができ、その結果、遊技場及び遊技者共に不利益を被ることを防止することができる。
【００３９】
また、請求項５に記載の遊技機は、請求項１乃至請求項４の何れかに記載の遊技機において、報知制御手段は、副制御手段としている。副制御手段は、もともと遊技機に設けられている必須の構成であり、即ち、本発明では、既存の副制御手段を利用して、クリアスイッチをオン操作させるタイミングに係わる情報を報知するようになっている。従って、このような構成の請求項５の発明によれば、遊技機に新たな報知制御手段を加える必要がなく、これにより遊技機の構成が簡易となりコストダウンがはかれると共に、遊技機の限られたスペースを有効に活用することが可能になるという顕著な効果を奏する。
【００４０】
また、請求項６に記載の遊技機は、請求項１乃至請求項５の何れかに記載の遊技機において、報知制御手段は、報知装置としての表示装置または／及び音声装置に、クリアスイッチをオン操作させるタイミングを所定の報知態様にて報知させる。ここで所定の報知態様としては、例えばカウントダウンやカウントアップの表示や音声等が挙げられ、クリアスイッチの操作者は、この表示装置または／及び音声装置に合わせてクリアスイッチをオン操作するようにすればよい。
【００４１】
例えば、電源供給開始から主制御手段が立ち上がるまでの時間が１０秒とすれば、クリアスイッチをオン操作させるタイミングに係わる情報を、電源供給開始から５秒後に開始し、それからカウントダウンやカウントアップ等の報知を、主制御手段が立ち上がる時間まで行うようにすればよい。このようにすれば、さらにクリアスイッチの操作が容易になる。即ち、クリアスイッチの操作者は、クリアスイッチのオン操作するタイミングに失敗することなく確実に実行できる。なお表示装置または／及び音声装置は、既存のものを利用してもよいし、新たに設けるものであってもよい。
【００４２】
また、請求項７に記載の遊技機は、請求項６に記載の遊技機において、報知態様を予め複数設けておき、選択手段により、これら複数設けた報知態様の中から所望の報知態様を選択する。例えば、カウントダウン報知からカウントアップへの変更というように、好みに応じて報知態様を変更することが可能となる。なお報知装置としての複数種類の装置（例えば表示装置と音声装置）を備えている場合には、全ての報知装置に報知させるか、あるいは、特定の報知装置に報知させるかを選択できるようにするとよい。
【００４３】
また、請求項８に記載の遊技機は、請求項１乃至請求項７の何れかに記載の遊技機において、主制御手段は、クリアスイッチのオン操作に基づき記憶消去手段により記憶手段が記憶していた遊技情報が消去されたときは、報知制御手段にクリア成信号を出力する。そして報知制御手段は、このクリア成信号を入力した場合には、記憶手段が記憶していた遊技情報が消去された旨を報知装置に報知させる。
【００４４】
従って、クリアスイッチの操作者は、報知装置から記憶手段が記憶していた遊技情報が消去された旨が報知されたときは、クリアスイッチをオフ操作するようにすればよい。即ち、本発明によれば、クリアスイッチの操作者は、バックアップされている記憶手段の記憶内容をクリアスイッチを操作して消去する作業を行う際、クリアスイッチをオン操作するタイミングとクリアスイッチをオフ操作するタイミングの両方が判ることになり、これによりクリアスイッチの操作時間を極めて短縮させ、クリアスイッチ操作者の作業負担を軽減することがでるという顕著な効果を奏する。
【発明を実施するための最良の形態】
【００４５】
以下に、本発明の実施の形態を図を用いて説明する。
図１は、遊技機１の全体正面図である。本実施形態の遊技機１は、図１に示すように、図示しない遊技島に固定される外枠２２と、この外枠２２に開閉自在に取り付けられた内枠２３とから構成されており、内枠２３には、遊技者にパチンコ遊技を提供する遊技盤２１と、遊技者が操作することにより後述する打球発射装置４３を作動させる打球操作ハンドル２と、打球発射装置４３によって打ち出された遊技球を誘導する打球誘導レール３と、打ち出された遊技球が一定範囲内で飛球するよう設けられた遊技領域形成レール４と、打球誘導レール３及び遊技領域形成レール４によって囲われた遊技領域５と、遊技領域形成レール４の先端に取り付けられ遊技領域５に打ち出された遊技球が打球誘導レール３と遊技領域形成レール４の間の発射径路に後戻りするのを防止する戻り球防止弁２４と、遊技領域５に打ち出された遊技球を不測の方向へ変化を与える風車２０と、特別図柄が回転する様子を示す擬似的な表示（以下、スクロール表示ともいう）を行う液晶表示ディスプレイ（ＬＣＤ）等で構成された特別図柄表示装置６と、遊技球が入賞することによって特別図柄表示装置６に特別図柄のスクロール表示を開始させる始動入賞口（電動チューリップ）１１と、特別図柄表示装置６が特別図柄のスクロール表示中に遊技球が始動入賞口１１へ入賞した場合に、当該スクロール表示が終了した後に、あと何回変動表示するか（通常最高４回）を遊技者に報知するための保留記憶の点灯表示を順次行う４つの保留ＬＥＤ２５と、特別図柄表示装置６の画像表示部において３つの特別図柄をそれぞれ個別に表示する左図柄表示部８、中図柄表示部９、右図柄表示部１０と、特別図柄表示装置６における表示結果が予め定められた態様（大当り）になった場合、遊技者に有利に開口される大入賞口（アタッカ）７と、遊技球を打球発射装置４３に供給するための打球供給皿１２と、打球供給皿１２に入りきらない球を貯留することができると共に、図示しない貯留球箱に遊技球を移動できるようになっている余剰球受皿１３と、入賞することによって賞球が払い出される普通入賞口１４と、入賞に対する賞球の払い出しや球詰まり、異常等を報知したり、遊技状態が所定の状態（例えば大当り）になったときに点滅等して演出効果を高める遊技効果ランプ１５と、遊技領域５の最下部に設けられた遊技球を回収するアウト口１６と、内枠２３に開閉自在に設けられたガラス扉枠１７と、一桁の普通図柄を表示し、その普通図柄が予め定められた普通図柄（当り）である場合、始動入賞口１１としての電動チューリップの羽根を開放する７セグメントＬＥＤ等で構成された普通図柄表示装置１８と、遊技球が通過することによって普通図柄表示装置１８に普通図柄の変動表示を開始させる普通図柄作動ゲート１９と、普通図柄表示装置１８が普通図柄の変動表示中に遊技球が普通図柄作動ゲート１９を通過した場合に、当該変動表示が終了した後に、あと何回変動表示するか（通常最高４回）を遊技者に報知するための保留記憶の点灯表示を順次行う４つの保留ＬＥＤ２６等とによって構成されている。
【００４６】
この様に構成される遊技機１は、まず、遊技者の打球操作ハンドル２の操作により、打球発射装置４３から遊技球が発射され、打球誘導レール３と遊技領域形成レール４の間を通って遊技球が遊技盤２１上の遊技領域５に打ち出される。そして、遊技球は遊技領域５を自重により落下し、落下する過程においては、遊技盤２１に植設される図示しない遊技釘や風車２０によって落下する方向に変化を与えられ、始動入賞口１１や普通入賞口１４に入賞したり、普通図柄作動ゲート１９を通過したり、全ての入賞口に入賞しなかった場合には、アウト口１６に回収されるようになっている。
【００４７】
遊技球が始動入賞口１１に入賞した場合には、所定の賞球を遊技者に与えると共に、後述する始動入賞検出センサ１１６によって遊技球を検出し、特別図柄表示装置６の各図柄表示部８、９、１０に特別図柄をスクロール表示させ、所定時間後に左図柄表示部８、右図柄表示部１０、中図柄表示部９の順に特別図柄を停止させて抽選するスロットゲームを行い、左図柄表示部８の特別図柄と右図柄表示部１０の特別図柄とが停止した時点で大当りを構成する特別図柄の組合せ（例えば、左図柄表示部８の特別図柄と右図柄表示部１０の特別図柄とが同一の特別図柄の組合せ）である場合にはリーチとなり、特別図柄表示装置６にて所定のリーチアクションが表示されるようになっており、その後中図柄表示部９の特別図柄が停止した時点で確定表示された特別図柄が予め定められた特別図柄の組合せである場合には大当りとなり、大入賞口７としてのアタッカを所定の態様で開放するようになっており、これら以外の特別図柄の組合せである場合には、はずれとなる。なお、大当りになる特別図柄の組合せには、次回の大当りが発生するまで大当りになる確率が上昇する高確率状態（所謂確率変動状態）になるものが含まれている。
【００４８】
また、遊技球が普通入賞口１４に入賞した場合には、所定の賞球が遊技者に与えられる。また、遊技球が普通図柄作動ゲート１９を通過した場合には、後述する作動ゲート検出センサ１２１によって遊技球を検出し、普通図柄表示装置１８に普通図柄を変動表示させて抽選を行い、確定表示された普通図柄が予め定められた普通図柄である場合には当りとなり、始動入賞口（電動チューリップ）１１の羽根を所定時間開放するようなっている。
【００４９】
次に、遊技機１の裏面に配置されている各基板について説明する。図２は、遊技機１の全体裏面を示す略図である。５０は機構板であり、前記した内枠２３に図示しないヒンジ等で開閉自在に取り付けられおり、その略中央上部には遊技盤２１の裏面部が臨むように開口部５３が設けられている。機構板５０の上部には、遊技島から供給される遊技球を貯留する球貯留タンク５１が設けられ、球貯留タンク５１に供給された遊技球はタンクレール５２を通って賞球払出装置４１に至り、上記したように始動入賞口１１や普通入賞口１４等への遊技球の入賞に基づいて、賞球払出装置４１が駆動して所定の賞球が遊技者に払い出される。また、賞球払出装置４１は、遊技者の金員の投入やプリペイドカード挿入後の球貸スイッチの操作等によっても駆動し、所定数の遊技球の貸出（貸球）も行う。
【００５０】
開口部５３には、遊技機１に取り付けられた特別図柄表示装置６が臨んでおり、特別図柄表示装置６の裏面側には、表示制御基板３９が特別図柄表示装置６に一体的に取り付けられている。また、機構板５０の略下部には、メイン制御基板４４、払出制御基板４０、発射制御基板４２、電源基板３６、ランプ制御基板３７、音声制御基板３８がそれぞれ取り付けられており、一方機構板５０の上部右隅には、ターミナル基板４５が取り付けられている。
【００５１】
図３は、遊技機１の主な回路構成を示すブロック図である。まず、遊技を実行するうえで中心的な役割を果たすメイン制御基板４４は、遊技進行の制御プログラムを実行する８ビットのＣＰＵ１０２、ＣＰＵ１０２が実行する制御プログラムを格納するＲＯＭ１０３及びＣＰＵ１０２が処理するデータを一時的に記憶するＲＡＭ１０４を備えている。またメイン制御基板４４は、入力回路１０１、出力回路１１０及びこれらを接続するバス１１５（データバス、アドレスバス、コントロールバス等）とを備えており、入力回路１０１を介して取得した各センサやスイッチからの信号に基づいて、ＣＰＵ１０２が出力回路１１０に接続されている後述するサブ制御基板やその他の各種回路、機器等を制御するための所定の制御プログラムを実行する。
【００５２】
入力回路１０１には、始動入賞口１１に設けられた遊技球の入賞を検出すると特別図柄変動開始信号を送る始動入賞検出センサ１１６と、始動入賞口１１に入賞した遊技球を検出するカウントスイッチ１２３と、普通図柄作動ゲート１９に設けられた遊技球の通過を検出すると普通図柄変動開始信号を送る作動ゲート検出センサ１２１と、大入賞口７を開放することにより大入賞口７内に入賞した遊技球を検出するカウントスイッチ１１７と、打球操作ハンドル２が回動操作されて遊技球が発射される時にオンする打球操作ハンドルスイッチ１１９と、打球操作ハンドル２の所定箇所に設けられ押圧操作することにより打球発射装置４３の作動をオフさせて遊技球の発射を停止する打球操作ストップスイッチ１２０と、各入賞口に入賞した遊技球をセーフ球としてカウントし遊技球を賞品として払い出すために必要なセーフ信号を出力するセーフ球検出センサ１２２と、賞球払出装置４１から払い出された賞球や貸球としての遊技球をカウントするための払出球検出センサ１２４とが接続されている。
【００５３】
出力回路１１０には、遊技盤面に配備されているＬＥＤ（例えば、保留ＬＥＤ２５や保留ＬＥＤ２６）や各種表示ランプ（例えば、遊技効果ランプ１５）等を点灯／点滅制御するランプ制御基板３７と、大入賞口７としてのアタッカを開口動作するためのソレノイド１０６と、始動入賞口１１としての電動チューリップを開放動作するためのソレノイド１０７と、スピーカ１１３より各種の効果音を拡声させるための音声制御を行う音声制御基板３８と、図示しないホール管理コンピュータ等に接続され、メイン制御基板４４からの各種情報（例えば大当りや賞球、貸球等に係わる情報）等を遊技機１外部に出力する外部情報端子１０９が設けられたターミナル基板４５とが接続されている。その他、出力回路１１０には、遊技領域５に向けてパチンコ球を弾発するための打球発射装置４３の動作停止と動作停止解除とを制御する発射制御基板４２が接続されている。
【００５４】
また、出力回路１１０には、払出制御基板４０及び表示制御基板３９が接続されている。払出制御基板４０は、賞球払出装置４１を駆動制御し、賞球や貸球の払出制御を行う。表示制御基板３９は、ＬＣＤとしての特別図柄表示装置６に表示する画像及び７セグＬＥＤとしての普通図柄表示装置１８に表示する数字等を制御する。
【００５５】
これらランプ制御基板３７、音声制御基板３８、表示制御基板３９、払出制御基板４０、発射制御基板４２は、遊技を実行するうえで補助的な役割を果たすサブ制御基板として機能し、これらのサブ制御基板３７、３８、３９、４０、４２は、図示していないが、メイン制御基板４４と同様にＣＰＵ、ＲＯＭ、ＲＡＭ等を主とするマイクロコンピュータを備え、メイン制御基板４４からの一方向の指令（コマンド信号等）に基づいて動作する。なお、表示制御基板３９のＣＰＵは３２ビットのものが、その他のサブ制御基板３７、３８、４０、４２は８ビットのものが使用されている。
【００５６】
例えば、払出制御基板４０は、払出制御用ＣＰＵ、この払出制御用ＣＰＵの作業領域やメイン制御基板４４からの各賞球（貸球）コマンドに対応した賞球（貸球）数等を記憶保持するための記憶エリアを備えたＲＡＭ及び制御データ及び賞球（貸球）払出しのための制御プログラム等が記憶されたＲＯＭなどを備えている。即ち払出制御基板４０は、メイン制御基板４４のＣＰＵ１０２から一方向のストローブ信号や払出制御用コマンド信号等の制御信号を図示しない入力回路を介して受け、ストローブ信号が入力されると、払出制御用ＣＰＵは払出制御用コマンドを認識し、賞球払出装置４１を駆動制御して賞球（貸球）の払出制御を行う。
【００５７】
また例えば、表示制御基板３９は、膨大なデータを高速処理するためのＯＳ等を読み込んで表示制御プログラムを実行するＣＰＵ、ＣＰＵが実行する表示制御プログラムを格納するＲＯＭ及びＣＰＵの作業領域を構成するＲＡＭ、ＬＣＤとしての特別図柄表示装置６に表示する画像を制御するＶＤＰ、ＶＤＰが読み出す各コマンドに対応した表示制御データ（変動パターン等）及びキャラクタや図柄や背景等が記憶された画像データ用のＣＧＲＯＭ及びＶＤＰが処理する画像データ等を一時的に記憶保持するための記憶エリアを備えたＶＲＡＭ等を備えている。
【００５８】
即ち表示制御基板３９は、メイン制御基板４４のＣＰＵ１０２から一方向のストローブ信号や表示制御用コマンド信号等の制御信号を図示しない入力回路を介して受け、ストローブ信号が入力されると、表示制御用ＣＰＵは表示制御用コマンドを認識する。するとＶＤＰは、この表示制御用コマンドに対応するデータエリアから表示制御データ及びキャラクタや図柄や背景等をＣＧＲＯＭから読み出し、上記画像データを一時記憶するＶＲＡＭに格納する。そしてＶＤＰは、この格納された画像データを、表示順がくるとＶＲＡＭから読み出し、ＣＰＵ１０２からの指令に応じて所定の態様でＬＣＤ（特別図柄表示装置６）に表示する。
【００５９】
このように、メイン制御基板４４からサブ制御基板３７、３８、３９、４０、４２へ制御信号（ストローブ信号やコマンド信号等）を一方向通信することにより、即ち、サブ制御基板３７、３８、３９、４０、４２からメイン制御基板４４への入力をなくすことにより、遊技機１全体の主な制御を司るメイン制御基板４４への入力を少なくして、メイン制御基板４４への不正な信号入力を極力排除でき、遊技場は適正な遊技を遊技者に提供できると共に、両者の通信に係わる回路構成やプログラムを簡素化でき、遊技機１を開発制作するうえで容易となりコストダウンにつながる。
【００６０】
なお、メイン制御基板４４や払出制御基板４０等を基板ＢＯＸに収納する場合には、この基板ＢＯＸを開けた痕跡が残るように所定の手段で封止する所謂かしめ構造を採用することが望ましい。これにより、さらにメイン制御基板４４や払出制御基板４０等への不正を排除することができるようになる。また、表示制御基板３９に接続された普通図柄表示装置１８は、メイン制御基板４４の出力回路１１０に直接接続しても良く、また、入力回路１０１に接続した打球操作ハンドルスイッチ１１９と打球操作ストップスイッチ１２０は、発射制御基板４２に直接接続するようにしてもよい。さらに、メイン制御基板４４の入力回路１０１に接続された払出球検出センサ１２４は、払出制御基板４０へも入力するようにしてもよい。これらは、各種装置の機能や配置及び各ＣＰＵの処理速度やＲＯＭ、ＲＡＭ等の記憶装置の容量等に応じて適宜設計すればよい。
【００６１】
次に、図４を参照しながら、本発明の要部回路構成について説明する。図３のブロック図では、主にメイン制御基板４４とサブ制御基板３７、３８、３９、４０、４２との回路構成を示したが、この図４のブロック図は、メイン制御基板４４とランプ制御基板３７及び電源基板３６の主な回路構成を示したものである。
【００６２】
まず電源基板３６は、図示しない遊技島に設けられた主電源（ＡＣ２４Ｖ）を、電源スイッチ５５を介して電源回路５６が受けており、電源回路５６は、この主電源を基にメイン制御基板４４やサブ制御基板３７、３８、３９、４０、４２等、遊技機１の各制御装置や駆動装置等に作動電源（例えば全波２４Ｖ、ＤＣ３０Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ）を生成して供給する。なお、電源スイッチ５５は、主電源ＡＣ２４Ｖの供給を手動操作でオンオフさせるもので、オンオフ操作されるとその状態を保持するタイプ（モメンタリタイプ）が用いられている。
【００６３】
また、電源回路５６には電源監視回路５７が接続されており、この電源監視回路５７は電源回路５６の主電源の電圧（２４Ｖ）が所定電圧Ｖ１（例えば１２Ｖ）以下に降下すると、メイン制御基板４４のＣＰＵ１０２のＮＭＩ端子（マスク不能割込端子）に停電信号を送出する（ハイレベルからローレベルに立ち下がる）ようになっている。即ち電源監視回路５７は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたとき、メイン制御基板４４へ停電信号を送出する。
【００６４】
さらに、電源基板３６には、コンデンサ等により構成されたバックアップ電源回路５９が設けられており、上述の停電信号は、このバックアップ電源回路５９にも電源監視回路５７から同時に送出されるようになっている。バックアップ電源回路５９は、メイン制御基板４４のＲＡＭ１０４に接続されており、電源監視回路５７からの停電信号を受信するとＲＡＭ１０４にバックアップ用電源を供給する。即ちバックアップ電源回路５９は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたときに、メイン制御基板４４のＲＡＭ１０４をバックアップする。
【００６５】
図中、５８はリセット回路であり、このリセット回路５８は電源監視回路５７に接続されており、停電の復旧復帰時や電源スイッチ５５オン操作時（電源投入時）等に、電源回路５６の主電源電圧が未だ所定電圧Ｖ１以下になっている状態では、メイン制御基板４４及びサブ制御基板３７、３８、３９、４０、４２のＣＰＵのリセット端子にリセット信号を送出（ローレベルの信号を出力）し、一方、主電源電圧が所定電圧Ｖ１より上昇したとき当該リセット信号の送出を停止する（ローレベルからハイレベルに立ち上がる）ようになっている。そしてメイン制御基板４４及びサブ制御基板３７、３８、３９、４０、４２は、リセット信号の送出が停止されると起動する。
【００６６】
また、上述したように、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたときには、メイン制御基板４４及びサブ制御基板３７、３８、３９、４０、４２のＣＰＵのリセット端子にリセット信号を送出する（ハイレベルからローレベルに立ち下がる）。この場合、メイン制御基板４４へのリセット信号は、上記した停電信号よりも、例えば７０ｍｓ程度遅れて入力される。メイン制御基板４４のＣＰＵ１０２は、この７０ｍｓの間はまだ正常に動作するので、この期間に後述する図６に示す停電処理を実行する。そしてメイン制御基板４４及びサブ制御基板３７、３８、３９、４０、４２は、リセット信号を受信すると動作を停止する。
【００６７】
ここでメイン制御基板４４は、リセット信号の送出が停止されて起動すると、後に詳述するが、実際の初期設定等のプログラムを実行した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延するようになっている。つまりこれは、換言すれば、メイン制御基板４４に対するリセット信号の送出の停止を、例えばハードウェアとしての遅延回路を介して所定時間遅延させることと同義である。
【００６８】
即ち、停電の復旧復帰時や電源スイッチ５５オン操作時に、リセット信号の送出が停止されることにより、メイン制御基板４４、サブ制御基板３７、３８、３９、４０、４２の各ＣＰＵは、ＲＯＭに記憶された制御プログラムに基づいて初期設定等のプログラムを実行するのであるが、上述したように、サブ制御基板３７、３８、３９、４０、４２はメイン制御基板４４からのコマンド信号等に基づいて遊技の制御を実行するようになっている。
【００６９】
従って、停電の復旧復帰時や電源スイッチ５５オン操作時に、サブ制御基板３７、３８、３９、４０、４２は、メイン制御基板４４から送信されてくる遊技に係わるコマンドデータ等を確実に受け取るためには、メイン制御基板４４よりも先にこの初期設定等のプログラムの実行を完了していることが必要となる。そこで、メイン制御基板４４の初期設定等のプログラムの実行をサブ制御基板３７、３８、３９、４０、４２よりも遅く終了させるために遅延時間ＴＡを設定し、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＡだけ遅延させているのである。
【００７０】
この遅延時間ＴＡは、本実施形態では約８秒であり、これはサブ制御基板の中で３２ビットＣＰＵやＶＤＰを備え、膨大なデータを高速処理するためのＯＳ等を読み込むことから最も初期設定等のプログラムの実行に時間を要する表示制御基板３９を考慮して設定されている。つまり、この遅延時間ＴＡは、サブ制御基板３７、３８、３９、４０、４２全てが確実に立ち上がった後、メイン制御基板４４が立ち上がって最初に送信する遊技に係わるコマンドデータ等を全てのサブ制御基板３７、３８、３９、４０、４２が確実に受け取れるタイミングに設定されている。
【００７１】
また電源基板３６には、メイン制御基板４４のＲＡＭ１０４に記憶保持される遊技に係わる各種の制御情報を消去（クリア）するためのＲＡＭクリアスイッチ６０が設けられており、このＲＡＭクリアスイッチ６０には、ＲＡＭクリアスイッチ６０がオン操作されているときにメイン制御基板４４のＣＰＵ１０２にＲＡＭクリア信号を継続して送出するＲＡＭクリアスイッチ回路６１が接続されている。
【００７２】
ＲＡＭクリアスイッチ６０は、押下操作されている間だけオン状態となるプッシュボタンタイプ（リターンタイプ）のものが用いられており、上述したメイン制御基板４４の見かけ上の初期設定等のプログラム処理が終了した時に、ＲＡＭクリアスイッチ６０がオン操作（押下操作）されていれば（ＲＡＭクリアスイッチ回路６１からＲＡＭクリア信号が送出されていれば）、メイン制御基板４４のＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）されるようになっている。即ち、メイン制御基板４４のＲＡＭ１０４をクリアするときは、電源スイッチ５５オン操作後（あるいは停電の復旧復帰後）、約８秒後にメイン制御基板４４が見かけ上の初期設定等のプログラム処理を終了した時点で、ＲＡＭクリアスイッチ６０がオン操作されていることが条件となる。
【００７３】
次にランプ制御基板３７は、ＣＰＵ７０と、ＣＰＵ７０が実行する制御プログラムを格納するＲＯＭ７１及びＣＰＵ７０が処理するデータを一時的に記憶するＲＡＭ７２等を主とする周知のマイクロコンピュータを備えている。また、ランプ制御基板３７は、ランプ・ＬＥＤ駆動回路７８を備えており、ＣＰＵ７０は、このランプ・ＬＥＤ駆動回路７８を駆動して保留ＬＥＤ２５や保留ＬＥＤ２６、及び遊技効果ランプ１５等を点灯／点滅制御する。
【００７４】
ここでランプ制御基板３７は、メイン制御基板４４と同様に、リセット信号の送出が停止されて起動すると、実際の初期設定等のプログラムを実行した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＢだけ遅延させるようになっている。この遅延時間ＴＢは、本実施形態では約３秒であり、これは遅延時間ＴＡよりも約５秒短い時間となっている。
【００７５】
つまり遅延時間ＴＢは、メイン制御基板４４の遅延時間ＴＡよりも短い時間に設定されるもので、他のサブ制御基板３８、３９、４０、４２とは無関係に設定される時間である。またランプ制御基板３７は、起動してから約３秒で立ち上がるようになっており、これはメイン制御基板４４が立ち上がる約５秒前となる。これにより、ランプ制御基板３７は、メイン制御基板４４が立ち上がって最初に送信する遊技に係わるコマンドデータ等を確実に受け取れることができる。
【００７６】
さらにランプ制御基板３７のＣＰＵ７０の図示しない出力回路には、ＬＥＤドライバ回路を介して７セグメントＬＥＤ７５及びＬＥＤ７６が接続されている。７セグメントＬＥＤ７５は、上記ＲＡＭクリアスイッチ６０をオン操作するタイミングをカウントダウン表示するものであり、一方、ＬＥＤ７６は、ＲＡＭクリアスイッチ６０のオン操作によりメイン制御基板４４のＲＡＭ１０４がクリアされたとき、メイン制御基板４４からのＲＡＭクリア成信号を受けて点灯するものである（ＲＡＭ１０４がクリアされなかったときは、ＬＥＤ７６は消灯のままである）。これについて図５参照しながら説明する。
【００７７】
図５は、電源投入時のメイン制御基板４４、ランプ制御基板３７及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。電源スイッチ５５がオン操作されて遊技機１に電源が投入されてると、リセット信号の送出が停止され（ローレベルからハイレベルに立ち上がる）、メイン制御基板４４及びランプ制御基板３７が起動する。つまりメイン制御基板４４及びランプ制御基板３７は、同時に起動する。
【００７８】
メイン制御基板４４及びランプ制御基板３７は、起動すると実際の初期設定等のプログラムを実行し、その後、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を、メイン制御基板４４は遅延時間ＴＡ（８秒）後に、ランプ制御基板３７は遅延時間ＴＢ（３秒）後にそれぞれ設定する。
【００７９】
なお、メイン制御基板４４及びランプ制御基板３７は、電源投入されてから実際の初期設定等のプログラムを終了するまでの時間は、ほぼ同じ時間であり、その時間も数十ｍｓ程度のごく短い時間である。
【００８０】
そして遅延時間ＴＢ（３秒）が経過した時、ランプ制御基板３７は、７セグメントＬＥＤ７５に「４」を表示し、その後１秒経過する毎に「３」「２」「１」「０」とカウントダウン表示を実行する。従って７セグメントＬＥＤ７５に「０」が表示された時点は、メイン制御基板４４の遅延時間ＴＡ（８秒）が経過する約１秒前となる。即ちメイン制御基板４４において見かけ上の初期設定等のプログラム処理が終了する約１秒前に、７セグメントＬＥＤ７５に「０」が表示される。
【００８１】
従って、遊技場の店員等がメイン制御基板４４のＲＡＭ１０４をクリアする場合には、この７セグメントＬＥＤ７５のカウントダウン表示に合わせ、７セグメントＬＥＤ７５に「０」が表示されたタイミングでＲＡＭクリアスイッチ６０を押下操作すればよい。そしてＲＡＭクリアスイッチ６０が押下操作されている間に（ＲＡＭクリア信号が継続して送出されている間に）、遅延時間ＴＡ（８秒）が経過すると、ＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）される。つまり、本実施形態では、ＲＡＭクリアスイッチ６０を押下操作してから約１秒経過後に、メイン制御基板４４のＲＡＭ１０４の記憶内容はクリアされることになる。
【００８２】
そしてＲＡＭ１０４の記憶内容がクリアされると、メイン制御基板４４のＣＰＵ１０２は、ランプ制御基板３７のＣＰＵ７０の図示しない入力回路にＲＡＭ１０４の記憶内容がクリアされたことを示すＲＡＭクリア成信号を送出する。ランプ制御基板３７のＣＰＵ７０は、ＲＡＭクリア成信号を受信すると、ＬＥＤ７６を所定の色（例えば赤）に所定時間（例えば５秒）点灯し、ＲＡＭ１０４の記憶内容がクリアされたことを外部に報知する。従って、このＬＥＤ７６が点灯したことを確認した後に、ＲＡＭクリアスイッチ６０の押下操作を解除すればよく、本実施形態では、ＬＥＤ７６が点灯してから約１秒経過後にＲＡＭクリアスイッチ６０の押下操作を解除した場合を示している。即ち、本実施形態では、ＲＡＭクリアスイッチ６０の押下操作を約２秒という短い時間実行するだけで、確実にメイン制御基板４４のＲＡＭ１０４の記憶内容をクリアすることが可能となる。
【００８３】
この様に構成された遊技機１で実行される各処理を、図６以降のフローチャートを参照しながら説明する。図６は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断され、停電信号がＣＰＵ１０２のＮＭＩ端子へ入力されたときにメイン制御基板４４が実行する停電処理を示すフローチャートである。
【００８４】
停電信号がＣＰＵ１０２のＮＭＩ端子へ入力されると、ＣＰＵ１０２は、まずステップＳ１０にて各レジスタ及びＩ／Ｏ等の値をスタックエリアへ書き込み、ステップＳ１２へ移行してスタックポインタの値をＲＡＭ１０４のバックアップエリアへ書き込んで記憶保存する。次にステップＳ１４へ移行して、ＣＰＵ１０２は、停電が発生したときの遊技に係わる諸情報（データ）をＲＡＭ１０４のバックアップエリアへ書き込み、遊技機１において電源が遮断された時の遊技状態を記憶保存する。
【００８５】
そしてステップＳ１６へ移行して、ＣＰＵ１０２は、停電処理が実行されたことを示すバックアップフラグをオンにして、ステップＳ１８へ移行してＲＡＭ１０４へのアクセスを禁止した後、無限ループとする。そして前述のリセット信号（ハイレベルからローレベルに立ち下がる）を受信すると、ＣＰＵ１０２の動作は完全に停止し、これにより停電処理が終了する。
【００８６】
図７は、電源スイッチ５５オン操作または停電の復帰により遊技機１へ電源が投入されたときにメイン制御基板４４が実行する電源投入処理を示すフローチャートである。この電源投入処理は、ＣＰＵ１０２のリセット端子に入力されていたリセット信号の送出が停止されたとき（ローレベルからハイレベルに立ち上がる）、ＣＰＵ１０２が起動して開始される。
【００８７】
この電源投入処理が開始されると、ＣＰＵ１０２は、まずステップＳ２０にて割込禁止に設定し、ステップＳ２１に移行してＲＡＭ１０４をアクセス可能な状態に設定する。そしてステップＳ２２に移行して、初期化処理を実行する。この初期化処理では、例えばスタックポインタやＩ／Ｏに指定アドレスを設定したり、ＲＡＭ１０４のワークエリア（例えばカウンタやバッファ、ポインタ等）に初期値を設定する。即ち、このステップＳ２２の初期化処理は、前述した実際の初期設定等のプログラム処理に相当する。
【００８８】
そしてステップＳ２２の初期化処理を終えると、ＣＰＵ１０２は、ステップＳ２４に移行して遅延処理を実行する。図８は、メイン制御基板４４が実行する遅延処理を示すフローチャートである。この遅延処理が開始されると、ＣＰＵ１０２は、まずステップＳ２５にて、カウンタＡとして、例えば汎用のレジスタ等に前記遅延時間ＴＡ（８秒）に相当する値を設定する。そしてステップＳ２６に移行して、ＣＰＵ１０２は、カウンタＡの値をディクリメント（１減算）する処理を実行し、ステップＳ２７に移行して、ここでカウンタＡの値が０になったか否かを判定する。
【００８９】
そしてカウンタＡの値が０になっていなければ（ステップＳ２７にてＮＯ）、ＣＰＵ１０２は、再度ステップＳ２６及びステップＳ２７の処理を実行し、これは、カウンタＡの値が０になるまで繰り返す。そして、ステップＳ２７にてＹＥＳ、即ちカウンタＡの値が０になったときは、ＣＰＵ１０２は、遅延時間ＴＡが経過したとして、この遅延処理を終了する。
【００９０】
つまり、この遅延処理では、ステップＳ２５にてカウンタＡに設定される値（正の整数）は、遅延時間ＴＡをステップＳ２６及びステップＳ２７の実行時間で除した値にほぼ等しいもので、従って図８に示すステップＳ２６及びステップＳ２７の処理により、遅延時間ＴＡがソフトウェアによって作成されることになる。そして、前記ステップＳ２２の初期化処理後に実行されるこの遅延処理により、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＡだけ遅延させることができる。
【００９１】
図７に戻って、ステップＳ２４の遅延処理を終えると、ＣＰＵ１０２は、ステップＳ２９に移行して、ＲＡＭクリア信号が入力されているか否か、即ち電源基板３６に設けられているＲＡＭクリアスイッチ６０がオン操作されているか否かを判定する。そしてＲＡＭクリア信号が入力されておらずステップＳ２９にてＮＯと判定した場合には、ＣＰＵ１０２は、ステップＳ３０に移行して、上記停電処理が実行されたことを示すバックアップフラグがオンになっているか否かを判定する。そしてステップＳ３０にてＹＥＳ、即ちバックアップフラグがオンになっていると判定された場合には、ＣＰＵ１０２は、ステップＳ６０に移行して電源復帰処理を実行する。この電源復帰処理については後述する。
【００９２】
一方、ＲＡＭクリア信号が入力されておりステップＳ２９にてＹＥＳと判定した場合には、ステップＳ３０をスキップして、即ちバックアップフラグがオンになっているか否かにかかわらず、ＣＰＵ１０２は、ステップＳ３２に移行してＲＡＭ１０４の記憶内容を消去するＲＡＭクリアの処理を実行する。即ち、ＣＰＵ１０２は、ステップＳ２４の遅延処理を終えた時に、ＲＡＭクリアスイッチ６０がオン操作されていれば、ＲＡＭ１０４の記憶内容を消去するのである。
【００９３】
そしてステップＳ３３に移行して、ＣＰＵ１０２は、タイマ割込を設定し（本実施形態では４ｍｓ毎に繰り返し発生するよう設定される）、ステップＳ３４に移行して上記ステップＳ２０において実行した割込禁止の処理を解除して、割込を許可する。そして以降ＣＰＵ１０２は、タイマ割込がある毎に、つまり４ｍｓ毎にステップＳ３６の遊技制御処理を繰り返し実行する。
【００９４】
図９は、メイン制御基板４４が実行する遊技制御処理を示すフローチャートである。ＣＰＵ１０２は、タイマ割込（４ｍｓｅｃ）毎にＲＯＭ１０３に記憶されている各プログラム、即ち、以下に説明するＳ４０〜Ｓ５０の各処理を実行する。この遊技制御処理が開始されると、ＣＰＵ１０２は、まずステップＳ４０にて乱数更新処理を実行する。この乱数更新処理では、例えば大当りを発生させるか否かを抽選する大当り乱数カウンタ、特別図柄表示装置６の左図柄表示部８、中図柄表示部９、右図柄表示部１０に確定表示させる特別図柄を決定する特別図柄決定乱数カウンタ、特別図柄の変動パターンを決定する変動パターン決定用カウンタ、当りを発生させるか否かを抽選する当り乱数カウンタ、普通図柄表示装置１８に確定表示させる普通図柄を決定する普通図柄決定乱数カウンタ等に用いられる乱数を更新する。これら乱数の更新は、例えば割込毎にインクリメント（１加算）され、所定の値になったらリセットされるような手段が用いられる。
【００９５】
ステップＳ４０の乱数更新処理を終えると、ＣＰＵ１０２は、ステップＳ４２に移行して普通図柄遊技処理を実行し、次にステップＳ４４に移行して当り処理を実行する。普通図柄遊技処理及び当り処理では、遊技球が普通図柄作動ゲート１９を通過したことに基づいて、作動ゲート検出センサ１２１からの普通図柄変動開始信号により普通図柄表示装置１８に普通図柄としての数字（例えば１〜９）を変動表示させ、所定の数（例えば７）が確定表示された場合に当りとなり、始動入賞口１１としての電動チューリップの羽根を所定時間開放する処理を実行する。なお、普通図柄が変動表示中に普通図柄作動ゲート１９を通過した遊技球は保留球となり、この保留球を最高４個まで記憶し、４つの保留ＬＥＤ２６を順次点灯または消灯して、遊技者に当該普通図柄の変動表示が終了後、後何回当り抽選が行われるかを遊技者に報知するようになっている。
【００９６】
そしてＣＰＵ１０２は、ステップＳ４６に移行して特別図柄遊技処理を実行し、次にステップＳ４８に移行して大当り処理を実行する。特別図柄遊技処理及び大当り処理では、ＣＰＵ１０２は、遊技球が始動入賞口１１へ入賞したことに基づいて、始動入賞検出センサ１１６からの特別図柄変動開始信号により特別図柄表示装置６に所定の変動パターンにて３つの特別図柄をスクロール表示し、所定時間経過後に左図柄表示部８、中図柄表示部９、右図柄表示部１０に所定の特別図柄が確定表示された場合に大当りとなり、大入賞口（アタッカ）７を所定の態様で開口する大当り遊技を実行する（例えば大入賞口７を、３０秒または遊技球が１０個入賞するまで開口し、大入賞口７内の特定領域を遊技球が通過したら、その開口を最高で１６回繰り返すような処理）。なお、特別図柄がスクロール表示中に始動入賞口１１へ入賞した遊技球は保留球となり、この保留球を最高４個まで記憶し、４つの保留ＬＥＤ２５を順次点灯または消灯して、遊技者に当該特別図柄のスクロール表示が終了後、後何回大当り抽選が行われるかを遊技者に報知するようになっている。
【００９７】
ここで大当りとなる特別図柄の組合せには、次回の大当りが発生するまで大当りになる確率が飛躍的に上昇して高確率状態（所謂確率変動状態）となる特定大当図柄が含まれている。例えば、本遊技機１において特別図柄を「１〜１４」の数字図柄としたとき、大当りになる特別図柄の組合せとしては「１、１、１」〜「１４、１４、１４」を設定し、そのうち奇数のゾロ目の数字図柄（「１、１、１」「３、３、３」「５、５、５」「７、７、７」「９、９、９」「１１、１１、１１」「１３、１３、１３」）は特定大当図柄、それ以外の偶数のゾロ目の数字図柄（「２、２、２」「４、４、４」「６、６、６」「８、８、８」「１０、１０、１０」「１２、１２、１２」「１４、１４、１４」）は通常大当図柄として設定する。
【００９８】
特別図柄表示装置６に特定大当図柄が確定表示されると、当該大当り遊技の終了後、乱数の変更処理等により大当り及び当り確率が上昇し、特別図柄のスクロール表示時間及び普通図柄の変動表示時間が短縮し、さらに始動入賞口１１としての電動チューリップの開放時間が延長し、即ち遊技者にとって極めて有利な遊技状態（確率変動状態）が発生し、この遊技状態は、次の大当りが発生するまで継続されるようになっている。一方、通常大当図柄が確定表示された場合には、当該大当り遊技の終了後は通常の遊技状態に戻るようになっている。なお、通常大当図柄が確定表示された場合には、その後特別図柄のスクロール表示が所定回数（例えば１００回）実行されるまで、上記特定大当図柄が確定表示された場合の特典のうち、大当り確率の上昇以外の特典を付与するようにしてもよい（所謂時短状態）。
【００９９】
ステップＳ４８の大当り処理を終えると、ＣＰＵ１０２は、ステップＳ５０に移行してその他処理を実行する。このステップＳ５０のその他処理においては、上記ステップＳ４０〜ステップＳ４８の処理以外にも様々な処理が実行されており、例えば遊技球の入賞により所定数の賞球を払い出す処理や、遊技状態に合わせて遊技効果ランプ１５等を所定の態様に点灯制御したり効果音等をスピーカ１１３より拡声する処理や、外部情報端子１０９から大当り処理中や遊技状態が高確率状態になっていることを示す信号等を、遊技機１外部の図示しないホール管理コンピュータ等に出力する処理等が挙げられる。
【０１００】
図７に戻って、次に、ステップＳ３０にてＹＥＳと判定された場合に実行される電源復帰処理を説明する。即ちステップＳ３０にてＹＥＳと判定された場合には、ステップＳ６０の電源復帰処理が実行されて、メイン制御基板４４の各状態を電源が遮断される直前の状態に復帰させる。図１０は、メイン制御基板４４が実行する電源復帰処理を示すフローチャートである。この電源復帰処理が開始されると、ＣＰＵ１０２はまずステップＳ６２にて、前記停電処理のステップＳ１６でＲＡＭ１０４に記憶保持したバックアップフラグをクリアし、次にステップＳ６４に移行して、ＲＡＭ１０４のバックアップエリアからスタックポインタの値を読み出して、これをスタックポインタへ書き込む。
【０１０１】
そしてステップＳ６６に移行して、ＣＰＵ１０２は、スタックエリアへ退避した各レジスタ及びＩ／Ｏ等の値を読み出して、これらの値を元のレジスタ及びＩ／Ｏ等へ書き込み、ステップＳ６８に移行して、割込の状態を電源が遮断される前（停電前）の状態に戻し（割込処理の戻り番地を設定）、ＲＡＭ１０４のバックアップエリアに記憶保持していた停電が発生したときの遊技に係わる諸情報（データ）に基づいて、上記ステップＳ３６の遊技制御処理を、電源が遮断される直前の状態から再開する。従ってこの電源復帰処理により、例えば、遊技状態が大当り遊技状態や高確率状態（確率変動状態）の途中に停電が発生したのであれば、電源復帰後その続きの遊技状態から再開でき、これにより遊技者は、不測の不利益を回避できる。
【０１０２】
次に、ランプ制御基板３７が実行するＲＡＭクリア報知処理について説明する。図１１は、ランプ制御基板３７のＣＰＵ７０が実行するＲＡＭクリア報知処理を示すフローチャートである。このＲＡＭクリア報知処理は、ＣＰＵ７０のリセット端子に入力されていたリセット信号の送出が停止されたとき（ローレベルからハイレベルに立ち上がる）、ＣＰＵ７０が起動して開始される。
【０１０３】
このＲＡＭクリア報知処理がされると、ＣＰＵ７０は、まずステップＳ８０にて初期化処理を実行する。この初期化処理は、前述した電源投入処理におけるステップＳ２２の初期化処理と同様であるので、ここでの説明は省略する。なお、このステップＳ８０の初期化処理は、前述した実際の初期設定等のプログラム処理に相当する。
【０１０４】
そしてステップＳ８０の初期化処理を終えると、ＣＰＵ７０は、ステップＳ８１へ移行して、メイン制御基板４４と同様な遅延処理を実行する。図１２は、ランプ制御基板３７が実行する遅延処理を示すフローチャートである。この遅延処理が開始されると、ＣＰＵ７０は、まずステップＳ８２にて、カウンタＢとして、前記と同様に汎用のレジスタ等に前記遅延時間ＴＢ（３秒）に相当する値を設定する。そしてステップＳ８３に移行して、ＣＰＵ７０は、カウンタＢの値をディクリメント（１減算）する処理を実行し、ステップＳ８４に移行して、ここでカウンタＢの値が０になったか否かを判定する。
【０１０５】
そしてカウンタＢの値が０になっていなければ（ステップＳ８４にてＮＯ）、ＣＰＵ７０は、再度ステップＳ８３及びステップＳ８４の処理を実行し、これは、カウンタＢの値が０になるまで繰り返す。そして、ステップＳ８４にてＹＥＳ、即ちカウンタＢの値が０になったときは、ＣＰＵ７０は、遅延時間ＴＢが経過したとして、この遅延処理を終了する。
【０１０６】
つまり、この遅延処理では、ステップＳ８２にてカウンタＢに設定される値（正の整数）は、遅延時間ＴＢをステップＳ８３及びステップＳ８４の実行時間で除した値にほぼ等しいもので、従って図１２に示すステップＳ８３及びステップＳ８４の処理により、遅延時間ＴＢがソフトウェアによって作成されることになる。そして、前記ステップＳ８０の初期化処理後に実行されるこの遅延処理により、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＢだけ遅延させることができる。
【０１０７】
図１１に戻って、ステップＳ８１の遅延処理を終えると、ＣＰＵ７０は、ステップＳ８５に移行して、ＬＥＤドライバ回路を制御して７セグメントＬＥＤ７５に、ＲＡＭクリアスイッチ６０をオン操作するタイミングを報知するためのカウントダウン表示を実行する。このカウントダウン表示は、ステップＳ８１の遅延処理するとほぼ同時に「４」が表示され、その後ＣＰＵ７０の内部タイマにより１秒経過毎に「３」「２」「１」「０」と表示される。
【０１０８】
従って遊技場の店員等がメイン制御基板４４のＲＡＭ１０４をクリアするときは、７セグメントＬＥＤ７５に「０」が表示されたタイミングでＲＡＭクリアスイッチ６０を押下操作すれば、その約１秒経過後にメイン制御基板４４の遅延時間ＴＡ（８秒）が経過するので（メイン制御基板４４において見かけ上の初期設定等のプログラム処理が終了するので）、ＲＡＭ１０４はクリアされることになる。そしてステップＳ８６へ移行して、ＣＰＵ７０は、メイン制御基板４４のＣＰＵ１０２からＲＡＭ１０４の記憶内容がクリアされたことを示すＲＡＭクリア成信号がオン（入力）したか否かを判定し、ステップＳ８６にてＮＯ、即ちＲＡＭクリア成信号が所定時間待っても（例えば２秒）オン（入力）されない場合には、このＲＡＭクリア報知処理を終了する。
【０１０９】
一方、ステップＳ８６にてＹＥＳ、即ちＲＡＭクリア成信号がオン（入力）した場合には、ＣＰＵ７０は、ステップＳ８７へ移行して、ＬＥＤ７６を所定の色に所定時間点灯し、ＲＡＭ１０４の記憶内容がクリアされたことを外部に報知する。なお、このＲＡＭクリア成信号は、ＲＡＭ１０４がクリアされると即座にＣＰＵ７０に入力されるので、７セグメントＬＥＤ７５に「０」が表示されてから約１秒（１秒を若干超える）後にＬＥＤ７６は点灯する。
【０１１０】
従って遊技場の店員は、ＬＥＤ７６が点灯したことを視認することで、ＲＡＭクリアスイッチ６０の押下操作を解除すればよく、つまり遊技場の店員は、ＲＡＭクリアスイッチ６０を約１秒強、長くて２秒弱押下操作するだけで、確実にＲＡＭ１０４をクリアすることができるようになる。これにより、例えば前日に大当り確率が高確率状態のまま閉店時間を迎え、その状態で遊技機１の電源が遮断された場合や、あるいは、入荷してはじめて遊技場で使用する遊技機１（所謂新台）の場合であっても、開店前にＲＡＭ１０４をクリアすることにより、遊技場は不測の不利益を被ることなく、安心して遊技機１を使用することができる。そしてステップＳ８７の処理を終えると、ＣＰＵ７０は、このＲＡＭクリア報知処理を終了する。
【０１１１】
なお、７セグメントＬＥＤ７５に「０」が表示されてから所定時間（例えば２秒）経過してもＬＥＤ７６が点灯しないときは、ＲＡＭ１０４のクリアに失敗したと判るので、この場合には、一旦、電源スイッチ５５をオフにして遊技機１の電源を遮断し、その後電源スイッチ５５をオンにして遊技機１へ電源を投入してから再び上記したようにＲＡＭクリアスイッチ６０を押下操作して、ＲＡＭ１０４をクリアするようにすればよい。
【０１１２】
以上の説明から明らかなように、本実施形態の遊技機１では、表示制御基板３９等のサブ制御基板が高性能化され、電源投入時からサブ制御基板が全て立ち上がるまでの時間が長くなっている場合であっても、バックアップされているメイン制御基板４４のＲＡＭ１０４をクリアするときは、ＲＡＭクリアスイッチ６０を押下操作するタイミングが７セグメントＬＥＤ７５により適切に報知されるようになっている。
【０１１３】
即ち、メイン制御基板４４及びランプ制御基板３７は、起動すると実際の初期設定等のプログラムを実行し、その後、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延する。そして、メイン制御基板４４の遅延時間ＴＡよりも、ランプ制御基板３７の遅延時間ＴＢを短く設定することで、メイン制御基板４４よりもランプ制御基板３７の方を所定時間（遅延時間ＴＡ−遅延時間ＴＢ）早く立ち上がらせ、この時間（遅延時間ＴＡ−遅延時間ＴＢ）を利用してランプ制御基板３７が、７セグメントＬＥＤ７５によってＲＡＭクリアスイッチ６０を押下操作するタイミングを報知するので、従って、遊技場店員等の作業者は、ＲＡＭクリアスイッチ６０を押下操作するタイミングが判るようになる。
【０１１４】
このように構成される本実施形態では、作業者は、電源スイッチ５５とＲＡＭクリアスイッチ６０とを時間差をおいて操作できると共に、ＲＡＭクリアスイッチ６０を長い時間押し続けなければいけないといった手間が省け、即ち、ＲＡＭクリアスイッチ６０の操作時間が短縮され、作業性が向上する。
【０１１５】
特に遊技場では、ＲＡＭクリアの操作は、他の作業も集中する慌ただしい時間帯である開店前において、数多の遊技機１に対して行わなければならず極めて煩雑な作業となっているので、ＲＡＭクリアに係わる作業時間が短縮されることは、店員の作業を軽減し、極めて顕著な効果を奏する。例えば、複数の遊技機１の電源スイッチ５５を順次オンにし、それから遊技機１のＲＡＭクリアスイッチ６０をランプ制御基板３７の７セグメントＬＥＤ７５の報知に合わせて順次押下操作するようにすれば、複数の遊技機１のＲＡＭクリアをまとめて実行することも可能になる。
【０１１６】
また、メイン制御基板４４及びランプ制御基板３７の遅延時間ＴＡ及び遅延時間ＴＢを、ソフトウェアによるプログラム処理により設定するようにしたので、これにより遅延処理を行うためのハードウェア資源（例えば遅延回路）が不要となり、開発者の回路設計を容易にすると共に、コストダウンがはかれる。さらに、ハードウェア資源が不要になることで、このＲＡＭクリアスイッチ６０を押下操作するタイミングの報知に係わる基板のサイズを最小限にして（本実施形態ではランプ制御基板３７に相当）、これにより遊技機１の限られたスペースを有効に活用することが可能となる。またさらに、遅延時間の設定変更を行うときでも、簡単なプログラムの変更で容易に実行することができるので、極めて使い勝手がよい。
【０１１７】
以上、本発明の実施の形態を図面に基づいて説明してきたが、具体的な構成は実施の形態に示したものに限定されるものではなく、本発明の要旨を逸脱しない範囲における変更や追加等があっても本発明に含まれる。
【０１１８】
例えば、本実施形態では、ランプ制御基板３７は、７セグメントＬＥＤ７５にまず「４」を表示し、その後１秒経過する毎に「３」「２」「１」「０」とカウントダウン表示を実行して、「０」が表示されたタイミングでＲＡＭクリアスイッチ６０を押下操作させるようにしたが、つまりランプ制御基板３７は、ＲＡＭクリアスイッチ６０を押下操作させるタイミングの約５秒前から報知するようにしたが、これは、何秒前から報知するかは適宜設定すればよい。但し、あまり短いとタイミングを失するので、望ましくは３秒以上あったほうがよい。
【０１１９】
また、カウントダウンの表示形態はこれに限らず、一般的に理解可能な形態であればどのような表示形態であってもよく、逆にカウントアップのような表示形態であってもよい。またこれらの場合、７セグメントＬＥＤ７５に変えて、液晶表示器等の表示器を採用するようにしてもよい。例えば、単純に複数のＬＥＤを並べて、順次消灯または点灯してカウントダウン（またはカウントアップ）するような表示形態であってもよい。さらに、このような表示形態を予め複数設けておき、切り換えスイッチ等で所望の表示形態を選択できるようにしてもよい。
【０１２０】
また、本実施形態では、ランプ制御基板３７に７セグメントＬＥＤ７５とＬＥＤ７６を設けるようにしたが、これはランプ制御基板３７と別体で設けるようにしてもよく、さらにランプ制御基板３７の役目を他のサブ制御基板３８、３９、４０、４２に行わせるようにしてもよい。
【０１２１】
また、本実施形態では、ＲＡＭクリアスイッチ６０の押下操作によりＲＡＭクリア信号がメイン制御基板４４のＣＰＵ１０２に入力されてＲＡＭ１０４がクリアされることになるが、このＲＡＭクリア信号は、電源スイッチ５５のオン操作時にしかＣＰＵ１０２に受け付けられないようにしてもよい。つまりＲＡＭクリアスイッチ６０は、電源スイッチ５５のオン操作時以外に操作しても無効にするのである。そもそもＲＡＭ１０４をクリアするときは、上述したように前日に大当り確率が高確率状態のまま閉店時間を迎えたとき等、管理上、ＲＡＭ１０４がバックアップされている遊技機１を前日の状態から連続していない状態にしておきたいからである。
【０１２２】
しかしながら、いつでもＲＡＭ１０４をクリアできる機能を付加した場合、誤ってＲＡＭクリアスイッチ６０を操作してＲＡＭ１０４をクリアしてしまうと、その時点で遊技機１の状態が初期状態に戻ってしまい、取り返しのつかない極めて重大な事になる（例えば、大当り遊技中に停電が発生し、その後復電したときに誤ってＲＡＭクリアスイッチ６０を操作してしまうとき等）。そこで、このようなＲＡＭクリアスイッチ６０の誤操作をなくすために、ＲＡＭクリアスイッチ６０は、電源スイッチ５５のオン操作時以外に操作しても無効にするのである。
【０１２３】
何故なら、ＲＡＭクリアスイッチ６０の操作は、開店前の時間に行われるのが殆どであり、当然、開店前には遊技機１に電源を投入すべく電源スイッチ５５をオン操作することになるからである。具体的には、例えば電源スイッチ５５をオン操作したことに基づいてメイン制御基板４４のＣＰＵ１０２にＲＡＭクリア許容信号を出力し、ＣＰＵ１０２にＲＡＭクリアスイッチ６０からのＲＡＭクリア信号がオンとなっている状態で、このＲＡＭクリア許容信号が入力されたときにメイン制御基板４４のＲＡＭ１０４をクリアするようにすればよい。
【０１２４】
また、本実施形態では、ランプ制御基板３７は、ＲＡＭ１０４がクリアされたときは、メイン制御基板４４からのＲＡＭクリア成信号を受けてＬＥＤ７６を所定の色（例えば赤）に所定時間（例えば５秒）点灯して操作者にその旨を報知し、一方、ＲＡＭ１０４がクリアされなかったときは、ＬＥＤ７６は消灯のまま何も変化しないようにしたが、これは、ＬＥＤ７６の色や点灯態様等（点灯、消灯、点滅等）を適宜選択することで種々設定できる。
【０１２５】
例えば、ＲＡＭ１０４がクリアされなかったときでも、ＬＥＤ７６を所定の色（例えば青）に所定時間（例えば５秒）点灯して操作者にその旨を報知するようにしてもよい。具体的には、ＬＥＤ７６を２色発光可能なものとしたり、あるいは、ＬＥＤ７６と異なる発光色のＬＥＤを１個追加するようにすればよい。
【０１２６】
さらには、このようなＬＥＤ７６の役目を７セグメントＬＥＤ７５にさせてもよく、例えば、ＲＡＭ１０４がクリアされときは「Ａ」を点灯表示し、ＲＡＭ１０４がクリアされなかったときは「Ｈ」を点滅表示させるというように、所定の文字や数字等を表示させたり、点灯態様を変えたりするようにすればよい。この場合には、結果としてＬＥＤ７６を設けなくてもよく、コストダウンがはかれる。
【０１２７】
また、メイン制御基板４４やサブ制御基板３７、３８、３９、４０、４２には、ＣＰＵ、ＲＯＭ、ＲＡＭをそれぞれ別体に設けるマイクロコンピュータの例を示したが、これらは全て一体型のワンチップとしたものを採用してもよく、あるいは、例えばＣＰＵとＲＡＭのみを一体型にしたような（所謂内蔵ＲＡＭ型ＣＰＵ）、所定のメモリとＣＰＵとを一体型にしたチップを採用するようにしてもよい。
【０１２８】
なお、以上説明した本発明の遊技機１は、パチンコ遊技機、スロットル遊技機、アレンジ遊技機、ジャン球遊技機、ピンボール遊技機等、ＣＰＵ、ＲＯＭ、ＲＡＭ等を中心としたマイクロコンピュータが搭載される様々な遊技機で適用することができる。
【０１２９】
次に、遊技機１の他の実施形態について説明する。この実施形態では、７セグメントＬＥＤ７５及びＬＥＤ７６の役目を、既存の遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６にさせるもので、従って、前記した図４において７セグメントＬＥＤ７５及びＬＥＤ７６は省略されることになる。つまり本実施形態は、ランプ制御基板３７が遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６を所定の態様に点灯制御して、ＲＡＭクリアスイッチ６０の押下操作するタイミングを報知する例である。なお、本実施形態において前述した構成と同様な構成については、ここでの説明を省略する。
【０１３０】
図１３は、電源投入時のメイン制御基板４４、ランプ制御基板３７、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。電源スイッチ５５がオン操作されて遊技機１に電源が投入されると、前述と同様にメイン制御基板４４及びランプ制御基板３７は、リセット信号の送出が停止されて起動した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、遅延時間ＴＡ（８秒）及び遅延時間ＴＢ（３秒）を設定する。
【０１３１】
そして遅延時間ＴＢ（３秒）が経過した時、ランプ制御基板３７は、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６を、約０．３秒点灯後０．７秒消灯する動作を３回繰り返す。つまり、これは、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が３秒間に３回点灯する動作となる。そして、ランプ制御基板３７は、次に遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６を、０．１秒の点滅させる動作を２秒間繰り返す。従って、この０．１秒の点滅動作が開始された時点は、メイン制御基板４４の遅延時間ＴＡが経過する約２秒前となる。即ちメイン制御基板４４において見かけ上の初期設定等のプログラム処理が終了する約２秒前に、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６は点滅動作を開始する。
【０１３２】
従って、遊技場の店員等がメイン制御基板４４のＲＡＭ１０４をクリアする場合には、この遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６の点灯態様に合わせ、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が点滅動作を開始したら、ＲＡＭクリアスイッチ６０を押下操作すればよい。但し、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が点滅動作を開始したら、即座にＲＡＭクリアスイッチ６０を押下操作するのは困難であるので、図１３においては、この点滅動作の開始から１秒経過した時点でＲＡＭクリアスイッチ６０を押下操作した例が示してある。つまり、この理由により、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６の点滅動作時間を２秒とし、この点滅動作時間に余裕を持たせているのである。
【０１３３】
そしてＲＡＭクリアスイッチ６０が押下操作されている間に（ＲＡＭクリア信号が継続して送出されている間に）、メイン制御基板４４の遅延時間ＴＡが経過してメイン制御基板４４が立ち上がると、ＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）される。つまり、本実施形態では、ＲＡＭクリアスイッチ６０を押下操作してから約１秒経過後に、メイン制御基板４４のＲＡＭ１０４の記憶内容はクリアされることになる。
【０１３４】
そしてＲＡＭ１０４の記憶内容がクリアされると、メイン制御基板４４のＣＰＵ１０２は、ランプ制御基板３７のＣＰＵ７０の図示しない入力回路に、ＲＡＭ１０４の記憶内容がクリアされたことを示すＲＡＭクリア成信号を送出する。ランプ制御基板３７のＣＰＵ７０は、ＲＡＭクリア成信号を受信すると、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６を所定時間（例えば５秒）点灯し、ＲＡＭ１０４の記憶内容がクリアされたことを外部に報知する。
【０１３５】
従って、この遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が点灯したことを確認した後に、ＲＡＭクリアスイッチ６０の押下操作を解除すればよく、本実施形態では、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が点灯してから約１秒経過後にＲＡＭクリアスイッチ６０の押下操作を解除した場合を示している。即ち、本実施形態では、ＲＡＭクリアスイッチ６０の押下操作を約２秒という短い時間実行するだけで、確実にメイン制御基板４４のＲＡＭ１０４の記憶内容をクリアすることが可能となる。
【０１３６】
このように、本実施形態では、ランプ制御基板３７により既存の遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６の点灯態様を制御して、ＲＡＭクリアスイッチ６０を押下操作するタイミングを報知するようにしたので、遊技機１に新たな報知装置を加える必要がなく、従って遊技機１の構成が簡易となりコストダウンがはかれると共に、遊技機１の限られたスペースをさらに有効に活用することが可能となる。
【０１３７】
さらに、遊技機１の他の実施形態について、図１４を参照しながら説明する。図１４は、メイン制御基板４４、払出制御基板４０、ランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。この実施形態では、メイン制御基板４４のＲＡＭ１０４に加え、払出制御基板４０のＲＡＭ２１２もバックアップされ、バックアップされたＲＡＭ２１２の記憶内容もＲＡＭクリアスイッチ６０の押下操作により消去されるようになっている。なお、本実施形態においても前述した構成と同様な構成については、ここでの説明を省略する。
【０１３８】
図１４を参照して、電源監視回路５７は電源回路５６の主電源の電圧が所定電圧Ｖ１以下に降下すると、メイン制御基板４４及び払出制御基板４０のＣＰＵ１０２及びＣＰＵ２１０両者のＮＭＩ端子に停電信号を送出する。即ち電源監視回路５７は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたとき、メイン制御基板４４と払出制御基板４０とに停電信号を送出する。
【０１３９】
また、バックアップ電源回路５９は、メイン制御基板４４及び払出制御基板４０のＲＡＭ１０４及びＲＡＭ２１２両者に接続されており、電源監視回路５７からの停電信号を受信するとＲＡＭ１０４及びＲＡＭ２１２両者にバックアップ用電源を供給する。即ちバックアップ電源回路５９は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたときに、メイン制御基板４４のＲＡＭ１０４と払出制御基板４０のＲＡＭ２１２とをバックアップする。
【０１４０】
払出制御基板４０は、メイン制御基板４４及びランプ制御基板３７と同様に、リセット信号の送出が停止されて起動した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延する遅延処理を実行するようになっており（図８及び図１２参照）、この払出制御基板４０が設定するここでの遅延時間ＴＣは約７秒となる。この遅延時間ＴＣは、上記したメイン制御基板４４が設定する遅延時間ＴＡ（８秒）よりも約１秒短い時間となる。
【０１４１】
つまり、払出制御基板４０は、メイン制御基板４４が立ち上がる前の約１秒前に立ち上がってメイン制御基板からのコマンドを受信できる状態になる。また払出制御基板４０のＣＰＵ２１０は、電源基板３６に設けられたＲＡＭクリアスイッチ６０によりＲＡＭクリア信号が入力され、それによりＲＡＭ２１２に記憶保持されている記憶内容がクリア（初期化）されたときは、ＲＡＭクリア成信号をランプ制御基板３７のＣＰＵ７０へ送出する。
【０１４２】
さらに、ランプ制御基板３７のＣＰＵ７０には、上記した７セグメントＬＥＤ７５及びＬＥＤ７６に加えて、図示しない音声合成ＩＣやアンプ等を介してスピーカ２２５が接続されており、このスピーカ２２５からＲＡＭクリアスイッチ６０をオン操作するタイミングや、メイン制御基板４４及び払出制御基板４０のＲＡＭ１０４及びＲＡＭ２１２がクリアされたことを、音声により外部に報知する。これらの関係について図１５を用いて説明する。
【０１４３】
図１５は、電源投入時のメイン制御基板４４、払出制御基板４０、ランプ制御基板３７及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。電源スイッチ５５がオン操作されて遊技機１に電源が投入されると、前述と同様にメイン制御基板４４、払出制御基板４０及びランプ制御基板３７は、リセット信号の送出が停止されて起動した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、遅延時間ＴＡ（８秒）、遅延時間ＴＣ（７秒）及び遅延時間ＴＢ（３秒）を設定する。つまり払出制御基板４０は、ランプ制御基板３７が立ち上がってから約４秒後に立ち上がり、一方、メイン制御基板４４は、ランプ制御基板３７が立ち上がってから約５秒後（払出制御基板４０が立ち上がってから約１秒後）立ち上がる。
【０１４４】
ランプ制御基板３７は、遅延時間ＴＢ（３秒）が経過した時、７セグメントＬＥＤ７５に「３」を表示し、その後１秒経過する毎に「２」「１」「０」とカウントダウン表示を実行する。さらにランプ制御基板３７は、スピーカ２２５から、７セグメントＬＥＤ７５に「３」が表示されると同時に「３」と発音し、その後１秒経過する毎に「２」「１」「０」と発音する。つまり、７セグメントＬＥＤ７５の表示に同期して、スピーカ２２５から７セグメントＬＥＤ７５の表示内容が発音される。
【０１４５】
従って、遊技場の店員等がメイン制御基板４４のＲＡＭ１０４及び払出制御基板４０のＲＡＭ２１２をクリアする場合には、この７セグメントＬＥＤ７５のカウントダウン表示またはスピーカ２２５からの発音に合わせ、７セグメントＬＥＤ７５に「０」が表示されたタイミングまたはスピーカ２２５から「０」が発音されたタイミングでＲＡＭクリアスイッチ６０を押下操作すればよい。
【０１４６】
そしてＲＡＭクリアスイッチ６０が押下操作されている間に（ＲＡＭクリア信号が継続して送出されている間に）、まず払出制御基板４０の遅延時間ＴＣ（７秒）が経過して払出制御基板４０が立ち上がると、ＲＡＭ２１２に記憶保持されている記憶内容はクリア（初期化）され、次にメイン制御基板４４の遅延時間ＴＡ（８秒）が経過してメイン制御基板４４が立ち上がると、ＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）される。つまり、本実施形態では、ＲＡＭクリアスイッチ６０を押下操作してから約１秒経過後に、払出制御基板４０のＲＡＭ２１２の記憶内容がクリアされ、それから約１秒経過後に、メイン制御基板４４のＲＡＭ１０４の記憶内容がクリアされることになる。
【０１４７】
そしてＲＡＭ２１２の記憶内容がクリアされると、払出制御基板４０のＣＰＵ２１０は、ランプ制御基板３７のＣＰＵ７０にＲＡＭ２１２の記憶内容がクリアされたことを示すＲＡＭクリア成信号を送出し、ＲＡＭ１０４の記憶内容がクリアされると、メイン制御基板４４のＣＰＵ１０２は、ランプ制御基板３７のＣＰＵ７０にＲＡＭ１０４の記憶内容がクリアされたことを示すＲＡＭクリア成信号を送出する。つまり、ランプ制御基板３７には、まず払出制御基板４０からのＲＡＭクリア成信号が入力され、その約１秒経過後にメイン制御基板４４からのＲＡＭクリア成信号が入力される。
【０１４８】
ランプ制御基板３７のＣＰＵ７０は、メイン制御基板４４からのＲＡＭクリア成信号を受信すると、ＬＥＤ７６を所定の色に所定時間点灯し、ＲＡＭ１０４及びＲＡＭ２１２の記憶内容がクリアされたことを外部に報知する。また、このＬＥＤ７６の点灯と同時にスピーカ２２５から、例えば「ＲＡＭは正常にクリアされました」というような音声を発音させる。従って、このＬＥＤ７６の点灯またはスピーカ２２５からのＲＡＭがクリアされた旨の音声を確認したら、ＲＡＭクリアスイッチ６０の押下操作を解除すればよく、本実施形態では、ＬＥＤ７６が点灯してから約１秒経過後にＲＡＭクリアスイッチ６０の押下操作を解除した場合を示している。
【０１４９】
即ち、本実施形態では、ＲＡＭクリアスイッチ６０の押下操作を約３秒という短い時間、且つ一回の操作を実行するだけで、確実にメイン制御基板４４のＲＡＭ１０４と払出制御基板４０のＲＡＭ２１２の記憶内容を一度にクリアすることが可能となる。しかも、ＲＡＭクリアスイッチ６０の押下操作するタイミングを表示と音声の両者で誘導しているので、作業者のＲＡＭクリアに失敗する確率が低くなる。さらに、遊技機１の裏面に設けられたランプ制御基板３７にスピーカ２２５を設けたので、既存の遊技機１の表面に設けられたスピーカ１１３を使用する場合にくらべて、作業者は音が聞き取りやすい（何故なら、既存のスピーカ１１３は、遊技者が聞き取りやすいように遊技機１表面に対して発音するようになっているため）。
【０１５０】
なお、本実施形態では、メイン制御基板４４が起動する約１秒前に払出制御基板４０を起動させたが、この１秒という設定時間は、払出制御基板４０が立ち上がる時間を考慮して適宜設定すればよい（望ましくはできるだけ短い時間）。即ち、この設定時間は、払出制御基板４０が、メイン制御基板４４が立ち上がる前に立ち上がってメイン制御基板からのコマンドを受信可能な状態になれる最も短い時間が望ましく、例えば払出制御基板４０の立ち上がりにかかる時間より若干長い時間に設定するのがよい。
【０１５１】
また、本実施形態では、一つのＲＡＭクリアスイッチ６０だけでメイン制御基板４４のＲＡＭ１０４と払出制御基板４０のＲＡＭ２１２の記憶内容を一度にクリアするようにしたが、これは、メイン制御基板４４のＲＡＭ１０４と払出制御基板４０のＲＡＭ２１２をそれぞれクリアする別個の（二つの）ＲＡＭクリアスイッチを電源基板３６に設けるようにしてもよい。
【０１５２】
また、本実施形態では、メイン制御基板４４のＲＡＭ１０４に加えて払出制御基板４０のＲＡＭ２１２をバックアップすると共に、これらＲＡＭ１０４及びＲＡＭ２１２の記憶内容をクリアできるようにしたが、これは、払出制御基板４０のＲＡＭ２１２に変えて、もしくは、さらに加えて、その他のサブ制御基板（例えば音声制御基板３８、表示制御基板３９、発射制御基板４２）のＲＡＭをバックアップすると共に、このＲＡＭの記憶内容をクリアできるようにしてもよい。
【０１５３】
また、本実施形態では、７セグメントＬＥＤ７５及びＬＥＤ７６に加えてスピーカ２２５を設け、これらによりＲＡＭクリアスイッチ６０の押下操作するタイミングやＲＡＭがクリアされたことを外部に報知するようにしたが、これは、７セグメントＬＥＤ７５及びＬＥＤ７６に変えて、スピーカ２２５のみで報知するようにしてもよいし、あるいは、７セグメントＬＥＤ７５とスピーカ２２５の組合せや、ＬＥＤ７６とスピーカ２２５の組合せにしてもよい。さらには、これらの選択を、切り換えスイッチ等で操作者が自由に選択できるようにしてもよい。
【０１５４】
次に、上述したように、メイン制御基板４４のＲＡＭ１０４に加え、払出制御基板４０のＲＡＭ２１２もバックアップする場合の実施形態に係わり、メイン制御基板４４が実行する遅延処理の他の実施形態について説明する。図１６は、メイン制御基板４４が実行する他の実施形態の遅延処理を示すフローチャートである。
【０１５５】
この遅延処理が開始されると、ＣＰＵ１０２は、まずステップＳ９０にて、カウンタＤとして、上記と同様に汎用のレジスタ等に遅延時間ＴＡ（８秒）に相当する値を設定する。そしてステップＳ９１に移行して、ＣＰＵ１０２は、カウンタＤの値をディクリメント（１減算）する処理を実行し、ステップＳ９２に移行して、賞球払出装置４１から払い出された賞球や貸球としての遊技球をカウントする払出球検出センサ１２４のチェック処理を実行し、ステップＳ９３に移行して、払出球検出センサ１２４のチェック結果に基づいて、記憶している未払いの総払出球数から実際に払出された賞球や貸球を減算する払出球数減算処理を実行する。
【０１５６】
そしてステップＳ９４に移行して、ＣＰＵ１０２は、ここでカウンタＤの値が０になったか否かを判定する。そしてカウンタＤの値が０になっていなければ（ステップＳ９４にてＮＯ）、ＣＰＵ１０２は、再度ステップＳ９１〜ステップＳ９４の処理を実行し、これは、カウンタＤの値が０になるまで繰り返す。そして、ステップＳ９４にてＹＥＳ、即ちカウンタＤの値が０になったときは、ＣＰＵ１０２は、遅延時間ＴＡが経過したとして、この遅延処理を終了する。つまり、この遅延処理では、ステップＳ９０にてカウンタＤに設定される値（正の整数）は、遅延時間ＴＡをステップＳ９１〜ステップＳ９４の実行時間で除した値にほぼ等しいもので、従って図１６に示すステップＳ９１〜ステップＳ９４の処理により、遅延時間ＴＡがソフトウェアによって作成されることになる。
【０１５７】
ここで、この遅延処理においては、ステップＳ９２の払出球検出センサ１２４のチェック処理及びステップＳ９３の払出球数減算処理を実行しているのが特徴となっているが、これは次の理由からによる。即ち、不測の停電等が復旧復帰したとき、遊技者に不利益を与えないように、未払いの賞球や貸球を精算することは重要な課題であり、この課題を解決すべく払出制御基板４０のＲＡＭ２１２をバックアップするのであるが、この払出制御基板４０のＲＡＭ２１２もバックアップする構成では、メイン制御基板４４が立ち上がる前に、ＲＡＭ２１２に記憶されていた未払いの総払出球数に基づいて払出制御基板４０が賞球払出装置４１を駆動制御し、賞球や貸球の払出制御を行ってしまう可能性がある。
【０１５８】
そこで、メイン制御基板４４が立ち上がる前の遅延処理において、ステップＳ９２の払出球検出センサ１２４のチェック処理及びステップＳ９３の払出球数減算処理を実行すれば、このような場合でも、メイン制御基板４４は正確な未払いの総払出球数を把握することができ、これによりメイン制御基板４４は、以後の処理において、遊技場と遊技者双方に不利益を与えることなく適切に実行することができる。
【０１５９】
さらに、遊技機１の他の実施形態について、図１７を参照しながら説明する。図１７は、メイン制御基板４４、ランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。この実施形態では、メイン制御基板４４にサブＣＰＵ２５０を設け、このサブＣＰＵ２５０にて電源基板３６に設けられたリセット回路５８からのリセット信号を受信し、このリセット信号をソフトウェアによる待機時間カウンタ等を設定することによって所定時間遅延させて、メイン制御基板４４及びランプ制御基板３７のリセット端子に送出し、メイン制御基板４４及びランプ制御基板３７の起動を所定時間遅延させるようにした例である。なお、本実施形態においても前述した構成と同様な構成については、ここでの説明を省略する。
【０１６０】
図１７を参照して、リセット回路５８は、停電の復旧復帰時や電源スイッチ５５オン操作時（電源投入時）等に、電源回路５６の主電源電圧が未だ所定電圧Ｖ１以下になっている状態では、サブＣＰＵ２５０のリセット端子及びサブ制御基板３８、３９、４０、４２のＣＰＵのリセット端子にリセット信号を送出（ローレベルの信号を出力）し、一方、主電源電圧が所定電圧Ｖ１より上昇したとき当該リセット信号の送出を停止する（ローレベルからハイレベルに立ち上がる）ようになっている。そしてサブＣＰＵ２５０及びサブ制御基板３８、３９、４０、４２は、リセット信号の送出が停止されると起動する。
【０１６１】
また、サブＣＰＵ２５０は、リセット回路５８からリセット信号が送出（ローレベルの信号を出力）されたときは、そのままスルーさせてメイン制御基板４４及びランプ制御基板３７のＣＰＵ１０２及びＣＰＵ７０のリセット端子に入力させ、一方、リセット回路５８からリセット信号の送出が停止（ローレベルからハイレベルに立ち上がる）されたときは、所定時間遅延させてから当該リセット信号の送出を停止させるようになっている。
【０１６２】
サブＣＰＵ２５０は、リセット信号の送出が停止されて起動すると、前述した電源投入処理（図７）におけるステップＳ２２の初期化処理と同様な初期設定等のプログラム処理を実行する。そして、この初期設定等のプログラム処理を終えると、次にサブＣＰＵ２５０は、前述したメイン制御基板４４及びランプ制御基板３７のＣＰＵ１０２及びＣＰＵ７０が実行した遅延処理と同様な遅延処理を実行する。
【０１６３】
図１８は、サブＣＰＵ２５０が実行する遅延処理を示すフローチャートである。この遅延処理が開始されると、サブＣＰＵ２５０は、まずステップＳ１００〜ステップＳ１０２の処理を実行する。このステップＳ１００〜ステップＳ１０２の処理は、前述したランプ制御基板３７のＣＰＵ７０が実行する遅延処理（図１２）と同じ処理であり、これらの処理を実行することで、遅延時間ＴＢ（３秒）がソフトウェアによって作成されることになる。つまり、サブＣＰＵ２５０は、初期設定等のプログラム処理後に実行されるこの遅延処理のステップＳ１００〜ステップＳ１０２の処理により、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＢだけ遅延させることができる。
【０１６４】
そしてステップＳ１００〜ステップＳ１０２の処理により遅延時間ＴＢを作成すると、サブＣＰＵ２５０は、ステップＳ１０３に移行して、ランプ制御基板３７のＣＰＵ７０のリセット端子へのリセット信号の送出を停止する（ローレベルからハイレベルに立ち上がる）。これによりランプ制御基板３７は、電源が投入されてからほぼ遅延時間ＴＢだけ遅延されて起動する。
【０１６５】
ステップＳ１０３を終えると、サブＣＰＵ２５０は、ステップＳ１０４に移行して、ここでカウンタＤとして、前述と同様に汎用のレジスタ等に遅延時間ＴＤ（５秒）に相当する値を設定する。この遅延時間ＴＤは、前述したメイン制御基板４４が実行する遅延処理（図８）にて作成された遅延時間ＴＡ（８秒）から遅延時間ＴＢ（３秒）を減算した時間となっている。
【０１６６】
ステップＳ１０４を終えると、サブＣＰＵ２５０は、上記ステップＳ１０１及びステップＳ１０２の処理と同様にステップＳ１０５及びステップＳ１０６の処理を実行し、これにより遅延時間ＴＤ（５秒）がソフトウェアによって作成されることになる。つまり、サブＣＰＵ２５０は、初期設定等のプログラム処理後に実行されるこの遅延処理のステップＳ１００〜ステップＳ１０６の処理により、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＢと時間ＴＤとを加算した時間（８秒）だけ遅延させることができる。
【０１６７】
そしてステップＳ１０４〜ステップＳ１０６の処理により遅延時間ＴＤを作成すると、サブＣＰＵ２５０は、ステップＳ１０７に移行して、メイン制御基板４４のＣＰＵ１０２のリセット端子へのリセット信号の送出を停止する（ローレベルからハイレベルに立ち上がる）。これによりメイン制御基板４４は、電源が投入されてからほぼ遅延時間ＴＢと遅延時間ＴＤとを加算した時間（８秒）だけ遅延されて起動する。これらの関係について図１９を用いて説明する。
【０１６８】
図１９は、電源投入時のメイン制御基板４４、ランプ制御基板３７、ＲＡＭクリアスイッチ６０及びサブＣＰＵ２５０の動作状態を示すタイミングチャートである。電源スイッチ５５がオン操作されて遊技機１に電源が投入されると、サブＣＰＵ２５０は、リセット信号の送出が停止されて起動した後に、上記したように、ソフトウェアによる待機時間カウンタ等を設定することによって遅延時間ＴＢ（３秒）、及び遅延時間ＴＤ（５秒）を設定する。つまりランプ制御基板３７は、電源が投入されてから約３秒後に起動し、一方、メイン制御基板４４は、ランプ制御基板３７が起動してから約５秒後（電源が投入されてから約８秒後）に起動する。
【０１６９】
そして遅延時間ＴＢ（３秒）が経過した時、ランプ制御基板３７は、７セグメントＬＥＤ７５に「４」を表示し、その後１秒経過する毎に「３」「２」「１」「０」とカウントダウン表示を実行する。従って７セグメントＬＥＤ７５に「０」が表示された時点は、遅延時間ＴＤ（５秒）が経過する約１秒前となる。従って、遊技場の店員等がメイン制御基板４４のＲＡＭ１０４をクリアする場合には、この７セグメントＬＥＤ７５のカウントダウン表示に合わせ、７セグメントＬＥＤ７５に「０」が表示されたタイミングでＲＡＭクリアスイッチ６０を押下操作すればよい。そしてＲＡＭクリアスイッチ６０が押下操作されている間に（ＲＡＭクリア信号が継続して送出されている間に）、遅延時間ＴＤ（５秒）が経過すると、ＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）される。
【０１７０】
このように、本実施形態では、サブＣＰＵ２５０をメイン制御基板４４に設け、このサブＣＰＵ２５０がリセット信号の送出停止を受けて起動すると、実際の初期設定等のプログラムを実行後、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延することにより、メイン制御基板４４及びランプ制御基板３７へのリセット信号の送出停止を遅延すせるようにしている。即ちサブＣＰＵ２５０のみで、電源が投入されてからメイン制御基板４４及びランプ制御基板３７が起動するタイミングを、それぞれ所望の時間だけ遅延させている。
【０１７１】
従って、このような構成による本実施形態によれば、サブＣＰＵ２５０のみで複数の遅延時間を作成することができるので、それぞれ個別に遅延時間を作成する場合に比べ、開発に手間がかからないと共に、遅延時間の精度を高めることができる。特に、メイン制御基板４４及びランプ制御基板３７以外のサブ制御基板３８、３９、４０、４２のＲＡＭ等もバックアップすることにより、ＲＡＭをクリアしたい制御基板が増えたときには、サブＣＰＵ２５０のみをプログラム変更すればよく、極めて使い勝手がよい。なお、サブＣＰＵ２５０は、メイン制御基板４４以外のサブ制御基板３７、３８、３９、４０、４２に設けてもよく、あるいは独立して設けるようにしてもよい。
【０１７２】
次に特許請求の範囲の構成と、本発明の実施形態との主な対応を説明する。
請求項１：主制御手段は、メイン制御基板４４に相当し、副制御手段は、サブ制御基板（ランプ制御基板３７、音声制御基板３８、表示制御基板３９、払出制御基板４０、発射制御基板４２）に相当し、電源手段は、電源基板３６に相当し、遅延手段は、メイン制御基板４４が実行する図８及び図１６に示す遅延処理、サブＣＰＵ２５０が実行する図１８に示す遅延処理（ステップＳ１００〜ステップＳ１０６の処理）に相当し、記憶手段は、ＲＡＭ１０４に相当し、バックアップ電源供給手段は、バックアップ電源回路５９に相当し、クリアスイッチは、ＲＡＭクリアスイッチ６０に相当し、記憶消去手段は、ＲＡＭクリアスイッチ回路６１に相当し、遊技機は、遊技機１に相当し、報知装置は、７セグメントＬＥＤ７５、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６、スピーカ２２５に相当し、報知制御手段は、ランプ制御基板３７に相当し、報知制御遅延処理手段は、ランプ制御基板３７が実行する図１２に示す遅延処理、サブＣＰＵ２５０が実行する図１８に示す遅延処理（ステップＳ１００〜ステップＳ１０２の処理）に相当する。
【０１７３】
請求項２：プッシュボタンタイプのクリアスイッチは、ＲＡＭクリアスイッチ６０に相当する。
請求項３：主制御遅延処理手段は、メイン制御基板４４が実行する図８及び図１６に示す遅延処理、サブＣＰＵ２５０が実行する図１８に示す遅延処理（ステップＳ１００〜ステップＳ１０６の処理）に相当する。
【０１７４】
請求項４：遊技媒体払出装置は、賞球払出装置４１に相当し、払出制御手段は、払出制御基板４０に相当し、払出記憶手段は、ＲＡＭ２１２に相当し、主制御遅延処理手段が実行する所定のプログラム処理は、図１６に示す遅延処理に相当する。
【０１７５】
請求項５：報知制御手段を副制御手段としたことことは、報知制御手段をランプ制御基板３７としていることに相当する。
請求項６：表示装置は、７セグメントＬＥＤ７５、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６に相当し、音声装置は、スピーカ２２５に相当し、所定の報知態様は、カウントダウン、点灯から点滅への変化による報知に相当する。
【０１７６】
請求項７：複数の報知態様を設けたこと及び選択手段は、本文後段の「また、カウントダウンの表示形態はこれに限らず、一般的に理解可能な形態であればどのような表示形態であってもよく、逆にカウントアップのような表示形態であってもよい。またこれらの場合、７セグメントＬＥＤ７５に変えて、液晶表示器等の表示器を採用するようにしてもよい。例えば、単純に複数のＬＥＤを並べて、順次消灯または点灯してカウントダウン（またはカウントアップ）するような表示形態であってもよい。さらに、このような表示形態を予め複数設けておき、切り換えスイッチ等で所望の表示形態を選択できるようにしてもよい。」という記載に相当する。
【０１７７】
請求項８：報知装置は、ＬＥＤ７６、スピーカ２２５、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６に相当し、記憶手段が記憶していた遊技情報が消去された旨を報知装置に報知させることは、ＬＥＤ７６を点灯させること、スピーカ２２５に「ＲＡＭは正常にクリアされました」という音声を発生をさせること、及び遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６を点滅から点灯に変化させることに相当する。
【図面の簡単な説明】
【０１７８】
【図１】本実施形態の遊技機１を示す正面図である。
【図２】本実施形態の遊技機１の全体裏面を示す略図である。
【図３】本実施形態の遊技機１の主な回路構成を示すブロック図である。
【図４】本実施形態のメイン制御基板４４とランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。
【図５】本実施形態の電源投入時のメイン制御基板４４、ランプ制御基板３７及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。
【図６】本実施形態のメイン制御基板４４が実行する停電処理を示すフローチャートである。
【図７】本実施形態のメイン制御基板４４が実行する電源投入処理を示すフローチャートである。
【図８】本実施形態のメイン制御基板４４が実行する遅延処理を示すフローチャートである。
【図９】本実施形態のメイン制御基板４４が実行する遊技制御処理を示すフローチャートである。
【図１０】本実施形態のメイン制御基板４４が実行する電源復帰処理を示すフローチャートである。
【図１１】本実施形態のランプ制御基板３７が実行するＲＡＭクリア報知処理を示すフローチャートである。
【図１２】本実施形態のランプ制御基板３７が実行する遅延処理を示すフローチャートである。
【図１３】遊技機１の他の実施形態における電源投入時のメイン制御基板４４、ランプ制御基板３７、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。
【図１４】遊技機１の他の実施形態のメイン制御基板４４、払出制御基板４０、ランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。
【図１５】遊技機１の他の実施形態における電源投入時のメイン制御基板４４、払出制御基板４０、ランプ制御基板３７及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。
【図１６】遊技機１の他の実施形態のメイン制御基板４４が実行する遅延処理を示すフローチャートである。
【図１７】遊技機１の他の実施形態のメイン制御基板４４、ランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。
【図１８】遊技機１の他の実施形態のサブＣＰＵ２５０が実行する遅延処理を示すフローチャートである。
【図１９】遊技機１の他の実施形態における電源投入時のメイン制御基板４４、ランプ制御基板３７、ＲＡＭクリアスイッチ６０及びサブＣＰＵ２５０の動作状態を示すタイミングチャートである。
【符号の説明】
【０１７９】
１…遊技機、 ２…打球操作ハンドル、
３…打球誘導レール、 ４…遊技領域形成レール、
５…遊技領域、 ６…特別図柄表示装置（ＬＣＤ）、
７…大入賞口（アタッカ）、 ８…左図柄表示部、
９…中図柄表示部、 １０…右図柄表示部、
１１…始動入賞口（電動チューリップ）、 １２…打球供給皿、
１３…余剰球受皿、 １４…普通入賞口、
１５…遊技効果ランプ、 １６…アウト口、
１７…ガラス扉枠、 １８…普通図柄表示装置（７セグＬＥＤ）、
１９…普通図柄作動ゲート、 ２０…風車、
２１…遊技盤、 ２２…外枠、
２３…内枠、 ２４…戻り球防止弁、
２５…保留ＬＥＤ、 ２６…保留ＬＥＤ、
３０…報知専用制御基板、 ３６…電源基板、
３７…ランプ制御基板、 ３８…音声制御基板、
３９…表示制御基板、 ４０…払出制御基板、
４１…賞球払出装置、 ４２…発射制御基板、
４３…打球発射装置、 ４４…メイン制御基板、
４５…ターミナル基板、 ５０…機構板、
５１…球貯留タンク、 ５２…タンクレール、
５３…開口部、 ５５…電源スイッチ、
５６…電源回路、 ５７…電源監視回路、
５８…リセット回路、 ５９…バックアップ電源回路、
６０…ＲＡＭクリアスイッチ、 ６１…ＲＡＭクリアスイッチ回路、
６２…遅延回路Ｂ、 ６３…ＤＩＰスイッチ回路、
７０…ＣＰＵ、 ７１…ＲＯＭ、
７２…ＲＡＭ、 ７５…７セグメントＬＥＤ、
７６…ＬＥＤ、 ７８…ランプ・ＬＥＤ駆動回路、
１０１…入力回路、 １０２…ＣＰＵ、
１０３…ＲＯＭ、 １０４…ＲＡＭ、
１０６…ソレノイド、 １０７…ソレノイド、
１０９…外部情報端子、 １１０…出力回路、
１１３…スピーカ、 １１５…バス、
１１６…始動入賞検出センサ、 １１７…カウントスイッチ、
１１９…打球操作ハンドルスイッチ、 １２０…打球操作ストップスイッチ、
１２１…作動ゲート検出センサ、 １２２…セーフ球検出センサ、
１２３…カウントスイッチ、 １２４…払出球検出センサ、
２１０…ＣＰＵ、 ２１１…ＲＯＭ、
２１２…ＲＡＭ、 ２２５…スピーカ、
２５０…サブＣＰＵ、
ＴＡ、ＴＢ、ＴＣ、ＴＤ…遅延時間
【技術分野】
【０００１】
本発明は、パチンコ機等の遊技機に係わり、特に電源が遮断されても遊技機を制御する制御手段の記憶装置の記憶内容をバックアップできると共に、そのバックアップした記憶装置の記憶内容を強制的に消去して初期化する記憶消去手段を備えた遊技機に関する。
【背景技術】
【０００２】
従来より、パチンコ機等の遊技機は、遊技内容を主に実行するためのメイン制御基板や、このメイン制御基板からの指示（コマンド）に従って遊技内容を補助的に実行するための複数種類のサブ制御基板が設けられている。サブ制御基板には、遊技球の払出を制御する払出制御基板の他、図柄合わせゲーム（スロットゲーム）を行う液晶等の表示装置を制御する表示制御基板、ランプやＬＥＤ等の点灯態様を制御するランプ制御基板、さらにはスピーカ等から所望の音楽や音声等を発生させる音制御基板等がある。なお、これらの制御基板は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を中心としたマイクロコンピュータが搭載されるようになっている。
【０００３】
ところで、近年、遊技機には、閉店時や停電時等に当該遊技機に供給される電源電圧が遮断されると、その遮断時点における遊技情報をＲＡＭ等の記憶装置（以下、単にＲＡＭともいう）に記憶保持させるバックアップ機能が設けられているものがある。このバックアップ機能によれば、復電後にはＲＡＭに記憶保持させた遊技情報に基づいて、遊技を電源電圧が遮断される直前の状態から再開させることができるため、例えば営業時間中の停電事故による遊技者への不利益を防止することが可能になる。
【０００４】
しかし、その一方では、バックアップ機能により記憶保持させた遊技情報を消去してＲＡＭを初期化したい場合もある。このような場合としては、例えば、前日に大当り確率が高確率状態のまま閉店時間を迎え、翌日の開店時には高確率状態で遊技が開始される場合や、あるいは、遊技機を工場から出荷する場合等が考えられる。前者の場合には、そのまま開店時から高確率状態で遊技が開始されると、遊技店は不利益を被ることになり、また後者の場合には、確実に遊技機の状態を初期状態にしておきたいからである。
【０００５】
そこで、このようなバックアップ機能を搭載した遊技機に、開店時等にバックアップされたＲＡＭの記憶内容を強制的に消去して初期化するクリアスイッチを設けた技術が提案されている。この技術では、開店時等にクリアスイッチを継続してオン操作しながら電源スイッチを入れる（以下、「電源投入」ともいう）ことで、バックアップされたＲＡＭの記憶内容を消去するようになっており、これによりクリアスイッチの誤操作による不用意なＲＡＭの初期化も防止するようになっている（例えば、特許文献１参照、以下従来技術という）。
【特許文献１】特開２００１−３４６９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかして、最近の遊技機においては、遊技演出の興趣向上のために、液晶等の表示装置をはじめとするサブ制御基板が高性能化されてきており、電源投入時からサブ制御基板が全て立ち上がるまでの時間が長くなっている（例えば１０秒前後）。上述したように、各サブ制御基板は、メイン制御基板からのコマンドに従って動作するので、従って電源投入後、各サブ制御基板が確実にメイン制御基板からの最初のコマンドを受信できるよう、メイン制御基板はサブ制御基板が全て立ち上がった後に起動するようになっている。
【０００７】
なお、本文において「立ち上がる」とは、各種制御基板が電源投入されたときや停電が復旧復帰したとき等の復電時に、ＣＰＵが初期設定等のプログラム処理を終了した時点を言い、この状態ではサブ制御基板は、メイン制御基板からのコマンドを受信できる状態であり、一方「起動」とは、各種制御基板が電源投入されたときや停電が復旧復帰したとき等の復電時に、ＣＰＵが初期設定等のプログラム処理を開始する時点を言い、この状態ではサブ制御基板は、メイン制御基板からのコマンドを受信できない状態である。
【０００８】
しかしながら、上記従来技術では、メイン制御基板のＲＡＭをクリアスイッチにより初期化する場合、少なくとも電源投入時からメイン制御基板が起動するまでの間、クリアスイッチをオン操作し続けなければならず、従ってこのようにサブ制御基板が高性能化されている遊技機においてメイン制御基板のＲＡＭを初期化する場合には、長時間クリアスイッチをオン操作し続けなければならないという煩わしい作業が必要となる。特に、相当数の遊技機のＲＡＭを初期化しなければならない開店時には、他の準備作業も多く店員の負担は大きくなる。
【０００９】
本発明は、このような課題を解決するためになされたもので、その目的とするところは、バックアップされた遊技機を制御する制御手段の記憶装置の記憶内容をクリアスイッチにて消去するときに、クリアスイッチを操作する者の作業負担を軽減することのできる遊技機を提供することにある。
【課題を解決するための手段】
【００１０】
このような問題を解決するために、本発明の遊技機は、請求項１に記載したように、遊技の制御を行う主制御手段と、該主制御手段からの指令信号に基づいて各種遊技装置の制御を行う副制御手段と、前記主制御手段及び前記副制御手段に所定の作動電源を生成して供給する電源手段と、該電源手段からの電源供給開始時に、前記主制御手段を前記副制御手段よりも遅れて立ち上げる遅延手段と、前記主制御手段の遊技制御に係わる遊技情報を記憶する記憶手段と、前記電源手段からの電源供給が遮断された場合に、前記記憶手段にバックアップ用電源を供給するバックアップ電源供給手段と、オン操作することによりクリア信号を前記主制御手段に出力するためのクリアスイッチと、前記主制御手段が立ち上ったときに該クリア信号が入力されていることに基づいて、前記記憶手段が記憶している遊技情報を消去する記憶消去手段と、を備えた遊技機において、前記クリアスイッチをオン操作させるタイミングに係わる情報を所定の報知装置に報知させるマイクロコンピュータ等で構成される報知制御手段を備え、該報知制御手段は、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、前記主制御手段が立ち上がる所定時間前まで所定のプログラム処理を実行することにより遅延させる報知制御遅延処理手段を備え、前記報知制御手段は、該報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、前記報知装置に前記クリアスイッチをオン操作させるタイミングに係わる情報を報知させるようにしたことを特徴とする。
【００１１】
また、請求項２に記載の遊技機は、請求項１に記載の遊技機において、前記クリアスイッチは、押下操作されている間だけオン状態となるプッシュボタンタイプであることを特徴とする。
【００１２】
また、請求項３に記載の遊技機は、請求項１または請求項２に記載の遊技機において、前記主制御手段及び前記副制御手段は、それぞれマイクロコンピュータを備え、前記遅延手段は、電源供給開始時に前記主制御手段における初期設定終了後に実行されるプログラム処理の開始時期を、前記副制御手段が立ち上ってから所定時間経過するまで所定のプログラム処理を実行することにより遅延させる主制御遅延処理手段とし、前記報知制御手段は、前記報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、前記報知装置に前記クリアスイッチをオン操作させるタイミングに係わる情報を報知させるようにしたことを特徴とする。
【００１３】
また、請求項４に記載の遊技機は、請求項３に記載の遊技機において、遊技者に遊技媒体の払出を行う遊技媒体払出装置を備え、前記副制御手段は、該遊技媒体払出装置を制御する払出制御手段を含み、該払出制御手段は、払出制御に係わる情報を記憶する払出記憶手段を備え、前記バックアップ電源供給手段は、前記電源手段からの電源供給が遮断された場合に、前記払出記憶手段にもバックアップ用電源を供給するものとし、前記主制御遅延処理手段が実行する所定の前記プログラム処理は、前記遊技媒体払出装置から払出された遊技媒体の払出数をチェックする処理としたことを特徴とする。
【００１４】
また、請求項５に記載の遊技機は、請求項３または請求項４に記載の遊技機において、前記報知制御手段は、前記副制御手段としたことことを特徴とする。
また、請求項６に記載の遊技機は、請求項１乃至請求項５の何れかに記載の遊技機において、前記報知装置は表示装置または／及び音声装置であるとし、前記報知制御手段は、該表示装置または／及び該音声装置に前記クリアスイッチをオン操作させるタイミングを所定の報知態様にて報知させるようにしたことを特徴とする。
【００１５】
また、請求項７に記載の遊技機は、請求項６に記載の遊技機において、前記報知態様を予め複数設け、該複数設けた報知態様の中から所望の報知態様を選択できる選択手段を設けたことを特徴とする。
【００１６】
また、請求項８に記載の遊技機は、請求項１乃至請求項７の何れかに記載の遊技機において、前記記憶消去手段により前記記憶手段が記憶していた遊技情報が消去されたときは、前記主制御手段は、前記報知制御手段にクリア成信号を出力し、前記報知制御手段は、該クリア成信号を入力した場合には、前記記憶手段が記憶していた遊技情報が消去された旨を前記報知装置に報知させることを特徴とする。
【発明の効果】
【００１７】
請求項１の発明では、主制御手段は遊技の制御を行い、副制御手段は、主制御手段からの指令信号（例えばストローブ信号やコマンド信号等）に基づいて各種遊技装置の制御を行う。例えば遊技機がパチンコ機の場合には、各種遊技装置としては、表示装置、球払出装置、打球発射装置、電動役物、発光装置、音声装置等が挙げられる。
【００１８】
そして電源手段から主制御手段及び副制御手段に所定の作動電源の供給が開始されると（例えば電源スイッチをオンにしたときや停電が復旧復帰したとき）、主制御手段は、遅延手段により副制御手段よりも遅れて立ち上がるようになっており、これにより副制御手段は、確実に主制御手段からの指令信号を受信することができる。即ち、電源の供給が開始されると、副制御手段が主制御手段からの最初の指令信号を確実に受信できるようになっており、従って副制御手段は主制御手段からの指令信号を取りこぼすことはない。
【００１９】
なお、副制御手段が複数ある場合には、主制御手段の立ち上がる時期は、主制御手段からの指令信号を受け取れる状態になるまでの時間、即ち電源の供給が開始されてから立ち上がるまでの時間が最も遅い副制御手段を対象に設定される。例えば、最近のパチンコ機では、立ち上がるまでの時間が最も遅い副制御手段としては表示装置を制御する表示制御手段が挙げられ、この場合、電源の供給が開始されてから主制御手段が立ち上がる時間は１０秒以上に設定される機種もある。
【００２０】
ここで、主制御手段は、遊技制御に係わる遊技情報を記憶手段に記憶するようになっており、この記憶手段は、電源手段からの電源供給が遮断された場合には（例えば電源スイッチをオフにしたときや停電が発生したときには）、バックアップ電源供給手段によりバックアップ用電源が供給されるようになっている。つまり主制御手段の記憶手段は、電源供給が遮断された場合には、バックアップされてその記憶内容が保持されるようになっている。
【００２１】
また、記憶手段が記憶している遊技情報を消去したいときは、クリアスイッチをオン操作することによりクリア信号を主制御手段に出力するのであるが、これは、記憶消去手段により、主制御手段が立ち上ったときにクリア信号が入力されていることに基づいて、記憶手段が記憶している遊技情報を消去するようになっている。つまり、電源の供給が開始されて主制御手段が立ち上ったときにクリアスイッチがオン操作されていれば、記憶手段の記憶内容は消去される。
【００２２】
そしてこのような構成において、本発明の遊技機は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を中心としたマイクロコンピュータ等で構成される報知制御手段を備え、この報知制御手段が、クリアスイッチをオン操作させるタイミングに係わる情報を所定の報知装置に報知させる。
【００２３】
ここで報知制御手段は、報知制御遅延処理手段を備え、この報知制御遅延処理手段が、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、主制御手段が立ち上がる所定時間前まで所定のプログラム処理を実行することにより遅延させる。つまり、報知制御遅延処理手段は、電源供給開始時の初期設定終了後に所定のプログラム処理を実行することで、本来初期設定終了後に実行されるプログラム処理の開始時期を遅延させている。そして、この報知制御遅延処理手段が行う遅延処理、即ち所定のプログラム処理は、主制御手段が立ち上がる所定時間前まで実行されることになる。
【００２４】
これは換言すれば、見かけ上、初期設定の終了時期を遅延することになり、即ち報知制御手段は、この報知制御遅延処理手段が行う遅延処理が終了すると立ち上がることになる。そして、この報知制御手段が立ち上がる時期は、主制御手段が立ち上がる所定時間前となっている。なお、報知制御遅延処理手段が行う遅延処理としての所定のプログラム処理は、種々考えられ、例えば、汎用レジスタに遅延時間に相当する値を設定し、レジスタの値を−１（ディクリメント）する処理を、レジスタの値が０になるまで繰り返す処理等が挙げられる。
【００２５】
そして報知制御手段は、この報知制御遅延処理手段が実行する遅延処理としての所定のプログラム処理が終了したとき、報知装置にクリアスイッチをオン操作させるタイミングに係わる情報を報知させる。即ち、報知装置は、電源の供給が開始されて主制御手段が立ち上ったときにクリアスイッチがオン操作されているように、主制御手段が立ち上がる所定時間前にクリアスイッチをオン操作させるタイミングに係わる情報を報知する。
【００２６】
以上のような構成による請求項１の発明によれば、バックアップされている記憶手段の記憶内容をクリアスイッチをオン操作して消去する際、報知装置からの報知により、クリアスイッチの操作者はクリアスイッチをオン操作するタイミングが判るようになり、その結果、適切にクリアスイッチを操作することができるようになる。これにより、バックアップされている記憶手段の記憶内容を確実に消去することが可能となる。
【００２７】
また、ソフトウェアによる遅延処理としての所定のプログラム処理の実行時間は、容易に変更することができるので、即ち報知装置からのクリアスイッチをオン操作させるタイミングに係わる情報の報知時期は、簡単なプログラムの変更で容易に実行することができるので、極めて使い勝手がよい。
【００２８】
また、この遅延処理をソフトウェアによるプログラム処理により実行するようにしたことで、遅延処理を行うためのハードウェア資源（例えば遅延回路）が不要となり、開発者の回路設計を容易にすると共に、コストダウンがはかれる。さらに、ハードウェア資源が不要になることで、その分遊技機の活用できるスペースが増え、その結果、遊技機の限られたスペースを有効に活用することが可能となる。
【００２９】
また、請求項２に記載の遊技機は、請求項１に記載の遊技機において、クリアスイッチを、押下操作されている間だけオン状態となるプッシュボタンタイプ（リターンタイプ）としている。記憶手段の記憶内容をクリアすると、その時点で遊技機の状態が初期状態に戻ることを意味し、従ってクリアスイッチをオンオフ操作するとその状態を保持するタイプ（モメンタリタイプ）とした場合には、誤操作により不用意に記憶手段の記憶内容を消去してしまう蓋然性が高くなる。
【００３０】
その点、クリアスイッチをリターンタイプとした場合には、不用意な誤操作は低減されるが、一方では、クリアスイッチを押し続けなければクリア信号が送出されず、従って記憶手段の記憶内容をクリアする作業が煩雑となる。特に、電源の供給が開始されてから主制御手段が立ち上がるまでの時間が長くなっている場合には、従来であればリターンタイプのクリアスイッチは、いつ主制御手段が立ち上がるかわからないので、電源の供給が開始されてから主制御手段が立ち上がるのを確認するまでの長い時間押し続けなければならない。
【００３１】
ところが本発明によれば、報知装置からの報知により、クリアスイッチの操作者はクリアスイッチをオン操作するタイミングが判るようになっている。従って、例え電源の供給が開始されてから主制御手段が立ち上がるまでの時間が長くなっている場合であっても、クリアスイッチを長い時間押し続けなければならないといった手間が省け、これにより、クリアスイッチがリターンタイプであってもその操作時間が短縮され、作業性が向上する。即ち、本発明によれば、記憶手段の記憶内容をクリアする場合、不用意な誤操作を防止しつつその作業性が向上するという極めて顕著な効果を奏する。
【００３２】
また、請求項３に記載の遊技機は、請求項１または請求項２に記載の遊技機において、主制御手段及び副制制御手段は、それぞれＣＰＵ、ＲＯＭ、ＲＡＭ等を中心としたマイクロコンピュータを備えている。そして電源手段からの電源供給開始時に、主制御手段を副制御手段よりも遅れて立ち上げる遅延手段を主制御遅延処理手段とし、この主制御遅延処理手段が、電源供給開始時に主制御手段における初期設定終了後に実行されるプログラム処理の開始時期を、副制御手段が立ち上ってから所定時間経過するまで所定のプログラム処理を実行することにより、主制御手段を副制御手段よりも所定時間遅れて立ち上げる。
【００３３】
つまり、主制御手段は、報知制御手段と同様に、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、所定のプログラム処理を実行することにより副制御手段が立ち上ってから所定時間経過するまで遅延させている。これは換言すれば、見かけ上、初期設定の終了時期を遅延することになり、即ち主制御手段は、この主制御遅延処理手段が行う遅延処理が終了すると、副制御手段よりも所定時間遅れて立ち上がることになる。なお、主制御遅延処理手段が行う遅延処理としての所定のプログラム処理は、上記した報知制御遅延処理手段が行う遅延処理としての所定のプログラム処理と同様である。そして報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、報知制御手段は、報知装置にクリアスイッチをオン操作させるタイミングに係わる情報を報知させる。
【００３４】
このような構成による請求項３の発明によれば、報知制御手段は、主制御遅延処理手段と同様な構成の報知制御遅延処理手段が実行する遅延処理としてのソフトウェアによるプログラム処理に基づいて、報知装置にクリアスイッチをオン操作させるタイミングに係わる情報を報知するようになっているので、即ち報知制御手段は、主制御手段と同様な構成の遅延処理手段によって遅延時間を判断するので、報知装置が報知するクリアスイッチのオン操作のタイミングを、高い精度でほとんど誤差なく実行することができる。
【００３５】
また、請求項４に記載の遊技機は、請求項３に記載の遊技機において、遊技者に遊技媒体の払出を行う遊技媒体払出装置を備えており、この遊技媒体払出装置により、遊技者に遊技媒体の払出が行われる。例えば、遊技機がパチンコ機の場合には、遊技媒体はパチンコ球であり、遊技の報賞として、あるいは金員の投入等に基づいてこの払出装置からパチンコ球が払出されるようになっている。
【００３６】
ここで遊技媒体払出装置を制御する払出制御手段は、主制御手段からの指令信号に基づいて動作する副制御手段の一つであり、つまり払出制御手段は、主制御手段からの指令信号に基づいて遊技媒体払出装置の制御を行う。そして払出制御手段は、払出制御に係わる情報を記憶する払出記憶手段を備えており、この払出記憶手段は、主制御手段の記憶手段と同様に、電源手段からの電源供給が遮断された場合には（例えば電源スイッチをオフにしたときや停電が発生したときには）、バックアップ電源供給手段によりバックアップ用電源が供給されるようになっている。つまり本発明の遊技機では、主制御手段の記憶手段及び払出制御手段の払出記憶手段は、電源供給が遮断された場合には、両者共にバックアップされてその記憶内容が保持されるようになっている。
【００３７】
そしてこのような構成において、本発明の遊技機は、主制御遅延処理手段が実行する遅延処理としての所定のプログラム処理は、遊技媒体払出装置から払出された遊技媒体の払出数をチェックする処理としている。つまり、主制御手段は、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、遊技媒体払出装置から払出された遊技媒体の払出数をチェックする処理を繰り返し実行して遅延時間を作成することにより、副制御手段が立ち上ってから所定時間経過するまで遅延させている。
【００３８】
このような構成による請求項４の発明によれば、主制御手段が立ち上がる前に、副制御手段としての払出制御手段が立ち上がって、払出記憶手段に記憶されていた未払いの総払出球数に基づいて遊技媒体払出装置が遊技媒体を払出してしまった場合でも、主制御手段は正確な未払いの総払出球数を把握することができ、これにより主制御手段は、以後の処理において、遊技場と遊技者双方に不利益を与えることなく適切に実行することができる。即ち、主制御手段の記憶手段及び払出制御手段の払出記憶手段の両者を共にバックアップしてその記憶内容を保持しつつ、このような未払いの払出球数も適正に管理することで、例え停電等で電源が遮断された場合であっても、電源の供給が再開されたときには、遊技状態を電源が遮断される前の状態により近い状態で戻すことができ、その結果、遊技場及び遊技者共に不利益を被ることを防止することができる。
【００３９】
また、請求項５に記載の遊技機は、請求項１乃至請求項４の何れかに記載の遊技機において、報知制御手段は、副制御手段としている。副制御手段は、もともと遊技機に設けられている必須の構成であり、即ち、本発明では、既存の副制御手段を利用して、クリアスイッチをオン操作させるタイミングに係わる情報を報知するようになっている。従って、このような構成の請求項５の発明によれば、遊技機に新たな報知制御手段を加える必要がなく、これにより遊技機の構成が簡易となりコストダウンがはかれると共に、遊技機の限られたスペースを有効に活用することが可能になるという顕著な効果を奏する。
【００４０】
また、請求項６に記載の遊技機は、請求項１乃至請求項５の何れかに記載の遊技機において、報知制御手段は、報知装置としての表示装置または／及び音声装置に、クリアスイッチをオン操作させるタイミングを所定の報知態様にて報知させる。ここで所定の報知態様としては、例えばカウントダウンやカウントアップの表示や音声等が挙げられ、クリアスイッチの操作者は、この表示装置または／及び音声装置に合わせてクリアスイッチをオン操作するようにすればよい。
【００４１】
例えば、電源供給開始から主制御手段が立ち上がるまでの時間が１０秒とすれば、クリアスイッチをオン操作させるタイミングに係わる情報を、電源供給開始から５秒後に開始し、それからカウントダウンやカウントアップ等の報知を、主制御手段が立ち上がる時間まで行うようにすればよい。このようにすれば、さらにクリアスイッチの操作が容易になる。即ち、クリアスイッチの操作者は、クリアスイッチのオン操作するタイミングに失敗することなく確実に実行できる。なお表示装置または／及び音声装置は、既存のものを利用してもよいし、新たに設けるものであってもよい。
【００４２】
また、請求項７に記載の遊技機は、請求項６に記載の遊技機において、報知態様を予め複数設けておき、選択手段により、これら複数設けた報知態様の中から所望の報知態様を選択する。例えば、カウントダウン報知からカウントアップへの変更というように、好みに応じて報知態様を変更することが可能となる。なお報知装置としての複数種類の装置（例えば表示装置と音声装置）を備えている場合には、全ての報知装置に報知させるか、あるいは、特定の報知装置に報知させるかを選択できるようにするとよい。
【００４３】
また、請求項８に記載の遊技機は、請求項１乃至請求項７の何れかに記載の遊技機において、主制御手段は、クリアスイッチのオン操作に基づき記憶消去手段により記憶手段が記憶していた遊技情報が消去されたときは、報知制御手段にクリア成信号を出力する。そして報知制御手段は、このクリア成信号を入力した場合には、記憶手段が記憶していた遊技情報が消去された旨を報知装置に報知させる。
【００４４】
従って、クリアスイッチの操作者は、報知装置から記憶手段が記憶していた遊技情報が消去された旨が報知されたときは、クリアスイッチをオフ操作するようにすればよい。即ち、本発明によれば、クリアスイッチの操作者は、バックアップされている記憶手段の記憶内容をクリアスイッチを操作して消去する作業を行う際、クリアスイッチをオン操作するタイミングとクリアスイッチをオフ操作するタイミングの両方が判ることになり、これによりクリアスイッチの操作時間を極めて短縮させ、クリアスイッチ操作者の作業負担を軽減することがでるという顕著な効果を奏する。
【発明を実施するための最良の形態】
【００４５】
以下に、本発明の実施の形態を図を用いて説明する。
図１は、遊技機１の全体正面図である。本実施形態の遊技機１は、図１に示すように、図示しない遊技島に固定される外枠２２と、この外枠２２に開閉自在に取り付けられた内枠２３とから構成されており、内枠２３には、遊技者にパチンコ遊技を提供する遊技盤２１と、遊技者が操作することにより後述する打球発射装置４３を作動させる打球操作ハンドル２と、打球発射装置４３によって打ち出された遊技球を誘導する打球誘導レール３と、打ち出された遊技球が一定範囲内で飛球するよう設けられた遊技領域形成レール４と、打球誘導レール３及び遊技領域形成レール４によって囲われた遊技領域５と、遊技領域形成レール４の先端に取り付けられ遊技領域５に打ち出された遊技球が打球誘導レール３と遊技領域形成レール４の間の発射径路に後戻りするのを防止する戻り球防止弁２４と、遊技領域５に打ち出された遊技球を不測の方向へ変化を与える風車２０と、特別図柄が回転する様子を示す擬似的な表示（以下、スクロール表示ともいう）を行う液晶表示ディスプレイ（ＬＣＤ）等で構成された特別図柄表示装置６と、遊技球が入賞することによって特別図柄表示装置６に特別図柄のスクロール表示を開始させる始動入賞口（電動チューリップ）１１と、特別図柄表示装置６が特別図柄のスクロール表示中に遊技球が始動入賞口１１へ入賞した場合に、当該スクロール表示が終了した後に、あと何回変動表示するか（通常最高４回）を遊技者に報知するための保留記憶の点灯表示を順次行う４つの保留ＬＥＤ２５と、特別図柄表示装置６の画像表示部において３つの特別図柄をそれぞれ個別に表示する左図柄表示部８、中図柄表示部９、右図柄表示部１０と、特別図柄表示装置６における表示結果が予め定められた態様（大当り）になった場合、遊技者に有利に開口される大入賞口（アタッカ）７と、遊技球を打球発射装置４３に供給するための打球供給皿１２と、打球供給皿１２に入りきらない球を貯留することができると共に、図示しない貯留球箱に遊技球を移動できるようになっている余剰球受皿１３と、入賞することによって賞球が払い出される普通入賞口１４と、入賞に対する賞球の払い出しや球詰まり、異常等を報知したり、遊技状態が所定の状態（例えば大当り）になったときに点滅等して演出効果を高める遊技効果ランプ１５と、遊技領域５の最下部に設けられた遊技球を回収するアウト口１６と、内枠２３に開閉自在に設けられたガラス扉枠１７と、一桁の普通図柄を表示し、その普通図柄が予め定められた普通図柄（当り）である場合、始動入賞口１１としての電動チューリップの羽根を開放する７セグメントＬＥＤ等で構成された普通図柄表示装置１８と、遊技球が通過することによって普通図柄表示装置１８に普通図柄の変動表示を開始させる普通図柄作動ゲート１９と、普通図柄表示装置１８が普通図柄の変動表示中に遊技球が普通図柄作動ゲート１９を通過した場合に、当該変動表示が終了した後に、あと何回変動表示するか（通常最高４回）を遊技者に報知するための保留記憶の点灯表示を順次行う４つの保留ＬＥＤ２６等とによって構成されている。
【００４６】
この様に構成される遊技機１は、まず、遊技者の打球操作ハンドル２の操作により、打球発射装置４３から遊技球が発射され、打球誘導レール３と遊技領域形成レール４の間を通って遊技球が遊技盤２１上の遊技領域５に打ち出される。そして、遊技球は遊技領域５を自重により落下し、落下する過程においては、遊技盤２１に植設される図示しない遊技釘や風車２０によって落下する方向に変化を与えられ、始動入賞口１１や普通入賞口１４に入賞したり、普通図柄作動ゲート１９を通過したり、全ての入賞口に入賞しなかった場合には、アウト口１６に回収されるようになっている。
【００４７】
遊技球が始動入賞口１１に入賞した場合には、所定の賞球を遊技者に与えると共に、後述する始動入賞検出センサ１１６によって遊技球を検出し、特別図柄表示装置６の各図柄表示部８、９、１０に特別図柄をスクロール表示させ、所定時間後に左図柄表示部８、右図柄表示部１０、中図柄表示部９の順に特別図柄を停止させて抽選するスロットゲームを行い、左図柄表示部８の特別図柄と右図柄表示部１０の特別図柄とが停止した時点で大当りを構成する特別図柄の組合せ（例えば、左図柄表示部８の特別図柄と右図柄表示部１０の特別図柄とが同一の特別図柄の組合せ）である場合にはリーチとなり、特別図柄表示装置６にて所定のリーチアクションが表示されるようになっており、その後中図柄表示部９の特別図柄が停止した時点で確定表示された特別図柄が予め定められた特別図柄の組合せである場合には大当りとなり、大入賞口７としてのアタッカを所定の態様で開放するようになっており、これら以外の特別図柄の組合せである場合には、はずれとなる。なお、大当りになる特別図柄の組合せには、次回の大当りが発生するまで大当りになる確率が上昇する高確率状態（所謂確率変動状態）になるものが含まれている。
【００４８】
また、遊技球が普通入賞口１４に入賞した場合には、所定の賞球が遊技者に与えられる。また、遊技球が普通図柄作動ゲート１９を通過した場合には、後述する作動ゲート検出センサ１２１によって遊技球を検出し、普通図柄表示装置１８に普通図柄を変動表示させて抽選を行い、確定表示された普通図柄が予め定められた普通図柄である場合には当りとなり、始動入賞口（電動チューリップ）１１の羽根を所定時間開放するようなっている。
【００４９】
次に、遊技機１の裏面に配置されている各基板について説明する。図２は、遊技機１の全体裏面を示す略図である。５０は機構板であり、前記した内枠２３に図示しないヒンジ等で開閉自在に取り付けられおり、その略中央上部には遊技盤２１の裏面部が臨むように開口部５３が設けられている。機構板５０の上部には、遊技島から供給される遊技球を貯留する球貯留タンク５１が設けられ、球貯留タンク５１に供給された遊技球はタンクレール５２を通って賞球払出装置４１に至り、上記したように始動入賞口１１や普通入賞口１４等への遊技球の入賞に基づいて、賞球払出装置４１が駆動して所定の賞球が遊技者に払い出される。また、賞球払出装置４１は、遊技者の金員の投入やプリペイドカード挿入後の球貸スイッチの操作等によっても駆動し、所定数の遊技球の貸出（貸球）も行う。
【００５０】
開口部５３には、遊技機１に取り付けられた特別図柄表示装置６が臨んでおり、特別図柄表示装置６の裏面側には、表示制御基板３９が特別図柄表示装置６に一体的に取り付けられている。また、機構板５０の略下部には、メイン制御基板４４、払出制御基板４０、発射制御基板４２、電源基板３６、ランプ制御基板３７、音声制御基板３８がそれぞれ取り付けられており、一方機構板５０の上部右隅には、ターミナル基板４５が取り付けられている。
【００５１】
図３は、遊技機１の主な回路構成を示すブロック図である。まず、遊技を実行するうえで中心的な役割を果たすメイン制御基板４４は、遊技進行の制御プログラムを実行する８ビットのＣＰＵ１０２、ＣＰＵ１０２が実行する制御プログラムを格納するＲＯＭ１０３及びＣＰＵ１０２が処理するデータを一時的に記憶するＲＡＭ１０４を備えている。またメイン制御基板４４は、入力回路１０１、出力回路１１０及びこれらを接続するバス１１５（データバス、アドレスバス、コントロールバス等）とを備えており、入力回路１０１を介して取得した各センサやスイッチからの信号に基づいて、ＣＰＵ１０２が出力回路１１０に接続されている後述するサブ制御基板やその他の各種回路、機器等を制御するための所定の制御プログラムを実行する。
【００５２】
入力回路１０１には、始動入賞口１１に設けられた遊技球の入賞を検出すると特別図柄変動開始信号を送る始動入賞検出センサ１１６と、始動入賞口１１に入賞した遊技球を検出するカウントスイッチ１２３と、普通図柄作動ゲート１９に設けられた遊技球の通過を検出すると普通図柄変動開始信号を送る作動ゲート検出センサ１２１と、大入賞口７を開放することにより大入賞口７内に入賞した遊技球を検出するカウントスイッチ１１７と、打球操作ハンドル２が回動操作されて遊技球が発射される時にオンする打球操作ハンドルスイッチ１１９と、打球操作ハンドル２の所定箇所に設けられ押圧操作することにより打球発射装置４３の作動をオフさせて遊技球の発射を停止する打球操作ストップスイッチ１２０と、各入賞口に入賞した遊技球をセーフ球としてカウントし遊技球を賞品として払い出すために必要なセーフ信号を出力するセーフ球検出センサ１２２と、賞球払出装置４１から払い出された賞球や貸球としての遊技球をカウントするための払出球検出センサ１２４とが接続されている。
【００５３】
出力回路１１０には、遊技盤面に配備されているＬＥＤ（例えば、保留ＬＥＤ２５や保留ＬＥＤ２６）や各種表示ランプ（例えば、遊技効果ランプ１５）等を点灯／点滅制御するランプ制御基板３７と、大入賞口７としてのアタッカを開口動作するためのソレノイド１０６と、始動入賞口１１としての電動チューリップを開放動作するためのソレノイド１０７と、スピーカ１１３より各種の効果音を拡声させるための音声制御を行う音声制御基板３８と、図示しないホール管理コンピュータ等に接続され、メイン制御基板４４からの各種情報（例えば大当りや賞球、貸球等に係わる情報）等を遊技機１外部に出力する外部情報端子１０９が設けられたターミナル基板４５とが接続されている。その他、出力回路１１０には、遊技領域５に向けてパチンコ球を弾発するための打球発射装置４３の動作停止と動作停止解除とを制御する発射制御基板４２が接続されている。
【００５４】
また、出力回路１１０には、払出制御基板４０及び表示制御基板３９が接続されている。払出制御基板４０は、賞球払出装置４１を駆動制御し、賞球や貸球の払出制御を行う。表示制御基板３９は、ＬＣＤとしての特別図柄表示装置６に表示する画像及び７セグＬＥＤとしての普通図柄表示装置１８に表示する数字等を制御する。
【００５５】
これらランプ制御基板３７、音声制御基板３８、表示制御基板３９、払出制御基板４０、発射制御基板４２は、遊技を実行するうえで補助的な役割を果たすサブ制御基板として機能し、これらのサブ制御基板３７、３８、３９、４０、４２は、図示していないが、メイン制御基板４４と同様にＣＰＵ、ＲＯＭ、ＲＡＭ等を主とするマイクロコンピュータを備え、メイン制御基板４４からの一方向の指令（コマンド信号等）に基づいて動作する。なお、表示制御基板３９のＣＰＵは３２ビットのものが、その他のサブ制御基板３７、３８、４０、４２は８ビットのものが使用されている。
【００５６】
例えば、払出制御基板４０は、払出制御用ＣＰＵ、この払出制御用ＣＰＵの作業領域やメイン制御基板４４からの各賞球（貸球）コマンドに対応した賞球（貸球）数等を記憶保持するための記憶エリアを備えたＲＡＭ及び制御データ及び賞球（貸球）払出しのための制御プログラム等が記憶されたＲＯＭなどを備えている。即ち払出制御基板４０は、メイン制御基板４４のＣＰＵ１０２から一方向のストローブ信号や払出制御用コマンド信号等の制御信号を図示しない入力回路を介して受け、ストローブ信号が入力されると、払出制御用ＣＰＵは払出制御用コマンドを認識し、賞球払出装置４１を駆動制御して賞球（貸球）の払出制御を行う。
【００５７】
また例えば、表示制御基板３９は、膨大なデータを高速処理するためのＯＳ等を読み込んで表示制御プログラムを実行するＣＰＵ、ＣＰＵが実行する表示制御プログラムを格納するＲＯＭ及びＣＰＵの作業領域を構成するＲＡＭ、ＬＣＤとしての特別図柄表示装置６に表示する画像を制御するＶＤＰ、ＶＤＰが読み出す各コマンドに対応した表示制御データ（変動パターン等）及びキャラクタや図柄や背景等が記憶された画像データ用のＣＧＲＯＭ及びＶＤＰが処理する画像データ等を一時的に記憶保持するための記憶エリアを備えたＶＲＡＭ等を備えている。
【００５８】
即ち表示制御基板３９は、メイン制御基板４４のＣＰＵ１０２から一方向のストローブ信号や表示制御用コマンド信号等の制御信号を図示しない入力回路を介して受け、ストローブ信号が入力されると、表示制御用ＣＰＵは表示制御用コマンドを認識する。するとＶＤＰは、この表示制御用コマンドに対応するデータエリアから表示制御データ及びキャラクタや図柄や背景等をＣＧＲＯＭから読み出し、上記画像データを一時記憶するＶＲＡＭに格納する。そしてＶＤＰは、この格納された画像データを、表示順がくるとＶＲＡＭから読み出し、ＣＰＵ１０２からの指令に応じて所定の態様でＬＣＤ（特別図柄表示装置６）に表示する。
【００５９】
このように、メイン制御基板４４からサブ制御基板３７、３８、３９、４０、４２へ制御信号（ストローブ信号やコマンド信号等）を一方向通信することにより、即ち、サブ制御基板３７、３８、３９、４０、４２からメイン制御基板４４への入力をなくすことにより、遊技機１全体の主な制御を司るメイン制御基板４４への入力を少なくして、メイン制御基板４４への不正な信号入力を極力排除でき、遊技場は適正な遊技を遊技者に提供できると共に、両者の通信に係わる回路構成やプログラムを簡素化でき、遊技機１を開発制作するうえで容易となりコストダウンにつながる。
【００６０】
なお、メイン制御基板４４や払出制御基板４０等を基板ＢＯＸに収納する場合には、この基板ＢＯＸを開けた痕跡が残るように所定の手段で封止する所謂かしめ構造を採用することが望ましい。これにより、さらにメイン制御基板４４や払出制御基板４０等への不正を排除することができるようになる。また、表示制御基板３９に接続された普通図柄表示装置１８は、メイン制御基板４４の出力回路１１０に直接接続しても良く、また、入力回路１０１に接続した打球操作ハンドルスイッチ１１９と打球操作ストップスイッチ１２０は、発射制御基板４２に直接接続するようにしてもよい。さらに、メイン制御基板４４の入力回路１０１に接続された払出球検出センサ１２４は、払出制御基板４０へも入力するようにしてもよい。これらは、各種装置の機能や配置及び各ＣＰＵの処理速度やＲＯＭ、ＲＡＭ等の記憶装置の容量等に応じて適宜設計すればよい。
【００６１】
次に、図４を参照しながら、本発明の要部回路構成について説明する。図３のブロック図では、主にメイン制御基板４４とサブ制御基板３７、３８、３９、４０、４２との回路構成を示したが、この図４のブロック図は、メイン制御基板４４とランプ制御基板３７及び電源基板３６の主な回路構成を示したものである。
【００６２】
まず電源基板３６は、図示しない遊技島に設けられた主電源（ＡＣ２４Ｖ）を、電源スイッチ５５を介して電源回路５６が受けており、電源回路５６は、この主電源を基にメイン制御基板４４やサブ制御基板３７、３８、３９、４０、４２等、遊技機１の各制御装置や駆動装置等に作動電源（例えば全波２４Ｖ、ＤＣ３０Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ）を生成して供給する。なお、電源スイッチ５５は、主電源ＡＣ２４Ｖの供給を手動操作でオンオフさせるもので、オンオフ操作されるとその状態を保持するタイプ（モメンタリタイプ）が用いられている。
【００６３】
また、電源回路５６には電源監視回路５７が接続されており、この電源監視回路５７は電源回路５６の主電源の電圧（２４Ｖ）が所定電圧Ｖ１（例えば１２Ｖ）以下に降下すると、メイン制御基板４４のＣＰＵ１０２のＮＭＩ端子（マスク不能割込端子）に停電信号を送出する（ハイレベルからローレベルに立ち下がる）ようになっている。即ち電源監視回路５７は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたとき、メイン制御基板４４へ停電信号を送出する。
【００６４】
さらに、電源基板３６には、コンデンサ等により構成されたバックアップ電源回路５９が設けられており、上述の停電信号は、このバックアップ電源回路５９にも電源監視回路５７から同時に送出されるようになっている。バックアップ電源回路５９は、メイン制御基板４４のＲＡＭ１０４に接続されており、電源監視回路５７からの停電信号を受信するとＲＡＭ１０４にバックアップ用電源を供給する。即ちバックアップ電源回路５９は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたときに、メイン制御基板４４のＲＡＭ１０４をバックアップする。
【００６５】
図中、５８はリセット回路であり、このリセット回路５８は電源監視回路５７に接続されており、停電の復旧復帰時や電源スイッチ５５オン操作時（電源投入時）等に、電源回路５６の主電源電圧が未だ所定電圧Ｖ１以下になっている状態では、メイン制御基板４４及びサブ制御基板３７、３８、３９、４０、４２のＣＰＵのリセット端子にリセット信号を送出（ローレベルの信号を出力）し、一方、主電源電圧が所定電圧Ｖ１より上昇したとき当該リセット信号の送出を停止する（ローレベルからハイレベルに立ち上がる）ようになっている。そしてメイン制御基板４４及びサブ制御基板３７、３８、３９、４０、４２は、リセット信号の送出が停止されると起動する。
【００６６】
また、上述したように、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたときには、メイン制御基板４４及びサブ制御基板３７、３８、３９、４０、４２のＣＰＵのリセット端子にリセット信号を送出する（ハイレベルからローレベルに立ち下がる）。この場合、メイン制御基板４４へのリセット信号は、上記した停電信号よりも、例えば７０ｍｓ程度遅れて入力される。メイン制御基板４４のＣＰＵ１０２は、この７０ｍｓの間はまだ正常に動作するので、この期間に後述する図６に示す停電処理を実行する。そしてメイン制御基板４４及びサブ制御基板３７、３８、３９、４０、４２は、リセット信号を受信すると動作を停止する。
【００６７】
ここでメイン制御基板４４は、リセット信号の送出が停止されて起動すると、後に詳述するが、実際の初期設定等のプログラムを実行した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延するようになっている。つまりこれは、換言すれば、メイン制御基板４４に対するリセット信号の送出の停止を、例えばハードウェアとしての遅延回路を介して所定時間遅延させることと同義である。
【００６８】
即ち、停電の復旧復帰時や電源スイッチ５５オン操作時に、リセット信号の送出が停止されることにより、メイン制御基板４４、サブ制御基板３７、３８、３９、４０、４２の各ＣＰＵは、ＲＯＭに記憶された制御プログラムに基づいて初期設定等のプログラムを実行するのであるが、上述したように、サブ制御基板３７、３８、３９、４０、４２はメイン制御基板４４からのコマンド信号等に基づいて遊技の制御を実行するようになっている。
【００６９】
従って、停電の復旧復帰時や電源スイッチ５５オン操作時に、サブ制御基板３７、３８、３９、４０、４２は、メイン制御基板４４から送信されてくる遊技に係わるコマンドデータ等を確実に受け取るためには、メイン制御基板４４よりも先にこの初期設定等のプログラムの実行を完了していることが必要となる。そこで、メイン制御基板４４の初期設定等のプログラムの実行をサブ制御基板３７、３８、３９、４０、４２よりも遅く終了させるために遅延時間ＴＡを設定し、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＡだけ遅延させているのである。
【００７０】
この遅延時間ＴＡは、本実施形態では約８秒であり、これはサブ制御基板の中で３２ビットＣＰＵやＶＤＰを備え、膨大なデータを高速処理するためのＯＳ等を読み込むことから最も初期設定等のプログラムの実行に時間を要する表示制御基板３９を考慮して設定されている。つまり、この遅延時間ＴＡは、サブ制御基板３７、３８、３９、４０、４２全てが確実に立ち上がった後、メイン制御基板４４が立ち上がって最初に送信する遊技に係わるコマンドデータ等を全てのサブ制御基板３７、３８、３９、４０、４２が確実に受け取れるタイミングに設定されている。
【００７１】
また電源基板３６には、メイン制御基板４４のＲＡＭ１０４に記憶保持される遊技に係わる各種の制御情報を消去（クリア）するためのＲＡＭクリアスイッチ６０が設けられており、このＲＡＭクリアスイッチ６０には、ＲＡＭクリアスイッチ６０がオン操作されているときにメイン制御基板４４のＣＰＵ１０２にＲＡＭクリア信号を継続して送出するＲＡＭクリアスイッチ回路６１が接続されている。
【００７２】
ＲＡＭクリアスイッチ６０は、押下操作されている間だけオン状態となるプッシュボタンタイプ（リターンタイプ）のものが用いられており、上述したメイン制御基板４４の見かけ上の初期設定等のプログラム処理が終了した時に、ＲＡＭクリアスイッチ６０がオン操作（押下操作）されていれば（ＲＡＭクリアスイッチ回路６１からＲＡＭクリア信号が送出されていれば）、メイン制御基板４４のＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）されるようになっている。即ち、メイン制御基板４４のＲＡＭ１０４をクリアするときは、電源スイッチ５５オン操作後（あるいは停電の復旧復帰後）、約８秒後にメイン制御基板４４が見かけ上の初期設定等のプログラム処理を終了した時点で、ＲＡＭクリアスイッチ６０がオン操作されていることが条件となる。
【００７３】
次にランプ制御基板３７は、ＣＰＵ７０と、ＣＰＵ７０が実行する制御プログラムを格納するＲＯＭ７１及びＣＰＵ７０が処理するデータを一時的に記憶するＲＡＭ７２等を主とする周知のマイクロコンピュータを備えている。また、ランプ制御基板３７は、ランプ・ＬＥＤ駆動回路７８を備えており、ＣＰＵ７０は、このランプ・ＬＥＤ駆動回路７８を駆動して保留ＬＥＤ２５や保留ＬＥＤ２６、及び遊技効果ランプ１５等を点灯／点滅制御する。
【００７４】
ここでランプ制御基板３７は、メイン制御基板４４と同様に、リセット信号の送出が停止されて起動すると、実際の初期設定等のプログラムを実行した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＢだけ遅延させるようになっている。この遅延時間ＴＢは、本実施形態では約３秒であり、これは遅延時間ＴＡよりも約５秒短い時間となっている。
【００７５】
つまり遅延時間ＴＢは、メイン制御基板４４の遅延時間ＴＡよりも短い時間に設定されるもので、他のサブ制御基板３８、３９、４０、４２とは無関係に設定される時間である。またランプ制御基板３７は、起動してから約３秒で立ち上がるようになっており、これはメイン制御基板４４が立ち上がる約５秒前となる。これにより、ランプ制御基板３７は、メイン制御基板４４が立ち上がって最初に送信する遊技に係わるコマンドデータ等を確実に受け取れることができる。
【００７６】
さらにランプ制御基板３７のＣＰＵ７０の図示しない出力回路には、ＬＥＤドライバ回路を介して７セグメントＬＥＤ７５及びＬＥＤ７６が接続されている。７セグメントＬＥＤ７５は、上記ＲＡＭクリアスイッチ６０をオン操作するタイミングをカウントダウン表示するものであり、一方、ＬＥＤ７６は、ＲＡＭクリアスイッチ６０のオン操作によりメイン制御基板４４のＲＡＭ１０４がクリアされたとき、メイン制御基板４４からのＲＡＭクリア成信号を受けて点灯するものである（ＲＡＭ１０４がクリアされなかったときは、ＬＥＤ７６は消灯のままである）。これについて図５参照しながら説明する。
【００７７】
図５は、電源投入時のメイン制御基板４４、ランプ制御基板３７及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。電源スイッチ５５がオン操作されて遊技機１に電源が投入されてると、リセット信号の送出が停止され（ローレベルからハイレベルに立ち上がる）、メイン制御基板４４及びランプ制御基板３７が起動する。つまりメイン制御基板４４及びランプ制御基板３７は、同時に起動する。
【００７８】
メイン制御基板４４及びランプ制御基板３７は、起動すると実際の初期設定等のプログラムを実行し、その後、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を、メイン制御基板４４は遅延時間ＴＡ（８秒）後に、ランプ制御基板３７は遅延時間ＴＢ（３秒）後にそれぞれ設定する。
【００７９】
なお、メイン制御基板４４及びランプ制御基板３７は、電源投入されてから実際の初期設定等のプログラムを終了するまでの時間は、ほぼ同じ時間であり、その時間も数十ｍｓ程度のごく短い時間である。
【００８０】
そして遅延時間ＴＢ（３秒）が経過した時、ランプ制御基板３７は、７セグメントＬＥＤ７５に「４」を表示し、その後１秒経過する毎に「３」「２」「１」「０」とカウントダウン表示を実行する。従って７セグメントＬＥＤ７５に「０」が表示された時点は、メイン制御基板４４の遅延時間ＴＡ（８秒）が経過する約１秒前となる。即ちメイン制御基板４４において見かけ上の初期設定等のプログラム処理が終了する約１秒前に、７セグメントＬＥＤ７５に「０」が表示される。
【００８１】
従って、遊技場の店員等がメイン制御基板４４のＲＡＭ１０４をクリアする場合には、この７セグメントＬＥＤ７５のカウントダウン表示に合わせ、７セグメントＬＥＤ７５に「０」が表示されたタイミングでＲＡＭクリアスイッチ６０を押下操作すればよい。そしてＲＡＭクリアスイッチ６０が押下操作されている間に（ＲＡＭクリア信号が継続して送出されている間に）、遅延時間ＴＡ（８秒）が経過すると、ＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）される。つまり、本実施形態では、ＲＡＭクリアスイッチ６０を押下操作してから約１秒経過後に、メイン制御基板４４のＲＡＭ１０４の記憶内容はクリアされることになる。
【００８２】
そしてＲＡＭ１０４の記憶内容がクリアされると、メイン制御基板４４のＣＰＵ１０２は、ランプ制御基板３７のＣＰＵ７０の図示しない入力回路にＲＡＭ１０４の記憶内容がクリアされたことを示すＲＡＭクリア成信号を送出する。ランプ制御基板３７のＣＰＵ７０は、ＲＡＭクリア成信号を受信すると、ＬＥＤ７６を所定の色（例えば赤）に所定時間（例えば５秒）点灯し、ＲＡＭ１０４の記憶内容がクリアされたことを外部に報知する。従って、このＬＥＤ７６が点灯したことを確認した後に、ＲＡＭクリアスイッチ６０の押下操作を解除すればよく、本実施形態では、ＬＥＤ７６が点灯してから約１秒経過後にＲＡＭクリアスイッチ６０の押下操作を解除した場合を示している。即ち、本実施形態では、ＲＡＭクリアスイッチ６０の押下操作を約２秒という短い時間実行するだけで、確実にメイン制御基板４４のＲＡＭ１０４の記憶内容をクリアすることが可能となる。
【００８３】
この様に構成された遊技機１で実行される各処理を、図６以降のフローチャートを参照しながら説明する。図６は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断され、停電信号がＣＰＵ１０２のＮＭＩ端子へ入力されたときにメイン制御基板４４が実行する停電処理を示すフローチャートである。
【００８４】
停電信号がＣＰＵ１０２のＮＭＩ端子へ入力されると、ＣＰＵ１０２は、まずステップＳ１０にて各レジスタ及びＩ／Ｏ等の値をスタックエリアへ書き込み、ステップＳ１２へ移行してスタックポインタの値をＲＡＭ１０４のバックアップエリアへ書き込んで記憶保存する。次にステップＳ１４へ移行して、ＣＰＵ１０２は、停電が発生したときの遊技に係わる諸情報（データ）をＲＡＭ１０４のバックアップエリアへ書き込み、遊技機１において電源が遮断された時の遊技状態を記憶保存する。
【００８５】
そしてステップＳ１６へ移行して、ＣＰＵ１０２は、停電処理が実行されたことを示すバックアップフラグをオンにして、ステップＳ１８へ移行してＲＡＭ１０４へのアクセスを禁止した後、無限ループとする。そして前述のリセット信号（ハイレベルからローレベルに立ち下がる）を受信すると、ＣＰＵ１０２の動作は完全に停止し、これにより停電処理が終了する。
【００８６】
図７は、電源スイッチ５５オン操作または停電の復帰により遊技機１へ電源が投入されたときにメイン制御基板４４が実行する電源投入処理を示すフローチャートである。この電源投入処理は、ＣＰＵ１０２のリセット端子に入力されていたリセット信号の送出が停止されたとき（ローレベルからハイレベルに立ち上がる）、ＣＰＵ１０２が起動して開始される。
【００８７】
この電源投入処理が開始されると、ＣＰＵ１０２は、まずステップＳ２０にて割込禁止に設定し、ステップＳ２１に移行してＲＡＭ１０４をアクセス可能な状態に設定する。そしてステップＳ２２に移行して、初期化処理を実行する。この初期化処理では、例えばスタックポインタやＩ／Ｏに指定アドレスを設定したり、ＲＡＭ１０４のワークエリア（例えばカウンタやバッファ、ポインタ等）に初期値を設定する。即ち、このステップＳ２２の初期化処理は、前述した実際の初期設定等のプログラム処理に相当する。
【００８８】
そしてステップＳ２２の初期化処理を終えると、ＣＰＵ１０２は、ステップＳ２４に移行して遅延処理を実行する。図８は、メイン制御基板４４が実行する遅延処理を示すフローチャートである。この遅延処理が開始されると、ＣＰＵ１０２は、まずステップＳ２５にて、カウンタＡとして、例えば汎用のレジスタ等に前記遅延時間ＴＡ（８秒）に相当する値を設定する。そしてステップＳ２６に移行して、ＣＰＵ１０２は、カウンタＡの値をディクリメント（１減算）する処理を実行し、ステップＳ２７に移行して、ここでカウンタＡの値が０になったか否かを判定する。
【００８９】
そしてカウンタＡの値が０になっていなければ（ステップＳ２７にてＮＯ）、ＣＰＵ１０２は、再度ステップＳ２６及びステップＳ２７の処理を実行し、これは、カウンタＡの値が０になるまで繰り返す。そして、ステップＳ２７にてＹＥＳ、即ちカウンタＡの値が０になったときは、ＣＰＵ１０２は、遅延時間ＴＡが経過したとして、この遅延処理を終了する。
【００９０】
つまり、この遅延処理では、ステップＳ２５にてカウンタＡに設定される値（正の整数）は、遅延時間ＴＡをステップＳ２６及びステップＳ２７の実行時間で除した値にほぼ等しいもので、従って図８に示すステップＳ２６及びステップＳ２７の処理により、遅延時間ＴＡがソフトウェアによって作成されることになる。そして、前記ステップＳ２２の初期化処理後に実行されるこの遅延処理により、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＡだけ遅延させることができる。
【００９１】
図７に戻って、ステップＳ２４の遅延処理を終えると、ＣＰＵ１０２は、ステップＳ２９に移行して、ＲＡＭクリア信号が入力されているか否か、即ち電源基板３６に設けられているＲＡＭクリアスイッチ６０がオン操作されているか否かを判定する。そしてＲＡＭクリア信号が入力されておらずステップＳ２９にてＮＯと判定した場合には、ＣＰＵ１０２は、ステップＳ３０に移行して、上記停電処理が実行されたことを示すバックアップフラグがオンになっているか否かを判定する。そしてステップＳ３０にてＹＥＳ、即ちバックアップフラグがオンになっていると判定された場合には、ＣＰＵ１０２は、ステップＳ６０に移行して電源復帰処理を実行する。この電源復帰処理については後述する。
【００９２】
一方、ＲＡＭクリア信号が入力されておりステップＳ２９にてＹＥＳと判定した場合には、ステップＳ３０をスキップして、即ちバックアップフラグがオンになっているか否かにかかわらず、ＣＰＵ１０２は、ステップＳ３２に移行してＲＡＭ１０４の記憶内容を消去するＲＡＭクリアの処理を実行する。即ち、ＣＰＵ１０２は、ステップＳ２４の遅延処理を終えた時に、ＲＡＭクリアスイッチ６０がオン操作されていれば、ＲＡＭ１０４の記憶内容を消去するのである。
【００９３】
そしてステップＳ３３に移行して、ＣＰＵ１０２は、タイマ割込を設定し（本実施形態では４ｍｓ毎に繰り返し発生するよう設定される）、ステップＳ３４に移行して上記ステップＳ２０において実行した割込禁止の処理を解除して、割込を許可する。そして以降ＣＰＵ１０２は、タイマ割込がある毎に、つまり４ｍｓ毎にステップＳ３６の遊技制御処理を繰り返し実行する。
【００９４】
図９は、メイン制御基板４４が実行する遊技制御処理を示すフローチャートである。ＣＰＵ１０２は、タイマ割込（４ｍｓｅｃ）毎にＲＯＭ１０３に記憶されている各プログラム、即ち、以下に説明するＳ４０〜Ｓ５０の各処理を実行する。この遊技制御処理が開始されると、ＣＰＵ１０２は、まずステップＳ４０にて乱数更新処理を実行する。この乱数更新処理では、例えば大当りを発生させるか否かを抽選する大当り乱数カウンタ、特別図柄表示装置６の左図柄表示部８、中図柄表示部９、右図柄表示部１０に確定表示させる特別図柄を決定する特別図柄決定乱数カウンタ、特別図柄の変動パターンを決定する変動パターン決定用カウンタ、当りを発生させるか否かを抽選する当り乱数カウンタ、普通図柄表示装置１８に確定表示させる普通図柄を決定する普通図柄決定乱数カウンタ等に用いられる乱数を更新する。これら乱数の更新は、例えば割込毎にインクリメント（１加算）され、所定の値になったらリセットされるような手段が用いられる。
【００９５】
ステップＳ４０の乱数更新処理を終えると、ＣＰＵ１０２は、ステップＳ４２に移行して普通図柄遊技処理を実行し、次にステップＳ４４に移行して当り処理を実行する。普通図柄遊技処理及び当り処理では、遊技球が普通図柄作動ゲート１９を通過したことに基づいて、作動ゲート検出センサ１２１からの普通図柄変動開始信号により普通図柄表示装置１８に普通図柄としての数字（例えば１〜９）を変動表示させ、所定の数（例えば７）が確定表示された場合に当りとなり、始動入賞口１１としての電動チューリップの羽根を所定時間開放する処理を実行する。なお、普通図柄が変動表示中に普通図柄作動ゲート１９を通過した遊技球は保留球となり、この保留球を最高４個まで記憶し、４つの保留ＬＥＤ２６を順次点灯または消灯して、遊技者に当該普通図柄の変動表示が終了後、後何回当り抽選が行われるかを遊技者に報知するようになっている。
【００９６】
そしてＣＰＵ１０２は、ステップＳ４６に移行して特別図柄遊技処理を実行し、次にステップＳ４８に移行して大当り処理を実行する。特別図柄遊技処理及び大当り処理では、ＣＰＵ１０２は、遊技球が始動入賞口１１へ入賞したことに基づいて、始動入賞検出センサ１１６からの特別図柄変動開始信号により特別図柄表示装置６に所定の変動パターンにて３つの特別図柄をスクロール表示し、所定時間経過後に左図柄表示部８、中図柄表示部９、右図柄表示部１０に所定の特別図柄が確定表示された場合に大当りとなり、大入賞口（アタッカ）７を所定の態様で開口する大当り遊技を実行する（例えば大入賞口７を、３０秒または遊技球が１０個入賞するまで開口し、大入賞口７内の特定領域を遊技球が通過したら、その開口を最高で１６回繰り返すような処理）。なお、特別図柄がスクロール表示中に始動入賞口１１へ入賞した遊技球は保留球となり、この保留球を最高４個まで記憶し、４つの保留ＬＥＤ２５を順次点灯または消灯して、遊技者に当該特別図柄のスクロール表示が終了後、後何回大当り抽選が行われるかを遊技者に報知するようになっている。
【００９７】
ここで大当りとなる特別図柄の組合せには、次回の大当りが発生するまで大当りになる確率が飛躍的に上昇して高確率状態（所謂確率変動状態）となる特定大当図柄が含まれている。例えば、本遊技機１において特別図柄を「１〜１４」の数字図柄としたとき、大当りになる特別図柄の組合せとしては「１、１、１」〜「１４、１４、１４」を設定し、そのうち奇数のゾロ目の数字図柄（「１、１、１」「３、３、３」「５、５、５」「７、７、７」「９、９、９」「１１、１１、１１」「１３、１３、１３」）は特定大当図柄、それ以外の偶数のゾロ目の数字図柄（「２、２、２」「４、４、４」「６、６、６」「８、８、８」「１０、１０、１０」「１２、１２、１２」「１４、１４、１４」）は通常大当図柄として設定する。
【００９８】
特別図柄表示装置６に特定大当図柄が確定表示されると、当該大当り遊技の終了後、乱数の変更処理等により大当り及び当り確率が上昇し、特別図柄のスクロール表示時間及び普通図柄の変動表示時間が短縮し、さらに始動入賞口１１としての電動チューリップの開放時間が延長し、即ち遊技者にとって極めて有利な遊技状態（確率変動状態）が発生し、この遊技状態は、次の大当りが発生するまで継続されるようになっている。一方、通常大当図柄が確定表示された場合には、当該大当り遊技の終了後は通常の遊技状態に戻るようになっている。なお、通常大当図柄が確定表示された場合には、その後特別図柄のスクロール表示が所定回数（例えば１００回）実行されるまで、上記特定大当図柄が確定表示された場合の特典のうち、大当り確率の上昇以外の特典を付与するようにしてもよい（所謂時短状態）。
【００９９】
ステップＳ４８の大当り処理を終えると、ＣＰＵ１０２は、ステップＳ５０に移行してその他処理を実行する。このステップＳ５０のその他処理においては、上記ステップＳ４０〜ステップＳ４８の処理以外にも様々な処理が実行されており、例えば遊技球の入賞により所定数の賞球を払い出す処理や、遊技状態に合わせて遊技効果ランプ１５等を所定の態様に点灯制御したり効果音等をスピーカ１１３より拡声する処理や、外部情報端子１０９から大当り処理中や遊技状態が高確率状態になっていることを示す信号等を、遊技機１外部の図示しないホール管理コンピュータ等に出力する処理等が挙げられる。
【０１００】
図７に戻って、次に、ステップＳ３０にてＹＥＳと判定された場合に実行される電源復帰処理を説明する。即ちステップＳ３０にてＹＥＳと判定された場合には、ステップＳ６０の電源復帰処理が実行されて、メイン制御基板４４の各状態を電源が遮断される直前の状態に復帰させる。図１０は、メイン制御基板４４が実行する電源復帰処理を示すフローチャートである。この電源復帰処理が開始されると、ＣＰＵ１０２はまずステップＳ６２にて、前記停電処理のステップＳ１６でＲＡＭ１０４に記憶保持したバックアップフラグをクリアし、次にステップＳ６４に移行して、ＲＡＭ１０４のバックアップエリアからスタックポインタの値を読み出して、これをスタックポインタへ書き込む。
【０１０１】
そしてステップＳ６６に移行して、ＣＰＵ１０２は、スタックエリアへ退避した各レジスタ及びＩ／Ｏ等の値を読み出して、これらの値を元のレジスタ及びＩ／Ｏ等へ書き込み、ステップＳ６８に移行して、割込の状態を電源が遮断される前（停電前）の状態に戻し（割込処理の戻り番地を設定）、ＲＡＭ１０４のバックアップエリアに記憶保持していた停電が発生したときの遊技に係わる諸情報（データ）に基づいて、上記ステップＳ３６の遊技制御処理を、電源が遮断される直前の状態から再開する。従ってこの電源復帰処理により、例えば、遊技状態が大当り遊技状態や高確率状態（確率変動状態）の途中に停電が発生したのであれば、電源復帰後その続きの遊技状態から再開でき、これにより遊技者は、不測の不利益を回避できる。
【０１０２】
次に、ランプ制御基板３７が実行するＲＡＭクリア報知処理について説明する。図１１は、ランプ制御基板３７のＣＰＵ７０が実行するＲＡＭクリア報知処理を示すフローチャートである。このＲＡＭクリア報知処理は、ＣＰＵ７０のリセット端子に入力されていたリセット信号の送出が停止されたとき（ローレベルからハイレベルに立ち上がる）、ＣＰＵ７０が起動して開始される。
【０１０３】
このＲＡＭクリア報知処理がされると、ＣＰＵ７０は、まずステップＳ８０にて初期化処理を実行する。この初期化処理は、前述した電源投入処理におけるステップＳ２２の初期化処理と同様であるので、ここでの説明は省略する。なお、このステップＳ８０の初期化処理は、前述した実際の初期設定等のプログラム処理に相当する。
【０１０４】
そしてステップＳ８０の初期化処理を終えると、ＣＰＵ７０は、ステップＳ８１へ移行して、メイン制御基板４４と同様な遅延処理を実行する。図１２は、ランプ制御基板３７が実行する遅延処理を示すフローチャートである。この遅延処理が開始されると、ＣＰＵ７０は、まずステップＳ８２にて、カウンタＢとして、前記と同様に汎用のレジスタ等に前記遅延時間ＴＢ（３秒）に相当する値を設定する。そしてステップＳ８３に移行して、ＣＰＵ７０は、カウンタＢの値をディクリメント（１減算）する処理を実行し、ステップＳ８４に移行して、ここでカウンタＢの値が０になったか否かを判定する。
【０１０５】
そしてカウンタＢの値が０になっていなければ（ステップＳ８４にてＮＯ）、ＣＰＵ７０は、再度ステップＳ８３及びステップＳ８４の処理を実行し、これは、カウンタＢの値が０になるまで繰り返す。そして、ステップＳ８４にてＹＥＳ、即ちカウンタＢの値が０になったときは、ＣＰＵ７０は、遅延時間ＴＢが経過したとして、この遅延処理を終了する。
【０１０６】
つまり、この遅延処理では、ステップＳ８２にてカウンタＢに設定される値（正の整数）は、遅延時間ＴＢをステップＳ８３及びステップＳ８４の実行時間で除した値にほぼ等しいもので、従って図１２に示すステップＳ８３及びステップＳ８４の処理により、遅延時間ＴＢがソフトウェアによって作成されることになる。そして、前記ステップＳ８０の初期化処理後に実行されるこの遅延処理により、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＢだけ遅延させることができる。
【０１０７】
図１１に戻って、ステップＳ８１の遅延処理を終えると、ＣＰＵ７０は、ステップＳ８５に移行して、ＬＥＤドライバ回路を制御して７セグメントＬＥＤ７５に、ＲＡＭクリアスイッチ６０をオン操作するタイミングを報知するためのカウントダウン表示を実行する。このカウントダウン表示は、ステップＳ８１の遅延処理するとほぼ同時に「４」が表示され、その後ＣＰＵ７０の内部タイマにより１秒経過毎に「３」「２」「１」「０」と表示される。
【０１０８】
従って遊技場の店員等がメイン制御基板４４のＲＡＭ１０４をクリアするときは、７セグメントＬＥＤ７５に「０」が表示されたタイミングでＲＡＭクリアスイッチ６０を押下操作すれば、その約１秒経過後にメイン制御基板４４の遅延時間ＴＡ（８秒）が経過するので（メイン制御基板４４において見かけ上の初期設定等のプログラム処理が終了するので）、ＲＡＭ１０４はクリアされることになる。そしてステップＳ８６へ移行して、ＣＰＵ７０は、メイン制御基板４４のＣＰＵ１０２からＲＡＭ１０４の記憶内容がクリアされたことを示すＲＡＭクリア成信号がオン（入力）したか否かを判定し、ステップＳ８６にてＮＯ、即ちＲＡＭクリア成信号が所定時間待っても（例えば２秒）オン（入力）されない場合には、このＲＡＭクリア報知処理を終了する。
【０１０９】
一方、ステップＳ８６にてＹＥＳ、即ちＲＡＭクリア成信号がオン（入力）した場合には、ＣＰＵ７０は、ステップＳ８７へ移行して、ＬＥＤ７６を所定の色に所定時間点灯し、ＲＡＭ１０４の記憶内容がクリアされたことを外部に報知する。なお、このＲＡＭクリア成信号は、ＲＡＭ１０４がクリアされると即座にＣＰＵ７０に入力されるので、７セグメントＬＥＤ７５に「０」が表示されてから約１秒（１秒を若干超える）後にＬＥＤ７６は点灯する。
【０１１０】
従って遊技場の店員は、ＬＥＤ７６が点灯したことを視認することで、ＲＡＭクリアスイッチ６０の押下操作を解除すればよく、つまり遊技場の店員は、ＲＡＭクリアスイッチ６０を約１秒強、長くて２秒弱押下操作するだけで、確実にＲＡＭ１０４をクリアすることができるようになる。これにより、例えば前日に大当り確率が高確率状態のまま閉店時間を迎え、その状態で遊技機１の電源が遮断された場合や、あるいは、入荷してはじめて遊技場で使用する遊技機１（所謂新台）の場合であっても、開店前にＲＡＭ１０４をクリアすることにより、遊技場は不測の不利益を被ることなく、安心して遊技機１を使用することができる。そしてステップＳ８７の処理を終えると、ＣＰＵ７０は、このＲＡＭクリア報知処理を終了する。
【０１１１】
なお、７セグメントＬＥＤ７５に「０」が表示されてから所定時間（例えば２秒）経過してもＬＥＤ７６が点灯しないときは、ＲＡＭ１０４のクリアに失敗したと判るので、この場合には、一旦、電源スイッチ５５をオフにして遊技機１の電源を遮断し、その後電源スイッチ５５をオンにして遊技機１へ電源を投入してから再び上記したようにＲＡＭクリアスイッチ６０を押下操作して、ＲＡＭ１０４をクリアするようにすればよい。
【０１１２】
以上の説明から明らかなように、本実施形態の遊技機１では、表示制御基板３９等のサブ制御基板が高性能化され、電源投入時からサブ制御基板が全て立ち上がるまでの時間が長くなっている場合であっても、バックアップされているメイン制御基板４４のＲＡＭ１０４をクリアするときは、ＲＡＭクリアスイッチ６０を押下操作するタイミングが７セグメントＬＥＤ７５により適切に報知されるようになっている。
【０１１３】
即ち、メイン制御基板４４及びランプ制御基板３７は、起動すると実際の初期設定等のプログラムを実行し、その後、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延する。そして、メイン制御基板４４の遅延時間ＴＡよりも、ランプ制御基板３７の遅延時間ＴＢを短く設定することで、メイン制御基板４４よりもランプ制御基板３７の方を所定時間（遅延時間ＴＡ−遅延時間ＴＢ）早く立ち上がらせ、この時間（遅延時間ＴＡ−遅延時間ＴＢ）を利用してランプ制御基板３７が、７セグメントＬＥＤ７５によってＲＡＭクリアスイッチ６０を押下操作するタイミングを報知するので、従って、遊技場店員等の作業者は、ＲＡＭクリアスイッチ６０を押下操作するタイミングが判るようになる。
【０１１４】
このように構成される本実施形態では、作業者は、電源スイッチ５５とＲＡＭクリアスイッチ６０とを時間差をおいて操作できると共に、ＲＡＭクリアスイッチ６０を長い時間押し続けなければいけないといった手間が省け、即ち、ＲＡＭクリアスイッチ６０の操作時間が短縮され、作業性が向上する。
【０１１５】
特に遊技場では、ＲＡＭクリアの操作は、他の作業も集中する慌ただしい時間帯である開店前において、数多の遊技機１に対して行わなければならず極めて煩雑な作業となっているので、ＲＡＭクリアに係わる作業時間が短縮されることは、店員の作業を軽減し、極めて顕著な効果を奏する。例えば、複数の遊技機１の電源スイッチ５５を順次オンにし、それから遊技機１のＲＡＭクリアスイッチ６０をランプ制御基板３７の７セグメントＬＥＤ７５の報知に合わせて順次押下操作するようにすれば、複数の遊技機１のＲＡＭクリアをまとめて実行することも可能になる。
【０１１６】
また、メイン制御基板４４及びランプ制御基板３７の遅延時間ＴＡ及び遅延時間ＴＢを、ソフトウェアによるプログラム処理により設定するようにしたので、これにより遅延処理を行うためのハードウェア資源（例えば遅延回路）が不要となり、開発者の回路設計を容易にすると共に、コストダウンがはかれる。さらに、ハードウェア資源が不要になることで、このＲＡＭクリアスイッチ６０を押下操作するタイミングの報知に係わる基板のサイズを最小限にして（本実施形態ではランプ制御基板３７に相当）、これにより遊技機１の限られたスペースを有効に活用することが可能となる。またさらに、遅延時間の設定変更を行うときでも、簡単なプログラムの変更で容易に実行することができるので、極めて使い勝手がよい。
【０１１７】
以上、本発明の実施の形態を図面に基づいて説明してきたが、具体的な構成は実施の形態に示したものに限定されるものではなく、本発明の要旨を逸脱しない範囲における変更や追加等があっても本発明に含まれる。
【０１１８】
例えば、本実施形態では、ランプ制御基板３７は、７セグメントＬＥＤ７５にまず「４」を表示し、その後１秒経過する毎に「３」「２」「１」「０」とカウントダウン表示を実行して、「０」が表示されたタイミングでＲＡＭクリアスイッチ６０を押下操作させるようにしたが、つまりランプ制御基板３７は、ＲＡＭクリアスイッチ６０を押下操作させるタイミングの約５秒前から報知するようにしたが、これは、何秒前から報知するかは適宜設定すればよい。但し、あまり短いとタイミングを失するので、望ましくは３秒以上あったほうがよい。
【０１１９】
また、カウントダウンの表示形態はこれに限らず、一般的に理解可能な形態であればどのような表示形態であってもよく、逆にカウントアップのような表示形態であってもよい。またこれらの場合、７セグメントＬＥＤ７５に変えて、液晶表示器等の表示器を採用するようにしてもよい。例えば、単純に複数のＬＥＤを並べて、順次消灯または点灯してカウントダウン（またはカウントアップ）するような表示形態であってもよい。さらに、このような表示形態を予め複数設けておき、切り換えスイッチ等で所望の表示形態を選択できるようにしてもよい。
【０１２０】
また、本実施形態では、ランプ制御基板３７に７セグメントＬＥＤ７５とＬＥＤ７６を設けるようにしたが、これはランプ制御基板３７と別体で設けるようにしてもよく、さらにランプ制御基板３７の役目を他のサブ制御基板３８、３９、４０、４２に行わせるようにしてもよい。
【０１２１】
また、本実施形態では、ＲＡＭクリアスイッチ６０の押下操作によりＲＡＭクリア信号がメイン制御基板４４のＣＰＵ１０２に入力されてＲＡＭ１０４がクリアされることになるが、このＲＡＭクリア信号は、電源スイッチ５５のオン操作時にしかＣＰＵ１０２に受け付けられないようにしてもよい。つまりＲＡＭクリアスイッチ６０は、電源スイッチ５５のオン操作時以外に操作しても無効にするのである。そもそもＲＡＭ１０４をクリアするときは、上述したように前日に大当り確率が高確率状態のまま閉店時間を迎えたとき等、管理上、ＲＡＭ１０４がバックアップされている遊技機１を前日の状態から連続していない状態にしておきたいからである。
【０１２２】
しかしながら、いつでもＲＡＭ１０４をクリアできる機能を付加した場合、誤ってＲＡＭクリアスイッチ６０を操作してＲＡＭ１０４をクリアしてしまうと、その時点で遊技機１の状態が初期状態に戻ってしまい、取り返しのつかない極めて重大な事になる（例えば、大当り遊技中に停電が発生し、その後復電したときに誤ってＲＡＭクリアスイッチ６０を操作してしまうとき等）。そこで、このようなＲＡＭクリアスイッチ６０の誤操作をなくすために、ＲＡＭクリアスイッチ６０は、電源スイッチ５５のオン操作時以外に操作しても無効にするのである。
【０１２３】
何故なら、ＲＡＭクリアスイッチ６０の操作は、開店前の時間に行われるのが殆どであり、当然、開店前には遊技機１に電源を投入すべく電源スイッチ５５をオン操作することになるからである。具体的には、例えば電源スイッチ５５をオン操作したことに基づいてメイン制御基板４４のＣＰＵ１０２にＲＡＭクリア許容信号を出力し、ＣＰＵ１０２にＲＡＭクリアスイッチ６０からのＲＡＭクリア信号がオンとなっている状態で、このＲＡＭクリア許容信号が入力されたときにメイン制御基板４４のＲＡＭ１０４をクリアするようにすればよい。
【０１２４】
また、本実施形態では、ランプ制御基板３７は、ＲＡＭ１０４がクリアされたときは、メイン制御基板４４からのＲＡＭクリア成信号を受けてＬＥＤ７６を所定の色（例えば赤）に所定時間（例えば５秒）点灯して操作者にその旨を報知し、一方、ＲＡＭ１０４がクリアされなかったときは、ＬＥＤ７６は消灯のまま何も変化しないようにしたが、これは、ＬＥＤ７６の色や点灯態様等（点灯、消灯、点滅等）を適宜選択することで種々設定できる。
【０１２５】
例えば、ＲＡＭ１０４がクリアされなかったときでも、ＬＥＤ７６を所定の色（例えば青）に所定時間（例えば５秒）点灯して操作者にその旨を報知するようにしてもよい。具体的には、ＬＥＤ７６を２色発光可能なものとしたり、あるいは、ＬＥＤ７６と異なる発光色のＬＥＤを１個追加するようにすればよい。
【０１２６】
さらには、このようなＬＥＤ７６の役目を７セグメントＬＥＤ７５にさせてもよく、例えば、ＲＡＭ１０４がクリアされときは「Ａ」を点灯表示し、ＲＡＭ１０４がクリアされなかったときは「Ｈ」を点滅表示させるというように、所定の文字や数字等を表示させたり、点灯態様を変えたりするようにすればよい。この場合には、結果としてＬＥＤ７６を設けなくてもよく、コストダウンがはかれる。
【０１２７】
また、メイン制御基板４４やサブ制御基板３７、３８、３９、４０、４２には、ＣＰＵ、ＲＯＭ、ＲＡＭをそれぞれ別体に設けるマイクロコンピュータの例を示したが、これらは全て一体型のワンチップとしたものを採用してもよく、あるいは、例えばＣＰＵとＲＡＭのみを一体型にしたような（所謂内蔵ＲＡＭ型ＣＰＵ）、所定のメモリとＣＰＵとを一体型にしたチップを採用するようにしてもよい。
【０１２８】
なお、以上説明した本発明の遊技機１は、パチンコ遊技機、スロットル遊技機、アレンジ遊技機、ジャン球遊技機、ピンボール遊技機等、ＣＰＵ、ＲＯＭ、ＲＡＭ等を中心としたマイクロコンピュータが搭載される様々な遊技機で適用することができる。
【０１２９】
次に、遊技機１の他の実施形態について説明する。この実施形態では、７セグメントＬＥＤ７５及びＬＥＤ７６の役目を、既存の遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６にさせるもので、従って、前記した図４において７セグメントＬＥＤ７５及びＬＥＤ７６は省略されることになる。つまり本実施形態は、ランプ制御基板３７が遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６を所定の態様に点灯制御して、ＲＡＭクリアスイッチ６０の押下操作するタイミングを報知する例である。なお、本実施形態において前述した構成と同様な構成については、ここでの説明を省略する。
【０１３０】
図１３は、電源投入時のメイン制御基板４４、ランプ制御基板３７、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。電源スイッチ５５がオン操作されて遊技機１に電源が投入されると、前述と同様にメイン制御基板４４及びランプ制御基板３７は、リセット信号の送出が停止されて起動した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、遅延時間ＴＡ（８秒）及び遅延時間ＴＢ（３秒）を設定する。
【０１３１】
そして遅延時間ＴＢ（３秒）が経過した時、ランプ制御基板３７は、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６を、約０．３秒点灯後０．７秒消灯する動作を３回繰り返す。つまり、これは、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が３秒間に３回点灯する動作となる。そして、ランプ制御基板３７は、次に遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６を、０．１秒の点滅させる動作を２秒間繰り返す。従って、この０．１秒の点滅動作が開始された時点は、メイン制御基板４４の遅延時間ＴＡが経過する約２秒前となる。即ちメイン制御基板４４において見かけ上の初期設定等のプログラム処理が終了する約２秒前に、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６は点滅動作を開始する。
【０１３２】
従って、遊技場の店員等がメイン制御基板４４のＲＡＭ１０４をクリアする場合には、この遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６の点灯態様に合わせ、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が点滅動作を開始したら、ＲＡＭクリアスイッチ６０を押下操作すればよい。但し、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が点滅動作を開始したら、即座にＲＡＭクリアスイッチ６０を押下操作するのは困難であるので、図１３においては、この点滅動作の開始から１秒経過した時点でＲＡＭクリアスイッチ６０を押下操作した例が示してある。つまり、この理由により、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６の点滅動作時間を２秒とし、この点滅動作時間に余裕を持たせているのである。
【０１３３】
そしてＲＡＭクリアスイッチ６０が押下操作されている間に（ＲＡＭクリア信号が継続して送出されている間に）、メイン制御基板４４の遅延時間ＴＡが経過してメイン制御基板４４が立ち上がると、ＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）される。つまり、本実施形態では、ＲＡＭクリアスイッチ６０を押下操作してから約１秒経過後に、メイン制御基板４４のＲＡＭ１０４の記憶内容はクリアされることになる。
【０１３４】
そしてＲＡＭ１０４の記憶内容がクリアされると、メイン制御基板４４のＣＰＵ１０２は、ランプ制御基板３７のＣＰＵ７０の図示しない入力回路に、ＲＡＭ１０４の記憶内容がクリアされたことを示すＲＡＭクリア成信号を送出する。ランプ制御基板３７のＣＰＵ７０は、ＲＡＭクリア成信号を受信すると、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６を所定時間（例えば５秒）点灯し、ＲＡＭ１０４の記憶内容がクリアされたことを外部に報知する。
【０１３５】
従って、この遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が点灯したことを確認した後に、ＲＡＭクリアスイッチ６０の押下操作を解除すればよく、本実施形態では、遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６が点灯してから約１秒経過後にＲＡＭクリアスイッチ６０の押下操作を解除した場合を示している。即ち、本実施形態では、ＲＡＭクリアスイッチ６０の押下操作を約２秒という短い時間実行するだけで、確実にメイン制御基板４４のＲＡＭ１０４の記憶内容をクリアすることが可能となる。
【０１３６】
このように、本実施形態では、ランプ制御基板３７により既存の遊技効果ランプ１５、保留ＬＥＤ２５及び保留ＬＥＤ２６の点灯態様を制御して、ＲＡＭクリアスイッチ６０を押下操作するタイミングを報知するようにしたので、遊技機１に新たな報知装置を加える必要がなく、従って遊技機１の構成が簡易となりコストダウンがはかれると共に、遊技機１の限られたスペースをさらに有効に活用することが可能となる。
【０１３７】
さらに、遊技機１の他の実施形態について、図１４を参照しながら説明する。図１４は、メイン制御基板４４、払出制御基板４０、ランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。この実施形態では、メイン制御基板４４のＲＡＭ１０４に加え、払出制御基板４０のＲＡＭ２１２もバックアップされ、バックアップされたＲＡＭ２１２の記憶内容もＲＡＭクリアスイッチ６０の押下操作により消去されるようになっている。なお、本実施形態においても前述した構成と同様な構成については、ここでの説明を省略する。
【０１３８】
図１４を参照して、電源監視回路５７は電源回路５６の主電源の電圧が所定電圧Ｖ１以下に降下すると、メイン制御基板４４及び払出制御基板４０のＣＰＵ１０２及びＣＰＵ２１０両者のＮＭＩ端子に停電信号を送出する。即ち電源監視回路５７は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたとき、メイン制御基板４４と払出制御基板４０とに停電信号を送出する。
【０１３９】
また、バックアップ電源回路５９は、メイン制御基板４４及び払出制御基板４０のＲＡＭ１０４及びＲＡＭ２１２両者に接続されており、電源監視回路５７からの停電信号を受信するとＲＡＭ１０４及びＲＡＭ２１２両者にバックアップ用電源を供給する。即ちバックアップ電源回路５９は、不測の停電時や電源スイッチ５５オフ操作時等により遊技機１への電源が遮断されたときに、メイン制御基板４４のＲＡＭ１０４と払出制御基板４０のＲＡＭ２１２とをバックアップする。
【０１４０】
払出制御基板４０は、メイン制御基板４４及びランプ制御基板３７と同様に、リセット信号の送出が停止されて起動した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延する遅延処理を実行するようになっており（図８及び図１２参照）、この払出制御基板４０が設定するここでの遅延時間ＴＣは約７秒となる。この遅延時間ＴＣは、上記したメイン制御基板４４が設定する遅延時間ＴＡ（８秒）よりも約１秒短い時間となる。
【０１４１】
つまり、払出制御基板４０は、メイン制御基板４４が立ち上がる前の約１秒前に立ち上がってメイン制御基板からのコマンドを受信できる状態になる。また払出制御基板４０のＣＰＵ２１０は、電源基板３６に設けられたＲＡＭクリアスイッチ６０によりＲＡＭクリア信号が入力され、それによりＲＡＭ２１２に記憶保持されている記憶内容がクリア（初期化）されたときは、ＲＡＭクリア成信号をランプ制御基板３７のＣＰＵ７０へ送出する。
【０１４２】
さらに、ランプ制御基板３７のＣＰＵ７０には、上記した７セグメントＬＥＤ７５及びＬＥＤ７６に加えて、図示しない音声合成ＩＣやアンプ等を介してスピーカ２２５が接続されており、このスピーカ２２５からＲＡＭクリアスイッチ６０をオン操作するタイミングや、メイン制御基板４４及び払出制御基板４０のＲＡＭ１０４及びＲＡＭ２１２がクリアされたことを、音声により外部に報知する。これらの関係について図１５を用いて説明する。
【０１４３】
図１５は、電源投入時のメイン制御基板４４、払出制御基板４０、ランプ制御基板３７及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。電源スイッチ５５がオン操作されて遊技機１に電源が投入されると、前述と同様にメイン制御基板４４、払出制御基板４０及びランプ制御基板３７は、リセット信号の送出が停止されて起動した後に、ソフトウェアによる待機時間カウンタ等を設定することによって、遅延時間ＴＡ（８秒）、遅延時間ＴＣ（７秒）及び遅延時間ＴＢ（３秒）を設定する。つまり払出制御基板４０は、ランプ制御基板３７が立ち上がってから約４秒後に立ち上がり、一方、メイン制御基板４４は、ランプ制御基板３７が立ち上がってから約５秒後（払出制御基板４０が立ち上がってから約１秒後）立ち上がる。
【０１４４】
ランプ制御基板３７は、遅延時間ＴＢ（３秒）が経過した時、７セグメントＬＥＤ７５に「３」を表示し、その後１秒経過する毎に「２」「１」「０」とカウントダウン表示を実行する。さらにランプ制御基板３７は、スピーカ２２５から、７セグメントＬＥＤ７５に「３」が表示されると同時に「３」と発音し、その後１秒経過する毎に「２」「１」「０」と発音する。つまり、７セグメントＬＥＤ７５の表示に同期して、スピーカ２２５から７セグメントＬＥＤ７５の表示内容が発音される。
【０１４５】
従って、遊技場の店員等がメイン制御基板４４のＲＡＭ１０４及び払出制御基板４０のＲＡＭ２１２をクリアする場合には、この７セグメントＬＥＤ７５のカウントダウン表示またはスピーカ２２５からの発音に合わせ、７セグメントＬＥＤ７５に「０」が表示されたタイミングまたはスピーカ２２５から「０」が発音されたタイミングでＲＡＭクリアスイッチ６０を押下操作すればよい。
【０１４６】
そしてＲＡＭクリアスイッチ６０が押下操作されている間に（ＲＡＭクリア信号が継続して送出されている間に）、まず払出制御基板４０の遅延時間ＴＣ（７秒）が経過して払出制御基板４０が立ち上がると、ＲＡＭ２１２に記憶保持されている記憶内容はクリア（初期化）され、次にメイン制御基板４４の遅延時間ＴＡ（８秒）が経過してメイン制御基板４４が立ち上がると、ＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）される。つまり、本実施形態では、ＲＡＭクリアスイッチ６０を押下操作してから約１秒経過後に、払出制御基板４０のＲＡＭ２１２の記憶内容がクリアされ、それから約１秒経過後に、メイン制御基板４４のＲＡＭ１０４の記憶内容がクリアされることになる。
【０１４７】
そしてＲＡＭ２１２の記憶内容がクリアされると、払出制御基板４０のＣＰＵ２１０は、ランプ制御基板３７のＣＰＵ７０にＲＡＭ２１２の記憶内容がクリアされたことを示すＲＡＭクリア成信号を送出し、ＲＡＭ１０４の記憶内容がクリアされると、メイン制御基板４４のＣＰＵ１０２は、ランプ制御基板３７のＣＰＵ７０にＲＡＭ１０４の記憶内容がクリアされたことを示すＲＡＭクリア成信号を送出する。つまり、ランプ制御基板３７には、まず払出制御基板４０からのＲＡＭクリア成信号が入力され、その約１秒経過後にメイン制御基板４４からのＲＡＭクリア成信号が入力される。
【０１４８】
ランプ制御基板３７のＣＰＵ７０は、メイン制御基板４４からのＲＡＭクリア成信号を受信すると、ＬＥＤ７６を所定の色に所定時間点灯し、ＲＡＭ１０４及びＲＡＭ２１２の記憶内容がクリアされたことを外部に報知する。また、このＬＥＤ７６の点灯と同時にスピーカ２２５から、例えば「ＲＡＭは正常にクリアされました」というような音声を発音させる。従って、このＬＥＤ７６の点灯またはスピーカ２２５からのＲＡＭがクリアされた旨の音声を確認したら、ＲＡＭクリアスイッチ６０の押下操作を解除すればよく、本実施形態では、ＬＥＤ７６が点灯してから約１秒経過後にＲＡＭクリアスイッチ６０の押下操作を解除した場合を示している。
【０１４９】
即ち、本実施形態では、ＲＡＭクリアスイッチ６０の押下操作を約３秒という短い時間、且つ一回の操作を実行するだけで、確実にメイン制御基板４４のＲＡＭ１０４と払出制御基板４０のＲＡＭ２１２の記憶内容を一度にクリアすることが可能となる。しかも、ＲＡＭクリアスイッチ６０の押下操作するタイミングを表示と音声の両者で誘導しているので、作業者のＲＡＭクリアに失敗する確率が低くなる。さらに、遊技機１の裏面に設けられたランプ制御基板３７にスピーカ２２５を設けたので、既存の遊技機１の表面に設けられたスピーカ１１３を使用する場合にくらべて、作業者は音が聞き取りやすい（何故なら、既存のスピーカ１１３は、遊技者が聞き取りやすいように遊技機１表面に対して発音するようになっているため）。
【０１５０】
なお、本実施形態では、メイン制御基板４４が起動する約１秒前に払出制御基板４０を起動させたが、この１秒という設定時間は、払出制御基板４０が立ち上がる時間を考慮して適宜設定すればよい（望ましくはできるだけ短い時間）。即ち、この設定時間は、払出制御基板４０が、メイン制御基板４４が立ち上がる前に立ち上がってメイン制御基板からのコマンドを受信可能な状態になれる最も短い時間が望ましく、例えば払出制御基板４０の立ち上がりにかかる時間より若干長い時間に設定するのがよい。
【０１５１】
また、本実施形態では、一つのＲＡＭクリアスイッチ６０だけでメイン制御基板４４のＲＡＭ１０４と払出制御基板４０のＲＡＭ２１２の記憶内容を一度にクリアするようにしたが、これは、メイン制御基板４４のＲＡＭ１０４と払出制御基板４０のＲＡＭ２１２をそれぞれクリアする別個の（二つの）ＲＡＭクリアスイッチを電源基板３６に設けるようにしてもよい。
【０１５２】
また、本実施形態では、メイン制御基板４４のＲＡＭ１０４に加えて払出制御基板４０のＲＡＭ２１２をバックアップすると共に、これらＲＡＭ１０４及びＲＡＭ２１２の記憶内容をクリアできるようにしたが、これは、払出制御基板４０のＲＡＭ２１２に変えて、もしくは、さらに加えて、その他のサブ制御基板（例えば音声制御基板３８、表示制御基板３９、発射制御基板４２）のＲＡＭをバックアップすると共に、このＲＡＭの記憶内容をクリアできるようにしてもよい。
【０１５３】
また、本実施形態では、７セグメントＬＥＤ７５及びＬＥＤ７６に加えてスピーカ２２５を設け、これらによりＲＡＭクリアスイッチ６０の押下操作するタイミングやＲＡＭがクリアされたことを外部に報知するようにしたが、これは、７セグメントＬＥＤ７５及びＬＥＤ７６に変えて、スピーカ２２５のみで報知するようにしてもよいし、あるいは、７セグメントＬＥＤ７５とスピーカ２２５の組合せや、ＬＥＤ７６とスピーカ２２５の組合せにしてもよい。さらには、これらの選択を、切り換えスイッチ等で操作者が自由に選択できるようにしてもよい。
【０１５４】
次に、上述したように、メイン制御基板４４のＲＡＭ１０４に加え、払出制御基板４０のＲＡＭ２１２もバックアップする場合の実施形態に係わり、メイン制御基板４４が実行する遅延処理の他の実施形態について説明する。図１６は、メイン制御基板４４が実行する他の実施形態の遅延処理を示すフローチャートである。
【０１５５】
この遅延処理が開始されると、ＣＰＵ１０２は、まずステップＳ９０にて、カウンタＤとして、上記と同様に汎用のレジスタ等に遅延時間ＴＡ（８秒）に相当する値を設定する。そしてステップＳ９１に移行して、ＣＰＵ１０２は、カウンタＤの値をディクリメント（１減算）する処理を実行し、ステップＳ９２に移行して、賞球払出装置４１から払い出された賞球や貸球としての遊技球をカウントする払出球検出センサ１２４のチェック処理を実行し、ステップＳ９３に移行して、払出球検出センサ１２４のチェック結果に基づいて、記憶している未払いの総払出球数から実際に払出された賞球や貸球を減算する払出球数減算処理を実行する。
【０１５６】
そしてステップＳ９４に移行して、ＣＰＵ１０２は、ここでカウンタＤの値が０になったか否かを判定する。そしてカウンタＤの値が０になっていなければ（ステップＳ９４にてＮＯ）、ＣＰＵ１０２は、再度ステップＳ９１〜ステップＳ９４の処理を実行し、これは、カウンタＤの値が０になるまで繰り返す。そして、ステップＳ９４にてＹＥＳ、即ちカウンタＤの値が０になったときは、ＣＰＵ１０２は、遅延時間ＴＡが経過したとして、この遅延処理を終了する。つまり、この遅延処理では、ステップＳ９０にてカウンタＤに設定される値（正の整数）は、遅延時間ＴＡをステップＳ９１〜ステップＳ９４の実行時間で除した値にほぼ等しいもので、従って図１６に示すステップＳ９１〜ステップＳ９４の処理により、遅延時間ＴＡがソフトウェアによって作成されることになる。
【０１５７】
ここで、この遅延処理においては、ステップＳ９２の払出球検出センサ１２４のチェック処理及びステップＳ９３の払出球数減算処理を実行しているのが特徴となっているが、これは次の理由からによる。即ち、不測の停電等が復旧復帰したとき、遊技者に不利益を与えないように、未払いの賞球や貸球を精算することは重要な課題であり、この課題を解決すべく払出制御基板４０のＲＡＭ２１２をバックアップするのであるが、この払出制御基板４０のＲＡＭ２１２もバックアップする構成では、メイン制御基板４４が立ち上がる前に、ＲＡＭ２１２に記憶されていた未払いの総払出球数に基づいて払出制御基板４０が賞球払出装置４１を駆動制御し、賞球や貸球の払出制御を行ってしまう可能性がある。
【０１５８】
そこで、メイン制御基板４４が立ち上がる前の遅延処理において、ステップＳ９２の払出球検出センサ１２４のチェック処理及びステップＳ９３の払出球数減算処理を実行すれば、このような場合でも、メイン制御基板４４は正確な未払いの総払出球数を把握することができ、これによりメイン制御基板４４は、以後の処理において、遊技場と遊技者双方に不利益を与えることなく適切に実行することができる。
【０１５９】
さらに、遊技機１の他の実施形態について、図１７を参照しながら説明する。図１７は、メイン制御基板４４、ランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。この実施形態では、メイン制御基板４４にサブＣＰＵ２５０を設け、このサブＣＰＵ２５０にて電源基板３６に設けられたリセット回路５８からのリセット信号を受信し、このリセット信号をソフトウェアによる待機時間カウンタ等を設定することによって所定時間遅延させて、メイン制御基板４４及びランプ制御基板３７のリセット端子に送出し、メイン制御基板４４及びランプ制御基板３７の起動を所定時間遅延させるようにした例である。なお、本実施形態においても前述した構成と同様な構成については、ここでの説明を省略する。
【０１６０】
図１７を参照して、リセット回路５８は、停電の復旧復帰時や電源スイッチ５５オン操作時（電源投入時）等に、電源回路５６の主電源電圧が未だ所定電圧Ｖ１以下になっている状態では、サブＣＰＵ２５０のリセット端子及びサブ制御基板３８、３９、４０、４２のＣＰＵのリセット端子にリセット信号を送出（ローレベルの信号を出力）し、一方、主電源電圧が所定電圧Ｖ１より上昇したとき当該リセット信号の送出を停止する（ローレベルからハイレベルに立ち上がる）ようになっている。そしてサブＣＰＵ２５０及びサブ制御基板３８、３９、４０、４２は、リセット信号の送出が停止されると起動する。
【０１６１】
また、サブＣＰＵ２５０は、リセット回路５８からリセット信号が送出（ローレベルの信号を出力）されたときは、そのままスルーさせてメイン制御基板４４及びランプ制御基板３７のＣＰＵ１０２及びＣＰＵ７０のリセット端子に入力させ、一方、リセット回路５８からリセット信号の送出が停止（ローレベルからハイレベルに立ち上がる）されたときは、所定時間遅延させてから当該リセット信号の送出を停止させるようになっている。
【０１６２】
サブＣＰＵ２５０は、リセット信号の送出が停止されて起動すると、前述した電源投入処理（図７）におけるステップＳ２２の初期化処理と同様な初期設定等のプログラム処理を実行する。そして、この初期設定等のプログラム処理を終えると、次にサブＣＰＵ２５０は、前述したメイン制御基板４４及びランプ制御基板３７のＣＰＵ１０２及びＣＰＵ７０が実行した遅延処理と同様な遅延処理を実行する。
【０１６３】
図１８は、サブＣＰＵ２５０が実行する遅延処理を示すフローチャートである。この遅延処理が開始されると、サブＣＰＵ２５０は、まずステップＳ１００〜ステップＳ１０２の処理を実行する。このステップＳ１００〜ステップＳ１０２の処理は、前述したランプ制御基板３７のＣＰＵ７０が実行する遅延処理（図１２）と同じ処理であり、これらの処理を実行することで、遅延時間ＴＢ（３秒）がソフトウェアによって作成されることになる。つまり、サブＣＰＵ２５０は、初期設定等のプログラム処理後に実行されるこの遅延処理のステップＳ１００〜ステップＳ１０２の処理により、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＢだけ遅延させることができる。
【０１６４】
そしてステップＳ１００〜ステップＳ１０２の処理により遅延時間ＴＢを作成すると、サブＣＰＵ２５０は、ステップＳ１０３に移行して、ランプ制御基板３７のＣＰＵ７０のリセット端子へのリセット信号の送出を停止する（ローレベルからハイレベルに立ち上がる）。これによりランプ制御基板３７は、電源が投入されてからほぼ遅延時間ＴＢだけ遅延されて起動する。
【０１６５】
ステップＳ１０３を終えると、サブＣＰＵ２５０は、ステップＳ１０４に移行して、ここでカウンタＤとして、前述と同様に汎用のレジスタ等に遅延時間ＴＤ（５秒）に相当する値を設定する。この遅延時間ＴＤは、前述したメイン制御基板４４が実行する遅延処理（図８）にて作成された遅延時間ＴＡ（８秒）から遅延時間ＴＢ（３秒）を減算した時間となっている。
【０１６６】
ステップＳ１０４を終えると、サブＣＰＵ２５０は、上記ステップＳ１０１及びステップＳ１０２の処理と同様にステップＳ１０５及びステップＳ１０６の処理を実行し、これにより遅延時間ＴＤ（５秒）がソフトウェアによって作成されることになる。つまり、サブＣＰＵ２５０は、初期設定等のプログラム処理後に実行されるこの遅延処理のステップＳ１００〜ステップＳ１０６の処理により、見かけ上の初期設定等のプログラム処理の終了時期を時間ＴＢと時間ＴＤとを加算した時間（８秒）だけ遅延させることができる。
【０１６７】
そしてステップＳ１０４〜ステップＳ１０６の処理により遅延時間ＴＤを作成すると、サブＣＰＵ２５０は、ステップＳ１０７に移行して、メイン制御基板４４のＣＰＵ１０２のリセット端子へのリセット信号の送出を停止する（ローレベルからハイレベルに立ち上がる）。これによりメイン制御基板４４は、電源が投入されてからほぼ遅延時間ＴＢと遅延時間ＴＤとを加算した時間（８秒）だけ遅延されて起動する。これらの関係について図１９を用いて説明する。
【０１６８】
図１９は、電源投入時のメイン制御基板４４、ランプ制御基板３７、ＲＡＭクリアスイッチ６０及びサブＣＰＵ２５０の動作状態を示すタイミングチャートである。電源スイッチ５５がオン操作されて遊技機１に電源が投入されると、サブＣＰＵ２５０は、リセット信号の送出が停止されて起動した後に、上記したように、ソフトウェアによる待機時間カウンタ等を設定することによって遅延時間ＴＢ（３秒）、及び遅延時間ＴＤ（５秒）を設定する。つまりランプ制御基板３７は、電源が投入されてから約３秒後に起動し、一方、メイン制御基板４４は、ランプ制御基板３７が起動してから約５秒後（電源が投入されてから約８秒後）に起動する。
【０１６９】
そして遅延時間ＴＢ（３秒）が経過した時、ランプ制御基板３７は、７セグメントＬＥＤ７５に「４」を表示し、その後１秒経過する毎に「３」「２」「１」「０」とカウントダウン表示を実行する。従って７セグメントＬＥＤ７５に「０」が表示された時点は、遅延時間ＴＤ（５秒）が経過する約１秒前となる。従って、遊技場の店員等がメイン制御基板４４のＲＡＭ１０４をクリアする場合には、この７セグメントＬＥＤ７５のカウントダウン表示に合わせ、７セグメントＬＥＤ７５に「０」が表示されたタイミングでＲＡＭクリアスイッチ６０を押下操作すればよい。そしてＲＡＭクリアスイッチ６０が押下操作されている間に（ＲＡＭクリア信号が継続して送出されている間に）、遅延時間ＴＤ（５秒）が経過すると、ＲＡＭ１０４に記憶保持されている記憶内容はクリア（初期化）される。
【０１７０】
このように、本実施形態では、サブＣＰＵ２５０をメイン制御基板４４に設け、このサブＣＰＵ２５０がリセット信号の送出停止を受けて起動すると、実際の初期設定等のプログラムを実行後、ソフトウェアによる待機時間カウンタ等を設定することによって、見かけ上の初期設定等のプログラム処理の終了時期を所定時間遅延することにより、メイン制御基板４４及びランプ制御基板３７へのリセット信号の送出停止を遅延すせるようにしている。即ちサブＣＰＵ２５０のみで、電源が投入されてからメイン制御基板４４及びランプ制御基板３７が起動するタイミングを、それぞれ所望の時間だけ遅延させている。
【０１７１】
従って、このような構成による本実施形態によれば、サブＣＰＵ２５０のみで複数の遅延時間を作成することができるので、それぞれ個別に遅延時間を作成する場合に比べ、開発に手間がかからないと共に、遅延時間の精度を高めることができる。特に、メイン制御基板４４及びランプ制御基板３７以外のサブ制御基板３８、３９、４０、４２のＲＡＭ等もバックアップすることにより、ＲＡＭをクリアしたい制御基板が増えたときには、サブＣＰＵ２５０のみをプログラム変更すればよく、極めて使い勝手がよい。なお、サブＣＰＵ２５０は、メイン制御基板４４以外のサブ制御基板３７、３８、３９、４０、４２に設けてもよく、あるいは独立して設けるようにしてもよい。
【０１７２】
次に特許請求の範囲の構成と、本発明の実施形態との主な対応を説明する。
請求項１：主制御手段は、メイン制御基板４４に相当し、副制御手段は、サブ制御基板（ランプ制御基板３７、音声制御基板３８、表示制御基板３９、払出制御基板４０、発射制御基板４２）に相当し、電源手段は、電源基板３６に相当し、遅延手段は、メイン制御基板４４が実行する図８及び図１６に示す遅延処理、サブＣＰＵ２５０が実行する図１８に示す遅延処理（ステップＳ１００〜ステップＳ１０６の処理）に相当し、記憶手段は、ＲＡＭ１０４に相当し、バックアップ電源供給手段は、バックアップ電源回路５９に相当し、クリアスイッチは、ＲＡＭクリアスイッチ６０に相当し、記憶消去手段は、ＲＡＭクリアスイッチ回路６１に相当し、遊技機は、遊技機１に相当し、報知装置は、７セグメントＬＥＤ７５、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６、スピーカ２２５に相当し、報知制御手段は、ランプ制御基板３７に相当し、報知制御遅延処理手段は、ランプ制御基板３７が実行する図１２に示す遅延処理、サブＣＰＵ２５０が実行する図１８に示す遅延処理（ステップＳ１００〜ステップＳ１０２の処理）に相当する。
【０１７３】
請求項２：プッシュボタンタイプのクリアスイッチは、ＲＡＭクリアスイッチ６０に相当する。
請求項３：主制御遅延処理手段は、メイン制御基板４４が実行する図８及び図１６に示す遅延処理、サブＣＰＵ２５０が実行する図１８に示す遅延処理（ステップＳ１００〜ステップＳ１０６の処理）に相当する。
【０１７４】
請求項４：遊技媒体払出装置は、賞球払出装置４１に相当し、払出制御手段は、払出制御基板４０に相当し、払出記憶手段は、ＲＡＭ２１２に相当し、主制御遅延処理手段が実行する所定のプログラム処理は、図１６に示す遅延処理に相当する。
【０１７５】
請求項５：報知制御手段を副制御手段としたことことは、報知制御手段をランプ制御基板３７としていることに相当する。
請求項６：表示装置は、７セグメントＬＥＤ７５、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６に相当し、音声装置は、スピーカ２２５に相当し、所定の報知態様は、カウントダウン、点灯から点滅への変化による報知に相当する。
【０１７６】
請求項７：複数の報知態様を設けたこと及び選択手段は、本文後段の「また、カウントダウンの表示形態はこれに限らず、一般的に理解可能な形態であればどのような表示形態であってもよく、逆にカウントアップのような表示形態であってもよい。またこれらの場合、７セグメントＬＥＤ７５に変えて、液晶表示器等の表示器を採用するようにしてもよい。例えば、単純に複数のＬＥＤを並べて、順次消灯または点灯してカウントダウン（またはカウントアップ）するような表示形態であってもよい。さらに、このような表示形態を予め複数設けておき、切り換えスイッチ等で所望の表示形態を選択できるようにしてもよい。」という記載に相当する。
【０１７７】
請求項８：報知装置は、ＬＥＤ７６、スピーカ２２５、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６に相当し、記憶手段が記憶していた遊技情報が消去された旨を報知装置に報知させることは、ＬＥＤ７６を点灯させること、スピーカ２２５に「ＲＡＭは正常にクリアされました」という音声を発生をさせること、及び遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６を点滅から点灯に変化させることに相当する。
【図面の簡単な説明】
【０１７８】
【図１】本実施形態の遊技機１を示す正面図である。
【図２】本実施形態の遊技機１の全体裏面を示す略図である。
【図３】本実施形態の遊技機１の主な回路構成を示すブロック図である。
【図４】本実施形態のメイン制御基板４４とランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。
【図５】本実施形態の電源投入時のメイン制御基板４４、ランプ制御基板３７及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。
【図６】本実施形態のメイン制御基板４４が実行する停電処理を示すフローチャートである。
【図７】本実施形態のメイン制御基板４４が実行する電源投入処理を示すフローチャートである。
【図８】本実施形態のメイン制御基板４４が実行する遅延処理を示すフローチャートである。
【図９】本実施形態のメイン制御基板４４が実行する遊技制御処理を示すフローチャートである。
【図１０】本実施形態のメイン制御基板４４が実行する電源復帰処理を示すフローチャートである。
【図１１】本実施形態のランプ制御基板３７が実行するＲＡＭクリア報知処理を示すフローチャートである。
【図１２】本実施形態のランプ制御基板３７が実行する遅延処理を示すフローチャートである。
【図１３】遊技機１の他の実施形態における電源投入時のメイン制御基板４４、ランプ制御基板３７、遊技効果ランプ１５、保留ＬＥＤ２５、保留ＬＥＤ２６及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。
【図１４】遊技機１の他の実施形態のメイン制御基板４４、払出制御基板４０、ランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。
【図１５】遊技機１の他の実施形態における電源投入時のメイン制御基板４４、払出制御基板４０、ランプ制御基板３７及びＲＡＭクリアスイッチ６０の動作状態を示すタイミングチャートである。
【図１６】遊技機１の他の実施形態のメイン制御基板４４が実行する遅延処理を示すフローチャートである。
【図１７】遊技機１の他の実施形態のメイン制御基板４４、ランプ制御基板３７及び電源基板３６の主な回路構成を示したブロック図である。
【図１８】遊技機１の他の実施形態のサブＣＰＵ２５０が実行する遅延処理を示すフローチャートである。
【図１９】遊技機１の他の実施形態における電源投入時のメイン制御基板４４、ランプ制御基板３７、ＲＡＭクリアスイッチ６０及びサブＣＰＵ２５０の動作状態を示すタイミングチャートである。
【符号の説明】
【０１７９】
１…遊技機、 ２…打球操作ハンドル、
３…打球誘導レール、 ４…遊技領域形成レール、
５…遊技領域、 ６…特別図柄表示装置（ＬＣＤ）、
７…大入賞口（アタッカ）、 ８…左図柄表示部、
９…中図柄表示部、 １０…右図柄表示部、
１１…始動入賞口（電動チューリップ）、 １２…打球供給皿、
１３…余剰球受皿、 １４…普通入賞口、
１５…遊技効果ランプ、 １６…アウト口、
１７…ガラス扉枠、 １８…普通図柄表示装置（７セグＬＥＤ）、
１９…普通図柄作動ゲート、 ２０…風車、
２１…遊技盤、 ２２…外枠、
２３…内枠、 ２４…戻り球防止弁、
２５…保留ＬＥＤ、 ２６…保留ＬＥＤ、
３０…報知専用制御基板、 ３６…電源基板、
３７…ランプ制御基板、 ３８…音声制御基板、
３９…表示制御基板、 ４０…払出制御基板、
４１…賞球払出装置、 ４２…発射制御基板、
４３…打球発射装置、 ４４…メイン制御基板、
４５…ターミナル基板、 ５０…機構板、
５１…球貯留タンク、 ５２…タンクレール、
５３…開口部、 ５５…電源スイッチ、
５６…電源回路、 ５７…電源監視回路、
５８…リセット回路、 ５９…バックアップ電源回路、
６０…ＲＡＭクリアスイッチ、 ６１…ＲＡＭクリアスイッチ回路、
６２…遅延回路Ｂ、 ６３…ＤＩＰスイッチ回路、
７０…ＣＰＵ、 ７１…ＲＯＭ、
７２…ＲＡＭ、 ７５…７セグメントＬＥＤ、
７６…ＬＥＤ、 ７８…ランプ・ＬＥＤ駆動回路、
１０１…入力回路、 １０２…ＣＰＵ、
１０３…ＲＯＭ、 １０４…ＲＡＭ、
１０６…ソレノイド、 １０７…ソレノイド、
１０９…外部情報端子、 １１０…出力回路、
１１３…スピーカ、 １１５…バス、
１１６…始動入賞検出センサ、 １１７…カウントスイッチ、
１１９…打球操作ハンドルスイッチ、 １２０…打球操作ストップスイッチ、
１２１…作動ゲート検出センサ、 １２２…セーフ球検出センサ、
１２３…カウントスイッチ、 １２４…払出球検出センサ、
２１０…ＣＰＵ、 ２１１…ＲＯＭ、
２１２…ＲＡＭ、 ２２５…スピーカ、
２５０…サブＣＰＵ、
ＴＡ、ＴＢ、ＴＣ、ＴＤ…遅延時間
【特許請求の範囲】
【請求項１】
遊技の制御を行う主制御手段と、
該主制御手段からの指令信号に基づいて各種遊技装置の制御を行う副制御手段と、
前記主制御手段及び前記副制御手段に所定の作動電源を生成して供給する電源手段と、
該電源手段からの電源供給開始時に、前記主制御手段を前記副制御手段よりも遅れて立ち上げる遅延手段と、
前記主制御手段の遊技制御に係わる遊技情報を記憶する記憶手段と、
前記電源手段からの電源供給が遮断された場合に、前記記憶手段にバックアップ用電源を供給するバックアップ電源供給手段と、
オン操作することによりクリア信号を前記主制御手段に出力するためのクリアスイッチと、
前記主制御手段が立ち上ったときに該クリア信号が入力されていることに基づいて、前記記憶手段が記憶している遊技情報を消去する記憶消去手段と、
を備えた遊技機において、
前記クリアスイッチをオン操作させるタイミングに係わる情報を所定の報知装置に報知させるマイクロコンピュータ等で構成される報知制御手段を備え、
該報知制御手段は、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、前記主制御手段が立ち上がる所定時間前まで所定のプログラム処理を実行することにより遅延させる報知制御遅延処理手段を備え、
前記報知制御手段は、該報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、前記報知装置に前記クリアスイッチをオン操作させるタイミングに係わる情報を報知させるようにしたことを特徴とする遊技機。
【請求項２】
前記クリアスイッチは、押下操作されている間だけオン状態となるプッシュボタンタイプであることを特徴とする請求項１に記載の遊技機。
【請求項３】
前記主制御手段及び前記副制御手段は、それぞれマイクロコンピュータを備え、
前記遅延手段は、電源供給開始時に前記主制御手段における初期設定終了後に実行されるプログラム処理の開始時期を、前記副制御手段が立ち上ってから所定時間経過するまで所定のプログラム処理を実行することにより遅延させる主制御遅延処理手段とし、
前記報知制御手段は、前記報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、前記報知装置に前記クリアスイッチをオン操作させるタイミングに係わる情報を報知させるようにしたことを特徴とする請求項１または請求項２に記載の遊技機。
【請求項４】
遊技者に遊技媒体の払出を行う遊技媒体払出装置を備え、
前記副制御手段は、該遊技媒体払出装置を制御する払出制御手段を含み、
該払出制御手段は、払出制御に係わる情報を記憶する払出記憶手段を備え、
前記バックアップ電源供給手段は、前記電源手段からの電源供給が遮断された場合に、前記払出記憶手段にもバックアップ用電源を供給するものとし、
前記主制御遅延処理手段が実行する所定の前記プログラム処理は、前記遊技媒体払出装置から払出された遊技媒体の払出数をチェックする処理としたことを特徴とする請求項３に記載の遊技機。
【請求項５】
前記報知制御手段は、前記副制御手段としたことことを特徴とする請求項３または請求項４に記載の遊技機。
【請求項６】
前記報知装置は表示装置または／及び音声装置であるとし、前記報知制御手段は、該表示装置または／及び該音声装置に前記クリアスイッチをオン操作させるタイミングを所定の報知態様にて報知させるようにしたことを特徴とする請求項１乃至請求項５の何れかに記載の遊技機。
【請求項７】
前記報知態様を予め複数設け、該複数設けた報知態様の中から所望の報知態様を選択できる選択手段を設けたことを特徴とする請求項６に記載の遊技機。
【請求項８】
前記記憶消去手段により前記記憶手段が記憶していた遊技情報が消去されたときは、前記主制御手段は、前記報知制御手段にクリア成信号を出力し、
前記報知制御手段は、該クリア成信号を入力した場合には、前記記憶手段が記憶していた遊技情報が消去された旨を前記報知装置に報知させることを特徴とする請求項１乃至請求項７の何れかに記載の遊技機。
【請求項１】
遊技の制御を行う主制御手段と、
該主制御手段からの指令信号に基づいて各種遊技装置の制御を行う副制御手段と、
前記主制御手段及び前記副制御手段に所定の作動電源を生成して供給する電源手段と、
該電源手段からの電源供給開始時に、前記主制御手段を前記副制御手段よりも遅れて立ち上げる遅延手段と、
前記主制御手段の遊技制御に係わる遊技情報を記憶する記憶手段と、
前記電源手段からの電源供給が遮断された場合に、前記記憶手段にバックアップ用電源を供給するバックアップ電源供給手段と、
オン操作することによりクリア信号を前記主制御手段に出力するためのクリアスイッチと、
前記主制御手段が立ち上ったときに該クリア信号が入力されていることに基づいて、前記記憶手段が記憶している遊技情報を消去する記憶消去手段と、
を備えた遊技機において、
前記クリアスイッチをオン操作させるタイミングに係わる情報を所定の報知装置に報知させるマイクロコンピュータ等で構成される報知制御手段を備え、
該報知制御手段は、電源供給開始時の初期設定終了後に実行されるプログラム処理の開始時期を、前記主制御手段が立ち上がる所定時間前まで所定のプログラム処理を実行することにより遅延させる報知制御遅延処理手段を備え、
前記報知制御手段は、該報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、前記報知装置に前記クリアスイッチをオン操作させるタイミングに係わる情報を報知させるようにしたことを特徴とする遊技機。
【請求項２】
前記クリアスイッチは、押下操作されている間だけオン状態となるプッシュボタンタイプであることを特徴とする請求項１に記載の遊技機。
【請求項３】
前記主制御手段及び前記副制御手段は、それぞれマイクロコンピュータを備え、
前記遅延手段は、電源供給開始時に前記主制御手段における初期設定終了後に実行されるプログラム処理の開始時期を、前記副制御手段が立ち上ってから所定時間経過するまで所定のプログラム処理を実行することにより遅延させる主制御遅延処理手段とし、
前記報知制御手段は、前記報知制御遅延処理手段が実行する所定のプログラム処理が終了したとき、前記報知装置に前記クリアスイッチをオン操作させるタイミングに係わる情報を報知させるようにしたことを特徴とする請求項１または請求項２に記載の遊技機。
【請求項４】
遊技者に遊技媒体の払出を行う遊技媒体払出装置を備え、
前記副制御手段は、該遊技媒体払出装置を制御する払出制御手段を含み、
該払出制御手段は、払出制御に係わる情報を記憶する払出記憶手段を備え、
前記バックアップ電源供給手段は、前記電源手段からの電源供給が遮断された場合に、前記払出記憶手段にもバックアップ用電源を供給するものとし、
前記主制御遅延処理手段が実行する所定の前記プログラム処理は、前記遊技媒体払出装置から払出された遊技媒体の払出数をチェックする処理としたことを特徴とする請求項３に記載の遊技機。
【請求項５】
前記報知制御手段は、前記副制御手段としたことことを特徴とする請求項３または請求項４に記載の遊技機。
【請求項６】
前記報知装置は表示装置または／及び音声装置であるとし、前記報知制御手段は、該表示装置または／及び該音声装置に前記クリアスイッチをオン操作させるタイミングを所定の報知態様にて報知させるようにしたことを特徴とする請求項１乃至請求項５の何れかに記載の遊技機。
【請求項７】
前記報知態様を予め複数設け、該複数設けた報知態様の中から所望の報知態様を選択できる選択手段を設けたことを特徴とする請求項６に記載の遊技機。
【請求項８】
前記記憶消去手段により前記記憶手段が記憶していた遊技情報が消去されたときは、前記主制御手段は、前記報知制御手段にクリア成信号を出力し、
前記報知制御手段は、該クリア成信号を入力した場合には、前記記憶手段が記憶していた遊技情報が消去された旨を前記報知装置に報知させることを特徴とする請求項１乃至請求項７の何れかに記載の遊技機。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００７−３１９６０８（Ｐ２００７−３１９６０８Ａ）
【公開日】平成１９年１２月１３日（２００７．１２．１３）
【国際特許分類】
【出願番号】特願２００６−１５６３３０（Ｐ２００６−１５６３３０）
【出願日】平成１８年６月５日（２００６．６．５）
【出願人】（０００１５００５１）株式会社竹屋 (389)
【Ｆターム（参考）】
【公開日】平成１９年１２月１３日（２００７．１２．１３）
【国際特許分類】
【出願日】平成１８年６月５日（２００６．６．５）
【出願人】（０００１５００５１）株式会社竹屋 (389)
【Ｆターム（参考）】
[ Back to top ]