過電流遮断制御回路
【課題】過電流が流れた場合に高速かつ確実にブレーカーをオフすることができる過電流遮断制御回路を提供すること。
【解決手段】過電流遮断制御回路１０は、過電流検出回路５０と、ブレーカーオン／オフ信号回路７０と、を備え、過電流検出回路５０は、ヒステリシスコンパレータ回路５１を含んで構成され、過電流の検出時に検出信号を出力し、ブレーカーオン／オフ信号回路７０は、過電流検出回路５０からの検出信号がＤ−ＦＦ７１のＣＰ（クロック）端子に入力された場合に、Ｄ−ＦＦ７１のＤ端子への入力信号を反転させてブレーカー２０に出力してラッチし、Ｄ端子には、常にハイ信号が入力される。
【解決手段】過電流遮断制御回路１０は、過電流検出回路５０と、ブレーカーオン／オフ信号回路７０と、を備え、過電流検出回路５０は、ヒステリシスコンパレータ回路５１を含んで構成され、過電流の検出時に検出信号を出力し、ブレーカーオン／オフ信号回路７０は、過電流検出回路５０からの検出信号がＤ−ＦＦ７１のＣＰ（クロック）端子に入力された場合に、Ｄ−ＦＦ７１のＤ端子への入力信号を反転させてブレーカー２０に出力してラッチし、Ｄ端子には、常にハイ信号が入力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流遮断制御回路に関する。詳しくは、過電流が流れた場合に高速かつ確実にブレーカーをオフすることができる過電流遮断制御回路に関する。
【背景技術】
【０００２】
従来、半導体ブレーカーを用いて装置を過電流から保護するために、電流値と過電流閾値とを比較して、閾値を超えた場合にブレーカーにオフ信号を出力する制御回路の技術が知られている（例えば、特許文献１及び２参照）。
【０００３】
ところで、この様な技術では、装置を保護するために過電流の検出時に高速でブレーカーをオフすることが求められている。また、大電流を遮断する際に発生するスイッチングノイズによる影響を最小限にすることが求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３３６８８６号公報
【特許文献２】特開２００５−２０８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１及び２の技術では、過電流検出信号の立ち上がりの検出を確実にできない場合があり、ブレーカーをオフできない場合があった。また、大電流を遮断する際に発生するスイッチングノイズによりグランド電位が上がった場合に、ブレーカーがオンされてしまうという誤作動が発生する可能性があった。
【０００６】
本発明は上記に鑑みてなされたものであり、その目的は、過電流が流れた場合に高速かつ確実にブレーカーをオフすることができる過電流遮断制御回路を提供すること、及び、スイッチングノイズの発生によりグランド電位が上がってもブレーカーがオンするような誤作動が発生しないようにできる過電流遮断制御回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため本発明は、
ブレーカー（例えば、後述のブレーカー２０）を用いて装置を過電流から高速で保護するために、過電流を検出したらブレーカーにオフ指示（例えば、後述のロー信号）を出力してラッチする過電流遮断制御回路（例えば、後述の過電流遮断制御回路１０）であって、
前記過電流の検出に応じて検出信号を出力する過電流検出回路（例えば、後述の過電流検出回路５０）と、
フリップフロップを有し、前記過電流検出回路が出力した前記検出信号の入力に応じて前記ブレーカーにオン／オフ指示を出力してラッチするブレーカーオン／オフ信号回路（例えば、後述のブレーカーオン／オフ信号回路７０）と、を備え、
前記過電流検出回路は、ヒステリシスコンパレータ（例えば、後述のヒステリシスコンパレータ回路５１）を含んで構成され、
前記ブレーカーオン／オフ信号回路は、前記検出信号が前記フリップフロップのクロック端子（例えば、後述のＣＰ（クロック）端子）に入力された場合に、前記フリップフロップのＤ端子への入力信号を反転させてブレーカーに出力してラッチし、
前記Ｄ端子には、常にハイ信号が入力される、
ことを特徴とする。
【０００８】
本発明によれば、ブレーカーオン／オフ信号回路は、過電流の検出信号がフリップフロップのクロック端子に入力された場合に、Ｄ端子への入力信号を反転させてブレーカーに出力してラッチする。また、Ｄ端子には、常にハイ信号が入力される。
よって、過電流の検出時には、ブレーカーにロー信号（オフ信号）を出力してラッチできる。
また、本発明によれば、過電流検出回路は、ヒステリシスコンパレータを含んで構成されているので、過電流検出時により高速で検出信号を出力できる。したがって、過電流を検出してから遮断するまでの時間が短くなるので、電流値が大きくなることによる装置の損傷を防止できる。
以上より、本発明によれば、過電流が流れた場合に高速かつ確実にブレーカーをオフすることができる。
【０００９】
この場合、
前記ブレーカーオン／オフ信号回路は、前記フリップフロップのセット端子及びリセット端子の両方にロー信号が入力されている状態では、前記検出信号が前記クロック端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力することが好ましい。
【００１０】
この発明によれば、ブレーカーオン／オフ信号回路は、フリップフロップのセット端子及びリセット端子の両方にロー信号が入力されている状態では、過電流の検出信号がクロック端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力する。
よって、ブレーカーをオフして大電流を遮断したことによるスイッチングノイズの発生により制御回路のＧＮＤ電位が上がり、セット端子及びリセット端子の両方にロー信号が入力されたと認識された場合であっても、ブレーカーにロー信号（オフ信号）を出力できる。したがって、過電流を検出した後にＧＮＤ電位が上がった場合であってもブレーカーをオフ状態に保つことができる。
したがって、スイッチングノイズの発生によりＧＮＤ電位が上がっても誤作動しないようにすることができる。
【００１１】
この場合、
前記ブレーカーオン／オフ信号回路は、前記フリップフロップのセット端子及びリセット端子の入力信号の組合せに応じて、ブレーカーをオン状態、オフ状態、前記過電流を検出したらブレーカーにオフ指示を出力する過電流検出状態（例えば、後述の過電流検出モード）のいずれかに設定することが好ましい。
【００１２】
この発明によれば、例えば、コンピュータなどの制御装置によってセット端子及びリセット端子の入力信号の組合せを制御することで、ブレーカーをオン状態、オフ状態、過電流検出状態のいずれかに設定できる。よって、１つのＩＣでブレーカーの状態を様々に変更できるので、過電流遮断制御回路を安価で簡易な構造にできる。
【発明の効果】
【００１３】
本発明によれば、過電流が流れた場合に高速かつ確実にブレーカーをオフすることができ、また、スイッチングノイズの発生によりグランド電位が上がってもブレーカーがオンするような誤作動が発生しないようにできる過電流遮断制御回路を提供できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る過電流遮断制御回路を含む過電流遮断システムの概略構成を示す図である。
【図２】上記実施形態に係る過電流遮断制御回路の回路構成を示す図である。
【図３】上記実施形態に係る電流信号のオン／オフの関係を示す図である。
【図４】上記実施形態に係る過電流検出信号の立ち上がり時間を示す図である。
【図５】上記実施形態に係る過電流検出信号の立ち上がりエッジを印加し続けることを示す図である。
【図６】従来におけるＤ−ＦＦの構成及びその動作結果を示す図である。
【図７】上記実施形態に係るＤ−ＦＦの動作結果を示す図である。
【図８】上記実施形態に係るＤ−ＦＦの真理値表である。
【図９】上記実施形態に係るブレーカーオン／オフ信号回路の動作を示すフローチャートである。
【図１０】上記実施形態に係る過電流遮断システムの動作の時間変化を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態について、図面を参照しながら説明する。
【００１６】
図１は、本発明の一実施形態に係る過電流遮断制御回路を含む過電流遮断システムの概略構成を示す図である。
【００１７】
過電流遮断システムは、過電流遮断制御回路１０と、ブレーカー２０と、電源３０と、負荷４０と、を備えている。過電流遮断制御回路１０は、過電流遮断システムを流れる電流値に応じて、ブレーカー２０にオン／オフ信号を出力する。
【００１８】
電源３０には、図示しない電源制御回路が接続されている。また、負荷４０には、図示しない負荷制御回路が接続されている。この電源制御回路による電源３０の制御により電源３０から電流が流れ、この負荷制御回路による負荷４０の制御により電圧値及び電流値が変化する。
【００１９】
過電流遮断制御回路１０には、過電流遮断システムを流れる電流信号が入力される。過電流遮断制御回路１０は、この電流信号による電流値が所定の閾値を超えた場合に過電流と判断して、ブレーカー２０にオフ信号を出力してラッチする。
【００２０】
図２は、本発明の一実施形態に係る過電流遮断制御回路の回路構成を示す図である。
【００２１】
過電流遮断制御回路１０は、過電流検出回路５０と、クロック発生回路６０と、ブレーカーオン／オフ信号回路７０と、備えている。過電流検出回路５０は、電流信号に応じた電流値が所定の閾値を超えた場合に過電流と判断して、過電流検出信号をクロック発生回路６０に出力する。クロック発生回路６０は、過電流検出回路５０から過電流検出信号が入力されると、クロックパルスをブレーカーオン／オフ信号回路７０に出力する。ブレーカーオン／オフ信号回路７０は、クロック発生回路６０からクロックパルスが入力されると、ブレーカーオフ信号を出力してラッチする。
【００２２】
本実施形態では、ブレーカーオン／オフ信号回路７０は、ブレーカーオフ信号を出力してラッチするので、図３に示すように、電流信号に応じた電流値が所定の閾値を超えて過電流と判断された場合に、電流信号のオフ指示をラッチできる。
【００２３】
図２に戻って、過電流検出回路５０は、ヒステリシスコンパレータ回路５１と、閾値電圧５２と、を備えている。ヒステリシスコンパレータ回路５１は、コンパレータ５３と、抵抗Ｒ１，Ｒ２，Ｒ３と、で構成されている。コンパレータ５３の反転入力端子側は、閾値電圧５２と接続されており、閾値電圧５２は接地されている。閾値電圧５２は、アナログ電圧であり、上記所定の閾値（過電流閾値）に対応した電圧を供給する。コンパレータ５３の非反転入力端子側は、抵抗Ｒ２を介して上述した過電流遮断システムと接続されている。
【００２４】
コンパレータ５３の反転入力端子側には、閾値電圧５２から過電流閾値に対応する電圧が入力され、コンパレータ５３の非反転入力端子側には、上述した過電流遮断システムからの電流信号が入力される。
【００２５】
ここで、上述した過電流遮断システムからの電流信号に応じた電圧値が過電流閾値よりも大きい場合に、コンパレータ５３の出力端子からハイ信号が出力される。このハイ信号は、過電流検出信号としてクロック発生回路６０に入力される。
【００２６】
過電流検出回路５０は、ヒステリシスコンパレータ回路５１を含んで構成されているので、図４に示すように、電流信号に応じた電流値が過電流閾値を超えてから１０μ秒以下という超高速で過電流検出信号を出力できる。
【００２７】
図２に戻って、クロック発生回路６０は、クロックジェネレータ６１と、ＡＮＤ回路６２と、を備えている。クロックジェネレータ６１は、接地されている。
【００２８】
クロックジェネレータ６１は、高周波数でパルスをＡＮＤ回路６２に出力する。また、ハイ信号である過電流検出信号は、ＡＮＤ回路６２に入力される。これにより、クロック発生回路６０は、過電流を検出したことを示すクロックパルスを高周波数でブレーカーオン／オフ信号回路７０に出力できる。
したがって、クロック発生回路６０は、図５に示すように、過電流検出回路５０によって過電流検出信号が検出された瞬間のみならず、過電流検出信号が検出されている間は、継続してクロックパルスを出力できる。
【００２９】
図２に戻って、ブレーカーオン／オフ信号回路７０は、Ｄフリップフロップ（以下、「Ｄ−ＦＦ」とする）７１と、ＮＯＴ回路７２と、を備えている。
【００３０】
Ｄ−ＦＦ７１は、クロック発生回路６０からのクロックパルスがＣＰ（クロック）端子に入力されると、Ｄ端子への入力信号をＱ端子に出力する。ここで、Ｓ（セット）端子及びＲ（リセット）端子は、図示しないコンピュータに接続されており、当該コンピュータの制御により、ハイ信号がＳ端子及びＲ端子の両方に入力されるようになっている。
【００３１】
また、Ｄ端子へは、常にハイ信号が入力されるように設計されている。したがって、Ｑ端子には、クロックパルスに応じてハイ信号が出力され、ＮＯＴ回路７２を介して、ロー信号が出力される。
【００３２】
よって、ブレーカーオン／オフ信号回路７０は、過電流検出信号に応じてクロックパルスが入力されると、ブレーカー２０に対してブレーカーオフ信号を出力してラッチする。
【００３３】
これにより、過電流遮断制御回路１０は、過電流が検出されると、ブレーカー２０をオフすることができ、オフ指示をラッチすることができる。
【００３４】
ここで、本実施形態の過電流遮断システムは、例えば、電動車両等に搭載されているため、非常に大きな電流値を遮断することになる。よって、線路や負荷のインダクタンス、キャパシタンスの共振によりスイッチングノイズが発生し、高周波電流がグランドを介して各制御回路（上述した図示しない電源制御回路、負荷制御回路、及び過電流遮断制御回路１０）に流れる。
【００３５】
従来では、図６（ａ）に示すように、Ｄ−ＦＦの構成を、Ｄ端子をグランドに接続してＱ端子の出力をそのままブレーカーオン／オフ信号にする構成としていたので（Ｓ端子及びＲ端子にはハイ信号が入力されるようになっている）、過電流検出時にクロックパルスがＣＰ（クロック）端子に入力されると、Ｄ端子に入力されるロー信号がそのままＱ端子に出力され、さらにそのままブレーカーオフ信号となり、ブレーカーをオフすることができた（図６（ｂ）参照）。
【００３６】
しかし、スイッチングノイズの発生により、Ｓ端子及びＲ端子の信号に対し、回路のグランド電位が高電位になった場合には、Ｓ端子及びＲ端子にハイ信号が入力されている場合であっても、ロー信号が入力されているとＤ−ＦＦが認識してしまい、Ｑ端子にハイ信号が出力され、オフ状態が維持されるべきブレーカーがオンされるという誤作動が発生していた（図６（ｂ）参照）。
【００３７】
そこで、本実施形態では、ブレーカーオン／オフ信号回路７０を、図２に示すように構成することによって、すなわち、Ｄ−ＦＦ７１のＳ端子及びＲ端子の両方にロー信号が入力されている状態では、クロックパルスがクロック端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力するように構成することによって、上述の誤作動を回避できる。
【００３８】
すなわち、スイッチングノイズの発生によりグランド電位が高電位になり、Ｓ端子及びＲ端子にロー信号が入力されているとＤ−ＦＦ７１が認識してしまう場合であっても、Ｑ端子の出力はハイ信号となるので、ブレーカーオン／オフ信号回路７０は、ＮＯＴ回路７２を介して、ロー信号（ブレーカーオフ信号）を出力できる（Ｄ−ＦＦは、Ｓ端子及びＲ端子にロー信号が入力される場合、Ｄ端子とＣＰ（クロック）端子の状態に関わらずＱ端子にハイ信号を出力する）。
【００３９】
したがって、図７に示すように、ブレーカーオン／オフ信号回路７０は、過電流検出時におけるクロックパルス立ち上がり時と、スイッチングノイズの発生によりグランド電位が高くなった時と、の両方において、ブレーカーオフ信号（ロー信号）を出力できる。
【００４０】
図８は、本実施形態に係るＤ−ＦＦの真理値表である。
【００４１】
図８によれば、ブレーカーをオン状態にしたい場合には、Ｓ端子をハイ信号入力、Ｒ端子をロー信号入力とすることで、Ｑ端子をロー出力にでき、ブレーカーにハイ信号を出力できるので、ブレーカーをオン状態にできることが示されている。
また、ブレーカーをオフ状態にしたい場合には、Ｓ端子をロー信号入力、Ｒ端子をハイ信号入力とすることで、Ｑ端子をハイ出力にでき、ブレーカーにロー信号を出力できるので、ブレーカーをオフ状態にできることが示されている。
【００４２】
さらに、過電流の検出時にブレーカーをオフしてラッチする過電流検出モードにしたい場合には、Ｓ端子及びＲ端子の両方をハイ信号入力とすることで、過電流検出時におけるクロックパルス立ち上がり時には、Ｑ端子をハイ出力にでき、ブレーカーにロー信号を出力できるので、ブレーカーをオフ状態にできることが示されている。一方、クロックパルスの入力が無い場合には、Ｑ端子の出力状態を維持することで、ブレーカーのオン／オフ状態を維持できることが示されている。
【００４３】
さらにまた、スイッチングノイズの発生によりグランド電位が高電位になり、Ｓ端子及びＲ端子にロー信号が入力されているとＤ−ＦＦ７１が認識してしまう場合であっても、Ｑ端子はハイ出力になり（Ｄ−ＦＦは、Ｓ端子及びＲ端子にロー信号が入力される場合、Ｄ端子とＣＰ（クロック）端子の状態に関わらずＱ端子にハイ信号を出力する）、ブレーカーにロー信号を出力できるので、ブレーカーを強制的にオフ状態にできることが示されている。
【００４４】
図９は、本実施形態に係るブレーカーオン／オフ信号回路の動作を示すフローチャートである。
【００４５】
まず、図示しないコンピュータからのブレーカー状態の指示が、オン、オフ、過電流検出モードのいずれであるかが判断される（ステップＳ１）。
【００４６】
オンである場合には、当該コンピュータの制御により、Ｓ端子にハイ信号が、Ｒ端子にロー信号が入力され（ステップＳ２）ステップＳ１に移る。オフである場合には、当該コンピュータの制御により、Ｓ端子にロー信号が、Ｒ端子にハイ信号が入力され（ステップＳ３）ステップＳ１に移る。過電流検出モードの場合には、当該コンピュータの制御により、Ｓ端子及びＲ端子の両方にハイ信号が入力される（ステップＳ４）。
【００４７】
過電流検出モードの場合には、過電流が検出されたか否かが判断され（ステップＳ５）、過電流が検出された場合には、Ｓ端子及びＲ端子の両方のハイ信号入力を保ったまま、クロックパルスがＤ−ＦＦ７１のＣＰ（クロック）端子に入力されることにより、ブレーカーがオフされる（ステップＳ６）。その後、当該コンピュータの制御により、Ｓ端子にロー信号が、Ｒ端子にハイ信号が入力されることによって、過電流検出モードからブレーカーオフ状態に切り替わる（ステップＳ７）。その後、ステップＳ１に移る。なお、ステップＳ５において、過電流が検出されない場合には、ステップＳ１に移る。
【００４８】
図１０は、本実施形態に係る過電流遮断システムの動作の時間変化を示す図である。
【００４９】
時刻ｔ０〜ｔ１において、ブレーカー２０はオフ状態となっており、Ｄ−ＦＦ７１のＳ端子にはロー信号が入力され、Ｒ端子には、ハイ信号が入力されている。
【００５０】
時刻ｔ１でブレーカー２０はオン状態となり、時刻ｔ２までオン状態が維持される。このとき、Ｄ−ＦＦ７１のＳ端子にはハイ信号が入力され、Ｒ端子には、ロー信号が入力されている。
【００５１】
時刻ｔ２で過電流検出モードになると、時刻ｔ３まで電源３０がオンとなり、電流値及び電圧値がともに上昇する。このとき、Ｄ−ＦＦ７１のＳ端子及びＲ端子には、ともにハイ信号が入力されている。
【００５２】
時刻ｔ３〜ｔ４まで負荷４０の制御が行われ、時刻ｔ４で電流値が過電流閾値に到達すると、クロックパルスが発生して、ブレーカー２０がオフされる。その直後に、スイッチングノイズが発生し、過電流遮断制御回路１０のグランド電位が高くなる。ここで、このグランド電位がデジタル回路のハイ・ロー閾値を超えた場合に、Ｓ端子及びＲ端子がともにロー信号入力と認識される（図示しないコンピュータの制御ＣＰＵからＳ端子及びＲ端子にハイ信号が入力されていた場合であっても）。
【００５３】
従来は、Ｓ端子及びＲ端子がともにロー信号入力と認識されることで、ブレーカーがオンされるという誤作動が発生していたが、本実施形態によれば、ブレーカーのオフ状態を維持することができる。
【００５４】
本実施形態によれば、ブレーカーオン／オフ信号回路７０は、クロックパルスがＤ−ＦＦ７１のＣＰ（クロック）端子に入力された場合に、Ｄ端子への入力信号を反転させてブレーカー２０に出力してラッチする。また、Ｄ端子には、常にハイ信号が入力される。
よって、過電流の検出時には、ブレーカーオン／オフ信号回路７０は、ブレーカー２０にロー信号（オフ信号）を出力してラッチできる。
また、本実施形態によれば、クロック発生回路６０は、過電流の検出信号が入力された場合に、高周波数のクロックパルスを出力するので、過電流の検出中は継続して過電流検出信号の立ち上がりエッジを印加し続けられる。
また、本実施形態によれば、過電流検出回路５０は、ヒステリシスコンパレータ回路５１を含んで構成されているので、過電流検出時により高速で検出信号を出力できる。したがって、過電流を検出してから遮断するまでの時間が短くなるので、電流値が大きくなることによる装置の損傷を防止できる。
以上より、本実施形態によれば、過電流が流れた場合に高速かつ確実にブレーカー２０をオフすることができる。
【００５５】
また、本実施形態によれば、ブレーカーオン／オフ信号回路７０は、Ｄ−ＦＦ７１のＳ端子及びＲ端子の両方にロー信号が入力されている状態では、クロックパルスがＣＰ（クロック）端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力する。
よって、ブレーカー２０をオフして大電流を遮断したことによるスイッチングノイズの発生により過電流遮断制御回路１０のＧＮＤ電位が上がり、Ｓ端子及びＲ端子の両方にロー信号が入力されたと認識された場合であっても、ブレーカー２０にロー信号（オフ信号）を出力できる。したがって、過電流を検出した後にＧＮＤ電位が上がった場合であってもブレーカー２０をオフ状態に保つことができる。
したがって、スイッチングノイズの発生によりＧＮＤ電位が上がっても誤作動しないようにすることができる。
【００５６】
また、本実施形態によれば、例えば、コンピュータなどの制御装置によってＳ端子及びＲ端子の入力信号の組合せを制御することで、ブレーカー２０をオン状態、オフ状態、過電流検出モードのいずれかに設定できる。よって、１つのＩＣでブレーカーの状態を様々に変更できるので、過電流遮断制御回路１０を安価で簡易な構造にできる。
【００５７】
なお、本発明は上記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれる。
【００５８】
上記実施形態では、過電流遮断制御回路１０はクロック発生回路６０を含む構成としたが、これに限られず、クロック発生回路６０を含まず、過電流検出回路５０が出力した過電流の検出信号を直接ブレーカーオン／オフ信号回路７０に入力してもよい。このようにしても、過電流検出信号の立ち上がりエッジを１回ブレーカーオン／オフ信号回路７０に入力できるので、過電流遮断システムとして成立する。
一方、クロック発生回路６０を含んだ場合には、過電流の検出中は継続して過電流検出信号の立ち上がりエッジを印加し続けられるので、ノイズ耐性、安全性、信頼性が向上する。
【符号の説明】
【００５９】
１０…過電流遮断制御回路
２０…ブレーカー
３０…電源
４０…負荷
５０…過電流検出回路
５１…ヒステリシスコンパレータ回路
５２…閾値電圧
５３…コンパレータ
６０…クロック発生回路
６１…クロックジェネレータ
６２…ＡＮＤ回路
７０…ブレーカーオン／オフ信号回路
７１…Ｄ−ＦＦ
７２…ＮＯＴ回路
【技術分野】
【０００１】
本発明は、過電流遮断制御回路に関する。詳しくは、過電流が流れた場合に高速かつ確実にブレーカーをオフすることができる過電流遮断制御回路に関する。
【背景技術】
【０００２】
従来、半導体ブレーカーを用いて装置を過電流から保護するために、電流値と過電流閾値とを比較して、閾値を超えた場合にブレーカーにオフ信号を出力する制御回路の技術が知られている（例えば、特許文献１及び２参照）。
【０００３】
ところで、この様な技術では、装置を保護するために過電流の検出時に高速でブレーカーをオフすることが求められている。また、大電流を遮断する際に発生するスイッチングノイズによる影響を最小限にすることが求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３３６８８６号公報
【特許文献２】特開２００５−２０８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１及び２の技術では、過電流検出信号の立ち上がりの検出を確実にできない場合があり、ブレーカーをオフできない場合があった。また、大電流を遮断する際に発生するスイッチングノイズによりグランド電位が上がった場合に、ブレーカーがオンされてしまうという誤作動が発生する可能性があった。
【０００６】
本発明は上記に鑑みてなされたものであり、その目的は、過電流が流れた場合に高速かつ確実にブレーカーをオフすることができる過電流遮断制御回路を提供すること、及び、スイッチングノイズの発生によりグランド電位が上がってもブレーカーがオンするような誤作動が発生しないようにできる過電流遮断制御回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため本発明は、
ブレーカー（例えば、後述のブレーカー２０）を用いて装置を過電流から高速で保護するために、過電流を検出したらブレーカーにオフ指示（例えば、後述のロー信号）を出力してラッチする過電流遮断制御回路（例えば、後述の過電流遮断制御回路１０）であって、
前記過電流の検出に応じて検出信号を出力する過電流検出回路（例えば、後述の過電流検出回路５０）と、
フリップフロップを有し、前記過電流検出回路が出力した前記検出信号の入力に応じて前記ブレーカーにオン／オフ指示を出力してラッチするブレーカーオン／オフ信号回路（例えば、後述のブレーカーオン／オフ信号回路７０）と、を備え、
前記過電流検出回路は、ヒステリシスコンパレータ（例えば、後述のヒステリシスコンパレータ回路５１）を含んで構成され、
前記ブレーカーオン／オフ信号回路は、前記検出信号が前記フリップフロップのクロック端子（例えば、後述のＣＰ（クロック）端子）に入力された場合に、前記フリップフロップのＤ端子への入力信号を反転させてブレーカーに出力してラッチし、
前記Ｄ端子には、常にハイ信号が入力される、
ことを特徴とする。
【０００８】
本発明によれば、ブレーカーオン／オフ信号回路は、過電流の検出信号がフリップフロップのクロック端子に入力された場合に、Ｄ端子への入力信号を反転させてブレーカーに出力してラッチする。また、Ｄ端子には、常にハイ信号が入力される。
よって、過電流の検出時には、ブレーカーにロー信号（オフ信号）を出力してラッチできる。
また、本発明によれば、過電流検出回路は、ヒステリシスコンパレータを含んで構成されているので、過電流検出時により高速で検出信号を出力できる。したがって、過電流を検出してから遮断するまでの時間が短くなるので、電流値が大きくなることによる装置の損傷を防止できる。
以上より、本発明によれば、過電流が流れた場合に高速かつ確実にブレーカーをオフすることができる。
【０００９】
この場合、
前記ブレーカーオン／オフ信号回路は、前記フリップフロップのセット端子及びリセット端子の両方にロー信号が入力されている状態では、前記検出信号が前記クロック端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力することが好ましい。
【００１０】
この発明によれば、ブレーカーオン／オフ信号回路は、フリップフロップのセット端子及びリセット端子の両方にロー信号が入力されている状態では、過電流の検出信号がクロック端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力する。
よって、ブレーカーをオフして大電流を遮断したことによるスイッチングノイズの発生により制御回路のＧＮＤ電位が上がり、セット端子及びリセット端子の両方にロー信号が入力されたと認識された場合であっても、ブレーカーにロー信号（オフ信号）を出力できる。したがって、過電流を検出した後にＧＮＤ電位が上がった場合であってもブレーカーをオフ状態に保つことができる。
したがって、スイッチングノイズの発生によりＧＮＤ電位が上がっても誤作動しないようにすることができる。
【００１１】
この場合、
前記ブレーカーオン／オフ信号回路は、前記フリップフロップのセット端子及びリセット端子の入力信号の組合せに応じて、ブレーカーをオン状態、オフ状態、前記過電流を検出したらブレーカーにオフ指示を出力する過電流検出状態（例えば、後述の過電流検出モード）のいずれかに設定することが好ましい。
【００１２】
この発明によれば、例えば、コンピュータなどの制御装置によってセット端子及びリセット端子の入力信号の組合せを制御することで、ブレーカーをオン状態、オフ状態、過電流検出状態のいずれかに設定できる。よって、１つのＩＣでブレーカーの状態を様々に変更できるので、過電流遮断制御回路を安価で簡易な構造にできる。
【発明の効果】
【００１３】
本発明によれば、過電流が流れた場合に高速かつ確実にブレーカーをオフすることができ、また、スイッチングノイズの発生によりグランド電位が上がってもブレーカーがオンするような誤作動が発生しないようにできる過電流遮断制御回路を提供できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る過電流遮断制御回路を含む過電流遮断システムの概略構成を示す図である。
【図２】上記実施形態に係る過電流遮断制御回路の回路構成を示す図である。
【図３】上記実施形態に係る電流信号のオン／オフの関係を示す図である。
【図４】上記実施形態に係る過電流検出信号の立ち上がり時間を示す図である。
【図５】上記実施形態に係る過電流検出信号の立ち上がりエッジを印加し続けることを示す図である。
【図６】従来におけるＤ−ＦＦの構成及びその動作結果を示す図である。
【図７】上記実施形態に係るＤ−ＦＦの動作結果を示す図である。
【図８】上記実施形態に係るＤ−ＦＦの真理値表である。
【図９】上記実施形態に係るブレーカーオン／オフ信号回路の動作を示すフローチャートである。
【図１０】上記実施形態に係る過電流遮断システムの動作の時間変化を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態について、図面を参照しながら説明する。
【００１６】
図１は、本発明の一実施形態に係る過電流遮断制御回路を含む過電流遮断システムの概略構成を示す図である。
【００１７】
過電流遮断システムは、過電流遮断制御回路１０と、ブレーカー２０と、電源３０と、負荷４０と、を備えている。過電流遮断制御回路１０は、過電流遮断システムを流れる電流値に応じて、ブレーカー２０にオン／オフ信号を出力する。
【００１８】
電源３０には、図示しない電源制御回路が接続されている。また、負荷４０には、図示しない負荷制御回路が接続されている。この電源制御回路による電源３０の制御により電源３０から電流が流れ、この負荷制御回路による負荷４０の制御により電圧値及び電流値が変化する。
【００１９】
過電流遮断制御回路１０には、過電流遮断システムを流れる電流信号が入力される。過電流遮断制御回路１０は、この電流信号による電流値が所定の閾値を超えた場合に過電流と判断して、ブレーカー２０にオフ信号を出力してラッチする。
【００２０】
図２は、本発明の一実施形態に係る過電流遮断制御回路の回路構成を示す図である。
【００２１】
過電流遮断制御回路１０は、過電流検出回路５０と、クロック発生回路６０と、ブレーカーオン／オフ信号回路７０と、備えている。過電流検出回路５０は、電流信号に応じた電流値が所定の閾値を超えた場合に過電流と判断して、過電流検出信号をクロック発生回路６０に出力する。クロック発生回路６０は、過電流検出回路５０から過電流検出信号が入力されると、クロックパルスをブレーカーオン／オフ信号回路７０に出力する。ブレーカーオン／オフ信号回路７０は、クロック発生回路６０からクロックパルスが入力されると、ブレーカーオフ信号を出力してラッチする。
【００２２】
本実施形態では、ブレーカーオン／オフ信号回路７０は、ブレーカーオフ信号を出力してラッチするので、図３に示すように、電流信号に応じた電流値が所定の閾値を超えて過電流と判断された場合に、電流信号のオフ指示をラッチできる。
【００２３】
図２に戻って、過電流検出回路５０は、ヒステリシスコンパレータ回路５１と、閾値電圧５２と、を備えている。ヒステリシスコンパレータ回路５１は、コンパレータ５３と、抵抗Ｒ１，Ｒ２，Ｒ３と、で構成されている。コンパレータ５３の反転入力端子側は、閾値電圧５２と接続されており、閾値電圧５２は接地されている。閾値電圧５２は、アナログ電圧であり、上記所定の閾値（過電流閾値）に対応した電圧を供給する。コンパレータ５３の非反転入力端子側は、抵抗Ｒ２を介して上述した過電流遮断システムと接続されている。
【００２４】
コンパレータ５３の反転入力端子側には、閾値電圧５２から過電流閾値に対応する電圧が入力され、コンパレータ５３の非反転入力端子側には、上述した過電流遮断システムからの電流信号が入力される。
【００２５】
ここで、上述した過電流遮断システムからの電流信号に応じた電圧値が過電流閾値よりも大きい場合に、コンパレータ５３の出力端子からハイ信号が出力される。このハイ信号は、過電流検出信号としてクロック発生回路６０に入力される。
【００２６】
過電流検出回路５０は、ヒステリシスコンパレータ回路５１を含んで構成されているので、図４に示すように、電流信号に応じた電流値が過電流閾値を超えてから１０μ秒以下という超高速で過電流検出信号を出力できる。
【００２７】
図２に戻って、クロック発生回路６０は、クロックジェネレータ６１と、ＡＮＤ回路６２と、を備えている。クロックジェネレータ６１は、接地されている。
【００２８】
クロックジェネレータ６１は、高周波数でパルスをＡＮＤ回路６２に出力する。また、ハイ信号である過電流検出信号は、ＡＮＤ回路６２に入力される。これにより、クロック発生回路６０は、過電流を検出したことを示すクロックパルスを高周波数でブレーカーオン／オフ信号回路７０に出力できる。
したがって、クロック発生回路６０は、図５に示すように、過電流検出回路５０によって過電流検出信号が検出された瞬間のみならず、過電流検出信号が検出されている間は、継続してクロックパルスを出力できる。
【００２９】
図２に戻って、ブレーカーオン／オフ信号回路７０は、Ｄフリップフロップ（以下、「Ｄ−ＦＦ」とする）７１と、ＮＯＴ回路７２と、を備えている。
【００３０】
Ｄ−ＦＦ７１は、クロック発生回路６０からのクロックパルスがＣＰ（クロック）端子に入力されると、Ｄ端子への入力信号をＱ端子に出力する。ここで、Ｓ（セット）端子及びＲ（リセット）端子は、図示しないコンピュータに接続されており、当該コンピュータの制御により、ハイ信号がＳ端子及びＲ端子の両方に入力されるようになっている。
【００３１】
また、Ｄ端子へは、常にハイ信号が入力されるように設計されている。したがって、Ｑ端子には、クロックパルスに応じてハイ信号が出力され、ＮＯＴ回路７２を介して、ロー信号が出力される。
【００３２】
よって、ブレーカーオン／オフ信号回路７０は、過電流検出信号に応じてクロックパルスが入力されると、ブレーカー２０に対してブレーカーオフ信号を出力してラッチする。
【００３３】
これにより、過電流遮断制御回路１０は、過電流が検出されると、ブレーカー２０をオフすることができ、オフ指示をラッチすることができる。
【００３４】
ここで、本実施形態の過電流遮断システムは、例えば、電動車両等に搭載されているため、非常に大きな電流値を遮断することになる。よって、線路や負荷のインダクタンス、キャパシタンスの共振によりスイッチングノイズが発生し、高周波電流がグランドを介して各制御回路（上述した図示しない電源制御回路、負荷制御回路、及び過電流遮断制御回路１０）に流れる。
【００３５】
従来では、図６（ａ）に示すように、Ｄ−ＦＦの構成を、Ｄ端子をグランドに接続してＱ端子の出力をそのままブレーカーオン／オフ信号にする構成としていたので（Ｓ端子及びＲ端子にはハイ信号が入力されるようになっている）、過電流検出時にクロックパルスがＣＰ（クロック）端子に入力されると、Ｄ端子に入力されるロー信号がそのままＱ端子に出力され、さらにそのままブレーカーオフ信号となり、ブレーカーをオフすることができた（図６（ｂ）参照）。
【００３６】
しかし、スイッチングノイズの発生により、Ｓ端子及びＲ端子の信号に対し、回路のグランド電位が高電位になった場合には、Ｓ端子及びＲ端子にハイ信号が入力されている場合であっても、ロー信号が入力されているとＤ−ＦＦが認識してしまい、Ｑ端子にハイ信号が出力され、オフ状態が維持されるべきブレーカーがオンされるという誤作動が発生していた（図６（ｂ）参照）。
【００３７】
そこで、本実施形態では、ブレーカーオン／オフ信号回路７０を、図２に示すように構成することによって、すなわち、Ｄ−ＦＦ７１のＳ端子及びＲ端子の両方にロー信号が入力されている状態では、クロックパルスがクロック端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力するように構成することによって、上述の誤作動を回避できる。
【００３８】
すなわち、スイッチングノイズの発生によりグランド電位が高電位になり、Ｓ端子及びＲ端子にロー信号が入力されているとＤ−ＦＦ７１が認識してしまう場合であっても、Ｑ端子の出力はハイ信号となるので、ブレーカーオン／オフ信号回路７０は、ＮＯＴ回路７２を介して、ロー信号（ブレーカーオフ信号）を出力できる（Ｄ−ＦＦは、Ｓ端子及びＲ端子にロー信号が入力される場合、Ｄ端子とＣＰ（クロック）端子の状態に関わらずＱ端子にハイ信号を出力する）。
【００３９】
したがって、図７に示すように、ブレーカーオン／オフ信号回路７０は、過電流検出時におけるクロックパルス立ち上がり時と、スイッチングノイズの発生によりグランド電位が高くなった時と、の両方において、ブレーカーオフ信号（ロー信号）を出力できる。
【００４０】
図８は、本実施形態に係るＤ−ＦＦの真理値表である。
【００４１】
図８によれば、ブレーカーをオン状態にしたい場合には、Ｓ端子をハイ信号入力、Ｒ端子をロー信号入力とすることで、Ｑ端子をロー出力にでき、ブレーカーにハイ信号を出力できるので、ブレーカーをオン状態にできることが示されている。
また、ブレーカーをオフ状態にしたい場合には、Ｓ端子をロー信号入力、Ｒ端子をハイ信号入力とすることで、Ｑ端子をハイ出力にでき、ブレーカーにロー信号を出力できるので、ブレーカーをオフ状態にできることが示されている。
【００４２】
さらに、過電流の検出時にブレーカーをオフしてラッチする過電流検出モードにしたい場合には、Ｓ端子及びＲ端子の両方をハイ信号入力とすることで、過電流検出時におけるクロックパルス立ち上がり時には、Ｑ端子をハイ出力にでき、ブレーカーにロー信号を出力できるので、ブレーカーをオフ状態にできることが示されている。一方、クロックパルスの入力が無い場合には、Ｑ端子の出力状態を維持することで、ブレーカーのオン／オフ状態を維持できることが示されている。
【００４３】
さらにまた、スイッチングノイズの発生によりグランド電位が高電位になり、Ｓ端子及びＲ端子にロー信号が入力されているとＤ−ＦＦ７１が認識してしまう場合であっても、Ｑ端子はハイ出力になり（Ｄ−ＦＦは、Ｓ端子及びＲ端子にロー信号が入力される場合、Ｄ端子とＣＰ（クロック）端子の状態に関わらずＱ端子にハイ信号を出力する）、ブレーカーにロー信号を出力できるので、ブレーカーを強制的にオフ状態にできることが示されている。
【００４４】
図９は、本実施形態に係るブレーカーオン／オフ信号回路の動作を示すフローチャートである。
【００４５】
まず、図示しないコンピュータからのブレーカー状態の指示が、オン、オフ、過電流検出モードのいずれであるかが判断される（ステップＳ１）。
【００４６】
オンである場合には、当該コンピュータの制御により、Ｓ端子にハイ信号が、Ｒ端子にロー信号が入力され（ステップＳ２）ステップＳ１に移る。オフである場合には、当該コンピュータの制御により、Ｓ端子にロー信号が、Ｒ端子にハイ信号が入力され（ステップＳ３）ステップＳ１に移る。過電流検出モードの場合には、当該コンピュータの制御により、Ｓ端子及びＲ端子の両方にハイ信号が入力される（ステップＳ４）。
【００４７】
過電流検出モードの場合には、過電流が検出されたか否かが判断され（ステップＳ５）、過電流が検出された場合には、Ｓ端子及びＲ端子の両方のハイ信号入力を保ったまま、クロックパルスがＤ−ＦＦ７１のＣＰ（クロック）端子に入力されることにより、ブレーカーがオフされる（ステップＳ６）。その後、当該コンピュータの制御により、Ｓ端子にロー信号が、Ｒ端子にハイ信号が入力されることによって、過電流検出モードからブレーカーオフ状態に切り替わる（ステップＳ７）。その後、ステップＳ１に移る。なお、ステップＳ５において、過電流が検出されない場合には、ステップＳ１に移る。
【００４８】
図１０は、本実施形態に係る過電流遮断システムの動作の時間変化を示す図である。
【００４９】
時刻ｔ０〜ｔ１において、ブレーカー２０はオフ状態となっており、Ｄ−ＦＦ７１のＳ端子にはロー信号が入力され、Ｒ端子には、ハイ信号が入力されている。
【００５０】
時刻ｔ１でブレーカー２０はオン状態となり、時刻ｔ２までオン状態が維持される。このとき、Ｄ−ＦＦ７１のＳ端子にはハイ信号が入力され、Ｒ端子には、ロー信号が入力されている。
【００５１】
時刻ｔ２で過電流検出モードになると、時刻ｔ３まで電源３０がオンとなり、電流値及び電圧値がともに上昇する。このとき、Ｄ−ＦＦ７１のＳ端子及びＲ端子には、ともにハイ信号が入力されている。
【００５２】
時刻ｔ３〜ｔ４まで負荷４０の制御が行われ、時刻ｔ４で電流値が過電流閾値に到達すると、クロックパルスが発生して、ブレーカー２０がオフされる。その直後に、スイッチングノイズが発生し、過電流遮断制御回路１０のグランド電位が高くなる。ここで、このグランド電位がデジタル回路のハイ・ロー閾値を超えた場合に、Ｓ端子及びＲ端子がともにロー信号入力と認識される（図示しないコンピュータの制御ＣＰＵからＳ端子及びＲ端子にハイ信号が入力されていた場合であっても）。
【００５３】
従来は、Ｓ端子及びＲ端子がともにロー信号入力と認識されることで、ブレーカーがオンされるという誤作動が発生していたが、本実施形態によれば、ブレーカーのオフ状態を維持することができる。
【００５４】
本実施形態によれば、ブレーカーオン／オフ信号回路７０は、クロックパルスがＤ−ＦＦ７１のＣＰ（クロック）端子に入力された場合に、Ｄ端子への入力信号を反転させてブレーカー２０に出力してラッチする。また、Ｄ端子には、常にハイ信号が入力される。
よって、過電流の検出時には、ブレーカーオン／オフ信号回路７０は、ブレーカー２０にロー信号（オフ信号）を出力してラッチできる。
また、本実施形態によれば、クロック発生回路６０は、過電流の検出信号が入力された場合に、高周波数のクロックパルスを出力するので、過電流の検出中は継続して過電流検出信号の立ち上がりエッジを印加し続けられる。
また、本実施形態によれば、過電流検出回路５０は、ヒステリシスコンパレータ回路５１を含んで構成されているので、過電流検出時により高速で検出信号を出力できる。したがって、過電流を検出してから遮断するまでの時間が短くなるので、電流値が大きくなることによる装置の損傷を防止できる。
以上より、本実施形態によれば、過電流が流れた場合に高速かつ確実にブレーカー２０をオフすることができる。
【００５５】
また、本実施形態によれば、ブレーカーオン／オフ信号回路７０は、Ｄ−ＦＦ７１のＳ端子及びＲ端子の両方にロー信号が入力されている状態では、クロックパルスがＣＰ（クロック）端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力する。
よって、ブレーカー２０をオフして大電流を遮断したことによるスイッチングノイズの発生により過電流遮断制御回路１０のＧＮＤ電位が上がり、Ｓ端子及びＲ端子の両方にロー信号が入力されたと認識された場合であっても、ブレーカー２０にロー信号（オフ信号）を出力できる。したがって、過電流を検出した後にＧＮＤ電位が上がった場合であってもブレーカー２０をオフ状態に保つことができる。
したがって、スイッチングノイズの発生によりＧＮＤ電位が上がっても誤作動しないようにすることができる。
【００５６】
また、本実施形態によれば、例えば、コンピュータなどの制御装置によってＳ端子及びＲ端子の入力信号の組合せを制御することで、ブレーカー２０をオン状態、オフ状態、過電流検出モードのいずれかに設定できる。よって、１つのＩＣでブレーカーの状態を様々に変更できるので、過電流遮断制御回路１０を安価で簡易な構造にできる。
【００５７】
なお、本発明は上記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれる。
【００５８】
上記実施形態では、過電流遮断制御回路１０はクロック発生回路６０を含む構成としたが、これに限られず、クロック発生回路６０を含まず、過電流検出回路５０が出力した過電流の検出信号を直接ブレーカーオン／オフ信号回路７０に入力してもよい。このようにしても、過電流検出信号の立ち上がりエッジを１回ブレーカーオン／オフ信号回路７０に入力できるので、過電流遮断システムとして成立する。
一方、クロック発生回路６０を含んだ場合には、過電流の検出中は継続して過電流検出信号の立ち上がりエッジを印加し続けられるので、ノイズ耐性、安全性、信頼性が向上する。
【符号の説明】
【００５９】
１０…過電流遮断制御回路
２０…ブレーカー
３０…電源
４０…負荷
５０…過電流検出回路
５１…ヒステリシスコンパレータ回路
５２…閾値電圧
５３…コンパレータ
６０…クロック発生回路
６１…クロックジェネレータ
６２…ＡＮＤ回路
７０…ブレーカーオン／オフ信号回路
７１…Ｄ−ＦＦ
７２…ＮＯＴ回路
【特許請求の範囲】
【請求項１】
ブレーカーを用いて装置を過電流から高速で保護するために、過電流を検出したらブレーカーにオフ指示を出力してラッチする過電流遮断制御回路であって、
前記過電流の検出に応じて検出信号を出力する過電流検出回路と、
フリップフロップを有し、前記過電流検出回路が出力した前記検出信号の入力に応じて前記ブレーカーにオン／オフ指示を出力してラッチするブレーカーオン／オフ信号回路と、を備え、
前記過電流検出回路は、ヒステリシスコンパレータを含んで構成され、
前記ブレーカーオン／オフ信号回路は、前記検出信号が前記フリップフロップのクロック端子に入力された場合に、前記フリップフロップのＤ端子への入力信号を反転させてブレーカーに出力してラッチし、
前記Ｄ端子には、常にハイ信号が入力される、
ことを特徴とする過電流遮断制御回路。
【請求項２】
前記ブレーカーオン／オフ信号回路は、前記フリップフロップのセット端子及びリセット端子の両方にロー信号が入力されている状態では、前記検出信号が前記クロック端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力する、
ことを特徴とする請求項１に記載の過電流遮断制御回路。
【請求項３】
前記ブレーカーオン／オフ信号回路は、前記フリップフロップのセット端子及びリセット端子の入力信号の組合せに応じて、ブレーカーをオン状態、オフ状態、前記過電流を検出したらブレーカーにオフ指示を出力してラッチする過電流検出状態のいずれかに設定する、
ことを特徴とする請求項１又は２に記載の過電流遮断制御回路。
【請求項１】
ブレーカーを用いて装置を過電流から高速で保護するために、過電流を検出したらブレーカーにオフ指示を出力してラッチする過電流遮断制御回路であって、
前記過電流の検出に応じて検出信号を出力する過電流検出回路と、
フリップフロップを有し、前記過電流検出回路が出力した前記検出信号の入力に応じて前記ブレーカーにオン／オフ指示を出力してラッチするブレーカーオン／オフ信号回路と、を備え、
前記過電流検出回路は、ヒステリシスコンパレータを含んで構成され、
前記ブレーカーオン／オフ信号回路は、前記検出信号が前記フリップフロップのクロック端子に入力された場合に、前記フリップフロップのＤ端子への入力信号を反転させてブレーカーに出力してラッチし、
前記Ｄ端子には、常にハイ信号が入力される、
ことを特徴とする過電流遮断制御回路。
【請求項２】
前記ブレーカーオン／オフ信号回路は、前記フリップフロップのセット端子及びリセット端子の両方にロー信号が入力されている状態では、前記検出信号が前記クロック端子に入力されない場合であってもＱ端子のハイ信号を反転させてブレーカーに出力する、
ことを特徴とする請求項１に記載の過電流遮断制御回路。
【請求項３】
前記ブレーカーオン／オフ信号回路は、前記フリップフロップのセット端子及びリセット端子の入力信号の組合せに応じて、ブレーカーをオン状態、オフ状態、前記過電流を検出したらブレーカーにオフ指示を出力してラッチする過電流検出状態のいずれかに設定する、
ことを特徴とする請求項１又は２に記載の過電流遮断制御回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−９９２０２（Ｐ２０１３−９９２０２Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２４２３７９（Ｐ２０１１−２４２３７９）
【出願日】平成２３年１１月４日（２０１１．１１．４）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１１月４日（２０１１．１１．４）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
[ Back to top ]