集積化インタポーザを有するＲＦタグ／装置及び／又はＲＦＩＤタグ／装置、並びにその製造方法及び使用方法
【課題】従来のＲＦ設備ないしシステム、ＲＦＩＤ設備ないしシステム、及び／又は、ＥＡＳ設備ないしシステムを用いて標準的な応用及び作業が可能である安価なＲＦタグを提供する。
【解決手段】インタポーザ１３２と、その上のアンテナ及び／又はインダクタ１５２と、前記アンテナ等以外の位置でインタポーザ１３２上に設けられた集積回路１１０であり、インタポーザ１３２の表面と物理的に接触する最下層を有するものとを備える。製造方法は、インタポーザ１３２の表面上に集積回路１１０の最下層を形成するステップと、集積回路１１０の最下層上に次続層を形成するステップと、インタポーザ１３２に導電性の層を接続するステップを含む。導電性を有する構造は、インタポーザ１３２に取り付けられている機能的な層から形成され得る。
【解決手段】インタポーザ１３２と、その上のアンテナ及び／又はインダクタ１５２と、前記アンテナ等以外の位置でインタポーザ１３２上に設けられた集積回路１１０であり、インタポーザ１３２の表面と物理的に接触する最下層を有するものとを備える。製造方法は、インタポーザ１３２の表面上に集積回路１１０の最下層を形成するステップと、集積回路１１０の最下層上に次続層を形成するステップと、インタポーザ１３２に導電性の層を接続するステップを含む。導電性を有する構造は、インタポーザ１３２に取り付けられている機能的な層から形成され得る。
【発明の詳細な説明】
【発明の分野】
【０００１】
［0001］本発明は、センサ、電子商品監視（ElectronicArticleSurveillance：ＥＡＳ）タグないし装置、高周波（Radio Frequency：ＲＦ）タグないし装置、及び／又は、ＲＦ認識（ＲＦＩＤ）タグないし装置の分野に関するものである。特に、本発明の実施形態は、ＥＡＳ、ＲＦ及び／又はＲＦＩＤの構造に関し、また、それらの製造及び／又は生産のため方法に関する。その結果、本発明は、基板、ＲＦフロントエンド又はＲＦフロントエンドのサブセット、メモリ及びロジック回路を備えるＲＦＩＤ（又はＥＡＳ）タグを生産するための安価なプロセスを提供することができる。
【背景の説明】
【０００２】
［0002］遠隔的に電力が供給される電子装置及び関連システムは公知である。例えば、「Proximity Detecting Apparatus」と題するGeiszlerらの米国特許第５，０９９，２２７号には、電磁的な結合を利用し遠隔電源から電力を得て、その後に電磁的な結合及び静電気的な結合を利用して、通常遠隔電源と共に配置される受信機に記憶データを伝送する遠隔電力供給装置が開示されている。一般に、そのような遠隔的に電力が供給される通信装置はＲＦＩＤタグとして知られている。
【０００３】
［0003］ＲＦＩＤタグ及び関連システムは多くの用途を有する。例えば、ＲＦＩＤタグは、保護区域又は建物を護る自動ゲート監視の用途において身元証明にしばしば利用される。これらのタグは通常、アクセス制限カードの形態をとる。ＲＦＩＤタグに記憶された情報により、保安区域又は建物をアクセスしようとするタグ所有者が認識される。以前の自動ゲート監視の用途においては、概して、建物に接近する者は、そのシステムにより認識カード又はタグから情報が読み取られるように、認識カード又はタグをシステムの読取り機に挿入するか又は通す必要があった。新しいＲＦＩＤタグシステムにおいては、高周波数データ送信技術が利用され、短距離で認識タグが読み取られるため、読取り機に証明タグを挿入するか又は通す必要がない。最も典型的には、ユーザは建物又は区域を保護するセキュリティシステムに連結されている基地局付近で単にタグを持っているか又は置く。基地局は励磁信号をタグに送り、そのタグに入っている回路に電力を供給する。その回路は励磁信号に応答して、タグから記憶情報を基地局に伝達し、基地局はその情報を受け取って解読する。その後、その情報はセキュリティスステムにより処理され、アクセスが適切であるか否かが判断される。また、ＲＦＩＤタグは、所定の方法で適切に変調された励磁信号により、遠隔的に書き込まれ得る（例えば、プログラムされ及び／又は非活性化され得る）。
【０００４】
［0004］従来のＲＦＩＤタグ及びシステムの中には、遠隔的に電力を遠隔装置に供給すると共に遠隔装置を励磁システム及び受信システムに繋げるため、主として電磁的な結合を利用するものもある。励磁システムは、遠隔装置に電力を供給すると共にその装置が記憶情報を含み得る信号を転送するようにさせる電磁的な励起信号を生成する。受信機は、遠隔装置により生成された信号を受信する。
【０００５】
［0005］より基本的に、ＲＦＩＤタグの回路は、概して、下記の一部又は全部の機能を実行する。
１．読取り機の電磁場からＲＦエネルギーの吸収
２．チップに電力を供給するＤＣ信号へのＲＦ信号の変換
３．読取り機からのＲＦ信号において得られる入力クロック信号、入力タイミング信号及び／又は入力命令信号をＲＦ信号に復調
４．状態機械決定作製・制御ロジック（state machine decision making and control logic）が入力命令又はプリセット命令に基づいて作動
５．メモリアレイ又は他のソース（例えば、センサからの出力）からのデジタル形式のデータのカウンタ又はレジスタに基づく読取り
６．記憶要素（例えば、メモリ）（同様に、例えば、予め決定された使用回数（例えば、交通チッケットにおいて）を数えるように及び／又はセンサから読取り機に情報を中継するように構成されているようなＥＡＳ不揮発メモリ）が読取り機に読み取られ、及び／又は、セキュリティ認証に用いられるＩＤコードまたはその他の情報を記憶
７．タグの読取り機に転送するためにタグのアンテナに返送される符号化されたデータ、タイミング信号、又はその他コマンドの変調
【０００６】
［0006］一方、ＥＡＳタグの回路によれば、これらのステップ及び／又は機能のうちの一部を除去することができる。例えば、ロジックに基づく周波数分割型ＥＡＳは、特有の低調波信号が読取り機に返送されるように、タグのアンテナを変調する内部のロジックディバイダに電力を供給するために、基本的なＲＦエネルギーを得る（例えば、英国特許出願公開第２０１７４５４号明細書参照）。低調波信号は、（キャリアの高調波のような）他のノイズ発生源から容易に区別でき、有効なＥＡＳ信号を生成する。米国特許第４，６７０，７４０号明細書に開示されているように、ある場合には、半導体装置から生じる非線形効果を用いることで、ことをより単純化することができる。後者のように、半導体ダイオード又はバラクタにおける非線形効果を用いると、中間のＲＦからＤＣへのパワー変換又はロジック処理なしに、読取り機により検出可能な低調波信号を生成することができる。
【０００７】
［0007］図１の（Ａ）に示されるように、従来のウェーハに基づく工程により製造されるウェーハ１０を複数のチップ２０に切断する工程と、次にチップ２０をアンテナ又はインダクタ／キャリアシート（エッチング、切断又は印刷がされた金属アンテナ、誘導器コイルその他の伝導性の機構を含む）に配置する工程、又は図１の（Ｂ）に示されるようにインタポーザストラップ（又はキャリア）４０上に配置する工程とを含み得るプロセスにより従来のＲＦＩＤタグは形成され、その後、インタポーザストラップ４０は支持フィルム５０上のインダクタ／アンテナ５２に取り付けられ得る。このプロセスには、ワイヤボンディング、異方性の伝導性エポキシボンディング、超音波ボンディング、バンプボンディング又はフリップ-チップ方法により電気的に相互接続をさせる技術のみならず、接着剤によるボンディングなどの種々の物理的な接合技術も含まれ得る。接合プロセスには通常、加熱、時間の経過、及び／又はＵＶ照射が含まれる。チップ１個当たりのコストを低減するため、Ｓｉチップ２０が、通常できるだけ小さく（＜１ｍｍ）作られるので、チップ２０上の電気的な接触のためのパッド構成要素は比較的小さくてもよい。これは、高速度の機械的な作業であっても、配置作業には比較的高精度であることが求められることを意味する（例えば、所望位置の５０ミクロン以内に配置されることが通常求められる）。
【０００８】
［0008］全体的には、分離されたチップをピッキングし、そのチップがボンディングされるべきインタポーザ、アンテナ、インダクタ又はキャリア上の適切な位置にチップを移動させ、適切な位置に正確に配置し、物理的及び電気的なインタコネクションを形成するプロセスは、比較的時間及び費用がかかるプロセスとなり得る。中間物のインタポーザを用いるプロセスの場合には、最初にインタポーザキャリア４０のウェブロールにチップ２０を取り付けると、インタポーザキャリアが狭い間隔で配置されており、かつ、流体的自己組立プロセス（fluidic self-assembly）又はピンベッド（pin bed）取付プロセスのように他の新規な接合作業を容易に行うことができるため、作業は迅速に又は同時に行われることができ、コスト及びスループット面において有利となる。クリンピング（圧入）又は伝導性の粘着剤を用いた取付け（チップをインダクタ基板に直接的に集積化する場合において、ピックアンドプレイス（pick-and-place）及び／又はワイヤボンディングに基づくプロセスと比較すると、従来のストラップに多少機能的に類似する）のような高スループット・低リゾリューションの接続作業が可能となるように、キャリア４０は概して、チップ２０からキャリア４０上の他の位置における比較的大きく及び／又は広い区分エリアまでの電気的なパス（例えば、３４又は３６）を備える。商業上入手できる設備及び材料（Muhlbauer TMA6000又は類似のもの）を基準に、ある場合には、ストラップに適切な低リゾリューションの取付プロセスは約０．００３ドル以下のコストで実行され得る。電気的な接続が他の位置に形成されているインダクタ（図示せず）に、キャリア４０はその後に接続される。必要なスタブ、バンプその他のインタコネクタを、より大きいインダクタ／キャリア基板上で従来の方法（例えば、ワイヤーボンディング）を用いて実行すると、高価となり不利となるので、インタポーザを用いるプロセスはフリップーチップ又はバップボンディング手法と比較しても有利である。
【０００９】
［0009］品目レベルで小売し、また低コスト化、高容量化させるため、ＲＦＩＤタグの価額を０．０１ドルまで抑えるには、安価な基板、安定で且つ有効なアンテナ、ＲＦフロントエンド装置、及び高リゾリューションでパターニングされたロジック回路を組み込んだ（そして、適切に集積化した）タグの構造及びプロセスが必要である。
【発明の概要】
【００１０】
［0010］本発明の実施形態は、集積化インタポーザを有するＭＯＳ ＲＦ装置及び／又はＲＦＩＤ装置、センサ、又はタグ、並びにその製造方法及びその使用方法に関する。ＭＯＳＲＦ装置及び／又はＲＦＩＤ装置は、概して述べるならば、（ａ）インタポーザと、（ｂ）インタポーザ上のアンテナ及び／又はインダクタと、（ｃ）アンテナ及び／又はインダクタ以外の位置においてインタポーザ上に設けられた集積回路であり、インタポーザの表面と物理的に接触する最下層を有するものとを備えている。
【００１１】
［0011］本発明に係る製造方法は、概して述べるならば、（１）インタポーザの表面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）導電性の層をインタポーザに接続するステップとを含む。代替的に、本発明に係る製造方法は、（１）インタポーザ表面上に集積回路の最下層を形成するステップと、（２）最下層上に集積回路の次続の複数の層を形成するステップと、（３）インタポーザに接続されている機能的な層から導電性を有する構造を形成するステップとを含んだものとしてもよい。
【００１２】
［0012］本発明に係る使用方法は、概して述べるならば、（i）本発明に係る装置が検出可能な電磁的な信号を放射し、反射し又は変調するに十分な電流を本装置に発生させ又は誘導するステップと、（ii）検出可能な電磁的な放射を検出するステップとを含み、さらに、任意であるが、（iii）検出可能な電磁的な放射により転送された情報を処理するステップを含む。また随意であるが、本使用方法は、本装置（又はセンサ）から逆に読取り装置へ情報を送信又は転送するステップを更に含んでもよい。
【００１３】
［0013］非常に安価なＲＦＩＤタグを製造するための一つの実現可能な方法としては、ウェブ供給型又はシート供給型のプロセスにおける印刷技術を用いることが可能である。印刷技術は、材料活用（例えば、追加又は準追加的な処理）を増やすことができ、堆積ステップとパターニングステップとを結合することができ、また設備及びその設備の管理費用も低廉であるため、コスト面において潜在的な有利性を有する。更に、スループットの高い従来の印刷プロセスは、フレキシブル基板（例えば、プラスチックシート又は金属膜）に適用され得るため、様々な分野（用途）においてタグの利用を増大させる。材料の効率化を向上させると共に追加的な処理を行う方法によると、処理されたインタポーザ（又は使用される場合にはチップ）の単位面積あたりのコストを低減することができ、その結果、安価な取付プロセスを可能としたり、アクティブ回路を有するパッシブ装置の集積化を可能としたりする。更に、例えば、読取り機の検索信号に対して特有の認識コード及び／又は特有の反応時間遅延がそれぞれのＲＦ装置に与えられている場合には、印刷のようなマスクレスプロセスにより、ＲＦ装置を容易にカスタマイズさせることができる。
【００１４】
［0014］更に、アンテナ又はインダクタ構造のそれ自体の上に回路を直接的に印刷することができれば、接続ステップ及びそれに関連するコストを無くすことができる。この方法は、チップのサイズを小さくすることで（より小さなチップの取付けに関するコストが増大するため、この方法は直接接続されたシリコンＲＦＩＤタグに対する自己制限となるかもしれないが）チップコストを減らす従来の半導体ウェーハコスト削減方法とは異なる。しかし、広く利用可能ではなく、あるいは商業的に入手可能ではないプロセス、手段及び／又は材料の進歩により、完全に印刷されかつ領域制限のないＲＦＩＤタグはさらに有利となる。ここで概説された“集積化インタポーザ”方法は、単位面積当たりのコストが低いディスプレイ処理と印刷との組み合せを考慮したものである（例えば、０．３５ミクロンのＳｉチップ処理コストは、現在約２５ドル／ｉｎ2であり、従来のディスプレイ用ポリシリコンの処理コストは０．５０ドル／ｉｎ2〜０．９０ドル／ｉｎ2であり、印刷に基づく処理コストは０．５０ドル／ｉｎ2未満であると予想される）。
【００１５】
［0015］インタポーザに基づくプロセスを用いると、一部又は全部の従来の薄膜ディスプレイ処理及び光電材料の加工が可能となる。光電材料の加工には、膜、シート及び／又は他のフレキシブル基板上に高度に発展したロールツーロール（roll-to-roll）方式で無機半導体層、絶縁体層又はその他の層を製造するプロセスが含まれる。単一層に対し、そのプロセスに対するコストは、約０．０１ドル／ｉｎ2以下に抑えることができる。従って、そのような加工方法に関するコストは、インタポーザが相対的に小さい（２５ｍｍ２程度）場合には適用可能であるが、インダクタ又はアンテナ基板の全体（すなわち、１００ｍｍ２以上）が処理されなければならない場合には適用が困難であると予想される。この加工方法を用いると、低リゾリューションでインタポーザを付着する方法を用いる場合にかかるコスト（０．００３ドル）より更にコストを削減することができ、ディスプレイ及び光電池型の加工装置それ自体を用いて（また、代替としては、印刷ＲＦＩＤタグのための完全な手段及び／又は材料の進歩を待つことなく、全ての製造プロセスを可能とする印刷ステップと組み合わせることで）有効にＲＦＩＤタグを製造することができる。しかし、最終的には、そのような処理は、スプールに基づく印刷プロセス及び／又はロールツーロール印刷プロセスを含み、安価な装備コスト、高いスループット（数百ｍ２／ｈｒ）、材料の使用効率の向上及び／又は処理ステップの減少により、製造コストを更に低くすべきである。
【００１６】
［0016］本発明は、従来のＲＦ設備ないしシステム、ＲＦＩＤ設備ないしシステム、及び／又は、ＥＡＳ設備ないしシステムを用いて標準的な応用及び作業が可能である安価なＲＦタグ及び／又はＲＦＩＤタグを有効に提供する。アクティブな電気部品の製作コストを削減するだけではなく、高費用及び／又は低スループットの接続ステップの数を減らすことにより、比較的低精度でかつ比較的安いコストでインダクタ／キャリアに接続されるインタポーザ上に回路を直接的に印刷する方法又は他の方法で回路を形成することによって、安価なタグが生産され得る。以下、適切な実施形態を詳細に記述し、本発明のこれら及び他の利点を明確にする。
【好適な実施形態の詳細な説明】
【００１７】
［0020］以下、添付図面に描かれている例である本発明に係る好適な実施形態について詳細に説明する。本発明を好適な実施形態に結び付けて説明するが、これらの実施形態は発明をその実施形態に限定するよう意図されたものではない。また、本発明は、代替品、変更品及び均等物を包含するように意図されており、これらは添付の特許請求の範囲により定義されるような本発明の精神及び範囲に含まれ得る。更に、以下の本発明の詳細な説明において、種々の具体的な詳説は、本発明の完全な理解を提供するため提示されている。しかし、本発明がこれらの具体的な詳説がなくても実施され得ることはいわゆる当業者にとって自明であろう。他の場合としては、本発明の態様が不必要に不明確にならないように、公知の方法、手順、構成要素及び回路は詳細に説明していない。
【００１８】
［0021］便宜上及び単純化のため、文脈が他の意味を指していない限り、“結合する” “取り付ける”及び“接続する”は直接の又は間接の結合、取付け又は接続を意味する。これらの用語は、ここで互いに入れ替えることができるが、その技術分野における既知の意味を表す。また、便宜上及び単純化のために、“ＲＦ”、“ＲＦＩＤ”及び“認識”は、装置の意図された用途及び／又は機能、或はタグの意図された用途及び／又は機能に応じて互いに入れ替えることができ、ここでの“タグ”又は“装置”は、ＲＦセンサないしＲＦＩＤセンサ、ＲＦタグないしＲＦＩＤタグ、又はＲＦ装置ないしＲＦＩＤ装置（ＲＦ及び／又はＲＦＩＤのセンサ、タグ及び／又は装置）のいずれかを示すために用いることができる。更に、“集積回路”という言葉は、複数の導体、半導体及び絶縁体の薄膜から形成される複数の電気的にアクティブな装置を含む単体構造を言うが、機械的に接続される別個の要素（チップ、ワイヤーボンドないし導線、インタポーザ、又はアンテナないしインダクタのような要素）又は本質的に粘着性の機能を有する材料は概して含まない。更に加えて、“物品”“物体”及び“品物”の用語は互に入れ替えることができ、その用語のうちのいずれかが用いられると、他の用語も包含される。本願において、ある構造又は機構の“主面”は、少なくともある程度構造又は機構の最大軸により定義される面をいう（例えば、構造が円形であって厚さより大きい半径を有する場合には、半径方向の面がその構造の主面となる）。
【００１９】
［0022］本発明は、（ａ）インタポーザと、（ｂ）インタポーザ上のアンテナ及び／又はインダクタと、（ｃ）アンテナ及び／又はインダクタ以外の位置においてインタポーザ上に設けられた集積回路であって、インタポーザの表面と物理的に接触する最下層を有するものとを備えるＲＦセンサ、ＲＦ監視装置及び／又はＲＦＩＤ装置に関する。種々の実施形態において、集積回路は、薄膜トランジスタ、ダイオード、任意のコンデンサ及び／又は抵抗器、並びに当該回路構成要素を相互接続するメタライゼーションを備える。他の実施形態においては、集積回路の一以上の層は、印刷された層又はレーザでパターニングされた層で構成される。
【００２０】
［0023］更なる一態様としては、本発明は、（１）インタポーザ表面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）導電性の層をインタポーザに接続するステップとを含むセンサ、監視装置及び／又は認識装置の製造方法に関する。代替として、本製造方法は、（１）インタポーザ表面上に集積回路の最下層を形成するステップと、（２）最下層上に集積回路の次続の複数の層を形成するステップと、（３）インタポーザに結合されている機能的な層から導電性を有する構造を形成するステップと、を含んでもよい。種々の実施形態において、集積回路の一以上の層は、印刷により又はレーザパターニングにより形成される。一実施形態においては、集積回路の最下層形成ステップには、印刷する工程又はレーザパターニングをする工程が含まれる。
【００２１】
［0024］より更なる一態様としては、本発明は、（Ａ）品物又は物品に付着又は結合されている本実施形態にかかる監視装置及び／又は認識装置が、検出可能な電磁的信号を放射し、反射し又は変調するに十分な電流をその装置に発生させ又は誘導するステップと、（Ｂ）検出可能な電磁的な放射を検出するステップと、（更には、随意的に（Ｃ）検出可能な電磁的な放射により転送された情報を処理するステップと）を含む品物又は物品の検出方法（読取り方法）に関する。選択的に、本実施形態に係る使用方法は、本装置（又はセンサ）から逆に読取り装置へ情報を転送又は送信するステップを更に備えてもよい。本実施形態に係る発明を、種々の観点において、模式的な実施形態と共に以下に具体的に説明する。
【００２２】
典型的なＭＯＳ ＲＦＩＤタグ／装置
［0025］本発明の一態様は、（ａ）インタポーザと、（ｂ）インタポーザ上のアンテナ及び／又はインダクタと、（ｃ）アンテナ及び／又はインダクタ以外の位置においてインタポーザ上に設けられた集積回路であって、インタポーザの表面と物理的に接触する最下層を有するものと、を備えるＲＦＩＤ装置に関する。これにより、基板（例えば、インタポーザ）、インダクタ／アンテナ及び現代のＲＦＩＤの基準通りに十分に作動可能なＲＦフロントエンド（又はＲＦフロントエンド及びロジック回路のサブセット）を備える安価なＲＦＩＤ（又はＥＡＳ）タグ（センサ、環境におけるある種の外的な変化［例えば、温度、センサが取り付けられている構造又は表面の伝導度、及びその他］の結果として概して変化する信号変調機構（activities）及びアクティブなＲＦＩＤ装置を更に備え得る（例えば、ボード上に設けられた電池を有するタグ））を提供する。
【００２３】
［0026］無機材料に基づく印刷電子部品（例えば、レーザ印刷によるナノクリスタル）は、基板（例えば、金属膜）とレーザ処理される次続の層との間に適切な熱隔離層／障害層が挿入されていれば、高温ポリイミド又は金属膜のようなある種のフレキシブル基板上に形成され得ることは分かっている。このように、本実施形態に係る発明は、（少なくとも部分的に）印刷されたフレキシブルなＥＡＳタグないし装置、ＲＦタグないし装置又はＲＦＩＤタグないし装置において、そのような材料を基板又はインタポーザとして有効に使用し得る。
【００２４】
［0027］安価なＲＦ回路を生産するために、インタポーザは、従来の薄膜プロセス及び／又はエマージング（emerging：発現）プロセス若しくは最新技術の印刷プロセスを用いる、高い費用効率で処理され得るサイズを概して有する。集積回路は、ポリイミド、ガラス／ポリマーラミネート、高温ポリマー又は金属膜のようなフレキシブルなインタポーザ基板上に形成されることができ、そのような基板のすべては一つ以上のバリア層を更に備えてもよい。そのようなインタポーザ基板は、同様のサイズの従来のＳｉチップより実質的に安価である（しかし、約０．０１ｃｍ２以下の面積を有し得る従来のＳｉのＲＦＩＤチップに対比して、通常のＲＦＩＤインタポーザは、典型的に１ｃｍ２オーダの面積を有する）。
【００２５】
［0028］インタポーザ基板としては陽極処理されたＡｌ膜、Ａｌ／Ｃｕ膜、ステンレススチール膜又は類似の金属膜を用い、ＩＣ共振コンデンサや大容量記憶装置のための絶縁体、電極及びインタコネクタとしてはインダクタを用い、ダイオード、ＭＯＳ装置若しくはＦＥＴのための電極として又はＷＯＲＭ／ＯＴＰとしては失活性又は他のメモリ記憶要素を用いることが有効であろう。そのような基板の例は、米国特許第１０／８８５，２８３号明細書及び同第１１／１０４、３７５号明細書に開示されている（それぞれ、Attorney Docket No．ＩＤＲ０１２１及びNo．ＩＤＲ０３１２）。従って、種々の実施形態において、アンテナ及び／又はインダクタはインタポーザの第１表面上に設けられ、集積回路は第１表面と反対側のインタポーザの第２表面上に設けられる。
【００２６】
［0029］而して、本発明は、（ａ）インタポーザと、（ｂ）インタポーザの第１表面上のアンテナ及び／又はインダクタと、（ｃ）第１表面と反対側のインタポーザの第２表面上に設けられた集積回路であって、インタポーザの第２表面と物理的に（そして、種々の実施形態においては、電気的に）接触する最下層を有するものとを備える認識装置に関し得る。一実施形態において、集積回路は一以上の印刷層を含む。印刷層は、半導体層、中間誘電層、金属インタコネクタ層及び／又はゲート金属層を備えていてもよい。
【００２７】
［0030］概して、集積回路は、
ゲート金属層と、
一以上の半導体層（例えば、トランジスタのチャネル層と、ソース／ドレイン端子層、及び／又は、より低濃度又は高濃度でドープされた一以上のダイオード層）と、
ゲート金属層と半導体層との間のゲート絶縁体層と、
一以上のコンデンサ電極（それぞれコンデンサ電極が、別のコンデンサ電極と概して容量結合されており、当該別のコンデンサ電極は更にその集積回路の一部であるか又は共に集積されていてもよく、或はインタポーザ又はアンテナ／インダクタ層の一部であってもよい）と、
ゲート金属層、ソースとドレインの端子、及び／又は最上に位置するダイオード層ないしコンデンサ電極と電気的に連通されている多数の金属伝導体と、
金属伝導体と半導体層との間の中間誘電層と、
を備え得る。集積回路は、一以上の抵抗器を更に備えてもよく、その一以上の抵抗器は金属及び／又は低濃度ないし高濃度でドープされたポリシリコンを含み得る。一実施形態において、集積回路には、ゲート金属層、複数の半導体層（ソース端子層／ドレイン端子層と接触しているトランジスタのチャネル層）、ゲート金属層とトランジスタのチャネル層との間のゲート絶縁体層、及びゲート金属層やソース端子やドレイン端子に電気的に連通している複数の金属層が含まれる。以下、ＭＯＳＲＦＩＤタグ／装置の典型的な製造方法に応じた集積回路の典型的な層を、より具体的に説明する。
【００２８】
［0031］インタポーザは、フレキシブル材料を含み、この材料は、比較的高温の処理（例えば、３００℃、３５０℃、４００℃、４５０℃以上、又は５００℃、６００℃又は１０００℃までの温度であり、概して機械的な及び／又は電気的な特性を殆ど低下又は減少させない温度での処理）に耐えるように適用され得る。例えば、インタポーザは、薄い（５０〜２００ミクロン）ガラスシート又はスリップ、ガラス／ポリマーラミネート、高温ポリマー（例えば、ポリイミド、ＰＥＳ〔polyethersulfone〕、ＰＥＮ〔polyethylene naphthalate〕ＰＥＥＫ〔polyether ether ketone〕等）、又はアルミニウム若しくはステンレススチールのような金属膜を含み得る。材料にもよるが、典型的な厚さは概して、約２５μｍから約２５０μｍまでの範囲内である（例えば、約５０μｍから約１００μｍまで）。
【００２９】
［0032］アンテナ及び／又はインダクタは、アンテナ、インダクタ、又は両方を含んでもよく、それに接続されているコンデンサ電極又はそれと共に集積されているコンデンサ電極を更に含んでもよい（２００４年７月６日及び２００５年４月１１日にそれぞれ出願された米国特許出願第１０／８８５，２８３号明細書及び同第１１／１０４，３７５号明細書を参照）。概して、アンテナ及び／又はインダクタは金属からなる。一実施形態においては、その金属は、膜として商業的に入手可能なもの（例えば、アルミニウム、ステンレススチール、銅、又はこれらの合金）であってもよい。そのような場合（金属膜で作られたアンテナ及び／又はインダクタが一方に作られており、さらに集積回路はこれに対してインタポーザの反対側にあるとき）においては、ＲＦＩＤ装置及び／又はＥＡＳ装置（後述の説明参照）の製造方法は、金属膜又は電気的にアクティブな集積回路（例えば、トランジスタ又はダイオード、しかし、必ずしも電極又は電極板として金属膜を用いるコンデンサである必要はない）の下（すなわち反対側）に位置する一以上の金属の部分を除去するステップを更に含んでもよい。
【００３０】
［0033］アンテナ及びインダクタのいずれをも含む一実施形態においては、当該インダクタは、整調用インダクタとして機能し得る（例えば、米国特許出願第１１／１０４，３７５号明細書参照）。従って、アンテナ及びインダクタを形成する金属は、連続的なものでなくてもよく（すなわち、電気的に断線部分を含んでもよい）、本発明による監視装置及び／又は認識装置は、第１コンデンサ電極板と連結される第１（外側の）インダクタと、第２コンデンサ電極板と連結される第２（内側の）インダクタと、第１（外側に）インダクタ上の絶縁体層と、第２（内側の）インダクタと、第１及び第２のコンデンサ電極板とを備えることができ、第１絶縁体層は、第１及び第２（例えば、外側と内側の）インダクタのそれぞれの先端をその中に露出する穴を有する。代替的な実施形態においては、コンデンサ電極板は直線状でも非直線状でもよく、監視装置ないし認識装置は、第１及び第２の直線状のコンデンサ電極板にそれぞれ結合される第１及び第２の非直線状のコンデンサ電極板を絶縁体層上に更に備えても良い。
【００３１】
［0034］本実施形態に係る装置は、絶縁体フィルム２０の反対側となるインダクタ１１０の表面上に支持層及び／又は裏張り層（図示せず）を更に備えてもよい。支持層及び／又は裏張り層は一般的であり、ＥＡＳ及びＲＦＩＤ分野においては公知である（例えば、米国特許公開公報第２００２／０１６３４３４号明細書並びに米国特許第５，８４１，３５０号明細書、同第５，６０８，３７９号明細書及び同第４，０６３，２２９号明細書参照）。概して、そのような支持層及び裏張り層は、（１）探知又はモニターされる物品上にタグ／装置の取付け又は配置のための粘着性の表面、及び／又は（２）そのタグ／装置のためのいくつかの機械的な支持を提供する。例えば、本実施形態に係る装置は、認識ラベルまたは価格タグ（値札）の後ろに添付され、さらに従来のＲＦＩＤシステムで適切に使用されるラベル又はタグの形をなすために、認識ラベル又は価額タグの反対側の装置の表面上に粘着性物質がコートされているか又は配置されている（選択的に、ラベル又はタグが使用可能となるまで従来のリリースシートに覆われている）ことが好ましい。
【００３２】
ＭＯＳタグ／装置の典型的な製造方法
［0035］一態様において、本発明は、（１）インタポーザの表面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）概ね集積回路以外の位置においてインタポーザに導電性の機能層を接続するステップとを含む認識装置の製造方法に関するものである。代替として、本実施形態に係る製造方法は、（１）インタポーザ表面上に集積回路の最下層を形成するステップと、（２）最下層上に集積回路の次続の複数の層を形成するステップと、（３）インタポーザから（例えば、インタポーザが、金属膜のような導電性の金属を含む場合）又はインタポーザに接続されている機能的な層から（例えば、インタポーザが、上面に陽極酸化された酸化層が形成又は成長されているメタル層のような、導電性の材料と電気的に不活性の材料とのラミネートを含む場合）導電性を有する構造を形成するステップと、を含んでもよい。このように、本実施形態に係る製造方法によれば、高い費用効率でＲＦＩＤ装置を製造することができる。
【００３３】
［0036］以下、図２の（Ａ）〜（Ｂ）を参照して、本実施形態に係るＲＦＩＤ装置の第１の典型的な製造方法を説明する。図２の（Ａ）は、パッド１３４及び１３６、並びに集積回路１１０を上面に有するインタポーザ１３２を含むタグの前駆体１００を示す図である。概して、集積回路１１０は、インタポーザ１３２の第１主面上に形成される。２００４年７月６日及び２００５年４月１１日にそれぞれ出願された米国特許出願第１０／８８５，２８３号明細書及び同第１１／１０４，３７５号明細書において開示されている技術を主として用いて、集積回路１１０は印刷された無機回路として実現され得る。この方法を用いる“ボトムゲート型”装置の形成における典型的なステップは、以下に説明されており、そのステップの部分的な断面図は図３の（Ａ）〜（Ｈ）に描かれている。
【００３４】
［0037］次に、図１の（Ａ）のパッド３４及び３６の形成プロセスと同様に、集積回路１１０が形成されているインタポーザ１３２の表面と同一の表面上にパッド１３４及び１３６を形成する。しかし、図２の（Ａ）の典型的なプロセスにおいては、概略的に、複数の穴又は複数のビアが、集積回路１１０の最上の誘電層（パッシベーション層として知られている）に存在し、集積回路１１０に存在する複数の回路構成要素との電気的な連通を可能にする（概して、上層のメタライゼーション又はインタコネクト。例えば、図３の（Ｇ）〜（Ｈ）及び次の説明参照）。基本的に、パッド１３４及び１３６は図１の（Ａ）のパッド３４及び３６と同様の機能を果たす。
【００３５】
［0038］次に、パッド１３４及び１３６と集積回路１１０とが形成されている面の反対側のインタポーザ１３２の主面上に、複数の穴又は複数のビアが形成されてもよい。概して、そして図２の（Ａ）に示すように、パッド１３４及び１３６の表面を露出すると共にアンテナ／インダクタ１５２の端子と電気的に接続を可能とするインタポーザ１３２を貫通する一つの穴又はビアが存在する。概して、スループットが比較的高くかつリゾリューションが比較的低い取付方法（チップ２０をインダクタ基板４０に接続するため用いられるピックアンドプレイス作業又はワイヤーボンディングプロセスと比較した場合；図１の（Ｂ）参照）により、アンテナ／インダクタ１５２の一つの端子とそれに対応するパッドとの容易なコンタクトを可能とする位置に各穴／ビアは存在し、またそれを可能とする面積を各穴／ビアは有する。図２の（Ｂ）に示すように、インダクタ及び／又はアンテナ１５２（アプリケータシート１５０上に結合されているか又は配置されている）がインタポーザ１３２に付着又は結合されて、インタポーザ１３２内に存在する複数の穴又は複数のビアに対応する位置でパッド１３４及び１３６とアンテナ／インダクタ１５２の複数の端子との間に電気的な接続が形成されるようにする。短時間にわたりアニーリングすることで（更に集積化インタポーザ１３２及びアプリケートシート１５０の反対側の主面に小さい圧力を加えるステップを有してもよい）インダクタ及び／又はアンテナ１５２を集積化インタポーザ１３２に相当に確実に固定することができる。
【００３６】
［0039］ここで述べるプロセスによれば、アクティブな電気部品の製造コストを削減するだけではなく、費用がかかる／スループットが低い接続ステップの数を減らすこことで、タグコストを総合的に減らすことができる。安価なタグは、インダクタ／キャリアに比較的低い精密度で比較的安く結合されるインタポーザ上に、回路を直接印刷するか、他の方法で回路を形成することで生産することが可能となる。この方法は、回路の加工がポリイミド、ガラス／ポリマーラミネート、高温ポリマー又は金属、一以上のバリア層を更に有するすべてのものなどのフレキシブル基板上で行われることができる点において有利となり得る。
【００３７】
［0040］安価なＲＦ回路の生産のため、インタポーザは、従来の又は最新の印刷プロセスだけではなく、従来の薄膜プロセスを用いて高い費用効率で製造可能なサイズを通常有する。これらのプロセスには、スパッタリング、蒸着、ＬＰＣＶＤ、ＰＥＣＶＤ、バスエッチング、ドライエッチング、装置構成要素の直接的なレーザ印刷、いずれかの構成要素又は層のインクジェット印刷、スプレー塗装、ブレード塗装、押出し塗装、フォトリソグラフィー、印刷されたエッチングマスクを用いたいずれかの層のリソグラフィー（レーザ又はインクジェットのような）、オフセット印刷、グラビア印刷、エンボス加工、コンタクトプリント、スクーリングプリント又はこれらの組み合わせ及び／又は他の技術が含まれる。本実施形態に係る集積回路におけるほぼ全ての層は、基本的にはこれらの技術のいずれかにより製造することができる。特に、本発明によれば、印刷により又は印刷と従来のディスプレイ（例えば、フラットパネルディスプレイ）処理との組み合わせのような低コストのプロセスにより、ＲＦＩＤタグ及び／又はＥＡＳタグを安価に製造することが可能となる。後者は、集積回路の製造のための基板としてインタポーザを使用することで、その上にアクティブな材料がブランケット蒸着され得る及び／又は集積回路を製造するために通常利用される設備／プロセスによりその上にアクティブな材料が処理され得る有効領域を減少させることができる。従って、本実施形態に係る製造方法は、例えば従来のディスプレイ処理により、集積回路の一以上の第２層を形成するステップを更に含んでもよい。
【００３８】
［0041］後述の説明から明らかなように、本発明において、アンテナ及び／又はインダクタは、インタポーザの同一側又は反対側に形成することができる。また、連続的なロール又はスプールウェブに基づく基板を処理する設備が、インタポーザ上の本実施形態に係る集積回路の製造のために（また、集積回路を製造した後にアンテナ及び／又はインダクタがインタポーザに接続される実施形態において、アンテナ／インダクタを取り付けるために）に使用され得る。
【００３９】
集積回路の典型的な製造方法
［0042］概して、集積回路は、インタポーザ１３２の第１主面上に直接的に形成される。集積化コンデンサ及び集積化ダイオードを有する「トップゲート」型装置においては、２００５年３月１８日、２００５年８月１１日及び２００６年６月１２日にそれぞれ出願された米国特許出願第１１／０８４，４４８号明細書、同第１１／２０３，５６３号明細書及び同第１１／４５２，１０８号明細書に開示されている技術を用いて、集積回路１１０を、（部分的に）印刷されかつ本質的に無機材料を含む回路として実現することができる。
【００４０】
［0043］ボトムゲート型の装置の形成における典型的なステップについては、以下に説明されており、部分的な断面図として図３の（Ａ）〜（Ｈ）において示されている。２００５年３月１８日、２００４年７月６日及び２００５年４月１１日にそれぞれ出願された米国特許出願第１１／０８４，４４８号明細書、同第１０／８８５、２８３号明細書及び同第１１／１０４，３７５号明細書においても、後述する技術の多くは開示されている。
【００４１】
インタポーザ基板の準備
［0044］図３の（Ａ）に示されるように、インタポーザ２１０は、次の３点が可能なフレキシブル又は非フレキシブル（非可撓性）、電気的にアクティブな又は絶縁性のいずれかの基板を備えてもよい。すなわち、（i）インタポーザ２１０の形成の間にインタポーザ２１０上に形成される集積回路のための及びインタポーザ２１０の接続の間にインタポーザ２１０に取り付けられるＲＦ送信機／受信機のための、物理的な支持を提供することができ、（ii）インタポーザ２１０上に形成される（好ましくは、印刷された）集積回路を有することでき、（iii）インタポーザ２１０を通り抜けて電気的な結合をすることができる（すなわち、インタポーザの一主面上に形成された集積回路とインタポーザの反対側の主面上に取り付けられた受信機／送信機構成要素との間に信号が伝送されるようにするため）前記基板を備えてもよい。このように、インタポーザ２１０は、金属膜（好ましくは、その上に［陽極酸化されたものでもよい］絶縁体膜を有する金属膜）、ポリイミド、薄いガラス又は無機／有機ラミネート基板を備えてもよい。
【００４２】
［0045］好ましくは、インタポーザ２１０は、次の工程前に通常清浄され、バリア材料２２０（二酸化シリコン又は酸化アルミニウムのような）でコーティングされる。コーティングステップには、インタポーザ基板（例えば、金属膜）の表面材料の酸化及び／又は陽極酸化、スピンオン又は流体コートされたバリアフィルム（Honeywell AcuGlass シリーズ又は他の物）の堆積、スパッタリング、CVD、あるいはスプレーコーティングによるインタポーザ基板上へのバリア材料の堆積、又はこれらのいずれかの組み合わせが含まれ得る。図３の（Ａ）に示されるように、バリア材料２２０ａ及び２２０ｂは、インタポーザ２１０の少なくとも二つの主面を覆う。任意であるが、次のステップの前に少なくとも一つのバリア材料層の表面は処理され（例えば、粗くなるか又は活性化される等）及び／又は清浄されるのが好ましい。インタポーザが金属シート又は金属膜を備える場合には、２００４年７月６日、２００５年４月１１日及び２００６年６月１２日にそれぞれ出願された米国特許出願第１０／８８５，２８３号明細書、同第１１／１０４，３７５号明細書及び同第１１／４５２，１０８号明細書に開示されているように、アンテナのコンタクトパッドを分離するため、金属膜のエッチング及び／又は切断を行うことが好ましい。
【００４３】
ゲート及びゲート層のインタコネクタ形成
［0046］図３の（Ｂ）に示されるように、ゲート金属層２３０は、従来のようにスパッタリングによりバリア材料層２２０ａ上に形成することができる。ゲート金属層２３０は、集積回路及び／又は印刷回路において通常使用されるアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、亜鉛（Ｚｎ）等のいずれかの金属、又はＡｌ−Ｔｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ｍｏ−Ｗ、Ｔｉ−Ｗ等のようなこれらの合金、又は窒化チタン、チタンシリサイド、窒化タンタルシ、タンタルシリサイド、窒化モリブデン、モリブデンシリサイド、窒化タングステン、タングステンシリサイド、コバルトシリサイドのような電気的にアクティブな（すなわち、電導性の）合成物を含み得る。ゲート金属層２３０は、通常の厚さを有することが好ましい（例えば、５０ｎｍ〜５０００ｎｍの範囲のいずれかの値であり、好ましくは８０ｎｍ〜３０００ｎｍで、より好ましくは１００ｎｍ〜２５００ｎｍである）。
【００４４】
［0047］その後、レジスト層が、ゲート金属層２３０上に堆積され得る。そのレジスト層は、従来のフォトレジスト又は熱硬化レジストを含むものであってもよく、従来の方法（例えば、スピンコーティング又はインクジェット）でゲート金属層２３０上に堆積又は形成されてもよい。図３の（Ｂ）に示すようにゲート及びゲート面上のインタコネクタ（図示せず、しかし、ゲート金属層２３０から形成されたトランジスタ又は他の回路の構成要素のセル又はアクティブ領域の外部に位置する従来の“ランディング（landing）パッド”の形状をとってもよい）を限定するパターニングされたレジスト層２３５を残すためには、通常の現像液を用いた通常のフォトリソグラフィー又はレーザ光照射によるプリント／パターンリソグラフィー（例えば、レジスト層の一部分に選択的に光を当てて、その後その部分を現像する［レジストがポジかネガかにより、レジスト層内の照射された部分又は照射されなかった部分が除去される］：２００５年８月１１日に出願された米国特許出願第１１／２０３，５６３号明細書参照）が行われ得る。その後、露光されているゲート金属２３０をエッチングし、パターニングされたレジスト層２３５を除去することで、ゲート（例えば、図３の（Ｃ）に示されている２３２及び２３４）及びゲート面上のインタコネクタが形成される。代替方法としては、ゲート層２３０は、メタル前駆体のインクをプリント（例えば、インクジェットで）し、引き続いて後処理をするか及び／又はメタル前駆体層（直接転換［例えば、レーザによる金属への直接転換］又は間接的な転換［例えば、レーザにより金属を含む種へクロスリンクされ、その後に伝導性の金属膜を形成するためのアニーリングをする］の両方を含んでもよい）をレーザパターニングすることにより堆積及びパターニングがされ得る。
【００４５】
ゲート誘電体の形成
［0048］次に図３の（Ｄ）を参照するが、ゲート誘電層２４０（例えば、窒化及び／又は酸化シリコン、アルミニウム等を含む）は、スパッタリング、ＣＶＤ又はその他のブランケット堆積プロセスにより、ゲート及びゲート面上のインタコネクタ２３２及び２３４上に形成される。ゲート誘電層２４０の厚さは、１０ｎｍ〜１００ｎｍの範囲がよく、好ましくは１０ｎｍ〜５０ｎｍで、より好ましくは１０ｎｍ〜４０ｎｍである。
【００４６】
［0049］代替的に、ゲート誘電層２４０は、ゲート面上のインタコネクタ２３２又は２３４上に印刷（例えば、インクジェット又はその他の米国特許出願第１０／８８５，２８３号明細書及び／又は同第１１／１０４，３７５号明細書に開示されている印刷方法）により形成され得る。適切な層の特性及び／又は質は、複数の層を印刷して後処理を行うことで提供することができる。そのような後処理には、印刷された絶縁体前駆材料の酸化、絶縁材料の高密化、絶縁材料のドーピング等が含まれ得る。
【００４７】
［0050］更なる代替方法として、ゲート誘電層は、ゲート金属２３２及び／又は２３４を直接的でかつ通常の熱的酸化又は電気化学的酸化（例えば、陽極的）により、ゲート面上の金属構造２３２及び／又は２３４から形成され得る。ゲート面上の一以上の金属構造は、その上に絶縁体フィルムが形成されることが望まれない場合は、慣例的に（フォトまたはレーザでパターニング可能なレジストで）マスクされ得る。
【００４８】
半導体層の形成
［0051］引き続いて、図３の（Ｄ）に示されるように、半導体層２５０（真性のＳｉを含んでもよく又は低濃度でドーピングされたＳｉを含んでもよい）は、スパッタ、コーティング又はその他のゲートブランケット堆積（例えば、ＣＶＤによる）を用いてゲート誘電層２４０上に形成することができる。半導体層２５０の厚さは、８０ｎｍ〜２０００ｎｍの範囲がよく、好ましくは１００ｎｍ〜１５００ｎｍで、より好ましくは１５０ｎｍ〜１０００ｎｍである。半導体層２５０は、従来のフォトリソグラフィー又はレーザパターニング（２００５年８月１１日に出願された米国特許出願第１１／２０３，５６３号明細書）によりパターニングすることができ、概してトランジスタのチャネルとして機能し得る。
【００４９】
［0052］任意的に、コンタクト層は、従来のマスキング及びイオン注入により半導体（チャネル）層上に形成することができ、或は高濃度でＳｉドーピングされた（ソース／ドレイン）コンタクト層を半導体（チャネル）層２５０上にスパッタリング、コーティング又はその他のブランケット堆積（例えば、ＣＶＤにより）することにより、形成してもよい。その時、ソース／ドレインのコンタクト層がブランケット堆積されていれば、ソース及びドレインのコンタクト構造２５２ａ及び２５２ｂは、従来の平坦化（例えば、研磨（ケミカルメカニカルポリシング）又はレジスト及び非選択的エッチバックのような熱的に平坦化され得る材料の堆積）により形成することが可能であり、シリコンアイランドは、従来のフォトリソグラフィー、熱硬化レジストへのレーザ光の照射又はプリントされた（例えば、インクジェット）レジストのリソグラフィーパターニング後に、ドライ又はウェットエッチングをし、レジストを除去することで形成することができる。ゲート上の高濃度でドーピングされたＳｉ層の部分２５５は、次のプロセスの前には形成されていなくてもよく（例えば、印刷しないことによる）又は除去されてもよい（例えば、フォトリソグラフィー及びエッチングにより、又は層２５２を非定形の層として形成してその後部分２５２にレーザ光を照射（例えば、結晶化のため）せず、結晶化させたシリコンに対し照射されない部分を選択的にエッチングし除去することによる）。
【００５０】
［0053］代替的に、また図３の（Ｅ）に示されるように、半導体層２５０及び高濃度でドープされているＳｉコンタクト層２５２ａ及び２５２ｂは、半導体（例えば、ドープ又はアンドープされたシラン）インクでシリコンアイランドに対応する位置に印刷され得る：例えば、２００４年２月２７日、２００４年９月２４日、２００４年９月２４日、２００４年１０月１日、２００４年１０月８日及び２００５年１０月６日にそれぞれ出願された米国特許出願第１０／７８９，３１７号明細書、同第１０／９５０，３７３号明細書、同第１０／９４９，０１３号明細書、同第１０／９５６，７１４号明細書及び同第１１／２４６，０１４号明細書を参照。概して、高濃度でドープされたＳｉコンタクト層２５２ａ及び２５２ｂが（すなわち、ゲート上に位置する２５５の部分なしで）その上に印刷される前に、半導体層２５０は印刷され、それに続く処理がなされる。印刷後、インクのモルフォロジを変化させる（例えば、乾燥されたインクを少なくとも部分的に結晶化させる）ため、そのインクは乾燥され、硬化され及び／又は熱処理される。熱処理又はレーザ光の照射により、インクのドーパントの一部又は全部を活性化することもできる。印刷は、レジストの堆積及び除去のステップを避けてスループットを向上させるだけではなく、不連続なソース及びドレインコンタクト層２５２ａ及び２５２ｂを直接的に形成することも可能とする。
【００５１】
中間誘電層及びビアの形成
［0054］半導体層及びゲート層から、絶縁体中間層及びビアを形成することは公知である。例えば、図３の（Ｆ）に示されるように、比較的厚い誘電層２６０は、半導体層２５０上（そして、コンタクト層２５２が存在する場合は、その上）に堆積させることができ、その後に従来のフォトリソグラフィー、熱硬化レジストへのレーザ光の照射又は印刷レジストのリソグラフィーパターニングを行い、続いて通常の絶縁体エッチングを行うことでビア２６２を形成することができる。代替として、パターニングされた誘電層２６０（すなわち、その中にビア２６２が形成されている）は、半導体層２５０上に印刷により形成され得る（例えば、ゲート誘電層２４０に関して上述したように、インクジェット法による）。中間絶縁体層２６０の厚さは、例えば０．５μｍ以上がよく、好ましくは１μｍ〜２５μｍ、より好ましくは２μｍ〜１０μｍの範囲内であることが好ましい。
【００５２】
ソース／ドレイン（Ｓ／Ｄ）及び中間層のインタコネクタの形成
［0055］高濃度にドープされた半導体層２５２ａ及び２５２ｂが形成されていない場合には（例えば、図３の（Ｅ）を参照）、Ｓ／Ｄ層２７０は、中間層２６０上及びビア２６２中にスパッタリング、コーティングあるいはその他ブラケット堆積され得る。典型的に、Ｓ／Ｄ層２７０は、高濃度にドープされた半導体層２５２ａ及び２５２ｂと同様に高濃度にドープされた半導体材料を含む。Ｓ／Ｄ層２７０の厚さは、例えば２０ｎｍ〜１０００ｎｍの範囲であればよく、好ましくは４０ｎｍ〜５００ｎｍで、より好ましくは５０ｎｍ〜１００ｎｍである。
【００５３】
［0056］図３の（Ｇ）を参照すると、インタコネクタ金属２８０は、Ｓ／Ｄ層２７０（その中にバイアス２６２を含んでいる）上にスパッタ、コートあるいはさもなければブランケット堆積され得る。インタコネクタ金属２８０は、ゲート金属２３０と同様に、概して金属、合金又は電気的にアクティブな合成物を含み、その厚さは例えば０．５μｍ〜１０μｍの範囲がよく、好ましくは０．７５μｍ〜８μｍで、より好ましくは１μｍ〜５μｍである。インタコネクタ金属２８０は、シリコンを含む層に接触し得るため、インタコネクタ金属２８０は下部のシリコンバリア層（例えば、ＴｉＮのような金属窒化物）を更に含んでいてもよい。
【００５４】
［0057］従来のフォトリソグラフィー、熱硬化レジストへのレーザ光照射又はブランケット堆積されたＳ／Ｄ層及び中間層のインタコネクタ層のインクジェット法によるレジストパターニングにより、Ｓ／Ｄ層及びインタコネクタ金属の範囲を限定し、通常の金属（及び半導体）エッチングにより実際のインタコネクタ金属を形成する。類似の結合はゲート金属に沿って所望の位置に形成され得るが、（例えば、その外側の）シリコンアイランド２５５の位置以外の位置が好ましい（図３の（Ｅ）参照）。
【００５５】
［0058］代替的に、図３の（Ｈ）に示されるように、Ｓ／Ｄ構造２７２〜２７８は、ビア２６２の位置に対応する位置に半導体（例えば、ドープ又はアンドープシラン）インクで印刷することで形成され得る（例えば、米国特許出願第１０／８８５，２８３号明細書及び／又は同第１１／１０４，３７５号明細書参照）。アンドープインクが用いられる場合には、Ｓ／Ｄ構造２７２〜２７８を形成するプロセスは、ドーピング工程（例えば、従来のイオン注入又はイオンシャワードーピング）を更に含み得る。その後、必要であれば、下部の粘着性の層及び／又はシリコンバリア層に加えて、インタコネクタ金属構造体２８０は更に上述のように形成され得る。
【００５６】
［0059］本実施形態に係る製造方法は、集積回路の形成が実質的に完成した後、集積回路及び／又は装置をパッシベーション化（不動態化）するステップを更に含んでもよい（例えば、集積回路上及び、露出され得る程度までインタポーザ又は基板の部分上にパッシベーション又は誘電層を形成するステップなど）。パッシベーション層は概して、水分、酸素及び／又は集積回路又は装置の劣化又は故障を誘発し得るその他の物の侵入を抑制又は防止し、特に更なる工程に際し、装置に相当の機械的な支持を付与することができる。パッシベーション層は、集積回路及び／又は装置の上部の表面を、一以上のポリシロキサンのような無機バリア層、シリコン及び／又はアルミニウムの窒化物ないし酸化物、及び／又は一以上のペリレン、フッ化有機ポリマー又は他のバリア材料のような有機バリア層でコーティングして形成することができる。代替的には、パッシベーション層は、下部にパッシベーション層より低いストレスを有する誘電層を更に備えてもよい。例えば、その誘電層は、ＳｉＯ２（例えば、ＣＶＤＴＥＯＳ）、ＵＳＧ、ＦＳＧ、ＢＰＳＧ等のような酸化物を含むものでもよく、パッシベーション層は窒化シリコン又はシリコン酸窒化物を含むものであってもよい。また、パッシベーション層の厚さは、当該誘電層の厚さより多少大きいのが好ましい。
【００５７】
［0060］本工程において本時点では（又は、集積回路又は装置に物理的又は機械的な支持を与える材料が加えられたいずれかの時点において）、インタポーザの物理的又は機械的に支持する機能は必要なくなっている。従って、集積回路を支持するインタポーザの部分は、全体的に（例えば、インタポーザが電気的に絶縁性を有する場合）又は部分的に除去され得る（例えば、インタポーザが金属膜のように導電性を有する場合には、インタポーザの残部が、アンテナ、一以上のインダクタ、及び／又はアンテナ及び／又はインダクタをビアに電気的に連結する又は［残っている］インタポーザを集積回路又は分離されているワイヤーに通り抜けて接触させるワイヤーを形成し得る）。そのような場合には、最終的な装置、タグ、又はセンサのインタポーザは、誘電体層であってもよく又は集積回路が形成されている金属膜上の表面と同一表面上に形成されている絶縁体であってもよい。
【００５８】
ハイブリッド集積回路
［0061］代替方法としては、タグ前駆体（例えば、集積回路１１０及びパッド１３２〜１３４をその上に有する図２の（Ａ）のインタポーザ）は“ハイブリッド”形状をとってもよい。これにより、例えば、印刷された無機半導体及び／又は導体に基づいたＲＦ“フロントエンド”とともに、比較的に安価で容易に製造でき、かつ比較的に高機能の有機（デジタル）ロジック及び／又は記憶回路ないし従来のＳｉチップに基づく（デジタル）ロジック及び／又は記憶回路とを容易に組み合わせることができる。“ＲＦフロントエンド”という用語は、キャリア周波数又はその付近で作動し及び／又はその周波数を変調するインダクタ、コンデンサ、ダイオード及びＦＥＴを参照し、図２の（Ａ）〜（Ｂ）の“ＩＣ”エリア１１０により示される。これらの構成要素（及び実質的にその構成要素を含むか又は備える回路ブロック）は概して、本来アナログ式（例えば、これらは、アナログ式に又は連続的に機能ないし作動する）であり、相対的に遅いデジタル式のロジック回路より高い性能の装置が要求され得る。
【００５９】
［0062］この“ハイブリッド”式は、有機回路では特に有効に組み合わせられ、材料及び／又は製造のコスト面においてある程度有利となり得る。有機回路は、回路のコントローラ、ロジック及び／又はメモリセクションに適しており、しばしばＲＦ周波数（例えば、１ＭＨz又はそれ未満で）より十分低い周波数で作動する。しかし、有機ＦＥＴ回路は、キャリア周波数（例えば、約１３．５６ＭＨｚ以上）で効果的に作動しないこともあり得る。例えば、適切な整流、リーク、ブレークダウン特性を有する有機材料に基づくダイオードの構造及び製造には、いくつかの証明された難点がある。また、キャリアＲＦ周波数で作動する有効な有機変調ＦＥＴｓ又は有機クロック関連ＦＥＴを実現することも困難であり得る。この場合には、ここで開示されており且つ高機能の印刷無機物から加工できるＲＦフロントエンドを備えるハイブリッド回路及びＲＦフロントエンド（下部に位置する基板又はキャリアとして作動する）上に直接的に加工できる有機ロジック及び／又はメモリ回路は製造することができる。
【００６０】
［0063］このように、本発明は、（１）インタポーザの第１面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）第１面と反対側のインタポーザの第２面に導電性の機能を持つ層を接続するステップとを含む認識装置又はタグの製造方法に関するものである。本発明によれば、基板、ＲＦフロントエンド又はＲＦフロントエンドのサブセット、及びロジック回路を備えるＲＦＩＤ（又はＥＡＳ）タグを安価なプロセスで製造することができる。
【００６１】
ＲＦＩＤタグを読み出す典型的な方法
［0064］本発明は、（ａ）本装置が検出可能な電磁的な放射（好ましくは、印加された電磁場の整数倍又は整数分の一に該当する周波数で）を放射するに十分な電流を本装置に発生させ又は誘導するステップと、（ｂ）検出可能な電磁的な放射を検出するステップと（随意的であるが、（ｃ）検出可能な電磁的な放射により転送された情報を処理するステップと）を更に含む検出エリアにある品物又は物体の検出方法に更に関するものである。概略的に述べると、本装置が振動する電磁場で構成される検出領域にある時、本装置が検出可能な電磁的な放射をするに十分な電流及び電圧が、本装置に誘導される。振動する電磁場は、従来のＥＡＳ設備ないしシステム及び／又はＲＦＩＤ設備ないしシステムにより生成又は発生される。このように、本実施形態に係る使用方法は、（ｄ）本装置（又はセンサ）から読取り装置へ逆に情報を送信又は転送するステップ、又は（ステップ（ａ）前に）検出されるように本実施形態に係る装置を物品又は物体（例えば、ＩＤカード、発送される物品の包装容器等）に付着するか貼るかし、さもなければそのような物品又は物体に本発明を含ませるか又はそのため包装するかするステップを更に含んでもよい。
【００６２】
［0065］本実施形態に係るタグは、ＲＦ電磁場において妨害物を探知する電気的な認識システム及び／又はセキュリティシステムにおいて少なくともある部分が作動するようにデザインされる。そのような電気的なシステムにおいては概して、コントロールされている構内（例えば、小売場、図書館等）を離れるとき物品が通過されるべき入口により定義されるコントロールエリア、又は読み取られるか又は認識されるため物品が置かれるスペースに電磁場が形成される。共振回路を有するタグは各物品に付着され、コントロールされるエリアにおいて、そのタグ回路の存在は、タグを感知し及びタグから得られた情報を処理する受信システムにより感知される（例えば、認可されずに物品から除去されたか否かを判断し、またはそのタグにより標識化されたコンテナの中の物品を確認する）。このような規則により作動する大部分のタグは、一回使用又は使捨てのタグであり、そのため大量でかつ安価で生産できるように設計されている。
【００６３】
［0066］代替として、本実施形態に係るタグは、取り付けられる物体又は物品の特性又は性質が変わることでそのＲＦ信号変調の特性又は性質が変化し得るセンサの形状をとってもよい。例えば、本実施形態に係るセンサは、ステンレススチール（又は他の金属）の物体、構造又は表面に付着され得る。物体、構造又は表面の特性が変わると（例えば、スチールは酸化し、電磁的な特性を有する金属は磁化されるか又は閾値電流が低減し、又は物体又は表面［組成と関係なく］の温度が所定の差又は閾値量だけ変化する）、本センサにより放射され、反射され又は変調されるＲＦ信号の特性又は性質も検知可能な程度に変わる。
【００６４】
［0067］本実施形態に係るタグは、いずれかの商業的なＥＡＳ応用分野及び／又はＲＦＩＤタグ応用分野において、基本的にはそのような応用分野に用いられる周波数の範囲で利用（そして、必要であれば及び／又は可能であれば、再利用）され得る。例えば、本実施形態に係るタグは、以下のテーブルにおいて示されている周波数で、フィールドで及び／又はレンジで使用され得る。
【表１】
【００６５】
［0068］このように、本発明は、基本周波数（例えば、１３．５６ＭＨｚ）で保護されている構内のエリアに電磁波が転送される商品監視技術に関するものであり、本装置１００により放出された電磁的な放射の受信又は探知により非認証された物品の存在は感知される。この放出された電磁的な放射には、保護されている構内でラベル又はフィルムを適法に除去するために非活性化されないか若しくは変調される状況において、物品に付着され又は埋め込まれている本装置を備えるセンサ・エミッターの構成要素、ラベル、又はフィルムから再放射される第２高調波又はそれに続く高調波の周波数を有する電波が含まれ得る。
【００６６】
結論／要約
［0069］このように、本発明は、集積化インタポーザを含むＭＯＳ認識装置及びその製造方法、並びにその使用方法を提供する。ＭＯＳ認識装置は、概略的には、（ａ）インタポーザと、（ｂ）インタポーザの第１表面上のアンテナ及び／又はインダクタと、（ｃ）第１表面と反対のインタポーザの第２表面上に設けられた集積回路であって、インタポーザの第２表面と物理的に（そして、種々の実施形態においては、電気的に）接触する最下層を有するものとを備えている。本製造方法は、概略的には、（１）インタポーザの第１表面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）第１面とは反対側にあるインタポーザの第２面に導電性の層を接続するステップとを含む。本使用方法は、概略的には、（i）本装置が検出可能な電磁的な信号を放射するに十分な電流を本装置に発生させ又は誘導するステップと、（ii）検出可能な電磁的な放射を検出するステップと、随意的ではあるが（iii）検出可能な電磁的な放射により転送された情報を処理するステップと、（iv）本装置（又はセンサ）から逆に読み取り装置へ情報を送信又は転送するステップと、を含む。本発明は、従来のＲＦ設備ないしシステム、ＲＦＩＤ設備ないしシステム、及び／又はＥＡＳ設備ないしシステムを用いる標準的な応用及び作動が可能な安価なＲＦタグ及び／又はＲＦＩＤタグを提供する。アクティブな電子部品の製造コストを減少するだけではなく、費用がかかると共にスループットが低い接続ステップの数を減らし、インダクタ／キャリアに比較的安価で且つ比較的低い正確性で取り付けされるインタポーザ上に回路を直接印刷するか又は他の方法で形成することで、安価なタグを製造することができる。
【００６７】
［0070］本発明の斬新な構成要素は、（i）インタポーザ基板上に回路を製造／処理するステップの直接的な統合、及び／又は（ii）インタポーザキャリア上に直接的に印刷し、その後に金属膜のような安価の基板材料上に又はその基板材料から形成されるインダクタにインタポーザキャリアが低コストで接続されることが含まれ得る。一実施形態において、インダクタはインタポーザより広い面積（そして、このように２以上の次元を有し得る）を有する。そのような直接の製造／処理のステップは、ウェブ加工、連続加工、ロールツーロール加工ないしシート加工、及び従来のフレキシブルで薄いＲＦラベルと共用でき、本タグ製造プロセスにおいてスループットを向上させることができる。インタポーザとインダクタ／アンテナを組み立てるためのピックアンドプレイスプロセスのリゾリューションが低いため、インタポーザ上に直接的に回路の構成要素を製造すると、安価な製造が可能となる。本発明によれば、ＲＦＩＤ製造及び／又はＥＡＳタグ製造と熱的及び化学的に互換可能であり若しくは適切なバリア特性を提供する効果的／安価な装置基板材料を用いることが可能となるが、タグ全体のインタポーザ基板に使用されると高価となり過ぎることがある。
【００６８】
［0071］以上、好適な実施形態に基づき本発明を説明及び解説してきた。しかし、本発明は、上記の実施形態に制限又は限定されず、本発明の要旨を逸脱しない範囲で様々な変更又は修正が可能である。本実施形態は、本発明及び意図された特定の使用に適するように様々に変更された実施形態がいわゆる当業者により最適に実施できるように、本発明の原理及び本発明の実用的な応用を最適に説明するために選択されて記載されたものである。本発明の範囲はこれに関し及びそれらと等価な特許請求の範囲により定義されるものであることを意図している。
【図面の簡単な説明】
【００６９】
【図１】インタポーザ上に従来の半導体チップを取り付けるプロセスを含む従来のＲＦＩＤタグの製造方法の各ステップを示す図である。
【図２】好適な実施形態に係る集積化インタポーザを有するＲＦＩＤタグ／装置の製造方法の重要な各ステップを模式的に示す図である。
【図３】好適な実施形態に係るＲＦＩＤタグ／装置のインタポーザ基板上に集積回路を製造するための重要な各ステップを模式的に示す図である。
【符号の説明】
【００７０】
１００…タグ前駆体、１１０…集積回路、１３２…インタポーザ、１３４，１３６…パッド、１５０…アプリケータシート（適用体シート）、１５２…アンテナ／インダクタ、２１０…インタポーザ、２２０ａ，２２０ｂ…バリア材料層、２３０…ゲート金属層、２３２，２３４…インタコネクタ、２３５…レジスト層、２５０…半導体層、２５２ａ，２５２ｂ…Ｓｉコンタクト層、２６０…中間層、２６２…ビア、２７０…Ｓ／Ｄ層、２７２，２７４，２７６，２７８…Ｓ／Ｄ構造、２８０…インタコネクタ金属構造体。
【発明の分野】
【０００１】
［0001］本発明は、センサ、電子商品監視（ElectronicArticleSurveillance：ＥＡＳ）タグないし装置、高周波（Radio Frequency：ＲＦ）タグないし装置、及び／又は、ＲＦ認識（ＲＦＩＤ）タグないし装置の分野に関するものである。特に、本発明の実施形態は、ＥＡＳ、ＲＦ及び／又はＲＦＩＤの構造に関し、また、それらの製造及び／又は生産のため方法に関する。その結果、本発明は、基板、ＲＦフロントエンド又はＲＦフロントエンドのサブセット、メモリ及びロジック回路を備えるＲＦＩＤ（又はＥＡＳ）タグを生産するための安価なプロセスを提供することができる。
【背景の説明】
【０００２】
［0002］遠隔的に電力が供給される電子装置及び関連システムは公知である。例えば、「Proximity Detecting Apparatus」と題するGeiszlerらの米国特許第５，０９９，２２７号には、電磁的な結合を利用し遠隔電源から電力を得て、その後に電磁的な結合及び静電気的な結合を利用して、通常遠隔電源と共に配置される受信機に記憶データを伝送する遠隔電力供給装置が開示されている。一般に、そのような遠隔的に電力が供給される通信装置はＲＦＩＤタグとして知られている。
【０００３】
［0003］ＲＦＩＤタグ及び関連システムは多くの用途を有する。例えば、ＲＦＩＤタグは、保護区域又は建物を護る自動ゲート監視の用途において身元証明にしばしば利用される。これらのタグは通常、アクセス制限カードの形態をとる。ＲＦＩＤタグに記憶された情報により、保安区域又は建物をアクセスしようとするタグ所有者が認識される。以前の自動ゲート監視の用途においては、概して、建物に接近する者は、そのシステムにより認識カード又はタグから情報が読み取られるように、認識カード又はタグをシステムの読取り機に挿入するか又は通す必要があった。新しいＲＦＩＤタグシステムにおいては、高周波数データ送信技術が利用され、短距離で認識タグが読み取られるため、読取り機に証明タグを挿入するか又は通す必要がない。最も典型的には、ユーザは建物又は区域を保護するセキュリティシステムに連結されている基地局付近で単にタグを持っているか又は置く。基地局は励磁信号をタグに送り、そのタグに入っている回路に電力を供給する。その回路は励磁信号に応答して、タグから記憶情報を基地局に伝達し、基地局はその情報を受け取って解読する。その後、その情報はセキュリティスステムにより処理され、アクセスが適切であるか否かが判断される。また、ＲＦＩＤタグは、所定の方法で適切に変調された励磁信号により、遠隔的に書き込まれ得る（例えば、プログラムされ及び／又は非活性化され得る）。
【０００４】
［0004］従来のＲＦＩＤタグ及びシステムの中には、遠隔的に電力を遠隔装置に供給すると共に遠隔装置を励磁システム及び受信システムに繋げるため、主として電磁的な結合を利用するものもある。励磁システムは、遠隔装置に電力を供給すると共にその装置が記憶情報を含み得る信号を転送するようにさせる電磁的な励起信号を生成する。受信機は、遠隔装置により生成された信号を受信する。
【０００５】
［0005］より基本的に、ＲＦＩＤタグの回路は、概して、下記の一部又は全部の機能を実行する。
１．読取り機の電磁場からＲＦエネルギーの吸収
２．チップに電力を供給するＤＣ信号へのＲＦ信号の変換
３．読取り機からのＲＦ信号において得られる入力クロック信号、入力タイミング信号及び／又は入力命令信号をＲＦ信号に復調
４．状態機械決定作製・制御ロジック（state machine decision making and control logic）が入力命令又はプリセット命令に基づいて作動
５．メモリアレイ又は他のソース（例えば、センサからの出力）からのデジタル形式のデータのカウンタ又はレジスタに基づく読取り
６．記憶要素（例えば、メモリ）（同様に、例えば、予め決定された使用回数（例えば、交通チッケットにおいて）を数えるように及び／又はセンサから読取り機に情報を中継するように構成されているようなＥＡＳ不揮発メモリ）が読取り機に読み取られ、及び／又は、セキュリティ認証に用いられるＩＤコードまたはその他の情報を記憶
７．タグの読取り機に転送するためにタグのアンテナに返送される符号化されたデータ、タイミング信号、又はその他コマンドの変調
【０００６】
［0006］一方、ＥＡＳタグの回路によれば、これらのステップ及び／又は機能のうちの一部を除去することができる。例えば、ロジックに基づく周波数分割型ＥＡＳは、特有の低調波信号が読取り機に返送されるように、タグのアンテナを変調する内部のロジックディバイダに電力を供給するために、基本的なＲＦエネルギーを得る（例えば、英国特許出願公開第２０１７４５４号明細書参照）。低調波信号は、（キャリアの高調波のような）他のノイズ発生源から容易に区別でき、有効なＥＡＳ信号を生成する。米国特許第４，６７０，７４０号明細書に開示されているように、ある場合には、半導体装置から生じる非線形効果を用いることで、ことをより単純化することができる。後者のように、半導体ダイオード又はバラクタにおける非線形効果を用いると、中間のＲＦからＤＣへのパワー変換又はロジック処理なしに、読取り機により検出可能な低調波信号を生成することができる。
【０００７】
［0007］図１の（Ａ）に示されるように、従来のウェーハに基づく工程により製造されるウェーハ１０を複数のチップ２０に切断する工程と、次にチップ２０をアンテナ又はインダクタ／キャリアシート（エッチング、切断又は印刷がされた金属アンテナ、誘導器コイルその他の伝導性の機構を含む）に配置する工程、又は図１の（Ｂ）に示されるようにインタポーザストラップ（又はキャリア）４０上に配置する工程とを含み得るプロセスにより従来のＲＦＩＤタグは形成され、その後、インタポーザストラップ４０は支持フィルム５０上のインダクタ／アンテナ５２に取り付けられ得る。このプロセスには、ワイヤボンディング、異方性の伝導性エポキシボンディング、超音波ボンディング、バンプボンディング又はフリップ-チップ方法により電気的に相互接続をさせる技術のみならず、接着剤によるボンディングなどの種々の物理的な接合技術も含まれ得る。接合プロセスには通常、加熱、時間の経過、及び／又はＵＶ照射が含まれる。チップ１個当たりのコストを低減するため、Ｓｉチップ２０が、通常できるだけ小さく（＜１ｍｍ）作られるので、チップ２０上の電気的な接触のためのパッド構成要素は比較的小さくてもよい。これは、高速度の機械的な作業であっても、配置作業には比較的高精度であることが求められることを意味する（例えば、所望位置の５０ミクロン以内に配置されることが通常求められる）。
【０００８】
［0008］全体的には、分離されたチップをピッキングし、そのチップがボンディングされるべきインタポーザ、アンテナ、インダクタ又はキャリア上の適切な位置にチップを移動させ、適切な位置に正確に配置し、物理的及び電気的なインタコネクションを形成するプロセスは、比較的時間及び費用がかかるプロセスとなり得る。中間物のインタポーザを用いるプロセスの場合には、最初にインタポーザキャリア４０のウェブロールにチップ２０を取り付けると、インタポーザキャリアが狭い間隔で配置されており、かつ、流体的自己組立プロセス（fluidic self-assembly）又はピンベッド（pin bed）取付プロセスのように他の新規な接合作業を容易に行うことができるため、作業は迅速に又は同時に行われることができ、コスト及びスループット面において有利となる。クリンピング（圧入）又は伝導性の粘着剤を用いた取付け（チップをインダクタ基板に直接的に集積化する場合において、ピックアンドプレイス（pick-and-place）及び／又はワイヤボンディングに基づくプロセスと比較すると、従来のストラップに多少機能的に類似する）のような高スループット・低リゾリューションの接続作業が可能となるように、キャリア４０は概して、チップ２０からキャリア４０上の他の位置における比較的大きく及び／又は広い区分エリアまでの電気的なパス（例えば、３４又は３６）を備える。商業上入手できる設備及び材料（Muhlbauer TMA6000又は類似のもの）を基準に、ある場合には、ストラップに適切な低リゾリューションの取付プロセスは約０．００３ドル以下のコストで実行され得る。電気的な接続が他の位置に形成されているインダクタ（図示せず）に、キャリア４０はその後に接続される。必要なスタブ、バンプその他のインタコネクタを、より大きいインダクタ／キャリア基板上で従来の方法（例えば、ワイヤーボンディング）を用いて実行すると、高価となり不利となるので、インタポーザを用いるプロセスはフリップーチップ又はバップボンディング手法と比較しても有利である。
【０００９】
［0009］品目レベルで小売し、また低コスト化、高容量化させるため、ＲＦＩＤタグの価額を０．０１ドルまで抑えるには、安価な基板、安定で且つ有効なアンテナ、ＲＦフロントエンド装置、及び高リゾリューションでパターニングされたロジック回路を組み込んだ（そして、適切に集積化した）タグの構造及びプロセスが必要である。
【発明の概要】
【００１０】
［0010］本発明の実施形態は、集積化インタポーザを有するＭＯＳ ＲＦ装置及び／又はＲＦＩＤ装置、センサ、又はタグ、並びにその製造方法及びその使用方法に関する。ＭＯＳＲＦ装置及び／又はＲＦＩＤ装置は、概して述べるならば、（ａ）インタポーザと、（ｂ）インタポーザ上のアンテナ及び／又はインダクタと、（ｃ）アンテナ及び／又はインダクタ以外の位置においてインタポーザ上に設けられた集積回路であり、インタポーザの表面と物理的に接触する最下層を有するものとを備えている。
【００１１】
［0011］本発明に係る製造方法は、概して述べるならば、（１）インタポーザの表面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）導電性の層をインタポーザに接続するステップとを含む。代替的に、本発明に係る製造方法は、（１）インタポーザ表面上に集積回路の最下層を形成するステップと、（２）最下層上に集積回路の次続の複数の層を形成するステップと、（３）インタポーザに接続されている機能的な層から導電性を有する構造を形成するステップとを含んだものとしてもよい。
【００１２】
［0012］本発明に係る使用方法は、概して述べるならば、（i）本発明に係る装置が検出可能な電磁的な信号を放射し、反射し又は変調するに十分な電流を本装置に発生させ又は誘導するステップと、（ii）検出可能な電磁的な放射を検出するステップとを含み、さらに、任意であるが、（iii）検出可能な電磁的な放射により転送された情報を処理するステップを含む。また随意であるが、本使用方法は、本装置（又はセンサ）から逆に読取り装置へ情報を送信又は転送するステップを更に含んでもよい。
【００１３】
［0013］非常に安価なＲＦＩＤタグを製造するための一つの実現可能な方法としては、ウェブ供給型又はシート供給型のプロセスにおける印刷技術を用いることが可能である。印刷技術は、材料活用（例えば、追加又は準追加的な処理）を増やすことができ、堆積ステップとパターニングステップとを結合することができ、また設備及びその設備の管理費用も低廉であるため、コスト面において潜在的な有利性を有する。更に、スループットの高い従来の印刷プロセスは、フレキシブル基板（例えば、プラスチックシート又は金属膜）に適用され得るため、様々な分野（用途）においてタグの利用を増大させる。材料の効率化を向上させると共に追加的な処理を行う方法によると、処理されたインタポーザ（又は使用される場合にはチップ）の単位面積あたりのコストを低減することができ、その結果、安価な取付プロセスを可能としたり、アクティブ回路を有するパッシブ装置の集積化を可能としたりする。更に、例えば、読取り機の検索信号に対して特有の認識コード及び／又は特有の反応時間遅延がそれぞれのＲＦ装置に与えられている場合には、印刷のようなマスクレスプロセスにより、ＲＦ装置を容易にカスタマイズさせることができる。
【００１４】
［0014］更に、アンテナ又はインダクタ構造のそれ自体の上に回路を直接的に印刷することができれば、接続ステップ及びそれに関連するコストを無くすことができる。この方法は、チップのサイズを小さくすることで（より小さなチップの取付けに関するコストが増大するため、この方法は直接接続されたシリコンＲＦＩＤタグに対する自己制限となるかもしれないが）チップコストを減らす従来の半導体ウェーハコスト削減方法とは異なる。しかし、広く利用可能ではなく、あるいは商業的に入手可能ではないプロセス、手段及び／又は材料の進歩により、完全に印刷されかつ領域制限のないＲＦＩＤタグはさらに有利となる。ここで概説された“集積化インタポーザ”方法は、単位面積当たりのコストが低いディスプレイ処理と印刷との組み合せを考慮したものである（例えば、０．３５ミクロンのＳｉチップ処理コストは、現在約２５ドル／ｉｎ2であり、従来のディスプレイ用ポリシリコンの処理コストは０．５０ドル／ｉｎ2〜０．９０ドル／ｉｎ2であり、印刷に基づく処理コストは０．５０ドル／ｉｎ2未満であると予想される）。
【００１５】
［0015］インタポーザに基づくプロセスを用いると、一部又は全部の従来の薄膜ディスプレイ処理及び光電材料の加工が可能となる。光電材料の加工には、膜、シート及び／又は他のフレキシブル基板上に高度に発展したロールツーロール（roll-to-roll）方式で無機半導体層、絶縁体層又はその他の層を製造するプロセスが含まれる。単一層に対し、そのプロセスに対するコストは、約０．０１ドル／ｉｎ2以下に抑えることができる。従って、そのような加工方法に関するコストは、インタポーザが相対的に小さい（２５ｍｍ２程度）場合には適用可能であるが、インダクタ又はアンテナ基板の全体（すなわち、１００ｍｍ２以上）が処理されなければならない場合には適用が困難であると予想される。この加工方法を用いると、低リゾリューションでインタポーザを付着する方法を用いる場合にかかるコスト（０．００３ドル）より更にコストを削減することができ、ディスプレイ及び光電池型の加工装置それ自体を用いて（また、代替としては、印刷ＲＦＩＤタグのための完全な手段及び／又は材料の進歩を待つことなく、全ての製造プロセスを可能とする印刷ステップと組み合わせることで）有効にＲＦＩＤタグを製造することができる。しかし、最終的には、そのような処理は、スプールに基づく印刷プロセス及び／又はロールツーロール印刷プロセスを含み、安価な装備コスト、高いスループット（数百ｍ２／ｈｒ）、材料の使用効率の向上及び／又は処理ステップの減少により、製造コストを更に低くすべきである。
【００１６】
［0016］本発明は、従来のＲＦ設備ないしシステム、ＲＦＩＤ設備ないしシステム、及び／又は、ＥＡＳ設備ないしシステムを用いて標準的な応用及び作業が可能である安価なＲＦタグ及び／又はＲＦＩＤタグを有効に提供する。アクティブな電気部品の製作コストを削減するだけではなく、高費用及び／又は低スループットの接続ステップの数を減らすことにより、比較的低精度でかつ比較的安いコストでインダクタ／キャリアに接続されるインタポーザ上に回路を直接的に印刷する方法又は他の方法で回路を形成することによって、安価なタグが生産され得る。以下、適切な実施形態を詳細に記述し、本発明のこれら及び他の利点を明確にする。
【好適な実施形態の詳細な説明】
【００１７】
［0020］以下、添付図面に描かれている例である本発明に係る好適な実施形態について詳細に説明する。本発明を好適な実施形態に結び付けて説明するが、これらの実施形態は発明をその実施形態に限定するよう意図されたものではない。また、本発明は、代替品、変更品及び均等物を包含するように意図されており、これらは添付の特許請求の範囲により定義されるような本発明の精神及び範囲に含まれ得る。更に、以下の本発明の詳細な説明において、種々の具体的な詳説は、本発明の完全な理解を提供するため提示されている。しかし、本発明がこれらの具体的な詳説がなくても実施され得ることはいわゆる当業者にとって自明であろう。他の場合としては、本発明の態様が不必要に不明確にならないように、公知の方法、手順、構成要素及び回路は詳細に説明していない。
【００１８】
［0021］便宜上及び単純化のため、文脈が他の意味を指していない限り、“結合する” “取り付ける”及び“接続する”は直接の又は間接の結合、取付け又は接続を意味する。これらの用語は、ここで互いに入れ替えることができるが、その技術分野における既知の意味を表す。また、便宜上及び単純化のために、“ＲＦ”、“ＲＦＩＤ”及び“認識”は、装置の意図された用途及び／又は機能、或はタグの意図された用途及び／又は機能に応じて互いに入れ替えることができ、ここでの“タグ”又は“装置”は、ＲＦセンサないしＲＦＩＤセンサ、ＲＦタグないしＲＦＩＤタグ、又はＲＦ装置ないしＲＦＩＤ装置（ＲＦ及び／又はＲＦＩＤのセンサ、タグ及び／又は装置）のいずれかを示すために用いることができる。更に、“集積回路”という言葉は、複数の導体、半導体及び絶縁体の薄膜から形成される複数の電気的にアクティブな装置を含む単体構造を言うが、機械的に接続される別個の要素（チップ、ワイヤーボンドないし導線、インタポーザ、又はアンテナないしインダクタのような要素）又は本質的に粘着性の機能を有する材料は概して含まない。更に加えて、“物品”“物体”及び“品物”の用語は互に入れ替えることができ、その用語のうちのいずれかが用いられると、他の用語も包含される。本願において、ある構造又は機構の“主面”は、少なくともある程度構造又は機構の最大軸により定義される面をいう（例えば、構造が円形であって厚さより大きい半径を有する場合には、半径方向の面がその構造の主面となる）。
【００１９】
［0022］本発明は、（ａ）インタポーザと、（ｂ）インタポーザ上のアンテナ及び／又はインダクタと、（ｃ）アンテナ及び／又はインダクタ以外の位置においてインタポーザ上に設けられた集積回路であって、インタポーザの表面と物理的に接触する最下層を有するものとを備えるＲＦセンサ、ＲＦ監視装置及び／又はＲＦＩＤ装置に関する。種々の実施形態において、集積回路は、薄膜トランジスタ、ダイオード、任意のコンデンサ及び／又は抵抗器、並びに当該回路構成要素を相互接続するメタライゼーションを備える。他の実施形態においては、集積回路の一以上の層は、印刷された層又はレーザでパターニングされた層で構成される。
【００２０】
［0023］更なる一態様としては、本発明は、（１）インタポーザ表面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）導電性の層をインタポーザに接続するステップとを含むセンサ、監視装置及び／又は認識装置の製造方法に関する。代替として、本製造方法は、（１）インタポーザ表面上に集積回路の最下層を形成するステップと、（２）最下層上に集積回路の次続の複数の層を形成するステップと、（３）インタポーザに結合されている機能的な層から導電性を有する構造を形成するステップと、を含んでもよい。種々の実施形態において、集積回路の一以上の層は、印刷により又はレーザパターニングにより形成される。一実施形態においては、集積回路の最下層形成ステップには、印刷する工程又はレーザパターニングをする工程が含まれる。
【００２１】
［0024］より更なる一態様としては、本発明は、（Ａ）品物又は物品に付着又は結合されている本実施形態にかかる監視装置及び／又は認識装置が、検出可能な電磁的信号を放射し、反射し又は変調するに十分な電流をその装置に発生させ又は誘導するステップと、（Ｂ）検出可能な電磁的な放射を検出するステップと、（更には、随意的に（Ｃ）検出可能な電磁的な放射により転送された情報を処理するステップと）を含む品物又は物品の検出方法（読取り方法）に関する。選択的に、本実施形態に係る使用方法は、本装置（又はセンサ）から逆に読取り装置へ情報を転送又は送信するステップを更に備えてもよい。本実施形態に係る発明を、種々の観点において、模式的な実施形態と共に以下に具体的に説明する。
【００２２】
典型的なＭＯＳ ＲＦＩＤタグ／装置
［0025］本発明の一態様は、（ａ）インタポーザと、（ｂ）インタポーザ上のアンテナ及び／又はインダクタと、（ｃ）アンテナ及び／又はインダクタ以外の位置においてインタポーザ上に設けられた集積回路であって、インタポーザの表面と物理的に接触する最下層を有するものと、を備えるＲＦＩＤ装置に関する。これにより、基板（例えば、インタポーザ）、インダクタ／アンテナ及び現代のＲＦＩＤの基準通りに十分に作動可能なＲＦフロントエンド（又はＲＦフロントエンド及びロジック回路のサブセット）を備える安価なＲＦＩＤ（又はＥＡＳ）タグ（センサ、環境におけるある種の外的な変化［例えば、温度、センサが取り付けられている構造又は表面の伝導度、及びその他］の結果として概して変化する信号変調機構（activities）及びアクティブなＲＦＩＤ装置を更に備え得る（例えば、ボード上に設けられた電池を有するタグ））を提供する。
【００２３】
［0026］無機材料に基づく印刷電子部品（例えば、レーザ印刷によるナノクリスタル）は、基板（例えば、金属膜）とレーザ処理される次続の層との間に適切な熱隔離層／障害層が挿入されていれば、高温ポリイミド又は金属膜のようなある種のフレキシブル基板上に形成され得ることは分かっている。このように、本実施形態に係る発明は、（少なくとも部分的に）印刷されたフレキシブルなＥＡＳタグないし装置、ＲＦタグないし装置又はＲＦＩＤタグないし装置において、そのような材料を基板又はインタポーザとして有効に使用し得る。
【００２４】
［0027］安価なＲＦ回路を生産するために、インタポーザは、従来の薄膜プロセス及び／又はエマージング（emerging：発現）プロセス若しくは最新技術の印刷プロセスを用いる、高い費用効率で処理され得るサイズを概して有する。集積回路は、ポリイミド、ガラス／ポリマーラミネート、高温ポリマー又は金属膜のようなフレキシブルなインタポーザ基板上に形成されることができ、そのような基板のすべては一つ以上のバリア層を更に備えてもよい。そのようなインタポーザ基板は、同様のサイズの従来のＳｉチップより実質的に安価である（しかし、約０．０１ｃｍ２以下の面積を有し得る従来のＳｉのＲＦＩＤチップに対比して、通常のＲＦＩＤインタポーザは、典型的に１ｃｍ２オーダの面積を有する）。
【００２５】
［0028］インタポーザ基板としては陽極処理されたＡｌ膜、Ａｌ／Ｃｕ膜、ステンレススチール膜又は類似の金属膜を用い、ＩＣ共振コンデンサや大容量記憶装置のための絶縁体、電極及びインタコネクタとしてはインダクタを用い、ダイオード、ＭＯＳ装置若しくはＦＥＴのための電極として又はＷＯＲＭ／ＯＴＰとしては失活性又は他のメモリ記憶要素を用いることが有効であろう。そのような基板の例は、米国特許第１０／８８５，２８３号明細書及び同第１１／１０４、３７５号明細書に開示されている（それぞれ、Attorney Docket No．ＩＤＲ０１２１及びNo．ＩＤＲ０３１２）。従って、種々の実施形態において、アンテナ及び／又はインダクタはインタポーザの第１表面上に設けられ、集積回路は第１表面と反対側のインタポーザの第２表面上に設けられる。
【００２６】
［0029］而して、本発明は、（ａ）インタポーザと、（ｂ）インタポーザの第１表面上のアンテナ及び／又はインダクタと、（ｃ）第１表面と反対側のインタポーザの第２表面上に設けられた集積回路であって、インタポーザの第２表面と物理的に（そして、種々の実施形態においては、電気的に）接触する最下層を有するものとを備える認識装置に関し得る。一実施形態において、集積回路は一以上の印刷層を含む。印刷層は、半導体層、中間誘電層、金属インタコネクタ層及び／又はゲート金属層を備えていてもよい。
【００２７】
［0030］概して、集積回路は、
ゲート金属層と、
一以上の半導体層（例えば、トランジスタのチャネル層と、ソース／ドレイン端子層、及び／又は、より低濃度又は高濃度でドープされた一以上のダイオード層）と、
ゲート金属層と半導体層との間のゲート絶縁体層と、
一以上のコンデンサ電極（それぞれコンデンサ電極が、別のコンデンサ電極と概して容量結合されており、当該別のコンデンサ電極は更にその集積回路の一部であるか又は共に集積されていてもよく、或はインタポーザ又はアンテナ／インダクタ層の一部であってもよい）と、
ゲート金属層、ソースとドレインの端子、及び／又は最上に位置するダイオード層ないしコンデンサ電極と電気的に連通されている多数の金属伝導体と、
金属伝導体と半導体層との間の中間誘電層と、
を備え得る。集積回路は、一以上の抵抗器を更に備えてもよく、その一以上の抵抗器は金属及び／又は低濃度ないし高濃度でドープされたポリシリコンを含み得る。一実施形態において、集積回路には、ゲート金属層、複数の半導体層（ソース端子層／ドレイン端子層と接触しているトランジスタのチャネル層）、ゲート金属層とトランジスタのチャネル層との間のゲート絶縁体層、及びゲート金属層やソース端子やドレイン端子に電気的に連通している複数の金属層が含まれる。以下、ＭＯＳＲＦＩＤタグ／装置の典型的な製造方法に応じた集積回路の典型的な層を、より具体的に説明する。
【００２８】
［0031］インタポーザは、フレキシブル材料を含み、この材料は、比較的高温の処理（例えば、３００℃、３５０℃、４００℃、４５０℃以上、又は５００℃、６００℃又は１０００℃までの温度であり、概して機械的な及び／又は電気的な特性を殆ど低下又は減少させない温度での処理）に耐えるように適用され得る。例えば、インタポーザは、薄い（５０〜２００ミクロン）ガラスシート又はスリップ、ガラス／ポリマーラミネート、高温ポリマー（例えば、ポリイミド、ＰＥＳ〔polyethersulfone〕、ＰＥＮ〔polyethylene naphthalate〕ＰＥＥＫ〔polyether ether ketone〕等）、又はアルミニウム若しくはステンレススチールのような金属膜を含み得る。材料にもよるが、典型的な厚さは概して、約２５μｍから約２５０μｍまでの範囲内である（例えば、約５０μｍから約１００μｍまで）。
【００２９】
［0032］アンテナ及び／又はインダクタは、アンテナ、インダクタ、又は両方を含んでもよく、それに接続されているコンデンサ電極又はそれと共に集積されているコンデンサ電極を更に含んでもよい（２００４年７月６日及び２００５年４月１１日にそれぞれ出願された米国特許出願第１０／８８５，２８３号明細書及び同第１１／１０４，３７５号明細書を参照）。概して、アンテナ及び／又はインダクタは金属からなる。一実施形態においては、その金属は、膜として商業的に入手可能なもの（例えば、アルミニウム、ステンレススチール、銅、又はこれらの合金）であってもよい。そのような場合（金属膜で作られたアンテナ及び／又はインダクタが一方に作られており、さらに集積回路はこれに対してインタポーザの反対側にあるとき）においては、ＲＦＩＤ装置及び／又はＥＡＳ装置（後述の説明参照）の製造方法は、金属膜又は電気的にアクティブな集積回路（例えば、トランジスタ又はダイオード、しかし、必ずしも電極又は電極板として金属膜を用いるコンデンサである必要はない）の下（すなわち反対側）に位置する一以上の金属の部分を除去するステップを更に含んでもよい。
【００３０】
［0033］アンテナ及びインダクタのいずれをも含む一実施形態においては、当該インダクタは、整調用インダクタとして機能し得る（例えば、米国特許出願第１１／１０４，３７５号明細書参照）。従って、アンテナ及びインダクタを形成する金属は、連続的なものでなくてもよく（すなわち、電気的に断線部分を含んでもよい）、本発明による監視装置及び／又は認識装置は、第１コンデンサ電極板と連結される第１（外側の）インダクタと、第２コンデンサ電極板と連結される第２（内側の）インダクタと、第１（外側に）インダクタ上の絶縁体層と、第２（内側の）インダクタと、第１及び第２のコンデンサ電極板とを備えることができ、第１絶縁体層は、第１及び第２（例えば、外側と内側の）インダクタのそれぞれの先端をその中に露出する穴を有する。代替的な実施形態においては、コンデンサ電極板は直線状でも非直線状でもよく、監視装置ないし認識装置は、第１及び第２の直線状のコンデンサ電極板にそれぞれ結合される第１及び第２の非直線状のコンデンサ電極板を絶縁体層上に更に備えても良い。
【００３１】
［0034］本実施形態に係る装置は、絶縁体フィルム２０の反対側となるインダクタ１１０の表面上に支持層及び／又は裏張り層（図示せず）を更に備えてもよい。支持層及び／又は裏張り層は一般的であり、ＥＡＳ及びＲＦＩＤ分野においては公知である（例えば、米国特許公開公報第２００２／０１６３４３４号明細書並びに米国特許第５，８４１，３５０号明細書、同第５，６０８，３７９号明細書及び同第４，０６３，２２９号明細書参照）。概して、そのような支持層及び裏張り層は、（１）探知又はモニターされる物品上にタグ／装置の取付け又は配置のための粘着性の表面、及び／又は（２）そのタグ／装置のためのいくつかの機械的な支持を提供する。例えば、本実施形態に係る装置は、認識ラベルまたは価格タグ（値札）の後ろに添付され、さらに従来のＲＦＩＤシステムで適切に使用されるラベル又はタグの形をなすために、認識ラベル又は価額タグの反対側の装置の表面上に粘着性物質がコートされているか又は配置されている（選択的に、ラベル又はタグが使用可能となるまで従来のリリースシートに覆われている）ことが好ましい。
【００３２】
ＭＯＳタグ／装置の典型的な製造方法
［0035］一態様において、本発明は、（１）インタポーザの表面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）概ね集積回路以外の位置においてインタポーザに導電性の機能層を接続するステップとを含む認識装置の製造方法に関するものである。代替として、本実施形態に係る製造方法は、（１）インタポーザ表面上に集積回路の最下層を形成するステップと、（２）最下層上に集積回路の次続の複数の層を形成するステップと、（３）インタポーザから（例えば、インタポーザが、金属膜のような導電性の金属を含む場合）又はインタポーザに接続されている機能的な層から（例えば、インタポーザが、上面に陽極酸化された酸化層が形成又は成長されているメタル層のような、導電性の材料と電気的に不活性の材料とのラミネートを含む場合）導電性を有する構造を形成するステップと、を含んでもよい。このように、本実施形態に係る製造方法によれば、高い費用効率でＲＦＩＤ装置を製造することができる。
【００３３】
［0036］以下、図２の（Ａ）〜（Ｂ）を参照して、本実施形態に係るＲＦＩＤ装置の第１の典型的な製造方法を説明する。図２の（Ａ）は、パッド１３４及び１３６、並びに集積回路１１０を上面に有するインタポーザ１３２を含むタグの前駆体１００を示す図である。概して、集積回路１１０は、インタポーザ１３２の第１主面上に形成される。２００４年７月６日及び２００５年４月１１日にそれぞれ出願された米国特許出願第１０／８８５，２８３号明細書及び同第１１／１０４，３７５号明細書において開示されている技術を主として用いて、集積回路１１０は印刷された無機回路として実現され得る。この方法を用いる“ボトムゲート型”装置の形成における典型的なステップは、以下に説明されており、そのステップの部分的な断面図は図３の（Ａ）〜（Ｈ）に描かれている。
【００３４】
［0037］次に、図１の（Ａ）のパッド３４及び３６の形成プロセスと同様に、集積回路１１０が形成されているインタポーザ１３２の表面と同一の表面上にパッド１３４及び１３６を形成する。しかし、図２の（Ａ）の典型的なプロセスにおいては、概略的に、複数の穴又は複数のビアが、集積回路１１０の最上の誘電層（パッシベーション層として知られている）に存在し、集積回路１１０に存在する複数の回路構成要素との電気的な連通を可能にする（概して、上層のメタライゼーション又はインタコネクト。例えば、図３の（Ｇ）〜（Ｈ）及び次の説明参照）。基本的に、パッド１３４及び１３６は図１の（Ａ）のパッド３４及び３６と同様の機能を果たす。
【００３５】
［0038］次に、パッド１３４及び１３６と集積回路１１０とが形成されている面の反対側のインタポーザ１３２の主面上に、複数の穴又は複数のビアが形成されてもよい。概して、そして図２の（Ａ）に示すように、パッド１３４及び１３６の表面を露出すると共にアンテナ／インダクタ１５２の端子と電気的に接続を可能とするインタポーザ１３２を貫通する一つの穴又はビアが存在する。概して、スループットが比較的高くかつリゾリューションが比較的低い取付方法（チップ２０をインダクタ基板４０に接続するため用いられるピックアンドプレイス作業又はワイヤーボンディングプロセスと比較した場合；図１の（Ｂ）参照）により、アンテナ／インダクタ１５２の一つの端子とそれに対応するパッドとの容易なコンタクトを可能とする位置に各穴／ビアは存在し、またそれを可能とする面積を各穴／ビアは有する。図２の（Ｂ）に示すように、インダクタ及び／又はアンテナ１５２（アプリケータシート１５０上に結合されているか又は配置されている）がインタポーザ１３２に付着又は結合されて、インタポーザ１３２内に存在する複数の穴又は複数のビアに対応する位置でパッド１３４及び１３６とアンテナ／インダクタ１５２の複数の端子との間に電気的な接続が形成されるようにする。短時間にわたりアニーリングすることで（更に集積化インタポーザ１３２及びアプリケートシート１５０の反対側の主面に小さい圧力を加えるステップを有してもよい）インダクタ及び／又はアンテナ１５２を集積化インタポーザ１３２に相当に確実に固定することができる。
【００３６】
［0039］ここで述べるプロセスによれば、アクティブな電気部品の製造コストを削減するだけではなく、費用がかかる／スループットが低い接続ステップの数を減らすこことで、タグコストを総合的に減らすことができる。安価なタグは、インダクタ／キャリアに比較的低い精密度で比較的安く結合されるインタポーザ上に、回路を直接印刷するか、他の方法で回路を形成することで生産することが可能となる。この方法は、回路の加工がポリイミド、ガラス／ポリマーラミネート、高温ポリマー又は金属、一以上のバリア層を更に有するすべてのものなどのフレキシブル基板上で行われることができる点において有利となり得る。
【００３７】
［0040］安価なＲＦ回路の生産のため、インタポーザは、従来の又は最新の印刷プロセスだけではなく、従来の薄膜プロセスを用いて高い費用効率で製造可能なサイズを通常有する。これらのプロセスには、スパッタリング、蒸着、ＬＰＣＶＤ、ＰＥＣＶＤ、バスエッチング、ドライエッチング、装置構成要素の直接的なレーザ印刷、いずれかの構成要素又は層のインクジェット印刷、スプレー塗装、ブレード塗装、押出し塗装、フォトリソグラフィー、印刷されたエッチングマスクを用いたいずれかの層のリソグラフィー（レーザ又はインクジェットのような）、オフセット印刷、グラビア印刷、エンボス加工、コンタクトプリント、スクーリングプリント又はこれらの組み合わせ及び／又は他の技術が含まれる。本実施形態に係る集積回路におけるほぼ全ての層は、基本的にはこれらの技術のいずれかにより製造することができる。特に、本発明によれば、印刷により又は印刷と従来のディスプレイ（例えば、フラットパネルディスプレイ）処理との組み合わせのような低コストのプロセスにより、ＲＦＩＤタグ及び／又はＥＡＳタグを安価に製造することが可能となる。後者は、集積回路の製造のための基板としてインタポーザを使用することで、その上にアクティブな材料がブランケット蒸着され得る及び／又は集積回路を製造するために通常利用される設備／プロセスによりその上にアクティブな材料が処理され得る有効領域を減少させることができる。従って、本実施形態に係る製造方法は、例えば従来のディスプレイ処理により、集積回路の一以上の第２層を形成するステップを更に含んでもよい。
【００３８】
［0041］後述の説明から明らかなように、本発明において、アンテナ及び／又はインダクタは、インタポーザの同一側又は反対側に形成することができる。また、連続的なロール又はスプールウェブに基づく基板を処理する設備が、インタポーザ上の本実施形態に係る集積回路の製造のために（また、集積回路を製造した後にアンテナ及び／又はインダクタがインタポーザに接続される実施形態において、アンテナ／インダクタを取り付けるために）に使用され得る。
【００３９】
集積回路の典型的な製造方法
［0042］概して、集積回路は、インタポーザ１３２の第１主面上に直接的に形成される。集積化コンデンサ及び集積化ダイオードを有する「トップゲート」型装置においては、２００５年３月１８日、２００５年８月１１日及び２００６年６月１２日にそれぞれ出願された米国特許出願第１１／０８４，４４８号明細書、同第１１／２０３，５６３号明細書及び同第１１／４５２，１０８号明細書に開示されている技術を用いて、集積回路１１０を、（部分的に）印刷されかつ本質的に無機材料を含む回路として実現することができる。
【００４０】
［0043］ボトムゲート型の装置の形成における典型的なステップについては、以下に説明されており、部分的な断面図として図３の（Ａ）〜（Ｈ）において示されている。２００５年３月１８日、２００４年７月６日及び２００５年４月１１日にそれぞれ出願された米国特許出願第１１／０８４，４４８号明細書、同第１０／８８５、２８３号明細書及び同第１１／１０４，３７５号明細書においても、後述する技術の多くは開示されている。
【００４１】
インタポーザ基板の準備
［0044］図３の（Ａ）に示されるように、インタポーザ２１０は、次の３点が可能なフレキシブル又は非フレキシブル（非可撓性）、電気的にアクティブな又は絶縁性のいずれかの基板を備えてもよい。すなわち、（i）インタポーザ２１０の形成の間にインタポーザ２１０上に形成される集積回路のための及びインタポーザ２１０の接続の間にインタポーザ２１０に取り付けられるＲＦ送信機／受信機のための、物理的な支持を提供することができ、（ii）インタポーザ２１０上に形成される（好ましくは、印刷された）集積回路を有することでき、（iii）インタポーザ２１０を通り抜けて電気的な結合をすることができる（すなわち、インタポーザの一主面上に形成された集積回路とインタポーザの反対側の主面上に取り付けられた受信機／送信機構成要素との間に信号が伝送されるようにするため）前記基板を備えてもよい。このように、インタポーザ２１０は、金属膜（好ましくは、その上に［陽極酸化されたものでもよい］絶縁体膜を有する金属膜）、ポリイミド、薄いガラス又は無機／有機ラミネート基板を備えてもよい。
【００４２】
［0045］好ましくは、インタポーザ２１０は、次の工程前に通常清浄され、バリア材料２２０（二酸化シリコン又は酸化アルミニウムのような）でコーティングされる。コーティングステップには、インタポーザ基板（例えば、金属膜）の表面材料の酸化及び／又は陽極酸化、スピンオン又は流体コートされたバリアフィルム（Honeywell AcuGlass シリーズ又は他の物）の堆積、スパッタリング、CVD、あるいはスプレーコーティングによるインタポーザ基板上へのバリア材料の堆積、又はこれらのいずれかの組み合わせが含まれ得る。図３の（Ａ）に示されるように、バリア材料２２０ａ及び２２０ｂは、インタポーザ２１０の少なくとも二つの主面を覆う。任意であるが、次のステップの前に少なくとも一つのバリア材料層の表面は処理され（例えば、粗くなるか又は活性化される等）及び／又は清浄されるのが好ましい。インタポーザが金属シート又は金属膜を備える場合には、２００４年７月６日、２００５年４月１１日及び２００６年６月１２日にそれぞれ出願された米国特許出願第１０／８８５，２８３号明細書、同第１１／１０４，３７５号明細書及び同第１１／４５２，１０８号明細書に開示されているように、アンテナのコンタクトパッドを分離するため、金属膜のエッチング及び／又は切断を行うことが好ましい。
【００４３】
ゲート及びゲート層のインタコネクタ形成
［0046］図３の（Ｂ）に示されるように、ゲート金属層２３０は、従来のようにスパッタリングによりバリア材料層２２０ａ上に形成することができる。ゲート金属層２３０は、集積回路及び／又は印刷回路において通常使用されるアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、亜鉛（Ｚｎ）等のいずれかの金属、又はＡｌ−Ｔｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ｍｏ−Ｗ、Ｔｉ−Ｗ等のようなこれらの合金、又は窒化チタン、チタンシリサイド、窒化タンタルシ、タンタルシリサイド、窒化モリブデン、モリブデンシリサイド、窒化タングステン、タングステンシリサイド、コバルトシリサイドのような電気的にアクティブな（すなわち、電導性の）合成物を含み得る。ゲート金属層２３０は、通常の厚さを有することが好ましい（例えば、５０ｎｍ〜５０００ｎｍの範囲のいずれかの値であり、好ましくは８０ｎｍ〜３０００ｎｍで、より好ましくは１００ｎｍ〜２５００ｎｍである）。
【００４４】
［0047］その後、レジスト層が、ゲート金属層２３０上に堆積され得る。そのレジスト層は、従来のフォトレジスト又は熱硬化レジストを含むものであってもよく、従来の方法（例えば、スピンコーティング又はインクジェット）でゲート金属層２３０上に堆積又は形成されてもよい。図３の（Ｂ）に示すようにゲート及びゲート面上のインタコネクタ（図示せず、しかし、ゲート金属層２３０から形成されたトランジスタ又は他の回路の構成要素のセル又はアクティブ領域の外部に位置する従来の“ランディング（landing）パッド”の形状をとってもよい）を限定するパターニングされたレジスト層２３５を残すためには、通常の現像液を用いた通常のフォトリソグラフィー又はレーザ光照射によるプリント／パターンリソグラフィー（例えば、レジスト層の一部分に選択的に光を当てて、その後その部分を現像する［レジストがポジかネガかにより、レジスト層内の照射された部分又は照射されなかった部分が除去される］：２００５年８月１１日に出願された米国特許出願第１１／２０３，５６３号明細書参照）が行われ得る。その後、露光されているゲート金属２３０をエッチングし、パターニングされたレジスト層２３５を除去することで、ゲート（例えば、図３の（Ｃ）に示されている２３２及び２３４）及びゲート面上のインタコネクタが形成される。代替方法としては、ゲート層２３０は、メタル前駆体のインクをプリント（例えば、インクジェットで）し、引き続いて後処理をするか及び／又はメタル前駆体層（直接転換［例えば、レーザによる金属への直接転換］又は間接的な転換［例えば、レーザにより金属を含む種へクロスリンクされ、その後に伝導性の金属膜を形成するためのアニーリングをする］の両方を含んでもよい）をレーザパターニングすることにより堆積及びパターニングがされ得る。
【００４５】
ゲート誘電体の形成
［0048］次に図３の（Ｄ）を参照するが、ゲート誘電層２４０（例えば、窒化及び／又は酸化シリコン、アルミニウム等を含む）は、スパッタリング、ＣＶＤ又はその他のブランケット堆積プロセスにより、ゲート及びゲート面上のインタコネクタ２３２及び２３４上に形成される。ゲート誘電層２４０の厚さは、１０ｎｍ〜１００ｎｍの範囲がよく、好ましくは１０ｎｍ〜５０ｎｍで、より好ましくは１０ｎｍ〜４０ｎｍである。
【００４６】
［0049］代替的に、ゲート誘電層２４０は、ゲート面上のインタコネクタ２３２又は２３４上に印刷（例えば、インクジェット又はその他の米国特許出願第１０／８８５，２８３号明細書及び／又は同第１１／１０４，３７５号明細書に開示されている印刷方法）により形成され得る。適切な層の特性及び／又は質は、複数の層を印刷して後処理を行うことで提供することができる。そのような後処理には、印刷された絶縁体前駆材料の酸化、絶縁材料の高密化、絶縁材料のドーピング等が含まれ得る。
【００４７】
［0050］更なる代替方法として、ゲート誘電層は、ゲート金属２３２及び／又は２３４を直接的でかつ通常の熱的酸化又は電気化学的酸化（例えば、陽極的）により、ゲート面上の金属構造２３２及び／又は２３４から形成され得る。ゲート面上の一以上の金属構造は、その上に絶縁体フィルムが形成されることが望まれない場合は、慣例的に（フォトまたはレーザでパターニング可能なレジストで）マスクされ得る。
【００４８】
半導体層の形成
［0051］引き続いて、図３の（Ｄ）に示されるように、半導体層２５０（真性のＳｉを含んでもよく又は低濃度でドーピングされたＳｉを含んでもよい）は、スパッタ、コーティング又はその他のゲートブランケット堆積（例えば、ＣＶＤによる）を用いてゲート誘電層２４０上に形成することができる。半導体層２５０の厚さは、８０ｎｍ〜２０００ｎｍの範囲がよく、好ましくは１００ｎｍ〜１５００ｎｍで、より好ましくは１５０ｎｍ〜１０００ｎｍである。半導体層２５０は、従来のフォトリソグラフィー又はレーザパターニング（２００５年８月１１日に出願された米国特許出願第１１／２０３，５６３号明細書）によりパターニングすることができ、概してトランジスタのチャネルとして機能し得る。
【００４９】
［0052］任意的に、コンタクト層は、従来のマスキング及びイオン注入により半導体（チャネル）層上に形成することができ、或は高濃度でＳｉドーピングされた（ソース／ドレイン）コンタクト層を半導体（チャネル）層２５０上にスパッタリング、コーティング又はその他のブランケット堆積（例えば、ＣＶＤにより）することにより、形成してもよい。その時、ソース／ドレインのコンタクト層がブランケット堆積されていれば、ソース及びドレインのコンタクト構造２５２ａ及び２５２ｂは、従来の平坦化（例えば、研磨（ケミカルメカニカルポリシング）又はレジスト及び非選択的エッチバックのような熱的に平坦化され得る材料の堆積）により形成することが可能であり、シリコンアイランドは、従来のフォトリソグラフィー、熱硬化レジストへのレーザ光の照射又はプリントされた（例えば、インクジェット）レジストのリソグラフィーパターニング後に、ドライ又はウェットエッチングをし、レジストを除去することで形成することができる。ゲート上の高濃度でドーピングされたＳｉ層の部分２５５は、次のプロセスの前には形成されていなくてもよく（例えば、印刷しないことによる）又は除去されてもよい（例えば、フォトリソグラフィー及びエッチングにより、又は層２５２を非定形の層として形成してその後部分２５２にレーザ光を照射（例えば、結晶化のため）せず、結晶化させたシリコンに対し照射されない部分を選択的にエッチングし除去することによる）。
【００５０】
［0053］代替的に、また図３の（Ｅ）に示されるように、半導体層２５０及び高濃度でドープされているＳｉコンタクト層２５２ａ及び２５２ｂは、半導体（例えば、ドープ又はアンドープされたシラン）インクでシリコンアイランドに対応する位置に印刷され得る：例えば、２００４年２月２７日、２００４年９月２４日、２００４年９月２４日、２００４年１０月１日、２００４年１０月８日及び２００５年１０月６日にそれぞれ出願された米国特許出願第１０／７８９，３１７号明細書、同第１０／９５０，３７３号明細書、同第１０／９４９，０１３号明細書、同第１０／９５６，７１４号明細書及び同第１１／２４６，０１４号明細書を参照。概して、高濃度でドープされたＳｉコンタクト層２５２ａ及び２５２ｂが（すなわち、ゲート上に位置する２５５の部分なしで）その上に印刷される前に、半導体層２５０は印刷され、それに続く処理がなされる。印刷後、インクのモルフォロジを変化させる（例えば、乾燥されたインクを少なくとも部分的に結晶化させる）ため、そのインクは乾燥され、硬化され及び／又は熱処理される。熱処理又はレーザ光の照射により、インクのドーパントの一部又は全部を活性化することもできる。印刷は、レジストの堆積及び除去のステップを避けてスループットを向上させるだけではなく、不連続なソース及びドレインコンタクト層２５２ａ及び２５２ｂを直接的に形成することも可能とする。
【００５１】
中間誘電層及びビアの形成
［0054］半導体層及びゲート層から、絶縁体中間層及びビアを形成することは公知である。例えば、図３の（Ｆ）に示されるように、比較的厚い誘電層２６０は、半導体層２５０上（そして、コンタクト層２５２が存在する場合は、その上）に堆積させることができ、その後に従来のフォトリソグラフィー、熱硬化レジストへのレーザ光の照射又は印刷レジストのリソグラフィーパターニングを行い、続いて通常の絶縁体エッチングを行うことでビア２６２を形成することができる。代替として、パターニングされた誘電層２６０（すなわち、その中にビア２６２が形成されている）は、半導体層２５０上に印刷により形成され得る（例えば、ゲート誘電層２４０に関して上述したように、インクジェット法による）。中間絶縁体層２６０の厚さは、例えば０．５μｍ以上がよく、好ましくは１μｍ〜２５μｍ、より好ましくは２μｍ〜１０μｍの範囲内であることが好ましい。
【００５２】
ソース／ドレイン（Ｓ／Ｄ）及び中間層のインタコネクタの形成
［0055］高濃度にドープされた半導体層２５２ａ及び２５２ｂが形成されていない場合には（例えば、図３の（Ｅ）を参照）、Ｓ／Ｄ層２７０は、中間層２６０上及びビア２６２中にスパッタリング、コーティングあるいはその他ブラケット堆積され得る。典型的に、Ｓ／Ｄ層２７０は、高濃度にドープされた半導体層２５２ａ及び２５２ｂと同様に高濃度にドープされた半導体材料を含む。Ｓ／Ｄ層２７０の厚さは、例えば２０ｎｍ〜１０００ｎｍの範囲であればよく、好ましくは４０ｎｍ〜５００ｎｍで、より好ましくは５０ｎｍ〜１００ｎｍである。
【００５３】
［0056］図３の（Ｇ）を参照すると、インタコネクタ金属２８０は、Ｓ／Ｄ層２７０（その中にバイアス２６２を含んでいる）上にスパッタ、コートあるいはさもなければブランケット堆積され得る。インタコネクタ金属２８０は、ゲート金属２３０と同様に、概して金属、合金又は電気的にアクティブな合成物を含み、その厚さは例えば０．５μｍ〜１０μｍの範囲がよく、好ましくは０．７５μｍ〜８μｍで、より好ましくは１μｍ〜５μｍである。インタコネクタ金属２８０は、シリコンを含む層に接触し得るため、インタコネクタ金属２８０は下部のシリコンバリア層（例えば、ＴｉＮのような金属窒化物）を更に含んでいてもよい。
【００５４】
［0057］従来のフォトリソグラフィー、熱硬化レジストへのレーザ光照射又はブランケット堆積されたＳ／Ｄ層及び中間層のインタコネクタ層のインクジェット法によるレジストパターニングにより、Ｓ／Ｄ層及びインタコネクタ金属の範囲を限定し、通常の金属（及び半導体）エッチングにより実際のインタコネクタ金属を形成する。類似の結合はゲート金属に沿って所望の位置に形成され得るが、（例えば、その外側の）シリコンアイランド２５５の位置以外の位置が好ましい（図３の（Ｅ）参照）。
【００５５】
［0058］代替的に、図３の（Ｈ）に示されるように、Ｓ／Ｄ構造２７２〜２７８は、ビア２６２の位置に対応する位置に半導体（例えば、ドープ又はアンドープシラン）インクで印刷することで形成され得る（例えば、米国特許出願第１０／８８５，２８３号明細書及び／又は同第１１／１０４，３７５号明細書参照）。アンドープインクが用いられる場合には、Ｓ／Ｄ構造２７２〜２７８を形成するプロセスは、ドーピング工程（例えば、従来のイオン注入又はイオンシャワードーピング）を更に含み得る。その後、必要であれば、下部の粘着性の層及び／又はシリコンバリア層に加えて、インタコネクタ金属構造体２８０は更に上述のように形成され得る。
【００５６】
［0059］本実施形態に係る製造方法は、集積回路の形成が実質的に完成した後、集積回路及び／又は装置をパッシベーション化（不動態化）するステップを更に含んでもよい（例えば、集積回路上及び、露出され得る程度までインタポーザ又は基板の部分上にパッシベーション又は誘電層を形成するステップなど）。パッシベーション層は概して、水分、酸素及び／又は集積回路又は装置の劣化又は故障を誘発し得るその他の物の侵入を抑制又は防止し、特に更なる工程に際し、装置に相当の機械的な支持を付与することができる。パッシベーション層は、集積回路及び／又は装置の上部の表面を、一以上のポリシロキサンのような無機バリア層、シリコン及び／又はアルミニウムの窒化物ないし酸化物、及び／又は一以上のペリレン、フッ化有機ポリマー又は他のバリア材料のような有機バリア層でコーティングして形成することができる。代替的には、パッシベーション層は、下部にパッシベーション層より低いストレスを有する誘電層を更に備えてもよい。例えば、その誘電層は、ＳｉＯ２（例えば、ＣＶＤＴＥＯＳ）、ＵＳＧ、ＦＳＧ、ＢＰＳＧ等のような酸化物を含むものでもよく、パッシベーション層は窒化シリコン又はシリコン酸窒化物を含むものであってもよい。また、パッシベーション層の厚さは、当該誘電層の厚さより多少大きいのが好ましい。
【００５７】
［0060］本工程において本時点では（又は、集積回路又は装置に物理的又は機械的な支持を与える材料が加えられたいずれかの時点において）、インタポーザの物理的又は機械的に支持する機能は必要なくなっている。従って、集積回路を支持するインタポーザの部分は、全体的に（例えば、インタポーザが電気的に絶縁性を有する場合）又は部分的に除去され得る（例えば、インタポーザが金属膜のように導電性を有する場合には、インタポーザの残部が、アンテナ、一以上のインダクタ、及び／又はアンテナ及び／又はインダクタをビアに電気的に連結する又は［残っている］インタポーザを集積回路又は分離されているワイヤーに通り抜けて接触させるワイヤーを形成し得る）。そのような場合には、最終的な装置、タグ、又はセンサのインタポーザは、誘電体層であってもよく又は集積回路が形成されている金属膜上の表面と同一表面上に形成されている絶縁体であってもよい。
【００５８】
ハイブリッド集積回路
［0061］代替方法としては、タグ前駆体（例えば、集積回路１１０及びパッド１３２〜１３４をその上に有する図２の（Ａ）のインタポーザ）は“ハイブリッド”形状をとってもよい。これにより、例えば、印刷された無機半導体及び／又は導体に基づいたＲＦ“フロントエンド”とともに、比較的に安価で容易に製造でき、かつ比較的に高機能の有機（デジタル）ロジック及び／又は記憶回路ないし従来のＳｉチップに基づく（デジタル）ロジック及び／又は記憶回路とを容易に組み合わせることができる。“ＲＦフロントエンド”という用語は、キャリア周波数又はその付近で作動し及び／又はその周波数を変調するインダクタ、コンデンサ、ダイオード及びＦＥＴを参照し、図２の（Ａ）〜（Ｂ）の“ＩＣ”エリア１１０により示される。これらの構成要素（及び実質的にその構成要素を含むか又は備える回路ブロック）は概して、本来アナログ式（例えば、これらは、アナログ式に又は連続的に機能ないし作動する）であり、相対的に遅いデジタル式のロジック回路より高い性能の装置が要求され得る。
【００５９】
［0062］この“ハイブリッド”式は、有機回路では特に有効に組み合わせられ、材料及び／又は製造のコスト面においてある程度有利となり得る。有機回路は、回路のコントローラ、ロジック及び／又はメモリセクションに適しており、しばしばＲＦ周波数（例えば、１ＭＨz又はそれ未満で）より十分低い周波数で作動する。しかし、有機ＦＥＴ回路は、キャリア周波数（例えば、約１３．５６ＭＨｚ以上）で効果的に作動しないこともあり得る。例えば、適切な整流、リーク、ブレークダウン特性を有する有機材料に基づくダイオードの構造及び製造には、いくつかの証明された難点がある。また、キャリアＲＦ周波数で作動する有効な有機変調ＦＥＴｓ又は有機クロック関連ＦＥＴを実現することも困難であり得る。この場合には、ここで開示されており且つ高機能の印刷無機物から加工できるＲＦフロントエンドを備えるハイブリッド回路及びＲＦフロントエンド（下部に位置する基板又はキャリアとして作動する）上に直接的に加工できる有機ロジック及び／又はメモリ回路は製造することができる。
【００６０】
［0063］このように、本発明は、（１）インタポーザの第１面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）第１面と反対側のインタポーザの第２面に導電性の機能を持つ層を接続するステップとを含む認識装置又はタグの製造方法に関するものである。本発明によれば、基板、ＲＦフロントエンド又はＲＦフロントエンドのサブセット、及びロジック回路を備えるＲＦＩＤ（又はＥＡＳ）タグを安価なプロセスで製造することができる。
【００６１】
ＲＦＩＤタグを読み出す典型的な方法
［0064］本発明は、（ａ）本装置が検出可能な電磁的な放射（好ましくは、印加された電磁場の整数倍又は整数分の一に該当する周波数で）を放射するに十分な電流を本装置に発生させ又は誘導するステップと、（ｂ）検出可能な電磁的な放射を検出するステップと（随意的であるが、（ｃ）検出可能な電磁的な放射により転送された情報を処理するステップと）を更に含む検出エリアにある品物又は物体の検出方法に更に関するものである。概略的に述べると、本装置が振動する電磁場で構成される検出領域にある時、本装置が検出可能な電磁的な放射をするに十分な電流及び電圧が、本装置に誘導される。振動する電磁場は、従来のＥＡＳ設備ないしシステム及び／又はＲＦＩＤ設備ないしシステムにより生成又は発生される。このように、本実施形態に係る使用方法は、（ｄ）本装置（又はセンサ）から読取り装置へ逆に情報を送信又は転送するステップ、又は（ステップ（ａ）前に）検出されるように本実施形態に係る装置を物品又は物体（例えば、ＩＤカード、発送される物品の包装容器等）に付着するか貼るかし、さもなければそのような物品又は物体に本発明を含ませるか又はそのため包装するかするステップを更に含んでもよい。
【００６２】
［0065］本実施形態に係るタグは、ＲＦ電磁場において妨害物を探知する電気的な認識システム及び／又はセキュリティシステムにおいて少なくともある部分が作動するようにデザインされる。そのような電気的なシステムにおいては概して、コントロールされている構内（例えば、小売場、図書館等）を離れるとき物品が通過されるべき入口により定義されるコントロールエリア、又は読み取られるか又は認識されるため物品が置かれるスペースに電磁場が形成される。共振回路を有するタグは各物品に付着され、コントロールされるエリアにおいて、そのタグ回路の存在は、タグを感知し及びタグから得られた情報を処理する受信システムにより感知される（例えば、認可されずに物品から除去されたか否かを判断し、またはそのタグにより標識化されたコンテナの中の物品を確認する）。このような規則により作動する大部分のタグは、一回使用又は使捨てのタグであり、そのため大量でかつ安価で生産できるように設計されている。
【００６３】
［0066］代替として、本実施形態に係るタグは、取り付けられる物体又は物品の特性又は性質が変わることでそのＲＦ信号変調の特性又は性質が変化し得るセンサの形状をとってもよい。例えば、本実施形態に係るセンサは、ステンレススチール（又は他の金属）の物体、構造又は表面に付着され得る。物体、構造又は表面の特性が変わると（例えば、スチールは酸化し、電磁的な特性を有する金属は磁化されるか又は閾値電流が低減し、又は物体又は表面［組成と関係なく］の温度が所定の差又は閾値量だけ変化する）、本センサにより放射され、反射され又は変調されるＲＦ信号の特性又は性質も検知可能な程度に変わる。
【００６４】
［0067］本実施形態に係るタグは、いずれかの商業的なＥＡＳ応用分野及び／又はＲＦＩＤタグ応用分野において、基本的にはそのような応用分野に用いられる周波数の範囲で利用（そして、必要であれば及び／又は可能であれば、再利用）され得る。例えば、本実施形態に係るタグは、以下のテーブルにおいて示されている周波数で、フィールドで及び／又はレンジで使用され得る。
【表１】
【００６５】
［0068］このように、本発明は、基本周波数（例えば、１３．５６ＭＨｚ）で保護されている構内のエリアに電磁波が転送される商品監視技術に関するものであり、本装置１００により放出された電磁的な放射の受信又は探知により非認証された物品の存在は感知される。この放出された電磁的な放射には、保護されている構内でラベル又はフィルムを適法に除去するために非活性化されないか若しくは変調される状況において、物品に付着され又は埋め込まれている本装置を備えるセンサ・エミッターの構成要素、ラベル、又はフィルムから再放射される第２高調波又はそれに続く高調波の周波数を有する電波が含まれ得る。
【００６６】
結論／要約
［0069］このように、本発明は、集積化インタポーザを含むＭＯＳ認識装置及びその製造方法、並びにその使用方法を提供する。ＭＯＳ認識装置は、概略的には、（ａ）インタポーザと、（ｂ）インタポーザの第１表面上のアンテナ及び／又はインダクタと、（ｃ）第１表面と反対のインタポーザの第２表面上に設けられた集積回路であって、インタポーザの第２表面と物理的に（そして、種々の実施形態においては、電気的に）接触する最下層を有するものとを備えている。本製造方法は、概略的には、（１）インタポーザの第１表面上に集積回路の最下層を形成するステップと、（２）集積回路の最下層上に集積回路の次続の複数の層を形成するステップと、（３）第１面とは反対側にあるインタポーザの第２面に導電性の層を接続するステップとを含む。本使用方法は、概略的には、（i）本装置が検出可能な電磁的な信号を放射するに十分な電流を本装置に発生させ又は誘導するステップと、（ii）検出可能な電磁的な放射を検出するステップと、随意的ではあるが（iii）検出可能な電磁的な放射により転送された情報を処理するステップと、（iv）本装置（又はセンサ）から逆に読み取り装置へ情報を送信又は転送するステップと、を含む。本発明は、従来のＲＦ設備ないしシステム、ＲＦＩＤ設備ないしシステム、及び／又はＥＡＳ設備ないしシステムを用いる標準的な応用及び作動が可能な安価なＲＦタグ及び／又はＲＦＩＤタグを提供する。アクティブな電子部品の製造コストを減少するだけではなく、費用がかかると共にスループットが低い接続ステップの数を減らし、インダクタ／キャリアに比較的安価で且つ比較的低い正確性で取り付けされるインタポーザ上に回路を直接印刷するか又は他の方法で形成することで、安価なタグを製造することができる。
【００６７】
［0070］本発明の斬新な構成要素は、（i）インタポーザ基板上に回路を製造／処理するステップの直接的な統合、及び／又は（ii）インタポーザキャリア上に直接的に印刷し、その後に金属膜のような安価の基板材料上に又はその基板材料から形成されるインダクタにインタポーザキャリアが低コストで接続されることが含まれ得る。一実施形態において、インダクタはインタポーザより広い面積（そして、このように２以上の次元を有し得る）を有する。そのような直接の製造／処理のステップは、ウェブ加工、連続加工、ロールツーロール加工ないしシート加工、及び従来のフレキシブルで薄いＲＦラベルと共用でき、本タグ製造プロセスにおいてスループットを向上させることができる。インタポーザとインダクタ／アンテナを組み立てるためのピックアンドプレイスプロセスのリゾリューションが低いため、インタポーザ上に直接的に回路の構成要素を製造すると、安価な製造が可能となる。本発明によれば、ＲＦＩＤ製造及び／又はＥＡＳタグ製造と熱的及び化学的に互換可能であり若しくは適切なバリア特性を提供する効果的／安価な装置基板材料を用いることが可能となるが、タグ全体のインタポーザ基板に使用されると高価となり過ぎることがある。
【００６８】
［0071］以上、好適な実施形態に基づき本発明を説明及び解説してきた。しかし、本発明は、上記の実施形態に制限又は限定されず、本発明の要旨を逸脱しない範囲で様々な変更又は修正が可能である。本実施形態は、本発明及び意図された特定の使用に適するように様々に変更された実施形態がいわゆる当業者により最適に実施できるように、本発明の原理及び本発明の実用的な応用を最適に説明するために選択されて記載されたものである。本発明の範囲はこれに関し及びそれらと等価な特許請求の範囲により定義されるものであることを意図している。
【図面の簡単な説明】
【００６９】
【図１】インタポーザ上に従来の半導体チップを取り付けるプロセスを含む従来のＲＦＩＤタグの製造方法の各ステップを示す図である。
【図２】好適な実施形態に係る集積化インタポーザを有するＲＦＩＤタグ／装置の製造方法の重要な各ステップを模式的に示す図である。
【図３】好適な実施形態に係るＲＦＩＤタグ／装置のインタポーザ基板上に集積回路を製造するための重要な各ステップを模式的に示す図である。
【符号の説明】
【００７０】
１００…タグ前駆体、１１０…集積回路、１３２…インタポーザ、１３４，１３６…パッド、１５０…アプリケータシート（適用体シート）、１５２…アンテナ／インダクタ、２１０…インタポーザ、２２０ａ，２２０ｂ…バリア材料層、２３０…ゲート金属層、２３２，２３４…インタコネクタ、２３５…レジスト層、２５０…半導体層、２５２ａ，２５２ｂ…Ｓｉコンタクト層、２６０…中間層、２６２…ビア、２７０…Ｓ／Ｄ層、２７２，２７４，２７６，２７８…Ｓ／Ｄ構造、２８０…インタコネクタ金属構造体。
【特許請求の範囲】
【請求項１】
ａ）金属膜及び一以上のバリア層を備えるインタポーザと、
ｂ）前記インタポーザ上の第１のパッド及び第２のパッドと、
ｃ）アプリケータシート上に付着又は配置されているアンテナ及び／又はインダクタであって、該アンテナ及び／又はインダクタは、前記インタポーザの第１の面に付着又は結合されており、第１の対向端子及び第２の対向端子を有している、アンテナ及び／又はインダクタと、
ｄ）前記インタポーザ上に直接形成された集積回路であり、該集積回路は、前記アンテナ及び／又はインダクタの前記第１の端子に、第１のビアを通って露出される前記第１のパッドによって電気的に接続されるとともに、前記アンテナ及び／又はインダクタの前記第２の端子に、第２のビアを通って露出される前記第２のパッドによって電気的に接続されており、該集積回路は、（i）複数の薄膜トランジスタと、（ii）該薄膜トランジスタを相互接続する導電構造と、を備え、該集積回路は、一以上の印刷薄膜を備え、前記インタポーザの表面と物理的に接触する最下薄膜層と、前記最下薄膜層上の第１の次続薄膜層と、前記第１の次続薄膜層上の第２の次続薄膜層と、を有し、ともに設けられた前記最下薄膜層、第１の次続薄膜層、第２の次続薄膜層は、絶縁薄膜、金属薄膜及び半導体薄膜を備える、前記集積回路と、
を備える認識装置。
【請求項２】
前記一以上の印刷層が半導体薄膜を備える請求項１に記載の認識装置。
【請求項３】
最下薄膜層、前記第１の次続薄膜層及び前記第２の次続薄膜層は、ゲート金属薄膜と、半導体薄膜と、前記ゲート金属薄膜及び前記半導体薄膜の間のゲート絶縁体薄膜と、を備える請求項１に記載の認識装置。
【請求項４】
前記半導体薄膜がソースとドレインとを更に備える請求項３に記載の認識装置。
【請求項５】
前記集積回路が、前記ゲート金属薄膜層と、前記ソースの端子と、前記ドレインの端子とに電気的に連通する複数の金属伝導体を更に備える請求項４に記載の認識装置。
【請求項６】
前記集積回路が前記金属伝導体と前記半導体薄膜との間に中間誘電層を更に備える請求項５に記載の認識装置。
【請求項７】
前記一以上の印刷薄膜が、ゲート金属薄膜、中間誘電層薄膜及びインタコネクタ金属薄膜のうちのいずれか一以上の層を備える請求項１に記載の認識装置。
【請求項８】
ａ）絶縁薄膜、金属薄膜及び半導体薄膜から選択される第１の薄膜タイプを備える最下薄膜層を形成するステップであって、インタポーザの第１の面に物理的に接触する集積回路の前記最下層は、金属膜と一以上のバリア層とを備える、ステップと、
ｂ）前記絶縁薄膜、前記金属薄膜及び前記半導体薄膜から選択される第２の薄膜タイプを備える第１の次続薄膜層を形成するステップであって、前記第２の薄膜タイプは前記第１の薄膜タイプと異なっており、前記集積回路の前記第１の次続層は、前記集積回路の前記最下薄膜層に物理的に接触する、ステップと、
ｃ）前記絶縁薄膜、前記金属薄膜及び前記半導体薄膜から選択される第３の薄膜タイプを備える第２の次続薄膜層を形成するステップであって、前記第３の薄膜タイプは前記第１の薄膜タイプ及び前記第２の薄膜タイプと異なっており、前記集積回路の前記第２次続層は前記第１の次続層膜上にあり、前記集積回路は、（i）複数の薄膜トランジスタと、（ii）前記薄膜トランジスタを相互接続する導電構造と、（iii）一以上の印刷薄膜と、を備える、ステップと、
ｄ）前記インタポーザ上に第１のパッド及び第２のパッドを形成するステップであって、前記第１のパッド及び前記第２のパッドが前記集積回路に電気的に接続される、ステップと、
ｅ）アプリケータシート上に直接的にアンテナ及び／又はインダクタを結合又は配置するステップと、
ｆ）前記アプリケータシート上の前記アンテナ及び／又はインダクタを前記インタポーザに付着又は結合するステップであって、前記アンテナ及び／又はインダクタの第１の対向端子及び第２の対向端子は、第１のビア及び第２のビアを通って前記第１のパッド及び前記第２のパッドに電気的に接続されている、ステップと、
を含む認識装置の製造方法。
【請求項９】
前記集積回路の最下薄膜層を形成するステップが、前記集積回路の最下薄膜層を印刷する工程を含む請求項８に記載の認識装置の製造方法。
【請求項１０】
前記集積回路の前記第１の次続薄膜層及び前記第２の次続薄膜層を形成するステップが、前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの一以上の層を印刷する工程を含む請求項８に記載の認識装置の製造方法。
【請求項１１】
前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの一以上の層が半導体薄膜を備える請求項１０に記載の認識装置の製造方法。
【請求項１２】
前記集積回路の前記第１の次続薄膜層及び前記第２の次続薄膜層が、ソース／ドレイン薄膜、ゲート誘電薄膜、ゲート金属薄膜、及びインタコネクタ／メタライゼーション薄膜の２つを備える請求項８に記載の認識装置の製造方法。
【請求項１３】
前記集積回路の前記最下薄膜層、前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの少なくとも一層が、トランジスタのチャネル薄膜を備える請求項８に記載の認識装置の製造方法。
【請求項１４】
前記集積回路の最下薄膜層を形成するステップが、前記最下薄膜層を印刷する工程、又はディスプレイ処理によって前記最下薄膜層を形成する工程を含み、
前記集積回路の前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの少なくとも一層を形成するステップが、前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの少なくとも一層を印刷する工程、又はディスプレイ処理によって前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの少なくとも一層を形成する工程を含む請求項８に記載の認識装置の製造方法。
【請求項１５】
前記アンテナ及び／又はインダクタを形成するため金属膜をエッチングするステップを更に含む請求項８に記載の認識装置の製造方法。
【請求項１６】
ａ）検出可能な電磁的な信号を放射し、反射し又は変調するに十分な電流を請求項１に記載の認識装置に発生させ又は誘導するステップと、
ｂ）前記検出可能な電磁的な信号を検出するステップと、
を含む認識装置の読取り方法。
【請求項１７】
前記インタポーザ上の前記集積回路が、前記アンテナ及び／又はインダクタのループの上方にある、請求項１に記載の認識装置。
【請求項１８】
前記インタポーザ上の前記集積回路が、前記アンテナ及び／又はインダクタのループの上方にある、請求項８に記載の製造方法。
【請求項１】
ａ）金属膜及び一以上のバリア層を備えるインタポーザと、
ｂ）前記インタポーザ上の第１のパッド及び第２のパッドと、
ｃ）アプリケータシート上に付着又は配置されているアンテナ及び／又はインダクタであって、該アンテナ及び／又はインダクタは、前記インタポーザの第１の面に付着又は結合されており、第１の対向端子及び第２の対向端子を有している、アンテナ及び／又はインダクタと、
ｄ）前記インタポーザ上に直接形成された集積回路であり、該集積回路は、前記アンテナ及び／又はインダクタの前記第１の端子に、第１のビアを通って露出される前記第１のパッドによって電気的に接続されるとともに、前記アンテナ及び／又はインダクタの前記第２の端子に、第２のビアを通って露出される前記第２のパッドによって電気的に接続されており、該集積回路は、（i）複数の薄膜トランジスタと、（ii）該薄膜トランジスタを相互接続する導電構造と、を備え、該集積回路は、一以上の印刷薄膜を備え、前記インタポーザの表面と物理的に接触する最下薄膜層と、前記最下薄膜層上の第１の次続薄膜層と、前記第１の次続薄膜層上の第２の次続薄膜層と、を有し、ともに設けられた前記最下薄膜層、第１の次続薄膜層、第２の次続薄膜層は、絶縁薄膜、金属薄膜及び半導体薄膜を備える、前記集積回路と、
を備える認識装置。
【請求項２】
前記一以上の印刷層が半導体薄膜を備える請求項１に記載の認識装置。
【請求項３】
最下薄膜層、前記第１の次続薄膜層及び前記第２の次続薄膜層は、ゲート金属薄膜と、半導体薄膜と、前記ゲート金属薄膜及び前記半導体薄膜の間のゲート絶縁体薄膜と、を備える請求項１に記載の認識装置。
【請求項４】
前記半導体薄膜がソースとドレインとを更に備える請求項３に記載の認識装置。
【請求項５】
前記集積回路が、前記ゲート金属薄膜層と、前記ソースの端子と、前記ドレインの端子とに電気的に連通する複数の金属伝導体を更に備える請求項４に記載の認識装置。
【請求項６】
前記集積回路が前記金属伝導体と前記半導体薄膜との間に中間誘電層を更に備える請求項５に記載の認識装置。
【請求項７】
前記一以上の印刷薄膜が、ゲート金属薄膜、中間誘電層薄膜及びインタコネクタ金属薄膜のうちのいずれか一以上の層を備える請求項１に記載の認識装置。
【請求項８】
ａ）絶縁薄膜、金属薄膜及び半導体薄膜から選択される第１の薄膜タイプを備える最下薄膜層を形成するステップであって、インタポーザの第１の面に物理的に接触する集積回路の前記最下層は、金属膜と一以上のバリア層とを備える、ステップと、
ｂ）前記絶縁薄膜、前記金属薄膜及び前記半導体薄膜から選択される第２の薄膜タイプを備える第１の次続薄膜層を形成するステップであって、前記第２の薄膜タイプは前記第１の薄膜タイプと異なっており、前記集積回路の前記第１の次続層は、前記集積回路の前記最下薄膜層に物理的に接触する、ステップと、
ｃ）前記絶縁薄膜、前記金属薄膜及び前記半導体薄膜から選択される第３の薄膜タイプを備える第２の次続薄膜層を形成するステップであって、前記第３の薄膜タイプは前記第１の薄膜タイプ及び前記第２の薄膜タイプと異なっており、前記集積回路の前記第２次続層は前記第１の次続層膜上にあり、前記集積回路は、（i）複数の薄膜トランジスタと、（ii）前記薄膜トランジスタを相互接続する導電構造と、（iii）一以上の印刷薄膜と、を備える、ステップと、
ｄ）前記インタポーザ上に第１のパッド及び第２のパッドを形成するステップであって、前記第１のパッド及び前記第２のパッドが前記集積回路に電気的に接続される、ステップと、
ｅ）アプリケータシート上に直接的にアンテナ及び／又はインダクタを結合又は配置するステップと、
ｆ）前記アプリケータシート上の前記アンテナ及び／又はインダクタを前記インタポーザに付着又は結合するステップであって、前記アンテナ及び／又はインダクタの第１の対向端子及び第２の対向端子は、第１のビア及び第２のビアを通って前記第１のパッド及び前記第２のパッドに電気的に接続されている、ステップと、
を含む認識装置の製造方法。
【請求項９】
前記集積回路の最下薄膜層を形成するステップが、前記集積回路の最下薄膜層を印刷する工程を含む請求項８に記載の認識装置の製造方法。
【請求項１０】
前記集積回路の前記第１の次続薄膜層及び前記第２の次続薄膜層を形成するステップが、前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの一以上の層を印刷する工程を含む請求項８に記載の認識装置の製造方法。
【請求項１１】
前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの一以上の層が半導体薄膜を備える請求項１０に記載の認識装置の製造方法。
【請求項１２】
前記集積回路の前記第１の次続薄膜層及び前記第２の次続薄膜層が、ソース／ドレイン薄膜、ゲート誘電薄膜、ゲート金属薄膜、及びインタコネクタ／メタライゼーション薄膜の２つを備える請求項８に記載の認識装置の製造方法。
【請求項１３】
前記集積回路の前記最下薄膜層、前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの少なくとも一層が、トランジスタのチャネル薄膜を備える請求項８に記載の認識装置の製造方法。
【請求項１４】
前記集積回路の最下薄膜層を形成するステップが、前記最下薄膜層を印刷する工程、又はディスプレイ処理によって前記最下薄膜層を形成する工程を含み、
前記集積回路の前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの少なくとも一層を形成するステップが、前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの少なくとも一層を印刷する工程、又はディスプレイ処理によって前記第１の次続薄膜層及び前記第２の次続薄膜層のうちの少なくとも一層を形成する工程を含む請求項８に記載の認識装置の製造方法。
【請求項１５】
前記アンテナ及び／又はインダクタを形成するため金属膜をエッチングするステップを更に含む請求項８に記載の認識装置の製造方法。
【請求項１６】
ａ）検出可能な電磁的な信号を放射し、反射し又は変調するに十分な電流を請求項１に記載の認識装置に発生させ又は誘導するステップと、
ｂ）前記検出可能な電磁的な信号を検出するステップと、
を含む認識装置の読取り方法。
【請求項１７】
前記インタポーザ上の前記集積回路が、前記アンテナ及び／又はインダクタのループの上方にある、請求項１に記載の認識装置。
【請求項１８】
前記インタポーザ上の前記集積回路が、前記アンテナ及び／又はインダクタのループの上方にある、請求項８に記載の製造方法。
【図３】
【図１】
【図２】
【図１】
【図２】
【公開番号】特開２０１２−１２３８０９（Ｐ２０１２−１２３８０９Ａ）
【公開日】平成２４年６月２８日（２０１２．６．２８）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−２７１４２９（Ｐ２０１１−２７１４２９）
【出願日】平成２３年１２月１２日（２０１１．１２．１２）
【分割の表示】特願２００７−２１２９４１（Ｐ２００７−２１２９４１）の分割
【原出願日】平成１９年８月１７日（２００７．８．１７）
【出願人】（５０４２６３５８７）コヴィオ インコーポレイテッド (25)
【Ｆターム（参考）】
【公開日】平成２４年６月２８日（２０１２．６．２８）
【国際特許分類】
【出願番号】特願２０１１−２７１４２９（Ｐ２０１１−２７１４２９）
【出願日】平成２３年１２月１２日（２０１１．１２．１２）
【分割の表示】特願２００７−２１２９４１（Ｐ２００７−２１２９４１）の分割
【原出願日】平成１９年８月１７日（２００７．８．１７）
【出願人】（５０４２６３５８７）コヴィオ インコーポレイテッド (25)
【Ｆターム（参考）】
[ Back to top ]